Fitter report for TIAMC1
Wed May 18 21:55:38 2022
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Wed May 18 21:55:37 2022           ;
; Quartus Prime Version           ; 17.0.2 Build 602 07/19/2017 SJ Standard Edition ;
; Revision Name                   ; TIAMC1                                          ;
; Top-level Entity Name           ; sys_top                                         ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEBA6U23I7                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 16,012 / 41,910 ( 38 % )                        ;
; Total registers                 ; 29424                                           ;
; Total pins                      ; 145 / 314 ( 46 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 1,492,189 / 5,662,720 ( 26 % )                  ;
; Total RAM Blocks                ; 193 / 553 ( 35 % )                              ;
; Total DSP Blocks                ; 31 / 112 ( 28 % )                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 3 / 6 ( 50 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; On                                    ; Off                                   ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization During Fitting                                ; Off                                   ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; On                                    ; Off                                   ;
; Final Placement Optimizations                                              ; Always                                ; Automatically                         ;
; Periphery to Core Placement and Routing Optimization                       ; On                                    ; Off                                   ;
; Auto Packed Registers                                                      ; Normal                                ; Auto                                  ;
; Auto Delay Chains for High Fanout Input Pins                               ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                   ; On                                    ; Auto                                  ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.3%      ;
;     Processor 3            ;  10.2%      ;
;     Processor 4            ;   9.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                ; Action           ; Operation                                         ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; aspi_sck~CLKENA0                                                                                                                                                                                    ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                    ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; hdmi_tx_clk~CLKENA0                                                                                                                                                                                 ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                    ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0                                                                            ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                  ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0                                                                                                              ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; FPGA_CLK1_50~inputCLKENA0                                                                                                                                                                           ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; FPGA_CLK2_50~inputCLKENA0                                                                                                                                                                           ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; Add1~10                                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; Add23~50                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; Equal26~3                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; alsa:alsa|Add5~14                                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; alsa:alsa|buf_rptr~5                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add16~41                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add17~38                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add47~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add49~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add68~50                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add73~49                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add73~50                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add74~46                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add82~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add83~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add91~49                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add92~46                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add93~46                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add100~0                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add100~0_RESYN612_BDD613                                                                                                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add100~0_RESYN614_BDD615                                                                                                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add175~49                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add176~25                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add178~1                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add178~2                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add179~1                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Add179~2                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan14~3                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan24~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan24~2                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan24~3                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan24~3_RESYN496_BDD497                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan24~3_RESYN498_BDD499                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan24~5                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan24~8                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan26~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan26~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan26~1_RESYN510_BDD511                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan26~1_RESYN512_BDD513                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan26~3                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan26~3_RESYN634_BDD635                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan27~0                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan27~0_RESYN636_BDD637                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan27~0_RESYN638_BDD639                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan27~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan27~1_RESYN640_BDD641                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan27~1_RESYN642_BDD643                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan27~5                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan27~5_RESYN644_BDD645                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan27~5_RESYN646_BDD647                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~0_OTERM327                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~0_RTM0329                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~0_RTM0329                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~1_OTERM333                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~2                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~2_OTERM331                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~3                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~3_OTERM339                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~4                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~4_OTERM341                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~5                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~5_OTERM335                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~5_RTM0337                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~5_RTM0337                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~6                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~6_RTM0328                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan28~6_RTM0336                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan30~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan30~1                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan30~2                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan30~2_RESYN540_BDD541                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan30~2_RESYN542_BDD543                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan30~2_RESYN544_BDD545                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan31~4                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan31~6                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan31~7                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan31~8                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan31~8_RESYN348_BDD349                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan31~8_RESYN350_BDD351                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan31~9                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan31~9_RESYN408_BDD409                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan31~9_RESYN408_RESYN668_BDD669                                                                                                                                                   ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan31~9_RESYN408_RESYN670_BDD671                                                                                                                                                   ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan32~2                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan32~3                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan32~8                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan32~8_RESYN556_BDD557                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan34~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan34~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan34~1_RESYN500_BDD501                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan34~1_RESYN502_BDD503                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan35~3                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan35~4                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan35~5                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan35~5_RESYN504_BDD505                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan35~5_RESYN506_BDD507                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan35~5_RESYN508_BDD509                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan36~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan36~3                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan36~4                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan36~4_RESYN524_BDD525                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan36~4_RESYN526_BDD527                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan36~7                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~3                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~4                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~4_RESYN528_BDD529                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~4_RESYN530_BDD531                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~6                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~7                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~7_RESYN648_BDD649                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~7_RESYN650_BDD651                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan37~7_RESYN652_BDD653                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan38~2                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan38~3                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan38~3_RESYN654_BDD655                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan38~3_RESYN656_BDD657                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan38~4                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan38~5                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan38~7                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan38~7_RESYN658_BDD659                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan38~7_RESYN660_BDD661                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan38~7_RESYN662_BDD663                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan39~1                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan39~2                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan39~2_RESYN386_BDD387                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan39~3                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan39~4                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan39~6                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan39~8                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan40~4                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan40~5                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan40~5_RESYN400_BDD401                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan40~5_RESYN402_BDD403                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan41~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan41~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan41~1_RESYN414_BDD415                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan41~1_RESYN416_BDD417                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan42~1                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan42~2                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan42~3                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan42~3_RESYN394_BDD395                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan42~3_RESYN396_BDD397                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan42~3_RESYN398_BDD399                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan43~6                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan43~6_RESYN554_BDD555                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan46~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan46~1                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan46~1_RESYN422_BDD423                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|LessThan46~1_RESYN424_BDD425                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Mux285~0                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Mux310~1                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Mux599~0                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Mux610~0                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Mux621~0                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Mux632~0                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector31~1                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector31~2                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector31~2_RESYN418_BDD419                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector31~2_RESYN420_BDD421                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector33~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector33~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector33~1_RESYN564_BDD565                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector33~1_RESYN566_BDD567                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector34~0                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector43~0                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector43~0_RESYN486_BDD487                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector44~2                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector44~2_RESYN488_BDD489                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector45~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector45~1_RESYN478_BDD479                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector46~0                                                                                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector46~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector62~0                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|Selector75~0                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_adrsi~0                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_vacc~10                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|lev_dec_v~0                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|lev_dec_v~0_RESYN596_BDD597                                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|lev_dec_v~2                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_adrs~5                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_bibu~0                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_bibu~0_RESYN538_BDD539                                                                                                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_bibv~0                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_bibv~0_RESYN666_BDD667                                                                                                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_bibv~1                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_dev~3                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_dev~6                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_dev~7                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_dev~7_RESYN630_BDD631                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_dev~7_RESYN632_BDD633                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_fload~0                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_fload~1                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_fload~2                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_fload~2_RESYN404_BDD405                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_fload~4                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_fload~5                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_fload~6                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_fload~6_RESYN344_BDD345                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_fload~6_RESYN346_BDD347                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[0]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[0]_OTERM191                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[1]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[1]_OTERM203                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[2]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[2]_OTERM179                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[3]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[3]_OTERM181                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[4]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[4]_OTERM177                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[5]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[5]_OTERM185                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[6]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[6]_OTERM199                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[7]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[7]_OTERM175                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[0]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[0]_OTERM195                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[1]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[1]_OTERM205                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[2]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[2]_OTERM193                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[3]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[3]_OTERM197                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[4]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[4]_OTERM189                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[5]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[5]_OTERM183                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[6]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[6]_OTERM201                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[7]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[7]_OTERM187                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]_NEW291_RTM0293                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]_OTERM292                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]_NEW288_RTM0290                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]_OTERM289                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]_NEW285_RTM0287                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]_OTERM286                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]_NEW282_RTM0284                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]_OTERM283                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]_NEW279_RTM0281                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]_OTERM280                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]_NEW276_RTM0278                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]_OTERM277                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]_NEW273_RTM0275                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]_OTERM274                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]_NEW270_RTM0272                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]_OTERM271                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]_NEW267_RTM0269                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]_OTERM268                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]_NEW264_RTM0266                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]_OTERM265                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]_NEW261_RTM0263                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]_OTERM262                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]_NEW258_RTM0260                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]_OTERM259                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]_NEW255_RTM0257                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]_OTERM256                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]_NEW252_RTM0254                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]_OTERM253                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]_NEW249_RTM0251                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]_OTERM250                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]_NEW246_RTM0248                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]_OTERM247                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]_NEW243_RTM0245                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]_OTERM244                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]_NEW240_RTM0242                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]_OTERM241                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]_NEW237_RTM0239                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]_OTERM238                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]_NEW234_RTM0236                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]_OTERM235                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]_NEW231_RTM0233                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]_OTERM232                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]_NEW228_RTM0230                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]_OTERM229                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t1[8]                                                                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t1[8]_OTERM159                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t1[8]_OTERM161                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t2[8]                                                                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t2[8]_OTERM153                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t2[8]_OTERM155                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t2[8]_OTERM157                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a~0                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a~0_RTM0163                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hfrac[3][11]_RTM0162                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hfrac[3][11]_RTM0162                                                                                                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hsv~4                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hsv~5                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hsv~5_RESYN558_BDD559                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hsv~5_RESYN560_BDD561                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_hsv~5_RESYN562_BDD563                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_lastv~0                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_lastv~1                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_last~2                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_last~2_RESYN622_BDD623                                                                                                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_last~2_RESYN624_BDD625                                                                                                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_last~2_RESYN626_BDD627                                                                                                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_last~2_RESYN628_BDD629                                                                                                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_off~0                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_off~0_RESYN616_BDD617                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_off~0_RESYN618_BDD619                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_off~0_RESYN620_BDD621                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~1                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~2                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~3                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~3_RESYN518_BDD519                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~3_RESYN520_BDD521                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~4                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~4_RESYN522_BDD523                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~6                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~7                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~7_RESYN388_BDD389                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~7_RESYN388_RESYN546_BDD547                                                                                                                                                        ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~7_RESYN388_RESYN548_BDD549                                                                                                                                                        ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~7_RESYN388_RESYN550_BDD551                                                                                                                                                        ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~7_RESYN390_BDD391                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~8                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~8_RESYN532_BDD533                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_pev~8_RESYN534_BDD535                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[0]                                                                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[0]_OTERM61                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[0]_OTERM63                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[0]_OTERM65                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[0]_OTERM67                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[1]                                                                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[1]_OTERM53                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[1]_OTERM55                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[1]_OTERM57                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[1]_OTERM59                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[2]                                                                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[2]_OTERM45                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[2]_OTERM47                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[2]_OTERM49                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[2]_OTERM51                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[3]                                                                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[3]_OTERM37                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[3]_OTERM39                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[3]_OTERM41                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[3]_OTERM43                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[4]                                                                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[4]_OTERM29                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[4]_OTERM31                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[4]_OTERM33                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[4]_OTERM35                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[5]                                                                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[5]_OTERM21                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[5]_OTERM23                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[5]_OTERM25                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[5]_OTERM27                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[6]                                                                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[6]_OTERM13                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[6]_OTERM15                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[6]_OTERM17                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[6]_OTERM19                                                                                                                                                                   ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]                                                                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM1                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM3                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM5                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM7                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM9                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM11_OTERM317                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM11_OTERM319                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM11_OTERM321                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM11_OTERM323                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM11_OTERM325                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_primv[0]~4                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_primv[0]~4_RESYN480_BDD481                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_primv[1]~8                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_primv[1]~8_RESYN494_BDD495                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_primv~3                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_primv~5                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_primv~5_RESYN610_BDD611                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_primv~7                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_primv~9                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_readlev[0]~1                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_readlev[0]~1_RESYN482_BDD483                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_readlev[1]~0                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_readlev[1]~0_RESYN598_BDD599                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_readlev[1]~0_RESYN600_BDD601                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_addr[7]                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]_OTERM227                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]_OTERM225                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]_OTERM223                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]_OTERM221                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]_OTERM219                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]_OTERM217                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]_OTERM215                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]_OTERM213                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]_OTERM211                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]_OTERM209                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]_OTERM207                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]_OTERM315                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]_OTERM313                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]_OTERM311                                                                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]_OTERM309                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]_OTERM307                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]_OTERM305                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]_OTERM303                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]_OTERM301                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]_OTERM299                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]_OTERM297                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]_OTERM295                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t1[8]                                                                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t1[8]_OTERM169                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t1[8]_OTERM171                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t2[8]                                                                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t2[8]_OTERM165                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t2[8]_OTERM167                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a~0                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a~0_RTM0173                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vacc[12]~2                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vacc[12]~2_RESYN664_BDD665                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vacc_next~11                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vacc~13                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vacpt[0]~0                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vacpt[0]~0_RESYN552_BDD553                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vfrac[11]_RTM0172                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vfrac[11]_RTM0172                                                                                                                                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vpe~7                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vpe~8                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vpe~8_RESYN382_BDD383                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vpe~8_RESYN384_BDD385                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vss~8                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vss~9                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vss~9_RESYN568_BDD569                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vss~9_RESYN570_BDD571                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vss~9_RESYN572_BDD573                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vss~9_RESYN574_BDD575                                                                                                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_vsv~1                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|vcarry_v~0                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|v~7                                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|v~8                                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|v~8_RESYN516_BDD517                                                                                                                                                                     ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_l|Add1~22                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_l|Add2~75                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_l|Add3~22                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_r|Add2~92                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_r|Add3~54                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; audio_out:audio_out|i2s:i2s|Add0~18                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; audio_out:audio_out|i2s:i2s|bit_cnt~2                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; cnt~3                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ddr_svc:ddr_svc|Add1~2                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ddr_svc:ddr_svc|state~2                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|Add4~6                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|Add10~30                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|Selector227~0                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt~2                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|ABus~22                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Add2~30                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Add3~30                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Add4~30                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Add5~30                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Add6~30                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Add9~30                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Add11~30                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Add14~30                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Add18~29                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Add18~30                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|PC~18                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|RegDIL[0]~7                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP~11                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_ALU:alu|Add3~22                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_ALU:alu|Add5~18                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_ALU:alu|DAA_Q[1]~12                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_ALU:alu|DAA_Q[1]~13                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ~33                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ~34                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ~35                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|Add0~2                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|count~4                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|Add0~30                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count~18                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|Add0~14                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count~11                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|Add0~26                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count~17                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|Add0~38                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|count~23                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|Add0~62                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|count~36                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|Add1~1                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|Add3~1                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|LessThan3~2                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|LessThan7~2                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|process_0~2                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|process_0~8                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|Add1~2                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|ram_char_adr[0]~0                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|ram_char_adr[0]~0_wirecell                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sp_cnt_feed~1                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~1_OTERM151                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~5                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~5_OTERM149                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~9                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~9_OTERM147                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~13                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~13_OTERM145                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~17                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~17_OTERM143                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~21                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~21_OTERM141                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~25                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~25_OTERM139                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~29                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~29_OTERM137                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~33                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~33_OTERM135                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~37                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~37_OTERM133                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~41                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~41_OTERM131                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~45                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~45_OTERM129                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~49                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~49_OTERM127                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~53                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~53_OTERM125                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~57                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~57_OTERM123                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~61                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~61_OTERM121                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~65                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~65_OTERM119                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~69                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~69_OTERM117                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~73                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~73_OTERM115                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~77                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~77_OTERM113                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~81                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~81_OTERM111                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~85                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~85_OTERM109                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~89                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~89_NEW_REG104_RTM0106                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~89_OTERM105                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~89_RTM0107                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~89_RTM0107                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add2~90                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add17~10                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add19~53                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add20~6                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add22~2                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Add24~38                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~0                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~1                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~1_RESYN586_BDD587                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~2                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~3                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~4                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~4_RESYN360_BDD361                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~4_RESYN362_BDD363                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~5                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~6                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~7                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~7_RESYN364_BDD365                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~7_RESYN366_BDD367                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~8                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~9                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~10                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~10_RESYN368_BDD369                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal9~10_RESYN370_BDD371                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal10~11                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal10~11_RESYN592_BDD593                                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~0                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~1                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~2                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~3                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~3_RESYN584_BDD585                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~4                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~5                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~6                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~7                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~9                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal12~9_RESYN354_BDD355                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal15~0                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal15~1                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal15~2                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal15~2_RESYN590_BDD591                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal15~3                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal15~4                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal15~5                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal15~5_RESYN378_BDD379                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|Equal15~5_RESYN380_BDD381                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|always3~2                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|always3~3                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|always3~3_RESYN580_BDD581                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|always3~3_RESYN582_BDD583                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|always3~4                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|always3~5                                                                                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|always3~7                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|always3~7_RESYN372_BDD373                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|always3~7_RESYN374_BDD375                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[0]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[1]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[2]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[3]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[4]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[5]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[6]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[7]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[8]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[9]                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[10]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[11]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[12]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[13]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[14]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[15]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[16]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[17]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[18]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[19]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[20]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|cnt[21]                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|f1~0                                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|h_osd_start~3                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~0                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~1                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~1_RESYN576_BDD577                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~1_RESYN578_BDD579                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~2                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~5                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~6                                                                                                                                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~7                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~7_RESYN428_BDD429                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~7_RESYN428_RESYN672_BDD673                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~7_RESYN428_RESYN674_BDD675                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~7_RESYN430_BDD431                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_de~7_RESYN432_BDD433                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_div[1]~1                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_div[1]~1_RESYN588_BDD589                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_div[1]~2                                                                                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_div~3                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_div~4                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_div~5                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_en~0                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_en~0_RESYN448_BDD449                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_en~1                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_en~1_RESYN484_BDD485                                                                                                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~0                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~1                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~2                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~4                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~4_RESYN450_BDD451                                                                                                                                                            ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~10                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~10_RESYN452_BDD453                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~11                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~11_RESYN454_BDD455                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~12                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~12_RESYN456_BDD457                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~13                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~13_RESYN458_BDD459                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~14                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~14_RESYN460_BDD461                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~15                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~15_RESYN462_BDD463                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~16                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~16_RESYN464_BDD465                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~17                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~17_RESYN466_BDD467                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~18                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~18_RESYN468_BDD469                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~19                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~19_RESYN470_BDD471                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~20                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~20_RESYN472_BDD473                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~21                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~21_RESYN474_BDD475                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~22                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~22_RESYN476_BDD477                                                                                                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~15                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|v_cnt[0]~4                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|v_cnt[0]~4_RESYN602_BDD603                                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|v_cnt[0]~4_RESYN604_BDD605                                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|v_cnt~6                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|v_osd_start[6]~6                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|v_osd_start[6]~6_RESYN606_BDD607                                                                                                                                                       ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|v_osd_start[6]~6_RESYN608_BDD609                                                                                                                                                       ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|Add17~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|Add19~37                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|Add20~54                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|Add22~34                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|Add24~10                                                                                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|Equal12~0                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|h_osd_start~9                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|osd_hcnt2~0                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|osd_vcnt~4                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|v_cnt~2                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector27~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector27~7                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector27~9                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector31~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector31~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector31~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector34~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector34~3                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector34~6                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector34~7                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector35~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector36~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector36~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector36~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector38~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector38~3                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector38~5                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector38~6                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector39~5                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector39~6                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector41~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector42~1                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector42~2                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector42~3                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector42~4                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~4                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~6                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~8                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~9                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector43~12                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector44~0                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector44~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector44~4                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector44~6                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector45~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector46~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector47~6                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector47~7                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector47~8                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|Selector47~9                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~8                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~13                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~14                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~15                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~18                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~20                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~21                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~24                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~26                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~28                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~29                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~30                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~34                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~36                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~41                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~42                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~44                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~47                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~49                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~50                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~51                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~52                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~53                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~54                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~56                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~57                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~58                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~59                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~61                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~63                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~64                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~66                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~85                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~86                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~87                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~88                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~89                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~90                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~91                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~94                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~99                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~100                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~101                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~102                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~103                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~104                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~105                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~107                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~109                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~111                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~112                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~118                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~124                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~125                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~126                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~129                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~130                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~131                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~132                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~134                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~138                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~139                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~140                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~2                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~30                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~31                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~35                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~57                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~58                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~59                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~61                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~62                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~63                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~64                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~67                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~69                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~70                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~71                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~72                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~73                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~74                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~97                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~98                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~99                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~100                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~102                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~103                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~104                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~105                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~106                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~107                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~108                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~109                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~131                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~133                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~134                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~135                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~156                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~157                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~179                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~181                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~182                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~204                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~205                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~206                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~207                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~208                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~209                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~210                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~232                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~233                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~234                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~236                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~299                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~300                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~302                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~324                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~325                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~326                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~348                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~349                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~350                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~372                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~373                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~374                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~386                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~407                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~408                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~413                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~414                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~415                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~487                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|break_loop~16                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|Add1~14               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter~2 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter~4 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|Equal0~2                        ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|usr_mode_init_wait~0            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Add6~66                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Add10~33                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Add21~1                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Equal5~6                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|LessThan5~9                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Selector39~0                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac~43                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|Add1~17                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|Add2~18                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminate_counter~8                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_out|altshift_taps:din1_rtl_0|shift_taps_ruu:auto_generated|cntr_ohf:cntr1|counter_comb_bita0~COUT                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_out|altshift_taps:din1_rtl_0|shift_taps_ruu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]~0                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|Add5~2                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|Add5~2_RESYN406_BDD407                                                                                                                                                       ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|Add10~22                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|Add10~22_RESYN594_BDD595                                                                                                                                                     ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|Add12~36                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|Add12~36_RTM0103                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|Add12~39                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|Add12~39_RTM0102                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|Add12~39_RTM0102                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1|counter_comb_bita0~COUT                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]~0                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pb_1g[5]                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[4]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[4]_OTERM71                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[4]_OTERM73                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[5]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[6]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[6]_OTERM91                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[6]_OTERM93                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[6]_OTERM99                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[6]_OTERM101                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[7]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[8]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[8]_OTERM87                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[8]_OTERM89                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[8]_OTERM97                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[9]                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]                                                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]_OTERM69                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]_OTERM75                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]_OTERM83                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]_OTERM85                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[10]_OTERM95                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[11]                                                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[12]                                                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[12]_OTERM79                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[12]_OTERM81                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[13]                                                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[14]                                                                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; vga_out:vga_scaler_out|pr_1g[14]_OTERM77                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_h_frac[8]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[8]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[8]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_h_frac[8]~_Duplicate_1                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[8]~_Duplicate_1                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[8]~_Duplicate_2                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_h_frac[8]~_Duplicate_2                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[8]~_Duplicate_2                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[8]~_Duplicate_3                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_h_frac[9]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[9]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[9]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_h_frac[9]~_Duplicate_1                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[9]~_Duplicate_1                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[9]~_Duplicate_2                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_h_frac[9]~_Duplicate_2                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[9]~_Duplicate_2                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[9]~_Duplicate_3                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_h_frac[10]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[10]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[10]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_h_frac[10]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[10]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[10]~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_h_frac[10]~_Duplicate_2                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[10]~_Duplicate_2                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[10]~_Duplicate_3                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_2                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_2                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_3                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_3                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_3                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_4                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_4                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_4                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_5                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_5                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_5                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_6                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[0]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[1]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[1]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[1]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[1]~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[1]~_Duplicate_2                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[1]~_Duplicate_2                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[1]~_Duplicate_3                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[1]~_Duplicate_3                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[1]~_Duplicate_3                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[1]~_Duplicate_4                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[2]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[2]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[2]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[2]~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[2]~_Duplicate_2                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[2]~_Duplicate_2                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[2]~_Duplicate_3                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[0]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[1]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[2]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[3]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[3]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[3]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[4]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[4]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[4]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[5]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[5]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[5]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[6]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[6]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[6]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[7]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[1]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[1]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[1]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[1]~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[2]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[3]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[3]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[3]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[4]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[4]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[4]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[5]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[5]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[5]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[7]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[7]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[7]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[0]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[1]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[1]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[1]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[1]~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[1]~_Duplicate_2                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[1]~_Duplicate_2                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[1]~_Duplicate_3                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[1]~_Duplicate_3                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[1]~_Duplicate_3                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[1]~_Duplicate_4                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[2]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[2]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[2]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[2]~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[2]~_Duplicate_2                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[2]~_Duplicate_2                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[2]~_Duplicate_3                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[0]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[1]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[2]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[3]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[3]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[3]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[4]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[4]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[4]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[5]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[5]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[5]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[6]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[6]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[6]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[7]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[7]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[7]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[0]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[0]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[0]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[1]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[1]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[1]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[1]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[1]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[1]~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[2]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[2]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[2]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[3]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[3]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[3]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[4]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[4]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[4]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[5]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[5]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[5]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[7]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                              ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[7]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[7]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_v_frac[6]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[6]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[6]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[6]~_Duplicate_1                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[6]~_Duplicate_1                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[6]~_Duplicate_2                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[6]~_Duplicate_2                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[6]~_Duplicate_2                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[6]~_Duplicate_3                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[7]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[7]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[7]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[7]~_Duplicate_1                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[7]~_Duplicate_1                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[7]~_Duplicate_2                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[7]~_Duplicate_2                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[7]~_Duplicate_2                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[7]~_Duplicate_3                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[8]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[8]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[8]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[8]~_Duplicate_1                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[8]~_Duplicate_1                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[8]~_Duplicate_2                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[8]~_Duplicate_2                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[8]~_Duplicate_2                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[8]~_Duplicate_3                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[9]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[9]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[9]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[9]~_Duplicate_1                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[9]~_Duplicate_1                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[9]~_Duplicate_2                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[9]~_Duplicate_2                                                                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[9]~_Duplicate_2                                                                                                                                                                ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[9]~_Duplicate_3                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|i_v_frac[10]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[10]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[10]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_v_frac[10]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[10]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[10]~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_v_frac[10]~_Duplicate_2                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[10]~_Duplicate_2                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[10]~_Duplicate_3                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_1                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_2                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_2                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_3                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_3                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_3                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_4                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_4                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_4                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_5                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_5                                                                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                                                                                              ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_5                                                                                                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_6                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Mult12~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[1]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[2]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[3]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[4]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[5]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[6]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[7]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[8]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[9]                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[10]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[11]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[12]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[13]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[14]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[15]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[16]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[17]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[18]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[19]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[20]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[21]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[22]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[23]                                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_hpixq[8][0].b[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~0                                                                                                                                                                     ; Deleted          ; Register Packing                                  ; Timing optimization             ; COMBOUT   ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]                                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_1                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_1                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_2                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_2                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_2                                                                                                                                                          ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_3                                                                                                                                                       ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_3                                                                                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_poly_phase.t0[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[8]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[9]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[10]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[11]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[12]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[13]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[14]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[15]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[16]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[17]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[8]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[9]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[10]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[11]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[12]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[13]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[14]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[15]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[16]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[17]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[8]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[9]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[10]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[11]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[12]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[13]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[14]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[15]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[16]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[17]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[0]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[1]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[2]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[3]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[4]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[5]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[6]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[7]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[8]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[9]                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[10]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[11]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[12]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[13]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[14]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[15]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[16]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[17]                                                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[0]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[1]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[2]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[3]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[4]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[5]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[6]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[7]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[8]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[9]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[0]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[1]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[2]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[3]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[4]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[5]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[6]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[7]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[8]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[9]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[0]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[1]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[2]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[3]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[4]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[5]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[6]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[7]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[8]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[9]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[0]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[1]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[2]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[3]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[4]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[5]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[6]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[7]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[8]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[9]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; BY               ;                       ;
; ascal:ascal|o_poly_phase_b.t0[0]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a30                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[1]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a31                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[2]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a32                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[3]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a33                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[4]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a34                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[5]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a35                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[6]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a36                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[7]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a37                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[8]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a38                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[9]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a39                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[0]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a20                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[1]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a21                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[2]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a22                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[3]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a23                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[4]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a24                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[5]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a25                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[6]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a26                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[7]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a27                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[8]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a28                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[9]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a29                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[0]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a10                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[1]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a11                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[2]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a12                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[3]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a13                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[4]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a14                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[5]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a15                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[6]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a16                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[7]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a17                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[8]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a18                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[9]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a19                                                                                                           ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[0]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a0                                                                                                            ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[1]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a1                                                                                                            ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[2]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a2                                                                                                            ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[3]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a3                                                                                                            ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[4]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a4                                                                                                            ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[5]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a5                                                                                                            ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[6]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a6                                                                                                            ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[7]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a7                                                                                                            ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[8]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a8                                                                                                            ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[9]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a9                                                                                                            ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[0]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[1]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[2]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[3]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[4]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[5]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[6]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[7]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[8]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[9]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add102~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[0]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[1]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[2]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[3]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[4]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[5]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[6]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[7]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[8]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[9]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[0]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[1]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[2]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[3]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[4]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[5]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[6]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[7]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[8]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[9]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[0]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[1]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[2]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[3]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[4]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[5]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[6]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[7]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[8]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[9]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_stride[0]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[0]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[0]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|o_stride[0]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_stride[1]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[1]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[1]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|o_stride[1]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_stride[2]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[2]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[2]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|o_stride[2]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_stride[3]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[3]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[3]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|o_stride[3]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_stride[4]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[4]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[4]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|o_stride[4]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_stride[5]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[5]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[5]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|o_stride[5]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_stride[6]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[6]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[6]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|o_stride[6]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_stride[7]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[7]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[7]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|o_stride[7]~SCLR_LUT                                                                                                                                                                    ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_stride[8]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[8]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[8]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|o_stride[9]                                                                                                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[9]                                                                                                                                                                             ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[9]~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; ascal:ascal|o_stride[10]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[10]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[10]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|o_stride[11]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[11]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[11]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|o_stride[12]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[12]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[12]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|o_stride[13]                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                        ; AY               ;                       ;
; ascal:ascal|o_stride[13]                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[13]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_t.b0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[8]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[9]                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[10]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[11]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[12]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[13]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[14]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[15]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[16]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[17]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[18]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[19]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[20]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[21]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[22]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[23]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[24]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[25]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[26]                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; RESULTA          ;                       ;
; ascal:ascal|o_vpixq[0].b[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[1].b[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[2].b[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; BX               ;                       ;
; ascal:ascal|o_vpixq[3].b[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[0]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[1]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[2]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[3]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[4]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[5]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[6]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[7]                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AX               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                                                                                                                                              ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_1                                                                                                                                   ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_1                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                                                                                                                                              ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_1                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_2                                                                                                                                   ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_2                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                                                                                                                                              ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_2                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_3                                                                                                                                   ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_3                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                                                                                                                                              ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_3                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_4                                                                                                                                   ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_4                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                                                                                                                                              ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_4                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_5                                                                                                                                   ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_5                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                                                                                                                                              ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_5                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_6                                                                                                                                   ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_6                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                                                                                                                                              ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_6                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_7                                                                                                                                   ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_7                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|x[7]                                                                                                                                                   ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_7                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_8                                                                                                                                   ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_8                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|x[7]                                                                                                                                                   ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_8                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_9                                                                                                                                   ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_9                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|x[7]                                                                                                                                                   ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_9                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_10                                                                                                                                  ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_10                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|x[7]                                                                                                                                                   ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_10                                                                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_11                                                                                                                                  ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_11                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|x[7]                                                                                                                                                   ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_11                                                                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_12                                                                                                                                  ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_12                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|x[7]                                                                                                                                                   ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_12                                                                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_13                                                                                                                                  ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[10]~_Duplicate_13                                                                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|x[7]                                                                                                                                                   ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[15]                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                                                                                                                                              ; AY               ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[15]                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|inp[15]~_Duplicate_1                                                                                                                                   ; Q                ;                       ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp[15]~_Duplicate_1                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; audio_out:audio_out|IIR_filter:IIR_filter|x[7]                                                                                                                                                   ; AY               ;                       ;
; hdmi_out_d[0]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[0]~output                                                                                                                                                                              ; I                ;                       ;
; hdmi_out_d[1]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[1]~output                                                                                                                                                                              ; I                ;                       ;
; hdmi_out_d[2]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[2]~output                                                                                                                                                                              ; I                ;                       ;
; hdmi_out_d[3]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[3]~output                                                                                                                                                                              ; I                ;                       ;
; hdmi_out_d[4]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[4]~output                                                                                                                                                                              ; I                ;                       ;
; hdmi_out_d[5]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[5]~output                                                                                                                                                                              ; I                ;                       ;
; hdmi_out_d[6]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[6]~output                                                                                                                                                                              ; I                ;                       ;
; hdmi_out_d[7]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[7]~output                                                                                                                                                                              ; I                ;                       ;
; hdmi_out_d[8]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[8]~output                                                                                                                                                                              ; I                ;                       ;
; hdmi_out_d[9]                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[9]~output                                                                                                                                                                              ; I                ;                       ;
; hdmi_out_d[10]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[10]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[11]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[11]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[12]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[12]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[13]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[13]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[14]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[14]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[15]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[15]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[16]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[16]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[17]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[17]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[18]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[18]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[19]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[19]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[20]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[20]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[21]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[21]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[22]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[22]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_d[23]                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[23]~output                                                                                                                                                                             ; I                ;                       ;
; hdmi_out_de                                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_DE~output                                                                                                                                                                                ; I                ;                       ;
; hdmi_out_hs                                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_HS~output                                                                                                                                                                                ; I                ;                       ;
; hdmi_out_vs                                                                                                                                                                                         ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; hdmi_out_vs~_Duplicate_1                                                                                                                                                                         ; Q                ;                       ;
; hdmi_out_vs                                                                                                                                                                                         ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_VS~output                                                                                                                                                                                ; I                ;                       ;
; shadowmask:HDMI_shadowmask|lut[0]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a0                                                                                                 ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[1]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a1                                                                                                 ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[2]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a2                                                                                                 ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[3]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a3                                                                                                 ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[4]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a4                                                                                                 ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[5]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a5                                                                                                 ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[6]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a6                                                                                                 ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[7]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a7                                                                                                 ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[8]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a8                                                                                                 ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[9]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a9                                                                                                 ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[10]                                                                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a10                                                                                                ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[0]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[0]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[1]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[1]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[2]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[2]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[3]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[3]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[4]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[4]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[5]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[5]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[6]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[6]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[7]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[7]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[8]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[8]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[9]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[9]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[10]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[10]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[11]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[11]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[12]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[12]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[13]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[13]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[14]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[14]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[15]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[15]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[16]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[16]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_2                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_3                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_3                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_3                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_4                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_4                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_4                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_5                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_5                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add166~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[0]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[0]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[1]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[1]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[2]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[2]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[3]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[3]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[4]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[4]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[5]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[5]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[6]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[6]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[7]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[7]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[8]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[8]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[9]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[9]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[10]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[10]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[11]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[11]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[12]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[12]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[13]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[13]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[14]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[14]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[15]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[15]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[16]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[16]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_2                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_3                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_3                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_3                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_4                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_4                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_4                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_5                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_5                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add167~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[0]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[0]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[1]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[1]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[2]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[2]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[3]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[3]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[4]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[4]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[5]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[5]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[6]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]~SCLR_LUT                                                                                                                                                           ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[6]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[7]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[7]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[8]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[8]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[9]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[9]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[10]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[10]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[11]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[11]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[12]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[12]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[13]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[13]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[14]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[14]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[15]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[15]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[16]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[16]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_2                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_3                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_3                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add226~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_3                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_4                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_4                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_4                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_5                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_5                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add224~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[0]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[0]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[1]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[1]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[2]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[2]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[3]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[3]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[4]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[4]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[5]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[5]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[6]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[6]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[7]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[7]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[8]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[8]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[9]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]~_Duplicate_1                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]~_Duplicate_1                                                                                                                                                       ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[9]~_Duplicate_2                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]~_Duplicate_2                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[10]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[10]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[11]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[11]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[12]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[12]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[13]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[13]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[14]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[14]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[15]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[15]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[16]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[16]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_1                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_1                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_2                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_2                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_2                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_3                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_3                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_3                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_4                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_4                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_4                                                                                                                                                      ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_5                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_5                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add225~8                                                                                                                                                                             ; AY               ;                       ;
; FB_FMT[0]                                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; FB_FMT[0]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; FB_FMT[2]                                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; FB_FMT[2]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; FB_STRIDE[2]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; FB_STRIDE[2]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; LFB_BASE[11]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[11]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; LFB_BASE[21]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[21]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; LFB_BASE[23]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[23]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; LFB_BASE[24]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[24]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; LFB_BASE[27]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[27]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; VSET[6]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; VSET[6]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; VSET[7]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; VSET[7]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; alsa:alsa|acc[17]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[17]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[18]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[18]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[20]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[20]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[21]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[21]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[22]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[22]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[23]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[23]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[24]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[24]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[26]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[26]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[27]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[27]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[28]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[28]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[29]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[29]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[30]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[30]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|acc[31]                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[31]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; alsa:alsa|buf_len[9]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[9]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; alsa:alsa|buf_len[14]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[14]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; alsa:alsa|buf_len[16]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[16]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; alsa:alsa|buf_len[17]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[17]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; alsa:alsa|buf_wptr[17]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[17]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; alsa:alsa|data2[4]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[4]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; alsa:alsa|data2[5]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[5]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; alsa:alsa|data2[11]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[11]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; alsa:alsa|data2[34]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[34]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; alsa:alsa|data2[55]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[55]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; alsa:alsa|data2[60]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[60]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; alsa:alsa|spicnt[0]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|spicnt[0]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; alsa:alsa|spicnt[5]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|spicnt[5]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_a0v:auto_generated|cntr_cjf:cntr1|counter_reg_bit[1]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_a0v:auto_generated|cntr_cjf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|avl_o_vs                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|avl_o_vs~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_acpt[0]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_acpt[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_adrsi[13]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[13]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_adrsi[14]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[14]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_adrsi[16]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[16]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_adrsi[17]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[17]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_adrsi[18]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[18]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_adrsi[21]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[21]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_de_delay[0]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_de_delay[0]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; ascal:ascal|i_de_delay[1]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_de_delay[1]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; ascal:ascal|i_de_delay[4]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_de_delay[4]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_6                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_6DUPLICATE                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_hacc[2]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[2]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_hacc[3]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[3]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_hbcpt[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hbcpt[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|i_hbcpt[2]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hbcpt[2]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|i_hburst[0]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hburst[0]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_hburst[1]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hburst[1]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_hburst[2]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hburst[2]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_hcpt[4]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hcpt[4]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_hcpt[8]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hcpt[8]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_hmax[0]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hmax[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_hpix1.g[1]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix1.g[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; ascal:ascal|i_hpix1.g[3]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix1.g[3]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; ascal:ascal|i_hpix2.g[5]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix2.g[5]~_Duplicate_1DUPLICATE                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_hpix2.g[7]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_1DUPLICATE                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_hpix3.g[0]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.g[0]~_Duplicate_1DUPLICATE                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_hpix3.g[2]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.g[2]~_Duplicate_1DUPLICATE                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_hpix3.g[3]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.g[3]~_Duplicate_1DUPLICATE                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_hpix3.r[0]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.r[0]~_Duplicate_1DUPLICATE                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_hpix3.r[3]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.r[3]~_Duplicate_1DUPLICATE                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_hpix3.r[4]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.r[4]~_Duplicate_1DUPLICATE                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_hpix3.r[5]~_Duplicate_1                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.r[5]~_Duplicate_1DUPLICATE                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_lwad[1]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lwad[1]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_pushend                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_pushend~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_shift[62]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[62]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_shift[116]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[116]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; ascal:ascal|i_v_frac[6]~_Duplicate_3                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_v_frac[6]~_Duplicate_3DUPLICATE                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|i_vacc[1]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vacc[1]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_vacc[2]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vacc[2]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_vacc[11]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vacc[11]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|i_vcpt[7]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[7]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_vcpt[11]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[11]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|i_vdivr[24]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vdivr[24]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|i_vdown                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vdown~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|i_vmax[8]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vmax[8]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|i_vmax[10]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vmax[10]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|i_vsize[1]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vsize[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|i_vsize[2]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vsize[2]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|i_wad[0]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wad[0]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_wad[1]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wad[1]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|i_wad[3]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wad[3]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|o_acpt4[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_acpt4[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|o_adrs[0]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_adrs[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_copyv[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_copyv[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|o_dcpt[0]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcpt[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_dcpt[1]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcpt[1]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_dcpt[2]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcpt[2]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_dcptv[1][2]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcptv[1][2]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; ascal:ascal|o_dcptv[1][9]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcptv[1][9]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; ascal:ascal|o_divcpt[0]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[0]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|o_divcpt[3]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[3]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|o_divcpt[4]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[4]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; ascal:ascal|o_dshi[0]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dshi[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.b[0]                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_lum_pix.b[0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.b[2]                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_lum_pix.b[2]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.b[7]                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_lum_pix.b[7]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[4]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[4]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[7]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[7]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[8]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[8]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[10]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[10]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[15]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[15]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t2[9]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t2[9]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t2[15]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t2[15]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t2[4]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase_a.t2[4]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t3[5]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase_a.t3[5]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_hbcpt[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|o_hbcpt[1]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|o_hbcpt[2]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[2]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|o_hbcpt[3]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[3]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|o_hfrac[3][11]                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hfrac[3][11]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; ascal:ascal|o_obuf0[0]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_obuf0[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|o_obuf0[1]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_obuf0[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|o_poly_lum1[3]                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_poly_lum1[3]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM3                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_poly_lum[7]_OTERM3~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_poly_phase1.t0[3]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_poly_phase1.t0[3]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_readack                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_readack~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; ascal:ascal|o_readdataack                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_readdataack~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; ascal:ascal|o_shift[137]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[137]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; ascal:ascal|o_shift[139]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[139]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; ascal:ascal|o_shift[140]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[140]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; ascal:ascal|o_shift[141]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[141]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[1]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[7]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[7]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[10]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[10]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[12]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[12]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[14]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[14]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[15]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[15]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[17]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[17]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t2[8]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t2[8]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t2[11]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t2[11]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t2[13]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t2[13]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t2[17]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t2[17]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t1[2]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase_a.t1[2]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t2[0]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase_a.t2[0]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_wr[3]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_wr[3]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|poly_wr_mode[2]                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|poly_wr_mode[2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; audio_out:audio_out|a_en1                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|a_en1~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_l|a2[16]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_l|a2[16]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_r|a2[14]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_r|a2[14]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_r|pre_out[11]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_r|pre_out[11]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; audio_out:audio_out|i2s_ce                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|i2s_ce~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[0]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[0]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[3]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[3]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[4]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[4]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[5]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[4]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|subframe_count_q[4]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[6]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|subframe_count_q[6]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[8]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|subframe_count_q[8]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cfg_done                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cfg_done~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; cmd[0]                                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cmd[0]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; csync:csync_hdmi|h_cnt[2]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[2]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; csync:csync_hdmi|h_cnt[3]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[3]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; csync:csync_hdmi|h_cnt[4]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[4]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; csync:csync_hdmi|h_cnt[11]                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[11]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; csync:csync_hdmi|h_cnt[13]                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[13]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; csync:csync_hdmi|h_cnt[14]                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[14]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; csync:csync_vga|h_cnt[1]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; csync:csync_vga|h_cnt[2]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[2]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; csync:csync_vga|h_cnt[3]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[3]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; csync:csync_vga|h_cnt[4]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[4]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; csync:csync_vga|h_cnt[7]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[7]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; csync:csync_vga|h_cnt[11]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[11]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; csync:csync_vga|h_cnt[12]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[12]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; csync:csync_vga|h_cnt[15]                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[15]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; div[5]                                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[5]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; div[23]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[23]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; div[31]                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[31]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[0]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[0]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[5]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[5]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[7]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[7]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[3]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[3]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[5]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[5]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[7]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[7]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[9]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[9]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[10]                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[10]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[11]                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[11]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[12]                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[12]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.cmd[2]                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.cmd[2]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.cnt[1]                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.cnt[1]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_index[6]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ioctl_index[6]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|status[1]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|status[1]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|status[5]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|status[5]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|status[6]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|status[6]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[0]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[0]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[0]~reg1                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[0]~reg1DUPLICATE                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[1]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[1]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[2]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[2]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[4]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[4]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[4]~reg1                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[4]~reg1DUPLICATE                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[5]~reg1                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[5]~reg1DUPLICATE                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[7]~reg1                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[7]~reg1DUPLICATE                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[9]~reg1                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[9]~reg1DUPLICATE                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[11]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[11]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[11]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[11]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[12]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[12]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[12]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[12]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[14]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[14]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[14]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[14]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[15]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[15]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[17]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[17]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[18]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[18]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[21]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[21]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[26]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[26]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[27]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[27]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[31]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[31]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[0]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[0]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[1]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[1]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[3]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[3]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[4]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[4]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[6]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[6]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[8]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[8]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[26]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[26]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[2]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[2]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[3]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[3]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[7]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[7]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[14]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[14]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[21]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[21]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[24]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[24]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[2]                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[2]~DUPLICATE                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[24]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[24]~DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[27]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[27]~DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[28]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[28]~DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[30]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[30]~DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[6]                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[6]~DUPLICATE                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[7]                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[7]~DUPLICATE                                                                                                                                ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[23]                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[23]~DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[3]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[3]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[5]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[5]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[7]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[7]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[9]~reg1                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[9]~reg1DUPLICATE                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[10]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[10]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[11]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[11]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[13]~reg1                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[13]~reg1DUPLICATE                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[14]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[14]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[15]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[15]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[16]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[16]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[18]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[18]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[19]~reg1                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[19]~reg1DUPLICATE                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[20]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[20]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[23]~reg1                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[23]~reg1DUPLICATE                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[26]                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[26]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[29]~reg1                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[29]~reg1DUPLICATE                                                                                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[31]~reg1                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[31]~reg1DUPLICATE                                                                                                                              ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|ACC[0]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|ACC[0]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Auto_Wait_t1                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Auto_Wait_t1~DUPLICATE                                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|F[1]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|F[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|F[4]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|F[4]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|F[7]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|F[7]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[0]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[0]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[4]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[4]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[5]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[5]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[6]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[6]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[7]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[7]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|MCycle[0]                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|MCycle[0]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|MCycle[2]                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|MCycle[2]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|PC[8]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|PC[8]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|PC[11]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|PC[11]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|PC[12]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|PC[12]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|PC[15]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|PC[15]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Read_To_Reg_r[0]                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Read_To_Reg_r[0]~DUPLICATE                                                                                                                              ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|RegAddrC[0]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|RegAddrC[0]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|RegAddrC[1]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|RegAddrC[1]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[1]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[1]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[2]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[2]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[4]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[4]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[5]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[5]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[6]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[6]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[9]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[9]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[15]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[15]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[0][4]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[0][4]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[0][6]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[0][6]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[1][7]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[1][7]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[3][0]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[3][0]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[3][1]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[3][1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[3][5]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[3][5]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[3][6]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[3][6]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][0]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][0]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][1]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][2]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][2]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][5]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][5]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][6]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][6]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[1][0]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[1][0]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[1][5]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[1][5]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[1][7]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[1][7]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[2][3]                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[2][3]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|TState[0]                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|TState[0]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|TState[1]                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|TState[1]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|TState[2]                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|TState[2]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ[0]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ[0]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ[3]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ[3]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ[5]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ[5]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|div_clk[2]                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|div_clk[2]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|count[0]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|count[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|count[1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|count[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|count[2]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|count[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|count[6]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|count[6]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|state.load_complete                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|state.load_complete~DUPLICATE                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count[11]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count[11]~DUPLICATE                                                                                                    ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count[12]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count[12]~DUPLICATE                                                                                                    ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count[13]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count[13]~DUPLICATE                                                                                                    ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count[15]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count[15]~DUPLICATE                                                                                                    ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[2]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[2]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[5]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[5]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[6]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[6]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[7]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[7]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[8]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[8]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|load_mode.load_low                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|load_mode.load_low~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|load_state                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|load_state~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count[1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count_default[5]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count_default[5]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count_default[6]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count_default[6]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count_default[10]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count_default[10]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count_default[15]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count_default[15]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|load_state                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|load_state~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|set_mode_old                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|set_mode_old~DUPLICATE                                                                                                 ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count[9]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count[9]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count[10]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count[10]~DUPLICATE                                                                                                    ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count[11]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count[11]~DUPLICATE                                                                                                    ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count[14]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count[14]~DUPLICATE                                                                                                    ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count[15]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count[15]~DUPLICATE                                                                                                    ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[4]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[4]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[9]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[9]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[11]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[11]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[13]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[13]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[14]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[14]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|mode[0]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|mode[0]~DUPLICATE                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|count[3]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|count[3]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|count[7]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|count[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|count[11]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|count[11]~DUPLICATE                                                                                                    ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|count_default[3]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|count_default[3]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|load_mode.load_both                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|load_mode.load_both~DUPLICATE                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|load_state                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|load_state~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|count[1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|count[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|count[5]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|count[5]~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|count_default[2]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|count_default[2]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|count_default[9]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|count_default[9]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|load_mode.load_both                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|load_mode.load_both~DUPLICATE                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|load_state                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|load_state~DUPLICATE                                                                                                   ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|tmp_count[2]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|tmp_count[2]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|audio:audio|tmp_mode[2]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|audio:audio|tmp_mode[2]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|axis_x_tmp[5]                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|inputs:inputs|axis_x_tmp[5]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|axis_x_tmp[6]                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|inputs:inputs|axis_x_tmp[6]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|mem_state.do_write                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|mem_state.do_write~DUPLICATE                                                                                                                         ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|mem_state.idle                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|mem_state.idle~DUPLICATE                                                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|sysclock:sysclock|cnt_vid[3]                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|sysclock:sysclock|cnt_vid[3]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|cnt_h[7]                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|cnt_h[7]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|cnt_v[2]                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|cnt_v[2]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|cnt_v[4]                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|cnt_v[4]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|cnt_v[7]                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|cnt_v[7]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|rom_palette:palrom|data[8]                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|rom_palette:palrom|data[8]~DUPLICATE                                                                                                                           ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|rom_palette:palrom|data[18]                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|rom_palette:palrom|data[18]~DUPLICATE                                                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|rom_palette:palrom|data[19]                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|rom_palette:palrom|data[19]~DUPLICATE                                                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sp_cnt_feed[3]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sp_cnt_feed[3]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sp_cnt_feed[5]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sp_cnt_feed[5]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sp_cnt_feed[6]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sp_cnt_feed[6]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sp_pos_x[4]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sp_pos_x[4]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sp_pos_x[6]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sp_pos_x[6]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sp_ptr[1]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sp_ptr[1]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sp_ptr[2]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sp_ptr[2]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sp_screen_x[2]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sp_screen_x[2]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|attrib[3]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|attrib[3]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|show_pixel                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|show_pixel~DUPLICATE                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|show_pixel                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|show_pixel~DUPLICATE                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|attrib[1]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|attrib[1]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|attrib[3]                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|attrib[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|attrib[3]                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|attrib[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|tmp_pal_cnt[0]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|tmp_pal_cnt[0]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|tmp_pal_cnt[2]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|tmp_pal_cnt[2]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|tmp_pal_nr[1]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|tmp_pal_nr[1]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; emu:emu|tiamc1:tiamc1|video:video|tmp_pal_nr[3]                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tiamc1:tiamc1|video:video|tmp_pal_nr[3]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; emu:emu|tno[7]                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|tno[7]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; has_cmd                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; has_cmd~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD[23]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD[23]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD[29]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD[29]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[1]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[1]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[3]                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[3]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; mcp23009:mcp23009|idx[0]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[0]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mcp23009:mcp23009|idx[2]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[2]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mcp23009:mcp23009|rw                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|rw~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; mcp23009:mcp23009|start                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|start~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; mcp23009:mcp23009|state.00                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|state.00~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; mcp23009:mcp23009|state.10                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|state.10~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; osd:hdmi_osd|Add2~1_OTERM151                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~1_OTERM151DUPLICATE                                                                                                                                                            ;                  ;                       ;
; osd:hdmi_osd|Add2~9_OTERM147                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~9_OTERM147DUPLICATE                                                                                                                                                            ;                  ;                       ;
; osd:hdmi_osd|Add2~13_OTERM145                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~13_OTERM145DUPLICATE                                                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~17_OTERM143                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~17_OTERM143DUPLICATE                                                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~49_OTERM127                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~49_OTERM127DUPLICATE                                                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|bcnt[1]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[1]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|bcnt[4]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[4]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|bcnt[7]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[7]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:hdmi_osd|h_cnt[3]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[3]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|h_cnt[8]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[8]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|h_cnt[10]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[10]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; osd:hdmi_osd|h_cnt[12]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[12]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; osd:hdmi_osd|h_cnt[17]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[17]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; osd:hdmi_osd|infoh[3]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infoh[3]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|infoh[8]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infoh[8]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|infow[3]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infow[3]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|infox[1]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infox[1]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:hdmi_osd|pixcnt[2]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[2]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; osd:hdmi_osd|pixcnt[12]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[12]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; osd:hdmi_osd|pixcnt[20]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[20]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; osd:hdmi_osd|vs_out                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|vs_out~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; osd:vga_osd|bcnt[4]                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|bcnt[4]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; osd:vga_osd|bcnt[12]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|bcnt[12]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:vga_osd|h_cnt[7]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[7]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:vga_osd|h_cnt[12]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[12]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|h_cnt[17]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[17]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|h_cnt[22]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[22]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|hs_out                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|hs_out~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; osd:vga_osd|infoh[3]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infoh[3]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:vga_osd|infow[3]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infow[3]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:vga_osd|infox[5]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infox[5]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; osd:vga_osd|infox[11]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infox[11]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|nrdout1[15]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|nrdout1[15]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; osd:vga_osd|pixcnt[2]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[2]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|pixcnt[14]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[14]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; osd:vga_osd|pixcnt[21]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[21]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; osd:vga_osd|rdout[15]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|rdout[15]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; osd:vga_osd|rdout[18]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|rdout[18]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[6]              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[6]~DUPLICATE ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|i_delay[11]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_hdmi_adj:pll_hdmi_adj|i_delay[11]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|i_delay[12]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_hdmi_adj:pll_hdmi_adj|i_delay[12]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|i_linecpt[4]                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_hdmi_adj:pll_hdmi_adj|i_linecpt[4]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; scanlines:VGA_scanlines|vs_out                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:VGA_scanlines|vs_out~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]~DUPLICATE                                                                     ;                  ;                       ;
; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                     ;                  ;                       ;
; shadowmask:HDMI_shadowmask|b4[8]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|b4[8]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; shadowmask:HDMI_shadowmask|g4[8]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|g4[8]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; shadowmask:HDMI_shadowmask|hcount[0]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|hcount[0]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; shadowmask:HDMI_shadowmask|hcount[1]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|hcount[1]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; shadowmask:HDMI_shadowmask|hcount[3]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|hcount[3]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; shadowmask:HDMI_shadowmask|pcnt[1]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|pcnt[1]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; shadowmask:HDMI_shadowmask|pcnt[2]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|pcnt[2]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; shadowmask:HDMI_shadowmask|pcnt[4]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|pcnt[4]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; shadowmask:HDMI_shadowmask|pcnt[11]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|pcnt[11]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; shadowmask:HDMI_shadowmask|r4[8]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|r4[8]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; shadowmask:HDMI_shadowmask|vcount[2]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|vcount[2]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; shadowmask:HDMI_shadowmask|vcount[3]                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|vcount[3]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; shadowmask_data[2]                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask_data[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; sync_fix:sync_h|cnt[4]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[4]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; sync_fix:sync_h|cnt[12]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[12]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sync_fix:sync_h|cnt[13]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[13]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sync_fix:sync_h|cnt[17]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[17]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sync_fix:sync_h|cnt[24]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[24]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sync_fix:sync_h|cnt[31]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[31]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sync_fix:sync_v|cnt[1]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; sync_fix:sync_v|cnt[3]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[3]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; sync_fix:sync_v|cnt[4]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[4]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; sync_fix:sync_v|cnt[7]                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[7]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; sync_fix:sync_v|cnt[12]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[12]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sync_fix:sync_v|cnt[13]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[13]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sync_fix:sync_v|cnt[15]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[15]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sync_fix:sync_v|cnt[17]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[17]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sync_fix:sync_v|cnt[19]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[19]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sync_fix:sync_v|cnt[27]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[27]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[2]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[2]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[4]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[4]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[5]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[5]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[6]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[6]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[8]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[8]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|run                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|run~DUPLICATE                                                                                                                                                ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[10]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[10]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[13]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[13]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[14]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[14]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[19]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[19]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[20]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[20]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[22]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[22]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|map[1]                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|map[1]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|map[2]                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|map[2]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[0]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[9]                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[9]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[13]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[13]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[19]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[19]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[21]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[21]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[22]                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[22]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_ram2|init_reset_deasserted                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_ram2|init_reset_deasserted~DUPLICATE                                                                                          ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_burstcount_latch[4]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_burstcount_latch[4]~DUPLICATE                                                                                      ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminating                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminating~DUPLICATE                                                                                              ;                  ;                       ;
; sysmem_lite:sysmem|timeout[7]                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|timeout[7]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; sysmem_lite:sysmem|timeout[14]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|timeout[14]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; sysmem_lite:sysmem|timeout[16]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|timeout[16]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; sysmem_lite:sysmem|timeout[17]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|timeout[17]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_out|altshift_taps:din1_rtl_0|shift_taps_ruu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|altshift_taps:din1_rtl_0|shift_taps_ruu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]~DUPLICATE                                                                               ;                  ;                       ;
; vga_out:vga_out|altshift_taps:din1_rtl_0|shift_taps_ruu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|altshift_taps:din1_rtl_0|shift_taps_ruu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                               ;                  ;                       ;
; vga_out:vga_out|din1[2]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|din1[2]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vga_out:vga_out|din1[12]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|din1[12]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vga_out:vga_out|din1[18]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|din1[18]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vga_out:vga_out|pb_2[12]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|pb_2[12]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vga_out:vga_out|y_2[10]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|y_2[10]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vga_out:vga_out|y_2[11]                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|y_2[11]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                        ;                  ;                       ;
; vga_out:vga_scaler_out|din1[14]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|din1[14]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; vga_out:vga_scaler_out|din1[20]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|din1[20]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; vga_out:vga_scaler_out|pb_1g[5]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|pb_1g[5]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; vga_out:vga_scaler_out|pb_2[15]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|pb_2[15]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; vga_out:vga_scaler_out|pb_2[18]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|pb_2[18]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; vga_out:vga_scaler_out|y_2[10]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|y_2[10]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|y_2[12]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|y_2[12]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|y_2[13]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|y_2[13]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|y_2[14]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|y_2[14]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; vga_out:vga_scaler_out|y_2[15]                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|y_2[15]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                   ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+
; Name                                  ; Ignored Entity ; Ignored From ; Ignored To                                 ; Ignored Value   ; Ignored Source                 ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+
; Fast Input Register                   ; sys_top        ;              ; SDRAM_DQ[*]                                ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; HDMI_TX_CLK                                ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; SDRAM_*                                    ; ON              ; QSF Assignment                 ;
; Fast Output Enable Register           ; sys_top        ;              ; SDRAM_DQ[*]                                ; ON              ; QSF Assignment                 ;
; Unforce Merging of PLL Output Counter ; sys_top        ;              ; *pll_hdmi_0002*|altera_pll:altera_pll_i*|* ; ON              ; sys/pll_hdmi/pll_hdmi_0002.qip ;
; Current Strength                      ; sys_top        ;              ; ARDUINO_IO[*]                              ; MAXIMUM CURRENT ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; ARDUINO_IO[*]                              ; 3.3-V LVTTL     ; QSF Assignment                 ;
; Weak Pull-Up Resistor                 ; sys_top        ;              ; ARDUINO_IO[*]                              ; ON              ; QSF Assignment                 ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 51448 ) ; 0.00 % ( 0 / 51448 )       ; 0.00 % ( 0 / 51448 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 51448 ) ; 0.00 % ( 0 / 51448 )       ; 0.00 % ( 0 / 51448 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 51398 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 50 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/output_files/TIAMC1.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 16,012 / 41,910       ; 38 %  ;
; ALMs needed [=A-B+C]                                        ; 16,012                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 20,590 / 41,910       ; 49 %  ;
;         [a] ALMs used for LUT logic and registers           ; 5,869                 ;       ;
;         [b] ALMs used for LUT logic                         ; 6,713                 ;       ;
;         [c] ALMs used for registers                         ; 8,008                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 4,676 / 41,910        ; 11 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 98 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 15                    ;       ;
;         [c] Due to LAB input limits                         ; 83                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 2,702 / 4,191         ; 64 %  ;
;     -- Logic LABs                                           ; 2,702                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 20,652                ;       ;
;     -- 7 input functions                                    ; 287                   ;       ;
;     -- 6 input functions                                    ; 8,040                 ;       ;
;     -- 5 input functions                                    ; 2,169                 ;       ;
;     -- 4 input functions                                    ; 2,363                 ;       ;
;     -- <=3 input functions                                  ; 7,793                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 7,220                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 29,395                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 27,753 / 83,820       ; 33 %  ;
;         -- Secondary logic registers                        ; 1,642 / 83,820        ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 28,878                ;       ;
;         -- Routing optimization registers                   ; 517                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 145 / 314             ; 46 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 29                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 1 / 1 ( 100 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 1 / 4 ( 25 % )        ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 1 / 2 ( 50 % )        ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 193 / 553             ; 35 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,492,189 / 5,662,720 ; 26 %  ;
; Total block memory implementation bits                      ; 1,976,320 / 5,662,720 ; 35 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 31 / 112              ; 28 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 3 / 6                 ; 50 %  ;
; Global signals                                              ; 9                     ;       ;
;     -- Global clocks                                        ; 8 / 16                ; 50 %  ;
;     -- Quadrant clocks                                      ; 1 / 66                ; 2 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 14.4% / 15.0% / 12.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 28.6% / 29.1% / 26.8% ;       ;
; Maximum fan-out                                             ; 22366                 ;       ;
; Highest non-global fan-out                                  ; 554                   ;       ;
; Total fan-out                                               ; 193764                ;       ;
; Average fan-out                                             ; 3.35                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 16012 / 41910 ( 38 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 16012                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 20590 / 41910 ( 49 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 5869                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 6713                   ; 0                              ;
;         [c] ALMs used for registers                         ; 8008                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 4676 / 41910 ( 11 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 98 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 15                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 83                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 2702 / 4191 ( 64 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 2702                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 20652                  ; 0                              ;
;     -- 7 input functions                                    ; 287                    ; 0                              ;
;     -- 6 input functions                                    ; 8040                   ; 0                              ;
;     -- 5 input functions                                    ; 2169                   ; 0                              ;
;     -- 4 input functions                                    ; 2363                   ; 0                              ;
;     -- <=3 input functions                                  ; 7793                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 7220                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 27753 / 83820 ( 33 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1642 / 83820 ( 2 % )   ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 28878                  ; 0                              ;
;         -- Routing optimization registers                   ; 517                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 138                    ; 7                              ;
; I/O registers                                               ; 27                     ; 2                              ;
; Total block memory bits                                     ; 1492189                ; 0                              ;
; Total block memory implementation bits                      ; 1976320                ; 0                              ;
; M10K block                                                  ; 193 / 553 ( 34 % )     ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 31 / 112 ( 27 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )        ; 9 / 116 ( 7 % )                ;
; Double data rate I/O output circuitry                       ; 27 / 400 ( 6 % )       ; 1 / 400 ( < 1 % )              ;
; Clock select block                                          ; 0 / 16 ( 0 % )         ; 1 / 16 ( 6 % )                 ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 3 / 6 ( 50 % )                 ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS MPU general-purpose interface                           ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS peripheral I2C interface                                ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; HPS peripheral SPI Master interface                         ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; HPS peripheral UART interface                               ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 3 / 6 ( 50 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 3 / 6 ( 50 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 30254                  ; 281                            ;
;     -- Registered Input Connections                         ; 29632                  ; 0                              ;
;     -- Output Connections                                   ; 311                    ; 30224                          ;
;     -- Registered Output Connections                        ; 28                     ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 200412                 ; 30634                          ;
;     -- Registered Connections                               ; 90593                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 62                     ; 30503                          ;
;     -- hard_block:auto_generated_inst                       ; 30503                  ; 2                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 16                     ; 284                            ;
;     -- Output Ports                                         ; 97                     ; 252                            ;
;     -- Bidir Ports                                          ; 32                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 24                             ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO      ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_OSD      ; AG25  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_RESET    ; AG23  ; 4A       ; 78           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_USER     ; AH24  ; 4A       ; 80           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1148                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50 ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 171                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50 ; E11   ; 8A       ; 32           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HDMI_TX_INT  ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SD_SPI_MISO  ; AH8   ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; W24   ; 5B       ; 89           ; 25           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; W21   ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; W20   ; 5B       ; 89           ; 23           ; 20           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; VGA_EN       ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK       ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI       ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_L       ; AC24  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_R       ; AE25  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_SPDIF   ; AG26  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2C_SCL  ; U10   ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2S      ; T13   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_LRCLK    ; T11   ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_MCLK     ; U11   ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_SCLK     ; T12   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; T8    ; 3A       ; 4            ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; V13   ; 4A       ; 60           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IO_SCL        ; U14   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]        ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]        ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]        ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]        ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]        ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]        ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]        ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]        ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_HDD       ; AA15  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_POWER     ; AG28  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_USER      ; Y15   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDIO_CLK      ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[0]    ; Y11   ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[10]   ; AB26  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[11]   ; AD17  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[12]   ; D12   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[1]    ; AA26  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[2]    ; AA13  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[3]    ; AA11  ; 3A       ; 8            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[4]    ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[5]    ; Y19   ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[6]    ; AB23  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[7]    ; AC23  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[8]    ; AC22  ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[9]    ; C12   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]   ; Y17   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]   ; AB25  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CKE     ; AG10  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CLK     ; AD20  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQMH    ; AF13  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQML    ; AG13  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCAS    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCS     ; Y18   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nRAS    ; W14   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nWE     ; AA19  ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_CLK    ; AG8   ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_CS     ; AE15  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_MOSI   ; U13   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; AE22  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; AH23  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; AH21  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; AE19  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; AG15  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; AF18  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; AG18  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; AG19  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AE17  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; AE20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; AF20  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; AH18  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; AH19  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; AF21  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; AG24  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------+
; HDMI_I2C_SDA ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hdmi_sda_en                      ;
; IO_SDA       ; AG9   ; 4A       ; 52           ; 0            ; 34           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mcp23009:mcp23009|i2c:i2c|SDO[3] ;
; SDCD_SPDIF   ; AH7   ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SDCD_SPDIF~2 (inverted)          ;
; SDIO_CMD     ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDIO_DAT[0]  ; AF25  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDIO_DAT[1]  ; AF23  ; 4A       ; 78           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDIO_DAT[2]  ; AD26  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDIO_DAT[3]  ; AF28  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[0]  ; E8    ; 8A       ; 38           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[10] ; AE6   ; 3A       ; 8            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[11] ; AE23  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[12] ; AG14  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[13] ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[14] ; AF4   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[15] ; AH3   ; 3B       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[1]  ; V12   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[2]  ; D11   ; 8A       ; 32           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[3]  ; W12   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[4]  ; AH13  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[5]  ; D8    ; 8A       ; 38           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[6]  ; AH14  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[7]  ; AF7   ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[8]  ; AE24  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[9]  ; AD23  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[0]   ; AG11  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[1]   ; AH9   ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[2]   ; AH12  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~14 (inverted)            ;
; USER_IO[3]   ; AH11  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[4]   ; AG16  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~15 (inverted)            ;
; USER_IO[5]   ; AF15  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~16 (inverted)            ;
; USER_IO[6]   ; AF17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; VGA_HS       ; AH22  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_R~8 (inverted)               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 68 / 68 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 7 / 7 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 6 / 6 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; SDRAM_A[3]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; SDRAM_A[2]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; LED_HDD                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; SDRAM_nCAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; SDRAM_nWE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; SDRAM_A[1]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; SDRAM_A[6]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; SDRAM_BA[1]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 253        ; 5B             ; SDRAM_A[10]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; ADC_SDI                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; SDRAM_A[8]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 200        ; 4A             ; SDRAM_A[7]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 220        ; 5A             ; AUDIO_L                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; ADC_SDO                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 67         ; 3A             ; SDRAM_DQ[13]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; SDRAM_A[11]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; SDRAM_CLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; SDRAM_DQ[9]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; SDIO_DAT[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; SDRAM_DQ[10]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; SD_SPI_CS                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; SDRAM_DQ[11]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 199        ; 4A             ; SDRAM_DQ[8]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; AUDIO_R                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; SDRAM_DQ[14]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; SDRAM_DQ[7]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; SDRAM_DQMH                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; USER_IO[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; USER_IO[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF18     ; 166        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; SDIO_DAT[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; SDIO_DAT[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; SDIO_CMD                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF28     ; 209        ; 4A             ; SDIO_DAT[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; SD_SPI_CLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG9      ; 139        ; 4A             ; IO_SDA                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG10     ; 142        ; 4A             ; SDRAM_CKE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; USER_IO[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; SDRAM_DQML                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ; 155        ; 4A             ; SDRAM_DQ[12]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; USER_IO[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; BTN_RESET                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG24     ; 195        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 205        ; 4A             ; BTN_OSD                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG26     ; 198        ; 4A             ; AUDIO_SPDIF                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; LED_POWER                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; SDRAM_DQ[15]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; SDCD_SPDIF                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH8      ; 137        ; 4A             ; SD_SPI_MISO                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH9      ; 140        ; 4A             ; USER_IO[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; USER_IO[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH12     ; 150        ; 4A             ; USER_IO[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH13     ; 153        ; 4A             ; SDRAM_DQ[4]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; SDRAM_DQ[6]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; VGA_HS                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; BTN_USER                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; SDIO_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; VGA_EN                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; SDRAM_A[9]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; SDRAM_DQ[5]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; SDRAM_DQ[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; SDRAM_A[12]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; SDRAM_DQ[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HDMI_LRCLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; HDMI_SCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; HDMI_I2S                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; HDMI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; SD_SPI_MOSI                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; U14      ; 138        ; 4A             ; IO_SCL                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; ADC_SCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; SDRAM_DQ[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; SDRAM_A[4]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; SDRAM_DQ[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; SDRAM_nRAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; SDRAM_A[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; LED_USER                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; SDRAM_BA[0]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 5A             ; SDRAM_nCS                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y19      ; 215        ; 5A             ; SDRAM_A[5]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; IO_SCL        ; Missing slew rate                    ;
; HDMI_TX_DE    ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[10] ; Missing drive strength and slew rate ;
; HDMI_TX_D[11] ; Missing drive strength and slew rate ;
; HDMI_TX_D[12] ; Missing drive strength and slew rate ;
; HDMI_TX_D[13] ; Missing drive strength and slew rate ;
; HDMI_TX_D[14] ; Missing drive strength and slew rate ;
; HDMI_TX_D[15] ; Missing drive strength and slew rate ;
; HDMI_TX_D[16] ; Missing drive strength and slew rate ;
; HDMI_TX_D[17] ; Missing drive strength and slew rate ;
; HDMI_TX_D[18] ; Missing drive strength and slew rate ;
; HDMI_TX_D[19] ; Missing drive strength and slew rate ;
; HDMI_TX_D[20] ; Missing drive strength and slew rate ;
; HDMI_TX_D[21] ; Missing drive strength and slew rate ;
; HDMI_TX_D[22] ; Missing drive strength and slew rate ;
; HDMI_TX_D[23] ; Missing drive strength and slew rate ;
; HDMI_TX_HS    ; Missing drive strength and slew rate ;
; HDMI_TX_VS    ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing slew rate                    ;
; VGA_R[1]      ; Missing slew rate                    ;
; VGA_R[2]      ; Missing slew rate                    ;
; VGA_R[3]      ; Missing slew rate                    ;
; VGA_R[4]      ; Missing slew rate                    ;
; VGA_R[5]      ; Missing slew rate                    ;
; VGA_G[0]      ; Missing slew rate                    ;
; VGA_G[1]      ; Missing slew rate                    ;
; VGA_G[2]      ; Missing slew rate                    ;
; VGA_G[3]      ; Missing slew rate                    ;
; VGA_G[4]      ; Missing slew rate                    ;
; VGA_G[5]      ; Missing slew rate                    ;
; VGA_B[0]      ; Missing slew rate                    ;
; VGA_B[1]      ; Missing slew rate                    ;
; VGA_B[2]      ; Missing slew rate                    ;
; VGA_B[3]      ; Missing slew rate                    ;
; VGA_B[4]      ; Missing slew rate                    ;
; VGA_B[5]      ; Missing slew rate                    ;
; VGA_VS        ; Missing slew rate                    ;
; AUDIO_L       ; Missing slew rate                    ;
; AUDIO_R       ; Missing slew rate                    ;
; AUDIO_SPDIF   ; Missing slew rate                    ;
; SDIO_CLK      ; Missing slew rate                    ;
; LED_POWER     ; Missing drive strength and slew rate ;
; SD_SPI_CLK    ; Missing slew rate                    ;
; SD_SPI_MOSI   ; Missing slew rate                    ;
; HDMI_SCLK     ; Missing drive strength and slew rate ;
; HDMI_LRCLK    ; Missing drive strength and slew rate ;
; HDMI_MCLK     ; Missing drive strength and slew rate ;
; HDMI_I2S      ; Missing drive strength and slew rate ;
; HDMI_TX_CLK   ; Missing drive strength and slew rate ;
; LED_USER      ; Missing drive strength and slew rate ;
; SD_SPI_CS     ; Missing slew rate                    ;
; LED[0]        ; Missing drive strength and slew rate ;
; LED[1]        ; Missing drive strength and slew rate ;
; LED[2]        ; Missing drive strength and slew rate ;
; LED[3]        ; Missing drive strength and slew rate ;
; LED[4]        ; Missing drive strength and slew rate ;
; LED[5]        ; Missing drive strength and slew rate ;
; LED[6]        ; Missing drive strength and slew rate ;
; LED[7]        ; Missing drive strength and slew rate ;
; HDMI_I2C_SCL  ; Missing drive strength and slew rate ;
; SDRAM_A[0]    ; Missing slew rate                    ;
; SDRAM_A[1]    ; Missing slew rate                    ;
; SDRAM_A[2]    ; Missing slew rate                    ;
; SDRAM_A[3]    ; Missing slew rate                    ;
; SDRAM_A[4]    ; Missing slew rate                    ;
; SDRAM_A[5]    ; Missing slew rate                    ;
; SDRAM_A[6]    ; Missing slew rate                    ;
; SDRAM_A[7]    ; Missing slew rate                    ;
; SDRAM_A[8]    ; Missing slew rate                    ;
; SDRAM_A[9]    ; Missing slew rate                    ;
; SDRAM_A[10]   ; Missing slew rate                    ;
; SDRAM_A[11]   ; Missing slew rate                    ;
; SDRAM_A[12]   ; Missing slew rate                    ;
; SDRAM_DQML    ; Missing slew rate                    ;
; SDRAM_DQMH    ; Missing slew rate                    ;
; SDRAM_nWE     ; Missing slew rate                    ;
; SDRAM_nCAS    ; Missing slew rate                    ;
; SDRAM_nRAS    ; Missing slew rate                    ;
; SDRAM_nCS     ; Missing slew rate                    ;
; SDRAM_BA[0]   ; Missing slew rate                    ;
; SDRAM_BA[1]   ; Missing slew rate                    ;
; SDRAM_CLK     ; Missing slew rate                    ;
; SDRAM_CKE     ; Missing slew rate                    ;
; LED_HDD       ; Missing drive strength and slew rate ;
; ADC_SCK       ; Missing drive strength and slew rate ;
; ADC_SDI       ; Missing drive strength and slew rate ;
; ADC_CONVST    ; Missing drive strength and slew rate ;
; IO_SDA        ; Missing slew rate                    ;
; VGA_HS        ; Missing slew rate                    ;
; SDIO_DAT[3]   ; Missing slew rate                    ;
; SDIO_CMD      ; Missing slew rate                    ;
; SDCD_SPDIF    ; Missing slew rate                    ;
; USER_IO[2]    ; Missing slew rate                    ;
; USER_IO[4]    ; Missing slew rate                    ;
; USER_IO[5]    ; Missing slew rate                    ;
; HDMI_I2C_SDA  ; Missing drive strength and slew rate ;
; SDRAM_DQ[0]   ; Missing slew rate                    ;
; SDRAM_DQ[1]   ; Missing slew rate                    ;
; SDRAM_DQ[2]   ; Missing slew rate                    ;
; SDRAM_DQ[3]   ; Missing slew rate                    ;
; SDRAM_DQ[4]   ; Missing slew rate                    ;
; SDRAM_DQ[5]   ; Missing slew rate                    ;
; SDRAM_DQ[6]   ; Missing slew rate                    ;
; SDRAM_DQ[7]   ; Missing slew rate                    ;
; SDRAM_DQ[8]   ; Missing slew rate                    ;
; SDRAM_DQ[9]   ; Missing slew rate                    ;
; SDRAM_DQ[10]  ; Missing slew rate                    ;
; SDRAM_DQ[11]  ; Missing slew rate                    ;
; SDRAM_DQ[12]  ; Missing slew rate                    ;
; SDRAM_DQ[13]  ; Missing slew rate                    ;
; SDRAM_DQ[14]  ; Missing slew rate                    ;
; SDRAM_DQ[15]  ; Missing slew rate                    ;
; SDIO_DAT[0]   ; Missing slew rate                    ;
; SDIO_DAT[1]   ; Missing slew rate                    ;
; SDIO_DAT[2]   ; Missing slew rate                    ;
; USER_IO[0]    ; Missing slew rate                    ;
; USER_IO[1]    ; Missing slew rate                    ;
; USER_IO[3]    ; Missing slew rate                    ;
; USER_IO[6]    ; Missing slew rate                    ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 445.499998 MHz             ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 89.786756 MHz              ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 3908420153 / 4294967296    ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; clk_0                      ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[0].output_counter ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 148.499999 MHz             ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                    ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X0_Y56_N0    ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 417.792 MHz                ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 95.741421 MHz              ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 1528321163 / 4294967296    ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X0_Y62_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK3_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                     ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 24.576 MHz                 ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y63_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 17                         ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                    ;                            ;
;     -- PLL Type                                                                                                                             ; Integer PLL                ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 800000 to 400000 Hz        ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 630.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 47.619048 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 126.984126 MHz             ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; N/A                        ;
;     -- M Counter                                                                                                                            ; 63                         ;
;     -- N Counter                                                                                                                            ; 5                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK2_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                     ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 31.5 MHz                   ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X89_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 20                         ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; Compilation Hierarchy Node                                                                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                       ; Entity Name                ; Library Name ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; |sys_top                                                                                       ; 16011.5 (624.7)      ; 20589.0 (906.5)                  ; 4675.0 (288.4)                                    ; 97.5 (6.5)                       ; 0.0 (0.0)            ; 20652 (983)         ; 29395 (1303)              ; 29 (29)       ; 1492189           ; 193   ; 31         ; 145  ; 0            ; |sys_top                                                                                                                                                                                                                  ; sys_top                    ; work         ;
;    |alsa:alsa|                                                                                 ; 278.8 (278.8)        ; 361.7 (361.7)                    ; 83.8 (83.8)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 399 (399)           ; 550 (550)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|alsa:alsa                                                                                                                                                                                                        ; alsa                       ; work         ;
;    |altddio_out:hdmiclk_ddr|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|altddio_out:hdmiclk_ddr                                                                                                                                                                                          ; altddio_out                ; work         ;
;       |ddio_out_b2j:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|altddio_out:hdmiclk_ddr|ddio_out_b2j:auto_generated                                                                                                                                                              ; ddio_out_b2j               ; work         ;
;    |ascal:ascal|                                                                               ; 1983.6 (1973.8)      ; 2673.7 (2663.8)                  ; 704.0 (704.0)                                     ; 13.9 (13.9)                      ; 0.0 (0.0)            ; 2816 (2796)         ; 3762 (3749)               ; 0 (0)         ; 291066            ; 40    ; 23         ; 0    ; 0            ; |sys_top|ascal:ascal                                                                                                                                                                                                      ; ascal                      ; work         ;
;       |altshift_taps:o_dcptv_rtl_0|                                                            ; 6.8 (0.0)            ; 6.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 9 (0)                     ; 0 (0)         ; 154               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0                                                                                                                                                                          ; altshift_taps              ; work         ;
;          |shift_taps_a0v:auto_generated|                                                       ; 6.8 (3.8)            ; 6.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (8)              ; 9 (4)                     ; 0 (0)         ; 154               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_a0v:auto_generated                                                                                                                                            ; shift_taps_a0v             ; work         ;
;             |altsyncram_hu91:altsyncram5|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 154               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_a0v:auto_generated|altsyncram_hu91:altsyncram5                                                                                                                ; altsyncram_hu91            ; work         ;
;             |cntr_cjf:cntr1|                                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_a0v:auto_generated|cntr_cjf:cntr1                                                                                                                             ; cntr_cjf                   ; work         ;
;       |altshift_taps:o_vpix_inner[2].r_rtl_0|                                                  ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0                                                                                                                                                                ; altshift_taps              ; work         ;
;          |shift_taps_agv:auto_generated|                                                       ; 3.0 (2.0)            ; 3.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 4 (2)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated                                                                                                                                  ; shift_taps_agv             ; work         ;
;             |altsyncram_jr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4                                                                                                      ; altsyncram_jr91            ; work         ;
;             |cntr_phf:cntr1|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|cntr_phf:cntr1                                                                                                                   ; cntr_phf                   ; work         ;
;       |altsyncram:i_dpram_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0                                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_g9j1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated                                                                                                                                              ; altsyncram_g9j1            ; work         ;
;       |altsyncram:i_mem[0].r[7]__1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_mem[0].r[7]__1                                                                                                                                                                          ; altsyncram                 ; work         ;
;          |altsyncram_89q1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_mem[0].r[7]__1|altsyncram_89q1:auto_generated                                                                                                                                           ; altsyncram_89q1            ; work         ;
;       |altsyncram:o_a_poly_mem_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_a_poly_mem_rtl_0                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_o9j1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated                                                                                                                                         ; altsyncram_o9j1            ; work         ;
;       |altsyncram:o_dpram_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0                                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_32k1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated                                                                                                                                              ; altsyncram_32k1            ; work         ;
;       |altsyncram:o_h_poly_mem_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_mem_rtl_0                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_o9j1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_mem_rtl_0|altsyncram_o9j1:auto_generated                                                                                                                                         ; altsyncram_o9j1            ; work         ;
;       |altsyncram:o_line0[0].r[7]__2|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line1[0].r[7]__3|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line2[0].r[7]__4|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line3[0].r[7]__5|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_v_poly_mem_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_mem_rtl_0                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_o9j1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_mem_rtl_0|altsyncram_o9j1:auto_generated                                                                                                                                         ; altsyncram_o9j1            ; work         ;
;       |altsyncram:pal1_mem_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:pal1_mem_rtl_0                                                                                                                                                                            ; altsyncram                 ; work         ;
;          |altsyncram_2aj1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:pal1_mem_rtl_0|altsyncram_2aj1:auto_generated                                                                                                                                             ; altsyncram_2aj1            ; work         ;
;    |audio_out:audio_out|                                                                       ; 885.1 (66.5)         ; 961.2 (69.2)                     ; 91.7 (2.7)                                        ; 15.6 (0.0)                       ; 0.0 (0.0)            ; 1458 (129)          ; 896 (89)                  ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |sys_top|audio_out:audio_out                                                                                                                                                                                              ; audio_out                  ; work         ;
;       |DC_blocker:dcb_l|                                                                       ; 69.2 (69.2)          ; 69.7 (69.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|DC_blocker:dcb_l                                                                                                                                                                             ; DC_blocker                 ; work         ;
;       |DC_blocker:dcb_r|                                                                       ; 69.0 (69.0)          ; 69.0 (69.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|DC_blocker:dcb_r                                                                                                                                                                             ; DC_blocker                 ; work         ;
;       |IIR_filter:IIR_filter|                                                                  ; 414.6 (38.0)         ; 449.0 (59.7)                     ; 42.5 (23.7)                                       ; 8.1 (2.0)                        ; 0.0 (0.0)            ; 702 (60)            ; 323 (83)                  ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter                                                                                                                                                                        ; IIR_filter                 ; work         ;
;          |iir_filter_tap:iir_tap_0|                                                            ; 113.1 (113.1)        ; 129.8 (129.8)                    ; 19.2 (19.2)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 189 (189)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0                                                                                                                                               ; iir_filter_tap             ; work         ;
;          |iir_filter_tap:iir_tap_1|                                                            ; 133.3 (133.3)        ; 130.8 (130.8)                    ; 0.2 (0.2)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 228 (228)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_1                                                                                                                                               ; iir_filter_tap             ; work         ;
;          |iir_filter_tap:iir_tap_2|                                                            ; 129.7 (129.7)        ; 128.7 (128.7)                    ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 225 (225)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_2                                                                                                                                               ; iir_filter_tap             ; work         ;
;       |aud_mix_top:audmix_l|                                                                   ; 91.6 (91.6)          ; 106.5 (106.5)                    ; 16.8 (16.8)                                       ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 130 (130)           ; 100 (100)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|aud_mix_top:audmix_l                                                                                                                                                                         ; aud_mix_top                ; work         ;
;       |aud_mix_top:audmix_r|                                                                   ; 96.4 (96.4)          ; 106.5 (106.5)                    ; 14.7 (14.7)                                       ; 4.6 (4.6)                        ; 0.0 (0.0)            ; 130 (130)           ; 101 (101)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|aud_mix_top:audmix_r                                                                                                                                                                         ; aud_mix_top                ; work         ;
;       |i2s:i2s|                                                                                ; 25.9 (25.9)          ; 33.8 (33.8)                      ; 8.8 (8.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 32 (32)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|i2s:i2s                                                                                                                                                                                      ; i2s                        ; work         ;
;       |sigma_delta_dac:sd_l|                                                                   ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|sigma_delta_dac:sd_l                                                                                                                                                                         ; sigma_delta_dac            ; work         ;
;       |sigma_delta_dac:sd_r|                                                                   ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|sigma_delta_dac:sd_r                                                                                                                                                                         ; sigma_delta_dac            ; work         ;
;       |spdif:toslink|                                                                          ; 32.1 (32.1)          ; 38.0 (38.0)                      ; 6.0 (6.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 41 (41)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|spdif:toslink                                                                                                                                                                                ; spdif                      ; work         ;
;    |csync:csync_hdmi|                                                                          ; 25.2 (25.2)          ; 31.0 (31.0)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|csync:csync_hdmi                                                                                                                                                                                                 ; csync                      ; work         ;
;    |csync:csync_vga|                                                                           ; 23.7 (23.7)          ; 30.3 (30.3)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|csync:csync_vga                                                                                                                                                                                                  ; csync                      ; work         ;
;    |ddr_svc:ddr_svc|                                                                           ; 45.0 (45.0)          ; 74.1 (74.1)                      ; 29.1 (29.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 157 (157)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ddr_svc:ddr_svc                                                                                                                                                                                                  ; ddr_svc                    ; work         ;
;    |emu:emu|                                                                                   ; 8849.0 (4.2)         ; 11994.0 (4.2)                    ; 3190.0 (0.1)                                      ; 45.0 (0.0)                       ; 0.0 (0.0)            ; 9560 (5)            ; 18958 (9)                 ; 0 (0)         ; 1132288           ; 139   ; 0          ; 0    ; 0            ; |sys_top|emu:emu                                                                                                                                                                                                          ; emu                        ; work         ;
;       |hps_io:hps_io|                                                                          ; 337.3 (123.3)        ; 404.3 (145.4)                    ; 71.3 (25.8)                                       ; 4.2 (3.7)                        ; 0.0 (0.0)            ; 548 (205)           ; 674 (183)                 ; 0 (0)         ; 1792              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io                                                                                                                                                                                            ; hps_io                     ; work         ;
;          |confstr_rom:confstr_rom|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1792              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|confstr_rom:confstr_rom                                                                                                                                                                    ; confstr_rom                ; work         ;
;             |altsyncram:Mux6_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1792              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|confstr_rom:confstr_rom|altsyncram:Mux6_rtl_0                                                                                                                                              ; altsyncram                 ; work         ;
;                |altsyncram_ml51:auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1792              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|confstr_rom:confstr_rom|altsyncram:Mux6_rtl_0|altsyncram_ml51:auto_generated                                                                                                               ; altsyncram_ml51            ; work         ;
;          |video_calc:video_calc|                                                               ; 214.0 (214.0)        ; 259.0 (259.0)                    ; 45.5 (45.5)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 343 (343)           ; 491 (491)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|video_calc:video_calc                                                                                                                                                                      ; video_calc                 ; work         ;
;       |pll:pll|                                                                                ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll                                                                                                                                                                                                  ; pll                        ; pll          ;
;          |pll_0002:pll_inst|                                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst                                                                                                                                                                                ; pll_0002                   ; pll          ;
;             |altera_pll:altera_pll_i|                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                        ; altera_pll                 ; work         ;
;       |tiamc1:tiamc1|                                                                          ; 8507.3 (20.8)        ; 11585.1 (22.4)                   ; 3118.7 (1.8)                                      ; 40.8 (0.2)                       ; 0.0 (0.0)            ; 9006 (41)           ; 18275 (25)                ; 0 (0)         ; 1130496           ; 138   ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1                                                                                                                                                                                            ; tiamc1                     ; work         ;
;          |T8080se:cpu|                                                                         ; 618.8 (6.2)          ; 647.5 (7.5)                      ; 37.7 (1.3)                                        ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 958 (11)            ; 279 (10)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|T8080se:cpu                                                                                                                                                                                ; T8080se                    ; work         ;
;             |T80:u0|                                                                           ; 612.7 (346.0)        ; 640.0 (357.2)                    ; 36.3 (19.7)                                       ; 9.0 (8.5)                        ; 0.0 (0.0)            ; 947 (531)           ; 269 (189)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0                                                                                                                                                                         ; T80                        ; work         ;
;                |T80_ALU:alu|                                                                   ; 123.5 (123.5)        ; 126.7 (126.7)                    ; 3.5 (3.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 195 (195)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_ALU:alu                                                                                                                                                             ; T80_ALU                    ; work         ;
;                |T80_MCode:mcode|                                                               ; 85.8 (85.8)          ; 88.6 (88.6)                      ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 147 (147)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_MCode:mcode                                                                                                                                                         ; T80_MCode                  ; work         ;
;                |T80_Reg:Regs|                                                                  ; 57.4 (57.4)          ; 67.6 (67.6)                      ; 10.2 (10.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 74 (74)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs                                                                                                                                                            ; T80_Reg                    ; work         ;
;          |audio:audio|                                                                         ; 425.0 (23.1)         ; 439.9 (30.6)                     ; 20.3 (7.7)                                        ; 5.4 (0.2)                        ; 0.0 (0.0)            ; 723 (39)            ; 368 (52)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|audio:audio                                                                                                                                                                                ; audio                      ; work         ;
;             |pit_channel:\pit_channels:0:pit_channel|                                          ; 67.9 (67.9)          ; 69.7 (69.7)                      ; 2.2 (2.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 114 (114)           ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel                                                                                                                                        ; pit_channel                ; work         ;
;             |pit_channel:\pit_channels:1:pit_channel|                                          ; 63.3 (63.3)          ; 64.0 (64.0)                      ; 2.0 (2.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 114 (114)           ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel                                                                                                                                        ; pit_channel                ; work         ;
;             |pit_channel:\pit_channels:2:pit_channel|                                          ; 69.2 (69.2)          ; 70.5 (70.5)                      ; 1.8 (1.8)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 112 (112)           ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel                                                                                                                                        ; pit_channel                ; work         ;
;             |pit_channel:\pit_channels:3:pit_channel|                                          ; 67.3 (67.3)          ; 67.3 (67.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel                                                                                                                                        ; pit_channel                ; work         ;
;             |pit_channel:\pit_channels:4:pit_channel|                                          ; 67.3 (67.3)          ; 71.8 (71.8)                      ; 4.7 (4.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 114 (114)           ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel                                                                                                                                        ; pit_channel                ; work         ;
;             |pit_channel:\pit_channels:5:pit_channel|                                          ; 66.5 (66.5)          ; 66.0 (66.0)                      ; 2.2 (2.2)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 117 (117)           ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel                                                                                                                                        ; pit_channel                ; work         ;
;          |inputs:inputs|                                                                       ; 52.0 (52.0)          ; 53.1 (53.1)                      ; 1.9 (1.9)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 96 (96)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|inputs:inputs                                                                                                                                                                              ; inputs                     ; work         ;
;          |memcontrol:memcontrol|                                                               ; 64.9 (64.9)          ; 68.6 (68.6)                      ; 5.7 (5.7)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 111 (111)           ; 51 (51)                   ; 0 (0)         ; 606208            ; 74    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol                                                                                                                                                                      ; memcontrol                 ; work         ;
;             |dualsram:ram_char0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char0                                                                                                                                                   ; dualsram                   ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char0|altsyncram:ram_rtl_0                                                                                                                              ; altsyncram                 ; work         ;
;                   |altsyncram_a4o1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char0|altsyncram:ram_rtl_0|altsyncram_a4o1:auto_generated                                                                                               ; altsyncram_a4o1            ; work         ;
;             |dualsram:ram_char1|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char1                                                                                                                                                   ; dualsram                   ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char1|altsyncram:ram_rtl_0                                                                                                                              ; altsyncram                 ; work         ;
;                   |altsyncram_a4o1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char1|altsyncram:ram_rtl_0|altsyncram_a4o1:auto_generated                                                                                               ; altsyncram_a4o1            ; work         ;
;             |dualsram:ram_char2|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char2                                                                                                                                                   ; dualsram                   ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char2|altsyncram:ram_rtl_0                                                                                                                              ; altsyncram                 ; work         ;
;                   |altsyncram_a4o1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char2|altsyncram:ram_rtl_0|altsyncram_a4o1:auto_generated                                                                                               ; altsyncram_a4o1            ; work         ;
;             |dualsram:ram_char3|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char3                                                                                                                                                   ; dualsram                   ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char3|altsyncram:ram_rtl_0                                                                                                                              ; altsyncram                 ; work         ;
;                   |altsyncram_a4o1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char3|altsyncram:ram_rtl_0|altsyncram_a4o1:auto_generated                                                                                               ; altsyncram_a4o1            ; work         ;
;             |dualsram:ram_vid|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_vid                                                                                                                                                     ; dualsram                   ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_vid|altsyncram:ram_rtl_0                                                                                                                                ; altsyncram                 ; work         ;
;                   |altsyncram_a4o1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_vid|altsyncram:ram_rtl_0|altsyncram_a4o1:auto_generated                                                                                                 ; altsyncram_a4o1            ; work         ;
;             |sram:sram_ram|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_ram                                                                                                                                                        ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_ram|altsyncram:ram_rtl_0                                                                                                                                   ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_ram|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                    ; altsyncram_mer1            ; work         ;
;             |sram:sram_rom_g1|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g1                                                                                                                                                     ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g1|altsyncram:ram_rtl_0                                                                                                                                ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g1|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                 ; altsyncram_mer1            ; work         ;
;             |sram:sram_rom_g2|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g2                                                                                                                                                     ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g2|altsyncram:ram_rtl_0                                                                                                                                ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                 ; altsyncram_mer1            ; work         ;
;             |sram:sram_rom_g3|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g3                                                                                                                                                     ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g3|altsyncram:ram_rtl_0                                                                                                                                ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                 ; altsyncram_mer1            ; work         ;
;             |sram:sram_rom_g4|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g4                                                                                                                                                     ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g4|altsyncram:ram_rtl_0                                                                                                                                ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g4|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                 ; altsyncram_mer1            ; work         ;
;             |sram:sram_rom_g5|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g5                                                                                                                                                     ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g5|altsyncram:ram_rtl_0                                                                                                                                ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                 ; altsyncram_mer1            ; work         ;
;             |sram:sram_rom_g6|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g6                                                                                                                                                     ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g6|altsyncram:ram_rtl_0                                                                                                                                ; altsyncram                 ; work         ;
;                   |altsyncram_qoc1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g6|altsyncram:ram_rtl_0|altsyncram_qoc1:auto_generated                                                                                                 ; altsyncram_qoc1            ; work         ;
;             |sram:sram_rom_g7|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g7                                                                                                                                                     ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g7|altsyncram:ram_rtl_0                                                                                                                                ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g7|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                 ; altsyncram_mer1            ; work         ;
;          |sysclock:sysclock|                                                                   ; 8.5 (8.5)            ; 10.0 (10.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|sysclock:sysclock                                                                                                                                                                          ; sysclock                   ; work         ;
;          |video:video|                                                                         ; 7317.3 (277.7)       ; 10343.6 (398.3)                  ; 3049.8 (122.3)                                    ; 23.5 (1.6)                       ; 0.0 (0.0)            ; 7060 (404)          ; 17503 (580)               ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video                                                                                                                                                                                ; video                      ; work         ;
;             |rom_palette:palrom|                                                               ; 6.3 (6.3)            ; 9.0 (9.0)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|rom_palette:palrom                                                                                                                                                             ; rom_palette                ; work         ;
;             |sprite:\sprites:0:sprite|                                                         ; 459.8 (459.8)        ; 630.5 (630.5)                    ; 172.2 (172.2)                                     ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 452 (452)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite                                                                                                                                                       ; sprite                     ; work         ;
;             |sprite:\sprites:10:sprite|                                                        ; 415.5 (415.5)        ; 617.0 (617.0)                    ; 203.5 (203.5)                                     ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 412 (412)           ; 1057 (1057)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite                                                                                                                                                      ; sprite                     ; work         ;
;             |sprite:\sprites:11:sprite|                                                        ; 439.8 (439.8)        ; 623.2 (623.2)                    ; 183.3 (183.3)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 412 (412)           ; 1057 (1057)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite                                                                                                                                                      ; sprite                     ; work         ;
;             |sprite:\sprites:12:sprite|                                                        ; 455.5 (455.5)        ; 617.5 (617.5)                    ; 162.0 (162.0)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 412 (412)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite                                                                                                                                                      ; sprite                     ; work         ;
;             |sprite:\sprites:13:sprite|                                                        ; 441.2 (441.2)        ; 629.5 (629.5)                    ; 188.3 (188.3)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 412 (412)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite                                                                                                                                                      ; sprite                     ; work         ;
;             |sprite:\sprites:14:sprite|                                                        ; 442.3 (442.3)        ; 618.3 (618.3)                    ; 175.9 (175.9)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 413 (413)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite                                                                                                                                                      ; sprite                     ; work         ;
;             |sprite:\sprites:15:sprite|                                                        ; 450.3 (450.3)        ; 619.7 (619.7)                    ; 169.8 (169.8)                                     ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 415 (415)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite                                                                                                                                                      ; sprite                     ; work         ;
;             |sprite:\sprites:1:sprite|                                                         ; 415.2 (415.2)        ; 626.0 (626.0)                    ; 210.8 (210.8)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 413 (413)           ; 1057 (1057)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite                                                                                                                                                       ; sprite                     ; work         ;
;             |sprite:\sprites:2:sprite|                                                         ; 431.0 (431.0)        ; 629.0 (629.0)                    ; 203.0 (203.0)                                     ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 413 (413)           ; 1057 (1057)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite                                                                                                                                                       ; sprite                     ; work         ;
;             |sprite:\sprites:3:sprite|                                                         ; 435.4 (435.4)        ; 628.0 (628.0)                    ; 195.5 (195.5)                                     ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 418 (418)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite                                                                                                                                                       ; sprite                     ; work         ;
;             |sprite:\sprites:4:sprite|                                                         ; 458.5 (458.5)        ; 617.5 (617.5)                    ; 162.5 (162.5)                                     ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 412 (412)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite                                                                                                                                                       ; sprite                     ; work         ;
;             |sprite:\sprites:5:sprite|                                                         ; 440.0 (440.0)        ; 609.5 (609.5)                    ; 171.0 (171.0)                                     ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 412 (412)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite                                                                                                                                                       ; sprite                     ; work         ;
;             |sprite:\sprites:6:sprite|                                                         ; 437.0 (437.0)        ; 624.5 (624.5)                    ; 187.5 (187.5)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 412 (412)           ; 1057 (1057)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite                                                                                                                                                       ; sprite                     ; work         ;
;             |sprite:\sprites:7:sprite|                                                         ; 428.3 (428.3)        ; 618.8 (618.8)                    ; 193.3 (193.3)                                     ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 412 (412)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite                                                                                                                                                       ; sprite                     ; work         ;
;             |sprite:\sprites:8:sprite|                                                         ; 439.0 (439.0)        ; 611.8 (611.8)                    ; 174.5 (174.5)                                     ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 412 (412)           ; 1057 (1057)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite                                                                                                                                                       ; sprite                     ; work         ;
;             |sprite:\sprites:9:sprite|                                                         ; 444.3 (444.3)        ; 615.5 (615.5)                    ; 171.7 (171.7)                                     ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 412 (412)           ; 1056 (1056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite                                                                                                                                                       ; sprite                     ; work         ;
;             |sram:sram_rom_a2|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2                                                                                                                                                               ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0                                                                                                                                          ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                           ; altsyncram_mer1            ; work         ;
;             |sram:sram_rom_a3|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3                                                                                                                                                               ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0                                                                                                                                          ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                           ; altsyncram_mer1            ; work         ;
;             |sram:sram_rom_a5|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5                                                                                                                                                               ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0                                                                                                                                          ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                           ; altsyncram_mer1            ; work         ;
;             |sram:sram_rom_a6|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6                                                                                                                                                               ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0                                                                                                                                          ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                           ; altsyncram_mer1            ; work         ;
;             |sram:tram_rom_1|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_1                                                                                                                                                                ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_1|altsyncram:ram_rtl_0                                                                                                                                           ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_1|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                            ; altsyncram_mer1            ; work         ;
;             |sram:tram_rom_2|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_2                                                                                                                                                                ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_2|altsyncram:ram_rtl_0                                                                                                                                           ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                            ; altsyncram_mer1            ; work         ;
;             |sram:tram_rom_3|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_3                                                                                                                                                                ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_3|altsyncram:ram_rtl_0                                                                                                                                           ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                            ; altsyncram_mer1            ; work         ;
;             |sram:tram_rom_4|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_4                                                                                                                                                                ; sram                       ; work         ;
;                |altsyncram:ram_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_4|altsyncram:ram_rtl_0                                                                                                                                           ; altsyncram                 ; work         ;
;                   |altsyncram_mer1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_4|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated                                                                                                            ; altsyncram_mer1            ; work         ;
;    |mcp23009:mcp23009|                                                                         ; 91.8 (28.2)          ; 93.3 (28.2)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 168 (54)            ; 111 (46)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|mcp23009:mcp23009                                                                                                                                                                                                ; mcp23009                   ; work         ;
;       |i2c:i2c|                                                                                ; 63.4 (63.4)          ; 65.1 (65.1)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (114)           ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|mcp23009:mcp23009|i2c:i2c                                                                                                                                                                                        ; i2c                        ; work         ;
;    |osd:hdmi_osd|                                                                              ; 547.9 (547.9)        ; 574.3 (574.3)                    ; 27.4 (27.4)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 915 (915)           ; 599 (599)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd                                                                                                                                                                                                     ; osd                        ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0                                                                                                                                                                         ; altsyncram                 ; work         ;
;          |altsyncram_i6k1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated                                                                                                                                          ; altsyncram_i6k1            ; work         ;
;    |osd:vga_osd|                                                                               ; 497.6 (497.6)        ; 550.0 (550.0)                    ; 55.4 (55.4)                                       ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 856 (856)           ; 657 (657)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd                                                                                                                                                                                                      ; osd                        ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0                                                                                                                                                                          ; altsyncram                 ; work         ;
;          |altsyncram_0nl1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_0nl1:auto_generated                                                                                                                                           ; altsyncram_0nl1            ; work         ;
;    |pll_audio:pll_audio|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_audio:pll_audio                                                                                                                                                                                              ; pll_audio                  ; pll_audio    ;
;       |pll_audio_0002:pll_audio_inst|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_audio:pll_audio|pll_audio_0002:pll_audio_inst                                                                                                                                                                ; pll_audio_0002             ; pll_audio    ;
;          |altera_pll:altera_pll_i|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i                                                                                                                                        ; altera_pll                 ; work         ;
;    |pll_cfg:pll_cfg|                                                                           ; 1033.7 (0.0)         ; 1094.2 (0.0)                     ; 67.4 (0.0)                                        ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 1557 (0)            ; 634 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg                                                                                                                                                                                                  ; pll_cfg                    ; pll_cfg      ;
;       |altera_pll_reconfig_top:pll_cfg_inst|                                                   ; 1033.7 (0.0)         ; 1094.2 (0.0)                     ; 67.4 (0.0)                                        ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 1557 (0)            ; 634 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst                                                                                                                                                             ; altera_pll_reconfig_top    ; pll_cfg      ;
;          |altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0| ; 1033.7 (902.6)       ; 1094.2 (951.5)                   ; 67.4 (54.6)                                       ; 7.0 (5.7)                        ; 0.0 (0.0)            ; 1557 (1325)         ; 634 (566)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0                                                                         ; altera_pll_reconfig_core   ; pll_cfg      ;
;             |altera_std_synchronizer:altera_std_synchronizer_inst|                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|altera_std_synchronizer:altera_std_synchronizer_inst                    ; altera_std_synchronizer    ; work         ;
;             |dprio_mux:dprio_mux_inst|                                                         ; 67.6 (67.6)          ; 75.8 (75.8)                      ; 8.3 (8.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux:dprio_mux_inst                                                ; dprio_mux                  ; pll_cfg      ;
;             |dyn_phase_shift:dyn_phase_shift_inst|                                             ; 44.3 (40.3)          ; 45.3 (41.3)                      ; 2.3 (2.3)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 78 (73)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst                                    ; dyn_phase_shift            ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_0|                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_0 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_1|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_1 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_2|                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_2 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_3|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_3 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_4|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_4 ; generic_lcell_comb         ; pll_cfg      ;
;             |fpll_dprio_init:fpll_dprio_init_inst|                                             ; 6.3 (6.3)            ; 7.5 (7.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst                                    ; fpll_dprio_init            ; pll_cfg      ;
;             |generic_lcell_comb:lcell_dprio_read|                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_dprio_read                                     ; generic_lcell_comb         ; pll_cfg      ;
;             |generic_lcell_comb:lcell_fpll_0_1|                                                ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_fpll_0_1                                       ; generic_lcell_comb         ; pll_cfg      ;
;             |self_reset:self_reset_inst|                                                       ; 10.2 (10.2)          ; 10.5 (10.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst                                              ; self_reset                 ; pll_cfg      ;
;    |pll_hdmi:pll_hdmi|                                                                         ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi                                                                                                                                                                                                ; pll_hdmi                   ; pll_hdmi     ;
;       |pll_hdmi_0002:pll_hdmi_inst|                                                            ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst                                                                                                                                                                    ; pll_hdmi_0002              ; pll_hdmi     ;
;          |altera_pll:altera_pll_i|                                                             ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i                                                                                                                                            ; altera_pll                 ; work         ;
;             |altera_cyclonev_pll:cyclonev_pll|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll                                                                                                           ; altera_cyclonev_pll        ; work         ;
;                |altera_cyclonev_pll_base:fpll_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0                                                                           ; altera_cyclonev_pll_base   ; work         ;
;             |dps_extra_kick:dps_extra_inst|                                                    ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|dps_extra_kick:dps_extra_inst                                                                                                              ; dps_extra_kick             ; work         ;
;    |pll_hdmi_adj:pll_hdmi_adj|                                                                 ; 533.3 (533.3)        ; 560.9 (560.9)                    ; 30.1 (30.1)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 785 (785)           ; 505 (505)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_adj:pll_hdmi_adj                                                                                                                                                                                        ; pll_hdmi_adj               ; work         ;
;    |scanlines:VGA_scanlines|                                                                   ; 0.8 (0.8)            ; 5.2 (5.2)                        ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|scanlines:VGA_scanlines                                                                                                                                                                                          ; scanlines                  ; work         ;
;    |shadowmask:HDMI_shadowmask|                                                                ; 137.9 (134.9)        ; 161.2 (158.2)                    ; 23.2 (23.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 255 (249)           ; 262 (256)                 ; 0 (0)         ; 3140              ; 4     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask                                                                                                                                                                                       ; shadowmask                 ; work         ;
;       |altshift_taps:vid_rtl_0|                                                                ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 324               ; 3     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0                                                                                                                                                               ; altshift_taps              ; work         ;
;          |shift_taps_0vu:auto_generated|                                                       ; 3.0 (2.0)            ; 3.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 6 (2)                     ; 0 (0)         ; 324               ; 3     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated                                                                                                                                 ; shift_taps_0vu             ; work         ;
;             |altsyncram_pr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 324               ; 3     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4                                                                                                     ; altsyncram_pr91            ; work         ;
;             |cntr_phf:cntr1|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|cntr_phf:cntr1                                                                                                                  ; cntr_phf                   ; work         ;
;       |altsyncram:mask_lut_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2816              ; 1     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_k9j1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2816              ; 1     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated                                                                                                                              ; altsyncram_k9j1            ; work         ;
;    |sync_fix:sync_h|                                                                           ; 39.0 (39.0)          ; 51.0 (51.0)                      ; 12.0 (12.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 105 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:sync_h                                                                                                                                                                                                  ; sync_fix                   ; work         ;
;    |sync_fix:sync_v|                                                                           ; 36.9 (36.9)          ; 51.8 (51.8)                      ; 14.8 (14.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 109 (109)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:sync_v                                                                                                                                                                                                  ; sync_fix                   ; work         ;
;    |sys_umuldiv:ar_muldiv|                                                                     ; 51.9 (0.3)           ; 63.5 (0.5)                       ; 12.1 (0.2)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 57 (1)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sys_umuldiv:ar_muldiv                                                                                                                                                                                            ; sys_umuldiv                ; work         ;
;       |sys_udiv:udiv|                                                                          ; 25.1 (25.1)          ; 30.0 (30.0)                      ; 5.3 (5.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 26 (26)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sys_umuldiv:ar_muldiv|sys_udiv:udiv                                                                                                                                                                              ; sys_udiv                   ; work         ;
;       |sys_umul:umul|                                                                          ; 26.4 (26.4)          ; 33.0 (33.0)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sys_umuldiv:ar_muldiv|sys_umul:umul                                                                                                                                                                              ; sys_umul                   ; work         ;
;    |sysmem_lite:sysmem|                                                                        ; 98.8 (21.7)          ; 109.9 (23.2)                     ; 12.6 (1.5)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 154 (40)            ; 159 (41)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem                                                                                                                                                                                               ; sysmem_lite                ; work         ;
;       |f2sdram_safe_terminator:f2sdram_safe_terminator_ram2|                                   ; 18.0 (18.0)          ; 18.6 (18.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_ram2                                                                                                                                          ; f2sdram_safe_terminator    ; work         ;
;       |f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|                                   ; 58.2 (58.2)          ; 67.5 (67.5)                      ; 10.8 (10.8)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 76 (76)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf                                                                                                                                          ; f2sdram_safe_terminator    ; work         ;
;       |sysmem_HPS_fpga_interfaces:fpga_interfaces|                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces                                                                                                                                                    ; sysmem_HPS_fpga_interfaces ; work         ;
;    |vga_out:vga_out|                                                                           ; 98.3 (94.8)          ; 110.2 (106.3)                    ; 11.9 (11.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 204 (197)           ; 174 (168)                 ; 0 (0)         ; 69                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_out                                                                                                                                                                                                  ; vga_out                    ; work         ;
;       |altshift_taps:din1_rtl_0|                                                               ; 3.5 (0.0)            ; 3.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 69                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_out|altshift_taps:din1_rtl_0                                                                                                                                                                         ; altshift_taps              ; work         ;
;          |shift_taps_ruu:auto_generated|                                                       ; 3.5 (1.0)            ; 3.8 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 6 (2)                     ; 0 (0)         ; 69                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_out|altshift_taps:din1_rtl_0|shift_taps_ruu:auto_generated                                                                                                                                           ; shift_taps_ruu             ; work         ;
;             |altsyncram_fr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_out|altshift_taps:din1_rtl_0|shift_taps_ruu:auto_generated|altsyncram_fr91:altsyncram4                                                                                                               ; altsyncram_fr91            ; work         ;
;             |cntr_ohf:cntr1|                                                                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_out|altshift_taps:din1_rtl_0|shift_taps_ruu:auto_generated|cntr_ohf:cntr1                                                                                                                            ; cntr_ohf                   ; work         ;
;    |vga_out:vga_scaler_out|                                                                    ; 124.8 (120.9)        ; 127.5 (123.6)                    ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 220 (213)           ; 181 (176)                 ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out                                                                                                                                                                                           ; vga_out                    ; work         ;
;       |altshift_taps:din1_rtl_0|                                                               ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0                                                                                                                                                                  ; altshift_taps              ; work         ;
;          |shift_taps_puu:auto_generated|                                                       ; 3.8 (1.3)            ; 3.8 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 5 (2)                     ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated                                                                                                                                    ; shift_taps_puu             ; work         ;
;             |altsyncram_br91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 90                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|altsyncram_br91:altsyncram4                                                                                                        ; altsyncram_br91            ; work         ;
;             |cntr_ohf:cntr1|                                                                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1                                                                                                                     ; cntr_ohf                   ; work         ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; IO_SCL        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_L       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_R       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_SPDIF   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_POWER     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_CLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_MOSI   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_SCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_MCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LED_USER      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_CS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SDRAM_A[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQML    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQMH    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nWE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nRAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CKE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_HDD       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_MISO   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDO       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDI       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IO_SDA        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CMD      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDCD_SPDIF    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_RESET     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_EN        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK3_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK1_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_OSD       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_USER      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; HDMI_TX_INT                                  ;                   ;         ;
; SD_SPI_MISO                                  ;                   ;         ;
; ADC_SDO                                      ;                   ;         ;
; SW[2]                                        ;                   ;         ;
; IO_SDA                                       ;                   ;         ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[3]~0  ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|Selector2~0 ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|Selector2~1 ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|Selector2~2 ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[0]~1  ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[2]~2  ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[4]~3  ; 1                 ; 0       ;
; VGA_HS                                       ;                   ;         ;
; SDIO_DAT[3]                                  ;                   ;         ;
; SDIO_CMD                                     ;                   ;         ;
; SDCD_SPDIF                                   ;                   ;         ;
; USER_IO[2]                                   ;                   ;         ;
; USER_IO[4]                                   ;                   ;         ;
; USER_IO[5]                                   ;                   ;         ;
; HDMI_I2C_SDA                                 ;                   ;         ;
;      - hdmi_i2c                              ; 0                 ; 0       ;
; SDRAM_DQ[0]                                  ;                   ;         ;
; SDRAM_DQ[1]                                  ;                   ;         ;
; SDRAM_DQ[2]                                  ;                   ;         ;
; SDRAM_DQ[3]                                  ;                   ;         ;
; SDRAM_DQ[4]                                  ;                   ;         ;
; SDRAM_DQ[5]                                  ;                   ;         ;
; SDRAM_DQ[6]                                  ;                   ;         ;
; SDRAM_DQ[7]                                  ;                   ;         ;
; SDRAM_DQ[8]                                  ;                   ;         ;
; SDRAM_DQ[9]                                  ;                   ;         ;
; SDRAM_DQ[10]                                 ;                   ;         ;
; SDRAM_DQ[11]                                 ;                   ;         ;
; SDRAM_DQ[12]                                 ;                   ;         ;
; SDRAM_DQ[13]                                 ;                   ;         ;
; SDRAM_DQ[14]                                 ;                   ;         ;
; SDRAM_DQ[15]                                 ;                   ;         ;
; SDIO_DAT[0]                                  ;                   ;         ;
; SDIO_DAT[1]                                  ;                   ;         ;
; SDIO_DAT[2]                                  ;                   ;         ;
; USER_IO[0]                                   ;                   ;         ;
; USER_IO[1]                                   ;                   ;         ;
; USER_IO[3]                                   ;                   ;         ;
; USER_IO[6]                                   ;                   ;         ;
; SW[3]                                        ;                   ;         ;
;      - AUDIO_L~output                        ; 0                 ; 0       ;
;      - AUDIO_R~output                        ; 0                 ; 0       ;
;      - AUDIO_SPDIF~output                    ; 0                 ; 0       ;
;      - LED_POWER~output                      ; 0                 ; 0       ;
;      - comb~17                               ; 0                 ; 0       ;
;      - VGA_R~8                               ; 0                 ; 0       ;
;      - LED_USER~1                            ; 0                 ; 0       ;
;      - SDCD_SPDIF~2                          ; 0                 ; 0       ;
; BTN_RESET                                    ;                   ;         ;
;      - btn_r                                 ; 1                 ; 0       ;
; VGA_EN                                       ;                   ;         ;
;      - VGA_R~8                               ; 0                 ; 0       ;
;      - SD_SPI_CS~1                           ; 0                 ; 0       ;
; SW[0]                                        ;                   ;         ;
;      - AUDIO_L~1                             ; 1                 ; 0       ;
;      - AUDIO_R~1                             ; 1                 ; 0       ;
;      - AUDIO_SPDIF~1                         ; 0                 ; 0       ;
; FPGA_CLK2_50                                 ;                   ;         ;
; FPGA_CLK3_50                                 ;                   ;         ;
; FPGA_CLK1_50                                 ;                   ;         ;
; SW[1]                                        ;                   ;         ;
;      - USER_IO~14                            ; 0                 ; 0       ;
;      - USER_IO~15                            ; 0                 ; 0       ;
;      - USER_IO~16                            ; 0                 ; 0       ;
; BTN_OSD                                      ;                   ;         ;
;      - deb_osd~0                             ; 0                 ; 0       ;
; KEY[0]                                       ;                   ;         ;
;      - deb_osd~0                             ; 0                 ; 0       ;
; BTN_USER                                     ;                   ;         ;
;      - deb_user~0                            ; 1                 ; 0       ;
; KEY[1]                                       ;                   ;         ;
;      - deb_user~0                            ; 0                 ; 0       ;
+----------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Name                                                                                                                                                                                                    ; Location                                     ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                                    ; Input Clock 3                                                            ; Clock Select 0 ; Clock Select 1 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Decoder0~0                                                                                                                                                                                              ; LABCELL_X27_Y46_N30                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~1                                                                                                                                                                                              ; LABCELL_X29_Y46_N30                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~2                                                                                                                                                                                              ; LABCELL_X27_Y46_N33                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~3                                                                                                                                                                                              ; LABCELL_X29_Y46_N27                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~4                                                                                                                                                                                              ; LABCELL_X27_Y46_N51                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~5                                                                                                                                                                                              ; LABCELL_X27_Y46_N12                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~6                                                                                                                                                                                              ; LABCELL_X29_Y46_N12                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~7                                                                                                                                                                                              ; LABCELL_X29_Y46_N36                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder2~0                                                                                                                                                                                              ; LABCELL_X37_Y51_N6                           ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FB_EN                                                                                                                                                                                                   ; FF_X30_Y64_N59                               ; 49      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK1_50                                                                                                                                                                                            ; PIN_V11                                      ; 1147    ; Clock                                               ; yes    ; Global Clock         ; GCLK2            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK2_50                                                                                                                                                                                            ; PIN_Y13                                      ; 170     ; Clock                                               ; yes    ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FREESCALE~0                                                                                                                                                                                             ; LABCELL_X31_Y48_N39                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_BASE[0]~0                                                                                                                                                                                           ; LABCELL_X33_Y51_N18                          ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_BASE[16]~1                                                                                                                                                                                          ; MLABCELL_X34_Y51_N33                         ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_EN                                                                                                                                                                                                  ; FF_X35_Y50_N32                               ; 87      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_FLT~0                                                                                                                                                                                               ; MLABCELL_X34_Y51_N39                         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_HEIGHT[0]~0                                                                                                                                                                                         ; MLABCELL_X34_Y46_N45                         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_HMAX[0]~0                                                                                                                                                                                           ; MLABCELL_X25_Y46_N39                         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_HMIN[0]~1                                                                                                                                                                                           ; MLABCELL_X25_Y46_N6                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_STRIDE[0]~0                                                                                                                                                                                         ; MLABCELL_X34_Y46_N15                         ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_VMAX[0]~1                                                                                                                                                                                           ; MLABCELL_X25_Y46_N27                         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_VMIN[0]~0                                                                                                                                                                                           ; MLABCELL_X25_Y46_N42                         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_WIDTH[0]~1                                                                                                                                                                                          ; LABCELL_X31_Y51_N9                           ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan0~3                                                                                                                                                                                             ; LABCELL_X60_Y5_N42                           ; 35      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan4~1                                                                                                                                                                                             ; MLABCELL_X34_Y50_N36                         ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan5~1                                                                                                                                                                                             ; LABCELL_X40_Y52_N36                          ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; SD_SPI_CS~1                                                                                                                                                                                             ; LABCELL_X45_Y4_N9                            ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; SW[3]                                                                                                                                                                                                   ; PIN_W20                                      ; 8       ; Output enable                                       ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VGA_R~8                                                                                                                                                                                                 ; LABCELL_X74_Y1_N15                           ; 20      ; Output enable                                       ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VSET[0]~1                                                                                                                                                                                               ; LABCELL_X35_Y48_N33                          ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; WideNor0                                                                                                                                                                                                ; LABCELL_X60_Y5_N21                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[15]~23                                                                                                                                                                                              ; LABCELL_X27_Y45_N48                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[20]~1                                                                                                                                                                                               ; LABCELL_X27_Y45_N42                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[29]~0                                                                                                                                                                                               ; MLABCELL_X25_Y44_N9                          ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[35]~2                                                                                                                                                                                               ; LABCELL_X27_Y45_N39                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[3]~12                                                                                                                                                                                               ; LABCELL_X27_Y45_N0                           ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx_att[4]~1                                                                                                                                                                                            ; MLABCELL_X25_Y46_N33                         ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acy2[0]~0                                                                                                                                                                                               ; LABCELL_X31_Y44_N6                           ; 123     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; adj_data[10]~0                                                                                                                                                                                          ; MLABCELL_X8_Y12_N42                          ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; adj_write                                                                                                                                                                                               ; FF_X8_Y12_N2                                 ; 44      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|Equal0~28                                                                                                                                                                                     ; MLABCELL_X47_Y39_N21                         ; 66      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|LessThan7~4                                                                                                                                                                                   ; LABCELL_X46_Y38_N54                          ; 40      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|buf_info[60]~1                                                                                                                                                                                ; LABCELL_X48_Y35_N30                          ; 61      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|buf_rptr[18]~2                                                                                                                                                                                ; LABCELL_X42_Y40_N54                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ce_cnt[1]~1                                                                                                                                                                                   ; LABCELL_X40_Y38_N30                          ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ce_cnt[1]~2                                                                                                                                                                                   ; LABCELL_X40_Y38_N36                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|len[14]~1                                                                                                                                                                                     ; LABCELL_X42_Y40_N48                          ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|len[14]~2                                                                                                                                                                                     ; LABCELL_X40_Y39_N9                           ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|pcm_l[0]~1                                                                                                                                                                                    ; LABCELL_X48_Y53_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ram_req~1                                                                                                                                                                                     ; LABCELL_X40_Y39_N30                          ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|readdata[31]~1                                                                                                                                                                                ; LABCELL_X48_Y53_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|readdata[32]~0                                                                                                                                                                                ; LABCELL_X48_Y53_N0                           ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|state.01                                                                                                                                                                                      ; FF_X42_Y40_N2                                ; 57      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always10~0                                                                                                                                                                                              ; LABCELL_X51_Y6_N57                           ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always12~0                                                                                                                                                                                              ; LABCELL_X37_Y35_N12                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always1~0                                                                                                                                                                                               ; LABCELL_X43_Y69_N36                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always7~0                                                                                                                                                                                               ; MLABCELL_X28_Y62_N24                         ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always8~0                                                                                                                                                                                               ; MLABCELL_X8_Y12_N21                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always9~0                                                                                                                                                                                               ; MLABCELL_X8_Y12_N27                          ; 37      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always9~2                                                                                                                                                                                               ; MLABCELL_X8_Y12_N36                          ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ar_md_start                                                                                                                                                                                             ; FF_X37_Y51_N23                               ; 78      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ar_md_start~0                                                                                                                                                                                           ; LABCELL_X37_Y51_N9                           ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; arc1x[0]~0                                                                                                                                                                                              ; MLABCELL_X34_Y51_N0                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; arc1y[0]~0                                                                                                                                                                                              ; MLABCELL_X34_Y51_N36                         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; arc2x[0]~0                                                                                                                                                                                              ; MLABCELL_X34_Y51_N9                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; arc2y[0]~1                                                                                                                                                                                              ; MLABCELL_X34_Y51_N24                         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ary[2]~0                                                                                                                                                                                                ; LABCELL_X40_Y51_N30                          ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add107~1                                                                                                                                                                                    ; LABCELL_X18_Y67_N51                          ; 18      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add172~13                                                                                                                                                                                   ; LABCELL_X19_Y61_N54                          ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add173~13                                                                                                                                                                                   ; LABCELL_X31_Y63_N54                          ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add174~13                                                                                                                                                                                   ; LABCELL_X19_Y63_N54                          ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add21~1                                                                                                                                                                                     ; LABCELL_X27_Y69_N57                          ; 18      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add230~13                                                                                                                                                                                   ; LABCELL_X31_Y49_N54                          ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add231~13                                                                                                                                                                                   ; LABCELL_X19_Y53_N54                          ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add232~13                                                                                                                                                                                   ; LABCELL_X33_Y54_N54                          ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~0                                                                                                                                                                                  ; LABCELL_X40_Y58_N33                          ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~1                                                                                                                                                                                  ; LABCELL_X40_Y58_N42                          ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~2                                                                                                                                                                                  ; LABCELL_X40_Y58_N15                          ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~3                                                                                                                                                                                  ; LABCELL_X40_Y58_N48                          ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal10~0                                                                                                                                                                                   ; LABCELL_X33_Y66_N3                           ; 42      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal34~5                                                                                                                                                                                   ; LABCELL_X30_Y56_N0                           ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal37~0                                                                                                                                                                                   ; LABCELL_X33_Y61_N9                           ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal4~2                                                                                                                                                                                    ; LABCELL_X35_Y66_N6                           ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|InAT~1                                                                                                                                                                                      ; LABCELL_X45_Y64_N45                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|InAT~2                                                                                                                                                                                      ; LABCELL_X40_Y67_N57                          ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|InAT~4                                                                                                                                                                                      ; LABCELL_X33_Y66_N18                          ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan31~9                                                                                                                                                                                ; MLABCELL_X28_Y55_N42                         ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan32~8                                                                                                                                                                                ; LABCELL_X30_Y54_N54                          ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan47~6                                                                                                                                                                                ; MLABCELL_X21_Y57_N18                         ; 48      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Mux464~0                                                                                                                                                                                    ; LABCELL_X40_Y58_N21                          ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Mux466~0                                                                                                                                                                                    ; LABCELL_X40_Y58_N45                          ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Mux468~0                                                                                                                                                                                    ; LABCELL_X40_Y58_N18                          ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_a0v:auto_generated|cntr_cjf:cntr1|cout_actual                                                                                                        ; LABCELL_X18_Y59_N54                          ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_address[0]~0                                                                                                                                                                            ; MLABCELL_X47_Y59_N0                          ; 28      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_fb_ena                                                                                                                                                                                  ; FF_X42_Y59_N44                               ; 63      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_o_offset0[0]~0                                                                                                                                                                          ; LABCELL_X42_Y59_N0                           ; 64      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_readack~0                                                                                                                                                                               ; MLABCELL_X47_Y59_N18                         ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_readdataack~0                                                                                                                                                                           ; LABCELL_X42_Y59_N36                          ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_reset_na                                                                                                                                                                                ; FF_X37_Y59_N41                               ; 187     ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_state.sREAD                                                                                                                                                                             ; FF_X47_Y59_N8                                ; 34      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wad[3]~1                                                                                                                                                                                ; LABCELL_X42_Y59_N12                          ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wadrs[22]~0                                                                                                                                                                             ; MLABCELL_X47_Y59_N27                         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wr                                                                                                                                                                                      ; FF_X42_Y58_N56                               ; 4       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrs[22]~0                                                                                                                                                                                ; LABCELL_X45_Y64_N57                          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrsi[22]~1                                                                                                                                                                               ; LABCELL_X35_Y66_N24                          ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_bil                                                                                                                                                                                       ; FF_X35_Y67_N20                               ; 55      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_count[1]~0                                                                                                                                                                                ; LABCELL_X37_Y68_N42                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_dw[127]~2                                                                                                                                                                                 ; LABCELL_X42_Y67_N30                          ; 128     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hbcpt[4]~1                                                                                                                                                                                ; LABCELL_X43_Y65_N54                          ; 42      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hbcpt[4]~3                                                                                                                                                                                ; LABCELL_X35_Y68_N54                          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hdown                                                                                                                                                                                     ; FF_X24_Y68_N50                               ; 55      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_himax[11]~0                                                                                                                                                                               ; LABCELL_X36_Y66_N57                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.b[6]~0                                                                                                                                                                               ; LABCELL_X29_Y67_N27                          ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.g[4]~0                                                                                                                                                                               ; MLABCELL_X28_Y67_N24                         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.r[7]~0                                                                                                                                                                               ; LABCELL_X23_Y67_N30                          ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lrad[10]~0                                                                                                                                                                                ; LABCELL_X40_Y68_N48                          ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lwad[10]~0                                                                                                                                                                                ; LABCELL_X40_Y69_N48                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lwr                                                                                                                                                                                       ; FF_X40_Y67_N17                               ; 18      ; Sync. clear, Write enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pce                                                                                                                                                                                       ; FF_X31_Y65_N56                               ; 18      ; Read enable                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.b[1]~0                                                                                                                                                                                ; LABCELL_X35_Y67_N42                          ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.g[2]~0                                                                                                                                                                                ; LABCELL_X37_Y69_N18                          ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.r[6]~1                                                                                                                                                                                ; LABCELL_X35_Y67_N36                          ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pushhead                                                                                                                                                                                  ; FF_X33_Y66_N26                               ; 82      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_reset_na                                                                                                                                                                                  ; FF_X39_Y57_N14                               ; 171     ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_shift[0]~0                                                                                                                                                                                ; MLABCELL_X39_Y67_N18                         ; 122     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_shift[119]~1                                                                                                                                                                              ; MLABCELL_X39_Y67_N54                         ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_v_frac[11]~0                                                                                                                                                                              ; MLABCELL_X34_Y64_N15                         ; 27      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_v_frac[11]~1                                                                                                                                                                              ; LABCELL_X30_Y67_N27                          ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vacc[0]~13                                                                                                                                                                                ; LABCELL_X35_Y65_N57                          ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vacc[12]~1                                                                                                                                                                                ; MLABCELL_X28_Y68_N54                         ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vcpt[11]~0                                                                                                                                                                                ; LABCELL_X33_Y66_N36                          ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vimax[11]~0                                                                                                                                                                               ; LABCELL_X29_Y66_N39                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vmax[11]~0                                                                                                                                                                                ; LABCELL_X33_Y66_N57                          ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vs_pre~0                                                                                                                                                                                  ; LABCELL_X31_Y65_N18                          ; 377     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wad[4]~1                                                                                                                                                                                  ; MLABCELL_X39_Y67_N51                         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wadrs[22]~0                                                                                                                                                                               ; LABCELL_X45_Y64_N48                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wadrs_mem[22]~0                                                                                                                                                                           ; LABCELL_X45_Y64_N54                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wdelay[1]~1                                                                                                                                                                               ; LABCELL_X45_Y64_N39                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wr                                                                                                                                                                                        ; FF_X39_Y67_N50                               ; 4       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_acpt[0]~1                                                                                                                                                                                 ; LABCELL_X27_Y64_N12                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_adrs[16]~12                                                                                                                                                                               ; LABCELL_X31_Y61_N57                          ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_adrs[3]~1                                                                                                                                                                                 ; LABCELL_X24_Y62_N51                          ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_altx[3]~0                                                                                                                                                                                 ; LABCELL_X27_Y58_N48                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copy.sCOPY                                                                                                                                                                                ; FF_X25_Y63_N50                               ; 67      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copy.sWAIT                                                                                                                                                                                ; FF_X25_Y63_N47                               ; 30      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copylev~0                                                                                                                                                                                 ; MLABCELL_X25_Y63_N0                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_first                                                                                                                                                                                     ; FF_X27_Y62_N17                               ; 49      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_h_poly_phase.t2[3]~0                                                                                                                                                                      ; MLABCELL_X34_Y57_N0                          ; 79      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hacc_next[12]~0                                                                                                                                                                           ; LABCELL_X24_Y63_N12                          ; 39      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hacpt[11]~0                                                                                                                                                                               ; LABCELL_X23_Y65_N51                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hfrac[2][11]                                                                                                                                                                              ; FF_X29_Y59_N2                                ; 30      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hmode[2]                                                                                                                                                                                  ; FF_X35_Y57_N38                               ; 42      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpix0.b[0]~0                                                                                                                                                                              ; LABCELL_X27_Y62_N21                          ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpix1.b[0]~0                                                                                                                                                                              ; LABCELL_X27_Y62_N48                          ; 73      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpixs.g[7]~0                                                                                                                                                                              ; LABCELL_X30_Y64_N54                          ; 24      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpixs.r[7]~0                                                                                                                                                                              ; LABCELL_X27_Y62_N45                          ; 164     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ibuf0[1]~1                                                                                                                                                                                ; LABCELL_X31_Y55_N36                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ihsize[11]~0                                                                                                                                                                              ; LABCELL_X31_Y55_N9                           ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ihsizem[11]~0                                                                                                                                                                             ; MLABCELL_X21_Y65_N48                         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_last1~0                                                                                                                                                                                   ; MLABCELL_X25_Y64_N54                         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_obuf0[1]~1                                                                                                                                                                                ; LABCELL_X31_Y55_N57                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_pev[11]                                                                                                                                                                                   ; FF_X29_Y55_N14                               ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_poly_phase_a.t0[1]~0                                                                                                                                                                      ; LABCELL_X35_Y57_N54                          ; 79      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[0]~4                                                                                                                                                                                ; LABCELL_X24_Y64_N54                          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[1]~8                                                                                                                                                                                ; LABCELL_X24_Y62_N27                          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[2]~10                                                                                                                                                                               ; LABCELL_X24_Y62_N54                          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv~0                                                                                                                                                                                   ; LABCELL_X24_Y62_N48                          ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_pshift[3]~0                                                                                                                                                                               ; MLABCELL_X21_Y63_N57                         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_reset_na                                                                                                                                                                                  ; FF_X28_Y58_N44                               ; 413     ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_shift[126]~3                                                                                                                                                                              ; LABCELL_X40_Y62_N39                          ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_v_poly_use_adaptive                                                                                                                                                                       ; FF_X34_Y57_N5                                ; 135     ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacc[12]~0                                                                                                                                                                                ; LABCELL_X29_Y58_N39                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacc[12]~2                                                                                                                                                                                ; LABCELL_X29_Y58_N0                           ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacc_next[0]~12                                                                                                                                                                           ; LABCELL_X29_Y58_N57                          ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacpt[0]~0                                                                                                                                                                                ; LABCELL_X30_Y57_N48                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vcpt_pre3[11]~0                                                                                                                                                                           ; LABCELL_X29_Y55_N45                          ; 48      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vfrac[11]                                                                                                                                                                                 ; FF_X17_Y54_N35                               ; 143     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vfrac[11]~0                                                                                                                                                                               ; LABCELL_X23_Y56_N21                          ; 26      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vfrac[11]~1                                                                                                                                                                               ; LABCELL_X23_Y56_N12                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vmode[2]                                                                                                                                                                                  ; FF_X35_Y57_N41                               ; 42      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[0]                                                                                                                                                                                     ; FF_X27_Y58_N55                               ; 5       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[1]                                                                                                                                                                                     ; FF_X27_Y58_N58                               ; 5       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[2]                                                                                                                                                                                     ; FF_X27_Y58_N37                               ; 5       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[3]                                                                                                                                                                                     ; FF_X27_Y58_N40                               ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[3]~DUPLICATE                                                                                                                                                                           ; FF_X27_Y58_N41                               ; 4       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|vcarry_v~0                                                                                                                                                                                  ; LABCELL_X30_Y57_N54                          ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_sck                                                                                                                                                                                                ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 131     ; Clock                                               ; yes    ; Regional Clock       ; RCLK80           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_ss                                                                                                                                                                                                 ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 90      ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|DC_blocker:dcb_l|WideXor0                                                                                                                                                           ; LABCELL_X37_Y43_N24                          ; 39      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|DC_blocker:dcb_r|WideXor0                                                                                                                                                           ; MLABCELL_X39_Y41_N39                         ; 39      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0|intreg[1][39]~0                                                                                                                      ; LABCELL_X33_Y44_N6                           ; 136     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp_m[10]~0                                                                                                                                                   ; LABCELL_X33_Y44_N15                          ; 154     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|LessThan0~3                                                                                                                                                                         ; LABCELL_X43_Y43_N54                          ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|LessThan1~3                                                                                                                                                                         ; MLABCELL_X28_Y44_N54                         ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|WideNor0                                                                                                                                                                            ; LABCELL_X42_Y44_N27                          ; 12      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|a_en1~0                                                                                                                                                                             ; MLABCELL_X28_Y44_N45                         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|a_en2                                                                                                                                                                               ; FF_X45_Y44_N59                               ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|a_en2~0                                                                                                                                                                             ; LABCELL_X45_Y44_N54                          ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|aud_mix_top:audmix_l|WideXor0                                                                                                                                                       ; MLABCELL_X47_Y46_N30                         ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|aud_mix_top:audmix_l|a4~0                                                                                                                                                           ; LABCELL_X48_Y46_N33                          ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|aud_mix_top:audmix_r|Add2~0                                                                                                                                                         ; LABCELL_X42_Y48_N3                           ; 34      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|aud_mix_top:audmix_r|WideXor0                                                                                                                                                       ; LABCELL_X43_Y45_N30                          ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|comb~0                                                                                                                                                                              ; MLABCELL_X28_Y44_N42                         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|dly2[13]~0                                                                                                                                                                          ; LABCELL_X45_Y44_N48                          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|bit_cnt[7]~0                                                                                                                                                                ; MLABCELL_X47_Y44_N51                         ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|bit_cnt[7]~1                                                                                                                                                                ; MLABCELL_X47_Y44_N6                          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|right[2]~1                                                                                                                                                                  ; MLABCELL_X47_Y44_N39                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|sdata~0                                                                                                                                                                     ; MLABCELL_X47_Y44_N36                         ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|mclk_ce                                                                                                                                                                             ; FF_X47_Y43_N14                               ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|sample_ce                                                                                                                                                                           ; FF_X42_Y44_N14                               ; 371     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|Equal0~1                                                                                                                                                              ; LABCELL_X48_Y43_N24                          ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|load_subframe_q                                                                                                                                                       ; FF_X50_Y43_N44                               ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|sample_buf_q[15]~0                                                                                                                                                    ; LABCELL_X48_Y45_N54                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[0]                                                                                                                                                   ; FF_X48_Y43_N32                               ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg[2]~1                                                                                                                                                                                                ; LABCELL_X31_Y46_N33                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_custom_p1[0]~0                                                                                                                                                                                      ; LABCELL_X27_Y46_N45                          ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_custom_p2[0]~10                                                                                                                                                                                     ; LABCELL_X27_Y46_N6                           ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_custom_p2[16]~3                                                                                                                                                                                     ; LABCELL_X27_Y46_N42                          ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_done~1                                                                                                                                                                                              ; LABCELL_X27_Y46_N24                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cmd[7]~0                                                                                                                                                                                                ; LABCELL_X31_Y46_N0                           ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cnt[7]~9                                                                                                                                                                                                ; LABCELL_X31_Y48_N42                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; coef_addr[9]~0                                                                                                                                                                                          ; LABCELL_X29_Y46_N39                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; coef_data[0]~0                                                                                                                                                                                          ; LABCELL_X29_Y46_N0                           ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~20                                                                                                                                                                                                 ; LABCELL_X45_Y4_N51                           ; 27      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~25                                                                                                                                                                                                 ; LABCELL_X36_Y43_N3                           ; 363     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|always0~0                                                                                                                                                                              ; LABCELL_X42_Y5_N3                            ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|hs_len[1]~0                                                                                                                                                                            ; LABCELL_X42_Y5_N30                           ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|line_len[1]~0                                                                                                                                                                          ; LABCELL_X42_Y5_N42                           ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|always0~0                                                                                                                                                                               ; LABCELL_X51_Y6_N27                           ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|hs_len[2]~0                                                                                                                                                                             ; LABCELL_X51_Y6_N18                           ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|line_len[0]~0                                                                                                                                                                           ; LABCELL_X51_Y6_N54                           ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|always0~0                                                                                                                                                                               ; LABCELL_X46_Y55_N51                          ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ch~1                                                                                                                                                                                    ; LABCELL_X50_Y55_N54                          ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ram_bcnt[0]~0                                                                                                                                                                           ; LABCELL_X43_Y57_N54                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ready[1]                                                                                                                                                                                ; FF_X50_Y55_N53                               ; 2       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ready~0                                                                                                                                                                                 ; LABCELL_X50_Y55_N48                          ; 65      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ready~1                                                                                                                                                                                 ; LABCELL_X50_Y55_N18                          ; 49      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|state                                                                                                                                                                                   ; FF_X43_Y57_N26                               ; 16      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|always0~1                                                                                                                                                                                       ; LABCELL_X42_Y33_N21                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|Decoder5~3                                                                                                                                                                        ; LABCELL_X42_Y37_N0                           ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|Decoder5~4                                                                                                                                                                        ; LABCELL_X42_Y37_N45                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|Decoder6~2                                                                                                                                                                        ; LABCELL_X42_Y64_N54                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|Equal65~1                                                                                                                                                                         ; LABCELL_X40_Y37_N3                           ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|byte_cnt[6]~1                                                                                                                                                                     ; MLABCELL_X39_Y70_N12                         ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|cfg[1]~0                                                                                                                                                                          ; LABCELL_X42_Y72_N42                          ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.addr[10]~3                                                                                                                                                              ; LABCELL_X40_Y35_N42                          ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.addr[15]~4                                                                                                                                                              ; LABCELL_X42_Y37_N54                          ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.addr[19]~2                                                                                                                                                              ; LABCELL_X42_Y37_N57                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.addr[21]~0                                                                                                                                                              ; LABCELL_X40_Y37_N42                          ; 4       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.cmd[15]~1                                                                                                                                                               ; LABCELL_X42_Y37_N33                          ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.cnt[0]~2                                                                                                                                                                ; LABCELL_X42_Y37_N6                           ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|io_dout[13]~9                                                                                                                                                                     ; LABCELL_X42_Y72_N9                           ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|io_dout[15]~7                                                                                                                                                                     ; LABCELL_X42_Y72_N6                           ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[15]~7                                                                                                                                                                  ; LABCELL_X40_Y35_N12                          ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[15]~9                                                                                                                                                                  ; LABCELL_X42_Y37_N30                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[19]~2                                                                                                                                                                  ; LABCELL_X43_Y37_N15                          ; 4       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[19]~5                                                                                                                                                                  ; LABCELL_X42_Y37_N27                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_dout[7]~0                                                                                                                                                                   ; LABCELL_X40_Y37_N21                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_index[7]~0                                                                                                                                                                  ; LABCELL_X40_Y37_N24                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|joystick_0[0]~0                                                                                                                                                                   ; MLABCELL_X39_Y64_N6                          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|status[0]~1                                                                                                                                                                       ; MLABCELL_X39_Y64_N51                         ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|uio_block.cmd[11]~0                                                                                                                                                               ; LABCELL_X42_Y64_N33                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|uio_block.pdsp_idx[3]~2                                                                                                                                                           ; MLABCELL_X39_Y64_N57                         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always1~0                                                                                                                                                   ; MLABCELL_X25_Y70_N39                         ; 85      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~0                                                                                                                                                   ; LABCELL_X40_Y72_N54                          ; 71      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~1                                                                                                                                                   ; MLABCELL_X25_Y70_N54                         ; 106     ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~2                                                                                                                                                   ; MLABCELL_X25_Y70_N51                         ; 45      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always3~0                                                                                                                                                   ; LABCELL_X27_Y71_N51                          ; 75      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|dout[3]~5                                                                                                                                                   ; LABCELL_X37_Y71_N42                          ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|dout[9]~7                                                                                                                                                   ; LABCELL_X35_Y72_N18                          ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~0                                                                                                                                                  ; MLABCELL_X25_Y70_N33                         ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[3]~1                                                                                                                                                   ; MLABCELL_X25_Y70_N42                         ; 45      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[0]~0                                                                                                                                                   ; MLABCELL_X25_Y70_N24                         ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[16]~0                                                                                                                                              ; LABCELL_X36_Y74_N12                          ; 77      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_nres[0]~1                                                                                                                                               ; LABCELL_X31_Y73_N3                           ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 22351   ; Clock                                               ; yes    ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~0                                                                                                                              ; LABCELL_X31_Y42_N3                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|Equal0~4                                                                                                                                                                          ; LABCELL_X50_Y16_N30                          ; 554     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|ABus[15]~24                                                                                                                                                    ; LABCELL_X79_Y16_N54                          ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|ABus[15]~9                                                                                                                                                     ; LABCELL_X79_Y16_N39                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|ACC[7]~2                                                                                                                                                       ; LABCELL_X79_Y16_N30                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|BusA[6]~1                                                                                                                                                      ; LABCELL_X81_Y18_N51                          ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|BusB[7]~3                                                                                                                                                      ; LABCELL_X79_Y18_N51                          ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|DO[1]~1                                                                                                                                                        ; MLABCELL_X78_Y17_N6                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|DO~0                                                                                                                                                           ; LABCELL_X81_Y17_N21                          ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Equal42~0                                                                                                                                                      ; LABCELL_X81_Y16_N24                          ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|F[5]~52                                                                                                                                                        ; LABCELL_X79_Y16_N0                           ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|F[6]~17                                                                                                                                                        ; LABCELL_X81_Y15_N48                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|Halt_FF                                                                                                                                                        ; FF_X81_Y17_N47                               ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[7]~0                                                                                                                                                        ; LABCELL_X80_Y17_N0                           ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|IR[7]~1                                                                                                                                                        ; LABCELL_X79_Y17_N18                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|PC[15]~11                                                                                                                                                      ; LABCELL_X79_Y16_N12                          ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[15]~14                                                                                                                                                      ; LABCELL_X80_Y19_N39                          ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[7]~5                                                                                                                                                        ; LABCELL_X80_Y19_N36                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[0][0]~4                                                                                                                                     ; MLABCELL_X82_Y18_N3                          ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[1][0]~3                                                                                                                                     ; LABCELL_X81_Y18_N21                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[2][0]~1                                                                                                                                     ; LABCELL_X81_Y18_N39                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsH[3][0]~2                                                                                                                                     ; LABCELL_X81_Y18_N15                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[0][0]~2                                                                                                                                     ; MLABCELL_X87_Y19_N57                         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[1][0]~1                                                                                                                                     ; MLABCELL_X87_Y19_N3                          ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[2][0]~3                                                                                                                                     ; MLABCELL_X87_Y19_N0                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|T80_Reg:Regs|RegsL[3][0]~4                                                                                                                                     ; MLABCELL_X87_Y19_N30                         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ[10]~1                                                                                                                                                       ; LABCELL_X83_Y16_N39                          ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ[15]~45                                                                                                                                                      ; LABCELL_X80_Y20_N54                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|WZ[7]~13                                                                                                                                                       ; LABCELL_X80_Y20_N51                          ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|LessThan0~2                                                                                                                                                           ; LABCELL_X77_Y28_N39                          ; 14      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|counter_gate[3]~3                                                                                                                                                     ; LABCELL_X77_Y24_N24                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|ctrl_in~0                                                                                                                                                             ; LABCELL_X79_Y21_N12                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|count_default[15]~0                                                                                                           ; LABCELL_X79_Y25_N21                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:0:pit_channel|mode[1]~0                                                                                                                     ; LABCELL_X77_Y25_N15                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|count_default[14]~0                                                                                                           ; LABCELL_X80_Y27_N21                          ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:1:pit_channel|mode[1]~0                                                                                                                     ; MLABCELL_X78_Y27_N39                         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|count_default[13]~0                                                                                                           ; MLABCELL_X82_Y26_N30                         ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|gate_in_old~0                                                                                                                 ; LABCELL_X77_Y26_N42                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:2:pit_channel|mode[0]~0                                                                                                                     ; MLABCELL_X78_Y26_N54                         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|count_default[6]~0                                                                                                            ; LABCELL_X83_Y24_N24                          ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:3:pit_channel|mode[1]~0                                                                                                                     ; MLABCELL_X78_Y24_N51                         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|count_default[0]~0                                                                                                            ; MLABCELL_X78_Y22_N33                         ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:4:pit_channel|mode[1]~0                                                                                                                     ; MLABCELL_X78_Y23_N3                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|count_default[12]~0                                                                                                           ; LABCELL_X79_Y28_N18                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|gate_in_old~0                                                                                                                 ; LABCELL_X80_Y28_N21                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|pit_channel:\pit_channels:5:pit_channel|mode[2]~3                                                                                                                     ; LABCELL_X79_Y28_N54                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|audio:audio|tmp_count[0]~0                                                                                                                                                        ; LABCELL_X77_Y24_N48                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|axis_x_tmp[1]~1                                                                                                                                                     ; LABCELL_X45_Y42_N9                           ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|io_out[3]~3                                                                                                                                                         ; LABCELL_X60_Y25_N15                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|inputs:inputs|io_out[3]~6                                                                                                                                                         ; LABCELL_X60_Y25_N51                          ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|bs_ctrl[0]~3                                                                                                                                                ; LABCELL_X74_Y21_N30                          ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|cpuDOut[6]~3                                                                                                                                                ; LABCELL_X74_Y21_N36                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|cpuEn                                                                                                                                                       ; FF_X80_Y21_N26                               ; 88      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|mem_state~18                                                                                                                                                ; LABCELL_X75_Y21_N27                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|ram_char0_wr_n_1                                                                                                                                            ; FF_X74_Y21_N46                               ; 3       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|ram_char1_wr_n_1                                                                                                                                            ; FF_X74_Y21_N49                               ; 3       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|ram_char2_wr_n_1                                                                                                                                            ; FF_X74_Y23_N4                                ; 3       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|ram_char3_wr_n_1                                                                                                                                            ; FF_X74_Y21_N58                               ; 3       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|ram_vid_wr_n_1                                                                                                                                              ; FF_X74_Y21_N25                               ; 3       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|ram_we_n                                                                                                                                                    ; FF_X74_Y21_N28                               ; 9       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|rom_g1_we_n~2                                                                                                                                               ; LABCELL_X43_Y33_N27                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|rom_g2_we_n~1                                                                                                                                               ; LABCELL_X43_Y33_N48                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|rom_g3_we_n~3                                                                                                                                               ; LABCELL_X43_Y33_N51                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|rom_g4_we_n~0                                                                                                                                               ; LABCELL_X43_Y33_N0                           ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|rom_g5_we_n~2                                                                                                                                               ; LABCELL_X43_Y33_N30                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|rom_g7_we_n~2                                                                                                                                               ; LABCELL_X43_Y33_N36                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|resetDelay[12]~0                                                                                                                                                                  ; LABCELL_X50_Y24_N30                          ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|reset~0                                                                                                                                                                           ; LABCELL_X43_Y37_N24                          ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|sysclock:sysclock|cnt_cpu[0]~0                                                                                                                                                    ; LABCELL_X71_Y24_N33                          ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~1                                                                                                                                                            ; LABCELL_X74_Y18_N33                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~10                                                                                                                                                           ; LABCELL_X74_Y18_N15                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~11                                                                                                                                                           ; LABCELL_X74_Y18_N21                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~12                                                                                                                                                           ; LABCELL_X74_Y18_N6                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~13                                                                                                                                                           ; LABCELL_X74_Y17_N57                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~14                                                                                                                                                           ; LABCELL_X74_Y18_N36                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~15                                                                                                                                                           ; LABCELL_X74_Y18_N30                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~16                                                                                                                                                           ; LABCELL_X74_Y18_N48                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~17                                                                                                                                                           ; LABCELL_X74_Y17_N45                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~3                                                                                                                                                            ; LABCELL_X74_Y18_N24                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~4                                                                                                                                                            ; LABCELL_X74_Y18_N54                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~5                                                                                                                                                            ; LABCELL_X74_Y18_N51                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~6                                                                                                                                                            ; LABCELL_X74_Y18_N57                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~7                                                                                                                                                            ; LABCELL_X74_Y18_N9                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~8                                                                                                                                                            ; LABCELL_X74_Y18_N12                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|Decoder1~9                                                                                                                                                            ; LABCELL_X74_Y18_N27                          ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|LessThan2~1                                                                                                                                                           ; LABCELL_X77_Y19_N54                          ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|LessThan3~1                                                                                                                                                           ; LABCELL_X73_Y19_N42                          ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|ce_pix                                                                                                                                                                ; FF_X81_Y13_N29                               ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|cnt_v[1]~0                                                                                                                                                            ; LABCELL_X73_Y19_N51                          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|s0.cnt_h[1]~0                                                                                                                                                         ; MLABCELL_X72_Y19_N15                         ; 40      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|s0.do_stuff                                                                                                                                                           ; FF_X72_Y19_N50                               ; 27      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|s1.do_stuff                                                                                                                                                           ; FF_X78_Y19_N41                               ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|s6.do_stuff                                                                                                                                                           ; FF_X68_Y15_N50                               ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sp_attrib[0]~0                                                                                                                                                        ; LABCELL_X74_Y22_N51                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sp_cnt_feed[6]~2                                                                                                                                                      ; LABCELL_X55_Y25_N48                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sp_cnt_feed~0                                                                                                                                                         ; LABCELL_X74_Y22_N30                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sp_data_adr[2]~0                                                                                                                                                      ; LABCELL_X55_Y25_N45                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sp_pos_x[0]~0                                                                                                                                                         ; LABCELL_X74_Y22_N48                          ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sp_pos_y[0]~0                                                                                                                                                         ; LABCELL_X74_Y22_N33                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sp_update[1]~2                                                                                                                                                        ; LABCELL_X74_Y22_N57                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|attrib[0]~0                                                                                                                                  ; LABCELL_X68_Y22_N42                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|out_color[0]~0                                                                                                                               ; LABCELL_X73_Y22_N12                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|pos_ix[3]~0                                                                                                                                  ; LABCELL_X73_Y22_N54                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|pos_x[0]~0                                                                                                                                   ; LABCELL_X68_Y22_N0                           ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|pos_y[0]~0                                                                                                                                   ; LABCELL_X68_Y22_N39                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~346                                                                                                                                ; LABCELL_X62_Y28_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~349                                                                                                                                ; LABCELL_X62_Y28_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~351                                                                                                                                ; LABCELL_X63_Y28_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~353                                                                                                                                ; LABCELL_X62_Y28_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~356                                                                                                                                ; LABCELL_X62_Y28_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~359                                                                                                                                ; LABCELL_X62_Y28_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~361                                                                                                                                ; LABCELL_X63_Y28_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~363                                                                                                                                ; LABCELL_X60_Y28_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~366                                                                                                                                ; LABCELL_X60_Y28_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~368                                                                                                                                ; LABCELL_X60_Y28_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~370                                                                                                                                ; LABCELL_X60_Y28_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~372                                                                                                                                ; LABCELL_X60_Y28_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~374                                                                                                                                ; LABCELL_X62_Y28_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~376                                                                                                                                ; LABCELL_X62_Y28_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~378                                                                                                                                ; LABCELL_X62_Y28_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~380                                                                                                                                ; LABCELL_X63_Y28_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~383                                                                                                                                ; LABCELL_X63_Y28_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~385                                                                                                                                ; LABCELL_X62_Y28_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~387                                                                                                                                ; LABCELL_X62_Y28_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~389                                                                                                                                ; LABCELL_X60_Y28_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~391                                                                                                                                ; LABCELL_X62_Y28_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~393                                                                                                                                ; LABCELL_X62_Y28_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~395                                                                                                                                ; LABCELL_X62_Y28_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~397                                                                                                                                ; LABCELL_X62_Y28_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~400                                                                                                                                ; MLABCELL_X59_Y26_N27                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~401                                                                                                                                ; MLABCELL_X59_Y26_N24                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~402                                                                                                                                ; MLABCELL_X59_Y26_N42                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~403                                                                                                                                ; MLABCELL_X59_Y26_N15                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~405                                                                                                                                ; LABCELL_X60_Y28_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~406                                                                                                                                ; MLABCELL_X59_Y26_N57                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~408                                                                                                                                ; MLABCELL_X59_Y26_N6                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:0:sprite|sp_data_d~410                                                                                                                                ; LABCELL_X62_Y28_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|attrib[0]~0                                                                                                                                 ; LABCELL_X68_Y20_N24                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|out_color[3]~0                                                                                                                              ; MLABCELL_X28_Y18_N54                         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|pos_ix[3]~0                                                                                                                                 ; LABCELL_X67_Y20_N24                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|pos_x[0]~0                                                                                                                                  ; LABCELL_X68_Y20_N51                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|pos_y[0]~0                                                                                                                                  ; LABCELL_X67_Y20_N57                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~344                                                                                                                               ; LABCELL_X31_Y17_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~345                                                                                                                               ; LABCELL_X31_Y17_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~346                                                                                                                               ; LABCELL_X31_Y17_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~347                                                                                                                               ; LABCELL_X30_Y17_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~348                                                                                                                               ; LABCELL_X31_Y17_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~349                                                                                                                               ; LABCELL_X30_Y17_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~350                                                                                                                               ; LABCELL_X30_Y17_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~351                                                                                                                               ; LABCELL_X30_Y16_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~352                                                                                                                               ; LABCELL_X29_Y17_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~353                                                                                                                               ; LABCELL_X29_Y16_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~354                                                                                                                               ; LABCELL_X30_Y17_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~355                                                                                                                               ; LABCELL_X30_Y16_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~356                                                                                                                               ; LABCELL_X30_Y16_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~357                                                                                                                               ; LABCELL_X30_Y17_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~358                                                                                                                               ; LABCELL_X30_Y17_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~359                                                                                                                               ; LABCELL_X30_Y16_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~360                                                                                                                               ; LABCELL_X29_Y17_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~361                                                                                                                               ; LABCELL_X30_Y17_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~362                                                                                                                               ; LABCELL_X30_Y17_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~363                                                                                                                               ; LABCELL_X30_Y16_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~364                                                                                                                               ; LABCELL_X30_Y16_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~365                                                                                                                               ; LABCELL_X30_Y17_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~366                                                                                                                               ; LABCELL_X30_Y17_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~367                                                                                                                               ; LABCELL_X30_Y16_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~368                                                                                                                               ; LABCELL_X30_Y17_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~369                                                                                                                               ; LABCELL_X30_Y16_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~370                                                                                                                               ; LABCELL_X29_Y16_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~371                                                                                                                               ; LABCELL_X29_Y16_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~372                                                                                                                               ; LABCELL_X29_Y16_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~373                                                                                                                               ; LABCELL_X30_Y16_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~374                                                                                                                               ; LABCELL_X31_Y17_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:10:sprite|sp_data_d~375                                                                                                                               ; LABCELL_X30_Y17_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|attrib[0]~0                                                                                                                                 ; LABCELL_X66_Y23_N33                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|out_color[3]~0                                                                                                                              ; MLABCELL_X65_Y32_N18                         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|pos_ix[3]~0                                                                                                                                 ; LABCELL_X73_Y23_N24                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|pos_x[0]~0                                                                                                                                  ; MLABCELL_X72_Y23_N15                         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|pos_y[0]~0                                                                                                                                  ; LABCELL_X73_Y23_N57                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~344                                                                                                                               ; LABCELL_X62_Y30_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~345                                                                                                                               ; LABCELL_X62_Y30_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~346                                                                                                                               ; LABCELL_X62_Y30_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~347                                                                                                                               ; LABCELL_X62_Y30_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~348                                                                                                                               ; LABCELL_X61_Y30_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~349                                                                                                                               ; LABCELL_X62_Y30_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~350                                                                                                                               ; LABCELL_X61_Y30_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~351                                                                                                                               ; LABCELL_X61_Y30_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~352                                                                                                                               ; LABCELL_X61_Y30_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~353                                                                                                                               ; LABCELL_X61_Y30_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~354                                                                                                                               ; LABCELL_X62_Y30_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~355                                                                                                                               ; LABCELL_X62_Y30_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~356                                                                                                                               ; LABCELL_X62_Y30_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~357                                                                                                                               ; LABCELL_X62_Y30_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~358                                                                                                                               ; LABCELL_X62_Y30_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~359                                                                                                                               ; LABCELL_X61_Y30_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~360                                                                                                                               ; LABCELL_X62_Y30_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~361                                                                                                                               ; LABCELL_X62_Y30_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~362                                                                                                                               ; LABCELL_X62_Y30_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~363                                                                                                                               ; LABCELL_X62_Y30_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~364                                                                                                                               ; LABCELL_X62_Y30_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~365                                                                                                                               ; LABCELL_X62_Y30_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~366                                                                                                                               ; LABCELL_X61_Y30_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~367                                                                                                                               ; LABCELL_X61_Y30_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~368                                                                                                                               ; LABCELL_X61_Y30_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~369                                                                                                                               ; LABCELL_X62_Y30_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~370                                                                                                                               ; LABCELL_X62_Y30_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~371                                                                                                                               ; LABCELL_X62_Y30_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~372                                                                                                                               ; LABCELL_X61_Y30_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~373                                                                                                                               ; LABCELL_X62_Y30_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~374                                                                                                                               ; LABCELL_X61_Y30_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:11:sprite|sp_data_d~375                                                                                                                               ; LABCELL_X61_Y30_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|attrib[0]~0                                                                                                                                 ; MLABCELL_X65_Y18_N51                         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|out_color[2]~0                                                                                                                              ; MLABCELL_X65_Y18_N45                         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|pos_ix[3]~0                                                                                                                                 ; MLABCELL_X65_Y18_N18                         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|pos_x[0]~0                                                                                                                                  ; LABCELL_X70_Y18_N57                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|pos_y[0]~0                                                                                                                                  ; MLABCELL_X65_Y18_N15                         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~344                                                                                                                               ; LABCELL_X43_Y18_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~345                                                                                                                               ; LABCELL_X43_Y18_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~346                                                                                                                               ; LABCELL_X50_Y20_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~347                                                                                                                               ; LABCELL_X43_Y18_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~348                                                                                                                               ; LABCELL_X50_Y20_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~349                                                                                                                               ; LABCELL_X43_Y18_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~350                                                                                                                               ; LABCELL_X50_Y20_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~351                                                                                                                               ; LABCELL_X43_Y18_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~352                                                                                                                               ; LABCELL_X43_Y18_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~353                                                                                                                               ; LABCELL_X43_Y18_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~354                                                                                                                               ; LABCELL_X50_Y20_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~355                                                                                                                               ; LABCELL_X50_Y20_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~356                                                                                                                               ; LABCELL_X43_Y18_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~357                                                                                                                               ; LABCELL_X50_Y20_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~358                                                                                                                               ; LABCELL_X43_Y18_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~359                                                                                                                               ; LABCELL_X43_Y18_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~360                                                                                                                               ; LABCELL_X43_Y18_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~361                                                                                                                               ; LABCELL_X43_Y18_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~362                                                                                                                               ; LABCELL_X43_Y18_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~363                                                                                                                               ; LABCELL_X43_Y18_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~364                                                                                                                               ; LABCELL_X50_Y20_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~365                                                                                                                               ; LABCELL_X43_Y18_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~366                                                                                                                               ; LABCELL_X43_Y18_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~367                                                                                                                               ; LABCELL_X43_Y18_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~368                                                                                                                               ; LABCELL_X50_Y20_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~369                                                                                                                               ; LABCELL_X50_Y20_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~370                                                                                                                               ; LABCELL_X50_Y20_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~371                                                                                                                               ; LABCELL_X50_Y20_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~372                                                                                                                               ; LABCELL_X43_Y18_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~373                                                                                                                               ; LABCELL_X43_Y18_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~374                                                                                                                               ; LABCELL_X50_Y20_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:12:sprite|sp_data_d~375                                                                                                                               ; LABCELL_X50_Y20_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|attrib[0]~0                                                                                                                                 ; LABCELL_X68_Y20_N54                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|out_color[1]~0                                                                                                                              ; LABCELL_X60_Y10_N24                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|pos_ix[3]~0                                                                                                                                 ; LABCELL_X71_Y20_N15                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|pos_x[0]~0                                                                                                                                  ; LABCELL_X71_Y20_N21                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|pos_y[0]~0                                                                                                                                  ; LABCELL_X70_Y20_N48                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~344                                                                                                                               ; LABCELL_X61_Y9_N0                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~345                                                                                                                               ; LABCELL_X56_Y10_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~346                                                                                                                               ; LABCELL_X56_Y10_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~347                                                                                                                               ; LABCELL_X56_Y10_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~348                                                                                                                               ; LABCELL_X61_Y9_N9                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~349                                                                                                                               ; LABCELL_X61_Y9_N48                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~350                                                                                                                               ; LABCELL_X56_Y10_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~351                                                                                                                               ; LABCELL_X56_Y10_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~352                                                                                                                               ; LABCELL_X61_Y9_N30                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~353                                                                                                                               ; LABCELL_X56_Y10_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~354                                                                                                                               ; LABCELL_X61_Y9_N6                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~355                                                                                                                               ; LABCELL_X56_Y10_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~356                                                                                                                               ; LABCELL_X56_Y10_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~357                                                                                                                               ; LABCELL_X56_Y10_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~358                                                                                                                               ; LABCELL_X61_Y9_N15                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~359                                                                                                                               ; LABCELL_X56_Y10_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~360                                                                                                                               ; LABCELL_X61_Y9_N54                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~361                                                                                                                               ; LABCELL_X61_Y9_N27                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~362                                                                                                                               ; LABCELL_X56_Y10_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~363                                                                                                                               ; LABCELL_X56_Y10_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~364                                                                                                                               ; LABCELL_X61_Y9_N42                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~365                                                                                                                               ; LABCELL_X56_Y10_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~366                                                                                                                               ; LABCELL_X61_Y9_N57                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~367                                                                                                                               ; LABCELL_X55_Y13_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~368                                                                                                                               ; LABCELL_X61_Y9_N24                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~369                                                                                                                               ; LABCELL_X56_Y10_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~370                                                                                                                               ; LABCELL_X56_Y10_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~371                                                                                                                               ; LABCELL_X56_Y10_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~372                                                                                                                               ; LABCELL_X61_Y9_N36                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~373                                                                                                                               ; LABCELL_X61_Y9_N12                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~374                                                                                                                               ; LABCELL_X56_Y10_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:13:sprite|sp_data_d~375                                                                                                                               ; LABCELL_X56_Y10_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|attrib[0]~0                                                                                                                                 ; MLABCELL_X65_Y22_N18                         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|out_color[3]~0                                                                                                                              ; LABCELL_X61_Y22_N54                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|pos_ix[3]~0                                                                                                                                 ; LABCELL_X70_Y22_N48                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|pos_x[0]~0                                                                                                                                  ; LABCELL_X71_Y22_N42                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|pos_y[0]~0                                                                                                                                  ; LABCELL_X70_Y22_N45                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~344                                                                                                                               ; LABCELL_X57_Y23_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~345                                                                                                                               ; LABCELL_X60_Y24_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~346                                                                                                                               ; LABCELL_X56_Y22_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~347                                                                                                                               ; LABCELL_X60_Y24_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~348                                                                                                                               ; LABCELL_X60_Y24_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~349                                                                                                                               ; LABCELL_X63_Y23_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~350                                                                                                                               ; LABCELL_X60_Y22_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~351                                                                                                                               ; LABCELL_X57_Y23_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~352                                                                                                                               ; LABCELL_X57_Y23_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~353                                                                                                                               ; LABCELL_X60_Y22_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~354                                                                                                                               ; LABCELL_X60_Y22_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~355                                                                                                                               ; LABCELL_X60_Y22_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~356                                                                                                                               ; LABCELL_X62_Y21_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~357                                                                                                                               ; LABCELL_X60_Y22_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~358                                                                                                                               ; LABCELL_X60_Y22_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~359                                                                                                                               ; LABCELL_X61_Y19_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~360                                                                                                                               ; LABCELL_X60_Y22_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~361                                                                                                                               ; LABCELL_X60_Y22_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~362                                                                                                                               ; LABCELL_X60_Y24_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~363                                                                                                                               ; LABCELL_X60_Y22_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~364                                                                                                                               ; LABCELL_X61_Y20_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~365                                                                                                                               ; LABCELL_X60_Y22_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~366                                                                                                                               ; LABCELL_X60_Y22_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~367                                                                                                                               ; LABCELL_X55_Y18_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~368                                                                                                                               ; LABCELL_X57_Y23_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~369                                                                                                                               ; LABCELL_X60_Y22_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~370                                                                                                                               ; LABCELL_X57_Y23_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~371                                                                                                                               ; LABCELL_X56_Y22_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~372                                                                                                                               ; LABCELL_X62_Y21_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~373                                                                                                                               ; LABCELL_X60_Y22_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~374                                                                                                                               ; LABCELL_X55_Y19_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:14:sprite|sp_data_d~375                                                                                                                               ; LABCELL_X60_Y22_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|attrib[0]~0                                                                                                                                 ; MLABCELL_X52_Y15_N3                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|out_color[1]~0                                                                                                                              ; MLABCELL_X72_Y10_N48                         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|pos_ix[3]~0                                                                                                                                 ; LABCELL_X66_Y18_N48                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|pos_x[0]~0                                                                                                                                  ; LABCELL_X68_Y22_N15                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|pos_y[0]~0                                                                                                                                  ; MLABCELL_X72_Y19_N12                         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~344                                                                                                                               ; LABCELL_X63_Y9_N42                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~345                                                                                                                               ; LABCELL_X62_Y9_N39                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~346                                                                                                                               ; LABCELL_X63_Y9_N36                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~347                                                                                                                               ; LABCELL_X63_Y9_N6                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~348                                                                                                                               ; LABCELL_X62_Y9_N3                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~349                                                                                                                               ; LABCELL_X62_Y9_N6                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~350                                                                                                                               ; LABCELL_X63_Y9_N9                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~351                                                                                                                               ; LABCELL_X63_Y9_N24                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~352                                                                                                                               ; LABCELL_X62_Y9_N42                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~353                                                                                                                               ; LABCELL_X62_Y9_N12                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~354                                                                                                                               ; LABCELL_X62_Y9_N9                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~355                                                                                                                               ; LABCELL_X62_Y9_N51                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~356                                                                                                                               ; LABCELL_X62_Y9_N54                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~357                                                                                                                               ; LABCELL_X62_Y9_N33                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~358                                                                                                                               ; LABCELL_X62_Y9_N24                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~359                                                                                                                               ; LABCELL_X62_Y9_N30                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~360                                                                                                                               ; LABCELL_X63_Y9_N21                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~361                                                                                                                               ; LABCELL_X63_Y9_N48                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~362                                                                                                                               ; LABCELL_X62_Y9_N36                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~363                                                                                                                               ; LABCELL_X62_Y9_N0                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~364                                                                                                                               ; LABCELL_X62_Y9_N18                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~365                                                                                                                               ; LABCELL_X63_Y9_N51                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~366                                                                                                                               ; LABCELL_X62_Y9_N48                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~367                                                                                                                               ; LABCELL_X62_Y9_N27                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~368                                                                                                                               ; LABCELL_X62_Y9_N45                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~369                                                                                                                               ; LABCELL_X63_Y9_N18                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~370                                                                                                                               ; LABCELL_X63_Y9_N0                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~371                                                                                                                               ; LABCELL_X62_Y9_N15                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~372                                                                                                                               ; LABCELL_X56_Y10_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~373                                                                                                                               ; LABCELL_X62_Y9_N21                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~374                                                                                                                               ; LABCELL_X63_Y9_N54                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:15:sprite|sp_data_d~375                                                                                                                               ; LABCELL_X62_Y9_N57                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|attrib[0]~0                                                                                                                                  ; LABCELL_X67_Y19_N39                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|out_color[2]~0                                                                                                                               ; LABCELL_X63_Y15_N54                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|pos_ix[3]~0                                                                                                                                  ; LABCELL_X63_Y19_N57                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|pos_x[0]~0                                                                                                                                   ; LABCELL_X68_Y19_N48                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|pos_y[0]~0                                                                                                                                   ; LABCELL_X68_Y19_N57                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~344                                                                                                                                ; MLABCELL_X59_Y16_N57                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~345                                                                                                                                ; LABCELL_X60_Y13_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~346                                                                                                                                ; LABCELL_X60_Y13_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~347                                                                                                                                ; LABCELL_X60_Y13_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~348                                                                                                                                ; MLABCELL_X59_Y16_N39                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~349                                                                                                                                ; LABCELL_X60_Y13_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~351                                                                                                                                ; MLABCELL_X59_Y16_N15                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~352                                                                                                                                ; LABCELL_X60_Y13_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~353                                                                                                                                ; MLABCELL_X59_Y16_N6                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~354                                                                                                                                ; LABCELL_X60_Y13_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~355                                                                                                                                ; LABCELL_X60_Y13_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~356                                                                                                                                ; MLABCELL_X59_Y16_N27                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~357                                                                                                                                ; LABCELL_X60_Y13_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~358                                                                                                                                ; LABCELL_X60_Y13_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~359                                                                                                                                ; LABCELL_X57_Y14_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~360                                                                                                                                ; MLABCELL_X59_Y16_N24                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~361                                                                                                                                ; LABCELL_X57_Y14_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~362                                                                                                                                ; LABCELL_X60_Y13_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~363                                                                                                                                ; LABCELL_X57_Y14_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~364                                                                                                                                ; MLABCELL_X59_Y16_N36                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~365                                                                                                                                ; LABCELL_X60_Y13_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~366                                                                                                                                ; LABCELL_X60_Y13_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~367                                                                                                                                ; LABCELL_X57_Y14_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~368                                                                                                                                ; LABCELL_X55_Y18_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~369                                                                                                                                ; MLABCELL_X59_Y16_N9                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~370                                                                                                                                ; LABCELL_X60_Y13_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~371                                                                                                                                ; LABCELL_X63_Y13_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~372                                                                                                                                ; LABCELL_X60_Y13_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~373                                                                                                                                ; MLABCELL_X59_Y16_N21                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~374                                                                                                                                ; LABCELL_X60_Y13_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~375                                                                                                                                ; MLABCELL_X59_Y16_N12                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:1:sprite|sp_data_d~376                                                                                                                                ; LABCELL_X60_Y13_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|attrib[0]~0                                                                                                                                  ; LABCELL_X50_Y23_N48                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|out_color[3]~0                                                                                                                               ; LABCELL_X30_Y24_N0                           ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|pos_ix[3]~0                                                                                                                                  ; LABCELL_X68_Y21_N54                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|pos_x[0]~0                                                                                                                                   ; LABCELL_X68_Y21_N24                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|pos_y[0]~0                                                                                                                                   ; LABCELL_X71_Y21_N57                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~344                                                                                                                                ; LABCELL_X31_Y24_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~345                                                                                                                                ; LABCELL_X30_Y24_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~346                                                                                                                                ; LABCELL_X30_Y24_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~347                                                                                                                                ; LABCELL_X30_Y24_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~348                                                                                                                                ; LABCELL_X30_Y24_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~349                                                                                                                                ; LABCELL_X30_Y24_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~350                                                                                                                                ; LABCELL_X31_Y24_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~351                                                                                                                                ; LABCELL_X30_Y24_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~352                                                                                                                                ; LABCELL_X31_Y24_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~353                                                                                                                                ; LABCELL_X30_Y24_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~354                                                                                                                                ; LABCELL_X30_Y24_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~355                                                                                                                                ; LABCELL_X30_Y24_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~356                                                                                                                                ; LABCELL_X30_Y24_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~357                                                                                                                                ; LABCELL_X30_Y24_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~358                                                                                                                                ; LABCELL_X30_Y24_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~359                                                                                                                                ; LABCELL_X30_Y24_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~360                                                                                                                                ; LABCELL_X30_Y24_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~361                                                                                                                                ; LABCELL_X31_Y24_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~362                                                                                                                                ; LABCELL_X31_Y24_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~363                                                                                                                                ; LABCELL_X30_Y24_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~364                                                                                                                                ; LABCELL_X30_Y24_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~365                                                                                                                                ; LABCELL_X30_Y24_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~366                                                                                                                                ; LABCELL_X31_Y24_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~367                                                                                                                                ; LABCELL_X31_Y24_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~368                                                                                                                                ; LABCELL_X31_Y24_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~369                                                                                                                                ; LABCELL_X31_Y24_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~370                                                                                                                                ; MLABCELL_X47_Y24_N30                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~371                                                                                                                                ; LABCELL_X31_Y24_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~372                                                                                                                                ; LABCELL_X31_Y24_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~374                                                                                                                                ; LABCELL_X30_Y24_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~375                                                                                                                                ; LABCELL_X31_Y24_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:2:sprite|sp_data_d~376                                                                                                                                ; LABCELL_X31_Y24_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|attrib[0]~0                                                                                                                                  ; LABCELL_X50_Y23_N57                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|out_color[2]~0                                                                                                                               ; LABCELL_X30_Y22_N48                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|pos_ix[3]~0                                                                                                                                  ; LABCELL_X66_Y21_N48                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|pos_x[0]~0                                                                                                                                   ; LABCELL_X68_Y21_N21                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|pos_y[0]~0                                                                                                                                   ; LABCELL_X68_Y21_N51                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~344                                                                                                                                ; LABCELL_X30_Y20_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~345                                                                                                                                ; LABCELL_X30_Y20_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~346                                                                                                                                ; LABCELL_X30_Y20_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~347                                                                                                                                ; LABCELL_X35_Y20_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~348                                                                                                                                ; LABCELL_X30_Y20_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~349                                                                                                                                ; LABCELL_X30_Y20_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~350                                                                                                                                ; LABCELL_X33_Y19_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~351                                                                                                                                ; LABCELL_X36_Y18_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~352                                                                                                                                ; LABCELL_X30_Y20_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~353                                                                                                                                ; LABCELL_X29_Y19_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~354                                                                                                                                ; LABCELL_X30_Y20_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~355                                                                                                                                ; LABCELL_X30_Y20_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~356                                                                                                                                ; LABCELL_X30_Y19_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~357                                                                                                                                ; LABCELL_X30_Y19_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~358                                                                                                                                ; LABCELL_X30_Y20_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~359                                                                                                                                ; LABCELL_X30_Y20_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~360                                                                                                                                ; LABCELL_X30_Y19_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~361                                                                                                                                ; LABCELL_X30_Y20_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~362                                                                                                                                ; LABCELL_X30_Y20_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~363                                                                                                                                ; LABCELL_X30_Y20_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~364                                                                                                                                ; LABCELL_X30_Y19_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~365                                                                                                                                ; LABCELL_X30_Y20_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~366                                                                                                                                ; LABCELL_X30_Y20_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~367                                                                                                                                ; LABCELL_X30_Y20_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~369                                                                                                                                ; LABCELL_X29_Y19_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~371                                                                                                                                ; LABCELL_X30_Y19_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~373                                                                                                                                ; LABCELL_X29_Y19_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~375                                                                                                                                ; LABCELL_X33_Y19_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~377                                                                                                                                ; LABCELL_X35_Y21_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~378                                                                                                                                ; LABCELL_X30_Y20_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~379                                                                                                                                ; LABCELL_X35_Y21_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:3:sprite|sp_data_d~380                                                                                                                                ; LABCELL_X35_Y21_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|attrib[0]~0                                                                                                                                  ; LABCELL_X68_Y23_N24                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|out_color[1]~0                                                                                                                               ; LABCELL_X50_Y29_N21                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|pos_ix[3]~0                                                                                                                                  ; LABCELL_X70_Y23_N24                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|pos_x[0]~0                                                                                                                                   ; LABCELL_X71_Y23_N15                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|pos_y[0]~0                                                                                                                                   ; LABCELL_X70_Y23_N54                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~344                                                                                                                                ; LABCELL_X51_Y29_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~345                                                                                                                                ; LABCELL_X51_Y29_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~346                                                                                                                                ; LABCELL_X51_Y29_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~347                                                                                                                                ; LABCELL_X51_Y29_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~348                                                                                                                                ; LABCELL_X51_Y29_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~349                                                                                                                                ; LABCELL_X51_Y29_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~350                                                                                                                                ; LABCELL_X51_Y29_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~351                                                                                                                                ; LABCELL_X51_Y29_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~352                                                                                                                                ; LABCELL_X51_Y29_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~353                                                                                                                                ; LABCELL_X51_Y29_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~354                                                                                                                                ; LABCELL_X51_Y29_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~355                                                                                                                                ; LABCELL_X51_Y29_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~356                                                                                                                                ; LABCELL_X51_Y29_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~357                                                                                                                                ; LABCELL_X51_Y30_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~358                                                                                                                                ; LABCELL_X51_Y29_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~359                                                                                                                                ; LABCELL_X51_Y29_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~360                                                                                                                                ; LABCELL_X51_Y30_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~361                                                                                                                                ; LABCELL_X51_Y30_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~362                                                                                                                                ; LABCELL_X51_Y29_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~363                                                                                                                                ; LABCELL_X51_Y29_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~364                                                                                                                                ; LABCELL_X51_Y29_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~365                                                                                                                                ; LABCELL_X51_Y30_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~366                                                                                                                                ; LABCELL_X51_Y30_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~367                                                                                                                                ; LABCELL_X51_Y30_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~368                                                                                                                                ; LABCELL_X51_Y30_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~369                                                                                                                                ; LABCELL_X51_Y29_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~370                                                                                                                                ; LABCELL_X51_Y29_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~371                                                                                                                                ; LABCELL_X51_Y30_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~372                                                                                                                                ; LABCELL_X51_Y30_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~373                                                                                                                                ; LABCELL_X51_Y30_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~374                                                                                                                                ; LABCELL_X51_Y30_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:4:sprite|sp_data_d~375                                                                                                                                ; LABCELL_X51_Y30_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|attrib[0]~0                                                                                                                                  ; LABCELL_X67_Y19_N54                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|out_color[3]~0                                                                                                                               ; LABCELL_X30_Y7_N24                           ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|pos_ix[3]~0                                                                                                                                  ; LABCELL_X70_Y19_N27                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|pos_x[0]~0                                                                                                                                   ; LABCELL_X71_Y19_N15                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|pos_y[0]~0                                                                                                                                   ; LABCELL_X71_Y19_N54                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~344                                                                                                                                ; LABCELL_X30_Y9_N36                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~345                                                                                                                                ; LABCELL_X30_Y9_N54                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~346                                                                                                                                ; LABCELL_X31_Y9_N3                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~347                                                                                                                                ; LABCELL_X30_Y9_N3                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~348                                                                                                                                ; LABCELL_X31_Y9_N15                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~349                                                                                                                                ; LABCELL_X31_Y9_N21                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~350                                                                                                                                ; LABCELL_X31_Y9_N27                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~351                                                                                                                                ; LABCELL_X30_Y9_N33                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~352                                                                                                                                ; LABCELL_X30_Y9_N39                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~353                                                                                                                                ; LABCELL_X30_Y9_N30                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~354                                                                                                                                ; LABCELL_X31_Y9_N39                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~355                                                                                                                                ; LABCELL_X30_Y9_N48                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~356                                                                                                                                ; LABCELL_X30_Y9_N15                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~357                                                                                                                                ; LABCELL_X30_Y9_N51                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~358                                                                                                                                ; LABCELL_X30_Y9_N42                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~359                                                                                                                                ; LABCELL_X30_Y9_N6                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~360                                                                                                                                ; LABCELL_X31_Y9_N42                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~361                                                                                                                                ; LABCELL_X31_Y9_N36                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~362                                                                                                                                ; LABCELL_X30_Y9_N24                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~363                                                                                                                                ; LABCELL_X30_Y9_N12                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~364                                                                                                                                ; LABCELL_X30_Y9_N0                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~365                                                                                                                                ; LABCELL_X31_Y9_N6                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~366                                                                                                                                ; LABCELL_X30_Y9_N27                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~367                                                                                                                                ; LABCELL_X30_Y9_N18                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~368                                                                                                                                ; LABCELL_X30_Y9_N21                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~369                                                                                                                                ; LABCELL_X30_Y9_N45                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~370                                                                                                                                ; LABCELL_X31_Y9_N24                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~371                                                                                                                                ; LABCELL_X31_Y9_N9                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~372                                                                                                                                ; LABCELL_X30_Y9_N57                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~373                                                                                                                                ; LABCELL_X30_Y9_N9                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~374                                                                                                                                ; LABCELL_X31_Y9_N12                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:5:sprite|sp_data_d~375                                                                                                                                ; LABCELL_X31_Y9_N18                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|attrib[0]~0                                                                                                                                  ; MLABCELL_X52_Y15_N30                         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|out_color[1]~0                                                                                                                               ; LABCELL_X40_Y10_N18                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|pos_ix[3]~0                                                                                                                                  ; LABCELL_X70_Y18_N12                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|pos_x[0]~0                                                                                                                                   ; LABCELL_X70_Y18_N54                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|pos_y[0]~0                                                                                                                                   ; MLABCELL_X72_Y18_N24                         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~344                                                                                                                                ; LABCELL_X43_Y9_N48                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~345                                                                                                                                ; LABCELL_X45_Y12_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~346                                                                                                                                ; LABCELL_X45_Y12_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~347                                                                                                                                ; LABCELL_X43_Y9_N36                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~348                                                                                                                                ; LABCELL_X43_Y10_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~349                                                                                                                                ; MLABCELL_X39_Y9_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~350                                                                                                                                ; LABCELL_X45_Y12_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~351                                                                                                                                ; MLABCELL_X39_Y9_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~352                                                                                                                                ; LABCELL_X45_Y12_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~353                                                                                                                                ; LABCELL_X45_Y12_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~354                                                                                                                                ; LABCELL_X45_Y12_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~355                                                                                                                                ; LABCELL_X45_Y12_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~356                                                                                                                                ; LABCELL_X43_Y9_N27                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~357                                                                                                                                ; LABCELL_X45_Y12_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~358                                                                                                                                ; LABCELL_X46_Y9_N30                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~359                                                                                                                                ; LABCELL_X51_Y10_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~360                                                                                                                                ; LABCELL_X43_Y9_N6                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~361                                                                                                                                ; LABCELL_X42_Y12_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~362                                                                                                                                ; LABCELL_X43_Y10_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~363                                                                                                                                ; LABCELL_X45_Y12_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~364                                                                                                                                ; LABCELL_X46_Y9_N39                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~365                                                                                                                                ; LABCELL_X45_Y12_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~366                                                                                                                                ; LABCELL_X43_Y9_N42                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~367                                                                                                                                ; LABCELL_X42_Y12_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~368                                                                                                                                ; LABCELL_X43_Y9_N15                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~369                                                                                                                                ; LABCELL_X45_Y12_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~370                                                                                                                                ; LABCELL_X43_Y9_N33                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~371                                                                                                                                ; LABCELL_X46_Y9_N21                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~372                                                                                                                                ; MLABCELL_X39_Y15_N6                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~373                                                                                                                                ; LABCELL_X43_Y10_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~374                                                                                                                                ; LABCELL_X45_Y12_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:6:sprite|sp_data_d~375                                                                                                                                ; LABCELL_X43_Y10_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|attrib[0]~0                                                                                                                                  ; LABCELL_X50_Y23_N0                           ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|out_color[2]~0                                                                                                                               ; LABCELL_X36_Y27_N18                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|pos_ix[3]~0                                                                                                                                  ; LABCELL_X67_Y23_N24                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|pos_x[0]~0                                                                                                                                   ; LABCELL_X67_Y23_N48                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|pos_y[0]~0                                                                                                                                   ; LABCELL_X67_Y23_N45                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~344                                                                                                                                ; LABCELL_X37_Y27_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~345                                                                                                                                ; MLABCELL_X39_Y28_N30                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~346                                                                                                                                ; LABCELL_X37_Y27_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~347                                                                                                                                ; LABCELL_X37_Y27_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~348                                                                                                                                ; MLABCELL_X39_Y28_N18                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~349                                                                                                                                ; LABCELL_X37_Y27_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~350                                                                                                                                ; LABCELL_X37_Y27_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~351                                                                                                                                ; LABCELL_X37_Y27_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~352                                                                                                                                ; LABCELL_X37_Y27_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~353                                                                                                                                ; LABCELL_X37_Y27_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~354                                                                                                                                ; LABCELL_X37_Y27_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~355                                                                                                                                ; LABCELL_X37_Y27_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~356                                                                                                                                ; MLABCELL_X39_Y28_N36                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~357                                                                                                                                ; MLABCELL_X39_Y28_N12                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~358                                                                                                                                ; LABCELL_X37_Y27_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~359                                                                                                                                ; MLABCELL_X39_Y28_N39                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~360                                                                                                                                ; MLABCELL_X39_Y26_N6                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~361                                                                                                                                ; MLABCELL_X39_Y28_N33                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~362                                                                                                                                ; LABCELL_X37_Y27_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~363                                                                                                                                ; LABCELL_X37_Y27_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~364                                                                                                                                ; MLABCELL_X39_Y28_N48                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~365                                                                                                                                ; MLABCELL_X39_Y28_N21                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~366                                                                                                                                ; LABCELL_X43_Y28_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~367                                                                                                                                ; LABCELL_X45_Y25_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~368                                                                                                                                ; LABCELL_X43_Y28_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~369                                                                                                                                ; LABCELL_X37_Y27_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~370                                                                                                                                ; MLABCELL_X39_Y28_N42                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~371                                                                                                                                ; LABCELL_X37_Y27_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~372                                                                                                                                ; LABCELL_X37_Y27_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~373                                                                                                                                ; MLABCELL_X39_Y26_N36                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~374                                                                                                                                ; MLABCELL_X39_Y28_N45                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:7:sprite|sp_data_d~375                                                                                                                                ; LABCELL_X37_Y27_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|attrib[0]~0                                                                                                                                  ; LABCELL_X66_Y23_N12                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|out_color[1]~0                                                                                                                               ; MLABCELL_X28_Y31_N18                         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|pos_ix[3]~0                                                                                                                                  ; LABCELL_X67_Y22_N51                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|pos_x[0]~0                                                                                                                                   ; LABCELL_X67_Y22_N54                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|pos_y[0]~0                                                                                                                                   ; LABCELL_X68_Y22_N30                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~344                                                                                                                                ; LABCELL_X30_Y30_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~345                                                                                                                                ; LABCELL_X30_Y30_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~346                                                                                                                                ; LABCELL_X30_Y30_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~347                                                                                                                                ; LABCELL_X30_Y30_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~348                                                                                                                                ; LABCELL_X30_Y30_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~349                                                                                                                                ; LABCELL_X31_Y30_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~350                                                                                                                                ; LABCELL_X30_Y30_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~351                                                                                                                                ; LABCELL_X30_Y30_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~352                                                                                                                                ; LABCELL_X31_Y30_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~353                                                                                                                                ; LABCELL_X30_Y30_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~354                                                                                                                                ; LABCELL_X30_Y30_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~355                                                                                                                                ; LABCELL_X30_Y30_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~356                                                                                                                                ; LABCELL_X31_Y30_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~357                                                                                                                                ; LABCELL_X31_Y30_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~358                                                                                                                                ; LABCELL_X31_Y30_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~359                                                                                                                                ; LABCELL_X31_Y30_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~360                                                                                                                                ; LABCELL_X30_Y30_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~361                                                                                                                                ; LABCELL_X30_Y30_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~362                                                                                                                                ; LABCELL_X30_Y30_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~363                                                                                                                                ; LABCELL_X30_Y30_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~364                                                                                                                                ; LABCELL_X30_Y30_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~365                                                                                                                                ; LABCELL_X31_Y30_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~366                                                                                                                                ; LABCELL_X31_Y30_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~367                                                                                                                                ; LABCELL_X31_Y30_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~368                                                                                                                                ; LABCELL_X30_Y30_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~369                                                                                                                                ; LABCELL_X30_Y30_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~370                                                                                                                                ; LABCELL_X31_Y30_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~371                                                                                                                                ; LABCELL_X31_Y30_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~372                                                                                                                                ; LABCELL_X30_Y30_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~373                                                                                                                                ; LABCELL_X30_Y30_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~374                                                                                                                                ; LABCELL_X31_Y26_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:8:sprite|sp_data_d~375                                                                                                                                ; LABCELL_X30_Y30_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|attrib[0]~0                                                                                                                                  ; LABCELL_X67_Y19_N42                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|out_color[0]~0                                                                                                                               ; LABCELL_X33_Y14_N12                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|pos_ix[3]~0                                                                                                                                  ; LABCELL_X66_Y18_N42                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|pos_x[0]~0                                                                                                                                   ; MLABCELL_X72_Y18_N42                         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|pos_y[0]~0                                                                                                                                   ; LABCELL_X66_Y18_N57                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~344                                                                                                                                ; LABCELL_X30_Y11_N6                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~345                                                                                                                                ; LABCELL_X30_Y11_N36                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~346                                                                                                                                ; LABCELL_X30_Y11_N51                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~347                                                                                                                                ; LABCELL_X31_Y14_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~348                                                                                                                                ; MLABCELL_X34_Y12_N39                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~349                                                                                                                                ; LABCELL_X30_Y11_N12                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~350                                                                                                                                ; LABCELL_X35_Y15_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~351                                                                                                                                ; LABCELL_X30_Y11_N15                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~352                                                                                                                                ; LABCELL_X30_Y11_N42                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~353                                                                                                                                ; LABCELL_X30_Y11_N48                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~354                                                                                                                                ; LABCELL_X30_Y11_N0                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~355                                                                                                                                ; LABCELL_X30_Y11_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~356                                                                                                                                ; LABCELL_X35_Y11_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~357                                                                                                                                ; LABCELL_X30_Y11_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~358                                                                                                                                ; LABCELL_X30_Y11_N18                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~359                                                                                                                                ; LABCELL_X30_Y11_N3                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~360                                                                                                                                ; MLABCELL_X34_Y12_N33                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~361                                                                                                                                ; MLABCELL_X34_Y12_N57                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~362                                                                                                                                ; LABCELL_X30_Y11_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~363                                                                                                                                ; LABCELL_X35_Y15_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~364                                                                                                                                ; MLABCELL_X34_Y12_N54                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~365                                                                                                                                ; LABCELL_X35_Y11_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~366                                                                                                                                ; MLABCELL_X34_Y12_N0                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~367                                                                                                                                ; MLABCELL_X34_Y12_N6                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~368                                                                                                                                ; LABCELL_X30_Y11_N57                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~369                                                                                                                                ; LABCELL_X30_Y11_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~370                                                                                                                                ; LABCELL_X30_Y11_N30                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~371                                                                                                                                ; LABCELL_X30_Y11_N33                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~372                                                                                                                                ; LABCELL_X30_Y11_N45                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~373                                                                                                                                ; LABCELL_X30_Y11_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~374                                                                                                                                ; LABCELL_X30_Y11_N24                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprite:\sprites:9:sprite|sp_data_d~375                                                                                                                                ; MLABCELL_X34_Y12_N45                         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprom_a2_we_n~0                                                                                                                                                       ; LABCELL_X45_Y33_N24                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprom_a3_we_n~0                                                                                                                                                       ; LABCELL_X45_Y33_N51                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprom_a5_we_n~0                                                                                                                                                       ; LABCELL_X45_Y33_N48                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprom_a6_we_n~0                                                                                                                                                       ; LABCELL_X45_Y33_N6                           ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|sprom_adr[0]~0                                                                                                                                                        ; LABCELL_X55_Y25_N24                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|tmp_pal_nr[0]~0                                                                                                                                                       ; LABCELL_X74_Y22_N24                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|trom_1_we_n~0                                                                                                                                                         ; LABCELL_X43_Y33_N57                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|trom_2_we_n~0                                                                                                                                                         ; LABCELL_X45_Y33_N45                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|trom_3_we_n~1                                                                                                                                                         ; LABCELL_X43_Y33_N54                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|trom_4_we_n~1                                                                                                                                                         ; LABCELL_X45_Y33_N42                          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|trom_adr[12]~0                                                                                                                                                        ; LABCELL_X48_Y23_N15                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|trom_ctrl[4]~1                                                                                                                                                        ; LABCELL_X73_Y24_N12                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|tiamc1:tiamc1|video:video|vid_gen~0                                                                                                                                                             ; LABCELL_X73_Y14_N33                          ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hcalc[1]~0                                                                                                                                                                                              ; LABCELL_X37_Y51_N57                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_height~2                                                                                                                                                                                           ; LABCELL_X37_Y52_N30                          ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_tx_clk                                                                                                                                                                                             ; CLKSEL_X42_Y0_N5                             ; 82      ; Clock                                               ; yes    ; Global Clock         ; GCLK5            ; --                        ; --            ; --            ; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; comb~20        ; VCC            ;
; hdmi_width~3                                                                                                                                                                                            ; MLABCELL_X28_Y50_N0                          ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hmini[11]~0                                                                                                                                                                                             ; LABCELL_X37_Y51_N51                          ; 48      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; io_uio                                                                                                                                                                                                  ; LABCELL_X24_Y51_N48                          ; 119     ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; led_overtake[0]~0                                                                                                                                                                                       ; LABCELL_X31_Y48_N18                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|WideNand0                                                                                                                                                                             ; LABCELL_X50_Y6_N42                           ; 31      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|btn[1]~1                                                                                                                                                                              ; LABCELL_X48_Y6_N24                           ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|din[4]~1                                                                                                                                                                              ; LABCELL_X50_Y6_N45                           ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|i2c:i2c|LessThan0~5                                                                                                                                                                   ; MLABCELL_X52_Y1_N48                          ; 25      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|i2c:i2c|always1~0                                                                                                                                                                     ; LABCELL_X50_Y6_N36                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|Equal10~11                                                                                                                                                                                 ; LABCELL_X19_Y47_N6                           ; 27      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|WideNand0                                                                                                                                                                                  ; LABCELL_X22_Y48_N6                           ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|WideNand1                                                                                                                                                                                  ; LABCELL_X19_Y47_N0                           ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always1~0                                                                                                                                                                                  ; LABCELL_X17_Y50_N39                          ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always1~1                                                                                                                                                                                  ; LABCELL_X19_Y51_N15                          ; 28      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always3~12                                                                                                                                                                                 ; LABCELL_X24_Y48_N33                          ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always3~8                                                                                                                                                                                  ; LABCELL_X19_Y48_N33                          ; 79      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|bcnt[1]~0                                                                                                                                                                                  ; LABCELL_X16_Y45_N27                          ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|bcnt[1]~1                                                                                                                                                                                  ; LABCELL_X16_Y45_N30                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|ce_pix                                                                                                                                                                                     ; FF_X16_Y50_N38                               ; 409     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|cmd[7]~1                                                                                                                                                                                   ; LABCELL_X16_Y45_N57                          ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|h_osd_start[15]~1                                                                                                                                                                          ; LABCELL_X19_Y48_N57                          ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|info                                                                                                                                                                                       ; FF_X16_Y45_N2                                ; 111     ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infoh[3]~0                                                                                                                                                                                 ; LABCELL_X13_Y46_N18                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infow[3]~0                                                                                                                                                                                 ; LABCELL_X13_Y46_N6                           ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infox[0]~4                                                                                                                                                                                 ; LABCELL_X13_Y46_N9                           ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infoy[0]~0                                                                                                                                                                                 ; LABCELL_X13_Y46_N48                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|osd_buffer~0                                                                                                                                                                               ; LABCELL_X16_Y45_N24                          ; 4       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|osd_vcnt[18]~14                                                                                                                                                                            ; LABCELL_X18_Y46_N3                           ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|pixcnt[1]~0                                                                                                                                                                                ; LABCELL_X17_Y50_N51                          ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|pixsz~4                                                                                                                                                                                    ; LABCELL_X19_Y50_N48                          ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|rot[0]~1                                                                                                                                                                                   ; LABCELL_X13_Y46_N21                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|v_cnt[0]~4                                                                                                                                                                                 ; LABCELL_X24_Y48_N6                           ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|Equal10~11                                                                                                                                                                                  ; LABCELL_X9_Y50_N42                           ; 34      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|WideNand0                                                                                                                                                                                   ; LABCELL_X10_Y50_N18                          ; 28      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|WideNand1                                                                                                                                                                                   ; LABCELL_X19_Y52_N42                          ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always1~0                                                                                                                                                                                   ; LABCELL_X10_Y57_N9                           ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always1~1                                                                                                                                                                                   ; LABCELL_X10_Y57_N6                           ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always3~11                                                                                                                                                                                  ; MLABCELL_X8_Y49_N39                          ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always3~6                                                                                                                                                                                   ; LABCELL_X9_Y49_N36                           ; 74      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|bcnt[6]~0                                                                                                                                                                                   ; LABCELL_X24_Y51_N42                          ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|bcnt[6]~1                                                                                                                                                                                   ; LABCELL_X24_Y51_N45                          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|ce_pix                                                                                                                                                                                      ; FF_X12_Y56_N38                               ; 408     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|cmd[6]~1                                                                                                                                                                                    ; LABCELL_X24_Y51_N0                           ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|h_osd_start[13]~0                                                                                                                                                                           ; LABCELL_X11_Y51_N3                           ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|info                                                                                                                                                                                        ; FF_X24_Y51_N11                               ; 85      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infoh[3]~0                                                                                                                                                                                  ; MLABCELL_X21_Y51_N42                         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infow[3]~0                                                                                                                                                                                  ; LABCELL_X24_Y49_N33                          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infox[0]~4                                                                                                                                                                                  ; LABCELL_X23_Y50_N33                          ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infoy[0]~0                                                                                                                                                                                  ; LABCELL_X27_Y49_N33                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_buffer~0                                                                                                                                                                                ; LABCELL_X24_Y51_N30                          ; 4       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_mux                                                                                                                                                                                     ; FF_X50_Y7_N38                                ; 21      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_vcnt[20]~15                                                                                                                                                                             ; LABCELL_X17_Y52_N12                          ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|pixcnt[0]~0                                                                                                                                                                                 ; LABCELL_X10_Y57_N18                          ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|pixsz~3                                                                                                                                                                                     ; LABCELL_X11_Y56_N48                          ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|rot[0]~1                                                                                                                                                                                    ; MLABCELL_X21_Y51_N48                         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|v_cnt[7]~1                                                                                                                                                                                  ; LABCELL_X7_Y53_N6                            ; 27      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y63_N1                   ; 1551    ; Clock                                               ; yes    ; Global Clock         ; GCLK15           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[6]~1                                              ; MLABCELL_X8_Y8_N42                           ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~44                                             ; MLABCELL_X3_Y7_N36                           ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~45                                             ; LABCELL_X1_Y6_N30                            ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[1]~0                             ; MLABCELL_X3_Y7_N39                           ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[12]~0                            ; LABCELL_X1_Y6_N33                            ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]~0    ; LABCELL_X9_Y10_N36                           ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]~1    ; LABCELL_X9_Y10_N33                           ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~0 ; MLABCELL_X8_Y10_N51                          ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~1 ; MLABCELL_X8_Y10_N54                          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|int_dprio_init_done~0     ; LABCELL_X1_Y5_N30                            ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|rst_n[1]                  ; FF_X11_Y8_N53                                ; 9       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[0]~0                        ; LABCELL_X2_Y1_N42                            ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[0]~1                        ; LABCELL_X2_Y1_N30                            ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset                               ; LABCELL_X4_Y10_N48                           ; 505     ; Async. clear, Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][4]~5                                          ; LABCELL_X12_Y4_N39                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[11][6]~7                                         ; LABCELL_X11_Y6_N6                            ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[13][6]~9                                         ; LABCELL_X11_Y6_N9                            ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[14][3]~8                                         ; LABCELL_X11_Y6_N48                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[15][3]~1                                         ; LABCELL_X11_Y6_N51                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[16][3]~0                                         ; MLABCELL_X6_Y2_N36                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[17][6]~10                                        ; MLABCELL_X6_Y2_N39                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[1][1]~4                                          ; MLABCELL_X6_Y2_N57                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[2][4]~3                                          ; LABCELL_X11_Y6_N21                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[5][3]~6                                          ; LABCELL_X12_Y4_N18                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[8][6]~2                                          ; LABCELL_X11_Y6_N12                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[12][3]~5                                         ; LABCELL_X11_Y6_N45                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[3][3]~2                                          ; LABCELL_X11_Y6_N36                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[4][6]~1                                          ; LABCELL_X12_Y4_N9                            ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[6][0]~0                                          ; LABCELL_X11_Y6_N33                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[7][1]~3                                          ; LABCELL_X11_Y6_N54                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[9][7]~4                                          ; LABCELL_X11_Y6_N15                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[10]~0                               ; LABCELL_X11_Y6_N42                           ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_bwctrl_value[2]~0                                          ; LABCELL_X7_Y9_N18                            ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_lo[2]~0                                              ; LABCELL_X7_Y9_N51                            ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[1]~6                                               ; MLABCELL_X6_Y11_N18                          ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cp_current_value[1]~1                                      ; LABCELL_X4_Y9_N12                            ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_dprio_writedata_0[3]~0                                     ; LABCELL_X7_Y9_N48                            ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_k_value[12]~0                                              ; LABCELL_X7_Y9_N3                             ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_m_cnt_hi[4]~0                                              ; LABCELL_X7_Y9_N6                             ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_hi[4]~0                                              ; MLABCELL_X8_Y9_N3                            ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[15]~0                                           ; LABCELL_X7_Y9_N21                            ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 3498    ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Delay~0                                                                                                                                                                       ; LABCELL_X17_Y42_N12                          ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Delay~1                                                                                                                                                                       ; LABCELL_X17_Y42_N33                          ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~14                                                                                                                                                                    ; LABCELL_X11_Y18_N57                          ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~16                                                                                                                                                                    ; LABCELL_X10_Y18_N39                          ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~17                                                                                                                                                                    ; LABCELL_X10_Y18_N42                          ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Schmurtz~4                                                                                                                                                                    ; LABCELL_X13_Y12_N0                           ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|col[3]~2                                                                                                                                                                      ; LABCELL_X13_Y14_N30                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|cpt[1]~1                                                                                                                                                                      ; LABCELL_X13_Y12_N54                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|expand                                                                                                                                                                        ; FF_X13_Y17_N56                               ; 25      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|i_delay[1]~6                                                                                                                                                                  ; LABCELL_X16_Y42_N39                          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|i_line[11]~0                                                                                                                                                                  ; LABCELL_X17_Y42_N51                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|ifsize[23]~0                                                                                                                                                                  ; LABCELL_X11_Y18_N30                          ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|logcpt[4]~2                                                                                                                                                                   ; LABCELL_X10_Y18_N33                          ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac[31]~2                                                                                                                                                                   ; LABCELL_X13_Y12_N27                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac[40]~18                                                                                                                                                                  ; LABCELL_X13_Y12_N24                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_mem[31]~0                                                                                                                                                               ; LABCELL_X13_Y12_N9                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_mem[40]~1                                                                                                                                                               ; LABCELL_X13_Y12_N3                           ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_ref[0]~0                                                                                                                                                                ; LABCELL_X13_Y12_N21                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_ref[32]~1                                                                                                                                                               ; LABCELL_X13_Y12_N18                          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mul[15]~0                                                                                                                                                                     ; LABCELL_X13_Y12_N6                           ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|offset[23]~0                                                                                                                                                                  ; LABCELL_X11_Y18_N45                          ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|ofsize[21]~0                                                                                                                                                                  ; LABCELL_X10_Y18_N9                           ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|osize[23]~0                                                                                                                                                                   ; LABCELL_X11_Y18_N33                          ; 48      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|osizep[22]~0                                                                                                                                                                  ; LABCELL_X10_Y18_N51                          ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|pdata[15]~0                                                                                                                                                                   ; LABCELL_X7_Y12_N54                           ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|state.sW1                                                                                                                                                                     ; FF_X8_Y12_N14                                ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|state.sW5                                                                                                                                                                     ; FF_X7_Y12_N14                                ; 21      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|sync                                                                                                                                                                          ; FF_X11_Y18_N32                               ; 36      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_freq[4]~0                                                                                                                                                                ; LABCELL_X11_Y18_N6                           ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_freq[5]~4                                                                                                                                                                ; LABCELL_X10_Y17_N39                          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_phase[4]~1                                                                                                                                                               ; LABCELL_X10_Y17_N6                           ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|up_v~1                                                                                                                                                                        ; LABCELL_X13_Y12_N12                          ; 48      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; reset_req                                                                                                                                                                                               ; FF_X48_Y49_N38                               ; 245     ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scaler_flt[0]~0                                                                                                                                                                                         ; LABCELL_X31_Y48_N54                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scaler_out                                                                                                                                                                                              ; FF_X31_Y46_N41                               ; 397     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scanlines:VGA_scanlines|ce_out                                                                                                                                                                          ; FF_X36_Y65_N20                               ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|always0~0                                                                                                                                                                    ; LABCELL_X33_Y48_N15                          ; 19      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|always0~2                                                                                                                                                                    ; LABCELL_X30_Y47_N57                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|hmax[0]~0                                                                                                                                                                    ; LABCELL_X37_Y46_N48                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|idx[0]~0                                                                                                                                                                     ; LABCELL_X37_Y46_N54                          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|m_enable~0                                                                                                                                                                   ; LABCELL_X37_Y46_N57                          ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|mask_2x                                                                                                                                                                      ; FF_X34_Y46_N38                               ; 18      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|mask_lut~0                                                                                                                                                                   ; LABCELL_X37_Y46_N51                          ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|vcount[1]~2                                                                                                                                                                  ; LABCELL_X33_Y47_N39                          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|vmax[3]~0                                                                                                                                                                    ; LABCELL_X37_Y46_N33                          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask_data[0]~0                                                                                                                                                                                    ; LABCELL_X31_Y46_N54                          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask_data[14]                                                                                                                                                                                     ; FF_X37_Y46_N38                               ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; state[1]                                                                                                                                                                                                ; FF_X37_Y51_N14                               ; 55      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; state[2]                                                                                                                                                                                                ; FF_X37_Y51_N56                               ; 68      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_h|always0~0                                                                                                                                                                               ; LABCELL_X37_Y35_N54                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_h|always0~1                                                                                                                                                                               ; LABCELL_X37_Y35_N39                          ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_h|always0~2                                                                                                                                                                               ; LABCELL_X36_Y35_N57                          ; 38      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_v|always0~0                                                                                                                                                                               ; LABCELL_X63_Y3_N21                           ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_v|always0~1                                                                                                                                                                               ; LABCELL_X63_Y3_N3                            ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_v|always0~2                                                                                                                                                                               ; LABCELL_X63_Y3_N18                           ; 42      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_line[11]~0                                                                                                                                                                                         ; LABCELL_X46_Y42_N57                          ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_line[11]~1                                                                                                                                                                                         ; LABCELL_X43_Y49_N45                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|comb~0                                                                                                                                                                            ; LABCELL_X35_Y49_N15                          ; 92      ; Clock enable, Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|rem[37]~0                                                                                                                                                           ; LABCELL_X37_Y49_N45                          ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[11]~0                                                                                                                                                        ; LABCELL_X37_Y49_N51                          ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[19]~0                                                                                                                                                        ; MLABCELL_X34_Y49_N39                         ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|LessThan0~3                                                                                                                                                                          ; LABCELL_X37_Y37_N36                          ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_ram2|address_latch[0]~0                                                                                                              ; LABCELL_X48_Y55_N54                          ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|address_latch[0]~0                                                                                                              ; LABCELL_X48_Y56_N57                          ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|burst_write_start~0                                                                                                             ; MLABCELL_X47_Y56_N15                         ; 38      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|on_write_transaction~0                                                                                                          ; MLABCELL_X47_Y56_N12                         ; 36      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_burstcounter[2]~0                                                                                                         ; LABCELL_X45_Y56_N42                          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminate_counter[3]~10                                                                                                   ; LABCELL_X46_Y56_N54                          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|ram2_reset_1                                                                                                                                                                         ; FF_X48_Y55_N20                               ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                                                                                                          ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 733     ; Clock                                               ; yes    ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|intermediate[21]                                                                                                                          ; HPSINTERFACEFPGA2SDRAM_X52_Y53_N111          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|vbuf_reset_1                                                                                                                                                                         ; FF_X48_Y56_N11                               ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vcnt[7]~3                                                                                                                                                                                               ; MLABCELL_X52_Y6_N54                          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vde~5                                                                                                                                                                                                   ; LABCELL_X51_Y6_N21                           ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vol_att[2]~0                                                                                                                                                                                            ; LABCELL_X31_Y48_N57                          ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vol_att[4]                                                                                                                                                                                              ; FF_X43_Y46_N14                               ; 34      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vs_line[11]~2                                                                                                                                                                                           ; LABCELL_X33_Y46_N39                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vsz[0]~0                                                                                                                                                                                                ; LABCELL_X51_Y6_N39                           ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; wcalc[5]~0                                                                                                                                                                                              ; LABCELL_X37_Y51_N15                          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Name                                                                                                             ; Location                                     ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                                    ; Input Clock 3                                                            ; Clock Select 0 ; Clock Select 1 ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; FPGA_CLK1_50                                                                                                     ; PIN_V11                                      ; 1147    ; Global Clock         ; GCLK2            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK2_50                                                                                                     ; PIN_Y13                                      ; 170     ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_sck                                                                                                         ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 131     ; Regional Clock       ; RCLK80           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                         ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 22351   ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_tx_clk                                                                                                      ; CLKSEL_X42_Y0_N5                             ; 82      ; Global Clock         ; GCLK5            ; --                        ; --            ; --            ; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; comb~20        ; VCC            ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]                         ; PLLOUTPUTCOUNTER_X0_Y63_N1                   ; 1551    ; Global Clock         ; GCLK15           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 3498    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                       ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 32      ; Global Clock         ; GCLK11           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                   ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 733     ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; emu:emu|tiamc1:tiamc1|Equal0~4                                                                                                                                            ; 554     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a0                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a1                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a2                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a3                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a4                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a5                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a6                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a7                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a0                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a1                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a2                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a3                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a4                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a5                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a6                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a7                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a0                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a1                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a2                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a3                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a4                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a5                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a6                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a7                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a0                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a1                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a2                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a3                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a4                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a5                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a6                                                       ; 512     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ram_block1a7                                                       ; 512     ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset ; 505     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                      ; Location                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_a0v:auto_generated|altsyncram_hu91:altsyncram5|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 11           ; 14           ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 154   ; 14                          ; 11                          ; 14                          ; 11                          ; 154                 ; 1           ; 0          ; None                                     ; M10K_X14_Y63_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 24           ; 4            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 96    ; 4                           ; 24                          ; 4                           ; 24                          ; 96                  ; 1           ; 0          ; None                                     ; M10K_X14_Y57_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0          ; None                                     ; M10K_X49_Y68_N0, M10K_X49_Y67_N0, M10K_X49_Y66_N0, M10K_X49_Y65_N0                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:i_mem[0].r[7]__1|altsyncram_89q1:auto_generated|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                     ; M10K_X38_Y69_N0, M10K_X38_Y68_N0, M10K_X41_Y69_N0, M10K_X38_Y67_N0, M10K_X41_Y67_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 40           ; 256          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 10240 ; 256                         ; 40                          ; 256                         ; 40                          ; 10240               ; 1           ; 0          ; None                                     ; M10K_X38_Y57_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0          ; None                                     ; M10K_X41_Y62_N0, M10K_X41_Y61_N0, M10K_X41_Y60_N0, M10K_X41_Y59_N0                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:o_h_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 40           ; 256          ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 10240 ; 256                         ; 40                          ; 256                         ; 40                          ; 10240               ; 1           ; 0          ; None                                     ; M10K_X38_Y58_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                     ; M10K_X14_Y62_N0, M10K_X26_Y63_N0, M10K_X26_Y62_N0, M10K_X26_Y54_N0, M10K_X14_Y54_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                     ; M10K_X14_Y59_N0, M10K_X26_Y57_N0, M10K_X26_Y59_N0, M10K_X26_Y55_N0, M10K_X14_Y58_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                     ; M10K_X14_Y60_N0, M10K_X26_Y56_N0, M10K_X26_Y60_N0, M10K_X26_Y53_N0, M10K_X14_Y53_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                     ; M10K_X14_Y61_N0, M10K_X26_Y58_N0, M10K_X26_Y61_N0, M10K_X14_Y55_N0, M10K_X14_Y56_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; ascal:ascal|altsyncram:o_v_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 40           ; 256          ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 10240 ; 256                         ; 40                          ; 256                         ; 40                          ; 10240               ; 1           ; 0          ; None                                     ; M10K_X38_Y56_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; ascal:ascal|altsyncram:pal1_mem_rtl_0|altsyncram_2aj1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 48           ; 128          ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 6144  ; 128                         ; 48                          ; 128                         ; 48                          ; 6144                ; 2           ; 0          ; None                                     ; M10K_X38_Y60_N0, M10K_X38_Y61_N0                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; emu:emu|hps_io:hps_io|confstr_rom:confstr_rom|altsyncram:Mux6_rtl_0|altsyncram_ml51:auto_generated|ALTSYNCRAM                 ; AUTO ; ROM              ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792  ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1           ; 0          ; tiamc1.sys_top0.rtl.mif                  ; M10K_X38_Y70_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                    ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char0|altsyncram:ram_rtl_0|altsyncram_a4o1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0          ; db/TIAMC1.ram0_dualsram_9dec6143.hdl.mif ; M10K_X69_Y22_N0, M10K_X69_Y20_N0                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char1|altsyncram:ram_rtl_0|altsyncram_a4o1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0          ; db/TIAMC1.ram0_dualsram_9dec6143.hdl.mif ; M10K_X69_Y21_N0, M10K_X69_Y19_N0                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char2|altsyncram:ram_rtl_0|altsyncram_a4o1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0          ; db/TIAMC1.ram0_dualsram_9dec6143.hdl.mif ; M10K_X69_Y23_N0, M10K_X76_Y19_N0                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_char3|altsyncram:ram_rtl_0|altsyncram_a4o1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0          ; db/TIAMC1.ram0_dualsram_9dec6143.hdl.mif ; M10K_X76_Y21_N0, M10K_X76_Y20_N0                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|dualsram:ram_vid|altsyncram:ram_rtl_0|altsyncram_a4o1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0          ; db/TIAMC1.ram0_dualsram_9dec6143.hdl.mif ; M10K_X76_Y23_N0, M10K_X76_Y22_N0                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_ram|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X76_Y18_N0, M10K_X76_Y25_N0, M10K_X58_Y22_N0, M10K_X69_Y26_N0, M10K_X69_Y24_N0, M10K_X69_Y18_N0, M10K_X76_Y24_N0, M10K_X69_Y25_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g1|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X58_Y23_N0, M10K_X58_Y25_N0, M10K_X26_Y26_N0, M10K_X49_Y25_N0, M10K_X58_Y24_N0, M10K_X58_Y26_N0, M10K_X58_Y27_N0, M10K_X26_Y23_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X14_Y23_N0, M10K_X41_Y25_N0, M10K_X26_Y24_N0, M10K_X38_Y23_N0, M10K_X49_Y26_N0, M10K_X49_Y23_N0, M10K_X49_Y24_N0, M10K_X14_Y25_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X14_Y28_N0, M10K_X41_Y35_N0, M10K_X38_Y28_N0, M10K_X26_Y35_N0, M10K_X38_Y35_N0, M10K_X14_Y31_N0, M10K_X41_Y28_N0, M10K_X14_Y32_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g4|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X14_Y30_N0, M10K_X49_Y29_N0, M10K_X26_Y32_N0, M10K_X26_Y34_N0, M10K_X49_Y31_N0, M10K_X14_Y33_N0, M10K_X49_Y30_N0, M10K_X14_Y29_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X49_Y27_N0, M10K_X49_Y28_N0, M10K_X26_Y27_N0, M10K_X26_Y29_N0, M10K_X38_Y27_N0, M10K_X26_Y31_N0, M10K_X41_Y27_N0, M10K_X26_Y28_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g6|altsyncram:ram_rtl_0|altsyncram_qoc1:auto_generated|ALTSYNCRAM   ; AUTO ; ROM              ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 8192                        ; 8                           ; --                          ; --                          ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X26_Y22_N0, M10K_X14_Y24_N0, M10K_X49_Y22_N0, M10K_X41_Y23_N0, M10K_X41_Y24_N0, M10K_X41_Y22_N0, M10K_X38_Y24_N0, M10K_X14_Y22_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|memcontrol:memcontrol|sram:sram_rom_g7|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X14_Y26_N0, M10K_X41_Y29_N0, M10K_X38_Y29_N0, M10K_X26_Y33_N0, M10K_X38_Y26_N0, M10K_X26_Y30_N0, M10K_X41_Y26_N0, M10K_X14_Y27_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X38_Y18_N0, M10K_X26_Y25_N0, M10K_X26_Y19_N0, M10K_X49_Y20_N0, M10K_X41_Y17_N0, M10K_X26_Y18_N0, M10K_X38_Y19_N0, M10K_X49_Y17_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X26_Y16_N0, M10K_X26_Y20_N0, M10K_X38_Y16_N0, M10K_X41_Y21_N0, M10K_X26_Y21_N0, M10K_X58_Y21_N0, M10K_X26_Y17_N0, M10K_X58_Y17_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a5|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X49_Y16_N0, M10K_X38_Y22_N0, M10K_X41_Y19_N0, M10K_X41_Y20_N0, M10K_X41_Y16_N0, M10K_X38_Y17_N0, M10K_X38_Y20_N0, M10K_X49_Y21_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:sram_rom_a6|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X49_Y18_N0, M10K_X58_Y19_N0, M10K_X38_Y25_N0, M10K_X49_Y19_N0, M10K_X38_Y21_N0, M10K_X58_Y20_N0, M10K_X41_Y18_N0, M10K_X58_Y18_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_1|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X41_Y34_N0, M10K_X58_Y29_N0, M10K_X69_Y29_N0, M10K_X69_Y30_N0, M10K_X58_Y32_N0, M10K_X41_Y30_N0, M10K_X41_Y31_N0, M10K_X58_Y30_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_2|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X49_Y35_N0, M10K_X49_Y36_N0, M10K_X69_Y34_N0, M10K_X69_Y32_N0, M10K_X41_Y36_N0, M10K_X41_Y33_N0, M10K_X41_Y32_N0, M10K_X49_Y32_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_3|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X49_Y34_N0, M10K_X58_Y34_N0, M10K_X69_Y33_N0, M10K_X69_Y31_N0, M10K_X49_Y33_N0, M10K_X38_Y31_N0, M10K_X38_Y33_N0, M10K_X58_Y33_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; emu:emu|tiamc1:tiamc1|video:video|sram:tram_rom_4|altsyncram:ram_rtl_0|altsyncram_mer1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0          ; db/TIAMC1.ram0_sram_5d6c3c52.hdl.mif     ; M10K_X38_Y34_N0, M10K_X58_Y35_N0, M10K_X69_Y28_N0, M10K_X58_Y28_N0, M10K_X58_Y36_N0, M10K_X38_Y30_N0, M10K_X38_Y32_N0, M10K_X58_Y31_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0          ; None                                     ; M10K_X14_Y44_N0, M10K_X14_Y45_N0, M10K_X14_Y46_N0, M10K_X14_Y47_N0                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_0nl1:auto_generated|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0          ; None                                     ; M10K_X26_Y51_N0, M10K_X26_Y49_N0, M10K_X26_Y52_N0, M10K_X26_Y50_N0                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 81           ; 4            ; 81           ; yes                    ; no                      ; yes                    ; yes                     ; 324   ; 4                           ; 81                          ; 4                           ; 81                          ; 324                 ; 3           ; 0          ; None                                     ; M10K_X38_Y55_N0, M10K_X38_Y59_N0, M10K_X38_Y54_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 11           ; 256          ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 2816  ; 256                         ; 11                          ; 256                         ; 11                          ; 2816                ; 1           ; 0          ; None                                     ; M10K_X38_Y46_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; vga_out:vga_out|altshift_taps:din1_rtl_0|shift_taps_ruu:auto_generated|altsyncram_fr91:altsyncram4|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 23           ; 3            ; 23           ; yes                    ; no                      ; yes                    ; yes                     ; 69    ; 3                           ; 23                          ; 3                           ; 23                          ; 69                  ; 1           ; 0          ; None                                     ; M10K_X49_Y11_N0                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_puu:auto_generated|altsyncram_br91:altsyncram4|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 30           ; 3            ; 30           ; yes                    ; no                      ; yes                    ; yes                     ; 90    ; 3                           ; 30                          ; 3                           ; 30                          ; 90                  ; 1           ; 0          ; None                                     ; M10K_X49_Y3_N0                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 1           ;
; Independent 18x18 plus 36         ; 1           ;
; Sum of two 18x18                  ; 22          ;
; Independent 27x27                 ; 7           ;
; Total number of DSP blocks        ; 31          ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 4           ;
; Fixed Point Unsigned Multiplier   ; 13          ;
; Fixed Point Mixed Sign Multiplier ; 36          ;
+-----------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                         ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ascal:ascal|Add35~8                                                          ; Sum of two 18x18          ; DSP_X32_Y71_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add36~8                                                          ; Sum of two 18x18          ; DSP_X32_Y69_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add37~8                                                          ; Sum of two 18x18          ; DSP_X32_Y67_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Mult12~8                                                         ; Two Independent 18x18     ; DSP_X32_Y61_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add30~8                                                          ; Sum of two 18x18          ; DSP_X20_Y67_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add31~8                                                          ; Sum of two 18x18          ; DSP_X20_Y69_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add32~8                                                          ; Sum of two 18x18          ; DSP_X20_Y71_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add228~8                                                         ; Sum of two 18x18          ; DSP_X32_Y53_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add229~8                                                         ; Sum of two 18x18          ; DSP_X32_Y55_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add227~8                                                         ; Sum of two 18x18          ; DSP_X20_Y51_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add226~8                                                         ; Sum of two 18x18          ; DSP_X20_Y53_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add225~8                                                         ; Sum of two 18x18          ; DSP_X32_Y51_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add224~8                                                         ; Sum of two 18x18          ; DSP_X32_Y49_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~mult_hlmac                   ; Independent 18x18 plus 36 ; DSP_X20_Y41_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                          ; Independent 27x27         ; DSP_X20_Y43_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add103~8                                                         ; Sum of two 18x18          ; DSP_X32_Y57_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add102~8                                                         ; Sum of two 18x18          ; DSP_X20_Y57_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add105~8                                                         ; Sum of two 18x18          ; DSP_X32_Y59_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add104~8                                                         ; Sum of two 18x18          ; DSP_X20_Y55_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0|Mult0~172 ; Independent 27x27         ; DSP_X32_Y45_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0|Mult0~513 ; Independent 27x27         ; DSP_X32_Y43_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_1|Mult0~172 ; Independent 27x27         ; DSP_X32_Y39_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_1|Mult0~513 ; Independent 27x27         ; DSP_X32_Y41_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add170~8                                                         ; Sum of two 18x18          ; DSP_X20_Y65_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add171~8                                                         ; Sum of two 18x18          ; DSP_X20_Y63_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add168~8                                                         ; Sum of two 18x18          ; DSP_X32_Y65_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add169~8                                                         ; Sum of two 18x18          ; DSP_X32_Y63_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add166~8                                                         ; Sum of two 18x18          ; DSP_X20_Y61_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add167~8                                                         ; Sum of two 18x18          ; DSP_X20_Y59_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_2|Mult0~8   ; Independent 27x27         ; DSP_X32_Y37_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_2|Mult0~349 ; Independent 27x27         ; DSP_X32_Y35_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 62,369 / 289,320 ( 22 % ) ;
; C12 interconnects                           ; 722 / 13,420 ( 5 % )      ;
; C2 interconnects                            ; 14,357 / 119,108 ( 12 % ) ;
; C4 interconnects                            ; 8,522 / 56,300 ( 15 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 7,455 / 289,320 ( 3 % )   ;
; Global clocks                               ; 8 / 16 ( 50 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 1 / 7 ( 14 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 2 / 6 ( 33 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 225 / 852 ( 26 % )        ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 196 / 408 ( 48 % )        ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 2 / 64 ( 3 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 24 / 32 ( 75 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 22 / 32 ( 69 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 2 / 8 ( 25 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 2 / 8 ( 25 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 1 / 4 ( 25 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 3 / 14 ( 21 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 16,907 / 84,580 ( 20 % )  ;
; Quadrant clocks                             ; 1 / 66 ( 2 % )            ;
; R14 interconnects                           ; 1,024 / 12,676 ( 8 % )    ;
; R14/C12 interconnect drivers                ; 1,431 / 20,720 ( 7 % )    ;
; R3 interconnects                            ; 21,585 / 130,992 ( 16 % ) ;
; R6 interconnects                            ; 34,461 / 266,960 ( 13 % ) ;
; Spine clocks                                ; 40 / 360 ( 11 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                         ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 145       ; 28           ; 145       ; 0            ; 0            ; 145       ; 145       ; 0            ; 145       ; 145       ; 83           ; 0            ; 0            ; 23           ; 0            ; 83           ; 0            ; 0            ; 23           ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 117          ; 0         ; 145          ; 145          ; 0         ; 0         ; 145          ; 0         ; 0         ; 62           ; 145          ; 145          ; 122          ; 145          ; 62           ; 145          ; 145          ; 122          ; 145          ; 80           ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; IO_SCL             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_DE         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[12]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[13]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[14]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[15]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[16]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[17]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[18]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[19]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[20]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[21]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[22]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[23]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_HS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_VS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_L            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_R            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_SPDIF        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_POWER          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_CLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_MOSI        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_SCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_LRCLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_MCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2S           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_CLK        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_USER           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_CS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SCL       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_HDD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_MISO        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CONVST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IO_SDA             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CMD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDCD_SPDIF         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SDA       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_RESET          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_EN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK2_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK3_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_OSD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_USER           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk           ; emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk           ; 1029.7            ;
; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; 639.3             ;
; pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk   ; pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk   ; 121.9             ;
; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; 87.7              ;
; FPGA_CLK1_50                                                                      ; FPGA_CLK1_50                                                                      ; 45.7              ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                               ; Destination Register                                                                                                                         ; Delay Added in ns ;
+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; dv_data[1]                                                                    ; hdmi_dv_data[1]                                                                                                                              ; 1.237             ;
; dv_data[18]                                                                   ; hdmi_dv_data[18]                                                                                                                             ; 1.234             ;
; dv_data[12]                                                                   ; hdmi_dv_data[12]                                                                                                                             ; 1.224             ;
; dv_data[14]                                                                   ; hdmi_dv_data[14]                                                                                                                             ; 1.223             ;
; dv_data[13]                                                                   ; hdmi_dv_data[13]                                                                                                                             ; 1.223             ;
; dv_data[11]                                                                   ; hdmi_dv_data[11]                                                                                                                             ; 1.223             ;
; dv_data[7]                                                                    ; hdmi_dv_data[7]                                                                                                                              ; 1.221             ;
; dv_data[5]                                                                    ; hdmi_dv_data[5]                                                                                                                              ; 1.221             ;
; dv_data[4]                                                                    ; hdmi_dv_data[4]                                                                                                                              ; 1.218             ;
; dv_data[17]                                                                   ; hdmi_dv_data[17]                                                                                                                             ; 1.215             ;
; dv_data[16]                                                                   ; hdmi_dv_data[16]                                                                                                                             ; 1.215             ;
; dv_data[9]                                                                    ; hdmi_dv_data[9]                                                                                                                              ; 1.215             ;
; dv_data[8]                                                                    ; hdmi_dv_data[8]                                                                                                                              ; 1.215             ;
; dv_data[22]                                                                   ; hdmi_dv_data[22]                                                                                                                             ; 1.210             ;
; dv_data[23]                                                                   ; hdmi_dv_data[23]                                                                                                                             ; 1.209             ;
; dv_data[21]                                                                   ; hdmi_dv_data[21]                                                                                                                             ; 1.209             ;
; dv_vs                                                                         ; hdmi_dv_vs                                                                                                                                   ; 1.203             ;
; dv_de                                                                         ; hdmi_dv_de                                                                                                                                   ; 1.197             ;
; dv_data[20]                                                                   ; hdmi_dv_data[20]                                                                                                                             ; 1.196             ;
; dv_data[19]                                                                   ; hdmi_dv_data[19]                                                                                                                             ; 1.196             ;
; dv_hs                                                                         ; hdmi_dv_hs                                                                                                                                   ; 1.054             ;
; dv_data[10]                                                                   ; hdmi_dv_data[10]                                                                                                                             ; 1.039             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[12]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.942             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[27]                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.941             ;
; gp_outr[17]                                                                   ; emu:emu|hps_io:hps_io|ioctl_download                                                                                                         ; 0.929             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[17]                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.925             ;
; rack                                                                          ; emu:emu|hps_io:hps_io|ioctl_download                                                                                                         ; 0.914             ;
; osd:vga_osd|has_cmd                                                           ; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_0nl1:auto_generated|ram_block1a7~porta_we_reg                                             ; 0.896             ;
; osd:vga_osd|rdout[22]                                                         ; vga_out:vga_out|pb_1r[15]                                                                                                                    ; 0.884             ;
; ascal:ascal|o_h_lum_pix.g[1]                                                  ; ascal:ascal|o_poly_lum[7]_OTERM11_OTERM321                                                                                                   ; 0.874             ;
; ascal:ascal|o_vpix_inner[1].r[4]                                              ; ascal:ascal|o_poly_lum[7]_OTERM11_OTERM317                                                                                                   ; 0.862             ;
; osd:hdmi_osd|vs_out                                                           ; vs                                                                                                                                           ; 0.844             ;
; ascal:ascal|o_vpix_inner[1].g[3]                                              ; ascal:ascal|o_poly_lum[7]_OTERM11_OTERM317                                                                                                   ; 0.835             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[20]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.803             ;
; ascal:ascal|o_vpix_inner[1].r[3]                                              ; ascal:ascal|o_poly_lum[7]_OTERM11_OTERM317                                                                                                   ; 0.802             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[25]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.793             ;
; ascal:ascal|o_copy.sCOPY                                                      ; ascal:ascal|o_dshi[0]                                                                                                                        ; 0.763             ;
; ascal:ascal|o_copy.sSHIFT                                                     ; ascal:ascal|o_copyv[0]                                                                                                                       ; 0.754             ;
; ascal:ascal|o_copy.sWAIT                                                      ; ascal:ascal|o_dshi[0]                                                                                                                        ; 0.754             ;
; ascal:ascal|o_dshi[1]                                                         ; ascal:ascal|o_off[1][3]                                                                                                                      ; 0.753             ;
; ascal:ascal|o_hpixq[7][0].b[2]                                                ; ascal:ascal|o_hpixq[8][0].b[2]                                                                                                               ; 0.748             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[35]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.737             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[28]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.734             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[32]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.724             ;
; ascal:ascal|o_dshi[0]                                                         ; ascal:ascal|o_off[1][3]                                                                                                                      ; 0.721             ;
; ascal:ascal|o_vpixq_pre[0].b[3]                                               ; ascal:ascal|o_vpixq[0].b[3]                                                                                                                  ; 0.705             ;
; ascal:ascal|o_hpixq[7][2].r[4]                                                ; ascal:ascal|o_hpixq[8][2].r[4]                                                                                                               ; 0.705             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|TState[0]                            ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|F[4]                                                                                                ; 0.704             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1827 ; ascal:ascal|avl_dw[9]                                                                                                                        ; 0.703             ;
; emu:emu|hps_io:hps_io|fio_block.cmd[6]                                        ; emu:emu|hps_io:hps_io|ioctl_addr[19]                                                                                                         ; 0.693             ;
; osd:vga_osd|rdout[7]                                                          ; vga_out:vga_out|pb_1b[14]                                                                                                                    ; 0.693             ;
; osd:vga_osd|rdout[5]                                                          ; vga_out:vga_out|pb_1b[14]                                                                                                                    ; 0.693             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3807 ; ascal:ascal|avl_wr                                                                                                                           ; 0.693             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3806 ; ascal:ascal|avl_wr                                                                                                                           ; 0.693             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3809 ; ascal:ascal|avl_wr                                                                                                                           ; 0.693             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3808 ; ascal:ascal|avl_wr                                                                                                                           ; 0.693             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[24]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.691             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1835 ; ascal:ascal|avl_dw[17]                                                                                                                       ; 0.691             ;
; ascal:ascal|o_hpixq[7][0].r[1]                                                ; ascal:ascal|o_hpixq[8][0].r[1]                                                                                                               ; 0.690             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[30]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.688             ;
; ascal:ascal|o_hpixq[7][2].b[5]                                                ; ascal:ascal|o_hpixq[8][2].b[5]                                                                                                               ; 0.688             ;
; ascal:ascal|o_hpixq[7][2].g[6]                                                ; ascal:ascal|o_hpixq[8][2].g[6]                                                                                                               ; 0.687             ;
; osd:vga_osd|rdout[4]                                                          ; vga_out:vga_out|pb_1b[14]                                                                                                                    ; 0.686             ;
; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[8]                                ; emu:emu|tiamc1:tiamc1|T8080se:cpu|T80:u0|SP[14]                                                                                              ; 0.686             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[11]                             ; audio_out:audio_out|DC_blocker:dcb_r|y[8]                                                                                                    ; 0.685             ;
; osd:vga_osd|rdout[2]                                                          ; vga_out:vga_out|pb_1b[14]                                                                                                                    ; 0.685             ;
; ascal:ascal|o_hpixq[6][0].g[1]                                                ; ascal:ascal|o_hpixq[7][0].g[1]                                                                                                               ; 0.684             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[12]                             ; audio_out:audio_out|DC_blocker:dcb_r|y[8]                                                                                                    ; 0.683             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[1]                              ; audio_out:audio_out|DC_blocker:dcb_r|y[8]                                                                                                    ; 0.683             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[15]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.678             ;
; ascal:ascal|o_hpixq[7][2].g[7]                                                ; ascal:ascal|o_hpixq[8][2].g[7]                                                                                                               ; 0.674             ;
; ascal:ascal|o_hpixq[6][1].g[6]                                                ; ascal:ascal|o_hpixq[7][1].g[6]                                                                                                               ; 0.674             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[13]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.670             ;
; ascal:ascal|o_radl2[0]                                                        ; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ram_block1a18~portb_address_reg0                                    ; 0.670             ;
; ascal:ascal|o_radl2[2]                                                        ; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ram_block1a18~portb_address_reg0                                    ; 0.670             ;
; ascal:ascal|o_radl2[3]                                                        ; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ram_block1a18~portb_address_reg0                                    ; 0.670             ;
; ascal:ascal|o_radl2[5]                                                        ; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ram_block1a18~portb_address_reg0                                    ; 0.670             ;
; audio_out:audio_out|i2s_ce                                                    ; audio_out:audio_out|i2s:i2s|lrclk                                                                                                            ; 0.669             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[33]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t1[0]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a61~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t1[1]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a62~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t1[4]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a65~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t1[5]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a66~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t1[6]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a67~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t3[3]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a44~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t3[4]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a45~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t3[6]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a47~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t3[7]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a48~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t3[9]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a50~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t2[2]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a53~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t2[3]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a54~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t2[7]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a58~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t0[6]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a77~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_h_poly_phase_a.t0[9]                                            ; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ram_block5a80~porta_datain_reg0 ; 0.669             ;
; ascal:ascal|o_radl1[9]                                                        ; ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated|ram_block1a8~portb_address_reg0                                     ; 0.668             ;
; ascal:ascal|o_radl1[10]                                                       ; ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated|ram_block1a8~portb_address_reg0                                     ; 0.668             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[26]                                   ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                    ; 0.666             ;
; shadowmask:HDMI_shadowmask|g2[7]                                              ; shadowmask:HDMI_shadowmask|g3_x[5]                                                                                                           ; 0.663             ;
; osd:hdmi_osd|hs_out                                                           ; hs                                                                                                                                           ; 0.663             ;
; shadowmask:HDMI_shadowmask|g2[6]                                              ; shadowmask:HDMI_shadowmask|g3_x[5]                                                                                                           ; 0.662             ;
+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "TIAMC1"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning: RST port on the PLL is not properly connected on instance pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga/17.0/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning: RST port on the PLL is not properly connected on instance emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga/17.0/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 7 clocks (6 global, 1 regional)
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 32 fanout uses global clock CLKCTRL_G11
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0 with 937 fanout uses global clock CLKCTRL_G9
    Info (11162): aspi_sck~CLKENA0 with 129 fanout uses regional clock CLKCTRL_R80
        Info (11177): Node drives Regional Clock Region 2 from (45, 0) to (89, 36)
    Info (11162): hdmi_tx_clk~CLKENA0 with 83 fanout uses global clock CLKCTRL_G5
    Info (11162): pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 with 4732 fanout uses global clock CLKCTRL_G6
    Info (11162): pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1562 fanout uses global clock CLKCTRL_G15
    Info (11162): emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 22436 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 1146 fanout uses global clock CLKCTRL_G2
    Info (11162): FPGA_CLK2_50~inputCLKENA0 with 157 fanout uses global clock CLKCTRL_G4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'sys/sys_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 512 -multiply_by 4563 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 512 -multiply_by 4279 -duty_cycle 50.00 -name {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 17 -duty_cycle 50.00 -name {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 63 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 20 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'tiamc1.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll  from: refclkin  to: fbclk
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_762
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_2  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_920
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_7
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_6
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_3  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_4
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_2
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_3  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_0
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 12 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.587 emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   31.746 emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
    Info (332111):  100.000     hdmi_sck
    Info (332111):    2.393 pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.682 pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    6.732 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk
    Info (332111):    2.244 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]
    Info (332111):   10.000      spi_sck
    Info (332111):   10.000 sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 51 registers into blocks of type Block RAM
    Extra Info (176218): Packed 778 registers into blocks of type DSP block
    Extra Info (176218): Packed 27 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 164 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 412 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 26 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:01:02
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 228 registers into blocks of type DSP block
    Extra Info (176220): Created 156 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:01:49
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:58
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X22_Y46 to location X32_Y57
Info (170194): Fitter routing operations ending: elapsed time is 00:02:37
Info (11888): Total time spent on timing analysis during the Fitter is 135.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:28
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 25 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SDIO_DAT[3] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 85
    Info (169065): Pin SDIO_CMD has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 86
    Info (169065): Pin SDRAM_DQ[0] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[1] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[2] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[3] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[4] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[5] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[6] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[7] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[8] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[9] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[10] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[11] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[12] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[13] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[14] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[15] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDIO_DAT[0] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 85
    Info (169065): Pin SDIO_DAT[1] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 85
    Info (169065): Pin SDIO_DAT[2] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 85
    Info (169065): Pin USER_IO[0] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[1] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[3] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[6] has a permanently disabled output enable File: C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/sys/sys_top.v Line: 125
Info (144001): Generated suppressed messages file C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/output_files/TIAMC1.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 7751 megabytes
    Info: Processing ended: Wed May 18 21:55:49 2022
    Info: Elapsed time: 00:13:00
    Info: Total CPU time (on all processors): 00:27:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/aberu/OneDrive/Documents/GitHub/Arcade-TIAMC1_MiSTer/output_files/TIAMC1.fit.smsg.


