# 设计思想和可综合特性

**将硬件设计语言与C语言区分开**

正确的模256计数器

```verilog
module counter(count, clk, reset);
output count;
input clk, reset;
reg [7:0] count;
always @(posedge clk)
	if(!reset) count <= 0;
    else if(count == 8'b11111111) count <= 0;
	else count <= count + 1;
endmodule
```

多路选择器的描述方式：
1. 真值表
2. 逻辑表达式
3. 基本逻辑单元的结构型描述

---

# 组合电路设计

组合电路的设计考虑以下几点：
1. 所用的逻辑器件数目最少，器件的种类最少，且器件间的连线最简单。这样的电路称为“最小化电路”
2. 其次，为了满足速度要求，应使级数尽量少，以减少门电路的延迟，电路的功耗尽可能小，工作时稳定可靠

描述组合逻辑电路有四种方法：结构描述、逻辑代数、真值表、抽象描述

不同的描述方式跟设计者的水平相关

## 数字加法器

加法和乘法可以直接使用，注意控制结果的位宽

### 1位全加器

1. 利用连续赋值语句实现

```verilog
module one_bit_fulladder(sum, c_out, a, b, c_in)
	input a, b, c_in;
	output sum, c_out;
	assign sum = (a ^ b) ^ c_in;
	assign c_out = (a & b) | ((a ^ b) & c_in);
endmodule
```

2. 利用行为描述方式实现

```verilog
module one_bit_fulladder(sum, c_out, a, b, c_in)
	input a, b, c_in;
	output sum, c_out;
	assign {c_out, sum} = a + b + c_in;
endmodule
```

### 异步进位加法器【？】

```verilog
// 8 bit
module eight_bit_fulladder(sum, c_out, a, b, c_in)
	output [7:0] sum;
	output c_out;
	input [7:0] a, b; 
	input c_in;
	assign {c_out, sum} = a + b + c_in;
endmodule
```

### 超前进位加法器

```verilog
//4 bit
module four_bits_fast_adder(sum_out, c_out, a, b, c_in)
	input [3:0] a, b;
	input c_in;
	output [3:0] sum_out;
	output c_out;
	wire [4:0] g, p, c;
	assign c[0] = c_in;
	assign p = a | b;
	assign g = a & b;
	assign c[1] = g[0] | (p[0] & c[0]);
	assign c[2] = g[1] | (p[1] & (g[0] | (p[0] & c[0])));
	assign c[3] = g[2] | (p[2] & (g[1] | (p[1] & (g[0] | (p[0] & c[0])))));
	assign c[4] = g[3] | (p[3] & (g[2] | (p[2] & (g[1] | (p[1] & (g[0] | (p[0] & c[0])))))));
	assign sum_out = p ^ c[3:0];
	assign c_out = c[4];
```

## 数据比较器

```verilog
module four_bits_comp1(F, A, B, C);
	parameter comp_width = 4;
	output [2:0] F;
	input [2:0] C;
	input [comp_width - 1:0] A, B;
	reg [2:0] F;
	always @(A or B or C)
		if (A > B) F = 3'b100;
		else if (A < B) F = 3'b001;
		else F = C;
endmodule
```

## 数据选择器

1. 真值表形式

```verilog
module MUX(out, data, sel);
	output out;
	input [3:0] data;
	input [1:0] sel;
	reg out;
	always @(data or sel)
		case (sel)
			2'b00: out <= data[0];
			2'b01: out <= data[1];
			2'b10: out <= data[2];
			2'b11: out <= data[3];
		endcase
	endmodule
```

2. 逻辑表达式形式

```verilog
module MUX(out, data, sel);
	output out;
	input [3:0] data;
	input [1:0] sel;
	wire w1, w2, w3, w4;
	assign w1 = (~sel[1]) & (~sel[0]) & data[0];
	assign w2 = (~sel[1]) & sel[0] & data[1];
	assign w3 = sel[1] & (~sel[0]) & data[2];
	assign w4 = sel[1] & sel[0] & data[3];
endmodule
```

3. 结构性描述

```verilog
module MUX(out, data, sel);
    output out;
	input [3:0] data;
	input [1:0] sel;
	wire w1, w2, w3, w4, w5, w6;
	not U1(w1, sel[1]), U2(w2, sel[0]);
	and U3(w3, w1, w2, data[0]), U4(w4, w1, sel[0], data[1]), U5(w5, sel[1], w2, data[2]), U6(w6, sel[1], sel[0], data[3]);
	or U7(out, w3, w4, w5, w6);
endmodule
```

`if-else`语句和`?`操作符实际上就是数据选择器

## 编码器

### 8线-3线编码器

```verilog
module code_8to3(F, I);
    output [2:0] F;
    input [7:0] I;
    reg [2:0] F;

    always @(I) 
    begin
        case(I)
            8'b0000_0001: F = 3'b000;
            8'b0000_0010: F = 3'b001;
            8'b0000_0100: F = 3'b010;
            8'b0000_1000: F = 3'b011;
            8'b0001_0000: F = 3'b100;
            8'b0010_0001: F = 3'b101;
            8'b0100_0000: F = 3'b110;
            8'b0100_0000: F = 3'b111;
            default : F = 3'bx;
        endcase
    end
endmodule
```

### 8线-3线优先编码器

```verilog
//8 input high voltage effective
//3 output high voltage effective
//select low voltage enable
module mux8to3_p (data_out, sel, data_in)
    output [2:0] data_out;
    input [7:0] data_in;
    input sel;
    reg [2:0] data_out;
    always@(data_in or sel)
        begin
            if(sel)
            	data_out = 3'b111;
            else
                begin
                    casex(data_in)
                        8'b0000_0000: data_out = 3'b000;
                        8'bxxxx_xxx1: data_out = 3'b001;
                        8'bxxxx_xx10: data_out = 3'b010;
                        8'bxxxx_x100: data_out = 3'b011;
                        8'bxxxx_1000: data_out = 3'b100;
                        8'bxxx1_0000: data_out = 3'b101;
                        8'bxx10_0000: data_out = 3'b110;
                        8'bx100_0000: data_out = 3'b111;
                    endcase
                end
        end
endmodule
```

### 二进制转十进制8421BCD编码器
```verilog
module BCD8421(data_out, data_in);
    output [3:0] data_out;
    input [8:0] data_in;
    reg [3:0] data_out;
    always@(data_in)
        begin
            case(data_in)
                9'b0_0000_0000: data_out = 4'b0000;
                9'b0_0000_0001: data_out = 4'b0001;
                9'b0_0000_0010: data_out = 4'b0010;
                9'b0_0000_0100: data_out = 4'b0011;
                9'b0_0000_1000: data_out = 4'b0100;
                9'b0_0001_0000: data_out = 4'b0101;
                9'b0_0010_0000: data_out = 4'b0110;
                9'b0_0100_0000: data_out = 4'b0111;
                9'b0_1000_0000: data_out = 4'b1000;
                9'b1_0000_0000: data_out = 4'b1001;
                default: data_out = 4'b0000;
            endcase
        end
endmodule
```

## 译码器

关于有效信号，在数字电路中，一般认为高电平不稳定。常见有效信号为低电平有效，因为地的载荷较大，对信号有一个平衡的作用。

译码电路很容易得到逻辑代数表达式

### 2线-4线译码器

1. 逻辑表达式

```verilog
module decode_2to4(Y, E, A);
    output [3:0] Y;
    input [1:0] A;
    input E;
    
    assign Y[0] = ~(~E & ~A[1] & ~A[0]);
    assign Y[1] = ~(~E & ~A[1] & A[0]);
    assign Y[2] = ~(~E & A[1] ~A[0]);
    assign Y[3] = ~(~E & A[1] & A[0]);
endmodule
```

2. 抽象描述

```verilog
module  decode_2to4(Y, E, A);
    output [3:0] Y;
    input [1:0] A;
    input E;
    reg [3:0] Y;
    
    always@(E or A)
        casex({E, A})
            3'b1xx: Y = 4'b0000;
            3'b000: Y = 4'b0001;
            3'b001: Y = 4'b0010;
            3'b010: Y = 4'b0100;
            3'b011: Y = 4'b1000;
            default: Y = 4'b0000;
        endcase
endmodule
```

## 奇偶校验器

### 8bit奇偶校验器

1. 结构描述

```verilog
module checker_8(Fod, Fev, b);
	output Fod, Fev;
    input [7:0] b;
    wire w1, w2, w3, w4, w5, w6;
    xor U1(w1, b[0], b[1]);
    xor U2(w2, b[2], b[3]);
    xor U3(w3, b[4], b[5]);
    xor U4(w4, b[6], b[7]);
    xor U5(w5, w1, w2);
    xor U6(w6, w3, w4);
    xor U7(Fod, w5, w6);
    not U8(Fev, Fod);
endmodule
```

2. 抽象描述

```verilog
module checker_8(Fod, Fev, b);
	output Fod, Fev;
    input [7:0] b;
    assign Fod = ^b;
    assign Fev = ~Fod;
endmodule
```

---

# 时序逻辑电路

## 触发器

### D触发器

```verilog
module DFF(q, clk, data_in);
    output q;
    input clk, data_in;
    reg q;
    always@(posedge clk)
        q <= data_in;
endmodule
```

#### 带复位端D触发器

##### 同步

```verilog
module DFF_rst(q, clk, reset, data_in);
    output q;
    input clk, reset, data_in;
    reg q;
    always@(posedge clk)
        if (!reset) q <= 0;
        else q <= data_in;
endmodule
```

##### 异步

```verilog
module DFF_rst(q, clk, reset, data_in);
    output q;
    input clk, reset, data_in;
    reg q;
    always@(posedge clk or reset)
        if (!reset) q <= 0;
        else q <= data_in;
endmodule
```

### T触发器

```verilog
module TFF_rst(q, T, clk, reset);
    output q;
    input T, clk, reset;
    reg q;
    always@(posedge)
        if (!reset) q <= 1'b0;
    	else 
            if(T) q <= ~q;
endmodule
```

## 计数器

### 任意模值的计数器

#### 二进制计数器

```verilog
module count_2(Q, clk, reset);
    output Q;
    input clk, reset;
    reg Q;
    always@(posedge clk or reset)
        if(!reset) 
            Q <= 1'b0;
    	else
            Q <= ~Q;
endmodule
```

#### 十一进制计数器

```verilog
//反馈清零法
module count_11(count, clk, reset);
    output [3:0] count;
    input clk, reset;
    reg [3:0] count;
    always@(posedge clk or reset)
        if(!reset)
            count <= 4'b0000;
    	else
        	if(count == 4'b1010)
        		count <= 4'b0000;
            else
        		count <= count + 1;
endmodule
```

_异常状态处理_
1. 反馈清零法
2. 反馈置数法

## 移位寄存器

### 4位环形寄存器

```verilog
module shiftregist(D, clk, reset);
    parameter shiftregist_width = 4;
    output [shiftregist_width - 1:0] D;
    input clkl, reset;
    reg [shiftregist_width - 1:0] D;
    always@(posedge clk)
        begin
            if(!reset)
                D <= 4'b0000;
            else
                D <= {D[shiftregist_width - 2:0], D[shiftregist_width - 1]};
        end
endmodule
```

## 序列信号发生器

按照序列循环长度 M 与触发器数目 n 的关系， 分为三种
1. 最大循环长度，$M=2^n$
2. 最长线性序列码，$M=2^n-1$
3. 任意循环长度序列码，$M<2^n$

eg. 设计一个产生10011序列的信号发生器

构造方法：

- 由移位寄存器构成

1. 采用循环移位寄存器
2. 电路工作前将序列码置入移位寄存器中

```verilog
module signal_maker(out, clk, load, D);
    parameter M = 6;
    output out;
    input clk, load;
    input [M - 1:0] D;
    reg [M - 1:0] Q;
    initial
        Q = 6'b10011;
    always@(posedge clk)
        begin
            if(load)
                Q <= D;
            else
                Q <= {Q[M - 2:0], Q[M - 1]};
        end
    assign out = Q[M];
endmodule
```

- 由移位寄存器和组合逻辑电路构成

1. 根据给定的序列信号循环周期M，确定移位寄存器位数n，$2^{n-1}<M\le 2^n$。
2. 确实移位寄存器的M个独立状态。将给定的序列码按照移位规律每n位一组，划分为M个状态。
3. 根据M个不同的状态列出移位寄存器的态序表和反馈函数表，求出反馈函数表达式。
4. 检查自启动功能。
5. 反馈型序列信号发生器中的时序状态由移位寄存器产生，输出取寄存器的最高位。

- 由计数器构成

1. 根据序列码的长度M设计M进制计数器，状态可以自定。
2. 按计数器的状态转移关系和序列码要求设计组合输出网络。
3. 计数型序列信号发生器中，采用计数器代替移位寄存器产生时序状态，输出由组合电路产生。
4. 优点在于计数器的状态设置与输出序列没有直接关系，不需要根据输出确定状态，只需设计好反馈网络。

---

# 有限同步状态机
