---
title: "Chapter03_Verilog Basic"
excerpt: "Chapter03. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter03_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-26
---


# Chapter 3: Verilog Basics 목차 정리

## 1. HDL (Hardware Description Language)
- 1-1. What is HDL?
- 1-2. Designing with HDL
- 1-3. Advantages of HDL
- 1-4. Kinds of HDL (Verilog, VHDL, SystemVerilog)
- 1-5. HDL Synthesis
- 1-6. Describing Hardware
- 1-7. Why Use an HDL?
- 1-8. HDL vs Programming Language

## 2. Design Methodology
- 2-1. Top-Down Design
- 2-2. Bottom-Up Design
- 2-3. Example: 4-bit Ripple Carry Adder

## 3. Modules
- 3-1. Basic Structure of a Module
- 3-2. Declaring a Module
- 3-3. Module Styles (Structural, RTL, Behavioral)
- 3-4. Example: Full Adder (Structural, Behavioral, Dataflow)
- 3-5. Example: 4-bit Counter (Behavioral, Dataflow)

## 4. Instances
- 4-1. Module Instantiation
- 4-2. Example: Full Adder Instantiation
- 4-3. Example: Ripple Carry Adder Instantiation
- 4-4. Basic Gate Instantiation

## 5. Ports
- 5-1. Port Types (input, output, inout)
- 5-2. Port Declarations
- 5-3. Port Connections (Ordered List, Named Association)
- 5-4. Examples (Half Adder, Full Adder Connections)

## 6. Lexical Conventions
- 6-1. Keywords and Identifiers
- 6-2. Comments
- 6-3. Operators (Unary, Binary, Ternary)
- 6-4. Number Specification
- 6-5. Strings

## 7. Data Types
- 7-1. Nets (wire, tri, etc.)
- 7-2. Registers (reg)
- 7-3. Vectors
- 7-4. Integers and Reals
- 7-5. Signed vs Unsigned
- 7-6. Time
- 7-7. Arrays and Memories
- 7-8. Parameters
- 7-9. Strings in Registers

## 8. System Tasks and Compiler Directives
- 8-1. System Tasks ($display, $monitor, $stop, $finish)
- 8-2. Compiler Directives (`define, `include)

## 9. Hierarchical Names
- 9-1. Hierarchical Referencing

## 10. Simulation
- 10-1. Verilog Simulation Basics
- 10-2. Concurrency in Simulation
- 10-3. Testbench and Stimulus Block
- 10-4. Example: 4-bit Ripple Carry Adder Simulation

## 11. Summary

---

# 1. HDL (Hardware Description Language)

---

## 1-1. What is HDL?

- **HDL**은 컴퓨터 기반 하드웨어 프로그래밍 언어
- 디지털 하드웨어의 **기능적 동작**과 **타이밍**을 모델링하고 시뮬레이션할 수 있음
- **HDL 코드 → Synthesis Tool → Technology-specific Netlist** 생성

---

## 1-2. Designing with HDL

- 설계 규모가 커짐에 따라 **Top-Down 설계 방법론** 필요
- **HDL**은 설계 재사용과 기술 독립성 보장을 위해 등장
- 새로운 설계 플로우:
  1. HDL로 설계
  2. CAD 툴로 합성(Synthesis)
  3. 게이트/플립플롭 레벨로 변환 (Netlist)

---

## 1-3. Advantages of HDL

- **추상적 수준**에서 설계 가능 → 기술 독립적
- 다양한 수준(Levels)에서 디지털 시스템 기술 가능:
  - Behavioral
  - Dataflow
  - Structural
- **C언어와 비슷한 문법**
- **CAD Vendor**들이 모두 지원 (IEEE 표준)
- 초기에는 시뮬레이션 중심이었지만, 현재는 **합성(Synthesis) 가능**

---

## 1-4. Kinds of HDL

| 종류 | 설명 |
|:---|:---|
| Verilog HDL | 1983년 Gateway Design Automation (Cadence) 개발, IEEE 1364 표준 |
| VHDL | 1983년 미국 DARPA 주도 개발, IEEE 1076 표준 |
| SystemVerilog | Verilog의 상위 호환, IEEE 1800 표준 |

- **SystemVerilog**는 Verilog + 검증 기능(Assertions, Interfaces 등) 추가

---

## 1-5. HDL Synthesis

- **HDL은 프로그램이 아니다!**
  - 하드웨어 동작을 "묘사"하는 것
- HDL 코드는 CPU에서 직접 실행되는 것이 아니라
  - **합성 도구가** 하드웨어로 변환해줌
- 시뮬레이션 도구를 통해 동작 검증 가능 (테스트벤치)

---

## 1-6. Describing Hardware

- 조건문, 반복문 등을 사용해 **하드웨어 동작을 묘사**
- 실제 하드웨어는 병렬적(parallel)으로 동작
- 예시:

```verilog
if (a) 
  f = c & d;
else if (b) 
  f = d;
else 
  f = d & e;
```

- 모든 조건이 항상 **하드웨어적으로 존재**함
- 합성 결과: 조건마다 다른 회로 구조 생성

---

## 1-7. Why Use an HDL?

- 칩에 들어가는 트랜지스터 수 증가 → 수작업 설계 한계
- HDL로 **필요한 동작을 기술**하면, 툴이 자동으로 하드웨어 생성
- **좋은 HDL 코딩 → 좋은 하드웨어**  
  **나쁜 HDL 코딩 → 나쁜 하드웨어**  
  (→ 설계자가 하드웨어 동작을 명확히 이해하고 작성해야 함)

---

## 1-8. HDL vs Programming Language

| 항목 | HDL | 소프트웨어 언어 |
|:---|:---|:---|
| 목적 | 하드웨어 모델링 | 소프트웨어 구현 |
| 실행 방식 | 병렬 동작 모델링 | 순차적 실행 |
| 코드 구조 | 모듈 기반 하드웨어 계층 구조 | 함수 기반 서브루틴 호출 |
| 시간 개념 | 시뮬레이션 시간 단위로 동작 | 실시간 처리 없음 |

- **Verilog에서는 모든 하드웨어 모듈이 병렬적으로 동작**
- 반면 **C** 같은 언어는 **서브루틴 호출 → 호출자 중단** 형태

---

### 핵심 요약

- HDL은 **디지털 하드웨어를 묘사하는 언어**
- **Verilog, VHDL, SystemVerilog**가 대표적
- **Top-Down 설계 + HDL 사용 → 대규모 시스템 개발 가능**
- 좋은 설계는 **좋은 HDL 코딩**에서 시작된다!

---

# 2. Design Methodology

---

## 2-1. Top-Down Design

**Top-Down 설계 방법론**  
- 시스템을 **큰 블록**으로 나누고,  
  그 블록들을 점점 더 **세부적인 하위 블록**으로 분해해 나가는 방법

---

### 특징

- 상위 레벨에서 시스템 구조를 정의
- 각 블록을 개별적으로 개발 및 검증
- 하위 블록을 조합하여 전체 시스템 완성
- **모듈화(Modularity)**와 **설계 재사용(Reuse)**에 유리

---

### Top-Down 설계 구조 예시

```
Top-Level Block
 ├── Macro Block 1
 │    ├── Leaf Cell 1
 │    └── Leaf Cell 2
 ├── Macro Block 2
 │    ├── Leaf Cell 3
 │    └── Leaf Cell 4
 └── Macro Block 3
      └── Leaf Cell 5
```

---

## 2-2. Bottom-Up Design

**Bottom-Up 설계 방법론**  
- **작은 기본 블록(Leaf Cell)**부터 시작하여,  
  그것들을 조합해서 **상위 블록(Macro Block)**을 만들고,  
  최종적으로 시스템을 구성하는 방식

---

### 특징

- 기존에 존재하는 하위 블록 재사용 가능
- 조합된 모듈들이 상위 시스템을 구성
- 설계 초기에는 전체 시스템 관점이 약할 수 있음

---

### 실제 설계에서는?

- **Top-Down + Bottom-Up 혼합** 사용
- 상위 구조 설계 → 하위 블록 개발 → 상위 시스템 통합 반복

---

## 2-3. Example: 4-bit Ripple Carry Adder

**4비트 리플 캐리 가산기 설계 흐름**

1. **Top-Level Module**: 4-bit Ripple Carry Adder (RCA)
2. **Sub-Module**: Full Adder (FA)
3. **Sub-Sub Components**: AND, OR, XOR 기본 게이트

---

### Top-Down 구조 예시

```
Ripple Carry Adder (4-bit)
 ├── Full Adder 0 (LSB)
 ├── Full Adder 1
 ├── Full Adder 2
 └── Full Adder 3 (MSB)
```

- 각 Full Adder는 하나의 비트를 계산하고 캐리(Carry)를 다음 단계로 전달

---

### Verilog 설계 흐름

- **Module full_adder**: 단일 비트 합과 캐리 계산
- **Module ripple_carry_adder**: 4개의 full_adder 인스턴스 연결

---

### Top-Down 설계 장점 요약

| 항목 | 설명 |
|:---|:---|
| 구조화된 개발 | 전체 시스템 구조를 먼저 정의 |
| 병렬 개발 가능 | 하위 블록을 동시에 개발 가능 |
| 재사용성 | 검증된 블록을 다양한 시스템에 재사용 가능 |

---

### 정리

- **Top-Down**은 시스템적 접근을 가능하게 하고,
- **Bottom-Up**은 검증된 구성 요소를 재사용 가능하게 한다.
- 실제 대규모 설계에서는 둘을 **혼합하여** 사용한다.

---

# 3. Modules

---

## 3-1. Basic Structure of a Module

**모듈(Module)이란?**  
- Verilog 설계의 **기본 빌딩 블록**
- 하나의 모듈은 독립적인 하드웨어 블록을 기술
- 모듈은 **포트(port)를 통해 외부와 통신**

---

### 기본 모듈 구조

```verilog
module <module_name> (<port_list>);
    // 포트 선언
    // 내부 신호(wire, reg 등) 선언
    // 하위 모듈 인스턴스화
    // 데이터 플로우(assign) 또는 동작(always, initial) 기술
endmodule
```

---

## 3-2. Declaring a Module

### 모듈 선언 규칙

- `module` 키워드로 시작, `endmodule`로 끝남
- **모듈 이름**, **포트 리스트**, **포트 선언** 포함
- 내부 신호 및 변수 선언
- 내부 동작(behavior) 또는 하위 모듈 인스턴스화 작성

---

### 주의사항

- 예약어(keyword)는 이름으로 사용할 수 없음
- 명확하고 직관적인 이름 사용 권장
- 포트와 내부 신호를 명확히 선언

---

## 3-3. Module Styles

Verilog에서 모듈을 기술하는 방법 3가지:

| 스타일 | 설명 |
|:---|:---|
| Structural | 기본 게이트나 다른 모듈 인스턴스를 연결 |
| Dataflow | `assign` 문을 사용하여 데이터 흐름 기술 |
| Behavioral | `always` 또는 `initial` 블록 안에서 동작 기술 |

- 하나의 모듈 안에 여러 스타일을 혼합해서 사용할 수도 있음

---

## 3-4. Example: Full Adder

### (1) Structural Style (게이트 레벨)

```verilog
module Full_adder(A, B, Cin, sum, c_out);
input A, B, Cin;
output sum, c_out;
wire w1, w2, w3, w4;

xor xor1(w1, A, B);
xor xor2(sum, w1, Cin);
or or1(w2, A, B);
and and1(w3, w2, Cin);
and and2(w4, A, B);
or or2(c_out, w3, w4);

endmodule
```

---

### (2) Behavioral Style (Truth Table 기반)

```verilog
module Full_adder(A, B, Cin, SUM, Co);
input A, B, Cin;
output reg SUM, Co;

always @ (A, B, Cin) begin
    case ({A, B, Cin})
        3'b000: {SUM, Co} = 2'b00;
        3'b001: {SUM, Co} = 2'b10;
        3'b010: {SUM, Co} = 2'b10;
        3'b011: {SUM, Co} = 2'b01;
        3'b100: {SUM, Co} = 2'b10;
        3'b101: {SUM, Co} = 2'b01;
        3'b110: {SUM, Co} = 2'b01;
        3'b111: {SUM, Co} = 2'b11;
    endcase
end

endmodule
```

---

### (3) Dataflow Style (Boolean Equation 기반)

```verilog
module full_adder(A, B, Cin, SUM, Co);
input A, B, Cin;
output SUM, Co;

assign SUM = (~A & ~B & Cin) | (~A & B & ~Cin) | (A & ~B & ~Cin) | (A & B & Cin);
assign Co  = (A & B) | (B & Cin) | (A & Cin);

endmodule
```

---

## 3-5. Example: 4-bit Counter (Behavioral Level)

```verilog
module counter(Q, clock, clear);
output reg [3:0] Q;
input clock, clear;

always@(posedge clear or negedge clock) begin
    if (clear)
        Q <= 4'd0;
    else
        Q <= Q + 1;
end

endmodule
```

---

### 정리

- **모듈**은 Verilog 설계의 기본 단위
- 다양한 스타일(Structural, Dataflow, Behavioral)로 설계 가능
- 상황에 따라 적절한 스타일을 선택해 사용하는 것이 중요

---

# 4. Instances

---

## 4-1. Module Instantiation

**Module Instantiation (모듈 인스턴스화)**

- 기존에 정의한 모듈을 **복제해서 사용하는 것**
- 인스턴스(instance)마다 고유한 이름을 가짐
- 하나의 모듈 템플릿으로 여러 개의 실제 하드웨어 블록 생성 가능

---

### 인스턴스화 기본 문법

```verilog
<module_name> <instance_name> (<port_connections>);
```

---

## 4-2. Example: Full Adder Instantiation

**Full Adder 인스턴스화 예시**

```verilog
module ripple_carry_adder(a, b, sum, c_out);
input [3:0] a, b;
output [3:0] sum;
output c_out;

wire c_out1, c_out2, c_out3;

// Full adder 인스턴스 4개 생성
full_adder FA0(a[0], b[0], 1'b0, sum[0], c_out1);
full_adder FA1(a[1], b[1], c_out1, sum[1], c_out2);
full_adder FA2(a[2], b[2], c_out2, sum[2], c_out3);
full_adder FA3(a[3], b[3], c_out3, sum[3], c_out);

endmodule
```

- 각 Full Adder는 하나의 비트 계산을 담당
- 캐리(carry)를 다음 단계로 전달

---

## 4-3. Example: Ripple Carry Adder Instantiation

- 상위 모듈이 하위 모듈(Full Adder)을 여러 번 인스턴스화하여  
  4비트 리플 캐리 가산기 구성

**구조 요약**

```
RCA
 ├── FA0
 ├── FA1
 ├── FA2
 └── FA3
```

---

## 4-4. Basic Gate Instantiation

**기본 게이트(AND, OR 등) 인스턴스화 방법**

```verilog
wire OUT, IN1, IN2;

and a1(OUT, IN1, IN2);     // AND 게이트
or  o1(OUT, IN1, IN2);     // OR 게이트
xor x1(OUT, IN1, IN2);     // XOR 게이트
```

- 게이트 타입(AND/OR/XOR 등)이 모듈 이름처럼 사용됨
- 포트 연결 순서는 **게이트 정의 순서**와 일치해야 함

---

### 인스턴스화 요약

| 항목 | 설명 |
|:---|:---|
| 기본 문법 | `<module_name> <instance_name> (<port connections>)` |
| 목적 | 모듈 재사용 및 구조적 설계 |
| 특징 | 인스턴스마다 고유한 이름 |

---

### 정리

- **모듈 인스턴스화**는 Verilog의 가장 강력한 기능 중 하나
- 복잡한 회로를 **구조적(Structural)**으로 체계 있게 설계할 수 있다
- 하위 블록들을 조립해서 상위 시스템을 만드는 것이 핵심이다

---

# 5. Ports

---

## 5-1. Port Types

**Verilog 포트의 종류**

| 포트 타입 | 설명 |
|:---|:---|
| input | 입력 포트, 외부 신호를 읽음 |
| output | 출력 포트, 외부로 신호를 보냄 |
| inout | 입출력 모두 가능한 포트 (양방향) |

- 포트 타입에 따라 내부 선언도 달라짐

---

## 5-2. Port Declarations

### 포트 선언 기본 문법

```verilog
module module_name (port1, port2, ...);
input port1;
output port2;
...
endmodule
```

또는 **ANSI-C 스타일**로 포트 타입과 함께 선언:

```verilog
module module_name(input port1, output port2, ...);
...
endmodule
```

---

### 포트 선언 주의사항

- **input**, **inout** 포트는 항상 **net 타입(wire)**로 동작
- **output** 포트는 내부적으로 **wire** 또는 **reg**로 선언할 수 있음
- output이 레지스터 값을 유지해야 하면 `reg` 선언 필요

---

## 5-3. Port Connections

### 1) Ordered List 방식

- 인스턴스 생성 시 **포트 순서대로** 연결
- 연결 순서는 모듈 정의의 포트 리스트 순서와 동일해야 함

```verilog
full_adder FA1(A, B, Cin, Sum, Cout);
```

---

### 2) Named Association 방식

- **포트 이름을 명시**하여 연결
- 순서에 상관없이 연결 가능 → 가독성 향상

```verilog
full_adder FA1 (.a(A), .b(B), .c_in(Cin), .sum(Sum), .c_out(Cout));
```

---

### 3) Unconnected Ports

- 일부 포트를 연결하지 않고 비워둘 수 있음
- 빈 자리로 남기거나 이름 지정에서 생략 가능

```verilog
full_adder FA1(SUM, , A, B, C_IN); // 중간 포트 생략
```

---

## 5-4. Examples

### Half Adder 포트 선언 & 연결 예시

```verilog
module half_adder(x, y, s, c);
input x, y;
output s, c;

xor (s, x, y);
and (c, x, y);
endmodule
```

### Full Adder에서 Half Adder 연결 예시

```verilog
module full_adder(x, y, cin, s, cout);
input x, y, cin;
output s, cout;
wire s1, c1, c2;

half_adder ha1(x, y, s1, c1);
half_adder ha2(cin, s1, s, c2);
or (cout, c1, c2);
endmodule
```

- **Positional Association**: 순서대로 연결
- **Named Association**: 포트 이름 명시하여 연결

---

### Port 연결 규칙 요약

| 포트 타입 | 내부 연결 타입 | 외부 연결 타입 |
|:---|:---|:---|
| input | net만 가능 | reg 또는 net 가능 |
| output | reg 또는 net 가능 | 반드시 net에 연결 |
| inout | net만 가능 | net에 연결 |

---

### 정리

- 포트는 **모듈과 외부 환경을 연결하는 인터페이스**
- 포트 선언과 연결은 설계의 **정확성**과 **가독성**에 매우 중요
- **Ordered List** vs **Named Association** 상황에 따라 적절히 선택

---

# 6. Lexical Conventions

---

## 6-1. Keywords and Identifiers

**Verilog 키워드와 식별자(Identifiers)**

- **키워드**: Verilog 예약어 (예: `module`, `endmodule`, `input`, `output`, `wire`, `reg` 등)
- **식별자**:
  - 사용자 정의 이름 (모듈, 변수, 신호 이름)
  - 규칙:
    - 영문자 또는 `_`로 시작
    - 알파벳, 숫자, `_`, `$` 사용 가능
    - 대소문자 구분 (case-sensitive)

**예시**:

```verilog
reg value;  // reg은 키워드, value는 식별자
input clk;  // input은 키워드, clk는 식별자
```

---

## 6-2. Comments

**주석(Comment)**

- 한 줄 주석: `//` 이후 줄 끝까지
- 여러 줄 주석: `/* */` 사이 (중첩 불가)

**예시**:

```verilog
// This is a single-line comment
/*
 This is
 a multi-line comment
*/
```

---

## 6-3. Operators

**연산자 종류**

| 종류 | 예시 | 설명 |
|:---|:---|:---|
| 단항(Unary) | `~a` | NOT |
| 이항(Binary) | `a && b` | AND |
| 삼항(Ternary) | `a ? b : c` | 조건 연산 |

- Verilog는 연산자를 사용하여 논리, 산술, 관계 연산 수행

---

## 6-4. Number Specification

**Verilog 숫자 표현 방법**

### 기본 형식

```
<size>'<base><value>
```

| 요소 | 설명 |
|:---|:---|
| size | 비트 수 (ex. 4, 8, 16 등) |
| base | 진수: `b`(2진수), `o`(8진수), `d`(10진수), `h`(16진수) |
| value | 실제 숫자 값 |

**예시**:

```verilog
4'b1001   // 4비트 2진수 1001
8'd255    // 8비트 10진수 255
12'hA2F   // 12비트 16진수 A2F
```

### 특수 값

- `x`: unknown (모름)
- `z`: high impedance (고임피던스)

**예시**:

```verilog
4'b10zz  // 4비트 중 2비트는 Z
8'bxxxx_xxxx // 8비트 모두 unknown
```

---

## 6-5. Strings

**문자열(Strings)**

- 큰따옴표(`" "`)로 묶은 문자들의 집합
- 문자열은 한 줄에 작성해야 함

**예시**:

```verilog
"Hello, Verilog!"
```

- 문자열은 ASCII 코드로 저장됨

---

### 정리

| 항목 | 특징 |
|:---|:---|
| 키워드 | 소문자, 예약어 |
| 식별자 | 사용자 정의 이름, 대소문자 구분 |
| 주석 | `//`, `/* */` 사용 |
| 숫자 표현 | `<size>'<base><value>` 형식 |
| 문자열 | 큰따옴표로 묶음, 한 줄 제한 |

---

### 핵심 포인트

- Verilog는 **C 언어와 비슷한 문법 스타일**을 가지지만
- **병렬적 하드웨어 동작**을 표현하기 위한 특별한 규칙들이 있다
- 문법 규칙을 정확히 지키는 것이 **시뮬레이션과 합성 성공의 열쇠**

---

# 7. Data Types

---

## 7-1. Nets

**Net 타입**

- **물리적 연결**을 모델링
- 다른 드라이버(output, assign 등)에 의해 값이 결정됨
- 기본값은 **z (high impedance)**
- 주로 **wire**로 선언

**예시**:

```verilog
wire a, b;
wire [7:0] data_bus; // 8-bit 버스
```

---

## 7-2. Registers

**Reg 타입**

- 값을 **저장**할 수 있는 변수
- 드라이버 없이 값 유지
- 기본값은 **x (unknown)**
- clock 없이도 값 저장 가능

**예시**:

```verilog
reg reset;
reg [7:0] counter;
```

- **reg**는 하드웨어 레지스터와는 다르다! (논리적인 변수 저장 개념)

---

## 7-3. Vectors

**Vector (벡터)**

- 다수의 비트를 하나의 신호로 묶음
- 방향: `[MSB:LSB]` 또는 `[LSB:MSB]` 가능

**예시**:

```verilog
wire [7:0] bus;       // 8비트 버스
reg [31:0] address;   // 32비트 레지스터
```

---

### Vector Part Select

- 일부 비트를 선택 가능

```verilog
bus[3:0]   // bus의 하위 4비트 선택
bus[7]     // bus의 최상위 비트 선택
```

### Vector Indexed Part Select

- 연속된 비트 선택 (Verilog-2001 문법)

```verilog
bus[2+:4]; // bit 2부터 4개 선택 (2,3,4,5)
bus[31-:8]; // bit 31부터 8개 선택 (31~24)
```

---

## 7-4. Integers and Reals

**Integer**

- 정수형 타입 (signed, 기본 32bit)
- 반복문 인덱스 등에 주로 사용

```verilog
integer i;
```

**Real**

- 부동소수점 타입
- 시뮬레이션 용도로 사용 (합성 불가)

```verilog
real delta;
delta = 4.5e6;
```

---

## 7-5. Signed vs Unsigned

- 기본적으로 **net**과 **reg**는 **unsigned**
- signed로 선언하려면 명시적으로 선언해야 함

**예시**:

```verilog
reg signed [7:0] signed_value;
wire signed [3:0] signed_wire;
```

- `integer`, `real` 타입은 기본적으로 signed임

---

## 7-6. Time

- 시뮬레이션 시간 저장용 변수
- `time` 키워드 사용
- 기본 단위는 **시뮬레이션 시간(s)**

**예시**:

```verilog
time save_sim_time;
initial save_sim_time = $time;
```

---

## 7-7. Arrays and Memories

**1차원 배열**

```verilog
integer count[0:7]; // 8개의 정수형 배열
reg [7:0] membyte[0:1023]; // 1K 8비트 메모리
```

**2차원 배열**

```verilog
reg [7:0] array2d[15:0][7:0]; // 2D 배열
```

- 메모리는 1D 배열로 선언하는 것이 일반적
- 메모리에서는 **단어 단위(word)** 접근이 기본

---

## 7-8. Parameters

**Parameter(상수)**

- 모듈 내에서 상수값을 정의할 때 사용
- 컴파일 타임에 값이 결정됨
- **localparam**: 값을 외부에서 수정 불가

**예시**:

```verilog
parameter WIDTH = 8;
localparam STATE_IDLE = 2'b00;
```

- 매개변수화(parameterization) 설계 시 매우 유용

---

## 7-9. Strings in Registers

- 문자열도 **reg 변수**에 저장 가능
- 저장 시 **비트폭 주의** (부족하면 잘리고, 넘치면 0 패딩)

**예시**:

```verilog
reg [8*12:1] string_reg; // 12문자 저장
initial string_reg = "Hello HDL!";
```

---

### 핵심 요약

| 데이터 타입 | 설명 |
|:---|:---|
| wire | 연결선 (driver 필요) |
| reg | 변수 저장용 (driver 불필요) |
| integer | 정수형 변수 |
| real | 실수형 변수 (시뮬레이션용) |
| time | 시뮬레이션 시간 변수 |
| parameter | 상수 정의 |
| arrays | 배열 또는 메모리 모델링 |

---

### 정리

- Verilog의 다양한 데이터 타입은 **물리적 하드웨어 구조**를 모델링하는 데 최적화되어 있음
- 타입을 정확히 이해하고 써야 **합성 가능하고 효율적인 회로**를 만들 수 있다!

---

# 8. System Tasks and Compiler Directives

---

## 8-1. System Tasks

**System Tasks**  
- 시뮬레이션 도중에 유용한 작업을 수행하는 기능
- 항상 `$` 기호로 시작

---

### 주요 System Tasks

| 명령어 | 설명 |
|:---|:---|
| `$display` | 값이나 문자열 출력 (printf처럼 사용) |
| `$monitor` | 신호 변화 모니터링 및 출력 |
| `$stop` | 시뮬레이션 일시 정지 |
| `$finish` | 시뮬레이션 종료 |

---

### 1) $display

- 변수나 문자열을 출력
- 사용법:

```verilog
$display("A = %d, B = %b", a, b);
```

- 서식 지정자(Format Specifiers):

| 포맷 | 설명 |
|:---|:---|
| %d | 10진수 출력 |
| %b | 2진수 출력 |
| %h | 16진수 출력 |
| %s | 문자열 출력 |
| %t | 현재 시뮬레이션 시간 출력 |

---

### 2) $monitor

- 신호가 **변할 때마다** 자동으로 출력
- 사용법:

```verilog
$monitor($time, " A = %b, B = %b", a, b);
```

- 주의사항:
  - 활성화 가능한 모니터는 항상 **하나**뿐
  - 새 `monitor`가 이전 `monitor`를 덮어씀
  - `$monitoron`, `$monitoroff` 명령어로 제어 가능

---

### 3) $stop & $finish

- `$stop;` → 시뮬레이션을 **일시 중단**
- `$finish;` → 시뮬레이션을 **완전히 종료**

**예시**:

```verilog
initial begin
  #100 $stop;    // 100ns에 멈춤
  #400 $finish;  // 500ns에 종료
end
```

---

## 8-2. Compiler Directives

**Compiler Directives**  
- 코드 전처리(Pre-processing)를 위한 명령어
- 항상 **` (backtick)** 기호로 시작

---

### 주요 Compiler Directives

| 명령어 | 설명 |
|:---|:---|
| `define | 텍스트 매크로 정의 |
| `include | 외부 파일 삽입 |

---

### 1) `define

- 상수 또는 매크로를 정의
- 사용법:

```verilog
`define WORD_SIZE 32
reg [`WORD_SIZE-1:0] data;
```

- 매크로처럼 코드 간결화 가능

---

### 2) `include

- 다른 파일을 소스 코드에 삽입
- 사용법:

```verilog
`include "header.v"
```

- 여러 파일로 나눠 작업할 때 매우 유용

---

### 추가: System Function vs System Task

| 구분 | System Task | System Function |
|:---|:---|:---|
| 시작 기호 | `$` | `$` |
| 리턴 값 | 없음 (주로 출력) | 있음 (값 반환) |
| 예시 | `$display`, `$monitor` | `$time`, `$random` |

---

### 정리

| 항목 | 설명 |
|:---|:---|
| System Tasks | 출력, 모니터링, 시뮬레이션 제어 |
| Compiler Directives | 매크로 정의, 파일 포함 등 전처리 작업 |
| 주의 | 항상 `$`, `` ` `` 기호로 시작 |

---

### 핵심 포인트

- **System Tasks**는 시뮬레이션 시 확인, 디버깅에 필수
- **Compiler Directives**는 코드를 효율적으로 관리하고 재사용성을 높여준다

---

# 9. Hierarchical Names

---

## 9-1. Hierarchical Referencing

---

### Hierarchical Name이란?

- Verilog 설계는 **모듈 인스턴스들의 계층 구조(hierarchy)**로 구성
- **계층적 이름(Hierarchical Name)**을 사용하면  
  다른 모듈의 내부 신호나 인스턴스에 접근할 수 있다

---

### 기본 규칙

- **Top 모듈부터 시작해서 점(.)으로 구분**하여 하위 모듈/신호로 접근

**형식**

```
top_module.submodule1.submodule2.signal_name
```

- 각 이름은 모듈 인스턴스 또는 신호를 의미
- 경로를 따라 내려가면서 점(.)으로 구분

---

### 예시

```
RCA1.F2.AND1.A0
```

- `RCA1` : Top 레벨 Ripple Carry Adder 인스턴스
- `F2` : RCA1 내부 Full Adder 인스턴스
- `AND1` : F2 내부 AND 게이트 인스턴스
- `A0` : AND1 게이트의 입력 신호

---

### 예제 트리 구조

```
Top Module: RCA1
 ├── Full Adder F0
 ├── Full Adder F1
 │    ├── AND Gate AND1
 │    └── OR Gate OR1
 └── Full Adder F2
      ├── AND Gate AND1
```

- 이때 `RCA1.F1.AND1` 은 F1에 있는 AND 게이트를 가리킴
- `RCA1.F2.AND1.A0` 은 F2의 AND1의 입력 A0 신호를 가리킴

---

### 사용 주의사항

- **일반적으로 하위 모듈 내부를 직접 참조하는 것은 권장되지 않음**
- 모듈 인터페이스(ports)를 통해 통신하는 것이 바람직
- 테스트벤치나 특별한 디버깅 용도로만 hierarchical name 사용

---

### 정리

| 항목 | 설명 |
|:---|:---|
| 목적 | 하위 모듈 신호 직접 접근 |
| 구분 기호 | `.` (dot) |
| 사용 예시 | `Top.Sub1.Sub2.Signal` |
| 권장 여부 | 디버깅/테스트 목적 한정 사용 |

---

### 핵심 포인트

- Verilog는 **계층적 설계**를 지원
- Hierarchical Name을 사용하면 **정확한 경로로 하위 신호**를 지정할 수 있다
- 하지만 설계 안정성과 모듈화 유지를 위해 **가능한 인터페이스(포트)를 통해 통신**해야 한다

---

# 10. Simulation

---

## 10-1. Verilog Simulation Basics

**Verilog 시뮬레이션 흐름**

- 설계한 하드웨어를 실제 제작 전에 **기능적으로 검증**
- 필요한 것:
  1. 설계 모듈(Design Block)
  2. 테스트 벤치(Testbench)
  3. 시뮬레이션 툴

- 시뮬레이션은 **디지털 회로의 병렬성**을 모방하여 동작

---

## 10-2. Concurrency in Simulation

**병렬성 (Concurrency)**

- Verilog는 **모든 블록이 동시에 동작**하는 것을 시뮬레이션함
- C언어처럼 순차적 실행이 아님!
- 시뮬레이션은 작은 시간 단위(Simulation Time Step)로 진행

---

### 시뮬레이션 시간 모델

- 하나의 시간 스텝 내에서 모든 동작(이벤트)을 완료한 후, 다음 시간 스텝으로 넘어감
- **진짜 시간(real time)이 아니라 가상의 시뮬레이션 시간**

---

### 순차적 동작이 필요한 경우

- `always`, `initial`, `@(posedge clk)` 같은 구문을 사용하여  
  순차적 동작(Sequential Behavior)을 명시해야 함

---

## 10-3. Testbench and Stimulus Block

**Testbench란?**

- 실제 설계 모듈을 **검증하기 위한 입력 자극(stimulus) 제공**과 **출력 관찰**을 담당하는 코드
- Testbench는 보통 Top-level 모듈처럼 설계하고, 설계 블록을 인스턴스화

---

### Testbench 작성 기본 구조

```verilog
module tb_example;
  // 내부 신호 선언
  reg a, b;
  wire sum, carry;

  // DUT(Design Under Test) 인스턴스화
  full_adder FA1(.a(a), .b(b), .cin(1'b0), .sum(sum), .cout(carry));

  // Stimulus 제공
  initial begin
    a = 0; b = 0;
    #10 a = 0; b = 1;
    #10 a = 1; b = 0;
    #10 a = 1; b = 1;
    #10 $finish;
  end

  // 결과 모니터링
  initial
    $monitor($time, " a=%b b=%b sum=%b carry=%b", a, b, sum, carry);
endmodule
```

---

### Stimulus 적용 방법

- 입력 값 변화는 `initial` 블록에서 지정
- 시간 지연은 `#(delay_time)` 문법 사용
- 모니터링은 `$monitor` 또는 `$display` 사용

---

### Testbench 구성 방식

| 방법 | 설명 |
|:---|:---|
| Direct drive | Testbench가 DUT의 신호를 직접 구동 |
| Top-level Integration | Stimulus와 DUT를 하나의 상위 모듈 안에 통합 |

---

## 10-4. Example: 4-bit Ripple Carry Adder Simulation

### 설계 모듈 예시

```verilog
module ripple_carry_adder(a, b, sum, c_out);
input [3:0] a, b;
output [3:0] sum;
output c_out;
wire c_out1, c_out2, c_out3;

full_adder FA0(a[0], b[0], 1'b0, sum[0], c_out1);
full_adder FA1(a[1], b[1], c_out1, sum[1], c_out2);
full_adder FA2(a[2], b[2], c_out2, sum[2], c_out3);
full_adder FA3(a[3], b[3], c_out3, sum[3], c_out);

endmodule
```

---

### Testbench 예시

```verilog
`timescale 1ns/1ps
module tb_ripple_carry_adder;

reg [3:0] a, b;
wire [3:0] sum;
wire c_out;

// DUT 인스턴스화
ripple_carry_adder RCA4(.a(a), .b(b), .sum(sum), .c_out(c_out));

initial begin
  a = 4'b0001; b = 4'b0011; #100;
  a = 4'b1110; b = 4'b0011; #100;
  a = 4'b0101; b = 4'b1010; #100;
  a = 4'b0001; b = 4'b0001; #100;
  $finish;
end

initial
  $monitor($time, " ns: a=%b b=%b sum=%b c_out=%b", a, b, sum, c_out);

endmodule
```

---

### 시뮬레이션 결과 예시

| 시간(ns) | 입력 a | 입력 b | 출력 sum | 출력 c_out |
|:---|:---|:---|:---|:---|
| 0 | 0001 | 0011 | 0100 | 0 |
| 100 | 1110 | 0011 | 0001 | 1 |
| 200 | 0101 | 1010 | 1111 | 0 |
| 300 | 0001 | 0001 | 0010 | 0 |

---

### 정리

| 항목 | 설명 |
|:---|:---|
| 설계 블록 | 실제 하드웨어 동작 모델링 |
| Testbench | 자극 입력, 출력 관찰 |
| 시뮬레이션 흐름 | Stimulus → 동작 검증 → 결과 분석 |

---

### 핵심 포인트

- Verilog 시뮬레이션은 **병렬성**을 기반으로 동작
- **Testbench 작성 능력**이 Verilog 설계 검증의 핵심이다

---

# 11. Summary

---

## Chapter 3: Verilog Basics 요약

---

### 1. HDL (Hardware Description Language)

- HDL은 **디지털 하드웨어 동작을 기술하는 언어**
- 대표적으로 **Verilog**, **VHDL**, **SystemVerilog** 존재
- HDL은 병렬 동작 모델을 기반으로 작성되며,  
  **합성(Synthesis) 및 시뮬레이션**에 모두 사용

---

### 2. Design Methodology

- **Top-Down 설계**: 시스템 → 서브시스템 → 블록 → 게이트
- **Bottom-Up 설계**: 기본 게이트 → 블록 → 서브시스템 → 시스템
- 실제 설계에서는 **혼합**해서 사용

---

### 3. Modules

- Verilog의 **기본 설계 단위**
- Structural, Dataflow, Behavioral 스타일로 작성 가능
- 예시: Full Adder, 4-bit Counter 등

---

### 4. Instances

- 모듈을 **인스턴스화**하여 복잡한 시스템 구성
- Positional Association, Named Association으로 포트 연결

---

### 5. Ports

- 포트 종류: `input`, `output`, `inout`
- Port Declaration과 Port Connection 규칙 중요
- 정렬된 리스트 방식과 포트 이름 명시 방식 지원

---

### 6. Lexical Conventions

- 키워드, 식별자, 주석 규칙
- 숫자 표현 (`<size>'<base><value>`) 방식
- 문자열은 큰따옴표로 묶어 사용

---

### 7. Data Types

- 주요 타입: `wire`, `reg`, `integer`, `real`, `time`, `parameter`
- 벡터(Vector)와 메모리(Array) 구조 활용
- signed/unsigned 차이 주의

---

### 8. System Tasks and Compiler Directives

- System Tasks (`$display`, `$monitor`, `$stop`, `$finish`) → 시뮬레이션 제어
- Compiler Directives (`` `define``, `` `include``) → 코드 관리 및 재사용

---

### 9. Hierarchical Names

- 모듈 내부 신호를 계층적으로 참조
- `Top.Submodule.Signal` 형식
- 주로 디버깅/테스트 목적 사용 (설계 구조 유지 권장)

---

### 10. Simulation

- 설계 모듈을 검증하기 위한 **Testbench 작성**
- Stimulus 적용 → 출력 모니터링 → 결과 분석
- 병렬성(Concurrency) 기반 시뮬레이션 모델

---

### 최종 핵심 정리

| 항목 | 설명 |
|:---|:---|
| Verilog 기본 단위 | Module |
| 하드웨어 기술 방식 | Structural, Dataflow, Behavioral |
| 시뮬레이션 필요 요소 | Design + Testbench |
| 코드 관리 도구 | System Task, Compiler Directive |
| 설계 접근법 | Top-Down + Bottom-Up 혼합 |
| 최종 목표 | **정확하고 최적화된 하드웨어 설계** |

---