TimeQuest Timing Analyzer report for led_8_scan
Wed Nov 07 08:43:24 2012
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk_in'
 12. Slow 1200mV 85C Model Setup: 'clk_sig'
 13. Slow 1200mV 85C Model Hold: 'clk_in'
 14. Slow 1200mV 85C Model Hold: 'clk_sig'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sig'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk_in'
 31. Slow 1200mV 0C Model Setup: 'clk_sig'
 32. Slow 1200mV 0C Model Hold: 'clk_in'
 33. Slow 1200mV 0C Model Hold: 'clk_sig'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sig'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Slow 1200mV 0C Model Metastability Report
 43. Fast 1200mV 0C Model Setup Summary
 44. Fast 1200mV 0C Model Hold Summary
 45. Fast 1200mV 0C Model Recovery Summary
 46. Fast 1200mV 0C Model Removal Summary
 47. Fast 1200mV 0C Model Minimum Pulse Width Summary
 48. Fast 1200mV 0C Model Setup: 'clk_in'
 49. Fast 1200mV 0C Model Setup: 'clk_sig'
 50. Fast 1200mV 0C Model Hold: 'clk_in'
 51. Fast 1200mV 0C Model Hold: 'clk_sig'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sig'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Fast 1200mV 0C Model Metastability Report
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Progagation Delay
 67. Minimum Progagation Delay
 68. Board Trace Model Assignments
 69. Input Transition Times
 70. Slow Corner Signal Integrity Metrics
 71. Fast Corner Signal Integrity Metrics
 72. Setup Transfers
 73. Hold Transfers
 74. Report TCCS
 75. Report RSKM
 76. Unconstrained Paths
 77. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; led_8_scan                                                     ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C10E144C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_in     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }  ;
; clk_sig    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_sig } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 198.97 MHz ; 198.97 MHz      ; clk_in     ;                                                ;
; 474.16 MHz ; 402.09 MHz      ; clk_sig    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk_in  ; -4.026 ; -44.718          ;
; clk_sig ; -1.109 ; -2.881           ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_in  ; -0.125 ; -0.125          ;
; clk_sig ; 0.433  ; 0.000           ;
+---------+--------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_in  ; -3.000 ; -32.740                        ;
; clk_sig ; -1.487 ; -4.461                         ;
+---------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -4.026 ; st[4]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.944      ;
; -4.021 ; st[10]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.940      ;
; -3.716 ; st[9]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.635      ;
; -3.689 ; st[11]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.608      ;
; -3.654 ; st[1]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.572      ;
; -3.639 ; st[14]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.558      ;
; -3.636 ; st[12]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.555      ;
; -3.620 ; st[3]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.538      ;
; -3.558 ; st[8]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.084     ; 4.475      ;
; -3.501 ; st[15]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.420      ;
; -3.426 ; st[4]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.345      ;
; -3.425 ; st[4]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.344      ;
; -3.424 ; st[4]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.343      ;
; -3.421 ; st[10]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.341      ;
; -3.420 ; st[10]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.340      ;
; -3.419 ; st[10]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.339      ;
; -3.396 ; st[0]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.314      ;
; -3.389 ; st[7]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.307      ;
; -3.385 ; st[13]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.304      ;
; -3.320 ; st[2]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.238      ;
; -3.290 ; st[5]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.084     ; 4.207      ;
; -3.250 ; st[6]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.168      ;
; -3.116 ; st[9]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.036      ;
; -3.115 ; st[9]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.035      ;
; -3.114 ; st[9]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.034      ;
; -3.089 ; st[11]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.009      ;
; -3.088 ; st[11]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.008      ;
; -3.087 ; st[4]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.006      ;
; -3.087 ; st[11]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.007      ;
; -3.086 ; st[4]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 4.005      ;
; -3.082 ; st[10]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.002      ;
; -3.081 ; st[10]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 4.001      ;
; -3.054 ; st[1]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.973      ;
; -3.053 ; st[1]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.972      ;
; -3.052 ; st[1]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.971      ;
; -3.049 ; st[16]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.968      ;
; -3.039 ; st[14]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.959      ;
; -3.038 ; st[14]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.958      ;
; -3.037 ; st[14]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.957      ;
; -3.036 ; st[12]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.956      ;
; -3.035 ; st[12]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.955      ;
; -3.034 ; st[12]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.954      ;
; -3.020 ; st[3]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.939      ;
; -3.019 ; st[3]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.938      ;
; -3.018 ; st[3]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.937      ;
; -2.958 ; st[8]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.876      ;
; -2.957 ; st[8]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.875      ;
; -2.956 ; st[8]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.874      ;
; -2.922 ; st[4]     ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.842      ;
; -2.917 ; st[10]    ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.838      ;
; -2.901 ; st[15]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.821      ;
; -2.900 ; st[15]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.820      ;
; -2.899 ; st[15]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.819      ;
; -2.844 ; st[4]     ; st[5]   ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.764      ;
; -2.839 ; st[10]    ; st[5]   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.760      ;
; -2.836 ; st[17]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.755      ;
; -2.796 ; st[0]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.715      ;
; -2.795 ; st[0]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.714      ;
; -2.794 ; st[0]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.713      ;
; -2.789 ; st[7]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.708      ;
; -2.788 ; st[7]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.707      ;
; -2.787 ; st[7]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.706      ;
; -2.785 ; st[13]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.705      ;
; -2.784 ; st[13]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.704      ;
; -2.783 ; st[13]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.703      ;
; -2.777 ; st[9]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.697      ;
; -2.776 ; st[9]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.696      ;
; -2.757 ; st[18]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.676      ;
; -2.750 ; st[11]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.670      ;
; -2.749 ; st[11]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.669      ;
; -2.720 ; st[2]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.639      ;
; -2.719 ; st[2]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.638      ;
; -2.718 ; st[2]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.637      ;
; -2.715 ; st[1]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.634      ;
; -2.714 ; st[1]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.633      ;
; -2.700 ; st[14]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.620      ;
; -2.699 ; st[14]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.619      ;
; -2.697 ; st[12]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.617      ;
; -2.696 ; st[12]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.616      ;
; -2.690 ; st[5]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.608      ;
; -2.689 ; st[5]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.607      ;
; -2.688 ; st[5]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.606      ;
; -2.681 ; st[3]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.600      ;
; -2.680 ; st[3]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.599      ;
; -2.650 ; st[6]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.569      ;
; -2.649 ; st[6]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.568      ;
; -2.648 ; st[6]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.567      ;
; -2.619 ; st[8]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.537      ;
; -2.618 ; st[8]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.536      ;
; -2.612 ; st[9]     ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.533      ;
; -2.585 ; st[11]    ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.506      ;
; -2.562 ; st[15]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.482      ;
; -2.561 ; st[15]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.481      ;
; -2.550 ; st[1]     ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.470      ;
; -2.535 ; st[14]    ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.456      ;
; -2.535 ; st[0]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.454      ;
; -2.534 ; st[9]     ; st[5]   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.455      ;
; -2.532 ; st[12]    ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.080     ; 3.453      ;
; -2.516 ; st[3]     ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.436      ;
; -2.514 ; st[5]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.432      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_sig'                                                                         ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.109 ; clk_com_sig[0] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 2.029      ;
; -1.047 ; clk_com_sig[0] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 1.967      ;
; -0.819 ; clk_com_sig[1] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 1.739      ;
; -0.787 ; clk_com_sig[2] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 1.707      ;
; -0.757 ; clk_com_sig[1] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 1.677      ;
; -0.725 ; clk_com_sig[0] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 1.645      ;
; -0.679 ; clk_com_sig[2] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 1.599      ;
; -0.581 ; clk_com_sig[2] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 1.501      ;
; -0.444 ; clk_com_sig[1] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 1.000        ; -0.081     ; 1.364      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.125 ; clk_sig   ; clk_sig ; clk_sig      ; clk_in      ; 0.000        ; 2.730      ; 3.108      ;
; 0.224  ; clk_sig   ; clk_sig ; clk_sig      ; clk_in      ; -0.500       ; 2.730      ; 2.957      ;
; 0.724  ; st[7]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.038      ;
; 0.724  ; st[6]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.038      ;
; 0.725  ; st[1]     ; st[1]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.039      ;
; 0.728  ; st[2]     ; st[2]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.042      ;
; 0.740  ; st[9]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.053      ;
; 0.741  ; st[3]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.055      ;
; 0.741  ; st[11]    ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.054      ;
; 0.742  ; st[12]    ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.055      ;
; 0.743  ; st[10]    ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.743  ; st[14]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.867  ; st[18]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.180      ;
; 1.079  ; st[1]     ; st[2]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.393      ;
; 1.085  ; st[6]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.399      ;
; 1.087  ; st[0]     ; st[1]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.401      ;
; 1.089  ; st[2]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.403      ;
; 1.094  ; st[9]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.407      ;
; 1.095  ; st[3]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.409      ;
; 1.095  ; st[11]    ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.408      ;
; 1.096  ; st[0]     ; st[2]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.410      ;
; 1.097  ; st[13]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.410      ;
; 1.098  ; st[2]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.412      ;
; 1.104  ; st[10]    ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.417      ;
; 1.112  ; st[12]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.425      ;
; 1.113  ; st[10]    ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.426      ;
; 1.141  ; st[17]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.454      ;
; 1.142  ; st[15]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.455      ;
; 1.142  ; st[4]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.456      ;
; 1.210  ; st[7]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.523      ;
; 1.210  ; st[1]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.524      ;
; 1.219  ; st[7]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.532      ;
; 1.219  ; st[1]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.533      ;
; 1.225  ; st[9]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.538      ;
; 1.226  ; st[6]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.539      ;
; 1.227  ; st[0]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.541      ;
; 1.234  ; st[9]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.547      ;
; 1.235  ; st[3]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.549      ;
; 1.235  ; st[11]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.548      ;
; 1.235  ; st[6]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.548      ;
; 1.236  ; st[0]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.550      ;
; 1.238  ; st[2]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.552      ;
; 1.253  ; st[10]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.566      ;
; 1.285  ; st[13]    ; st[13]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.598      ;
; 1.303  ; st[8]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.615      ;
; 1.326  ; st[5]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.639      ;
; 1.350  ; st[8]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.662      ;
; 1.350  ; st[7]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.663      ;
; 1.359  ; st[7]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.672      ;
; 1.359  ; st[1]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.673      ;
; 1.366  ; st[3]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.680      ;
; 1.366  ; st[6]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.679      ;
; 1.369  ; st[2]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.683      ;
; 1.374  ; st[9]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.687      ;
; 1.375  ; st[6]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.688      ;
; 1.376  ; st[0]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.690      ;
; 1.397  ; st[5]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.710      ;
; 1.443  ; st[8]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.755      ;
; 1.484  ; st[14]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.797      ;
; 1.490  ; st[8]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.802      ;
; 1.490  ; st[1]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.804      ;
; 1.492  ; st[16]    ; st[16]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.805      ;
; 1.495  ; st[17]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.808      ;
; 1.499  ; st[7]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.812      ;
; 1.507  ; st[3]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.820      ;
; 1.507  ; st[0]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.821      ;
; 1.510  ; st[2]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.823      ;
; 1.515  ; st[6]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.828      ;
; 1.516  ; st[3]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.829      ;
; 1.519  ; st[2]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.832      ;
; 1.529  ; st[5]     ; st[5]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.843      ;
; 1.538  ; st[5]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.850      ;
; 1.552  ; st[4]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.866      ;
; 1.597  ; st[0]     ; st[0]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.911      ;
; 1.607  ; st[5]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.919      ;
; 1.608  ; st[15]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.921      ;
; 1.608  ; st[13]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.921      ;
; 1.615  ; st[4]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.929      ;
; 1.623  ; st[12]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.936      ;
; 1.624  ; st[14]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.937      ;
; 1.630  ; st[8]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.942      ;
; 1.631  ; st[1]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.944      ;
; 1.635  ; st[15]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.948      ;
; 1.638  ; st[15]    ; st[16]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.951      ;
; 1.640  ; st[1]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.953      ;
; 1.647  ; st[3]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.960      ;
; 1.648  ; st[0]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.961      ;
; 1.650  ; st[2]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.963      ;
; 1.651  ; st[14]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.964      ;
; 1.654  ; st[14]    ; st[16]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.967      ;
; 1.656  ; st[18]    ; st[0]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 1.970      ;
; 1.656  ; st[3]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.969      ;
; 1.657  ; st[12]    ; st[13]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.970      ;
; 1.657  ; st[0]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.970      ;
; 1.659  ; st[2]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 1.972      ;
; 1.678  ; st[5]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.080      ; 1.990      ;
; 1.692  ; st[16]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.005      ;
; 1.711  ; st[8]     ; st[8]   ; clk_in       ; clk_in      ; 0.000        ; 0.082      ; 2.025      ;
; 1.719  ; st[16]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.032      ;
; 1.746  ; st[11]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.081      ; 2.059      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_sig'                                                                         ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; clk_com_sig[2] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; clk_com_sig[1] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 0.746      ;
; 0.445 ; clk_com_sig[0] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 0.758      ;
; 0.880 ; clk_com_sig[1] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 1.193      ;
; 0.905 ; clk_com_sig[1] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 1.218      ;
; 0.942 ; clk_com_sig[0] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 1.255      ;
; 1.019 ; clk_com_sig[2] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 1.332      ;
; 1.075 ; clk_com_sig[0] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 1.388      ;
; 1.135 ; clk_com_sig[2] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 0.000        ; 0.081      ; 1.448      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_sig                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[18]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[9]                        ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; clk_sig                      ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[10]                       ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[11]                       ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[12]                       ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[13]                       ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[14]                       ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[15]                       ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[16]                       ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[17]                       ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[18]                       ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[5]                        ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[8]                        ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[9]                        ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[0]                        ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[1]                        ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[2]                        ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[3]                        ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[4]                        ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[6]                        ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; st[7]                        ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[0]                        ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[1]                        ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[2]                        ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[3]                        ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[4]                        ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[5]                        ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[6]                        ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[7]                        ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[8]                        ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; clk_sig                      ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[10]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[11]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[12]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[13]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[14]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[15]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[16]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[17]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[18]                       ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; st[9]                        ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[0]|clk                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[1]|clk                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[2]|clk                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[3]|clk                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[4]|clk                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[5]|clk                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[6]|clk                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[7]|clk                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[8]|clk                    ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[10]|clk                   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[11]|clk                   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[12]|clk                   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[13]|clk                   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[14]|clk                   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[15]|clk                   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[16]|clk                   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[17]|clk                   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[18]|clk                   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[9]|clk                    ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_sig|clk                  ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o               ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_sig|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[10]|clk                   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[11]|clk                   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[12]|clk                   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[13]|clk                   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[14]|clk                   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[15]|clk                   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[16]|clk                   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[17]|clk                   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[18]|clk                   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[9]|clk                    ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_sig'                                                        ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; clk_com_sig[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; clk_com_sig[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; clk_com_sig[2]           ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[0]           ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[1]           ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[2]           ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[0]           ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[1]           ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[2]           ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[0]|clk       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[1]|clk       ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[0]|clk       ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[1]|clk       ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[2]|clk       ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; clk_com_in[*]  ; clk_sig    ; 3.374 ; 3.596 ; Rise       ; clk_sig         ;
;  clk_com_in[0] ; clk_sig    ; 3.369 ; 3.589 ; Rise       ; clk_sig         ;
;  clk_com_in[1] ; clk_sig    ; 3.374 ; 3.596 ; Rise       ; clk_sig         ;
;  clk_com_in[2] ; clk_sig    ; 2.737 ; 2.952 ; Rise       ; clk_sig         ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; clk_com_in[*]  ; clk_sig    ; -2.051 ; -2.259 ; Rise       ; clk_sig         ;
;  clk_com_in[0] ; clk_sig    ; -2.311 ; -2.570 ; Rise       ; clk_sig         ;
;  clk_com_in[1] ; clk_sig    ; -2.316 ; -2.555 ; Rise       ; clk_sig         ;
;  clk_com_in[2] ; clk_sig    ; -2.051 ; -2.259 ; Rise       ; clk_sig         ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_com[*]  ; clk_sig    ; 11.811 ; 11.596 ; Rise       ; clk_sig         ;
;  led_com[0] ; clk_sig    ; 8.890  ; 8.605  ; Rise       ; clk_sig         ;
;  led_com[1] ; clk_sig    ; 11.811 ; 11.596 ; Rise       ; clk_sig         ;
;  led_com[2] ; clk_sig    ; 8.387  ; 8.336  ; Rise       ; clk_sig         ;
;  led_com[3] ; clk_sig    ; 8.435  ; 8.159  ; Rise       ; clk_sig         ;
;  led_com[4] ; clk_sig    ; 8.838  ; 8.668  ; Rise       ; clk_sig         ;
; led_out[*]  ; clk_sig    ; 14.473 ; 14.289 ; Rise       ; clk_sig         ;
;  led_out[0] ; clk_sig    ; 14.424 ; 13.941 ; Rise       ; clk_sig         ;
;  led_out[1] ; clk_sig    ; 12.873 ; 12.421 ; Rise       ; clk_sig         ;
;  led_out[2] ; clk_sig    ; 14.260 ; 13.796 ; Rise       ; clk_sig         ;
;  led_out[3] ; clk_sig    ; 12.016 ; 11.826 ; Rise       ; clk_sig         ;
;  led_out[4] ; clk_sig    ; 13.195 ; 13.032 ; Rise       ; clk_sig         ;
;  led_out[5] ; clk_sig    ; 13.009 ; 12.652 ; Rise       ; clk_sig         ;
;  led_out[6] ; clk_sig    ; 14.473 ; 14.289 ; Rise       ; clk_sig         ;
;  led_out[7] ; clk_sig    ; 13.869 ; 13.609 ; Rise       ; clk_sig         ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_com[*]  ; clk_sig    ; 7.916  ; 7.707  ; Rise       ; clk_sig         ;
;  led_com[0] ; clk_sig    ; 8.334  ; 8.087  ; Rise       ; clk_sig         ;
;  led_com[1] ; clk_sig    ; 11.323 ; 11.001 ; Rise       ; clk_sig         ;
;  led_com[2] ; clk_sig    ; 7.916  ; 7.792  ; Rise       ; clk_sig         ;
;  led_com[3] ; clk_sig    ; 7.987  ; 7.707  ; Rise       ; clk_sig         ;
;  led_com[4] ; clk_sig    ; 8.304  ; 8.252  ; Rise       ; clk_sig         ;
; led_out[*]  ; clk_sig    ; 8.965  ; 8.845  ; Rise       ; clk_sig         ;
;  led_out[0] ; clk_sig    ; 10.744 ; 10.358 ; Rise       ; clk_sig         ;
;  led_out[1] ; clk_sig    ; 9.621  ; 9.294  ; Rise       ; clk_sig         ;
;  led_out[2] ; clk_sig    ; 10.304 ; 9.956  ; Rise       ; clk_sig         ;
;  led_out[3] ; clk_sig    ; 8.965  ; 8.872  ; Rise       ; clk_sig         ;
;  led_out[4] ; clk_sig    ; 8.993  ; 8.845  ; Rise       ; clk_sig         ;
;  led_out[5] ; clk_sig    ; 9.709  ; 9.387  ; Rise       ; clk_sig         ;
;  led_out[6] ; clk_sig    ; 9.908  ; 9.659  ; Rise       ; clk_sig         ;
;  led_out[7] ; clk_sig    ; 10.931 ; 10.847 ; Rise       ; clk_sig         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; led_1[0]   ; led_out[0]  ; 12.538 ;        ;        ; 12.319 ;
; led_1[1]   ; led_out[1]  ; 10.858 ;        ;        ; 10.694 ;
; led_1[2]   ; led_out[2]  ; 12.787 ;        ;        ; 12.544 ;
; led_1[3]   ; led_out[3]  ; 11.024 ;        ;        ; 11.136 ;
; led_1[4]   ; led_out[4]  ; 10.657 ;        ;        ; 10.841 ;
; led_1[5]   ; led_out[5]  ; 11.317 ;        ;        ; 11.227 ;
; led_1[6]   ; led_out[6]  ; 10.732 ;        ;        ; 10.763 ;
; led_1[7]   ; led_out[7]  ; 12.351 ;        ;        ; 12.379 ;
; led_2[0]   ; led_out[0]  ; 13.210 ; 12.727 ; 13.497 ; 13.060 ;
; led_2[1]   ; led_out[1]  ; 10.878 ; 10.426 ; 11.093 ; 10.685 ;
; led_2[2]   ; led_out[2]  ; 13.846 ; 13.352 ; 14.042 ; 13.652 ;
; led_2[3]   ; led_out[3]  ; 10.838 ; 10.648 ; 10.998 ; 10.801 ;
; led_2[4]   ; led_out[4]  ; 11.717 ; 11.554 ; 11.699 ; 11.680 ;
; led_2[5]   ; led_out[5]  ; 12.209 ; 11.852 ; 12.511 ; 12.136 ;
; led_2[6]   ; led_out[6]  ; 12.130 ; 11.946 ; 12.297 ; 12.095 ;
; led_2[7]   ; led_out[7]  ; 10.646 ; 10.386 ; 10.700 ; 10.433 ;
; led_3[0]   ; led_out[0]  ; 11.039 ;        ;        ; 10.842 ;
; led_3[1]   ; led_out[1]  ; 9.361  ;        ;        ; 9.196  ;
; led_3[2]   ; led_out[2]  ; 10.657 ;        ;        ; 10.578 ;
; led_3[3]   ; led_out[3]  ; 8.567  ;        ;        ; 8.710  ;
; led_3[4]   ; led_out[4]  ; 9.268  ;        ;        ; 9.381  ;
; led_3[5]   ; led_out[5]  ; 6.977  ;        ;        ; 6.836  ;
; led_3[6]   ; led_out[6]  ; 10.194 ;        ;        ; 10.252 ;
; led_3[7]   ; led_out[7]  ; 11.033 ;        ;        ; 11.226 ;
; led_4[0]   ; led_out[0]  ; 15.863 ; 15.380 ; 16.021 ; 15.584 ;
; led_4[1]   ; led_out[1]  ; 12.799 ; 12.347 ; 13.002 ; 12.594 ;
; led_4[2]   ; led_out[2]  ; 13.061 ; 12.567 ; 13.177 ; 12.787 ;
; led_4[3]   ; led_out[3]  ; 11.516 ; 11.326 ; 11.709 ; 11.512 ;
; led_4[4]   ; led_out[4]  ; 10.635 ; 10.472 ; 10.482 ; 10.463 ;
; led_4[5]   ; led_out[5]  ; 13.127 ; 12.770 ; 13.302 ; 12.927 ;
; led_4[6]   ; led_out[6]  ; 14.507 ; 14.323 ; 14.554 ; 14.352 ;
; led_4[7]   ; led_out[7]  ; 12.083 ; 11.823 ; 12.163 ; 11.896 ;
; led_5[0]   ; led_out[0]  ; 13.057 ;        ;        ; 12.845 ;
; led_5[1]   ; led_out[1]  ; 10.903 ;        ;        ; 10.738 ;
; led_5[2]   ; led_out[2]  ; 12.619 ;        ;        ; 12.400 ;
; led_5[3]   ; led_out[3]  ; 10.572 ;        ;        ; 10.644 ;
; led_5[4]   ; led_out[4]  ; 9.677  ;        ;        ; 9.770  ;
; led_5[5]   ; led_out[5]  ; 11.539 ;        ;        ; 11.367 ;
; led_5[6]   ; led_out[6]  ; 10.519 ;        ;        ; 10.543 ;
; led_5[7]   ; led_out[7]  ; 12.101 ;        ;        ; 12.121 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; led_1[0]   ; led_out[0]  ; 12.158 ;        ;        ; 11.946 ;
; led_1[1]   ; led_out[1]  ; 10.521 ;        ;        ; 10.356 ;
; led_1[2]   ; led_out[2]  ; 12.365 ;        ;        ; 12.107 ;
; led_1[3]   ; led_out[3]  ; 10.706 ;        ;        ; 10.813 ;
; led_1[4]   ; led_out[4]  ; 10.280 ;        ;        ; 10.423 ;
; led_1[5]   ; led_out[5]  ; 10.923 ;        ;        ; 10.812 ;
; led_1[6]   ; led_out[6]  ; 10.385 ;        ;        ; 10.394 ;
; led_1[7]   ; led_out[7]  ; 12.036 ;        ;        ; 12.066 ;
; led_2[0]   ; led_out[0]  ; 12.758 ; 12.296 ; 13.029 ; 12.607 ;
; led_2[1]   ; led_out[1]  ; 10.558 ; 10.128 ; 10.766 ; 10.374 ;
; led_2[2]   ; led_out[2]  ; 13.278 ; 12.841 ; 13.521 ; 13.016 ;
; led_2[3]   ; led_out[3]  ; 10.530 ; 10.349 ; 10.680 ; 10.491 ;
; led_2[4]   ; led_out[4]  ; 11.261 ; 11.162 ; 11.322 ; 11.181 ;
; led_2[5]   ; led_out[5]  ; 11.654 ; 11.372 ; 12.022 ; 11.550 ;
; led_2[6]   ; led_out[6]  ; 11.596 ; 11.484 ; 11.837 ; 11.535 ;
; led_2[7]   ; led_out[7]  ; 10.409 ; 10.163 ; 10.461 ; 10.207 ;
; led_3[0]   ; led_out[0]  ; 10.695 ;        ;        ; 10.497 ;
; led_3[1]   ; led_out[1]  ; 9.108  ;        ;        ; 8.948  ;
; led_3[2]   ; led_out[2]  ; 10.353 ;        ;        ; 10.278 ;
; led_3[3]   ; led_out[3]  ; 8.352  ;        ;        ; 8.486  ;
; led_3[4]   ; led_out[4]  ; 9.003  ;        ;        ; 9.100  ;
; led_3[5]   ; led_out[5]  ; 6.827  ;        ;        ; 6.692  ;
; led_3[6]   ; led_out[6]  ; 9.906  ;        ;        ; 9.961  ;
; led_3[7]   ; led_out[7]  ; 10.704 ;        ;        ; 10.878 ;
; led_4[0]   ; led_out[0]  ; 15.347 ; 14.885 ; 15.502 ; 15.080 ;
; led_4[1]   ; led_out[1]  ; 12.334 ; 11.904 ; 12.519 ; 12.127 ;
; led_4[2]   ; led_out[2]  ; 12.571 ; 12.134 ; 12.740 ; 12.235 ;
; led_4[3]   ; led_out[3]  ; 11.132 ; 10.951 ; 11.314 ; 11.125 ;
; led_4[4]   ; led_out[4]  ; 10.178 ; 10.079 ; 10.113 ; 9.972  ;
; led_4[5]   ; led_out[5]  ; 12.512 ; 12.230 ; 12.761 ; 12.289 ;
; led_4[6]   ; led_out[6]  ; 13.921 ; 13.809 ; 14.053 ; 13.751 ;
; led_4[7]   ; led_out[7]  ; 11.739 ; 11.493 ; 11.816 ; 11.562 ;
; led_5[0]   ; led_out[0]  ; 12.597 ;        ;        ; 12.378 ;
; led_5[1]   ; led_out[1]  ; 10.564 ;        ;        ; 10.403 ;
; led_5[2]   ; led_out[2]  ; 12.201 ;        ;        ; 11.963 ;
; led_5[3]   ; led_out[3]  ; 10.274 ;        ;        ; 10.341 ;
; led_5[4]   ; led_out[4]  ; 9.385  ;        ;        ; 9.446  ;
; led_5[5]   ; led_out[5]  ; 11.133 ;        ;        ; 10.946 ;
; led_5[6]   ; led_out[6]  ; 10.177 ;        ;        ; 10.182 ;
; led_5[7]   ; led_out[7]  ; 11.780 ;        ;        ; 11.794 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 211.73 MHz ; 211.73 MHz      ; clk_in     ;                                                ;
; 528.26 MHz ; 402.09 MHz      ; clk_sig    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_in  ; -3.723 ; -39.856         ;
; clk_sig ; -0.893 ; -2.281          ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; clk_in  ; -0.085 ; -0.085         ;
; clk_sig ; 0.381  ; 0.000          ;
+---------+--------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_in  ; -3.000 ; -32.740                       ;
; clk_sig ; -1.487 ; -4.461                        ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -3.723 ; st[4]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.650      ;
; -3.722 ; st[10]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.649      ;
; -3.454 ; st[9]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.381      ;
; -3.430 ; st[11]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.357      ;
; -3.404 ; st[1]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.331      ;
; -3.381 ; st[3]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.308      ;
; -3.374 ; st[8]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.076     ; 4.300      ;
; -3.350 ; st[14]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.277      ;
; -3.345 ; st[12]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.272      ;
; -3.302 ; st[15]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.229      ;
; -3.200 ; st[13]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.127      ;
; -3.145 ; st[0]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.072      ;
; -3.139 ; st[7]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.066      ;
; -3.109 ; st[2]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 4.036      ;
; -3.107 ; st[4]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.035      ;
; -3.107 ; st[4]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.035      ;
; -3.107 ; st[4]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.035      ;
; -3.106 ; st[10]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.034      ;
; -3.106 ; st[10]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.034      ;
; -3.106 ; st[10]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 4.034      ;
; -3.103 ; st[5]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.076     ; 4.029      ;
; -3.025 ; st[6]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.952      ;
; -2.899 ; st[16]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.826      ;
; -2.838 ; st[9]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.766      ;
; -2.838 ; st[9]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.766      ;
; -2.838 ; st[9]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.766      ;
; -2.814 ; st[11]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.742      ;
; -2.814 ; st[11]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.742      ;
; -2.814 ; st[11]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.742      ;
; -2.792 ; st[4]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.720      ;
; -2.791 ; st[4]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.719      ;
; -2.791 ; st[10]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.719      ;
; -2.790 ; st[10]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.718      ;
; -2.788 ; st[1]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.716      ;
; -2.788 ; st[1]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.716      ;
; -2.788 ; st[1]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.716      ;
; -2.765 ; st[3]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.693      ;
; -2.765 ; st[3]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.693      ;
; -2.765 ; st[3]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.693      ;
; -2.758 ; st[8]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.685      ;
; -2.758 ; st[8]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.685      ;
; -2.758 ; st[8]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.685      ;
; -2.734 ; st[14]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.662      ;
; -2.734 ; st[14]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.662      ;
; -2.734 ; st[14]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.662      ;
; -2.729 ; st[12]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.657      ;
; -2.729 ; st[12]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.657      ;
; -2.729 ; st[12]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.657      ;
; -2.686 ; st[15]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.614      ;
; -2.686 ; st[15]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.614      ;
; -2.686 ; st[15]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.614      ;
; -2.678 ; st[17]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.605      ;
; -2.652 ; st[4]     ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.581      ;
; -2.651 ; st[10]    ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.580      ;
; -2.607 ; st[18]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.534      ;
; -2.584 ; st[13]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.512      ;
; -2.584 ; st[13]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.512      ;
; -2.584 ; st[13]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.512      ;
; -2.562 ; st[4]     ; st[5]   ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.491      ;
; -2.561 ; st[10]    ; st[5]   ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.490      ;
; -2.529 ; st[0]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.457      ;
; -2.529 ; st[0]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.457      ;
; -2.529 ; st[0]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.457      ;
; -2.523 ; st[9]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.451      ;
; -2.523 ; st[7]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.451      ;
; -2.523 ; st[7]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.451      ;
; -2.523 ; st[7]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.451      ;
; -2.522 ; st[9]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.450      ;
; -2.499 ; st[11]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.427      ;
; -2.498 ; st[11]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.426      ;
; -2.493 ; st[2]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.421      ;
; -2.493 ; st[2]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.421      ;
; -2.493 ; st[2]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.421      ;
; -2.487 ; st[5]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.414      ;
; -2.487 ; st[5]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.414      ;
; -2.487 ; st[5]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.414      ;
; -2.473 ; st[1]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.401      ;
; -2.472 ; st[1]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.400      ;
; -2.450 ; st[3]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.378      ;
; -2.449 ; st[3]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.377      ;
; -2.443 ; st[8]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.370      ;
; -2.442 ; st[8]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.369      ;
; -2.419 ; st[14]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.347      ;
; -2.418 ; st[14]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.346      ;
; -2.414 ; st[12]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.342      ;
; -2.413 ; st[12]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.341      ;
; -2.409 ; st[6]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.337      ;
; -2.409 ; st[6]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.337      ;
; -2.409 ; st[6]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.337      ;
; -2.383 ; st[9]     ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.312      ;
; -2.371 ; st[15]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.299      ;
; -2.370 ; st[15]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.298      ;
; -2.359 ; st[11]    ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.288      ;
; -2.333 ; st[1]     ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.262      ;
; -2.310 ; st[3]     ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.239      ;
; -2.303 ; st[8]     ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.231      ;
; -2.293 ; st[9]     ; st[5]   ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.222      ;
; -2.283 ; st[16]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.211      ;
; -2.283 ; st[16]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.211      ;
; -2.283 ; st[16]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.211      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_sig'                                                                          ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.893 ; clk_com_sig[0] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 1.000        ; -0.073     ; 1.822      ;
; -0.837 ; clk_com_sig[0] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 1.000        ; -0.073     ; 1.766      ;
; -0.671 ; clk_com_sig[1] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 1.000        ; -0.073     ; 1.600      ;
; -0.613 ; clk_com_sig[1] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 1.000        ; -0.073     ; 1.542      ;
; -0.610 ; clk_com_sig[2] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 1.000        ; -0.073     ; 1.539      ;
; -0.551 ; clk_com_sig[0] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 1.000        ; -0.073     ; 1.480      ;
; -0.511 ; clk_com_sig[2] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 1.000        ; -0.073     ; 1.440      ;
; -0.437 ; clk_com_sig[2] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 1.000        ; -0.073     ; 1.366      ;
; -0.329 ; clk_com_sig[1] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 1.000        ; -0.073     ; 1.258      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.085 ; clk_sig   ; clk_sig ; clk_sig      ; clk_in      ; 0.000        ; 2.534      ; 2.914      ;
; 0.139  ; clk_sig   ; clk_sig ; clk_sig      ; clk_in      ; -0.500       ; 2.534      ; 2.638      ;
; 0.673  ; st[6]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.961      ;
; 0.674  ; st[7]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.962      ;
; 0.675  ; st[1]     ; st[1]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.963      ;
; 0.677  ; st[2]     ; st[2]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.965      ;
; 0.684  ; st[9]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.973      ;
; 0.686  ; st[11]    ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.975      ;
; 0.686  ; st[12]    ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.975      ;
; 0.687  ; st[14]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.976      ;
; 0.688  ; st[3]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.688  ; st[10]    ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 0.977      ;
; 0.787  ; st[18]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.076      ;
; 0.992  ; st[6]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.280      ;
; 0.994  ; st[0]     ; st[1]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.282      ;
; 0.996  ; st[2]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.284      ;
; 0.999  ; st[1]     ; st[2]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.287      ;
; 1.005  ; st[10]    ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.294      ;
; 1.007  ; st[13]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.296      ;
; 1.008  ; st[4]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.296      ;
; 1.008  ; st[9]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.297      ;
; 1.009  ; st[0]     ; st[2]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.297      ;
; 1.010  ; st[11]    ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.299      ;
; 1.011  ; st[2]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.299      ;
; 1.012  ; st[3]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.300      ;
; 1.020  ; st[12]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.309      ;
; 1.022  ; st[10]    ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.311      ;
; 1.049  ; st[17]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.338      ;
; 1.057  ; st[15]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.346      ;
; 1.094  ; st[7]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.382      ;
; 1.096  ; st[1]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.384      ;
; 1.102  ; st[9]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.391      ;
; 1.114  ; st[6]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.402      ;
; 1.116  ; st[0]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.404      ;
; 1.120  ; st[7]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.408      ;
; 1.121  ; st[1]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.409      ;
; 1.129  ; st[6]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.417      ;
; 1.130  ; st[9]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.419      ;
; 1.131  ; st[0]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.419      ;
; 1.132  ; st[11]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.421      ;
; 1.133  ; st[2]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.421      ;
; 1.134  ; st[3]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.422      ;
; 1.144  ; st[10]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.433      ;
; 1.161  ; st[8]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.449      ;
; 1.195  ; st[13]    ; st[13]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.484      ;
; 1.216  ; st[7]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.504      ;
; 1.227  ; st[5]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.515      ;
; 1.228  ; st[3]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.516      ;
; 1.236  ; st[6]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.524      ;
; 1.240  ; st[2]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.528      ;
; 1.242  ; st[7]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.530      ;
; 1.242  ; st[5]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.530      ;
; 1.243  ; st[1]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.531      ;
; 1.251  ; st[6]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.539      ;
; 1.252  ; st[9]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.541      ;
; 1.253  ; st[0]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.541      ;
; 1.265  ; st[8]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.553      ;
; 1.283  ; st[8]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.571      ;
; 1.340  ; st[1]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.628      ;
; 1.348  ; st[14]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.637      ;
; 1.350  ; st[3]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.638      ;
; 1.353  ; st[5]     ; st[5]   ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.642      ;
; 1.356  ; st[16]    ; st[16]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.645      ;
; 1.360  ; st[0]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.648      ;
; 1.362  ; st[2]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.650      ;
; 1.363  ; st[17]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.652      ;
; 1.364  ; st[7]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.652      ;
; 1.364  ; st[5]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.652      ;
; 1.373  ; st[6]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.661      ;
; 1.377  ; st[2]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.665      ;
; 1.378  ; st[3]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.666      ;
; 1.387  ; st[8]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.675      ;
; 1.419  ; st[4]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.707      ;
; 1.434  ; st[4]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.722      ;
; 1.456  ; st[13]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.745      ;
; 1.457  ; st[0]     ; st[0]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.745      ;
; 1.460  ; st[15]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.749      ;
; 1.462  ; st[1]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.750      ;
; 1.469  ; st[12]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.758      ;
; 1.469  ; st[14]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.758      ;
; 1.471  ; st[5]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.759      ;
; 1.472  ; st[3]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.760      ;
; 1.482  ; st[18]    ; st[0]   ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.771      ;
; 1.482  ; st[0]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.770      ;
; 1.484  ; st[2]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.772      ;
; 1.486  ; st[5]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.774      ;
; 1.487  ; st[1]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.775      ;
; 1.490  ; st[15]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.779      ;
; 1.497  ; st[0]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.785      ;
; 1.499  ; st[2]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.787      ;
; 1.499  ; st[14]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.788      ;
; 1.500  ; st[3]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.788      ;
; 1.509  ; st[12]    ; st[13]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.798      ;
; 1.509  ; st[8]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.797      ;
; 1.513  ; st[16]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.802      ;
; 1.521  ; st[15]    ; st[16]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.810      ;
; 1.522  ; st[8]     ; st[8]   ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.811      ;
; 1.530  ; st[14]    ; st[16]  ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.819      ;
; 1.556  ; st[4]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.073      ; 1.844      ;
; 1.564  ; st[17]    ; st[0]   ; clk_in       ; clk_in      ; 0.000        ; 0.074      ; 1.853      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_sig'                                                                          ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; clk_com_sig[2] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; clk_com_sig[1] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 0.000        ; 0.073      ; 0.669      ;
; 0.396 ; clk_com_sig[0] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 0.000        ; 0.073      ; 0.684      ;
; 0.799 ; clk_com_sig[1] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 0.000        ; 0.073      ; 1.087      ;
; 0.821 ; clk_com_sig[1] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 0.000        ; 0.073      ; 1.109      ;
; 0.861 ; clk_com_sig[0] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 0.000        ; 0.073      ; 1.149      ;
; 0.932 ; clk_com_sig[2] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 0.000        ; 0.073      ; 1.220      ;
; 0.996 ; clk_com_sig[0] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 0.000        ; 0.073      ; 1.284      ;
; 1.055 ; clk_com_sig[2] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 0.000        ; 0.073      ; 1.343      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; clk_sig                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[18]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; st[9]                        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[0]                        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[10]                       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[11]                       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[12]                       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[13]                       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[14]                       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[15]                       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[16]                       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[17]                       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[18]                       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[1]                        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[2]                        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[3]                        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[4]                        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[5]                        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[6]                        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[7]                        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[8]                        ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[9]                        ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_sig                      ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_sig                      ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[10]                       ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[11]                       ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[12]                       ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[13]                       ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[14]                       ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[15]                       ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[16]                       ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[17]                       ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[18]                       ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[5]                        ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[8]                        ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[9]                        ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[0]                        ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[1]                        ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[2]                        ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[3]                        ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[4]                        ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[6]                        ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[7]                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_sig|clk                  ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[0]|clk                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[10]|clk                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[11]|clk                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[12]|clk                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[13]|clk                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[14]|clk                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[15]|clk                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[16]|clk                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[17]|clk                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[18]|clk                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[1]|clk                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[2]|clk                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[3]|clk                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[4]|clk                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[5]|clk                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[6]|clk                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[7]|clk                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[8]|clk                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[9]|clk                    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o               ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[0]|clk                    ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[1]|clk                    ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[2]|clk                    ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[3]|clk                    ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[4]|clk                    ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[6]|clk                    ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[7]|clk                    ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_sig|clk                  ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[10]|clk                   ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[11]|clk                   ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[12]|clk                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_sig'                                                         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; clk_com_sig[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; clk_com_sig[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_sig ; Rise       ; clk_com_sig[2]           ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[0]           ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[1]           ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[2]           ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[0]|clk       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[1]|clk       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[2]|clk       ;
; 0.486  ; 0.670        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[0]           ;
; 0.486  ; 0.670        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[1]           ;
; 0.486  ; 0.670        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[0]|clk       ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[1]|clk       ;
; 0.619  ; 0.619        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[2]|clk       ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; clk_com_in[*]  ; clk_sig    ; 3.047 ; 3.121 ; Rise       ; clk_sig         ;
;  clk_com_in[0] ; clk_sig    ; 3.030 ; 3.121 ; Rise       ; clk_sig         ;
;  clk_com_in[1] ; clk_sig    ; 3.047 ; 3.117 ; Rise       ; clk_sig         ;
;  clk_com_in[2] ; clk_sig    ; 2.499 ; 2.532 ; Rise       ; clk_sig         ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; clk_com_in[*]  ; clk_sig    ; -1.857 ; -1.884 ; Rise       ; clk_sig         ;
;  clk_com_in[0] ; clk_sig    ; -2.096 ; -2.176 ; Rise       ; clk_sig         ;
;  clk_com_in[1] ; clk_sig    ; -2.110 ; -2.149 ; Rise       ; clk_sig         ;
;  clk_com_in[2] ; clk_sig    ; -1.857 ; -1.884 ; Rise       ; clk_sig         ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_com[*]  ; clk_sig    ; 11.408 ; 10.932 ; Rise       ; clk_sig         ;
;  led_com[0] ; clk_sig    ; 8.491  ; 8.107  ; Rise       ; clk_sig         ;
;  led_com[1] ; clk_sig    ; 11.408 ; 10.932 ; Rise       ; clk_sig         ;
;  led_com[2] ; clk_sig    ; 8.024  ; 7.816  ; Rise       ; clk_sig         ;
;  led_com[3] ; clk_sig    ; 8.042  ; 7.696  ; Rise       ; clk_sig         ;
;  led_com[4] ; clk_sig    ; 8.411  ; 8.173  ; Rise       ; clk_sig         ;
; led_out[*]  ; clk_sig    ; 13.809 ; 13.456 ; Rise       ; clk_sig         ;
;  led_out[0] ; clk_sig    ; 13.809 ; 13.024 ; Rise       ; clk_sig         ;
;  led_out[1] ; clk_sig    ; 12.227 ; 11.600 ; Rise       ; clk_sig         ;
;  led_out[2] ; clk_sig    ; 13.561 ; 12.870 ; Rise       ; clk_sig         ;
;  led_out[3] ; clk_sig    ; 11.391 ; 11.035 ; Rise       ; clk_sig         ;
;  led_out[4] ; clk_sig    ; 12.592 ; 12.316 ; Rise       ; clk_sig         ;
;  led_out[5] ; clk_sig    ; 12.389 ; 11.749 ; Rise       ; clk_sig         ;
;  led_out[6] ; clk_sig    ; 13.788 ; 13.456 ; Rise       ; clk_sig         ;
;  led_out[7] ; clk_sig    ; 13.310 ; 12.799 ; Rise       ; clk_sig         ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_com[*]  ; clk_sig    ; 7.570  ; 7.265  ; Rise       ; clk_sig         ;
;  led_com[0] ; clk_sig    ; 8.030  ; 7.605  ; Rise       ; clk_sig         ;
;  led_com[1] ; clk_sig    ; 10.885 ; 10.428 ; Rise       ; clk_sig         ;
;  led_com[2] ; clk_sig    ; 7.570  ; 7.357  ; Rise       ; clk_sig         ;
;  led_com[3] ; clk_sig    ; 7.673  ; 7.265  ; Rise       ; clk_sig         ;
;  led_com[4] ; clk_sig    ; 7.970  ; 7.730  ; Rise       ; clk_sig         ;
; led_out[*]  ; clk_sig    ; 8.528  ; 8.305  ; Rise       ; clk_sig         ;
;  led_out[0] ; clk_sig    ; 10.261 ; 9.679  ; Rise       ; clk_sig         ;
;  led_out[1] ; clk_sig    ; 9.180  ; 8.703  ; Rise       ; clk_sig         ;
;  led_out[2] ; clk_sig    ; 9.859  ; 9.330  ; Rise       ; clk_sig         ;
;  led_out[3] ; clk_sig    ; 8.528  ; 8.332  ; Rise       ; clk_sig         ;
;  led_out[4] ; clk_sig    ; 8.540  ; 8.305  ; Rise       ; clk_sig         ;
;  led_out[5] ; clk_sig    ; 9.294  ; 8.762  ; Rise       ; clk_sig         ;
;  led_out[6] ; clk_sig    ; 9.411  ; 9.052  ; Rise       ; clk_sig         ;
;  led_out[7] ; clk_sig    ; 10.445 ; 10.250 ; Rise       ; clk_sig         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; led_1[0]   ; led_out[0]  ; 11.943 ;        ;        ; 11.271 ;
; led_1[1]   ; led_out[1]  ; 10.301 ;        ;        ; 9.803  ;
; led_1[2]   ; led_out[2]  ; 12.209 ;        ;        ; 11.460 ;
; led_1[3]   ; led_out[3]  ; 10.400 ;        ;        ; 10.213 ;
; led_1[4]   ; led_out[4]  ; 10.064 ;        ;        ; 9.938  ;
; led_1[5]   ; led_out[5]  ; 10.761 ;        ;        ; 10.259 ;
; led_1[6]   ; led_out[6]  ; 10.144 ;        ;        ; 9.887  ;
; led_1[7]   ; led_out[7]  ; 11.798 ;        ;        ; 11.414 ;
; led_2[0]   ; led_out[0]  ; 12.549 ; 11.764 ; 12.695 ; 11.951 ;
; led_2[1]   ; led_out[1]  ; 10.327 ; 9.660  ; 10.413 ; 9.786  ;
; led_2[2]   ; led_out[2]  ; 13.205 ; 12.407 ; 13.174 ; 12.483 ;
; led_2[3]   ; led_out[3]  ; 10.255 ; 9.905  ; 10.254 ; 9.898  ;
; led_2[4]   ; led_out[4]  ; 11.105 ; 10.829 ; 10.818 ; 10.673 ;
; led_2[5]   ; led_out[5]  ; 11.585 ; 10.961 ; 11.720 ; 11.080 ;
; led_2[6]   ; led_out[6]  ; 11.468 ; 11.136 ; 11.412 ; 11.064 ;
; led_2[7]   ; led_out[7]  ; 10.302 ; 9.791  ; 10.433 ; 9.916  ;
; led_3[0]   ; led_out[0]  ; 10.507 ;        ;        ; 9.945  ;
; led_3[1]   ; led_out[1]  ; 8.897  ;        ;        ; 8.450  ;
; led_3[2]   ; led_out[2]  ; 10.161 ;        ;        ; 9.721  ;
; led_3[3]   ; led_out[3]  ; 8.080  ;        ;        ; 8.046  ;
; led_3[4]   ; led_out[4]  ; 8.744  ;        ;        ; 8.627  ;
; led_3[5]   ; led_out[5]  ; 6.813  ;        ;        ; 6.548  ;
; led_3[6]   ; led_out[6]  ; 9.630  ;        ;        ; 9.428  ;
; led_3[7]   ; led_out[7]  ; 10.525 ;        ;        ; 10.390 ;
; led_4[0]   ; led_out[0]  ; 15.068 ; 14.283 ; 14.989 ; 14.245 ;
; led_4[1]   ; led_out[1]  ; 12.149 ; 11.482 ; 12.136 ; 11.509 ;
; led_4[2]   ; led_out[2]  ; 12.467 ; 11.669 ; 12.379 ; 11.688 ;
; led_4[3]   ; led_out[3]  ; 10.925 ; 10.575 ; 10.881 ; 10.525 ;
; led_4[4]   ; led_out[4]  ; 10.228 ; 9.952  ; 9.967  ; 9.822  ;
; led_4[5]   ; led_out[5]  ; 12.496 ; 11.872 ; 12.399 ; 11.759 ;
; led_4[6]   ; led_out[6]  ; 13.734 ; 13.402 ; 13.467 ; 13.119 ;
; led_4[7]   ; led_out[7]  ; 11.691 ; 11.180 ; 11.751 ; 11.234 ;
; led_5[0]   ; led_out[0]  ; 12.417 ;        ;        ; 11.736 ;
; led_5[1]   ; led_out[1]  ; 10.340 ;        ;        ; 9.844  ;
; led_5[2]   ; led_out[2]  ; 12.042 ;        ;        ; 11.334 ;
; led_5[3]   ; led_out[3]  ; 10.007 ;        ;        ; 9.754  ;
; led_5[4]   ; led_out[4]  ; 9.132  ;        ;        ; 8.966  ;
; led_5[5]   ; led_out[5]  ; 11.006 ;        ;        ; 10.365 ;
; led_5[6]   ; led_out[6]  ; 9.945  ;        ;        ; 9.687  ;
; led_5[7]   ; led_out[7]  ; 11.540 ;        ;        ; 11.184 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; led_1[0]   ; led_out[0]  ; 11.588 ;        ;        ; 10.945 ;
; led_1[1]   ; led_out[1]  ; 9.982  ;        ;        ; 9.506  ;
; led_1[2]   ; led_out[2]  ; 11.814 ;        ;        ; 11.078 ;
; led_1[3]   ; led_out[3]  ; 10.108 ;        ;        ; 9.928  ;
; led_1[4]   ; led_out[4]  ; 9.714  ;        ;        ; 9.567  ;
; led_1[5]   ; led_out[5]  ; 10.397 ;        ;        ; 9.892  ;
; led_1[6]   ; led_out[6]  ; 9.822  ;        ;        ; 9.562  ;
; led_1[7]   ; led_out[7]  ; 11.509 ;        ;        ; 11.143 ;
; led_2[0]   ; led_out[0]  ; 12.127 ; 11.377 ; 12.262 ; 11.547 ;
; led_2[1]   ; led_out[1]  ; 10.031 ; 9.395  ; 10.119 ; 9.516  ;
; led_2[2]   ; led_out[2]  ; 12.674 ; 11.946 ; 12.692 ; 11.912 ;
; led_2[3]   ; led_out[3]  ; 9.972  ; 9.635  ; 9.969  ; 9.627  ;
; led_2[4]   ; led_out[4]  ; 10.676 ; 10.473 ; 10.477 ; 10.229 ;
; led_2[5]   ; led_out[5]  ; 11.066 ; 10.525 ; 11.269 ; 10.549 ;
; led_2[6]   ; led_out[6]  ; 10.968 ; 10.717 ; 10.992 ; 10.562 ;
; led_2[7]   ; led_out[7]  ; 10.079 ; 9.589  ; 10.206 ; 9.711  ;
; led_3[0]   ; led_out[0]  ; 10.184 ;        ;        ; 9.645  ;
; led_3[1]   ; led_out[1]  ; 8.665  ;        ;        ; 8.236  ;
; led_3[2]   ; led_out[2]  ; 9.881  ;        ;        ; 9.460  ;
; led_3[3]   ; led_out[3]  ; 7.886  ;        ;        ; 7.851  ;
; led_3[4]   ; led_out[4]  ; 8.496  ;        ;        ; 8.380  ;
; led_3[5]   ; led_out[5]  ; 6.671  ;        ;        ; 6.416  ;
; led_3[6]   ; led_out[6]  ; 9.368  ;        ;        ; 9.175  ;
; led_3[7]   ; led_out[7]  ; 10.226 ;        ;        ; 10.083 ;
; led_4[0]   ; led_out[0]  ; 14.587 ; 13.837 ; 14.514 ; 13.799 ;
; led_4[1]   ; led_out[1]  ; 11.713 ; 11.077 ; 11.699 ; 11.096 ;
; led_4[2]   ; led_out[2]  ; 12.009 ; 11.281 ; 11.977 ; 11.197 ;
; led_4[3]   ; led_out[3]  ; 10.571 ; 10.234 ; 10.523 ; 10.181 ;
; led_4[4]   ; led_out[4]  ; 9.794  ; 9.591  ; 9.620  ; 9.372  ;
; led_4[5]   ; led_out[5]  ; 11.916 ; 11.375 ; 11.904 ; 11.184 ;
; led_4[6]   ; led_out[6]  ; 13.184 ; 12.933 ; 13.012 ; 12.582 ;
; led_4[7]   ; led_out[7]  ; 11.367 ; 10.877 ; 11.423 ; 10.928 ;
; led_5[0]   ; led_out[0]  ; 11.989 ;        ;        ; 11.321 ;
; led_5[1]   ; led_out[1]  ; 10.023 ;        ;        ; 9.552  ;
; led_5[2]   ; led_out[2]  ; 11.649 ;        ;        ; 10.950 ;
; led_5[3]   ; led_out[3]  ; 9.732  ;        ;        ; 9.489  ;
; led_5[4]   ; led_out[4]  ; 8.862  ;        ;        ; 8.682  ;
; led_5[5]   ; led_out[5]  ; 10.628 ;        ;        ; 9.992  ;
; led_5[6]   ; led_out[6]  ; 9.627  ;        ;        ; 9.368  ;
; led_5[7]   ; led_out[7]  ; 11.247 ;        ;        ; 10.899 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_in  ; -1.118 ; -7.891          ;
; clk_sig ; 0.079  ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; clk_in  ; -0.220 ; -0.220         ;
; clk_sig ; 0.167  ; 0.000          ;
+---------+--------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_in  ; -3.000 ; -24.240                       ;
; clk_sig ; -1.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.118 ; st[4]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 2.067      ;
; -1.097 ; st[10]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 2.046      ;
; -0.964 ; st[9]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.913      ;
; -0.957 ; st[1]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.906      ;
; -0.956 ; st[11]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.905      ;
; -0.951 ; st[8]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.899      ;
; -0.949 ; st[3]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.898      ;
; -0.945 ; st[15]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.894      ;
; -0.940 ; st[14]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.889      ;
; -0.936 ; st[12]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.885      ;
; -0.886 ; st[4]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.836      ;
; -0.886 ; st[4]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.836      ;
; -0.885 ; st[4]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.835      ;
; -0.880 ; st[13]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.829      ;
; -0.865 ; st[10]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.815      ;
; -0.865 ; st[10]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.815      ;
; -0.864 ; st[10]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.814      ;
; -0.858 ; st[5]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.806      ;
; -0.849 ; st[7]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.798      ;
; -0.845 ; st[0]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.794      ;
; -0.814 ; st[2]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.763      ;
; -0.794 ; st[6]     ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.743      ;
; -0.765 ; st[16]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.714      ;
; -0.740 ; st[4]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.690      ;
; -0.739 ; st[4]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.689      ;
; -0.732 ; st[9]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; st[9]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.682      ;
; -0.731 ; st[9]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.681      ;
; -0.725 ; st[1]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.675      ;
; -0.725 ; st[1]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.675      ;
; -0.724 ; st[1]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.674      ;
; -0.724 ; st[11]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.674      ;
; -0.724 ; st[11]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.674      ;
; -0.723 ; st[11]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.673      ;
; -0.719 ; st[8]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.668      ;
; -0.719 ; st[8]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.668      ;
; -0.719 ; st[10]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.669      ;
; -0.718 ; st[8]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.667      ;
; -0.718 ; st[10]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.668      ;
; -0.717 ; st[3]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; st[3]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.667      ;
; -0.716 ; st[3]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.666      ;
; -0.713 ; st[15]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.663      ;
; -0.713 ; st[15]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.663      ;
; -0.712 ; st[15]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.662      ;
; -0.701 ; st[12]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.651      ;
; -0.701 ; st[12]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.651      ;
; -0.700 ; st[14]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.650      ;
; -0.700 ; st[14]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.650      ;
; -0.700 ; st[14]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.650      ;
; -0.700 ; st[12]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.650      ;
; -0.684 ; st[17]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.633      ;
; -0.648 ; st[13]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; st[13]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.598      ;
; -0.647 ; st[13]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.597      ;
; -0.632 ; st[18]    ; clk_sig ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.581      ;
; -0.631 ; st[4]     ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.582      ;
; -0.626 ; st[5]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.575      ;
; -0.626 ; st[5]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.575      ;
; -0.625 ; st[5]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.574      ;
; -0.624 ; st[10]    ; st[8]   ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.575      ;
; -0.617 ; st[7]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.567      ;
; -0.617 ; st[7]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.567      ;
; -0.616 ; st[7]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.566      ;
; -0.613 ; st[0]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; st[0]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.563      ;
; -0.612 ; st[0]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.562      ;
; -0.598 ; st[1]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.548      ;
; -0.596 ; st[10]    ; st[5]   ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.547      ;
; -0.589 ; st[4]     ; st[5]   ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.540      ;
; -0.586 ; st[9]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.536      ;
; -0.585 ; st[9]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.535      ;
; -0.582 ; st[2]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; st[2]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.532      ;
; -0.581 ; st[2]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.531      ;
; -0.578 ; st[1]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.528      ;
; -0.578 ; st[11]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.528      ;
; -0.577 ; st[11]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.527      ;
; -0.573 ; st[8]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.522      ;
; -0.572 ; st[8]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.521      ;
; -0.571 ; st[3]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.521      ;
; -0.570 ; st[3]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.520      ;
; -0.567 ; st[15]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.517      ;
; -0.566 ; st[15]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.516      ;
; -0.566 ; st[14]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.516      ;
; -0.565 ; st[14]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.515      ;
; -0.562 ; st[6]     ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.512      ;
; -0.562 ; st[6]     ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.512      ;
; -0.562 ; st[12]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.512      ;
; -0.561 ; st[6]     ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.511      ;
; -0.561 ; st[12]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.511      ;
; -0.553 ; st[5]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.502      ;
; -0.551 ; st[0]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.501      ;
; -0.533 ; st[16]    ; st[17]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; st[16]    ; st[18]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.483      ;
; -0.532 ; st[16]    ; st[15]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.482      ;
; -0.502 ; st[13]    ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.452      ;
; -0.501 ; st[13]    ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.451      ;
; -0.483 ; st[2]     ; st[16]  ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.433      ;
; -0.479 ; st[5]     ; st[13]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.428      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_sig'                                                                         ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.079 ; clk_com_sig[0] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 1.000        ; -0.036     ; 0.872      ;
; 0.107 ; clk_com_sig[0] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 1.000        ; -0.036     ; 0.844      ;
; 0.210 ; clk_com_sig[1] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 1.000        ; -0.036     ; 0.741      ;
; 0.216 ; clk_com_sig[2] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 1.000        ; -0.036     ; 0.735      ;
; 0.221 ; clk_com_sig[2] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 1.000        ; -0.036     ; 0.730      ;
; 0.238 ; clk_com_sig[1] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 1.000        ; -0.036     ; 0.713      ;
; 0.246 ; clk_com_sig[0] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 1.000        ; -0.036     ; 0.705      ;
; 0.317 ; clk_com_sig[2] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 1.000        ; -0.036     ; 0.634      ;
; 0.377 ; clk_com_sig[1] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 1.000        ; -0.036     ; 0.574      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.220 ; clk_sig   ; clk_sig ; clk_sig      ; clk_in      ; 0.000        ; 1.239      ; 1.238      ;
; 0.277  ; st[1]     ; st[1]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.277  ; st[7]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.277  ; st[6]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.278  ; st[2]     ; st[2]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.284  ; st[9]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.285  ; st[3]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; st[10]    ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; st[11]    ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; st[14]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; st[12]    ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.336  ; st[18]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.477      ;
; 0.378  ; clk_sig   ; clk_sig ; clk_sig      ; clk_in      ; -0.500       ; 1.239      ; 1.336      ;
; 0.426  ; st[1]     ; st[2]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.567      ;
; 0.429  ; st[4]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.570      ;
; 0.433  ; st[9]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.574      ;
; 0.434  ; st[11]    ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.575      ;
; 0.434  ; st[3]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.575      ;
; 0.435  ; st[6]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.576      ;
; 0.435  ; st[13]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.576      ;
; 0.436  ; st[0]     ; st[1]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.577      ;
; 0.436  ; st[2]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.577      ;
; 0.437  ; st[17]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.578      ;
; 0.438  ; st[15]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.579      ;
; 0.439  ; st[0]     ; st[2]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.580      ;
; 0.439  ; st[2]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.580      ;
; 0.443  ; st[10]    ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.584      ;
; 0.446  ; st[10]    ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.587      ;
; 0.446  ; st[12]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.587      ;
; 0.489  ; st[7]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.630      ;
; 0.489  ; st[1]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.630      ;
; 0.492  ; st[7]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.633      ;
; 0.492  ; st[1]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.633      ;
; 0.496  ; st[9]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.637      ;
; 0.499  ; st[13]    ; st[13]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.640      ;
; 0.499  ; st[9]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.640      ;
; 0.500  ; st[3]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.641      ;
; 0.500  ; st[11]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.641      ;
; 0.501  ; st[6]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.642      ;
; 0.502  ; st[0]     ; st[3]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.643      ;
; 0.504  ; st[6]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.645      ;
; 0.505  ; st[0]     ; st[4]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.646      ;
; 0.505  ; st[2]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.646      ;
; 0.506  ; st[5]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.646      ;
; 0.512  ; st[10]    ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.653      ;
; 0.518  ; st[8]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.658      ;
; 0.521  ; st[8]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.661      ;
; 0.555  ; st[7]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.696      ;
; 0.558  ; st[7]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.699      ;
; 0.558  ; st[1]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.699      ;
; 0.563  ; st[3]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.704      ;
; 0.565  ; st[16]    ; st[16]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.706      ;
; 0.565  ; st[9]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.706      ;
; 0.567  ; st[6]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.708      ;
; 0.568  ; st[2]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.709      ;
; 0.569  ; st[5]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.709      ;
; 0.570  ; st[6]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.711      ;
; 0.571  ; st[0]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.712      ;
; 0.584  ; st[8]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.724      ;
; 0.585  ; st[5]     ; st[5]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.726      ;
; 0.586  ; st[17]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.727      ;
; 0.587  ; st[8]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.727      ;
; 0.590  ; st[4]     ; st[6]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.731      ;
; 0.595  ; st[14]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.736      ;
; 0.621  ; st[1]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.762      ;
; 0.624  ; st[7]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.765      ;
; 0.629  ; st[3]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.770      ;
; 0.632  ; st[3]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.773      ;
; 0.634  ; st[0]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.775      ;
; 0.634  ; st[2]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.775      ;
; 0.635  ; st[5]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.775      ;
; 0.636  ; st[6]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.777      ;
; 0.637  ; st[2]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.778      ;
; 0.638  ; st[18]    ; st[0]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.779      ;
; 0.638  ; st[5]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.778      ;
; 0.642  ; st[0]     ; st[0]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.783      ;
; 0.646  ; st[15]    ; st[16]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.787      ;
; 0.650  ; st[8]     ; st[8]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.791      ;
; 0.650  ; st[15]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.791      ;
; 0.650  ; st[13]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.791      ;
; 0.653  ; st[4]     ; st[7]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.794      ;
; 0.653  ; st[15]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.794      ;
; 0.653  ; st[8]     ; st[14]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.793      ;
; 0.656  ; st[12]    ; st[13]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.797      ;
; 0.657  ; st[14]    ; st[16]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.798      ;
; 0.661  ; st[14]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.802      ;
; 0.661  ; st[12]    ; st[15]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.802      ;
; 0.664  ; st[16]    ; st[17]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.805      ;
; 0.664  ; st[14]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.805      ;
; 0.667  ; st[16]    ; st[18]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.808      ;
; 0.676  ; st[17]    ; st[0]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.817      ;
; 0.687  ; st[1]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.828      ;
; 0.690  ; st[1]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.831      ;
; 0.695  ; st[3]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.836      ;
; 0.698  ; st[3]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.839      ;
; 0.700  ; st[0]     ; st[9]   ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.841      ;
; 0.700  ; st[2]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.841      ;
; 0.701  ; st[5]     ; st[11]  ; clk_in       ; clk_in      ; 0.000        ; 0.036      ; 0.841      ;
; 0.703  ; st[0]     ; st[10]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.844      ;
; 0.703  ; st[2]     ; st[12]  ; clk_in       ; clk_in      ; 0.000        ; 0.037      ; 0.844      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_sig'                                                                          ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; clk_com_sig[2] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; clk_com_sig[1] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 0.000        ; 0.036      ; 0.307      ;
; 0.174 ; clk_com_sig[0] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 0.000        ; 0.036      ; 0.314      ;
; 0.345 ; clk_com_sig[1] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 0.000        ; 0.036      ; 0.485      ;
; 0.350 ; clk_com_sig[1] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 0.000        ; 0.036      ; 0.490      ;
; 0.353 ; clk_com_sig[0] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 0.000        ; 0.036      ; 0.493      ;
; 0.400 ; clk_com_sig[2] ; clk_com_sig[1] ; clk_sig      ; clk_sig     ; 0.000        ; 0.036      ; 0.540      ;
; 0.435 ; clk_com_sig[0] ; clk_com_sig[2] ; clk_sig      ; clk_sig     ; 0.000        ; 0.036      ; 0.575      ;
; 0.452 ; clk_com_sig[2] ; clk_com_sig[0] ; clk_sig      ; clk_sig     ; 0.000        ; 0.036      ; 0.592      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clk_sig                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[18]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; st[9]                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clk_sig                      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[0]                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[10]                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[11]                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[12]                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[13]                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[14]                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[15]                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[16]                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[17]                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[18]                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[1]                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[2]                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[3]                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[4]                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[5]                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[6]                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[7]                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[8]                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; st[9]                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_sig|clk                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[0]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[10]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[11]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[12]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[13]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[14]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[15]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[16]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[17]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[18]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[1]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[2]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[3]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[4]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[5]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[6]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[7]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[8]|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; st[9]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clk_sig                      ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[0]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[10]                       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[11]                       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[12]                       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[13]                       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[14]                       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[15]                       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[16]                       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[17]                       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[18]                       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[1]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[2]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[3]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[4]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[5]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[6]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[7]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[8]                        ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; st[9]                        ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0] ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o               ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_sig|clk                  ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[0]|clk                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[10]|clk                   ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[11]|clk                   ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[12]|clk                   ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[13]|clk                   ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[14]|clk                   ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[15]|clk                   ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[16]|clk                   ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[17]|clk                   ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; st[18]|clk                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_sig'                                                         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sig ; Rise       ; clk_com_sig[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sig ; Rise       ; clk_com_sig[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_sig ; Rise       ; clk_com_sig[2]           ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[0]           ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[1]           ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[2]           ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[0]           ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[1]           ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[2]           ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[0]|clk       ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[1]|clk       ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_com_sig[2]|clk       ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sig ; Rise       ; clk_sig|q                ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|inclk[0] ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_sig~clkctrl|outclk   ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[0]|clk       ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[1]|clk       ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk_sig ; Rise       ; clk_com_sig[2]|clk       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; clk_com_in[*]  ; clk_sig    ; 1.612 ; 2.211 ; Rise       ; clk_sig         ;
;  clk_com_in[0] ; clk_sig    ; 1.612 ; 2.211 ; Rise       ; clk_sig         ;
;  clk_com_in[1] ; clk_sig    ; 1.601 ; 2.209 ; Rise       ; clk_sig         ;
;  clk_com_in[2] ; clk_sig    ; 1.320 ; 1.938 ; Rise       ; clk_sig         ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; clk_com_in[*]  ; clk_sig    ; -1.013 ; -1.641 ; Rise       ; clk_sig         ;
;  clk_com_in[0] ; clk_sig    ; -1.140 ; -1.780 ; Rise       ; clk_sig         ;
;  clk_com_in[1] ; clk_sig    ; -1.122 ; -1.768 ; Rise       ; clk_sig         ;
;  clk_com_in[2] ; clk_sig    ; -1.013 ; -1.641 ; Rise       ; clk_sig         ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_com[*]  ; clk_sig    ; 5.569 ; 5.853 ; Rise       ; clk_sig         ;
;  led_com[0] ; clk_sig    ; 4.060 ; 4.069 ; Rise       ; clk_sig         ;
;  led_com[1] ; clk_sig    ; 5.569 ; 5.853 ; Rise       ; clk_sig         ;
;  led_com[2] ; clk_sig    ; 3.816 ; 3.981 ; Rise       ; clk_sig         ;
;  led_com[3] ; clk_sig    ; 3.839 ; 3.850 ; Rise       ; clk_sig         ;
;  led_com[4] ; clk_sig    ; 4.059 ; 4.119 ; Rise       ; clk_sig         ;
; led_out[*]  ; clk_sig    ; 6.731 ; 6.890 ; Rise       ; clk_sig         ;
;  led_out[0] ; clk_sig    ; 6.517 ; 6.792 ; Rise       ; clk_sig         ;
;  led_out[1] ; clk_sig    ; 5.807 ; 5.964 ; Rise       ; clk_sig         ;
;  led_out[2] ; clk_sig    ; 6.446 ; 6.706 ; Rise       ; clk_sig         ;
;  led_out[3] ; clk_sig    ; 5.522 ; 5.693 ; Rise       ; clk_sig         ;
;  led_out[4] ; clk_sig    ; 6.033 ; 6.220 ; Rise       ; clk_sig         ;
;  led_out[5] ; clk_sig    ; 5.887 ; 6.057 ; Rise       ; clk_sig         ;
;  led_out[6] ; clk_sig    ; 6.731 ; 6.890 ; Rise       ; clk_sig         ;
;  led_out[7] ; clk_sig    ; 6.587 ; 6.810 ; Rise       ; clk_sig         ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_com[*]  ; clk_sig    ; 3.610 ; 3.658 ; Rise       ; clk_sig         ;
;  led_com[0] ; clk_sig    ; 3.786 ; 3.862 ; Rise       ; clk_sig         ;
;  led_com[1] ; clk_sig    ; 5.407 ; 5.558 ; Rise       ; clk_sig         ;
;  led_com[2] ; clk_sig    ; 3.634 ; 3.711 ; Rise       ; clk_sig         ;
;  led_com[3] ; clk_sig    ; 3.610 ; 3.658 ; Rise       ; clk_sig         ;
;  led_com[4] ; clk_sig    ; 3.798 ; 3.986 ; Rise       ; clk_sig         ;
; led_out[*]  ; clk_sig    ; 4.056 ; 4.161 ; Rise       ; clk_sig         ;
;  led_out[0] ; clk_sig    ; 4.802 ; 4.957 ; Rise       ; clk_sig         ;
;  led_out[1] ; clk_sig    ; 4.264 ; 4.378 ; Rise       ; clk_sig         ;
;  led_out[2] ; clk_sig    ; 4.621 ; 4.768 ; Rise       ; clk_sig         ;
;  led_out[3] ; clk_sig    ; 4.061 ; 4.179 ; Rise       ; clk_sig         ;
;  led_out[4] ; clk_sig    ; 4.056 ; 4.161 ; Rise       ; clk_sig         ;
;  led_out[5] ; clk_sig    ; 4.310 ; 4.451 ; Rise       ; clk_sig         ;
;  led_out[6] ; clk_sig    ; 4.444 ; 4.570 ; Rise       ; clk_sig         ;
;  led_out[7] ; clk_sig    ; 5.174 ; 5.314 ; Rise       ; clk_sig         ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; led_1[0]   ; led_out[0]  ; 5.744 ;       ;       ; 6.613 ;
; led_1[1]   ; led_out[1]  ; 5.005 ;       ;       ; 5.782 ;
; led_1[2]   ; led_out[2]  ; 5.789 ;       ;       ; 6.689 ;
; led_1[3]   ; led_out[3]  ; 5.158 ;       ;       ; 6.020 ;
; led_1[4]   ; led_out[4]  ; 4.949 ;       ;       ; 5.763 ;
; led_1[5]   ; led_out[5]  ; 5.208 ;       ;       ; 6.063 ;
; led_1[6]   ; led_out[6]  ; 4.966 ;       ;       ; 5.757 ;
; led_1[7]   ; led_out[7]  ; 5.909 ;       ;       ; 6.788 ;
; led_2[0]   ; led_out[0]  ; 5.989 ; 6.245 ; 6.621 ; 6.896 ;
; led_2[1]   ; led_out[1]  ; 4.947 ; 5.104 ; 5.521 ; 5.697 ;
; led_2[2]   ; led_out[2]  ; 6.272 ; 6.497 ; 6.958 ; 7.221 ;
; led_2[3]   ; led_out[3]  ; 4.991 ; 5.162 ; 5.619 ; 5.783 ;
; led_2[4]   ; led_out[4]  ; 5.323 ; 5.443 ; 5.975 ; 6.162 ;
; led_2[5]   ; led_out[5]  ; 5.560 ; 5.746 ; 6.271 ; 6.437 ;
; led_2[6]   ; led_out[6]  ; 5.525 ; 5.704 ; 6.204 ; 6.363 ;
; led_2[7]   ; led_out[7]  ; 5.215 ; 5.445 ; 5.449 ; 5.672 ;
; led_3[0]   ; led_out[0]  ; 5.103 ;       ;       ; 5.882 ;
; led_3[1]   ; led_out[1]  ; 4.323 ;       ;       ; 5.032 ;
; led_3[2]   ; led_out[2]  ; 4.966 ;       ;       ; 5.756 ;
; led_3[3]   ; led_out[3]  ; 4.099 ;       ;       ; 4.796 ;
; led_3[4]   ; led_out[4]  ; 4.364 ;       ;       ; 5.097 ;
; led_3[5]   ; led_out[5]  ; 3.305 ;       ;       ; 3.699 ;
; led_3[6]   ; led_out[6]  ; 4.770 ;       ;       ; 5.532 ;
; led_3[7]   ; led_out[7]  ; 5.413 ;       ;       ; 6.226 ;
; led_4[0]   ; led_out[0]  ; 7.137 ; 7.393 ; 7.977 ; 8.252 ;
; led_4[1]   ; led_out[1]  ; 5.781 ; 5.938 ; 6.476 ; 6.652 ;
; led_4[2]   ; led_out[2]  ; 5.872 ; 6.097 ; 6.473 ; 6.736 ;
; led_4[3]   ; led_out[3]  ; 5.245 ; 5.416 ; 5.882 ; 6.046 ;
; led_4[4]   ; led_out[4]  ; 4.752 ; 4.872 ; 5.154 ; 5.341 ;
; led_4[5]   ; led_out[5]  ; 5.868 ; 6.054 ; 6.606 ; 6.772 ;
; led_4[6]   ; led_out[6]  ; 6.529 ; 6.708 ; 7.377 ; 7.536 ;
; led_4[7]   ; led_out[7]  ; 5.883 ; 6.113 ; 6.158 ; 6.381 ;
; led_5[0]   ; led_out[0]  ; 5.927 ;       ;       ; 6.832 ;
; led_5[1]   ; led_out[1]  ; 5.033 ;       ;       ; 5.818 ;
; led_5[2]   ; led_out[2]  ; 5.756 ;       ;       ; 6.644 ;
; led_5[3]   ; led_out[3]  ; 4.901 ;       ;       ; 5.697 ;
; led_5[4]   ; led_out[4]  ; 4.509 ;       ;       ; 5.258 ;
; led_5[5]   ; led_out[5]  ; 5.236 ;       ;       ; 6.072 ;
; led_5[6]   ; led_out[6]  ; 4.868 ;       ;       ; 5.623 ;
; led_5[7]   ; led_out[7]  ; 5.818 ;       ;       ; 6.654 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; led_1[0]   ; led_out[0]  ; 5.580 ;       ;       ; 6.429 ;
; led_1[1]   ; led_out[1]  ; 4.860 ;       ;       ; 5.614 ;
; led_1[2]   ; led_out[2]  ; 5.609 ;       ;       ; 6.475 ;
; led_1[3]   ; led_out[3]  ; 5.016 ;       ;       ; 5.862 ;
; led_1[4]   ; led_out[4]  ; 4.780 ;       ;       ; 5.566 ;
; led_1[5]   ; led_out[5]  ; 5.035 ;       ;       ; 5.868 ;
; led_1[6]   ; led_out[6]  ; 4.817 ;       ;       ; 5.582 ;
; led_1[7]   ; led_out[7]  ; 5.773 ;       ;       ; 6.636 ;
; led_2[0]   ; led_out[0]  ; 5.792 ; 6.036 ; 6.415 ; 6.678 ;
; led_2[1]   ; led_out[1]  ; 4.810 ; 4.962 ; 5.377 ; 5.548 ;
; led_2[2]   ; led_out[2]  ; 6.023 ; 6.253 ; 6.727 ; 6.921 ;
; led_2[3]   ; led_out[3]  ; 4.855 ; 5.021 ; 5.476 ; 5.635 ;
; led_2[4]   ; led_out[4]  ; 5.125 ; 5.261 ; 5.803 ; 5.922 ;
; led_2[5]   ; led_out[5]  ; 5.316 ; 5.524 ; 6.052 ; 6.173 ;
; led_2[6]   ; led_out[6]  ; 5.297 ; 5.493 ; 6.000 ; 6.109 ;
; led_2[7]   ; led_out[7]  ; 5.108 ; 5.333 ; 5.349 ; 5.567 ;
; led_3[0]   ; led_out[0]  ; 4.957 ;       ;       ; 5.706 ;
; led_3[1]   ; led_out[1]  ; 4.212 ;       ;       ; 4.909 ;
; led_3[2]   ; led_out[2]  ; 4.832 ;       ;       ; 5.608 ;
; led_3[3]   ; led_out[3]  ; 3.998 ;       ;       ; 4.685 ;
; led_3[4]   ; led_out[4]  ; 4.244 ;       ;       ; 4.959 ;
; led_3[5]   ; led_out[5]  ; 3.240 ;       ;       ; 3.634 ;
; led_3[6]   ; led_out[6]  ; 4.642 ;       ;       ; 5.389 ;
; led_3[7]   ; led_out[7]  ; 5.268 ;       ;       ; 6.063 ;
; led_4[0]   ; led_out[0]  ; 6.917 ; 7.161 ; 7.738 ; 8.001 ;
; led_4[1]   ; led_out[1]  ; 5.584 ; 5.736 ; 6.253 ; 6.424 ;
; led_4[2]   ; led_out[2]  ; 5.660 ; 5.890 ; 6.282 ; 6.476 ;
; led_4[3]   ; led_out[3]  ; 5.078 ; 5.244 ; 5.706 ; 5.865 ;
; led_4[4]   ; led_out[4]  ; 4.562 ; 4.698 ; 4.996 ; 5.115 ;
; led_4[5]   ; led_out[5]  ; 5.610 ; 5.818 ; 6.358 ; 6.479 ;
; led_4[6]   ; led_out[6]  ; 6.283 ; 6.479 ; 7.147 ; 7.256 ;
; led_4[7]   ; led_out[7]  ; 5.729 ; 5.954 ; 6.009 ; 6.227 ;
; led_5[0]   ; led_out[0]  ; 5.726 ;       ;       ; 6.608 ;
; led_5[1]   ; led_out[1]  ; 4.888 ;       ;       ; 5.646 ;
; led_5[2]   ; led_out[2]  ; 5.577 ;       ;       ; 6.430 ;
; led_5[3]   ; led_out[3]  ; 4.770 ;       ;       ; 5.552 ;
; led_5[4]   ; led_out[4]  ; 4.378 ;       ;       ; 5.101 ;
; led_5[5]   ; led_out[5]  ; 5.063 ;       ;       ; 5.876 ;
; led_5[6]   ; led_out[6]  ; 4.722 ;       ;       ; 5.452 ;
; led_5[7]   ; led_out[7]  ; 5.679 ;       ;       ; 6.497 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.026  ; -0.220 ; N/A      ; N/A     ; -3.000              ;
;  clk_in          ; -4.026  ; -0.220 ; N/A      ; N/A     ; -3.000              ;
;  clk_sig         ; -1.109  ; 0.167  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -47.599 ; -0.22  ; 0.0      ; 0.0     ; -37.201             ;
;  clk_in          ; -44.718 ; -0.220 ; N/A      ; N/A     ; -32.740             ;
;  clk_sig         ; -2.881  ; 0.000  ; N/A      ; N/A     ; -4.461              ;
+------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; clk_com_in[*]  ; clk_sig    ; 3.374 ; 3.596 ; Rise       ; clk_sig         ;
;  clk_com_in[0] ; clk_sig    ; 3.369 ; 3.589 ; Rise       ; clk_sig         ;
;  clk_com_in[1] ; clk_sig    ; 3.374 ; 3.596 ; Rise       ; clk_sig         ;
;  clk_com_in[2] ; clk_sig    ; 2.737 ; 2.952 ; Rise       ; clk_sig         ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; clk_com_in[*]  ; clk_sig    ; -1.013 ; -1.641 ; Rise       ; clk_sig         ;
;  clk_com_in[0] ; clk_sig    ; -1.140 ; -1.780 ; Rise       ; clk_sig         ;
;  clk_com_in[1] ; clk_sig    ; -1.122 ; -1.768 ; Rise       ; clk_sig         ;
;  clk_com_in[2] ; clk_sig    ; -1.013 ; -1.641 ; Rise       ; clk_sig         ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; led_com[*]  ; clk_sig    ; 11.811 ; 11.596 ; Rise       ; clk_sig         ;
;  led_com[0] ; clk_sig    ; 8.890  ; 8.605  ; Rise       ; clk_sig         ;
;  led_com[1] ; clk_sig    ; 11.811 ; 11.596 ; Rise       ; clk_sig         ;
;  led_com[2] ; clk_sig    ; 8.387  ; 8.336  ; Rise       ; clk_sig         ;
;  led_com[3] ; clk_sig    ; 8.435  ; 8.159  ; Rise       ; clk_sig         ;
;  led_com[4] ; clk_sig    ; 8.838  ; 8.668  ; Rise       ; clk_sig         ;
; led_out[*]  ; clk_sig    ; 14.473 ; 14.289 ; Rise       ; clk_sig         ;
;  led_out[0] ; clk_sig    ; 14.424 ; 13.941 ; Rise       ; clk_sig         ;
;  led_out[1] ; clk_sig    ; 12.873 ; 12.421 ; Rise       ; clk_sig         ;
;  led_out[2] ; clk_sig    ; 14.260 ; 13.796 ; Rise       ; clk_sig         ;
;  led_out[3] ; clk_sig    ; 12.016 ; 11.826 ; Rise       ; clk_sig         ;
;  led_out[4] ; clk_sig    ; 13.195 ; 13.032 ; Rise       ; clk_sig         ;
;  led_out[5] ; clk_sig    ; 13.009 ; 12.652 ; Rise       ; clk_sig         ;
;  led_out[6] ; clk_sig    ; 14.473 ; 14.289 ; Rise       ; clk_sig         ;
;  led_out[7] ; clk_sig    ; 13.869 ; 13.609 ; Rise       ; clk_sig         ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_com[*]  ; clk_sig    ; 3.610 ; 3.658 ; Rise       ; clk_sig         ;
;  led_com[0] ; clk_sig    ; 3.786 ; 3.862 ; Rise       ; clk_sig         ;
;  led_com[1] ; clk_sig    ; 5.407 ; 5.558 ; Rise       ; clk_sig         ;
;  led_com[2] ; clk_sig    ; 3.634 ; 3.711 ; Rise       ; clk_sig         ;
;  led_com[3] ; clk_sig    ; 3.610 ; 3.658 ; Rise       ; clk_sig         ;
;  led_com[4] ; clk_sig    ; 3.798 ; 3.986 ; Rise       ; clk_sig         ;
; led_out[*]  ; clk_sig    ; 4.056 ; 4.161 ; Rise       ; clk_sig         ;
;  led_out[0] ; clk_sig    ; 4.802 ; 4.957 ; Rise       ; clk_sig         ;
;  led_out[1] ; clk_sig    ; 4.264 ; 4.378 ; Rise       ; clk_sig         ;
;  led_out[2] ; clk_sig    ; 4.621 ; 4.768 ; Rise       ; clk_sig         ;
;  led_out[3] ; clk_sig    ; 4.061 ; 4.179 ; Rise       ; clk_sig         ;
;  led_out[4] ; clk_sig    ; 4.056 ; 4.161 ; Rise       ; clk_sig         ;
;  led_out[5] ; clk_sig    ; 4.310 ; 4.451 ; Rise       ; clk_sig         ;
;  led_out[6] ; clk_sig    ; 4.444 ; 4.570 ; Rise       ; clk_sig         ;
;  led_out[7] ; clk_sig    ; 5.174 ; 5.314 ; Rise       ; clk_sig         ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; led_1[0]   ; led_out[0]  ; 12.538 ;        ;        ; 12.319 ;
; led_1[1]   ; led_out[1]  ; 10.858 ;        ;        ; 10.694 ;
; led_1[2]   ; led_out[2]  ; 12.787 ;        ;        ; 12.544 ;
; led_1[3]   ; led_out[3]  ; 11.024 ;        ;        ; 11.136 ;
; led_1[4]   ; led_out[4]  ; 10.657 ;        ;        ; 10.841 ;
; led_1[5]   ; led_out[5]  ; 11.317 ;        ;        ; 11.227 ;
; led_1[6]   ; led_out[6]  ; 10.732 ;        ;        ; 10.763 ;
; led_1[7]   ; led_out[7]  ; 12.351 ;        ;        ; 12.379 ;
; led_2[0]   ; led_out[0]  ; 13.210 ; 12.727 ; 13.497 ; 13.060 ;
; led_2[1]   ; led_out[1]  ; 10.878 ; 10.426 ; 11.093 ; 10.685 ;
; led_2[2]   ; led_out[2]  ; 13.846 ; 13.352 ; 14.042 ; 13.652 ;
; led_2[3]   ; led_out[3]  ; 10.838 ; 10.648 ; 10.998 ; 10.801 ;
; led_2[4]   ; led_out[4]  ; 11.717 ; 11.554 ; 11.699 ; 11.680 ;
; led_2[5]   ; led_out[5]  ; 12.209 ; 11.852 ; 12.511 ; 12.136 ;
; led_2[6]   ; led_out[6]  ; 12.130 ; 11.946 ; 12.297 ; 12.095 ;
; led_2[7]   ; led_out[7]  ; 10.646 ; 10.386 ; 10.700 ; 10.433 ;
; led_3[0]   ; led_out[0]  ; 11.039 ;        ;        ; 10.842 ;
; led_3[1]   ; led_out[1]  ; 9.361  ;        ;        ; 9.196  ;
; led_3[2]   ; led_out[2]  ; 10.657 ;        ;        ; 10.578 ;
; led_3[3]   ; led_out[3]  ; 8.567  ;        ;        ; 8.710  ;
; led_3[4]   ; led_out[4]  ; 9.268  ;        ;        ; 9.381  ;
; led_3[5]   ; led_out[5]  ; 6.977  ;        ;        ; 6.836  ;
; led_3[6]   ; led_out[6]  ; 10.194 ;        ;        ; 10.252 ;
; led_3[7]   ; led_out[7]  ; 11.033 ;        ;        ; 11.226 ;
; led_4[0]   ; led_out[0]  ; 15.863 ; 15.380 ; 16.021 ; 15.584 ;
; led_4[1]   ; led_out[1]  ; 12.799 ; 12.347 ; 13.002 ; 12.594 ;
; led_4[2]   ; led_out[2]  ; 13.061 ; 12.567 ; 13.177 ; 12.787 ;
; led_4[3]   ; led_out[3]  ; 11.516 ; 11.326 ; 11.709 ; 11.512 ;
; led_4[4]   ; led_out[4]  ; 10.635 ; 10.472 ; 10.482 ; 10.463 ;
; led_4[5]   ; led_out[5]  ; 13.127 ; 12.770 ; 13.302 ; 12.927 ;
; led_4[6]   ; led_out[6]  ; 14.507 ; 14.323 ; 14.554 ; 14.352 ;
; led_4[7]   ; led_out[7]  ; 12.083 ; 11.823 ; 12.163 ; 11.896 ;
; led_5[0]   ; led_out[0]  ; 13.057 ;        ;        ; 12.845 ;
; led_5[1]   ; led_out[1]  ; 10.903 ;        ;        ; 10.738 ;
; led_5[2]   ; led_out[2]  ; 12.619 ;        ;        ; 12.400 ;
; led_5[3]   ; led_out[3]  ; 10.572 ;        ;        ; 10.644 ;
; led_5[4]   ; led_out[4]  ; 9.677  ;        ;        ; 9.770  ;
; led_5[5]   ; led_out[5]  ; 11.539 ;        ;        ; 11.367 ;
; led_5[6]   ; led_out[6]  ; 10.519 ;        ;        ; 10.543 ;
; led_5[7]   ; led_out[7]  ; 12.101 ;        ;        ; 12.121 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; led_1[0]   ; led_out[0]  ; 5.580 ;       ;       ; 6.429 ;
; led_1[1]   ; led_out[1]  ; 4.860 ;       ;       ; 5.614 ;
; led_1[2]   ; led_out[2]  ; 5.609 ;       ;       ; 6.475 ;
; led_1[3]   ; led_out[3]  ; 5.016 ;       ;       ; 5.862 ;
; led_1[4]   ; led_out[4]  ; 4.780 ;       ;       ; 5.566 ;
; led_1[5]   ; led_out[5]  ; 5.035 ;       ;       ; 5.868 ;
; led_1[6]   ; led_out[6]  ; 4.817 ;       ;       ; 5.582 ;
; led_1[7]   ; led_out[7]  ; 5.773 ;       ;       ; 6.636 ;
; led_2[0]   ; led_out[0]  ; 5.792 ; 6.036 ; 6.415 ; 6.678 ;
; led_2[1]   ; led_out[1]  ; 4.810 ; 4.962 ; 5.377 ; 5.548 ;
; led_2[2]   ; led_out[2]  ; 6.023 ; 6.253 ; 6.727 ; 6.921 ;
; led_2[3]   ; led_out[3]  ; 4.855 ; 5.021 ; 5.476 ; 5.635 ;
; led_2[4]   ; led_out[4]  ; 5.125 ; 5.261 ; 5.803 ; 5.922 ;
; led_2[5]   ; led_out[5]  ; 5.316 ; 5.524 ; 6.052 ; 6.173 ;
; led_2[6]   ; led_out[6]  ; 5.297 ; 5.493 ; 6.000 ; 6.109 ;
; led_2[7]   ; led_out[7]  ; 5.108 ; 5.333 ; 5.349 ; 5.567 ;
; led_3[0]   ; led_out[0]  ; 4.957 ;       ;       ; 5.706 ;
; led_3[1]   ; led_out[1]  ; 4.212 ;       ;       ; 4.909 ;
; led_3[2]   ; led_out[2]  ; 4.832 ;       ;       ; 5.608 ;
; led_3[3]   ; led_out[3]  ; 3.998 ;       ;       ; 4.685 ;
; led_3[4]   ; led_out[4]  ; 4.244 ;       ;       ; 4.959 ;
; led_3[5]   ; led_out[5]  ; 3.240 ;       ;       ; 3.634 ;
; led_3[6]   ; led_out[6]  ; 4.642 ;       ;       ; 5.389 ;
; led_3[7]   ; led_out[7]  ; 5.268 ;       ;       ; 6.063 ;
; led_4[0]   ; led_out[0]  ; 6.917 ; 7.161 ; 7.738 ; 8.001 ;
; led_4[1]   ; led_out[1]  ; 5.584 ; 5.736 ; 6.253 ; 6.424 ;
; led_4[2]   ; led_out[2]  ; 5.660 ; 5.890 ; 6.282 ; 6.476 ;
; led_4[3]   ; led_out[3]  ; 5.078 ; 5.244 ; 5.706 ; 5.865 ;
; led_4[4]   ; led_out[4]  ; 4.562 ; 4.698 ; 4.996 ; 5.115 ;
; led_4[5]   ; led_out[5]  ; 5.610 ; 5.818 ; 6.358 ; 6.479 ;
; led_4[6]   ; led_out[6]  ; 6.283 ; 6.479 ; 7.147 ; 7.256 ;
; led_4[7]   ; led_out[7]  ; 5.729 ; 5.954 ; 6.009 ; 6.227 ;
; led_5[0]   ; led_out[0]  ; 5.726 ;       ;       ; 6.608 ;
; led_5[1]   ; led_out[1]  ; 4.888 ;       ;       ; 5.646 ;
; led_5[2]   ; led_out[2]  ; 5.577 ;       ;       ; 6.430 ;
; led_5[3]   ; led_out[3]  ; 4.770 ;       ;       ; 5.552 ;
; led_5[4]   ; led_out[4]  ; 4.378 ;       ;       ; 5.101 ;
; led_5[5]   ; led_out[5]  ; 5.063 ;       ;       ; 5.876 ;
; led_5[6]   ; led_out[6]  ; 4.722 ;       ;       ; 5.452 ;
; led_5[7]   ; led_out[7]  ; 5.679 ;       ;       ; 6.497 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; led_com[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_com[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_com[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_com[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_com[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_3[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_5[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_1[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_2[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_4[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_3[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_5[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_1[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_2[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_4[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_3[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_5[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_1[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_2[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_4[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_3[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_5[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_1[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_2[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_4[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_3[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_5[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_1[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_2[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_4[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_3[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_5[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_1[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_2[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_4[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_3[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_5[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_1[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_2[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_4[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_3[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_5[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_1[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_2[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; led_4[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_com_in[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_com_in[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_com_in[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_com[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; led_com[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; led_com[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; led_com[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_com[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; led_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; led_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; led_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; led_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; led_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_com[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; led_com[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; led_com[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; led_com[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_com[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; led_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; led_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; led_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; led_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; led_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_in     ; clk_in   ; 361      ; 0        ; 0        ; 0        ;
; clk_sig    ; clk_in   ; 1        ; 1        ; 0        ; 0        ;
; clk_sig    ; clk_sig  ; 15       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_in     ; clk_in   ; 361      ; 0        ; 0        ; 0        ;
; clk_sig    ; clk_in   ; 1        ; 1        ; 0        ; 0        ;
; clk_sig    ; clk_sig  ; 15       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 43    ; 43   ;
; Unconstrained Input Port Paths  ; 49    ; 49   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 79    ; 79   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Nov 07 08:43:22 2012
Info: Command: quartus_sta led_8_scan -c led_8_scan
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'led_8_scan.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk_in clk_in
    Info: create_clock -period 1.000 -name clk_sig clk_sig
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.026
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.026       -44.718 clk_in 
    Info:    -1.109        -2.881 clk_sig 
Info: Worst-case hold slack is -0.125
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.125        -0.125 clk_in 
    Info:     0.433         0.000 clk_sig 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -32.740 clk_in 
    Info:    -1.487        -4.461 clk_sig 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.723
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.723       -39.856 clk_in 
    Info:    -0.893        -2.281 clk_sig 
Info: Worst-case hold slack is -0.085
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.085        -0.085 clk_in 
    Info:     0.381         0.000 clk_sig 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -32.740 clk_in 
    Info:    -1.487        -4.461 clk_sig 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_sig}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -rise_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_sig}] -fall_to [get_clocks {clk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_sig}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -rise_to [get_clocks {clk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_in}] -fall_to [get_clocks {clk_in}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.118
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.118        -7.891 clk_in 
    Info:     0.079         0.000 clk_sig 
Info: Worst-case hold slack is -0.220
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.220        -0.220 clk_in 
    Info:     0.167         0.000 clk_sig 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -24.240 clk_in 
    Info:    -1.000        -3.000 clk_sig 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 221 megabytes
    Info: Processing ended: Wed Nov 07 08:43:24 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


