Проверка эквивалентности двух схем (например, до и после оптимизации)
требует перебора всех входов, что неэффективно. SAT-решатели позволяют решать
эту задачу без полного перебора. Цель исследования: реализовать верификацию
схемы с использованием Z3 или MiniSat и сравнить с традиционными методами.