Timing Analyzer report for SeqShiftUnit_Demo
Tue Apr  1 15:24:40 2025
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'FreqDivider:inst2|clkOut'
 14. Slow 1200mV 85C Model Hold: 'FreqDivider:inst2|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'FreqDivider:inst2|clkOut'
 25. Slow 1200mV 0C Model Hold: 'FreqDivider:inst2|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'FreqDivider:inst2|clkOut'
 35. Fast 1200mV 0C Model Hold: 'FreqDivider:inst2|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; SeqShiftUnit_Demo                                      ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
; FreqDivider:inst2|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FreqDivider:inst2|clkOut } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 201.41 MHz ; 201.41 MHz      ; CLOCK_50                 ;                                                ;
; 558.97 MHz ; 437.64 MHz      ; FreqDivider:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.965 ; -79.542       ;
; FreqDivider:inst2|clkOut ; -0.789 ; -2.667        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; FreqDivider:inst2|clkOut ; 0.462 ; 0.000         ;
; CLOCK_50                 ; 0.644 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; FreqDivider:inst2|clkOut ; -1.285 ; -10.280       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.965 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.880      ;
; -3.922 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.837      ;
; -3.768 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.683      ;
; -3.760 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.675      ;
; -3.755 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.670      ;
; -3.712 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.627      ;
; -3.650 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.565      ;
; -3.649 ; FreqDivider:inst2|s_divCounter[25] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.564      ;
; -3.511 ; FreqDivider:inst2|s_divCounter[11] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.432      ;
; -3.492 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.413      ;
; -3.487 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.402      ;
; -3.457 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.378      ;
; -3.446 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.367      ;
; -3.382 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.303      ;
; -3.333 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.248      ;
; -3.234 ; FreqDivider:inst2|s_divCounter[14] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.723      ;
; -3.224 ; FreqDivider:inst2|s_divCounter[15] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.143      ;
; -3.179 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.100      ;
; -3.148 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.069      ;
; -3.139 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.060      ;
; -3.064 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.983      ;
; -3.064 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.983      ;
; -3.064 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.983      ;
; -3.064 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.983      ;
; -3.064 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.983      ;
; -3.064 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.983      ;
; -3.064 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.983      ;
; -3.064 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.983      ;
; -3.064 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.983      ;
; -3.064 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.983      ;
; -3.009 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -3.009 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -3.009 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -3.009 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -3.009 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -3.009 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -3.009 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -3.009 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -3.009 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -3.009 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -2.960 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.881      ;
; -2.952 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.873      ;
; -2.898 ; FreqDivider:inst2|s_divCounter[13] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.817      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.859 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.773      ;
; -2.842 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.763      ;
; -2.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.762      ;
; -2.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.762      ;
; -2.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.762      ;
; -2.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.762      ;
; -2.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.762      ;
; -2.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.762      ;
; -2.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.762      ;
; -2.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.762      ;
; -2.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.762      ;
; -2.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.762      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.804 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.718      ;
; -2.802 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.727      ;
; -2.802 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.727      ;
; -2.802 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.727      ;
; -2.802 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.727      ;
; -2.802 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.727      ;
; -2.802 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.727      ;
; -2.802 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.727      ;
; -2.802 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.727      ;
; -2.802 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.727      ;
; -2.802 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.727      ;
; -2.791 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.716      ;
; -2.791 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.716      ;
; -2.791 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.716      ;
; -2.791 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.716      ;
; -2.791 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.716      ;
; -2.791 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.716      ;
; -2.791 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.716      ;
; -2.791 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.716      ;
; -2.791 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.716      ;
; -2.791 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.716      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FreqDivider:inst2|clkOut'                                                                                                                   ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.789 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.711      ;
; -0.600 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.522      ;
; -0.558 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.480      ;
; -0.387 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.309      ;
; -0.268 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.190      ;
; -0.254 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.176      ;
; -0.245 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.167      ;
; -0.245 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.167      ;
; -0.243 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.165      ;
; -0.236 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.158      ;
; -0.227 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.149      ;
; -0.188 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.110      ;
; -0.185 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.107      ;
; -0.182 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 1.104      ;
; 0.094  ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 0.828      ;
; 0.098  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 0.824      ;
; 0.100  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.076     ; 0.822      ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FreqDivider:inst2|clkOut'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.462 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.724      ;
; 0.464 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.726      ;
; 0.466 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.728      ;
; 0.671 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.933      ;
; 0.671 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.933      ;
; 0.672 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.934      ;
; 0.673 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.935      ;
; 0.676 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.938      ;
; 0.692 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.954      ;
; 0.699 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.961      ;
; 0.714 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.976      ;
; 0.716 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 0.978      ;
; 0.817 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 1.079      ;
; 0.887 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 1.149      ;
; 1.082 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 1.344      ;
; 1.151 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 1.413      ;
; 1.290 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.076      ; 1.552      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.644 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.908      ;
; 0.644 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.908      ;
; 0.644 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.645 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.909      ;
; 0.645 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.909      ;
; 0.646 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.910      ;
; 0.646 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.910      ;
; 0.646 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.910      ;
; 0.647 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.912      ;
; 0.649 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.915      ;
; 0.655 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.920      ;
; 0.659 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; FreqDivider:inst2|s_divCounter[12] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.923      ;
; 0.660 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.924      ;
; 0.663 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.927      ;
; 0.663 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.927      ;
; 0.667 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.932      ;
; 0.675 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.940      ;
; 0.678 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.942      ;
; 0.682 ; FreqDivider:inst2|s_divCounter[11] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.946      ;
; 0.832 ; FreqDivider:inst2|s_divCounter[25] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.097      ;
; 0.962 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.226      ;
; 0.962 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.962 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.226      ;
; 0.963 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.227      ;
; 0.963 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.227      ;
; 0.964 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.229      ;
; 0.971 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.235      ;
; 0.972 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.237      ;
; 0.972 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.236      ;
; 0.973 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.237      ;
; 0.976 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.240      ;
; 0.976 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.241      ;
; 0.977 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.241      ;
; 0.978 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.242      ;
; 0.981 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.246      ;
; 0.982 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.247      ;
; 0.984 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.249      ;
; 0.986 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.250      ;
; 0.986 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.251      ;
; 0.990 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.254      ;
; 0.990 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.254      ;
; 0.991 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.255      ;
; 0.991 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.256      ;
; 0.995 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.259      ;
; 0.995 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.259      ;
; 0.999 ; FreqDivider:inst2|s_divCounter[11] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.263      ;
; 1.002 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.267      ;
; 1.007 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.272      ;
; 1.035 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.300      ;
; 1.083 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.347      ;
; 1.083 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.083 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.347      ;
; 1.084 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.348      ;
; 1.084 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.348      ;
; 1.085 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.350      ;
; 1.088 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.352      ;
; 1.088 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.353      ;
; 1.088 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.352      ;
; 1.089 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.353      ;
; 1.089 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.353      ;
; 1.090 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.355      ;
; 1.093 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.358      ;
; 1.098 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.362      ;
; 1.098 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.362      ;
; 1.099 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.363      ;
; 1.102 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.103 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.367      ;
; 1.103 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.368      ;
; 1.103 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.367      ;
; 1.104 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.368      ;
; 1.105 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.370      ;
; 1.108 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.373      ;
; 1.110 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.375      ;
; 1.111 ; FreqDivider:inst2|s_divCounter[12] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.381      ;
; 1.112 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.376      ;
; 1.112 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.377      ;
; 1.116 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.380      ;
; 1.116 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.380      ;
; 1.117 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.381      ;
; 1.117 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.382      ;
; 1.121 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.385      ;
; 1.121 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.385      ;
; 1.128 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.393      ;
; 1.133 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.398      ;
; 1.209 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.474      ;
; 1.209 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.473      ;
; 1.210 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.474      ;
; 1.210 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.474      ;
; 1.211 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.476      ;
; 1.214 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.479      ;
; 1.214 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.478      ;
; 1.215 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.479      ;
; 1.215 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.479      ;
; 1.222 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.492      ;
; 1.224 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.488      ;
; 1.225 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.489      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 218.05 MHz ; 218.05 MHz      ; CLOCK_50                 ;                                                ;
; 620.35 MHz ; 437.64 MHz      ; FreqDivider:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.586 ; -71.041       ;
; FreqDivider:inst2|clkOut ; -0.612 ; -1.582        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; FreqDivider:inst2|clkOut ; 0.424 ; 0.000         ;
; CLOCK_50                 ; 0.587 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; FreqDivider:inst2|clkOut ; -1.285 ; -10.280       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.586 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.511      ;
; -3.527 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.452      ;
; -3.372 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.297      ;
; -3.357 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.282      ;
; -3.355 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.280      ;
; -3.317 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.242      ;
; -3.306 ; FreqDivider:inst2|s_divCounter[25] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.231      ;
; -3.275 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.200      ;
; -3.158 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.083      ;
; -3.130 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.061      ;
; -3.123 ; FreqDivider:inst2|s_divCounter[11] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.054      ;
; -3.029 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.960      ;
; -3.025 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.956      ;
; -3.020 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.951      ;
; -2.987 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.912      ;
; -2.930 ; FreqDivider:inst2|s_divCounter[14] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.463      ;
; -2.889 ; FreqDivider:inst2|s_divCounter[15] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.818      ;
; -2.832 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.831 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.762      ;
; -2.825 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.756      ;
; -2.749 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.677      ;
; -2.749 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.677      ;
; -2.749 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.677      ;
; -2.749 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.677      ;
; -2.749 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.677      ;
; -2.749 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.677      ;
; -2.749 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.677      ;
; -2.749 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.677      ;
; -2.749 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.677      ;
; -2.749 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.677      ;
; -2.700 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.700 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.674 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.605      ;
; -2.624 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.555      ;
; -2.576 ; FreqDivider:inst2|s_divCounter[13] ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.505      ;
; -2.561 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.492      ;
; -2.553 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.487      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.549 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.472      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.500 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.423      ;
; -2.453 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.381      ;
; -2.453 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.381      ;
; -2.453 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.381      ;
; -2.453 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.381      ;
; -2.453 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.381      ;
; -2.453 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.381      ;
; -2.453 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.381      ;
; -2.453 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.381      ;
; -2.453 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.381      ;
; -2.453 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.381      ;
; -2.452 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.386      ;
; -2.452 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.386      ;
; -2.452 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.386      ;
; -2.452 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.386      ;
; -2.452 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.386      ;
; -2.452 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.386      ;
; -2.452 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.386      ;
; -2.452 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.386      ;
; -2.452 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.386      ;
; -2.452 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.386      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FreqDivider:inst2|clkOut'                                                                                                                    ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.612 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.541      ;
; -0.441 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.370      ;
; -0.403 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.332      ;
; -0.240 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.169      ;
; -0.141 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.070      ;
; -0.126 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.055      ;
; -0.118 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.047      ;
; -0.117 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.046      ;
; -0.116 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.045      ;
; -0.112 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.041      ;
; -0.104 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 1.033      ;
; -0.067 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 0.996      ;
; -0.064 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 0.993      ;
; -0.060 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 0.989      ;
; 0.184  ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 0.745      ;
; 0.188  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 0.741      ;
; 0.190  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.070     ; 0.739      ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FreqDivider:inst2|clkOut'                                                                                                                    ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.424 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.665      ;
; 0.425 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.666      ;
; 0.427 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.668      ;
; 0.612 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.853      ;
; 0.612 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.853      ;
; 0.612 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.853      ;
; 0.614 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.855      ;
; 0.616 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.857      ;
; 0.632 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.873      ;
; 0.639 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.880      ;
; 0.651 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.892      ;
; 0.651 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.892      ;
; 0.753 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 0.994      ;
; 0.818 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 1.059      ;
; 0.996 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 1.237      ;
; 1.059 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 1.300      ;
; 1.187 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.070      ; 1.428      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.587 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.828      ;
; 0.589 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.590 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.831      ;
; 0.591 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.832      ;
; 0.591 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.832      ;
; 0.591 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.833      ;
; 0.593 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.593 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.598 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.840      ;
; 0.601 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; FreqDivider:inst2|s_divCounter[12] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.842      ;
; 0.604 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.845      ;
; 0.606 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.847      ;
; 0.610 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.852      ;
; 0.616 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.858      ;
; 0.620 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.861      ;
; 0.622 ; FreqDivider:inst2|s_divCounter[11] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.863      ;
; 0.771 ; FreqDivider:inst2|s_divCounter[25] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.013      ;
; 0.875 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.875 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.116      ;
; 0.875 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.116      ;
; 0.877 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.118      ;
; 0.877 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.118      ;
; 0.877 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.118      ;
; 0.878 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.119      ;
; 0.878 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.119      ;
; 0.878 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.120      ;
; 0.881 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.881 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.885 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.127      ;
; 0.886 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.127      ;
; 0.888 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.129      ;
; 0.888 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.129      ;
; 0.889 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.130      ;
; 0.889 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.891 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.132      ;
; 0.892 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.894 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.135      ;
; 0.894 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.135      ;
; 0.897 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.139      ;
; 0.900 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.141      ;
; 0.900 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.142      ;
; 0.904 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.146      ;
; 0.905 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.146      ;
; 0.905 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.146      ;
; 0.909 ; FreqDivider:inst2|s_divCounter[11] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.150      ;
; 0.915 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.157      ;
; 0.944 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.186      ;
; 0.974 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.216      ;
; 0.974 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.215      ;
; 0.976 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.217      ;
; 0.977 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.218      ;
; 0.977 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.218      ;
; 0.977 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.219      ;
; 0.984 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.226      ;
; 0.985 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.227      ;
; 0.985 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.226      ;
; 0.987 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.228      ;
; 0.987 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.228      ;
; 0.987 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.228      ;
; 0.988 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.229      ;
; 0.988 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.229      ;
; 0.988 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.230      ;
; 0.990 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.231      ;
; 0.991 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.991 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.996 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.238      ;
; 0.998 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.239      ;
; 0.998 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.239      ;
; 0.999 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.240      ;
; 0.999 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.241      ;
; 1.001 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.242      ;
; 1.002 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.004 ; FreqDivider:inst2|s_divCounter[12] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.251      ;
; 1.004 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.245      ;
; 1.004 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.245      ;
; 1.007 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.249      ;
; 1.010 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.251      ;
; 1.010 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.252      ;
; 1.014 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.256      ;
; 1.015 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.256      ;
; 1.015 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.256      ;
; 1.025 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.267      ;
; 1.084 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.326      ;
; 1.084 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.325      ;
; 1.087 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.328      ;
; 1.087 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.328      ;
; 1.087 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.329      ;
; 1.095 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.337      ;
; 1.095 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.336      ;
; 1.097 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.338      ;
; 1.098 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.339      ;
; 1.098 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.339      ;
; 1.100 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.347      ;
; 1.100 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.341      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -1.524 ; -23.896       ;
; FreqDivider:inst2|clkOut ; 0.126  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; FreqDivider:inst2|clkOut ; 0.204 ; 0.000         ;
; CLOCK_50                 ; 0.294 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -31.697       ;
; FreqDivider:inst2|clkOut ; -1.000 ; -8.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.524 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.042     ; 2.469      ;
; -1.478 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.042     ; 2.423      ;
; -1.457 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.042     ; 2.402      ;
; -1.452 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.042     ; 2.397      ;
; -1.435 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.042     ; 2.380      ;
; -1.426 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.042     ; 2.371      ;
; -1.391 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.042     ; 2.336      ;
; -1.328 ; FreqDivider:inst2|s_divCounter[25] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.042     ; 2.273      ;
; -1.317 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.042     ; 2.262      ;
; -1.309 ; FreqDivider:inst2|s_divCounter[11] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 2.259      ;
; -1.284 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 2.234      ;
; -1.269 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 2.219      ;
; -1.266 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 2.216      ;
; -1.189 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.042     ; 2.134      ;
; -1.171 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 2.121      ;
; -1.160 ; FreqDivider:inst2|s_divCounter[14] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.241     ; 1.906      ;
; -1.132 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 2.082      ;
; -1.130 ; FreqDivider:inst2|s_divCounter[15] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.039     ; 2.078      ;
; -1.063 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 2.013      ;
; -1.062 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 2.012      ;
; -1.028 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 1.978      ;
; -0.996 ; FreqDivider:inst2|s_divCounter[13] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.944      ;
; -0.976 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 1.926      ;
; -0.926 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.926 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.873      ;
; -0.919 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 1.869      ;
; -0.914 ; FreqDivider:inst2|s_divCounter[12] ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 1.864      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|clkOut           ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.037     ; 1.841      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.838      ;
; -0.891 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.838      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[0]  ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.839 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.044     ; 1.782      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.789      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.789      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.789      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.789      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.789      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.789      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.789      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.789      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.789      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.789      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.837 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.832 ; FreqDivider:inst2|clkOut           ; FreqDivider:inst2|clkOut           ; FreqDivider:inst2|clkOut ; CLOCK_50    ; 0.500        ; 1.532      ; 2.946      ;
; -0.832 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.779      ;
; -0.832 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.779      ;
; -0.832 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.779      ;
; -0.832 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.779      ;
; -0.832 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.779      ;
; -0.832 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.779      ;
; -0.832 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.779      ;
; -0.832 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.779      ;
; -0.832 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.779      ;
; -0.832 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.779      ;
; -0.822 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.774      ;
; -0.822 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.774      ;
; -0.822 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.774      ;
; -0.822 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.774      ;
; -0.822 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.774      ;
; -0.822 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.774      ;
; -0.822 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.774      ;
; -0.822 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.774      ;
; -0.822 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.774      ;
; -0.822 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 1.000        ; -0.035     ; 1.774      ;
+--------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FreqDivider:inst2|clkOut'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.126 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.820      ;
; 0.214 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.732      ;
; 0.231 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.715      ;
; 0.310 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.636      ;
; 0.378 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.568      ;
; 0.386 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.560      ;
; 0.387 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.559      ;
; 0.388 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.558      ;
; 0.388 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.558      ;
; 0.394 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.552      ;
; 0.399 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.547      ;
; 0.412 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.534      ;
; 0.414 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.532      ;
; 0.416 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.530      ;
; 0.551 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.395      ;
; 0.554 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.392      ;
; 0.557 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 1.000        ; -0.041     ; 0.389      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FreqDivider:inst2|clkOut'                                                                                                                    ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.204 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.329      ;
; 0.205 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.330      ;
; 0.207 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.332      ;
; 0.304 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.429      ;
; 0.305 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.430      ;
; 0.306 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.431      ;
; 0.308 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.433      ;
; 0.309 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.434      ;
; 0.314 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.439      ;
; 0.318 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.443      ;
; 0.326 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.451      ;
; 0.327 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.452      ;
; 0.361 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.486      ;
; 0.397 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.522      ;
; 0.493 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.618      ;
; 0.508 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.633      ;
; 0.577 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0.000        ; 0.041      ; 0.702      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.294 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.295 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.296 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.301 ; FreqDivider:inst2|s_divCounter[12] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.426      ;
; 0.304 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.427      ;
; 0.307 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.431      ;
; 0.311 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.434      ;
; 0.312 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.436      ;
; 0.314 ; FreqDivider:inst2|s_divCounter[11] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.437      ;
; 0.373 ; FreqDivider:inst2|s_divCounter[25] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.497      ;
; 0.443 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.567      ;
; 0.444 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.567      ;
; 0.444 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.567      ;
; 0.445 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.568      ;
; 0.445 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.569      ;
; 0.445 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.568      ;
; 0.450 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.451 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.574      ;
; 0.453 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.576      ;
; 0.454 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.577      ;
; 0.454 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.578      ;
; 0.456 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.579      ;
; 0.456 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.579      ;
; 0.457 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.580      ;
; 0.457 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.581      ;
; 0.457 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.581      ;
; 0.460 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.583      ;
; 0.460 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.584      ;
; 0.461 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.584      ;
; 0.462 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.585      ;
; 0.463 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.586      ;
; 0.463 ; FreqDivider:inst2|s_divCounter[11] ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.586      ;
; 0.463 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.587      ;
; 0.464 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.587      ;
; 0.465 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.588      ;
; 0.465 ; FreqDivider:inst2|s_divCounter[24] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.589      ;
; 0.470 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.594      ;
; 0.473 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.597      ;
; 0.506 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.630      ;
; 0.507 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.630      ;
; 0.507 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.630      ;
; 0.508 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.631      ;
; 0.508 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.631      ;
; 0.508 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.632      ;
; 0.509 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.633      ;
; 0.510 ; FreqDivider:inst2|s_divCounter[9]  ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.633      ;
; 0.510 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.633      ;
; 0.511 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.634      ;
; 0.511 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.634      ;
; 0.511 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.635      ;
; 0.513 ; FreqDivider:inst2|s_divCounter[23] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.637      ;
; 0.514 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.637      ;
; 0.517 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.640      ;
; 0.519 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.643      ;
; 0.519 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.642      ;
; 0.520 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.643      ;
; 0.520 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.644      ;
; 0.520 ; FreqDivider:inst2|s_divCounter[22] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.644      ;
; 0.522 ; FreqDivider:inst2|s_divCounter[17] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.646      ;
; 0.522 ; FreqDivider:inst2|s_divCounter[2]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.645      ;
; 0.523 ; FreqDivider:inst2|s_divCounter[12] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.651      ;
; 0.523 ; FreqDivider:inst2|s_divCounter[8]  ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.646      ;
; 0.523 ; FreqDivider:inst2|s_divCounter[20] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.647      ;
; 0.526 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.649      ;
; 0.526 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.650      ;
; 0.527 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.650      ;
; 0.528 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.651      ;
; 0.529 ; FreqDivider:inst2|s_divCounter[0]  ; FreqDivider:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.652      ;
; 0.529 ; FreqDivider:inst2|s_divCounter[16] ; FreqDivider:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.653      ;
; 0.530 ; FreqDivider:inst2|s_divCounter[4]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.653      ;
; 0.531 ; FreqDivider:inst2|s_divCounter[6]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.654      ;
; 0.536 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.660      ;
; 0.539 ; FreqDivider:inst2|s_divCounter[18] ; FreqDivider:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.663      ;
; 0.572 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.696      ;
; 0.573 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.696      ;
; 0.574 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.697      ;
; 0.574 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.697      ;
; 0.574 ; FreqDivider:inst2|s_divCounter[21] ; FreqDivider:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.698      ;
; 0.575 ; FreqDivider:inst2|s_divCounter[19] ; FreqDivider:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.699      ;
; 0.576 ; FreqDivider:inst2|s_divCounter[3]  ; FreqDivider:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.699      ;
; 0.577 ; FreqDivider:inst2|s_divCounter[1]  ; FreqDivider:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.700      ;
; 0.577 ; FreqDivider:inst2|s_divCounter[7]  ; FreqDivider:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.700      ;
; 0.580 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.703      ;
; 0.583 ; FreqDivider:inst2|s_divCounter[10] ; FreqDivider:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.711      ;
; 0.583 ; FreqDivider:inst2|s_divCounter[5]  ; FreqDivider:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.706      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -3.965  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -3.965  ; 0.294 ; N/A      ; N/A     ; -3.000              ;
;  FreqDivider:inst2|clkOut ; -0.789  ; 0.204 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -82.209 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                 ; -79.542 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  FreqDivider:inst2|clkOut ; -2.667  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLOCK_50                 ; CLOCK_50                 ; 1214     ; 0        ; 0        ; 0        ;
; FreqDivider:inst2|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0        ; 0        ; 0        ; 17       ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLOCK_50                 ; CLOCK_50                 ; 1214     ; 0        ; 0        ; 0        ;
; FreqDivider:inst2|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; 0        ; 0        ; 0        ; 17       ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; FreqDivider:inst2|clkOut ; FreqDivider:inst2|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Tue Apr  1 15:24:38 2025
Info: Command: quartus_sta SeqShiftUnit_Demo -c SeqShiftUnit_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqShiftUnit_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name FreqDivider:inst2|clkOut FreqDivider:inst2|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.965
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.965             -79.542 CLOCK_50 
    Info (332119):    -0.789              -2.667 FreqDivider:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.462               0.000 FreqDivider:inst2|clkOut 
    Info (332119):     0.644               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 FreqDivider:inst2|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.586
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.586             -71.041 CLOCK_50 
    Info (332119):    -0.612              -1.582 FreqDivider:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.424
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.424               0.000 FreqDivider:inst2|clkOut 
    Info (332119):     0.587               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 FreqDivider:inst2|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.524
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.524             -23.896 CLOCK_50 
    Info (332119):     0.126               0.000 FreqDivider:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.204               0.000 FreqDivider:inst2|clkOut 
    Info (332119):     0.294               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.697 CLOCK_50 
    Info (332119):    -1.000              -8.000 FreqDivider:inst2|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4864 megabytes
    Info: Processing ended: Tue Apr  1 15:24:40 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


