TimeQuest Timing Analyzer report for MicrocomputerPCB
Mon Apr 17 12:56:31 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Hold: 'clk'
 34. Fast Model Recovery: 'clk'
 35. Fast Model Removal: 'clk'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Progagation Delay
 53. Minimum Progagation Delay
 54. Setup Transfers
 55. Hold Transfers
 56. Recovery Transfers
 57. Removal Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MicrocomputerPCB                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; MicrocomputerPCB.out.sdc ; OK     ; Mon Apr 17 12:56:30 2017 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.28 MHz ; 36.28 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -7.566 ; -254.339      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.170 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 8.419 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.339 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 6.933 ; 0.000                  ;
+-------+-------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -7.566 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.349     ; 19.217     ;
; -7.550 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.349     ; 19.201     ;
; -7.549 ; cpu09p:cpu1|md[0]                      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.268     ; 19.281     ;
; -7.502 ; cpu09p:cpu1|state.rti_ixh_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.378     ; 19.124     ;
; -7.486 ; cpu09p:cpu1|state.rti_ixh_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.378     ; 19.108     ;
; -7.470 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.673     ; 18.797     ;
; -7.461 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.394     ; 19.067     ;
; -7.454 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.673     ; 18.781     ;
; -7.445 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.394     ; 19.051     ;
; -7.443 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.382     ; 19.061     ;
; -7.427 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.382     ; 19.045     ;
; -7.388 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.382     ; 19.006     ;
; -7.372 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.382     ; 18.990     ;
; -7.334 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.940     ;
; -7.326 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.932     ;
; -7.324 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.975     ;
; -7.318 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.924     ;
; -7.310 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.916     ;
; -7.260 ; cpu09p:cpu1|state.rti_ixh_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.882     ;
; -7.228 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.673     ; 18.555     ;
; -7.227 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.878     ;
; -7.227 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.849     ;
; -7.226 ; cpu09p:cpu1|state.int_pch_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.858     ;
; -7.219 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.851     ;
; -7.219 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.825     ;
; -7.215 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.866     ;
; -7.211 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.862     ;
; -7.211 ; cpu09p:cpu1|state.rti_pcl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.673     ; 18.538     ;
; -7.211 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.833     ;
; -7.210 ; cpu09p:cpu1|state.int_pch_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.842     ;
; -7.209 ; cpu09p:cpu1|state.pshs_upl_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.841     ;
; -7.207 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.858     ;
; -7.206 ; cpu09p:cpu1|state.int_entire_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -4.182     ; 18.024     ;
; -7.203 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.835     ;
; -7.201 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.382     ; 18.819     ;
; -7.200 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.832     ;
; -7.195 ; cpu09p:cpu1|state.rti_pcl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.673     ; 18.522     ;
; -7.193 ; cpu09p:cpu1|state.pshs_upl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.825     ;
; -7.191 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.842     ;
; -7.184 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.816     ;
; -7.172 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.794     ;
; -7.166 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.817     ;
; -7.165 ; cpu09p:cpu1|state.pshs_iyh_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.190     ; 18.975     ;
; -7.156 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.778     ;
; -7.151 ; cpu09p:cpu1|state.rti_ixh_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.773     ;
; -7.150 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.801     ;
; -7.149 ; cpu09p:cpu1|state.pshs_iyh_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.190     ; 18.959     ;
; -7.146 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.382     ; 18.764     ;
; -7.140 ; cpu09p:cpu1|md[1]                      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.269     ; 18.871     ;
; -7.119 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.673     ; 18.446     ;
; -7.113 ; cpu09p:cpu1|state.pshs_uph_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.190     ; 18.923     ;
; -7.110 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.716     ;
; -7.097 ; cpu09p:cpu1|state.pshs_uph_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.190     ; 18.907     ;
; -7.092 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.698     ;
; -7.092 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.382     ; 18.710     ;
; -7.084 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.690     ;
; -7.074 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.380     ; 18.694     ;
; -7.074 ; cpu09p:cpu1|state.push_return_lo_state ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.706     ;
; -7.058 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.380     ; 18.678     ;
; -7.058 ; cpu09p:cpu1|state.puls_pcl_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.673     ; 18.385     ;
; -7.058 ; cpu09p:cpu1|state.push_return_lo_state ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.690     ;
; -7.049 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.681     ;
; -7.043 ; cpu09p:cpu1|state.pshu_iyh_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.380     ; 18.663     ;
; -7.042 ; cpu09p:cpu1|state.puls_pcl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.673     ; 18.369     ;
; -7.037 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.382     ; 18.655     ;
; -7.033 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.665     ;
; -7.031 ; cpu09p:cpu1|state.pshu_iyl_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.711     ; 18.320     ;
; -7.027 ; cpu09p:cpu1|state.pshu_iyh_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.380     ; 18.647     ;
; -7.022 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.644     ;
; -7.015 ; cpu09p:cpu1|state.pshu_iyl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.711     ; 18.304     ;
; -7.006 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.628     ;
; -6.990 ; cpu09p:cpu1|state.int_pcl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.641     ;
; -6.985 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.636     ;
; -6.985 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.607     ;
; -6.984 ; cpu09p:cpu1|state.int_pch_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.616     ;
; -6.983 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.589     ;
; -6.979 ; cpu09p:cpu1|state.pshs_ixh_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.190     ; 18.789     ;
; -6.977 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.609     ;
; -6.975 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.581     ;
; -6.974 ; cpu09p:cpu1|state.int_pcl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.625     ;
; -6.969 ; cpu09p:cpu1|state.rti_pcl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.673     ; 18.296     ;
; -6.967 ; cpu09p:cpu1|state.puls_state           ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.363     ; 18.604     ;
; -6.967 ; cpu09p:cpu1|state.pshs_upl_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.599     ;
; -6.965 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.616     ;
; -6.963 ; cpu09p:cpu1|state.pshs_ixh_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.190     ; 18.773     ;
; -6.958 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.590     ;
; -6.955 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.561     ;
; -6.939 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.394     ; 18.545     ;
; -6.937 ; cpu09p:cpu1|state.int_nmi_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.363     ; 18.574     ;
; -6.931 ; cpu09p:cpu1|state.index16_2_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.736     ; 18.195     ;
; -6.930 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.552     ;
; -6.927 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.549     ;
; -6.924 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.575     ;
; -6.923 ; cpu09p:cpu1|state.pshs_iyh_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.190     ; 18.733     ;
; -6.911 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.533     ;
; -6.888 ; cpu09p:cpu1|state.int_ixl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.539     ;
; -6.886 ; cpu09p:cpu1|state.puls_upl_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.518     ;
; -6.882 ; cpu09p:cpu1|state.pshu_ixh_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.380     ; 18.502     ;
; -6.876 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.349     ; 18.527     ;
; -6.876 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.378     ; 18.498     ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.170 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|state.int_nmimask_state             ; clk          ; clk         ; 0.000        ; 1.041      ; 1.517      ;
; 0.499 ; state[1]                                        ; state[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; serialClkCount[4]                               ; serialClkCount[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|txBitCount[0]                  ; bufferedUART:io3|txBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|txBitCount[1]                  ; bufferedUART:io3|txBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|txBitCount[2]                  ; bufferedUART:io3|txBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|txBitCount[3]                  ; bufferedUART:io3|txBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|txByteSent                     ; bufferedUART:io3|txByteSent                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|rxBitCount[0]                  ; bufferedUART:io3|rxBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|rxBitCount[1]                  ; bufferedUART:io3|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|rxBitCount[2]                  ; bufferedUART:io3|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|rxBitCount[3]                  ; bufferedUART:io3|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[0]                  ; bufferedUART:io2|rxBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[1]             ; SBCTextDisplayRGB:io1|paramCount[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[0]           ; SBCTextDisplayRGB:io1|charScanLine[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[1]           ; SBCTextDisplayRGB:io1|charScanLine[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[2]           ; SBCTextDisplayRGB:io1|charScanLine[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[3]           ; SBCTextDisplayRGB:io1|charScanLine[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|vActive                   ; SBCTextDisplayRGB:io1|vActive                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelCount[0]             ; SBCTextDisplayRGB:io1|pixelCount[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[1]             ; SBCTextDisplayRGB:io1|cursorVert[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[2]            ; SBCTextDisplayRGB:io1|ps2ClkCount[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Caps                   ; SBCTextDisplayRGB:io1|ps2Caps                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Num                    ; SBCTextDisplayRGB:io1|ps2Num                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                        ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.419  ; n_reset   ; gpio:gpio1|reg[2]                      ; clk          ; clk         ; 20.000       ; 2.741      ; 6.362      ;
; 8.419  ; n_reset   ; gpio:gpio1|reg[3]                      ; clk          ; clk         ; 20.000       ; 2.741      ; 6.362      ;
; 8.419  ; n_reset   ; gpio:gpio1|reg[5]                      ; clk          ; clk         ; 20.000       ; 2.741      ; 6.362      ;
; 8.419  ; n_reset   ; gpio:gpio1|reg[7]                      ; clk          ; clk         ; 20.000       ; 2.741      ; 6.362      ;
; 8.419  ; n_reset   ; gpio:gpio1|reg[6]                      ; clk          ; clk         ; 20.000       ; 2.741      ; 6.362      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state       ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state       ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state        ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state       ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state        ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state      ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state       ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state       ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state       ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state       ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.460  ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state       ; clk          ; clk         ; 20.000       ; 3.380      ; 6.960      ;
; 8.862  ; n_reset   ; cpu09p:cpu1|state.vect_hi_state        ; clk          ; clk         ; 20.000       ; 3.359      ; 6.537      ;
; 9.178  ; n_reset   ; gpio:gpio1|reg_ddr2[5]                 ; clk          ; clk         ; 20.000       ; 2.736      ; 5.598      ;
; 9.178  ; n_reset   ; gpio:gpio1|reg_dat2[5]                 ; clk          ; clk         ; 20.000       ; 2.736      ; 5.598      ;
; 9.178  ; n_reset   ; gpio:gpio1|reg_ddr2[4]                 ; clk          ; clk         ; 20.000       ; 2.736      ; 5.598      ;
; 9.178  ; n_reset   ; gpio:gpio1|reg_dat2[4]                 ; clk          ; clk         ; 20.000       ; 2.736      ; 5.598      ;
; 9.178  ; n_reset   ; gpio:gpio1|reg_ddr2[6]                 ; clk          ; clk         ; 20.000       ; 2.736      ; 5.598      ;
; 9.178  ; n_reset   ; gpio:gpio1|reg_dat2[6]                 ; clk          ; clk         ; 20.000       ; 2.736      ; 5.598      ;
; 9.186  ; n_reset   ; gpio:gpio1|reg[0]                      ; clk          ; clk         ; 20.000       ; 2.738      ; 5.592      ;
; 9.186  ; n_reset   ; gpio:gpio1|reg[1]                      ; clk          ; clk         ; 20.000       ; 2.738      ; 5.592      ;
; 9.186  ; n_reset   ; gpio:gpio1|reg_dat0[1]                 ; clk          ; clk         ; 20.000       ; 2.738      ; 5.592      ;
; 9.186  ; n_reset   ; gpio:gpio1|reg[4]                      ; clk          ; clk         ; 20.000       ; 2.738      ; 5.592      ;
; 9.189  ; n_reset   ; gpio:gpio1|reg_ddr0[1]                 ; clk          ; clk         ; 20.000       ; 2.737      ; 5.588      ;
; 9.189  ; n_reset   ; gpio:gpio1|reg_ddr0[0]                 ; clk          ; clk         ; 20.000       ; 2.737      ; 5.588      ;
; 9.189  ; n_reset   ; gpio:gpio1|reg_dat0[0]                 ; clk          ; clk         ; 20.000       ; 2.737      ; 5.588      ;
; 9.189  ; n_reset   ; gpio:gpio1|reg_ddr0[2]                 ; clk          ; clk         ; 20.000       ; 2.737      ; 5.588      ;
; 9.189  ; n_reset   ; gpio:gpio1|reg_dat0[2]                 ; clk          ; clk         ; 20.000       ; 2.737      ; 5.588      ;
; 9.189  ; n_reset   ; gpio:gpio1|reg_dat2[2]                 ; clk          ; clk         ; 20.000       ; 2.737      ; 5.588      ;
; 9.292  ; n_reset   ; gpio:gpio1|reg_ddr2[1]                 ; clk          ; clk         ; 20.000       ; 2.734      ; 5.482      ;
; 9.292  ; n_reset   ; gpio:gpio1|reg_dat2[1]                 ; clk          ; clk         ; 20.000       ; 2.734      ; 5.482      ;
; 9.292  ; n_reset   ; mem_mapper2:mm1|tenable                ; clk          ; clk         ; 20.000       ; 2.734      ; 5.482      ;
; 9.292  ; n_reset   ; gpio:gpio1|reg_ddr2[7]                 ; clk          ; clk         ; 20.000       ; 2.734      ; 5.482      ;
; 9.292  ; n_reset   ; gpio:gpio1|reg_dat2[7]                 ; clk          ; clk         ; 20.000       ; 2.734      ; 5.482      ;
; 9.292  ; n_reset   ; gpio:gpio1|reg_ddr2[0]                 ; clk          ; clk         ; 20.000       ; 2.734      ; 5.482      ;
; 9.292  ; n_reset   ; gpio:gpio1|reg_dat2[0]                 ; clk          ; clk         ; 20.000       ; 2.734      ; 5.482      ;
; 9.292  ; n_reset   ; gpio:gpio1|reg_ddr2[2]                 ; clk          ; clk         ; 20.000       ; 2.734      ; 5.482      ;
; 9.292  ; n_reset   ; gpio:gpio1|reg_ddr2[3]                 ; clk          ; clk         ; 20.000       ; 2.734      ; 5.482      ;
; 9.292  ; n_reset   ; gpio:gpio1|reg_dat2[3]                 ; clk          ; clk         ; 20.000       ; 2.734      ; 5.482      ;
; 9.421  ; n_reset   ; cpu09p:cpu1|state.decode1_state        ; clk          ; clk         ; 20.000       ; 3.367      ; 5.986      ;
; 9.421  ; n_reset   ; cpu09p:cpu1|state.exg1_state           ; clk          ; clk         ; 20.000       ; 3.367      ; 5.986      ;
; 9.421  ; n_reset   ; cpu09p:cpu1|state.exg2_state           ; clk          ; clk         ; 20.000       ; 3.367      ; 5.986      ;
; 9.421  ; n_reset   ; cpu09p:cpu1|state.tfr_state            ; clk          ; clk         ; 20.000       ; 3.367      ; 5.986      ;
; 9.421  ; n_reset   ; cpu09p:cpu1|state.reset_state          ; clk          ; clk         ; 20.000       ; 3.367      ; 5.986      ;
; 9.421  ; n_reset   ; cpu09p:cpu1|state.exg_state            ; clk          ; clk         ; 20.000       ; 3.367      ; 5.986      ;
; 9.426  ; n_reset   ; cpu09p:cpu1|state.decode2_state        ; clk          ; clk         ; 20.000       ; 3.777      ; 6.391      ;
; 9.426  ; n_reset   ; cpu09p:cpu1|state.decode3_state        ; clk          ; clk         ; 20.000       ; 3.777      ; 6.391      ;
; 9.594  ; n_reset   ; mem_mapper2:mm1|mmuEn                  ; clk          ; clk         ; 20.000       ; 2.733      ; 5.179      ;
; 9.594  ; n_reset   ; mem_mapper2:mm1|romInhib_i             ; clk          ; clk         ; 20.000       ; 2.733      ; 5.179      ;
; 9.594  ; n_reset   ; mem_mapper2:mm1|frt_i                  ; clk          ; clk         ; 20.000       ; 2.733      ; 5.179      ;
; 9.608  ; n_reset   ; cpu09p:cpu1|state.int_pch_state        ; clk          ; clk         ; 20.000       ; 3.368      ; 5.800      ;
; 9.608  ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state ; clk          ; clk         ; 20.000       ; 3.368      ; 5.800      ;
; 9.608  ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state       ; clk          ; clk         ; 20.000       ; 3.368      ; 5.800      ;
; 9.608  ; n_reset   ; cpu09p:cpu1|state.rti_uph_state        ; clk          ; clk         ; 20.000       ; 3.368      ; 5.800      ;
; 9.608  ; n_reset   ; cpu09p:cpu1|state.rti_upl_state        ; clk          ; clk         ; 20.000       ; 3.368      ; 5.800      ;
; 9.608  ; n_reset   ; cpu09p:cpu1|state.puls_uph_state       ; clk          ; clk         ; 20.000       ; 3.368      ; 5.800      ;
; 9.608  ; n_reset   ; cpu09p:cpu1|state.puls_upl_state       ; clk          ; clk         ; 20.000       ; 3.368      ; 5.800      ;
; 9.608  ; n_reset   ; cpu09p:cpu1|state.puls_pch_state       ; clk          ; clk         ; 20.000       ; 3.368      ; 5.800      ;
; 9.709  ; n_reset   ; cpu09p:cpu1|fic                        ; clk          ; clk         ; 20.000       ; 2.742      ; 5.073      ;
; 9.743  ; n_reset   ; cpu09p:cpu1|state.index8_state         ; clk          ; clk         ; 20.000       ; 3.389      ; 5.686      ;
; 9.743  ; n_reset   ; cpu09p:cpu1|state.pcrel8_state         ; clk          ; clk         ; 20.000       ; 3.389      ; 5.686      ;
; 9.743  ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state      ; clk          ; clk         ; 20.000       ; 3.389      ; 5.686      ;
; 9.832  ; n_reset   ; mem_mapper2:mm1|nmiDly[3]              ; clk          ; clk         ; 20.000       ; 2.752      ; 4.960      ;
; 9.832  ; n_reset   ; mem_mapper2:mm1|nmiDly[2]              ; clk          ; clk         ; 20.000       ; 2.752      ; 4.960      ;
; 9.832  ; n_reset   ; mem_mapper2:mm1|nmiDly[1]              ; clk          ; clk         ; 20.000       ; 2.752      ; 4.960      ;
; 9.832  ; n_reset   ; mem_mapper2:mm1|nmiDly[0]              ; clk          ; clk         ; 20.000       ; 2.752      ; 4.960      ;
; 9.832  ; n_reset   ; mem_mapper2:mm1|nmiDly[4]              ; clk          ; clk         ; 20.000       ; 2.752      ; 4.960      ;
; 9.832  ; n_reset   ; mem_mapper2:mm1|nmi_i                  ; clk          ; clk         ; 20.000       ; 2.752      ; 4.960      ;
; 9.832  ; n_reset   ; cpu09p:cpu1|nmi_req                    ; clk          ; clk         ; 20.000       ; 2.752      ; 4.960      ;
; 9.936  ; n_reset   ; cpu09p:cpu1|state.pshu_state           ; clk          ; clk         ; 20.000       ; 3.299      ; 5.403      ;
; 9.936  ; n_reset   ; cpu09p:cpu1|state.postincr1_state      ; clk          ; clk         ; 20.000       ; 3.299      ; 5.403      ;
; 9.936  ; n_reset   ; cpu09p:cpu1|state.postincr2_state      ; clk          ; clk         ; 20.000       ; 3.299      ; 5.403      ;
; 9.936  ; n_reset   ; cpu09p:cpu1|state.vect_lo_state        ; clk          ; clk         ; 20.000       ; 3.299      ; 5.403      ;
; 9.936  ; n_reset   ; cpu09p:cpu1|state.pshs_state           ; clk          ; clk         ; 20.000       ; 3.299      ; 5.403      ;
; 9.942  ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state        ; clk          ; clk         ; 20.000       ; 3.684      ; 5.782      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.rti_cc_state         ; clk          ; clk         ; 20.000       ; 3.382      ; 5.373      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.rti_acca_state       ; clk          ; clk         ; 20.000       ; 3.382      ; 5.373      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.rti_accb_state       ; clk          ; clk         ; 20.000       ; 3.382      ; 5.373      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.rti_dp_state         ; clk          ; clk         ; 20.000       ; 3.382      ; 5.373      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.puls_acca_state      ; clk          ; clk         ; 20.000       ; 3.382      ; 5.373      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.rti_pch_state        ; clk          ; clk         ; 20.000       ; 3.382      ; 5.373      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state ; clk          ; clk         ; 20.000       ; 3.382      ; 5.373      ;
; 10.049 ; n_reset   ; cpu09p:cpu1|state.puls_cc_state        ; clk          ; clk         ; 20.000       ; 3.382      ; 5.373      ;
; 10.062 ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state ; clk          ; clk         ; 20.000       ; 3.394      ; 5.372      ;
; 10.062 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state      ; clk          ; clk         ; 20.000       ; 3.394      ; 5.372      ;
; 10.062 ; n_reset   ; cpu09p:cpu1|state.puls_dp_state        ; clk          ; clk         ; 20.000       ; 3.394      ; 5.372      ;
; 10.062 ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state      ; clk          ; clk         ; 20.000       ; 3.394      ; 5.372      ;
; 10.062 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state      ; clk          ; clk         ; 20.000       ; 3.394      ; 5.372      ;
; 10.062 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state        ; clk          ; clk         ; 20.000       ; 3.394      ; 5.372      ;
; 10.062 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state       ; clk          ; clk         ; 20.000       ; 3.394      ; 5.372      ;
; 10.186 ; n_reset   ; cpu09p:cpu1|nmi_ack                    ; clk          ; clk         ; 20.000       ; 2.758      ; 4.612      ;
; 10.236 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state       ; clk          ; clk         ; 20.000       ; 3.190      ; 4.994      ;
; 10.236 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state       ; clk          ; clk         ; 20.000       ; 3.190      ; 4.994      ;
; 10.236 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state       ; clk          ; clk         ; 20.000       ; 3.190      ; 4.994      ;
; 10.236 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state      ; clk          ; clk         ; 20.000       ; 3.190      ; 4.994      ;
; 10.236 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state      ; clk          ; clk         ; 20.000       ; 3.190      ; 4.994      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                           ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.339 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.339 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.339 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.339 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.339 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.339 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 2.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[1]        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.352      ;
; 2.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[2]        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.352      ;
; 2.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[3]        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.352      ;
; 2.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[4]        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.352      ;
; 2.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[5]        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.352      ;
; 2.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 2.352      ;
; 2.106 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.dataBit       ; clk          ; clk         ; 0.000        ; -0.006     ; 2.406      ;
; 2.106 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[0]         ; clk          ; clk         ; 0.000        ; -0.006     ; 2.406      ;
; 2.106 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[1]         ; clk          ; clk         ; 0.000        ; -0.006     ; 2.406      ;
; 2.106 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[2]         ; clk          ; clk         ; 0.000        ; -0.006     ; 2.406      ;
; 2.106 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[3]         ; clk          ; clk         ; 0.000        ; -0.006     ; 2.406      ;
; 2.106 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.stopBit       ; clk          ; clk         ; 0.000        ; -0.006     ; 2.406      ;
; 2.106 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.idle          ; clk          ; clk         ; 0.000        ; -0.006     ; 2.406      ;
; 2.107 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[0]       ; clk          ; clk         ; 0.000        ; -0.017     ; 2.396      ;
; 2.107 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[1]       ; clk          ; clk         ; 0.000        ; -0.017     ; 2.396      ;
; 2.107 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[2]       ; clk          ; clk         ; 0.000        ; -0.017     ; 2.396      ;
; 2.107 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[4]       ; clk          ; clk         ; 0.000        ; -0.017     ; 2.396      ;
; 2.107 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[5]       ; clk          ; clk         ; 0.000        ; -0.017     ; 2.396      ;
; 2.107 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[3]       ; clk          ; clk         ; 0.000        ; -0.017     ; 2.396      ;
; 2.535 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.dataBit       ; clk          ; clk         ; 0.000        ; -0.033     ; 2.808      ;
; 2.535 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.stopBit       ; clk          ; clk         ; 0.000        ; -0.033     ; 2.808      ;
; 2.535 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.idle          ; clk          ; clk         ; 0.000        ; -0.033     ; 2.808      ;
; 2.535 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txByteSent            ; clk          ; clk         ; 0.000        ; -0.033     ; 2.808      ;
; 2.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle          ; clk          ; clk         ; 0.000        ; -0.005     ; 3.128      ;
; 2.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit       ; clk          ; clk         ; 0.000        ; -0.005     ; 3.128      ;
; 2.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]         ; clk          ; clk         ; 0.000        ; -0.005     ; 3.128      ;
; 2.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]         ; clk          ; clk         ; 0.000        ; -0.005     ; 3.128      ;
; 2.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]         ; clk          ; clk         ; 0.000        ; -0.005     ; 3.128      ;
; 2.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]         ; clk          ; clk         ; 0.000        ; -0.005     ; 3.128      ;
; 2.827 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit       ; clk          ; clk         ; 0.000        ; -0.005     ; 3.128      ;
; 2.855 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[0]         ; clk          ; clk         ; 0.000        ; -0.017     ; 3.144      ;
; 2.855 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[1]         ; clk          ; clk         ; 0.000        ; -0.017     ; 3.144      ;
; 2.855 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[2]         ; clk          ; clk         ; 0.000        ; -0.017     ; 3.144      ;
; 2.855 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[3]         ; clk          ; clk         ; 0.000        ; -0.017     ; 3.144      ;
; 2.931 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.019      ; 3.256      ;
; 2.931 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.019      ; 3.256      ;
; 2.931 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.019      ; 3.256      ;
; 2.931 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.019      ; 3.256      ;
; 2.931 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.019      ; 3.256      ;
; 2.931 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.019      ; 3.256      ;
; 2.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[0]       ; clk          ; clk         ; 0.000        ; -0.034     ; 3.239      ;
; 2.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[1]       ; clk          ; clk         ; 0.000        ; -0.034     ; 3.239      ;
; 2.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[2]       ; clk          ; clk         ; 0.000        ; -0.034     ; 3.239      ;
; 2.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[3]       ; clk          ; clk         ; 0.000        ; -0.034     ; 3.239      ;
; 2.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[5]       ; clk          ; clk         ; 0.000        ; -0.034     ; 3.239      ;
; 2.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[4]       ; clk          ; clk         ; 0.000        ; -0.034     ; 3.239      ;
; 4.775 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.096      ;
; 4.775 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.096      ;
; 4.775 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.096      ;
; 4.775 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.096      ;
; 4.775 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.096      ;
; 4.775 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.096      ;
; 4.775 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.096      ;
; 4.775 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.096      ;
; 5.025 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.346      ;
; 5.025 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.346      ;
; 5.025 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.346      ;
; 5.025 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.346      ;
; 5.025 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.346      ;
; 5.025 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.346      ;
; 5.025 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.346      ;
; 5.025 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.015      ; 5.346      ;
; 5.106 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]        ; clk          ; clk         ; 0.000        ; 0.006      ; 5.418      ;
; 5.106 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]        ; clk          ; clk         ; 0.000        ; 0.006      ; 5.418      ;
; 5.106 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]        ; clk          ; clk         ; 0.000        ; 0.006      ; 5.418      ;
; 5.106 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]        ; clk          ; clk         ; 0.000        ; 0.006      ; 5.418      ;
; 5.106 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]        ; clk          ; clk         ; 0.000        ; 0.006      ; 5.418      ;
; 5.106 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]        ; clk          ; clk         ; 0.000        ; 0.006      ; 5.418      ;
; 5.343 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; -0.204     ; 5.245      ;
; 5.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.017      ; 5.908      ;
; 5.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.017      ; 5.908      ;
; 5.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.017      ; 5.908      ;
; 5.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.017      ; 5.908      ;
; 5.593 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; -0.204     ; 5.495      ;
; 5.603 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit       ; clk          ; clk         ; 0.000        ; 0.017      ; 5.926      ;
; 5.603 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit       ; clk          ; clk         ; 0.000        ; 0.017      ; 5.926      ;
; 5.603 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle          ; clk          ; clk         ; 0.000        ; 0.017      ; 5.926      ;
; 5.603 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent            ; clk          ; clk         ; 0.000        ; 0.017      ; 5.926      ;
; 8.099 ; n_reset                      ; cpu09p:cpu1|state.int_entire_state     ; clk          ; clk         ; 0.000        ; 4.182      ; 4.587      ;
; 8.219 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; clk          ; clk         ; 0.000        ; 2.749      ; 3.274      ;
; 8.232 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; clk          ; clk         ; 0.000        ; 2.752      ; 3.290      ;
; 8.232 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; clk          ; clk         ; 0.000        ; 2.752      ; 3.290      ;
; 8.507 ; n_reset                      ; cpu09p:cpu1|state.orcc_state           ; clk          ; clk         ; 0.000        ; 3.799      ; 4.612      ;
; 8.507 ; n_reset                      ; cpu09p:cpu1|state.andcc_state          ; clk          ; clk         ; 0.000        ; 3.799      ; 4.612      ;
; 8.507 ; n_reset                      ; cpu09p:cpu1|state.int_swimask_state    ; clk          ; clk         ; 0.000        ; 3.799      ; 4.612      ;
; 8.507 ; n_reset                      ; cpu09p:cpu1|state.int_irqmask_state    ; clk          ; clk         ; 0.000        ; 3.799      ; 4.612      ;
; 8.507 ; n_reset                      ; cpu09p:cpu1|state.int_nmimask_state    ; clk          ; clk         ; 0.000        ; 3.799      ; 4.612      ;
; 8.534 ; n_reset                      ; mem_mapper2:mm1|tcount[0]              ; clk          ; clk         ; 0.000        ; 2.721      ; 3.561      ;
; 8.534 ; n_reset                      ; mem_mapper2:mm1|tcount[1]              ; clk          ; clk         ; 0.000        ; 2.721      ; 3.561      ;
; 8.534 ; n_reset                      ; mem_mapper2:mm1|tcount[2]              ; clk          ; clk         ; 0.000        ; 2.721      ; 3.561      ;
; 8.534 ; n_reset                      ; mem_mapper2:mm1|tcount[3]              ; clk          ; clk         ; 0.000        ; 2.721      ; 3.561      ;
; 8.534 ; n_reset                      ; mem_mapper2:mm1|tcount[4]              ; clk          ; clk         ; 0.000        ; 2.721      ; 3.561      ;
; 8.534 ; n_reset                      ; mem_mapper2:mm1|tcount[5]              ; clk          ; clk         ; 0.000        ; 2.721      ; 3.561      ;
; 8.534 ; n_reset                      ; mem_mapper2:mm1|tcount[6]              ; clk          ; clk         ; 0.000        ; 2.721      ; 3.561      ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; 7.275  ; 7.275  ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 6.448  ; 6.448  ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 7.275  ; 7.275  ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 7.005  ; 7.005  ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.109  ; 8.109  ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 5.486  ; 5.486  ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 5.254  ; 5.254  ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 5.238  ; 5.238  ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 5.342  ; 5.342  ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 5.426  ; 5.426  ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.321  ; 5.321  ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 5.221  ; 5.221  ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 8.109  ; 8.109  ; Rise       ; clk             ;
; n_reset      ; clk        ; 6.891  ; 6.891  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.271  ; 6.271  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 4.905  ; 4.905  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.098  ; 8.098  ; Rise       ; clk             ;
; rxd2         ; clk        ; 7.012  ; 7.012  ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 10.241 ; 10.241 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.661  ; 9.661  ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.039 ; 10.039 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.241 ; 10.241 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.172 ; 10.172 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 9.728  ; 9.728  ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.407  ; 9.407  ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.847  ; 9.847  ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 10.187 ; 10.187 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 8.781  ; 8.781  ; Rise       ; clk             ;
; vduffd0      ; clk        ; 9.273  ; 9.273  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -6.182 ; -6.182 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -6.182 ; -6.182 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -7.009 ; -7.009 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -6.739 ; -6.739 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -4.955 ; -4.955 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -5.220 ; -5.220 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -4.988 ; -4.988 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -4.972 ; -4.972 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -5.076 ; -5.076 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -5.160 ; -5.160 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -5.055 ; -5.055 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -4.955 ; -4.955 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -7.843 ; -7.843 ; Rise       ; clk             ;
; n_reset      ; clk        ; -0.378 ; -0.378 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -4.083 ; -4.083 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -4.639 ; -4.639 ; Rise       ; clk             ;
; rxd1         ; clk        ; -5.013 ; -5.013 ; Rise       ; clk             ;
; rxd2         ; clk        ; -5.017 ; -5.017 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -6.318 ; -6.318 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -6.318 ; -6.318 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -6.546 ; -6.546 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -6.909 ; -6.909 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -6.905 ; -6.905 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -7.319 ; -7.319 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -6.446 ; -6.446 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -7.345 ; -7.345 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -6.420 ; -6.420 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -4.195 ; -4.195 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -2.640 ; -2.640 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; driveLED         ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 12.606 ; 12.606 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 9.561  ; 9.561  ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 12.606 ; 12.606 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 9.440  ; 9.440  ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 11.953 ; 11.953 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 8.641  ; 8.641  ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 9.512  ; 9.512  ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 9.115  ; 9.115  ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 8.248  ; 8.248  ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 9.610  ; 9.610  ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 9.500  ; 9.500  ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 8.299  ; 8.299  ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 11.953 ; 11.953 ; Rise       ; clk             ;
; hSync            ; clk        ; 7.293  ; 7.293  ; Rise       ; clk             ;
; n_LED7           ; clk        ; 8.248  ; 8.248  ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 22.578 ; 22.578 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 22.606 ; 22.606 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 8.697  ; 8.697  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 8.076  ; 8.076  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 8.020  ; 8.020  ; Rise       ; clk             ;
; rts1             ; clk        ; 10.648 ; 10.648 ; Rise       ; clk             ;
; rts2             ; clk        ; 9.458  ; 9.458  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 22.566 ; 22.566 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 18.048 ; 18.048 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 16.893 ; 16.893 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 16.277 ; 16.277 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 17.406 ; 17.406 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 18.637 ; 18.637 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 18.342 ; 18.342 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 19.770 ; 19.770 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 20.761 ; 20.761 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 19.100 ; 19.100 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 17.440 ; 17.440 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 18.603 ; 18.603 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 18.827 ; 18.827 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 19.375 ; 19.375 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 21.849 ; 21.849 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 22.324 ; 22.324 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 22.550 ; 22.550 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 21.866 ; 21.866 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 22.215 ; 22.215 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 22.566 ; 22.566 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 21.182 ; 21.182 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 20.116 ; 20.116 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 20.411 ; 20.411 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 21.182 ; 21.182 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 19.000 ; 19.000 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 19.779 ; 19.779 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 20.683 ; 20.683 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 19.528 ; 19.528 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 21.085 ; 21.085 ; Rise       ; clk             ;
; sdCS             ; clk        ; 10.866 ; 10.866 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 11.340 ; 11.340 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 9.028  ; 9.028  ; Rise       ; clk             ;
; txd1             ; clk        ; 7.704  ; 7.704  ; Rise       ; clk             ;
; txd2             ; clk        ; 9.325  ; 9.325  ; Rise       ; clk             ;
; vSync            ; clk        ; 7.261  ; 7.261  ; Rise       ; clk             ;
; video            ; clk        ; 7.659  ; 7.659  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.121  ; 8.121  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.822  ; 8.822  ; Rise       ; clk             ;
; videoG0          ; clk        ; 8.061  ; 8.061  ; Rise       ; clk             ;
; videoG1          ; clk        ; 9.567  ; 9.567  ; Rise       ; clk             ;
; videoR0          ; clk        ; 7.700  ; 7.700  ; Rise       ; clk             ;
; videoR1          ; clk        ; 7.680  ; 7.680  ; Rise       ; clk             ;
; videoSync        ; clk        ; 8.786  ; 8.786  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; driveLED         ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 9.440  ; 9.440  ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 9.561  ; 9.561  ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 12.606 ; 12.606 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 9.440  ; 9.440  ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 8.248  ; 8.248  ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 8.641  ; 8.641  ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 9.512  ; 9.512  ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 9.115  ; 9.115  ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 8.248  ; 8.248  ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 9.610  ; 9.610  ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 9.500  ; 9.500  ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 8.299  ; 8.299  ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 11.953 ; 11.953 ; Rise       ; clk             ;
; hSync            ; clk        ; 7.293  ; 7.293  ; Rise       ; clk             ;
; n_LED7           ; clk        ; 8.248  ; 8.248  ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 10.482 ; 10.482 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 10.510 ; 10.510 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 8.697  ; 8.697  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 8.076  ; 8.076  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 8.020  ; 8.020  ; Rise       ; clk             ;
; rts1             ; clk        ; 10.648 ; 10.648 ; Rise       ; clk             ;
; rts2             ; clk        ; 9.458  ; 9.458  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 9.393  ; 9.393  ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 12.295 ; 12.295 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 10.921 ; 10.921 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 9.935  ; 9.935  ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 11.026 ; 11.026 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 11.657 ; 11.657 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 11.551 ; 11.551 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 10.980 ; 10.980 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 10.617 ; 10.617 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 12.436 ; 12.436 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 10.860 ; 10.860 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 11.526 ; 11.526 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 11.553 ; 11.553 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 11.529 ; 11.529 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 9.393  ; 9.393  ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 10.037 ; 10.037 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 10.430 ; 10.430 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 9.421  ; 9.421  ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 10.118 ; 10.118 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 10.035 ; 10.035 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 11.196 ; 11.196 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 12.143 ; 12.143 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 12.195 ; 12.195 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 11.987 ; 11.987 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 12.004 ; 12.004 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 12.481 ; 12.481 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 12.215 ; 12.215 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 12.286 ; 12.286 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 11.196 ; 11.196 ; Rise       ; clk             ;
; sdCS             ; clk        ; 10.866 ; 10.866 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 8.980  ; 8.980  ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 9.028  ; 9.028  ; Rise       ; clk             ;
; txd1             ; clk        ; 7.704  ; 7.704  ; Rise       ; clk             ;
; txd2             ; clk        ; 9.325  ; 9.325  ; Rise       ; clk             ;
; vSync            ; clk        ; 7.261  ; 7.261  ; Rise       ; clk             ;
; video            ; clk        ; 7.659  ; 7.659  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.121  ; 8.121  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.822  ; 8.822  ; Rise       ; clk             ;
; videoG0          ; clk        ; 8.061  ; 8.061  ; Rise       ; clk             ;
; videoG1          ; clk        ; 9.567  ; 9.567  ; Rise       ; clk             ;
; videoR0          ; clk        ; 7.700  ; 7.700  ; Rise       ; clk             ;
; videoR1          ; clk        ; 7.680  ; 7.680  ; Rise       ; clk             ;
; videoSync        ; clk        ; 8.302  ; 8.302  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 6.222 ;    ;    ; 6.222 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 6.222 ;    ;    ; 6.222 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 9.306  ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 9.710  ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 9.306  ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 9.558  ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.585  ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.937  ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.585  ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 9.497  ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 9.361  ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 13.446 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 9.187  ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.440  ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.955  ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 9.259  ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.653  ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.036 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.050 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.050 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.050 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.643  ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.644  ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.259  ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 9.306  ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 9.710  ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 9.306  ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 9.558  ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.585  ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.937  ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.585  ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 9.497  ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 9.361  ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 13.446 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 9.187  ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.440  ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.955  ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 9.259  ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.653  ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.036 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.050 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.050 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.050 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.643  ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.644  ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.259  ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 9.306     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 9.710     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 9.306     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 9.558     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.585     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.937     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.585     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 9.497     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 9.361     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 13.446    ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 9.187     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.440     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.955     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 9.259     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.653     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.036    ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.050    ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.050    ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.050    ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.643     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.644     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.259     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 9.306     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 9.710     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 9.306     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 9.558     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.585     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.937     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.585     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 9.497     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 9.361     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 13.446    ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 9.187     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.440     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.955     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 9.259     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.653     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.036    ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.050    ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.050    ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.050    ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.643     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.644     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.259     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.284 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.211 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 10.748 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.583 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 7.500 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 2.284 ; vduffd0                                ; n_LED9          ; clk          ; clk         ; 20.000       ; 0.000      ; 2.716      ;
; 6.321 ; mem_mapper2:mm1|frt_i                  ; n_LED7          ; clk          ; clk         ; 20.000       ; -1.422     ; 2.257      ;
; 6.892 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.650      ;
; 6.909 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.627      ;
; 6.914 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.628      ;
; 6.919 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.623      ;
; 6.928 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.614      ;
; 6.931 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.605      ;
; 6.941 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.601      ;
; 6.942 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.594      ;
; 6.945 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.591      ;
; 6.946 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.618      ;
; 6.955 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.587      ;
; 6.961 ; cpu09p:cpu1|state.rti_ixh_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.590      ;
; 6.964 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.572      ;
; 6.967 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.584      ;
; 6.968 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.596      ;
; 6.978 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.558      ;
; 6.982 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.582      ;
; 6.983 ; cpu09p:cpu1|state.rti_ixh_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.568      ;
; 6.989 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.562      ;
; 6.997 ; cpu09p:cpu1|state.rti_ixh_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.554      ;
; 7.001 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.555     ; 6.444      ;
; 7.003 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.548      ;
; 7.005 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.537      ;
; 7.008 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.547      ;
; 7.008 ; cpu09p:cpu1|state.int_pch_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.547      ;
; 7.016 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.539      ;
; 7.019 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.517      ;
; 7.022 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.514      ;
; 7.023 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.555     ; 6.422      ;
; 7.025 ; cpu09p:cpu1|state.rti_pcl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.555     ; 6.420      ;
; 7.030 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.525      ;
; 7.030 ; cpu09p:cpu1|state.int_pch_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.525      ;
; 7.032 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.510      ;
; 7.037 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.555     ; 6.408      ;
; 7.038 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.517      ;
; 7.041 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.495      ;
; 7.043 ; cpu09p:cpu1|md[0]                      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.388     ; 6.569      ;
; 7.044 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.511      ;
; 7.044 ; cpu09p:cpu1|state.int_pch_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.511      ;
; 7.047 ; cpu09p:cpu1|state.rti_pcl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.555     ; 6.398      ;
; 7.049 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.515      ;
; 7.049 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.515      ;
; 7.050 ; cpu09p:cpu1|state.int_entire_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.723     ; 6.227      ;
; 7.052 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.503      ;
; 7.055 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.496      ;
; 7.055 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.481      ;
; 7.055 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.481      ;
; 7.059 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.505      ;
; 7.061 ; cpu09p:cpu1|state.rti_pcl_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.555     ; 6.384      ;
; 7.067 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.497      ;
; 7.068 ; cpu09p:cpu1|state.pshs_upl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.487      ;
; 7.071 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.493      ;
; 7.071 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.493      ;
; 7.074 ; cpu09p:cpu1|state.rti_ixh_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.477      ;
; 7.076 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.475      ;
; 7.077 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.474      ;
; 7.077 ; cpu09p:cpu1|state.push_return_lo_state ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.478      ;
; 7.080 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.471      ;
; 7.085 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.479      ;
; 7.085 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.479      ;
; 7.085 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.470      ;
; 7.087 ; cpu09p:cpu1|state.puls_pcl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.555     ; 6.358      ;
; 7.089 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.475      ;
; 7.090 ; cpu09p:cpu1|state.pshs_upl_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.465      ;
; 7.091 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.460      ;
; 7.095 ; cpu09p:cpu1|state.int_pcl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.469      ;
; 7.097 ; cpu09p:cpu1|state.rti_acca_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.445      ;
; 7.098 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.453      ;
; 7.099 ; cpu09p:cpu1|state.push_return_lo_state ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.456      ;
; 7.103 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.461      ;
; 7.104 ; cpu09p:cpu1|state.pshs_upl_state       ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.451      ;
; 7.105 ; cpu09p:cpu1|state.pull_return_hi_state ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.437      ;
; 7.107 ; mem_mapper2:mm1|map3[5]                ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.432     ; 6.461      ;
; 7.107 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.448      ;
; 7.108 ; cpu09p:cpu1|state.pshu_iyl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.578     ; 6.314      ;
; 7.109 ; cpu09p:cpu1|state.puls_pcl_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.555     ; 6.336      ;
; 7.112 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.439      ;
; 7.113 ; cpu09p:cpu1|state.push_return_lo_state ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.442      ;
; 7.114 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.555     ; 6.331      ;
; 7.117 ; cpu09p:cpu1|state.int_pcl_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.447      ;
; 7.119 ; cpu09p:cpu1|state.rti_acca_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.423      ;
; 7.120 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.431      ;
; 7.121 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.434      ;
; 7.121 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.434      ;
; 7.121 ; cpu09p:cpu1|state.int_pch_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.434      ;
; 7.123 ; cpu09p:cpu1|state.puls_pcl_state       ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.555     ; 6.322      ;
; 7.125 ; cpu09p:cpu1|state.puls_state           ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.447     ; 6.428      ;
; 7.127 ; cpu09p:cpu1|state.pull_return_hi_state ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.415      ;
; 7.128 ; cpu09p:cpu1|state.puls_upl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.427      ;
; 7.129 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.426      ;
; 7.130 ; cpu09p:cpu1|state.pshu_iyl_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.578     ; 6.292      ;
; 7.131 ; cpu09p:cpu1|state.int_pcl_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.436     ; 6.433      ;
; 7.132 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.464     ; 6.404      ;
; 7.133 ; cpu09p:cpu1|state.rti_acca_state       ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.458     ; 6.409      ;
; 7.135 ; cpu09p:cpu1|md[1]                      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.389     ; 6.476      ;
; 7.135 ; cpu09p:cpu1|state.int_nmi_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.447     ; 6.418      ;
; 7.136 ; cpu09p:cpu1|state.puls_pch_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.419      ;
; 7.137 ; cpu09p:cpu1|state.andcc_state          ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.601     ; 6.262      ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.211 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|state.int_nmimask_state             ; clk          ; clk         ; 0.000        ; 0.162      ; 0.525      ;
; 0.215 ; state[1]                                        ; state[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serialClkCount[4]                               ; serialClkCount[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|txBitCount[0]                  ; bufferedUART:io3|txBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|txBitCount[1]                  ; bufferedUART:io3|txBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|txBitCount[2]                  ; bufferedUART:io3|txBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|txBitCount[3]                  ; bufferedUART:io3|txBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|txByteSent                     ; bufferedUART:io3|txByteSent                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|rxBitCount[0]                  ; bufferedUART:io3|rxBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|rxBitCount[1]                  ; bufferedUART:io3|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|rxBitCount[2]                  ; bufferedUART:io3|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|rxBitCount[3]                  ; bufferedUART:io3|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[0]                  ; bufferedUART:io2|rxBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|paramCount[1]             ; SBCTextDisplayRGB:io1|paramCount[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[0]           ; SBCTextDisplayRGB:io1|charScanLine[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[1]           ; SBCTextDisplayRGB:io1|charScanLine[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[2]           ; SBCTextDisplayRGB:io1|charScanLine[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[3]           ; SBCTextDisplayRGB:io1|charScanLine[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|vActive                   ; SBCTextDisplayRGB:io1|vActive                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|pixelCount[0]             ; SBCTextDisplayRGB:io1|pixelCount[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[1]             ; SBCTextDisplayRGB:io1|cursorVert[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkCount[2]            ; SBCTextDisplayRGB:io1|ps2ClkCount[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Caps                   ; SBCTextDisplayRGB:io1|ps2Caps                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Num                    ; SBCTextDisplayRGB:io1|ps2Num                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                        ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state       ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state       ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state        ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state       ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state        ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state      ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state       ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state       ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state       ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state       ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.748 ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state       ; clk          ; clk         ; 20.000       ; 1.450      ; 2.734      ;
; 10.869 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state        ; clk          ; clk         ; 20.000       ; 1.438      ; 2.601      ;
; 11.042 ; n_reset   ; gpio:gpio1|reg[2]                      ; clk          ; clk         ; 20.000       ; 1.424      ; 2.414      ;
; 11.042 ; n_reset   ; gpio:gpio1|reg[3]                      ; clk          ; clk         ; 20.000       ; 1.424      ; 2.414      ;
; 11.042 ; n_reset   ; gpio:gpio1|reg[5]                      ; clk          ; clk         ; 20.000       ; 1.424      ; 2.414      ;
; 11.042 ; n_reset   ; gpio:gpio1|reg[7]                      ; clk          ; clk         ; 20.000       ; 1.424      ; 2.414      ;
; 11.042 ; n_reset   ; gpio:gpio1|reg[6]                      ; clk          ; clk         ; 20.000       ; 1.424      ; 2.414      ;
; 11.045 ; n_reset   ; cpu09p:cpu1|state.decode1_state        ; clk          ; clk         ; 20.000       ; 1.450      ; 2.437      ;
; 11.045 ; n_reset   ; cpu09p:cpu1|state.exg1_state           ; clk          ; clk         ; 20.000       ; 1.450      ; 2.437      ;
; 11.045 ; n_reset   ; cpu09p:cpu1|state.exg2_state           ; clk          ; clk         ; 20.000       ; 1.450      ; 2.437      ;
; 11.045 ; n_reset   ; cpu09p:cpu1|state.tfr_state            ; clk          ; clk         ; 20.000       ; 1.450      ; 2.437      ;
; 11.045 ; n_reset   ; cpu09p:cpu1|state.reset_state          ; clk          ; clk         ; 20.000       ; 1.450      ; 2.437      ;
; 11.045 ; n_reset   ; cpu09p:cpu1|state.exg_state            ; clk          ; clk         ; 20.000       ; 1.450      ; 2.437      ;
; 11.115 ; n_reset   ; cpu09p:cpu1|state.int_pch_state        ; clk          ; clk         ; 20.000       ; 1.445      ; 2.362      ;
; 11.115 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state ; clk          ; clk         ; 20.000       ; 1.445      ; 2.362      ;
; 11.115 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state       ; clk          ; clk         ; 20.000       ; 1.445      ; 2.362      ;
; 11.115 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state        ; clk          ; clk         ; 20.000       ; 1.445      ; 2.362      ;
; 11.115 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state        ; clk          ; clk         ; 20.000       ; 1.445      ; 2.362      ;
; 11.115 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state       ; clk          ; clk         ; 20.000       ; 1.445      ; 2.362      ;
; 11.115 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state       ; clk          ; clk         ; 20.000       ; 1.445      ; 2.362      ;
; 11.115 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state       ; clk          ; clk         ; 20.000       ; 1.445      ; 2.362      ;
; 11.134 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                 ; clk          ; clk         ; 20.000       ; 1.418      ; 2.316      ;
; 11.134 ; n_reset   ; gpio:gpio1|reg_dat2[5]                 ; clk          ; clk         ; 20.000       ; 1.418      ; 2.316      ;
; 11.134 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                 ; clk          ; clk         ; 20.000       ; 1.418      ; 2.316      ;
; 11.134 ; n_reset   ; gpio:gpio1|reg_dat2[4]                 ; clk          ; clk         ; 20.000       ; 1.418      ; 2.316      ;
; 11.134 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                 ; clk          ; clk         ; 20.000       ; 1.418      ; 2.316      ;
; 11.134 ; n_reset   ; gpio:gpio1|reg_dat2[6]                 ; clk          ; clk         ; 20.000       ; 1.418      ; 2.316      ;
; 11.142 ; n_reset   ; cpu09p:cpu1|state.index8_state         ; clk          ; clk         ; 20.000       ; 1.464      ; 2.354      ;
; 11.142 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state         ; clk          ; clk         ; 20.000       ; 1.464      ; 2.354      ;
; 11.142 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state      ; clk          ; clk         ; 20.000       ; 1.464      ; 2.354      ;
; 11.175 ; n_reset   ; cpu09p:cpu1|state.decode2_state        ; clk          ; clk         ; 20.000       ; 1.579      ; 2.436      ;
; 11.175 ; n_reset   ; cpu09p:cpu1|state.decode3_state        ; clk          ; clk         ; 20.000       ; 1.579      ; 2.436      ;
; 11.219 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state        ; clk          ; clk         ; 20.000       ; 1.557      ; 2.370      ;
; 11.243 ; n_reset   ; cpu09p:cpu1|state.pshu_state           ; clk          ; clk         ; 20.000       ; 1.441      ; 2.230      ;
; 11.243 ; n_reset   ; cpu09p:cpu1|state.postincr1_state      ; clk          ; clk         ; 20.000       ; 1.441      ; 2.230      ;
; 11.243 ; n_reset   ; cpu09p:cpu1|state.postincr2_state      ; clk          ; clk         ; 20.000       ; 1.441      ; 2.230      ;
; 11.243 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state        ; clk          ; clk         ; 20.000       ; 1.441      ; 2.230      ;
; 11.243 ; n_reset   ; cpu09p:cpu1|state.pshs_state           ; clk          ; clk         ; 20.000       ; 1.441      ; 2.230      ;
; 11.248 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                 ; clk          ; clk         ; 20.000       ; 1.423      ; 2.207      ;
; 11.248 ; n_reset   ; gpio:gpio1|reg_dat2[1]                 ; clk          ; clk         ; 20.000       ; 1.423      ; 2.207      ;
; 11.248 ; n_reset   ; mem_mapper2:mm1|tenable                ; clk          ; clk         ; 20.000       ; 1.423      ; 2.207      ;
; 11.248 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                 ; clk          ; clk         ; 20.000       ; 1.423      ; 2.207      ;
; 11.248 ; n_reset   ; gpio:gpio1|reg_dat2[7]                 ; clk          ; clk         ; 20.000       ; 1.423      ; 2.207      ;
; 11.248 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                 ; clk          ; clk         ; 20.000       ; 1.423      ; 2.207      ;
; 11.248 ; n_reset   ; gpio:gpio1|reg_dat2[0]                 ; clk          ; clk         ; 20.000       ; 1.423      ; 2.207      ;
; 11.248 ; n_reset   ; gpio:gpio1|reg_ddr2[2]                 ; clk          ; clk         ; 20.000       ; 1.423      ; 2.207      ;
; 11.248 ; n_reset   ; gpio:gpio1|reg_ddr2[3]                 ; clk          ; clk         ; 20.000       ; 1.423      ; 2.207      ;
; 11.248 ; n_reset   ; gpio:gpio1|reg_dat2[3]                 ; clk          ; clk         ; 20.000       ; 1.423      ; 2.207      ;
; 11.258 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state       ; clk          ; clk         ; 20.000       ; 1.333      ; 2.107      ;
; 11.258 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state       ; clk          ; clk         ; 20.000       ; 1.333      ; 2.107      ;
; 11.258 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state       ; clk          ; clk         ; 20.000       ; 1.333      ; 2.107      ;
; 11.258 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state      ; clk          ; clk         ; 20.000       ; 1.333      ; 2.107      ;
; 11.258 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state      ; clk          ; clk         ; 20.000       ; 1.333      ; 2.107      ;
; 11.258 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state        ; clk          ; clk         ; 20.000       ; 1.333      ; 2.107      ;
; 11.258 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state       ; clk          ; clk         ; 20.000       ; 1.333      ; 2.107      ;
; 11.267 ; n_reset   ; cpu09p:cpu1|state.rti_cc_state         ; clk          ; clk         ; 20.000       ; 1.458      ; 2.223      ;
; 11.267 ; n_reset   ; cpu09p:cpu1|state.rti_acca_state       ; clk          ; clk         ; 20.000       ; 1.458      ; 2.223      ;
; 11.267 ; n_reset   ; cpu09p:cpu1|state.rti_accb_state       ; clk          ; clk         ; 20.000       ; 1.458      ; 2.223      ;
; 11.267 ; n_reset   ; cpu09p:cpu1|state.rti_dp_state         ; clk          ; clk         ; 20.000       ; 1.458      ; 2.223      ;
; 11.267 ; n_reset   ; cpu09p:cpu1|state.puls_acca_state      ; clk          ; clk         ; 20.000       ; 1.458      ; 2.223      ;
; 11.267 ; n_reset   ; cpu09p:cpu1|state.rti_pch_state        ; clk          ; clk         ; 20.000       ; 1.458      ; 2.223      ;
; 11.267 ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state ; clk          ; clk         ; 20.000       ; 1.458      ; 2.223      ;
; 11.267 ; n_reset   ; cpu09p:cpu1|state.puls_cc_state        ; clk          ; clk         ; 20.000       ; 1.458      ; 2.223      ;
; 11.274 ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state ; clk          ; clk         ; 20.000       ; 1.464      ; 2.222      ;
; 11.274 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state      ; clk          ; clk         ; 20.000       ; 1.464      ; 2.222      ;
; 11.274 ; n_reset   ; cpu09p:cpu1|state.puls_dp_state        ; clk          ; clk         ; 20.000       ; 1.464      ; 2.222      ;
; 11.274 ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state      ; clk          ; clk         ; 20.000       ; 1.464      ; 2.222      ;
; 11.274 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state      ; clk          ; clk         ; 20.000       ; 1.464      ; 2.222      ;
; 11.274 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state        ; clk          ; clk         ; 20.000       ; 1.464      ; 2.222      ;
; 11.274 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state       ; clk          ; clk         ; 20.000       ; 1.464      ; 2.222      ;
; 11.281 ; n_reset   ; gpio:gpio1|reg[0]                      ; clk          ; clk         ; 20.000       ; 1.426      ; 2.177      ;
; 11.281 ; n_reset   ; gpio:gpio1|reg[1]                      ; clk          ; clk         ; 20.000       ; 1.426      ; 2.177      ;
; 11.281 ; n_reset   ; gpio:gpio1|reg_dat0[1]                 ; clk          ; clk         ; 20.000       ; 1.426      ; 2.177      ;
; 11.281 ; n_reset   ; gpio:gpio1|reg[4]                      ; clk          ; clk         ; 20.000       ; 1.426      ; 2.177      ;
; 11.284 ; n_reset   ; gpio:gpio1|reg_ddr0[1]                 ; clk          ; clk         ; 20.000       ; 1.426      ; 2.174      ;
; 11.284 ; n_reset   ; gpio:gpio1|reg_ddr0[0]                 ; clk          ; clk         ; 20.000       ; 1.426      ; 2.174      ;
; 11.284 ; n_reset   ; gpio:gpio1|reg_dat0[0]                 ; clk          ; clk         ; 20.000       ; 1.426      ; 2.174      ;
; 11.284 ; n_reset   ; gpio:gpio1|reg_ddr0[2]                 ; clk          ; clk         ; 20.000       ; 1.426      ; 2.174      ;
; 11.284 ; n_reset   ; gpio:gpio1|reg_dat0[2]                 ; clk          ; clk         ; 20.000       ; 1.426      ; 2.174      ;
; 11.284 ; n_reset   ; gpio:gpio1|reg_dat2[2]                 ; clk          ; clk         ; 20.000       ; 1.426      ; 2.174      ;
; 11.354 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state        ; clk          ; clk         ; 20.000       ; 1.449      ; 2.127      ;
; 11.354 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state        ; clk          ; clk         ; 20.000       ; 1.449      ; 2.127      ;
; 11.354 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state        ; clk          ; clk         ; 20.000       ; 1.449      ; 2.127      ;
; 11.354 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state        ; clk          ; clk         ; 20.000       ; 1.449      ; 2.127      ;
; 11.354 ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state      ; clk          ; clk         ; 20.000       ; 1.449      ; 2.127      ;
; 11.354 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state       ; clk          ; clk         ; 20.000       ; 1.449      ; 2.127      ;
; 11.354 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state       ; clk          ; clk         ; 20.000       ; 1.449      ; 2.127      ;
; 11.354 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state       ; clk          ; clk         ; 20.000       ; 1.449      ; 2.127      ;
; 11.354 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state       ; clk          ; clk         ; 20.000       ; 1.449      ; 2.127      ;
; 11.354 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state       ; clk          ; clk         ; 20.000       ; 1.449      ; 2.127      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                           ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.583 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.792 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[1]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.945      ;
; 0.792 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[2]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.945      ;
; 0.792 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[3]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.945      ;
; 0.792 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[4]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.945      ;
; 0.792 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[5]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.945      ;
; 0.792 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.945      ;
; 0.833 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[0]       ; clk          ; clk         ; 0.000        ; -0.012     ; 0.973      ;
; 0.833 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[1]       ; clk          ; clk         ; 0.000        ; -0.012     ; 0.973      ;
; 0.833 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[2]       ; clk          ; clk         ; 0.000        ; -0.012     ; 0.973      ;
; 0.833 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[4]       ; clk          ; clk         ; 0.000        ; -0.012     ; 0.973      ;
; 0.833 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[5]       ; clk          ; clk         ; 0.000        ; -0.012     ; 0.973      ;
; 0.833 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[3]       ; clk          ; clk         ; 0.000        ; -0.012     ; 0.973      ;
; 0.835 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.dataBit       ; clk          ; clk         ; 0.000        ; -0.007     ; 0.980      ;
; 0.835 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[0]         ; clk          ; clk         ; 0.000        ; -0.007     ; 0.980      ;
; 0.835 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[1]         ; clk          ; clk         ; 0.000        ; -0.007     ; 0.980      ;
; 0.835 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[2]         ; clk          ; clk         ; 0.000        ; -0.007     ; 0.980      ;
; 0.835 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[3]         ; clk          ; clk         ; 0.000        ; -0.007     ; 0.980      ;
; 0.835 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.stopBit       ; clk          ; clk         ; 0.000        ; -0.007     ; 0.980      ;
; 0.835 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.idle          ; clk          ; clk         ; 0.000        ; -0.007     ; 0.980      ;
; 0.993 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.dataBit       ; clk          ; clk         ; 0.000        ; -0.027     ; 1.118      ;
; 0.993 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.stopBit       ; clk          ; clk         ; 0.000        ; -0.027     ; 1.118      ;
; 0.993 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.idle          ; clk          ; clk         ; 0.000        ; -0.027     ; 1.118      ;
; 0.993 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txByteSent            ; clk          ; clk         ; 0.000        ; -0.027     ; 1.118      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle          ; clk          ; clk         ; 0.000        ; -0.007     ; 1.198      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit       ; clk          ; clk         ; 0.000        ; -0.007     ; 1.198      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]         ; clk          ; clk         ; 0.000        ; -0.007     ; 1.198      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]         ; clk          ; clk         ; 0.000        ; -0.007     ; 1.198      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]         ; clk          ; clk         ; 0.000        ; -0.007     ; 1.198      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]         ; clk          ; clk         ; 0.000        ; -0.007     ; 1.198      ;
; 1.053 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit       ; clk          ; clk         ; 0.000        ; -0.007     ; 1.198      ;
; 1.072 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[0]         ; clk          ; clk         ; 0.000        ; -0.017     ; 1.207      ;
; 1.072 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[1]         ; clk          ; clk         ; 0.000        ; -0.017     ; 1.207      ;
; 1.072 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[2]         ; clk          ; clk         ; 0.000        ; -0.017     ; 1.207      ;
; 1.072 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[3]         ; clk          ; clk         ; 0.000        ; -0.017     ; 1.207      ;
; 1.114 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.012      ; 1.278      ;
; 1.114 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.012      ; 1.278      ;
; 1.114 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.012      ; 1.278      ;
; 1.114 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.012      ; 1.278      ;
; 1.114 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.012      ; 1.278      ;
; 1.114 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.012      ; 1.278      ;
; 1.131 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[0]       ; clk          ; clk         ; 0.000        ; -0.028     ; 1.255      ;
; 1.131 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[1]       ; clk          ; clk         ; 0.000        ; -0.028     ; 1.255      ;
; 1.131 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[2]       ; clk          ; clk         ; 0.000        ; -0.028     ; 1.255      ;
; 1.131 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[3]       ; clk          ; clk         ; 0.000        ; -0.028     ; 1.255      ;
; 1.131 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[5]       ; clk          ; clk         ; 0.000        ; -0.028     ; 1.255      ;
; 1.131 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[4]       ; clk          ; clk         ; 0.000        ; -0.028     ; 1.255      ;
; 1.706 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.870      ;
; 1.706 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.870      ;
; 1.706 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.870      ;
; 1.706 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.870      ;
; 1.706 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.870      ;
; 1.706 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.870      ;
; 1.706 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.870      ;
; 1.706 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.870      ;
; 1.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.903      ;
; 1.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.903      ;
; 1.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.903      ;
; 1.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.903      ;
; 1.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.903      ;
; 1.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.903      ;
; 1.774 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.938      ;
; 1.774 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.938      ;
; 1.774 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.938      ;
; 1.774 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.938      ;
; 1.774 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.938      ;
; 1.774 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.938      ;
; 1.774 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.938      ;
; 1.774 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.012      ; 1.938      ;
; 1.999 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.010      ; 2.161      ;
; 1.999 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.010      ; 2.161      ;
; 1.999 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.010      ; 2.161      ;
; 1.999 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.010      ; 2.161      ;
; 2.006 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit       ; clk          ; clk         ; 0.000        ; 0.011      ; 2.169      ;
; 2.006 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit       ; clk          ; clk         ; 0.000        ; 0.011      ; 2.169      ;
; 2.006 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle          ; clk          ; clk         ; 0.000        ; 0.011      ; 2.169      ;
; 2.006 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent            ; clk          ; clk         ; 0.000        ; 0.011      ; 2.169      ;
; 2.062 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; -0.147     ; 1.966      ;
; 2.130 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; -0.147     ; 2.034      ;
; 7.866 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0] ; clk          ; clk         ; 0.000        ; 1.436      ; 1.454      ;
; 7.866 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4] ; clk          ; clk         ; 0.000        ; 1.436      ; 1.454      ;
; 7.867 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3] ; clk          ; clk         ; 0.000        ; 1.434      ; 1.453      ;
; 7.955 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1] ; clk          ; clk         ; 0.000        ; 1.436      ; 1.543      ;
; 7.955 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5] ; clk          ; clk         ; 0.000        ; 1.436      ; 1.543      ;
; 7.955 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6] ; clk          ; clk         ; 0.000        ; 1.436      ; 1.543      ;
; 7.955 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2] ; clk          ; clk         ; 0.000        ; 1.436      ; 1.543      ;
; 7.966 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[7] ; clk          ; clk         ; 0.000        ; 1.437      ; 1.555      ;
; 8.047 ; n_reset                      ; mem_mapper2:mm1|tcount[0]              ; clk          ; clk         ; 0.000        ; 1.406      ; 1.605      ;
; 8.047 ; n_reset                      ; mem_mapper2:mm1|tcount[1]              ; clk          ; clk         ; 0.000        ; 1.406      ; 1.605      ;
; 8.047 ; n_reset                      ; mem_mapper2:mm1|tcount[2]              ; clk          ; clk         ; 0.000        ; 1.406      ; 1.605      ;
; 8.047 ; n_reset                      ; mem_mapper2:mm1|tcount[3]              ; clk          ; clk         ; 0.000        ; 1.406      ; 1.605      ;
; 8.047 ; n_reset                      ; mem_mapper2:mm1|tcount[4]              ; clk          ; clk         ; 0.000        ; 1.406      ; 1.605      ;
; 8.047 ; n_reset                      ; mem_mapper2:mm1|tcount[5]              ; clk          ; clk         ; 0.000        ; 1.406      ; 1.605      ;
; 8.047 ; n_reset                      ; mem_mapper2:mm1|tcount[6]              ; clk          ; clk         ; 0.000        ; 1.406      ; 1.605      ;
; 8.047 ; n_reset                      ; mem_mapper2:mm1|tcount[7]              ; clk          ; clk         ; 0.000        ; 1.406      ; 1.605      ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; gpio0[*]     ; clk        ; 3.000 ; 3.000 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 2.688 ; 2.688 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 3.000 ; 3.000 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 2.899 ; 2.899 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 3.275 ; 3.275 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 2.377 ; 2.377 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 2.299 ; 2.299 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 2.330 ; 2.330 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 2.354 ; 2.354 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 2.543 ; 2.543 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 2.468 ; 2.468 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 2.311 ; 2.311 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 3.275 ; 3.275 ; Rise       ; clk             ;
; n_reset      ; clk        ; 2.025 ; 2.025 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 2.646 ; 2.646 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.193 ; 2.193 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.016 ; 3.016 ; Rise       ; clk             ;
; rxd2         ; clk        ; 2.938 ; 2.938 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.339 ; 3.339 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 3.053 ; 3.053 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 3.257 ; 3.257 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 3.020 ; 3.020 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 3.288 ; 3.288 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 2.855 ; 2.855 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 2.690 ; 2.690 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 2.696 ; 2.696 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.339 ; 3.339 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 2.855 ; 2.855 ; Rise       ; clk             ;
; vduffd0      ; clk        ; 2.632 ; 2.632 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -2.568 ; -2.568 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -2.568 ; -2.568 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -2.880 ; -2.880 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -2.779 ; -2.779 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -2.179 ; -2.179 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -2.257 ; -2.257 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -2.179 ; -2.179 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -2.210 ; -2.210 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -2.234 ; -2.234 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -2.423 ; -2.423 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -2.348 ; -2.348 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -2.191 ; -2.191 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -3.155 ; -3.155 ; Rise       ; clk             ;
; n_reset      ; clk        ; 0.174  ; 0.174  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.905 ; -1.905 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
; rxd1         ; clk        ; -1.920 ; -1.920 ; Rise       ; clk             ;
; rxd2         ; clk        ; -2.216 ; -2.216 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -1.642 ; -1.642 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -1.923 ; -1.923 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -1.985 ; -1.985 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -1.984 ; -1.984 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -2.044 ; -2.044 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -2.064 ; -2.064 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -1.642 ; -1.642 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -1.871 ; -1.871 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -2.100 ; -2.100 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -1.378 ; -1.378 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -0.483 ; -0.483 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; driveLED         ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 5.326 ; 5.326 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 5.326 ; 5.326 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 4.340 ; 4.340 ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
; n_LED7           ; clk        ; 3.679 ; 3.679 ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 8.181 ; 8.181 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 8.149 ; 8.149 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 3.500 ; 3.500 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.656 ; 3.656 ; Rise       ; clk             ;
; rts1             ; clk        ; 4.574 ; 4.574 ; Rise       ; clk             ;
; rts2             ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 8.108 ; 8.108 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 6.343 ; 6.343 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 6.077 ; 6.077 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 6.487 ; 6.487 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 6.994 ; 6.994 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 7.243 ; 7.243 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 7.669 ; 7.669 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 7.142 ; 7.142 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 6.978 ; 6.978 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 7.055 ; 7.055 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 7.074 ; 7.074 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 7.817 ; 7.817 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 7.995 ; 7.995 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 8.108 ; 8.108 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 7.766 ; 7.766 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 8.072 ; 8.072 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 8.086 ; 8.086 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 7.785 ; 7.785 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 7.468 ; 7.468 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 7.664 ; 7.664 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 7.785 ; 7.785 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 6.983 ; 6.983 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 7.458 ; 7.458 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 7.565 ; 7.565 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 7.232 ; 7.232 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 7.745 ; 7.745 ; Rise       ; clk             ;
; sdCS             ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
; txd1             ; clk        ; 3.593 ; 3.593 ; Rise       ; clk             ;
; txd2             ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.456 ; 3.456 ; Rise       ; clk             ;
; video            ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.703 ; 3.703 ; Rise       ; clk             ;
; videoG1          ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
; videoR1          ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; driveLED         ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 4.340 ; 4.340 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 5.326 ; 5.326 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 4.340 ; 4.340 ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
; n_LED7           ; clk        ; 3.679 ; 3.679 ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 4.510 ; 4.510 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 4.478 ; 4.478 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 3.500 ; 3.500 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.656 ; 3.656 ; Rise       ; clk             ;
; rts1             ; clk        ; 4.574 ; 4.574 ; Rise       ; clk             ;
; rts2             ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 4.451 ; 4.451 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 4.590 ; 4.590 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 4.422 ; 4.422 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 4.996 ; 4.996 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 4.444 ; 4.444 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 4.702 ; 4.702 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 4.710 ; 4.710 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 4.610 ; 4.610 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 4.310 ; 4.310 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 4.906 ; 4.906 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 4.891 ; 4.891 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 4.896 ; 4.896 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 4.917 ; 4.917 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 5.133 ; 5.133 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 5.020 ; 5.020 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 5.047 ; 5.047 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
; sdCS             ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
; txd1             ; clk        ; 3.593 ; 3.593 ; Rise       ; clk             ;
; txd2             ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.456 ; 3.456 ; Rise       ; clk             ;
; video            ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.703 ; 3.703 ; Rise       ; clk             ;
; videoG1          ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
; videoR1          ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 2.716 ;    ;    ; 2.716 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 2.716 ;    ;    ; 2.716 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.331 ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.371 ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.331 ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.356 ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 4.025 ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.127 ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.025 ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.348 ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.251 ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 5.652 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 4.257 ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.437 ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.491 ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.972 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.099 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.222 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.230 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.230 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.230 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.089 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 4.093 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.972 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.331 ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.371 ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.331 ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.356 ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 4.025 ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.127 ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.025 ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.348 ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.251 ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 5.652 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 4.257 ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.437 ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.491 ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.972 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.099 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.222 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.230 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.230 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.230 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.089 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 4.093 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.972 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.331     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.371     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.331     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.356     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 4.025     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.127     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.025     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.348     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.251     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 5.652     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 4.257     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.437     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.491     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.972     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.099     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.222     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.230     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.230     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.230     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.089     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 4.093     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.972     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.331     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.371     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.331     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.356     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 4.025     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.127     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.025     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.348     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.251     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 5.652     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 4.257     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.437     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.491     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.972     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.099     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.222     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.230     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.230     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.230     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.089     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 4.093     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.972     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.566   ; 0.170 ; 8.419    ; 0.583   ; 6.933               ;
;  clk             ; -7.566   ; 0.170 ; 8.419    ; 0.583   ; 6.933               ;
; Design-wide TNS  ; -254.339 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -254.339 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; 7.275  ; 7.275  ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 6.448  ; 6.448  ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 7.275  ; 7.275  ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 7.005  ; 7.005  ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.109  ; 8.109  ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 5.486  ; 5.486  ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 5.254  ; 5.254  ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 5.238  ; 5.238  ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 5.342  ; 5.342  ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 5.426  ; 5.426  ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.321  ; 5.321  ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 5.221  ; 5.221  ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 8.109  ; 8.109  ; Rise       ; clk             ;
; n_reset      ; clk        ; 6.891  ; 6.891  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.271  ; 6.271  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 4.905  ; 4.905  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.098  ; 8.098  ; Rise       ; clk             ;
; rxd2         ; clk        ; 7.012  ; 7.012  ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 10.241 ; 10.241 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.661  ; 9.661  ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.039 ; 10.039 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.241 ; 10.241 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.172 ; 10.172 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 9.728  ; 9.728  ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.407  ; 9.407  ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.847  ; 9.847  ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 10.187 ; 10.187 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 8.781  ; 8.781  ; Rise       ; clk             ;
; vduffd0      ; clk        ; 9.273  ; 9.273  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -2.568 ; -2.568 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -2.568 ; -2.568 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -2.880 ; -2.880 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -2.779 ; -2.779 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -2.179 ; -2.179 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -2.257 ; -2.257 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -2.179 ; -2.179 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -2.210 ; -2.210 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -2.234 ; -2.234 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -2.423 ; -2.423 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -2.348 ; -2.348 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -2.191 ; -2.191 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -3.155 ; -3.155 ; Rise       ; clk             ;
; n_reset      ; clk        ; 0.174  ; 0.174  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.905 ; -1.905 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
; rxd1         ; clk        ; -1.920 ; -1.920 ; Rise       ; clk             ;
; rxd2         ; clk        ; -2.216 ; -2.216 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -1.642 ; -1.642 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -1.923 ; -1.923 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -1.985 ; -1.985 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -1.984 ; -1.984 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -2.044 ; -2.044 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -2.064 ; -2.064 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -1.642 ; -1.642 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -1.871 ; -1.871 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -2.100 ; -2.100 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -1.378 ; -1.378 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -0.483 ; -0.483 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; driveLED         ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 12.606 ; 12.606 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 9.561  ; 9.561  ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 12.606 ; 12.606 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 9.440  ; 9.440  ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 11.953 ; 11.953 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 8.641  ; 8.641  ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 9.512  ; 9.512  ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 9.115  ; 9.115  ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 8.248  ; 8.248  ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 9.610  ; 9.610  ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 9.500  ; 9.500  ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 8.299  ; 8.299  ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 11.953 ; 11.953 ; Rise       ; clk             ;
; hSync            ; clk        ; 7.293  ; 7.293  ; Rise       ; clk             ;
; n_LED7           ; clk        ; 8.248  ; 8.248  ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 22.578 ; 22.578 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 22.606 ; 22.606 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 8.697  ; 8.697  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 8.076  ; 8.076  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 8.020  ; 8.020  ; Rise       ; clk             ;
; rts1             ; clk        ; 10.648 ; 10.648 ; Rise       ; clk             ;
; rts2             ; clk        ; 9.458  ; 9.458  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 22.566 ; 22.566 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 18.048 ; 18.048 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 16.893 ; 16.893 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 16.277 ; 16.277 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 17.406 ; 17.406 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 18.637 ; 18.637 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 18.342 ; 18.342 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 19.770 ; 19.770 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 20.761 ; 20.761 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 19.100 ; 19.100 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 17.440 ; 17.440 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 18.603 ; 18.603 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 18.827 ; 18.827 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 19.375 ; 19.375 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 21.849 ; 21.849 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 22.324 ; 22.324 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 22.550 ; 22.550 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 21.866 ; 21.866 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 22.215 ; 22.215 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 22.566 ; 22.566 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 21.182 ; 21.182 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 20.116 ; 20.116 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 20.411 ; 20.411 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 21.182 ; 21.182 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 19.000 ; 19.000 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 19.779 ; 19.779 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 20.683 ; 20.683 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 19.528 ; 19.528 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 21.085 ; 21.085 ; Rise       ; clk             ;
; sdCS             ; clk        ; 10.866 ; 10.866 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 11.340 ; 11.340 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 9.028  ; 9.028  ; Rise       ; clk             ;
; txd1             ; clk        ; 7.704  ; 7.704  ; Rise       ; clk             ;
; txd2             ; clk        ; 9.325  ; 9.325  ; Rise       ; clk             ;
; vSync            ; clk        ; 7.261  ; 7.261  ; Rise       ; clk             ;
; video            ; clk        ; 7.659  ; 7.659  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.121  ; 8.121  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.822  ; 8.822  ; Rise       ; clk             ;
; videoG0          ; clk        ; 8.061  ; 8.061  ; Rise       ; clk             ;
; videoG1          ; clk        ; 9.567  ; 9.567  ; Rise       ; clk             ;
; videoR0          ; clk        ; 7.700  ; 7.700  ; Rise       ; clk             ;
; videoR1          ; clk        ; 7.680  ; 7.680  ; Rise       ; clk             ;
; videoSync        ; clk        ; 8.786  ; 8.786  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; driveLED         ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 4.340 ; 4.340 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 5.326 ; 5.326 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 4.340 ; 4.340 ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 5.130 ; 5.130 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.482 ; 3.482 ; Rise       ; clk             ;
; n_LED7           ; clk        ; 3.679 ; 3.679 ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 4.510 ; 4.510 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 4.478 ; 4.478 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 3.500 ; 3.500 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.656 ; 3.656 ; Rise       ; clk             ;
; rts1             ; clk        ; 4.574 ; 4.574 ; Rise       ; clk             ;
; rts2             ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 4.451 ; 4.451 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 4.513 ; 4.513 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 4.590 ; 4.590 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 4.422 ; 4.422 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 4.996 ; 4.996 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 4.444 ; 4.444 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 4.702 ; 4.702 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 4.710 ; 4.710 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 4.610 ; 4.610 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 4.310 ; 4.310 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 4.906 ; 4.906 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 4.891 ; 4.891 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 4.896 ; 4.896 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 4.917 ; 4.917 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 5.133 ; 5.133 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 5.020 ; 5.020 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 5.047 ; 5.047 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
; sdCS             ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 3.896 ; 3.896 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
; txd1             ; clk        ; 3.593 ; 3.593 ; Rise       ; clk             ;
; txd2             ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.456 ; 3.456 ; Rise       ; clk             ;
; video            ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.747 ; 3.747 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.703 ; 3.703 ; Rise       ; clk             ;
; videoG1          ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
; videoR1          ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 6.222 ;    ;    ; 6.222 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 2.716 ;    ;    ; 2.716 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61282495 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61282495 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 17 12:56:29 2017
Info: Command: quartus_sta MicrocomputerPCB -c MicrocomputerPCB
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MicrocomputerPCB.out.sdc'
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.566
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.566      -254.339 clk 
Info (332146): Worst-case hold slack is 0.170
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.170         0.000 clk 
Info (332146): Worst-case recovery slack is 8.419
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.419         0.000 clk 
Info (332146): Worst-case removal slack is 1.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.339         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 2.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.284         0.000 clk 
Info (332146): Worst-case hold slack is 0.211
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.211         0.000 clk 
Info (332146): Worst-case recovery slack is 10.748
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.748         0.000 clk 
Info (332146): Worst-case removal slack is 0.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.583         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 459 megabytes
    Info: Processing ended: Mon Apr 17 12:56:31 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


