Partition Merge report for FAMS
Thu Jul 04 14:26:30 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Partition Merge Summary                                                              ;
+------------------------------------+-------------------------------------------------+
; Partition Merge Status             ; Successful - Thu Jul 04 14:26:30 2019           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; FAMS                                            ;
; Top-level Entity Name              ; FAMS                                            ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 10,700                                          ;
;     Total combinational functions  ; 9,853                                           ;
;     Dedicated logic registers      ; 3,511                                           ;
; Total registers                    ; 3511                                            ;
; Total pins                         ; 112                                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 300,444                                         ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                     ;
+---------------------------------------------+--------+------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+
; Estimated Total logic elements              ; 10532  ; 168              ; 0                              ;
;                                             ;        ;                  ;                                ;
; Total combinational functions               ; 9703   ; 150              ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;
;     -- 4 input functions                    ; 4703   ; 73               ; 0                              ;
;     -- 3 input functions                    ; 2851   ; 35               ; 0                              ;
;     -- <=2 input functions                  ; 2149   ; 42               ; 0                              ;
;                                             ;        ;                  ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;
;     -- normal mode                          ; 8109   ; 142              ; 0                              ;
;     -- arithmetic mode                      ; 1594   ; 8                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Total registers                             ; 3426   ; 85               ; 0                              ;
;     -- Dedicated logic registers            ; 3426   ; 85               ; 0                              ;
;     -- I/O registers                        ; 0      ; 0                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ;
; I/O pins                                    ; 112    ; 0                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0      ; 0                ; 0                              ;
; Total memory bits                           ; 300444 ; 0                ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ;
; PLL                                         ; 0      ; 0                ; 1                              ;
;                                             ;        ;                  ;                                ;
; Connections                                 ;        ;                  ;                                ;
;     -- Input Connections                    ; 1362   ; 125              ; 2                              ;
;     -- Registered Input Connections         ; 1157   ; 95               ; 0                              ;
;     -- Output Connections                   ; 243    ; 173              ; 1073                           ;
;     -- Registered Output Connections        ; 6      ; 173              ; 0                              ;
;                                             ;        ;                  ;                                ;
; Internal Connections                        ;        ;                  ;                                ;
;     -- Total Connections                    ; 50345  ; 932              ; 1076                           ;
;     -- Registered Connections               ; 17415  ; 663              ; 0                              ;
;                                             ;        ;                  ;                                ;
; External Connections                        ;        ;                  ;                                ;
;     -- Top                                  ; 234    ; 296              ; 1075                           ;
;     -- sld_hub:auto_hub                     ; 296    ; 2                ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 1075   ; 0                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Partition Interface                         ;        ;                  ;                                ;
;     -- Input Ports                          ; 58     ; 62               ; 2                              ;
;     -- Output Ports                         ; 76     ; 79               ; 6                              ;
;     -- Bidir Ports                          ; 21     ; 0                ; 0                              ;
;                                             ;        ;                  ;                                ;
; Registered Ports                            ;        ;                  ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 40               ; 0                              ;
;                                             ;        ;                  ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 2                ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 29               ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 47               ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 52               ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 59               ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                        ; Partition ; Type          ; Location ; Status                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; adc_cs_n                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- adc_cs_n                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- adc_cs_n~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; adc_din                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- adc_din                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- adc_din~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; adc_dout                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- adc_dout                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- adc_dout~input                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; adc_sclk                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- adc_sclk                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- adc_sclk~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; bz                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- bz                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- bz~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; clk_50m                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- clk_50m                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- clk_50m~input                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_ctl0                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cmos_ctl0                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cmos_ctl0~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_ctl1                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cmos_ctl1                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cmos_ctl1~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_ctl2                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cmos_ctl2                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cmos_ctl2~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_data[0]                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_data[0]                                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_data[0]~input                                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_data[1]                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_data[1]                                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_data[1]~input                                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_data[2]                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_data[2]                                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_data[2]~input                                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_data[3]                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_data[3]                                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_data[3]~input                                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_data[4]                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_data[4]                                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_data[4]~input                                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_data[5]                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_data[5]                                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_data[5]~input                                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_data[6]                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_data[6]                                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_data[6]~input                                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_data[7]                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_data[7]                                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_data[7]~input                                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_href                                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_href                                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_href~input                                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_pclk                                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_pclk                                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_pclk~input                                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_sclk                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cmos_sclk                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cmos_sclk~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_sdat                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- cmos_sdat                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_sdat~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_vsync                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- cmos_vsync                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- cmos_vsync~input                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; cmos_xclk                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- cmos_xclk                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- cmos_xclk~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; dht11                                                                                                                                                                                                       ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- dht11                                                                                                                                                                                                ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- dht11~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; eeprom_scl                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- eeprom_scl                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- eeprom_scl~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; eeprom_sda                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- eeprom_sda                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- eeprom_sda~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; gy_mcu90640_txd                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- gy_mcu90640_txd                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- gy_mcu90640_txd~input                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; hc06_rxd                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- hc06_rxd                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- hc06_rxd~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; int                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- int                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- int~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_clr                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_ena                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_ir_in_0_                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_ir_out_0_                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_jtag_state_cdr                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_jtag_state_rti                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_jtag_state_sdr                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_jtag_state_udr                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_raw_tck                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_tdi                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_tdo                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_qsys_system_jtag_uart_alt_jtag_atlantic_usr1                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_cpu_the_qsys_system_nios2_gen2_cpu_nios2_oci_the_qsys_system_nios2_gen2_cpu_debug_slave_wrapper_qsys_system_nios2_gen2_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; key_data[0]                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- key_data[0]                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- key_data[0]~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; key_data[1]                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- key_data[1]                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- key_data[1]~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; key_eeprom                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- key_eeprom                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- key_eeprom~input                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; key_led                                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- key_led                                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- key_led~input                                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; key_sensor                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- key_sensor                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- key_sensor~input                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_blank_n                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_blank_n                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_blank_n~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_blue[0]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_blue[0]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_blue[0]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_blue[1]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_blue[1]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_blue[1]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_blue[2]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_blue[2]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_blue[2]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_blue[3]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_blue[3]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_blue[3]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_blue[4]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_blue[4]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_blue[4]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_blue[5]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_blue[5]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_blue[5]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_blue[6]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_blue[6]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_blue[6]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_blue[7]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_blue[7]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_blue[7]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_clk                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_clk                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_clk~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_de                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_de                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_de~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_green[0]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_green[0]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_green[0]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_green[1]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_green[1]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_green[1]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_green[2]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_green[2]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_green[2]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_green[3]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_green[3]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_green[3]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_green[4]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_green[4]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_green[4]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_green[5]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_green[5]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_green[5]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_green[6]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_green[6]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_green[6]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_green[7]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_green[7]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_green[7]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_hsync                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_hsync                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_hsync~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_pwm                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_pwm                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_pwm~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_red[0]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_red[0]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_red[0]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_red[1]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_red[1]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_red[1]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_red[2]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_red[2]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_red[2]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_red[3]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_red[3]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_red[3]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_red[4]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_red[4]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_red[4]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_red[5]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_red[5]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_red[5]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_red[6]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_red[6]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_red[6]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_red[7]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_red[7]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_red[7]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_reset                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_reset                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_reset~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; lcd_vsync                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- lcd_vsync                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- lcd_vsync~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; led_p                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- led_p                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- led_p~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; menb                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- menb                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- menb~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; o2_scl                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o2_scl                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o2_scl~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; o2_sda                                                                                                                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- o2_sda                                                                                                                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- o2_sda~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; rst_n                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- rst_n                                                                                                                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- rst_n~input                                                                                                                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; scl                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- scl                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- scl~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sda                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sda                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sda~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[0]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[0]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[0]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[10]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[10]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[10]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[11]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[11]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[11]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[12]                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[12]                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[12]~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[1]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[1]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[1]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[2]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[2]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[2]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[3]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[3]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[3]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[4]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[4]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[4]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[5]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[5]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[5]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[6]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[6]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[6]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[7]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[7]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[7]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[8]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[8]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[8]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_addr[9]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[9]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[9]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_ba[0]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_ba[0]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_ba[0]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_ba[1]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_ba[1]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_ba[1]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_cas_n                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_cas_n                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_cas_n~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_cke                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_cke                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_cke~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_clk                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_clk                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_clk~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_cs_n                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_cs_n                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_cs_n~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[0]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[0]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[0]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[10]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[10]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[10]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[11]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[11]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[11]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[12]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[12]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[12]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[13]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[13]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[13]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[14]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[14]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[14]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[15]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[15]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[15]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[1]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[1]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[1]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[2]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[2]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[2]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[3]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[3]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[3]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[4]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[4]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[4]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[5]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[5]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[5]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[6]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[6]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[6]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[7]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[7]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[7]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[8]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[8]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[8]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dq[9]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[9]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[9]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dqm[0]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_dqm[0]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_dqm[0]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_dqm[1]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_dqm[1]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_dqm[1]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_ras_n                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_ras_n                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_ras_n~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sdram_we_n                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_we_n                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_we_n~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
; sensor_en                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sensor_en                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sensor_en~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                             ;           ;               ;          ;                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------+
; Partition Merge Resource Usage Summary                      ;
+---------------------------------------------+---------------+
; Resource                                    ; Usage         ;
+---------------------------------------------+---------------+
; Estimated Total logic elements              ; 10,700        ;
;                                             ;               ;
; Total combinational functions               ; 9853          ;
; Logic element usage by number of LUT inputs ;               ;
;     -- 4 input functions                    ; 4776          ;
;     -- 3 input functions                    ; 2886          ;
;     -- <=2 input functions                  ; 2191          ;
;                                             ;               ;
; Logic elements by mode                      ;               ;
;     -- normal mode                          ; 8251          ;
;     -- arithmetic mode                      ; 1602          ;
;                                             ;               ;
; Total registers                             ; 3511          ;
;     -- Dedicated logic registers            ; 3511          ;
;     -- I/O registers                        ; 0             ;
;                                             ;               ;
; I/O pins                                    ; 112           ;
; Total memory bits                           ; 300444        ;
;                                             ;               ;
; Embedded Multiplier 9-bit elements          ; 0             ;
;                                             ;               ;
; Total PLLs                                  ; 1             ;
;     -- PLLs                                 ; 1             ;
;                                             ;               ;
; Maximum fan-out node                        ; clk_50m~input ;
; Maximum fan-out                             ; 1772          ;
; Total fan-out                               ; 50612         ;
; Average fan-out                             ; 3.60          ;
+---------------------------------------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------------------------------------------------------------------------------+
; Image_Handler:u_Image_Handler|VIP_Bit_Erosion_Detector:u_VIP_Erosion__Detector|VIP_Matrix_Generate_3X3_1Bit:u_VIP_Matrix_Generate_3X3_1Bit|Line_Shift_RAM_1Bit:u_Line_Shift_RAM_1Bit|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_0rv:auto_generated|altsyncram_fga1:altsyncram2|ALTSYNCRAM                                                                                                                ; M9K  ; Simple Dual Port ; 638          ; 2            ; 638          ; 2            ; 1276   ; None                                                                                        ;
; LCD_Display:LCD_Display_inst|ROM_chinese:ROM_chinese_inst|altsyncram:altsyncram_component|altsyncram_soa1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; ROM              ; 11776        ; 1            ; --           ; --           ; 11776  ; ./mif/zhongwen.mif                                                                          ;
; LCD_Display:LCD_Display_inst|ROM_ppm:ROM_ppm_inst|altsyncram:altsyncram_component|altsyncram_06a1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                    ; AUTO ; ROM              ; 3264         ; 1            ; --           ; --           ; 3264   ; ./mif/ppm.mif                                                                               ;
; LCD_Display:LCD_Display_inst|ROM_temp_unit:ROM_temp_unit|altsyncram:altsyncram_component|altsyncram_bna1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                             ; AUTO ; ROM              ; 256          ; 1            ; --           ; --           ; 256    ; ./mif/temp_unit.mif                                                                         ;
; LCD_Display:LCD_Display_inst|ROM_temp_unit:ROM_unit|altsyncram:altsyncram_component|altsyncram_bna1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                  ; AUTO ; ROM              ; 256          ; 1            ; --           ; --           ; 256    ; ./mif/temp_unit.mif                                                                         ;
; RAM:RAM_inst|altsyncram:altsyncram_component|altsyncram_v8n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 768          ; 16           ; 768          ; 16           ; 12288  ; None                                                                                        ;
; Sdram_Control_2Port:Sdram_Control_2Port|Sdram_RD_FIFO:read_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ieq1:auto_generated|altsyncram_kf51:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                              ; M9K  ; Simple Dual Port ; 512          ; 16           ; 1024         ; 8            ; 8192   ; None                                                                                        ;
; Sdram_Control_2Port:Sdram_Control_2Port|Sdram_RD_FIFO:read_fifo2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ieq1:auto_generated|altsyncram_kf51:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                              ; M9K  ; Simple Dual Port ; 512          ; 16           ; 1024         ; 8            ; 8192   ; None                                                                                        ;
; Sdram_Control_2Port:Sdram_Control_2Port|Sdram_WR_FIFO:write_fifo1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dq1:auto_generated|altsyncram_be51:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                             ; M9K  ; Simple Dual Port ; 512          ; 8            ; 256          ; 16           ; 4096   ; None                                                                                        ;
; Video_Image_Processor:u_Video_Image_Processor|VIP_Gray_Mean_Filter:u_VIP_Gray_Mean_Filter|VIP_Matrix_Generate_3X3_8Bit:u_VIP_Matrix_Generate_3X3_8Bit|Line_Shift_RAM_8Bit:u_Line_Shift_RAM_8Bit|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_7rv:auto_generated|altsyncram_pja1:altsyncram2|ALTSYNCRAM                                                                                                     ; M9K  ; Simple Dual Port ; 638          ; 16           ; 638          ; 16           ; 10208  ; None                                                                                        ;
; qsys_system:u0|qsys_system_RAM:ram|altsyncram:the_altsyncram|altsyncram_j3n1:auto_generated|altsyncram:ram_block1a0|altsyncram_nnj3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                  ; AUTO ; Single Port      ; 5120         ; 32           ; --           ; --           ; 163840 ; E:/2019GEDC/CODE_Project/Cyclone_IV/FAMS/software/Data_Process/mem_init/qsys_system_RAM.hex ;
; qsys_system:u0|qsys_system_ROM:rom|altsyncram:the_altsyncram|altsyncram_b4n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                         ; AUTO ; Single Port      ; 2048         ; 32           ; --           ; --           ; 65536  ; E:/2019GEDC/CODE_Project/Cyclone_IV/FAMS/software/Data_Process/mem_init/qsys_system_ROM.hex ;
; qsys_system:u0|qsys_system_jtag_uart:jtag_uart|qsys_system_jtag_uart_scfifo_r:the_qsys_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                                                                        ;
; qsys_system:u0|qsys_system_jtag_uart:jtag_uart|qsys_system_jtag_uart_scfifo_w:the_qsys_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                                                                        ;
; qsys_system:u0|qsys_system_nios2_gen2:nios2_gen2|qsys_system_nios2_gen2_cpu:cpu|qsys_system_nios2_gen2_cpu_nios2_oci:the_qsys_system_nios2_gen2_cpu_nios2_oci|qsys_system_nios2_gen2_cpu_nios2_ocimem:the_qsys_system_nios2_gen2_cpu_nios2_ocimem|qsys_system_nios2_gen2_cpu_ociram_sp_ram_module:qsys_system_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; None                                                                                        ;
; qsys_system:u0|qsys_system_nios2_gen2:nios2_gen2|qsys_system_nios2_gen2_cpu:cpu|qsys_system_nios2_gen2_cpu_register_bank_a_module:qsys_system_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                                                                                        ;
; qsys_system:u0|qsys_system_nios2_gen2:nios2_gen2|qsys_system_nios2_gen2_cpu:cpu|qsys_system_nios2_gen2_cpu_register_bank_b_module:qsys_system_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------------------------------------------------------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Thu Jul 04 14:26:28 2019
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off FAMS -c FAMS --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus Prime software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 2 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "key_data[0]" File: E:/2019GEDC/CODE_Project/Cyclone_IV/FAMS/FAMS.v Line: 42
    Warning (15610): No output dependent on input pin "key_data[1]" File: E:/2019GEDC/CODE_Project/Cyclone_IV/FAMS/FAMS.v Line: 42
Info (21057): Implemented 11335 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 24 input pins
    Info (21059): Implemented 71 output pins
    Info (21060): Implemented 21 bidirectional pins
    Info (21061): Implemented 10850 logic cells
    Info (21064): Implemented 367 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4753 megabytes
    Info: Processing ended: Thu Jul 04 14:26:31 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


