7         %3.1hM                        LOAD REGS[3], MEM[REGS[1]]    
13        %3.0lE                        XOR REGS[3], REGS[0]          
19        %+1.3lM                       LOAD MEM[REGS[1]], REGS[3]    
26        %1.4llS                       ADD REGS[1], 4                
33        %3.1lM                        LOAD REGS[3], REGS[1]         
39        %3.2lO                        SUB REGS[3], REGS[2]          
45        %-7.3C                        CLZ REGS[3], 7                
51        RET

52        %0.4096hhM                    LOAD REGS[0], MEM[4096]       
62        %0.255llI                     AND REGS[0], 255              
71        %1.0lM                        LOAD REGS[1], REGS[0]         
77        %1.8llL                       LSHIFT REGS[1], 8             
84        %0.1lU                        OR REGS[0], REGS[1]           
90        %1.0lM                        LOAD REGS[1], REGS[0]         
96        %1.16llL                      LSHIFT REGS[1], 16            
104       %0.1lU                        OR REGS[0], REGS[1]           
110       %1.200llM                     LOAD REGS[1], 200             
119       %2.1788llM                    LOAD REGS[2], 1788            
129       %7C                           CALL REGS[-1], 7              
132       %-6144.1701736302llM          LOAD MEM[6144], 1701736302    
152       %0.200hhM                     LOAD REGS[0], MEM[200]        
161       %0.255llI                     AND REGS[0], 255              
170       %0.37llO                      SUB REGS[0], 37               
178       %0200.0C                      CEZ REGS[0], 200              
186       RET

