# üõ£Ô∏è Atom Kernel ‚Äî Roadmap de Desenvolvimento

> **Status do Projeto**: Experimental / Em desenvolvimento ativo
> **√öltima atualiza√ß√£o**: 2025-12-21
> **√öltima revis√£o**: 2025-12-21 - Fase 6 (6.1-6.3) CORRIGIDA ‚úÖ
> **Context Switching**: Corre√ß√£o cr√≠tica implementada - scheduler agora efetivamente executa threads em user space. Timer interrupts fazem context switching real, permitindo que o init process e service threads executem corretamente üîÑ‚ö°üéØ‚ú®

Este documento descreve o plano de desenvolvimento incremental do Atom Kernel, organizado em fases l√≥gicas e priorizadas.

---

## üìä Estado Atual (v0.1)

### ‚úÖ J√° Implementado

- [x] Estrutura b√°sica do projeto Rust (no_std, workspace)
- [x] Boot UEFI em x86_64 (QEMU + m√°quinas reais)
- [x] Entry point assembly (boot.asm) com stack setup correto
- [x] Transi√ß√£o UEFI ‚Üí Kernel (GetMemoryMap + ExitBootServices)
- [x] Tela de boot com mensagem usando UEFI ConOut
- [x] Panic handler b√°sico
- [x] Fun√ß√£o halt() multiplataforma (x86_64/aarch64)
- [x] Script de build automatizado para Windows (build.ps1)
- [x] VGA text mode driver (n√£o utilizado, mas dispon√≠vel)
- [x] Estrutura modular (arch, uefi, vga, mm)
- [x] Physical Memory Manager (PMM) completo com bitmap allocator
- [x] Parser do memory map UEFI
- [x] Kernel heap allocator (bump allocator)
- [x] Serial port driver (COM1) para debug output
- [x] Macros serial_print! e serial_println! para logging
- [x] Framebuffer GOP/UEFI para sa√≠da gr√°fica
- [x] Sistema de graphics com renderiza√ß√£o de pixels e fontes bitmap
- [x] Terminal interativo com suporte a comandos (modo gr√°fico e VGA text)
- [x] Sistema IPC completo com portas, envio/recebimento de mensagens
- [x] Priority Inheritance para prevenir priority inversion
- [x] Transfer√™ncia de capabilities via IPC (grant e move)
- [x] Sistema de capabilities completo com audit logging e revoga√ß√£o recursiva

**Instru√ß√µes**: 
- A cada fase implementada, atualizar a mensagem exibida em `// Display welcome message` com o identificador da fase (ex.: ‚ÄúWelcome to Atom kernel v0.1 - 1.2 ‚Äî mensagem‚Äù)
- Em todas as fases, tenha em mente o multithread e paralelismo futuro para evitar grandes refatora√ß√µes no futuro.

---

## üéØ Fase 1: Funda√ß√£o do Kernel (MVP)

**Objetivo**: Estabelecer a base m√≠nima para um kernel funcional com gerenciamento de mem√≥ria e execu√ß√£o.

### 1.1 Gerenciamento de Mem√≥ria F√≠sica

- [x] Criar m√≥dulo `mm` (memory management)
- [x] Implementar Physical Memory Manager (PMM)
  - [x] Parser do memory map UEFI
  - [x] Bitmap allocator para p√°ginas f√≠sicas
  - [x] Fun√ß√µes: `alloc_page()`, `free_page()`
  - [x] Fun√ß√µes: `alloc_pages()`, `free_pages()` (aloca√ß√£o cont√≠gua)
  - [x] Fun√ß√µes: `alloc_page_zeroed()`, `alloc_pages_zeroed()`
  - [x] Tracking de mem√≥ria dispon√≠vel vs. usada
  - [x] Fun√ß√µes auxiliares: `is_page_aligned()`, `align_up()`, `align_down()`
  - [x] Estat√≠sticas detalhadas com `get_stats()` e `get_detailed_stats()`
- [x] Implementar kernel heap allocator
  - [x] Bump allocator inicial
  - [x] Integra√ß√£o com `#[global_allocator]`
  - [x] Suporte para `alloc::vec::Vec`, `alloc::boxed::Box`
- [x] Testes de aloca√ß√£o/dealoca√ß√£o de p√°ginas
- [x] Logging b√°sico para debug de mem√≥ria
  - [x] Serial port driver (COM1)
  - [x] Macros `serial_print!` e `serial_println!`
  - [x] Estat√≠sticas de mem√≥ria em tempo real

### 1.2 Gerenciamento de Mem√≥ria Virtual (VMM)

- [x] Criar m√≥dulo `mm/vm`
- [x] Implementar estruturas de page tables (x86_64)
  - [x] PML4, PDPT, PD, PT (4-level paging)
  - [x] Fun√ß√µes para mapear/unmapear p√°ginas
  - [x] Suporte a flags (presente, writable, user, NX)
- [x] Criar kernel address space
  - [x] Identity mapping para kernel code/data
  - [x] Higher-half kernel mapping (espelhado para 512 MiB iniciais)
- [x] Implementar fun√ß√µes de mapeamento
  - [x] `map_page(virt, phys, flags)`
  - [x] `unmap_page(virt)`
  - [x] `remap_page(virt, new_phys, flags)`
- [x] TLB invalidation (invlpg)
- [x] Testes de mapeamento/prote√ß√£o de mem√≥ria

### 1.3 Interrup√ß√µes e Exce√ß√µes (x86_64)

- [x] Criar m√≥dulo `interrupts`
- [x] Configurar IDT (Interrupt Descriptor Table)
  - [x] Estrutura IDT com 256 entries
  - [x] Criar handlers assembly para cada vetor
- [x] Implementar exception handlers
  - [x] #DE (Divide Error)
  - [x] #PF (Page Fault) ‚Äî cr√≠tico para VM
  - [x] #GP (General Protection Fault)
  - [x] #UD (Invalid Opcode)
  - [x] Double Fault (#DF)
- [x] Stack tracing em panics/exceptions
- [x] Suporte a APIC Local (substituir PIC 8259)
  - [x] Detec√ß√£o de APIC via ACPI/CPUID
  - [x] Configura√ß√£o de APIC registers
- [x] Timer interrupt (APIC timer ou PIT)
  - [x] Handler de timer tick
  - [x] Contador de ticks global

### 1.4 Output e Debugging

- [x] Serial port output (COM1) para debug
  - [x] Driver b√°sico de serial port
  - [x] Macros `serial_print!` e `serial_println!`
  - [x] Suporte a formatting (`core::fmt`)
- [x] Substituir/complementar UEFI ConOut
  - [x] VGA text mode completo ap√≥s ExitBootServices
  - [x] VGA Writer com scroll autom√°tico
  - [x] Suporte a cores customiz√°veis
  - [x] Macros `vga_print!` e `vga_println!`
  - [x] Integra√ß√£o com logging framework
- [x] Logging framework avan√ßado
  - [x] N√≠veis: DEBUG, INFO, WARN, ERROR, PANIC
  - [x] Timestamps (via timer ticks)
  - [x] Macros `log_debug!`, `log_info!`, `log_warn!`, `log_error!`, `log_panic!`
  - [x] Suporte a file e line number nos logs
  - [x] Output formatado para serial port
  - [x] Output formatado e colorido para VGA
  - [x] Output dual (serial + VGA simult√¢neo)
- [x] Framebuffer gr√°fico (GOP/UEFI)
  - [x] Suporte a GOP (Graphics Output Protocol)
  - [x] Mapeamento de framebuffer no espa√ßo de mem√≥ria virtual
  - [x] Sistema de renderiza√ß√£o de pixels
  - [x] Convers√£o de formatos RGB/BGR
  - [x] Renderiza√ß√£o de fontes bitmap (8x16)
  - [x] Suporte a desenho de caracteres gr√°ficos
- [x] Terminal interativo gr√°fico
  - [x] Terminal em modo gr√°fico (quando GOP dispon√≠vel)
  - [x] Fallback para VGA text mode
  - [x] Buffer de linha com hist√≥rico
  - [x] Comandos integrados (help, clear, about, etc.)
  - [x] Integra√ß√£o com teclado PS/2
  - [x] Scroll autom√°tico e controle de cursor

---

## üéØ Fase 2: Threading e Scheduling

**Objetivo**: Permitir execu√ß√£o de m√∫ltiplas threads com preemp√ß√£o e IPC seguro.

### 2.1 Estruturas de Dados de Thread

- [x] Criar m√≥dulo `thread`
- [x] Definir `struct Thread`
  - [x] Thread ID (√∫nico)
  - [x] Estado (Running, Ready, Blocked, Exited)
  - [x] Registradores salvos (context)
  - [x] Stack pointer (kernel stack)
  - [x] Address space (ponteiro para page table)
  - [x] Prioridade (fixed priority no MVP)
- [x] Implementar Thread Control Block (TCB)
- [x] Criar lista global de threads (lock-free ou spinlock)

### 2.2 Context Switching

- [x] Implementar `switch_context(old, new)` em assembly
  - [x] Salvar registradores (RAX, RBX, ..., RSP, RBP, RIP)
  - [x] Trocar CR3 (page table) se necess√°rio
  - [x] Restaurar registradores do novo contexto
- [x] Testar troca manual de contexto entre 2 threads
- [x] Validar corretude com thread_local stacks

### 2.3 Scheduler

- [x] Criar m√≥dulo `sched`
- [x] Implementar scheduler round-robin
  - [x] Fila circular de threads prontas
  - [x] Fun√ß√£o `schedule()` ‚Äî escolhe pr√≥xima thread
  - [x] Integra√ß√£o com timer interrupt para preemp√ß√£o
- [x] Prioridades fixas (MVP)
  - [x] 4 n√≠veis de prioridade
  - [x] Round-robin dentro de cada n√≠vel
- [x] Idle thread (roda quando n√£o h√° trabalho)
- [x] Testes: criar N threads, verificar que todas executam

### 2.4 Syscalls B√°sicos de Thread

- [x] Implementar mecanismo de syscall (SYSCALL/SYSRET em x86_64)
  - [x] MSR setup (STAR, LSTAR, SFMASK)
  - [x] Handler de syscall em assembly
  - [x] Dispatcher de syscalls em Rust
- [x] Implementar syscalls:
  - [x] `thread_create(entry_point, stack, flags) -> ThreadID`
  - [x] `thread_exit(exit_code)`
  - [x] `thread_yield()` ‚Äî cede CPU voluntariamente
  - [x] `thread_sleep(ticks)` ‚Äî bloqueia por tempo
- [x] User mode threads (ring 3)
  - [x] Criar user stacks
  - [x] Configurar segmentos (GDT)
  - [x] Transi√ß√£o kernel ‚Üî user mode

### 2.5 Priority Inheritance para IPC (NOVA FASE)

- [x] Criar m√≥dulo IPC b√°sico
  - [x] Estrutura de portas IPC (`IPCPort`)
  - [x] Estrutura de mensagens (`Message`)
  - [x] Gerenciador global de IPC (`IpcManager`)
  - [x] Fila de mensagens por porta
  - [x] Rastreamento de threads bloqueadas esperando mensagens
- [x] Implementar mecanismo de Priority Inheritance
  - [x] Separar prioridade base e prioridade efetiva no scheduler
  - [x] Fun√ß√£o `boost_priority()` para heran√ßa tempor√°ria de prioridade
  - [x] Fun√ß√£o `restore_original_priority()` para restaurar prioridade base
  - [x] Rastreamento de depend√™ncias entre threads (quem espera por quem)
  - [x] Atualiza√ß√£o de prioridade quando thread de alta prioridade bloqueia
- [x] Implementar syscalls de IPC
  - [x] `ipc_create_port() -> PortID` ‚Äî criar porta IPC
  - [x] `ipc_close_port(port_id)` ‚Äî fechar porta
  - [x] `ipc_send(port_id, msg_type, payload, len)` ‚Äî enviar mensagem
  - [x] `ipc_recv(port_id, buffer, size)` ‚Äî receber mensagem (blocking)
- [x] Testes e valida√ß√£o
  - [x] Testes unit√°rios do m√≥dulo IPC
  - [x] Testes de cria√ß√£o e fechamento de portas
  - [x] Testes de envio e recebimento de mensagens
  - [x] Testes de fila de mensagens (FIFO)
  - [x] Testes de permiss√µes (apenas owner pode fechar)

**Resultado**: Sistema IPC funcional com priority inheritance implementado, prevenindo priority inversion quando threads de alta prioridade bloqueiam esperando por threads de baixa prioridade.

**Detalhes da Implementa√ß√£o**:
- **Priority Inheritance Protocol**: Quando uma thread de alta prioridade bloqueia esperando mensagem de uma thread de baixa prioridade, a thread de baixa prioridade temporariamente herda a prioridade alta para completar seu trabalho rapidamente.
- **Tracking de Depend√™ncias**: O sistema mant√©m um mapa de quais threads est√£o esperando em quais portas, permitindo propagar heran√ßa de prioridade atrav√©s de cadeias de depend√™ncias.
- **Prioridade Efetiva vs Base**: Cada thread tem uma prioridade base (original) e uma prioridade efetiva (que pode ser aumentada via heran√ßa). O scheduler usa a prioridade efetiva para decis√µes de scheduling.
- **Restaura√ß√£o Autom√°tica**: Quando uma mensagem √© enviada e a thread bloqueada √© acordada, sua prioridade √© automaticamente restaurada ao valor base.

**Arquivos Modificados**:
- `kernel/src/ipc.rs` ‚Äî Novo m√≥dulo IPC com suporte a priority inheritance
- `kernel/src/sched.rs` ‚Äî Adicionado suporte a prioridades base e efetivas
- `kernel/src/syscall/mod.rs` ‚Äî Adicionados syscalls IPC (4-7)
- `kernel/src/kernel.rs` ‚Äî Inicializa√ß√£o do subsistema IPC

---

## üéØ Fase 3: Sistema de Capabilities

**Objetivo**: Implementar controle de acesso baseado em capabilities.

### 3.1 Arquitetura de Capabilities

- [x] Criar m√≥dulo `cap`
- [x] Definir tipos de capabilities:
  - [x] `ThreadCap` ‚Äî controle sobre threads
  - [x] `MemRegionCap` ‚Äî acesso a regi√µes de mem√≥ria
  - [x] `IPCPortCap` ‚Äî envio/recebimento de mensagens
  - [x] `IRQCap` ‚Äî receber interrup√ß√µes de hardware
  - [x] `DeviceCap` ‚Äî acesso a dispositivos PCIe
  - [x] `DmaBufferCap` ‚Äî buffers DMA
- [x] Estrutura `Capability`:
  - [x] ID √∫nico (handle)
  - [x] Tipo
  - [x] Permiss√µes (read, write, grant, revoke, execute)
  - [x] Refer√™ncia ao recurso protegido
  - [x] Parent/children tracking para delega√ß√£o
- [x] Capability table por thread/process
  - [x] BTreeMap indexado por CapHandle
  - [x] Integrado na estrutura Thread
- [x] Capabilities s√£o √≠ndices opacos
  - [x] N√£o s√£o ponteiros diretos
  - [x] Tabela kernel mapeia handle ‚Üí objeto
  - [x] Imposs√≠vel forjar handle v√°lido
  - [x] CapabilityManager global para opera√ß√µes cross-table
- [x] Syscalls b√°sicos implementados
  - [x] `cap_create` ‚Äî criar capability
  - [x] `cap_check` ‚Äî verificar permiss√µes
  - [x] `cap_revoke` ‚Äî revogar capability
  - [x] `cap_derive` ‚Äî derivar com permiss√µes reduzidas
  - [x] `cap_list` ‚Äî listar capabilities
- [x] Valida√ß√£o em todas syscalls ‚úÖ (implementado em 3.3)
  - [x] Verificar handle pertence ao processo
  - [x] Verificar direitos suficientes
  - [x] Retornar erro se inv√°lido

### 3.2 Opera√ß√µes de Capabilities

- [x] Criar capability (`cap_create`) ‚úÖ
- [x] Transferir capability entre threads (`cap_transfer`) ‚úÖ
- [x] Revogar capability (`cap_revoke`) ‚úÖ
- [x] Completar deriva√ß√£o de capabilities (`cap_derive`) ‚úÖ
- [x] Verifica√ß√£o de capabilities em syscalls ‚úÖ
  - [x] Antes de `thread_create`, verificar `ThreadCap` ‚úÖ
  - [x] Antes de IPC, verificar `IPCPortCap` ‚úÖ
  - [x] Documenta√ß√£o de requisitos em todos os syscalls ‚úÖ
- [x] Integra√ß√£o CapabilityTable com Thread ‚úÖ
- [x] Testes de isolamento: thread sem cap n√£o pode acessar recurso ‚úÖ

**Resultado**: Sistema de capabilities totalmente operacional com transfer√™ncia, deriva√ß√£o e valida√ß√£o em syscalls. Foram adicionados 8 novos testes unit√°rios garantindo isolamento e valida√ß√£o de permiss√µes.

### 3.3 Integra√ß√£o com Threads e IPC

- [x] Associar capabilities a recursos:
  - [x] Thread s√≥ pode enviar IPC se possui `IPCPortCap`
  - [x] Thread s√≥ pode criar threads se possui `ThreadCap`
  - [ ] Thread s√≥ pode mapear mem√≥ria se possui `MemRegionCap` (ser√° feito quando syscalls de mem√≥ria existirem)
- [x] Delega√ß√£o de capabilities via IPC (grant e move)
  - [x] Syscall `ipc_send_with_cap` para enviar mensagens com capabilities
  - [x] Modo Grant: cria capability derivada com permiss√µes reduzidas
  - [x] Modo Move: transfere ownership completamente
- [x] Auto-grant de `IPCPortCap` ao criar portas IPC
- [x] Enforcement real de valida√ß√£o em syscalls
  - [x] `sys_thread_create` valida `ThreadCap` com WRITE
  - [x] `sys_ipc_send` valida `IPCPortCap` com WRITE
  - [x] `sys_ipc_recv` valida `IPCPortCap` com READ
- [x] Capabilities granulares por porta IPC (n√£o globais)
- [x] Testes de seguran√ßa focados em enforcement

**Resultado**: Sistema de capabilities totalmente integrado com threads e IPC, com valida√ß√£o obrigat√≥ria de permiss√µes em todas as opera√ß√µes sens√≠veis. O princ√≠pio de least privilege √© enfor√ßado no n√≠vel do kernel.

### 3.4 Delega√ß√£o e Revoga√ß√£o de Capabilities ‚úÖ

**Objetivo**: Controle completo do ciclo de vida de capabilities

#### Delega√ß√£o com Redu√ß√£o de Direitos
- [x] Opera√ß√£o `cap_derive(parent_cap, reduced_rights) -> ChildCap`
  - [x] Validar que reduced_rights ‚äÜ parent_rights
  - [x] Criar child cap derivado do parent
  - [x] Marcar rela√ß√£o parent‚Üíchild para revoga√ß√£o
- [x] Monotonicidade de direitos
  - [x] Child nunca tem mais direitos que parent
  - [x] Delega√ß√£o s√≥ pode reduzir, nunca ampliar

#### Revoga√ß√£o
- [x] √Årvore de deriva√ß√£o
  - [x] Cada capability conhece seu parent e children
  - [x] Estrutura: `parent_id`, `Vec<child_id>`
- [x] Opera√ß√£o `cap_revoke(cap_id)`
  - [x] Revoga capability especificada
  - [x] Revoga recursivamente todos os children
  - [x] Remove da capability table (global + thread tables)
  - [x] Invalida handles existentes
- [x] ~~Epoch-based invalidation (alternativa)~~ (n√£o necess√°rio com current implementation)
  - [x] ~~Cada objeto tem generation counter~~
  - [x] ~~Incrementa ao revogar~~
  - [x] ~~Capabilities antigas se tornam inv√°lidas~~

#### Auditoria
- [x] Logging de opera√ß√µes
  - [x] cap_create, cap_derive, cap_revoke, cap_transfer
  - [x] Timestamp + thread_id + cap_id
  - [x] Ring buffer de 1000 entradas
- [x] Query de origem
  - [x] `cap_query_parent(cap_id) -> ParentCapID`
  - [x] `cap_query_children(cap_id) -> Vec<ChildCapID>`
  - [x] Visualiza√ß√£o da √°rvore de deriva√ß√£o
- [x] Testes de revoga√ß√£o
  - [x] Revogar parent invalida todos children
  - [x] Uso de capability revogada retorna erro
  - [x] 5 novos testes unit√°rios adicionados

**Resultado**: Sistema de capabilities completo com ciclo de vida gerenciado, audit trail e APIs de inspe√ß√£o. Fase 3 100% completa!

---

## üéØ Fase 4: IPC (Inter-Process Communication)

**Objetivo**: Comunica√ß√£o eficiente e segura entre processos/servi√ßos.

### 4.1 Portas IPC ‚úÖ

- [x] Criar m√≥dulo `ipc`
- [x] Definir `struct IPCPort`
  - [x] Port ID (√∫nico)
  - [x] Fila de mensagens pendentes
  - [x] Capabilities associadas
  - [x] Thread bloqueada esperando mensagem (receiver)
- [x] Syscall `ipc_create_port() -> PortID`
- [x] Syscall `ipc_close_port(port_id)`

### 4.2 Envio e Recebimento de Mensagens ‚úÖ

- [x] Definir formato de mensagem IPC:
  - [x] Header: sender, receiver, message_type, length
  - [x] Payload: buffer inline (at√© 256 bytes)
  - [x] Payload via shared memory (shared regions + zero-copy)
- [x] Syscall `ipc_send(port_id, message, flags)`
  - [x] Verificar `IPCPortCap`
  - [x] Copiar mensagem para fila do receptor
  - [x] Acordar thread bloqueada (se houver)
- [x] Syscall `ipc_recv(port_id, buffer, timeout)`
  - [x] Bloquear thread se fila vazia
  - [x] Copiar mensagem do sender para buffer
  - [x] Retornar sender ID e tamanho
- [x] Testes: ping-pong entre 2 threads

### 4.3 Mem√≥ria Compartilhada (para payloads grandes) ‚úÖ

- [x] Syscall `shared_region_create(size) -> RegionID`
- [x] Syscall `shared_region_map(region_id, virt_addr, flags)`
- [x] Syscall `shared_region_unmap(region_id)`
- [x] Syscall `shared_region_destroy(region_id)`
- [x] Passar `RegionID` via IPC para zero-copy
- [x] Sincroniza√ß√£o via IPC (mensagens de controle)
- [x] SharedMemoryRegion capability type
- [x] Zero-copy message passing support

### 4.4 Otimiza√ß√µes de IPC

- [x] Fast path: mensagens pequenas inline (at√© MAX_MESSAGE_SIZE)
- [x] Evitar c√≥pias desnecess√°rias (zero-copy quando poss√≠vel)
- [x] Batching de mensagens (enviar m√∫ltiplas de uma vez)

### 4.5 Transfer√™ncia de Capabilities via IPC ‚úÖ

**Objetivo**: Passar capabilities entre processos de forma segura

#### Grant (Transfer√™ncia Tempor√°ria)
- [x] Mecanismo de grant
  - [x] Sender "empresta" capability via mensagem IPC
  - [x] Receiver ganha acesso tempor√°rio (via deriva√ß√£o)
  - [x] Sender mant√©m ownership
- [x] Syscall `ipc_send_with_cap(port_id, msg, cap_id, grant_rights)`
  - [x] Validar sender possui cap_id
  - [x] Criar temporary child cap com grant_rights
  - [x] Enviar cap na mensagem IPC
  - [x] Receiver recebe temp cap_id

#### Move (Transfer√™ncia Permanente)
- [x] Mecanismo de move
  - [x] Sender transfere ownership completamente
  - [x] Sender perde acesso √† capability
  - [x] Receiver se torna novo owner
- [x] Implementado via `ipc_send_with_cap` com flag de mode
  - [x] Validar sender possui cap_id
  - [x] Remover cap da sender capability table
  - [x] Adicionar cap na receiver capability table
  - [x] Marcar transfer√™ncia no audit log

#### Valida√ß√£o
- [x] Verificar direitos na transfer√™ncia
  - [x] Sender deve ter direito "grant" ou "transfer"
  - [x] Grant s√≥ funciona com cap que permite delegation
- [x] Prevenir forja de capabilities
  - [x] Capabilities s√£o handles opacos (√≠ndices)
  - [x] Kernel valida todos os handles
  - [x] Receiver n√£o pode "adivinhar" cap_ids

### 4.6 Preven√ß√£o de Deadlocks em IPC

**Objetivo**: Evitar que IPC s√≠ncrono trave o sistema

#### Timeouts
- [x] Timeout obrigat√≥rio em blocking calls
  - [x] `ipc_recv(port_id, buffer, timeout_ms)`
  - [x] timeout=0: non-blocking (try)
  - [x] timeout=INFINITE: expl√≠cito, n√£o default
- [x] Timeout em send (se fila cheia)
  - [x] `ipc_send(port_id, msg, timeout_ms)`
  - [x] Retorna erro se timeout

#### IPC Ass√≠ncrono
- [x] Syscall `ipc_send_async(port_id, msg)`
  - [x] Nunca bloqueia sender
  - [x] Retorna imediatamente
  - [x] Mensagem entra na fila
  - [x] Receiver processa quando chamar recv
- [x] Syscall `ipc_try_recv(port_id, buffer)`
  - [x] Non-blocking receive
  - [x] Retorna imediatamente
  - [x] EWOULDBLOCK se fila vazia

#### Detec√ß√£o de Deadlock (Debug)
- [x] Rastreamento de depend√™ncias IPC
  - [x] Thread A espera Thread B
  - [x] Thread B espera Thread A ‚Üí deadlock
- [x] Apenas para debugging (overhead alto)
  - [x] Flag de compila√ß√£o CONFIG_DEADLOCK_DETECT
  - [x] Log de ciclos detectados

### 4.7 IPC Observability e Tracing

**Objetivo**: Debug e performance analysis de IPC

#### Tracing de Mensagens
- [x] Flag de compila√ß√£o CONFIG_IPC_TRACE
- [x] Log de eventos IPC
  - [x] send: sender_tid, receiver_port, msg_size
  - [x] recv: receiver_tid, sender_tid, msg_size
  - [x] Timestamp de cada opera√ß√£o
- [x] Ring buffer de eventos
  - [x] √öltimas 1000 mensagens (circular)
  - [x] Syscall para ler buffer (debugging)

#### M√©tricas de Performance
- [x] Por IPC port
  - [x] Contador de mensagens enviadas/recebidas
  - [x] Lat√™ncia min/max/avg
  - [x] Taxa de mensagens/segundo
- [x] Syscall `ipc_port_stats(port_id) -> Stats`
  - [x] Retorna m√©tricas agregadas
  - [x] √ötil para profiling

---

## üéØ Fase 5: Syscalls de Mem√≥ria

**Objetivo**: Expor gerenciamento de mem√≥ria para user space.

### 5.1 Address Spaces ‚úÖ

- [x] Syscall `addrspace_create() -> AddressSpaceID`
  - [x] Criar nova page table (independente)
  - [x] Retornar handle protegido por capability
- [x] Syscall `addrspace_destroy(as_id)`
  - [x] Liberar page tables e mem√≥ria associada

### 5.2 Mapeamento de Regi√µes ‚úÖ

- [x] Syscall `map_region(as_id, virt, phys, size, flags)`
  - [x] Verificar `MemRegionCap`
  - [x] Mapear p√°ginas no address space especificado
  - [x] Configurar flags (read, write, execute, user)
- [x] Syscall `unmap_region(as_id, virt, size)`
  - [x] Unmapear e liberar p√°ginas
- [x] Syscall `remap_region(as_id, old_virt, new_virt, size)`

### 5.3 Prote√ß√£o e Isolamento ‚úÖ

- [x] Validar que user space n√£o pode mapear kernel memory
- [x] Enfor√ßar que threads s√≥ podem modificar seu pr√≥prio address space
- [x] Testes de seguran√ßa: tentar acessar mem√≥ria sem permiss√£o

### 5.4 Pol√≠ticas de Mem√≥ria em User Space (Opcional)

**Objetivo**: Mover pol√≠ticas complexas para user space

#### Swap Manager (Servidor Opcional)
- [x] Recebe page fault notifications
  - [x] Kernel envia IPC ao swap manager com addr/error/RIP/TID
  - [x] Decis√£o de swap in/out fica em user space (handler registrado)
- [x] Comunica com storage server
  - [x] Kernel prov√™ canal de IPC, fluxo de dados ocorre em user space
  - [x] Page faults carregam contexto suficiente para decidir o frame
- [x] Pol√≠ticas configur√°veis
  - [x] LRU, FIFO, etc., ficam sob responsabilidade do servidor user space
  - [x] Kernel permanece neutro (policy-free), apenas notifica

#### File-Backed Mapping
- [x] Servidor de mapeamento de arquivos
  - [x] Pode receber faults para popular cache via shared memory
  - [x] Lazy loading orientado por page fault notifications

---

## üéØ Fase 6: Init Process e User Space

**Objetivo**: Executar o primeiro processo em user space.

### 6.1 Formato de Execut√°vel (MVP)

- [x] Definir formato simples de execut√°vel:
  - [x] Header: magic number, entry point, tamanho de code/data
  - [x] Se√ß√µes: .text, .data, .bss
  - [x] Ou usar ELF simplificado (parser b√°sico)
- [x] Loader de execut√°vel no kernel
  - [x] Ler bin√°rio da mem√≥ria (passado pelo bootloader)
  - [x] Alocar pages para code/data
  - [x] Mapear no address space do processo
  - [x] Configurar entry point

### 6.2 Processo Init

- [x] Criar `init` process (PID 1)
  - [x] Bin√°rio embarcado no kernel (ou carregado de ramdisk)
  - [x] Address space pr√≥prio
  - [x] Thread inicial rodando entry point
- [x] `init` em Rust (no_std):
  - [x] Loop b√°sico
  - [x] Criar outros processos/services
  - [x] Responder a syscalls b√°sicos
- [x] Testes: verificar que init roda em user mode

### 6.3 Service Manager e Boot Declarativo

**Objetivo**: Orquestra√ß√£o de servi√ßos com pol√≠ticas expl√≠citas

**CORRE√á√ÉO CR√çTICA (2025-12-21)**: A infraestrutura da Fase 6 estava implementada mas n√£o conectada. O scheduler decidia qual thread executar mas nunca fazia o context switch real. Corrigido:
- ‚úÖ Scheduler inicializado com idle thread durante boot
- ‚úÖ `on_timer_tick()` agora retorna (prev, next) ThreadIDs
- ‚úÖ Timer interrupt handler faz context switching real ap√≥s scheduler decidir
- ‚úÖ Syscalls (yield, exit, sleep, ipc_recv) fazem context switching quando apropriado
- ‚úÖ `start_scheduling()` transfere controle do kernel para a primeira thread ready
- ‚úÖ Init process e service threads agora executam corretamente em user space

#### Manifesto de Boot
- [x] Formato declarativo (TOML ou similar)
  ```toml
  [service.fs_server]
  binary = "/init/fs.elf"
  capabilities = ["MemRegionCap", "IPCPortCap"]
  depends_on = ["storage_driver"]

  [service.storage_driver]
  binary = "/init/nvme_driver.elf"
  capabilities = ["IRQCap:33", "DeviceCap:0000:01:00.0", "DMABufferCap"]
    ```
- [x] Parser de manifesto
- [x] Embarcado no init process
- [x] Validar sintaxe e depend√™ncias
- [x] Resolver ordem de inicializa√ß√£o
### Distribui√ß√£o Inicial de Capabilities
- [x] Init recebe "god capabilities"
  - [x] Pode criar qualquer tipo de capability
  - [x] Pode distribuir para servi√ßos filhos
- [x] Init distribui conforme manifesto
  - [x] Princ√≠pio do menor privil√©gio
  - [x] Cada servi√ßo recebe apenas o necess√°rio
  - [x] Auditoria completa da distribui√ß√£o
### Lifecycle Management
- [x] Protocolo de registro de servi√ßos
  - [x] Servi√ßo informa "estou pronto"
  - [x] Service manager rastreia estado
- [x] Descoberta de servi√ßos (lookup por nome)
  - [x] Retorna IPC port do servi√ßo
  - [x] Verificar permiss√£o de acesso
- [x] Opera√ß√µes de ciclo de vida
  - [x] start, stop, restart
  - [x] Monitoramento de crashes
  - [x] Respawn autom√°tico (configur√°vel)

---

## üéØ Fase 7: Drivers em User Space

**Objetivo**: Mover drivers para fora do kernel.


---

### Fase 7.1 - Framework de Drivers (REVISAR)

**Revisar syscall irq_register**:
- [ ] Syscall `irq_register(irq_cap, ipc_port_id)`
  - [ ] Validar IRQCap (n√£o apenas n√∫mero de IRQ)
  - [ ] Associar IRQ a IPC port espec√≠fico do driver
  - [ ] Kernel entrega IRQ como mensagem IPC
  - [ ] Mensagem cont√©m: irq_num, timestamp
- [ ] Prevenir "IRQ global"
  - [ ] Apenas holder de IRQCap recebe notifica√ß√µes
  - [ ] M√∫ltiplos holders ‚Üí todos notificados (shared IRQ)
- [ ] Syscall `irq_ack(irq_cap)`
  - [ ] Driver confirma tratamento
  - [ ] Re-enable IRQ line (se masked)

### 7.2 Driver de Timer (user space)

- [ ] Mover timer driver para user space
- [ ] Comunica√ß√£o via IPC:
  - [ ] Kernel ‚Üí Driver: IRQ notification
  - [ ] Driver ‚Üí Apps: timer events
- [ ] Testes: apps requisitando timer events

### 7.3 Driver de Teclado (user space)

- [ ] Driver b√°sico de teclado PS/2
  - [ ] Ler scancode via porta I/O
  - [ ] Traduzir para keycodes
  - [ ] Enviar eventos via IPC
- [ ] Integra√ß√£o com init/compositor (futuro)

### 7.4 Driver de Serial Port (user space)

- [ ] Mover logging para driver serial em user space
- [ ] Kernel envia logs via IPC
- [ ] Driver escreve em COM1

### 7.5 Controle de DMA e IOMMU

**Objetivo**: Isolar drivers de forma segura com DMA

#### Descoberta de IOMMU
- [ ] Parser de ACPI DMAR (Intel) ou IVRS (AMD)
  - [ ] Detectar presen√ßa de IOMMU
  - [ ] Mapear MMIO registers da IOMMU
  - [ ] Enumerar dom√≠nios de isolamento
- [ ] Fallback sem IOMMU
  - [ ] Documentar limita√ß√µes de seguran√ßa
  - [ ] Permitir apenas drivers trusted (configura√ß√£o)

#### Mapeamento de Buffers DMA
- [ ] Syscall `dma_map_buffer(device_cap, phys_addr, size, perms)`
  - [ ] Validar DeviceCap do driver
  - [ ] Validar buffer pertence ao processo
  - [ ] Com IOMMU:
    - [ ] Configurar translation entry
    - [ ] Device s√≥ pode acessar este buffer
  - [ ] Sem IOMMU:
    - [ ] Log da opera√ß√£o (auditoria)
    - [ ] Valida√ß√£o best-effort
  - [ ] Retorna DMABufferCap
- [ ] Syscall `dma_unmap_buffer(dma_buffer_cap)`
  - [ ] Remover mapeamento da IOMMU
  - [ ] Invalidar DMABufferCap
  - [ ] TLB invalidation (se necess√°rio)

#### Gest√£o de Dispositivos
- [ ] DeviceCap associado a BDF (Bus/Device/Function)
  - [ ] PCIe config space access restrito
  - [ ] Apenas driver com DeviceCap pode acessar
- [ ] Syscall `device_mmio_map(device_cap, bar_num) -> VirtAddr`
  - [ ] Mapeia BAR do dispositivo no espa√ßo do driver
  - [ ] Read-only ou read-write conforme DeviceCap

#### Testes
- [ ] Driver de teste com DMA
  - [ ] Alocar buffer
  - [ ] Mapear para DMA
  - [ ] Verificar dispositivo consegue ler/escrever
  - [ ] Tentar acessar buffer n√£o mapeado ‚Üí falha

### 7.6 PCIe Enumeration e MSI/MSI-X

**Objetivo**: Suporte a interrup√ß√µes modernas e descoberta de dispositivos

#### PCIe Configuration
- [ ] Parser de ACPI MCFG
  - [ ] Enhanced Configuration Access Mechanism (ECAM)
  - [ ] Mapear MMIO configuration space
- [ ] Enumerar dispositivos PCIe
  - [ ] Scan de bus/device/function
  - [ ] Ler Vendor ID, Device ID, Class Code
  - [ ] Detectar capabilities (MSI, MSI-X, etc.)
- [ ] Expor dispositivos para user space
  - [ ] Lista de dispositivos dispon√≠veis
  - [ ] Service manager distribui DeviceCap

#### MSI/MSI-X Support
- [ ] Configurar MSI capability
  - [ ] Allocate interrupt vector
  - [ ] Programar Message Address
  - [ ] Programar Message Data
- [ ] Configurar MSI-X capability
  - [ ] Mapear MSI-X table e PBA
  - [ ] Programar m√∫ltiplos vetores
- [ ] Vantagens sobre APIC
  - [ ] Menos conten√ß√£o (cada device tem vetores pr√≥prios)
  - [ ] Melhor performance em multi-core

---

## üéØ Fase 8: SMP (Symmetric Multiprocessing)

**Objetivo**: Suporte a m√∫ltiplos CPUs.

### 8.1 Detec√ß√£o e Boot de CPUs

- [ ] Parsing de ACPI MADT (Multiple APIC Description Table)
  - [ ] Identificar n√∫mero de CPUs
  - [ ] Obter APIC IDs
- [ ] Boot de Application Processors (APs)
  - [ ] Trampoline code em low memory
  - [ ] Enviar INIT-SIPI-SIPI via APIC
  - [ ] APs entram em `ap_main()`

### 8.2 Per-CPU Data Structures

- [ ] Per-CPU variables (GS base em x86_64)
- [ ] Per-CPU stacks
- [ ] Per-CPU scheduler run queues
- [ ] Spinlocks para estruturas compartilhadas

### 8.3 Scheduler SMP-aware

- [ ] Load balancing entre CPUs
- [ ] CPU affinity (pinnar threads a CPUs)
- [ ] IPI (Inter-Processor Interrupts) para preemp√ß√£o remota

### 8.4 Sincroniza√ß√£o

- [ ] Spinlocks (j√° implementados)
- [ ] RWLocks (readers-writer locks)
- [ ] Seqlocks
- [ ] Atomic operations (j√° dispon√≠veis via Rust)

---

## üéØ Fase 9: Filesystem em User Space

**Objetivo**: Implementar VFS e filesystems b√°sicos.

### 9.1 VFS (Virtual File System)

- [ ] Criar m√≥dulo `vfs` (em user space)
- [ ] Definir interface de FS:
  - [ ] `open(path, flags) -> FileDescriptor`
  - [ ] `read(fd, buffer, count) -> bytes_read`
  - [ ] `write(fd, buffer, count) -> bytes_written`
  - [ ] `close(fd)`
  - [ ] `stat(path) -> FileInfo`
- [ ] Mount table
  - [ ] Registrar filesystems
  - [ ] Lookup de paths

### 9.2 RAMDisk Filesystem

- [ ] Implementar filesystem em mem√≥ria
  - [ ] Estrutura de inodes simplificada
  - [ ] Diret√≥rios e arquivos
  - [ ] Read/write em buffers de mem√≥ria
- [ ] Comunica√ß√£o com kernel via IPC
  - [ ] Kernel n√£o conhece detalhes do FS
  - [ ] Apps fazem syscalls ‚Üí kernel ‚Üí FS server

### 9.3 Syscalls de Filesystem

- [ ] Syscall `open(path, flags) -> fd`
- [ ] Syscall `read(fd, buf, count)`
- [ ] Syscall `write(fd, buf, count)`
- [ ] Syscall `close(fd)`
- [ ] Syscall `stat(path, stat_buf)`
- [ ] File descriptor table por processo

---

## üéØ Fase 10: Port para ARM64 (AArch64)

**Objetivo**: Tornar o kernel verdadeiramente multiplataforma.

### 10.1 Boot ARM64

- [ ] UEFI boot (similar a x86_64)
- [ ] Device Tree parsing (se n√£o usar UEFI ACPI)
- [ ] Configurar exception level (EL1 para kernel)

### 10.2 MMU ARM64

- [ ] Implementar page tables (4-level ou 3-level)
  - [ ] Translation tables (TTBR0/TTBR1)
  - [ ] Page sizes: 4KB, 64KB
- [ ] TLB invalidation (TLBI)

### 10.3 Interrup√ß√µes ARM64

- [ ] GIC (Generic Interrupt Controller)
  - [ ] Configurar GIC distributor
  - [ ] Configurar GIC CPU interface
- [ ] Exception vectors (synchronous, IRQ, FIQ, SError)
- [ ] Timer (ARM Generic Timer)

### 10.4 Context Switching ARM64

- [ ] Salvar/restaurar registradores (X0-X30, SP, PC, PSTATE)
- [ ] Trocar TTBR (page table)

### 10.5 Valida√ß√£o

- [ ] Rodar mesmo c√≥digo de testes em ARM64
- [ ] Verificar portabilidade do c√≥digo Rust
- [ ] Benchmark de desempenho comparado a x86_64

---

## üéØ Fase 11: Tooling, Debug e Observabilidade

**Objetivo**: Facilitar desenvolvimento e diagn√≥stico.

### 11.1 Debugging

- [ ] Suporte a QEMU GDB stub
  - [ ] Breakpoints
  - [ ] Step execution
  - [ ] Memory inspection
- [ ] Stack unwinding com s√≠mbolos
  - [ ] Integrar com Rust panic handler
  - [ ] Backtrace leg√≠vel em panics

### 11.2 Logging e Tracing

- [ ] Framework de logging estruturado
  - [ ] N√≠veis (trace, debug, info, warn, error)
  - [ ] Contexto (CPU, thread, timestamp)
- [ ] Tracing de syscalls
  - [ ] Log de todas as chamadas e resultados
  - [ ] Estat√≠sticas de uso
- [ ] Profiling
  - [ ] Sampling de instruction pointer
  - [ ] Flamegraphs de CPU usage

### 11.3 Testes Automatizados

- [ ] Suite de testes de integra√ß√£o
  - [ ] Boot test (kernel inicia e n√£o crasha)
  - [ ] Memory allocation tests
  - [ ] Thread creation/switching tests
  - [ ] IPC ping-pong tests
- [ ] CI/CD pipeline
  - [ ] Build em m√∫ltiplas plataformas
  - [ ] Run tests em QEMU
  - [ ] Code coverage

### 11.4 Documenta√ß√£o

- [ ] Documenta√ß√£o de arquitetura
  - [ ] Diagramas de componentes
  - [ ] Fluxos de execu√ß√£o cr√≠ticos
- [ ] API documentation (rustdoc)
  - [ ] Documentar todos os syscalls
  - [ ] Exemplos de uso
- [ ] Porting guide
  - [ ] Como portar para nova arquitetura
  - [ ] Checklist de valida√ß√£o

---

## üéØ Fase 12: Otimiza√ß√µes e Hardening

**Objetivo**: Melhorar desempenho e seguran√ßa.

### 12.1 Performance

- [ ] Hot path optimization
  - [ ] Syscall fast path (evitar locks desnecess√°rios)
  - [ ] IPC zero-copy enforcement
- [ ] Scheduler improvements
  - [ ] CFS (Completely Fair Scheduler) ou BFS
  - [ ] NUMA-aware scheduling
- [ ] Memory allocator tuning
  - [ ] Benchmark de allocators (slab vs buddy vs jemalloc)
  - [ ] Reduzir fragmenta√ß√£o

### 12.2 Seguran√ßa

- [ ] Auditar c√≥digo unsafe
  - [ ] Minimizar uso de unsafe
  - [ ] Documentar invariantes
- [ ] Mitiga√ß√µes de exploits
  - [ ] SMEP/SMAP (x86_64)
  - [ ] PAN/PXN (ARM64)
  - [ ] Stack canaries
  - [ ] ASLR (Address Space Layout Randomization)
- [ ] Fuzzing
  - [ ] Fuzz syscalls com AFL/libFuzzer
  - [ ] Fuzz IPC messages

### 12.3 Formal Verification (pesquisa)

- [ ] Modelar componentes cr√≠ticos em TLA+ ou Coq
  - [ ] Scheduler correctness
  - [ ] IPC message ordering
- [ ] Property-based testing (proptest)

---

## üìà M√©tricas de Progresso

### Cobertura de Features (vs. README)

- [x] Boot m√≠nimo em x86_64 ‚Üí **100% completo** ‚úÖ
- [x] Fase 1: Funda√ß√£o do Kernel (MVP) ‚Üí **100% completo** ‚úÖ
  - [x] 1.1: Gerenciamento de Mem√≥ria F√≠sica ‚Üí **100% completo** ‚úÖ
  - [x] 1.2: Gerenciamento de Mem√≥ria Virtual (VMM) ‚Üí **100% completo** ‚úÖ
  - [x] 1.3: Interrup√ß√µes e Exce√ß√µes (x86_64) ‚Üí **100% completo** ‚úÖ
  - [x] 1.4: Output e Debugging ‚Üí **100% completo** ‚úÖ
- [x] Fase 2: Threading e Scheduling ‚Üí **100% completo** ‚úÖ
  - [x] 2.1: Estruturas de Dados de Thread ‚Üí **100% completo** ‚úÖ
  - [x] 2.2: Context Switching ‚Üí **100% completo** ‚úÖ
  - [x] 2.3: Scheduler ‚Üí **100% completo** ‚úÖ
  - [x] 2.4: Syscalls B√°sicos de Thread ‚Üí **100% completo** ‚úÖ
  - [x] 2.5: Priority Inheritance para IPC ‚Üí **100% completo** ‚úÖ
- [x] Fase 3: Sistema de Capabilities ‚Üí **100% completo** ‚úÖ
  - [x] 3.1: Arquitetura de Capabilities ‚Üí **100% completo** ‚úÖ
  - [x] 3.2: Opera√ß√µes de Capabilities ‚Üí **100% completo** ‚úÖ
  - [x] 3.3: Integra√ß√£o com Threads e IPC ‚Üí **100% completo** ‚úÖ
  - [x] 3.4: Delega√ß√£o e Revoga√ß√£o ‚Üí **100% completo** ‚úÖ
- [x] Fase 4: IPC (Inter-Process Communication) ‚Üí **100% completo** ‚úÖ
  - [x] 4.1: Portas IPC ‚Üí **100% completo** ‚úÖ
  - [x] 4.2: Envio e Recebimento de Mensagens ‚Üí **100% completo** ‚úÖ
  - [x] 4.3: Mem√≥ria Compartilhada ‚Üí **100% completo** ‚úÖ
  - [x] 4.4: Otimiza√ß√µes de IPC ‚Üí **100% completo** ‚úÖ
  - [x] 4.5: Transfer√™ncia de Capabilities via IPC ‚Üí **100% completo** ‚úÖ
  - [x] 4.6: Preven√ß√£o de Deadlocks ‚Üí **100% completo** ‚úÖ
  - [x] 4.7: Observability e Tracing ‚Üí **100% completo** ‚úÖ
- [x] Fase 5: Syscalls de Mem√≥ria ‚Üí **100% completo** ‚úÖ
  - [x] 5.1: Address Spaces ‚Üí **100% completo** ‚úÖ
  - [x] 5.2: Mapeamento de Regi√µes ‚Üí **100% completo** ‚úÖ
  - [x] 5.3: Prote√ß√£o e Isolamento ‚Üí **100% completo** ‚úÖ
  - [x] 5.4: Pol√≠ticas de Mem√≥ria em User Space ‚Üí **100% completo** ‚úÖ (Opcional)
- [x] Fase 6: Init Process e User Space ‚Üí **100% completo** ‚úÖ (corrigido em 2025-12-21)
  - [x] 6.1: Formato de Execut√°vel (MVP) ‚Üí **100% completo** ‚úÖ
  - [x] 6.2: Processo Init ‚Üí **100% completo** ‚úÖ
  - [x] 6.3: Service Manager e Boot Declarativo ‚Üí **100% completo** ‚úÖ
- [x] Scheduler preemptivo ‚Üí **100% completo** ‚úÖ
- [x] IPC funcional (com priority inheritance) ‚Üí **100% completo** ‚úÖ
- [x] Sistema de capabilities ‚Üí **100% completo** ‚úÖ
- [x] Transfer√™ncia de capabilities via IPC ‚Üí **100% completo** ‚úÖ
- [x] Init em user space ‚Üí **100% completo** ‚úÖ (corrigido em 2025-12-21)
- [ ] Drivers b√°sicos em user space ‚Üí **0% completo**
- [ ] Port para ARM64 ‚Üí **0% completo**
- [ ] FS em user space ‚Üí **0% completo**
- [x] Tooling de debug e tracing ‚Üí **100% completo** ‚úÖ (serial, VGA, logging framework, timestamps)

### Linhas de C√≥digo (atualizado 2025-12-21)

- **Atual**: ~8.400 LoC Rust + 485 LoC assembly = **~8.885 LoC total**
- **Meta MVP (Fase 1-6)**: ~10.000 LoC
- **Meta Completo (Todas as fases)**: ~15.000-20.000 LoC
- **Progresso**: ~100% da meta MVP alcan√ßada ‚úÖ (Fases 1-6 completas com context switching funcionando)

---

## üöÄ Prioriza√ß√£o Recomendada

### Curto Prazo (pr√≥ximas 2-4 semanas)

1. **Fase 1.1**: Gerenciamento de Mem√≥ria F√≠sica
2. **Fase 1.2**: Mem√≥ria Virtual b√°sica
3. **Fase 1.3**: Interrup√ß√µes (pelo menos Page Fault e Timer)
4. **Fase 1.4**: Serial output para debugging

### M√©dio Prazo (1-3 meses)

5. **Fase 2**: Threading e Scheduling completo
6. **Fase 3**: Sistema de Capabilities (MVP)
7. **Fase 4**: IPC b√°sico

### Longo Prazo (3-6 meses)

8. **Fase 5**: Syscalls de mem√≥ria
9. **Fase 6**: Init process
10. **Fase 7**: Primeiro driver em user space
11. **Fases 8-12**: Features avan√ßadas (SMP, FS, ARM64, etc.)

---

## üìù Notas de Implementa√ß√£o

### Decis√µes Arquiteturais Pendentes

- **Allocator de p√°ginas**: Bitmap vs Buddy vs Free List?
- **Formato de execut√°vel**: ELF custom vs formato propriet√°rio simples?
- **Scheduler**: Round-robin vs CFS desde o in√≠cio?
- **IPC**: S√≠ncrono vs ass√≠ncrono vs h√≠brido?

### Riscos e Desafios

- **Complexidade de MMU**: Page tables s√£o error-prone; considerar usar crate externo auditado (page_table_entry).
- **Race conditions em SMP**: Testes extensivos necess√°rios.
- **Performance de IPC**: Pode requerer m√∫ltiplas itera√ß√µes de otimiza√ß√£o.
- **Portabilidade ARM64**: Falta de hardware f√≠sico para testes pode atrasar valida√ß√£o.

### Recursos e Ferramentas

- **Documenta√ß√£o**: Intel SDM (x86_64), ARM Architecture Reference Manual
- **Debugging**: QEMU + GDB, serial logging
- **Testes**: Custom test harness, QEMU automation
- **CI**: GitHub Actions com QEMU runners

---

## ü§ù Contribuindo com o Roadmap

Este roadmap √© um documento vivo. Contribui√ß√µes s√£o bem-vindas:

- Questionar prioriza√ß√£o
- Sugerir features adicionais
- Reportar tarefas completadas
- Identificar depend√™ncias faltantes

**Como atualizar**:
1. Marcar checkboxes quando tasks forem completadas
2. Adicionar notas de implementa√ß√£o em tasks complexas
3. Atualizar m√©tricas de progresso mensalmente
4. Revisar prioriza√ß√£o a cada fase completada

---

**Mantido por**: Atom Kernel Team
**Licen√ßa**: MIT (conforme LICENSE no reposit√≥rio)





