5.5.1FDE子系统方案与框图
图5- 15FDE子系统的FPGA结构
FDE子系统的结构如图所示。下面对各个模块的时钟和数据速率进行一定的说明， 首先，输入的数据速率为12.5M。FFT块的大小为256。数据中每256点需要插入64点 的CP。同步之后的第一个数据块用于均衡中的信道估计，因此复乘后的数据不通过IFFT 而是进入信道估计的RAM中，此时数据选择器将选择ROM中的数据。信道估计之后 的其他数据将被均衡。
从FDE子系统的结构图中可以看出，FDE子系统的数据处理流程和同步子系统有 很多相同的处理流程，因此可以复用同步子系统的大部分结构。本小节仅针对FDE子 系统特有的模块进行设计。
