{"patent_id": "10-2021-0038255", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0133005", "출원번호": "10-2021-0038255", "발명의 명칭": "인공 신경망 소자 및 이의 동작 방법", "출원인": "광운대학교 산학협력단", "발명자": "정인영"}}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "학습을 통해 가중치 정보를 획득하는 학습부; 및 상기 학습부에 선택적으로 연결되며, 상기 학습부가 획득한 가중치 정보를 수신하여 저장하는 추론부를 포함하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 학습부는상기 가중치 정보를 동적 특성의 커패시터 전압으로 저장하며,상기 추론부는 상기 가중치가 비휘발성 메모리 소자에 저장되는 것을 특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 학습부가 출력하는 가중치 전류와 대응되는 상기 추론부가 출력하는 시냅스 전류가 동일하도록 상기 추론부의 가중치를 조절하는 것을 특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 학습부는 학습을 통해 상기 커패시터 전압을 저장하기 위한 가중치 정보 형성부; 및가중치 정보 형성부와 학습 컬럼 라인 사이에 연결되고, 학습 로우 라인을 통해 인가되는 제어전압에 의존하여가중치 전류를 형성하고, 상기 학습 컬럼 라인에 상기 가중치 전류를 전달하기 위한 가중치 정보 제어부를 포함하는 것을 특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 추론부는상기 학습부에 선택적으로 연결되고, 상기 가중치 전류에 대한 전류 비교 동작을 수행하고, 프로그램 판단 동작을 수행하기 위한 추론 제어부; 및상기 추론 제어부에 선택적으로 연결되고, 프로그램 동작에 의해 문턱 전압이 변경되고, 추론 로우 라인을 통해인가되는 읽기 전압에 따른 시냅스 전류를 형성하기 위한 정보 저장부를 포함하고,상기 추론 제어부는 읽기 전압에 따른 전류와 상기 가중치 전류를 비교하여 프로그램 제어신호를 출력하는 것을특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서, 상기 추론 제어전류가 상기 정보 저장부로 유입되면, 상기 프로그램 제어신호에 따라 상기 정보 저장부는 프로그램 동작을 수행하는 것을 특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서, 상기 가중치 전류와 상기 읽기 전압에 따른 전류의 크기가 반전되는 시점까지 상기 프로그램공개특허 10-2022-0133005-3-동작이 반복되는 것을 특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제5항에 있어서, 상기 추론 제어부는상기 학습부 또는 상기 정보 저장부에 선택적으로 연결되는 전류감지기; 및상기 전류감지기와 연결되고, 상기 프로그램 제어신호를 출력하기 위한 비교기를 포함하는 것을 특징으로 하는인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제5항에 있어서, 상기 정보 저장부는 플래시 메모리 셀을 포함하는 것을 특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제5항에 있어서, 상기 정보 저장부는 복수개의 플래시 메모리 셀들이 스트링 형태로 연결된 것을 특징으로 하는인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "가중치 정보를 획득하여 휘발성의 가중치 전압으로 저장하는 학습부;상기 학습부의 가중치 전압에 의해 발생되는 가중치 전류에 상응하는 임시 저장 전압을 저장하기 위한 임시 저장부; 및상기 임시 저장부에 선택적으로 연결되며, 상기 임시 저장부가 공급하는 가중치 전류를 수신하고, 이를 비휘발성 데이터로 저장하기 위한 추론부를 포함하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 학습부는 학습을 통해 상기 가중치 전압을 저장하기 위한 가중치 정보 형성부; 및가중치 정보 형성부와 학습 컬럼 라인 사이에 연결되고, 학습 로우 라인을 통해 인가되는 제어전압에 의존하여가중치 전류를 형성하기 위한 가중치 정보 제어부를 포함하는 것을 특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서, 상기 학습부에서 상기 가중치 전압을 저장하기 위한 커패시턴스 보다 상기 임시 저장부에서상기 임시 저장 전압을 저장하기 위한 커패시턴스가 더 큰 것을 특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항에 있어서, 상기 추론부는상기 임시 저장부에 선택적으로 연결되고, 상기 가중치 전류에 대한 전류 비교 동작을 수행하고, 프로그램 판단동작을 수행하기 위한 추론 제어부; 및상기 추론 제어부에 선택적으로 연결되고, 프로그램 동작에 의해 문턱 전압이 변경되고, 추론 로우 라인을 통해인가되는 읽기 전압에 따른 시냅스 전류를 형성하기 위한 정보 저장부를 포함하고,상기 추론 제어부는 읽기 전압에 따른 상기 시냅스 전류와 상기 가중치 전류를 비교하여 프로그램 제어신호를출력하는 것을 특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서, 상기 정보 저장부는 플래시 메모리를 포함하는 것을 특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서, 상기 정보 저장부는 복수개의 플래시 메모리 셀들이 직렬 연결되어 스트링을 구성하는 것을공개특허 10-2022-0133005-4-특징으로 하는 인공 신경망 소자."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "휘발성의 가중치 정보에 상응하는 가중치 전류에 대한 전류 비교 동작을 수행하는 단계; 및상기 전류 비교 동작을 근거로 상기 가중치 전류가 비휘발성 가중치 정보로 전사되는 비휘발성 메모리에 대한프로그램 동작을 판단하는 단계를 포함하는 인공 신경망 소자의 동작 방법."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서, 상기 전류 비교 동작은 상기 가중치 전류와 읽기 전압에 대한 상기 비휘발성 메모리의 시냅스전류를 비교하는 것이며, 전류 비교 결과에 의해 추론 제어전류가 발생되는 것을 특징으로 하는 인공 신경망 소자의 동작 방법."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서, 상기 전류 비교 결과, 상기 가중치 전류가 상기 시냅스 전류보다 작으면, 상기 비휘발성 메모리에 대한 프로그램 동작이 수행되는 것을 특징으로 하는 인공 신경망 소자의 동작 방법."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제18항에 있어서, 상기 전류 비교 결과, 프로그램 동작에 의해 상기 가중치 전류와 상기 시냅스 전류의 크기가반전되면, 상기 비휘발성 메모리에 대한 프로그램 동작이 중지되는 것을 특징으로 하는 인공 신경망 소자의 동작 방법."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제20항에 있어서, 상기 프로그램 동작의 중지에 의해 상기 가중치 전류의 전사가 상기 비휘발성 메모리에서 완료된 것으로 판단하는 것을 특징으로 하는 인공 신경망 소자의 동작 방법."}
{"patent_id": "10-2021-0038255", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제17항에 있어서, 상기 전류 비교 동작 이전에상기 휘발성의 가중치 정보에 상응하는 가중치 전류를 이용하여 상기 가중치 정보를 휘발성이 다른 가중치 정보로 임시 저장하는 단계를 더 포함하는 것을 특징으로 하는 인공 신경망 소자의 동작 방법."}
{"patent_id": "10-2021-0038255", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "휘발성 특성을 가지는 가중치 정보를 비휘발성 특성을 가지는 가중치 정보로 전사하기 위한 인공 신경망 소자 및 인공 신경망 소자의 동작 방법이 개시된다. 학습부에서 휘발성의 특성을 가지는 휘발성 가중치 정보는 추론 제어 부에서 비교되고, 정보 저장부에서 비휘발성 가중치 정보로 전사된다. 가중치 정보의 전사를 위해 정보 저장부에 서는 프로그램 동작이 수행된다."}
{"patent_id": "10-2021-0038255", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 신경망 소자에 관한 것으로, 더욱 상세하게는 휘발성 가중치 데이터를 비휘발성 가중치 데이터로 전 사하기 위한 인공 신경망 소자 및 이의 동작 방법에 관한 것이다."}
{"patent_id": "10-2021-0038255", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인체의 뇌신경의 동작을 모사한 인공 신경망은 인공지능을 구현하는 핵심 기술이다. 인공 신경망은 여러 경로의 전기적 신호를 수합하여 판단 처리하는 뉴런과 저장된 값에 의해 두 뉴런 사이의 전달되는 신호의 크기를 조정 하는 시냅스의 연결망으로 구성되어 있다. 이러한 뉴런과 시냅스 동작을 각각 모사하여 실행하는 소자를 구비하 고 이 소자들 사이의 전기적 연결을 통해 신경망 동작을 하드웨어로 직접 구현하는 회로를 뉴로모픽 칩이라고 하며, 이는 기존의 컴퓨터를 구성하는 폰노이만 머신과는 차별화된 아키텍쳐이다. 인공 신경망은 방대한 데이터 의 지도 학습을 통해 데이터가 가지는 패턴의 특성을 배열을 이루는 다수의 시냅스에 가중치라는 특성값으로 저 장하게 된다. 이 저장된 시냅스 가중치들에 의해서 새로 입력되는 데이터의 특징을 판단하는 추론 동작이 이루 어지게 된다. 따라서 뉴로모픽 칩을 통해 데이터의 특징을 판단하는 추론 작업을 하기 위해서는 사전에 학습 동 작이 이루어져 적절한 시냅스 가중치 값들이 획득되어야 한다. 실제 응용에 있어서 뉴로모픽 칩의 적용 방식은 두 가지로 나뉠 수 있다. 첫 번째로 학습 동작은 기존의 폰노 이만 컴퓨터에서 구동되는 텐서플로와 같은 인공 신경망 S/W를 사용하여 시냅스 가중치를 얻은 후, 뉴로모픽칩 의 시냅스들에 저장하여 추론 동작을 뉴로모픽 칩으로 실행하는 방식이다. 이 경우, 뉴로모픽 칩은 가중치를 시냅스들에 저장하여 추론하는 동작만을 실행하면 되므로 칩의 구성이 단순해지고 시냅스 소자에 요구되는 조건이 완화되어 구현 가능성이 높아진다. 반면에 온칩(on-chip) 학습이 불가능하므로 현장에서의 즉각적이고 개별적인, 즉 in-situ 방식의 가중치 업데이트가 불가능하여 활용도가 크게 떨어지게 된다. 두 번째로 추론 동작 뿐 아니라 학습 동작도 뉴로모픽 칩에서 on-chip으로 직접 실행되는 방식이다. 이 경우, 개별 뉴로모픽 칩마다 현장에서의 즉각적이고 개별적인 가중치 학습이 가능하여 칩의 활용성이 대폭 확장 된다. 학습 동작이 실행되는 동안, 시냅스 가중치는 계속 새 값으로 업데이트되어야 하므로 on-chip 학습이 가 능한 뉴로모픽 칩의 시냅스는 회수의 제한 없이 쓰고 지우기를 반복할 수 있어야 하며 쓰고 지우는 속도도 빠른 소자이어야 한다. 또한 동일한 시냅스 배열을 통해 추론 동작도 이루어져야 하므로 학습된 시냅스 가중치를 장 기간 저장할 수 있어야 한다. 그러나 이러한 조건을 갖춘 신뢰성 높은 시냅스 소자의 구현이 용이하지 않다. 현재 on-chip 학습이 가능한 뉴로모픽 칩을 구현하는 한 가지 방법으로서 시냅스 소자로 커패시터를 사용하려는 연구가 시도하고 있다. 커패시터는 현재까지 상용화된 반도체 메모리 소자 중에서 쓰고 지우기의 회수 제한이 없는 소자이며 또한 쓰고 지우기의 속도 또한 매우 빠르다. 커패시터 시냅스 소자 및 회로의 세부 구성은 다양 한 형태로 구현 가능하지만, 일반적으로 가중치는 커패시터에 대전되는 전하량 또는 전압으로 저장되고, 상기 커패시터 전압은 독출 트랜지스터의 전류의 형태로 뉴런으로 출력된다. 그러나 커패시터에 저장된 전하량은 스 위칭 소자의 누설전류에 의해 감쇄하게 되므로 학습된 가중치를 장기간 저장할 수 없다. 이 문제를 해결하기 위 한 다양한 방법이 시도되고 있으며, 그중 한 가지 방법은 DRAM의 리프레쉬 동작과 유사하게 학습 동작을 계속해 서 반복 실시하여 시냅스 가중치 셋을 유지하는 것이다. 본 명세서에서 제시하는 내용은 상기 시냅스로서 커패시터 소자를 채용한 on-chip 뉴로모픽 칩에 대한 것이며, 누설 전류에 의해 커패시터 소자에 저장된 가중치를 점차 상실하는 문제를 해결하기 위한 것이다."}
{"patent_id": "10-2021-0038255", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 제1 기술적 과제는 휘발성 특성을 가지는 가중치 정보를 비휘발성 특성을 가지는 가중 치 정보로 전사할 수 있는 인공신경망 소자를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위한 인공 신경망 소자의 동작 방법을 제공하는데 있다."}
{"patent_id": "10-2021-0038255", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 가중치 정보를 획득하여 휘발성의 가중치 전압으로 저장하 는 학습부; 및 상기 학습부에 선택적으로 연결되며, 상기 학습부가 공급하는 가중치 전류를 수신하고, 이를 비 휘발성 데이터로 저장하기 위한 추론부를 포함하는 인공 신경망 소자를 제공한다. 본 발명의 상기 제1 기술적 과제는, 가중치 정보를 획득하여 휘발성의 가중치 전압으로 저장하는 학습부; 상기 학습부의 가중치 전압에 의해 발생되는 가중치 전류에 상응하는 임시 저장 전압을 저장하기 위한 임시 저장부; 및 상기 임시 저장부에 선택적으로 연결되며, 상기 임시 저장부가 공급하는 가중치 전류를 수신하고, 이를 비휘 발성 데이터로 저장하기 위한 추론부를 포함하는 인공 신경망 소자의 제공을 통해서도 달성된다. 상술한 제2 기술적 과제를 달성하기 위한 본 발명은, 휘발성의 가중치 정보에 상응하는 가중치 전류에 대한 전 류 비교 동작을 수행하는 단계; 및 상기 전류 비교 동작을 근거로 상기 가중치 전류가 비휘발성 가중치 정보로 전사되는 비휘발성 메모리에 대한 프로그램 동작을 판단하는 단계를 포함하는 인공 신경망 소자의 동작 방법을 제공한다."}
{"patent_id": "10-2021-0038255", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "상술한 본 발명에 따르면, 학습부에서 획득된 휘발성 가중치 정보는 정보 저장부에 비휘발성 가중치 정보로 저 장된다. 저장된 정보의 전사는 추론 제어부를 이용한 가중치 전류의 비교 동작 및 프로그램 판단 동작으로 구성 된다. 이를 통해 비휘발성 메모리로 구성된 정보 저장부에 프로그램 동작이 수행되고, 문턱 전압이 변경된다. 문턱 전압의 변경을 통해 비휘발성 가중치 정보가 정보 저장부로 전사된다. 본 발명에서는 학습 동작이 수행되어 가중치가 획득되는 학습부와 학습부에서 획득된 가중치 정보를 전원이 제 거되더라도 저장할 수 있는 추론부로 분리된 신경망 소자가 제공된다. 가중치 정보는 비휘발성 데이터로 저장되 며, 전사 또는 추론 동작이 완료된 후, 학습부는 새로운 학습 동작을 개시하여 가중치 정보를 갱신할 수 있는 이점을 가진다."}
{"patent_id": "10-2021-0038255", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일 반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의 미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적 인 의미로 해석되지 않는다. 이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 제1 실시예 도 1은 본 발명의 제1 실시예에 따른 인공 신경망 소자의 블록도이다. 도 1을 참조하면, 인공 신경망 소자는 학습부 및 추론부를 가진다. 학습부는 학습 컬럼 라인 VBL과 학습 로우 라인 VWL에 연결되고, 획득된 가중치 정보를 전압의 형태로 저 장한다. 다만, 상기 학습부는 학습 동작이 멈춘 상태에서는 시간의 경과에 따라 저장된 가중치 정보가 사 라지는 동적(Dynamic) 저장 특성을 가진다. 전압의 형태로 저장된 가중치 정보는 추론부로 전달된다. 추론 부로 전달되는 가중치 정보는 전류의 형태로 전환된다. 추론부는 제1 노드 N1을 통해 학습부에 연결되고, 추론 제어부 및 정보 저장부를 가진다. 추론부는 상기 학습부에 선택적으로 연결될 수 있으며, 학습부에서 전류의 형태로 전환된 가중 치 정보를 전달 받는다. 학습부에 저장된 가중치 정보는 전류의 형태로 변환되고, 상기 전류의 비교 동작 을 통해 추론부에서는 비휘발성 특성을 가지는 가중치 정보로 저장된다. 즉, 학습부에서 학습되고 저 장된 가중치 정보는 동적 또는 휘발성의 특징을 가지고, 추론부에서 가중치 정보는 플래시 메모리 셀의 문 턱 전압 또는 멤리스터의 저항값의 형태로 저장되며 가중치 독출을 위해 역시 전류로 변환될 수 있다. 다만, 추 론부에서 저장된 가중치 정보는 반영구적으로 정보가 유지되는 비휘발성의 특징을 가진다. 추론부를 구성하는 추론 제어부는 선택적으로 학습부 및 정보 저장부에 연결될 수 있으며, 상기 정보 저장부도 선택적으로 학습부 및 추론 제어부에 연결될 수 있다. 상술한 구성요소들의 선택적 연결은 다양한 수단을 통해 달성될 수 있음은 공지의 사실이다. 예컨대 선택적 연결을 위해 스위치 또는 트랜지스터 등이 사용될 수 있으며, 활성화 신호 및 비활성화 신호 등의 수단을 통해서도 선택적 연결은 구현될 수 있다. 다만, 본 발명에서는 구성요소들의 선택적 연결은 스위치를 통해 설명한다. 이는 이해의 편의를 위해사용된 수단으로 해석될 필요가 있다. 추론 제어부는 각각 학습부와 정보 저장부를 흐르는 전류의 크기에 따라 정보 저장부로 전 류를 공급하거나, 학습부에서 공급되는 전류의 일부를 전달 받는다. 설명의 편의를 위해 가중치 정보가 반영되고, 학습부로부터 흘러나오는 전류를 가중치 전류 iw라 지칭하고, 정보 저장부로 흘러들어가는 전류를 시냅스 전류 is, 추론 제어부를 흐르는 전류를 추론 제어전류 ia라 지칭한다. 키르히호프의 법칙에 의하여 ia는 iw와 is의 차에 해당한다. 추론 제어부에서 추론 제 어전류 ia를 감지하여 추론 제어전류 ia가 0으로 수렴하도록 시냅스 전류 is를 변경하는 방식으로 가중치 전류 iw를 정보 저장부에 전사한다. 예를 들어 정보 저장부로 흘러 들어가는 시냅스 전류 is가 가중치 전류 iw에 비해 크다면 추론 제어전류 ia는 추론 제어부로부터 흘러나오는 방향이 된다. 추론 제어부는 추론 제어전류 ia를 감지하여 정보 저장부의 시냅스 전류 is를 감소시키는 방향으로 정보 저장부의 비휘발성 메모리 셀에 저장되는 가중 치를 조정한다. 즉 상기 비휘발성 메모리 셀이 플래시 메모리 셀일 경우, 셀 트랜지스터의 문턱전압을 상승시켜 전류를 감소시킨다. 가중치 전류 iw의 전사 동작은 정보 저장부에서 발생되는 시냅스 전류 is가 가중치 전류 iw와 동일하거나 가중치 전류 iw에 하회할 때까지 진행된다. 정보 저장부에서 가중치 전류 iw의 전사는 프로그램 동작으로 설명된다. 상기 프로그램 동작은 정보 저장부를 구성하는 비휘발성 메모리의 채널 저항의 변경 또는 문턱 전압의 변경 동작으로 이해되어야 한다. 즉, 게이트 단자에 동일한 전압이 인가되는 상황에서 프로그램 동작의 수행에 의해 비휘발성 메모리를 흐르는 전류는 감소한다. 만일, 정보 저장부 메모리 셀의 문턱전압이 계속 상승하여 시냅스 전류 is가 충분히 감소하고, 이에 따라 추론 제어부로부터 노드 N1으로 전류 추론 제어전류 ia가 흘러나오지 않게 된다면, 더 이상 정보 저장부 의 프로그램 동작은 일어나지 않으며, 가중치 전류 iw와 정보 저장부를 흐르는 시냅스 전류 is가 같 아지도록 학습부의 가중치가 정보 저장부로 전사된 것으로 판단되고, 가중치의 전사는 완료된다. 추론 제어부의 출력인 프로그램 제어신호 CSO에 의해 프로그램 동작의 여부는 결정된다. 정보 저장부(22 0)가 연결된 컬럼 라인은 추론부의 컬럼 소스 라인 SSL과 컬럼 비트 라인인 SBL의 쌍으로 구성될 수 있다. 프로그램 제어신호 CSO에 의존하여 컬럼 소스 라인 SSL 및 컬럼 비트 라인 SBL의 전압 레벨이 조절된다. 실시의 형태에 따라 컬럼 소스 라인 SSL 및 컬럼 비트 라인 SBL에는 프로그램 제어신호 CSO가 직접 연결될 수도 있으며, 프로그램 제어신호 CSO 신호에 의해 컬럼 소스 라인 SSL 및 컬럼 비트 라인 SBL의 전압 레벨을 제어하 는 별도의 제어 수단이 구비될 수도 있다. 정보 저장부에는 추론 로우 라인 SWL이 연결되고, 추론 로우 라인 SWL을 통해 읽기 전압 Vread 또는 프로 그래밍 전압 Vpp가 공급될 수 있다. 정보 저장부의 메모리 셀을 흐르는 시냅스 전류 is는 추론 로우 라인 SWL에 인가되는 전압값에 의존한다. 추론 로우 라인 SWL을 통해 정보 저장부에 소정의 Vread가 인가될 때, 시냅스 전류 is는 메모리 셀의 문턱 전압과 인가되는 읽기 전압 Vread에 의해 결정된다. 정보 저장부의 추론 로우 라인 SWL에 인가되는 소정의 읽기 전압 Vread에 의해 발생되는 시냅스 전류 is가 학습부에서 공급되는 가중치 전류 iw보다 크면, 노드 N1에서 전류 평형을 맞추기 위해 추론 제어부로 부터 노드 N1으로 추론 제어전류 ia가 인출된다. 상기 추론 제어부는 추론 제어전류 ia가 인출되는 방향을 감지하고 프로그램 제어신호 CSO를 생성한다. 또한, 프로그램 제어신호 CSO는 이후 이어지는 프로그램 동작 단 계에서 정보 저장부에서 문턱 전압을 상승시키는 프로그램 동작이 일어나도록 컬럼 비트 라인 SBL 및 컬럼 소스 라인 SSL의 전압을 제어한다. 프로그램 동작 단계에서 추론 로우 라인 SWL에는 프로그램 전압 Vpp가 인가 될 수 있다. 정보 저장부에서 프로그램 동작이 수행되면, 정보 저장부의 문턱 전압 또는 채널 저항이 증가하여, 추후 읽기 전압 Vread에 의해 발생되는 전류량은 감소한다. 상술한 동작은 정보 저장부를 흐르는 시냅스 전류 is가 가중치 전류 iw와 동일하거나 작을 때까지 수행된 다. 즉, 시냅스 전류 is가 가중치 전류 iw보다 하회하는 조건에서 추론 제어전류 ia는 추론 제어부로 유입 되는 방향으로 흐른다. 추론 제어부은 추론 제어전류 ia의 방향을 감지하고, 추론 제어전류 ia의 방향에 상응하는 프로그램 제어신호 CSO를 출력한다. 이후의 프로그램 동작 단계에서 프로그램 제어신호 CSO는 컬럼 비 트 라인 SBL 및 컬럼 소스 라인 SSL의 전압을 제어하고, 제어된 컬럼 비트 라인 SBL 및 컬럼 소스 라인 SSL의 전압들에 의해 정보 저장부에서 문턱 전압을 상승시키는 프로그램 현상은 발생되지 않는다. 본 발명에서 추론 제어전류 ia는 특정의 레벨로 고정된 값이 아니며, 정보 저장부에서 읽기 전압 Vread가 인가될 경우, 정보 저장부에서 발생되는 시냅스 전류 is와 가중치 전류 iw의 차이값을 지칭한다. 또한, 읽기 전압 Vread에 의해 정보 저장부가 발생시킬 수 있는 시냅스 전류 is의 최대값은 상기 학습부 가 공급하는 가중치 전류 iw의 최대값 이상임이 바람직하다. 상술한 과정을 통해, 학습부에 저장된 동적 특성의 휘발성 가중치 정보는 가중치 전류 iw와 시냅스 전류 is의 매칭을 통해 추론부의 비휘발성의 가중치 정보로 저장된다. 또한, 상술한 과정을 통해 학습부에 커패시터 전압의 형태로 저장된 가중치 정보는 추론부의 메모리 셀의 문턱 전압 또는 채널 저항의 형태로 전환된다. 학습부는 반복적이고 고속의 학습 동작을 위해 커패시 터와 같은 동적(dynamic)이고 휘발성의 메모리 특성을 가진다. 또한, 추론부의 정보 저장부는 학습부 의 가중치 정보를 저장하기 위해 비휘발성 메모리의 특성을 가진다. 따라서, 학습된 가중치 정보는 저장된 데이터의 리프레시 동작이나 전원 조건에 관계없이 시냅스 소자에 기록된 값으로 유지될 수 있다. 도 2는 본 발명의 제1 실시예에 따라 상기 도 1의 인공 신경망 소자를 구현하기 위한 회로도이다. 도 2를 참조하면, 학습부는 가중치 정보 형성부 및 가중치 정보 제어부을 가진다. 가중치 정보 형성부은 학습을 통한 가중치 전압 Vw를 저장하고, 가중치 전압 Vw에 상응하는 가중치 전류 iw의 크기를 결정한다. 또한, 가중치 정보 형성부와 제1 노드 N1 사이에 연결된 가중치 정보 제어부은 학습 로우 라인 VWL을 통해 인가되는 로우 선택 전압 VL에 의존하여 가중치 전류 iw를 학습 컬럼 라인 VBL의 제1 노드 N1 에 출력한다. 가중치 정보 형성부은 제1 커패시터 CL 및 제1 트랜지스터 Q1를 가지고, 가중치 정보 제어부는 제2 트랜지 스터 Q2를 가진다. 제1 커패시터 CL과 제1 트랜지스터 Q1은 양의 기준전압 VBDD에 연결되고, 제1 커패시터 CL의 다른 단자는 제1 트랜지스터 Q1의 게이트 단자에 연결된다. 또한, 제2 트랜지스터 Q2는 제1 노드 N1과 제1 트랜지스터 Q1 사이에 연결되고, 게이트 단자에는 학습 로우 라인 VWL이 연결되고, 로우 선택 전압 VL이 인가된다. 설명의 편의를 위해 가중치의 학습 동작은 2개의 스위치들 SWup 및 SWdw를 이용하여 2개의 전류원 Iup 및 Idw를 제어하는 것으로 설명한다. 즉 제1 커패시터 CL 양단에 전압의 형태로 저장되는 가중치는 학습 동작의 전파 및 역전파 연산을 거치면서 지속적으로 값이 업데이트 되는데 상기 스위치 SWup 및 SWdw를 활용한다. 일례로서, 학 습의 결과로서 가중치를 Δw만큼 증대시킬 필요가 있을 때에는 Δw에 비례하는 시간 동안 SWdw 스위치를 켜서 Vw값을 증가시킬 수 있다. 로우 선택 전압 VL은 제2 트랜지스터 Q2의 온/오프 상태에 의존하여 제1 노드 N1을 흐르는 가중치 전류 iw를 형 성할 수 있다. 예컨대, 로우 선택 전압 VL이 하이 레벨(high level)이면, 제2 트랜지스터 Q2는 오프되고, 전류 는 제1 노드 N1로 공급되지 않는다. 또한, 로우 선택 전압 VL이 로우 레벨이면, 제2 트랜지스터 Q2는 온된다. 또한, 제1 트랜지스터 Q1의 소스-게이트 사이의 전압차인 가중치 전압 Vw에 의존하여 가중치 전류 iw를 발생시 킨다. 생성된 가중치 전류 iw는 제2 트랜지스터 Q2를 통해 제1 노드 N1로 전달된다. 추론부는 스위치 등을 통해 상기 학습부에 전기적으로 연결될 수 있다. 추론부를 구성하는 추론 제어부는 전류 감지기 및 비교기를 가진다. 전류 감지기는 다양한 형태의 전류 감지 증폭기를 사용할 수 있으나, 본 명세서에서는 일례로서 전류 적분기 방식의 전류 감지 기에 대해 설명한다. 전류 적분기의 경우 연산증폭기 및 피드백 커패시터 CA로 구성 가능하다. 전류 감지기 및 비교기의 양의 입력단자에는 비교 기준전압 VB가 인가될 수 있는데, SW2가 켜지면 연산증폭기의 피드백에 의해서 학습 컬럼 라인 VBL 전압 역시 비교 기준전압 VB로 유지된다. VBL 전압은 학습 가중치 셀의 전 류 독출 트랜지스터인 Q1과 Q2의 드레인 전압을 결정하며, 컬럼 비트 라인 SBL은 추론부의 트랜지스터 Q3 의 드레인에 해당한다. 가중치 전류 iw의 전사 동작 시, 상기 VBL 및 SBL 전압은 상기 연산증폭기 피드백에 의 해 비교 기준전압 VB로 유지된다. 전류 감지기의 리셋 동작을 위해 피드백 커패시터 CA와 병렬로 리셋 스 위치 SWr이 구비될 수 있다. 전류의 관점에서 전류 감지기의 동작은 다음과 같이 해석된다. 만일, 전류 감지기의 입력단으로부터 제1 노드 N1을 향해 추론 제어전류 ia가 흐르면, 추론 제어전류 ia는 피드백 커패시터 CA 및 전류의 출력단자인 제3 노드 N3로부터 공급되어야 한다. 또한, 증폭기가 가지는 가 상 단락 회로에 의해 음의 입력 단자는 비교 기준전압 VB와 동일한 직류 전압값을 가진다. 따라서, 상기 조건에서 전류 감지기의 출력 단자인 제3 노드 N3은 비교 기준전압 VB보다 높은 전압값을 가지며, 비교기는 로우 레벨의 프로그램 제어신호 CSO를 형성한다. 만일, 추론 제어전류 ia가 제1 노드 N1로부터 전류 감지기의 입력단으로 흘러 들어가는 방향이면, 전류 적 분의 결과로써 제3 노드 N3의 전압은 비교 기준전압 VB보다 낮은 값을 가지며, 비교기는 하이 레벨의 프로 그램 제어신호 CSO를 출력한다. 정보 저장부는 동적 특성을 가지는 비휘발성 메모리 소자로 구성된다. 사용가능한 비휘발성 메모리 소자로 는 ReRAM, MRAM 또는 플래시 메모리 셀 등이 있다. ReRAM은 프로그램 동작의 수행에 의해 전도성 필라멘트가 생 성되고, 문턱 전압이 감소하는 특징이 있다. 또한, 플래시 메모리는 프로그램 동작의 수행에 의해 전자가 트랩 되고, 트랩된 전자에 의해 문턱 전압이 증가하는 특징이 있다. 본 실시예에서는 설명의 편의를 위해 n형의 플래시 메모리 Q3으로 정보 저장부가 구성된 것으로 설명한다. 다만, 게이트 단자인 추론 로우 라인 SWL에 인가되는 프로그램 전압 Vpp을 통해 채널의 저항이 변경되거나 문턱 전압이 변경되고, 비휘발성의 특성을 가진다면 여하한 형태로도 가능할 것이다. 플래시 메모리 셀 Q3의 소스/드레인 중 일측 단자는 컬럼 비트 라인 SBL의 제2 노드 N2에 연결되고, 타측 단자 는 컬럼 소스 라인 SSL에 연결된다. 또한, 플래시 메모리 셀 Q3의 게이트 단자는 추론 로우 라인 SWL에 연결된 다. 추론 로우 라인 SWL에는 프로그램 전압 Vpp 또는 읽기 전압 Vread가 인가될 수 있으며, 직렬(series) 셀 배 열의 경우에는 통과 전압 Vpass가 인가될 수도 있다. 상기 프로그램 전압 Vpp는 플래시 메모리 셀에서 채널 영역으로부터 전하 저장층으로 전자를 주입할 수 있는 전 압 레벨을 가진다. 또한, 상기 읽기 전압 Vread은 프로그램 전압 Vpp보다 낮은 값을 가지며, 읽기 전압 Vread의 인가에 의해 프로그램 동작이 일어나지 않는다. 또한, 읽기 전압 Vread는 특정의 값을 가지며, 프로그램 동작이 진행될수록 플래시 메모리 셀 Q3을 흐르는 전류량은 감소한다. 또한, 플래시 메모리 Q3에 대한 소거 동작이 수 행되어 전자의 트랩이 발생하지 않은 경우, 읽기 전압 Vread에 따른 플래시 메모리 Q3의 전류는 최대값 imax가 된다. 또한, 최대 전류 imax는 학습부에서 발생시킬 수 있는 가중치 전류 iw의 최대 전류보다 크게 설정됨 이 바람직하다. 가중치 전사를 위한 회로 동작 과정의 한 예시를 도 2를 바탕으로 설명하면 다음과 같다. 먼저 학습부의 가중치 전류 iw와 추론부의 메모리 셀을 흐르는 시냅스 전류 is의 크기를 비교하여 감지하는 전류 비교 단 계가 실시된다. 상기 전류 비교 단계에서 SWr이 접속되어 연산증폭기의 피드백이 유지된 상태에서 SW2가 접속되 면 학습 컬럼 라인 VBL의 전압은 비교 기준전압 VB로 유지된다. SW1은 접속되어 학습 컬럼 라인 VBL과 컬럼 비 트 라인 SSL 라인이 연결된다. 학습 로우 라인 VWL에 의해 Q2가 켜지는 시점에 학습 가중치에 비례하는 가중치 전류 iw가 제1 노드 N1으로 유입된다. 또한 Q3에 연결된 추론 로우 라인 SWL에 읽기 전압 Vread가 인가되어 시 냅스 전류 is 전류 제1 노드 N1에서 Q3로 유출된다. 따라서 제1 노드 N1에서의 전류 평형을 맞추기 위해 is와 iw의 차이에 해당하는 전류인 추론 제어전류 ia가 추론 제어부로부터 제1 노드 N1으로 흐르기 시작한다. 이후 SWr이 열리게 되고 이 시점부터 추론 제어전류 ia 전류는 SWr이 아니라 커패시터 CA를 통해 흐르고, 커패 시터 CA에는 추론 제어전류 ia를 적분한 전하량이 누적된다. 가중치 전사를 위한 회로 동작에서 상기 스위치들 의 연결 및 상기 로우 라인들의 전압 인가 순서는 상기 제시한 설명 외에도 다양한 사례가 가능하다 할 것이다. 또한 상기 도 2에서는 제1 스위치 SW1이 공통연결점 X와 제2 노드 N2를 연결하고, 제2 스위치 SW2가 공통연결점 X와 추론 제어부 입력 노드 N4를 연결하는 것으로 설명되나, 실제 적용에 있어서는 제1 노드 N1, 제2 노드 N2, 추론 제어부 입력 노드 N4 중 임의의 2곳과 공통연결점 X를 각각 연결하는 것일 수도 있다. 상기 전류 비교 단계의 동작에서 학습부의 VBDD에는 비교 기준전압 VB보다 높은 레벨의 바이어스 전압이 인가되며, 컬럼 소스 라인 SSL에는 비교 기준전압 VB보다 낮은 적절한 바이어스 전압이 인가될 수 있으며, 상기 컬럼 소스 라인 SSL 라인에 인가되는 바이어스는 음의 전원 전압인 VSS일 수 있다(본 발명에서 음의 기준전압은 양의 기준전압 VDD 등에 비해 낮은 값을 가지는 전원전압을 지칭하는 것으로 이해되어야 한다). 상기 전류 비교 단계의 회로 동작 시에 학습부의 PMOS 트랜지스터 Q1은 선형 영역 또는 포화 영역 상태일 수 있으며, 추론 부의 플래시 셀 Q3는 또한 선형 영역 또는 포화 영역 상태일 수 있다. 스위치 SWr이 접속된 상태에서는 가상단락 피드백에 의해 제3 노드 N3와 제4 노드 N4의 전압은 VB가 된다. 이후 SWr이 열린 상태에서, 플래시 메모리 셀 Q3을 흐르는 시냅스 전류 is가 학습부의 가중치 전류 iw보다 큰 값을 가지면, 공통 연결점 X에서 키르히호프 전류 법칙을 만족하기 위해 추론 제어부의 추론 제어전류 ia 는 제3 노드 N3으로부터 CA를 통해 제4 노드 N4를 지나 공통연결점 X로 흐른다. 일정 시간 동안 흐르는 추론 제어전류 ia는 커패시터 CA의 전하량으로 누적되며, 제3 노드 N3의 전압은 커패시터 CA 전하량에 비례하여 상승하 여 초기값 VB보다 높아진다. 추론 제어전류 ia를 누적하는 적절한 시간이 경과한 시점에 Ecomp 신호에 의해 비교기가 활성화되며 비교 기준전압 VB와 전류 감지기의 출력인 제3 노드 N3의 전압을 비교하여 그 결과를 프로그램 제어신호 CSO로 출력한다. 상기 설명 사례와 같이 전류 감지기의 출력이 비교 기준전압 VB보다 높은 경우에 프로그램 제어 신호 CSO는 VSS 전압값을 출력한다. 추론 제어부가 학습부의 가중치 전류 iw와 추론부의 메모리 셀 전류 is를 비교 감지하는 상기 전류 비교 단계에 이어 상기 두 전류를 비교한 결과를 바탕으로 메모리 셀의 문턱전압을 조절하는 프로그램 단 계가 실행된다. 시냅스 전류 is 가 가중치 전류 iw보다 큰 경우, 상기 설명과 같이 프로그램 제어신호 CSO는 VSS(음의 전원 전압)를 출력한다. 컬럼 소스 라인 SSL과 컬럼 비트 라인 SBL은 스위치(도시하지 않음)를 통해 상기 프로그램 제어신호 CSO에 연결되거나 또는 VSS 전압이 인가되도록 프로그램 제어신호 CSO에 의해 제어된다. 이 단계에서 SW1은 열린 상태로 유지된다. 상기 프로그램 단계에서 추론 로우 라인 SWL에는 프로그램 전압 Vpp가 인가된다. 플래시 메모리 셀 Q3의 소스/ 드레인에 해당하는 SSL/SBL 전압이 VSS이고, 게이트에 해당하는 SWL 전압이 Vpp일 때 상기 Q3 셀에서는 높은 게 이트-소스 전압에 의해 채널 전자가 터널링에 의해 전하저장층으로 주입되는 프로그램 현상이 발생한다. 전하저 장층에 전자가 주입됨에 따라 메모리 셀 Q3의 문턱전압이 높아진다. 상기 프로그램 동작을 실시한 메모리 셀은 실시하기 전에 비해 문턱전압이 높아지므로 Vread 전압을 인가한 상태에서 흐르는 시냅스 전류 is의 크기는 프 로그램 실시 전에 비해 감소하게 된다. 프로그램 동작의 실행 횟수가 증가할수록 시냅스 전류 is의 크기는 지속 적으로 감소한다. 상기 전류 비교 단계에서 플래시 메모리 셀 Q3을 흐르는 시냅스 전류 is가 학습부의 가중치 전류 iw보다 작은 값을 가지면, 추론 제어전류 ia는 공통 연결점 X로부터 제4 노드 N4로 유입되어 커패시터 CA를 통해 제3 노드 N3로 흐른다. 일정 시간 동안 흐르는 추론 제어전류 ia는 커패시터 CA의 전하량으로 누적되며, 제3 노드 N3의 전압은 커패시터 CA의 전하량에 비례하여 하강하여 초기값인 비교 기준전압 VB보다 낮아진다. 추론 제어전 류 ia를 누적하는 적절한 시간이 경과한 시점에 Ecomp 신호에 의해 비교기가 활성화되며 비교 기준전압 VB 와 제3 노드 N3의 전압을 비교하여 그 결과를 프로그램 제어신호 CSO로 출력한다. 상기 설명 사례와 같이 전류 감지기의 출력인 제3 노드 N3의 전압이 비교 기준전압 VB보다 낮은 경우에 프 로그램 제어신호 CSO는 VDD (양의 전원 전압) 전압값을 출력한다. 상기 전류 비교 단계에 이어 프로그램 단계가 실행된다. 상기 시냅스 전류 is가 가중치 전류 iw보다 작은 경우, 상기 설명과 같이 프로그램 제어신호 CSO는 VDD를 출력하고, 컬럼 소스 라인 SSL과 컬럼 비트 라인 SBL은 스위치(도시하지 않음)를 통해 상기 프로그램 제 어신호 CSO에 연결되거나 또는 VDD 전압이 인가되도록 프로그램 제어신호 CSO에 의해 제어된다. 이 단계에서 SW1은 열린 상태로 유지된다. 상기 프로그램 단계에서 추론 로우 라인 SWL에는 프로그램 전압 Vpp가 인가된다. 플래시 메모리 셀 Q3의 소스/ 드레인에 해당하는 SSL/SBL에 VDD가 인가되면, 비록 게이트에 높은 프로그램 전압 Vpp가 인가되더라도 상기 Q3 셀에서는 게이트-소스 전압은 현저히 낮아져 터널링 현상이 충분히 억제되어 프로그램 현상이 발생하지 않는다. 따라서 프로그램 단계를 거치더라도 상기 Q3 셀의 문턱전압에는 변화가 없다. 도 3은 본 발명의 제1 실시예에 따라 상기 도 2의 인공 신경망 소자의 동작을 설명하기 위한 타이밍도이다. 상기 도 2에 도시된 인공 신경망 소자는 학습 모드, 가중치 전사 모드, 및 추론 모드의 3가지 동작 상태가 존재 할 수 있다. 상기 학습 모드는 학습부의 배열로 구성된 신경망이 전파 및 역전파 동작을 통해 커패시터 CL에 저장되는 최적화된 가중치 배열을 구하는 동작 상태이다. 상기 모드의 동작에서는 학습에 의해 가중치의 업데이트가 지속 적으로 이루어진다. 상기 가중치 업데이트 동작은 스위치 SWup 또는 SWdw가 접속되는 펄스 시구간에 비례하는 전하량이 커패시터 CL로 충전되거나 방전되면서 실행된다. 따라서 상기 스위치 중 하나를 선택하여 업데이트되 는 학습부의 가중치 변화량 Δw의 부호를 결정하고, 상기 Δw의 크기는 스위치가 접속되는 펄스 시구간의 길이로 조절할 수 있다. 상기 학습 모드 동작 시에는 SW1이 열려서 추론부는 학습부로부터 분리된다. 다만 시스템 설계에 따라 추론 제어부는 학습부의 전류감지기로도 겸용이 가능하므로 상기 학습 모드 동안 SW2가 연결될 수도 있다. 상기 가중치 전사 모드에서는 학습부에 획득된 시냅스 가중치를 추론부의 비휘발성 시냅스 셀인 정보 저장부로 복제하는 동작이 실행된다. 상기 가중치 전사 동작 모드는 학습부의 가중치 전류 iw와 추론부의 시냅스 메모리 셀에 해당하는 정 보 저장부의 시냅스 전류 is를 비교하는 전류 비교 단계, 상기 전류 비교 결과를 바탕으로 정보 저장부 의 전류 크기를 조절하는 프로그램 단계로 구분된다. 상기 가중치 전사 동작 모드에서는 상기 전류 비교 단계와 상기 프로그램 단계를 번갈아가며 반복하여 시냅스 전류 is를 가중치 전류 iw에 최대한 근접시킨다. 상기 추론 모드는 비휘발성 메모리 셀로 전사된 가중치를 사용하여 추론부에서 신경망 연산 동작을 수행하는 상 태이다. 상기 추론 모드에서는 학습부와 추론부가 전기적으로 분리된다. 도 3을 참조하면, 상기 가중치 전사 모드에서 상기 전류비교감지 단계와 상기 프로그램 단계를 반복하는 동작 단위로 이루어진다. 상기 도 3에 파형들은 시스템 클럭에 연동하여 인가된다. 시스템 클럭에 연동하여 인공 신경망 소자를 구동하는 파형들이 인가됨은 당업자에게 자명한 사항이므로 상세한 설명은 생략키로 한다. 도 2 및 도 3를 참조하면, 학습 모드 동작 시 제1 스위치 SW1는 오프되어 학습부와 추론부 시냅스 배열에 해당하는 정보 저장부는 전기적으로 분리된다. 학습부의 단위 시냅스는 CL 전압으로 저장된 가중치와 학습 로우 라인 VWL 펄스의 폭에 해당하는 입력값의 곱에 해당하는 누적 전류량을 학습 컬럼 라인 VBL 라인으로 출력한다. 학습 칼럼 라인 VBL에서 각 로우에 연결된 시냅스의 출력 전류가 합산되어 신경망에서 전파 동작의 기본에 해당 하는 누적곱합산(multiply-and-accumulation) 연산을 실행하게 된다. 또한, 상기 학습부에서는 추가적인 보조 회로 연결을 통해 학습 동작 시 필요한 역전파 연산도 실행된다. 상기 전파와 역전파 동작을 통해 학습부의 가중치는 업데이트량 Δw로 결정된다. 상기 가중치 업데이트량 Δw는 스위치 SWup와 SWdw 중 하나를 선택하여 업데이트되는 학습부의 가중치의 변화량 Δw의 부호를 결정 하고, 상기 Δw의 크기는 스위치가 접속되는 펄스 시구간의 길이로 조절할 수 있다. 학습부의 전파, 역전 파, 및 가중치 업데이트 실행을 위해서 도2에 도시되지 않은 적절한 배열 및 주변 회로의 구성이 필요하다. 다만, 본 명세서에서 제시하는 내용은 학습부의 시냅스 가중치가 커패시터 전압으로 저장되고 전류값으로 출력되는 한, 배열 및 주변 회로의 구체적인 구성에 제약되지 아니한다. 도 3의 타이밍도를 참조하면, 학습 모드가 중지되고 가중치 전사 모드가 시작된다. 상기 가중치 전사 모드는 먼 저 전류 비교 단계부터 시작한다. 전류 비교 단계에서 학습 컬럼 라인 VBL과 컬럼 비트 라인 SBL은 SW1에 의해 접속된다. 학습 로우 라인 VWL에 Q2를 켜는 낮은 레벨의 전압, 추론 로우 라인 SWL에 Vread 전압이 각각 인가됨에 따라, 가중치 전류 iw가 학습 컬럼 라인 VBL로 흘러나오고, 추론부 시냅스 셀 전류 is가 컬럼 비트 라인 SBL에서 정보 저장부로 흐른다. 상기 두 전류의 크기에 따라, 그 차이에 해당하는 추론 제어전류 ia가 추론 제어부(21 0)로 유입되거나 혹은 유출된다. 상기 추론 제어전류 ia가 커패시터 CA의 전하량으로 누적되고, 상기 커패시터 CA의 전하량에 의존하여 제3 노드 N3의 전압은 비교 기준전압 VB에서 벗어나게 된다. 즉, 상기 제3 노드 N3의 전압은 전류 감지기의 적분 동 작에 의해 추론 제어전류 ia의 방향에 의존하여 비교 기준전압 VB보다 높은 값 또는 낮은 값을 갖게 된다. 시냅스 전류 is가 가중치 전류 iw보다 큰 값일 경우, 상기 제3 노드 N3의 전압은 비교 기준전압 VB보다 높은 전 압을 가지고, 시냅스 전류 is가 가중치 전류 iw보다 작은 값일 경우, 상기 제3 노드 N3의 전압은 비교 기준전압 VB보다 낮은 값을 가진다. 커패시터 CA에 추론 제어전류 ia의 누적이 충분히 이루어진 시점에, 비교기는 활성화되고, 상기 제3 노드 N3의 전압과 비교 기준전압 VB를 비교한 결과는 프로그램 제어신호 CSO를 통해 VDD 또는 VSS로 출력된다. 도 3의 타이밍도를 참조하면, 전류 비교 단계가 종료되고 프로그램 단계가 시작된다. 프로그램 단계에서는 SW1을 열어서 추론부를 학습부로부터 전기적으로 분리하고, 컬럼 라인들인 SSL 및 SBL의 전압은 프로그램 제어신호 CSO에 스위치로 접속되거나 혹은 프로그램 제어신호 CSO에 의해 제어된다. 추론 로우 라인 SWL에 Q3에 터널링 현상이 발생할 수 있는 프로그램 전압 Vpp가 인가된다. 다만 해당 Q3 셀에 프로그램 현상이 발생할지의 여부는 프로그램 제어신호 CSO 전압에 의해 제어되는 컬럼 소스 라인 SSL 및 컬럼 비트 라인 SBL 전압에 의해 결정됨은 앞에서 상술한 바와 같다. 이와 같이 전류 비교 단계와 프로그램 단계가 쌍을 이루어 한 묶음 동작(프로그램 패키지)으로 실행된다. 상기 프로그램 패키지 동작은 초기의 시냅스 전류 is가 점차 감소하여 가중치 전류 iw에 비해 최초로 하회할 때까지 충분한 횟수만큼 반복된다. 시냅스 전류 is가 가중치 전류 iw를 하회하게 되면 상기 프로그램 패키지 동작에 의 해 더 이상 시냅스 전류 is의 크기가 감소하지 않는다. 상기 단위 프로그램 패키지 동작에 의한 시냅스 전류 is의 변화량(프로그램 스텝)이 충분히 감소되면, 전류 is 가 가중치 전류 iw를 최초로 하회한 경우에 두 전류의 크기는 충분히 근접한다. 상기 조건에서 학습부에서 추론부의 정보 저장부로 가중치 전사가 이루어진 것으로 판단된다. 도 2에서는 하나의 시냅스 로우 및 칼럼만 도시하였으나, 학습부와 추론부는 공히 다수의 시냅스 로 우 및 칼럼을 가지고 시냅스 배열을 이룬다. 상기 프로그램 패키지 동작은 개별 로우 단위로 모든 또는 다수의 컬럼에서 동시에 실행되는 것이 바람직하며, 추론부의 배열을 이루는 모든 로우의 셀에서 가중치 전사가 이루어지면 학습부로부터 추론부로의 가중치 전사는 완료된다."}
{"patent_id": "10-2021-0038255", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "제2 실시예 도 4는 본 발명의 제2 실시예에 따른 인공 신경망 소자의 블록도이다. 도 4를 참조하면, 인공 신경망 소자는 학습부, 임시 저장부 및 추론부를 가진다. 학습부는 학습 컬럼 라인 VBL의 제1 노드 N1에 연결되고, 학습 로우 라인 VWL을 통해 로우 선택 전압 VL을 수신한다. 또한, 학습부는 획득된 가중치 정보를 전압의 형태로 저장한다. 다만, 상기 학습부에 저장 되는 가중치 정보는 동적(Dynamic) 저장 특성을 가진다. 제2 실시예에 있어서도 가중치 전사 동작은 학습부의 시냅스 가중치를 추론부의 시냅스 가중치로 이 전하는 작업이다. 학습부 시냅스 셀이 학습 컬럼 라인 VBL에 출력하는 전류와 추론부의 시냅스 셀이 컬럼 비트 라인 SBL에 출력하는 전류가 동등할 때, 학습부의 시냅스 가중치가 추론부의 시냅스로 전 사되었다고 판단한다. 제2 실시예에 있어서 가중치 전사 동작은 2단계로 실시된다. 상기 2단계는 먼저 학습부 의 시냅스 가중치를 임시 저장부에 복사하는 임시 저장 단계, 이후 임시 저장부에 복사된 가중 치를 추론부의 비휘발성 시냅스 셀에 전사하는 가중치 전사 단계로 구성된다. 임시 저장부는 연속적인 값을 갖는 아날로그 데이터의 쓰기 동작을 빠르게 실행할 수 있는 메모리 소자이 며, 학습부의 시냅스 셀과 동일하게 전하량으로 데이터를 저장하는 커패시터일 수 있다. 커패시터 소자로 가중치를 저장하므로 학습부의 시냅스 셀과 마찬가지로 시간 경과에 따른 전하 손실에 의해 동적(Dynamic) 저장 특성을 가질 수 있으나, 상기 학습부의 시냅스 셀보다 큰 커패시턴스 값을 가짐으로써 학습부의 시냅스 셀보다 데이터를 더 긴 시간 저장 가능하다. 상기 임시 저장 단계에서 학습 로우 라인 VWL이 활성화되면, 학습부의 시냅스 셀의 제1 가중치 전류 iw가 학습 컬럼 라인 VBL로부터 유입되고, 시냅스 전류 is와 추론 제어전류 ia가 0이 되도록 제어하여, 임시 저장부 에서 출력되는 제2 가중치 전류 ic가 상기 제1 가중치 전류 iw와 동일해지도록 임시 저장부의 커패시 터 전압이 자동적으로 조절된다. 상기 제2 가중치 전류 ic와 제1 가중치 전류 iw가 동일한 상태에 이르면 임시 저장부의 스위치를 오픈하여 커패시터 전압값을 고정시킨다. 상기 고정시킨 커패시터 전압은 임시 저장부에 복사된 가중치에 해당한다. 상기 가중치 전사 단계에서는 추론부의 시냅스 전류 is가 임시 저장부의 제2 가중치 전류 ic와 동일 해지도록 상기 두 전류의 크기를 비교감지하고 정보 저장부의 메모리 셀을 프로그램하는 단계이다. 즉, 상기 제1 실시예에서 추론부의 시냅스 전류 is가 학습부의 제1 가중치 전류 iw와 동일해지도록 두 전류의 크기를 비교감지하고 추론부의 정보 저장부를 프로그램하는 동작과 동일한 과정이며, 학습 부가 임시 저장부로 교체된 차이만 존재한다. 상기 가중치 전사 단계는 더 세부적으로는 제1 실시예 와 마찬가지로 시냅스 전류 is와 제2 가중치 전류 ic를 비교하는 전류 비교 단계와 정보 저장부의 시냅스 메모리 셀의 문턱전압을 조절하는 프로그램 단계로 구성된다. 상기 가중치 전사 단계는 학습부를 상기 추론부로부터 전기적으로 분리시키고, 임시 저장부, 추 론 제어부 및 정보 저장부를 활성화시켜 동작하게 된다. 임시 저장부에 가중치 복사가 이루어지면, 학습부는 전기적으로 분리되어 상기 가중치 전사 동작 중 에도 별개의 독립적인 학습 동작을 진행할 수 있다. 학습부 및 정보 저장부는 복수개의 로우와 칼럼을 갖는 신경망 배열을 이루는 반면, 임시 저장부 는 칼럼마다 1개의 가중치 저장 셀이 존재하며 따라서 전체적으로 1개의 로우 만을 구성한다. 상기 임시 저장 단계와 상기 가중치 전사 단계는 신경망 배열의 로우마다 한 묶음으로 실행된다. 학습부에 서 신경망의 한 로우를 이루는 시냅스 가중치가 임시 저장부에 저장되고, 상기 저장된 임시 저장부의 가중치가 대응되는 추론부의 로우를 이루는 시냅스 셀로 전사된다. 상기 로우 라인에 연결된 학습부 에 대한 전사 동작이 완료된 후, 다음 로우 라인에 대한 전사 동작이 실행될 수 있다. 다만, 학습부에서 로우 라인과 연결된 셀 가중치는 대응되는 로우 라인의 정보 저장부에서 셀 가중치로 전사되되, 전사 동작 과정에 사용되는 임시 저장부는 모든 로우 라인들이 공유할 수 있다. 모든 로우 라인들에 대해 상기 전사 동작이 완료되면 학습부의 모든 시냅스 가중치가 추론부의 정보 저장부로 전사된 것이다. 도 5는 본 발명의 제2 실시예에 따른 인공 신경망 소자의 회로도이다. 도 5를 참조하면, 학습부는 가중치 정보 형성부 및 가중치 정보 제어부을 가진다. 가중치 정보 형성부는 학습을 통한 가중치 전압 Vw를 저장하고, 가중치 전압 Vw에 상응하는 제1 가중치 전 류 iw를 생성한다. 또한, 가중치 정보 형성부와 학습 컬럼 라인 VBL의 제1 노드 N1 사이에 연결된 가중치 정보 제어부은 학습 로우 라인 VWL을 통해 인가되는 로우 선택 전압 VL에 의존하여 제1 가중치 전류 iw를 학습 컬럼 라인 VBL 의 제1 노드 N1으로부터 유입한다. 가중치 정보 형성부은 제1 커패시터 CL 및 제2 트랜지스터 Q2를 가지고, 가중치 정보 제어부는 제1 트랜지스터 Q1를 가진다. 제1 트랜지스터 Q1은 제1 노드 N1에 연결되고, 게이트 단자에는 전사 제어전압 로우 선택 전압 VL이 인가된다. 또한, 제2 트랜지스터 Q2는 제1 트랜지스터 Q1과 VBSS 단자 사이에 연결된다. 제2 트 랜지스터 Q2의 게이트 단자와 VBSS 단자 사이에는 제1 커패시터 CL이 연결된다. 설명의 편의를 위해 가중치의 학습 동작은 2개의 스위치들 SWup 및 SWdw를 이용하여 2개의 전류원 Iup 및 Idw를 제어하는 것으로 설명한다. 학습 동작을 통한 가중치는 제1 커패시터 CL 양단의 가중치 전압 Vw의 형태로 저장 된다. 임시 저장부는 양의 전원전압 VBDD와 제2 노드 N2 사이에 연결되고, 제1 스위치 SW1을 통해 상기 학습부 에 선택적으로 연결된다. 임시 저장부는 제3 트랜지스터 Q3 및 제2 커패시터 CT를 가진다. 제3 트랜 지스터 Q3은 양의 전원 전압 VBDD와 제2 노드 N2 사이에 연결되며, 게이트 단자는 제2 커패시터 CT의 타측 단자 에 연결된다. 제2 커패시터 CT의 일측 단자는 양의 전원전압 VBDD에 연결된다. 또한, 제3 트랜지스터 Q3의 게이 트 단자와 드레인 단자 사이에는 제2 스위치 SW2가 배치된다. 학습부에 저장된 가중치 정보의 임시 저장 동작은 전사 제어전압 로우 선택 전압 VL이 하이 레벨, 제1 스 위치 SW1이 온, 및 제2 스위치 SW2가 온됨을 통해 개시된다. 또한, 임시 저장 동작이 수행되기 위해 제3 스위치 SW3 및 제4 스위치 SW4는 오프된다. 제1 커패시터 CL에 저장된 가중치 전압 Vw에 상응하는 제1 가중치 전류 iw 는 제3 트랜지스터 Q3, 제2 노드 N2, 제1 노드 N1, 제1 트랜지스터 Q1 및 제2 트랜지스터 Q2로 형성된 경로를 따라 흐른다. 제1 노드 N1과 접속된 제2 노드 N2의 전압은 Q2를 흐르는 제1 가중치 전류 iw와 Q3를 흐르는 임시 저장부의 제2 가중치 전류 ic가 동일해질 때까지 조정되며, 상기 제2 가중치 전류 ic가 제1 가중치 전류 iw와 동일한 크기에 도달하면, 동일한 전압인 N1, N2 노드와 Q3 게이트 단자의 전압은 일정하게 유지된다. 이후 SW2를 오픈시킴으로써 제1 가중치 전류 iw와 동일한 제2 가중치 전류 ic를 출력하는 Vtmp 전압을 커패시터 CT에 저장한다. 이로서 임시 저장 단계의 동작은 완료된다. 임시 저장 동작이 완료되면 SW1을 오픈하여 학습부 를 전기적으로 분리한다. 임시 저장 단계에 이어서 실행되는 가중치 전사 단계는 정보 저장부의 시냅스 전류 is가 임시 저장부(40 0)의 제2 가중치 전류 ic와 동일한 크기를 갖도록 제1 실시예에서 상술한 전류 비교 단계와 프로그램 단계의 프 로그램 패키지 동작을 반복적으로 실시한다. 즉, 전류 비교 단계에서 컬럼 소스 라인 SSL에 VSS, 추론 로우 라인 SWL에 Vread 전압이 인가되어 컬럼 비트 라 인 SBL로부터 Q4 셀로 시냅스 전류 is가 유입된다. 상기 제2 가중치 전류 ic와 시냅스 전류 is의 차에 해당하는 전류가 전류 감지기에 누적되고 적절한 시점에 Ecmp가 활성화되어 상기 시냅스 전류 is와 제2 가중치 전류ic의 크기 비교 결과에 따라 프로그램 제어신호 CSO를 통해 VDD 또는 VSS 전압이 출력된다. 시냅스 전류 is가 제2 가중치 전류 ic에 비해 큰 경우, 프로그램 제어신호 CSO에 VSS가 출력되고, 이후 이어지 는 프로그램 단계에서 프로그램 제어신호 CSO 신호는 직접 접속되거나 또는 제어신호로 사용되어 컬럼 소스 라 인 SSL과 컬럼 비트 라인 SBL에 VSS 전압을 인가한다. 프로그램 단계에서 추론 로우 라인 SWL에는 고전압 Vpp가 인가되어 컬럼 소스 라인 SSL과 컬럼 비트 라인 SBL에 VSS 전압이 인가될 경우, 터널링에 의한 프로그램 현상이 발생하여 시냅스 셀의 문턱전압을 높인다. 제1 실시예에서 상술한 바와 같이 이와 같은 프로그램 패키지 동작을 반복하여 시냅스 전류 is가 제2 가중치 전 류 ic를 하회하도록 한다. 시냅스 전류 is가 제2 가중치 전류 ic를 하회하면 프로그램 제어신호 CSO 출력은 VDD 가 되고, 컬럼 소스 라인 SSL 및 컬럼 비트 라인 SBL을 VDD가 되도록 제어하므로 추론 로우 라인 SWL에 Vpp가 인가되는 프로그램 단계에서도 터널링 현상이 억제되어 셀의 문턱전압은 그대로 유지된다. 모든 로우 라인들에 대하여 학습부의 가중치가 임시 저장부를 거쳐서 정보 저장부에 저장되면 제2 실시예의 가중치 전사 모드는 완료된 것으로 판단된다. 제2 실시예에서 커패시터 CT는 커패시터 CL에 비해 큰 용량값을 가지므로 단위 소자에 필요한 소요면적은 증대 된다. 그러나 임시 저장부의 커패시터 CL이 다수개의 로우 라인들과 칼럼 라인들의 교차점마다 배치되는 배열인 반면 커패시터 CT는 하나의 칼럼 라인에 1개만 존재하므로 단위 소자로는 큰 용량을 갖더라도 전체적으 로는 소요되는 면적 부담은 감경된다. 도 6은 본 발명의 제2 실시예에 따른 인공 신경망 소자의 동작을 설명하기 위한 타이밍도이다. 도 6을 참조하면, 본 실시예의 인공 신경망 소자는 가중치의 임시 저장 단계 및 가중치 전사 단계로 구성되며, 상기 가중치 전사 단계는 세부적으로 전류 비교 단계 및 프로그램 단계로 구성된다. 도 5 및 도 6을 참조하면, 임시 저장 단계에서 선택된 학습 로우 라인 VWL에 하이 레벨 전압이 인가되고, 제1 스위치 SW1 및 제2 스위치 SW2는 접속된다. 또한, 제3 스위치 SW3 및 제4 스위치 SW4는 오프된다. 상기 조건에서 제1 트랜지스터 Q1은 턴온되고, 제1 커패시터 CL에 저장된 가중치 전압 Vw에 상응하는 제1 가중 치 전류 iw가 발생된다. 학습 컬럼 라인 VBL 라인은 외부에서 의도적으로 인가하는 바이어스가 없으며, 초기 전 압은 임의의 값이 될 수 있으나 설명의 편의를 위해 VBDD 전압으로 초기화되어 있다고 가정한다. 접속된 제2 스 위치 SW2에 의해 N2 노드에 연결된 Q3의 게이트 전압도 동일하게 VBDD로 초기화 되어 있다고 가정한다. 상기 조건에서 Q3의 소스-게이트 사이에 전압이 0이므로 Q3는 꺼져 있으므로 학습 컬럼 라인 VBL 라인의 네트 (net) 전류는 제1 노드 N1로부터 가중치 정보 제어부로 유입되는 제1 가중치 전류 iw이다. 학습 컬럼 라인 VBL 라인에서 전류가 학습부로 유출됨에 따라 학습 컬럼 라인 VBL 라인 전압이 하강하게 되고, 학습 컬럼 라인 VBL에 접속된 상태인 Q3의 게이트 전압도 따라서 하강한다. 트랜지스터 Q3의 게이트 전압이 하강함에 따라 Vtmp 전압은 증대되고 따라서 제2 가중치 전류 ic도 증가한다. 상기 추이는 제2 가중치 전류 ic의 크기가 제1 가중치 전류 iw와 동등해져 학습 컬럼 라인 VBL의 네트 전류가 0가 될 때까지 지속된다. 충분한 시간이 경과한 후, 제2 가중치 전류 ic의 크기가 제1 가중치 전류 iw와 동일하게 되는 Vtmp가 커패시터 CT에 저장되고, SW2 스위치가 오픈됨으로써 학습부의 가중치가 임시 저장부의 커패시터 CT에 복사되 는 동작이 완료된다. 이후 SW1이 오픈되어 학습부는 전기적으로 분리된다. 임시 저장 단계가 완료된 후, 가중치 전사 단계가 시작된다. 가중치 전사 단계는 더 세부적으로 전류 비교 단계 와 프로그램 단계로 구성되는데, 상기 전류 비교 단계에서 스위치 SW3와 SW4는 접속된다. 추론부의 시냅스 셀의 로우 라인인 추론 로우 라인 SWL에는 Vread 전압이 인가되어 시냅스 전류 is를 컬럼 비트 라인 SBL로부터 인출한다. 초기에 스위치 SWr은 접속된 상태로 연산증폭기의 피드백을 통해 학습 컬럼 라인 VBL 전압을 비교 기준전압 VB 로 가상단락시킨다. 연결되어 있던 스위치 SWr이 열리면서 전류 비교 동작이 시작된다. 컬럼 비트 라인 SBL로 유입되는 제2 가중치 전류 ic와 컬럼 비트 라인 SBL로부터 유출되는 시냅스 전류 is의 차이에 해당하는 추론 제 어전류 ia가 추론 제어부으로 흘러들어 오거나 혹은 흘러나가게 된다. 일정 시간 동안 커패시터 CA에 누적 된 추론 제어전류 ia는 방향에 의존하여 제4 노드 N4의 전압을 비교 기준전압 VB보다 상승시키거나 하강시킨다. 전류 누적에 충분한 시간이 경과한 시점에 Ecmp 신호를 통해 비교기를 활성화시켜 프로그램 제어신호 CSO 출력을 발생하고 상기 전류 비교 동작이 완료된다. 상기 시냅스 전류 is가 제2 가중치 전류 ic에 비해 큰 값일경우 프로그램 제어신호 CSO에는 VSS를 출력하고, 그 반대의 경우엔 VDD를 출력한다. 이후 이어지는 프로그램 단계에서는 컬럼 소스 라인 SSL 및 컬럼 비트 라인 SBL에 프로그램 제어신호 CSO에 접 속되거나 혹은 제어되어 VSS 또는 VDD의 전압이 인가되고, 선택된 추론 로우 라인 SWL 라인에 고전압 Vpp가 인 가된다. 상기 전류 비교 단계의 결과로서 시냅스 전류 is가 제2 가중치 전류 ic보다 큰 경우, 컬럼 소스 라인 SSL 및 컬 럼 비트 라인 SBL에 VSS가 인가되고, 게이트에 해당하는 추론 로우 라인 SWL 전압이 Vpp일 때 Q4 셀에서는 높은 게이트-소스 전압에 의해 채널 전자가 터널링에 의해 전하저장층으로 주입되는 프로그램 현상이 발생한다. 전하 저장층에 전자가 주입됨에 따라 메모리 셀 Q4의 문턱전압이 높아진다. 상기 프로그램 동작을 실시한 메모리 셀 은 실시하기 전에 비해 문턱전압이 높아지므로 Vread 전압을 인가한 상태에서 흐르는 시냅스 전류 is의 크기는 프로그램 실시 전에 비해 감소하게 된다. 프로그램 동작의 실행 횟수가 증가할수록 시냅스 전류 is의 크기는 지 속적으로 감소한다. 상기 전류 비교 단계 및 프로그램 단계가 반복되어 상기 시냅스 전류 is가 점차 감소하여 제2 가중치 전류 ic를 하회하게 되면, 전류 비교 동작의 결과로서 프로그램 제어신호 CSO는 VDD 전압을 출력하고 이후 이어진 프로그 램 단계에서 컬럼 소스 라인 SSL 및 컬럼 비트 라인 SBL에 VDD 전압을 인가한다. 상기 조건에서 추론 로우 라인 SWL 라인에 Vpp가 인가되더라도 Q4 셀의 게이트-소스 전압은 현저히 감소하여 상기 Q4 셀에는 터널링이 억제되 고 따라서 문턱전압은 상승하지 않고 그대로 유지되며 따라서 상기 시냅스 전류 is 역시 감소하지 않고 유지된 다. 이와 같이 상기 전류 비교 및 프로그램 단계의 묶음 동작을 복수회 반복적으로 실시함으로써 상기 Q4의 시냅스 전류 is를 제2 가중치 전류 ic와 충분히 근접한 값을 가지도록 조정할 수 있다. 제3 실시예 도 7은 본 발명의 제3 실시예에 따른 인공 신경망 소자를 도시한 회로도이다. 도 7을 참조하면, 정보 저장부가 스트링 형태의 플래시 메모리들 QF1, QF2, QF3, QF4로 구성된 것을 제외 하고, 상기 제1 실시예 및 제2 실시예와 나머지 구성들은 동일하다. 다만, 도 7에서는 하나의 학습부에서 시계 열적으로 획득된 가중치 정보들은 스트링 형태의 플래시 메모리들 QF1, QF2, QF3, QF4에 순차적으로 저장될 수 있다. 도 7의 동작을 설명하기 위해 제1 모드 및 이에 연속하는 제2 모드를 예시한다. 각각의 모드에서 학습부에 획득 된 가중치 정보는 정보 저장부에 저장된다. 먼저, 제1 모드에서 학습부로부터 가중치 전류 iw1이 공급된다. 가중치 전류 iw1은 정보 저장부에서 선택 된 플래시 메모리의 문턱 전압의 형태로 저장된다. 예컨대 제3 플래시 메모리 QF3이 선택되면, 선택되지 않은 플래시 메모리들의 게이트 단자인 추론 로우 라인들 SWL1, SWL2 및 SWL4에는 패싱 전압 Vpass가 인가되고, 선택 된 플래시 메모리의 추론 로우 라인 SWL3에는 읽기 전압 Vread가 인가된다. 패싱 전압 Vpass는 읽기 전압 Vread 와 프로그램 전압 Vpp의 사잇값이며, 패싱 전압 Vpass의 인가를 통해 해당하는 플래시 메모리는 스위치로만 작 용한다. 따라서, 제1 모드에서 선택된 제3 플래시 메모리 QF3을 통해 가중치 전류의 비교 동작 및 프로그램 판단 동작이 수행된다. 이를 통해 제1 모드에서 가중치 전류 iw1이 전사된다. 전사가 완료되면, 제2 모드가 진행된다. 제2 모드에서 상술한 학습부는 새로운 가중치 정보를 학습하고, 이를 새로운 가중치 전류로 정보 저장부에 공급한다. 이 때, 복수개의 플래시 메모리들 QF1, QF2, QF3, QF4 중 제1 모드에서 가중치를 저장한 제3 플래시 메모리 QF3을 제외한 다른 플래시 메모리가 선택된다. 플래시 메모리의 선택 동작은 선택된 플래시 메모리의 추 론 로우 라인 SWL에 읽기 전압 Vread를 인가하는 동작이다. 이때 선택되지 않은 나머지 플래시 메모리의 게이트 단자들에는 패싱 전압 Vpass 가 인가된다. 상술한 동작을 통해 스트링을 이루는 복수개의 플래시 메모리들 QF1, QF2, QF3, QF4가 각각 개별적인 추론부 시 냅스 로우를 구성할 수 있다. 즉, 복수개의 시냅스 로우가 셀이 직렬 연결된 하나의 스트링에 구현되어 칩 면적 을 절감할 수 있다. 상술한 본 발명에서 학습부에서 획득된 휘발성 가중치 정보는 정보 저장부에 비휘발성 가중치 정보로 저장된다. 저장된 정보의 전사는 추론 제어부를 이용한 가중치 전류의 비교 동작 및 프로그램 판단 동작으로 구성된다. 이 를 통해 비휘발성 메모리로 구성된 정보 저장부에 프로그램 동작이 수행되고, 문턱 전압이 변경된다. 문턱 전압 의 변경을 통해 비휘발성 가중치 정보가 정보 저장부로 전사된다. 본 발명에서는 학습 동작이 수행되어 가중치가 획득되는 학습부와 학습부에서 획득된 가중치 정보를 전원이 제 거되더라도 저장할 수 있는 추론부로 분리된 신경망 소자가 제공된다. 가중치 정보는 비휘발성 데이터로 저장되 며, 전사 또는 추론 동작이 완료된 후, 학습부는 새로운 학습 동작을 개시하여 가중치 정보를 갱신할 수 있는 이점을 가진다."}
{"patent_id": "10-2021-0038255", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 제1 실시예에 따른 인공 신경망 소자의 블록도이다. 도 2는 본 발명의 제1 실시예에 따라 상기 도 1의 인공 신경망 소자를 구현하기 위한 회로도이다. 도 3은 본 발명의 제1 실시예에 따라 상기 도 2의 인공 신경망 소자의 동작을 설명하기 위한 타이밍도이다. 도 4는 본 발명의 제2 실시예에 따른 인공 신경망 소자의 블록도이다. 도 5는 본 발명의 제2 실시예에 따른 인공 신경망 소자의 회로도이다. 도 6은 본 발명의 제2 실시예에 따른 인공 신경망 소자의 동작을 설명하기 위한 타이밍도이다. 도 7은 본 발명의 제3 실시예에 따른 인공 신경망 소자를 도시한 회로도이다."}
