/*******************************************************************************
 * PSHDL is a library and (trans-)compiler for PSHDL input. It generates
 *     output suitable for implementation or simulation of it.
 *     
 *     Copyright (C) 2013 Karsten Becker (feedback (at) pshdl (dot) org)
 * 
 *     This program is free software: you can redistribute it and/or modify
 *     it under the terms of the GNU General Public License as published by
 *     the Free Software Foundation, either version 3 of the License, or
 *     (at your option) any later version.
 * 
 *     This program is distributed in the hope that it will be useful,
 *     but WITHOUT ANY WARRANTY; without even the implied warranty of
 *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 *     GNU General Public License for more details.
 * 
 *     You should have received a copy of the GNU General Public License
 *     along with this program.  If not, see <http://www.gnu.org/licenses/>.
 * 
 *     This License does not grant permission to use the trade names, trademarks,
 *     service marks, or product names of the Licensor, except as required for 
 *     reasonable and customary use in describing the origin of the Work.
 * 
 * Contributors:
 *     Karsten Becker - initial API and implementation
 ******************************************************************************/
package org.pshdl.model.simulation

import org.pshdl.interpreter.ExecutableModel
import org.pshdl.interpreter.VariableInformation
import org.pshdl.interpreter.InternalInformation
import org.pshdl.interpreter.Frame
import org.pshdl.interpreter.Frame$FastInstruction
import org.pshdl.interpreter.utils.Instruction
import java.util.Stack
import java.util.Set
import java.util.List
import java.util.LinkedList
import java.util.HashMap
import java.util.Map
import java.util.ArrayList
import java.util.HashSet

class JavaCompiler {
	private boolean debug

	private extension CommonCompilerExtension cce

	new(ExecutableModel em, boolean includeDebug) {
		this.cce = new CommonCompilerExtension(em)
		this.debug = includeDebug
	}

	def static String doCompile(ExecutableModel em, String packageName, String unitName, boolean includeDebugListener) {
		return new JavaCompiler(em, includeDebugListener).compile(packageName, unitName).toString
	}

	def compile(String packageName, String unitName) {
		val Set<Integer> handled = new HashSet
		handled.add(-1)
		'''
			«IF packageName != null»package «packageName»;«ENDIF»
			«imports»
			
			public class «unitName» implements IHDLInterpreter{
				«IF hasClock»
					private static class RegUpdate {
						public final int internalID;
						public final int offset;
						
						public RegUpdate(int internalID, int offset) {
							super();
							this.internalID = internalID;
							this.offset = offset;
						}
						
						@Override
						public int hashCode() {
							final int prime = 31;
							int result = 1;
							result = (prime * result) + internalID;
							result = (prime * result) + offset;
							return result;
						}
						
						@Override
						public boolean equals(Object obj) {
							if (this == obj)
								return true;
							if (obj == null)
								return false;
							if (getClass() != obj.getClass())
								return false;
							RegUpdate other = (RegUpdate) obj;
							if (internalID != other.internalID)
								return false;
							if (offset != other.offset)
								return false;
							return true;
						}
					}
					
					private Set<RegUpdate> regUpdates=new LinkedHashSet<RegUpdate>();
					private final boolean disableEdges;
					private final boolean disabledRegOutputlogic;
				«ENDIF»
				«FOR v : em.variables.excludeNull»
					«v.decl(prevMap.get(v.name))»
				«ENDFOR»
				private int epsCycle=0;
				private int deltaCycle=0;
				private Map<String, Integer> varIdx=new HashMap<String, Integer>();
				«IF debug»
					private final IDebugListener listener;
					private final ExecutableModel em;
				«ENDIF»
				«IF hasClock || debug»
					/**
					* Constructs an instance with no debugging and disabledEdge as well as disabledRegOutputlogic are false
					*/
					public «unitName»() {
						this(«IF hasClock»false, false«ENDIF»«IF hasClock && debug»,«ENDIF»«IF debug» null, null«ENDIF»);
					}
				«ENDIF»
				
				public «unitName»(«IF hasClock»boolean disableEdges, boolean disabledRegOutputlogic«ENDIF»«IF hasClock && debug»,«ENDIF»«IF debug» IDebugListener listener, ExecutableModel em«ENDIF») {
					«IF hasClock»
						this.disableEdges=disableEdges;
						this.disabledRegOutputlogic=disabledRegOutputlogic;
					«ENDIF»
					«IF debug»
						this.listener=listener;
						this.em=em;
					«ENDIF»
					«FOR v : em.variables.excludeNull»
						«v.init»
						varIdx.put("«v.name»", «varIdx.get(v.name)»);
					«ENDFOR»
				}
				«FOR v : em.variables.filter[dir !== VariableInformation$Direction::INTERNAL]»
					«IF v.dimensions.size == 0»
						public void set«v.idName(false, false).toFirstUpper»(«v.javaType» value) {
							«v.idName(false, false)»=value & «v.width.asMaskL»;
						}
						
						public «v.javaType» get«v.idName(false, false).toFirstUpper»() {
							return «v.idName(false, false)» & «v.width.asMaskL»;
						}
					«ELSE»
						public void set«v.idName(false, false).toFirstUpper»(«v.javaType» value«FOR i : (0 ..< v.dimensions.size)», int a«i»«ENDFOR») {
							«v.idName(false, false)»[«v.arrayAccess»]=value & «v.width.asMaskL»;
						}
						
						public «v.javaType» get«v.idName(false, false).toFirstUpper»(«FOR i : (0 ..< v.dimensions.size) SEPARATOR ','»int a«i»«ENDFOR») {
							return «v.idName(false, false)»[«v.arrayAccess»] & «v.width.asMaskL»;
						}
					«ENDIF»
				«ENDFOR»
				«FOR f : em.frames»
					«f.method»
				«ENDFOR»
				«IF hasClock»
					public boolean skipEdge(long local) {
						long dc = local >>> 16l;
						// Register was updated in previous delta cylce, that is ok
						if (dc < deltaCycle)
							return false;
						// Register was updated in this delta cycle but it is the same eps,
						// that is ok as well
						if ((dc == deltaCycle) && ((local & 0xFFFF) == epsCycle))
							return false;
						// Don't update
						return true;
					}
				«ENDIF»
				public void run(){
					deltaCycle++;
					«IF hasClock»
						epsCycle=0;
						do {
							regUpdates.clear();
					«ENDIF»
					«IF debug»
						if (listener!=null)
							listener.startCycle(deltaCycle, epsCycle, this);
					«ENDIF»
					«FOR f : em.frames»
						«IF f.edgeNegDepRes === -1 && f.edgePosDepRes === -1 && f.predNegDepRes.length === 0 &&
				f.predPosDepRes.length === 0»
							«f.frameName»();
						«ELSE»
							«f.edgeNegDepRes.createNegEdge(handled)»
							«f.edgePosDepRes.createPosEdge(handled)»
							«FOR p : f.predNegDepRes»
								«p.createBooleanPred(handled)»
							«ENDFOR»
							«FOR p : f.predPosDepRes»
								«p.createBooleanPred(handled)»
							«ENDFOR»
							if («f.predicates»)
								«f.frameName»();
						«ENDIF»
					«ENDFOR»
					«IF hasClock»
						updateRegs();
						«IF debug»
							if (listener!=null && !regUpdates.isEmpty())
								listener.copyingRegisterValues(this);
						«ENDIF»
						epsCycle++;
						} while (!regUpdates.isEmpty() && !disabledRegOutputlogic);
					«ENDIF»
					«FOR v : em.variables.excludeNull.filter[prevMap.get(it.name) != null]»
						«v.copyPrev»
					«ENDFOR»
					«IF debug»
						if (listener!=null)
							listener.doneCycle(deltaCycle, this);
					«ENDIF»
				}
				«IF hasClock»
					«copyRegs»
				«ENDIF»
				«hdlInterpreter»
			}
		'''
	}

	def predicates(Frame f) {
		val sb = new StringBuilder
		var first = true;
		if (f.edgeNegDepRes !== -1) {
			sb.append(
				'''«f.edgeNegDepRes.asInternal.idName(false, false)»_isFalling && !«f.edgeNegDepRes.asInternal.
					idName(false, false)»_fallingIsHandled''')
			first = false
		}
		if (f.edgePosDepRes !== -1) {
			if (!first)
				sb.append(' && ')
			sb.append(
				'''«f.edgePosDepRes.asInternal.idName(false, false)»_isRising&& !«f.edgePosDepRes.asInternal.
					idName(false, false)»_risingIsHandled''')
			first = false
		}
		for (p : f.predNegDepRes) {
			if (!first)
				sb.append(' && ')
			sb.append('''!p«p» && p«p»_fresh''')
			first = false
		}
		for (p : f.predPosDepRes) {
			if (!first)
				sb.append(' && ')
			sb.append('''p«p» && p«p»_fresh''')
			first = false
		}
		return sb.toString
	}

	def createBooleanPred(int id, Set<Integer> handled) {
		if (handled.contains(id))
			return ''''''
		handled.add(id)
		'''
			«id.asInternal.getter(false, id, -1)»
			boolean p«id»_fresh=true;
			long up«id»=«id.asInternal.info.idName(false, false)»_update;
			if ((up«id»>>>16 != deltaCycle) || ((up«id»&0xFFFF) != epsCycle)){
				«IF debug»
					if (listener!=null)
					 	listener.skippingPredicateNotFresh(-1, em.internals[«id»], true, null);
				«ENDIF»
				p«id»_fresh=false;
			}
		'''
	}

	def createPosEdge(int id, Set<Integer> handledEdges) {
		if (handledEdges.contains(id))
			return ''''''
		handledEdges.add(id)
		val internal = id.asInternal
		'''
			boolean «internal.idName(false, false)»_isRising=true;
			boolean «internal.idName(false, false)»_risingIsHandled=false;
			if (!disableEdges){
				«id.asInternal.getter(false, id, -1)»
				«id.asInternal.getter(true, id, -1)»
				if ((t«id»_prev!=0) || (t«id»!=1)) {
					«IF debug»
						if (listener!=null)
							listener.skippingNotAnEdge(-1, em.internals[«id»], true, null);
					«ENDIF»
					«internal.idName(false, false)»_isRising=false;
				}
			}
			if (skipEdge(«internal.info.idName(false, false)»_update)){
				«IF debug»
					if (listener!=null)
						listener.skippingHandledEdge(-1, em.internals[«id»], true, null);
				«ENDIF»
				«internal.idName(false, false)»_risingIsHandled=true;
			}
		'''
	}

	def createNegEdge(int id, Set<Integer> handledEdges) {
		if (handledEdges.contains(id))
			return ''''''
		handledEdges.add(id)
		val internal = id.asInternal
		'''
			boolean «internal.idName(false, false)»_isFalling=true;
			boolean «internal.idName(false, false)»_fallingIsHandled=false;
			if (!disableEdges){
				«id.asInternal.getter(false, id, -1)»
				«id.asInternal.getter(true, id, -1)»
				if ((t«id»_prev!=1) || (t«id»!=0)) {
					«IF debug»
						if (listener!=null)
						 	listener.skippingNotAnEdge(-1, em.internals[«id»], false, null);
					«ENDIF»
					«internal.idName(false, false)»_isFalling=false;
				}
			}
			if (skipEdge(«internal.info.idName(false, false)»_update)){
				«IF debug»
					if (listener!=null)
					 	listener.skippingHandledEdge(-1, em.internals[«id»], false, null);
				«ENDIF»
				«internal.idName(false, false)»_fallingIsHandled=true;
			}
		'''
	}

	def hdlInterpreter() '''
		@Override
		public void setInput(String name, BigInteger value, int... arrayIdx) {
			setInput(getIndex(name), value.longValue(), arrayIdx);
		}
		
		@Override
		public void setInput(int idx, BigInteger value, int... arrayIdx) {
			setInput(idx, value.longValue(), arrayIdx);
		}
		
		@Override
		public void setInput(String name, long value, int... arrayIdx) {
			setInput(getIndex(name), value, arrayIdx);
		}
		
		@Override
		public void setInput(int idx, long value, int... arrayIdx) {
			switch (idx) {
				«FOR v : em.variables.excludeNull»
					«IF v.dimensions.length == 0»
						case «varIdx.get(v.name)»: 
							«IF v.width != 64 && !v.predicate»value&=«v.width.asMaskL»;«ENDIF»
							«v.idName(false, false)»=value«IF v.predicate»==0?false:true«ENDIF»;
							break;
					«ELSE»
						case «varIdx.get(v.name)»: 
							«IF v.width != 64 && !v.predicate»value&=«v.width.asMaskL»;«ENDIF»
							«v.idName(false, false)»[«v.arrayAccessArrIdx»]=value;
							break;
					«ENDIF»
				«ENDFOR»
				default:
					throw new IllegalArgumentException("Not a valid index:" + idx);
			}
		}
		
		@Override
		public int getIndex(String name) {
			return varIdx.get(name);
		}
		
		@Override
		public String getName(int idx) {
			switch (idx) {
				«FOR v : em.variables.excludeNull»
					case «varIdx.get(v.name)»: return "«v.name»";
				«ENDFOR»
				default:
					throw new IllegalArgumentException("Not a valid index:" + idx);
			}
		}
		
		@Override
		public long getOutputLong(String name, int... arrayIdx) {
			return getOutputLong(getIndex(name), arrayIdx);
		}
		
		@Override
		public long getOutputLong(int idx, int... arrayIdx) {
			switch (idx) {
				«FOR v : em.variables.excludeNull»
					«IF v.dimensions.length == 0»
						case «varIdx.get(v.name)»: return «v.idName(false, false)»«IF v.predicate»?1:0«ELSEIF v.width != 64» & «v.width.asMaskL»«ENDIF»;
					«ELSE»
						case «varIdx.get(v.name)»: return «v.idName(false, false)»[«v.arrayAccessArrIdx»]«IF v.width != 64 &&
			!v.predicate» & «v.width.asMaskL»«ENDIF»;
					«ENDIF»
				«ENDFOR»
				default:
					throw new IllegalArgumentException("Not a valid index:" + idx);
			}
		}
		
		@Override
		public BigInteger getOutputBig(String name, int... arrayIdx) {
			return BigInteger.valueOf(getOutputLong(getIndex(name), arrayIdx));
		}
		
		@Override
		public BigInteger getOutputBig(int idx, int... arrayIdx) {
			return BigInteger.valueOf(getOutputLong(idx, arrayIdx));
		}
		
		@Override
		public int getDeltaCycle() {
			return deltaCycle;
		}
	'''

	def copyRegs() '''
		private void updateRegs() {
			for (RegUpdate reg : regUpdates) {
				switch (reg.internalID) {
					«FOR v : em.variables»
						«IF v.isRegister»
							case «varIdx.get(v.name)»: 
							«IF v.dimensions.length == 0»
								«v.idName(false, false)» = «v.idName(false, false)»$reg; break;
							«ELSE»
								if (reg.offset!=-1)
									«v.idName(false, false)»[reg.offset] = «v.idName(false, false)»$reg[reg.offset];
								else
									Arrays.fill(«v.idName(false, false)», «v.idName(false, false)»$reg[0]); 
								break;
							«ENDIF»
						«ENDIF»
					«ENDFOR»
				}
			}
		}
	'''

	def copyPrev(VariableInformation info) {
		if (info.dimensions.length == 0)
			return '''«info.idName(true, false)»=«info.idName(false, false)»;'''
		return '''System.arraycopy(«info.idName(false, false)»,0,«info.idName(true, false)», 0, «info.idName(false,
			false)».length);'''
	}

	def getter(InternalInformation info, boolean prev, int pos, int frameID) {
		val sb = new StringBuilder
		val mask = info.actualWidth.asMaskL
		for (arr : info.arrayIdx)
			sb.append('''[«arr»]''')
		val arrAcc = '''«FOR int i : (0 ..< info.arrayIdx.length) BEFORE '[' SEPARATOR '][' AFTER ']'»a«i»«ENDFOR»'''
		var varName = 't' + pos
		if (info.isPred)
			varName = 'p' + pos
		if (prev)
			varName = varName + "_prev"
		if (info.fixedArray) '''
			«IF info.actualWidth == info.info.width»
				«info.javaType» «varName»=«info.info.idName(prev, false)»«sb»;
			«ELSEIF info.actualWidth == 1»
				«info.javaType» «varName»=(«info.info.idName(prev, false)»«sb» >> «info.bitStart») & 1;
			«ELSE»
				«info.javaType» «varName»=(«info.info.idName(prev, false)»«sb» >> «info.bitEnd») & «mask»;
			«ENDIF»
			«IF info.arrayIdx.length === info.info.dimensions.length»
				«IF debug»
					if (listener!=null)
						listener.loadingInternal(«frameID», em.internals[«intIdx.get(info.fullName)»], «IF info.isPred»«varName»?BigInteger.ONE:BigInteger.ZERO«ELSE»BigInteger.valueOf(«varName»)«ENDIF», null);
				«ENDIF»
			«ENDIF»
		''' else '''
			«IF info.actualWidth == info.info.width»
				«info.javaType» «varName»= «info.info.idName(prev, false)»«arrAcc»;
			«ELSEIF info.actualWidth == 1»
				«info.javaType» «varName»= («info.info.idName(prev, false)»«arrAcc» >> «info.bitStart») & 1;
			«ELSE»
				«info.javaType» «varName»= («info.info.idName(prev, false)»«arrAcc» >> «info.bitEnd») & «info.actualWidth.asMaskL»;
			«ENDIF»
			«IF info.arrayIdx.length === info.info.dimensions.length»
				«IF debug»
					if (listener!=null)
						listener.loadingInternal(«frameID», em.internals[«intIdx.get(info.fullName)»], «IF info.isPred»«varName»?BigInteger.ONE:BigInteger.ZERO«ELSE»BigInteger.valueOf(«varName»)«ENDIF», null);
				«ENDIF»
			«ENDIF»
		'''
	}

	def setter(InternalInformation info, String value) {
		val mask = ((1l << info.actualWidth) - 1)
		val maskString = mask.toHexStringL
		val writeMask = (mask << (info.bitEnd)).bitwiseNot.toHexStringL
		val varAccess = info.info.arrayAccess
		val off = info.arrayFixedOffset
		var fixedAccess = if (info.arrayIdx.length > 0) '''[«off»]''' else ''''''
		var regSuffix = ''
		if (info.isShadowReg) {
			fixedAccess = "$reg" + fixedAccess
			regSuffix = "$reg"
		}
		if (info.fixedArray) '''
			«IF info.actualWidth == info.info.width»
				«IF info.isShadowReg»«info.info.javaType» current=«info.info.idName(false, false)»«fixedAccess»;«ENDIF»
				«info.info.idName(false, false)»«fixedAccess»=«value»;
			«ELSE»
				«info.info.javaType» current=«info.info.idName(false, false)»«fixedAccess» & «writeMask»;
				«value»=((«value» & «maskString») << «info.bitEnd»);
				«info.info.idName(false, false)»«fixedAccess»=current|«value»;
			«ENDIF»
			«IF info.isShadowReg»
				if (current!=«value»)
					regUpdates.add(new RegUpdate(«varIdx.get(info.info.name)», «off»));
			«ENDIF»
			«IF info.isPred»«info.info.idName(false, false)»_update=((long) deltaCycle << 16l) | (epsCycle & 0xFFFF);«ENDIF»
		''' else '''
			int offset=(int)«varAccess»;
			«IF info.actualWidth == info.info.width»
				«IF info.isShadowReg»«info.info.javaType» current=«info.info.idName(false, false)»«regSuffix»[offset];«ENDIF»
				«info.info.idName(false, false)»«regSuffix»[offset]=«value»;
			«ELSE»
				«info.info.javaType» current=«info.info.idName(false, false)»«regSuffix»[offset] & «writeMask»;
				«value»=((«value» & «maskString») << «info.bitEnd»;
				«info.info.idName(false, false)»«regSuffix»[offset]=current|«value»);
			«ENDIF»
			«IF info.isShadowReg»
				if (current!=«value»)
					regUpdates.add(new RegUpdate(«varIdx.get(info.info.name)», offset));
			«ENDIF»
			«IF info.isPred»«info.info.idName(false, false)»_update=((long) deltaCycle << 16l) | (epsCycle & 0xFFFF);«ENDIF»
		'''
	}

	def method(Frame frame) {
		val StringBuilder sb = new StringBuilder
		sb.append(
			'''
				private final void «frame.frameName»() {
					«IF debug»
						if (listener!=null)
							listener.startFrame(«frame.uniqueID», deltaCycle, epsCycle, null);
					«ENDIF»
			''')

		var pos = 0
		var arrPos = 0
		val Stack<Integer> stack = new Stack
		val List<Integer> arr = new LinkedList
		for (i : frame.instructions) {
			var int a = 0
			var int b = 0
			if (i.inst.pop > 0)
				a = stack.pop
			if (i.inst.pop > 1)
				b = stack.pop
			if (i.inst.push > 0)
				stack.push(pos)
			if (i.inst === Instruction::pushAddIndex) {
				arr.add(arrPos)
				arrPos = arrPos + 1
			}
			i.toExpression(frame, sb, pos, a, b, arr, arrPos)
			if (i.inst !== Instruction::pushAddIndex)
				pos = pos + 1
		}
		val last = "t" + stack.pop
		if (frame.outputId.asInternal.info.name != "#null")
			sb.append(frame.outputId.asInternal.setter(last))
		else
			sb.append(
				'''//Write to #null
					''')
		sb.append(
			'''
				«IF debug»
					if (listener!=null)
						listener.writingResult(«frame.uniqueID», em.internals[«frame.outputId»], BigInteger.valueOf(«last»«IF frame.
					outputId.asInternal.isPred»?1:0«ENDIF»), null);
				«ENDIF»
				}
			''')
		return sb.toString
	}

	def toExpression(FastInstruction inst, Frame f, StringBuilder sb, int pos, int a, int b, List<Integer> arr,
		int arrPos) {
		switch (inst.inst) {
			case Instruction::pushAddIndex:
				sb.append('''int a«arr.last»=(int)t«a»;''')
			case Instruction::writeInternal: {
				val internal = inst.arg1.asInternal
				val isDynMem = arr.size < internal.info.dimensions.length
				if (isDynMem) {
					sb.append('''Arrays.fill(«internal.idName(false, false)», t«a»);''')
				} else {
					sb.append(
						'''«internal.idName(false, false)»«IF internal.info.dimensions.length > 0»[«internal.info.
							arrayAccess(arr)»]«ENDIF»=t«a»;''')
				}
				if (internal.isShadowReg)
					sb.append(
						'''regUpdates.add(new RegUpdate(«varIdx.get(internal.info.name)», «IF !isDynMem &&
							internal.info.array»«internal.info.arrayAccess(arr)»«ELSE»-1«ENDIF»));''')
				arr.clear
			}
			case Instruction::noop:
				sb.append("//Do nothing")
			case Instruction::bitAccessSingle:
				sb.append('''long t«pos»=(t«a» >> «inst.arg1») & 1;''')
			case Instruction::bitAccessSingleRange: {
				val highBit = inst.arg1
				val lowBit = inst.arg2
				val long mask = (1l << ((highBit - lowBit) + 1)) - 1
				sb.append('''long t«pos»=(t«a» >> «lowBit») & «mask.toHexStringL»;''')
			}
			case Instruction::cast_int: {
				val shiftWidth = 64 - Math::min(inst.arg1, inst.arg2);
				sb.append('''long t«pos»=«signExtend('''t«a»''', null, shiftWidth)»;''')
			}
			case Instruction::cast_uint: {
				if (inst.arg1 != 64) {
					sb.append('''long t«pos»=t«a» & «inst.arg1.asMaskL»;''')
				} else {
					sb.append('''long t«pos»=t«a»;''')
				}
			}
			case Instruction::logiNeg:
				sb.append('''boolean t«pos»=!t«a»;''')
			case Instruction::logiAnd:
				sb.append('''boolean t«pos»=t«a» && t«b»;''')
			case Instruction::logiOr:
				sb.append('''boolean t«pos»=t«a» || t«b»;''')
			case Instruction::const0:
				sb.append('''long t«pos»=0;''')
			case Instruction::const1:
				sb.append('''long t«pos»=1;''')
			case Instruction::const2:
				sb.append('''long t«pos»=2;''')
			case Instruction::constAll1:
				sb.append('''long t«pos»=«inst.arg1.asMaskL»;''')
			case Instruction::concat:
				sb.append('''long t«pos»=(t«b» << «inst.arg2») | t«a»;''')
			case Instruction::loadConstant:
				sb.append('''long t«pos»=«inst.arg1.constant(f)»;''')
			case Instruction::loadInternal: {
				val internal = inst.arg1.asInternal
				sb.append(internal.getter(false, pos, f.uniqueID))
				arr.clear
			}
			case Instruction::arith_neg:
				sb.append('''long t«pos»=«singleOpValue('-', null, a, inst.arg1)»;''')
			case Instruction::bit_neg:
				sb.append('''long t«pos»=«singleOpValue('~', null, a, inst.arg1)»;''')
			case Instruction::and:
				sb.append(twoOp('&', inst.arg1, pos, a, b))
			case Instruction::or:
				sb.append(twoOp('|', inst.arg1, pos, a, b))
			case Instruction::xor:
				sb.append(twoOp('^', inst.arg1, pos, a, b))
			case Instruction::plus:
				sb.append(twoOp('+', inst.arg1, pos, a, b))
			case Instruction::minus:
				sb.append(twoOp('-', inst.arg1, pos, a, b))
			case Instruction::mul:
				sb.append(twoOp('*', inst.arg1, pos, a, b))
			case Instruction::div:
				sb.append(twoOp('/', inst.arg1, pos, a, b))
			case Instruction::sll:
				sb.append(twoOp('<<', inst.arg1, pos, a, b))
			case Instruction::srl:
				sb.append(twoOp('>>>', inst.arg1, pos, a, b))
			case Instruction::sra:
				sb.append(twoOp('>>', inst.arg1, pos, a, b))
			case Instruction::eq:
				sb.append('''boolean t«pos»=t«b» == t«a»;''')
			case Instruction::not_eq:
				sb.append('''boolean t«pos»=t«b» != t«a»;''')
			case Instruction::less:
				sb.append('''boolean t«pos»=t«b» < t«a»;''')
			case Instruction::less_eq:
				sb.append('''boolean t«pos»=t«b» <= t«a»;''')
			case Instruction::greater:
				sb.append('''boolean t«pos»=t«b» > t«a»;''')
			case Instruction::greater_eq:
				sb.append('''boolean t«pos»=t«b» >= t«a»;''')
			case Instruction::isRisingEdge:
				sb.append(
					'''«inst.arg1.asInternal.info.idName(false, false)»_update=((long) deltaCycle << 16l) | (epsCycle & 0xFFFF);''')
			case Instruction::isFallingEdge:
				sb.append(
					'''«inst.arg1.asInternal.info.idName(false, false)»_update=((long) deltaCycle << 16l) | (epsCycle & 0xFFFF);''')
		}
		sb.append(
			'''//«inst»
				''')
	}

	def String twoOp(String op, int targetSizeWithType, int pos, int a, int b) '''long t«pos»=«twoOpValue(op, null, a, b,
		targetSizeWithType)»;'''

	def init(VariableInformation info) {
		if (info.dimensions.length == 0)
			return ''''''
		var size = 1
		for (d : info.dimensions) {
			size = size * d
		}
		'''
			«info.idName(false, false)»=new «info.javaType»[«size»];
			«IF info.isRegister»«info.idName(false, false)»$reg=new «info.javaType»[«size»];«ENDIF»
		'''
	}

	def getJavaType(InternalInformation ii) {
		val jt = ii.info.javaType
		if (ii.arrayIdx.length != ii.info.dimensions.length)
			return jt + "[]"
		return jt
	}

	def getJavaType(VariableInformation information) {
		if (information.name.startsWith(InternalInformation::PRED_PREFIX))
			return "boolean"
		return "long"
	}

	def decl(VariableInformation info, Boolean includePrev) '''
		«IF info.isPredicate || (prevMap.get(info.name) != null && prevMap.get(info.name))»private long «info.idName(false,
			false)»_update=0;«ENDIF»
		public «info.javaType»«FOR d : info.dimensions»[]«ENDFOR» «info.idName(false, false)»;
		«IF includePrev != null && includePrev»private «info.javaType»«FOR d : info.dimensions»[]«ENDFOR» «info.idName(true,
			false)»;«ENDIF»
		«IF info.isRegister»private «info.javaType»«FOR d : info.dimensions»[]«ENDFOR» «info.idName(false, false)»$reg;«ENDIF»
	'''

	def getImports() '''
		import java.util.*;
		import java.math.*;
		import org.pshdl.interpreter.*;
		«IF debug»
			import org.pshdl.interpreter.frames.*;
		«ENDIF»
	'''

}
