% ******************************* Thesis Appendix A ****************************
\chapter{Soluci\'on a errores encontrados en la plataforma NetFPGA} 
\label{apendiceA}

Durante el tiempo en que se trabajo con el hardware NetFPGA, utilizando la versi\'on 5.0.5 del c\'odigo fuente de la plataforma, se detectaron errores en el mismo. En particular se encontraron errores de severidad alta en relaci\'on al impacto que tienen en el diseño del el prototipo.\\

En total se detectaron dos errores, los cuales fueron reportados a la comunidad y equipo de desarrollo de NetFPGA, a través de una lista de correos\citep{NetFPGABetaMailing}. El equipo de NetFPGA confirmo ambos errores y sugirió soluciones pasajeras a ambos problemas.

A su vez estos errores fueron solucionados en la siguiente versi\'on del c\'odigo fuente de la plataforma.
 
\section{Problema con la herramienta pcieprog y ReferenceNIC}
El primer error detectado se encuentra en la herramienta \textbf{pcieprog} dentro de la plataforma de NetFPGA. La misma se utiliza para transferir el archivo binario generado a partir del bitfile del proyecto (en este caso ReferenceNIC) a una de las memorias flash del hardware.

Al ejecutarse esta herramienta con el binario generado para el proyecto ReferenceNIC, la misma se ejecutaba durante horas con un 100\% de utilizaci\'on de la CPU, sin indicios de terminar su ejecución en algún momento. Tras probar con varias ejecuciones, se realizo la misma prueba con dos proyectos adicionales (reference\_ switch y reference\_ router), compatibles también con la programaci\'on persistente. 

Para estos proyectos la ejecución del programa terminaba tras algunos minutos, por lo que se presumi\'o la presencia de algún error en el c\'odigo del proyecto ReferenceNIC. Por otro lado se realizo una inspecci\'on al c\'odigo de la herramienta \textbf{pcieprog}, para determinar en que momento el programa se estancaba. Se detecto que el programa quedaba trancado en un bucle infinito dado que no se cumplía nunca la condici\'on de salida.\\ 

Tras reportarse este comportamiento a la lista en correos\citep{NetFPGABetaMailing}, se confirmo el error y se proporciono la siguiente solución transitoria:

\begin{enumerate}
\item Dentro del directorio donde se encuentra el c\'odigo fuente de la plataforma, posicionarse en 
	  projects/reference\_nic/hw/. Abrir el archivo system.mhs.\\
	  Cambiar:
\begin{center}
	"PORT axi\_ emc\_ 0\_ Mem\_ DQ\_ pin = axi\_ emc\_ 0\_ Mem\_ DQ, DIR = IO, VEC = [*7*:0]"
\end{center}
por
\begin{center}
"PORT axi\_ emc\_0 \_Mem\_ DQ\_ pin = axi\_ emc\_ 0\_ Mem\_ DQ, DIR = IO, VEC = [*31*:0]"
\end{center}

\item Posicionarse ahora en projects/reference\_nic/hw/. Abrir el archivo xflow.opt.\\
	  Cambiar:
\begin{center}
"-t *1*"
\end{center}
por
\begin{center}
"-t *5*"
\end{center}

\item Recompilar el proyecto ReferenceNIC ejecutando el comando make en el directorio projects/reference\_ nic/

\item Utilizar el nuevo bitfile generado para programar el hardware, generar un nuevo archivo binario y transferir a la memoria flash.
\end{enumerate}

Una vez realizados estos cambios la herramienta pcieprog funciono correctamente, transfiriendo el contenido del archivo binario a la memoria flash.
 
\section{Error en el driver para el proyecto ReferenceNIC}
El segundo error detectado trabajando con este proyecto en la modalidad de programaci\'on persistente  se encuentra relacionado al driver del proyecto, utilizado en la interacción entre el hardware y el sistema operativo anfitrión.\\

Este error fue detectado experimentalmente al realizar pruebas de funcionamiento entre varios nodos utilizando el hardware programado con el proyecto ReferenceNIC, y se detalla a continuaci\'on:

\begin{itemize}
\item \textbf{Descripci\'on:}\\
Al programarse el hardware con el proyecto ReferenceNIC desde la memoria flash utilizando la programaci\'on pcie (programación persistente), si el equipo es encendido con los enlaces de fibra óptica conectados en cada uno de los puertos físicos, el hardware deja de funcionar correctamente. Por otro lado si el equipo es encendido sin enlaces conectados a algún puerto, y luego son conectados manualmente una vez que el encendido ha terminado, el hardware funciona correctamente.

\item \textbf{Escenario:}
\begin{itemize}
\item Dos PCs cada una con una tarjeta NetFPGA instalada
\item Las tarjetas están conectadas por cuatro enlaces de fibra \'optica (nf0-nf0, nf1-nf1, nf2-nf2 y nf3-nf3)
\item Ambas tarjetas están programadas con el proyecto ReferenceNIC vía programaci\'on pcie.
\item Se utiliza la versi\'on 5.0.5 de c\'odigo fuente, con el parche mencionado en la sección anterior.
\end{itemize}

\item \textbf{Efecto:}\\
Incapacidad parar ejecutar exitosamente el comando ping entre cualquier par de interfaces conectadas

\item \textbf{Reproducci\'on:}\\
Partiendo de ambas PCs apagadas
\begin{enumerate}
\item Encender una de las PCs, teniendo conectados los enlaces \'opticos entre ambas equipos
\item Cargar el driver y configurar manualmente direcciones IP para cada interfaz (nf0 \dots nf3)
\item Luego realizar el mismo procedimiento para la otra PC
\item LEDs asociados a cada puerto en una de las tarjetas NetFPGA son encendidos por completo, mientras que en la otra tarjeta solamente la mitad de los LEDs se encuentran encendidos.
\item Si se apaga y enciendo la PC con la tarjeta NetFPGA cuyos LEDs se encuentran todos encendidos, luego la otra tarjeta enciende todos sus LEDs, mientras que la primera enciende solo la mitad.
\item El \'ultimo paso puede repetirse y el comportamiento observado se mantiene. En particular la tarjeta que es iniciada al final funciona correctamente mientras que la otra no.
\end{enumerate} 

\item \textbf{Soluci\'on:}
\begin{enumerate}
\item Apagar ambas PCs
\item Desconectar todos los enlaces \'opticos
\item Encender ambas PCs (cargar el driver y configurar cada interfaz con una direcci\'on IP apropiada)
\item Luego de que cada PC esta encendida y configurada conectar los enlaces \'opticos uno a uno.
\end{enumerate}

\end{itemize}

Este reporte fue enviado a la comunidad NetFPGA, en donde se constata nuevamente la presencia de un error, esta vez en la configuraci\'on de los chips PHY de la tarjeta.\\ 

La soluci\'on propuesta por el equipo de NetFPGA es la siguiente:

\begin{enumerate}
\item Dentro del directorio donde se encuentra el c\'odigo fuente de la plataforma, posicionarse en 
	  projects/reference\_ nic/sw/host/driver/. Abrir el archivo nf10\_ phy\_ conf.c .
\item Comentar las lineas 217,219 y 240.
\item Recompilar el driver nf10
\item Reiniciar la PC y cargar el nuevo driver
\end{enumerate}

Tras esta correcci\'on el proyecto ReferenceNIC funciona correctamente, comportándose el hardware como una tarjeta de red convencional. A su vez cada vez que la PC es encendida el hardware se reprograma desde la memoria flash apropiadamente.

%Cabe destacar que este procedimiento no funciona correctamente. El proyecto PCIPrograming presenta alg\'un tipo de BUG(al momento de grabar una memoria se queda en loop), y tras reportar este comportamiento en la comunidad de NetFPGA se nos suguiere utilizar el proyecto ReferenceNIC que presenta el diseno de la arquitectura similar al PCIPrograming. Siguiendo esta sugerencia se logra programar correctamente el hardware de forma persistente, constatandose que al realizar un ciclo de corriente completo el hardware no se desprograma. Por esta raz\'on la estrategia de programaci\'on utilizada en el hardware es la programaci\'on persistente aqu\'i detallada.\\

%Vale la pena destacar tambi\'en, que al programarse el hardware desde cualquiera de las unidades de memoria Flash, en particular con el proyecto Reference NIC el hardware no se comportaba de la forma esperada. Tras constatarse que esto no sucedia con versiones anteriores del c\'odigo fuente del proyecto, nuevamente se le reporta lo sucedido al soporte de NetFPGA obteniendo como respuesta una sugereencia para emparchar el c\'odigo, y la promesa de que ser\'ia solucionado en la siguiente versi\'on (lo cual pudimos constatar).

%Tras estas modificaciones se logra obtener el hardware programado de forma persistente. De todos modos luego de ejecutarse una serie de pruebas se constatan comportamientos an\'omalos en capa f\'isica de las interfaces de la placa (podemos meter la descripcion). Nuevamente se reporta el comportamiento a la comunidad de NetFPGA desde donde se nos suguiere un parche para el driver, aparentemente causante del error. Se realizan los cambios y todo anda yuju!  