# KTMT
Bài tập Thiết kế bộ xử lý RISC-V pipeline bằng ngôn ngữ Verilog
