Fitter report for mz700
Thu Aug 16 08:45:13 2007
Quartus II Version 7.1 Build 178 06/25/2007 Service Pack 1.13 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. PLL Summary
 12. PLL Usage
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Advanced Data - General
 29. Advanced Data - Placement Preparation
 30. Advanced Data - Placement
 31. Advanced Data - Routing
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-----------------------+-------------------------------------------------+
; Fitter Status         ; Successful - Thu Aug 16 08:45:13 2007           ;
; Quartus II Version    ; 7.1 Build 178 06/25/2007 SP 1.13 SJ Web Edition ;
; Revision Name         ; mz700                                           ;
; Top-level Entity Name ; mz700                                           ;
; Family                ; Cyclone                                         ;
; Device                ; EP1C12Q240C8                                    ;
; Timing Models         ; Final                                           ;
; Total logic elements  ; 5,851 / 12,060 ( 49 % )                         ;
; Total pins            ; 171 / 173 ( 99 % )                              ;
; Total virtual pins    ; 0                                               ;
; Total memory bits     ; 138,368 / 239,616 ( 58 % )                      ;
; Total PLLs            ; 1 / 2 ( 50 % )                                  ;
+-----------------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                     ;
+--------------------------------------------------------------------+---------------+--------------------------------+
; Option                                                             ; Setting       ; Default Value                  ;
+--------------------------------------------------------------------+---------------+--------------------------------+
; Device                                                             ; EP1C12Q240C8  ;                                ;
; Fit Attempts to Skip                                               ; 0             ; 0.0                            ;
; Optimize Hold Timing                                               ; All paths     ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; On            ; Off                            ;
; Optimize Timing                                                    ; Off           ; Normal compilation             ;
; Router Timing Optimization Level                                   ; Normal        ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0           ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0           ; 1.0                            ;
; Optimize IOC Register Placement for Timing                         ; On            ; On                             ;
; Limit to One Fitting Attempt                                       ; Off           ; Off                            ;
; Final Placement Optimizations                                      ; Automatically ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1             ; 1                              ;
; Slow Slew Rate                                                     ; Off           ; Off                            ;
; PCI I/O                                                            ; Off           ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off           ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off           ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off           ; Off                            ;
; Auto Packed Registers -- Cyclone                                   ; Auto          ; Auto                           ;
; Auto Delay Chains                                                  ; On            ; On                             ;
; Auto Merge PLLs                                                    ; On            ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off           ; Off                            ;
; Perform Register Duplication for Performance                       ; Off           ; Off                            ;
; Perform Register Retiming for Performance                          ; Off           ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off           ; Off                            ;
; Fitter Effort                                                      ; Auto Fit      ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal        ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto          ; Auto                           ;
; Auto Register Duplication                                          ; Auto          ; Auto                           ;
; Auto Global Clock                                                  ; On            ; On                             ;
; Auto Global Register Control Signals                               ; On            ; On                             ;
; Stop After Congestion Map Generation                               ; Off           ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off           ; Off                            ;
; Use smart compilation                                              ; Off           ; Off                            ;
+--------------------------------------------------------------------+---------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/develop/mz700/mz700.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,851 / 12,060 ( 49 % )    ;
;     -- Combinational with no register       ; 4201                       ;
;     -- Register only                        ; 137                        ;
;     -- Combinational with a register        ; 1513                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3574                       ;
;     -- 3 input functions                    ; 1408                       ;
;     -- 2 input functions                    ; 651                        ;
;     -- 1 input functions                    ; 135                        ;
;     -- 0 input functions                    ; 83                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5347                       ;
;     -- arithmetic mode                      ; 504                        ;
;     -- qfbk mode                            ; 590                        ;
;     -- register cascade mode                ; 0                          ;
;     -- synchronous clear/load mode          ; 912                        ;
;     -- asynchronous clear/load mode         ; 984                        ;
;                                             ;                            ;
; Total registers                             ; 1,650 / 12,567 ( 13 % )    ;
; Total LABs                                  ; 654 / 1,206 ( 54 % )       ;
; Logic elements in carry chains              ; 553                        ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 171 / 173 ( 99 % )         ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )            ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 35 / 52 ( 67 % )           ;
; Total memory bits                           ; 138,368 / 239,616 ( 58 % ) ;
; Total RAM block bits                        ; 161,280 / 239,616 ( 67 % ) ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 8 / 8 ( 100 % )            ;
; Average interconnect usage                  ; 23%                        ;
; Peak interconnect usage                     ; 37%                        ;
; Maximum fan-out node                        ; ckgen:CGEN0|CK             ;
; Maximum fan-out                             ; 1198                       ;
; Highest non-global fan-out signal           ; psio:PSIO0|ARST            ;
; Highest non-global fan-out                  ; 456                        ;
; Total fan-out                               ; 25523                      ;
; Average fan-out                             ; 4.21                       ;
+---------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; pClk21m   ; 28    ; 1        ; 0            ; 15           ; 2           ; 53                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[0]   ; 53    ; 1        ; 0            ; 3            ; 0           ; 29                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[1]   ; 54    ; 1        ; 0            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[2]   ; 55    ; 1        ; 0            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[3]   ; 56    ; 1        ; 0            ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[4]   ; 57    ; 1        ; 0            ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[5]   ; 58    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[6]   ; 59    ; 1        ; 0            ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pDip[7]   ; 60    ; 1        ; 0            ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pExtClk   ; 29    ; 1        ; 0            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltClk   ; 152   ; 3        ; 53           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltRst_n ; 153   ; 3        ; 53           ; 15           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                    ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; pCpuClk     ; 144   ; 3        ; 53           ; 12           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SL[0]  ; 105   ; 4        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SL[1]  ; 106   ; 4        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SL[2]  ; 107   ; 4        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SL[3]  ; 108   ; 4        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SL[4]  ; 113   ; 4        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SL[5]  ; 114   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pIopRsv14   ; 17    ; 1        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; pIopRsv15   ; 18    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; pIopRsv16   ; 19    ; 1        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; pIopRsv17   ; 20    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; pIopRsv18   ; 21    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; pIopRsv19   ; 23    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; pIopRsv20   ; 41    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; pIopRsv21   ; 42    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; pLedPwr     ; 240   ; 2        ; 2            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pLed[0]     ; 43    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pLed[1]     ; 44    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pLed[2]     ; 45    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pLed[3]     ; 46    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pLed[4]     ; 47    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pLed[5]     ; 48    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pLed[6]     ; 49    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pLed[7]     ; 50    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[0]  ; 203   ; 2        ; 30           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[10] ; 202   ; 2        ; 32           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[11] ; 225   ; 2        ; 10           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[12] ; 224   ; 2        ; 10           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[1]  ; 206   ; 2        ; 28           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[2]  ; 207   ; 2        ; 28           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[3]  ; 208   ; 2        ; 26           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[4]  ; 235   ; 2        ; 6            ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[5]  ; 234   ; 2        ; 6            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[6]  ; 233   ; 2        ; 6            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[7]  ; 228   ; 2        ; 8            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[8]  ; 227   ; 2        ; 8            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemAdr[9]  ; 226   ; 2        ; 10           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemBa0     ; 200   ; 2        ; 32           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemBa1     ; 201   ; 2        ; 32           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemCas_n   ; 195   ; 2        ; 44           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemCke     ; 39    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemClk     ; 38    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemCs_n    ; 197   ; 2        ; 42           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemLdq     ; 193   ; 2        ; 46           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemRas_n   ; 196   ; 2        ; 44           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemUdq     ; 223   ; 2        ; 12           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemWe_n    ; 194   ; 2        ; 46           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSd_Ck      ; 63    ; 4        ; 4            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSd_Cm      ; 64    ; 4        ; 4            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltBdir_n  ; 133   ; 3        ; 53           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltRsv16   ; 138   ; 3        ; 53           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltRsv5    ; 126   ; 3        ; 53           ; 3            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pStrA       ; 6     ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pStrB       ; 15    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pVideoClk   ; 76    ; 4        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pVideoDat   ; 73    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pVideoHS_n  ; 75    ; 4        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; pVideoVS_n  ; 74    ; 4        ; 8            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; pDac_SR[0]  ; 115   ; 4        ; 48           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SR[1]  ; 116   ; 4        ; 50           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SR[2]  ; 117   ; 4        ; 50           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SR[3]  ; 118   ; 4        ; 50           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SR[4]  ; 119   ; 4        ; 52           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_SR[5]  ; 120   ; 4        ; 52           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VB[0]  ; 77    ; 4        ; 10           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VB[1]  ; 78    ; 4        ; 12           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VB[2]  ; 79    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VB[3]  ; 82    ; 4        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VB[4]  ; 83    ; 4        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VB[5]  ; 84    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VG[0]  ; 85    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VG[1]  ; 86    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VG[2]  ; 87    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VG[3]  ; 88    ; 4        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VG[4]  ; 93    ; 4        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VG[5]  ; 94    ; 4        ; 28           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VR[0]  ; 95    ; 4        ; 28           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VR[1]  ; 98    ; 4        ; 30           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VR[2]  ; 99    ; 4        ; 32           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VR[3]  ; 100   ; 4        ; 32           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VR[4]  ; 101   ; 4        ; 32           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pDac_VR[5]  ; 104   ; 4        ; 42           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyA[0]    ; 1     ; 1        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyA[1]    ; 3     ; 1        ; 0            ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyA[2]    ; 5     ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyA[3]    ; 7     ; 1        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyA[4]    ; 2     ; 1        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyA[5]    ; 4     ; 1        ; 0            ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyB[0]    ; 8     ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyB[1]    ; 12    ; 1        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyB[2]    ; 14    ; 1        ; 0            ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyB[3]    ; 16    ; 1        ; 0            ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyB[4]    ; 11    ; 1        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pJoyB[5]    ; 13    ; 1        ; 0            ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[0]  ; 181   ; 2        ; 52           ; 27           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[10] ; 218   ; 2        ; 14           ; 27           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[11] ; 217   ; 2        ; 14           ; 27           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[12] ; 216   ; 2        ; 16           ; 27           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[13] ; 215   ; 2        ; 16           ; 27           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[14] ; 214   ; 2        ; 16           ; 27           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[15] ; 213   ; 2        ; 18           ; 27           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[1]  ; 182   ; 2        ; 52           ; 27           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[2]  ; 183   ; 2        ; 50           ; 27           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[3]  ; 184   ; 2        ; 50           ; 27           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[4]  ; 185   ; 2        ; 50           ; 27           ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[5]  ; 186   ; 2        ; 48           ; 27           ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[6]  ; 187   ; 2        ; 48           ; 27           ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[7]  ; 188   ; 2        ; 48           ; 27           ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[8]  ; 222   ; 2        ; 12           ; 27           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pMemDat[9]  ; 219   ; 2        ; 14           ; 27           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pPs2Clk     ; 68    ; 4        ; 6            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pPs2Dat     ; 67    ; 4        ; 6            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSd_Dt[0]   ; 62    ; 4        ; 2            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSd_Dt[1]   ; 61    ; 4        ; 2            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSd_Dt[2]   ; 66    ; 4        ; 6            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSd_Dt[3]   ; 65    ; 4        ; 4            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[0]  ; 164   ; 3        ; 53           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[10] ; 143   ; 3        ; 53           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[11] ; 141   ; 3        ; 53           ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[12] ; 159   ; 3        ; 53           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[13] ; 162   ; 3        ; 53           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[14] ; 161   ; 3        ; 53           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[15] ; 140   ; 3        ; 53           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[1]  ; 163   ; 3        ; 53           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[2]  ; 166   ; 3        ; 53           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[3]  ; 165   ; 3        ; 53           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[4]  ; 168   ; 3        ; 53           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[5]  ; 167   ; 3        ; 53           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[6]  ; 158   ; 3        ; 53           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[7]  ; 156   ; 3        ; 53           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[8]  ; 160   ; 3        ; 53           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltAdr[9]  ; 139   ; 3        ; 53           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltCs12_n  ; 124   ; 3        ; 53           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltCs1_n   ; 122   ; 3        ; 53           ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltCs2_n   ; 123   ; 3        ; 53           ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltDat[0]  ; 170   ; 3        ; 53           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltDat[1]  ; 169   ; 3        ; 53           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltDat[2]  ; 174   ; 3        ; 53           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltDat[3]  ; 173   ; 3        ; 53           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltDat[4]  ; 176   ; 3        ; 53           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltDat[5]  ; 175   ; 3        ; 53           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltDat[6]  ; 178   ; 3        ; 53           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltDat[7]  ; 177   ; 3        ; 53           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltInt_n   ; 131   ; 3        ; 53           ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltIorq_n  ; 134   ; 3        ; 53           ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltM1_n    ; 132   ; 3        ; 53           ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltMerq_n  ; 135   ; 3        ; 53           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltRd_n    ; 137   ; 3        ; 53           ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltRfsh_n  ; 127   ; 3        ; 53           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltSlts2_n ; 121   ; 3        ; 53           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltSltsl_n ; 125   ; 3        ; 53           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltSw1     ; 179   ; 3        ; 53           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltSw2     ; 180   ; 3        ; 53           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltWait_n  ; 128   ; 3        ; 53           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pSltWr_n    ; 136   ; 3        ; 53           ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pUsbN1      ; 236   ; 2        ; 4            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pUsbN2      ; 238   ; 2        ; 4            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pUsbP1      ; 237   ; 2        ; 4            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
; pUsbP2      ; 239   ; 2        ; 2            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 44 / 44 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 42 / 42 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 45 / 45 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 42 / 42 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; pJoyA[0]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 2        ; 1          ; 1        ; pJoyA[4]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 3        ; 2          ; 1        ; pJoyA[1]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 4        ; 3          ; 1        ; pJoyA[5]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 5        ; 4          ; 1        ; pJoyA[2]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 6        ; 5          ; 1        ; pStrA          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 7        ; 6          ; 1        ; pJoyA[3]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 8        ; 7          ; 1        ; pJoyB[0]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; pJoyB[4]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 12       ; 9          ; 1        ; pJoyB[1]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 13       ; 10         ; 1        ; pJoyB[5]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 14       ; 11         ; 1        ; pJoyB[2]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 15       ; 12         ; 1        ; pStrB          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 16       ; 13         ; 1        ; pJoyB[3]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 14         ; 1        ; pIopRsv14      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 18       ; 15         ; 1        ; pIopRsv15      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 19       ; 16         ; 1        ; pIopRsv16      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 20       ; 17         ; 1        ; pIopRsv17      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 21       ; 18         ; 1        ; pIopRsv18      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 22       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; pIopRsv19      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 24       ; 29         ; 1        ; ~nCSO~         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 30         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 31         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 32         ; 1        ; pClk21m        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 33         ; 1        ; pExtClk        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 34         ; 1        ; ^nCEO          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 36         ; 1        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 37         ; 1        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 38         ; 1        ; ^DCLK          ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; ~ASDO~         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 38       ; 40         ; 1        ; pMemClk        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 41         ; 1        ; pMemCke        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 52         ; 1        ; pIopRsv20      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 42       ; 53         ; 1        ; pIopRsv21      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 43       ; 54         ; 1        ; pLed[0]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 44       ; 55         ; 1        ; pLed[1]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 45       ; 56         ; 1        ; pLed[2]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 46       ; 57         ; 1        ; pLed[3]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 47       ; 58         ; 1        ; pLed[4]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 48       ; 59         ; 1        ; pLed[5]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 49       ; 60         ; 1        ; pLed[6]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 50       ; 61         ; 1        ; pLed[7]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 51       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 62         ; 1        ; pDip[0]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 54       ; 63         ; 1        ; pDip[1]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 55       ; 64         ; 1        ; pDip[2]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 56       ; 65         ; 1        ; pDip[3]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 57       ; 66         ; 1        ; pDip[4]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 58       ; 67         ; 1        ; pDip[5]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 59       ; 68         ; 1        ; pDip[6]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 60       ; 69         ; 1        ; pDip[7]        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 61       ; 70         ; 4        ; pSd_Dt[1]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 62       ; 71         ; 4        ; pSd_Dt[0]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 63       ; 72         ; 4        ; pSd_Ck         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 64       ; 73         ; 4        ; pSd_Cm         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 65       ; 74         ; 4        ; pSd_Dt[3]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 66       ; 75         ; 4        ; pSd_Dt[2]      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 67       ; 76         ; 4        ; pPs2Dat        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 68       ; 77         ; 4        ; pPs2Clk        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 69       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 78         ; 4        ; pVideoDat      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 74       ; 79         ; 4        ; pVideoVS_n     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 75       ; 80         ; 4        ; pVideoHS_n     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 76       ; 81         ; 4        ; pVideoClk      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 77       ; 82         ; 4        ; pDac_VB[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ; 83         ; 4        ; pDac_VB[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ; 84         ; 4        ; pDac_VB[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 82       ; 86         ; 4        ; pDac_VB[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 87         ; 4        ; pDac_VB[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 88         ; 4        ; pDac_VB[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ; 89         ; 4        ; pDac_VG[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 90         ; 4        ; pDac_VG[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 91         ; 4        ; pDac_VG[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 92         ; 4        ; pDac_VG[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 100        ; 4        ; pDac_VG[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 103        ; 4        ; pDac_VG[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 104        ; 4        ; pDac_VR[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 98       ; 106        ; 4        ; pDac_VR[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 107        ; 4        ; pDac_VR[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 108        ; 4        ; pDac_VR[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 109        ; 4        ; pDac_VR[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 104      ; 118        ; 4        ; pDac_VR[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 105      ; 119        ; 4        ; pDac_SL[0]     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 106      ; 120        ; 4        ; pDac_SL[1]     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 121        ; 4        ; pDac_SL[2]     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 122        ; 4        ; pDac_SL[3]     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 123        ; 4        ; pDac_SL[4]     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 124        ; 4        ; pDac_SL[5]     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 125        ; 4        ; pDac_SR[0]     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ; 126        ; 4        ; pDac_SR[1]     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 117      ; 127        ; 4        ; pDac_SR[2]     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 128        ; 4        ; pDac_SR[3]     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 129        ; 4        ; pDac_SR[4]     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 130        ; 4        ; pDac_SR[5]     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 131        ; 3        ; pSltSlts2_n    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 122      ; 132        ; 3        ; pSltCs1_n      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 123      ; 133        ; 3        ; pSltCs2_n      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 124      ; 134        ; 3        ; pSltCs12_n     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 125      ; 135        ; 3        ; pSltSltsl_n    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 126      ; 136        ; 3        ; pSltRsv5       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 137        ; 3        ; pSltRfsh_n     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 128      ; 138        ; 3        ; pSltWait_n     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 129      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 139        ; 3        ; pSltInt_n      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 132      ; 140        ; 3        ; pSltM1_n       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 133      ; 141        ; 3        ; pSltBdir_n     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 134      ; 142        ; 3        ; pSltIorq_n     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 135      ; 143        ; 3        ; pSltMerq_n     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 136      ; 144        ; 3        ; pSltWr_n       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 137      ; 145        ; 3        ; pSltRd_n       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 138      ; 146        ; 3        ; pSltRsv16      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 147        ; 3        ; pSltAdr[9]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 148        ; 3        ; pSltAdr[15]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 141      ; 149        ; 3        ; pSltAdr[11]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 160        ; 3        ; pSltAdr[10]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 161        ; 3        ; pCpuClk        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 162        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 163        ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 164        ; 3        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 165        ; 3        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 166        ; 3        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 167        ; 3        ; pSltClk        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ; 168        ; 3        ; pSltRst_n      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 154      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 169        ; 3        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 170        ; 3        ; pSltAdr[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 180        ; 3        ; pSltAdr[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 159      ; 181        ; 3        ; pSltAdr[12]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 182        ; 3        ; pSltAdr[8]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 183        ; 3        ; pSltAdr[14]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 184        ; 3        ; pSltAdr[13]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ; 185        ; 3        ; pSltAdr[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 164      ; 186        ; 3        ; pSltAdr[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 187        ; 3        ; pSltAdr[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 188        ; 3        ; pSltAdr[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 189        ; 3        ; pSltAdr[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 190        ; 3        ; pSltAdr[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 191        ; 3        ; pSltDat[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 170      ; 192        ; 3        ; pSltDat[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 171      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 193        ; 3        ; pSltDat[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 174      ; 194        ; 3        ; pSltDat[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 175      ; 195        ; 3        ; pSltDat[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 176      ; 196        ; 3        ; pSltDat[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 177      ; 197        ; 3        ; pSltDat[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 178      ; 198        ; 3        ; pSltDat[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 179      ; 199        ; 3        ; pSltSw1        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 180      ; 200        ; 3        ; pSltSw2        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 181      ; 201        ; 2        ; pMemDat[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 182      ; 202        ; 2        ; pMemDat[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 183      ; 203        ; 2        ; pMemDat[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 184      ; 204        ; 2        ; pMemDat[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 185      ; 205        ; 2        ; pMemDat[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 186      ; 206        ; 2        ; pMemDat[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 187      ; 207        ; 2        ; pMemDat[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 188      ; 208        ; 2        ; pMemDat[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 189      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 209        ; 2        ; pMemLdq        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 194      ; 210        ; 2        ; pMemWe_n       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 211        ; 2        ; pMemCas_n      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 212        ; 2        ; pMemRas_n      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 213        ; 2        ; pMemCs_n       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 222        ; 2        ; pMemBa0        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 223        ; 2        ; pMemBa1        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 224        ; 2        ; pMemAdr[10]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 225        ; 2        ; pMemAdr[0]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ; 227        ; 2        ; pMemAdr[1]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 228        ; 2        ; pMemAdr[2]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 231        ; 2        ; pMemAdr[3]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 239        ; 2        ; pMemDat[15]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 214      ; 240        ; 2        ; pMemDat[14]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 215      ; 241        ; 2        ; pMemDat[13]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 216      ; 242        ; 2        ; pMemDat[12]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 217      ; 243        ; 2        ; pMemDat[11]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 218      ; 244        ; 2        ; pMemDat[10]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 219      ; 245        ; 2        ; pMemDat[9]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 220      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 247        ; 2        ; pMemDat[8]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 223      ; 248        ; 2        ; pMemUdq        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 249        ; 2        ; pMemAdr[12]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ; 250        ; 2        ; pMemAdr[11]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 226      ; 251        ; 2        ; pMemAdr[9]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ; 252        ; 2        ; pMemAdr[8]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 228      ; 253        ; 2        ; pMemAdr[7]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 229      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 254        ; 2        ; pMemAdr[6]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 255        ; 2        ; pMemAdr[5]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 256        ; 2        ; pMemAdr[4]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 257        ; 2        ; pUsbN1         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 258        ; 2        ; pUsbP1         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 259        ; 2        ; pUsbN2         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 260        ; 2        ; pUsbP2         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 261        ; 2        ; pLedPwr        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+----------------------------------------------------------------------+
; PLL Summary                                                          ;
+-----------------------------+----------------------------------------+
; Name                        ; pll25:PLL0|altpll:altpll_component|pll ;
+-----------------------------+----------------------------------------+
; PLL type                    ; -                                      ;
; Scan chain                  ; None                                   ;
; PLL mode                    ; Normal                                 ;
; Feedback source             ; --                                     ;
; Compensate clock            ; clock0                                 ;
; Switchover on loss of clock ; --                                     ;
; Switchover counter          ; --                                     ;
; Primary clock               ; --                                     ;
; Input frequency 0           ; 21.48 MHz                              ;
; Input frequency 1           ; --                                     ;
; Nominal PFD frequency       ; 21.5 MHz                               ;
; Nominal VCO frequency       ; 601.3 MHz                              ;
; Freq min lock               ; 17.53 MHz                              ;
; Freq max lock               ; 35.71 MHz                              ;
; Clock Offset                ; 0 ps                                   ;
; M VCO Tap                   ; 0                                      ;
; M Initial                   ; 1                                      ;
; M value                     ; 28                                     ;
; N value                     ; 1                                      ;
; M counter delay             ; --                                     ;
; N counter delay             ; --                                     ;
; M2 value                    ; --                                     ;
; N2 value                    ; --                                     ;
; SS counter                  ; --                                     ;
; Downspread                  ; --                                     ;
; Spread frequency            ; --                                     ;
; enable0 counter             ; --                                     ;
; enable1 counter             ; --                                     ;
; Real time reconfigurable    ; --                                     ;
; Scan chain MIF file         ; --                                     ;
; Preserve counter order      ; Off                                    ;
; PLL location                ; PLL_1                                  ;
; Inclk0 signal               ; pClk21m                                ;
; Inclk1 signal               ; --                                     ;
; Inclk0 signal type          ; Dedicated Pin                          ;
; Inclk1 signal type          ; --                                     ;
+-----------------------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; pll25:PLL0|altpll:altpll_component|_clk0    ; clock0       ; 7    ; 6   ; 25.06 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G0      ; --            ; 24            ; 12/12 Even ; 1       ; 0       ;
; pll25:PLL0|altpll:altpll_component|_clk1    ; clock1       ; 4    ; 1   ; 85.92 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 7             ; 4/3 Odd    ; 1       ; 0       ;
; pll25:PLL0|altpll:altpll_component|_extclk0 ; extclock0    ; 4    ; 1   ; 85.92 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E0      ; --            ; 7             ; 4/3 Odd    ; 1       ; 0       ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                            ; Library Name ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+
; |mz700                                          ; 5851 (189)  ; 1650         ; 138368      ; 35   ; 171  ; 0            ; 4201 (175)   ; 137 (9)           ; 1513 (5)         ; 553 (10)        ; 584 (38)   ; |mz700                                                                                                                         ; work         ;
;    |T80s:CPU0|                                  ; 2305 (68)   ; 355          ; 0           ; 0    ; 0    ; 0            ; 1950 (56)    ; 0 (0)             ; 355 (12)         ; 144 (0)         ; 156 (1)    ; |mz700|T80s:CPU0                                                                                                               ; work         ;
;       |T80:u0|                                  ; 2237 (1105) ; 343          ; 0           ; 0    ; 0    ; 0            ; 1894 (890)   ; 0 (0)             ; 343 (215)        ; 144 (118)       ; 155 (43)   ; |mz700|T80s:CPU0|T80:u0                                                                                                        ; work         ;
;          |T80_ALU:alu|                          ; 222 (222)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 222 (222)    ; 0 (0)             ; 0 (0)            ; 26 (26)         ; 0 (0)      ; |mz700|T80s:CPU0|T80:u0|T80_ALU:alu                                                                                            ; work         ;
;          |T80_MCode:mcode|                      ; 650 (650)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 650 (650)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|T80s:CPU0|T80:u0|T80_MCode:mcode                                                                                        ; work         ;
;          |T80_Reg:Regs|                         ; 260 (260)   ; 128          ; 0           ; 0    ; 0    ; 0            ; 132 (132)    ; 0 (0)             ; 128 (128)        ; 0 (0)           ; 112 (112)  ; |mz700|T80s:CPU0|T80:u0|T80_Reg:Regs                                                                                           ; work         ;
;    |ckgen:CGEN0|                                ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |mz700|ckgen:CGEN0                                                                                                             ; work         ;
;    |i8253:PIT0|                                 ; 263 (9)     ; 131          ; 0           ; 0    ; 0    ; 0            ; 132 (9)      ; 49 (0)            ; 82 (0)           ; 78 (0)          ; 7 (0)      ; |mz700|i8253:PIT0                                                                                                              ; work         ;
;       |counter0:CTR0|                           ; 135 (135)   ; 38           ; 0           ; 0    ; 0    ; 0            ; 97 (97)      ; 16 (16)           ; 22 (22)          ; 46 (46)         ; 5 (5)      ; |mz700|i8253:PIT0|counter0:CTR0                                                                                                ; work         ;
;       |counter1:CTR1|                           ; 45 (45)     ; 37           ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 16 (16)           ; 21 (21)          ; 16 (16)         ; 1 (1)      ; |mz700|i8253:PIT0|counter1:CTR1                                                                                                ; work         ;
;       |counter2:CTR2|                           ; 74 (74)     ; 56           ; 0           ; 0    ; 0    ; 0            ; 18 (18)      ; 17 (17)           ; 39 (39)          ; 16 (16)         ; 1 (1)      ; |mz700|i8253:PIT0|counter2:CTR2                                                                                                ; work         ;
;    |i8255:PPI0|                                 ; 223 (35)    ; 117          ; 0           ; 0    ; 0    ; 0            ; 106 (13)     ; 9 (5)             ; 108 (17)         ; 0 (0)           ; 4 (2)      ; |mz700|i8255:PPI0                                                                                                              ; work         ;
;       |keymatrix:keys|                          ; 188 (162)   ; 95           ; 0           ; 0    ; 0    ; 0            ; 93 (91)      ; 4 (0)             ; 91 (71)          ; 0 (0)           ; 2 (1)      ; |mz700|i8255:PPI0|keymatrix:keys                                                                                               ; work         ;
;          |ps2kb:PS2RCV|                         ; 26 (26)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 20 (20)          ; 0 (0)           ; 1 (1)      ; |mz700|i8255:PPI0|keymatrix:keys|ps2kb:PS2RCV                                                                                  ; work         ;
;    |ls367:GPIO0|                                ; 35 (35)     ; 18           ; 0           ; 0    ; 0    ; 0            ; 17 (17)      ; 4 (4)             ; 14 (14)          ; 16 (16)         ; 4 (4)      ; |mz700|ls367:GPIO0                                                                                                             ; work         ;
;    |memsel:DEC0|                                ; 36 (36)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |mz700|memsel:DEC0                                                                                                             ; work         ;
;    |pcg:PCG0|                                   ; 27 (27)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |mz700|pcg:PCG0                                                                                                                ; work         ;
;    |pll25:PLL0|                                 ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|pll25:PLL0                                                                                                              ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|pll25:PLL0|altpll:altpll_component                                                                                      ; work         ;
;    |psio:PSIO0|                                 ; 1816 (262)  ; 581          ; 135168      ; 33   ; 0    ; 0            ; 1235 (138)   ; 16 (8)            ; 565 (116)        ; 150 (22)        ; 299 (36)   ; |mz700|psio:PSIO0                                                                                                              ; work         ;
;       |AVR_Core:CPU1|                           ; 1518 (0)    ; 456          ; 0           ; 0    ; 0    ; 0            ; 1062 (0)     ; 8 (0)             ; 448 (0)          ; 128 (0)         ; 262 (0)    ; |mz700|psio:PSIO0|AVR_Core:CPU1                                                                                                ; work         ;
;          |alu_avr:ALU_Inst|                     ; 124 (124)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 124 (124)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|AVR_Core:CPU1|alu_avr:ALU_Inst                                                                               ; work         ;
;          |bit_processor:BP_Inst|                ; 43 (43)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|AVR_Core:CPU1|bit_processor:BP_Inst                                                                          ; work         ;
;          |io_adr_dec:io_dec_Inst|               ; 44 (44)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 8 (8)      ; |mz700|psio:PSIO0|AVR_Core:CPU1|io_adr_dec:io_dec_Inst                                                                         ; work         ;
;          |io_reg_file:IORegs_Inst|              ; 83 (83)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|AVR_Core:CPU1|io_reg_file:IORegs_Inst                                                                        ; work         ;
;          |pm_fetch_dec:pm_fetch_dec_Inst|       ; 731 (731)   ; 160          ; 0           ; 0    ; 0    ; 0            ; 571 (571)    ; 8 (8)             ; 152 (152)        ; 96 (96)         ; 54 (54)    ; |mz700|psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst                                                                 ; work         ;
;          |reg_file:GPRF_Inst|                   ; 493 (493)   ; 256          ; 0           ; 0    ; 0    ; 0            ; 237 (237)    ; 0 (0)             ; 256 (256)        ; 32 (32)         ; 200 (200)  ; |mz700|psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst                                                                             ; work         ;
;       |avrrom:SubROM|                           ; 36 (31)     ; 1            ; 135168      ; 33   ; 0    ; 0            ; 35 (31)      ; 0 (0)             ; 1 (0)            ; 0 (0)           ; 1 (1)      ; |mz700|psio:PSIO0|avrrom:SubROM                                                                                                ; work         ;
;          |dpram8k:RAM1|                         ; 2 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|dpram8k:RAM1                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|   ; 2 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|dpram8k:RAM1|altsyncram:altsyncram_component                                                   ; work         ;
;                |altsyncram_9hh1:auto_generated| ; 2 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|dpram8k:RAM1|altsyncram:altsyncram_component|altsyncram_9hh1:auto_generated                    ; work         ;
;                   |decode_fga:decode2|          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|dpram8k:RAM1|altsyncram:altsyncram_component|altsyncram_9hh1:auto_generated|decode_fga:decode2 ; work         ;
;          |dpram8k:RAM2|                         ; 3 (0)       ; 1            ; 65536       ; 16   ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|dpram8k:RAM2                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|   ; 3 (0)       ; 1            ; 65536       ; 16   ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|dpram8k:RAM2|altsyncram:altsyncram_component                                                   ; work         ;
;                |altsyncram_9hh1:auto_generated| ; 3 (1)       ; 1            ; 65536       ; 16   ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|dpram8k:RAM2|altsyncram:altsyncram_component|altsyncram_9hh1:auto_generated                    ; work         ;
;                   |decode_fga:decode2|          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|dpram8k:RAM2|altsyncram:altsyncram_component|altsyncram_9hh1:auto_generated|decode_fga:decode2 ; work         ;
;          |rom:ROM1|                             ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|rom:ROM1                                                                                       ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|rom:ROM1|altsyncram:altsyncram_component                                                       ; work         ;
;                |altsyncram_3361:auto_generated| ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|psio:PSIO0|avrrom:SubROM|rom:ROM1|altsyncram:altsyncram_component|altsyncram_3361:auto_generated                        ; work         ;
;    |sdram:RAM0|                                 ; 341 (341)   ; 173          ; 0           ; 0    ; 0    ; 0            ; 168 (168)    ; 29 (29)           ; 144 (144)        ; 16 (16)         ; 47 (47)    ; |mz700|sdram:RAM0                                                                                                              ; work         ;
;    |vgaout:VGA0|                                ; 613 (411)   ; 228          ; 3200        ; 2    ; 0    ; 0            ; 385 (240)    ; 16 (16)           ; 212 (155)        ; 139 (51)        ; 29 (29)    ; |mz700|vgaout:VGA0                                                                                                             ; work         ;
;       |dpram05k:bufram|                         ; 0 (0)       ; 0            ; 3072        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|vgaout:VGA0|dpram05k:bufram                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 3072        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|vgaout:VGA0|dpram05k:bufram|altsyncram:altsyncram_component                                                             ; work         ;
;             |altsyncram_5vn1:auto_generated|    ; 0 (0)       ; 0            ; 3072        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|vgaout:VGA0|dpram05k:bufram|altsyncram:altsyncram_component|altsyncram_5vn1:auto_generated                              ; work         ;
;       |vencode:VENC|                            ; 202 (202)   ; 57           ; 128         ; 1    ; 0    ; 0            ; 145 (145)    ; 0 (0)             ; 57 (57)          ; 88 (88)         ; 0 (0)      ; |mz700|vgaout:VGA0|vencode:VENC                                                                                                ; work         ;
;          |altsyncram:Mux3_rtl_0|                ; 0 (0)       ; 0            ; 128         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|vgaout:VGA0|vencode:VENC|altsyncram:Mux3_rtl_0                                                                          ; work         ;
;             |altsyncram_41u:auto_generated|     ; 0 (0)       ; 0            ; 128         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mz700|vgaout:VGA0|vencode:VENC|altsyncram:Mux3_rtl_0|altsyncram_41u:auto_generated                                            ; work         ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; pExtClk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pSltClk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pDip[2]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pDip[3]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pDip[4]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pDip[5]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pDip[6]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pDip[7]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pClk21m     ; Input    ; --            ; --            ; --                    ; --  ;
; pDip[0]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; pSltRst_n   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pDip[1]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; pCpuClk     ; Output   ; --            ; --            ; --                    ; --  ;
; pSltBdir_n  ; Output   ; --            ; --            ; --                    ; --  ;
; pSltRsv5    ; Output   ; --            ; --            ; --                    ; --  ;
; pSltRsv16   ; Output   ; --            ; --            ; --                    ; --  ;
; pMemClk     ; Output   ; --            ; --            ; --                    ; --  ;
; pMemCke     ; Output   ; --            ; --            ; --                    ; --  ;
; pMemCs_n    ; Output   ; --            ; --            ; --                    ; --  ;
; pMemRas_n   ; Output   ; --            ; --            ; --                    ; --  ;
; pMemCas_n   ; Output   ; --            ; --            ; --                    ; --  ;
; pMemWe_n    ; Output   ; --            ; --            ; --                    ; --  ;
; pMemUdq     ; Output   ; --            ; --            ; --                    ; --  ;
; pMemLdq     ; Output   ; --            ; --            ; --                    ; --  ;
; pMemBa1     ; Output   ; --            ; --            ; --                    ; --  ;
; pMemBa0     ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[10] ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[11] ; Output   ; --            ; --            ; --                    ; --  ;
; pMemAdr[12] ; Output   ; --            ; --            ; --                    ; --  ;
; pStrA       ; Output   ; --            ; --            ; --                    ; --  ;
; pStrB       ; Output   ; --            ; --            ; --                    ; --  ;
; pSd_Ck      ; Output   ; --            ; --            ; --                    ; --  ;
; pSd_Cm      ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLed[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; pLedPwr     ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; pDac_SL[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; pVideoHS_n  ; Output   ; --            ; --            ; --                    ; --  ;
; pVideoVS_n  ; Output   ; --            ; --            ; --                    ; --  ;
; pVideoClk   ; Output   ; --            ; --            ; --                    ; --  ;
; pVideoDat   ; Output   ; --            ; --            ; --                    ; --  ;
; pIopRsv14   ; Output   ; --            ; --            ; --                    ; --  ;
; pIopRsv15   ; Output   ; --            ; --            ; --                    ; --  ;
; pIopRsv16   ; Output   ; --            ; --            ; --                    ; --  ;
; pIopRsv17   ; Output   ; --            ; --            ; --                    ; --  ;
; pIopRsv18   ; Output   ; --            ; --            ; --                    ; --  ;
; pIopRsv19   ; Output   ; --            ; --            ; --                    ; --  ;
; pIopRsv20   ; Output   ; --            ; --            ; --                    ; --  ;
; pIopRsv21   ; Output   ; --            ; --            ; --                    ; --  ;
; pSltSltsl_n ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltSlts2_n ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltIorq_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltRd_n    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltWr_n    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[6]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[7]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[8]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[9]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[10] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[11] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[12] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[13] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[14] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltAdr[15] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltDat[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltDat[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltDat[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltDat[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltDat[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltDat[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltDat[6]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltDat[7]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltCs1_n   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltCs2_n   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltCs12_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltRfsh_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltWait_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltInt_n   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltM1_n    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltMerq_n  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltSw1     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSltSw2     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSd_Dt[1]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSd_Dt[2]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pUsbP1      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pUsbN1      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pUsbP2      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pUsbN2      ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pMemDat[0]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[1]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[2]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[3]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[4]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[5]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[6]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[7]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[8]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[9]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[10] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[11] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[12] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[13] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[14] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pMemDat[15] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pPs2Clk     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pPs2Dat     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[0]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[1]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[2]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[3]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[4]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyA[5]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[0]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[1]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[2]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[3]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[4]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pJoyB[5]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pSd_Dt[0]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; pSd_Dt[3]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VR[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VG[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_VB[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; pDac_SR[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; pExtClk                                                 ;                   ;         ;
; pSltClk                                                 ;                   ;         ;
; pDip[2]                                                 ;                   ;         ;
; pDip[3]                                                 ;                   ;         ;
; pDip[4]                                                 ;                   ;         ;
; pDip[5]                                                 ;                   ;         ;
; pDip[6]                                                 ;                   ;         ;
; pDip[7]                                                 ;                   ;         ;
; pClk21m                                                 ;                   ;         ;
; pDip[0]                                                 ;                   ;         ;
;      - vgaout:VGA0|HS~258                               ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1396                        ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1398                        ; 0                 ; ON      ;
;      - vgaout:VGA0|DIV3[1]                              ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1400                        ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1404                        ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1405                        ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1410                        ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1417                        ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1419                        ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1421                        ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1429                        ; 0                 ; ON      ;
;      - vgaout:VGA0|GCS~132                              ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1431                        ; 0                 ; ON      ;
;      - vgaout:VGA0|FADR~142                             ; 0                 ; ON      ;
;      - vgaout:VGA0|FCS~9279                             ; 0                 ; ON      ;
;      - vgaout:VGA0|FCS~9282                             ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1434                        ; 0                 ; ON      ;
;      - vgaout:VGA0|DIV3[0]                              ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1439                        ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1440                        ; 0                 ; ON      ;
;      - vgaout:VGA0|CLK                                  ; 0                 ; ON      ;
;      - vgaout:VGA0|RED~765                              ; 0                 ; ON      ;
;      - vgaout:VGA0|FCS~9308                             ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1443                        ; 0                 ; ON      ;
;      - vgaout:VGA0|VCS~79                               ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1444                        ; 0                 ; ON      ;
;      - HCLK                                             ; 0                 ; ON      ;
;      - vgaout:VGA0|process2~1446                        ; 0                 ; ON      ;
; pSltRst_n                                               ;                   ;         ;
; pDip[1]                                                 ;                   ;         ;
;      - vgaout:VGA0|RED~765                              ; 0                 ; ON      ;
; pSltSltsl_n                                             ;                   ;         ;
; pSltSlts2_n                                             ;                   ;         ;
; pSltIorq_n                                              ;                   ;         ;
; pSltRd_n                                                ;                   ;         ;
; pSltWr_n                                                ;                   ;         ;
; pSltAdr[0]                                              ;                   ;         ;
; pSltAdr[1]                                              ;                   ;         ;
; pSltAdr[2]                                              ;                   ;         ;
; pSltAdr[3]                                              ;                   ;         ;
; pSltAdr[4]                                              ;                   ;         ;
; pSltAdr[5]                                              ;                   ;         ;
; pSltAdr[6]                                              ;                   ;         ;
; pSltAdr[7]                                              ;                   ;         ;
; pSltAdr[8]                                              ;                   ;         ;
; pSltAdr[9]                                              ;                   ;         ;
; pSltAdr[10]                                             ;                   ;         ;
; pSltAdr[11]                                             ;                   ;         ;
; pSltAdr[12]                                             ;                   ;         ;
; pSltAdr[13]                                             ;                   ;         ;
; pSltAdr[14]                                             ;                   ;         ;
; pSltAdr[15]                                             ;                   ;         ;
; pSltDat[0]                                              ;                   ;         ;
; pSltDat[1]                                              ;                   ;         ;
; pSltDat[2]                                              ;                   ;         ;
; pSltDat[3]                                              ;                   ;         ;
; pSltDat[4]                                              ;                   ;         ;
; pSltDat[5]                                              ;                   ;         ;
; pSltDat[6]                                              ;                   ;         ;
; pSltDat[7]                                              ;                   ;         ;
; pSltCs1_n                                               ;                   ;         ;
; pSltCs2_n                                               ;                   ;         ;
; pSltCs12_n                                              ;                   ;         ;
; pSltRfsh_n                                              ;                   ;         ;
; pSltWait_n                                              ;                   ;         ;
; pSltInt_n                                               ;                   ;         ;
; pSltM1_n                                                ;                   ;         ;
; pSltMerq_n                                              ;                   ;         ;
; pSltSw1                                                 ;                   ;         ;
; pSltSw2                                                 ;                   ;         ;
; pSd_Dt[1]                                               ;                   ;         ;
; pSd_Dt[2]                                               ;                   ;         ;
; pUsbP1                                                  ;                   ;         ;
; pUsbN1                                                  ;                   ;         ;
; pUsbP2                                                  ;                   ;         ;
; pUsbN2                                                  ;                   ;         ;
; pMemDat[0]                                              ;                   ;         ;
;      - sdram:RAM0|DAO[0]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[0]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[0]                                ; 0                 ; ON      ;
;      - sdram:RAM0|BUF[0]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[16]                               ; 0                 ; ON      ;
; pMemDat[1]                                              ;                   ;         ;
;      - sdram:RAM0|DAO[1]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[1]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[1]                                ; 0                 ; ON      ;
;      - sdram:RAM0|BUF[1]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[17]                               ; 0                 ; ON      ;
; pMemDat[2]                                              ;                   ;         ;
;      - sdram:RAM0|DAO[2]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[2]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[2]                                ; 0                 ; ON      ;
;      - sdram:RAM0|BUF[2]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[18]                               ; 0                 ; ON      ;
; pMemDat[3]                                              ;                   ;         ;
;      - sdram:RAM0|DAO[3]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[3]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[3]                                ; 0                 ; ON      ;
;      - sdram:RAM0|BUF[3]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[19]                               ; 0                 ; ON      ;
; pMemDat[4]                                              ;                   ;         ;
;      - sdram:RAM0|DAO[4]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[4]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[4]                                ; 0                 ; ON      ;
;      - sdram:RAM0|BUF[4]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[20]                               ; 0                 ; ON      ;
; pMemDat[5]                                              ;                   ;         ;
;      - sdram:RAM0|DAO[5]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[5]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[5]                                ; 0                 ; ON      ;
;      - sdram:RAM0|BUF[5]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[21]                               ; 0                 ; ON      ;
; pMemDat[6]                                              ;                   ;         ;
;      - sdram:RAM0|DAO[6]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[6]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[6]                                ; 0                 ; ON      ;
;      - sdram:RAM0|BUF[6]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[22]                               ; 0                 ; ON      ;
; pMemDat[7]                                              ;                   ;         ;
;      - sdram:RAM0|DAO[7]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[7]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[7]                                ; 0                 ; ON      ;
;      - sdram:RAM0|BUF[7]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[23]                               ; 0                 ; ON      ;
; pMemDat[8]                                              ;                   ;         ;
;      - sdram:RAM0|DAO[0]                                ; 1                 ; ON      ;
;      - sdram:RAM0|DBO[0]                                ; 1                 ; ON      ;
;      - sdram:RAM0|DCO[8]                                ; 1                 ; ON      ;
;      - sdram:RAM0|DCO[24]                               ; 1                 ; ON      ;
; pMemDat[9]                                              ;                   ;         ;
;      - sdram:RAM0|DAO[1]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[1]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[9]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[25]                               ; 0                 ; ON      ;
; pMemDat[10]                                             ;                   ;         ;
;      - sdram:RAM0|DAO[2]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[2]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[10]                               ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[26]                               ; 0                 ; ON      ;
; pMemDat[11]                                             ;                   ;         ;
;      - sdram:RAM0|DAO[3]                                ; 1                 ; ON      ;
;      - sdram:RAM0|DBO[3]                                ; 1                 ; ON      ;
;      - sdram:RAM0|DCO[11]                               ; 1                 ; ON      ;
;      - sdram:RAM0|DCO[27]                               ; 1                 ; ON      ;
; pMemDat[12]                                             ;                   ;         ;
;      - sdram:RAM0|DAO[4]                                ; 1                 ; ON      ;
;      - sdram:RAM0|DBO[4]                                ; 1                 ; ON      ;
;      - sdram:RAM0|DCO[12]                               ; 1                 ; ON      ;
;      - sdram:RAM0|DCO[28]                               ; 1                 ; ON      ;
; pMemDat[13]                                             ;                   ;         ;
;      - sdram:RAM0|DAO[5]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[5]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[13]                               ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[29]                               ; 0                 ; ON      ;
; pMemDat[14]                                             ;                   ;         ;
;      - sdram:RAM0|DCO[14]                               ; 0                 ; ON      ;
;      - sdram:RAM0|DAO[6]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DBO[6]                                ; 0                 ; ON      ;
;      - sdram:RAM0|DCO[30]                               ; 0                 ; ON      ;
; pMemDat[15]                                             ;                   ;         ;
;      - sdram:RAM0|DCO[31]                               ; 1                 ; ON      ;
;      - sdram:RAM0|DCO[15]                               ; 1                 ; ON      ;
;      - sdram:RAM0|DAO[7]                                ; 1                 ; ON      ;
;      - sdram:RAM0|DBO[7]                                ; 1                 ; ON      ;
; pPs2Clk                                                 ;                   ;         ;
;      - i8255:PPI0|keymatrix:keys|ps2kb:PS2RCV|CKDT[0]   ; 0                 ; ON      ;
; pPs2Dat                                                 ;                   ;         ;
;      - i8255:PPI0|keymatrix:keys|ps2kb:PS2RCV|KEYDT[10] ; 0                 ; ON      ;
; pJoyA[0]                                                ;                   ;         ;
;      - DI~25907                                         ; 0                 ; ON      ;
; pJoyA[1]                                                ;                   ;         ;
;      - DI~25953                                         ; 1                 ; ON      ;
; pJoyA[2]                                                ;                   ;         ;
;      - DI~25808                                         ; 0                 ; ON      ;
; pJoyA[3]                                                ;                   ;         ;
;      - DI~25931                                         ; 0                 ; ON      ;
; pJoyA[4]                                                ;                   ;         ;
;      - DI~25871                                         ; 0                 ; ON      ;
; pJoyA[5]                                                ;                   ;         ;
;      - DI~25849                                         ; 1                 ; ON      ;
; pJoyB[0]                                                ;                   ;         ;
;      - DI~25907                                         ; 0                 ; ON      ;
; pJoyB[1]                                                ;                   ;         ;
;      - DI~25953                                         ; 0                 ; ON      ;
; pJoyB[2]                                                ;                   ;         ;
;      - DI~25808                                         ; 0                 ; ON      ;
; pJoyB[3]                                                ;                   ;         ;
;      - DI~25931                                         ; 0                 ; ON      ;
; pJoyB[4]                                                ;                   ;         ;
;      - DI~25950                                         ; 1                 ; ON      ;
; pJoyB[5]                                                ;                   ;         ;
; pSd_Dt[0]                                               ;                   ;         ;
;      - psio:PSIO0|MMCR[0]                               ; 0                 ; ON      ;
; pSd_Dt[3]                                               ;                   ;         ;
; pDac_VR[0]                                              ;                   ;         ;
; pDac_VR[1]                                              ;                   ;         ;
; pDac_VR[2]                                              ;                   ;         ;
; pDac_VR[3]                                              ;                   ;         ;
; pDac_VR[4]                                              ;                   ;         ;
; pDac_VR[5]                                              ;                   ;         ;
; pDac_VG[0]                                              ;                   ;         ;
; pDac_VG[1]                                              ;                   ;         ;
; pDac_VG[2]                                              ;                   ;         ;
; pDac_VG[3]                                              ;                   ;         ;
; pDac_VG[4]                                              ;                   ;         ;
; pDac_VG[5]                                              ;                   ;         ;
; pDac_VB[0]                                              ;                   ;         ;
; pDac_VB[1]                                              ;                   ;         ;
; pDac_VB[2]                                              ;                   ;         ;
; pDac_VB[3]                                              ;                   ;         ;
; pDac_VB[4]                                              ;                   ;         ;
; pDac_VB[5]                                              ;                   ;         ;
; pDac_SR[0]                                              ;                   ;         ;
; pDac_SR[1]                                              ;                   ;         ;
; pDac_SR[2]                                              ;                   ;         ;
; pDac_SR[3]                                              ;                   ;         ;
; pDac_SR[4]                                              ;                   ;         ;
; pDac_SR[5]                                              ;                   ;         ;
+---------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------------------------+--------+----------------------+------------------+
; Name                                                                                                                                  ; Location      ; Fan-Out ; Usage                                                  ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------------------------+--------+----------------------+------------------+
; DIV4[1]                                                                                                                               ; LC_X41_Y18_N0 ; 19      ; Clock                                                  ; yes    ; Global Clock         ; GCLK6            ;
; HCLK                                                                                                                                  ; LC_X22_Y16_N2 ; 17      ; Clock                                                  ; yes    ; Global Clock         ; GCLK4            ;
; RCOUNT[10]                                                                                                                            ; LC_X40_Y6_N1  ; 409     ; Async. clear, Async. load, Clock enable, Output enable ; no     ; --                   ; --               ;
; RCOUNT[9]~4052                                                                                                                        ; LC_X32_Y22_N0 ; 4       ; Clock enable                                           ; no     ; --                   ; --               ;
; RCOUNT[9]~4054                                                                                                                        ; LC_X40_Y19_N1 ; 12      ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|DI_Reg[0]~20296                                                                                                             ; LC_X17_Y16_N6 ; 16      ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|DI_Reg[0]~20333                                                                                                             ; LC_X11_Y9_N2  ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|DI_Reg[0]~20334                                                                                                             ; LC_X13_Y14_N3 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|DI_Reg[0]~20335                                                                                                             ; LC_X17_Y18_N9 ; 15      ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|BusAck                                                                                                               ; LC_X11_Y11_N6 ; 163     ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|Equal0~325                                                                                                           ; LC_X9_Y12_N8  ; 39      ; Sync. load                                             ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|Equal57~186                                                                                                          ; LC_X10_Y12_N6 ; 30      ; Sync. load                                             ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|Fp[6]~94                                                                                                             ; LC_X8_Y15_N7  ; 16      ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|ISet[1]                                                                                                              ; LC_X12_Y9_N8  ; 74      ; Sync. load                                             ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|IStatus[1]~421                                                                                                       ; LC_X13_Y8_N9  ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|I[7]~573                                                                                                             ; LC_X13_Y12_N4 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|MCycle[2]~626                                                                                                        ; LC_X9_Y12_N0  ; 6       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|Pre_XY_F_M[2]~537                                                                                                    ; LC_X11_Y10_N0 ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsH[0][4]~4233                                                                                        ; LC_X21_Y13_N9 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsH[1][4]~4232                                                                                        ; LC_X18_Y9_N3  ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsH[2][4]~4231                                                                                        ; LC_X21_Y13_N3 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsH[3][4]~4234                                                                                        ; LC_X16_Y10_N4 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsH[4][4]~4229                                                                                        ; LC_X21_Y13_N7 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsH[5][4]~4226                                                                                        ; LC_X18_Y9_N6  ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsH[6][4]~4228                                                                                        ; LC_X18_Y16_N8 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsH[7][4]~4230                                                                                        ; LC_X17_Y15_N5 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsL[0][0]~4247                                                                                        ; LC_X21_Y13_N0 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsL[1][0]~4246                                                                                        ; LC_X18_Y9_N7  ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsL[2][0]~4245                                                                                        ; LC_X17_Y8_N4  ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsL[3][0]~4248                                                                                        ; LC_X16_Y10_N9 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsL[4][0]~4243                                                                                        ; LC_X21_Y13_N6 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsL[5][0]~4240                                                                                        ; LC_X18_Y9_N8  ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsL[6][0]~4242                                                                                        ; LC_X16_Y10_N8 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|T80_Reg:Regs|RegsL[7][0]~4244                                                                                        ; LC_X16_Y10_N0 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|XY_State[1]~552                                                                                                      ; LC_X6_Y9_N2   ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|process0~723                                                                                                         ; LC_X10_Y9_N6  ; 105     ; Sync. clear, Sync. load                                ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|process0~725                                                                                                         ; LC_X8_Y18_N6  ; 13      ; Sync. load                                             ; no     ; --                   ; --               ;
; T80s:CPU0|T80:u0|process7~282                                                                                                         ; LC_X10_Y12_N5 ; 38      ; Clock enable, Sync. clear, Sync. load                  ; no     ; --                   ; --               ;
; ckgen:CGEN0|CK                                                                                                                        ; LC_X24_Y13_N4 ; 1198    ; Clock                                                  ; yes    ; Global Clock         ; GCLK5            ;
; ckgen:CGEN0|DIV3[1]                                                                                                                   ; LC_X24_Y13_N5 ; 3       ; Clock                                                  ; no     ; --                   ; --               ;
; i8253:PIT0|RD2                                                                                                                        ; LC_X27_Y14_N7 ; 2       ; Clock                                                  ; no     ; --                   ; --               ;
; i8253:PIT0|WRM0~11                                                                                                                    ; LC_X27_Y12_N0 ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|WRM1~28                                                                                                                    ; LC_X28_Y9_N8  ; 6       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|WRM2~48                                                                                                                    ; LC_X27_Y12_N7 ; 5       ; Async. load                                            ; no     ; --                   ; --               ;
; i8253:PIT0|counter0:CTR0|CREG[1]~8774                                                                                                 ; LC_X27_Y10_N8 ; 16      ; Sync. load                                             ; no     ; --                   ; --               ;
; i8253:PIT0|counter0:CTR0|CREG[1]~8777                                                                                                 ; LC_X27_Y10_N6 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|counter0:CTR0|CREG[1]~8779                                                                                                 ; LC_X27_Y12_N6 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|counter0:CTR0|CREG[1]~8781                                                                                                 ; LC_X28_Y13_N9 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|counter0:CTR0|CREG[1]~8782                                                                                                 ; LC_X27_Y11_N3 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|counter0:CTR0|CREG[1]~8783                                                                                                 ; LC_X28_Y9_N4  ; 16      ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|counter0:CTR0|CREG[1]~8785                                                                                                 ; LC_X28_Y9_N5  ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|counter0:CTR0|CREG[1]~8787                                                                                                 ; LC_X28_Y9_N9  ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|counter1:CTR1|Equal3~160                                                                                                   ; LC_X29_Y9_N0  ; 18      ; Sync. load                                             ; no     ; --                   ; --               ;
; i8253:PIT0|counter1:CTR1|PO                                                                                                           ; LC_X29_Y8_N8  ; 18      ; Clock                                                  ; yes    ; Global Clock         ; GCLK7            ;
; i8253:PIT0|counter2:CTR2|CD[8]~642                                                                                                    ; LC_X27_Y11_N4 ; 16      ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|counter2:CTR2|CREG[3]~714                                                                                                  ; LC_X27_Y12_N1 ; 15      ; Clock enable                                           ; no     ; --                   ; --               ;
; i8253:PIT0|counter2:CTR2|LEN                                                                                                          ; LC_X28_Y10_N2 ; 19      ; Async. clear, Async. load                              ; no     ; --                   ; --               ;
; i8253:PIT0|counter2:CTR2|RL[0]~3403                                                                                                   ; LC_X27_Y11_N9 ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8255:PPI0|PA[0]~3444                                                                                                                 ; LC_X28_Y14_N5 ; 5       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8255:PPI0|PA[7]                                                                                                                      ; LC_X36_Y19_N8 ; 5       ; Async. clear                                           ; no     ; --                   ; --               ;
; i8255:PPI0|keymatrix:keys|KEY_C~182                                                                                                   ; LC_X41_Y18_N5 ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8255:PPI0|keymatrix:keys|ps2kb:PS2RCV|DATA[7]~557                                                                                    ; LC_X41_Y18_N1 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; i8255:PPI0|keymatrix:keys|ps2kb:PS2RCV|KEYDT[10]~3909                                                                                 ; LC_X42_Y19_N7 ; 9       ; Clock enable                                           ; no     ; --                   ; --               ;
; ls367:GPIO0|TEMPO                                                                                                                     ; LC_X35_Y19_N8 ; 7       ; Clock                                                  ; no     ; --                   ; --               ;
; memsel:DEC0|CGSEL[1]~176                                                                                                              ; LC_X26_Y15_N2 ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; pClk21m                                                                                                                               ; PIN_28        ; 53      ; Clock                                                  ; yes    ; Global Clock         ; GCLK2            ;
; pDip[0]                                                                                                                               ; PIN_53        ; 29      ; Clock enable                                           ; no     ; --                   ; --               ;
; pSltRst_n                                                                                                                             ; PIN_153       ; 11      ; Async. clear                                           ; no     ; --                   ; --               ;
; pcg:PCG0|BUFD[7]~539                                                                                                                  ; LC_X28_Y14_N7 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; pcg:PCG0|CNTL[0]~562                                                                                                                  ; LC_X28_Y14_N2 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; pcg:PCG0|TMPA[0]~554                                                                                                                  ; LC_X28_Y14_N6 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; pll25:PLL0|altpll:altpll_component|_clk1                                                                                              ; PLL_1         ; 173     ; Clock                                                  ; yes    ; Global Clock         ; GCLK0            ;
; psio:PSIO0|ARST                                                                                                                       ; LC_X32_Y16_N5 ; 456     ; Async. clear                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|io_reg_file:IORegs_Inst|rampz_write~0                                                                        ; LC_X36_Y12_N4 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|io_reg_file:IORegs_Inst|sph_write~1                                                                          ; LC_X36_Y15_N4 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|io_reg_file:IORegs_Inst|spl_write~1                                                                          ; LC_X39_Y14_N4 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|DataMemoryWrite~82                                                            ; LC_X39_Y14_N3 ; 10      ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|iowe                                                                          ; LC_X38_Y13_N6 ; 45      ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|irq_start                                                                     ; LC_X38_Y10_N4 ; 18      ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|latcht_rd_adr~3                                                               ; LC_X39_Y14_N0 ; 5       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|pc_high[3]                                                                    ; LC_X37_Y7_N9  ; 39      ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|pc_high_en~24                                                                 ; LC_X37_Y8_N5  ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|pc_low_en~1                                                                   ; LC_X37_Y8_N6  ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|program_counter_in~13398                                                      ; LC_X38_Y10_N9 ; 16      ; Sync. load                                             ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|program_counter_in~83                                                         ; LC_X36_Y11_N8 ; 32      ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|ramadr_reg_en~123                                                             ; LC_X39_Y14_N7 ; 18      ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|ramadr_reg_in~2686                                                            ; LC_X38_Y11_N7 ; 11      ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|ramadr_reg_in~2687                                                            ; LC_X31_Y13_N4 ; 17      ; Sync. load                                             ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~475                                                                                ; LC_X46_Y12_N8 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~477                                                                                ; LC_X46_Y12_N6 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~479                                                                                ; LC_X46_Y12_N1 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~481                                                                                ; LC_X46_Y12_N2 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~483                                                                                ; LC_X45_Y11_N1 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~485                                                                                ; LC_X45_Y11_N5 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~487                                                                                ; LC_X45_Y11_N3 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~489                                                                                ; LC_X45_Y11_N2 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~491                                                                                ; LC_X45_Y11_N7 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~493                                                                                ; LC_X46_Y11_N6 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~495                                                                                ; LC_X46_Y11_N8 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~497                                                                                ; LC_X46_Y11_N2 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~499                                                                                ; LC_X46_Y11_N7 ; 8       ; Sync. load                                             ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~501                                                                                ; LC_X45_Y12_N4 ; 8       ; Sync. load                                             ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~503                                                                                ; LC_X46_Y11_N1 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~505                                                                                ; LC_X46_Y12_N9 ; 8       ; Sync. load                                             ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~506                                                                                ; LC_X46_Y12_N7 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~507                                                                                ; LC_X45_Y11_N0 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~508                                                                                ; LC_X46_Y11_N5 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~509                                                                                ; LC_X46_Y11_N0 ; 8       ; Sync. load                                             ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~510                                                                                ; LC_X45_Y11_N4 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~511                                                                                ; LC_X46_Y12_N0 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~512                                                                                ; LC_X45_Y11_N9 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~513                                                                                ; LC_X45_Y12_N6 ; 8       ; Sync. load                                             ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~514                                                                                ; LC_X46_Y12_N3 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~515                                                                                ; LC_X45_Y11_N8 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~516                                                                                ; LC_X46_Y11_N9 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~517                                                                                ; LC_X46_Y11_N3 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~518                                                                                ; LC_X45_Y11_N6 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~519                                                                                ; LC_X46_Y12_N4 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~520                                                                                ; LC_X46_Y11_N4 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|AVR_Core:CPU1|reg_file:GPRF_Inst|Equal0~521                                                                                ; LC_X46_Y12_N5 ; 8       ; Sync. load                                             ; no     ; --                   ; --               ;
; psio:PSIO0|Add0~236                                                                                                                   ; LC_X30_Y21_N6 ; 4       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|EPCCK                                                                                                                      ; LC_X29_Y22_N4 ; 1       ; Clock                                                  ; no     ; --                   ; --               ;
; psio:PSIO0|EPCR[0]~572                                                                                                                ; LC_X32_Y23_N7 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|EPWD[0]~3467                                                                                                               ; LC_X30_Y18_N1 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|FDINT[0]~1090                                                                                                              ; LC_X30_Y18_N4 ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|FDRD[7]~721                                                                                                                ; LC_X35_Y14_N9 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|FDSTS[7]~637                                                                                                               ; LC_X32_Y18_N9 ; 7       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|MMCR[0]~559                                                                                                                ; LC_X32_Y22_N1 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|MMWD[7]~3512                                                                                                               ; LC_X30_Y18_N0 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|P1O[7]                                                                                                                     ; LC_X35_Y14_N8 ; 206     ; Async. clear                                           ; no     ; --                   ; --               ;
; psio:PSIO0|P1O[7]~1056                                                                                                                ; LC_X35_Y14_N3 ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|PAGE[0]~640                                                                                                                ; LC_X31_Y18_N6 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|avrrom:SubROM|dpram8k:RAM1|altsyncram:altsyncram_component|altsyncram_9hh1:auto_generated|decode_fga:decode2|eq_node[0]~21 ; LC_X25_Y13_N0 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|avrrom:SubROM|dpram8k:RAM1|altsyncram:altsyncram_component|altsyncram_9hh1:auto_generated|decode_fga:decode2|eq_node[1]~20 ; LC_X25_Y13_N4 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|avrrom:SubROM|dpram8k:RAM2|altsyncram:altsyncram_component|altsyncram_9hh1:auto_generated|decode_fga:decode2|eq_node[0]~17 ; LC_X25_Y13_N6 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|avrrom:SubROM|dpram8k:RAM2|altsyncram:altsyncram_component|altsyncram_9hh1:auto_generated|decode_fga:decode2|eq_node[1]~18 ; LC_X31_Y12_N0 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; psio:PSIO0|process4~0                                                                                                                 ; LC_X40_Y18_N8 ; 14      ; Sync. clear                                            ; no     ; --                   ; --               ;
; psio:PSIO0|process4~204                                                                                                               ; LC_X41_Y19_N7 ; 13      ; Sync. load                                             ; no     ; --                   ; --               ;
; sdram:RAM0|BUF[0]~3532                                                                                                                ; LC_X27_Y20_N2 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; sdram:RAM0|DAIR[0]~3402                                                                                                               ; LC_X26_Y18_N2 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; sdram:RAM0|DAO[0]~1878                                                                                                                ; LC_X26_Y20_N6 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; sdram:RAM0|DBIR[0]~3402                                                                                                               ; LC_X25_Y13_N2 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; sdram:RAM0|DBO[0]~656                                                                                                                 ; LC_X26_Y20_N3 ; 8       ; Clock enable                                           ; no     ; --                   ; --               ;
; sdram:RAM0|DCO[14]~4991                                                                                                               ; LC_X27_Y22_N4 ; 16      ; Clock enable                                           ; no     ; --                   ; --               ;
; sdram:RAM0|DCO[29]~4990                                                                                                               ; LC_X26_Y20_N0 ; 16      ; Clock enable                                           ; no     ; --                   ; --               ;
; sdram:RAM0|MDOE                                                                                                                       ; LC_X29_Y24_N6 ; 17      ; Output enable                                          ; no     ; --                   ; --               ;
; sdram:RAM0|SEQ.idle                                                                                                                   ; LC_X29_Y23_N0 ; 21      ; Sync. clear                                            ; no     ; --                   ; --               ;
; sdram:RAM0|SEQ.res                                                                                                                    ; LC_X28_Y22_N0 ; 30      ; Clock enable, Sync. load                               ; no     ; --                   ; --               ;
; sdram:RAM0|SEQCNT[6]~954                                                                                                              ; LC_X27_Y23_N9 ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; sdram:RAM0|WAITB                                                                                                                      ; LC_X31_Y13_N4 ; 32      ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|BWEN                                                                                                                      ; LC_X18_Y21_N1 ; 1       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|CLK                                                                                                                       ; LC_X22_Y17_N8 ; 204     ; Clock                                                  ; yes    ; Global Clock         ; GCLK3            ;
; vgaout:VGA0|CSEL~14                                                                                                                   ; LC_X22_Y21_N1 ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|DCODE[5]~79                                                                                                               ; LC_X22_Y21_N8 ; 16      ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|DIV3[1]                                                                                                                   ; LC_X22_Y21_N5 ; 64      ; Clock enable, Sync. clear                              ; no     ; --                   ; --               ;
; vgaout:VGA0|DSP2EN~3376                                                                                                               ; LC_X18_Y17_N5 ; 2       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|Equal26~35                                                                                                                ; LC_X16_Y21_N9 ; 9       ; Sync. clear                                            ; no     ; --                   ; --               ;
; vgaout:VGA0|Equal48~137                                                                                                               ; LC_X26_Y16_N3 ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|Equal48~138                                                                                                               ; LC_X26_Y16_N6 ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|Equal48~139                                                                                                               ; LC_X26_Y16_N5 ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|Equal48~140                                                                                                               ; LC_X26_Y16_N2 ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|Equal48~141                                                                                                               ; LC_X26_Y9_N6  ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|Equal48~142                                                                                                               ; LC_X26_Y9_N4  ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|Equal48~143                                                                                                               ; LC_X26_Y9_N5  ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|Equal48~144                                                                                                               ; LC_X27_Y13_N1 ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|FCS~9298                                                                                                                  ; LC_X22_Y21_N2 ; 10      ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|FCS~9311                                                                                                                  ; LC_X22_Y21_N7 ; 6       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|FCS~9312                                                                                                                  ; LC_X16_Y21_N3 ; 6       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|FCS~9313                                                                                                                  ; LC_X22_Y21_N6 ; 14      ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|HS                                                                                                                        ; LC_X21_Y7_N6  ; 10      ; Clock                                                  ; no     ; --                   ; --               ;
; vgaout:VGA0|PCGD2[7]~3643                                                                                                             ; LC_X22_Y21_N9 ; 24      ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|VCOUNT[4]~618                                                                                                             ; LC_X16_Y21_N5 ; 10      ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|process2~1429                                                                                                             ; LC_X17_Y22_N9 ; 29      ; Sync. clear, Sync. load                                ; no     ; --                   ; --               ;
; vgaout:VGA0|process2~1442                                                                                                             ; LC_X21_Y20_N6 ; 12      ; Sync. clear                                            ; no     ; --                   ; --               ;
; vgaout:VGA0|process2~1447                                                                                                             ; LC_X16_Y21_N0 ; 13      ; Sync. load                                             ; no     ; --                   ; --               ;
; vgaout:VGA0|vencode:VENC|ivideoB[5]~64                                                                                                ; LC_X21_Y7_N9  ; 3       ; Clock enable                                           ; no     ; --                   ; --               ;
; vgaout:VGA0|vencode:VENC|process0~6                                                                                                   ; LC_X22_Y16_N6 ; 14      ; Sync. clear                                            ; no     ; --                   ; --               ;
; vgaout:VGA0|vencode:VENC|process0~7                                                                                                   ; LC_X21_Y4_N4  ; 11      ; Sync. load                                             ; no     ; --                   ; --               ;
; vgaout:VGA0|vencode:VENC|process0~8                                                                                                   ; LC_X21_Y3_N5  ; 11      ; Sync. clear                                            ; no     ; --                   ; --               ;
; vgaout:VGA0|vencode:VENC|process0~9                                                                                                   ; LC_X21_Y7_N4  ; 15      ; Sync. clear                                            ; no     ; --                   ; --               ;
; vgaout:VGA0|vencode:VENC|window_c                                                                                                     ; LC_X21_Y4_N1  ; 6       ; Sync. clear                                            ; no     ; --                   ; --               ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                  ;
+------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                     ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------------------------+---------------+---------+----------------------+------------------+
; DIV4[1]                                  ; LC_X41_Y18_N0 ; 19      ; Global Clock         ; GCLK6            ;
; HCLK                                     ; LC_X22_Y16_N2 ; 17      ; Global Clock         ; GCLK4            ;
; ckgen:CGEN0|CK                           ; LC_X24_Y13_N4 ; 1198    ; Global Clock         ; GCLK5            ;
; i8253:PIT0|counter1:CTR1|PO              ; LC_X29_Y8_N8  ; 18      ; Global Clock         ; GCLK7            ;
; pClk21m                                  ; PIN_28        ; 53      ; Global Clock         ; GCLK2            ;
; pll25:PLL0|altpll:altpll_component|_clk0 ; PLL_1         ; 1       ; Global Clock         ; GCLK1            ;
; pll25:PLL0|altpll:altpll_component|_clk1 ; PLL_1         ; 173     ; Global Clock         ; GCLK0            ;
; vgaout:VGA0|CLK                          ; LC_X22_Y17_N8 ; 204     ; Global Clock         ; GCLK3            ;
+------------------------------------------+---------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                      ;
+----------------------------------------------------------------------------+---------+
; Name                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------+---------+
; psio:PSIO0|ARST                                                            ; 456     ;
; RCOUNT[10]                                                                 ; 410     ;
; psio:PSIO0|P1O[7]                                                          ; 206     ;
; T80s:CPU0|T80:u0|IR[3]                                                     ; 168     ;
; T80s:CPU0|T80:u0|BusAck                                                    ; 163     ;
; T80s:CPU0|T80:u0|IR[5]                                                     ; 162     ;
; T80s:CPU0|T80:u0|IR[0]                                                     ; 156     ;
; T80s:CPU0|T80:u0|IR[2]                                                     ; 152     ;
; T80s:CPU0|T80:u0|IR[1]                                                     ; 147     ;
; T80s:CPU0|T80:u0|IR[7]                                                     ; 144     ;
; T80s:CPU0|T80:u0|IR[4]                                                     ; 140     ;
; T80s:CPU0|T80:u0|IR[6]                                                     ; 113     ;
; T80s:CPU0|T80:u0|process0~723                                              ; 105     ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|reg_rd_adr[4]~3896 ; 76      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|reg_rd_adr[3]~3892 ; 76      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|reg_rd_adr[1]~3886 ; 76      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|reg_rd_adr[2]~3882 ; 76      ;
; T80s:CPU0|T80:u0|MCycle[1]                                                 ; 74      ;
; T80s:CPU0|T80:u0|MCycle[0]                                                 ; 74      ;
; T80s:CPU0|T80:u0|ISet[1]                                                   ; 74      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|reg_rd_adr[0]~3900 ; 72      ;
; T80s:CPU0|T80:u0|ALU_Op_r[1]                                               ; 70      ;
; T80s:CPU0|T80:u0|ALU_Op_r[0]                                               ; 70      ;
; i8255:PPI0|keymatrix:keys|FLGF0                                            ; 70      ;
; T80s:CPU0|T80:u0|MCycle[2]                                                 ; 70      ;
; vgaout:VGA0|DIV3[1]                                                        ; 64      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|reg_rr_adr[3]~1308 ; 60      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|reg_rr_adr[4]~1305 ; 60      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|reg_rr_adr[1]~1302 ; 60      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|reg_rr_adr[2]~1299 ; 60      ;
; A16[1]                                                                     ; 60      ;
; T80s:CPU0|T80:u0|T80_MCode:mcode|Mux146~391                                ; 57      ;
; T80s:CPU0|T80:u0|RegAddrA[1]~883                                           ; 52      ;
; T80s:CPU0|T80:u0|RegAddrA[0]~879                                           ; 52      ;
; A16[0]                                                                     ; 52      ;
; T80s:CPU0|T80:u0|ALU_Op_r[2]                                               ; 50      ;
; T80s:CPU0|T80:u0|RegAddrB[1]~158                                           ; 48      ;
; T80s:CPU0|T80:u0|RegAddrB[0]~157                                           ; 48      ;
; T80s:CPU0|T80:u0|RegAddrC[1]                                               ; 48      ;
; T80s:CPU0|T80:u0|RegAddrC[0]                                               ; 48      ;
; T80s:CPU0|T80:u0|RegAddrC[2]                                               ; 47      ;
; T80s:CPU0|T80:u0|ISet[0]                                                   ; 47      ;
; sdram:RAM0|PA                                                              ; 47      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|nop_insert_st~148  ; 46      ;
; T80s:CPU0|T80:u0|T80_MCode:mcode|Mux146~396                                ; 45      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|iowe               ; 45      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|nop_insert_st~150  ; 45      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|adr[2]~1624        ; 44      ;
; T80s:CPU0|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~2059                       ; 42      ;
; psio:PSIO0|AVR_Core:CPU1|pm_fetch_dec:pm_fetch_dec_Inst|pc_low[6]          ; 40      ;
+----------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                  ; Location                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; psio:PSIO0|avrrom:SubROM|dpram8k:RAM1|altsyncram:altsyncram_component|altsyncram_9hh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 4096                        ; 16                          ; 65536               ; 16   ; None                                 ; M4K_X33_Y17, M4K_X33_Y13, M4K_X33_Y11, M4K_X33_Y6, M4K_X19_Y11, M4K_X19_Y13, M4K_X33_Y10, M4K_X33_Y9, M4K_X19_Y17, M4K_X19_Y9, M4K_X19_Y15, M4K_X19_Y14, M4K_X33_Y18, M4K_X33_Y14, M4K_X19_Y18, M4K_X19_Y16 ;
; psio:PSIO0|avrrom:SubROM|dpram8k:RAM2|altsyncram:altsyncram_component|altsyncram_9hh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 4096                        ; 16                          ; 65536               ; 16   ; None                                 ; M4K_X33_Y20, M4K_X33_Y21, M4K_X33_Y7, M4K_X33_Y19, M4K_X19_Y10, M4K_X19_Y12, M4K_X33_Y8, M4K_X33_Y12, M4K_X19_Y8, M4K_X19_Y19, M4K_X33_Y23, M4K_X19_Y20, M4K_X33_Y22, M4K_X33_Y15, M4K_X19_Y23, M4K_X19_Y21 ;
; psio:PSIO0|avrrom:SubROM|rom:ROM1|altsyncram:altsyncram_component|altsyncram_3361:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; C:/develop/mz700/avr/Core/mzctrl.hex ; M4K_X33_Y16                                                                                                                                                                                                 ;
; vgaout:VGA0|dpram05k:bufram|altsyncram:altsyncram_component|altsyncram_5vn1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; test32.hex                           ; M4K_X19_Y22                                                                                                                                                                                                 ;
; vgaout:VGA0|vencode:VENC|altsyncram:Mux3_rtl_0|altsyncram_41u:auto_generated|ALTSYNCRAM                         ; AUTO ; ROM              ; Single Clock ; 32           ; 4            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128   ; 32                          ; 4                           ; --                          ; --                          ; 128                 ; 1    ; mz7000.rtl.mif                       ; M4K_X19_Y4                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; C4s                        ; 7,573 / 30,600 ( 25 % )  ;
; Direct links               ; 645 / 43,552 ( 1 % )     ;
; Global clocks              ; 8 / 8 ( 100 % )          ;
; LAB clocks                 ; 89 / 312 ( 29 % )        ;
; LUT chains                 ; 342 / 10,854 ( 3 % )     ;
; Local interconnects        ; 11,171 / 43,552 ( 26 % ) ;
; M4K buffers                ; 108 / 1,872 ( 6 % )      ;
; R4s                        ; 7,282 / 28,560 ( 25 % )  ;
+----------------------------+--------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.95) ; Number of LABs  (Total = 654) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 30                            ;
; 2                                          ; 7                             ;
; 3                                          ; 7                             ;
; 4                                          ; 2                             ;
; 5                                          ; 7                             ;
; 6                                          ; 20                            ;
; 7                                          ; 22                            ;
; 8                                          ; 35                            ;
; 9                                          ; 51                            ;
; 10                                         ; 473                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.60) ; Number of LABs  (Total = 654) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 251                           ;
; 1 Async. load                      ; 8                             ;
; 1 Clock                            ; 386                           ;
; 1 Clock enable                     ; 185                           ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 57                            ;
; 2 Async. clears                    ; 6                             ;
; 2 Clock enables                    ; 111                           ;
; 2 Clocks                           ; 29                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.69) ; Number of LABs  (Total = 654) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 30                            ;
; 2                                           ; 6                             ;
; 3                                           ; 8                             ;
; 4                                           ; 2                             ;
; 5                                           ; 5                             ;
; 6                                           ; 11                            ;
; 7                                           ; 8                             ;
; 8                                           ; 23                            ;
; 9                                           ; 43                            ;
; 10                                          ; 383                           ;
; 11                                          ; 57                            ;
; 12                                          ; 34                            ;
; 13                                          ; 10                            ;
; 14                                          ; 12                            ;
; 15                                          ; 6                             ;
; 16                                          ; 3                             ;
; 17                                          ; 4                             ;
; 18                                          ; 2                             ;
; 19                                          ; 2                             ;
; 20                                          ; 5                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.51) ; Number of LABs  (Total = 654) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 37                            ;
; 2                                               ; 21                            ;
; 3                                               ; 42                            ;
; 4                                               ; 68                            ;
; 5                                               ; 81                            ;
; 6                                               ; 96                            ;
; 7                                               ; 58                            ;
; 8                                               ; 70                            ;
; 9                                               ; 70                            ;
; 10                                              ; 76                            ;
; 11                                              ; 11                            ;
; 12                                              ; 10                            ;
; 13                                              ; 3                             ;
; 14                                              ; 5                             ;
; 15                                              ; 4                             ;
; 16                                              ; 1                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.43) ; Number of LABs  (Total = 654) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 8                             ;
; 3                                            ; 11                            ;
; 4                                            ; 15                            ;
; 5                                            ; 7                             ;
; 6                                            ; 11                            ;
; 7                                            ; 10                            ;
; 8                                            ; 17                            ;
; 9                                            ; 15                            ;
; 10                                           ; 19                            ;
; 11                                           ; 23                            ;
; 12                                           ; 29                            ;
; 13                                           ; 35                            ;
; 14                                           ; 48                            ;
; 15                                           ; 37                            ;
; 16                                           ; 34                            ;
; 17                                           ; 41                            ;
; 18                                           ; 42                            ;
; 19                                           ; 60                            ;
; 20                                           ; 87                            ;
; 21                                           ; 100                           ;
; 22                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                       ;
+--------------------------------------------------------------------------------+----------------------------+
; Name                                                                           ; Value                      ;
+--------------------------------------------------------------------------------+----------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff                         ;
; Mid Wire Use - Fit Attempt 1                                                   ; 34                         ;
; Mid Slack - Fit Attempt 1                                                      ; 1000                       ;
; Internal Atom Count - Fit Attempt 1                                            ; 5851                       ;
; LE/ALM Count - Fit Attempt 1                                                   ; 5851                       ;
; LAB Count - Fit Attempt 1                                                      ; 654                        ;
; Outputs per Lab - Fit Attempt 1                                                ; 6.584                      ;
; Inputs per LAB - Fit Attempt 1                                                 ; 14.884                     ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.694                      ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:642;1:11;2:1             ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:312;1:175;2:167          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:260;1:91;2:189;3:110;4:4 ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:261;1:92;2:188;3:109;4:4 ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:260;1:91;2:189;3:110;4:4 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:261;1:92;2:188;3:109;4:4 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:374;1:267;2:13           ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:653;2:1                  ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:308;1:298;2:46;3:2       ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:238;1:376;2:40           ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:239;1:215;2:200          ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:645;1:9                  ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:239;1:359;2:56           ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:402;1:252                ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:35;1:619                 ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:608;1:46                 ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:654                      ;
; LEs in Chains - Fit Attempt 1                                                  ; 553                        ;
; LEs in Long Chains - Fit Attempt 1                                             ; 357                        ;
; LABs with Chains - Fit Attempt 1                                               ; 72                         ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                          ;
; Time - Fit Attempt 1                                                           ; 1                          ;
+--------------------------------------------------------------------------------+----------------------------+


+--------------------------------------------+
; Advanced Data - Placement                  ;
+------------------------------------+-------+
; Name                               ; Value ;
+------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1   ; ff    ;
; Auto Fit Point 2 - Fit Attempt 1   ; ff    ;
; Early Wire Use - Fit Attempt 1     ; 15    ;
; Early Slack - Fit Attempt 1        ; 1000  ;
; Auto Fit Point 4 - Fit Attempt 1   ; ff    ;
; Auto Fit Point 5 - Fit Attempt 1   ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1   ; ff    ;
; Mid Wire Use - Fit Attempt 1       ; 25    ;
; Mid Slack - Fit Attempt 1          ; 1000  ;
; Auto Fit Point 5 - Fit Attempt 1   ; ff    ;
; Late Wire Use - Fit Attempt 1      ; 28    ;
; Late Slack - Fit Attempt 1         ; 1000  ;
; Peak Regional Wire - Fit Attempt 1 ; 0.000 ;
; Auto Fit Point 6 - Fit Attempt 1   ; ff    ;
; Time - Fit Attempt 1               ; 9     ;
+------------------------------------+-------+


+--------------------------------------------+
; Advanced Data - Routing                    ;
+------------------------------------+-------+
; Name                               ; Value ;
+------------------------------------+-------+
; Early Slack - Fit Attempt 1        ; 1000  ;
; Early Wire Use - Fit Attempt 1     ; 26    ;
; Peak Regional Wire - Fit Attempt 1 ; 37    ;
; Late Wire Use - Fit Attempt 1      ; 27    ;
; Time - Fit Attempt 1               ; 9     ;
+------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.1 Build 178 06/25/2007 Service Pack 1.13 SJ Web Edition
    Info: Processing started: Thu Aug 16 08:44:36 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off mz700 -c mz700
Info: Selected device EP1C12Q240C8 for design "mz700"
Info: Implementing parameter values for PLL "pll25:PLL0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 7, clock division of 6, and phase shift of 0 degrees (0 ps) for pll25:PLL0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for pll25:PLL0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for pll25:PLL0|altpll:altpll_component|_extclk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "pClk21m" to use global clock
    Info: Promoted signal "pll25:PLL0|altpll:altpll_component|_clk1" to use global clock (user assigned)
    Info: Promoted signal "pll25:PLL0|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal "ckgen:CGEN0|CK" to use Global clock
    Info: Destination "ckgen:CGEN0|CK" may be non-global or may not use global clock
    Info: Destination "sdram:RAM0|CSBii" may be non-global or may not use global clock
Info: Automatically promoted signal "vgaout:VGA0|CLK" to use Global clock
Info: Automatically promoted some destinations of signal "DIV4[1]" to use Global clock
    Info: Destination "DIV4[1]" may be non-global or may not use global clock
Info: Automatically promoted signal "HCLK" to use Global clock
Info: Automatically promoted some destinations of signal "i8253:PIT0|counter1:CTR1|PO" to use Global clock
    Info: Destination "i8253:PIT0|counter1:CTR1|PO" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:01
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:09
Info: Fitter routing operations beginning
Info: Average interconnect usage is 23% of the available device resources. Peak interconnect usage is 37%
    Info: The peak interconnect region extends from location X10_Y14 to location X20_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:09
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 85 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin pSltSltsl_n has a permanently disabled output enable
    Info: Pin pSltSlts2_n has a permanently disabled output enable
    Info: Pin pSltIorq_n has a permanently disabled output enable
    Info: Pin pSltRd_n has a permanently disabled output enable
    Info: Pin pSltWr_n has a permanently disabled output enable
    Info: Pin pSltAdr[0] has a permanently disabled output enable
    Info: Pin pSltAdr[1] has a permanently disabled output enable
    Info: Pin pSltAdr[2] has a permanently disabled output enable
    Info: Pin pSltAdr[3] has a permanently disabled output enable
    Info: Pin pSltAdr[4] has a permanently disabled output enable
    Info: Pin pSltAdr[5] has a permanently disabled output enable
    Info: Pin pSltAdr[6] has a permanently disabled output enable
    Info: Pin pSltAdr[7] has a permanently disabled output enable
    Info: Pin pSltAdr[8] has a permanently disabled output enable
    Info: Pin pSltAdr[9] has a permanently disabled output enable
    Info: Pin pSltAdr[10] has a permanently disabled output enable
    Info: Pin pSltAdr[11] has a permanently disabled output enable
    Info: Pin pSltAdr[12] has a permanently disabled output enable
    Info: Pin pSltAdr[13] has a permanently disabled output enable
    Info: Pin pSltAdr[14] has a permanently disabled output enable
    Info: Pin pSltAdr[15] has a permanently disabled output enable
    Info: Pin pSltDat[0] has a permanently disabled output enable
    Info: Pin pSltDat[1] has a permanently disabled output enable
    Info: Pin pSltDat[2] has a permanently disabled output enable
    Info: Pin pSltDat[3] has a permanently disabled output enable
    Info: Pin pSltDat[4] has a permanently disabled output enable
    Info: Pin pSltDat[5] has a permanently disabled output enable
    Info: Pin pSltDat[6] has a permanently disabled output enable
    Info: Pin pSltDat[7] has a permanently disabled output enable
    Info: Pin pSltCs1_n has a permanently disabled output enable
    Info: Pin pSltCs2_n has a permanently disabled output enable
    Info: Pin pSltCs12_n has a permanently disabled output enable
    Info: Pin pSltRfsh_n has a permanently disabled output enable
    Info: Pin pSltWait_n has a permanently disabled output enable
    Info: Pin pSltInt_n has a permanently disabled output enable
    Info: Pin pSltM1_n has a permanently disabled output enable
    Info: Pin pSltMerq_n has a permanently disabled output enable
    Info: Pin pSltSw1 has a permanently disabled output enable
    Info: Pin pSltSw2 has a permanently disabled output enable
    Info: Pin pSd_Dt[1] has a permanently disabled output enable
    Info: Pin pSd_Dt[2] has a permanently disabled output enable
    Info: Pin pUsbP1 has a permanently disabled output enable
    Info: Pin pUsbN1 has a permanently disabled output enable
    Info: Pin pUsbP2 has a permanently disabled output enable
    Info: Pin pUsbN2 has a permanently disabled output enable
    Info: Pin pPs2Clk has a permanently disabled output enable
    Info: Pin pPs2Dat has a permanently disabled output enable
    Info: Pin pJoyA[0] has a permanently disabled output enable
    Info: Pin pJoyA[1] has a permanently disabled output enable
    Info: Pin pJoyA[2] has a permanently disabled output enable
    Info: Pin pJoyA[3] has a permanently disabled output enable
    Info: Pin pJoyA[4] has a permanently disabled output enable
    Info: Pin pJoyA[5] has a permanently disabled output enable
    Info: Pin pJoyB[0] has a permanently disabled output enable
    Info: Pin pJoyB[1] has a permanently disabled output enable
    Info: Pin pJoyB[2] has a permanently disabled output enable
    Info: Pin pJoyB[3] has a permanently disabled output enable
    Info: Pin pJoyB[4] has a permanently disabled output enable
    Info: Pin pJoyB[5] has a permanently disabled output enable
    Info: Pin pSd_Dt[0] has a permanently disabled output enable
    Info: Pin pSd_Dt[3] has a permanently enabled output enable
    Info: Pin pDac_VR[0] has a permanently enabled output enable
    Info: Pin pDac_VR[1] has a permanently enabled output enable
    Info: Pin pDac_VR[2] has a permanently enabled output enable
    Info: Pin pDac_VR[3] has a permanently enabled output enable
    Info: Pin pDac_VR[4] has a permanently enabled output enable
    Info: Pin pDac_VR[5] has a permanently enabled output enable
    Info: Pin pDac_VG[0] has a permanently enabled output enable
    Info: Pin pDac_VG[1] has a permanently enabled output enable
    Info: Pin pDac_VG[2] has a permanently enabled output enable
    Info: Pin pDac_VG[3] has a permanently enabled output enable
    Info: Pin pDac_VG[4] has a permanently enabled output enable
    Info: Pin pDac_VG[5] has a permanently enabled output enable
    Info: Pin pDac_VB[0] has a permanently enabled output enable
    Info: Pin pDac_VB[1] has a permanently enabled output enable
    Info: Pin pDac_VB[2] has a permanently enabled output enable
    Info: Pin pDac_VB[3] has a permanently enabled output enable
    Info: Pin pDac_VB[4] has a permanently enabled output enable
    Info: Pin pDac_VB[5] has a permanently enabled output enable
    Info: Pin pDac_SR[0] has a permanently enabled output enable
    Info: Pin pDac_SR[1] has a permanently enabled output enable
    Info: Pin pDac_SR[2] has a permanently enabled output enable
    Info: Pin pDac_SR[3] has a permanently enabled output enable
    Info: Pin pDac_SR[4] has a permanently enabled output enable
    Info: Pin pDac_SR[5] has a permanently enabled output enable
Warning: Following 91 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin pCpuClk has GND driving its datain port
    Info: Pin pSltBdir_n has GND driving its datain port
    Info: Pin pSltRsv5 has GND driving its datain port
    Info: Pin pSltRsv16 has GND driving its datain port
    Info: Pin pMemCke has VCC driving its datain port
    Info: Pin pMemBa1 has GND driving its datain port
    Info: Pin pMemBa0 has GND driving its datain port
    Info: Pin pStrA has GND driving its datain port
    Info: Pin pStrB has GND driving its datain port
    Info: Pin pLed[1] has GND driving its datain port
    Info: Pin pLed[2] has GND driving its datain port
    Info: Pin pLed[3] has GND driving its datain port
    Info: Pin pLed[4] has GND driving its datain port
    Info: Pin pLed[5] has GND driving its datain port
    Info: Pin pLedPwr has VCC driving its datain port
    Info: Pin pVideoClk has GND driving its datain port
    Info: Pin pVideoDat has GND driving its datain port
    Info: Pin pIopRsv14 has GND driving its datain port
    Info: Pin pIopRsv15 has GND driving its datain port
    Info: Pin pIopRsv16 has GND driving its datain port
    Info: Pin pIopRsv17 has GND driving its datain port
    Info: Pin pIopRsv18 has GND driving its datain port
    Info: Pin pIopRsv19 has GND driving its datain port
    Info: Pin pIopRsv20 has GND driving its datain port
    Info: Pin pIopRsv21 has GND driving its datain port
    Info: Pin pSltSltsl_n has VCC driving its datain port
    Info: Pin pSltSlts2_n has VCC driving its datain port
    Info: Pin pSltIorq_n has VCC driving its datain port
    Info: Pin pSltRd_n has VCC driving its datain port
    Info: Pin pSltWr_n has VCC driving its datain port
    Info: Pin pSltAdr[0] has VCC driving its datain port
    Info: Pin pSltAdr[1] has VCC driving its datain port
    Info: Pin pSltAdr[2] has VCC driving its datain port
    Info: Pin pSltAdr[3] has VCC driving its datain port
    Info: Pin pSltAdr[4] has VCC driving its datain port
    Info: Pin pSltAdr[5] has VCC driving its datain port
    Info: Pin pSltAdr[6] has VCC driving its datain port
    Info: Pin pSltAdr[7] has VCC driving its datain port
    Info: Pin pSltAdr[8] has VCC driving its datain port
    Info: Pin pSltAdr[9] has VCC driving its datain port
    Info: Pin pSltAdr[10] has VCC driving its datain port
    Info: Pin pSltAdr[11] has VCC driving its datain port
    Info: Pin pSltAdr[12] has VCC driving its datain port
    Info: Pin pSltAdr[13] has VCC driving its datain port
    Info: Pin pSltAdr[14] has VCC driving its datain port
    Info: Pin pSltAdr[15] has VCC driving its datain port
    Info: Pin pSltDat[0] has VCC driving its datain port
    Info: Pin pSltDat[1] has VCC driving its datain port
    Info: Pin pSltDat[2] has VCC driving its datain port
    Info: Pin pSltDat[3] has VCC driving its datain port
    Info: Pin pSltDat[4] has VCC driving its datain port
    Info: Pin pSltDat[5] has VCC driving its datain port
    Info: Pin pSltDat[6] has VCC driving its datain port
    Info: Pin pSltDat[7] has VCC driving its datain port
    Info: Pin pSltCs1_n has VCC driving its datain port
    Info: Pin pSltCs2_n has VCC driving its datain port
    Info: Pin pSltCs12_n has VCC driving its datain port
    Info: Pin pSltRfsh_n has VCC driving its datain port
    Info: Pin pSltWait_n has VCC driving its datain port
    Info: Pin pSltInt_n has VCC driving its datain port
    Info: Pin pSltM1_n has VCC driving its datain port
    Info: Pin pSltMerq_n has VCC driving its datain port
    Info: Pin pSltSw1 has VCC driving its datain port
    Info: Pin pSltSw2 has VCC driving its datain port
    Info: Pin pSd_Dt[1] has VCC driving its datain port
    Info: Pin pSd_Dt[2] has VCC driving its datain port
    Info: Pin pUsbP1 has VCC driving its datain port
    Info: Pin pUsbN1 has VCC driving its datain port
    Info: Pin pUsbP2 has VCC driving its datain port
    Info: Pin pUsbN2 has VCC driving its datain port
    Info: Pin pPs2Clk has VCC driving its datain port
    Info: Pin pPs2Dat has VCC driving its datain port
    Info: Pin pJoyA[0] has VCC driving its datain port
    Info: Pin pJoyA[1] has VCC driving its datain port
    Info: Pin pJoyA[2] has VCC driving its datain port
    Info: Pin pJoyA[3] has VCC driving its datain port
    Info: Pin pJoyA[4] has VCC driving its datain port
    Info: Pin pJoyA[5] has VCC driving its datain port
    Info: Pin pJoyB[0] has VCC driving its datain port
    Info: Pin pJoyB[1] has VCC driving its datain port
    Info: Pin pJoyB[2] has VCC driving its datain port
    Info: Pin pJoyB[3] has VCC driving its datain port
    Info: Pin pJoyB[4] has VCC driving its datain port
    Info: Pin pJoyB[5] has VCC driving its datain port
    Info: Pin pSd_Dt[0] has VCC driving its datain port
    Info: Pin pDac_SR[0] has GND driving its datain port
    Info: Pin pDac_SR[1] has GND driving its datain port
    Info: Pin pDac_SR[2] has GND driving its datain port
    Info: Pin pDac_SR[3] has GND driving its datain port
    Info: Pin pDac_SR[4] has GND driving its datain port
    Info: Pin pDac_SR[5] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: sdram:RAM0|MDOE
        Info: Type bidirectional pin pMemDat[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin pMemDat[14] uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Allocated 205 megabytes of memory during processing
    Info: Processing ended: Thu Aug 16 08:45:14 2007
    Info: Elapsed time: 00:00:38


