<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1578656712">
  <File Type="PA-TCL" Name="Block_Diagram_wrapper.tcl"/>
  <File Type="REPORTS-TCL" Name="Block_Diagram_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="Block_Diagram_wrapper.vds"/>
  <File Type="RDS-DCP" Name="Block_Diagram_wrapper.dcp"/>
  <File Type="RDS-UTIL-PB" Name="Block_Diagram_wrapper_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="Block_Diagram_wrapper_utilization_synth.rpt"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Desktop/Decoder.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/Decoder.vhd"/>
        <Attr Name="ImportTime" Val="1578574344"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Desktop/PWM_Generator.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/PWM_Generator.vhd"/>
        <Attr Name="ImportTime" Val="1578319965"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/pid.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Downloads/pid.vhd"/>
        <Attr Name="ImportTime" Val="1577056780"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/logic_inverter.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Final_Project_AES/Final_Project_AES.srcs/sources_1/new/logic_inverter.vhd"/>
        <Attr Name="ImportTime" Val="1578321419"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Desktop/clock_divider.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/clock_divider.vhd"/>
        <Attr Name="ImportTime" Val="1578569406"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/Block_Diagram/Block_Diagram.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Final_Project_AES/Final_Project_AES.srcs/sources_1/bd/Block_Diagram/Block_Diagram.bd"/>
        <Attr Name="ImportTime" Val="1578662349"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/Block_Diagram/hdl/Block_Diagram_wrapper.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Final_Project_AES/Final_Project_AES.srcs/sources_1/bd/Block_Diagram/hdl/Block_Diagram_wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1578656706"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Block_Diagram_wrapper"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Desktop/Zybo-Z7-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/Zybo-Z7-Master.xdc"/>
        <Attr Name="ImportTime" Val="1577050836"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_clk_div_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_axi_gpio_6_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_rst_ps7_0_50M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_xbar_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_pwm_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_axi_gpio_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_axi_gpio_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_invert_top_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_axi_gpio_3_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_xlconstant_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_axi_gpio_5_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_axi_gpio_4_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_quadrature_decoder_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_axi_gpio_2_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Block_Diagram_PID_0_1"/>
</GenRun>
