我碩士班主修的是數位ic設計 ~
但是碩論做的是機器學習，用python寫，題目是老師決定的，
因為老師沒有要求，所以沒有把演算法寫成rtl、也沒有用fpga模擬~
我寒暑假的時候有去cic上過課，verdi、design compiler...這些，上的滿多的~
在學校也有修過數位ic的課，但是作業都出的滿簡單的，跟業界的project相比的話，看起來都像小玩具~

現在我畢業了，在找數位ic設計的職缺，但是他們很多人都問我有沒有tape out經驗，
或是有沒有把我的碩士論文寫成rtl，我誠實告訴他們沒有~ 誠實回答的原因是因為碩論裡面如果有tapeout就會顯示有，如果不誠實進去被發現的話，很可能反而被革職，乾脆面試的時候就老實說~

好幾個面試官在問了這些問題之後，都告訴我他們希望找比較有工作經驗的人，似乎在婉拒我~  這讓我滿傷心的，因為我的履歷表上面有顯示我沒有工作經驗，但他們還是找我來，後來又告訴我他們想要有工作經驗的人~

我也有找過幾個韌體的職缺，但是他們看到我的學歷是學數位ic設計之後，就皺眉頭地告訴我，我應該要去找數位ic的職缺~

最近求職真的滿不順的~心情也不太好~
感覺碩士班的時候沒有把演算法寫成rtl真的很吃虧~
想問版上的大大，針對這樣的情況該怎麼辦才好? 有什麼補救的方法嗎? 謝謝各位~