
libspi.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000010  00800100  00000220  000002b4  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000220  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000009  00800110  00800110  000002c4  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000002c4  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000002f4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000070  00000000  00000000  00000334  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000dad  00000000  00000000  000003a4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000b38  00000000  00000000  00001151  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000448  00000000  00000000  00001c89  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000f0  00000000  00000000  000020d4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000616  00000000  00000000  000021c4  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000017d  00000000  00000000  000027da  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  00002957  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	49 c0       	rjmp	.+146    	; 0x94 <__ctors_end>
   2:	00 00       	nop
   4:	64 c0       	rjmp	.+200    	; 0xce <__bad_interrupt>
   6:	00 00       	nop
   8:	62 c0       	rjmp	.+196    	; 0xce <__bad_interrupt>
   a:	00 00       	nop
   c:	60 c0       	rjmp	.+192    	; 0xce <__bad_interrupt>
   e:	00 00       	nop
  10:	5e c0       	rjmp	.+188    	; 0xce <__bad_interrupt>
  12:	00 00       	nop
  14:	5c c0       	rjmp	.+184    	; 0xce <__bad_interrupt>
  16:	00 00       	nop
  18:	5a c0       	rjmp	.+180    	; 0xce <__bad_interrupt>
  1a:	00 00       	nop
  1c:	58 c0       	rjmp	.+176    	; 0xce <__bad_interrupt>
  1e:	00 00       	nop
  20:	56 c0       	rjmp	.+172    	; 0xce <__bad_interrupt>
  22:	00 00       	nop
  24:	54 c0       	rjmp	.+168    	; 0xce <__bad_interrupt>
  26:	00 00       	nop
  28:	52 c0       	rjmp	.+164    	; 0xce <__bad_interrupt>
  2a:	00 00       	nop
  2c:	50 c0       	rjmp	.+160    	; 0xce <__bad_interrupt>
  2e:	00 00       	nop
  30:	4e c0       	rjmp	.+156    	; 0xce <__bad_interrupt>
  32:	00 00       	nop
  34:	4c c0       	rjmp	.+152    	; 0xce <__bad_interrupt>
  36:	00 00       	nop
  38:	4a c0       	rjmp	.+148    	; 0xce <__bad_interrupt>
  3a:	00 00       	nop
  3c:	48 c0       	rjmp	.+144    	; 0xce <__bad_interrupt>
  3e:	00 00       	nop
  40:	46 c0       	rjmp	.+140    	; 0xce <__bad_interrupt>
  42:	00 00       	nop
  44:	44 c0       	rjmp	.+136    	; 0xce <__bad_interrupt>
  46:	00 00       	nop
  48:	42 c0       	rjmp	.+132    	; 0xce <__bad_interrupt>
  4a:	00 00       	nop
  4c:	40 c0       	rjmp	.+128    	; 0xce <__bad_interrupt>
  4e:	00 00       	nop
  50:	73 c0       	rjmp	.+230    	; 0x138 <__vector_20>
  52:	00 00       	nop
  54:	3c c0       	rjmp	.+120    	; 0xce <__bad_interrupt>
  56:	00 00       	nop
  58:	3a c0       	rjmp	.+116    	; 0xce <__bad_interrupt>
  5a:	00 00       	nop
  5c:	38 c0       	rjmp	.+112    	; 0xce <__bad_interrupt>
  5e:	00 00       	nop
  60:	36 c0       	rjmp	.+108    	; 0xce <__bad_interrupt>
  62:	00 00       	nop
  64:	34 c0       	rjmp	.+104    	; 0xce <__bad_interrupt>
  66:	00 00       	nop
  68:	32 c0       	rjmp	.+100    	; 0xce <__bad_interrupt>
  6a:	00 00       	nop
  6c:	30 c0       	rjmp	.+96     	; 0xce <__bad_interrupt>
  6e:	00 00       	nop
  70:	2e c0       	rjmp	.+92     	; 0xce <__bad_interrupt>
  72:	00 00       	nop
  74:	2c c0       	rjmp	.+88     	; 0xce <__bad_interrupt>
  76:	00 00       	nop
  78:	2a c0       	rjmp	.+84     	; 0xce <__bad_interrupt>
  7a:	00 00       	nop
  7c:	28 c0       	rjmp	.+80     	; 0xce <__bad_interrupt>
  7e:	00 00       	nop
  80:	26 c0       	rjmp	.+76     	; 0xce <__bad_interrupt>
  82:	00 00       	nop
  84:	24 c0       	rjmp	.+72     	; 0xce <__bad_interrupt>
  86:	00 00       	nop
  88:	22 c0       	rjmp	.+68     	; 0xce <__bad_interrupt>
  8a:	00 00       	nop
  8c:	20 c0       	rjmp	.+64     	; 0xce <__bad_interrupt>
  8e:	00 00       	nop
  90:	1e c0       	rjmp	.+60     	; 0xce <__bad_interrupt>
	...

00000094 <__ctors_end>:
  94:	11 24       	eor	r1, r1
  96:	1f be       	out	0x3f, r1	; 63
  98:	cf ef       	ldi	r28, 0xFF	; 255
  9a:	d0 e1       	ldi	r29, 0x10	; 16
  9c:	de bf       	out	0x3e, r29	; 62
  9e:	cd bf       	out	0x3d, r28	; 61

000000a0 <__do_copy_data>:
  a0:	11 e0       	ldi	r17, 0x01	; 1
  a2:	a0 e0       	ldi	r26, 0x00	; 0
  a4:	b1 e0       	ldi	r27, 0x01	; 1
  a6:	e0 e2       	ldi	r30, 0x20	; 32
  a8:	f2 e0       	ldi	r31, 0x02	; 2
  aa:	00 e0       	ldi	r16, 0x00	; 0
  ac:	0b bf       	out	0x3b, r16	; 59
  ae:	02 c0       	rjmp	.+4      	; 0xb4 <__do_copy_data+0x14>
  b0:	07 90       	elpm	r0, Z+
  b2:	0d 92       	st	X+, r0
  b4:	a0 31       	cpi	r26, 0x10	; 16
  b6:	b1 07       	cpc	r27, r17
  b8:	d9 f7       	brne	.-10     	; 0xb0 <__do_copy_data+0x10>

000000ba <__do_clear_bss>:
  ba:	21 e0       	ldi	r18, 0x01	; 1
  bc:	a0 e1       	ldi	r26, 0x10	; 16
  be:	b1 e0       	ldi	r27, 0x01	; 1
  c0:	01 c0       	rjmp	.+2      	; 0xc4 <.do_clear_bss_start>

000000c2 <.do_clear_bss_loop>:
  c2:	1d 92       	st	X+, r1

000000c4 <.do_clear_bss_start>:
  c4:	a9 31       	cpi	r26, 0x19	; 25
  c6:	b2 07       	cpc	r27, r18
  c8:	e1 f7       	brne	.-8      	; 0xc2 <.do_clear_bss_loop>
  ca:	9d d0       	rcall	.+314    	; 0x206 <main>
  cc:	a7 c0       	rjmp	.+334    	; 0x21c <_exit>

000000ce <__bad_interrupt>:
  ce:	98 cf       	rjmp	.-208    	; 0x0 <__vectors>

000000d0 <spi_slave_init>:

	// Register the handler
	_txstart_handler = txstart_handler;
	
	// Enable interrupts
	SPCR |= _BV(SPIE);
  d0:	1c bc       	out	0x2c, r1	; 44
  d2:	88 e0       	ldi	r24, 0x08	; 8
  d4:	84 b9       	out	0x04, r24	; 4
  d6:	8f ef       	ldi	r24, 0xFF	; 255
  d8:	8e bd       	out	0x2e, r24	; 46
  da:	10 92 17 01 	sts	0x0117, r1	; 0x800117 <_txbuffer+0x1>
  de:	10 92 16 01 	sts	0x0116, r1	; 0x800116 <_txbuffer>
  e2:	10 92 15 01 	sts	0x0115, r1	; 0x800115 <_txbufend>
  e6:	10 92 14 01 	sts	0x0114, r1	; 0x800114 <_txbufpos>
  ea:	10 92 11 01 	sts	0x0111, r1	; 0x800111 <__data_end+0x1>
  ee:	10 92 10 01 	sts	0x0110, r1	; 0x800110 <__data_end>
  f2:	08 95       	ret

000000f4 <spi_slave_register_txbuffer>:
  f4:	fc 01       	movw	r30, r24
  f6:	9c b5       	in	r25, 0x2c	; 44
  f8:	9f 77       	andi	r25, 0x7F	; 127
  fa:	9c bd       	out	0x2c, r25	; 44
  fc:	f0 93 17 01 	sts	0x0117, r31	; 0x800117 <_txbuffer+0x1>
 100:	e0 93 16 01 	sts	0x0116, r30	; 0x800116 <_txbuffer>
 104:	61 50       	subi	r22, 0x01	; 1
 106:	60 93 15 01 	sts	0x0115, r22	; 0x800115 <_txbufend>
 10a:	10 92 14 01 	sts	0x0114, r1	; 0x800114 <_txbufpos>
 10e:	80 81       	ld	r24, Z
 110:	8e bd       	out	0x2e, r24	; 46
 112:	8c b5       	in	r24, 0x2c	; 44
 114:	80 68       	ori	r24, 0x80	; 128
 116:	8c bd       	out	0x2c, r24	; 44
 118:	08 95       	ret

0000011a <spi_slave_register_txdone_handler>:
}

void spi_slave_register_txdone_handler(void (*txdone_handler)()) {

	// Disable interrupts
	SPCR &= ~_BV(SPIE);
 11a:	2c b5       	in	r18, 0x2c	; 44
 11c:	2f 77       	andi	r18, 0x7F	; 127
 11e:	2c bd       	out	0x2c, r18	; 44

	// Register the handler
	_txdone_handler = txdone_handler;
 120:	90 93 11 01 	sts	0x0111, r25	; 0x800111 <__data_end+0x1>
 124:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <__data_end>
	
	// Enable interrupts
	SPCR |= _BV(SPIE);
 128:	8c b5       	in	r24, 0x2c	; 44
 12a:	80 68       	ori	r24, 0x80	; 128
 12c:	8c bd       	out	0x2c, r24	; 44
 12e:	08 95       	ret

00000130 <spi_slave_enable>:
}

void spi_slave_enable(void) {

	// Enable controller
	SPCR |= _BV(SPE);
 130:	8c b5       	in	r24, 0x2c	; 44
 132:	80 64       	ori	r24, 0x40	; 64
 134:	8c bd       	out	0x2c, r24	; 44
 136:	08 95       	ret

00000138 <__vector_20>:
}

ISR(SPI_STC_vect) {
 138:	1f 92       	push	r1
 13a:	0f 92       	push	r0
 13c:	0f b6       	in	r0, 0x3f	; 63
 13e:	0f 92       	push	r0
 140:	11 24       	eor	r1, r1
 142:	0b b6       	in	r0, 0x3b	; 59
 144:	0f 92       	push	r0
 146:	2f 93       	push	r18
 148:	3f 93       	push	r19
 14a:	4f 93       	push	r20
 14c:	5f 93       	push	r21
 14e:	6f 93       	push	r22
 150:	7f 93       	push	r23
 152:	8f 93       	push	r24
 154:	9f 93       	push	r25
 156:	af 93       	push	r26
 158:	bf 93       	push	r27
 15a:	ef 93       	push	r30
 15c:	ff 93       	push	r31

	if (_txbufpos == 0) {
 15e:	80 91 14 01 	lds	r24, 0x0114	; 0x800114 <_txbufpos>
 162:	81 11       	cpse	r24, r1
 164:	07 c0       	rjmp	.+14     	; 0x174 <__vector_20+0x3c>
		
		// Call tx start handler
		if (_txstart_handler != NULL) {
 166:	e0 91 12 01 	lds	r30, 0x0112	; 0x800112 <_txstart_handler>
 16a:	f0 91 13 01 	lds	r31, 0x0113	; 0x800113 <_txstart_handler+0x1>
 16e:	30 97       	sbiw	r30, 0x00	; 0
 170:	09 f0       	breq	.+2      	; 0x174 <__vector_20+0x3c>
			(*_txstart_handler)();
 172:	09 95       	icall
		}
	}

	if (_txbufpos < _txbufend) {
 174:	90 91 14 01 	lds	r25, 0x0114	; 0x800114 <_txbufpos>
 178:	80 91 15 01 	lds	r24, 0x0115	; 0x800115 <_txbufend>
 17c:	98 17       	cp	r25, r24
 17e:	30 f4       	brcc	.+12     	; 0x18c <__vector_20+0x54>

		// Increment buffer position
		_txbufpos++;
 180:	80 91 14 01 	lds	r24, 0x0114	; 0x800114 <_txbufpos>
 184:	8f 5f       	subi	r24, 0xFF	; 255
 186:	80 93 14 01 	sts	0x0114, r24	; 0x800114 <_txbufpos>
 18a:	09 c0       	rjmp	.+18     	; 0x19e <__vector_20+0x66>

	} else {

		// Reset buffer position
		_txbufpos = 0;
 18c:	10 92 14 01 	sts	0x0114, r1	; 0x800114 <_txbufpos>

		// Call tx done handler
		if (_txdone_handler != NULL) {
 190:	e0 91 10 01 	lds	r30, 0x0110	; 0x800110 <__data_end>
 194:	f0 91 11 01 	lds	r31, 0x0111	; 0x800111 <__data_end+0x1>
 198:	30 97       	sbiw	r30, 0x00	; 0
 19a:	09 f0       	breq	.+2      	; 0x19e <__vector_20+0x66>
			(*_txdone_handler)();
 19c:	09 95       	icall
		}
	}

	// Copy next byte from tx buffer to controller
	if (_txbuffer != NULL) {	
 19e:	80 91 16 01 	lds	r24, 0x0116	; 0x800116 <_txbuffer>
 1a2:	90 91 17 01 	lds	r25, 0x0117	; 0x800117 <_txbuffer+0x1>
 1a6:	00 97       	sbiw	r24, 0x00	; 0
 1a8:	39 f0       	breq	.+14     	; 0x1b8 <__vector_20+0x80>
		SPDR = *(_txbuffer+_txbufpos);
 1aa:	20 91 14 01 	lds	r18, 0x0114	; 0x800114 <_txbufpos>
 1ae:	fc 01       	movw	r30, r24
 1b0:	e2 0f       	add	r30, r18
 1b2:	f1 1d       	adc	r31, r1
 1b4:	80 81       	ld	r24, Z
 1b6:	8e bd       	out	0x2e, r24	; 46
	}
 1b8:	ff 91       	pop	r31
 1ba:	ef 91       	pop	r30
 1bc:	bf 91       	pop	r27
 1be:	af 91       	pop	r26
 1c0:	9f 91       	pop	r25
 1c2:	8f 91       	pop	r24
 1c4:	7f 91       	pop	r23
 1c6:	6f 91       	pop	r22
 1c8:	5f 91       	pop	r21
 1ca:	4f 91       	pop	r20
 1cc:	3f 91       	pop	r19
 1ce:	2f 91       	pop	r18
 1d0:	0f 90       	pop	r0
 1d2:	0b be       	out	0x3b, r0	; 59
 1d4:	0f 90       	pop	r0
 1d6:	0f be       	out	0x3f, r0	; 63
 1d8:	0f 90       	pop	r0
 1da:	1f 90       	pop	r1
 1dc:	18 95       	reti

000001de <spi_swap_buffer>:
volatile uint8_t dat1[] = {1,2,4,8,16,32,64,128};
volatile uint8_t dat2[] = {128,64,32,16,8,4,2,1};
volatile uint8_t current_buffer;

void spi_swap_buffer() {
	if (current_buffer == 1) {
 1de:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <current_buffer>
 1e2:	81 30       	cpi	r24, 0x01	; 1
 1e4:	41 f4       	brne	.+16     	; 0x1f6 <spi_swap_buffer+0x18>
		spi_slave_register_txbuffer(dat2, 8);
 1e6:	68 e0       	ldi	r22, 0x08	; 8
 1e8:	80 e0       	ldi	r24, 0x00	; 0
 1ea:	91 e0       	ldi	r25, 0x01	; 1
 1ec:	83 df       	rcall	.-250    	; 0xf4 <spi_slave_register_txbuffer>
		current_buffer = 2;
 1ee:	82 e0       	ldi	r24, 0x02	; 2
 1f0:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <current_buffer>
 1f4:	08 95       	ret
	} else {
		spi_slave_register_txbuffer(dat1, 8);
 1f6:	68 e0       	ldi	r22, 0x08	; 8
 1f8:	88 e0       	ldi	r24, 0x08	; 8
 1fa:	91 e0       	ldi	r25, 0x01	; 1
 1fc:	7b df       	rcall	.-266    	; 0xf4 <spi_slave_register_txbuffer>
		current_buffer = 1;
 1fe:	81 e0       	ldi	r24, 0x01	; 1
 200:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <current_buffer>
 204:	08 95       	ret

00000206 <main>:
	}
}

int main(void) {

	spi_slave_init();
 206:	64 df       	rcall	.-312    	; 0xd0 <spi_slave_init>
	spi_slave_register_txbuffer(dat1, 8);
 208:	68 e0       	ldi	r22, 0x08	; 8
 20a:	88 e0       	ldi	r24, 0x08	; 8
 20c:	91 e0       	ldi	r25, 0x01	; 1
 20e:	72 df       	rcall	.-284    	; 0xf4 <spi_slave_register_txbuffer>
	spi_slave_register_txdone_handler(spi_swap_buffer);
 210:	8f ee       	ldi	r24, 0xEF	; 239
 212:	90 e0       	ldi	r25, 0x00	; 0
	spi_slave_enable();
 214:	82 df       	rcall	.-252    	; 0x11a <spi_slave_register_txdone_handler>
 216:	8c df       	rcall	.-232    	; 0x130 <spi_slave_enable>
	
	sei();
 218:	78 94       	sei
 21a:	ff cf       	rjmp	.-2      	; 0x21a <main+0x14>

0000021c <_exit>:
 21c:	f8 94       	cli

0000021e <__stop_program>:
 21e:	ff cf       	rjmp	.-2      	; 0x21e <__stop_program>
