/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/16.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/CorseCritiche.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/FullAdder1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX2n.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX4var.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUXfa.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ProgMUX.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRcomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRsintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Sintesi-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDF-cassaforte-rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMoore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDV Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDVMulti.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder n bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/algmap.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu circuito.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/analisiStabilita.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica con segno.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/bcd-7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/campionamento periodico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/carrylookahead1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteSempl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellad2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/celle5-6.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellead.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/circEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock gating.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock skew.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/codifica-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/compstr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario LD EN.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario en ud.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 en v2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 res es.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/conv7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/copertura.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decoder 2_4 e 3_8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desGate3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desgate.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammabus.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammiocchio.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enc3ing.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/encoder3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/equivalence.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/es3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esAleeStatic.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIter.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIterEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esMuxAlea.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escompl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/espos.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop D-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop t.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/frequenza-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fulladderTdv.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinparallelo.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinretro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinserie.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafico enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo registro 1 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-rss-1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafoecomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imesp.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1Z.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1att.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/impZ.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indes3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indifferenza.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intmecc.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/karnfulladd.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch SR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch cd init.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-rete.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi-diretta.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-tab.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-PS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/load grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/logica.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.aux
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fdb_latexmk
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fls
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.log
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.out
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.synctex.gz
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.tex
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.toc
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.xdv
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-schema.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoipulsore grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/moore-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder complemento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder modificato.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retroEspr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/outfile
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/parallel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo5.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/periodo-t0-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/proglog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ps load.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/raggimpl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro 1 bit multi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/reset prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retelog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retiProg1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze 3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ridond.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/schema logico cassaforte RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 2 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 3 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register esteso.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/signale periodico CLK.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sincronizzazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi diretta rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi formale rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiFullAdder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiKarnaugh.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiTransizioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol 3 mod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol ready data.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sottrazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sp moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/spRR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabDec.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabella s1 s0.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdv1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdvnand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tempi-ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/trascod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uni shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/up down.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uscita trasparente.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/utf32utf8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/we prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/zfun.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/16.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/CorseCritiche.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/FullAdder1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX2n.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX4var.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUXfa.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ProgMUX.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRcomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRsintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Sintesi-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDF-cassaforte-rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMoore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDV Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDVMulti.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder n bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/algmap.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu circuito.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/analisiStabilita.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica con segno.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/bcd-7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/campionamento periodico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/carrylookahead1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteSempl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellad2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/celle5-6.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellead.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/circEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock gating.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock skew.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/codifica-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/compstr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario LD EN.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario en ud.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 en v2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 res es.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/conv7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/copertura.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decoder 2_4 e 3_8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desGate3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desgate.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammabus.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammiocchio.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enc3ing.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/encoder3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/equivalence.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/es3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esAleeStatic.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIter.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIterEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esMuxAlea.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escompl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/espos.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop D-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop t.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/frequenza-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fulladderTdv.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinparallelo.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinretro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinserie.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafico enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo registro 1 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-rss-1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafoecomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imesp.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1Z.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1att.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/impZ.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indes3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indifferenza.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intmecc.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/karnfulladd.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch SR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch cd init.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-rete.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi-diretta.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-tab.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-PS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/load grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/logica.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.aux
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fdb_latexmk
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fls
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.log
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.out
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.synctex.gz
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.tex
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.toc
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.xdv
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-schema.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoipulsore grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/moore-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder complemento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder modificato.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retroEspr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/outfile
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/parallel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo5.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/periodo-t0-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/proglog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ps load.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/raggimpl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro 1 bit multi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/reset prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retelog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retiProg1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze 3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ridond.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/schema logico cassaforte RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 2 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 3 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register esteso.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/signale periodico CLK.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sincronizzazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi diretta rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi formale rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiFullAdder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiKarnaugh.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiTransizioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol 3 mod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol ready data.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sottrazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sp moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/spRR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabDec.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabella s1 s0.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdv1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdvnand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tempi-ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/trascod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uni shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/up down.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uscita trasparente.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/utf32utf8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/we prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/zfun.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/16.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/CorseCritiche.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/FullAdder1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX2n.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX4var.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUXfa.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ProgMUX.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRcomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRsintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Sintesi-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDF-cassaforte-rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMoore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDV Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDVMulti.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder n bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/algmap.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu circuito.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/analisiStabilita.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica con segno.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/bcd-7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/campionamento periodico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/carrylookahead1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteSempl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellad2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/celle5-6.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellead.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/circEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock gating.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock skew.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/codifica-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/compstr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario LD EN.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario en ud.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 en v2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 res es.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/conv7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/copertura.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decoder 2_4 e 3_8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desGate3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desgate.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammabus.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammiocchio.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enc3ing.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/encoder3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/equivalence.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/es3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esAleeStatic.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIter.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIterEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esMuxAlea.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escompl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/espos.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop D-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop t.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/frequenza-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fulladderTdv.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinparallelo.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinretro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinserie.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafico enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo registro 1 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-rss-1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafoecomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imesp.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1Z.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1att.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/impZ.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indes3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indifferenza.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intmecc.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/karnfulladd.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch SR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch cd init.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-rete.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi-diretta.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-tab.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-PS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/load grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/logica.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.aux
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fdb_latexmk
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fls
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.log
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.out
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.synctex.gz
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.tex
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.toc
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.xdv
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-schema.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoipulsore grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/moore-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder complemento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder modificato.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retroEspr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/outfile
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/parallel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo5.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/periodo-t0-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/proglog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ps load.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/raggimpl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro 1 bit multi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/reset prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retelog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retiProg1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze 3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ridond.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/schema logico cassaforte RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 2 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 3 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register esteso.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/signale periodico CLK.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sincronizzazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi diretta rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi formale rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiFullAdder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiKarnaugh.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiTransizioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol 3 mod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol ready data.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sottrazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sp moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/spRR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabDec.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabella s1 s0.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdv1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdvnand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tempi-ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/trascod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uni shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/up down.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uscita trasparente.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/utf32utf8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/we prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/zfun.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/16.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/CorseCritiche.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/FullAdder1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX2n.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX4var.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUXfa.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ProgMUX.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRcomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRsintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Sintesi-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDF-cassaforte-rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMoore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDV Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDVMulti.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder n bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/algmap.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu circuito.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/analisiStabilita.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica con segno.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/bcd-7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/campionamento periodico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/carrylookahead1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteSempl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellad2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/celle5-6.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellead.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/circEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock gating.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock skew.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/codifica-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/compstr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario LD EN.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario en ud.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 en v2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 res es.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/conv7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/copertura.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decoder 2_4 e 3_8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desGate3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desgate.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammabus.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammiocchio.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enc3ing.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/encoder3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/equivalence.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/es3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esAleeStatic.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIter.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIterEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esMuxAlea.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escompl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/espos.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop D-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop t.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/frequenza-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fulladderTdv.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinparallelo.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinretro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinserie.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafico enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo registro 1 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-rss-1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafoecomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imesp.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1Z.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1att.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/impZ.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indes3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indifferenza.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intmecc.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/karnfulladd.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch SR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch cd init.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-rete.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi-diretta.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-tab.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-PS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/load grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/logica.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.aux
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fdb_latexmk
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fls
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.log
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.out
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.synctex.gz
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.tex
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.toc
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.xdv
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-schema.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoipulsore grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/moore-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder complemento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder modificato.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retroEspr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/outfile
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/parallel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo5.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/periodo-t0-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/proglog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ps load.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/raggimpl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro 1 bit multi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/reset prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retelog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retiProg1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze 3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ridond.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/schema logico cassaforte RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 2 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 3 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register esteso.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/signale periodico CLK.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sincronizzazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi diretta rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi formale rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiFullAdder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiKarnaugh.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiTransizioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol 3 mod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol ready data.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sottrazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sp moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/spRR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabDec.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabella s1 s0.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdv1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdvnand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tempi-ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/trascod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uni shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/up down.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uscita trasparente.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/utf32utf8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/we prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/zfun.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/16.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/CorseCritiche.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/FullAdder1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX2n.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX4var.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUXfa.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ProgMUX.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRcomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRsintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Sintesi-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDF-cassaforte-rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMoore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDV Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDVMulti.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder n bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/algmap.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu circuito.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/analisiStabilita.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica con segno.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/bcd-7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/campionamento periodico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/carrylookahead1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteSempl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellad2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/celle5-6.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellead.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/circEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock gating.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock skew.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/codifica-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/compstr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario LD EN.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario en ud.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 en v2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 res es.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/conv7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/copertura.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decoder 2_4 e 3_8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desGate3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desgate.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammabus.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammiocchio.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enc3ing.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/encoder3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/equivalence.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/es3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esAleeStatic.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIter.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIterEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esMuxAlea.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escompl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/espos.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop D-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop t.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/frequenza-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fulladderTdv.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinparallelo.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinretro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinserie.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafico enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo registro 1 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-rss-1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafoecomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imesp.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1Z.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1att.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/impZ.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indes3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indifferenza.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intmecc.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/karnfulladd.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch SR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch cd init.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-rete.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi-diretta.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-tab.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-PS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/load grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/logica.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.aux
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fdb_latexmk
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fls
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.log
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.out
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.synctex.gz
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.tex
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.toc
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.xdv
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-schema.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoipulsore grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/moore-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder complemento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder modificato.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retroEspr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/outfile
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/parallel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo5.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/periodo-t0-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/proglog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ps load.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/raggimpl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro 1 bit multi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/reset prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retelog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retiProg1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze 3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ridond.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/schema logico cassaforte RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 2 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 3 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register esteso.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/signale periodico CLK.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sincronizzazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi diretta rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi formale rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiFullAdder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiKarnaugh.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiTransizioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol 3 mod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol ready data.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sottrazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sp moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/spRR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabDec.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabella s1 s0.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdv1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdvnand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tempi-ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/trascod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uni shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/up down.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uscita trasparente.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/utf32utf8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/we prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/zfun.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/16.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/CorseCritiche.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/FullAdder1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX2n.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUX4var.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/MUXfa.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ProgMUX.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRcomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/SRsintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Sintesi-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDF-cassaforte-rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDFMoore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDV Full Adder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/TDVMulti.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/Z2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder n bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/adder-sub2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/algmap.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu circuito.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/alu.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/analisiStabilita.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/aritmetica con segno.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/bcd-7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/campionamento periodico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/carrylookahead1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteMealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cassaforteSempl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellad2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/celle5-6.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/cellead.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/circEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock gating.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/clock skew.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/codifica-cassaforte-rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/compstr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario LD EN.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario en ud.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 en v2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario x4 res es.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore binario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x32.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4 en.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore x8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/contatore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/conv7.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/copertura.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decoder 2_4 e 3_8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/decremento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desEXOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desGate3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/desgate.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammabus.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/diagrammiocchio.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/enc3ing.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/encoder3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/equivalence.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/es3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esAleeStatic.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esGrafo2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIter.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esIterEs.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esMuxAlea.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escompl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/escoper2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/esp2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/espos.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fan-in2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop D-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/flip-flop t.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/frequenza-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/fulladderTdv.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/funzioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinparallelo.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinretro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/gateinserie.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafico enable.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo registro 1 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-cassaforte-moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafo-rss-1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/grafoecomportamento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imesp.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1Z.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/imp1att.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/impZ.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ind4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indes3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/indifferenza.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/intmecc.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/karnfulladd.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/lampadaC3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch SR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latch cd init.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-rete.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi-diretta.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-sintesi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchCD-tab.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NAND.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-NOR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-PS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico-SP.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/latchSR-schema-logico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/load grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/logica.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.aux
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fdb_latexmk
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.fls
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.log
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.out
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.synctex.gz
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.tex
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.toc
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/main.xdv
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/mappeanalisi2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/master-slave-schema.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/metastabilita2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoimpulsore 2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/monoipulsore grafico.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/moore-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder complemento.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/n bit adder modificato.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retro.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/nand2retroEspr.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ottimizzazioni2.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/outfile
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/parallel.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo4.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/passo5.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/periodo-t0-RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/proglog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ps load.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/raggimpl.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro 1 bit multi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/registro k.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/reset prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retelog.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/retiProg1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze 3.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ric. sequenze.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ridond.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/rss-mealy.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/schema logico cassaforte RSS.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 2 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register 3 bit.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register esteso.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/signale periodico CLK.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sincronizzazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi diretta rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesi formale rss.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiFullAdder.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiKarnaugh.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sintesiTransizioni.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol 3 mod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sol ready data.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sottrazione.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/sp moore.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/spRR.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabDec.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tabella s1 s0.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdv1.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tdvnand.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/tempi-ritardi.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/trascod.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uni shift register.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/up down.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/uscita trasparente.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/utf32utf8.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/we prioritario.png
/mnt/c/Users/bumma/Documents/VSCode/Latex/Anno 1/Reti Logiche/zfun.png
