# Rel-gio-de-xadrez
Rel√≥gio de xadrez utilizando Verilog com FPGA
