# ğŸš€ Anatolia Silicon'a GiriÅŸ: Ä°lk AdÄ±mlar

HoÅŸ geldiniz! Bu rehber, Anatolia Silicon ekosistemine yeni katÄ±lan mÃ¼hendisler ve araÅŸtÄ±rmacÄ±lar iÃ§in tasarlanmÄ±ÅŸtÄ±r.

## ğŸ› ï¸ Kurulum ve Gereksinimler
Proje hem donanÄ±m simÃ¼lasyonu hem de yazÄ±lÄ±m katmanlarÄ±nÄ± iÃ§erir.

### 1. SimÃ¼lasyon OrtamÄ±
RTL tasarÄ±mlarÄ±nÄ± denemek iÃ§in ÅŸunlara ihtiyacÄ±nÄ±z olacak:
- **Verilator** veya **Icarus Verilog** (AÃ§Ä±k kaynak simÃ¼latÃ¶rler).
- **Python 3.10+** (ATE simÃ¼lasyonu iÃ§in).

### 2. Derleyici KatmanÄ± (ACS)
- **LLVM 16+** (ACS backend geliÅŸtirmeleri iÃ§in).

## ğŸ“‚ Depo YapÄ±sÄ±nÄ± TanÄ±yÄ±n
- `arch/`: Mimari spesifikasyonlar.
- `src/rtl/`: GerÃ§ek donanÄ±m tasarÄ±mlarÄ±.
- `src/lib/`: Python tabanlÄ± hÄ±zlÄ± prototipleme araÃ§larÄ±.
- `sim/`: Test ve doÄŸrulama ortamlarÄ±.

## ğŸ§ª Ä°lk SimÃ¼lasyonu Ã‡alÄ±ÅŸtÄ±rÄ±n
Basit matris Ã§arpÄ±m motorunu test etmek iÃ§in:
```bash
python src/lib/ate_sim.py
```

Anadolu'nun zekasÄ± parmaklarÄ±nÄ±zÄ±n ucunda.
