---
publish: true
tags: []
aliases: 
finished: true
title: 题8
created: "2024-11-17 17:58"
updated: "2024-12-05 03:45"
---
## 题8
### 题目
【2022】某 CPU 中部分数据通路如图所示，其中，GPRs 为通用寄存器组；FR 为标志寄存器，用于存放 ALU 产生的标志信息；带箭头虚线表示控制信号，如控制信号 Read、Write 分别表示主存读、主存写，MDRin 表示内部总线上数据写入 MDR，MDRout 表示 MDR 的内容送内部总线。

![](https://img.hwenyi.tech/202412030212730.webp)

(1) ALU 的输入端 A、B 及输出端 F 的最高位分别为 $\rm A_{15}$ 、 $\rm B_{15}$ 及 $\rm F_{15}$ ，FR 中的符号标志和溢出标志分别为 SF 和 OF，则 SF 的逻辑表达式是什么？A 加 B、A 减 B 时 OF 的逻辑表达式分别是什么？要求逻辑表达式的输入变量为$\rm A_{15}$ 、 $\rm B_{15}$ 及 $\rm F_{15}$ 。

(2) 为什么要设置暂存器 Y 和 Z？

(3) 若 GPRs 的输入端 rs、rd 分别为所读、写的通用寄存器的编号，则 GPRs 中最多有多少个通用寄存器？rs 和 rd 来自图中的哪个寄存器？已知 GPRs 内部有一个地址译码器和一个多路选择器，rd 应该连接地址译码器还是多路选择器？

(4) 取指令阶段（不考虑 PC 增量操作）的控制信号序列是什么？若从发出主存读命令到主存读出数据并传送到 MDR 共需 5 个时钟周期，则取指令阶段至少需要几个时钟周期？

(5) 图中控制信号由什么部件产生？图中哪些寄存器的输出信号会连到该部件的输入端？
### 分析
[[刷题/25计组-王道/第 5 章 中央处理器/综合题/第 5 章中央处理器/题9]]
![](https://img.hwenyi.tech/202412151401434.webp)

![](https://img.hwenyi.tech/202412151401435.webp)

![](https://img.hwenyi.tech/202412151401436.webp)

![](https://img.hwenyi.tech/202412151401437.webp)

因此对于本题我们不难想到RS和RD来自图中的指令寄存器IR。因为RS和RD就是指令中的两个字段，而指令寄存器IR中存放的就是指令。

![](https://img.hwenyi.tech/202412151401438.webp)

本小题第二问要求我们给出取旨阶段所需的最小时钟周期的数量。题目给定从发出主存读命令到主存读出数据并传送到MDR，共需五个时钟周期。也就是说题目给定第二步所执行操作需要五个时钟周期。对于第一步所执行操作至少需要一个时钟周期，第三步所执行操作至少需要一个时钟周期。因为这两个步骤中都需要使用一次CPU内部单总线，为避免单总线数据冲突，每个时钟周期只能使用一次单总线。综上所述，取指令阶段至少需要七个时钟周期。

![](https://img.hwenyi.tech/202412151401439.webp)

![](https://img.hwenyi.tech/202412151400601.webp)

本小题第二问要求我们回答图中哪些寄存器的输出信号会连接到控制部件CU的输入端。从本题所给的硬件框图可以看出，指令寄存器IR的输出信号会连接到控制部件CU的输入端。可能很多同学会忽视另一个寄存器，那就是题目所给的标志寄存器FR，也就是我们之前介绍过的程序状态字寄存器PSW。它的输出信号也会连接到控制部件CU的输入端，这是我们在之前的理论课中举例时所采用的硬件框图。可以看到指令寄存器IR的输出信号经过指令译码器译码输出的操作[[控制器]]可认为本题中的**控制部件CU就包含了指令译码器和操作控制器**。另外程序状态字寄存器PSW的输出信号也连接到了操作[[控制器]]。
### 解
[[刷题/408历年真题解析/2022年408真题计算机组成原理篇/题43]]