Fitter report for uart_top
Thu May 21 23:33:41 2015
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu May 21 23:33:41 2015     ;
; Quartus II 64-Bit Version          ; 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name                      ; uart_top                                  ;
; Top-level Entity Name              ; uart_top                                  ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE6E22C8                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 796 / 6,272 ( 13 % )                      ;
;     Total combinational functions  ; 752 / 6,272 ( 12 % )                      ;
;     Dedicated logic registers      ; 481 / 6,272 ( 8 % )                       ;
; Total registers                    ; 481                                       ;
; Total pins                         ; 24 / 92 ( 26 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                            ;
; Total PLLs                         ; 0 / 2 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.20        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  14.3%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; rs232_tx   ; Missing drive strength and slew rate ;
; led_out    ; Missing drive strength and slew rate ;
; seg_en     ; Missing drive strength and slew rate ;
; digital[0] ; Missing drive strength and slew rate ;
; digital[1] ; Missing drive strength and slew rate ;
; digital[2] ; Missing drive strength and slew rate ;
; digital[3] ; Missing drive strength and slew rate ;
; digital[4] ; Missing drive strength and slew rate ;
; digital[5] ; Missing drive strength and slew rate ;
; digital[6] ; Missing drive strength and slew rate ;
; digital[7] ; Missing drive strength and slew rate ;
; z[0]       ; Missing drive strength and slew rate ;
; z[1]       ; Missing drive strength and slew rate ;
; z[2]       ; Missing drive strength and slew rate ;
; z[3]       ; Missing drive strength and slew rate ;
; z[4]       ; Missing drive strength and slew rate ;
; z[5]       ; Missing drive strength and slew rate ;
; z[6]       ; Missing drive strength and slew rate ;
; z[7]       ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1295 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1295 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1285    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/product/uart_top/uart_top.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 796 / 6,272 ( 13 % )     ;
;     -- Combinational with no register       ; 315                      ;
;     -- Register only                        ; 44                       ;
;     -- Combinational with a register        ; 437                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 256                      ;
;     -- 3 input functions                    ; 67                       ;
;     -- <=2 input functions                  ; 429                      ;
;     -- Register only                        ; 44                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 378                      ;
;     -- arithmetic mode                      ; 374                      ;
;                                             ;                          ;
; Total registers*                            ; 481 / 6,684 ( 7 % )      ;
;     -- Dedicated logic registers            ; 481 / 6,272 ( 8 % )      ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 64 / 392 ( 16 % )        ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 24 / 92 ( 26 % )         ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 0 / 30 ( 0 % )           ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )      ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )      ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )            ;
; Global clocks                               ; 4 / 10 ( 40 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%             ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 4%             ;
; Maximum fan-out node                        ; sys_clk~inputclkctrl     ;
; Maximum fan-out                             ; 436                      ;
; Highest non-global fan-out signal           ; xkz_a:xkz_a|LessThan0~11 ;
; Highest non-global fan-out                  ; 78                       ;
; Total fan-out                               ; 3899                     ;
; Average fan-out                             ; 2.97                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 796 / 6272 ( 13 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 315                 ; 0                              ;
;     -- Register only                        ; 44                  ; 0                              ;
;     -- Combinational with a register        ; 437                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 256                 ; 0                              ;
;     -- 3 input functions                    ; 67                  ; 0                              ;
;     -- <=2 input functions                  ; 429                 ; 0                              ;
;     -- Register only                        ; 44                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 378                 ; 0                              ;
;     -- arithmetic mode                      ; 374                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 481                 ; 0                              ;
;     -- Dedicated logic registers            ; 481 / 6272 ( 8 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 64 / 392 ( 16 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 24                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3894                ; 5                              ;
;     -- Registered Connections               ; 1235                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 5                   ; 0                              ;
;     -- Output Ports                         ; 19                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ir       ; 11    ; 1        ; 0            ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_in   ; 89    ; 5        ; 34           ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rs232_rx ; 83    ; 5        ; 34           ; 9            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_clk  ; 23    ; 1        ; 0            ; 11           ; 7            ; 445                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_rstn ; 24    ; 2        ; 0            ; 11           ; 14           ; 136                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; digital[0] ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[1] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[2] ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[3] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[4] ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[5] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[6] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[7] ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_out    ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rs232_tx   ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_en     ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[0]       ; 32    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[1]       ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[2]       ; 34    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[3]       ; 39    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[4]       ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[5]       ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[6]       ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[7]       ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 11 ( 55 % ) ; 2.5V          ; --           ;
; 2        ; 4 / 8 ( 50 % )  ; 2.5V          ; --           ;
; 3        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 4        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 5        ; 3 / 13 ( 23 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % ) ; 2.5V          ; --           ;
; 7        ; 7 / 13 ( 54 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 12 ( 17 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 14         ; 1        ; ir                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; sys_rstn                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 39         ; 2        ; z[0]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; z[1]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; z[2]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 46         ; 3        ; z[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 54         ; 3        ; z[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; z[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 70         ; 3        ; z[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 73         ; 3        ; z[7]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 83         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; led_out                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; rs232_tx                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; rs232_rx                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; key_in                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 138        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 142        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 146        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; digital[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; seg_en                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 7        ; digital[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; digital[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 164        ; 7        ; digital[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; digital[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 175        ; 7        ; digital[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 177        ; 8        ; digital[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; digital[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                               ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------+--------------+
; Compilation Hierarchy Node     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                 ; Library Name ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------+--------------+
; |uart_top                      ; 796 (0)     ; 481 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 24   ; 0            ; 315 (0)      ; 44 (0)            ; 437 (0)          ; |uart_top                           ;              ;
;    |baud:baud_rx|              ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 14 (14)          ; |uart_top|baud:baud_rx              ;              ;
;    |baud:baud_tx|              ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 14 (14)          ; |uart_top|baud:baud_tx              ;              ;
;    |clk_gen:clk_gen|           ; 22 (22)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 10 (10)          ; |uart_top|clk_gen:clk_gen           ;              ;
;    |code:code|                 ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 9 (9)            ; |uart_top|code:code                 ;              ;
;    |display:display|           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |uart_top|display:display           ;              ;
;    |ir_hwx:ir_hwx|             ; 73 (73)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 36 (36)          ; |uart_top|ir_hwx:ir_hwx             ;              ;
;    |key_debounce:key_debounce| ; 31 (31)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 24 (24)          ; |uart_top|key_debounce:key_debounce ;              ;
;    |switch:switch|             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |uart_top|switch:switch             ;              ;
;    |uart_rx:uart_rx|           ; 39 (39)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 8 (8)             ; 18 (18)          ; |uart_top|uart_rx:uart_rx           ;              ;
;    |uart_tx:uart_tx|           ; 29 (29)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 6 (6)             ; 13 (13)          ; |uart_top|uart_tx:uart_tx           ;              ;
;    |xkz_a:xkz_a|               ; 519 (519)   ; 336 (336)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 183 (183)    ; 28 (28)           ; 308 (308)        ; |uart_top|xkz_a:xkz_a               ;              ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; rs232_tx   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_out    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_en     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_clk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_rstn   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rs232_rx   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ir         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_in     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; sys_clk                                  ;                   ;         ;
; sys_rstn                                 ;                   ;         ;
; rs232_rx                                 ;                   ;         ;
;      - uart_rx:uart_rx|rx_temp_data[0]~0 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rs232_rx0         ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[1]~1 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[5]~2 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[3]~3 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[7]~4 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[4]~5 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[6]~6 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[2]~7 ; 1                 ; 6       ;
; ir                                       ;                   ;         ;
;      - ir_hwx:ir_hwx|ir_reg1             ; 0                 ; 6       ;
; key_in                                   ;                   ;         ;
+------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                              ;
+------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                               ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; baud:baud_rx|always0~0             ; LCCOMB_X25_Y21_N30 ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; baud:baud_tx|always0~0             ; LCCOMB_X16_Y19_N4  ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clk_gen:clk_gen|clk_hwx            ; FF_X25_Y18_N1      ; 9       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_gen:clk_gen|clk_hwx            ; FF_X25_Y18_N1      ; 29      ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; display:display|a~2                ; LCCOMB_X23_Y18_N18 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; ir_hwx:ir_hwx|cnt[0]~27            ; LCCOMB_X25_Y19_N6  ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; ir_hwx:ir_hwx|cnt[0]~28            ; LCCOMB_X24_Y22_N6  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ir_hwx:ir_hwx|cnt_dat[0]~15        ; LCCOMB_X25_Y18_N30 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ir_hwx:ir_hwx|keyCode_reg[6]~2     ; LCCOMB_X24_Y18_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ir_hwx:ir_hwx|state.ReceiveCode    ; FF_X24_Y18_N7      ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; key_debounce:key_debounce|key_scan ; LCCOMB_X18_Y20_N26 ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; sys_clk                            ; PIN_23             ; 436     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sys_clk                            ; PIN_23             ; 10      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; sys_rstn                           ; PIN_24             ; 134     ; Async. clear              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; uart_rx:uart_rx|rx_data_r[0]~0     ; LCCOMB_X24_Y20_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_tx:uart_tx|neg_rx_int         ; LCCOMB_X17_Y18_N26 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan0~11           ; LCCOMB_X24_Y17_N14 ; 78      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan2~11           ; LCCOMB_X13_Y17_N0  ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan3~11           ; LCCOMB_X13_Y17_N16 ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan4~11           ; LCCOMB_X21_Y17_N16 ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan5~11           ; LCCOMB_X17_Y17_N30 ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan6~11           ; LCCOMB_X21_Y19_N10 ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan7~11           ; LCCOMB_X19_Y16_N10 ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan8~11           ; LCCOMB_X22_Y13_N30 ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan9~11           ; LCCOMB_X22_Y21_N30 ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_2~0            ; LCCOMB_X13_Y17_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_3~0            ; LCCOMB_X13_Y17_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_4~0            ; LCCOMB_X21_Y17_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_5~0            ; LCCOMB_X17_Y17_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_6~0            ; LCCOMB_X21_Y19_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_7~0            ; LCCOMB_X19_Y16_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_8~0            ; LCCOMB_X22_Y13_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_9~0            ; LCCOMB_X22_Y21_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                         ;
+-------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_gen:clk_gen|clk_hwx ; FF_X25_Y18_N1      ; 29      ; 11                                   ; Global Clock         ; GCLK8            ; --                        ;
; display:display|a~2     ; LCCOMB_X23_Y18_N18 ; 8       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; sys_clk                 ; PIN_23             ; 436     ; 190                                  ; Global Clock         ; GCLK2            ; --                        ;
; sys_rstn                ; PIN_24             ; 134     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------+
; Non-Global High Fan-Out Signals                      ;
+--------------------------------------------+---------+
; Name                                       ; Fan-Out ;
+--------------------------------------------+---------+
; xkz_a:xkz_a|LessThan0~11                   ; 78      ;
; xkz_a:xkz_a|LessThan9~11                   ; 33      ;
; xkz_a:xkz_a|LessThan8~11                   ; 33      ;
; xkz_a:xkz_a|LessThan7~11                   ; 33      ;
; xkz_a:xkz_a|LessThan6~11                   ; 33      ;
; xkz_a:xkz_a|LessThan5~11                   ; 33      ;
; xkz_a:xkz_a|LessThan4~11                   ; 33      ;
; xkz_a:xkz_a|LessThan3~11                   ; 33      ;
; xkz_a:xkz_a|LessThan2~11                   ; 33      ;
; xkz_a:xkz_a|process_9~0                    ; 32      ;
; xkz_a:xkz_a|process_8~0                    ; 32      ;
; xkz_a:xkz_a|process_7~0                    ; 32      ;
; xkz_a:xkz_a|process_6~0                    ; 32      ;
; xkz_a:xkz_a|process_5~0                    ; 32      ;
; xkz_a:xkz_a|process_4~0                    ; 32      ;
; xkz_a:xkz_a|process_3~0                    ; 32      ;
; xkz_a:xkz_a|process_2~0                    ; 32      ;
; key_debounce:key_debounce|key_scan         ; 20      ;
; baud:baud_rx|always0~0                     ; 13      ;
; baud:baud_tx|always0~0                     ; 13      ;
; xkz_a:xkz_a|b[1]                           ; 11      ;
; xkz_a:xkz_a|b[0]                           ; 11      ;
; xkz_a:xkz_a|b[2]                           ; 11      ;
; code:code|s[3]~45                          ; 11      ;
; code:code|s[2]~42                          ; 11      ;
; code:code|s[1]~41                          ; 11      ;
; code:code|s[0]~39                          ; 11      ;
; ir_hwx:ir_hwx|cnt[6]                       ; 11      ;
; ir_hwx:ir_hwx|cnt[0]~28                    ; 10      ;
; ir_hwx:ir_hwx|state.ReceiveCode            ; 10      ;
; uart_rx:uart_rx|num[2]                     ; 10      ;
; ir_hwx:ir_hwx|keyCode_reg[3]               ; 10      ;
; rs232_rx~input                             ; 9       ;
; sys_clk~input                              ; 9       ;
; xkz_a:xkz_a|e[0]                           ; 9       ;
; xkz_a:xkz_a|e[1]                           ; 9       ;
; xkz_a:xkz_a|e[2]                           ; 9       ;
; xkz_a:xkz_a|e[3]                           ; 9       ;
; ir_hwx:ir_hwx|cnt[0]~27                    ; 9       ;
; uart_tx:uart_tx|neg_rx_int                 ; 9       ;
; ir_hwx:ir_hwx|ir_reg1                      ; 9       ;
; baud:baud_rx|clk_bps_r                     ; 9       ;
; uart_tx:uart_tx|num[0]                     ; 9       ;
; ir_hwx:ir_hwx|keyCode_reg[6]~2             ; 8       ;
; xkz_a:xkz_a|LessThan1~0                    ; 8       ;
; clk_gen:clk_gen|Equal0~2                   ; 8       ;
; clk_gen:clk_gen|clk_hwx                    ; 8       ;
; uart_rx:uart_rx|rx_data_r[0]~0             ; 8       ;
; uart_rx:uart_rx|num[0]                     ; 8       ;
; uart_rx:uart_rx|num[1]                     ; 8       ;
; uart_rx:uart_rx|rx_int                     ; 8       ;
; baud:baud_tx|clk_bps_r                     ; 8       ;
; uart_rx:uart_rx|rx_data_r[2]               ; 8       ;
; uart_rx:uart_rx|rx_data_r[1]               ; 8       ;
; ir_hwx:ir_hwx|ir_reg2                      ; 7       ;
; uart_tx:uart_tx|num[1]                     ; 7       ;
; uart_tx:uart_tx|num[3]                     ; 7       ;
; ir_hwx:ir_hwx|keyCode_reg[4]               ; 7       ;
; ir_hwx:ir_hwx|keyCode_reg[6]               ; 7       ;
; ir_hwx:ir_hwx|keyCode_reg[2]               ; 7       ;
; ir_hwx:ir_hwx|keyCode_reg[1]               ; 7       ;
; ir_hwx:ir_hwx|keyCode_reg[0]               ; 7       ;
; uart_rx:uart_rx|rx_data_r[6]               ; 7       ;
; uart_rx:uart_rx|rx_data_r[4]               ; 7       ;
; ir_hwx:ir_hwx|cnt[7]                       ; 7       ;
; ir_hwx:ir_hwx|cnt_dat[0]                   ; 7       ;
; uart_rx:uart_rx|num[3]                     ; 6       ;
; uart_tx:uart_tx|num[2]                     ; 6       ;
; uart_tx:uart_tx|tx_en                      ; 6       ;
; ir_hwx:ir_hwx|keyCode_reg[5]               ; 6       ;
; ir_hwx:ir_hwx|keyCode_reg[7]               ; 6       ;
; uart_rx:uart_rx|rx_data_r[0]               ; 6       ;
; ir_hwx:ir_hwx|cnt[4]                       ; 6       ;
; ir_hwx:ir_hwx|cnt[5]                       ; 6       ;
; ir_hwx:ir_hwx|cnt[8]                       ; 6       ;
; ir_hwx:ir_hwx|cnt_dat[2]                   ; 6       ;
; ir_hwx:ir_hwx|cnt_dat[1]                   ; 6       ;
; ir_hwx:ir_hwx|cnt_dat[0]~15                ; 5       ;
; ir_hwx:ir_hwx|high~2                       ; 5       ;
; ir_hwx:ir_hwx|low~1                        ; 5       ;
; ir_hwx:ir_hwx|data[23]~1                   ; 5       ;
; uart_rx:uart_rx|Equal0~0                   ; 5       ;
; code:code|Equal2~0                         ; 5       ;
; ir_hwx:ir_hwx|cnt[2]                       ; 5       ;
; ir_hwx:ir_hwx|cnt[1]                       ; 5       ;
; ir_hwx:ir_hwx|cnt[3]                       ; 5       ;
; ir_hwx:ir_hwx|state.Idle                   ; 4       ;
; ir_hwx:ir_hwx|data[23]~4                   ; 4       ;
; ir_hwx:ir_hwx|data[23]~2                   ; 4       ;
; uart_tx:uart_tx|rx_int1                    ; 4       ;
; xkz_a:xkz_a|c[7]                           ; 4       ;
; code:code|process_0~0                      ; 4       ;
; uart_rx:uart_rx|Decoder0~10                ; 3       ;
; ir_hwx:ir_hwx|state.Lead_9ms               ; 3       ;
; xkz_a:xkz_a|b[31]                          ; 3       ;
; ir_hwx:ir_hwx|data[18]~14                  ; 3       ;
; ir_hwx:ir_hwx|data[18]~13                  ; 3       ;
; ir_hwx:ir_hwx|ir_negedge                   ; 3       ;
; ir_hwx:ir_hwx|state.Lead_4ms               ; 3       ;
; ir_hwx:ir_hwx|low~0                        ; 3       ;
; ir_hwx:ir_hwx|LessThan6~0                  ; 3       ;
; uart_rx:uart_rx|num[3]~0                   ; 3       ;
; key_debounce:key_debounce|key_rst          ; 3       ;
; uart_tx:uart_tx|num[3]~0                   ; 3       ;
; uart_tx:uart_tx|Equal0~0                   ; 3       ;
; uart_tx:uart_tx|rx_int2                    ; 3       ;
; xkz_a:xkz_a|c[6]                           ; 3       ;
; xkz_a:xkz_a|c[5]                           ; 3       ;
; xkz_a:xkz_a|c[4]                           ; 3       ;
; xkz_a:xkz_a|c[3]                           ; 3       ;
; xkz_a:xkz_a|c[2]                           ; 3       ;
; xkz_a:xkz_a|c[1]                           ; 3       ;
; xkz_a:xkz_a|c[0]                           ; 3       ;
; ir_hwx:ir_hwx|Equal0~1                     ; 3       ;
; ir_hwx:ir_hwx|Equal0~0                     ; 3       ;
; xkz_a:xkz_a|g[7]                           ; 3       ;
; xkz_a:xkz_a|g[6]                           ; 3       ;
; xkz_a:xkz_a|g[5]                           ; 3       ;
; xkz_a:xkz_a|g[4]                           ; 3       ;
; xkz_a:xkz_a|g[3]                           ; 3       ;
; xkz_a:xkz_a|g[2]                           ; 3       ;
; xkz_a:xkz_a|g[1]                           ; 3       ;
; xkz_a:xkz_a|g[0]                           ; 3       ;
; code:code|Equal0~1                         ; 3       ;
; code:code|Equal21~0                        ; 3       ;
; switch:switch|led_2[1]~1                   ; 3       ;
; code:code|s~34                             ; 3       ;
; code:code|Equal2~1                         ; 3       ;
; code:code|Equal11~1                        ; 3       ;
; code:code|Equal4~0                         ; 3       ;
; uart_rx:uart_rx|rx_data_r[7]               ; 3       ;
; uart_rx:uart_rx|rx_data_r[3]               ; 3       ;
; uart_rx:uart_rx|rx_data_r[5]               ; 3       ;
; ir_hwx:ir_hwx|cnt[0]                       ; 3       ;
; baud:baud_rx|cnt[12]                       ; 3       ;
; baud:baud_rx|cnt[10]                       ; 3       ;
; baud:baud_rx|cnt[6]                        ; 3       ;
; baud:baud_rx|cnt[11]                       ; 3       ;
; baud:baud_rx|cnt[9]                        ; 3       ;
; baud:baud_rx|cnt[4]                        ; 3       ;
; baud:baud_rx|cnt[2]                        ; 3       ;
; baud:baud_rx|cnt[5]                        ; 3       ;
; baud:baud_rx|cnt[3]                        ; 3       ;
; baud:baud_tx|cnt[12]                       ; 3       ;
; baud:baud_tx|cnt[10]                       ; 3       ;
; baud:baud_tx|cnt[6]                        ; 3       ;
; baud:baud_tx|cnt[11]                       ; 3       ;
; baud:baud_tx|cnt[9]                        ; 3       ;
; baud:baud_tx|cnt[4]                        ; 3       ;
; baud:baud_tx|cnt[2]                        ; 3       ;
; baud:baud_tx|cnt[5]                        ; 3       ;
; baud:baud_tx|cnt[3]                        ; 3       ;
; ir_hwx:ir_hwx|cnt_dat[3]                   ; 3       ;
; ir_hwx:ir_hwx|cnt_dat[4]                   ; 3       ;
; key_in~input                               ; 2       ;
; sys_rstn~input                             ; 2       ;
; xkz_a:xkz_a|d[0]                           ; 2       ;
; xkz_a:xkz_a|d[1]                           ; 2       ;
; xkz_a:xkz_a|d[2]                           ; 2       ;
; xkz_a:xkz_a|d[3]                           ; 2       ;
; uart_rx:uart_rx|Decoder0~11                ; 2       ;
; key_debounce:key_debounce|key_samp         ; 2       ;
; ir_hwx:ir_hwx|check_9ms~3                  ; 2       ;
; ir_hwx:ir_hwx|Selector2~0                  ; 2       ;
; uart_rx:uart_rx|bps_start_r                ; 2       ;
; uart_tx:uart_tx|bps_start_r                ; 2       ;
; xkz_a:xkz_a|Decoder0~6                     ; 2       ;
; xkz_a:xkz_a|Decoder0~5                     ; 2       ;
; xkz_a:xkz_a|Decoder0~4                     ; 2       ;
; xkz_a:xkz_a|Decoder0~3                     ; 2       ;
; xkz_a:xkz_a|Decoder0~2                     ; 2       ;
; xkz_a:xkz_a|Equal0~8                       ; 2       ;
; xkz_a:xkz_a|b[30]                          ; 2       ;
; xkz_a:xkz_a|b[29]                          ; 2       ;
; xkz_a:xkz_a|b[28]                          ; 2       ;
; xkz_a:xkz_a|b[27]                          ; 2       ;
; xkz_a:xkz_a|b[26]                          ; 2       ;
; xkz_a:xkz_a|b[25]                          ; 2       ;
; xkz_a:xkz_a|b[24]                          ; 2       ;
; xkz_a:xkz_a|b[23]                          ; 2       ;
; xkz_a:xkz_a|b[22]                          ; 2       ;
; xkz_a:xkz_a|b[21]                          ; 2       ;
; xkz_a:xkz_a|b[20]                          ; 2       ;
; xkz_a:xkz_a|b[19]                          ; 2       ;
; xkz_a:xkz_a|Equal0~4                       ; 2       ;
; xkz_a:xkz_a|b[18]                          ; 2       ;
; xkz_a:xkz_a|b[17]                          ; 2       ;
; xkz_a:xkz_a|b[16]                          ; 2       ;
; xkz_a:xkz_a|b[15]                          ; 2       ;
; xkz_a:xkz_a|b[14]                          ; 2       ;
; xkz_a:xkz_a|b[13]                          ; 2       ;
; xkz_a:xkz_a|b[12]                          ; 2       ;
; xkz_a:xkz_a|b[11]                          ; 2       ;
; xkz_a:xkz_a|b[10]                          ; 2       ;
; xkz_a:xkz_a|b[9]                           ; 2       ;
; xkz_a:xkz_a|b[8]                           ; 2       ;
; xkz_a:xkz_a|b[7]                           ; 2       ;
; xkz_a:xkz_a|b[6]                           ; 2       ;
; xkz_a:xkz_a|b[5]                           ; 2       ;
; xkz_a:xkz_a|b[4]                           ; 2       ;
; xkz_a:xkz_a|b[3]                           ; 2       ;
; xkz_a:xkz_a|Decoder0~1                     ; 2       ;
; xkz_a:xkz_a|Decoder0~0                     ; 2       ;
; xkz_a:xkz_a|Mux0~0                         ; 2       ;
; xkz_a:xkz_a|Mux3~0                         ; 2       ;
; xkz_a:xkz_a|Mux2~0                         ; 2       ;
; xkz_a:xkz_a|Mux1~0                         ; 2       ;
; ir_hwx:ir_hwx|data[21]~9                   ; 2       ;
; ir_hwx:ir_hwx|check_4ms~3                  ; 2       ;
; ir_hwx:ir_hwx|check_4ms~0                  ; 2       ;
; clk_gen:clk_gen|cnt_hwx[0]                 ; 2       ;
; clk_gen:clk_gen|cnt_hwx[1]                 ; 2       ;
; clk_gen:clk_gen|cnt_hwx[2]                 ; 2       ;
; clk_gen:clk_gen|cnt_hwx[4]                 ; 2       ;
; clk_gen:clk_gen|cnt_hwx[3]                 ; 2       ;
; clk_gen:clk_gen|cnt_hwx[5]                 ; 2       ;
; clk_gen:clk_gen|cnt_hwx[7]                 ; 2       ;
; clk_gen:clk_gen|cnt_hwx[6]                 ; 2       ;
; clk_gen:clk_gen|cnt_hwx[8]                 ; 2       ;
; clk_gen:clk_gen|cnt_hwx[9]                 ; 2       ;
; ir_hwx:ir_hwx|low~2                        ; 2       ;
; ir_hwx:ir_hwx|data[19]~3                   ; 2       ;
; ir_hwx:ir_hwx|LessThan7~0                  ; 2       ;
; ir_hwx:ir_hwx|LessThan6~1                  ; 2       ;
; uart_rx:uart_rx|Decoder0~9                 ; 2       ;
; uart_rx:uart_rx|Decoder0~7                 ; 2       ;
; uart_rx:uart_rx|Decoder0~6                 ; 2       ;
; baud:baud_rx|Equal0~0                      ; 2       ;
; uart_rx:uart_rx|neg_rs232_rx~0             ; 2       ;
; uart_rx:uart_rx|rs232_rx1                  ; 2       ;
; uart_rx:uart_rx|rs232_rx0                  ; 2       ;
; uart_rx:uart_rx|rs232_rx2                  ; 2       ;
; uart_rx:uart_rx|Decoder0~4                 ; 2       ;
; baud:baud_tx|Equal0~0                      ; 2       ;
; ir_hwx:ir_hwx|data[20]                     ; 2       ;
; ir_hwx:ir_hwx|data[22]                     ; 2       ;
; ir_hwx:ir_hwx|data[18]                     ; 2       ;
; ir_hwx:ir_hwx|data[17]                     ; 2       ;
; ir_hwx:ir_hwx|data[21]                     ; 2       ;
; ir_hwx:ir_hwx|data[16]                     ; 2       ;
; ir_hwx:ir_hwx|data[23]                     ; 2       ;
; ir_hwx:ir_hwx|data[22]~0                   ; 2       ;
; ir_hwx:ir_hwx|data[19]                     ; 2       ;
; uart_rx:uart_rx|rx_temp_data[2]            ; 2       ;
; uart_rx:uart_rx|rx_temp_data[6]            ; 2       ;
; uart_rx:uart_rx|rx_temp_data[4]            ; 2       ;
; uart_rx:uart_rx|rx_temp_data[7]            ; 2       ;
; uart_rx:uart_rx|rx_temp_data[3]            ; 2       ;
; uart_rx:uart_rx|rx_temp_data[5]            ; 2       ;
; uart_rx:uart_rx|rx_temp_data[1]            ; 2       ;
; uart_rx:uart_rx|rx_temp_data[0]            ; 2       ;
; display:display|a~2                        ; 2       ;
; switch:switch|Equal13~0                    ; 2       ;
; code:code|s[1]~40                          ; 2       ;
; code:code|Equal12~0                        ; 2       ;
; code:code|s~35                             ; 2       ;
; code:code|Equal1~1                         ; 2       ;
; code:code|Equal6~0                         ; 2       ;
; uart_tx:uart_tx|rs232_tx_r                 ; 2       ;
; key_debounce:key_debounce|delay_cnt[15]    ; 2       ;
; key_debounce:key_debounce|delay_cnt[14]    ; 2       ;
; key_debounce:key_debounce|delay_cnt[13]    ; 2       ;
; key_debounce:key_debounce|delay_cnt[12]    ; 2       ;
; key_debounce:key_debounce|delay_cnt[11]    ; 2       ;
; key_debounce:key_debounce|delay_cnt[10]    ; 2       ;
; key_debounce:key_debounce|delay_cnt[9]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[8]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[7]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[6]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[5]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[4]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[3]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[2]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[1]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[0]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[19]    ; 2       ;
; key_debounce:key_debounce|delay_cnt[18]    ; 2       ;
; key_debounce:key_debounce|delay_cnt[17]    ; 2       ;
; key_debounce:key_debounce|delay_cnt[16]    ; 2       ;
; xkz_a:xkz_a|a[1]                           ; 2       ;
; xkz_a:xkz_a|a[0]                           ; 2       ;
; xkz_a:xkz_a|a[2]                           ; 2       ;
; xkz_a:xkz_a|a[23]                          ; 2       ;
; xkz_a:xkz_a|a[22]                          ; 2       ;
; xkz_a:xkz_a|a[21]                          ; 2       ;
; xkz_a:xkz_a|a[20]                          ; 2       ;
; xkz_a:xkz_a|a[19]                          ; 2       ;
; xkz_a:xkz_a|a[18]                          ; 2       ;
; xkz_a:xkz_a|a[17]                          ; 2       ;
; xkz_a:xkz_a|a[16]                          ; 2       ;
; xkz_a:xkz_a|a[15]                          ; 2       ;
; xkz_a:xkz_a|a[14]                          ; 2       ;
; xkz_a:xkz_a|a[13]                          ; 2       ;
; xkz_a:xkz_a|a[12]                          ; 2       ;
; xkz_a:xkz_a|a[11]                          ; 2       ;
; xkz_a:xkz_a|a[10]                          ; 2       ;
; xkz_a:xkz_a|a[9]                           ; 2       ;
; xkz_a:xkz_a|a[8]                           ; 2       ;
; xkz_a:xkz_a|a[3]                           ; 2       ;
; xkz_a:xkz_a|a[30]                          ; 2       ;
; xkz_a:xkz_a|a[29]                          ; 2       ;
; xkz_a:xkz_a|a[28]                          ; 2       ;
; xkz_a:xkz_a|a[27]                          ; 2       ;
; xkz_a:xkz_a|a[26]                          ; 2       ;
; xkz_a:xkz_a|a[25]                          ; 2       ;
; xkz_a:xkz_a|a[24]                          ; 2       ;
; xkz_a:xkz_a|a[31]                          ; 2       ;
; xkz_a:xkz_a|a[7]                           ; 2       ;
; xkz_a:xkz_a|a[6]                           ; 2       ;
; xkz_a:xkz_a|a[5]                           ; 2       ;
; xkz_a:xkz_a|a[4]                           ; 2       ;
; baud:baud_rx|cnt[8]                        ; 2       ;
; baud:baud_rx|cnt[7]                        ; 2       ;
; baud:baud_rx|cnt[1]                        ; 2       ;
; baud:baud_rx|cnt[0]                        ; 2       ;
; baud:baud_tx|cnt[8]                        ; 2       ;
; baud:baud_tx|cnt[7]                        ; 2       ;
; baud:baud_tx|cnt[1]                        ; 2       ;
; baud:baud_tx|cnt[0]                        ; 2       ;
; xkz_a:xkz_a|h[7][1]                        ; 2       ;
; xkz_a:xkz_a|h[7][0]                        ; 2       ;
; xkz_a:xkz_a|h[7][2]                        ; 2       ;
; xkz_a:xkz_a|h[7][23]                       ; 2       ;
; xkz_a:xkz_a|h[7][22]                       ; 2       ;
; xkz_a:xkz_a|h[7][21]                       ; 2       ;
; xkz_a:xkz_a|h[7][20]                       ; 2       ;
; xkz_a:xkz_a|h[7][19]                       ; 2       ;
; xkz_a:xkz_a|h[7][18]                       ; 2       ;
; xkz_a:xkz_a|h[7][17]                       ; 2       ;
; xkz_a:xkz_a|h[7][16]                       ; 2       ;
; xkz_a:xkz_a|h[7][15]                       ; 2       ;
; xkz_a:xkz_a|h[7][14]                       ; 2       ;
; xkz_a:xkz_a|h[7][13]                       ; 2       ;
; xkz_a:xkz_a|h[7][12]                       ; 2       ;
; xkz_a:xkz_a|h[7][11]                       ; 2       ;
; xkz_a:xkz_a|h[7][10]                       ; 2       ;
; xkz_a:xkz_a|h[7][9]                        ; 2       ;
; xkz_a:xkz_a|h[7][8]                        ; 2       ;
; xkz_a:xkz_a|h[7][3]                        ; 2       ;
; xkz_a:xkz_a|h[7][30]                       ; 2       ;
; xkz_a:xkz_a|h[7][29]                       ; 2       ;
; xkz_a:xkz_a|h[7][28]                       ; 2       ;
; xkz_a:xkz_a|h[7][27]                       ; 2       ;
; xkz_a:xkz_a|h[7][26]                       ; 2       ;
; xkz_a:xkz_a|h[7][25]                       ; 2       ;
; xkz_a:xkz_a|h[7][24]                       ; 2       ;
; xkz_a:xkz_a|h[7][31]                       ; 2       ;
; xkz_a:xkz_a|h[7][7]                        ; 2       ;
; xkz_a:xkz_a|h[7][6]                        ; 2       ;
; xkz_a:xkz_a|h[7][5]                        ; 2       ;
; xkz_a:xkz_a|h[7][4]                        ; 2       ;
; xkz_a:xkz_a|h[6][1]                        ; 2       ;
; xkz_a:xkz_a|h[6][0]                        ; 2       ;
; xkz_a:xkz_a|h[6][2]                        ; 2       ;
; xkz_a:xkz_a|h[6][23]                       ; 2       ;
; xkz_a:xkz_a|h[6][22]                       ; 2       ;
; xkz_a:xkz_a|h[6][21]                       ; 2       ;
; xkz_a:xkz_a|h[6][20]                       ; 2       ;
; xkz_a:xkz_a|h[6][19]                       ; 2       ;
; xkz_a:xkz_a|h[6][18]                       ; 2       ;
; xkz_a:xkz_a|h[6][17]                       ; 2       ;
; xkz_a:xkz_a|h[6][16]                       ; 2       ;
; xkz_a:xkz_a|h[6][15]                       ; 2       ;
; xkz_a:xkz_a|h[6][14]                       ; 2       ;
; xkz_a:xkz_a|h[6][13]                       ; 2       ;
; xkz_a:xkz_a|h[6][12]                       ; 2       ;
; xkz_a:xkz_a|h[6][11]                       ; 2       ;
; xkz_a:xkz_a|h[6][10]                       ; 2       ;
; xkz_a:xkz_a|h[6][9]                        ; 2       ;
; xkz_a:xkz_a|h[6][8]                        ; 2       ;
; xkz_a:xkz_a|h[6][3]                        ; 2       ;
; xkz_a:xkz_a|h[6][30]                       ; 2       ;
; xkz_a:xkz_a|h[6][29]                       ; 2       ;
; xkz_a:xkz_a|h[6][28]                       ; 2       ;
; xkz_a:xkz_a|h[6][27]                       ; 2       ;
; xkz_a:xkz_a|h[6][26]                       ; 2       ;
; xkz_a:xkz_a|h[6][25]                       ; 2       ;
; xkz_a:xkz_a|h[6][24]                       ; 2       ;
; xkz_a:xkz_a|h[6][31]                       ; 2       ;
; xkz_a:xkz_a|h[6][7]                        ; 2       ;
; xkz_a:xkz_a|h[6][6]                        ; 2       ;
; xkz_a:xkz_a|h[6][5]                        ; 2       ;
; xkz_a:xkz_a|h[6][4]                        ; 2       ;
; xkz_a:xkz_a|h[5][1]                        ; 2       ;
; xkz_a:xkz_a|h[5][0]                        ; 2       ;
; xkz_a:xkz_a|h[5][2]                        ; 2       ;
; xkz_a:xkz_a|h[5][23]                       ; 2       ;
; xkz_a:xkz_a|h[5][22]                       ; 2       ;
; xkz_a:xkz_a|h[5][21]                       ; 2       ;
; xkz_a:xkz_a|h[5][20]                       ; 2       ;
; xkz_a:xkz_a|h[5][19]                       ; 2       ;
; xkz_a:xkz_a|h[5][18]                       ; 2       ;
; xkz_a:xkz_a|h[5][17]                       ; 2       ;
; xkz_a:xkz_a|h[5][16]                       ; 2       ;
; xkz_a:xkz_a|h[5][15]                       ; 2       ;
; xkz_a:xkz_a|h[5][14]                       ; 2       ;
; xkz_a:xkz_a|h[5][13]                       ; 2       ;
; xkz_a:xkz_a|h[5][12]                       ; 2       ;
; xkz_a:xkz_a|h[5][11]                       ; 2       ;
; xkz_a:xkz_a|h[5][10]                       ; 2       ;
; xkz_a:xkz_a|h[5][9]                        ; 2       ;
; xkz_a:xkz_a|h[5][8]                        ; 2       ;
; xkz_a:xkz_a|h[5][3]                        ; 2       ;
; xkz_a:xkz_a|h[5][30]                       ; 2       ;
; xkz_a:xkz_a|h[5][29]                       ; 2       ;
; xkz_a:xkz_a|h[5][28]                       ; 2       ;
; xkz_a:xkz_a|h[5][27]                       ; 2       ;
; xkz_a:xkz_a|h[5][26]                       ; 2       ;
; xkz_a:xkz_a|h[5][25]                       ; 2       ;
; xkz_a:xkz_a|h[5][24]                       ; 2       ;
; xkz_a:xkz_a|h[5][31]                       ; 2       ;
; xkz_a:xkz_a|h[5][7]                        ; 2       ;
; xkz_a:xkz_a|h[5][6]                        ; 2       ;
; xkz_a:xkz_a|h[5][5]                        ; 2       ;
; xkz_a:xkz_a|h[5][4]                        ; 2       ;
; xkz_a:xkz_a|h[4][1]                        ; 2       ;
; xkz_a:xkz_a|h[4][0]                        ; 2       ;
; xkz_a:xkz_a|h[4][2]                        ; 2       ;
; xkz_a:xkz_a|h[4][23]                       ; 2       ;
; xkz_a:xkz_a|h[4][22]                       ; 2       ;
; xkz_a:xkz_a|h[4][21]                       ; 2       ;
; xkz_a:xkz_a|h[4][20]                       ; 2       ;
; xkz_a:xkz_a|h[4][19]                       ; 2       ;
; xkz_a:xkz_a|h[4][18]                       ; 2       ;
; xkz_a:xkz_a|h[4][17]                       ; 2       ;
; xkz_a:xkz_a|h[4][16]                       ; 2       ;
; xkz_a:xkz_a|h[4][15]                       ; 2       ;
; xkz_a:xkz_a|h[4][14]                       ; 2       ;
; xkz_a:xkz_a|h[4][13]                       ; 2       ;
; xkz_a:xkz_a|h[4][12]                       ; 2       ;
; xkz_a:xkz_a|h[4][11]                       ; 2       ;
; xkz_a:xkz_a|h[4][10]                       ; 2       ;
; xkz_a:xkz_a|h[4][9]                        ; 2       ;
; xkz_a:xkz_a|h[4][8]                        ; 2       ;
; xkz_a:xkz_a|h[4][3]                        ; 2       ;
; xkz_a:xkz_a|h[4][30]                       ; 2       ;
; xkz_a:xkz_a|h[4][29]                       ; 2       ;
; xkz_a:xkz_a|h[4][28]                       ; 2       ;
; xkz_a:xkz_a|h[4][27]                       ; 2       ;
; xkz_a:xkz_a|h[4][26]                       ; 2       ;
; xkz_a:xkz_a|h[4][25]                       ; 2       ;
; xkz_a:xkz_a|h[4][24]                       ; 2       ;
; xkz_a:xkz_a|h[4][31]                       ; 2       ;
; xkz_a:xkz_a|h[4][7]                        ; 2       ;
; xkz_a:xkz_a|h[4][6]                        ; 2       ;
; xkz_a:xkz_a|h[4][5]                        ; 2       ;
; xkz_a:xkz_a|h[4][4]                        ; 2       ;
; xkz_a:xkz_a|h[3][1]                        ; 2       ;
; xkz_a:xkz_a|h[3][0]                        ; 2       ;
; xkz_a:xkz_a|h[3][2]                        ; 2       ;
; xkz_a:xkz_a|h[3][23]                       ; 2       ;
; xkz_a:xkz_a|h[3][22]                       ; 2       ;
; xkz_a:xkz_a|h[3][21]                       ; 2       ;
; xkz_a:xkz_a|h[3][20]                       ; 2       ;
; xkz_a:xkz_a|h[3][19]                       ; 2       ;
; xkz_a:xkz_a|h[3][18]                       ; 2       ;
; xkz_a:xkz_a|h[3][17]                       ; 2       ;
; xkz_a:xkz_a|h[3][16]                       ; 2       ;
; xkz_a:xkz_a|h[3][15]                       ; 2       ;
; xkz_a:xkz_a|h[3][14]                       ; 2       ;
; xkz_a:xkz_a|h[3][13]                       ; 2       ;
; xkz_a:xkz_a|h[3][12]                       ; 2       ;
; xkz_a:xkz_a|h[3][11]                       ; 2       ;
; xkz_a:xkz_a|h[3][10]                       ; 2       ;
; xkz_a:xkz_a|h[3][9]                        ; 2       ;
; xkz_a:xkz_a|h[3][8]                        ; 2       ;
; xkz_a:xkz_a|h[3][3]                        ; 2       ;
; xkz_a:xkz_a|h[3][30]                       ; 2       ;
; xkz_a:xkz_a|h[3][29]                       ; 2       ;
; xkz_a:xkz_a|h[3][28]                       ; 2       ;
; xkz_a:xkz_a|h[3][27]                       ; 2       ;
; xkz_a:xkz_a|h[3][26]                       ; 2       ;
; xkz_a:xkz_a|h[3][25]                       ; 2       ;
; xkz_a:xkz_a|h[3][24]                       ; 2       ;
; xkz_a:xkz_a|h[3][31]                       ; 2       ;
; xkz_a:xkz_a|h[3][7]                        ; 2       ;
; xkz_a:xkz_a|h[3][6]                        ; 2       ;
; xkz_a:xkz_a|h[3][5]                        ; 2       ;
; xkz_a:xkz_a|h[3][4]                        ; 2       ;
; xkz_a:xkz_a|h[2][1]                        ; 2       ;
; xkz_a:xkz_a|h[2][0]                        ; 2       ;
; xkz_a:xkz_a|h[2][2]                        ; 2       ;
; xkz_a:xkz_a|h[2][23]                       ; 2       ;
; xkz_a:xkz_a|h[2][22]                       ; 2       ;
; xkz_a:xkz_a|h[2][21]                       ; 2       ;
; xkz_a:xkz_a|h[2][20]                       ; 2       ;
; xkz_a:xkz_a|h[2][19]                       ; 2       ;
; xkz_a:xkz_a|h[2][18]                       ; 2       ;
; xkz_a:xkz_a|h[2][17]                       ; 2       ;
; xkz_a:xkz_a|h[2][16]                       ; 2       ;
; xkz_a:xkz_a|h[2][15]                       ; 2       ;
; xkz_a:xkz_a|h[2][14]                       ; 2       ;
; xkz_a:xkz_a|h[2][13]                       ; 2       ;
; xkz_a:xkz_a|h[2][12]                       ; 2       ;
; xkz_a:xkz_a|h[2][11]                       ; 2       ;
; xkz_a:xkz_a|h[2][10]                       ; 2       ;
; xkz_a:xkz_a|h[2][9]                        ; 2       ;
; xkz_a:xkz_a|h[2][8]                        ; 2       ;
; xkz_a:xkz_a|h[2][3]                        ; 2       ;
; xkz_a:xkz_a|h[2][30]                       ; 2       ;
; xkz_a:xkz_a|h[2][29]                       ; 2       ;
; xkz_a:xkz_a|h[2][28]                       ; 2       ;
; xkz_a:xkz_a|h[2][27]                       ; 2       ;
; xkz_a:xkz_a|h[2][26]                       ; 2       ;
; xkz_a:xkz_a|h[2][25]                       ; 2       ;
; xkz_a:xkz_a|h[2][24]                       ; 2       ;
; xkz_a:xkz_a|h[2][31]                       ; 2       ;
; xkz_a:xkz_a|h[2][7]                        ; 2       ;
; xkz_a:xkz_a|h[2][6]                        ; 2       ;
; xkz_a:xkz_a|h[2][5]                        ; 2       ;
; xkz_a:xkz_a|h[2][4]                        ; 2       ;
; xkz_a:xkz_a|h[1][1]                        ; 2       ;
; xkz_a:xkz_a|h[1][0]                        ; 2       ;
; xkz_a:xkz_a|h[1][2]                        ; 2       ;
; xkz_a:xkz_a|h[1][23]                       ; 2       ;
; xkz_a:xkz_a|h[1][22]                       ; 2       ;
; xkz_a:xkz_a|h[1][21]                       ; 2       ;
; xkz_a:xkz_a|h[1][20]                       ; 2       ;
; xkz_a:xkz_a|h[1][19]                       ; 2       ;
; xkz_a:xkz_a|h[1][18]                       ; 2       ;
; xkz_a:xkz_a|h[1][17]                       ; 2       ;
; xkz_a:xkz_a|h[1][16]                       ; 2       ;
; xkz_a:xkz_a|h[1][15]                       ; 2       ;
; xkz_a:xkz_a|h[1][14]                       ; 2       ;
; xkz_a:xkz_a|h[1][13]                       ; 2       ;
; xkz_a:xkz_a|h[1][12]                       ; 2       ;
; xkz_a:xkz_a|h[1][11]                       ; 2       ;
; xkz_a:xkz_a|h[1][10]                       ; 2       ;
; xkz_a:xkz_a|h[1][9]                        ; 2       ;
; xkz_a:xkz_a|h[1][8]                        ; 2       ;
; xkz_a:xkz_a|h[1][3]                        ; 2       ;
; xkz_a:xkz_a|h[1][30]                       ; 2       ;
; xkz_a:xkz_a|h[1][29]                       ; 2       ;
; xkz_a:xkz_a|h[1][28]                       ; 2       ;
; xkz_a:xkz_a|h[1][27]                       ; 2       ;
; xkz_a:xkz_a|h[1][26]                       ; 2       ;
; xkz_a:xkz_a|h[1][25]                       ; 2       ;
; xkz_a:xkz_a|h[1][24]                       ; 2       ;
; xkz_a:xkz_a|h[1][31]                       ; 2       ;
; xkz_a:xkz_a|h[1][7]                        ; 2       ;
; xkz_a:xkz_a|h[1][6]                        ; 2       ;
; xkz_a:xkz_a|h[1][5]                        ; 2       ;
; xkz_a:xkz_a|h[1][4]                        ; 2       ;
; xkz_a:xkz_a|h[0][1]                        ; 2       ;
; xkz_a:xkz_a|h[0][0]                        ; 2       ;
; xkz_a:xkz_a|h[0][2]                        ; 2       ;
; xkz_a:xkz_a|h[0][23]                       ; 2       ;
; xkz_a:xkz_a|h[0][22]                       ; 2       ;
; xkz_a:xkz_a|h[0][21]                       ; 2       ;
; xkz_a:xkz_a|h[0][20]                       ; 2       ;
; xkz_a:xkz_a|h[0][19]                       ; 2       ;
; xkz_a:xkz_a|h[0][18]                       ; 2       ;
; xkz_a:xkz_a|h[0][17]                       ; 2       ;
; xkz_a:xkz_a|h[0][16]                       ; 2       ;
; xkz_a:xkz_a|h[0][15]                       ; 2       ;
; xkz_a:xkz_a|h[0][14]                       ; 2       ;
; xkz_a:xkz_a|h[0][13]                       ; 2       ;
; xkz_a:xkz_a|h[0][12]                       ; 2       ;
; xkz_a:xkz_a|h[0][11]                       ; 2       ;
; xkz_a:xkz_a|h[0][10]                       ; 2       ;
; xkz_a:xkz_a|h[0][9]                        ; 2       ;
; xkz_a:xkz_a|h[0][8]                        ; 2       ;
; xkz_a:xkz_a|h[0][3]                        ; 2       ;
; xkz_a:xkz_a|h[0][30]                       ; 2       ;
; xkz_a:xkz_a|h[0][29]                       ; 2       ;
; xkz_a:xkz_a|h[0][28]                       ; 2       ;
; xkz_a:xkz_a|h[0][27]                       ; 2       ;
; xkz_a:xkz_a|h[0][26]                       ; 2       ;
; xkz_a:xkz_a|h[0][25]                       ; 2       ;
; xkz_a:xkz_a|h[0][24]                       ; 2       ;
; xkz_a:xkz_a|h[0][31]                       ; 2       ;
; xkz_a:xkz_a|h[0][7]                        ; 2       ;
; xkz_a:xkz_a|h[0][6]                        ; 2       ;
; xkz_a:xkz_a|h[0][5]                        ; 2       ;
; xkz_a:xkz_a|h[0][4]                        ; 2       ;
; uart_tx:uart_tx|tx_data[9]~feeder          ; 1       ;
; ir~input                                   ; 1       ;
; key_debounce:key_debounce|key_samp~0       ; 1       ;
; ir_hwx:ir_hwx|keyCode_reg[6]~4             ; 1       ;
; ir_hwx:ir_hwx|keyCode_reg[7]~3             ; 1       ;
; code:code|s[2]~20                          ; 1       ;
; code:code|s[2]~48                          ; 1       ;
; code:code|s[2]~24                          ; 1       ;
; code:code|s[1]~7                           ; 1       ;
; code:code|s[1]~47                          ; 1       ;
; code:code|s[1]~10                          ; 1       ;
; uart_tx:uart_tx|bps_start_r~2              ; 1       ;
; uart_tx:uart_tx|tx_en~2                    ; 1       ;
; code:code|s[0]~46                          ; 1       ;
; ir_hwx:ir_hwx|Selector1~0                  ; 1       ;
; uart_rx:uart_rx|bps_start_r~0              ; 1       ;
; key_debounce:key_debounce|key_samp_r       ; 1       ;
; xkz_a:xkz_a|b~0                            ; 1       ;
; xkz_a:xkz_a|Equal0~9                       ; 1       ;
; ir_hwx:ir_hwx|Selector0~2                  ; 1       ;
; ir_hwx:ir_hwx|Selector0~1                  ; 1       ;
; ir_hwx:ir_hwx|Selector0~0                  ; 1       ;
; ir_hwx:ir_hwx|Selector2~1                  ; 1       ;
; ir_hwx:ir_hwx|check_9ms~2                  ; 1       ;
; ir_hwx:ir_hwx|check_9ms~1                  ; 1       ;
; ir_hwx:ir_hwx|check_9ms~0                  ; 1       ;
; clk_gen:clk_gen|cnt_hwx~6                  ; 1       ;
; clk_gen:clk_gen|cnt_hwx~5                  ; 1       ;
; clk_gen:clk_gen|cnt_hwx~4                  ; 1       ;
; clk_gen:clk_gen|cnt_hwx~3                  ; 1       ;
; clk_gen:clk_gen|cnt_hwx~2                  ; 1       ;
; clk_gen:clk_gen|cnt_hwx~1                  ; 1       ;
; clk_gen:clk_gen|cnt_hwx~0                  ; 1       ;
; baud:baud_rx|Equal0~3                      ; 1       ;
; baud:baud_rx|Equal0~2                      ; 1       ;
; baud:baud_rx|Equal0~1                      ; 1       ;
; key_debounce:key_debounce|key_rst~0        ; 1       ;
; key_debounce:key_debounce|Equal0~5         ; 1       ;
; key_debounce:key_debounce|Equal0~4         ; 1       ;
; key_debounce:key_debounce|Equal0~3         ; 1       ;
; key_debounce:key_debounce|Equal0~2         ; 1       ;
; key_debounce:key_debounce|Equal0~1         ; 1       ;
; key_debounce:key_debounce|Equal0~0         ; 1       ;
; uart_tx:uart_tx|rx_int0                    ; 1       ;
; baud:baud_tx|Equal0~3                      ; 1       ;
; baud:baud_tx|Equal0~2                      ; 1       ;
; baud:baud_tx|Equal0~1                      ; 1       ;
; xkz_a:xkz_a|c[7]~15                        ; 1       ;
; xkz_a:xkz_a|c[7]~14                        ; 1       ;
; xkz_a:xkz_a|c[6]~13                        ; 1       ;
; xkz_a:xkz_a|c[6]~12                        ; 1       ;
; xkz_a:xkz_a|c[5]~11                        ; 1       ;
; xkz_a:xkz_a|c[5]~10                        ; 1       ;
; xkz_a:xkz_a|c[4]~9                         ; 1       ;
; xkz_a:xkz_a|c[4]~8                         ; 1       ;
; xkz_a:xkz_a|c[3]~7                         ; 1       ;
; xkz_a:xkz_a|c[3]~6                         ; 1       ;
; xkz_a:xkz_a|c[2]~5                         ; 1       ;
; xkz_a:xkz_a|c[2]~4                         ; 1       ;
; xkz_a:xkz_a|c[1]~3                         ; 1       ;
; xkz_a:xkz_a|c[1]~2                         ; 1       ;
; xkz_a:xkz_a|c[0]~1                         ; 1       ;
; xkz_a:xkz_a|c~0                            ; 1       ;
; xkz_a:xkz_a|Equal0~7                       ; 1       ;
; xkz_a:xkz_a|Equal0~6                       ; 1       ;
; xkz_a:xkz_a|Equal0~5                       ; 1       ;
; xkz_a:xkz_a|Equal0~3                       ; 1       ;
; xkz_a:xkz_a|Equal0~2                       ; 1       ;
; xkz_a:xkz_a|Equal0~1                       ; 1       ;
; xkz_a:xkz_a|Equal0~0                       ; 1       ;
; xkz_a:xkz_a|LessThan0~10                   ; 1       ;
; xkz_a:xkz_a|LessThan0~9                    ; 1       ;
; xkz_a:xkz_a|LessThan0~8                    ; 1       ;
; xkz_a:xkz_a|LessThan0~7                    ; 1       ;
; xkz_a:xkz_a|LessThan0~6                    ; 1       ;
; xkz_a:xkz_a|LessThan0~5                    ; 1       ;
; xkz_a:xkz_a|LessThan0~4                    ; 1       ;
; xkz_a:xkz_a|LessThan0~3                    ; 1       ;
; xkz_a:xkz_a|LessThan0~2                    ; 1       ;
; xkz_a:xkz_a|LessThan0~1                    ; 1       ;
; xkz_a:xkz_a|LessThan0~0                    ; 1       ;
; ir_hwx:ir_hwx|data[20]~17                  ; 1       ;
; ir_hwx:ir_hwx|data[22]~16                  ; 1       ;
; ir_hwx:ir_hwx|data[18]~15                  ; 1       ;
; ir_hwx:ir_hwx|data[17]~12                  ; 1       ;
; ir_hwx:ir_hwx|data[16]~11                  ; 1       ;
; ir_hwx:ir_hwx|data[21]~10                  ; 1       ;
; ir_hwx:ir_hwx|data[16]~8                   ; 1       ;
; ir_hwx:ir_hwx|data[16]~7                   ; 1       ;
; ir_hwx:ir_hwx|data[23]~6                   ; 1       ;
; ir_hwx:ir_hwx|Selector3~2                  ; 1       ;
; ir_hwx:ir_hwx|Selector3~1                  ; 1       ;
; ir_hwx:ir_hwx|check_4ms~2                  ; 1       ;
; ir_hwx:ir_hwx|check_4ms~1                  ; 1       ;
; ir_hwx:ir_hwx|Selector3~0                  ; 1       ;
; clk_gen:clk_gen|clk_hwx~0                  ; 1       ;
; clk_gen:clk_gen|Equal0~1                   ; 1       ;
; clk_gen:clk_gen|Equal0~0                   ; 1       ;
; ir_hwx:ir_hwx|data[19]~5                   ; 1       ;
; ir_hwx:ir_hwx|high~1                       ; 1       ;
; ir_hwx:ir_hwx|high~0                       ; 1       ;
; uart_rx:uart_rx|rx_temp_data[2]~7          ; 1       ;
; uart_rx:uart_rx|rx_temp_data[6]~6          ; 1       ;
; uart_rx:uart_rx|rx_temp_data[4]~5          ; 1       ;
; uart_rx:uart_rx|rx_temp_data[7]~4          ; 1       ;
; uart_rx:uart_rx|Decoder0~8                 ; 1       ;
; uart_rx:uart_rx|rx_temp_data[3]~3          ; 1       ;
; uart_rx:uart_rx|rx_temp_data[5]~2          ; 1       ;
; uart_rx:uart_rx|rx_temp_data[1]~1          ; 1       ;
; baud:baud_rx|Equal1~2                      ; 1       ;
; baud:baud_rx|Equal1~1                      ; 1       ;
; baud:baud_rx|Equal1~0                      ; 1       ;
; uart_rx:uart_rx|num[3]~4                   ; 1       ;
; uart_rx:uart_rx|Add0~1                     ; 1       ;
; uart_rx:uart_rx|num[0]~3                   ; 1       ;
; uart_rx:uart_rx|num[1]~2                   ; 1       ;
; uart_rx:uart_rx|num[2]~1                   ; 1       ;
; uart_rx:uart_rx|Add0~0                     ; 1       ;
; uart_rx:uart_rx|rx_int~0                   ; 1       ;
; uart_rx:uart_rx|rs232_rx3                  ; 1       ;
; uart_rx:uart_rx|rx_temp_data[0]~0          ; 1       ;
; uart_rx:uart_rx|Decoder0~5                 ; 1       ;
; key_debounce:key_debounce|key_low          ; 1       ;
; key_debounce:key_debounce|key_rst_r        ; 1       ;
; uart_tx:uart_tx|num[1]~4                   ; 1       ;
; uart_tx:uart_tx|num[3]~3                   ; 1       ;
; uart_tx:uart_tx|Add0~1                     ; 1       ;
; uart_tx:uart_tx|num[0]~2                   ; 1       ;
; uart_tx:uart_tx|num[2]~1                   ; 1       ;
; uart_tx:uart_tx|Add0~0                     ; 1       ;
; baud:baud_tx|Equal1~2                      ; 1       ;
; baud:baud_tx|Equal1~1                      ; 1       ;
; baud:baud_tx|Equal1~0                      ; 1       ;
; xkz_a:xkz_a|g[7]~7                         ; 1       ;
; xkz_a:xkz_a|LessThan9~10                   ; 1       ;
; xkz_a:xkz_a|LessThan9~9                    ; 1       ;
; xkz_a:xkz_a|LessThan9~8                    ; 1       ;
; xkz_a:xkz_a|LessThan9~7                    ; 1       ;
; xkz_a:xkz_a|LessThan9~6                    ; 1       ;
; xkz_a:xkz_a|LessThan9~5                    ; 1       ;
; xkz_a:xkz_a|LessThan9~4                    ; 1       ;
; xkz_a:xkz_a|LessThan9~3                    ; 1       ;
; xkz_a:xkz_a|LessThan9~2                    ; 1       ;
; xkz_a:xkz_a|LessThan9~1                    ; 1       ;
; xkz_a:xkz_a|LessThan9~0                    ; 1       ;
; xkz_a:xkz_a|g[6]~6                         ; 1       ;
; xkz_a:xkz_a|LessThan8~10                   ; 1       ;
; xkz_a:xkz_a|LessThan8~9                    ; 1       ;
; xkz_a:xkz_a|LessThan8~8                    ; 1       ;
; xkz_a:xkz_a|LessThan8~7                    ; 1       ;
; xkz_a:xkz_a|LessThan8~6                    ; 1       ;
; xkz_a:xkz_a|LessThan8~5                    ; 1       ;
; xkz_a:xkz_a|LessThan8~4                    ; 1       ;
; xkz_a:xkz_a|LessThan8~3                    ; 1       ;
; xkz_a:xkz_a|LessThan8~2                    ; 1       ;
; xkz_a:xkz_a|LessThan8~1                    ; 1       ;
; xkz_a:xkz_a|LessThan8~0                    ; 1       ;
; xkz_a:xkz_a|g[5]~5                         ; 1       ;
; xkz_a:xkz_a|LessThan7~10                   ; 1       ;
; xkz_a:xkz_a|LessThan7~9                    ; 1       ;
; xkz_a:xkz_a|LessThan7~8                    ; 1       ;
; xkz_a:xkz_a|LessThan7~7                    ; 1       ;
; xkz_a:xkz_a|LessThan7~6                    ; 1       ;
; xkz_a:xkz_a|LessThan7~5                    ; 1       ;
; xkz_a:xkz_a|LessThan7~4                    ; 1       ;
; xkz_a:xkz_a|LessThan7~3                    ; 1       ;
; xkz_a:xkz_a|LessThan7~2                    ; 1       ;
; xkz_a:xkz_a|LessThan7~1                    ; 1       ;
; xkz_a:xkz_a|LessThan7~0                    ; 1       ;
; xkz_a:xkz_a|g[4]~4                         ; 1       ;
; xkz_a:xkz_a|LessThan6~10                   ; 1       ;
; xkz_a:xkz_a|LessThan6~9                    ; 1       ;
; xkz_a:xkz_a|LessThan6~8                    ; 1       ;
; xkz_a:xkz_a|LessThan6~7                    ; 1       ;
; xkz_a:xkz_a|LessThan6~6                    ; 1       ;
; xkz_a:xkz_a|LessThan6~5                    ; 1       ;
; xkz_a:xkz_a|LessThan6~4                    ; 1       ;
; xkz_a:xkz_a|LessThan6~3                    ; 1       ;
; xkz_a:xkz_a|LessThan6~2                    ; 1       ;
; xkz_a:xkz_a|LessThan6~1                    ; 1       ;
; xkz_a:xkz_a|LessThan6~0                    ; 1       ;
; xkz_a:xkz_a|g[3]~3                         ; 1       ;
; xkz_a:xkz_a|LessThan5~10                   ; 1       ;
; xkz_a:xkz_a|LessThan5~9                    ; 1       ;
; xkz_a:xkz_a|LessThan5~8                    ; 1       ;
; xkz_a:xkz_a|LessThan5~7                    ; 1       ;
; xkz_a:xkz_a|LessThan5~6                    ; 1       ;
; xkz_a:xkz_a|LessThan5~5                    ; 1       ;
; xkz_a:xkz_a|LessThan5~4                    ; 1       ;
; xkz_a:xkz_a|LessThan5~3                    ; 1       ;
; xkz_a:xkz_a|LessThan5~2                    ; 1       ;
; xkz_a:xkz_a|LessThan5~1                    ; 1       ;
; xkz_a:xkz_a|LessThan5~0                    ; 1       ;
; xkz_a:xkz_a|g[2]~2                         ; 1       ;
; xkz_a:xkz_a|LessThan4~10                   ; 1       ;
; xkz_a:xkz_a|LessThan4~9                    ; 1       ;
; xkz_a:xkz_a|LessThan4~8                    ; 1       ;
; xkz_a:xkz_a|LessThan4~7                    ; 1       ;
; xkz_a:xkz_a|LessThan4~6                    ; 1       ;
; xkz_a:xkz_a|LessThan4~5                    ; 1       ;
; xkz_a:xkz_a|LessThan4~4                    ; 1       ;
; xkz_a:xkz_a|LessThan4~3                    ; 1       ;
; xkz_a:xkz_a|LessThan4~2                    ; 1       ;
; xkz_a:xkz_a|LessThan4~1                    ; 1       ;
; xkz_a:xkz_a|LessThan4~0                    ; 1       ;
; xkz_a:xkz_a|g[1]~1                         ; 1       ;
; xkz_a:xkz_a|LessThan3~10                   ; 1       ;
; xkz_a:xkz_a|LessThan3~9                    ; 1       ;
; xkz_a:xkz_a|LessThan3~8                    ; 1       ;
; xkz_a:xkz_a|LessThan3~7                    ; 1       ;
; xkz_a:xkz_a|LessThan3~6                    ; 1       ;
; xkz_a:xkz_a|LessThan3~5                    ; 1       ;
; xkz_a:xkz_a|LessThan3~4                    ; 1       ;
; xkz_a:xkz_a|LessThan3~3                    ; 1       ;
; xkz_a:xkz_a|LessThan3~2                    ; 1       ;
; xkz_a:xkz_a|LessThan3~1                    ; 1       ;
; xkz_a:xkz_a|LessThan3~0                    ; 1       ;
; xkz_a:xkz_a|g[0]~0                         ; 1       ;
; xkz_a:xkz_a|LessThan2~10                   ; 1       ;
; xkz_a:xkz_a|LessThan2~9                    ; 1       ;
; xkz_a:xkz_a|LessThan2~8                    ; 1       ;
; xkz_a:xkz_a|LessThan2~7                    ; 1       ;
; xkz_a:xkz_a|LessThan2~6                    ; 1       ;
; xkz_a:xkz_a|LessThan2~5                    ; 1       ;
; xkz_a:xkz_a|LessThan2~4                    ; 1       ;
; xkz_a:xkz_a|LessThan2~3                    ; 1       ;
; xkz_a:xkz_a|LessThan2~2                    ; 1       ;
; xkz_a:xkz_a|LessThan2~1                    ; 1       ;
; xkz_a:xkz_a|LessThan2~0                    ; 1       ;
; display:display|a~1                        ; 1       ;
; display:display|a~0                        ; 1       ;
; key_debounce:key_debounce|led_1            ; 1       ;
; switch:switch|led_2[1]~3                   ; 1       ;
; switch:switch|led_2[1]~2                   ; 1       ;
; switch:switch|Equal13~1                    ; 1       ;
; uart_tx:uart_tx|rs232_tx_r~7               ; 1       ;
; uart_tx:uart_tx|rs232_tx_r~6               ; 1       ;
; uart_tx:uart_tx|Mux0~1                     ; 1       ;
; uart_tx:uart_tx|tx_data[7]                 ; 1       ;
; uart_tx:uart_tx|Mux0~0                     ; 1       ;
; uart_tx:uart_tx|tx_data[4]                 ; 1       ;
; uart_tx:uart_tx|tx_data[5]                 ; 1       ;
; uart_tx:uart_tx|tx_data[6]                 ; 1       ;
; uart_tx:uart_tx|rs232_tx_r~5               ; 1       ;
; uart_tx:uart_tx|rs232_tx_r~4               ; 1       ;
; uart_tx:uart_tx|rs232_tx_r~3               ; 1       ;
; uart_tx:uart_tx|tx_data[8]                 ; 1       ;
; uart_tx:uart_tx|rs232_tx_r~2               ; 1       ;
; uart_tx:uart_tx|tx_data[1]                 ; 1       ;
; uart_tx:uart_tx|tx_data[9]                 ; 1       ;
; uart_tx:uart_tx|rs232_tx_r~1               ; 1       ;
; uart_tx:uart_tx|tx_data[2]                 ; 1       ;
; uart_tx:uart_tx|tx_data[3]                 ; 1       ;
; uart_tx:uart_tx|rs232_tx_r~0               ; 1       ;
; display:display|Mux0~0                     ; 1       ;
; display:display|Mux1~0                     ; 1       ;
; display:display|Mux2~0                     ; 1       ;
; display:display|Mux3~0                     ; 1       ;
; display:display|Mux4~0                     ; 1       ;
; display:display|Mux5~0                     ; 1       ;
; display:display|Mux6~0                     ; 1       ;
; code:code|s[3]~44                          ; 1       ;
; code:code|s[3]~43                          ; 1       ;
; code:code|s[0]~38                          ; 1       ;
; code:code|s[0]~37                          ; 1       ;
; code:code|s[0]~36                          ; 1       ;
; code:code|Equal0~0                         ; 1       ;
; code:code|Equal15~0                        ; 1       ;
; code:code|Equal2~2                         ; 1       ;
; switch:switch|led_2[1]~0                   ; 1       ;
; code:code|Equal1~0                         ; 1       ;
; code:code|s~33                             ; 1       ;
; code:code|Equal11~0                        ; 1       ;
; key_debounce:key_debounce|delay_cnt[19]~58 ; 1       ;
; key_debounce:key_debounce|delay_cnt[18]~57 ; 1       ;
; key_debounce:key_debounce|delay_cnt[18]~56 ; 1       ;
; key_debounce:key_debounce|delay_cnt[17]~55 ; 1       ;
; key_debounce:key_debounce|delay_cnt[17]~54 ; 1       ;
; key_debounce:key_debounce|delay_cnt[16]~53 ; 1       ;
; key_debounce:key_debounce|delay_cnt[16]~52 ; 1       ;
; key_debounce:key_debounce|delay_cnt[15]~51 ; 1       ;
; key_debounce:key_debounce|delay_cnt[15]~50 ; 1       ;
; key_debounce:key_debounce|delay_cnt[14]~49 ; 1       ;
; key_debounce:key_debounce|delay_cnt[14]~48 ; 1       ;
; key_debounce:key_debounce|delay_cnt[13]~47 ; 1       ;
; key_debounce:key_debounce|delay_cnt[13]~46 ; 1       ;
; key_debounce:key_debounce|delay_cnt[12]~45 ; 1       ;
; key_debounce:key_debounce|delay_cnt[12]~44 ; 1       ;
; key_debounce:key_debounce|delay_cnt[11]~43 ; 1       ;
; key_debounce:key_debounce|delay_cnt[11]~42 ; 1       ;
; key_debounce:key_debounce|delay_cnt[10]~41 ; 1       ;
; key_debounce:key_debounce|delay_cnt[10]~40 ; 1       ;
; key_debounce:key_debounce|delay_cnt[9]~39  ; 1       ;
; key_debounce:key_debounce|delay_cnt[9]~38  ; 1       ;
; key_debounce:key_debounce|delay_cnt[8]~37  ; 1       ;
; key_debounce:key_debounce|delay_cnt[8]~36  ; 1       ;
; key_debounce:key_debounce|delay_cnt[7]~35  ; 1       ;
; key_debounce:key_debounce|delay_cnt[7]~34  ; 1       ;
; key_debounce:key_debounce|delay_cnt[6]~33  ; 1       ;
; key_debounce:key_debounce|delay_cnt[6]~32  ; 1       ;
; key_debounce:key_debounce|delay_cnt[5]~31  ; 1       ;
; key_debounce:key_debounce|delay_cnt[5]~30  ; 1       ;
; key_debounce:key_debounce|delay_cnt[4]~29  ; 1       ;
; key_debounce:key_debounce|delay_cnt[4]~28  ; 1       ;
; key_debounce:key_debounce|delay_cnt[3]~27  ; 1       ;
; key_debounce:key_debounce|delay_cnt[3]~26  ; 1       ;
; key_debounce:key_debounce|delay_cnt[2]~25  ; 1       ;
; key_debounce:key_debounce|delay_cnt[2]~24  ; 1       ;
; key_debounce:key_debounce|delay_cnt[1]~23  ; 1       ;
; key_debounce:key_debounce|delay_cnt[1]~22  ; 1       ;
; key_debounce:key_debounce|delay_cnt[0]~21  ; 1       ;
; key_debounce:key_debounce|delay_cnt[0]~20  ; 1       ;
; xkz_a:xkz_a|Add1~62                        ; 1       ;
; xkz_a:xkz_a|Add1~61                        ; 1       ;
; xkz_a:xkz_a|Add1~60                        ; 1       ;
; xkz_a:xkz_a|Add1~59                        ; 1       ;
; xkz_a:xkz_a|Add1~58                        ; 1       ;
; xkz_a:xkz_a|Add1~57                        ; 1       ;
; xkz_a:xkz_a|Add1~56                        ; 1       ;
; xkz_a:xkz_a|Add1~55                        ; 1       ;
; xkz_a:xkz_a|Add1~54                        ; 1       ;
; xkz_a:xkz_a|Add1~53                        ; 1       ;
; xkz_a:xkz_a|Add1~52                        ; 1       ;
; xkz_a:xkz_a|Add1~51                        ; 1       ;
; xkz_a:xkz_a|Add1~50                        ; 1       ;
; xkz_a:xkz_a|Add1~49                        ; 1       ;
; xkz_a:xkz_a|Add1~48                        ; 1       ;
; xkz_a:xkz_a|Add1~47                        ; 1       ;
; xkz_a:xkz_a|Add1~46                        ; 1       ;
; xkz_a:xkz_a|Add1~45                        ; 1       ;
; xkz_a:xkz_a|Add1~44                        ; 1       ;
; xkz_a:xkz_a|Add1~43                        ; 1       ;
; xkz_a:xkz_a|Add1~42                        ; 1       ;
; xkz_a:xkz_a|Add1~41                        ; 1       ;
; xkz_a:xkz_a|Add1~40                        ; 1       ;
; xkz_a:xkz_a|Add1~39                        ; 1       ;
; xkz_a:xkz_a|Add1~38                        ; 1       ;
; xkz_a:xkz_a|Add1~37                        ; 1       ;
; xkz_a:xkz_a|Add1~36                        ; 1       ;
; xkz_a:xkz_a|Add1~35                        ; 1       ;
; xkz_a:xkz_a|Add1~34                        ; 1       ;
; xkz_a:xkz_a|Add1~33                        ; 1       ;
; xkz_a:xkz_a|Add1~32                        ; 1       ;
; xkz_a:xkz_a|Add1~31                        ; 1       ;
; xkz_a:xkz_a|Add1~30                        ; 1       ;
; xkz_a:xkz_a|Add1~29                        ; 1       ;
; xkz_a:xkz_a|Add1~28                        ; 1       ;
; xkz_a:xkz_a|Add1~27                        ; 1       ;
; xkz_a:xkz_a|Add1~26                        ; 1       ;
; xkz_a:xkz_a|Add1~25                        ; 1       ;
; xkz_a:xkz_a|Add1~24                        ; 1       ;
; xkz_a:xkz_a|Add1~23                        ; 1       ;
; xkz_a:xkz_a|Add1~22                        ; 1       ;
; xkz_a:xkz_a|Add1~21                        ; 1       ;
; xkz_a:xkz_a|Add1~20                        ; 1       ;
; xkz_a:xkz_a|Add1~19                        ; 1       ;
; xkz_a:xkz_a|Add1~18                        ; 1       ;
; xkz_a:xkz_a|Add1~17                        ; 1       ;
; xkz_a:xkz_a|Add1~16                        ; 1       ;
; xkz_a:xkz_a|Add1~15                        ; 1       ;
; xkz_a:xkz_a|Add1~14                        ; 1       ;
; xkz_a:xkz_a|Add1~13                        ; 1       ;
; xkz_a:xkz_a|Add1~12                        ; 1       ;
; xkz_a:xkz_a|Add1~11                        ; 1       ;
; xkz_a:xkz_a|Add1~10                        ; 1       ;
; xkz_a:xkz_a|Add1~9                         ; 1       ;
; xkz_a:xkz_a|Add1~8                         ; 1       ;
; xkz_a:xkz_a|Add1~7                         ; 1       ;
; xkz_a:xkz_a|Add1~6                         ; 1       ;
; xkz_a:xkz_a|a[31]~94                       ; 1       ;
; xkz_a:xkz_a|a[30]~93                       ; 1       ;
; xkz_a:xkz_a|a[30]~92                       ; 1       ;
; xkz_a:xkz_a|a[29]~91                       ; 1       ;
; xkz_a:xkz_a|a[29]~90                       ; 1       ;
; xkz_a:xkz_a|a[28]~89                       ; 1       ;
; xkz_a:xkz_a|a[28]~88                       ; 1       ;
; xkz_a:xkz_a|a[27]~87                       ; 1       ;
; xkz_a:xkz_a|a[27]~86                       ; 1       ;
; xkz_a:xkz_a|a[26]~85                       ; 1       ;
; xkz_a:xkz_a|a[26]~84                       ; 1       ;
; xkz_a:xkz_a|a[25]~83                       ; 1       ;
; xkz_a:xkz_a|a[25]~82                       ; 1       ;
; xkz_a:xkz_a|a[24]~81                       ; 1       ;
; xkz_a:xkz_a|a[24]~80                       ; 1       ;
; xkz_a:xkz_a|a[23]~79                       ; 1       ;
; xkz_a:xkz_a|a[23]~78                       ; 1       ;
; xkz_a:xkz_a|a[22]~77                       ; 1       ;
; xkz_a:xkz_a|a[22]~76                       ; 1       ;
; xkz_a:xkz_a|a[21]~75                       ; 1       ;
; xkz_a:xkz_a|a[21]~74                       ; 1       ;
; xkz_a:xkz_a|a[20]~73                       ; 1       ;
; xkz_a:xkz_a|a[20]~72                       ; 1       ;
; xkz_a:xkz_a|a[19]~71                       ; 1       ;
; xkz_a:xkz_a|a[19]~70                       ; 1       ;
; xkz_a:xkz_a|a[18]~69                       ; 1       ;
; xkz_a:xkz_a|a[18]~68                       ; 1       ;
; xkz_a:xkz_a|a[17]~67                       ; 1       ;
; xkz_a:xkz_a|a[17]~66                       ; 1       ;
; xkz_a:xkz_a|a[16]~65                       ; 1       ;
; xkz_a:xkz_a|a[16]~64                       ; 1       ;
; xkz_a:xkz_a|a[15]~63                       ; 1       ;
; xkz_a:xkz_a|a[15]~62                       ; 1       ;
; xkz_a:xkz_a|a[14]~61                       ; 1       ;
; xkz_a:xkz_a|a[14]~60                       ; 1       ;
; xkz_a:xkz_a|a[13]~59                       ; 1       ;
; xkz_a:xkz_a|a[13]~58                       ; 1       ;
; xkz_a:xkz_a|a[12]~57                       ; 1       ;
; xkz_a:xkz_a|a[12]~56                       ; 1       ;
; xkz_a:xkz_a|a[11]~55                       ; 1       ;
; xkz_a:xkz_a|a[11]~54                       ; 1       ;
; xkz_a:xkz_a|a[10]~53                       ; 1       ;
; xkz_a:xkz_a|a[10]~52                       ; 1       ;
; xkz_a:xkz_a|a[9]~51                        ; 1       ;
; xkz_a:xkz_a|a[9]~50                        ; 1       ;
; xkz_a:xkz_a|a[8]~49                        ; 1       ;
; xkz_a:xkz_a|a[8]~48                        ; 1       ;
; xkz_a:xkz_a|a[7]~47                        ; 1       ;
; xkz_a:xkz_a|a[7]~46                        ; 1       ;
; xkz_a:xkz_a|a[6]~45                        ; 1       ;
; xkz_a:xkz_a|a[6]~44                        ; 1       ;
; xkz_a:xkz_a|a[5]~43                        ; 1       ;
; xkz_a:xkz_a|a[5]~42                        ; 1       ;
; xkz_a:xkz_a|a[4]~41                        ; 1       ;
; xkz_a:xkz_a|a[4]~40                        ; 1       ;
; xkz_a:xkz_a|a[3]~39                        ; 1       ;
+--------------------------------------------+---------+


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; Block interconnects        ; 844 / 32,401 ( 3 % ) ;
; C16 interconnects          ; 14 / 1,326 ( 1 % )   ;
; C4 interconnects           ; 284 / 21,816 ( 1 % ) ;
; Direct links               ; 343 / 32,401 ( 1 % ) ;
; Global clocks              ; 4 / 10 ( 40 % )      ;
; Local interconnects        ; 639 / 10,320 ( 6 % ) ;
; R24 interconnects          ; 15 / 1,289 ( 1 % )   ;
; R4 interconnects           ; 330 / 28,186 ( 1 % ) ;
+----------------------------+----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.44) ; Number of LABs  (Total = 64) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 5                            ;
; 12                                          ; 2                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 5                            ;
; 16                                          ; 31                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.14) ; Number of LABs  (Total = 64) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 21                           ;
; 1 Clock                            ; 54                           ;
; 1 Clock enable                     ; 28                           ;
; 1 Sync. clear                      ; 28                           ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.52) ; Number of LABs  (Total = 64) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 4                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 6                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 6                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 13                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.56) ; Number of LABs  (Total = 64) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 3                            ;
; 3                                               ; 9                            ;
; 4                                               ; 4                            ;
; 5                                               ; 3                            ;
; 6                                               ; 3                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 1                            ;
; 10                                              ; 5                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 20                           ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.42) ; Number of LABs  (Total = 64) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 9                            ;
; 4                                            ; 11                           ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 4                            ;
; 9                                            ; 5                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 3                            ;
; 14                                           ; 0                            ;
; 15                                           ; 4                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 5                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 24        ; 0            ; 24        ; 0            ; 0            ; 24        ; 24        ; 0            ; 24        ; 24        ; 0            ; 19           ; 0            ; 0            ; 5            ; 0            ; 19           ; 5            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 24        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 24           ; 0         ; 24           ; 24           ; 0         ; 0         ; 24           ; 0         ; 0         ; 24           ; 5            ; 24           ; 24           ; 19           ; 24           ; 5            ; 19           ; 24           ; 24           ; 24           ; 5            ; 24           ; 24           ; 24           ; 24           ; 24           ; 0         ; 24           ; 24           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; rs232_tx           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_out            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_en             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rstn           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs232_rx           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ir                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_in             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                          ;
+---------------------------------+------------------------------------------------------------------+-------------------+
; Source Clock(s)                 ; Destination Clock(s)                                             ; Delay Added in ns ;
+---------------------------------+------------------------------------------------------------------+-------------------+
; clk_gen:clk_gen|clk_hwx         ; clk_gen:clk_gen|clk_hwx,sys_clk,ir_hwx:ir_hwx|keyCode_reg[0],I/O ; 21.4              ;
; sys_clk                         ; clk_gen:clk_gen|clk_hwx,sys_clk,ir_hwx:ir_hwx|keyCode_reg[0],I/O ; 8.3               ;
; clk_gen:clk_gen|clk_hwx,sys_clk ; clk_gen:clk_gen|clk_hwx,sys_clk,ir_hwx:ir_hwx|keyCode_reg[0]     ; 3.9               ;
+---------------------------------+------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                              ;
+------------------------------+-------------------------+-------------------+
; Source Register              ; Destination Register    ; Delay Added in ns ;
+------------------------------+-------------------------+-------------------+
; clk_gen:clk_gen|clk_hwx      ; clk_gen:clk_gen|clk_hwx ; 2.142             ;
; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[3]        ; 1.879             ;
; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[3]        ; 1.849             ;
; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[3]        ; 1.849             ;
; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[3]        ; 1.849             ;
; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[3]        ; 1.849             ;
; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[3]        ; 1.849             ;
; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[1]        ; 1.786             ;
; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[1]        ; 1.660             ;
; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1]        ; 1.660             ;
; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1]        ; 1.660             ;
; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[1]        ; 1.660             ;
; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[1]        ; 1.660             ;
; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[2]        ; 1.589             ;
; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|d[3]        ; 1.478             ;
; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[2]        ; 1.478             ;
; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[2]        ; 1.478             ;
; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[2]        ; 1.478             ;
; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[2]        ; 1.478             ;
; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[2]        ; 1.478             ;
; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[3]        ; 1.470             ;
; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[3]        ; 1.458             ;
; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[1]        ; 1.420             ;
; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[3]        ; 1.400             ;
; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[0]        ; 1.396             ;
; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|d[1]        ; 1.385             ;
; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[1]        ; 1.377             ;
; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[1]        ; 1.365             ;
; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[1]        ; 1.294             ;
; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[1]        ; 1.294             ;
; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[1]        ; 1.294             ;
; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[1]        ; 1.294             ;
; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[1]        ; 1.294             ;
; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[0]        ; 1.286             ;
; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[0]        ; 1.286             ;
; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[0]        ; 1.286             ;
; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[0]        ; 1.286             ;
; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[0]        ; 1.286             ;
; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[2]        ; 1.223             ;
; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[1]        ; 1.211             ;
; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[0]        ; 1.210             ;
; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|d[2]        ; 1.188             ;
; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[2]        ; 1.180             ;
; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|d[3]        ; 1.172             ;
; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[2]        ; 1.168             ;
; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[3]        ; 1.165             ;
; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[3]        ; 1.154             ;
; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[3]        ; 1.130             ;
; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[2]        ; 1.112             ;
; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[2]        ; 1.112             ;
; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[2]        ; 1.112             ;
; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[2]        ; 1.112             ;
; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[2]        ; 1.112             ;
; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[3]        ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[2] ; digital[0]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[2] ; digital[1]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[2] ; digital[2]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[2] ; digital[3]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[2] ; digital[4]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[2] ; digital[5]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[2] ; digital[6]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[0]        ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[3]        ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[6] ; digital[0]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[6] ; digital[1]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[6] ; digital[2]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[6] ; digital[3]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[6] ; digital[4]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[6] ; digital[5]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[6] ; digital[6]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[0]        ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[3]        ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[1] ; digital[0]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[1] ; digital[1]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[1] ; digital[2]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[1] ; digital[3]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[1] ; digital[4]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[1] ; digital[5]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[1] ; digital[6]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[0]        ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[3]        ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[4] ; digital[0]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[4] ; digital[1]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[4] ; digital[2]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[4] ; digital[3]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[4] ; digital[4]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[4] ; digital[5]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[4] ; digital[6]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[0]        ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[3]        ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[0] ; digital[0]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[0] ; digital[1]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[0] ; digital[2]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[0] ; digital[3]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[0] ; digital[4]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[0] ; digital[5]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[0] ; digital[6]              ; 1.100             ;
; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[0]        ; 1.100             ;
; ir_hwx:ir_hwx|keyCode_reg[2] ; digital[0]              ; 1.097             ;
; ir_hwx:ir_hwx|keyCode_reg[2] ; digital[1]              ; 1.097             ;
+------------------------------+-------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Thu May 21 23:33:29 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off uart_top -c uart_top
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "uart_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "display|a~2|combout"
    Warning (332126): Node "display|a~2|datab"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node sys_clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart_rx:uart_rx|rx_data_r[0]
        Info (176357): Destination node uart_rx:uart_rx|rx_data_r[1]
        Info (176357): Destination node uart_rx:uart_rx|rx_data_r[2]
        Info (176357): Destination node uart_rx:uart_rx|rx_data_r[3]
        Info (176357): Destination node uart_rx:uart_rx|rx_data_r[4]
        Info (176357): Destination node uart_rx:uart_rx|rx_data_r[5]
        Info (176357): Destination node uart_rx:uart_rx|rx_data_r[6]
        Info (176357): Destination node uart_rx:uart_rx|rx_data_r[7]
        Info (176357): Destination node key_debounce:key_debounce|led_1
Info (176353): Automatically promoted node clk_gen:clk_gen|clk_hwx 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ir_hwx:ir_hwx|keyCode_reg[1]
        Info (176357): Destination node ir_hwx:ir_hwx|keyCode_reg[2]
        Info (176357): Destination node ir_hwx:ir_hwx|keyCode_reg[3]
        Info (176357): Destination node ir_hwx:ir_hwx|keyCode_reg[4]
        Info (176357): Destination node ir_hwx:ir_hwx|keyCode_reg[5]
        Info (176357): Destination node ir_hwx:ir_hwx|keyCode_reg[6]
        Info (176357): Destination node ir_hwx:ir_hwx|keyCode_reg[7]
        Info (176357): Destination node clk_gen:clk_gen|clk_hwx~0
Info (176353): Automatically promoted node display:display|a~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node display:display|a~2
        Info (176357): Destination node led_out~output
Info (176353): Automatically promoted node sys_rstn~input (placed in PIN 24 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ir_hwx:ir_hwx|data[23]~1
        Info (176357): Destination node clk_gen:clk_gen|clk_hwx~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (144001): Generated suppressed messages file G:/product/uart_top/uart_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 667 megabytes
    Info: Processing ended: Thu May 21 23:33:42 2015
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/product/uart_top/uart_top.fit.smsg.


