# WorkingZone
 Prova finale (Progetto di Reti Logiche) A.A. 2019-2020

## Scopo del progetto 
Implementare il metodo di codifica a bassa dissipazione di potenza denominata 
“Working Zone”.

Linguaggio utilizzato per la secrizione del componente: VHDL


### FSM

![alt text](https://github.com/Sn4k3ss/WorkingZone/blob/main/Documantation/FSM.png)


## Built With

* [VSCode](https://code.visualstudio.com/) 
* [Vivado](https://www.xilinx.com/products/design-tools/vivado.html) 


## Authors

* **Simone Sangeniti** - *student* - [Github](https://github.com/Sn4k3ss)
* **Massimo Valle** - *student* - [Github](https://github.com/MassimoValle)
