# Documenta√ß√£o da Arquitetura HAL (`src/arch`)

> **Caminho**: `src/arch`  
> **Responsabilidade**: Hardware Abstraction Layer. Isolar o c√≥digo gen√©rico do kernel das especificidades da CPU (x86_64, aarch64, riscv64).

---

## üèõÔ∏è A Camada de Abstra√ß√£o

O Forge √© desenhado para ser port√°til. Todo c√≥digo fora de `src/arch` deve compilar e rodar independentemente da arquitetura. O `src/arch` age como o tradutor.

### Traits Principais (`traits/`)
O m√≥dulo define interfaces que cada plataforma deve implementar:
*   `CpuTrait`: Fun√ß√µes como `halt()`, `disable_interrupts()`, `current_core_id()`.
*   `MmuTrait`: Fun√ß√µes para manipular Page Tables (`map`, `unmap`).
*   `ContextTrait`: Salvar e restaurar registradores.

---

## üñ•Ô∏è Implementa√ß√£o x86_64 (`x86_64/`)

A principal plataforma suportada atualmente.

### 1. `cpu.rs` & `gdt.rs`
Configura a **Global Descriptor Table** (obrigat√≥ria em x86). Define segmentos de C√≥digo e Dados para Kernel e User (Ring 0 vs Ring 3). Configura o TSS (Task State Segment) para troca de stacks.

### 2. `idt.rs` & `interrupts.rs`
Configura a **Interrupt Descriptor Table**. Mapeia exce√ß√µes da CPU (Page Fault, Div by Zero) e IRQs de hardware (Timer, Teclado) para fun√ß√µes Rust (`extern "x86-interrupt"`).
*   Reprograma o PIC (Legacy) ou configura APIC/IOAPIC (Moderno).

### 3. `syscall.rs`
Configura os MSRs (Model Specific Registers) `LSTAR`, `STAR`, `FMASK` para habilitar a instru√ß√£o r√°pida `SYSCALL`.

### 4. `memory.rs`
Implementa a manipula√ß√£o das tabelas de pagina√ß√£o de 4 n√≠veis (PML4).

---

## üîÑ Portabilidade

Para suportar uma nova arquitetura (ex: RISC-V), o desenvolvedor deve:
1.  Criar `src/arch/riscv64/`.
2.  Implementar `CpuTrait` e outros contratos.
3.  Configurar o boot entry point.
4.  Exportar o novo m√≥dulo em `src/arch/mod.rs` condicionalmente (`#[cfg(target_arch = "riscv64")]`).

O resto do kernel (Memory Manager, Scheduler, FS) funcionar√° sem modifica√ß√µes, pois consomem a API de `src/arch`.
