# Verilog 4-bit Shift Register with SR Flip-Flops

این پروژه شامل دو ماژول برای پیاده‌سازی و تست یه شیفت رجیستر 4 بیتی با استفاده از فلیپ‌فلاپ‌های SR هست:

## 1. ماژول `fli`
- **وظیفه**: این یه فلیپ‌فلاپ SR ساده هست که با کلاک \( CK \) کار می‌کنه.
- **ورودی‌ها**:
  - \( D \): داده ورودی.
  - \( CK \): سیگنال کلاک.
- **خروجی‌ها**:
  - \( Q \): خروجی اصلی.
  - \( QP \): مکمل \( Q \).
- **نحوه کار**: با استفاده از گیت‌های منطقی (AND و NOT)، یه فلیپ‌فلاپ SR ساخته شده که مقدار \( D \) رو با هر کلاک به \( Q \) منتقل می‌کنه.

## 2. ماژول تست `tb`
- **وظیفه**: این یه تست‌بنچ هست که چهار فلیپ‌فلاپ رو به هم وصل کرده تا یه شیفت رجیستر 4 بیتی بسازن.
- **نحوه کار**:
  - ابتدا همه بیت‌های \( D \) صفر هستن.
  - بعد از 30 نانوثانیه، همه بیت‌ها یک می‌شن.
  - داده‌ها با هر کلاک بیت به بیت منتقل می‌شن و خروجی‌ها (\( Q \) و \( QP \)) تغییر می‌کنن.
- **هدف**: بررسی رفتار شیفت رجیستر با ورودی‌های مختلف.

این پروژه یه روش ساده برای یادگیری فلیپ‌فلاپ‌ها و شیفت رجیستر با وری‌لاگ رو نشون می‌ده.