<!--yml

category: 未分类

date: 2024-05-29 12:44:52

-->

# 如何实现1万亿晶体管GPU - IEEE Spectrum

> 来源：[https://spectrum.ieee.org/trillion-transistor-gpu](https://spectrum.ieee.org/trillion-transistor-gpu)

1997年，[IBM Deep Blue](https://www.ibm.com/history/deep-blue)超级计算机击败了世界国际象棋冠军加里·卡斯帕罗夫。这是超级计算技术的突破性展示，也是高性能计算有望有一天超越人类智能的第一瞥。在随后的10年里，我们开始将[人工智能](https://spectrum.ieee.org/topic/artificial-intelligence/)应用于许多实际任务，如人脸识别、语言翻译，以及推荐电影和商品。

进入另一个十年半的快速发展，人工智能已经发展到可以“综合知识”的程度。生成式人工智能，如[ChatGPT](https://spectrum.ieee.org/tag/chatgpt)和[Stable Diffusion](https://spectrum.ieee.org/tag/stable-diffusion)，可以创作诗歌、创建艺术作品，[诊断](https://spectrum.ieee.org/chatgpt-medical-exam)疾病，编写总结报告和[计算机代码](https://github.com/features/copilot)，甚至设计与人类制造的集成电路相媲美的集成电路。

人工智能有着巨大的机会成为所有人类努力的数字助理。[ChatGPT](https://spectrum.ieee.org/tag/chatgpt)是人工智能如何使高性能计算民主化的一个很好的例子，为社会中的每个个体提供了好处。

所有这些神奇的人工智能应用都归功于三个因素：高效的机器学习算法的创新，大量数据的可用性用于训练神经网络，以及通过半导体技术的进步在能效计算方面的进展。尽管其普及性，这些对生成式人工智能革命的最后贡献却未能得到应有的赞誉。

在过去的三十年里，AI的重要里程碑都是由当时先进的半导体技术实现的，并且如果没有这些技术，这些里程碑将是不可能的。深蓝使用了0.6微米和0.35微米节点芯片制造技术的混合实现。赢得ImageNet比赛的深度神经网络，开启了当前机器学习时代，使用的是 [40纳米技术](https://www.techpowerup.com/gpu-specs/geforce-gtx-580.c270)。[AlphaGo征服围棋](https://spectrum.ieee.org/alphago-wins-match-against-top-go-player) 使用的是28纳米技术，而ChatGPT的最初版本是在使用了5纳米技术的计算机上训练的。最新版本的ChatGPT则由使用更先进的 [4纳米技术](https://www.tsmc.com/english/dedicatedFoundry/technology/logic/l_5nm) 的服务器驱动。涉及到的计算机系统每一层，从软件和算法到架构、电路设计和器件技术，都是AI性能的乘数。但可以说，作为上述各层的基础的晶体管器件技术正是推动了上述层次进步的关键。

如果AI革命要以目前的速度继续发展，它将需要半导体行业提供更多支持。在未来十年内，将需要一颗具有1万亿个晶体管的GPU——即比今天典型设备多10倍的设备数量。

半导体技术的进步 [顶线]——包括新材料、光刻技术的进步、新型晶体管和先进封装——推动了更强大AI系统 [底线] 的发展。

## AI模型大小的无情增长

过去五年中，用于AI训练的计算和内存访问需求增长了数个数量级。例如，训练 [GPT-3](https://spectrum.ieee.org/tag/gpt-3) 需要相当于每秒超过5千亿亿次操作的计算能力，持续一整天（即5,000 petaflops-days），以及3万亿字节（3 TB）的内存容量。

新一代生成式AI应用所需的计算能力和内存访问继续快速增长。现在我们需要回答一个紧迫的问题：半导体技术如何跟上这一步伐？

## 从集成设备到集成芯片组

自集成电路发明以来，半导体技术一直致力于特征尺寸的缩小，以便将更多的晶体管集成到拇指大小的芯片中。今天，集成提升了一个层次；我们正在超越2D缩放进入 [3D系统集成](https://spectrum.ieee.org/tag/3d-integration) 领域。我们现在正在将许多芯片集成到一个紧密连接的、大规模互联的系统中。这是半导体技术集成的一个范式转变。

在 AI 时代，系统的能力与 [集成到该系统中的晶体管数量](https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=9063714) 成正比。主要的限制之一是，光刻芯片制造工具被设计为制造不超过约 800 平方毫米的 IC，即所谓的掩模限制。但现在我们可以超越光刻的掩模限制扩展集成系统的大小。通过将多个芯片连接到一个更大的中间接合层——一块内建互连的硅片——我们可以集成一个包含比单个芯片上可能的设备数量多得多的系统。例如，台积电的 [芯片-晶圆-基板](https://ieeexplore.ieee.org/document/9501649) (CoWoS) 技术可以容纳多达六个掩模字段的计算芯片，以及十几块高带宽内存 (HBM) 芯片。

HBMs 是另一种关键的半导体技术示例，对于人工智能越来越重要：通过在芯片上堆叠，我们在台积电称之为 [系统级集成芯片 (SoIC)](https://ieeexplore.ieee.org/document/8811194)。一个 HBM 由一个垂直互连的 DRAM 芯片堆叠在控制逻辑 IC 之上组成。它使用称为硅通孔 (TSVs) 的垂直互连来传输每个芯片的信号，并使用焊球连接存储芯片之间的连接。如今，高性能 GPU 广泛使用 HBM。

未来，3D SoIC 技术可以提供传统 HBM 技术的 "无突起" 替代方案，提供更密集的垂直互连，用于堆叠芯片。最近的进展展示了使用混合键合的 [具有 12 层堆叠芯片的 HBM 测试结构](https://ieeexplore.ieee.org/document/9265044)，这种铜-铜连接比焊球提供的密度更高。这种存储系统在更大的基础逻辑芯片上低温键合，总厚度仅为 600 微米。

一个由大量运行大型 AI 模型的晶片组成的高性能计算系统，高速有线通信可能会迅速限制计算速度。如今，光互连已经被用于连接数据中心中的服务器机架。我们很快将需要基于 [光学接口](https://ieeexplore.ieee.org/document/10195595)，其基于 [硅光子学与 GPU 和 CPU 打包在一起](https://spectrum.ieee.org/optical-interconnects)。这将允许能效高且面积效率高的带宽直接光学 GPU 到 GPU 通信的扩展，使得数百台服务器可以作为单一巨型 GPU 运行，拥有统一内存。由于来自 AI 应用的需求，硅光子学将成为半导体行业最重要的支持技术之一。

## 朝向万亿晶体管 GPU

正如已经指出的，用于AI训练的典型GPU芯片已经达到了光刻胶片的领域限制。它们的晶体管数量约为1000亿个器件。继续增加晶体管数量的趋势将需要多个芯片通过2.5D或3D集成互连来执行计算。通过CoWoS或SoIC等相关先进封装技术集成多个芯片，允许每个系统的总晶体管数量比单个芯片能够容纳的要多得多。我们预测，在未来十年内，一个多芯片GPU将拥有超过1万亿个晶体管。

我们需要将所有这些[芯片块](https://spectrum.ieee.org/tag/chiplets)堆叠在3D堆栈中，但幸运的是，行业已经能够快速缩小垂直互连的间距，增加连接的密度。而且还有很大的发展空间。我们认为，互连密度的增长不会止步于一个数量级，甚至会超越。

## GPU的能效性能趋势

那么，所有这些创新的硬件技术如何为系统的性能做出贡献？

如果我们观察服务器GPU在能效性能方面的稳步提升，就可以看到这种趋势已经开始。能效性能是系统能效和速度的综合衡量标准。在过去15年中，半导体行业每两年将能效性能提高约三倍。我们相信这一趋势将以历史速度继续增长。这将得益于来自多个来源的创新，包括新材料、器件和集成技术、[极紫外（EUV）光刻](https://spectrum.ieee.org/high-na-euv)、电路设计、系统架构设计以及所有这些技术元素的协同优化等。

特别是，能效性能的增加将得益于我们在这里讨论过的先进封装技术。此外，像[系统技术协同优化（STCO）](https://spectrum.ieee.org/stco-system-technology-cooptimization)这样的概念，其中GPU的不同功能部件分别集成在其自己的芯片块上，并使用最佳性能和最经济的技术进行构建，将变得越来越关键。

## [三维集成电路的米德康威时刻](https://spectrum.ieee.org/tag/chiplets)

1978年，加州理工学院的教授卡弗·米德和施乐帕克斯研究中心的林恩·康威发明了一种[集成电路的计算机辅助设计方法](https://ai.eecs.umich.edu/people/conway/VLSI/VLSIText/PP-V2/V2.pdf)。他们使用一套设计规则来描述芯片的缩放，使工程师可以在不需要太多工艺技术知识的情况下轻松设计非常大规模集成（VLSI）电路。

对于三维芯片设计同样需要这种能力。今天，设计师需要了解芯片设计、系统架构设计以及硬件和软件优化。制造商需要了解芯片技术、三维集成电路技术和先进封装技术。正如我们在1978年所做的那样，我们再次需要一种共同的语言，以便电子设计工具理解这些技术。这样的硬件描述语言使设计师可以自由地在不考虑底层技术的情况下进行三维集成电路系统设计。这已经在路上：一个名为[3Dblox](https://3dblox.org/)的开源标准已经被大多数当今的技术公司和电子设计自动化（EDA）公司所接受。

## 隧道之外的未来

在人工智能时代，半导体技术是新的人工智能能力和应用的关键推动者。一个新的 GPU 不再受限于过去的标准尺寸和形态因素。新的半导体技术不再局限于在二维平面上缩小下一代晶体管。一个集成的 AI 系统可以由尽可能多的节能晶体管组成，这是实际可行的，专门的计算工作负载的高效系统架构，以及软件和硬件之间优化的关系。

在过去的50年中，半导体技术的发展感觉像是在隧道内行走。前方的道路清晰，因为有一条明确的路径。每个人都知道需要做的事情：缩小[晶体管](https://spectrum.ieee.org/tag/transistor)。

现在，我们已经到达隧道的尽头。从这里开始，半导体技术的发展将变得更加困难。然而，隧道之外，还有许多更多的可能性。我们不再被过去的局限所束缚。
