TimeQuest Timing Analyzer report for Lab10_1
Fri May 10 23:59:25 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_GEN:CLK_U1|CLK_out'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'CLK_GEN:CLK_U1|CLK_out'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'KEY[2]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_GEN:CLK_U1|CLK_out'
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLK_GEN:CLK_U1|CLK_out'
 29. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 30. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 31. Slow 1200mV 0C Model Hold: 'CLK_GEN:CLK_U1|CLK_out'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'KEY[2]'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:CLK_U1|CLK_out'
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLK_GEN:CLK_U1|CLK_out'
 44. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 45. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 46. Fast 1200mV 0C Model Hold: 'CLK_GEN:CLK_U1|CLK_out'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'KEY[2]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:CLK_U1|CLK_out'
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Slow Corner Signal Integrity Metrics
 59. Fast Corner Signal Integrity Metrics
 60. Setup Transfers
 61. Hold Transfers
 62. Report TCCS
 63. Report RSKM
 64. Unconstrained Paths
 65. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Lab10_1                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLK_GEN:CLK_U1|CLK_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_GEN:CLK_U1|CLK_out } ;
; CLOCK_50               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }               ;
; KEY[2]                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[2] }                 ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                    ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 163.24 MHz ; 163.24 MHz      ; CLK_GEN:CLK_U1|CLK_out ;                                                               ;
; 288.93 MHz ; 250.0 MHz       ; CLOCK_50               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK_GEN:CLK_U1|CLK_out ; -2.563 ; -28.980       ;
; CLOCK_50               ; -2.461 ; -36.721       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLOCK_50               ; -0.116 ; -0.116        ;
; CLK_GEN:CLK_U1|CLK_out ; 0.721  ; 0.000         ;
+------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; CLOCK_50               ; -3.000 ; -21.000         ;
; KEY[2]                 ; -3.000 ; -4.000          ;
; CLK_GEN:CLK_U1|CLK_out ; -1.000 ; -15.000         ;
+------------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_GEN:CLK_U1|CLK_out'                                                                        ;
+--------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; -2.563 ; COUNTER[4]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 3.446      ;
; -2.348 ; COUNTER[5]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 3.231      ;
; -2.338 ; COUNTER[2]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 3.221      ;
; -2.286 ; COUNTER[5]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 3.169      ;
; -2.269 ; COUNTER[3]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 3.152      ;
; -2.237 ; COUNTER[4]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 3.120      ;
; -2.201 ; COUNTER[4]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 3.084      ;
; -2.169 ; COUNTER[1]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 3.052      ;
; -2.136 ; COUNTER[3]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 3.019      ;
; -2.127 ; COUNTER[4]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 3.010      ;
; -2.111 ; COUNTER[1]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.994      ;
; -2.063 ; COUNTER[0]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.946      ;
; -2.042 ; COUNTER[3]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.925      ;
; -2.027 ; COUNTER[5]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.910      ;
; -2.014 ; COUNTER[5]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.897      ;
; -1.988 ; COUNTER[1]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.871      ;
; -1.976 ; COUNTER[5]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 2.491      ;
; -1.968 ; COUNTER[0]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 2.483      ;
; -1.959 ; COUNTER[4]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.842      ;
; -1.950 ; COUNTER[3]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.833      ;
; -1.945 ; COUNTER[0]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.828      ;
; -1.935 ; COUNTER[3]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.818      ;
; -1.928 ; COUNTER[2]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.811      ;
; -1.927 ; COUNTER[1]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.810      ;
; -1.904 ; COUNTER[5]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.787      ;
; -1.878 ; COUNTER[4]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; COUNTER[4]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; COUNTER[4]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; COUNTER[4]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; COUNTER[4]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; COUNTER[4]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.810      ;
; -1.852 ; COUNTER[4]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 2.367      ;
; -1.835 ; COUNTER[0]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.767      ;
; -1.835 ; COUNTER[0]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.767      ;
; -1.835 ; COUNTER[0]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.767      ;
; -1.835 ; COUNTER[0]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.767      ;
; -1.835 ; COUNTER[0]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.767      ;
; -1.835 ; COUNTER[0]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.767      ;
; -1.828 ; COUNTER[0]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.711      ;
; -1.818 ; COUNTER[0]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.701      ;
; -1.804 ; COUNTER[2]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.687      ;
; -1.766 ; COUNTER[4]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.380      ; 2.641      ;
; -1.751 ; COUNTER[3]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.380      ; 2.626      ;
; -1.750 ; COUNTER[5]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.380      ; 2.625      ;
; -1.728 ; COUNTER[1]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.660      ;
; -1.728 ; COUNTER[1]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.660      ;
; -1.728 ; COUNTER[1]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.660      ;
; -1.728 ; COUNTER[1]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.660      ;
; -1.728 ; COUNTER[1]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.660      ;
; -1.728 ; COUNTER[1]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.660      ;
; -1.720 ; COUNTER[2]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.603      ;
; -1.704 ; COUNTER[3]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 2.219      ;
; -1.693 ; COUNTER[2]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.576      ;
; -1.687 ; LINE1[0][0] ; LCM_DB[2]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.341      ; 3.013      ;
; -1.670 ; COUNTER[1]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.553      ;
; -1.670 ; COUNTER[0]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.380      ; 2.545      ;
; -1.621 ; LINE1[0][0] ; LCM_DB[0]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.341      ; 2.947      ;
; -1.592 ; COUNTER[3]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.524      ;
; -1.592 ; COUNTER[3]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.524      ;
; -1.592 ; COUNTER[3]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.524      ;
; -1.592 ; COUNTER[3]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.524      ;
; -1.592 ; COUNTER[3]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.524      ;
; -1.592 ; COUNTER[3]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.524      ;
; -1.583 ; COUNTER[0]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.466      ;
; -1.574 ; COUNTER[1]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 2.089      ;
; -1.571 ; COUNTER[1]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.380      ; 2.446      ;
; -1.568 ; COUNTER[2]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.500      ;
; -1.568 ; COUNTER[2]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.500      ;
; -1.568 ; COUNTER[2]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.500      ;
; -1.568 ; COUNTER[2]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.500      ;
; -1.568 ; COUNTER[2]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.500      ;
; -1.568 ; COUNTER[2]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.500      ;
; -1.566 ; COUNTER[5]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.498      ;
; -1.566 ; COUNTER[5]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.498      ;
; -1.566 ; COUNTER[5]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.498      ;
; -1.566 ; COUNTER[5]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.498      ;
; -1.566 ; COUNTER[5]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.498      ;
; -1.566 ; COUNTER[5]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.063     ; 2.498      ;
; -1.509 ; COUNTER[2]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 2.024      ;
; -1.501 ; COUNTER[2]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.380      ; 2.376      ;
; -1.485 ; COUNTER[4]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.368      ;
; -1.445 ; COUNTER[0]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.328      ;
; -1.436 ; LINE1[0][0] ; LCM_DB[5]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.341      ; 2.762      ;
; -1.386 ; LINE1[0][0] ; LCM_DB[1]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.341      ; 2.712      ;
; -1.355 ; COUNTER[1]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.238      ;
; -1.251 ; COUNTER[4]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 1.766      ;
; -1.232 ; COUNTER[3]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.115      ;
; -1.209 ; COUNTER[0]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 1.724      ;
; -1.159 ; COUNTER[2]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 2.042      ;
; -1.119 ; LINE1[0][0] ; LCM_DB[4]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.333      ; 2.437      ;
; -1.099 ; LINE1[0][0] ; LCM_DB[3]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.341      ; 2.425      ;
; -1.090 ; COUNTER[5]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.388      ; 1.973      ;
; -1.060 ; COUNTER[1]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 1.575      ;
; -0.901 ; COUNTER[2]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 1.416      ;
; -0.880 ; COUNTER[3]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 1.395      ;
; -0.708 ; COUNTER[5]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.020      ; 1.223      ;
; -0.563 ; LCM_RS      ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.078     ; 1.480      ;
; -0.563 ; LINE1[0][0] ; LCM_DB[6]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.027     ; 1.521      ;
+--------+-------------+------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                            ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.461 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.395      ;
; -2.461 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.395      ;
; -2.461 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.395      ;
; -2.461 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.395      ;
; -2.400 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.971      ;
; -2.400 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.971      ;
; -2.400 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.971      ;
; -2.400 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.971      ;
; -2.333 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.904      ;
; -2.333 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.904      ;
; -2.333 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.904      ;
; -2.333 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.904      ;
; -2.333 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.904      ;
; -2.333 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.904      ;
; -2.333 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.904      ;
; -2.333 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.904      ;
; -2.321 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.255      ;
; -2.321 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.255      ;
; -2.321 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.255      ;
; -2.321 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.255      ;
; -2.251 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.184      ;
; -2.211 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.781      ;
; -2.206 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.140      ;
; -2.206 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.140      ;
; -2.206 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.140      ;
; -2.206 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.140      ;
; -2.150 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.720      ;
; -2.143 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.713      ;
; -2.127 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.698      ;
; -2.127 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.698      ;
; -2.127 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.698      ;
; -2.127 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.424     ; 2.698      ;
; -2.123 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.056      ;
; -2.112 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.395      ;
; -2.112 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.395      ;
; -2.112 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.395      ;
; -2.112 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.395      ;
; -2.096 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.030      ;
; -2.096 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.030      ;
; -2.096 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.030      ;
; -2.096 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.030      ;
; -2.069 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.002      ;
; -2.069 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.002      ;
; -2.051 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.971      ;
; -2.051 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.971      ;
; -2.051 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.971      ;
; -2.051 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.971      ;
; -2.008 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.578      ;
; -2.008 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.578      ;
; -1.988 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.921      ;
; -1.984 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.904      ;
; -1.984 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.904      ;
; -1.984 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.904      ;
; -1.984 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.904      ;
; -1.984 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.904      ;
; -1.984 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.904      ;
; -1.984 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.904      ;
; -1.984 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.904      ;
; -1.972 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.255      ;
; -1.972 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.255      ;
; -1.972 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.255      ;
; -1.972 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.255      ;
; -1.941 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.511      ;
; -1.941 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.511      ;
; -1.941 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.511      ;
; -1.941 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.511      ;
; -1.929 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.862      ;
; -1.929 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.862      ;
; -1.913 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.483      ;
; -1.890 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.823      ;
; -1.857 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.140      ;
; -1.857 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.140      ;
; -1.857 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.140      ;
; -1.857 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.140      ;
; -1.855 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.427      ;
; -1.855 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.427      ;
; -1.855 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.427      ;
; -1.855 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.427      ;
; -1.814 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.747      ;
; -1.814 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.747      ;
; -1.778 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.698      ;
; -1.778 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.698      ;
; -1.778 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.698      ;
; -1.778 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 2.698      ;
; -1.770 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.342      ;
; -1.770 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.342      ;
; -1.770 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.342      ;
; -1.770 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.342      ;
; -1.747 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.030      ;
; -1.747 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.030      ;
; -1.747 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.030      ;
; -1.747 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.288      ; 3.030      ;
; -1.735 ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.307      ;
; -1.735 ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.307      ;
; -1.735 ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.307      ;
; -1.735 ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.307      ;
; -1.735 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.305      ;
; -1.735 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.305      ;
; -1.722 ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.294      ;
; -1.722 ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.423     ; 2.294      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                       ;
+--------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; -0.116 ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out ; CLOCK_50    ; 0.000        ; 2.401      ; 2.671      ;
; 0.373  ; CLK_GEN:CLK_U1|count[16] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.605      ;
; 0.487  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.068      ;
; 0.489  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.070      ;
; 0.513  ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out ; CLOCK_50    ; -0.500       ; 2.401      ; 2.800      ;
; 0.543  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.775      ;
; 0.545  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.777      ;
; 0.545  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.777      ;
; 0.546  ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.778      ;
; 0.548  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.780      ;
; 0.548  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.780      ;
; 0.548  ; CLK_GEN:CLK_U1|count[15] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.780      ;
; 0.555  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.787      ;
; 0.558  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.791      ;
; 0.559  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 0.791      ;
; 0.563  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.781      ;
; 0.580  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.161      ;
; 0.582  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.163      ;
; 0.583  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.801      ;
; 0.599  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.180      ;
; 0.601  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.182      ;
; 0.601  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.182      ;
; 0.616  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.197      ;
; 0.635  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.216      ;
; 0.692  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.273      ;
; 0.693  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.911      ;
; 0.694  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.275      ;
; 0.705  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.923      ;
; 0.708  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.926      ;
; 0.711  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.292      ;
; 0.713  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.294      ;
; 0.717  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.298      ;
; 0.726  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.307      ;
; 0.728  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.309      ;
; 0.745  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.326      ;
; 0.747  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.328      ;
; 0.818  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.050      ;
; 0.819  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.051      ;
; 0.820  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.052      ;
; 0.822  ; CLK_GEN:CLK_U1|count[15] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.054      ;
; 0.823  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.404      ;
; 0.826  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.406      ;
; 0.827  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.408      ;
; 0.829  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.410      ;
; 0.831  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.062      ;
; 0.833  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 1.051      ;
; 0.834  ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.066      ;
; 0.835  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.067      ;
; 0.836  ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.068      ;
; 0.837  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.069      ;
; 0.838  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.419      ;
; 0.841  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.421      ;
; 0.846  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.078      ;
; 0.846  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.078      ;
; 0.848  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.080      ;
; 0.849  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.080      ;
; 0.850  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 1.068      ;
; 0.852  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 1.070      ;
; 0.857  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.438      ;
; 0.860  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.440      ;
; 0.928  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.160      ;
; 0.930  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.162      ;
; 0.931  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.162      ;
; 0.932  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.164      ;
; 0.936  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.516      ;
; 0.938  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.518      ;
; 0.939  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.424      ; 1.520      ;
; 0.941  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.172      ;
; 0.942  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.522      ;
; 0.943  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.174      ;
; 0.947  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.179      ;
; 0.947  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.179      ;
; 0.949  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.181      ;
; 0.950  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.181      ;
; 0.951  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.531      ;
; 0.953  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.533      ;
; 0.959  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.190      ;
; 0.961  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.192      ;
; 0.962  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 1.180      ;
; 0.968  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 1.186      ;
; 0.970  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.550      ;
; 0.972  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.552      ;
; 0.996  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 1.214      ;
; 1.041  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.272      ;
; 1.041  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.273      ;
; 1.043  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.274      ;
; 1.043  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.275      ;
; 1.052  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.632      ;
; 1.054  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.634      ;
; 1.059  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.291      ;
; 1.060  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.291      ;
; 1.061  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.293      ;
; 1.062  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.074      ; 1.293      ;
; 1.070  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.302      ;
; 1.072  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.304      ;
; 1.078  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.061      ; 1.296      ;
; 1.153  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.385      ;
; 1.155  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.075      ; 1.387      ;
; 1.160  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.423      ; 1.740      ;
+--------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_GEN:CLK_U1|CLK_out'                                                                        ;
+-------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node    ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; 0.721 ; COUNTER[2]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 0.941      ;
; 0.738 ; COUNTER[4]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 0.958      ;
; 0.762 ; COUNTER[5]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 0.982      ;
; 0.762 ; COUNTER[3]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 0.982      ;
; 0.781 ; LINE1[0][0] ; LCM_DB[1]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.551      ; 1.519      ;
; 0.881 ; LINE1[0][0] ; LCM_DB[0]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.551      ; 1.619      ;
; 0.919 ; COUNTER[1]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.139      ;
; 0.972 ; LCM_RS      ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.078      ; 1.207      ;
; 1.009 ; COUNTER[2]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.229      ;
; 1.011 ; COUNTER[2]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.231      ;
; 1.015 ; LINE1[0][0] ; LCM_DB[6]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.168      ; 1.370      ;
; 1.016 ; COUNTER[3]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.227      ;
; 1.025 ; COUNTER[4]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.245      ;
; 1.037 ; COUNTER[3]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.257      ;
; 1.057 ; COUNTER[1]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.267      ;
; 1.081 ; COUNTER[5]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.292      ;
; 1.115 ; LINE1[0][0] ; LCM_DB[2]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.551      ; 1.853      ;
; 1.121 ; COUNTER[2]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.341      ;
; 1.127 ; COUNTER[0]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.347      ;
; 1.147 ; COUNTER[3]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.367      ;
; 1.148 ; LINE1[0][0] ; LCM_DB[3]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.552      ; 1.887      ;
; 1.193 ; COUNTER[1]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.413      ;
; 1.254 ; LINE1[0][0] ; LCM_DB[4]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.542      ; 1.983      ;
; 1.292 ; COUNTER[5]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.119      ;
; 1.303 ; COUNTER[1]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.523      ;
; 1.305 ; COUNTER[1]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.525      ;
; 1.308 ; COUNTER[1]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.519      ;
; 1.328 ; LINE1[0][0] ; LCM_DB[5]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.551      ; 2.066      ;
; 1.387 ; COUNTER[3]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.597      ;
; 1.394 ; COUNTER[0]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.614      ;
; 1.396 ; COUNTER[0]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.616      ;
; 1.409 ; COUNTER[3]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.236      ;
; 1.415 ; COUNTER[1]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.635      ;
; 1.417 ; COUNTER[1]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.627      ;
; 1.423 ; COUNTER[2]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.634      ;
; 1.431 ; COUNTER[1]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.642      ;
; 1.439 ; COUNTER[0]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.650      ;
; 1.449 ; COUNTER[2]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.524      ; 1.650      ;
; 1.450 ; COUNTER[1]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.277      ;
; 1.467 ; COUNTER[0]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.677      ;
; 1.469 ; COUNTER[2]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.296      ;
; 1.501 ; COUNTER[0]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.711      ;
; 1.506 ; COUNTER[0]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.726      ;
; 1.507 ; COUNTER[1]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.717      ;
; 1.508 ; COUNTER[0]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.728      ;
; 1.508 ; COUNTER[4]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.719      ;
; 1.539 ; COUNTER[2]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.750      ;
; 1.579 ; COUNTER[2]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.789      ;
; 1.583 ; COUNTER[2]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.793      ;
; 1.600 ; COUNTER[2]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.810      ;
; 1.618 ; COUNTER[0]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 1.838      ;
; 1.633 ; COUNTER[3]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.844      ;
; 1.642 ; COUNTER[1]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.469      ;
; 1.642 ; COUNTER[5]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.853      ;
; 1.644 ; COUNTER[1]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.854      ;
; 1.651 ; COUNTER[0]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.524      ; 1.852      ;
; 1.658 ; COUNTER[0]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.868      ;
; 1.660 ; COUNTER[4]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.871      ;
; 1.684 ; COUNTER[5]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.894      ;
; 1.693 ; COUNTER[0]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.903      ;
; 1.703 ; COUNTER[0]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.534      ; 1.914      ;
; 1.715 ; COUNTER[0]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.542      ;
; 1.716 ; COUNTER[5]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.524      ; 1.917      ;
; 1.732 ; COUNTER[3]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.524      ; 1.933      ;
; 1.735 ; COUNTER[4]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.562      ;
; 1.742 ; COUNTER[1]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.524      ; 1.943      ;
; 1.761 ; COUNTER[4]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.524      ; 1.962      ;
; 1.764 ; COUNTER[3]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.974      ;
; 1.785 ; COUNTER[4]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.995      ;
; 1.789 ; COUNTER[5]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 1.999      ;
; 1.812 ; COUNTER[2]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.639      ;
; 1.825 ; COUNTER[3]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 2.035      ;
; 1.846 ; COUNTER[2]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 2.056      ;
; 1.852 ; COUNTER[4]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 2.062      ;
; 1.867 ; COUNTER[5]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 2.077      ;
; 1.901 ; COUNTER[3]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.728      ;
; 1.922 ; COUNTER[4]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.142      ;
; 1.922 ; COUNTER[4]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.142      ;
; 1.922 ; COUNTER[4]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.142      ;
; 1.922 ; COUNTER[4]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.142      ;
; 1.931 ; COUNTER[0]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.758      ;
; 1.934 ; COUNTER[4]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 2.144      ;
; 1.986 ; COUNTER[5]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.813      ;
; 2.022 ; COUNTER[5]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.242      ;
; 2.022 ; COUNTER[5]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.242      ;
; 2.022 ; COUNTER[5]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.242      ;
; 2.022 ; COUNTER[5]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.242      ;
; 2.022 ; COUNTER[5]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.242      ;
; 2.038 ; COUNTER[5]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 2.248      ;
; 2.069 ; COUNTER[3]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.289      ;
; 2.069 ; COUNTER[3]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.289      ;
; 2.069 ; COUNTER[3]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.289      ;
; 2.073 ; COUNTER[4]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.150      ; 1.900      ;
; 2.077 ; COUNTER[3]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 2.287      ;
; 2.090 ; COUNTER[4]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.533      ; 2.300      ;
; 2.096 ; COUNTER[2]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.316      ;
; 2.096 ; COUNTER[2]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.316      ;
; 2.270 ; COUNTER[1]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.063      ; 2.490      ;
+-------+-------------+------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|CLK_out         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[9]        ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[10]       ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[13]       ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[14]       ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[15]       ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[16]       ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[4]        ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[5]        ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[6]        ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[7]        ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[8]        ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[9]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|CLK_out         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[0]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[11]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[12]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[1]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[2]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[3]        ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[10]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[13]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[14]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[15]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[16]|clk           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[4]|clk            ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[5]|clk            ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[6]|clk            ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[7]|clk            ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[8]|clk            ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[9]|clk            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|CLK_out|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[0]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[11]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[12]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[1]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[2]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[3]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|CLK_out         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[0]        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[11]       ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[12]       ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[1]        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[2]        ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[3]        ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[10]       ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[13]       ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[14]       ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[15]       ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[16]       ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[4]        ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[5]        ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[6]        ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[7]        ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[8]        ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[9]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|CLK_out|clk             ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[0]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[11]|clk           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[12]|clk           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[1]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[2]|clk            ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[3]|clk            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[10]|clk           ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[13]|clk           ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[14]|clk           ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[15]|clk           ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[16]|clk           ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[4]|clk            ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[5]|clk            ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[6]|clk            ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[7]|clk            ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[8]|clk            ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[9]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'KEY[2]'                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[2] ; Fall       ; LINE1[0][0]     ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; KEY[2] ; Fall       ; LINE1[0][0]     ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; LINE1[0][0]|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|o  ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; KEY[2] ; Fall       ; LINE1[0][0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|i  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|o  ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; LINE1[0][0]|clk ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_GEN:CLK_U1|CLK_out'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_RS                          ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[3]                       ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_RS                          ;
; 0.193  ; 0.409        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[0]                       ;
; 0.193  ; 0.409        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[1]                       ;
; 0.193  ; 0.409        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[2]                       ;
; 0.193  ; 0.409        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[5]                       ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[4]                       ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[6]                       ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[7]                       ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]                      ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]                      ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]                      ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]                      ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]                      ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]                      ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]                      ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]                      ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]                      ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]                      ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]                      ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]                      ;
; 0.389  ; 0.573        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[6]                       ;
; 0.389  ; 0.573        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[7]                       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[3]|clk                   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[4]                       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_RS|clk                      ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[0]|clk                   ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[1]|clk                   ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[2]|clk                   ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[5]|clk                   ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[3]                       ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_RS                          ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[0]                       ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[1]                       ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[2]                       ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[5]                       ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[4]|clk                   ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[6]|clk                   ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[7]|clk                   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]|clk                  ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]|clk                  ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]|clk                  ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]|clk                  ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]|clk                  ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]|clk                  ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|inclk[0] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out|q                ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|inclk[0] ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|outclk   ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]|clk                  ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]|clk                  ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]|clk                  ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]|clk                  ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]|clk                  ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]|clk                  ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[6]|clk                   ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[7]|clk                   ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[4]|clk                   ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[3]|clk                   ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_RS|clk                      ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[0]|clk                   ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[1]|clk                   ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[2]|clk                   ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[5]|clk                   ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 3.472 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ; 3.472 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 7.165 ; 7.226 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[14] ; CLK_GEN:CLK_U1|CLK_out ; 6.304 ; 6.343 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ;       ; 3.499 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[19] ; CLK_GEN:CLK_U1|CLK_out ; 7.137 ; 7.226 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[21] ; CLK_GEN:CLK_U1|CLK_out ; 7.165 ; 7.181 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_1[*]   ; CLK_GEN:CLK_U1|CLK_out ; 7.548 ; 7.599 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[9]  ; CLK_GEN:CLK_U1|CLK_out ; 7.548 ; 7.599 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[11] ; CLK_GEN:CLK_U1|CLK_out ; 7.286 ; 7.370 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[13] ; CLK_GEN:CLK_U1|CLK_out ; 6.724 ; 6.780 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[14] ; CLK_GEN:CLK_U1|CLK_out ; 7.422 ; 7.549 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[15] ; CLK_GEN:CLK_U1|CLK_out ; 6.737 ; 6.824 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[17] ; CLK_GEN:CLK_U1|CLK_out ; 6.352 ; 6.349 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
+-------------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 3.416 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ; 3.416 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 6.125 ; 3.439 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[14] ; CLK_GEN:CLK_U1|CLK_out ; 6.125 ; 6.160 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ;       ; 3.439 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[19] ; CLK_GEN:CLK_U1|CLK_out ; 6.924 ; 7.007 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[21] ; CLK_GEN:CLK_U1|CLK_out ; 6.951 ; 6.964 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_1[*]   ; CLK_GEN:CLK_U1|CLK_out ; 6.171 ; 6.166 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[9]  ; CLK_GEN:CLK_U1|CLK_out ; 7.319 ; 7.366 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[11] ; CLK_GEN:CLK_U1|CLK_out ; 7.067 ; 7.145 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[13] ; CLK_GEN:CLK_U1|CLK_out ; 6.528 ; 6.580 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[14] ; CLK_GEN:CLK_U1|CLK_out ; 7.198 ; 7.319 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[15] ; CLK_GEN:CLK_U1|CLK_out ; 6.540 ; 6.622 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[17] ; CLK_GEN:CLK_U1|CLK_out ; 6.171 ; 6.166 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
+-------------+------------------------+-------+-------+------------+------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                     ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 179.28 MHz ; 179.28 MHz      ; CLK_GEN:CLK_U1|CLK_out ;                                                               ;
; 317.76 MHz ; 250.0 MHz       ; CLOCK_50               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK_GEN:CLK_U1|CLK_out ; -2.289 ; -25.286       ;
; CLOCK_50               ; -2.147 ; -31.828       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLOCK_50               ; -0.114 ; -0.114        ;
; CLK_GEN:CLK_U1|CLK_out ; 0.662  ; 0.000         ;
+------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLOCK_50               ; -3.000 ; -21.000        ;
; KEY[2]                 ; -3.000 ; -4.000         ;
; CLK_GEN:CLK_U1|CLK_out ; -1.000 ; -15.000        ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_GEN:CLK_U1|CLK_out'                                                                         ;
+--------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; -2.289 ; COUNTER[4]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 3.105      ;
; -2.092 ; COUNTER[2]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.908      ;
; -2.086 ; COUNTER[5]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.902      ;
; -2.076 ; COUNTER[5]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.892      ;
; -2.010 ; COUNTER[3]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.826      ;
; -1.984 ; COUNTER[4]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.800      ;
; -1.933 ; COUNTER[4]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.749      ;
; -1.911 ; COUNTER[3]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.727      ;
; -1.902 ; COUNTER[1]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.718      ;
; -1.893 ; COUNTER[1]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.709      ;
; -1.887 ; COUNTER[4]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.703      ;
; -1.833 ; COUNTER[0]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.649      ;
; -1.810 ; COUNTER[3]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.626      ;
; -1.802 ; COUNTER[5]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.618      ;
; -1.778 ; COUNTER[5]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.594      ;
; -1.761 ; COUNTER[1]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.577      ;
; -1.744 ; COUNTER[5]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 2.236      ;
; -1.739 ; COUNTER[0]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 2.231      ;
; -1.723 ; COUNTER[4]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.539      ;
; -1.722 ; COUNTER[3]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.538      ;
; -1.720 ; COUNTER[0]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.536      ;
; -1.706 ; COUNTER[2]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.522      ;
; -1.704 ; COUNTER[3]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.520      ;
; -1.695 ; COUNTER[5]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.511      ;
; -1.692 ; COUNTER[1]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.508      ;
; -1.631 ; COUNTER[4]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 2.123      ;
; -1.622 ; COUNTER[0]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.438      ;
; -1.609 ; COUNTER[0]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.425      ;
; -1.604 ; COUNTER[4]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.544      ;
; -1.604 ; COUNTER[4]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.544      ;
; -1.604 ; COUNTER[4]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.544      ;
; -1.604 ; COUNTER[4]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.544      ;
; -1.604 ; COUNTER[4]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.544      ;
; -1.604 ; COUNTER[4]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.544      ;
; -1.581 ; COUNTER[2]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.397      ;
; -1.580 ; COUNTER[0]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.520      ;
; -1.580 ; COUNTER[0]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.520      ;
; -1.580 ; COUNTER[0]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.520      ;
; -1.580 ; COUNTER[0]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.520      ;
; -1.580 ; COUNTER[0]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.520      ;
; -1.580 ; COUNTER[0]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.520      ;
; -1.568 ; COUNTER[4]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.313      ; 2.376      ;
; -1.557 ; LINE1[0][0] ; LCM_DB[2]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.189      ; 2.731      ;
; -1.553 ; COUNTER[5]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.313      ; 2.361      ;
; -1.530 ; COUNTER[3]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.313      ; 2.338      ;
; -1.515 ; COUNTER[2]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.331      ;
; -1.507 ; COUNTER[3]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 1.999      ;
; -1.495 ; COUNTER[2]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.311      ;
; -1.489 ; COUNTER[1]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.305      ;
; -1.485 ; COUNTER[0]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.313      ; 2.293      ;
; -1.472 ; LINE1[0][0] ; LCM_DB[0]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.189      ; 2.646      ;
; -1.466 ; COUNTER[1]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.406      ;
; -1.466 ; COUNTER[1]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.406      ;
; -1.466 ; COUNTER[1]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.406      ;
; -1.466 ; COUNTER[1]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.406      ;
; -1.466 ; COUNTER[1]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.406      ;
; -1.466 ; COUNTER[1]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.406      ;
; -1.396 ; COUNTER[0]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.212      ;
; -1.396 ; COUNTER[1]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.313      ; 2.204      ;
; -1.378 ; COUNTER[1]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 1.870      ;
; -1.362 ; COUNTER[2]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.313      ; 2.170      ;
; -1.335 ; LINE1[0][0] ; LCM_DB[5]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.189      ; 2.509      ;
; -1.324 ; COUNTER[2]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 1.816      ;
; -1.323 ; COUNTER[3]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.263      ;
; -1.323 ; COUNTER[3]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.263      ;
; -1.323 ; COUNTER[3]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.263      ;
; -1.323 ; COUNTER[3]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.263      ;
; -1.323 ; COUNTER[3]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.263      ;
; -1.323 ; COUNTER[3]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.263      ;
; -1.322 ; COUNTER[2]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.262      ;
; -1.322 ; COUNTER[2]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.262      ;
; -1.322 ; COUNTER[2]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.262      ;
; -1.322 ; COUNTER[2]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.262      ;
; -1.322 ; COUNTER[2]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.262      ;
; -1.322 ; COUNTER[2]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.262      ;
; -1.299 ; COUNTER[0]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.115      ;
; -1.298 ; COUNTER[5]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.238      ;
; -1.298 ; COUNTER[5]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.238      ;
; -1.298 ; COUNTER[5]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.238      ;
; -1.298 ; COUNTER[5]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.238      ;
; -1.298 ; COUNTER[5]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.238      ;
; -1.298 ; COUNTER[5]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.055     ; 2.238      ;
; -1.294 ; COUNTER[4]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 2.110      ;
; -1.261 ; LINE1[0][0] ; LCM_DB[1]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.189      ; 2.435      ;
; -1.183 ; COUNTER[1]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 1.999      ;
; -1.086 ; COUNTER[3]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 1.902      ;
; -1.082 ; COUNTER[4]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 1.574      ;
; -1.045 ; COUNTER[0]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 1.537      ;
; -1.033 ; COUNTER[2]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 1.849      ;
; -1.021 ; LINE1[0][0] ; LCM_DB[4]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.181      ; 2.187      ;
; -1.005 ; LINE1[0][0] ; LCM_DB[3]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; 0.189      ; 2.179      ;
; -0.955 ; COUNTER[5]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.321      ; 1.771      ;
; -0.930 ; COUNTER[1]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 1.422      ;
; -0.788 ; COUNTER[2]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 1.280      ;
; -0.749 ; COUNTER[3]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 1.241      ;
; -0.613 ; COUNTER[5]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; -0.003     ; 1.105      ;
; -0.526 ; LINE1[0][0] ; LCM_DB[6]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.135     ; 1.376      ;
; -0.394 ; LCM_RS      ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.068     ; 1.321      ;
+--------+-------------+------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                             ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.147 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.088      ;
; -2.147 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.088      ;
; -2.147 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.088      ;
; -2.147 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.088      ;
; -2.100 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.709      ;
; -2.100 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.709      ;
; -2.100 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.709      ;
; -2.100 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.709      ;
; -2.029 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.638      ;
; -2.029 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.638      ;
; -2.029 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.638      ;
; -2.029 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.638      ;
; -2.028 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.637      ;
; -2.028 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.637      ;
; -2.028 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.637      ;
; -2.028 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.637      ;
; -2.008 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.949      ;
; -2.008 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.949      ;
; -2.008 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.949      ;
; -2.008 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.949      ;
; -1.923 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.864      ;
; -1.906 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.847      ;
; -1.906 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.847      ;
; -1.906 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.847      ;
; -1.906 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.847      ;
; -1.892 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.501      ;
; -1.840 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.449      ;
; -1.840 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.449      ;
; -1.840 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.449      ;
; -1.840 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.449      ;
; -1.838 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.447      ;
; -1.832 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.441      ;
; -1.829 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 3.088      ;
; -1.829 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 3.088      ;
; -1.829 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 3.088      ;
; -1.829 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 3.088      ;
; -1.811 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.752      ;
; -1.810 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.751      ;
; -1.810 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.751      ;
; -1.810 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.751      ;
; -1.810 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.751      ;
; -1.803 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.743      ;
; -1.803 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.743      ;
; -1.782 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.709      ;
; -1.782 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.709      ;
; -1.782 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.709      ;
; -1.782 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.709      ;
; -1.756 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 2.364      ;
; -1.756 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 2.364      ;
; -1.711 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.638      ;
; -1.711 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.638      ;
; -1.711 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.638      ;
; -1.711 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.638      ;
; -1.710 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.637      ;
; -1.710 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.637      ;
; -1.710 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.637      ;
; -1.710 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.637      ;
; -1.696 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.637      ;
; -1.690 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.949      ;
; -1.690 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.949      ;
; -1.690 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.949      ;
; -1.690 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.949      ;
; -1.685 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 2.293      ;
; -1.685 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 2.293      ;
; -1.684 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 2.292      ;
; -1.684 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 2.292      ;
; -1.664 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.604      ;
; -1.664 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.604      ;
; -1.629 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.238      ;
; -1.605 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.546      ;
; -1.588 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.847      ;
; -1.588 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.847      ;
; -1.588 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.847      ;
; -1.588 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.847      ;
; -1.579 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 2.189      ;
; -1.579 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 2.189      ;
; -1.579 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 2.189      ;
; -1.579 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 2.189      ;
; -1.562 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.502      ;
; -1.562 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.502      ;
; -1.522 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.449      ;
; -1.522 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.449      ;
; -1.522 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.449      ;
; -1.522 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.449      ;
; -1.496 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 2.106      ;
; -1.496 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 2.106      ;
; -1.496 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 2.106      ;
; -1.496 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 2.106      ;
; -1.496 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 2.104      ;
; -1.496 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 2.104      ;
; -1.492 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.751      ;
; -1.492 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.751      ;
; -1.492 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.751      ;
; -1.492 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.264      ; 2.751      ;
; -1.485 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 2.743      ;
; -1.485 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 2.743      ;
; -1.485 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 2.743      ;
; -1.485 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 2.743      ;
; -1.485 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 2.743      ;
; -1.485 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 2.743      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                        ;
+--------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; -0.114 ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out ; CLOCK_50    ; 0.000        ; 2.212      ; 2.452      ;
; 0.329  ; CLK_GEN:CLK_U1|count[16] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.541      ;
; 0.422  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 0.952      ;
; 0.429  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 0.959      ;
; 0.434  ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out ; CLOCK_50    ; -0.500       ; 2.212      ; 2.500      ;
; 0.487  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.699      ;
; 0.487  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.699      ;
; 0.488  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.700      ;
; 0.490  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.702      ;
; 0.490  ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.702      ;
; 0.491  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.703      ;
; 0.491  ; CLK_GEN:CLK_U1|count[15] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.703      ;
; 0.497  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.709      ;
; 0.501  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.713      ;
; 0.501  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.699      ;
; 0.502  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.714      ;
; 0.502  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.032      ;
; 0.505  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.703      ;
; 0.509  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.039      ;
; 0.518  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.048      ;
; 0.521  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.719      ;
; 0.525  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.055      ;
; 0.525  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.055      ;
; 0.552  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.082      ;
; 0.570  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.100      ;
; 0.598  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.128      ;
; 0.605  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.135      ;
; 0.614  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.144      ;
; 0.621  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.151      ;
; 0.636  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.834      ;
; 0.639  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.837      ;
; 0.641  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.171      ;
; 0.644  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.174      ;
; 0.646  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.844      ;
; 0.648  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.178      ;
; 0.659  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.189      ;
; 0.666  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.196      ;
; 0.710  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.240      ;
; 0.718  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.247      ;
; 0.731  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.943      ;
; 0.732  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.944      ;
; 0.732  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.944      ;
; 0.733  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.263      ;
; 0.736  ; CLK_GEN:CLK_U1|count[15] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.948      ;
; 0.737  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.267      ;
; 0.739  ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.951      ;
; 0.739  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.951      ;
; 0.740  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.270      ;
; 0.742  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 0.953      ;
; 0.745  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.943      ;
; 0.745  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.274      ;
; 0.746  ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.958      ;
; 0.746  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.958      ;
; 0.750  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.962      ;
; 0.751  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.963      ;
; 0.754  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.952      ;
; 0.755  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.285      ;
; 0.757  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 0.969      ;
; 0.759  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 0.970      ;
; 0.761  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.959      ;
; 0.763  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.292      ;
; 0.807  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.336      ;
; 0.814  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.343      ;
; 0.820  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.032      ;
; 0.821  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.033      ;
; 0.828  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.040      ;
; 0.828  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 1.039      ;
; 0.829  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.386      ; 1.359      ;
; 0.831  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 1.042      ;
; 0.834  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.363      ;
; 0.835  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.047      ;
; 0.836  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.048      ;
; 0.837  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.366      ;
; 0.838  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 1.049      ;
; 0.841  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.370      ;
; 0.843  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.055      ;
; 0.843  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 1.054      ;
; 0.848  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 1.059      ;
; 0.850  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 1.048      ;
; 0.852  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.381      ;
; 0.855  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 1.066      ;
; 0.859  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.388      ;
; 0.880  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 1.078      ;
; 0.895  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 1.093      ;
; 0.917  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 1.128      ;
; 0.917  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.129      ;
; 0.924  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 1.135      ;
; 0.924  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.136      ;
; 0.926  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.455      ;
; 0.932  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.144      ;
; 0.932  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 1.143      ;
; 0.933  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.462      ;
; 0.939  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.151      ;
; 0.939  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.067      ; 1.150      ;
; 0.942  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.154      ;
; 0.949  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.161      ;
; 0.969  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.054      ; 1.167      ;
; 0.999  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.528      ;
; 1.006  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.385      ; 1.535      ;
; 1.013  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.068      ; 1.225      ;
+--------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_GEN:CLK_U1|CLK_out'                                                                         ;
+-------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node    ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; 0.662 ; COUNTER[2]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 0.861      ;
; 0.670 ; COUNTER[4]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 0.869      ;
; 0.694 ; COUNTER[5]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 0.893      ;
; 0.695 ; COUNTER[3]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 0.894      ;
; 0.841 ; LINE1[0][0] ; LCM_DB[1]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.373      ; 1.388      ;
; 0.844 ; COUNTER[1]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.043      ;
; 0.888 ; LCM_RS      ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.068      ; 1.100      ;
; 0.911 ; COUNTER[2]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.110      ;
; 0.911 ; LINE1[0][0] ; LCM_DB[0]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.373      ; 1.458      ;
; 0.918 ; COUNTER[2]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.117      ;
; 0.919 ; COUNTER[4]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.118      ;
; 0.939 ; COUNTER[3]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.138      ;
; 1.007 ; COUNTER[2]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.206      ;
; 1.012 ; COUNTER[3]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.122      ;
; 1.028 ; COUNTER[3]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.227      ;
; 1.031 ; COUNTER[1]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.141      ;
; 1.035 ; COUNTER[0]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.234      ;
; 1.047 ; LINE1[0][0] ; LCM_DB[6]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.257      ;
; 1.071 ; COUNTER[5]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.181      ;
; 1.089 ; COUNTER[1]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.288      ;
; 1.134 ; LINE1[0][0] ; LCM_DB[2]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.373      ; 1.681      ;
; 1.168 ; COUNTER[1]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.367      ;
; 1.181 ; LINE1[0][0] ; LCM_DB[3]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.373      ; 1.728      ;
; 1.185 ; COUNTER[1]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.384      ;
; 1.247 ; COUNTER[5]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.020      ;
; 1.259 ; LINE1[0][0] ; LCM_DB[4]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.366      ; 1.799      ;
; 1.261 ; COUNTER[0]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.460      ;
; 1.264 ; COUNTER[1]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.463      ;
; 1.266 ; COUNTER[1]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.376      ;
; 1.275 ; COUNTER[0]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.474      ;
; 1.316 ; LINE1[0][0] ; LCM_DB[5]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.373      ; 1.863      ;
; 1.333 ; COUNTER[3]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.443      ;
; 1.356 ; COUNTER[3]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.129      ;
; 1.357 ; COUNTER[0]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.556      ;
; 1.363 ; COUNTER[1]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.473      ;
; 1.371 ; COUNTER[0]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.570      ;
; 1.371 ; COUNTER[1]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.481      ;
; 1.376 ; COUNTER[1]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.149      ;
; 1.381 ; COUNTER[0]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.491      ;
; 1.384 ; COUNTER[2]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.439      ; 1.487      ;
; 1.387 ; COUNTER[2]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.497      ;
; 1.403 ; COUNTER[2]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.176      ;
; 1.405 ; COUNTER[0]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.515      ;
; 1.442 ; COUNTER[0]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.552      ;
; 1.451 ; COUNTER[4]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.561      ;
; 1.453 ; COUNTER[0]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.652      ;
; 1.463 ; COUNTER[1]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.573      ;
; 1.494 ; COUNTER[2]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.604      ;
; 1.513 ; COUNTER[2]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.623      ;
; 1.532 ; COUNTER[2]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.642      ;
; 1.542 ; COUNTER[1]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.315      ;
; 1.551 ; COUNTER[5]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.661      ;
; 1.552 ; COUNTER[3]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.662      ;
; 1.563 ; COUNTER[2]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.673      ;
; 1.563 ; COUNTER[1]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.673      ;
; 1.567 ; COUNTER[0]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.439      ; 1.670      ;
; 1.569 ; COUNTER[4]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.679      ;
; 1.581 ; COUNTER[0]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.691      ;
; 1.611 ; COUNTER[0]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.721      ;
; 1.621 ; COUNTER[0]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.731      ;
; 1.624 ; COUNTER[5]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.439      ; 1.727      ;
; 1.626 ; COUNTER[5]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.736      ;
; 1.628 ; COUNTER[0]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.401      ;
; 1.634 ; COUNTER[3]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.439      ; 1.737      ;
; 1.649 ; COUNTER[4]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.422      ;
; 1.661 ; COUNTER[4]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.439      ; 1.764      ;
; 1.669 ; COUNTER[1]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.439      ; 1.772      ;
; 1.687 ; COUNTER[3]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.797      ;
; 1.708 ; COUNTER[4]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.818      ;
; 1.717 ; COUNTER[2]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.490      ;
; 1.726 ; COUNTER[5]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.836      ;
; 1.747 ; COUNTER[3]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.857      ;
; 1.750 ; COUNTER[4]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.860      ;
; 1.759 ; COUNTER[4]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.958      ;
; 1.759 ; COUNTER[4]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.958      ;
; 1.759 ; COUNTER[4]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.958      ;
; 1.759 ; COUNTER[4]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 1.958      ;
; 1.786 ; COUNTER[2]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.896      ;
; 1.788 ; COUNTER[5]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.898      ;
; 1.805 ; COUNTER[3]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.578      ;
; 1.817 ; COUNTER[0]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.590      ;
; 1.835 ; COUNTER[4]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 1.945      ;
; 1.848 ; COUNTER[5]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.047      ;
; 1.848 ; COUNTER[5]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.047      ;
; 1.848 ; COUNTER[5]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.047      ;
; 1.848 ; COUNTER[5]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.047      ;
; 1.848 ; COUNTER[5]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.047      ;
; 1.888 ; COUNTER[5]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.661      ;
; 1.889 ; COUNTER[3]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.088      ;
; 1.889 ; COUNTER[3]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.088      ;
; 1.889 ; COUNTER[3]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.088      ;
; 1.914 ; COUNTER[2]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.113      ;
; 1.914 ; COUNTER[2]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.113      ;
; 1.944 ; COUNTER[4]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 2.054      ;
; 1.956 ; COUNTER[5]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 2.066      ;
; 1.956 ; COUNTER[4]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.109      ; 1.729      ;
; 1.967 ; COUNTER[3]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.446      ; 2.077      ;
; 2.052 ; COUNTER[1]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.055      ; 2.251      ;
+-------+-------------+------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|CLK_out         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[9]        ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[10]       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[13]       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[14]       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[15]       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[16]       ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[4]        ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[5]        ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[6]        ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[7]        ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[8]        ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[9]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[0]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[11]       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[12]       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[1]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[2]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[3]        ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|CLK_out         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[10]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[13]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[14]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[15]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[16]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[4]|clk            ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[5]|clk            ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[6]|clk            ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[7]|clk            ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[8]|clk            ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[9]|clk            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[0]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[11]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[12]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[1]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[2]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[3]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|CLK_out|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|CLK_out         ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[0]        ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[11]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[12]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[1]        ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[2]        ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[3]        ;
; 0.422  ; 0.638        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[4]        ;
; 0.422  ; 0.638        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[5]        ;
; 0.422  ; 0.638        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[6]        ;
; 0.422  ; 0.638        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[7]        ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[10]       ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[13]       ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[14]       ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[15]       ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[16]       ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[8]        ;
; 0.423  ; 0.639        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[9]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|CLK_out|clk             ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[0]|clk            ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[11]|clk           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[12]|clk           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[1]|clk            ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[2]|clk            ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[3]|clk            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[4]|clk            ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[5]|clk            ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[6]|clk            ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[7]|clk            ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[10]|clk           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[13]|clk           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[14]|clk           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[15]|clk           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[16]|clk           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[8]|clk            ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[9]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'KEY[2]'                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[2] ; Fall       ; LINE1[0][0]     ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; KEY[2] ; Fall       ; LINE1[0][0]     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|o  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; LINE1[0][0]|clk ;
; 0.456  ; 0.640        ; 0.184          ; Low Pulse Width  ; KEY[2] ; Fall       ; LINE1[0][0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|i  ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; LINE1[0][0]|clk ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|o  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:CLK_U1|CLK_out'                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_RS                          ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[0]                       ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[1]                       ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[2]                       ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[3]                       ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[5]                       ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_RS                          ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[6]                       ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[7]                       ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[4]                       ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]                      ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]                      ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]                      ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]                      ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]                      ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]                      ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]                      ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]                      ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]                      ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]                      ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]                      ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]                      ;
; 0.354  ; 0.538        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[4]                       ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[6]                       ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[7]                       ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[0]                       ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[1]                       ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[2]                       ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[3]                       ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[5]                       ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_RS                          ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[0]|clk                   ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[1]|clk                   ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[2]|clk                   ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[3]|clk                   ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[5]|clk                   ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_RS|clk                      ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[6]|clk                   ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[7]|clk                   ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[4]|clk                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|inclk[0] ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out|q                ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|inclk[0] ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|outclk   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[4]|clk                   ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]|clk                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]|clk                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]|clk                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]|clk                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]|clk                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]|clk                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[6]|clk                   ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[7]|clk                   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[0]|clk                   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[1]|clk                   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[2]|clk                   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[3]|clk                   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[5]|clk                   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_RS|clk                      ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 3.378 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ; 3.378 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 6.665 ; 6.644 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[14] ; CLK_GEN:CLK_U1|CLK_out ; 5.872 ; 5.852 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ;       ; 3.332 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[19] ; CLK_GEN:CLK_U1|CLK_out ; 6.643 ; 6.644 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[21] ; CLK_GEN:CLK_U1|CLK_out ; 6.665 ; 6.612 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_1[*]   ; CLK_GEN:CLK_U1|CLK_out ; 7.031 ; 6.985 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[9]  ; CLK_GEN:CLK_U1|CLK_out ; 7.031 ; 6.985 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[11] ; CLK_GEN:CLK_U1|CLK_out ; 6.786 ; 6.772 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[13] ; CLK_GEN:CLK_U1|CLK_out ; 6.274 ; 6.251 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[14] ; CLK_GEN:CLK_U1|CLK_out ; 6.910 ; 6.945 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[15] ; CLK_GEN:CLK_U1|CLK_out ; 6.287 ; 6.281 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[17] ; CLK_GEN:CLK_U1|CLK_out ; 5.920 ; 5.880 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
+-------------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 3.326 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ; 3.326 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 5.714 ; 3.279 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[14] ; CLK_GEN:CLK_U1|CLK_out ; 5.714 ; 5.692 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ;       ; 3.279 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[19] ; CLK_GEN:CLK_U1|CLK_out ; 6.452 ; 6.451 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[21] ; CLK_GEN:CLK_U1|CLK_out ; 6.474 ; 6.420 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_1[*]   ; CLK_GEN:CLK_U1|CLK_out ; 5.758 ; 5.718 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[9]  ; CLK_GEN:CLK_U1|CLK_out ; 6.825 ; 6.778 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[11] ; CLK_GEN:CLK_U1|CLK_out ; 6.589 ; 6.574 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[13] ; CLK_GEN:CLK_U1|CLK_out ; 6.097 ; 6.073 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[14] ; CLK_GEN:CLK_U1|CLK_out ; 6.709 ; 6.741 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[15] ; CLK_GEN:CLK_U1|CLK_out ; 6.110 ; 6.103 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[17] ; CLK_GEN:CLK_U1|CLK_out ; 5.758 ; 5.718 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
+-------------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK_GEN:CLK_U1|CLK_out ; -1.157 ; -11.428       ;
; CLOCK_50               ; -0.902 ; -12.085       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLOCK_50               ; -0.091 ; -0.091        ;
; CLK_GEN:CLK_U1|CLK_out ; 0.383  ; 0.000         ;
+------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLOCK_50               ; -3.000 ; -22.317        ;
; KEY[2]                 ; -3.000 ; -4.158         ;
; CLK_GEN:CLK_U1|CLK_out ; -1.000 ; -15.000        ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_GEN:CLK_U1|CLK_out'                                                                         ;
+--------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node    ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; -1.157 ; COUNTER[4]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.891      ;
; -1.049 ; COUNTER[5]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.783      ;
; -1.030 ; COUNTER[2]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.764      ;
; -1.004 ; COUNTER[3]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.738      ;
; -0.999 ; COUNTER[5]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.733      ;
; -0.996 ; COUNTER[4]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.730      ;
; -0.975 ; COUNTER[4]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.710      ;
; -0.973 ; COUNTER[1]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.707      ;
; -0.960 ; COUNTER[3]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.694      ;
; -0.916 ; COUNTER[4]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.650      ;
; -0.896 ; COUNTER[1]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.630      ;
; -0.884 ; COUNTER[0]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 1.402      ;
; -0.878 ; COUNTER[5]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 1.396      ;
; -0.873 ; COUNTER[3]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.608      ;
; -0.865 ; COUNTER[5]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.600      ;
; -0.861 ; COUNTER[5]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.595      ;
; -0.861 ; COUNTER[0]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.595      ;
; -0.856 ; COUNTER[4]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.590      ;
; -0.854 ; COUNTER[3]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.588      ;
; -0.840 ; COUNTER[1]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.574      ;
; -0.833 ; COUNTER[1]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.567      ;
; -0.833 ; COUNTER[3]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.567      ;
; -0.818 ; COUNTER[4]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 1.336      ;
; -0.807 ; COUNTER[0]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.541      ;
; -0.792 ; COUNTER[2]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.526      ;
; -0.785 ; COUNTER[5]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.519      ;
; -0.757 ; COUNTER[0]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.491      ;
; -0.754 ; COUNTER[2]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.488      ;
; -0.745 ; COUNTER[4]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.243      ; 1.475      ;
; -0.737 ; COUNTER[3]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.243      ; 1.467      ;
; -0.736 ; COUNTER[0]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.470      ;
; -0.735 ; COUNTER[3]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 1.253      ;
; -0.718 ; LINE1[0][0] ; LCM_DB[2]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.054     ; 1.641      ;
; -0.710 ; COUNTER[5]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.243      ; 1.440      ;
; -0.703 ; COUNTER[2]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.438      ;
; -0.690 ; LINE1[0][0] ; LCM_DB[0]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.054     ; 1.613      ;
; -0.682 ; COUNTER[0]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.243      ; 1.412      ;
; -0.667 ; COUNTER[2]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.247      ; 1.401      ;
; -0.660 ; COUNTER[1]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 1.178      ;
; -0.645 ; COUNTER[1]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.380      ;
; -0.637 ; COUNTER[0]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.372      ;
; -0.629 ; COUNTER[4]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.580      ;
; -0.629 ; COUNTER[4]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.580      ;
; -0.629 ; COUNTER[4]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.580      ;
; -0.629 ; COUNTER[4]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.580      ;
; -0.629 ; COUNTER[4]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.580      ;
; -0.629 ; COUNTER[4]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.580      ;
; -0.627 ; COUNTER[2]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 1.145      ;
; -0.615 ; COUNTER[1]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.243      ; 1.345      ;
; -0.603 ; COUNTER[0]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.554      ;
; -0.603 ; COUNTER[0]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.554      ;
; -0.603 ; COUNTER[0]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.554      ;
; -0.603 ; COUNTER[0]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.554      ;
; -0.603 ; COUNTER[0]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.554      ;
; -0.603 ; COUNTER[0]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.554      ;
; -0.601 ; LINE1[0][0] ; LCM_DB[5]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.054     ; 1.524      ;
; -0.592 ; COUNTER[2]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.243      ; 1.322      ;
; -0.585 ; COUNTER[4]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.320      ;
; -0.565 ; LINE1[0][0] ; LCM_DB[1]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.054     ; 1.488      ;
; -0.534 ; COUNTER[1]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.485      ;
; -0.534 ; COUNTER[1]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.485      ;
; -0.534 ; COUNTER[1]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.485      ;
; -0.534 ; COUNTER[1]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.485      ;
; -0.534 ; COUNTER[1]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.485      ;
; -0.534 ; COUNTER[1]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.485      ;
; -0.528 ; COUNTER[0]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.263      ;
; -0.510 ; COUNTER[1]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.245      ;
; -0.487 ; COUNTER[4]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 1.005      ;
; -0.474 ; COUNTER[3]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; COUNTER[3]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; COUNTER[3]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; COUNTER[3]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; COUNTER[3]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.425      ;
; -0.474 ; COUNTER[3]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.425      ;
; -0.466 ; COUNTER[0]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 0.984      ;
; -0.449 ; COUNTER[5]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.400      ;
; -0.449 ; COUNTER[5]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.400      ;
; -0.449 ; COUNTER[5]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.400      ;
; -0.449 ; COUNTER[5]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.400      ;
; -0.449 ; COUNTER[5]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.400      ;
; -0.449 ; COUNTER[5]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.400      ;
; -0.448 ; COUNTER[2]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; COUNTER[2]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; COUNTER[2]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; COUNTER[2]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; COUNTER[2]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; COUNTER[2]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.036     ; 1.399      ;
; -0.445 ; COUNTER[3]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.180      ;
; -0.428 ; LINE1[0][0] ; LCM_DB[4]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.058     ; 1.347      ;
; -0.419 ; LINE1[0][0] ; LCM_DB[3]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.053     ; 1.343      ;
; -0.383 ; COUNTER[2]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.118      ;
; -0.362 ; COUNTER[1]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 0.880      ;
; -0.355 ; COUNTER[5]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.248      ; 1.090      ;
; -0.285 ; COUNTER[3]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 0.803      ;
; -0.276 ; COUNTER[2]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 0.794      ;
; -0.169 ; COUNTER[5]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.500        ; 0.031      ; 0.687      ;
; -0.161 ; LINE1[0][0] ; LCM_DB[6]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.270     ; 0.868      ;
; 0.128  ; LCM_RS      ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 1.000        ; -0.046     ; 0.813      ;
+--------+-------------+------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                             ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.902 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.854      ;
; -0.902 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.854      ;
; -0.869 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.624      ;
; -0.869 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.624      ;
; -0.869 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.624      ;
; -0.869 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.624      ;
; -0.838 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.593      ;
; -0.838 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.593      ;
; -0.838 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.593      ;
; -0.838 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.593      ;
; -0.832 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.587      ;
; -0.832 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.587      ;
; -0.832 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.587      ;
; -0.832 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.587      ;
; -0.827 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.779      ;
; -0.827 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.779      ;
; -0.827 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.779      ;
; -0.827 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.779      ;
; -0.819 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.770      ;
; -0.786 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.540      ;
; -0.765 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.717      ;
; -0.765 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.717      ;
; -0.765 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.717      ;
; -0.765 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.717      ;
; -0.755 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.509      ;
; -0.749 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.503      ;
; -0.741 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.692      ;
; -0.726 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.481      ;
; -0.726 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.481      ;
; -0.726 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.481      ;
; -0.726 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.481      ;
; -0.713 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.854      ;
; -0.713 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.854      ;
; -0.713 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.854      ;
; -0.713 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.854      ;
; -0.706 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.658      ;
; -0.706 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.658      ;
; -0.706 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.658      ;
; -0.706 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.658      ;
; -0.681 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.632      ;
; -0.681 ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.632      ;
; -0.680 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.624      ;
; -0.680 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.624      ;
; -0.680 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.624      ;
; -0.680 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.624      ;
; -0.654 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.605      ;
; -0.649 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.593      ;
; -0.649 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.593      ;
; -0.649 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.593      ;
; -0.649 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.593      ;
; -0.648 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.402      ;
; -0.648 ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.402      ;
; -0.643 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.587      ;
; -0.643 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.587      ;
; -0.643 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.587      ;
; -0.643 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.587      ;
; -0.638 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.779      ;
; -0.638 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.779      ;
; -0.638 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.779      ;
; -0.638 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.779      ;
; -0.633 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.387      ;
; -0.617 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.371      ;
; -0.617 ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.371      ;
; -0.611 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.365      ;
; -0.611 ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.365      ;
; -0.603 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|CLK_out   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.554      ;
; -0.603 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.554      ;
; -0.603 ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.554      ;
; -0.578 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.334      ;
; -0.578 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.334      ;
; -0.578 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.334      ;
; -0.578 ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.334      ;
; -0.576 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.717      ;
; -0.576 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.717      ;
; -0.576 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.717      ;
; -0.576 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.717      ;
; -0.537 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.481      ;
; -0.537 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.481      ;
; -0.537 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.481      ;
; -0.537 ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.481      ;
; -0.535 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.291      ;
; -0.535 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.291      ;
; -0.535 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.291      ;
; -0.535 ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.291      ;
; -0.520 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.471      ;
; -0.520 ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.471      ;
; -0.517 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.658      ;
; -0.517 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.658      ;
; -0.517 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.658      ;
; -0.517 ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 1.658      ;
; -0.506 ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.262      ;
; -0.506 ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.262      ;
; -0.506 ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.262      ;
; -0.506 ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.262      ;
; -0.502 ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.258      ;
; -0.502 ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.258      ;
; -0.502 ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.258      ;
; -0.502 ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.258      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                        ;
+--------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; -0.091 ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out ; CLOCK_50    ; 0.000        ; 1.398      ; 1.526      ;
; 0.195  ; CLK_GEN:CLK_U1|count[16] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.322      ;
; 0.263  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.579      ;
; 0.266  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.582      ;
; 0.290  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.417      ;
; 0.291  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.418      ;
; 0.291  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.418      ;
; 0.293  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.293  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.293  ; CLK_GEN:CLK_U1|count[15] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.293  ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.297  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.424      ;
; 0.299  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[11] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.418      ;
; 0.302  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.421      ;
; 0.311  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[0]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.430      ;
; 0.314  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.630      ;
; 0.317  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.633      ;
; 0.325  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.641      ;
; 0.329  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.645      ;
; 0.330  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.646      ;
; 0.332  ; CLK_GEN:CLK_U1|count[12] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.648      ;
; 0.338  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.654      ;
; 0.365  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.484      ;
; 0.373  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.492      ;
; 0.374  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.493      ;
; 0.380  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.696      ;
; 0.383  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[4]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.699      ;
; 0.383  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.699      ;
; 0.388  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.704      ;
; 0.391  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.707      ;
; 0.393  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.709      ;
; 0.396  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.712      ;
; 0.401  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.717      ;
; 0.404  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.720      ;
; 0.439  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.566      ;
; 0.440  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.567      ;
; 0.440  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.567      ;
; 0.442  ; CLK_GEN:CLK_U1|count[15] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.569      ;
; 0.446  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.762      ;
; 0.447  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448  ; CLK_GEN:CLK_U1|count[11] ; CLK_GEN:CLK_U1|count[12] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.567      ;
; 0.449  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.765      ;
; 0.451  ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.578      ;
; 0.451  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[5]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.578      ;
; 0.454  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.770      ;
; 0.454  ; CLK_GEN:CLK_U1|count[14] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.581      ;
; 0.454  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[6]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.581      ;
; 0.457  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.584      ;
; 0.457  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.584      ;
; 0.458  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[1]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.773      ;
; 0.459  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.775      ;
; 0.460  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.587      ;
; 0.461  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.463  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.778      ;
; 0.467  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.783      ;
; 0.471  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.786      ;
; 0.502  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.629      ;
; 0.503  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.630      ;
; 0.506  ; CLK_GEN:CLK_U1|count[13] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.633      ;
; 0.506  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.632      ;
; 0.510  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
; 0.512  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.232      ; 0.828      ;
; 0.513  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[2]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.633      ;
; 0.516  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.831      ;
; 0.517  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.644      ;
; 0.517  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[7]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.644      ;
; 0.520  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.647      ;
; 0.521  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[8]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.521  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.836      ;
; 0.524  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.643      ;
; 0.524  ; CLK_GEN:CLK_U1|count[3]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.839      ;
; 0.524  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.526  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.841      ;
; 0.527  ; CLK_GEN:CLK_U1|count[6]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.529  ; CLK_GEN:CLK_U1|count[0]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.844      ;
; 0.532  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.651      ;
; 0.534  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.849      ;
; 0.537  ; CLK_GEN:CLK_U1|count[2]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.852      ;
; 0.542  ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out   ; CLK_GEN:CLK_U1|CLK_out ; CLOCK_50    ; -0.500       ; 1.398      ; 1.659      ;
; 0.569  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.696      ;
; 0.569  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.695      ;
; 0.572  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.699      ;
; 0.572  ; CLK_GEN:CLK_U1|count[5]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.698      ;
; 0.577  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[3]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.696      ;
; 0.579  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.894      ;
; 0.582  ; CLK_GEN:CLK_U1|count[1]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.231      ; 0.897      ;
; 0.583  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.710      ;
; 0.584  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[9]  ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.710      ;
; 0.586  ; CLK_GEN:CLK_U1|count[10] ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.713      ;
; 0.587  ; CLK_GEN:CLK_U1|count[4]  ; CLK_GEN:CLK_U1|count[10] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.713      ;
; 0.589  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.716      ;
; 0.592  ; CLK_GEN:CLK_U1|count[8]  ; CLK_GEN:CLK_U1|count[14] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.719      ;
; 0.635  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[15] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.762      ;
; 0.638  ; CLK_GEN:CLK_U1|count[9]  ; CLK_GEN:CLK_U1|count[16] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.043      ; 0.765      ;
; 0.642  ; CLK_GEN:CLK_U1|count[7]  ; CLK_GEN:CLK_U1|count[13] ; CLOCK_50               ; CLOCK_50    ; 0.000        ; 0.042      ; 0.768      ;
+--------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_GEN:CLK_U1|CLK_out'                                                                         ;
+-------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node    ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+------------+------------------------+------------------------+--------------+------------+------------+
; 0.383 ; COUNTER[2]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.503      ;
; 0.392 ; COUNTER[4]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.512      ;
; 0.404 ; COUNTER[5]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.524      ;
; 0.407 ; COUNTER[3]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.527      ;
; 0.486 ; COUNTER[1]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.606      ;
; 0.509 ; LCM_RS      ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.046      ; 0.639      ;
; 0.541 ; COUNTER[2]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.661      ;
; 0.544 ; COUNTER[2]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.664      ;
; 0.550 ; COUNTER[4]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.670      ;
; 0.556 ; COUNTER[3]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.676      ;
; 0.603 ; COUNTER[0]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.723      ;
; 0.607 ; COUNTER[2]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.727      ;
; 0.619 ; COUNTER[3]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.739      ;
; 0.625 ; LINE1[0][0] ; LCM_DB[1]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.074      ; 0.813      ;
; 0.635 ; COUNTER[1]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.755      ;
; 0.677 ; LINE1[0][0] ; LCM_DB[0]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.074      ; 0.865      ;
; 0.698 ; COUNTER[1]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.818      ;
; 0.701 ; COUNTER[1]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.821      ;
; 0.721 ; COUNTER[3]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.659      ;
; 0.739 ; COUNTER[1]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.677      ;
; 0.750 ; COUNTER[0]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.870      ;
; 0.752 ; COUNTER[5]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.690      ;
; 0.753 ; COUNTER[0]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.873      ;
; 0.764 ; COUNTER[1]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.884      ;
; 0.773 ; LINE1[0][0] ; LCM_DB[6]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; -0.152     ; 0.735      ;
; 0.788 ; LINE1[0][0] ; LCM_DB[2]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.074      ; 0.976      ;
; 0.806 ; LINE1[0][0] ; LCM_DB[3]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.074      ; 0.994      ;
; 0.816 ; COUNTER[0]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.936      ;
; 0.819 ; COUNTER[0]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 0.939      ;
; 0.862 ; COUNTER[1]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.800      ;
; 0.873 ; LINE1[0][0] ; LCM_DB[4]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.069      ; 1.056      ;
; 0.882 ; COUNTER[0]  ; COUNTER[5] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.002      ;
; 0.890 ; COUNTER[5]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.602      ;
; 0.922 ; COUNTER[2]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.860      ;
; 0.928 ; COUNTER[1]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.866      ;
; 0.934 ; COUNTER[0]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.872      ;
; 0.942 ; COUNTER[3]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.880      ;
; 0.944 ; COUNTER[0]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.882      ;
; 0.946 ; LINE1[0][0] ; LCM_DB[5]  ; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.074      ; 1.134      ;
; 0.954 ; COUNTER[3]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.666      ;
; 0.961 ; COUNTER[1]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.899      ;
; 0.961 ; COUNTER[2]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.329      ; 0.894      ;
; 0.962 ; COUNTER[1]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.674      ;
; 0.973 ; COUNTER[0]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.911      ;
; 0.978 ; COUNTER[1]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.916      ;
; 0.983 ; COUNTER[4]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.921      ;
; 0.990 ; COUNTER[2]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.702      ;
; 0.991 ; COUNTER[2]  ; LCM_RS     ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.929      ;
; 1.017 ; COUNTER[2]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.955      ;
; 1.022 ; COUNTER[4]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.142      ;
; 1.022 ; COUNTER[4]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.142      ;
; 1.022 ; COUNTER[4]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.142      ;
; 1.022 ; COUNTER[4]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.142      ;
; 1.022 ; COUNTER[2]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.960      ;
; 1.025 ; COUNTER[3]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.963      ;
; 1.028 ; COUNTER[2]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.966      ;
; 1.048 ; COUNTER[0]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.986      ;
; 1.054 ; COUNTER[1]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 0.992      ;
; 1.070 ; COUNTER[1]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.782      ;
; 1.070 ; COUNTER[5]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.008      ;
; 1.080 ; COUNTER[5]  ; COUNTER[4] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.200      ;
; 1.080 ; COUNTER[5]  ; COUNTER[3] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.200      ;
; 1.080 ; COUNTER[5]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.200      ;
; 1.080 ; COUNTER[5]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.200      ;
; 1.080 ; COUNTER[5]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.200      ;
; 1.082 ; COUNTER[5]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.020      ;
; 1.085 ; COUNTER[0]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.329      ; 1.018      ;
; 1.094 ; COUNTER[0]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.032      ;
; 1.099 ; COUNTER[1]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.329      ; 1.032      ;
; 1.099 ; COUNTER[0]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.037      ;
; 1.102 ; COUNTER[4]  ; LCM_DB[3]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.040      ;
; 1.107 ; COUNTER[3]  ; COUNTER[2] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.227      ;
; 1.107 ; COUNTER[3]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.227      ;
; 1.107 ; COUNTER[3]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.227      ;
; 1.114 ; COUNTER[5]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.329      ; 1.047      ;
; 1.116 ; COUNTER[0]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.828      ;
; 1.120 ; COUNTER[5]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.058      ;
; 1.120 ; COUNTER[3]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.058      ;
; 1.122 ; COUNTER[2]  ; COUNTER[1] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.242      ;
; 1.122 ; COUNTER[2]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.242      ;
; 1.123 ; COUNTER[3]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.329      ; 1.056      ;
; 1.127 ; COUNTER[4]  ; LCM_DB[4]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.329      ; 1.060      ;
; 1.131 ; COUNTER[4]  ; LCM_DB[7]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.843      ;
; 1.135 ; COUNTER[4]  ; LCM_DB[2]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.073      ;
; 1.145 ; COUNTER[2]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.083      ;
; 1.158 ; COUNTER[3]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.096      ;
; 1.172 ; COUNTER[2]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.884      ;
; 1.178 ; COUNTER[5]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.116      ;
; 1.185 ; COUNTER[4]  ; LCM_DB[1]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.123      ;
; 1.203 ; COUNTER[1]  ; COUNTER[0] ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 0.000        ; 0.036      ; 1.323      ;
; 1.207 ; COUNTER[3]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.919      ;
; 1.221 ; COUNTER[4]  ; LCM_DB[5]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.159      ;
; 1.241 ; COUNTER[0]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.953      ;
; 1.254 ; COUNTER[5]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.192      ;
; 1.256 ; COUNTER[5]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 0.968      ;
; 1.291 ; COUNTER[3]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.229      ;
; 1.303 ; COUNTER[4]  ; LCM_DB[6]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.108      ; 1.015      ;
; 1.306 ; COUNTER[4]  ; LCM_DB[0]  ; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; -0.500       ; 0.334      ; 1.244      ;
+-------+-------------+------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|CLK_out         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[9]        ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[10]       ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[13]       ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[14]       ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[15]       ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[16]       ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[8]        ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[9]        ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[4]        ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[5]        ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[6]        ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[7]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|CLK_out         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[0]        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[11]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[12]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[1]        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[2]        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[3]        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[10]|clk           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[13]|clk           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[14]|clk           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[15]|clk           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[16]|clk           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[8]|clk            ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[9]|clk            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[4]|clk            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[5]|clk            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[6]|clk            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[7]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|CLK_out|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[0]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[11]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[12]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[1]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[2]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_U1|count[3]|clk            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|CLK_out         ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[0]        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[11]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[12]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[1]        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[2]        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[3]        ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[10]       ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[13]       ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[14]       ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[15]       ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[16]       ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[4]        ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[5]        ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[6]        ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[7]        ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[8]        ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_GEN:CLK_U1|count[9]        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[0]|clk            ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[11]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[12]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[1]|clk            ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[2]|clk            ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[3]|clk            ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|CLK_out|clk             ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[10]|clk           ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[13]|clk           ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[14]|clk           ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[15]|clk           ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[16]|clk           ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[4]|clk            ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[5]|clk            ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[6]|clk            ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[7]|clk            ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[8]|clk            ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_U1|count[9]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'KEY[2]'                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[2] ; Fall       ; LINE1[0][0]     ;
; -0.158 ; 0.058        ; 0.216          ; High Pulse Width ; KEY[2] ; Fall       ; LINE1[0][0]     ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; LINE1[0][0]|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|o  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|i  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|i  ;
; 0.757  ; 0.941        ; 0.184          ; Low Pulse Width  ; KEY[2] ; Fall       ; LINE1[0][0]     ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|o  ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; LINE1[0][0]|clk ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_GEN:CLK_U1|CLK_out'                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_RS                          ;
; 0.191  ; 0.407        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[0]                       ;
; 0.191  ; 0.407        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[1]                       ;
; 0.191  ; 0.407        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[2]                       ;
; 0.191  ; 0.407        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[3]                       ;
; 0.191  ; 0.407        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[5]                       ;
; 0.191  ; 0.407        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_RS                          ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[4]                       ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[6]                       ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[7]                       ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]                      ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]                      ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]                      ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]                      ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]                      ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]                      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]                      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]                      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]                      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]                      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]                      ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]                      ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[6]                       ;
; 0.378  ; 0.562        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[7]                       ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[4]                       ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[0]                       ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[1]                       ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[2]                       ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[3]                       ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_DB[5]                       ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Fall       ; LCM_RS                          ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[0]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[1]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[2]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[3]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[5]|clk                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_RS|clk                      ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[4]|clk                   ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]|clk                  ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[6]|clk                   ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[7]|clk                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|inclk[0] ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out|q                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|inclk[0] ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; CLK_U1|CLK_out~clkctrl|outclk   ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[0]|clk                  ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[1]|clk                  ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[2]|clk                  ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[3]|clk                  ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[4]|clk                  ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; COUNTER[5]|clk                  ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[6]|clk                   ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[7]|clk                   ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[4]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[0]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[1]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[2]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[3]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_DB[5]|clk                   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLK_GEN:CLK_U1|CLK_out ; Rise       ; LCM_RS|clk                      ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 2.073 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ; 2.073 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 4.261 ; 4.417 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[14] ; CLK_GEN:CLK_U1|CLK_out ; 3.799 ; 3.884 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ;       ; 2.192 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[19] ; CLK_GEN:CLK_U1|CLK_out ; 4.244 ; 4.417 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[21] ; CLK_GEN:CLK_U1|CLK_out ; 4.261 ; 4.403 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_1[*]   ; CLK_GEN:CLK_U1|CLK_out ; 4.470 ; 4.662 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[9]  ; CLK_GEN:CLK_U1|CLK_out ; 4.470 ; 4.662 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[11] ; CLK_GEN:CLK_U1|CLK_out ; 4.329 ; 4.501 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[13] ; CLK_GEN:CLK_U1|CLK_out ; 4.029 ; 4.177 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[14] ; CLK_GEN:CLK_U1|CLK_out ; 4.430 ; 4.634 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[15] ; CLK_GEN:CLK_U1|CLK_out ; 4.004 ; 4.169 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[17] ; CLK_GEN:CLK_U1|CLK_out ; 3.772 ; 3.886 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
+-------------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 2.042 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ; 2.042 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 3.693 ; 2.156 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[14] ; CLK_GEN:CLK_U1|CLK_out ; 3.693 ; 3.774 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ;       ; 2.156 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[19] ; CLK_GEN:CLK_U1|CLK_out ; 4.118 ; 4.284 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[21] ; CLK_GEN:CLK_U1|CLK_out ; 4.134 ; 4.270 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_1[*]   ; CLK_GEN:CLK_U1|CLK_out ; 3.666 ; 3.775 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[9]  ; CLK_GEN:CLK_U1|CLK_out ; 4.335 ; 4.519 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[11] ; CLK_GEN:CLK_U1|CLK_out ; 4.201 ; 4.365 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[13] ; CLK_GEN:CLK_U1|CLK_out ; 3.912 ; 4.054 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[14] ; CLK_GEN:CLK_U1|CLK_out ; 4.297 ; 4.492 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[15] ; CLK_GEN:CLK_U1|CLK_out ; 3.889 ; 4.047 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[17] ; CLK_GEN:CLK_U1|CLK_out ; 3.666 ; 3.775 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
+-------------+------------------------+-------+-------+------------+------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -2.563  ; -0.116 ; N/A      ; N/A     ; -3.000              ;
;  CLK_GEN:CLK_U1|CLK_out ; -2.563  ; 0.383  ; N/A      ; N/A     ; -1.000              ;
;  CLOCK_50               ; -2.461  ; -0.116 ; N/A      ; N/A     ; -3.000              ;
;  KEY[2]                 ; N/A     ; N/A    ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS         ; -65.701 ; -0.116 ; 0.0      ; 0.0     ; -41.475             ;
;  CLK_GEN:CLK_U1|CLK_out ; -28.980 ; 0.000  ; N/A      ; N/A     ; -15.000             ;
;  CLOCK_50               ; -36.721 ; -0.116 ; N/A      ; N/A     ; -22.317             ;
;  KEY[2]                 ; N/A     ; N/A    ; N/A      ; N/A     ; -4.158              ;
+-------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 3.472 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ; 3.472 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 7.165 ; 7.226 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[14] ; CLK_GEN:CLK_U1|CLK_out ; 6.304 ; 6.343 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ;       ; 3.499 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[19] ; CLK_GEN:CLK_U1|CLK_out ; 7.137 ; 7.226 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[21] ; CLK_GEN:CLK_U1|CLK_out ; 7.165 ; 7.181 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_1[*]   ; CLK_GEN:CLK_U1|CLK_out ; 7.548 ; 7.599 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[9]  ; CLK_GEN:CLK_U1|CLK_out ; 7.548 ; 7.599 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[11] ; CLK_GEN:CLK_U1|CLK_out ; 7.286 ; 7.370 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[13] ; CLK_GEN:CLK_U1|CLK_out ; 6.724 ; 6.780 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[14] ; CLK_GEN:CLK_U1|CLK_out ; 7.422 ; 7.549 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[15] ; CLK_GEN:CLK_U1|CLK_out ; 6.737 ; 6.824 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[17] ; CLK_GEN:CLK_U1|CLK_out ; 6.352 ; 6.349 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
+-------------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 2.042 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ; 2.042 ;       ; Rise       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_0[*]   ; CLK_GEN:CLK_U1|CLK_out ; 3.693 ; 2.156 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[14] ; CLK_GEN:CLK_U1|CLK_out ; 3.693 ; 3.774 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[17] ; CLK_GEN:CLK_U1|CLK_out ;       ; 2.156 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[19] ; CLK_GEN:CLK_U1|CLK_out ; 4.118 ; 4.284 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_0[21] ; CLK_GEN:CLK_U1|CLK_out ; 4.134 ; 4.270 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
; GPIO_1[*]   ; CLK_GEN:CLK_U1|CLK_out ; 3.666 ; 3.775 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[9]  ; CLK_GEN:CLK_U1|CLK_out ; 4.335 ; 4.519 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[11] ; CLK_GEN:CLK_U1|CLK_out ; 4.201 ; 4.365 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[13] ; CLK_GEN:CLK_U1|CLK_out ; 3.912 ; 4.054 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[14] ; CLK_GEN:CLK_U1|CLK_out ; 4.297 ; 4.492 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[15] ; CLK_GEN:CLK_U1|CLK_out ; 3.889 ; 4.047 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
;  GPIO_1[17] ; CLK_GEN:CLK_U1|CLK_out ; 3.666 ; 3.775 ; Fall       ; CLK_GEN:CLK_U1|CLK_out ;
+-------------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; GPIO_0[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[18]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[19]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[20]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[21]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[18]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[19]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[20]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[21]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; GPIO_0[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; GPIO_0[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 63       ; 0        ; 461      ; 2        ;
; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0        ; 0        ; 0        ; 54       ;
; CLK_GEN:CLK_U1|CLK_out ; CLOCK_50               ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50               ; CLOCK_50               ; 477      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK_GEN:CLK_U1|CLK_out ; CLK_GEN:CLK_U1|CLK_out ; 63       ; 0        ; 461      ; 2        ;
; KEY[2]                 ; CLK_GEN:CLK_U1|CLK_out ; 0        ; 0        ; 0        ; 54       ;
; CLK_GEN:CLK_U1|CLK_out ; CLOCK_50               ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50               ; CLOCK_50               ; 477      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri May 10 23:59:23 2024
Info: Command: quartus_sta Lab10_1 -c Lab10_1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab10_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_GEN:CLK_U1|CLK_out CLK_GEN:CLK_U1|CLK_out
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name KEY[2] KEY[2]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.563
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.563             -28.980 CLK_GEN:CLK_U1|CLK_out 
    Info (332119):    -2.461             -36.721 CLOCK_50 
Info (332146): Worst-case hold slack is -0.116
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.116              -0.116 CLOCK_50 
    Info (332119):     0.721               0.000 CLK_GEN:CLK_U1|CLK_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 CLOCK_50 
    Info (332119):    -3.000              -4.000 KEY[2] 
    Info (332119):    -1.000             -15.000 CLK_GEN:CLK_U1|CLK_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289             -25.286 CLK_GEN:CLK_U1|CLK_out 
    Info (332119):    -2.147             -31.828 CLOCK_50 
Info (332146): Worst-case hold slack is -0.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.114              -0.114 CLOCK_50 
    Info (332119):     0.662               0.000 CLK_GEN:CLK_U1|CLK_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 CLOCK_50 
    Info (332119):    -3.000              -4.000 KEY[2] 
    Info (332119):    -1.000             -15.000 CLK_GEN:CLK_U1|CLK_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.157
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.157             -11.428 CLK_GEN:CLK_U1|CLK_out 
    Info (332119):    -0.902             -12.085 CLOCK_50 
Info (332146): Worst-case hold slack is -0.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.091              -0.091 CLOCK_50 
    Info (332119):     0.383               0.000 CLK_GEN:CLK_U1|CLK_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -22.317 CLOCK_50 
    Info (332119):    -3.000              -4.158 KEY[2] 
    Info (332119):    -1.000             -15.000 CLK_GEN:CLK_U1|CLK_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4682 megabytes
    Info: Processing ended: Fri May 10 23:59:25 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


