# 实验报告

## 实验目标

使用C++或System C完成一个模拟RISC-V的基本整数指令集RV32I的模拟机设计。（本次实现使用了D语言，并未完全符合要求）。

## 实验要求

- 软件设计采用C/C++或SystemC语言
- 实验报告采用markdown格式或直接上传PDF
- 实验最终提交所有代码和文档

## 实验内容

由于之前我已经基本完成对应的硬件设计，所以对RV32I基本整数指令集稍微熟悉，对代码的组织结构也比较清晰。该模拟器类似于一个虚拟机，主要的逻辑是不同的RV32I指令跳转到不同的代码块，代码块按照指令的语义改变寄存器或RAM的状态。
以下是对模拟器的模块进行描述：

### `regs.d`
明显地，该模块表示的是32个通用目的的寄存器和一个PC寄存器，每个寄存器都对应一个4字节大小的`int`。

### `inst.d`
该模块包含不同编码形式的指令被decode后的内存形式，目的是简化后续的解释和dump出反汇编的代码等。该模块虽然代码较多，但是核心的思想比较简单：

- `class Inst`：作为指令的base class，我们通过opcode成员确定每条指令对应的子类：`class IInst`, `class SInst`, `class BInst`, `class UInst`和`class JInst`。
- 每个derived class包含了稍后解释所需要的信息，例如UInst包含了一个符号扩展的直接数（immediate）和一个rd目标寄存器。
- 该模块包含了一个`decode`的函数，用于将`uint`转换成`class Inst`。

### `interp.d`

- `class Context`包含了初始化所需的RV32I代码（binary）、对应的寄存器和内存。
- `void interp(Context ctx)`解释给定ctx所包含的RV32I代码。

```d
int interpIR(Context ctx, Inst inst)
{
    switch (inst.opcode)
    {
        case Inst.I_TYPE_AL, Inst.R_TYPE:
            ctx.interpAL(inst);
            break;

        case Inst.I_TYPE_LOAD:
            ctx.interpLoad(inst);
            break;

        case Inst.S_TYPE:
            ctx.interpStore(inst);
            break;

        case Inst.U_TYPE_LUI, Inst.U_TYPE_AUIPC:
            ctx.interpUty(inst);
            break;

        case Inst.B_TYPE:
            return ctx.interpBr(inst);

        case Inst.J_TYPE_JAL:
            return ctx.interpJAL(inst);

        case Inst.I_TYPE_JALR:
            return ctx.interpJALR(inst);

        default:
            /// If we've encountered any unknown instruction,
            /// this is the end.
            return Context.RAM_SIZE;
    }

    return Context.INSTR_LEN;
}
```

### driver.d
简单地提供入口main函数。

## 测试

测试平台：x86-64, macOS 10.14
主要的功能测试代码可查看`interp.d`, 402及后面的代码。

```d
uint[] code = [
    0x400093,   // ADDI x1, x0, 0x4
    0x102123,   // SW x0, x1, 0x2
    0x210083,   // LB x1, x2, 0x2
    0x20B7,     // LUI x1, 2^12
    0x02208063, // BEQ x1, x2, 0x20
    0x020000EF, // JAL x1, 0x20
];
```

执行`make debug`可执行所有模块的单元测试代码，细节将会被dump出debug.txt文件中。以下是上述代码片段对应debug.txt中的内容：

```
///    interp.d unittest begins
interp:	ADDI x1, x0, 4
==== regs begin ====
pc:   0
x0:    0
x1:    4
x2:    0
x3:    0
...
==== regs end ====

interp:	SW x0, x1, 2
==== regs begin ====
pc:   4
x0:    0
x1:    4
x2:    0
x3:    0
...
==== regs end ====

interp:	LB x1, x2, 2
==== regs begin ====
pc:   8
x0:    0
x1:    64
x2:    0
...
==== regs end ====

interp:	LUI x1, 8192
==== regs begin ====
pc:   12
x0:    0
x1:    8192
x2:    0
...
==== regs end ====

interp:	BEQ x1, x2, 32
==== regs begin ====
pc:   16
x0:    0
x1:    8192
x2:    0
x3:    0
...
==== regs end ====

interp:	JAL x1, 32
==== regs begin ====
pc:   20
x0:    0
x1:    24
x2:    0
...
==== regs end ====

///    interp.d unittest ends
```

## 总结和心得体会
尽管类似的toy VM、interpreters的写法对于我已是轻车熟路，我仍然因为自己的懒惰拖了很长时间。
此实验设计帮助我更好地理解RV32I ISA的特点和指令集，是一次非常好的编程练习。
同时我需要感谢老师对我的信任和宽容，正因如此，我才能鼓足精力完成这次实验。