Timing Analyzer report for clk_generator
Mon Dec 12 10:00:38 2022
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkin'
 13. Slow 1200mV 85C Model Hold: 'clkin'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clkin'
 22. Slow 1200mV 0C Model Hold: 'clkin'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clkin'
 30. Fast 1200mV 0C Model Hold: 'clkin'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; clk_generator                                           ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6F17C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clkin      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkin } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 275.41 MHz ; 250.0 MHz       ; clkin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clkin ; -2.631 ; -35.430            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clkin ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clkin ; -3.000 ; -37.201                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkin'                                                                                         ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.631 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.550      ;
; -2.631 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.550      ;
; -2.517 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.436      ;
; -2.517 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.436      ;
; -2.453 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.372      ;
; -2.453 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.372      ;
; -2.451 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.370      ;
; -2.451 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.370      ;
; -2.416 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.335      ;
; -2.416 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.335      ;
; -2.383 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.579     ; 2.805      ;
; -2.357 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.276      ;
; -2.357 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.276      ;
; -2.341 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.260      ;
; -2.281 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.200      ;
; -2.281 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.200      ;
; -2.270 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.579     ; 2.692      ;
; -2.248 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.167      ;
; -2.248 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.167      ;
; -2.243 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.162      ;
; -2.204 ; divider_1M:U1|cnt[16] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.577     ; 2.628      ;
; -2.202 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; -0.102     ; 3.101      ;
; -2.196 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.115      ;
; -2.160 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.556      ;
; -2.154 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.550      ;
; -2.154 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.550      ;
; -2.152 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.071      ;
; -2.152 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.071      ;
; -2.120 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.039      ;
; -2.120 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.039      ;
; -2.117 ; divider_1M:U1|cnt[18] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.577     ; 2.541      ;
; -2.114 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.033      ;
; -2.114 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.033      ;
; -2.110 ; divider_1M:U1|cnt[16] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.101     ; 3.010      ;
; -2.108 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.027      ;
; -2.108 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.027      ;
; -2.100 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.081     ; 3.020      ;
; -2.098 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 3.017      ;
; -2.069 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.465      ;
; -2.062 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.458      ;
; -2.040 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.436      ;
; -2.040 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.436      ;
; -2.040 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.436      ;
; -2.037 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.433      ;
; -2.027 ; divider_1M:U1|cnt[12] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.423      ;
; -2.027 ; divider_1M:U1|cnt[18] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.101     ; 2.927      ;
; -2.001 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.397      ;
; -2.001 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; -0.102     ; 2.900      ;
; -1.997 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.393      ;
; -1.986 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.081     ; 2.906      ;
; -1.977 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 2.896      ;
; -1.977 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 2.896      ;
; -1.976 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.372      ;
; -1.976 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.372      ;
; -1.974 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.370      ;
; -1.974 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.370      ;
; -1.959 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.355      ;
; -1.939 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.335      ;
; -1.939 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.335      ;
; -1.938 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.334      ;
; -1.922 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.081     ; 2.842      ;
; -1.920 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.081     ; 2.840      ;
; -1.915 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.311      ;
; -1.913 ; divider_1M:U1|cnt[13] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.309      ;
; -1.894 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.290      ;
; -1.891 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.287      ;
; -1.885 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.081     ; 2.805      ;
; -1.883 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.279      ;
; -1.880 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.276      ;
; -1.880 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.276      ;
; -1.856 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; -0.102     ; 2.755      ;
; -1.851 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.247      ;
; -1.849 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.245      ;
; -1.847 ; divider_1M:U1|cnt[14] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.243      ;
; -1.846 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.577     ; 2.270      ;
; -1.826 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.081     ; 2.746      ;
; -1.824 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.220      ;
; -1.819 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.215      ;
; -1.817 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.213      ;
; -1.814 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.210      ;
; -1.812 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.208      ;
; -1.810 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 2.729      ;
; -1.807 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 2.726      ;
; -1.791 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.579     ; 2.213      ;
; -1.784 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.578     ; 2.207      ;
; -1.778 ; divider_1M:U1|cnt[16] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; -0.101     ; 2.678      ;
; -1.771 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.167      ;
; -1.771 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.167      ;
; -1.760 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.081     ; 2.680      ;
; -1.760 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.156      ;
; -1.758 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.154      ;
; -1.754 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.081     ; 2.674      ;
; -1.753 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.149      ;
; -1.752 ; divider_1M:U1|cnt[17] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.101     ; 2.652      ;
; -1.749 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.082     ; 2.668      ;
; -1.723 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.119      ;
; -1.717 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.081     ; 2.637      ;
; -1.715 ; divider_1M:U1|cnt[16] ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 1.000        ; -0.101     ; 2.615      ;
; -1.696 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.102     ; 2.595      ;
; -1.677 ; divider_4:U0|cnt      ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.395      ; 3.073      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkin'                                                                                         ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; divider_1M:U1|clkt    ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.101      ; 0.746      ;
; 0.453 ; divider_4:U0|clkt     ; divider_4:U0|clkt     ; clkin        ; clkin       ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; divider_4:U0|cnt      ; divider_4:U0|cnt      ; clkin        ; clkin       ; 0.000        ; 0.081      ; 0.758      ;
; 0.743 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.038      ;
; 0.760 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.054      ;
; 0.763 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[2]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.056      ;
; 0.765 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.058      ;
; 0.782 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[1]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.075      ;
; 0.783 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[1]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.076      ;
; 0.812 ; divider_1M:U1|clkt    ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 0.000        ; 0.101      ; 1.125      ;
; 0.942 ; divider_4:U0|cnt      ; divider_4:U0|clkt     ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.236      ;
; 0.989 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.578      ; 1.779      ;
; 0.992 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 1.782      ;
; 1.020 ; divider_4:U0|clkt     ; divider_4:U0|clkout   ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.313      ;
; 1.099 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.392      ;
; 1.105 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.398      ;
; 1.108 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.401      ;
; 1.112 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 1.902      ;
; 1.114 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.407      ;
; 1.114 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.408      ;
; 1.114 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.578      ; 1.904      ;
; 1.114 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.407      ;
; 1.117 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.410      ;
; 1.124 ; divider_1M:U1|cnt[18] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.101      ; 1.437      ;
; 1.124 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[2]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.102      ; 1.439      ;
; 1.126 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[2]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.419      ;
; 1.131 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 1.921      ;
; 1.132 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.578      ; 1.922      ;
; 1.132 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 1.922      ;
; 1.133 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.426      ;
; 1.135 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.428      ;
; 1.148 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.442      ;
; 1.148 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.442      ;
; 1.161 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 1.951      ;
; 1.207 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.101      ; 1.520      ;
; 1.207 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.101      ; 1.520      ;
; 1.207 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.101      ; 1.520      ;
; 1.228 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.522      ;
; 1.230 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.523      ;
; 1.239 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.532      ;
; 1.239 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.532      ;
; 1.245 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.538      ;
; 1.245 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.539      ;
; 1.245 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.538      ;
; 1.248 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.541      ;
; 1.251 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.041      ;
; 1.252 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.042      ;
; 1.254 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.547      ;
; 1.254 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.044      ;
; 1.257 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.550      ;
; 1.264 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.558      ;
; 1.264 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.557      ;
; 1.266 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.559      ;
; 1.271 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.061      ;
; 1.275 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.568      ;
; 1.281 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.071      ;
; 1.286 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.579      ;
; 1.287 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.077      ;
; 1.290 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.080      ;
; 1.300 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.090      ;
; 1.325 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.577      ; 2.114      ;
; 1.326 ; divider_1M:U1|cnt[16] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.101      ; 1.639      ;
; 1.363 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.577      ; 2.152      ;
; 1.370 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.663      ;
; 1.379 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.672      ;
; 1.379 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.672      ;
; 1.385 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.678      ;
; 1.385 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.082      ; 1.679      ;
; 1.385 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.678      ;
; 1.388 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.681      ;
; 1.391 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.181      ;
; 1.397 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.690      ;
; 1.397 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.690      ;
; 1.404 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.697      ;
; 1.406 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.699      ;
; 1.408 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.198      ;
; 1.408 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.577      ; 2.197      ;
; 1.412 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.202      ;
; 1.413 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.706      ;
; 1.415 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.708      ;
; 1.415 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.081      ; 1.708      ;
; 1.420 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.210      ;
; 1.425 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.577      ; 2.214      ;
; 1.427 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.217      ;
; 1.428 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.218      ;
; 1.430 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.578      ; 2.220      ;
; 1.448 ; divider_1M:U1|cnt[18] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.101      ; 1.761      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 294.03 MHz ; 250.0 MHz       ; clkin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -2.401 ; -30.925           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clkin ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clkin ; -3.000 ; -37.201                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkin'                                                                                          ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.401 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.330      ;
; -2.401 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.330      ;
; -2.333 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.262      ;
; -2.333 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.262      ;
; -2.250 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.179      ;
; -2.250 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.179      ;
; -2.244 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.173      ;
; -2.244 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.173      ;
; -2.236 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.165      ;
; -2.236 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.165      ;
; -2.181 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.110      ;
; -2.181 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.110      ;
; -2.093 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.022      ;
; -2.093 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.022      ;
; -2.081 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.010      ;
; -2.081 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 3.010      ;
; -2.078 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.540     ; 2.540      ;
; -2.078 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.540     ; 2.540      ;
; -2.030 ; divider_1M:U1|cnt[16] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.539     ; 2.493      ;
; -1.993 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.922      ;
; -1.954 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.330      ;
; -1.954 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.330      ;
; -1.939 ; divider_1M:U1|cnt[18] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.539     ; 2.402      ;
; -1.931 ; divider_1M:U1|cnt[16] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.093     ; 2.840      ;
; -1.927 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.856      ;
; -1.927 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.856      ;
; -1.927 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.856      ;
; -1.927 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.856      ;
; -1.907 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.836      ;
; -1.907 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.836      ;
; -1.898 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.827      ;
; -1.891 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.820      ;
; -1.891 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.820      ;
; -1.886 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.262      ;
; -1.886 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.262      ;
; -1.886 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.815      ;
; -1.886 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.815      ;
; -1.882 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; -0.093     ; 2.791      ;
; -1.868 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.797      ;
; -1.840 ; divider_1M:U1|cnt[18] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.093     ; 2.749      ;
; -1.839 ; divider_1M:U1|cnt[12] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.373      ; 3.214      ;
; -1.830 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.759      ;
; -1.808 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.184      ;
; -1.807 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.183      ;
; -1.803 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.179      ;
; -1.803 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.179      ;
; -1.797 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.173      ;
; -1.797 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.173      ;
; -1.789 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.165      ;
; -1.789 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.165      ;
; -1.782 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.711      ;
; -1.782 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.711      ;
; -1.771 ; divider_1M:U1|cnt[13] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.373      ; 3.146      ;
; -1.747 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.676      ;
; -1.741 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.670      ;
; -1.740 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.375      ; 3.117      ;
; -1.740 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.116      ;
; -1.734 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.110      ;
; -1.734 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.110      ;
; -1.733 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.662      ;
; -1.724 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.100      ;
; -1.717 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.093      ;
; -1.717 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.093      ;
; -1.712 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.088      ;
; -1.688 ; divider_1M:U1|cnt[14] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.373      ; 3.063      ;
; -1.684 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.539     ; 2.147      ;
; -1.682 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.373      ; 3.057      ;
; -1.678 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.607      ;
; -1.674 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.373      ; 3.049      ;
; -1.672 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.375      ; 3.049      ;
; -1.672 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; -0.093     ; 2.581      ;
; -1.669 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.045      ;
; -1.657 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.033      ;
; -1.651 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.027      ;
; -1.646 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.022      ;
; -1.643 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.019      ;
; -1.634 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.010      ;
; -1.634 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 3.010      ;
; -1.631 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; -0.093     ; 2.540      ;
; -1.619 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.373      ; 2.994      ;
; -1.597 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 2.973      ;
; -1.592 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 2.968      ;
; -1.590 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.519      ;
; -1.589 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.375      ; 2.966      ;
; -1.585 ; divider_1M:U1|cnt[17] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.093     ; 2.494      ;
; -1.583 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.375      ; 2.960      ;
; -1.578 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.507      ;
; -1.575 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.540     ; 2.037      ;
; -1.575 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.375      ; 2.952      ;
; -1.565 ; divider_1M:U1|cnt[16] ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 1.000        ; -0.093     ; 2.474      ;
; -1.541 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.374      ; 2.917      ;
; -1.531 ; divider_4:U0|cnt      ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.373      ; 2.906      ;
; -1.520 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.375      ; 2.897      ;
; -1.519 ; divider_1M:U1|cnt[15] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.373      ; 2.894      ;
; -1.518 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.447      ;
; -1.516 ; divider_1M:U1|cnt[16] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; -0.092     ; 2.426      ;
; -1.516 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.094     ; 2.424      ;
; -1.513 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.442      ;
; -1.507 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.540     ; 1.969      ;
; -1.499 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.073     ; 2.428      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkin'                                                                                          ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; divider_1M:U1|clkt    ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; divider_4:U0|clkt     ; divider_4:U0|clkt     ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; divider_4:U0|cnt      ; divider_4:U0|cnt      ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.684      ;
; 0.691 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.962      ;
; 0.706 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.974      ;
; 0.708 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[2]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.978      ;
; 0.724 ; divider_1M:U1|clkt    ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 0.000        ; 0.091      ; 1.010      ;
; 0.729 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[1]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.997      ;
; 0.730 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[1]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 0.998      ;
; 0.832 ; divider_4:U0|cnt      ; divider_4:U0|clkt     ; clkin        ; clkin       ; 0.000        ; 0.074      ; 1.101      ;
; 0.887 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.540      ; 1.622      ;
; 0.891 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.625      ;
; 0.905 ; divider_4:U0|clkt     ; divider_4:U0|clkout   ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.173      ;
; 0.999 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.540      ; 1.734      ;
; 0.999 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.733      ;
; 1.010 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.278      ;
; 1.012 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.540      ; 1.747      ;
; 1.013 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.747      ;
; 1.013 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.747      ;
; 1.014 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.282      ;
; 1.016 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.284      ;
; 1.016 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.284      ;
; 1.025 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[2]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[2]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.300      ;
; 1.039 ; divider_1M:U1|cnt[18] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.092      ; 1.326      ;
; 1.040 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.092      ; 1.327      ;
; 1.041 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.309      ;
; 1.044 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.312      ;
; 1.064 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.332      ;
; 1.068 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.336      ;
; 1.072 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.806      ;
; 1.113 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.381      ;
; 1.115 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.383      ;
; 1.121 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.855      ;
; 1.121 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.855      ;
; 1.123 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.540      ; 1.858      ;
; 1.125 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.394      ;
; 1.132 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.400      ;
; 1.133 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.401      ;
; 1.135 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.869      ;
; 1.138 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.092      ; 1.425      ;
; 1.138 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.406      ;
; 1.138 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.092      ; 1.425      ;
; 1.139 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.092      ; 1.426      ;
; 1.140 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.408      ;
; 1.147 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.881      ;
; 1.148 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.416      ;
; 1.149 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.540      ; 1.884      ;
; 1.150 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.419      ;
; 1.165 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.537      ; 1.897      ;
; 1.166 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.434      ;
; 1.180 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.914      ;
; 1.190 ; divider_1M:U1|cnt[16] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.092      ; 1.477      ;
; 1.194 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.928      ;
; 1.203 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.471      ;
; 1.218 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.537      ; 1.950      ;
; 1.235 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.503      ;
; 1.243 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.977      ;
; 1.247 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.515      ;
; 1.248 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.516      ;
; 1.251 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.985      ;
; 1.254 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.522      ;
; 1.255 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.523      ;
; 1.256 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 1.990      ;
; 1.257 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.537      ; 1.989      ;
; 1.258 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.526      ;
; 1.259 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.540      ; 1.994      ;
; 1.260 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.528      ;
; 1.262 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.530      ;
; 1.268 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.540      ; 2.003      ;
; 1.269 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 2.003      ;
; 1.270 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.538      ;
; 1.271 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.540      ; 2.006      ;
; 1.272 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.540      ;
; 1.273 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.541      ;
; 1.276 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.544      ;
; 1.285 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.553      ;
; 1.287 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.537      ; 2.019      ;
; 1.288 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.556      ;
; 1.288 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.073      ; 1.556      ;
; 1.302 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.539      ; 2.036      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -0.548 ; -4.190            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clkin ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clkin ; -3.000 ; -27.625                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkin'                                                                                          ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.548 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.498      ;
; -0.548 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.498      ;
; -0.515 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.465      ;
; -0.515 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.465      ;
; -0.490 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.440      ;
; -0.490 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.440      ;
; -0.472 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.422      ;
; -0.472 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.422      ;
; -0.466 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.416      ;
; -0.457 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.238     ; 1.206      ;
; -0.448 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.398      ;
; -0.448 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.398      ;
; -0.447 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.397      ;
; -0.447 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.397      ;
; -0.446 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.396      ;
; -0.446 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.396      ;
; -0.436 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.238     ; 1.185      ;
; -0.423 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.373      ;
; -0.423 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.373      ;
; -0.418 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.368      ;
; -0.413 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.556      ;
; -0.404 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; -0.045     ; 1.346      ;
; -0.399 ; divider_1M:U1|cnt[16] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.237     ; 1.149      ;
; -0.399 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.349      ;
; -0.383 ; divider_1M:U1|cnt[18] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.237     ; 1.133      ;
; -0.365 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.508      ;
; -0.365 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.508      ;
; -0.364 ; divider_1M:U1|cnt[16] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.045     ; 1.306      ;
; -0.355 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.498      ;
; -0.355 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.498      ;
; -0.351 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.301      ;
; -0.348 ; divider_1M:U1|cnt[18] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.045     ; 1.290      ;
; -0.343 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.486      ;
; -0.339 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.482      ;
; -0.334 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; -0.045     ; 1.276      ;
; -0.329 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.472      ;
; -0.329 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.472      ;
; -0.326 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.276      ;
; -0.324 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.274      ;
; -0.324 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.274      ;
; -0.323 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.273      ;
; -0.322 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.465      ;
; -0.322 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.465      ;
; -0.319 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.036     ; 1.270      ;
; -0.312 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.262      ;
; -0.312 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.262      ;
; -0.299 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.249      ;
; -0.297 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.440      ;
; -0.297 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.440      ;
; -0.297 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.440      ;
; -0.296 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.439      ;
; -0.291 ; divider_1M:U1|cnt[13] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.434      ;
; -0.286 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.036     ; 1.237      ;
; -0.279 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.422      ;
; -0.279 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.422      ;
; -0.276 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.419      ;
; -0.270 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.413      ;
; -0.267 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.410      ;
; -0.267 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; -0.045     ; 1.209      ;
; -0.263 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.406      ;
; -0.262 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.405      ;
; -0.262 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.405      ;
; -0.261 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.036     ; 1.212      ;
; -0.260 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.210      ;
; -0.260 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.210      ;
; -0.258 ; divider_1M:U1|cnt[12] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.401      ;
; -0.255 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.398      ;
; -0.255 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.398      ;
; -0.254 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.397      ;
; -0.254 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.397      ;
; -0.245 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.237     ; 0.995      ;
; -0.243 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.036     ; 1.194      ;
; -0.234 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.377      ;
; -0.233 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.376      ;
; -0.230 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.373      ;
; -0.230 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.373      ;
; -0.229 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.179      ;
; -0.226 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.369      ;
; -0.220 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.238     ; 0.969      ;
; -0.219 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.036     ; 1.170      ;
; -0.218 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.036     ; 1.169      ;
; -0.217 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.036     ; 1.168      ;
; -0.215 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.358      ;
; -0.215 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 1.000        ; -0.037     ; 1.165      ;
; -0.211 ; divider_1M:U1|cnt[16] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; -0.045     ; 1.153      ;
; -0.210 ; divider_1M:U1|cnt[17] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.045     ; 1.152      ;
; -0.209 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.352      ;
; -0.207 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.237     ; 0.957      ;
; -0.200 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.343      ;
; -0.198 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.036     ; 1.149      ;
; -0.196 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.339      ;
; -0.194 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 1.000        ; -0.036     ; 1.145      ;
; -0.193 ; divider_1M:U1|cnt[16] ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 1.000        ; -0.045     ; 1.135      ;
; -0.191 ; divider_1M:U1|cnt[14] ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.334      ;
; -0.191 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.334      ;
; -0.190 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.333      ;
; -0.189 ; divider_4:U0|cnt      ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; 0.156      ; 1.332      ;
; -0.179 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 1.000        ; -0.045     ; 1.121      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkin'                                                                                          ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; divider_1M:U1|clkt    ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; divider_4:U0|clkt     ; divider_4:U0|clkt     ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.307      ;
; 0.194 ; divider_4:U0|cnt      ; divider_4:U0|cnt      ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.314      ;
; 0.297 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.419      ;
; 0.304 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[2]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[1]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[1]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.431      ;
; 0.331 ; divider_1M:U1|clkt    ; divider_1M:U1|clkout  ; clkin        ; clkin       ; 0.000        ; 0.044      ; 0.459      ;
; 0.374 ; divider_4:U0|cnt      ; divider_4:U0|clkt     ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.495      ;
; 0.409 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.237      ; 0.730      ;
; 0.410 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.732      ;
; 0.417 ; divider_4:U0|clkt     ; divider_4:U0|clkout   ; clkin        ; clkin       ; 0.000        ; 0.038      ; 0.539      ;
; 0.443 ; divider_1M:U1|cnt[18] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.045      ; 0.572      ;
; 0.445 ; divider_1M:U1|cnt[8]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.045      ; 0.574      ;
; 0.447 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.567      ;
; 0.453 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.783      ;
; 0.461 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[2]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.237      ; 0.784      ;
; 0.464 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[2]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[3]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.587      ;
; 0.473 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.795      ;
; 0.476 ; divider_1M:U1|cnt[15] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.798      ;
; 0.477 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.799      ;
; 0.477 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.237      ; 0.798      ;
; 0.486 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.045      ; 0.615      ;
; 0.486 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.045      ; 0.615      ;
; 0.487 ; divider_1M:U1|cnt[17] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.045      ; 0.616      ;
; 0.509 ; divider_1M:U1|cnt[16] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.045      ; 0.638      ;
; 0.509 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[5]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.634      ;
; 0.516 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.236      ; 0.837      ;
; 0.517 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.637      ;
; 0.521 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.642      ;
; 0.524 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.846      ;
; 0.525 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.848      ;
; 0.527 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.849      ;
; 0.527 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.647      ;
; 0.529 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.237      ; 0.851      ;
; 0.530 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[4]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.654      ;
; 0.540 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.862      ;
; 0.543 ; divider_1M:U1|cnt[13] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.865      ;
; 0.546 ; divider_1M:U1|cnt[11] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.868      ;
; 0.550 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.237      ; 0.871      ;
; 0.576 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.696      ;
; 0.579 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.236      ; 0.899      ;
; 0.579 ; divider_1M:U1|cnt[6]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.699      ;
; 0.580 ; divider_1M:U1|cnt[4]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.700      ;
; 0.582 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.703      ;
; 0.586 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.706      ;
; 0.587 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|clkt    ; clkin        ; clkin       ; 0.000        ; 0.236      ; 0.907      ;
; 0.587 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[14] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.707      ;
; 0.588 ; divider_1M:U1|cnt[18] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.045      ; 0.717      ;
; 0.588 ; divider_1M:U1|cnt[7]  ; divider_1M:U1|cnt[12] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.708      ;
; 0.589 ; divider_1M:U1|cnt[18] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.045      ; 0.718      ;
; 0.589 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[17] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.911      ;
; 0.590 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[10] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.710      ;
; 0.592 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[18] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.914      ;
; 0.593 ; divider_1M:U1|cnt[5]  ; divider_1M:U1|cnt[11] ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.713      ;
; 0.595 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.715      ;
; 0.596 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[6]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.716      ;
; 0.598 ; divider_4:U0|cnt      ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.718      ;
; 0.599 ; divider_1M:U1|cnt[10] ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.238      ; 0.921      ;
; 0.599 ; divider_1M:U1|cnt[1]  ; divider_1M:U1|cnt[7]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; divider_1M:U1|cnt[12] ; divider_1M:U1|cnt[13] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.721      ;
; 0.600 ; divider_1M:U1|cnt[3]  ; divider_1M:U1|cnt[9]  ; clkin        ; clkin       ; 0.000        ; 0.036      ; 0.720      ;
; 0.601 ; divider_1M:U1|cnt[14] ; divider_1M:U1|cnt[15] ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.722      ;
; 0.602 ; divider_1M:U1|cnt[2]  ; divider_1M:U1|cnt[8]  ; clkin        ; clkin       ; 0.000        ; 0.237      ; 0.923      ;
; 0.604 ; divider_1M:U1|cnt[9]  ; divider_1M:U1|cnt[16] ; clkin        ; clkin       ; 0.000        ; 0.237      ; 0.925      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.631  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clkin           ; -2.631  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -35.43  ; 0.0   ; 0.0      ; 0.0     ; -37.201             ;
;  clkin           ; -35.430 ; 0.000 ; N/A      ; N/A     ; -37.201             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_12_5M     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_50        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clkin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_12_5M     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; clk_50        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_12_5M     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; clk_50        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_12_5M     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; clk_50        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkin      ; clkin    ; 367      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkin      ; clkin    ; 367      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clkin  ; clkin ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; clk_12_5M   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_50      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; clk_12_5M   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_50      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition
    Info: Processing started: Mon Dec 12 10:00:36 2022
Info: Command: quartus_sta clk_generator -c clk_generator
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'clk_generator.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkin clkin
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.631
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.631             -35.430 clkin 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.201 clkin 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.401             -30.925 clkin 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.201 clkin 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.548
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.548              -4.190 clkin 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.625 clkin 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4770 megabytes
    Info: Processing ended: Mon Dec 12 10:00:38 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


