title: Programmierbare Logik
next: ../mikrocontroller/uebersicht.md
parent: ../uebersicht.md
toc: False

# Inhalt
* [Programmierbare Logische Anordnungen]({filename}pla.md)
* VHDL Einführung
    * [Grundlagen]({filename}grundlagen.md)
    * [Signaltypen]({filename}signaltypen.md)
    * [Operatoren]({filename}operatoren.md)
    * [Nebenläufigkeit]({filename}nebenlaeufigkeit.md)
    * [<code>process</code> Statment]({filename}process.md)
* VHDL Beschreibung für Grundkomponenten
    * [Register]({filename}register.md)
    * [Synchronisierung asynchroner Signale]({filename}synchronisierung.md)
    * [Synchrone Flankerkennung]({filename}flankenerkennung.md)
    * [Zähler]({filename}zaehler.md)
    * [Zustandsmaschine]({filename}zustandsmaschine.md)
* [Modellierungsarten]({filename}modellierungsarten.md)

# Übungen
* [Übung 1]({filename}uebung1.md) - Kombinatorische Umsetzung eines BCD auf 7 Segment Dekoders
* [Übung 2]({filename}uebung2.md) - Blinken einer LED
* [Übung 3]({filename}uebung3.md) - Toggeln einer LED mittels Taster
* [Übung 4]({filename}uebung4.md) - Unterteilung eines Design in Komponenten
* [Übung 5]({filename}uebung5.md) - Stoppuhr (universeller Zähler und Zustandsautomat)
* [Übung 6]({filename}uebung6.md) - Clicker (kleines Geschwindigkeitsspiel)
* [Übung 7]({filename}uebung7.md) - Testbench

# Tests
* [Programmierbare Logik Bausteine]({filename}test_pla/uebersicht.md)
* [VHDL]({filename}test_vhdl/uebersicht.md)
