module mux4a1Test();

	logic [3:0] d0, d1,d2,d3;
	logic [1:0] s;
	logic [3:0] out;
					

	
	// instantiate device to be tested
	mux4a1 mux4a1ForTest(d0, d1,
			  s,y);
	
	
	initial begin 		
		
		
		#10; 
		d0 = 8'b00010101; 
		d1 = 8'b00000000; 
		d2 = 8'b00010101; 
		d3 = 8'b00000000;
		s= 00;	
		#10; 
		d0 = 8'b00010101; 
		d1 = 8'b01000000;
		d2 = 8'b00010101; 
		d3 = 8'b00000000;	
		s= 01;	
		#10; 
		d0 = 8'b10010101; 
		d1 = 8'b11000000; 
		d2 = 8'b00010101; 
		d3 = 8'b00000000;
		s= 10;	
		#10; 
		d0 = 8'b00010101; 
		d1 = 8'b00111100;
		d2 = 8'b00010101; 
		d3 = 8'b00000000;	
		s= 11;
		
		
	end
			  
	
	
endmodule