# 时序逻辑电路
### 理解组合和时序电路的含义
时序逻辑是与组合逻辑对应的一个概念，组合逻辑电路的输出完全取决于**此刻**的输入，而时序逻辑电路的输出还受到此前的影响。因此，组合逻辑电路是没有记忆，没有存储功能，而时序逻辑电路有存储的能力，相当于是组合逻辑电路加上存储电路得到的。

|电路构成    |  定义                                             |  结构         |逻辑函数表达式|
|---        |       --------------------------------------------|-------------|--------------|
|组合逻辑电路|电路的输出近与当前时刻输入有关                        |不包含存储元件|只需一组，从输入到一个输出的一个函数|
|时序逻辑电路|电路的输出于当前时刻输入有关，也与上一时刻的工作状态有关|包含存储元件  |有三组|

组合逻辑电路永远是此刻，所以输入输出的表示都是一个字母，但是时序电路要考虑此前的影响，所以输出不能仅仅是一个字母，而是有分次态和现态，加下标，用 $Q_{n+1}$ 和 $Q_n$ 来表示次态和现态。

## 双稳态触发器
### 双稳态触发器特点和解释
1. 有两个互补的输出端 $Q$ 和 $\overline{Q}$。
2. 有两个稳态：0态和1态。 （**稳态指的就是0态或1态**，看输出端Q输出什么，Q输出1是1态，Q输出0是0态。 还告诉我们，一个触发器或锁存器，**能够存储1位二进制数**。换言之，要存储16位二进制数，需要16个触发器。）
3. 在外界信号刺激下，可以从一个稳态变为另外一个稳态。
4. 在没有信号刺激或者无效信号刺激的时候，维持当前状态不变。 （这一点说明记忆功能）

### 基本RS锁存器（或非门实现）

#### 1.电路构成
用或非门实现的基本RS锁存器，或非门的特点是对高电平敏感.
> 如何理解高电平敏感，2输入的不好理解，带“或”的就是高电平1敏感，因为n个输入的或门，只要有1个输入为1，输出就为1， n个输入的或非门，只要有1个输入为1，输出就是1的非，也就是0. 再来看或非门这种命名，“或”和“与”决定了对1敏感还是对0敏感，“非”只是作用给输出，本来至少有一个敏感信号输出1，那么差一个非的时候，至少有一个敏感信号输出0.

由于对高电平敏感，所以有效信号就是1.所谓有效信号，就是R与S不能同时为有效信号，谁为有效信号，就是谁起作用，例如R输入有效信号而S输入无效信号，就置0，若R输入的不是有效信号而S输入有效信号，就置1.
由于触发器或者锁存器都是要求互补的输出端，两个输出端是互补的，所以不允许输入R和S均为有效信号，否则两输出端会不互补。

#### 2.功能表
|置0端R|置1端S|$Q_n$|$Q_{n+1}$|
|---|---|---|---|
|0|0|0|0|
|0|0|1|1|
|0|1|0|1|
|0|1|1|1|
|1|0|0|0|
|1|0|1|0|
|1|1|不允许|不允许|

从功能表可以看出，输入有约束，不允许RS=1， 即要求RS=0。当RS=00时，$Q_{n+1}$总是等于$Q_n$，说明输入00时为保持。还可以看出为什么R叫置0端，S叫置1端，当置0端R输入1，就变成0态，当置1端S输入1，就变成1态，与电路的现态无关。

功能表的优化：功能表比较大，只有输入保持信号时才与现态有关系，否则只与输入有关系。可以做一个简化。
|置0端R|置1端S|$Q_{n+1}$|
|---|---|---|
|0|0|$Q_n$|
|0|1|1|
|1|0|0|
|1|1|不允许|

#### 3.次态方程
功能表就是一个真值表，所以可以通过功能表，用卡诺图化简，得到一个次态方程，次态方程是描述如何通过现态和输入得到次态。比如这里次态方程就是 $Q_{n+1}=S+\overline{R}Q_n$ ,还附加约束条件RS=0，用卡诺图化简可以得到。但是这并不是非常形象，不好直接想出来。
> 直接想的话比较符合人的描述，当输入00时保持，当输入RS为10时置0，输入01置1，不允许输入11，会写出个 $\overline{S} \overline{R}Q_n + S \overline{R}\cdot 1+R\overline{S}\cdot 0$，化简后一样的

#### 4.驱动表
驱动表关注状态发生不同的变化（一共4种变化），是什么输入驱动的。 描述完成状态转换所需要的输入条件。
|状态变化|R|S|
|---|---|---|
|0 → 0|x|0|
|0 → 1|0|1|
|1 → 0|1|0|
|1 → 1|0|x|

驱动表好用，驱动表是根据状态的变化查询所需要输入是多少。

#### 5.状态图
状态图是有向图。一共两个状态：0态和1态，所以两个状态是对应两个点，有向边表示状态转换，把这一个状态变化所需要的输入取值写在边的旁边，非常形象。

#### 用与非门实现的RS锁存器
与非门对低电平敏感，说明与非门实现RS锁存器，有效信号为0，与非门只要有0就输出1。这种RS锁存器与或非门实现的差别就是有效信号的差别，输入11保持，谁输入有效信号0就起谁的作用，R输入0，S输入1，就置零。  
注意画原理图的区别，或非门的RS锁存器，R输入的或非门输出Q，与非门的RS锁存器，R输入的与非门输出Q。
#### 锁存器的应用
开关去颤。

### 门控D锁存器
有一个使能端，当使能端为0，会保持；当使能端为1，Q的状态会是输入D。 次态方程很好写， $Q_{n+1}=GD+\overline{G}Q_n$。
#### 锁存器的缺点
锁存器有空翻现象，一个时钟周期内，输入信号D可能由于干扰而多次翻转，导致输出状态多次改变，不符合需要。所以需要触发器。
### D触发器
时钟触发器的特点是由时钟脉冲决定转换何时发生，由输入信号决定状态转换如何做。 

D触发器的作用：当时钟信号到来时，输出信号拷贝输入信号。 次态方程： $Q_{n+1}=D$。最简单，应用最广。

### RS触发器
只在时钟信号到时，起功能表、次态方程、驱动表和基本RS锁存器一样。也有输入约束，不允许输入同时有效。
### JK触发器
JK触发器有两个输入端J 和 K。  "JK"与"SR"对应， J会置1，K会置0. 由保持 ，置0，置1，翻转四种功能。
#### 功能表（下降沿）
|时钟信号|J|K|$Q_n$|$Q_{n+1}$|
|-|-|-|-|-|
|↓|0|0|0|0|
|↓|0|0|1|1|
|↓|0|1|0|0|
|↓|0|1|1|0|
|↓|1|0|0|1|
|↓|1|0|1|1|
|↓|1|1|0|1|
|↓|1|1|1|0|

简化功能表
|J|K|$Q_{n+1}$|
|-|-|-|
|0|0|$Q_n$|
|1|0|1|
|0|1|0|
|1|1|$\overline{Q_n}$|

驱动表
|$Q_n$→$Q_{n+1}$|J|K|
|-|-|-|
|0 → 0|0|x|
|0 → 1|1|x|
|1 → 0|x|1|
|1 → 1|x|0|

