module _register3_r(clk, reset_n, D2,D1,D0,Q2,Q1,Q0);

	input clk, reset_n, D2,D1,D0;
	output Q2,Q1,Q0;
	
	_dff_r_async u0(.clk(clk), .reset_n(reset_n), .d(D0), .q(Q0));
	_dff_r_async u1(.clk(clk), .reset_n(reset_n), .d(D1), .q(Q1));
	_dff_r_async u2(.clk(clk), .reset_n(reset_n), .d(D2), .q(Q2));

endmodule
