{
    "hands_on_practices": [
        {
            "introduction": "使用单个NMOS晶体管传输逻辑高电平'1'时，其最主要的缺点是由于阈值电压降而导致的输出电压劣化，这一效应因体效应而加剧。本练习将引导你分析并推导出确保输出电平能被后续逻辑门正确识别所需的最小电源电压 $V_{DD, \\min}$ 的解析表达式。掌握这项技能对于进行鲁棒的低压电路设计至关重要。",
            "id": "4287937",
            "problem": "一个以传输晶体管风格实现的逻辑网络，使用单个n沟道金属氧化物半导体 (NMOS) 传输器件，将来自电源为 $V_{DD}$ 的上游驱动器的逻辑高电平传输到下游互连节点 $X$ 上。当需要向前传递逻辑高电平时，该NMOS的栅极被驱动至 $V_{DD}$，其体端接地。由于源-体偏置效应，节点 $X$ 上的高电平相对于 $V_{DD}$ 会有所降低。节点 $X$ 连接到一个电平恢复接收器，该接收器由一个静态互补金属氧化物半导体 (CMOS) 反相器和一个反馈控制的p沟道金属氧化物半导体 (PMOS) 上拉器件组成。一旦反相器翻转，该上拉器件会将 $X$ 的电平恢复至 $V_{DD}$。设反相器的输入翻转阈值为 $V_{M}$，其定义为当 $V_{X}$ 超过 $V_{M}$ 时反相器输出发生翻转的条件。\n\n假设器件具有以下经过充分测试的行为：\n- 在源-体偏置 $V_{SB}$ 下，NMOS的阈值电压为 $V_{TN}(V_{SB})=V_{TN0}+\\gamma\\left(\\sqrt{2\\phi_{F}+V_{SB}}-\\sqrt{2\\phi_{F}}\\right)$，其中 $V_{TN0}$ 是零偏置NMOS阈值，$\\gamma$ 是体效应系数，$\\phi_{F}$ 是衬底的费米势。\n- 当NMOS传输器件的栅极保持在 $V_{DD}$ 以传输逻辑高电平时，随着节点 $X$ 的电压上升，当 $V_{GS}$ 等于阈值电压时，导电停止。这给出了平衡关系式 $V_{X}=V_{DD}-V_{TN}(V_{SB}=V_{X})$。\n\n为使电平恢复接收器触发并恢复逻辑高电平，$X$ 处衰减后的高电平必须满足 $V_{X}\\geq V_{M}$。推导一个闭式解析表达式，用于表示最小电源电压 $V_{DD,\\min}$。该电压需保证由NMOS传输晶体管传送到 $X$ 的高电平至少达到 $V_{M}$，从而使电平恢复反相器翻转，并启动PMOS恢复器。将最终答案表示为以 $V_{M}$、$V_{TN0}$、$\\gamma$ 和 $\\phi_{F}$ 表示的单个符号表达式，单位为伏特。不要四舍五入。",
            "solution": "该问题要求推导使传输晶体管电路与电平恢复接收器一起正常工作所需的最小电源电压 $V_{DD, \\min}$。分析首先从形式化给定的条件开始。\n\n首先，我们考虑n沟道金属氧化物半导体 (NMOS) 传输晶体管的行为。它被配置用于传输高逻辑电平。其栅极连接到电源电压 $V_{DD}$。漏极连接到高电平源，电压也为 $V_{DD}$。晶体管的源极连接到目标节点 $X$，因此其电压为 $V_X$。晶体管的体端接地，因此其电势为 $0$。\n\n只要其栅-源电压 $V_{GS}$ 大于其阈值电压 $V_{TN}$，该晶体管就会从漏极到源极传导电流。栅极电压为 $V_G = V_{DD}$，源极电压为 $V_S = V_X$。因此，$V_{GS} = V_G - V_S = V_{DD} - V_X$。随着电荷流到节点 $X$ 上，其电压 $V_X$ 上升，导致 $V_{GS}$ 下降。当 $V_{GS}$ 下降到阈值电压 $V_{TN}$ 时，导电停止，节点 $X$ 达到其稳定的最终电压。这个平衡状态由给定的关系式描述：\n$$V_{X} = V_{DD} - V_{TN}(V_X)$$\n符号 $V_{TN}(V_X)$ 强调了由于体效应，阈值电压本身取决于源极电压 $V_X$。\n\n体效应描述了由于非零的源-体偏置 $V_{SB}$ 引起的阈值电压变化。在这里，源极电势为 $V_S = V_X$，体电势为 $V_B = 0$，因此 $V_{SB} = V_S - V_B = V_X - 0 = V_X$。问题给出了在这种偏置下阈值电压的标准模型：\n$$V_{TN}(V_{SB}) = V_{TN0} + \\gamma \\left( \\sqrt{2\\phi_{F} + V_{SB}} - \\sqrt{2\\phi_{F}} \\right)$$\n其中 $V_{TN0}$ 是零偏置阈值电压，$\\gamma$ 是体效应系数，$2\\phi_F$ 是强反型时的表面势，而 $\\phi_F$ 是衬底的费米势。\n\n将 $V_{SB} = V_X$ 代入阈值电压方程，我们得到：\n$$V_{TN}(V_X) = V_{TN0} + \\gamma \\left( \\sqrt{2\\phi_{F} + V_X} - \\sqrt{2\\phi_{F}} \\right)$$\n\n现在，我们将这个 $V_{TN}(V_X)$ 的表达式代回到节点电压 $V_X$ 的平衡条件中：\n$$V_{X} = V_{DD} - \\left[ V_{TN0} + \\gamma \\left( \\sqrt{2\\phi_{F} + V_X} - \\sqrt{2\\phi_{F}} \\right) \\right]$$\n这个方程将稳态传输电压 $V_X$ 与电源电压 $V_{DD}$ 和器件参数联系起来。\n\n问题陈述，为使电平恢复接收器触发，节点 $X$ 的电压必须至少为反相器的翻转阈值 $V_M$。这个条件表示为：\n$$V_{X} \\geq V_{M}$$\n\n我们正在寻找满足此条件的最小电源电压 $V_{DD, \\min}$。最小电压对应于传输电压 $V_X$ 恰好等于所需的最小值 $V_M$ 的极限情况。通过设置 $V_X = V_M$ 并相应地设置 $V_{DD} = V_{DD, \\min}$，我们可以求解所需的电源电压。\n\n将 $V_X = V_M$ 代入控制方程：\n$$V_{M} = V_{DD, \\min} - \\left[ V_{TN0} + \\gamma \\left( \\sqrt{2\\phi_{F} + V_M} - \\sqrt{2\\phi_{F}} \\right) \\right]$$\n\n为了找到 $V_{DD, \\min}$ 的表达式，我们通过将 $V_{DD, \\min}$ 分离到等式一侧来重新排列方程：\n$$V_{DD, \\min} = V_M + V_{TN0} + \\gamma \\left( \\sqrt{2\\phi_{F} + V_M} - \\sqrt{2\\phi_{F}} \\right)$$\n\n这是所需最小电源电压的最终闭式解析表达式。它完全由给定参数表示：反相器翻转阈值 $V_M$、零偏置NMOS阈值 $V_{TN0}$、体效应系数 $\\gamma$ 和费米势 $\\phi_F$。表达式中的所有项的单位均为伏特，从而确保了量纲上的一致性。",
            "answer": "$$\\boxed{V_{M} + V_{TN0} + \\gamma \\left( \\sqrt{2\\phi_{F} + V_{M}} - \\sqrt{2\\phi_{F}} \\right)}$$"
        },
        {
            "introduction": "在静态分析的基础上，我们现在来探讨一个关键的动态现象：电荷分享。当两个处于不同电压的电容性节点通过一个传输晶体管连接时，电荷会重新分配，这在动态电路中可能导致错误的逻辑电平。本练习要求你应用电荷守恒原理来确定最终的节点电压，同时还需结合体效应知识来验证传输晶体管在此过程中是否保持导通。",
            "id": "4287966",
            "problem": "在集成电路和电子设计自动化 (EDA) 中，一种动态逻辑结构使用传输晶体管在浮动节点之间进行耦合。考虑两个孤立节点，标记为 $A$ 和 $B$，每个节点都可建模为一个到公共衬底（体）的集总线性电容器。节点 $A$ 的电容为 $C_{A} = 20\\,\\mathrm{fF}$，并初始预充电至 $V_{A}(0^{-}) = V_{\\mathrm{DD}} = 1.0\\,\\mathrm{V}$。节点 $B$ 的电容为 $C_{B} = 40\\,\\mathrm{fF}$，初始电压为 $V_{B}(0^{-}) = 0\\,\\mathrm{V}$。在 $t=0$ 时刻，通过将其栅极电压升至 $V_{\\mathrm{DD}}$，一个 n 沟道金属氧化物半导体场效应晶体管 (MOSFET) 传输开关闭合，将节点 $A$ 和 $B$ 连接在一起。该晶体管的体电极连接到 $0\\,\\mathrm{V}$ 的衬底，其导通受到考虑了体效应的阈值电压的限制，该阈值电压由下式给出\n$$\nV_{t\\!n}(V_{SB}) \\;=\\; V_{t\\!n0} \\;+\\; \\gamma\\!\\left(\\sqrt{2\\phi_{F} + V_{SB}} \\;-\\; \\sqrt{2\\phi_{F}}\\right),\n$$\n其中 $V_{t\\!n0} = 0.25\\,\\mathrm{V}$，$\\gamma = 0.4\\,\\mathrm{V}^{1/2}$，且 $2\\phi_{F} = 0.7\\,\\mathrm{V}$。假设传输器件在导通时处于理想的准静态工作状态，漏电流可忽略不计，除了两个电容器外没有外部电荷源或漏，并且没有时钟馈通或沟道电荷注入。\n\n仅使用第一性原理，特别是孤立网络上的电荷守恒和 MOSFET 的导通条件 $V_{GS} \\geq V_{t\\!n}(V_{SB})$，确定在传输器件导通的情况下网络稳定后节点 $B$ 上建立的最终电压。以伏特为单位表示您的答案，并将结果四舍五入到四位有效数字。",
            "solution": "该问题要求计算当一个由两个电容器通过一个传输晶体管连接而成的系统达到平衡后，节点 $B$ 上的最终电压 $V_{B,final}$。\n\n首先，我们确定给定的参数：\n- 节点 A 的电容：$C_{A} = 20\\,\\mathrm{fF}$\n- 节点 A 的初始电压：$V_{A}(0^{-}) = V_{\\mathrm{DD}} = 1.0\\,\\mathrm{V}$\n- 节点 B 的电容：$C_{B} = 40\\,\\mathrm{fF}$\n- 节点 B 的初始电压：$V_{B}(0^{-}) = 0\\,\\mathrm{V}$\n- $t \\ge 0$ 时 MOSFET 的栅极电压：$V_G = V_{\\mathrm{DD}} = 1.0\\,\\mathrm{V}$\n- MOSFET 的体（衬底）电压：$V_{bulk} = 0\\,\\mathrm{V}$\n- MOSFET 的阈值电压参数：$V_{t\\!n0} = 0.25\\,\\mathrm{V}$，$\\gamma = 0.4\\,\\mathrm{V}^{1/2}$，$2\\phi_{F} = 0.7\\,\\mathrm{V}$\n\n需要使用的核心原理是电荷守恒和 MOSFET 工作理论。根据漏电流可忽略不计且无其他电荷源或漏的假设，节点 A 和节点 B 组成的系统是孤立的。因此，系统中的总电荷必须守恒。\n\n孤立网络上的初始总电荷 $Q_{total}$ 是每个电容器上电荷的总和：\n$$\nQ_{total} = Q_{A}(0^{-}) + Q_{B}(0^{-}) = C_{A}V_{A}(0^{-}) + C_{B}V_{B}(0^{-})\n$$\n代入给定值：\n$$\nQ_{total} = (20 \\times 10^{-15}\\,\\mathrm{F})(1.0\\,\\mathrm{V}) + (40 \\times 10^{-15}\\,\\mathrm{F})(0\\,\\mathrm{V}) = 20 \\times 10^{-15}\\,\\mathrm{C} = 20\\,\\mathrm{fC}\n$$\n\n当 n 沟道 MOSFET 在 $t=0$ 时导通，它将节点 A 和 B 连接起来。由于初始时 $V_A > V_B$，电流将从节点 A 流向节点 B，导致 $V_A$ 下降，$V_B$ 上升。对于 n 沟道 MOSFET，源极端是电位较低的一端。因此，节点 B 是源极 ($V_S = V_B$)，节点 A 是漏极 ($V_D = V_A$)。\n\n当电荷转移停止时，系统将达到最终的稳态。这可能由以下两个原因之一引起：\n1. 节点之间的电位差变为零，即 $V_A = V_B$。如果发生这种情况，电荷重新分配完成。\n2. 在电压均等之前，传输晶体管关闭，从而停止了电流的流动。\n\n让我们来分析这两种可能性。\n\n情况 1：电压均等。\n如果最终状态的特征是 $V_{A,final} = V_{B,final} = V_f$，那么总电荷将分布在总电容 $C_A + C_B$上：\n$$\nQ_{total} = (C_A + C_B) V_f\n$$\n利用电荷守恒原理，我们可以求出这个平衡电压 $V_f$：\n$$\nV_f = \\frac{Q_{total}}{C_A + C_B} = \\frac{C_A V_A(0^{-})}{C_A + C_B}\n$$\n代入数值：\n$$\nV_f = \\frac{(20\\,\\mathrm{fF})(1.0\\,\\mathrm{V})}{20\\,\\mathrm{fF} + 40\\,\\mathrm{fF}} = \\frac{20}{60}\\,\\mathrm{V} = \\frac{1}{3}\\,\\mathrm{V} \\approx 0.3333\\,\\mathrm{V}\n$$\n只有当晶体管在电压均等之前保持导通时，这种情况才可能发生。晶体管导通的条件是 $V_{GS} > V_{t\\!n}(V_{SB})$。在电压均等的时刻，源极电压为 $V_S = V_B = V_f$。栅源电压为：\n$$\nV_{GS} = V_G - V_S = V_{\\mathrm{DD}} - V_f = 1.0\\,\\mathrm{V} - \\frac{1}{3}\\,\\mathrm{V} = \\frac{2}{3}\\,\\mathrm{V} \\approx 0.6667\\,\\mathrm{V}\n$$\n源体电压为 $V_{SB} = V_S - V_{bulk} = V_f - 0\\,\\mathrm{V} = \\frac{1}{3}\\,\\mathrm{V}$。在此偏置下的阈值电压为：\n$$\nV_{t\\!n}(V_{SB}) = V_{t\\!n0} + \\gamma \\left(\\sqrt{2\\phi_{F} + V_{SB}} - \\sqrt{2\\phi_{F}}\\right)\n$$\n$$\nV_{t\\!n}(1/3\\,\\mathrm{V}) = 0.25\\,\\mathrm{V} + (0.4\\,\\mathrm{V}^{1/2}) \\left(\\sqrt{0.7\\,\\mathrm{V} + \\frac{1}{3}\\,\\mathrm{V}} - \\sqrt{0.7\\,\\mathrm{V}}\\right)\n$$\n$$\nV_{t\\!n}(1/3\\,\\mathrm{V}) = 0.25 + 0.4 \\left(\\sqrt{\\frac{2.1+1}{3}} - \\sqrt{0.7}\\right) = 0.25 + 0.4 \\left(\\sqrt{\\frac{3.1}{3}} - \\sqrt{0.7}\\right)\n$$\n数值计算如下：\n$$\nV_{t\\!n}(1/3\\,\\mathrm{V}) \\approx 0.25 + 0.4 \\left(\\sqrt{1.0333} - \\sqrt{0.7}\\right) \\approx 0.25 + 0.4 (1.01653 - 0.83666)\n$$\n$$\nV_{t\\!n}(1/3\\,\\mathrm{V}) \\approx 0.25 + 0.4 (0.17987) \\approx 0.25 + 0.07195 = 0.32195\\,\\mathrm{V}\n$$\n在均等电压 $V_f$ 时，我们有 $V_{GS} \\approx 0.6667\\,\\mathrm{V}$ 和 $V_{t\\!n} \\approx 0.3220\\,\\mathrm{V}$。由于 $V_{GS} > V_{t\\!n}$，晶体管确实仍处于导通状态。这证实了系统将达到完全电荷共享的状态，此时 $V_{A,final} = V_{B,final} = V_f$。\n\n情况 2：晶体管在电压均等前截止。\n如果节点 B 能达到的最大电压（我们称之为 $V_{B,max}$）小于电荷共享电压 $V_f$，则会发生这种情况。当 $V_{GS} \\leq V_{t\\!n}(V_{SB})$ 时，晶体管截止。导通的临界点发生在 $V_{GS} = V_{t\\!n}(V_{SB})$。这决定了 $V_{B,max}$：\n$$\nV_G - V_{B,max} = V_{t\\!n}(V_{B,max})\n$$\n$$\nV_{\\mathrm{DD}} - V_{B,max} = V_{t\\!n0} + \\gamma \\left(\\sqrt{2\\phi_{F} + V_{B,max}} - \\sqrt{2\\phi_{F}}\\right)\n$$\n我们已经确定，在 $V_B = V_f = 1/3\\,\\mathrm{V}$ 时，条件 $V_{DD} - V_B > V_{t\\!n}(V_B)$ 成立。这意味着 $V_{B,max}$ 高于 $V_f$。因此，晶体管不会在电压均等之前截止。\n\n因此，网络的最终状态由电荷守恒决定，导致两个节点上的电压均等。节点 B 上的最终电压为：\n$$\nV_{B,final} = V_f = \\frac{1}{3}\\,\\mathrm{V}\n$$\n问题要求答案四舍五入到四位有效数字。\n$$\nV_{B,final} = \\frac{1}{3}\\,\\mathrm{V} \\approx 0.333333...\\,\\mathrm{V}\n$$\n四舍五入到四位有效数字得到 $0.3333\\,\\mathrm{V}$。",
            "answer": "$$\\boxed{0.3333}$$"
        },
        {
            "introduction": "现实世界的设计常常涉及权衡，而性能优化是其中的核心环节。这个练习将静态和动态的考量整合到一个设计优化问题中，要求你在满足静态电压裕度约束的前提下，通过合理放置一个高性能的传输门来最小化信号延迟。你将使用Elmore延迟模型这一经典工具，来量化分析不同拓扑结构对电路速度的影响，从而做出最优的设计决策。",
            "id": "4287947",
            "problem": "考虑一个用传输晶体管逻辑 (PTL) 实现的单位数据通路的有向无环图表示，该图沿其敏化路径简化为从源节点到输出的三个串行边。每条边都是一个受控传输元件，当被使能时会导通。一种保持功能的图变换允许将这三条边中的一条精确地指定为互补传输门 (TG)，而其余两条边则实现为单个n沟道金属氧化物半导体 (NMOS) 传输晶体管。此变换不改变沿路径实现的布尔函数，但会改变决定动态延迟的阻容特性。假设以下物理上一致的条件：\n\n- 当使能时，每个NMOS传输器件被建模为一个值为 $R_{n}$ 的线性电阻，并传输一个静态高电平，其值被限制在 $V_{DD} - V_{Tn}$，其中 $V_{DD}$ 是电源电压，$V_{Tn}$ 是NMOS的阈值电压。\n- 当使能时，TG被建模为一个值为 $R_{tg}$ 的线性电阻，并能无静态电平损失地传输逻辑低电平和逻辑高电平。\n- 三个被使能的边从源节点到输出节点串联，在时间 $t=0$ 时将一个上升阶跃从源传输到输出。设从左到右的串行顺序定义了第一、第二和第三条边的电阻分别为 $R_{1}$、$R_{2}$、$R_{3}$，具体取决于TG的放置位置。\n- 在串行边之间的中间内部节点以及输出端都有到地的并联电容：第一个内部节点的电容为 $C$，第二个内部节点的电容为 $C$，输出节点的负载电容为 $C_{L}$。源节点由一个源电阻为零的理想电压源驱动。\n\n给定数值 $V_{DD} = 1.0\\,\\mathrm{V}$、$V_{Tn} = 0.35\\,\\mathrm{V}$、$R_{n} = 8.0 \\times 10^{3}\\,\\Omega$、$R_{tg} = 4.0 \\times 10^{3}\\,\\Omega$、$C = 2.0 \\times 10^{-15}\\,\\mathrm{F}$ 和 $C_{L} = 6.0 \\times 10^{-15}\\,\\mathrm{F}$。一项设计约束要求输出端的稳态高电平至少为 $V_{\\min} = 0.60\\,\\mathrm{V}$。您可以选择将TG放置在链中的第一、第二或第三条边的位置，而另外两条边为NMOS传输器件。\n\n从线性阻容网络的解释以及NMOS和TG器件的开关级静态行为出发，确定哪种TG放置方式能在满足稳态高电平约束的同时，最小化输出的一阶矩延迟 (Elmore延迟)。以皮秒为单位，将可实现的最小一阶矩延迟计算为一个实数。将您的答案四舍五入到四位有效数字，并以皮秒表示。",
            "solution": "我们从适用于传输晶体管和传输门逻辑的第一性原理模型开始。一个被使能的NMOS传输器件在尝试传输逻辑高电平时，会对其下游节点充电，直到其栅源电压等于NMOS的阈值电压，因此该节点的渐近高电平为 $V_{DD} - V_{Tn}$。一个被使能的互补传输门 (TG) 由并联的NMOS和p沟道金属氧化物半导体 (PMOS) 器件组成，具有互补的栅极驱动，可以无静态电平损失地传输两种逻辑电平。对于动态特性，我们使用线性阻容 (RC) 模型：每个被使能的开关是一个电阻，每个节点有一个并联电容。源是理想的 ($0\\,\\Omega$)，并在 $t=0$ 时驱动一个上升阶跃。\n\n首先，我们检查稳态高电平约束。如果在源（电压为 $V_{DD}$）与输出节点之间的路径上存在任何被使能的NMOS传输晶体管，那么在最后一个此类NMOS的源端及其之后可达到的最高静态电平为 $V_{DD} - V_{Tn}$。由于路径上正好有一个TG和两个NMOS串联，导通链中至少有一个NMOS，因此输出端的最大稳态高电平为\n$$\nV_{\\text{out,high}} = V_{DD} - V_{Tn} = 1.0 - 0.35 = 0.65\\,\\mathrm{V}.\n$$\n由于 $0.65\\,\\mathrm{V} \\geq V_{\\min} = 0.60\\,\\mathrm{V}$，因此对于任何TG放置方式，稳态约束都得到满足。\n\n接下来，为了比较不同TG放置方式的动态延迟，我们将被使能的串联链建模为从源到输出的电阻 $R_{1}$、$R_{2}$ 和 $R_{3}$，第一个内部节点有并联电容 $C$，第二个内部节点有并联电容 $C$，输出端有负载电容 $C_{L}$。Elmore延迟的公式为 $t_d = \\sum_k R_k C_k$，其中 $C_k$ 是节点 $k$ 的电容，而 $R_k$ 是从源到节点 $k$ 的唯一路径上的电阻之和。对于我们这个由源（节点0）、内部节点1、2和输出节点3组成的串联网络，延迟表达式为：\n$$t_d = R_{1}C + (R_{1}+R_{2})C + (R_{1}+R_{2}+R_{3})C_{L}$$\n将表达式重新组合，将延迟表示为每个电阻元件对其下游电容充电的贡献之和，会更有助于比较：\n$$t_d = R_{1}(C + C + C_{L}) + R_{2}(C + C_{L}) + R_{3}(C_{L})$$\n现在我们比较三种情况，已知 $R_{tg}  R_{n}$:\n- TG在第一位 ($R_1=R_{tg}, R_2=R_n, R_3=R_n$): $t_1 = R_{tg}(2C+C_L) + R_n(C+C_L) + R_n C_L$\n- TG在第二位 ($R_1=R_n, R_2=R_{tg}, R_3=R_n$): $t_2 = R_n(2C+C_L) + R_{tg}(C+C_L) + R_n C_L$\n- TG在第三位 ($R_1=R_n, R_2=R_n, R_3=R_{tg}$): $t_3 = R_n(2C+C_L) + R_n(C+C_L) + R_{tg} C_L$\n通过比较系数可以清楚地看到，要最小化总和 $t_d$，应该将较小的电阻 ($R_{tg}$) 与较大的电容系数 ($2C+C_L$) 相乘，而将较大的电阻 ($R_n$) 与较小的电容系数相乘。因此，将电阻最小的TG放置在离源最近的位置（第一位）会得到最小的Elmore延迟。即 $t_1  t_2  t_3$。因此，延迟最小的放置方式是将TG作为第一条边。\n\n我们现在使用 $R_{n} = 8.0 \\times 10^{3}\\,\\Omega$、$R_{tg} = 4.0 \\times 10^{3}\\,\\Omega$、$C = 2.0 \\times 10^{-15}\\,\\mathrm{F}$ 和 $C_{L} = 6.0 \\times 10^{-15}\\,\\mathrm{F}$ 计算 $t_{1}$ 的数值：\n$$\n\\begin{aligned}\nt_{1} = R_{tg} C + \\left(R_{tg} + R_{n}\\right) C + \\left(R_{tg} + 2 R_{n}\\right) C_{L} \\\\\n= \\left(4.0 \\times 10^{3}\\right)\\left(2.0 \\times 10^{-15}\\right) + \\left(4.0 \\times 10^{3} + 8.0 \\times 10^{3}\\right)\\left(2.0 \\times 10^{-15}\\right) \\\\\n\\quad + \\left(4.0 \\times 10^{3} + 2 \\cdot 8.0 \\times 10^{3}\\right)\\left(6.0 \\times 10^{-15}\\right) \\\\\n= 8.0 \\times 10^{-12} + 24.0 \\times 10^{-12} + 120.0 \\times 10^{-12}\\ \\mathrm{s} \\\\\n= 152.0 \\times 10^{-12}\\ \\mathrm{s}.\n\\end{aligned}\n$$\n以皮秒表示，即为 $152.0\\,\\mathrm{ps}$。按要求四舍五入到四位有效数字，可实现的最小一阶矩延迟为 $152.0\\,\\mathrm{ps}$。因为 $V_{\\text{out,high}} = 0.65\\,\\mathrm{V} \\geq 0.60\\,\\mathrm{V}$，所以该放置方式满足稳态高电平约束。",
            "answer": "$$\\boxed{152.0}$$"
        }
    ]
}