// DSCH 2.6h
// 9/16/2022 12:12:08 AM
// F:\4-1\VLSI Circuit Design\Lab\xor.sch

module xor( in4,in3,out1);
 input in4,in3;
 output out1;
 pmos #(17) pmos(w2,vdd,in4); // 2.0u 0.12u
 nmos #(17) nmos(w2,vss,in4); // 1.0u 0.12u
 pmos #(17) pmos(out1,in4,in3); // 2.0u 0.12u
 nmos #(17) nmos(out1,w2,in3); // 1.0u 0.12u
endmodule

// Simulation parameters in Verilog Format
always
#1000 in4=~in4;
#2000 in3=~in3;

// Simulation parameters
// in4 CLK 10 10
// in3 CLK 20 20
