$comment
	File created using the following command:
		vcd file processor_16bits.msim.vcd -direction
$end
$date
	Tue Nov 28 16:11:12 2023
$end
$version
	ModelSim Version 10.5b
$end
$timescale
	1ps
$end

$scope module trinity_vhd_vec_tst $end
$var wire 1 ! clock $end
$var wire 1 " out_br_regA [15] $end
$var wire 1 # out_br_regA [14] $end
$var wire 1 $ out_br_regA [13] $end
$var wire 1 % out_br_regA [12] $end
$var wire 1 & out_br_regA [11] $end
$var wire 1 ' out_br_regA [10] $end
$var wire 1 ( out_br_regA [9] $end
$var wire 1 ) out_br_regA [8] $end
$var wire 1 * out_br_regA [7] $end
$var wire 1 + out_br_regA [6] $end
$var wire 1 , out_br_regA [5] $end
$var wire 1 - out_br_regA [4] $end
$var wire 1 . out_br_regA [3] $end
$var wire 1 / out_br_regA [2] $end
$var wire 1 0 out_br_regA [1] $end
$var wire 1 1 out_br_regA [0] $end
$var wire 1 2 out_br_regB [15] $end
$var wire 1 3 out_br_regB [14] $end
$var wire 1 4 out_br_regB [13] $end
$var wire 1 5 out_br_regB [12] $end
$var wire 1 6 out_br_regB [11] $end
$var wire 1 7 out_br_regB [10] $end
$var wire 1 8 out_br_regB [9] $end
$var wire 1 9 out_br_regB [8] $end
$var wire 1 : out_br_regB [7] $end
$var wire 1 ; out_br_regB [6] $end
$var wire 1 < out_br_regB [5] $end
$var wire 1 = out_br_regB [4] $end
$var wire 1 > out_br_regB [3] $end
$var wire 1 ? out_br_regB [2] $end
$var wire 1 @ out_br_regB [1] $end
$var wire 1 A out_br_regB [0] $end
$var wire 1 B out_endereco [3] $end
$var wire 1 C out_endereco [2] $end
$var wire 1 D out_endereco [1] $end
$var wire 1 E out_endereco [0] $end
$var wire 1 F out_opcode [3] $end
$var wire 1 G out_opcode [2] $end
$var wire 1 H out_opcode [1] $end
$var wire 1 I out_opcode [0] $end
$var wire 1 J out_out_mult4_2X1_ram_ula [15] $end
$var wire 1 K out_out_mult4_2X1_ram_ula [14] $end
$var wire 1 L out_out_mult4_2X1_ram_ula [13] $end
$var wire 1 M out_out_mult4_2X1_ram_ula [12] $end
$var wire 1 N out_out_mult4_2X1_ram_ula [11] $end
$var wire 1 O out_out_mult4_2X1_ram_ula [10] $end
$var wire 1 P out_out_mult4_2X1_ram_ula [9] $end
$var wire 1 Q out_out_mult4_2X1_ram_ula [8] $end
$var wire 1 R out_out_mult4_2X1_ram_ula [7] $end
$var wire 1 S out_out_mult4_2X1_ram_ula [6] $end
$var wire 1 T out_out_mult4_2X1_ram_ula [5] $end
$var wire 1 U out_out_mult4_2X1_ram_ula [4] $end
$var wire 1 V out_out_mult4_2X1_ram_ula [3] $end
$var wire 1 W out_out_mult4_2X1_ram_ula [2] $end
$var wire 1 X out_out_mult4_2X1_ram_ula [1] $end
$var wire 1 Y out_out_mult4_2X1_ram_ula [0] $end
$var wire 1 Z out_rs [3] $end
$var wire 1 [ out_rs [2] $end
$var wire 1 \ out_rs [1] $end
$var wire 1 ] out_rs [0] $end
$var wire 1 ^ out_rt [3] $end
$var wire 1 _ out_rt [2] $end
$var wire 1 ` out_rt [1] $end
$var wire 1 a out_rt [0] $end
$var wire 1 b outPc [15] $end
$var wire 1 c outPc [14] $end
$var wire 1 d outPc [13] $end
$var wire 1 e outPc [12] $end
$var wire 1 f outPc [11] $end
$var wire 1 g outPc [10] $end
$var wire 1 h outPc [9] $end
$var wire 1 i outPc [8] $end
$var wire 1 j outPc [7] $end
$var wire 1 k outPc [6] $end
$var wire 1 l outPc [5] $end
$var wire 1 m outPc [4] $end
$var wire 1 n outPc [3] $end
$var wire 1 o outPc [2] $end
$var wire 1 p outPc [1] $end
$var wire 1 q outPc [0] $end
$var wire 1 r outRam [15] $end
$var wire 1 s outRam [14] $end
$var wire 1 t outRam [13] $end
$var wire 1 u outRam [12] $end
$var wire 1 v outRam [11] $end
$var wire 1 w outRam [10] $end
$var wire 1 x outRam [9] $end
$var wire 1 y outRam [8] $end
$var wire 1 z outRam [7] $end
$var wire 1 { outRam [6] $end
$var wire 1 | outRam [5] $end
$var wire 1 } outRam [4] $end
$var wire 1 ~ outRam [3] $end
$var wire 1 !! outRam [2] $end
$var wire 1 "! outRam [1] $end
$var wire 1 #! outRam [0] $end
$var wire 1 $! outRom [15] $end
$var wire 1 %! outRom [14] $end
$var wire 1 &! outRom [13] $end
$var wire 1 '! outRom [12] $end
$var wire 1 (! outRom [11] $end
$var wire 1 )! outRom [10] $end
$var wire 1 *! outRom [9] $end
$var wire 1 +! outRom [8] $end
$var wire 1 ,! outRom [7] $end
$var wire 1 -! outRom [6] $end
$var wire 1 .! outRom [5] $end
$var wire 1 /! outRom [4] $end
$var wire 1 0! outRom [3] $end
$var wire 1 1! outRom [2] $end
$var wire 1 2! outRom [1] $end
$var wire 1 3! outRom [0] $end
$var wire 1 4! outUla [15] $end
$var wire 1 5! outUla [14] $end
$var wire 1 6! outUla [13] $end
$var wire 1 7! outUla [12] $end
$var wire 1 8! outUla [11] $end
$var wire 1 9! outUla [10] $end
$var wire 1 :! outUla [9] $end
$var wire 1 ;! outUla [8] $end
$var wire 1 <! outUla [7] $end
$var wire 1 =! outUla [6] $end
$var wire 1 >! outUla [5] $end
$var wire 1 ?! outUla [4] $end
$var wire 1 @! outUla [3] $end
$var wire 1 A! outUla [2] $end
$var wire 1 B! outUla [1] $end
$var wire 1 C! outUla [0] $end
$var wire 1 D! overflow $end

$scope module i1 $end
$var wire 1 E! gnd $end
$var wire 1 F! vcc $end
$var wire 1 G! unknown $end
$var wire 1 H! devoe $end
$var wire 1 I! devclrn $end
$var wire 1 J! devpor $end
$var wire 1 K! ww_devoe $end
$var wire 1 L! ww_devclrn $end
$var wire 1 M! ww_devpor $end
$var wire 1 N! ww_clock $end
$var wire 1 O! ww_outPc [15] $end
$var wire 1 P! ww_outPc [14] $end
$var wire 1 Q! ww_outPc [13] $end
$var wire 1 R! ww_outPc [12] $end
$var wire 1 S! ww_outPc [11] $end
$var wire 1 T! ww_outPc [10] $end
$var wire 1 U! ww_outPc [9] $end
$var wire 1 V! ww_outPc [8] $end
$var wire 1 W! ww_outPc [7] $end
$var wire 1 X! ww_outPc [6] $end
$var wire 1 Y! ww_outPc [5] $end
$var wire 1 Z! ww_outPc [4] $end
$var wire 1 [! ww_outPc [3] $end
$var wire 1 \! ww_outPc [2] $end
$var wire 1 ]! ww_outPc [1] $end
$var wire 1 ^! ww_outPc [0] $end
$var wire 1 _! ww_outRam [15] $end
$var wire 1 `! ww_outRam [14] $end
$var wire 1 a! ww_outRam [13] $end
$var wire 1 b! ww_outRam [12] $end
$var wire 1 c! ww_outRam [11] $end
$var wire 1 d! ww_outRam [10] $end
$var wire 1 e! ww_outRam [9] $end
$var wire 1 f! ww_outRam [8] $end
$var wire 1 g! ww_outRam [7] $end
$var wire 1 h! ww_outRam [6] $end
$var wire 1 i! ww_outRam [5] $end
$var wire 1 j! ww_outRam [4] $end
$var wire 1 k! ww_outRam [3] $end
$var wire 1 l! ww_outRam [2] $end
$var wire 1 m! ww_outRam [1] $end
$var wire 1 n! ww_outRam [0] $end
$var wire 1 o! ww_outRom [15] $end
$var wire 1 p! ww_outRom [14] $end
$var wire 1 q! ww_outRom [13] $end
$var wire 1 r! ww_outRom [12] $end
$var wire 1 s! ww_outRom [11] $end
$var wire 1 t! ww_outRom [10] $end
$var wire 1 u! ww_outRom [9] $end
$var wire 1 v! ww_outRom [8] $end
$var wire 1 w! ww_outRom [7] $end
$var wire 1 x! ww_outRom [6] $end
$var wire 1 y! ww_outRom [5] $end
$var wire 1 z! ww_outRom [4] $end
$var wire 1 {! ww_outRom [3] $end
$var wire 1 |! ww_outRom [2] $end
$var wire 1 }! ww_outRom [1] $end
$var wire 1 ~! ww_outRom [0] $end
$var wire 1 !" ww_outUla [15] $end
$var wire 1 "" ww_outUla [14] $end
$var wire 1 #" ww_outUla [13] $end
$var wire 1 $" ww_outUla [12] $end
$var wire 1 %" ww_outUla [11] $end
$var wire 1 &" ww_outUla [10] $end
$var wire 1 '" ww_outUla [9] $end
$var wire 1 (" ww_outUla [8] $end
$var wire 1 )" ww_outUla [7] $end
$var wire 1 *" ww_outUla [6] $end
$var wire 1 +" ww_outUla [5] $end
$var wire 1 ," ww_outUla [4] $end
$var wire 1 -" ww_outUla [3] $end
$var wire 1 ." ww_outUla [2] $end
$var wire 1 /" ww_outUla [1] $end
$var wire 1 0" ww_outUla [0] $end
$var wire 1 1" ww_out_br_regA [15] $end
$var wire 1 2" ww_out_br_regA [14] $end
$var wire 1 3" ww_out_br_regA [13] $end
$var wire 1 4" ww_out_br_regA [12] $end
$var wire 1 5" ww_out_br_regA [11] $end
$var wire 1 6" ww_out_br_regA [10] $end
$var wire 1 7" ww_out_br_regA [9] $end
$var wire 1 8" ww_out_br_regA [8] $end
$var wire 1 9" ww_out_br_regA [7] $end
$var wire 1 :" ww_out_br_regA [6] $end
$var wire 1 ;" ww_out_br_regA [5] $end
$var wire 1 <" ww_out_br_regA [4] $end
$var wire 1 =" ww_out_br_regA [3] $end
$var wire 1 >" ww_out_br_regA [2] $end
$var wire 1 ?" ww_out_br_regA [1] $end
$var wire 1 @" ww_out_br_regA [0] $end
$var wire 1 A" ww_out_br_regB [15] $end
$var wire 1 B" ww_out_br_regB [14] $end
$var wire 1 C" ww_out_br_regB [13] $end
$var wire 1 D" ww_out_br_regB [12] $end
$var wire 1 E" ww_out_br_regB [11] $end
$var wire 1 F" ww_out_br_regB [10] $end
$var wire 1 G" ww_out_br_regB [9] $end
$var wire 1 H" ww_out_br_regB [8] $end
$var wire 1 I" ww_out_br_regB [7] $end
$var wire 1 J" ww_out_br_regB [6] $end
$var wire 1 K" ww_out_br_regB [5] $end
$var wire 1 L" ww_out_br_regB [4] $end
$var wire 1 M" ww_out_br_regB [3] $end
$var wire 1 N" ww_out_br_regB [2] $end
$var wire 1 O" ww_out_br_regB [1] $end
$var wire 1 P" ww_out_br_regB [0] $end
$var wire 1 Q" ww_out_opcode [3] $end
$var wire 1 R" ww_out_opcode [2] $end
$var wire 1 S" ww_out_opcode [1] $end
$var wire 1 T" ww_out_opcode [0] $end
$var wire 1 U" ww_out_rs [3] $end
$var wire 1 V" ww_out_rs [2] $end
$var wire 1 W" ww_out_rs [1] $end
$var wire 1 X" ww_out_rs [0] $end
$var wire 1 Y" ww_out_rt [3] $end
$var wire 1 Z" ww_out_rt [2] $end
$var wire 1 [" ww_out_rt [1] $end
$var wire 1 \" ww_out_rt [0] $end
$var wire 1 ]" ww_out_endereco [3] $end
$var wire 1 ^" ww_out_endereco [2] $end
$var wire 1 _" ww_out_endereco [1] $end
$var wire 1 `" ww_out_endereco [0] $end
$var wire 1 a" ww_overflow $end
$var wire 1 b" ww_out_out_mult4_2X1_ram_ula [15] $end
$var wire 1 c" ww_out_out_mult4_2X1_ram_ula [14] $end
$var wire 1 d" ww_out_out_mult4_2X1_ram_ula [13] $end
$var wire 1 e" ww_out_out_mult4_2X1_ram_ula [12] $end
$var wire 1 f" ww_out_out_mult4_2X1_ram_ula [11] $end
$var wire 1 g" ww_out_out_mult4_2X1_ram_ula [10] $end
$var wire 1 h" ww_out_out_mult4_2X1_ram_ula [9] $end
$var wire 1 i" ww_out_out_mult4_2X1_ram_ula [8] $end
$var wire 1 j" ww_out_out_mult4_2X1_ram_ula [7] $end
$var wire 1 k" ww_out_out_mult4_2X1_ram_ula [6] $end
$var wire 1 l" ww_out_out_mult4_2X1_ram_ula [5] $end
$var wire 1 m" ww_out_out_mult4_2X1_ram_ula [4] $end
$var wire 1 n" ww_out_out_mult4_2X1_ram_ula [3] $end
$var wire 1 o" ww_out_out_mult4_2X1_ram_ula [2] $end
$var wire 1 p" ww_out_out_mult4_2X1_ram_ula [1] $end
$var wire 1 q" ww_out_out_mult4_2X1_ram_ula [0] $end
$var wire 1 r" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [39] $end
$var wire 1 s" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [38] $end
$var wire 1 t" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [37] $end
$var wire 1 u" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [36] $end
$var wire 1 v" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [35] $end
$var wire 1 w" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [34] $end
$var wire 1 x" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [33] $end
$var wire 1 y" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [32] $end
$var wire 1 z" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [31] $end
$var wire 1 {" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [30] $end
$var wire 1 |" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [29] $end
$var wire 1 }" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [28] $end
$var wire 1 ~" \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [27] $end
$var wire 1 !# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [26] $end
$var wire 1 "# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [25] $end
$var wire 1 ## \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [24] $end
$var wire 1 $# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [23] $end
$var wire 1 %# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [22] $end
$var wire 1 &# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [21] $end
$var wire 1 '# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [20] $end
$var wire 1 (# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [19] $end
$var wire 1 )# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [18] $end
$var wire 1 *# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [17] $end
$var wire 1 +# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [16] $end
$var wire 1 ,# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [15] $end
$var wire 1 -# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [14] $end
$var wire 1 .# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [13] $end
$var wire 1 /# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [12] $end
$var wire 1 0# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [11] $end
$var wire 1 1# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [10] $end
$var wire 1 2# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [9] $end
$var wire 1 3# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [8] $end
$var wire 1 4# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [7] $end
$var wire 1 5# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [6] $end
$var wire 1 6# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [5] $end
$var wire 1 7# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [4] $end
$var wire 1 8# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [3] $end
$var wire 1 9# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [2] $end
$var wire 1 :# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [1] $end
$var wire 1 ;# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTADATAIN_bus\ [0] $end
$var wire 1 <# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [2] $end
$var wire 1 =# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [1] $end
$var wire 1 ># \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTAADDR_bus\ [0] $end
$var wire 1 ?# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [2] $end
$var wire 1 @# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [1] $end
$var wire 1 A# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBADDR_bus\ [0] $end
$var wire 1 B# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [39] $end
$var wire 1 C# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [38] $end
$var wire 1 D# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [37] $end
$var wire 1 E# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [36] $end
$var wire 1 F# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [35] $end
$var wire 1 G# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [34] $end
$var wire 1 H# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [33] $end
$var wire 1 I# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [32] $end
$var wire 1 J# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [31] $end
$var wire 1 K# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [30] $end
$var wire 1 L# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [29] $end
$var wire 1 M# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [28] $end
$var wire 1 N# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [27] $end
$var wire 1 O# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [26] $end
$var wire 1 P# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [25] $end
$var wire 1 Q# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [24] $end
$var wire 1 R# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [23] $end
$var wire 1 S# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [22] $end
$var wire 1 T# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [21] $end
$var wire 1 U# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [20] $end
$var wire 1 V# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [19] $end
$var wire 1 W# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [18] $end
$var wire 1 X# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [17] $end
$var wire 1 Y# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [16] $end
$var wire 1 Z# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [15] $end
$var wire 1 [# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [14] $end
$var wire 1 \# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [13] $end
$var wire 1 ]# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [12] $end
$var wire 1 ^# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [11] $end
$var wire 1 _# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [10] $end
$var wire 1 `# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [9] $end
$var wire 1 a# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [8] $end
$var wire 1 b# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [7] $end
$var wire 1 c# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [6] $end
$var wire 1 d# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [5] $end
$var wire 1 e# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [4] $end
$var wire 1 f# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [3] $end
$var wire 1 g# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [2] $end
$var wire 1 h# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [1] $end
$var wire 1 i# \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus\ [0] $end
$var wire 1 j# \clock~input_o\ $end
$var wire 1 k# \clock~inputCLKENA0_outclk\ $end
$var wire 1 l# \port_map_addr|Add0~2\ $end
$var wire 1 m# \port_map_addr|Add0~5_sumout\ $end
$var wire 1 n# \port_map_addr|Add0~14\ $end
$var wire 1 o# \port_map_addr|Add0~17_sumout\ $end
$var wire 1 p# \port_map_addr|Add0~18\ $end
$var wire 1 q# \port_map_addr|Add0~21_sumout\ $end
$var wire 1 r# \port_map_addr|Add0~22\ $end
$var wire 1 s# \port_map_addr|Add0~25_sumout\ $end
$var wire 1 t# \port_map_addr|Add0~26\ $end
$var wire 1 u# \port_map_addr|Add0~29_sumout\ $end
$var wire 1 v# \port_map_rom|rom_memory~0_combout\ $end
$var wire 1 w# \port_map_rom|rom_memory~2_combout\ $end
$var wire 1 x# \port_map_addr|Add0~6\ $end
$var wire 1 y# \port_map_addr|Add0~9_sumout\ $end
$var wire 1 z# \port_map_mult3_2X1_jump|Sout[2]~1_combout\ $end
$var wire 1 {# \port_map_addr|Add0~10\ $end
$var wire 1 |# \port_map_addr|Add0~13_sumout\ $end
$var wire 1 }# \port_map_rom|rom_memory~13_combout\ $end
$var wire 1 ~# \port_map_rom|rom_memory~8_combout\ $end
$var wire 1 !$ \port_map_rom|rom_memory~10_combout\ $end
$var wire 1 "$ \port_map_unidade_de_controle|Mux4~0_combout\ $end
$var wire 1 #$ \port_map_addr|Add0~1_sumout\ $end
$var wire 1 $$ \port_map_rom|rom_memory~1_combout\ $end
$var wire 1 %$ \port_map_mult3_2X1_jump|Sout[0]~0_combout\ $end
$var wire 1 &$ \port_map_addr|Add0~30\ $end
$var wire 1 '$ \port_map_addr|Add0~33_sumout\ $end
$var wire 1 ($ \port_map_addr|Add0~34\ $end
$var wire 1 )$ \port_map_addr|Add0~37_sumout\ $end
$var wire 1 *$ \port_map_addr|Add0~38\ $end
$var wire 1 +$ \port_map_addr|Add0~41_sumout\ $end
$var wire 1 ,$ \port_map_addr|Add0~42\ $end
$var wire 1 -$ \port_map_addr|Add0~45_sumout\ $end
$var wire 1 .$ \port_map_addr|Add0~46\ $end
$var wire 1 /$ \port_map_addr|Add0~49_sumout\ $end
$var wire 1 0$ \port_map_addr|Add0~50\ $end
$var wire 1 1$ \port_map_addr|Add0~53_sumout\ $end
$var wire 1 2$ \port_map_addr|Add0~54\ $end
$var wire 1 3$ \port_map_addr|Add0~57_sumout\ $end
$var wire 1 4$ \port_map_addr|Add0~58\ $end
$var wire 1 5$ \port_map_addr|Add0~61_sumout\ $end
$var wire 1 6$ \port_map_rom|rom_memory~11_combout\ $end
$var wire 1 7$ \port_map_rom|rom_memory~12_combout\ $end
$var wire 1 8$ \port_map_rom|rom_memory~9_combout\ $end
$var wire 1 9$ \port_map_unidade_de_controle|Mux8~0_combout\ $end
$var wire 1 :$ \port_map_unidade_de_controle|Mux7~0_combout\ $end
$var wire 1 ;$ \port_map_mult4_2x1_ram_ula|Sout[0]~0_combout\ $end
$var wire 1 <$ \port_map_unidade_de_controle|Mux3~0_combout\ $end
$var wire 1 =$ \port_map_banco_de_registradores|registradores~21_q\ $end
$var wire 1 >$ \port_map_unidade_de_controle|Mux9~0_combout\ $end
$var wire 1 ?$ \port_map_rom|rom_memory~4_combout\ $end
$var wire 1 @$ \port_map_rom|rom_memory~3_combout\ $end
$var wire 1 A$ \port_map_rom|rom_memory~6_combout\ $end
$var wire 1 B$ \port_map_banco_de_registradores|registradores~282_combout\ $end
$var wire 1 C$ \port_map_rom|rom_memory~14_combout\ $end
$var wire 1 D$ \port_map_ula|Add0~1_sumout\ $end
$var wire 1 E$ \port_map_ula|Mux21~0_combout\ $end
$var wire 1 F$ \port_map_rom|rom_memory~5_combout\ $end
$var wire 1 G$ \~GND~combout\ $end
$var wire 1 H$ \port_map_rom|rom_memory~7_combout\ $end
$var wire 1 I$ \port_map_ula|Mux20~0_combout\ $end
$var wire 1 J$ \port_map_banco_de_registradores|registradores~294_combout\ $end
$var wire 1 K$ \port_map_ula|Add0~2\ $end
$var wire 1 L$ \port_map_ula|Add0~5_sumout\ $end
$var wire 1 M$ \port_map_banco_de_registradores|registradores~277_combout\ $end
$var wire 1 N$ \port_map_ula|soma|b1|Cout~0_combout\ $end
$var wire 1 O$ \port_map_ula|Mux20~1_combout\ $end
$var wire 1 P$ \port_map_rom|rom_memory~15_combout\ $end
$var wire 1 Q$ \port_map_ula|Add0~6\ $end
$var wire 1 R$ \port_map_ula|Add0~10\ $end
$var wire 1 S$ \port_map_ula|Add0~13_sumout\ $end
$var wire 1 T$ \port_map_ula|Mux18~1_combout\ $end
$var wire 1 U$ \port_map_ula|soma|b3|Cout~0_combout\ $end
$var wire 1 V$ \port_map_ula|soma|b4|S~0_combout\ $end
$var wire 1 W$ \port_map_ula|Add0~14\ $end
$var wire 1 X$ \port_map_ula|Add0~17_sumout\ $end
$var wire 1 Y$ \port_map_ula|Mux17~1_combout\ $end
$var wire 1 Z$ \port_map_ula|soma|b5|S~0_combout\ $end
$var wire 1 [$ \port_map_ula|soma|b5|S~combout\ $end
$var wire 1 \$ \port_map_ula|soma|b5|Cout~0_combout\ $end
$var wire 1 ]$ \port_map_ula|Mux19~1_combout\ $end
$var wire 1 ^$ \port_map_ula|soma|b6|Cout~0_combout\ $end
$var wire 1 _$ \port_map_ula|Add0~18\ $end
$var wire 1 `$ \port_map_ula|Add0~22\ $end
$var wire 1 a$ \port_map_ula|Add0~26\ $end
$var wire 1 b$ \port_map_ula|Add0~29_sumout\ $end
$var wire 1 c$ \port_map_ula|Mux14~0_combout\ $end
$var wire 1 d$ \port_map_ula|Add0~30\ $end
$var wire 1 e$ \port_map_ula|Add0~33_sumout\ $end
$var wire 1 f$ \port_map_ula|Add0~34\ $end
$var wire 1 g$ \port_map_ula|Add0~38\ $end
$var wire 1 h$ \port_map_ula|Add0~42\ $end
$var wire 1 i$ \port_map_ula|Add0~45_sumout\ $end
$var wire 1 j$ \port_map_ula|soma|b13|S~combout\ $end
$var wire 1 k$ \port_map_ula|Mux7~1_combout\ $end
$var wire 1 l$ \port_map_ram|mem_rtl_0|auto_generated|ram_block1a15\ $end
$var wire 1 m$ \port_map_ula|Add0~46\ $end
$var wire 1 n$ \port_map_ula|Add0~50\ $end
$var wire 1 o$ \port_map_ula|Add0~54\ $end
$var wire 1 p$ \port_map_ula|Add0~58\ $end
$var wire 1 q$ \port_map_ula|Add0~61_sumout\ $end
$var wire 1 r$ \port_map_ula|Mux6~1_combout\ $end
$var wire 1 s$ \port_map_mult4_2x1_ram_ula|Sout[15]~14_combout\ $end
$var wire 1 t$ \port_map_banco_de_registradores|registradores~36_q\ $end
$var wire 1 u$ \port_map_ula|soma|b15|S~0_combout\ $end
$var wire 1 v$ \port_map_ula|Mux6~0_combout\ $end
$var wire 1 w$ \port_map_ram|mem_rtl_0|auto_generated|ram_block1a14\ $end
$var wire 1 x$ \port_map_ula|soma|b14|S~0_combout\ $end
$var wire 1 y$ \port_map_mult4_2x1_ram_ula|Sout[14]~13_combout\ $end
$var wire 1 z$ \port_map_banco_de_registradores|registradores~35_q\ $end
$var wire 1 {$ \port_map_ula|Add0~57_sumout\ $end
$var wire 1 |$ \port_map_ula|Mux7~0_combout\ $end
$var wire 1 }$ \port_map_ram|mem_rtl_0|auto_generated|ram_block1a13\ $end
$var wire 1 ~$ \port_map_mult4_2x1_ram_ula|Sout[13]~15_combout\ $end
$var wire 1 !% \port_map_banco_de_registradores|registradores~34_q\ $end
$var wire 1 "% \port_map_ula|Add0~53_sumout\ $end
$var wire 1 #% \port_map_ula|Mux8~0_combout\ $end
$var wire 1 $% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a12\ $end
$var wire 1 %% \port_map_mult4_2x1_ram_ula|Sout[12]~12_combout\ $end
$var wire 1 &% \port_map_banco_de_registradores|registradores~33_q\ $end
$var wire 1 '% \port_map_banco_de_registradores|registradores~281_combout\ $end
$var wire 1 (% \port_map_ula|Add0~49_sumout\ $end
$var wire 1 )% \port_map_ula|Mux9~0_combout\ $end
$var wire 1 *% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a11\ $end
$var wire 1 +% \port_map_mult4_2x1_ram_ula|Sout[11]~11_combout\ $end
$var wire 1 ,% \port_map_banco_de_registradores|registradores~32_q\ $end
$var wire 1 -% \port_map_banco_de_registradores|registradores~280_combout\ $end
$var wire 1 .% \port_map_mult1_2x1_br_ula|Sout[11]~2_combout\ $end
$var wire 1 /% \port_map_ula|Mux10~0_combout\ $end
$var wire 1 0% \port_map_ula|Mux10~1_combout\ $end
$var wire 1 1% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a10\ $end
$var wire 1 2% \port_map_ula|Mux11~0_combout\ $end
$var wire 1 3% \port_map_mult4_2x1_ram_ula|Sout[10]~10_combout\ $end
$var wire 1 4% \port_map_banco_de_registradores|registradores~31_q\ $end
$var wire 1 5% \port_map_ula|Add0~41_sumout\ $end
$var wire 1 6% \port_map_ula|Mux11~1_combout\ $end
$var wire 1 7% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a9\ $end
$var wire 1 8% \port_map_ula|Add0~37_sumout\ $end
$var wire 1 9% \port_map_mult4_2x1_ram_ula|Sout[9]~9_combout\ $end
$var wire 1 :% \port_map_banco_de_registradores|registradores~30_q\ $end
$var wire 1 ;% \port_map_ula|Mux12~0_combout\ $end
$var wire 1 <% \port_map_ula|Mux12~1_combout\ $end
$var wire 1 =% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a8\ $end
$var wire 1 >% \port_map_mult4_2x1_ram_ula|Sout[8]~8_combout\ $end
$var wire 1 ?% \port_map_banco_de_registradores|registradores~29_q\ $end
$var wire 1 @% \port_map_ula|Mux13~0_combout\ $end
$var wire 1 A% \port_map_ula|Mux13~1_combout\ $end
$var wire 1 B% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a7\ $end
$var wire 1 C% \port_map_mult4_2x1_ram_ula|Sout[7]~7_combout\ $end
$var wire 1 D% \port_map_banco_de_registradores|registradores~28_q\ $end
$var wire 1 E% \port_map_ula|soma|b7|S~0_combout\ $end
$var wire 1 F% \port_map_ula|Mux14~1_combout\ $end
$var wire 1 G% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a6\ $end
$var wire 1 H% \port_map_ula|Add0~25_sumout\ $end
$var wire 1 I% \port_map_ula|Mux15~0_combout\ $end
$var wire 1 J% \port_map_mult4_2x1_ram_ula|Sout[6]~6_combout\ $end
$var wire 1 K% \port_map_banco_de_registradores|registradores~27_q\ $end
$var wire 1 L% \port_map_ula|soma|b6|S~0_combout\ $end
$var wire 1 M% \port_map_ula|Mux15~1_combout\ $end
$var wire 1 N% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a5\ $end
$var wire 1 O% \port_map_mult4_2x1_ram_ula|Sout[5]~5_combout\ $end
$var wire 1 P% \port_map_banco_de_registradores|registradores~26_q\ $end
$var wire 1 Q% \port_map_ula|Add0~21_sumout\ $end
$var wire 1 R% \port_map_ula|Mux16~0_combout\ $end
$var wire 1 S% \port_map_ula|Mux16~1_combout\ $end
$var wire 1 T% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a4\ $end
$var wire 1 U% \port_map_mult4_2x1_ram_ula|Sout[4]~4_combout\ $end
$var wire 1 V% \port_map_banco_de_registradores|registradores~25_q\ $end
$var wire 1 W% \port_map_banco_de_registradores|registradores~279_combout\ $end
$var wire 1 X% \port_map_mult1_2x1_br_ula|Sout[4]~1_combout\ $end
$var wire 1 Y% \port_map_ula|Mux17~0_combout\ $end
$var wire 1 Z% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a3\ $end
$var wire 1 [% \port_map_ula|soma|b2|Cout~0_combout\ $end
$var wire 1 \% \port_map_mult4_2x1_ram_ula|Sout[3]~3_combout\ $end
$var wire 1 ]% \port_map_banco_de_registradores|registradores~24_q\ $end
$var wire 1 ^% \port_map_ula|soma|b3|S~0_combout\ $end
$var wire 1 _% \port_map_ula|Mux18~0_combout\ $end
$var wire 1 `% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a2\ $end
$var wire 1 a% \port_map_mult4_2x1_ram_ula|Sout[2]~2_combout\ $end
$var wire 1 b% \port_map_banco_de_registradores|registradores~23_q\ $end
$var wire 1 c% \port_map_banco_de_registradores|registradores~278_combout\ $end
$var wire 1 d% \port_map_mult1_2x1_br_ula|Sout[2]~0_combout\ $end
$var wire 1 e% \port_map_ula|Add0~9_sumout\ $end
$var wire 1 f% \port_map_ula|Mux19~0_combout\ $end
$var wire 1 g% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a1\ $end
$var wire 1 h% \port_map_mult4_2x1_ram_ula|Sout[1]~1_combout\ $end
$var wire 1 i% \port_map_banco_de_registradores|registradores~22_q\ $end
$var wire 1 j% \port_map_ula|Mux20~2_combout\ $end
$var wire 1 k% \port_map_ula|Mux20~3_combout\ $end
$var wire 1 l% \port_map_ram|mem_rtl_0|auto_generated|ram_block1a0~portbdataout\ $end
$var wire 1 m% \port_map_banco_de_registradores|registradores~283_combout\ $end
$var wire 1 n% \port_map_banco_de_registradores|registradores~284_combout\ $end
$var wire 1 o% \port_map_banco_de_registradores|registradores~285_combout\ $end
$var wire 1 p% \port_map_banco_de_registradores|registradores~286_combout\ $end
$var wire 1 q% \port_map_banco_de_registradores|registradores~287_combout\ $end
$var wire 1 r% \port_map_banco_de_registradores|registradores~288_combout\ $end
$var wire 1 s% \port_map_banco_de_registradores|registradores~289_combout\ $end
$var wire 1 t% \port_map_banco_de_registradores|registradores~290_combout\ $end
$var wire 1 u% \port_map_banco_de_registradores|registradores~291_combout\ $end
$var wire 1 v% \port_map_banco_de_registradores|registradores~292_combout\ $end
$var wire 1 w% \port_map_banco_de_registradores|registradores~293_combout\ $end
$var wire 1 x% \port_map_ula|soma|overflow~0_combout\ $end
$var wire 1 y% \port_map_ula|Mux0~0_combout\ $end
$var wire 1 z% \port_map_ula|overflow~combout\ $end
$var wire 1 {% \port_map_pc|outPort\ [15] $end
$var wire 1 |% \port_map_pc|outPort\ [14] $end
$var wire 1 }% \port_map_pc|outPort\ [13] $end
$var wire 1 ~% \port_map_pc|outPort\ [12] $end
$var wire 1 !& \port_map_pc|outPort\ [11] $end
$var wire 1 "& \port_map_pc|outPort\ [10] $end
$var wire 1 #& \port_map_pc|outPort\ [9] $end
$var wire 1 $& \port_map_pc|outPort\ [8] $end
$var wire 1 %& \port_map_pc|outPort\ [7] $end
$var wire 1 && \port_map_pc|outPort\ [6] $end
$var wire 1 '& \port_map_pc|outPort\ [5] $end
$var wire 1 (& \port_map_pc|outPort\ [4] $end
$var wire 1 )& \port_map_pc|outPort\ [3] $end
$var wire 1 *& \port_map_pc|outPort\ [2] $end
$var wire 1 +& \port_map_pc|outPort\ [1] $end
$var wire 1 ,& \port_map_pc|outPort\ [0] $end
$var wire 1 -& \port_map_rom|ALT_INV_rom_memory~5_combout\ $end
$var wire 1 .& \port_map_rom|ALT_INV_rom_memory~4_combout\ $end
$var wire 1 /& \port_map_rom|ALT_INV_rom_memory~3_combout\ $end
$var wire 1 0& \port_map_rom|ALT_INV_rom_memory~2_combout\ $end
$var wire 1 1& \port_map_rom|ALT_INV_rom_memory~1_combout\ $end
$var wire 1 2& \port_map_rom|ALT_INV_rom_memory~0_combout\ $end
$var wire 1 3& \port_map_pc|ALT_INV_outPort\ [15] $end
$var wire 1 4& \port_map_pc|ALT_INV_outPort\ [14] $end
$var wire 1 5& \port_map_pc|ALT_INV_outPort\ [13] $end
$var wire 1 6& \port_map_pc|ALT_INV_outPort\ [12] $end
$var wire 1 7& \port_map_pc|ALT_INV_outPort\ [11] $end
$var wire 1 8& \port_map_pc|ALT_INV_outPort\ [10] $end
$var wire 1 9& \port_map_pc|ALT_INV_outPort\ [9] $end
$var wire 1 :& \port_map_pc|ALT_INV_outPort\ [8] $end
$var wire 1 ;& \port_map_pc|ALT_INV_outPort\ [7] $end
$var wire 1 <& \port_map_pc|ALT_INV_outPort\ [6] $end
$var wire 1 =& \port_map_pc|ALT_INV_outPort\ [5] $end
$var wire 1 >& \port_map_pc|ALT_INV_outPort\ [4] $end
$var wire 1 ?& \port_map_pc|ALT_INV_outPort\ [3] $end
$var wire 1 @& \port_map_pc|ALT_INV_outPort\ [2] $end
$var wire 1 A& \port_map_pc|ALT_INV_outPort\ [1] $end
$var wire 1 B& \port_map_pc|ALT_INV_outPort\ [0] $end
$var wire 1 C& \port_map_ula|ALT_INV_Mux9~0_combout\ $end
$var wire 1 D& \port_map_addr|ALT_INV_Add0~9_sumout\ $end
$var wire 1 E& \port_map_addr|ALT_INV_Add0~1_sumout\ $end
$var wire 1 F& \port_map_ula|ALT_INV_Add0~61_sumout\ $end
$var wire 1 G& \port_map_ula|ALT_INV_Add0~57_sumout\ $end
$var wire 1 H& \port_map_ula|ALT_INV_Add0~53_sumout\ $end
$var wire 1 I& \port_map_ula|ALT_INV_Add0~49_sumout\ $end
$var wire 1 J& \port_map_ula|ALT_INV_Add0~45_sumout\ $end
$var wire 1 K& \port_map_ula|ALT_INV_Add0~41_sumout\ $end
$var wire 1 L& \port_map_ula|ALT_INV_Add0~37_sumout\ $end
$var wire 1 M& \port_map_ula|ALT_INV_Add0~33_sumout\ $end
$var wire 1 N& \port_map_ula|ALT_INV_Add0~29_sumout\ $end
$var wire 1 O& \port_map_ula|ALT_INV_Add0~25_sumout\ $end
$var wire 1 P& \port_map_ula|ALT_INV_Add0~21_sumout\ $end
$var wire 1 Q& \port_map_ula|ALT_INV_Add0~17_sumout\ $end
$var wire 1 R& \port_map_ula|ALT_INV_Add0~13_sumout\ $end
$var wire 1 S& \port_map_ula|ALT_INV_Add0~9_sumout\ $end
$var wire 1 T& \port_map_ula|ALT_INV_Add0~5_sumout\ $end
$var wire 1 U& \port_map_ula|ALT_INV_Add0~1_sumout\ $end
$var wire 1 V& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a1\ $end
$var wire 1 W& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a2\ $end
$var wire 1 X& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a3\ $end
$var wire 1 Y& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a4\ $end
$var wire 1 Z& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a5\ $end
$var wire 1 [& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a6\ $end
$var wire 1 \& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a7\ $end
$var wire 1 ]& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a8\ $end
$var wire 1 ^& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a9\ $end
$var wire 1 _& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a10\ $end
$var wire 1 `& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a11\ $end
$var wire 1 a& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a12\ $end
$var wire 1 b& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a13\ $end
$var wire 1 c& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a14\ $end
$var wire 1 d& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a15\ $end
$var wire 1 e& \port_map_ram|mem_rtl_0|auto_generated|ALT_INV_ram_block1a0~portbdataout\ $end
$var wire 1 f& \port_map_ula|ALT_INV_overflow~combout\ $end
$var wire 1 g& \port_map_ula|ALT_INV_Mux0~0_combout\ $end
$var wire 1 h& \port_map_ula|soma|ALT_INV_overflow~0_combout\ $end
$var wire 1 i& \port_map_rom|ALT_INV_rom_memory~15_combout\ $end
$var wire 1 j& \port_map_banco_de_registradores|ALT_INV_registradores~294_combout\ $end
$var wire 1 k& \port_map_rom|ALT_INV_rom_memory~14_combout\ $end
$var wire 1 l& \port_map_unidade_de_controle|ALT_INV_Mux4~0_combout\ $end
$var wire 1 m& \port_map_ula|ALT_INV_Mux6~1_combout\ $end
$var wire 1 n& \port_map_ula|ALT_INV_Mux7~1_combout\ $end
$var wire 1 o& \port_map_ula|soma|b5|ALT_INV_S~combout\ $end
$var wire 1 p& \port_map_ula|ALT_INV_Mux17~1_combout\ $end
$var wire 1 q& \port_map_ula|soma|b4|ALT_INV_S~0_combout\ $end
$var wire 1 r& \port_map_ula|ALT_INV_Mux18~1_combout\ $end
$var wire 1 s& \port_map_unidade_de_controle|ALT_INV_Mux7~0_combout\ $end
$var wire 1 t& \port_map_banco_de_registradores|ALT_INV_registradores~282_combout\ $end
$var wire 1 u& \port_map_ula|soma|b15|ALT_INV_S~0_combout\ $end
$var wire 1 v& \port_map_banco_de_registradores|ALT_INV_registradores~36_q\ $end
$var wire 1 w& \port_map_ula|soma|b14|ALT_INV_S~0_combout\ $end
$var wire 1 x& \port_map_banco_de_registradores|ALT_INV_registradores~35_q\ $end
$var wire 1 y& \port_map_ula|soma|b13|ALT_INV_S~combout\ $end
$var wire 1 z& \port_map_banco_de_registradores|ALT_INV_registradores~34_q\ $end
$var wire 1 {& \port_map_banco_de_registradores|ALT_INV_registradores~281_combout\ $end
$var wire 1 |& \port_map_banco_de_registradores|ALT_INV_registradores~33_q\ $end
$var wire 1 }& \port_map_ula|ALT_INV_Mux10~0_combout\ $end
$var wire 1 ~& \port_map_mult1_2x1_br_ula|ALT_INV_Sout[11]~2_combout\ $end
$var wire 1 !' \port_map_banco_de_registradores|ALT_INV_registradores~280_combout\ $end
$var wire 1 "' \port_map_banco_de_registradores|ALT_INV_registradores~32_q\ $end
$var wire 1 #' \port_map_ula|ALT_INV_Mux11~0_combout\ $end
$var wire 1 $' \port_map_banco_de_registradores|ALT_INV_registradores~31_q\ $end
$var wire 1 %' \port_map_ula|ALT_INV_Mux12~0_combout\ $end
$var wire 1 &' \port_map_banco_de_registradores|ALT_INV_registradores~30_q\ $end
$var wire 1 '' \port_map_ula|ALT_INV_Mux13~0_combout\ $end
$var wire 1 (' \port_map_banco_de_registradores|ALT_INV_registradores~29_q\ $end
$var wire 1 )' \port_map_ula|ALT_INV_Mux14~0_combout\ $end
$var wire 1 *' \port_map_ula|soma|b7|ALT_INV_S~0_combout\ $end
$var wire 1 +' \port_map_banco_de_registradores|ALT_INV_registradores~28_q\ $end
$var wire 1 ,' \port_map_ula|soma|b6|ALT_INV_Cout~0_combout\ $end
$var wire 1 -' \port_map_ula|ALT_INV_Mux15~0_combout\ $end
$var wire 1 .' \port_map_ula|soma|b6|ALT_INV_S~0_combout\ $end
$var wire 1 /' \port_map_banco_de_registradores|ALT_INV_registradores~27_q\ $end
$var wire 1 0' \port_map_ula|soma|b5|ALT_INV_Cout~0_combout\ $end
$var wire 1 1' \port_map_ula|ALT_INV_Mux16~0_combout\ $end
$var wire 1 2' \port_map_ula|soma|b5|ALT_INV_S~0_combout\ $end
$var wire 1 3' \port_map_banco_de_registradores|ALT_INV_registradores~26_q\ $end
$var wire 1 4' \port_map_ula|ALT_INV_Mux19~1_combout\ $end
$var wire 1 5' \port_map_ula|soma|b3|ALT_INV_Cout~0_combout\ $end
$var wire 1 6' \port_map_mult1_2x1_br_ula|ALT_INV_Sout[4]~1_combout\ $end
$var wire 1 7' \port_map_banco_de_registradores|ALT_INV_registradores~279_combout\ $end
$var wire 1 8' \port_map_banco_de_registradores|ALT_INV_registradores~25_q\ $end
$var wire 1 9' \port_map_ula|soma|b3|ALT_INV_S~0_combout\ $end
$var wire 1 :' \port_map_ula|soma|b2|ALT_INV_Cout~0_combout\ $end
$var wire 1 ;' \port_map_banco_de_registradores|ALT_INV_registradores~24_q\ $end
$var wire 1 <' \port_map_ula|ALT_INV_Mux19~0_combout\ $end
$var wire 1 =' \port_map_ula|soma|b1|ALT_INV_Cout~0_combout\ $end
$var wire 1 >' \port_map_mult1_2x1_br_ula|ALT_INV_Sout[2]~0_combout\ $end
$var wire 1 ?' \port_map_banco_de_registradores|ALT_INV_registradores~278_combout\ $end
$var wire 1 @' \port_map_banco_de_registradores|ALT_INV_registradores~23_q\ $end
$var wire 1 A' \port_map_ula|ALT_INV_Mux20~2_combout\ $end
$var wire 1 B' \port_map_banco_de_registradores|ALT_INV_registradores~22_q\ $end
$var wire 1 C' \port_map_banco_de_registradores|ALT_INV_registradores~277_combout\ $end
$var wire 1 D' \port_map_unidade_de_controle|ALT_INV_Mux9~0_combout\ $end
$var wire 1 E' \port_map_ula|ALT_INV_Mux20~1_combout\ $end
$var wire 1 F' \port_map_ula|ALT_INV_Mux20~0_combout\ $end
$var wire 1 G' \port_map_rom|ALT_INV_rom_memory~13_combout\ $end
$var wire 1 H' \port_map_ula|ALT_INV_Mux21~0_combout\ $end
$var wire 1 I' \port_map_banco_de_registradores|ALT_INV_registradores~21_q\ $end
$var wire 1 J' \port_map_rom|ALT_INV_rom_memory~12_combout\ $end
$var wire 1 K' \port_map_rom|ALT_INV_rom_memory~11_combout\ $end
$var wire 1 L' \port_map_rom|ALT_INV_rom_memory~10_combout\ $end
$var wire 1 M' \port_map_rom|ALT_INV_rom_memory~9_combout\ $end
$var wire 1 N' \port_map_rom|ALT_INV_rom_memory~8_combout\ $end
$var wire 1 O' \port_map_rom|ALT_INV_rom_memory~7_combout\ $end
$var wire 1 P' \port_map_rom|ALT_INV_rom_memory~6_combout\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0!
xD!
0E!
1F!
xG!
1H!
1I!
1J!
1K!
1L!
1M!
0N!
xa"
0j#
0k#
0l#
0m#
0n#
0o#
0p#
0q#
0r#
0s#
0t#
0u#
1v#
0w#
0x#
0y#
0z#
0{#
0|#
0}#
1~#
0!$
0"$
1#$
0$$
1%$
0&$
0'$
0($
0)$
0*$
0+$
0,$
0-$
0.$
0/$
00$
01$
02$
03$
04$
05$
06$
07$
18$
09$
0:$
1;$
1<$
0=$
1>$
1?$
1@$
0A$
0B$
0C$
1D$
1E$
1F$
0G$
0H$
1I$
1J$
0K$
0L$
1M$
0N$
0O$
0P$
0Q$
0R$
0S$
0T$
0U$
0V$
0W$
0X$
0Y$
0Z$
0[$
0\$
0]$
0^$
0_$
0`$
0a$
0b$
0c$
0d$
0e$
0f$
0g$
0h$
0i$
0j$
0k$
0l$
0m$
0n$
0o$
0p$
0q$
0r$
0s$
0t$
0u$
0v$
0w$
0x$
0y$
0z$
0{$
0|$
0}$
0~$
0!%
0"%
0#%
0$%
0%%
0&%
0'%
0(%
0)%
0*%
0+%
0,%
0-%
0.%
0/%
00%
01%
02%
03%
04%
05%
06%
07%
08%
09%
0:%
0;%
0<%
0=%
0>%
0?%
0@%
0A%
0B%
0C%
0D%
0E%
0F%
0G%
0H%
0I%
0J%
0K%
0L%
0M%
0N%
0O%
0P%
0Q%
0R%
0S%
0T%
0U%
0V%
0W%
0X%
0Y%
0Z%
0[%
0\%
0]%
0^%
0_%
0`%
0a%
0b%
0c%
0d%
0e%
0f%
0g%
0h%
0i%
0j%
0k%
0l%
0m%
0n%
0o%
0p%
0q%
0r%
0s%
0t%
0u%
0v%
0w%
0x%
0y%
xz%
0-&
0.&
0/&
10&
11&
02&
1C&
1D&
0E&
1F&
1G&
1H&
1I&
1J&
1K&
1L&
1M&
1N&
1O&
1P&
1Q&
1R&
1S&
1T&
0U&
1V&
1W&
1X&
1Y&
1Z&
1[&
1\&
1]&
1^&
1_&
1`&
1a&
1b&
1c&
1d&
1e&
xf&
1g&
1h&
1i&
0j&
1k&
1l&
1m&
1n&
1o&
1p&
1q&
1r&
1s&
1t&
1u&
1v&
1w&
1x&
1y&
1z&
1{&
1|&
1}&
1~&
1!'
1"'
1#'
1$'
1%'
1&'
1''
1('
1)'
1*'
1+'
1,'
1-'
1.'
1/'
10'
11'
12'
13'
14'
15'
16'
17'
18'
19'
1:'
1;'
1<'
1='
1>'
1?'
1@'
1A'
1B'
0C'
0D'
1E'
0F'
1G'
0H'
1I'
1J'
1K'
1L'
0M'
0N'
1O'
1P'
0b
0c
0d
0e
0f
0g
0h
0i
0j
0k
0l
0m
0n
0o
0p
0q
0r
0s
0t
0u
0v
0w
0x
0y
0z
0{
0|
0}
0~
0!!
0"!
0#!
0$!
0%!
0&!
1'!
0(!
0)!
0*!
0+!
0,!
0-!
0.!
1/!
00!
01!
02!
03!
04!
05!
06!
07!
08!
09!
0:!
0;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
1C!
0"
0#
0$
0%
0&
0'
0(
0)
0*
0+
0,
0-
0.
0/
00
01
02
03
04
05
06
07
08
09
0:
0;
0<
0=
0>
0?
0@
0A
0F
0G
0H
1I
0Z
0[
0\
0]
0^
0_
0`
1a
0B
0C
0D
0E
0J
0K
0L
0M
0N
0O
0P
0Q
0R
0S
0T
0U
0V
0W
0X
1Y
0O!
0P!
0Q!
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
0i!
0j!
0k!
0l!
0m!
0n!
0o!
0p!
0q!
1r!
0s!
0t!
0u!
0v!
0w!
0x!
0y!
1z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
10"
01"
02"
03"
04"
05"
06"
07"
08"
09"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0J"
0K"
0L"
0M"
0N"
0O"
0P"
0Q"
0R"
0S"
1T"
0U"
0V"
0W"
0X"
0Y"
0Z"
0["
1\"
0]"
0^"
0_"
0`"
0b"
0c"
0d"
0e"
0f"
0g"
0h"
0i"
0j"
0k"
0l"
0m"
0n"
0o"
0p"
1q"
0B#
0C#
0D#
0E#
0F#
0G#
0H#
0I#
0J#
0K#
0L#
0M#
0N#
0O#
0P#
0Q#
0R#
0S#
0T#
0U#
0V#
0W#
0X#
0Y#
0Z#
0[#
0\#
0]#
0^#
0_#
0`#
0a#
0b#
0c#
0d#
0e#
0f#
0g#
0h#
0i#
0{%
0|%
0}%
0~%
0!&
0"&
0#&
0$&
0%&
0&&
0'&
0(&
0)&
0*&
0+&
0,&
13&
14&
15&
16&
17&
18&
19&
1:&
1;&
1<&
1=&
1>&
1?&
1@&
1A&
1B&
0r"
0s"
0t"
0u"
0v"
0w"
0x"
0y"
0z"
0{"
0|"
0}"
0~"
0!#
0"#
0##
0$#
0%#
0&#
0'#
0(#
0)#
0*#
0+#
0,#
0-#
0.#
0/#
00#
01#
02#
03#
04#
05#
06#
07#
08#
09#
0:#
1;#
0<#
0=#
1>#
0?#
0@#
1A#
$end
#5000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1!$
0D$
1K$
1U&
0L'
1E&
1@"
1^!
1L$
1m#
0%$
16$
0<$
0>$
0I$
0E$
0T&
11
1q
1H'
1F'
1D'
0K'
0;#
1h%
1k%
19$
1E$
0h%
1D$
0K$
0k%
0;$
1:#
0U&
0H'
1;#
0:#
00"
1p!
1R"
0L$
1;$
1T&
0C!
1%!
1G
1/"
1p"
0q"
0/"
0p"
10"
1B!
1X
0Y
0X
1C!
0B!
1q"
1Y
#10000
0!
0N!
0j#
0k#
#15000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1#$
0l#
0!$
1$$
01&
1L'
0E&
0^!
1]!
1m#
0x#
1y#
06$
1<$
1>$
1I$
1%$
0D&
0q
1p
0y#
0F'
0D'
1K'
1~!
1`"
1z#
1D&
09$
0D$
1K$
13!
1E
0z#
1U&
0p!
0R"
1L$
0E$
0T&
0%!
0G
1H'
0;#
1h%
1k%
0;$
1:#
00"
0C!
1/"
1p"
0q"
1B!
1X
0Y
#20000
0!
0N!
0j#
0k#
#25000
1!
1N!
1j#
1k#
1,&
0=$
1i%
0B'
1I'
0B&
0#$
1l#
1A$
1D$
0K$
0L$
1Q$
1j%
0A'
1T&
0U&
0P'
1E&
1?"
0@"
1^!
1e%
1L$
0Q$
0m#
1x#
0%$
1H$
1P$
1E$
0h%
0k%
0T&
0S&
01
10
1q
1y#
0e%
0H'
0i&
0O'
1?#
1<#
1;#
0:#
1f%
1h%
1k%
1S&
0D&
1d%
1e%
1;$
0<'
1:#
19#
1z#
0f%
0S&
0>'
0/"
0p"
10"
1x!
1Z"
1a%
1<'
09#
1f%
1C!
0B!
0X
1-!
1_
1/"
1p"
1."
0a%
0<'
19#
1q"
1B!
1A!
1X
0."
1a%
1Y
1o"
0A!
1."
1W
0o"
1A!
0W
1o"
1W
#30000
0!
0N!
0j#
0k#
#35000
1!
1N!
1j#
1k#
0+&
1*&
0,&
1=$
1b%
0@'
0I'
1B&
0@&
1A&
1m#
0x#
0y#
1{#
0?$
1C$
1#$
0l#
0~#
1!$
0$$
0D$
1K$
1N$
0e%
1R$
1[%
0:'
1S&
0='
1U&
11&
0L'
1N'
0E&
0k&
1.&
1D&
1>"
1@"
0^!
1\!
0]!
1S$
0L$
1Q$
0m#
1|#
1y#
0{#
0z#
0F$
1D$
0K$
08$
16$
0>$
0I$
1%$
0E$
0f%
0D&
1T&
0R&
11
1/
0q
0p
1o
0|#
1e%
1<'
1H'
1F'
1D'
0K'
1M'
0U&
1-&
0A#
0>#
0;#
09#
0~!
0`"
1T$
1_%
0h%
0k%
1z#
1L$
0Q$
0S&
1:$
1E$
0N$
0e%
0d%
0T$
0_%
1f%
1k%
0;$
0a%
0T&
0r&
03!
0E
0:#
18#
1e%
0R$
0<'
1r&
1>'
1S&
1='
0H'
0s&
1;#
1:#
19#
08#
0."
00"
1p!
1R"
0r!
0T"
0z!
0\"
1\%
0S&
0[%
0\%
0S$
0C!
0A!
0/!
0'!
1%!
0I
1G
0a
0/"
0p"
1-"
1R&
1:'
0o"
0q"
1/"
1."
0-"
10"
0B!
1@!
0X
0Y
0W
1C!
1B!
1A!
0@!
1n"
0n"
1V
0V
#40000
0!
0N!
0j#
0k#
#45000
1!
1N!
1j#
1k#
1,&
0=$
0b%
0i%
1B'
1@'
1I'
0B&
0#$
1l#
1w#
0!$
1$$
0D$
0E$
0e%
0f%
0L$
0j%
1A'
1T&
1<'
1S&
1H'
1U&
01&
1L'
00&
1E&
0;#
09#
0?"
0>"
0@"
1^!
1m#
06$
1O$
0%$
0k%
01
00
0/
1q
0E'
1K'
0:#
0."
00"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
0C!
0A!
13!
11!
1E
1C
04'
0g&
1s&
0/"
0p!
0R"
0z%
0B!
0%!
0G
1f&
0a"
0D!
#50000
0!
0N!
0j#
0k#
#55000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#60000
0!
0N!
0j#
0k#
#65000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0-!
1%!
0_
1G
#70000
0!
0N!
0j#
0k#
#75000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
1L'
00&
0E&
0D&
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
0q
0p
0o
1n
0o#
0E'
1K'
1|!
1^"
0z#
0:$
1y%
1]$
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#75001
1i#
1l%
0e&
1n!
1#!
#80000
0!
0N!
0j#
0k#
#85000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#90000
0!
0N!
0j#
0k#
#95000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#100000
0!
0N!
0j#
0k#
#105000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#105001
0i#
0l%
1e&
0n!
0#!
#110000
0!
0N!
0j#
0k#
#115000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#120000
0!
0N!
0j#
0k#
#125000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#130000
0!
0N!
0j#
0k#
#135000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#135001
1i#
1l%
0e&
1n!
1#!
#140000
0!
0N!
0j#
0k#
#145000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#150000
0!
0N!
0j#
0k#
#155000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#160000
0!
0N!
0j#
0k#
#165000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#165001
0i#
0l%
1e&
0n!
0#!
#170000
0!
0N!
0j#
0k#
#175000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#180000
0!
0N!
0j#
0k#
#185000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#190000
0!
0N!
0j#
0k#
#195000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#195001
1i#
1l%
0e&
1n!
1#!
#200000
0!
0N!
0j#
0k#
#205000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#210000
0!
0N!
0j#
0k#
#215000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#220000
0!
0N!
0j#
0k#
#225000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#225001
0i#
0l%
1e&
0n!
0#!
#230000
0!
0N!
0j#
0k#
#235000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#240000
0!
0N!
0j#
0k#
#245000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#250000
0!
0N!
0j#
0k#
#255000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#255001
1i#
1l%
0e&
1n!
1#!
#260000
0!
0N!
0j#
0k#
#265000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#270000
0!
0N!
0j#
0k#
#275000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#280000
0!
0N!
0j#
0k#
#285000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#285001
0i#
0l%
1e&
0n!
0#!
#290000
0!
0N!
0j#
0k#
#295000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#300000
0!
0N!
0j#
0k#
#305000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#310000
0!
0N!
0j#
0k#
#315000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#315001
1i#
1l%
0e&
1n!
1#!
#320000
0!
0N!
0j#
0k#
#325000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#330000
0!
0N!
0j#
0k#
#335000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#340000
0!
0N!
0j#
0k#
#345000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#345001
0i#
0l%
1e&
0n!
0#!
#350000
0!
0N!
0j#
0k#
#355000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#360000
0!
0N!
0j#
0k#
#365000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#370000
0!
0N!
0j#
0k#
#375000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#375001
1i#
1l%
0e&
1n!
1#!
#380000
0!
0N!
0j#
0k#
#385000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#390000
0!
0N!
0j#
0k#
#395000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#400000
0!
0N!
0j#
0k#
#405000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#405001
0i#
0l%
1e&
0n!
0#!
#410000
0!
0N!
0j#
0k#
#415000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#420000
0!
0N!
0j#
0k#
#425000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#430000
0!
0N!
0j#
0k#
#435000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#435001
1i#
1l%
0e&
1n!
1#!
#440000
0!
0N!
0j#
0k#
#445000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#450000
0!
0N!
0j#
0k#
#455000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#460000
0!
0N!
0j#
0k#
#465000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#465001
0i#
0l%
1e&
0n!
0#!
#470000
0!
0N!
0j#
0k#
#475000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#480000
0!
0N!
0j#
0k#
#485000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#490000
0!
0N!
0j#
0k#
#495000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#495001
1i#
1l%
0e&
1n!
1#!
#500000
0!
0N!
0j#
0k#
#505000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#510000
0!
0N!
0j#
0k#
#515000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#520000
0!
0N!
0j#
0k#
#525000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#525001
0i#
0l%
1e&
0n!
0#!
#530000
0!
0N!
0j#
0k#
#535000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#540000
0!
0N!
0j#
0k#
#545000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#550000
0!
0N!
0j#
0k#
#555000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#555001
1i#
1l%
0e&
1n!
1#!
#560000
0!
0N!
0j#
0k#
#565000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#570000
0!
0N!
0j#
0k#
#575000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#580000
0!
0N!
0j#
0k#
#585000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#585001
0i#
0l%
1e&
0n!
0#!
#590000
0!
0N!
0j#
0k#
#595000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#600000
0!
0N!
0j#
0k#
#605000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#610000
0!
0N!
0j#
0k#
#615000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#615001
1i#
1l%
0e&
1n!
1#!
#620000
0!
0N!
0j#
0k#
#625000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#630000
0!
0N!
0j#
0k#
#635000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#640000
0!
0N!
0j#
0k#
#645000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#645001
0i#
0l%
1e&
0n!
0#!
#650000
0!
0N!
0j#
0k#
#655000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#660000
0!
0N!
0j#
0k#
#665000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#670000
0!
0N!
0j#
0k#
#675000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#675001
1i#
1l%
0e&
1n!
1#!
#680000
0!
0N!
0j#
0k#
#685000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#690000
0!
0N!
0j#
0k#
#695000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#700000
0!
0N!
0j#
0k#
#705000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#705001
0i#
0l%
1e&
0n!
0#!
#710000
0!
0N!
0j#
0k#
#715000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#720000
0!
0N!
0j#
0k#
#725000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#730000
0!
0N!
0j#
0k#
#735000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#735001
1i#
1l%
0e&
1n!
1#!
#740000
0!
0N!
0j#
0k#
#745000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#750000
0!
0N!
0j#
0k#
#755000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#760000
0!
0N!
0j#
0k#
#765000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#765001
0i#
0l%
1e&
0n!
0#!
#770000
0!
0N!
0j#
0k#
#775000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#780000
0!
0N!
0j#
0k#
#785000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#790000
0!
0N!
0j#
0k#
#795000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#795001
1i#
1l%
0e&
1n!
1#!
#800000
0!
0N!
0j#
0k#
#805000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#810000
0!
0N!
0j#
0k#
#815000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#820000
0!
0N!
0j#
0k#
#825000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#825001
0i#
0l%
1e&
0n!
0#!
#830000
0!
0N!
0j#
0k#
#835000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#840000
0!
0N!
0j#
0k#
#845000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#850000
0!
0N!
0j#
0k#
#855000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#855001
1i#
1l%
0e&
1n!
1#!
#860000
0!
0N!
0j#
0k#
#865000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#870000
0!
0N!
0j#
0k#
#875000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#880000
0!
0N!
0j#
0k#
#885000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#885001
0i#
0l%
1e&
0n!
0#!
#890000
0!
0N!
0j#
0k#
#895000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#900000
0!
0N!
0j#
0k#
#905000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#910000
0!
0N!
0j#
0k#
#915000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#915001
1i#
1l%
0e&
1n!
1#!
#920000
0!
0N!
0j#
0k#
#925000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#930000
0!
0N!
0j#
0k#
#935000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#940000
0!
0N!
0j#
0k#
#945000
1!
1N!
1j#
1k#
1,&
1=$
0I'
0B&
0#$
1l#
1w#
0!$
1$$
1D$
1E$
0H'
0U&
01&
1L'
00&
1E&
1;#
1@"
1^!
1m#
06$
1O$
0%$
11
1q
0E'
1K'
10"
1~!
1`"
1|!
1^"
0:$
1y%
1]$
1C!
13!
11!
1E
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#945001
0i#
0l%
1e&
0n!
0#!
#950000
0!
0N!
0j#
0k#
#955000
1!
1N!
1j#
1k#
1+&
0,&
1B&
0A&
0m#
1x#
1?$
0C$
1#$
0l#
0w#
10&
0E&
1k&
0.&
0^!
1]!
1m#
0x#
0y#
1{#
1F$
1%$
1D&
0q
1p
1|#
1y#
0{#
0-&
1A#
1>#
0|!
0^"
0z#
0D&
0|#
01!
0C
1z#
1z!
1\"
1/!
1a
#960000
0!
0N!
0j#
0k#
#965000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1!$
0$$
0A$
1P'
11&
0L'
1E&
1^!
0m#
1x#
16$
0O$
0%$
0H$
0P$
1q
0y#
1{#
1i&
1O'
1E'
0K'
0?#
0<#
0~!
0`"
1D&
1:$
0y%
0]$
1|#
03!
0E
0z#
14'
1g&
0s&
0x!
0Z"
1p!
1R"
0;$
0-!
1%!
0_
1G
0q"
0Y
#970000
0!
0N!
0j#
0k#
#975000
1!
1N!
1j#
1k#
0+&
0*&
1)&
0,&
0=$
1I'
1B&
0?&
1@&
1A&
1m#
0x#
1y#
0{#
0|#
1n#
1#$
0l#
1w#
0!$
0D$
0E$
1H'
1U&
1L'
00&
0E&
0D&
0;#
0@"
0^!
1[!
0\!
0]!
0m#
1o#
1|#
0n#
0y#
1%$
1z#
06$
1O$
1D&
01
0q
0p
0o
1n
0o#
0E'
1K'
00"
1|!
1^"
0z#
0:$
1y%
1]$
0C!
11!
1C
04'
0g&
1s&
0p!
0R"
0%!
0G
#975001
1i#
1l%
0e&
1n!
1#!
#980000
0!
0N!
0j#
0k#
#985000
1!
1N!
1j#
1k#
1,&
0B&
0#$
1l#
1}#
1~#
17$
1A$
0P'
0J'
0N'
0G'
1E&
1^!
1m#
0%$
1"$
18$
0<$
1I$
0y%
1H$
1P$
1q
0i&
0O'
1g&
0F'
0M'
0l&
1?#
1<#
1o!
1Q"
1z#
0]$
1$!
1F
14'
1x!
1Z"
1r!
1T"
1-!
1'!
1_
1I
#990000
0!
0N!
0j#
0k#
#995000
1!
1N!
1j#
1k#
1*&
0)&
0,&
1B&
1?&
0@&
1y#
0|#
0?$
1C$
1#$
0l#
0w#
0}#
0~#
1!$
07$
1J'
0L'
1N'
1G'
10&
0E&
0k&
1.&
0D&
0^!
0[!
1\!
0m#
0F$
0z#
08$
0"$
16$
1<$
0I$
0O$
0q
1o
0n
1E'
1F'
0K'
1l&
1M'
1-&
0A#
0>#
0o!
0Q"
0|!
0^"
1z#
1%$
1:$
01!
0$!
0F
0C
0s&
1p!
1R"
0r!
0T"
0z!
0\"
1;$
0/!
0'!
1%!
0I
1G
0a
1q"
1Y
#1000000
