Warning (10268): Verilog HDL information at contador_regresivo_parametrizable.sv(5): always construct contains both blocking and non-blocking assignments File: C:/Users/dmeji/OneDrive - Estudiantes ITCR/TEC/Semestres/IS2023/Taller_de_Diseno_Digital/GitHub_Labs/dmejias08_digital_design_lab_2023/Laboratorio_2/Ejercicio_3/contador_regresivo_parametrizable.sv Line: 5
