---
title: "System Verilog"
date: "2025-07-14"
thumbnail: "/assets/img/thumbnail/sv.jpg"
---

# 이론
**Delta Delay**

Testbench의 input은 delta delay가 없음.
따라서 바로 1이 출력.

>![alt text](<../../../assets/img/system verilog/0714/abnormal.png>)

Logic에서 생성되는 ouput은 눈에 보이지 않는 delta delay가 있음.
따라서 한 클럭 뒤에 1이 출력.

>![alt text](<../../../assets/img/system verilog/0714/normal.png>)