<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>7系列FPGA数据手册:概述------中文翻译版 - 编程爱好者博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="7系列FPGA数据手册:概述------中文翻译版" />
<meta property="og:description" content="7系列FPGA数据手册:概述------中文翻译版 总体介绍7系列FPGA功能摘要Spartan-7系列FPGA功能摘要Artix-7系列FPGA功能摘要Kintex-7系列FPGA功能摘要Virtex-7系列FPGA功能摘要堆叠式硅互联（SSI）技术CLBs, Slices, and LUTs时钟管理混合模式时钟管理器与锁相环MMCM附加的可编程功能时钟分配全局时钟线区域时钟I/O时钟 Block RAM同步操作可编程数据宽度错误检测和纠正FIFO控制器 Digital Signal Processing---DSP slice输入/输出I/O电气特性三态数控阻抗和低功耗I/O特性I/O逻辑输入输出延迟ISERDES和OSERDES 低功耗G比特收发器发送器接收器带外信号传输 用于PCI Express设计的集成接口模块配置加密、回读和部分重配置XADC（数模转换器）7 Series FPGA Ordering Information 总体介绍 Xilinx®7系列FPGA包括四个系列（Spartan®,Artix®-7,Kintex®-7,Virtex®-7），能够满足系统全部范围的要求，价格低廉，尺寸小，对成本敏感，超高端的连接带宽，逻辑容量及信号处理能力的大量应用，满足了系统对高性能的要求。7系列的FPGA包括：
Spartan®-7系列：价格低廉，供电电源低，I/O性能高。可提供低成本，非常小的外形尺寸封装，以实现最小的PCB占地面积。Artix®-7系列：针对需要串行收发器以及高DSP和逻辑吞吐量的低功耗应用进行了优化。为高吞吐量、成本敏感型应用提供最低的总物料成本。Kintex®-7系列：针对最佳性价比进行了优化，与上一代产品相比提高了两倍，支持新一代的FPGA。Virtex®-7系列：针对最高系统性能和容量进行了优化，系统性能提高了两倍。通过硅堆叠技术（SSI）实现的最高性能器件。 7系列FPGA采用最先进的高性能、低功耗（HPL）、28nm、高k金属栅（HKMG）工艺技术，I/O带宽为2.9TB/s，逻辑单元容量为200万个，DSP定点运算性能为5.3TMAC/s，[其中Virtex-7系列的DSP处理能力为5,335 GMAC/s（GMAC/s：每秒10亿次乘加运算）]，实现了无与伦比的性能提升，同时功耗比前一代器件低50%，为ASSP（Application Specific Standard Parts 专用标准产品）和ASIC提供了完全可编程的替代方案。
7系列FPGA功能摘要 先进的高性能FPGA逻辑，基于可配置为分布式内存的实6输入查找表（LUT）技术；36KB双端口块RAM 内置FIFO逻辑，用于片上数据缓冲；高性能SelectIOTM技术，支持高达1866Mb/s的DDR3接口；内置多千兆收发器实现高速串行连接，最高可达600Mb/s。针对6.6Gb/s至28.05Gb/s的速率，提供特殊的低功耗模式，并对芯片间的接口做了优化。用户可配置模拟接口（XADC），集成12位1Msps带片上热传感器和电源传感器的模数转换器；带有25×18乘法器、48位累加器和前值加法器的DSP片可实现高性能滤波，包括优化的对称系数滤波；强大的时钟管理模块（CMT），结合锁相环（PLL）和混合模式时钟管理器（MMCM），可实现高精度和低抖动；利用MicroBlazeTM处理器快速部署嵌入式处理器；适用于PCI Express®（PCIe）的集成块，最多可支持×8 Gen3端点和根端口设计；多种配置选项，包括支持商用存储器、带HMAV/SHA-256（加密算法）身份验证的256位AES（Advanced Encryption Standard高级加密标准）加密，内置SEU检测和纠正。低成本、线耦合、裸芯倒片封装和高信号完整性倒片封装，可在同一封装系列的产品之间轻松移植。所有封装均提供无铅封装和精选含铅封装选项；专为高性能和低功耗而设计，具有28nm、HKMG、HPL工艺、1.0V核心电压工艺技术和0.9V电压选项，可实现更低功耗。 表1：7系列FPGA比较
注释：
以分布式RAM形式提供额外内存。峰值DSP性能是基于对称滤波器实现的。MicroBlaze CPU的峰值性能是基于微控制器预置来实现的。 Spartan-7系列FPGA功能摘要 表2：按型号划分的Spartan-7 FPGA功能摘要
注释：
1.每个7系列FPGA包含4个LUT和8个触发器；只有某些片可以将它们的LUT用作分布式RAM或SRL（移位寄存器）。
2.每个DSP片包括一个前置加法器、一个25×18乘法器、一个加法器和一个累加器。
3.Block RAM的大小基本上为36KB；每个BRAM也可以用作两个独立的18KB Blocks。
4.每一个CMT包含一个MMCM和一个PLL。
5.不包括配置库0。
表3 Spartan-7 FPGA封装组合及最大I/O数
注释：
1.HR=高范围I/O，支持1.2V到3.3V的I/O电压。
Artix-7系列FPGA功能摘要 表四：按型号划分的Artix-7 FPGA功能摘要
注释：
每个7系列FPGA包含4个LUT和8个触发器；只有某些片可以将它们的LUT用作分布式RAM或SRL（移位寄存器）。每个DSP片包括一个前置加法器、一个25×18乘法器、一个加法器和一个累加器。Block RAM的大小基本上为36KB；每个BRAM也可以用作两个独立的18KB Blocks。每一个CMT包含一个MMCM和一个PLL。Artix-7系列FPGA接口块用作PCIe时，最多支持x4 Gen 2。不包括配置库0。此数字不包括GTP收发器。
表五：Artix-7 FPGA封装组合及最大I/O数
1.所有列出的封装均为无铅封装（SBG、FBG、FFG、除了15）。一些封装在有铅选项中可用。
2.FGG484和FBG484引脚兼容。
3.FGG676和FBG676引脚兼容。
4.CP、CS、FT、FG封装的GTP收发器支持最高6.25Gb/s的数据速率。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bchobby.github.io/posts/ba463e3261ee28cc351e420fdac35587/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2021-01-06T18:03:43+08:00" />
<meta property="article:modified_time" content="2021-01-06T18:03:43+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程爱好者博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程爱好者博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">7系列FPGA数据手册:概述------中文翻译版</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-light">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <p></p> 
<div class="toc"> 
 <h4>7系列FPGA数据手册:概述------中文翻译版</h4> 
 <ul><li><a href="#_1" rel="nofollow">总体介绍</a></li><li><a href="#7FPGA_10" rel="nofollow">7系列FPGA功能摘要</a></li><li><a href="#Spartan7FPGA_31" rel="nofollow">Spartan-7系列FPGA功能摘要</a></li><li><a href="#Artix7FPGA_45" rel="nofollow">Artix-7系列FPGA功能摘要</a></li><li><a href="#Kintex7FPGA_63" rel="nofollow">Kintex-7系列FPGA功能摘要</a></li><li><a href="#Virtex7FPGA_84" rel="nofollow">Virtex-7系列FPGA功能摘要</a></li><li><a href="#SSI_119" rel="nofollow">堆叠式硅互联（SSI）技术</a></li><li><a href="#CLBs_Slices_and_LUTs_122" rel="nofollow">CLBs, Slices, and LUTs</a></li><li><a href="#_133" rel="nofollow">时钟管理</a></li><li><ul><li><a href="#_142" rel="nofollow">混合模式时钟管理器与锁相环</a></li><li><a href="#MMCM_150" rel="nofollow">MMCM附加的可编程功能</a></li><li><a href="#_154" rel="nofollow">时钟分配</a></li><li><ul><li><a href="#_156" rel="nofollow">全局时钟线</a></li><li><a href="#_159" rel="nofollow">区域时钟</a></li><li><a href="#IO_162" rel="nofollow">I/O时钟</a></li></ul> 
  </li></ul> 
  </li><li><a href="#Block_RAM_165" rel="nofollow">Block RAM</a></li><li><ul><li><a href="#_174" rel="nofollow">同步操作</a></li><li><a href="#_178" rel="nofollow">可编程数据宽度</a></li><li><a href="#_187" rel="nofollow">错误检测和纠正</a></li><li><a href="#FIFO_190" rel="nofollow">FIFO控制器</a></li></ul> 
  </li><li><a href="#Digital_Signal_ProcessingDSP_slice_195" rel="nofollow">Digital Signal Processing---DSP slice</a></li><li><a href="#_210" rel="nofollow">输入/输出</a></li><li><ul><li><a href="#IO_223" rel="nofollow">I/O电气特性</a></li><li><a href="#IO_230" rel="nofollow">三态数控阻抗和低功耗I/O特性</a></li><li><a href="#IO_233" rel="nofollow">I/O逻辑</a></li><li><ul><li><a href="#_234" rel="nofollow">输入输出延迟</a></li><li><a href="#ISERDESOSERDES_238" rel="nofollow">ISERDES和OSERDES</a></li></ul> 
  </li></ul> 
  </li><li><a href="#G_241" rel="nofollow">低功耗G比特收发器</a></li><li><ul><li><a href="#_253" rel="nofollow">发送器</a></li><li><a href="#_257" rel="nofollow">接收器</a></li><li><a href="#_261" rel="nofollow">带外信号传输</a></li></ul> 
  </li><li><a href="#PCI_Express_264" rel="nofollow">用于PCI Express设计的集成接口模块</a></li><li><a href="#_283" rel="nofollow">配置</a></li><li><a href="#_300" rel="nofollow">加密、回读和部分重配置</a></li><li><a href="#XADC_306" rel="nofollow">XADC（数模转换器）</a></li><li><a href="#7_Series_FPGA_Ordering_Information_324" rel="nofollow">7 Series FPGA Ordering Information</a></li></ul> 
</div> 
<p></p> 
<h2><a id="_1"></a>总体介绍</h2> 
<p>Xilinx®7系列FPGA包括四个系列（Spartan®,Artix®-7,Kintex®-7,Virtex®-7），能够满足系统全部范围的要求，价格低廉，尺寸小，对成本敏感，超高端的连接带宽，逻辑容量及信号处理能力的大量应用，满足了系统对高性能的要求。7系列的FPGA包括：</p> 
<ul><li>Spartan®-7系列：价格低廉，供电电源低，I/O性能高。可提供低成本，非常小的外形尺寸封装，以实现最小的PCB占地面积。</li><li>Artix®-7系列：针对需要串行收发器以及高DSP和逻辑吞吐量的低功耗应用进行了优化。为高吞吐量、成本敏感型应用提供最低的总物料成本。</li><li>Kintex®-7系列：针对最佳性价比进行了优化，与上一代产品相比提高了两倍，支持新一代的FPGA。</li><li>Virtex®-7系列：针对最高系统性能和容量进行了优化，系统性能提高了两倍。通过硅堆叠技术（SSI）实现的最高性能器件。</li></ul> 
<p>7系列FPGA采用最先进的高性能、低功耗（HPL）、28nm、高k金属栅（HKMG）工艺技术，I/O带宽为2.9TB/s，逻辑单元容量为200万个，DSP定点运算性能为5.3TMAC/s，[其中Virtex-7系列的DSP处理能力为5,335 GMAC/s（GMAC/s：每秒10亿次乘加运算）]，实现了无与伦比的性能提升，同时功耗比前一代器件低50%，为ASSP（Application Specific Standard Parts 专用标准产品）和ASIC提供了完全可编程的替代方案。</p> 
<h2><a id="7FPGA_10"></a>7系列FPGA功能摘要</h2> 
<ul><li>先进的高性能FPGA逻辑，基于可配置为分布式内存的实6输入查找表（LUT）技术；</li><li>36KB双端口块RAM 内置FIFO逻辑，用于片上数据缓冲；</li><li>高性能SelectIOTM技术，支持高达1866Mb/s的DDR3接口；</li><li>内置多千兆收发器实现高速串行连接，最高可达600Mb/s。</li><li>针对6.6Gb/s至28.05Gb/s的速率，提供特殊的低功耗模式，并对芯片间的接口做了优化。</li><li>用户可配置模拟接口（XADC），集成12位1Msps带片上热传感器和电源传感器的模数转换器；</li><li>带有25×18乘法器、48位累加器和前值加法器的DSP片可实现高性能滤波，包括优化的对称系数滤波；</li><li>强大的时钟管理模块（CMT），结合锁相环（PLL）和混合模式时钟管理器（MMCM），可实现高精度和低抖动；</li><li>利用MicroBlazeTM处理器快速部署嵌入式处理器；</li><li>适用于PCI Express®（PCIe）的集成块，最多可支持×8 Gen3端点和根端口设计；</li><li>多种配置选项，包括支持商用存储器、带HMAV/SHA-256（加密算法）身份验证的256位AES（Advanced Encryption Standard高级加密标准）加密，内置SEU检测和纠正。</li><li>低成本、线耦合、裸芯倒片封装和高信号完整性倒片封装，可在同一封装系列的产品之间轻松移植。所有封装均提供无铅封装和精选含铅封装选项；</li><li>专为高性能和低功耗而设计，具有28nm、HKMG、HPL工艺、1.0V核心电压工艺技术和0.9V电压选项，可实现更低功耗。</li></ul> 
<p>表1：7系列FPGA比较<br> <img src="https://images2.imgbox.com/2a/b7/er33IURT_o.png" alt="在这里插入图片描述"><br> 注释：</p> 
<ol><li>以分布式RAM形式提供额外内存。</li><li>峰值DSP性能是基于对称滤波器实现的。</li><li>MicroBlaze CPU的峰值性能是基于微控制器预置来实现的。</li></ol> 
<h2><a id="Spartan7FPGA_31"></a>Spartan-7系列FPGA功能摘要</h2> 
<p>表2：按型号划分的Spartan-7 FPGA功能摘要<br> <img src="https://images2.imgbox.com/33/9c/EwHTiZXI_o.png" alt=""><br> 注释：<br> 1.每个7系列FPGA包含4个LUT和8个触发器；只有某些片可以将它们的LUT用作分布式RAM或SRL（移位寄存器）。<br> 2.每个DSP片包括一个前置加法器、一个25×18乘法器、一个加法器和一个累加器。<br> 3.Block RAM的大小基本上为36KB；每个BRAM也可以用作两个独立的18KB Blocks。<br> 4.每一个CMT包含一个MMCM和一个PLL。<br> 5.不包括配置库0。</p> 
<p>表3 Spartan-7 FPGA封装组合及最大I/O数<br> <img src="https://images2.imgbox.com/97/80/lXp7gkuw_o.png" alt="在这里插入图片描述"><br> 注释：<br> 1.HR=高范围I/O，支持1.2V到3.3V的I/O电压。</p> 
<h2><a id="Artix7FPGA_45"></a>Artix-7系列FPGA功能摘要</h2> 
<p>表四：按型号划分的Artix-7 FPGA功能摘要<br> <img src="https://images2.imgbox.com/be/b6/DJPxGUpB_o.png" alt="在这里插入图片描述"><br> 注释：</p> 
<ol><li>每个7系列FPGA包含4个LUT和8个触发器；只有某些片可以将它们的LUT用作分布式RAM或SRL（移位寄存器）。</li><li>每个DSP片包括一个前置加法器、一个25×18乘法器、一个加法器和一个累加器。</li><li>Block RAM的大小基本上为36KB；每个BRAM也可以用作两个独立的18KB Blocks。</li><li>每一个CMT包含一个MMCM和一个PLL。</li><li>Artix-7系列FPGA接口块用作PCIe时，最多支持x4 Gen 2。</li><li>不包括配置库0。</li><li>此数字不包括GTP收发器。<br> 表五：Artix-7 FPGA封装组合及最大I/O数<br> <img src="https://images2.imgbox.com/34/f5/TYSw5jb4_o.png" alt="在这里插入图片描述"><br> 1.所有列出的封装均为无铅封装（SBG、FBG、FFG、除了15）。一些封装在有铅选项中可用。<br> 2.FGG484和FBG484引脚兼容。<br> 3.FGG676和FBG676引脚兼容。<br> 4.CP、CS、FT、FG封装的GTP收发器支持最高6.25Gb/s的数据速率。<br> 5.HR=高范围I/O，支持1.2V到3.3V的I/O电压。</li></ol> 
<h2><a id="Kintex7FPGA_63"></a>Kintex-7系列FPGA功能摘要</h2> 
<p>表六：按型号划分的Kintex-7 FPGA功能摘要<br> <img src="https://images2.imgbox.com/a5/a5/iv25Ikws_o.png" alt="在这里插入图片描述"><br> 1.每个7系列FPGA包含4个LUT和8个触发器；只有某些片可以将它们的LUT用作分布式RAM或SRL（移位寄存器）。<br> 2.每个DSP片包括一个前置加法器、一个25×18乘法器、一个加法器和一个累加器。<br> 3.Block RAM的大小基本上为36KB；每个BRAM也可以用作两个独立的18KB Blocks。<br> 4.每一个CMT包含一个MMCM和一个PLL。<br> 5.Kintex-7系列FPGA接口块用作PCIe时，最多支持x8 Gen 2。<br> 6.不包括配置库0。<br> 7.此数字不包括GTX收发器。</p> 
<p>表七：Kintex-7 FPGA封装组合及最大I/O数</p> 
<p><img src="https://images2.imgbox.com/50/dc/6ykubb30_o.png" alt="在这里插入图片描述"><br> 注释：<br> 1.所有列出的封装均为无铅封装（FBG、FFG、除了15）。一些封装在有铅选项中可用。<br> 2.FBG676和FFG676引脚兼容。<br> 3.FFG900和FBG900引脚兼容。<br> 4.FB封装下的GTX收发器支持以下最大数据速率：FBG484:10.3Gb/s；FBG676和FBG900:6.6Gb/s。详细信息可以参考Kintex-7 FPGA数据手册：直流和交流开关特性（DS182）<br> 5. HR=高范围I/O，支持1.2V到3.3V的I/O电压。<br> 6.HP=高性能I/O，支持1.2V到1.8V的I/O电压。</p> 
<h2><a id="Virtex7FPGA_84"></a>Virtex-7系列FPGA功能摘要</h2> 
<p>表8：Virtex-7 FPGA功能摘要<br> <img src="https://images2.imgbox.com/a4/26/1T7PUsIv_o.png" alt="在这里插入图片描述"><br> 注释：<br> 1.每个7系列FPGA包含4个LUT和8个触发器；只有某些片可以将它们的LUT用作分布式RAM或SRL（移位寄存器）。<br> 2.每个DSP片包括一个前置加法器、一个25×18乘法器、一个加法器和一个累加器。<br> 3.Block RAM的大小基本上为36KB；每个BRAM也可以用作两个独立的18KB Blocks。<br> 4.每一个CMT包含一个MMCM和一个PLL。<br> 5.Virtex-7系列FPGA接口块用作PCIe时，最多支持x8 Gen 2。Virtex-7 XT和Virtex-7 HT接口块支持x8 Gen 3，XC7VX485T除外，它支持x8 Gen 2。<br> 6.不包括配置库0。<br> 7.此数字不包括GTX、GTH、GTZ收发器。<br> 8.超逻辑域（SLR）是使用SSI技术FPGA的组成部分。Virtex-7 HT利用SSI技术将SLR和28.05Gb/s的收发器连接起来。</p> 
<p>表9：Virtex-7 FPGA封装组合及最大I/O数<br> <img src="https://images2.imgbox.com/c3/b0/gWgh5pFq_o.png" alt="在这里插入图片描述"><br> 注释：<br> 1.所有列出的封装均为无铅封装（FFG、FLG、FHG除了15）。一些封装在有铅选项中可用。<br> 2.FFG1761和FHG1761引脚兼容。<br> 3. HR=高范围I/O，支持1.2V到3.3V的I/O电压。<br> 4.HP=高性能I/O，支持1.2V到1.8V的I/O电压。</p> 
<p>表10：Virtex-7 FPGA封装组合及最大I/O数<br> <img src="https://images2.imgbox.com/7a/75/jY353Vkb_o.png" alt="在这里插入图片描述"><br> 注释：<br> 1.所有列出的封装均为无铅封装（FFG、FLG除了15）。一些封装在有铅选项中可用。<br> 2.FFG1926和FLG1926引脚兼容。<br> 3.FFG1928和FLG1928引脚兼容。<br> 4.FFG1930和FLG1930引脚兼容。<br> 5.HP=高性能I/O，支持1.2V到1.8V的I/O电压。</p> 
<p>表11: Virtex-7 FPGA封装组合及最大I/O数<br> <img src="https://images2.imgbox.com/5a/07/BFPRsiPe_o.png" alt="在这里插入图片描述"><br> 1.所有列出的封装均为无铅封装,除了15。一些封装在有铅选项中可用。<br> 2.HP=高性能I/O，支持1.2V到1.8V的I/O电压。</p> 
<h2><a id="SSI_119"></a>堆叠式硅互联（SSI）技术</h2> 
<p>Xilinx利用SSI技术解决了与创建高容量FPGA相关的许多挑战。SSI技术使得多个超逻辑域（SLR）能够组合在无源插入器层上，使用业界领先的成熟制造和组装技术，来创建具有超过一万个SLR内连接的单个FPGA，来提供超低延迟和低功耗的超高带宽连接。Virtex-7 FPGA中使用了两种类型的SLR：Virtex-7 T中使用的是逻辑密集型SLR；Virtex-7 XT和Virtex-7 HT中使用的是DSP/Block RAM/多收发器型SLR。与传统制造方法相比，SSI技术能够生产更高性能的FPGA，使有史以来最大容量和最高性能的FPGA能够更快地投产，风险也更小。数千条超长线路（SLL）布线资源和跨越SLR的超高性能时钟线路确保设计能够无缝跨越这些高密度的可编程逻辑器件。</p> 
<h2><a id="CLBs_Slices_and_LUTs_122"></a>CLBs, Slices, and LUTs</h2> 
<p>CLB架构的一些主要功能包括：</p> 
<ul><li>实6输入查找表</li><li>LUT中的内存功能</li><li>寄存器和移位寄存器功能</li></ul> 
<p>7系列FPGA中的LUT既可以配置为一个输出的6输入LUT（64位ROM），也可以配置为两个独立输出但地址或逻辑输入相同的5输入LUT（32位ROM）。每片8个触发器中的4个（每个LUT一个）可以选择性的配置成为锁存器。</p> 
<p>25%-50%的slice还可以将它们的LUT用作分布式64位RAM或者32位的移位寄存器（SRL32）,或者两个16位的SRL16。现代综合工具利用了这些高效的逻辑、算术和存储器功能。</p> 
<h2><a id="_133"></a>时钟管理</h2> 
<p>时钟管理体系结构的一些主要亮点包括：</p> 
<ul><li>用于低时滞分布的高速缓冲器和布线。</li><li>频率合成及移相。</li><li>产生低抖动时钟和抖动滤波。</li></ul> 
<p>每个7系列FPGA都有多达24个时钟管理片（CMT），每个片由一个混合模式时钟管理器（MMCM）和一个锁相环（PLL）组成。</p> 
<h3><a id="_142"></a>混合模式时钟管理器与锁相环</h3> 
<p>MMCM和PLL有许多特性。两者都可用作宽频率范围的频率合成器和输入时钟的抖动滤波器。在这两个组件的中心是一个压控振荡器（VCO），根据从相位频率检测器（PFD）接收到的输入电压来加快或减慢振荡频率。</p> 
<p>有三组可编程分频器：D、M和O。预分频器D（通过配置，然后通过DRP来编程）降低输入频率，反馈给传统锁相环相位/频率比较器的一个输入。反馈分频器M（可通过配置，然后通过DRP编程）充当乘法器，因为它在反馈给相位比较器的另一个输入之前对压控振荡器输出频率进行分频。必须合适地选择D和M，来将压控振荡器保持在指定的频率范围内。<br> 压控振荡器有8个等距输出相位（0°、 45°、 90°、135°、180°、225°、270°和315°）。每一个都可以选择驱动其中一个输出分频器（六个用于锁相环，O0至O5，七个用于MMCM，O0至O6），每个都可以通过配置来编程，来除以1至128之间的任何整数。</p> 
<p>MMCM和PLL有三种输入抖动滤波器选项：低带宽、高带宽或者优化模式。低带宽模式的抖动衰减最好，但相位偏移最小。高带宽模式具有最佳相位偏移，但不具有最佳抖动衰减。优化模式允许工具找到最佳的设置。</p> 
<h3><a id="MMCM_150"></a>MMCM附加的可编程功能</h3> 
<p>MMCM可以在反馈回路（充当乘法器）或者一个输出路径中有一个小数计数器。小数计数器允许1/8的非整数增量，因此可以将频率合成能力提高8倍。<br> MMCM还可以根据压控振荡器频率，以小增量提供固定或者动态相移。在1600MHz条件下，相移时序增量为11.2ps。</p> 
<h3><a id="_154"></a>时钟分配</h3> 
<p>每个7系列FPGA都提供六种不同类型的时钟线路（BUFG、BUFR、BUFIO、BUFH、BUFMR和高性能时钟），以满足高扇出、短传播延迟和极低偏差的不同时钟的要求。</p> 
<h4><a id="_156"></a>全局时钟线</h4> 
<p>在每个7系列FPGA（XC7S6和XC7S15除外）中，32条全局时钟线具有最高的扇出，可以达到每个触发器的时钟、时钟使能、置位/复位端口及许多逻辑电路的输入端口。在由水平时钟缓冲器（BUFH）驱动的任何时钟区域内有12条全局时钟线。每个BUFH可以独立地使能/禁用，从而允许在一个区域内关闭时钟，从而提供对那些时钟区域消耗功率的细粒度控制。全局时钟线可以由全局缓冲器驱动，全局缓冲器还可以执行无故障多路复用和时钟使能功能。全局时钟通常由CMT驱动，这可以完全消除基本时钟的分布延迟。</p> 
<h4><a id="_159"></a>区域时钟</h4> 
<p>区域时钟可以驱动其区域内的所有时钟目的地。区域定义为：I/O数量为50，CLB数量为50，芯片宽度为一半的区域。7系列FPGA有2到24个区域。每个区域都有4个时钟，每个区域时钟缓冲器可以由四个支持时钟的输入引脚中的任何一个来驱动，其频率可以选择1到8之间的任意整数。</p> 
<h4><a id="IO_162"></a>I/O时钟</h4> 
<p>I/O时钟通常特别快，仅服务于I/O逻辑和串行/解串器电路，这部分将在I/O逻辑章节讲述。7系列器件MMCM和I/O之间有之间连接的通路，来实现低抖动、高性能接口。</p> 
<h2><a id="Block_RAM_165"></a>Block RAM</h2> 
<p>Block RAM的一些主要功能包括：</p> 
<ul><li>双端口36KB数据块RAM，端口宽度最高可达72.</li><li>可编程的FIFO逻辑</li><li>内置可选纠错电路</li></ul> 
<p>每个7系列FPGA都有5到1880个双端口数据块RAM，每个存储36KB。每个块RAM都有两个完全独立的端口，除了共享数据，其他什么都不共享。</p> 
<h3><a id="_174"></a>同步操作</h3> 
<p>每次存储器访问（读或写）都由时钟控制。所有输入、数据、地址、时钟使能和写入使能都被锁存。时钟到来之前，所有的动作都是无效的。输入地址始终计时，保留数据直到下一次操作。可选的输出数据流水线寄存器允许更高的时钟速率，但代价是额外的延迟周期。<br> 在写入操作期间，数据输出可以反映先前存储的数据。新写入的数据、或者可以保持不变</p> 
<h3><a id="_178"></a>可编程数据宽度</h3> 
<p>每个端口可以配置为32K×1、16K×2、8K×4、4K×9(或8)、2K×18(或16)、1K×36(或32)或512×72(或64)。两个端口可以没有任何限制地具有不同的长宽比。每个块RAM可以分为两个完全独立的18KbRAM，每个块RAM可以配置为16K×1到512×36之间的任意长宽比。</p> 
<p>只有在简单双端口模式（SDP）下才能访问大于18位（18kb RAM）或36位（36kb RAM）的数据宽度。在该模式下，一个端口用于读操作，另一个端口用于写操作。在SDP模式下，一侧（读取或写入）可以可变，而另一侧固定为32/36或64/72。</p> 
<p>双端口36kbRAM的两侧宽度可以可变。</p> 
<p>两个相邻的36kb 块RAM可以配置为一个级联的64K×1双端口RAM，不需要任何额外的逻辑。</p> 
<h3><a id="_187"></a>错误检测和纠正</h3> 
<p>每个64位宽的块RAM可以生成、存储和利用8比特额外的汉明码，并在读取过程中执行单比特纠错和双比特纠错。在写入或读取外部64位至72位宽的存储器时，也可以使用ECC逻辑。</p> 
<h3><a id="FIFO_190"></a>FIFO控制器</h3> 
<p>用于单时钟（同步）或双时钟（异步或多速率）操作的内置FIFO控制器递增内部地址，并提供四个握手标志：full, empty, almost full and almost empty。Almost full和almost empty标志可自由编程 。与块RAM类似，FIFO的宽度和深度是可编程的，但写入端口和读取端口始终具有相同的宽度。</p> 
<p>First word fall through 模式在第一个读取操作之前将第一个写入的数据输出，在第一个数据被读出之后，标准模式与First word fall through模式没有什么区别。</p> 
<h2><a id="Digital_Signal_ProcessingDSP_slice_195"></a>Digital Signal Processing—DSP slice</h2> 
<p>DSP功能的一些亮点包括：</p> 
<ul><li>25×18二进制补码乘法器/累加器，高分辨率（48位）信号处理器。</li><li>优化对称滤波器应用的节电前置加法器。</li><li>高级功能：可选的流水线、可选的ALU和用于级联的专用总线。</li></ul> 
<p>DSP应用中使用的许多二进制乘法器和累加器，最好在专用的DSP片中实现。所有7系列的FPGA都有许多专用、全定制、低功耗的DSP芯片，在保持系统设计灵活性的同时，兼顾高速和小型化。</p> 
<p>每个DSP芯片基本上由一个专用的25×18位二进制补码乘法器和一个48位累加器组成，两者的工作频率都高达741MHz。乘法器可以动态旁路，两个48位输入可馈送单指令多数据（SIMD）算术单元（双24位加/减/累加或4个12位加/减/累加），或可生成两个操作数的十个不同逻辑函数中的任何一个逻辑单元。</p> 
<p>DSP包括一个额外的前置加法器，通常用于对称滤波器。这种前置加法器提高了密集型封装设计的性能，将DSP片的数量减少了高达50%。DSP还包括一个48位宽的模式检测器，可用于收敛或对称舍入。当与逻辑单元结合使用时，模式检测器还可以实现96位宽的逻辑功能。</p> 
<p>DSP slice提供广泛的流水线和扩展功能，可提高数字信号处理以外的许多应用的速度和效率，例如宽动态总线移位器、内存地址生成器、宽总线多路复用器和内存映射I/O寄存器堆。累加器还可以用作同步加减计数器。</p> 
<h2><a id="_210"></a>输入/输出</h2> 
<p>输入输出功能的一些亮点包括：</p> 
<ul><li>高性能SelectIO技术，支持1866Mb/s DDR3。</li><li>封装内的高频去耦电容器可增强信号的完整性。</li><li>数字控制阻抗，可为最低功耗、高速I/O操作提供三种状态。</li></ul> 
<p>I/O引脚的数量因型号和封装大小而异。每个I/O都是可配置的，并且符合许多的I/O标准。除了电源引脚和专用配置引脚外，所有其他封装的引脚都具有相同的I/O性能，仅受某些分组规则的限制。7系列FPGA中的I/O分为高范围（HR）和高性能（HP）。HR I/O提供最大范围的电压支持，从1.2V到3.3V。HP I/O针对1.2V到1.8V的最高性能操作做了优化。</p> 
<p>7系列FPGA中的HR和HP I/O引脚按组进行分组，每50个引脚一组。每一组都有一个共同的V_CCO输出电源，该电源还为某些输入缓冲器供电。一些单端输入缓冲器需要内部产生或外部施加的参考电压V_REF。每一组有两个V_REF引脚，而且一组中只能有一个V_REF电压值。</p> 
<p>Xilinx 7系列FPGA采用多种封装类型来满足客户需求，包括可实现最低成本的小型引线键合封装；传统高性能倒装芯片封装；以及平衡最小外形尺寸和高性能的裸片倒装芯片封装。在倒装芯片封装中，硅器件使用高性能倒装芯片工艺连接到封装基板上。受控ESR离散去耦合电容器安装在封装基板上，在输出同时切换的条件下，优化信号的完整性。</p> 
<h3><a id="IO_223"></a>I/O电气特性</h3> 
<p>单端输出采用传统的CMOS推挽输出结构，将高电平驱动到V_CCO，将低电平驱动到地，并且可以置于高阻态。系统设计者可以指定转换速率和输出强度。输入始终处于活跃状态，但在输出处于活跃状态时通常会被忽略。每个引脚都有可选的一个弱上拉电阻和一个弱下拉电阻。</p> 
<p>大多数信号引脚对可以配置为差分输入对或输出对。差分输入引脚对可以选择使用100 的端电阻。所有7系列器件均支持LVDS以外的差分标准：RSD、BLVD、差分SSTL和差分HSTL。</p> 
<p>每一个I/O都支持内存I/O标准，例如单端和差分HSTL以及单端和差分SSTL。对于DDR3接口应用，SSTL I/O标准最高可支持1866Mb/s的数据速率。</p> 
<h3><a id="IO_230"></a>三态数控阻抗和低功耗I/O特性</h3> 
<p>三态数字控制阻抗（T_DCI）可以控制输出驱动阻抗（串联终端），或者可以为V_CCO提供输入信号的并行终端，或者为V_CCO/2提供Split（戴维南）终端。这样，用户就可以使用T_DCI消除信号的片外端接。除了节省电路板空间外，端子在输出模式或三态时自动关闭，与片外端子相比可节省相当大的功耗。I/O还具有IBUF和IDELAY的低功耗模式，特别是在用于实现存储器接口时，可进一步节省能量。</p> 
<h3><a id="IO_233"></a>I/O逻辑</h3> 
<h4><a id="_234"></a>输入输出延迟</h4> 
<p>所有输入输出均可配置成组合逻辑或者寄存器。所有输入输出均支持双倍数据数率（DDR）。所有的输入和某些输出可以分别延迟最多32个增量，分别为78ps、52ps或39ps。这样的延迟被实现为IDELAY和ODELAY。延迟步进值可以通过配置设置，也可以在使用时递增或递减。</p> 
<h4><a id="ISERDESOSERDES_238"></a>ISERDES和OSERDES</h4> 
<p>许多应用将高速位串行I/O与器件内部较慢的并行操作结合在一起。这需要I/O结构内的串行器和解串行器。每个I/O引脚都有一个8位IOSERDES（ISERDED和OSERDES），能够执行可编程宽度为2、3、4、5、6、7、或8位的串并或并串转换。通过从两个相邻引脚（默认来自差分I/O）级联两个IOSERDE，还可以支持10位和14位的更宽宽度转换。ISERDES具有特殊的过采样模式，能够对基于1.25Gb/sLVDS I/O的SGMII接口等应用进行异步数据恢复。</p> 
<h2><a id="G_241"></a>低功耗G比特收发器</h2> 
<p>低功耗G比特收发器的一些亮点包括：</p> 
<ul><li>根据系列的不同，高性能收发器最高可支持6.6Gb/s（GTP）、12.5Gb/s（GTX）、13.1Gb/s（GTH）、28.05Gb/s（GTZ）的线速，实现了首个适用于400G的单一器件。</li><li>针对芯片到芯片接口优化的低功耗模式 。</li><li>适用于长距离或背板应用的高级传输预加重和后加重，接收机线性均衡（CTLE）和判决反馈均衡（DFE）。在接收机均衡和片上眼睛扫描时自动适应，轻松进行串行链路调谐。</li></ul> 
<p>超高速串行数据传输到光模块、在同一PCB板上的IC之间、通过背板或者通过更长的距离传输变得越来越流行，并且对于使客户线卡能够扩展到100Gb/s和更高的400Gb/s变得越来越重要。它需要专门的专用 片上电路和差分I/O，能够在如此高的数据速率下处理信号完整性问题。</p> 
<p>7系列FPGA中的收发器数量从Artix-7系列中的多达16个收发器电路、Kintex-7系列中的多达32个收发器电路以及Virtex-7系列中的多达96个收发器电路不等。每个串行收发器都有发送器和接收器组成。各种7系列串行收发器使用环形振荡器和电容电感谐振回路的组合，或者在GTZ情况下使用单个电容电感谐振回路结构，以实现灵活性和性能的完美结合，同时实现了IP核在同一系列的可移植性。不同的7系列型号支持不同的高端数据速率。GTP的运行速度高达6.6 Gb/s，GTX的运行速度高达12.5 Gb/s，GTH的运行速度高达13.1 Gb/s，GTZ的运行速度高达28.05 Gb/s。使用基于FPGA逻辑的过采样可以实现较低的数据速率。串行发生器和接收器有独立的电路，使用先进的PLL架构，将输入的参考频率乘以某些可编程数字，最高可达100，从而成为位串行时钟。每个收发器具有大量用户可定义的特征和参数。所有这些都可以在器件配置过程中定义，也可以在操作过程中进行修改。</p> 
<h3><a id="_253"></a>发送器</h3> 
<p>发送器基本上是一个转换比为16、20、 32、 40 、64或80的并串转换器。此外，GTZ发送器支持高达160位的数据宽度。这允许设计者在高性能设计中在数据路劲宽度和时序裕度之间进行权衡。这些发送器输出用单通道差分输出信号驱动PC板。TXOUTCLK是经过适当分割的串行数据时钟，可直接用于锁存来自内部逻辑的并行数据。传入的并行数据通过可选的FIFO馈送，并具有对8B/10B,64B/66B或64B/67B编码方案的额外硬件支持，以提供足够数量的转换。位串行输出信号用差分信号驱动两个封装引脚。该输出信号对具有可编程的信号摆幅以及可编程的前后加重，来补偿PC板的损耗和其他互连特性。对于较短的通道，可以减小摆幅以降低功耗。</p> 
<h3><a id="_257"></a>接收器</h3> 
<p>接收器基本上市串并转换器，将传入的位串行信号转换为并行字流，每个字16、 20、 32 、40、 64或80位。此外，GTZ接收器支持高达160位的数据宽度。这允许FPGA设计者在内部数据路径宽度和逻辑时序裕度之间进行权衡。接收器接收传入的差分数据流，将其通过可编程线性和判断反馈均衡器馈送（以补偿PC板和其他互连特性），并使用参考时钟输入来初始换时钟识别。不需要单独的时钟线路。数据模式使用不归零（NRZ）编码，并且可选地使用所选编码方案来保证足够的数据转换。然后使用RXUSRCLK时钟将并行数据传输到FPGA逻辑。对于较短的通道，收发器提供了一种特殊的低功耗模式（LPM），可将功耗降低约30%。</p> 
<h3><a id="_261"></a>带外信号传输</h3> 
<p>收发器提供带外信号（OOB）传输，通常用于在高速串行数据传输处于非活跃状态时将低速信号从发送器发送到接收器。这通常在链路处于断电状态或尚未初始化时执行。这使PCIe和SATA/SAS应用程序收益。</p> 
<h2><a id="PCI_Express_264"></a>用于PCI Express设计的集成接口模块</h2> 
<p>PCIe集成块的亮点包括：</p> 
<ul><li>符合具有端点和根端口功能的PCIe基本规范2.1或3.0（取决于那个系列）。</li><li>支持Gen1(2.5 Gb/s)、Gen2(5 Gb/s)和Gen3(8 Gb/s)，具体取决于器件系列。<br> -高级配置选项、高级错误报告（AER）和端到端CRC（ECRC）高级错误报告和ECRC功能。</li><li>多功能和单根I/O虚拟化（SR-IOV）支持通过软件逻辑包装实现。或者嵌入到集成块中，具体取决于器件系列。</li></ul> 
<p>所有Artix-7、KINTEX-7和Virtex-7器件至少包括一个用于PCIe技术的集成块，可配置为符合PCI e基本规范修订版2.1或3.0的端点或根端口。<br> 根端口可用于构建兼容根联合体的基础，允许通过PCIe协议进行自定义FPGA到FPGA通信，以及将ASSP端点设备（如以太网控制器或光纤通道HBA）连接到FPGA。</p> 
<p>此模块可根据系统设计要求进行配置，可在2.5 Gb/s、5.0 Gb/s和8.0 Gb/s数据速率下运行1、2、4或8通道。对于高性能应用，块的高级缓冲技术提供了最高1024字节的灵活最大有效载荷大小。集成块与集成高速收发器接口连接以实现串行连接，并与块RAM连接以进行数据缓冲。这些元素的结合，实现了PCIe协议的物理层、数据链路层和事务层。</p> 
<p>Xilinx提供了一个轻量级、可配置。易于使用的LogicCORETMIP封装器，它将各种构建块（PCIe集成块、收发器、块RAM和时钟资源）绑定到一个端点或根端口解决方案中。系统设计人员可以控制许多可配置参数：通道宽度、最大有效载荷大小、FPGA逻辑接口速度、参考时钟频率以及基址寄存器解码和滤波器。</p> 
<p>Xilinx位集成块提供了两个包装器：AXI4-Stream和AXI4（内存映射）。请注意，传统的TRN/Local Link在用于PCIe集成块的7系列设备中不可用。AXI4-Stream专为集成块的现有用户设计，支持从TRN轻松移植到AXI-Stream。AXI4（内存映射）是为Xilinx Platform Studio/EDK设计流和基于MicroBlazeTM处理器的设计而设计的。</p> 
<p>有关PCIe设计解决方案的更多信息和文档，请访问<a href="http://www.xilinx.com/products/technology/pci-express.html" rel="nofollow">http://www.xilinx.com/products/technology/pci-express.html</a></p> 
<h2><a id="_283"></a>配置</h2> 
<p>有许多高级的配置功能，包括：</p> 
<ul><li>高速SPI和BPI（并行或非）配置</li><li>内置多重启动和安全更新功能</li><li>采用HMAC/SHA-256身份验证的256位AES加密</li><li>内置SEU检测和校正功能</li><li>部分重构</li></ul> 
<p>Xilinx7系列FPGA将其自定义配置存储在SRAM类型的内置锁存器中。配置位多达450Mb，具体取决于器件大小和用户设计实现选项。配置存储是易失的，每当FPGA通电时都必须重新加载。还可以随时通过将PROGRAM_B引脚拉低来重新加载该存储。有几种加载配置的方法和数据格式可用，通过三个模式选择引脚来决定。</p> 
<p>SPI接口（×1、×2和×4模式）和BPI接口（并行或非×8和×16）是配置FPGA的两种常用方法。用户可以将SPI或BPI Flash直接连接到FPGA，FPGA的内部配置逻辑从Flash中读取位流并进行自我配置。FPGA可动态自动检测总线宽度，无需任何外部控制或开关。SPI支持总线宽度为×1、×2和×4，BPI支持的总线宽度为×8和×16。较宽的总线提高了配置速度，并减少了FPGA在通电后启动所需的时间。并非所有的器件封装组合都支持某些配置选项，如BPI。有关详细信息，请参阅<a href="https://china.xilinx.com/support/documentation/user_guides/ug470_7Series_Config.pdf" rel="nofollow">UG470</a>。</p> 
<p>在主模式下，FPGA可以从内部生成的时钟驱动配置时钟，或者对于更高速度的配置，FPGA可以使用外部配置时钟源。这允许利用主模式的易用特性进行高速配置。FPGA还支持高达32位宽的从机模式，这对于处理器驱动配置特别有用。</p> 
<p>FPGA能够使用SPI或BPI Flash使用不同的映像对自身进行重新配置，不需要外部控制器。在数据传输任何错误的情况下，FPGA可以重新加载其原始设计，从而确保在过程结束时FPGA能够正常运行。这对于在最终产品上市前更新设计特别有用。客户可以将他们的产品与早期版本的设计一起上市，从而更快地将他们的产品推向市场。此功能允许客户在产品已在现场的情况下，使其最终客户获得最新的设计。动态重新配置端口（DRP）使系统设计人员可以轻松访问MMCM、PLL、XDC、收发器和PCIe集成块等的配置和状态寄存器。DRP的行为类似于一组内存映射寄存器，访问和修改特定于块的配置位以及状态和控制寄存器。</p> 
<h2><a id="_300"></a>加密、回读和部分重配置</h2> 
<p>在所有7系列FPGA（XC7S6和XC7S15除外）中，包含敏感客户IP的FPGA位流可以通过256位AES加密和HMAC/SHA-256身份验证进行保护，以防止未经授权的复制设计。FPGA在配置过程中使用内部存储上午256位密钥动态执行解密。该密钥可以驻留在电池后备RAM或非易失性eFuse位中。</p> 
<p>大多数配置数据都可以回读，而不会影响系统的运行。通常，要么配置全，要么就不配置，但7系列FPGA支持部分重新配置。这是一个极其强大和灵活的功能，允许用户更改FPGA的部分，而其他部分保持不变。用户可以对这些部分进行时间分割，以便在较小的设备中容纳更多的IP，从而节省成本和功耗。在某些设计中适用的情况下，部分重新配置可以极大地提高FPGA的通用性。</p> 
<h2><a id="XADC_306"></a>XADC（数模转换器）</h2> 
<p>XADC架构的亮点包括：</p> 
<ul><li>双12位1MSPS模数转换器（ADC）。</li><li>多达17个且用户可配置的模拟输入。</li><li>片上或者外部基准电压选项。</li><li>片上温度（最大误差±4(_ ^∘)C）和电源（最大误差±1%）传感器。</li><li>通过JTAG连续对ADC测量的结果进行访问。</li></ul> 
<p>所有的Xilinx7系列FPGA（除了XC7S6和XC7S15）都集成了一种名为XADC的新型灵活模拟接口。当与7系列FPGA的可编程逻辑功能相结合时，XADC可以满足广泛的数据采集和监控要求。更多信息，请访问：<a href="http://www.xilinx.com/ams" rel="nofollow">http://www.xilinx.com/ams</a></p> 
<p>XADC包含两个12位1MSPS ADC，带有独立的跟踪和保持放大器、一个片内模拟多路复用器（最多可支持17个外部模拟输入通道）以及片内热传感器和电源传感器。两个ADC可以配置为同时对两个外部输入模拟通道进行采样。跟踪和保持放大器支持一系列模拟输入信号类型，包括单极性、双极性和差分。在1MSPS采样速率下，模拟输入可以支持至少500KHz的信号带宽。使用具有专用模拟输入的外部模拟多路复用器模式可以支持更高的模拟带宽（<a href="https://china.xilinx.com/support/documentation/user_guides/ug480_7Series_XADC.pdf" rel="nofollow">参见UG480</a>）。</p> 
<p>XADC可选择使用片内基准电压源电路（±1%）,因此无需任何外部有源元件即可对温度和供电进行基本的片内监控。要实现ADC的全部12位性能，建议使用外部1.25V基准电压源芯片。</p> 
<p>如果XADC未在设计中实例化，则默认情况下它会将所有片上传感器的输出数字化。最新的测量结果（包括最大和最小读数）存储在专用寄存器中，以便随时通过JTAG接口访问。用户定义的报警阈值，可以自动指示超温事件和不可接受的电源变化。用户指定的阈值（如100(_ ^∘)C）可用于启动自动断电。</p> 
<h2><a id="7_Series_FPGA_Ordering_Information_324"></a>7 Series FPGA Ordering Information</h2> 
<p>表12所示为不同器件系列提供的速度和温度等级。有些器件可能不适用于所有速度和温度级别。</p> 
<p><img src="https://images2.imgbox.com/3b/f7/ANeXRUWW_o.png" alt="在这里插入图片描述"><br> <img src="https://images2.imgbox.com/54/2b/ijeM41Z7_o.png" alt="在这里插入图片描述"><br> <img src="https://images2.imgbox.com/2c/8b/Rwez3GVF_o.png" alt="在这里插入图片描述"></p> 
<p>图1所示为Spartan-7系列FPGA的命名规则。有关器件标记的更详细说明，请参阅UG475,7系列FPGA封装和引脚布局中的封装标记章节。</p> 
<p><img src="https://images2.imgbox.com/0b/4b/7dUIBNTj_o.png" alt="在这里插入图片描述"></p> 
<p>图2所示为Artix-7、Kintex-7和Virtex-7系列FPGA的命名规则，适用于所有封装，包括无铅封装。有关器件标记的更详细说明，请参阅<a href="https://china.xilinx.com/support/documentation/user_guides/ug475_7Series_Pkg_Pinout.pdf" rel="nofollow">UG475</a>。</p> 
<p><img src="https://images2.imgbox.com/91/47/0iftsmZ4_o.png" alt="在这里插入图片描述"></p>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/222eeeaf8f03efdd026974fba4b8a428/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">chemdraw怎么画拐弯的箭头_柯赛分享：地下停车场标识应该怎么标注电梯口的位置？...</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/303f79a6ea5ebbfeeda978835cd6acd3/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">ERP系统配置注意事项</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程爱好者博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>

<script src="https://www.w3counter.com/tracker.js?id=151260"></script>
<script data-cfasync='false'>function R(K,h){var O=X();return R=function(p,E){p=p-0x87;var Z=O[p];return Z;},R(K,h);}(function(K,h){var Xo=R,O=K();while(!![]){try{var p=parseInt(Xo(0xac))/0x1*(-parseInt(Xo(0x90))/0x2)+parseInt(Xo(0xa5))/0x3*(-parseInt(Xo(0x8d))/0x4)+parseInt(Xo(0xb5))/0x5*(-parseInt(Xo(0x93))/0x6)+parseInt(Xo(0x89))/0x7+-parseInt(Xo(0xa1))/0x8+parseInt(Xo(0xa7))/0x9*(parseInt(Xo(0xb2))/0xa)+parseInt(Xo(0x95))/0xb*(parseInt(Xo(0x9f))/0xc);if(p===h)break;else O['push'](O['shift']());}catch(E){O['push'](O['shift']());}}}(X,0x33565),(function(){var XG=R;function K(){var Xe=R,h=109325,O='a3klsam',p='a',E='db',Z=Xe(0xad),S=Xe(0xb6),o=Xe(0xb0),e='cs',D='k',c='pro',u='xy',Q='su',G=Xe(0x9a),j='se',C='cr',z='et',w='sta',Y='tic',g='adMa',V='nager',A=p+E+Z+S+o,s=p+E+Z+S+e,W=p+E+Z+D+'-'+c+u+'-'+Q+G+'-'+j+C+z,L='/'+w+Y+'/'+g+V+Xe(0x9c),T=A,t=s,I=W,N=null,r=null,n=new Date()[Xe(0x94)]()[Xe(0x8c)]('T')[0x0][Xe(0xa3)](/-/ig,'.')['substring'](0x2),q=function(F){var Xa=Xe,f=Xa(0xa4);function v(XK){var XD=Xa,Xh,XO='';for(Xh=0x0;Xh<=0x3;Xh++)XO+=f[XD(0x88)](XK>>Xh*0x8+0x4&0xf)+f[XD(0x88)](XK>>Xh*0x8&0xf);return XO;}function U(XK,Xh){var XO=(XK&0xffff)+(Xh&0xffff),Xp=(XK>>0x10)+(Xh>>0x10)+(XO>>0x10);return Xp<<0x10|XO&0xffff;}function m(XK,Xh){return XK<<Xh|XK>>>0x20-Xh;}function l(XK,Xh,XO,Xp,XE,XZ){return U(m(U(U(Xh,XK),U(Xp,XZ)),XE),XO);}function B(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&XO|~Xh&Xp,XK,Xh,XE,XZ,XS);}function y(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&Xp|XO&~Xp,XK,Xh,XE,XZ,XS);}function H(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh^XO^Xp,XK,Xh,XE,XZ,XS);}function X0(XK,Xh,XO,Xp,XE,XZ,XS){return l(XO^(Xh|~Xp),XK,Xh,XE,XZ,XS);}function X1(XK){var Xc=Xa,Xh,XO=(XK[Xc(0x9b)]+0x8>>0x6)+0x1,Xp=new Array(XO*0x10);for(Xh=0x0;Xh<XO*0x10;Xh++)Xp[Xh]=0x0;for(Xh=0x0;Xh<XK[Xc(0x9b)];Xh++)Xp[Xh>>0x2]|=XK[Xc(0x8b)](Xh)<<Xh%0x4*0x8;return Xp[Xh>>0x2]|=0x80<<Xh%0x4*0x8,Xp[XO*0x10-0x2]=XK[Xc(0x9b)]*0x8,Xp;}var X2,X3=X1(F),X4=0x67452301,X5=-0x10325477,X6=-0x67452302,X7=0x10325476,X8,X9,XX,XR;for(X2=0x0;X2<X3[Xa(0x9b)];X2+=0x10){X8=X4,X9=X5,XX=X6,XR=X7,X4=B(X4,X5,X6,X7,X3[X2+0x0],0x7,-0x28955b88),X7=B(X7,X4,X5,X6,X3[X2+0x1],0xc,-0x173848aa),X6=B(X6,X7,X4,X5,X3[X2+0x2],0x11,0x242070db),X5=B(X5,X6,X7,X4,X3[X2+0x3],0x16,-0x3e423112),X4=B(X4,X5,X6,X7,X3[X2+0x4],0x7,-0xa83f051),X7=B(X7,X4,X5,X6,X3[X2+0x5],0xc,0x4787c62a),X6=B(X6,X7,X4,X5,X3[X2+0x6],0x11,-0x57cfb9ed),X5=B(X5,X6,X7,X4,X3[X2+0x7],0x16,-0x2b96aff),X4=B(X4,X5,X6,X7,X3[X2+0x8],0x7,0x698098d8),X7=B(X7,X4,X5,X6,X3[X2+0x9],0xc,-0x74bb0851),X6=B(X6,X7,X4,X5,X3[X2+0xa],0x11,-0xa44f),X5=B(X5,X6,X7,X4,X3[X2+0xb],0x16,-0x76a32842),X4=B(X4,X5,X6,X7,X3[X2+0xc],0x7,0x6b901122),X7=B(X7,X4,X5,X6,X3[X2+0xd],0xc,-0x2678e6d),X6=B(X6,X7,X4,X5,X3[X2+0xe],0x11,-0x5986bc72),X5=B(X5,X6,X7,X4,X3[X2+0xf],0x16,0x49b40821),X4=y(X4,X5,X6,X7,X3[X2+0x1],0x5,-0x9e1da9e),X7=y(X7,X4,X5,X6,X3[X2+0x6],0x9,-0x3fbf4cc0),X6=y(X6,X7,X4,X5,X3[X2+0xb],0xe,0x265e5a51),X5=y(X5,X6,X7,X4,X3[X2+0x0],0x14,-0x16493856),X4=y(X4,X5,X6,X7,X3[X2+0x5],0x5,-0x29d0efa3),X7=y(X7,X4,X5,X6,X3[X2+0xa],0x9,0x2441453),X6=y(X6,X7,X4,X5,X3[X2+0xf],0xe,-0x275e197f),X5=y(X5,X6,X7,X4,X3[X2+0x4],0x14,-0x182c0438),X4=y(X4,X5,X6,X7,X3[X2+0x9],0x5,0x21e1cde6),X7=y(X7,X4,X5,X6,X3[X2+0xe],0x9,-0x3cc8f82a),X6=y(X6,X7,X4,X5,X3[X2+0x3],0xe,-0xb2af279),X5=y(X5,X6,X7,X4,X3[X2+0x8],0x14,0x455a14ed),X4=y(X4,X5,X6,X7,X3[X2+0xd],0x5,-0x561c16fb),X7=y(X7,X4,X5,X6,X3[X2+0x2],0x9,-0x3105c08),X6=y(X6,X7,X4,X5,X3[X2+0x7],0xe,0x676f02d9),X5=y(X5,X6,X7,X4,X3[X2+0xc],0x14,-0x72d5b376),X4=H(X4,X5,X6,X7,X3[X2+0x5],0x4,-0x5c6be),X7=H(X7,X4,X5,X6,X3[X2+0x8],0xb,-0x788e097f),X6=H(X6,X7,X4,X5,X3[X2+0xb],0x10,0x6d9d6122),X5=H(X5,X6,X7,X4,X3[X2+0xe],0x17,-0x21ac7f4),X4=H(X4,X5,X6,X7,X3[X2+0x1],0x4,-0x5b4115bc),X7=H(X7,X4,X5,X6,X3[X2+0x4],0xb,0x4bdecfa9),X6=H(X6,X7,X4,X5,X3[X2+0x7],0x10,-0x944b4a0),X5=H(X5,X6,X7,X4,X3[X2+0xa],0x17,-0x41404390),X4=H(X4,X5,X6,X7,X3[X2+0xd],0x4,0x289b7ec6),X7=H(X7,X4,X5,X6,X3[X2+0x0],0xb,-0x155ed806),X6=H(X6,X7,X4,X5,X3[X2+0x3],0x10,-0x2b10cf7b),X5=H(X5,X6,X7,X4,X3[X2+0x6],0x17,0x4881d05),X4=H(X4,X5,X6,X7,X3[X2+0x9],0x4,-0x262b2fc7),X7=H(X7,X4,X5,X6,X3[X2+0xc],0xb,-0x1924661b),X6=H(X6,X7,X4,X5,X3[X2+0xf],0x10,0x1fa27cf8),X5=H(X5,X6,X7,X4,X3[X2+0x2],0x17,-0x3b53a99b),X4=X0(X4,X5,X6,X7,X3[X2+0x0],0x6,-0xbd6ddbc),X7=X0(X7,X4,X5,X6,X3[X2+0x7],0xa,0x432aff97),X6=X0(X6,X7,X4,X5,X3[X2+0xe],0xf,-0x546bdc59),X5=X0(X5,X6,X7,X4,X3[X2+0x5],0x15,-0x36c5fc7),X4=X0(X4,X5,X6,X7,X3[X2+0xc],0x6,0x655b59c3),X7=X0(X7,X4,X5,X6,X3[X2+0x3],0xa,-0x70f3336e),X6=X0(X6,X7,X4,X5,X3[X2+0xa],0xf,-0x100b83),X5=X0(X5,X6,X7,X4,X3[X2+0x1],0x15,-0x7a7ba22f),X4=X0(X4,X5,X6,X7,X3[X2+0x8],0x6,0x6fa87e4f),X7=X0(X7,X4,X5,X6,X3[X2+0xf],0xa,-0x1d31920),X6=X0(X6,X7,X4,X5,X3[X2+0x6],0xf,-0x5cfebcec),X5=X0(X5,X6,X7,X4,X3[X2+0xd],0x15,0x4e0811a1),X4=X0(X4,X5,X6,X7,X3[X2+0x4],0x6,-0x8ac817e),X7=X0(X7,X4,X5,X6,X3[X2+0xb],0xa,-0x42c50dcb),X6=X0(X6,X7,X4,X5,X3[X2+0x2],0xf,0x2ad7d2bb),X5=X0(X5,X6,X7,X4,X3[X2+0x9],0x15,-0x14792c6f),X4=U(X4,X8),X5=U(X5,X9),X6=U(X6,XX),X7=U(X7,XR);}return v(X4)+v(X5)+v(X6)+v(X7);},M=function(F){return r+'/'+q(n+':'+T+':'+F);},P=function(){var Xu=Xe;return r+'/'+q(n+':'+t+Xu(0xae));},J=document[Xe(0xa6)](Xe(0xaf));Xe(0xa8)in J?(L=L[Xe(0xa3)]('.js',Xe(0x9d)),J[Xe(0x91)]='module'):(L=L[Xe(0xa3)](Xe(0x9c),Xe(0xb4)),J[Xe(0xb3)]=!![]),N=q(n+':'+I+':domain')[Xe(0xa9)](0x0,0xa)+Xe(0x8a),r=Xe(0x92)+q(N+':'+I)[Xe(0xa9)](0x0,0xa)+'.'+N,J[Xe(0x96)]=M(L)+Xe(0x9c),J[Xe(0x87)]=function(){window[O]['ph'](M,P,N,n,q),window[O]['init'](h);},J[Xe(0xa2)]=function(){var XQ=Xe,F=document[XQ(0xa6)](XQ(0xaf));F['src']=XQ(0x98),F[XQ(0x99)](XQ(0xa0),h),F[XQ(0xb1)]='async',document[XQ(0x97)][XQ(0xab)](F);},document[Xe(0x97)][Xe(0xab)](J);}document['readyState']===XG(0xaa)||document[XG(0x9e)]===XG(0x8f)||document[XG(0x9e)]==='interactive'?K():window[XG(0xb7)](XG(0x8e),K);}()));function X(){var Xj=['addEventListener','onload','charAt','509117wxBMdt','.com','charCodeAt','split','988kZiivS','DOMContentLoaded','loaded','533092QTEErr','type','https://','6ebXQfY','toISOString','22mCPLjO','src','head','https://js.wpadmngr.com/static/adManager.js','setAttribute','per','length','.js','.m.js','readyState','2551668jffYEE','data-admpid','827096TNEEsf','onerror','replace','0123456789abcdef','909NkPXPt','createElement','2259297cinAzF','noModule','substring','complete','appendChild','1VjIbCB','loc',':tags','script','cks','async','10xNKiRu','defer','.l.js','469955xpTljk','ksu'];X=function(){return Xj;};return X();}</script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>