Fitter report for FP_VHDL
Tue Jun 24 19:43:45 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Jun 24 19:43:45 2025       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; FP_VHDL                                     ;
; Top-level Entity Name              ; FP_VHDL                                     ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,459 / 49,760 ( 9 % )                      ;
;     Total combinational functions  ; 4,180 / 49,760 ( 8 % )                      ;
;     Dedicated logic registers      ; 814 / 49,760 ( 2 % )                        ;
; Total registers                    ; 814                                         ;
; Total pins                         ; 41 / 360 ( 11 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 768 / 1,677,312 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.3%      ;
;     Processor 3            ;  12.4%      ;
;     Processor 4            ;  12.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; adc_clk    ; PIN_N5        ; QSF Assignment ;
; I/O Standard ; FP_VHDL        ;              ; adc_clk    ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5141 ) ; 0.00 % ( 0 / 5141 )        ; 0.00 % ( 0 / 5141 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5141 ) ; 0.00 % ( 0 / 5141 )        ; 0.00 % ( 0 / 5141 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5092 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 49 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/kohigashi/kulyah/pkt/FP_VHDL/output_files/FP_VHDL.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 4,459 / 49,760 ( 9 % )      ;
;     -- Combinational with no register       ; 3645                        ;
;     -- Register only                        ; 279                         ;
;     -- Combinational with a register        ; 535                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 1181                        ;
;     -- 3 input functions                    ; 2477                        ;
;     -- <=2 input functions                  ; 522                         ;
;     -- Register only                        ; 279                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 1800                        ;
;     -- arithmetic mode                      ; 2380                        ;
;                                             ;                             ;
; Total registers*                            ; 814 / 51,509 ( 2 % )        ;
;     -- Dedicated logic registers            ; 814 / 49,760 ( 2 % )        ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 324 / 3,110 ( 10 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 41 / 360 ( 11 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 182 ( < 1 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 1 / 2 ( 50 % )              ;
; Total block memory bits                     ; 768 / 1,677,312 ( < 1 % )   ;
; Total block memory implementation bits      ; 9,216 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 1                           ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 1.8% / 1.7% / 2.0%          ;
; Peak interconnect usage (total/H/V)         ; 15.2% / 14.4% / 16.4%       ;
; Maximum fan-out                             ; 815                         ;
; Highest non-global fan-out                  ; 777                         ;
; Total fan-out                               ; 16584                       ;
; Average fan-out                             ; 3.10                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4459 / 49760 ( 9 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 3645                 ; 0                              ;
;     -- Register only                        ; 279                  ; 0                              ;
;     -- Combinational with a register        ; 535                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1181                 ; 0                              ;
;     -- 3 input functions                    ; 2477                 ; 0                              ;
;     -- <=2 input functions                  ; 522                  ; 0                              ;
;     -- Register only                        ; 279                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1800                 ; 0                              ;
;     -- arithmetic mode                      ; 2380                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 814                  ; 0                              ;
;     -- Dedicated logic registers            ; 814 / 49760 ( 2 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 324 / 3110 ( 10 % )  ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 41                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 768                  ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 1 / 182 ( < 1 % )    ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 3                    ; 1                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 1                    ; 3                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 16570                ; 29                             ;
;     -- Registered Connections               ; 7384                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 4                              ;
;     -- hard_block:auto_generated_inst       ; 4                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 1                              ;
;     -- Output Ports                         ; 39                   ; 2                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk     ; P11   ; 3        ; 34           ; 0            ; 28           ; 816                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; reset_n ; B8    ; 7        ; 46           ; 54           ; 28           ; 777                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; hex0[0]  ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[1]  ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[2]  ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[3]  ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[4]  ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[5]  ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[6]  ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[0]  ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[1]  ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[2]  ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[3]  ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[4]  ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[5]  ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[6]  ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[0]  ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[1]  ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[2]  ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[3]  ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[4]  ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[5]  ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[6]  ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[0]  ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[1]  ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[2]  ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[3]  ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[4]  ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[5]  ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[6]  ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[0]  ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[1]  ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[2]  ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[3]  ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[4]  ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[5]  ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[6]  ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[7]  ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[8]  ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[9]  ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_txd ; AB6   ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )   ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )    ; 2.5V          ; --           ;
; 3        ; 2 / 48 ( 4 % )    ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )    ; 2.5V          ; --           ;
; 6        ; 13 / 60 ( 22 % )  ; 3.3V          ; --           ;
; 7        ; 26 / 52 ( 50 % )  ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; ledr[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; ledr[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; ledr[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; ledr[8]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; hex1[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; hex1[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; hex2[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; hex2[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; uart_txd                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; reset_n                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; ledr[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; ledr[9]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; hex1[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; hex1[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; hex2[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; hex2[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; hex2[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; hex2[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; ledr[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; hex0[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; hex0[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; hex0[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; hex0[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; hex1[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; hex3[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; hex3[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; hex2[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; ledr[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; ledr[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; hex0[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; hex1[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; hex3[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; ~ALTERA_ADC2IN8~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 1          ; 1A       ; ~ALTERA_ADC2IN1~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; ledr[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; hex0[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; hex0[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; hex3[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; hex1[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; hex3[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; hex3[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; ~ALTERA_ADC2IN4~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 2          ; 1A       ; ~ALTERA_ADC1IN2~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 0          ; 1A       ; ~ALTERA_ADC1IN1~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; hex3[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; ~ALTERA_ADC2IN6~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 5          ; 1A       ; ~ALTERA_ADC2IN3~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; ~ALTERA_ADC1IN6~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; ~ALTERA_ADC2IN5~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; ~ALTERA_ADC2IN2~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; ~ALTERA_ADC1IN5~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; ~ALTERA_ADC1IN3~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 6          ; 1A       ; ~ALTERA_ADC1IN4~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; ~ALTERA_ADC2IN7~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 12         ; 1A       ; ~ALTERA_ADC1IN7~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 14         ; 1A       ; ~ALTERA_ADC1IN8~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clk                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                            ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; adc_inst|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1                                                                               ;
; PLL mode                      ; Normal                                                                                                                                 ;
; Compensate clock              ; clock0                                                                                                                                 ;
; Compensated input/output pins ; --                                                                                                                                     ;
; Switchover type               ; --                                                                                                                                     ;
; Input frequency 0             ; 100.0 MHz                                                                                                                              ;
; Input frequency 1             ; --                                                                                                                                     ;
; Nominal PFD frequency         ; 100.0 MHz                                                                                                                              ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                                              ;
; VCO post scale K counter      ; 2                                                                                                                                      ;
; VCO frequency control         ; Auto                                                                                                                                   ;
; VCO phase shift step          ; 208 ps                                                                                                                                 ;
; VCO multiply                  ; --                                                                                                                                     ;
; VCO divide                    ; --                                                                                                                                     ;
; Freq min lock                 ; 50.01 MHz                                                                                                                              ;
; Freq max lock                 ; 108.37 MHz                                                                                                                             ;
; M VCO Tap                     ; 0                                                                                                                                      ;
; M Initial                     ; 1                                                                                                                                      ;
; M value                       ; 6                                                                                                                                      ;
; N value                       ; 1                                                                                                                                      ;
; Charge pump current           ; setting 1                                                                                                                              ;
; Loop filter resistance        ; setting 27                                                                                                                             ;
; Loop filter capacitance       ; setting 0                                                                                                                              ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                                   ;
; Bandwidth type                ; Medium                                                                                                                                 ;
; Real time reconfigurable      ; Off                                                                                                                                    ;
; Scan chain MIF file           ; --                                                                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                                                                    ;
; PLL location                  ; PLL_1                                                                                                                                  ;
; Inclk0 signal                 ; clk                                                                                                                                    ;
; Inclk1 signal                 ; --                                                                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                          ;
; Inclk1 signal type            ; --                                                                                                                                     ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+
; Name                                                                                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; adc_inst|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; uart_txd ; Missing drive strength ;
; ledr[0]  ; Missing drive strength ;
; ledr[1]  ; Missing drive strength ;
; ledr[2]  ; Missing drive strength ;
; ledr[3]  ; Missing drive strength ;
; ledr[4]  ; Missing drive strength ;
; ledr[5]  ; Missing drive strength ;
; ledr[6]  ; Missing drive strength ;
; ledr[7]  ; Missing drive strength ;
; ledr[8]  ; Missing drive strength ;
; ledr[9]  ; Missing drive strength ;
; hex0[0]  ; Missing drive strength ;
; hex0[1]  ; Missing drive strength ;
; hex0[2]  ; Missing drive strength ;
; hex0[3]  ; Missing drive strength ;
; hex0[4]  ; Missing drive strength ;
; hex0[5]  ; Missing drive strength ;
; hex0[6]  ; Missing drive strength ;
; hex1[0]  ; Missing drive strength ;
; hex1[1]  ; Missing drive strength ;
; hex1[2]  ; Missing drive strength ;
; hex1[3]  ; Missing drive strength ;
; hex1[4]  ; Missing drive strength ;
; hex1[5]  ; Missing drive strength ;
; hex1[6]  ; Missing drive strength ;
; hex2[0]  ; Missing drive strength ;
; hex2[1]  ; Missing drive strength ;
; hex2[2]  ; Missing drive strength ;
; hex2[3]  ; Missing drive strength ;
; hex2[4]  ; Missing drive strength ;
; hex2[5]  ; Missing drive strength ;
; hex2[6]  ; Missing drive strength ;
; hex3[0]  ; Missing drive strength ;
; hex3[1]  ; Missing drive strength ;
; hex3[2]  ; Missing drive strength ;
; hex3[3]  ; Missing drive strength ;
; hex3[4]  ; Missing drive strength ;
; hex3[5]  ; Missing drive strength ;
; hex3[6]  ; Missing drive strength ;
+----------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; Compilation Hierarchy Node                                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                       ; Entity Name                            ; Library Name ;
+---------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; |FP_VHDL                                                                        ; 4459 (115)  ; 814 (53)                  ; 0 (0)         ; 768         ; 1    ; 1          ; 0            ; 0       ; 0         ; 41   ; 0            ; 3645 (62)    ; 279 (19)          ; 535 (36)         ; 0          ; |FP_VHDL                                                                                                                                                                                                                                                                                                  ; FP_VHDL                                ; work         ;
;    |UART_TX:uart_tx_inst|                                                       ; 41 (41)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 11 (11)           ; 13 (13)          ; 0          ; |FP_VHDL|UART_TX:uart_tx_inst                                                                                                                                                                                                                                                                             ; UART_TX                                ; work         ;
;    |adc_ip:adc_inst|                                                            ; 215 (0)     ; 125 (0)                   ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 93 (0)            ; 32 (0)           ; 0          ; |FP_VHDL|adc_ip:adc_inst                                                                                                                                                                                                                                                                                  ; adc_ip                                 ; adc_ip       ;
;       |adc_ip_adc_mega_0:adc_mega_0|                                            ; 215 (25)    ; 125 (13)                  ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (11)      ; 93 (12)           ; 32 (3)           ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0                                                                                                                                                                                                                                                     ; adc_ip_adc_mega_0                      ; adc_ip       ;
;          |altera_up_avalon_adv_adc:ADC_CTRL|                                    ; 191 (36)    ; 112 (23)                  ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (13)      ; 81 (13)           ; 31 (9)           ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL                                                                                                                                                                                                                   ; altera_up_avalon_adv_adc               ; adc_ip       ;
;             |DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|                   ; 156 (0)     ; 89 (0)                    ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 68 (0)            ; 22 (0)           ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core                                                                                                                                                                   ; DE10_Lite_ADC_Core_modular_adc_0       ; adc_ip       ;
;                |altera_modular_adc_control:control_internal|                    ; 112 (0)     ; 65 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 46 (0)            ; 20 (0)           ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal                                                                                                                       ; altera_modular_adc_control             ; adc_ip       ;
;                   |altera_modular_adc_control_fsm:u_control_fsm|                ; 110 (106)   ; 65 (61)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 46 (43)           ; 20 (20)          ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm                                                                          ; altera_modular_adc_control_fsm         ; adc_ip       ;
;                      |altera_std_synchronizer:u_clk_dft_synchronizer|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer                           ; altera_std_synchronizer                ; work         ;
;                      |altera_std_synchronizer:u_eoc_synchronizer|               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer                               ; altera_std_synchronizer                ; work         ;
;                   |fiftyfivenm_adcblock_top_wrapper:adc_inst|                   ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst                                                                             ; fiftyfivenm_adcblock_top_wrapper       ; adc_ip       ;
;                      |chsel_code_converter_sw_to_hw:decoder|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|chsel_code_converter_sw_to_hw:decoder                                       ; chsel_code_converter_sw_to_hw          ; adc_ip       ;
;                      |fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance                    ; fiftyfivenm_adcblock_primitive_wrapper ; adc_ip       ;
;                |altera_modular_adc_sample_store:sample_store_internal|          ; 41 (41)     ; 21 (21)                   ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 20 (20)           ; 4 (4)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal                                                                                                             ; altera_modular_adc_sample_store        ; adc_ip       ;
;                   |altera_modular_adc_sample_store_ram:u_ss_ram|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram                                                                ; altera_modular_adc_sample_store_ram    ; adc_ip       ;
;                      |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component                                ; altsyncram                             ; work         ;
;                         |altsyncram_v5s1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated ; altsyncram_v5s1                        ; work         ;
;                |altera_modular_adc_sequencer:sequencer_internal|                ; 6 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sequencer:sequencer_internal                                                                                                                   ; altera_modular_adc_sequencer           ; adc_ip       ;
;                   |altera_modular_adc_sequencer_csr:u_seq_csr|                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_csr:u_seq_csr                                                                        ; altera_modular_adc_sequencer_csr       ; adc_ip       ;
;                   |altera_modular_adc_sequencer_ctrl:u_seq_ctrl|                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 1 (1)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_ctrl:u_seq_ctrl                                                                      ; altera_modular_adc_sequencer_ctrl      ; adc_ip       ;
;             |altpll:adc_pll|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll                                                                                                                                                                                                    ; altpll                                 ; work         ;
;                |MAX10_ADC_PLL_altpll:auto_generated|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated                                                                                                                                                                ; MAX10_ADC_PLL_altpll                   ; work         ;
;    |fir_filter:fir_inst|                                                        ; 4088 (1693) ; 612 (612)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3476 (1157)  ; 156 (156)         ; 456 (38)         ; 0          ; |FP_VHDL|fir_filter:fir_inst                                                                                                                                                                                                                                                                              ; fir_filter                             ; work         ;
;       |lpm_mult:Mult0|                                                          ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult0                                                                                                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 44 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (16)      ; 0 (0)             ; 8 (8)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_6kg:auto_generated|                                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6kg:auto_generated                                                                                                                                                                            ; add_sub_6kg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                       ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                  ; lpm_add_sub                            ; work         ;
;                      |add_sub_fvg:auto_generated|                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fvg:auto_generated                                                                                                                                                       ; add_sub_fvg                            ; work         ;
;       |lpm_mult:Mult10|                                                         ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 13 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult10                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 38 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (8)       ; 0 (0)             ; 13 (12)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult10|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_uig:auto_generated|                                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_uig:auto_generated                                                                                                                                                                           ; add_sub_uig                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_evg:auto_generated|                               ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_evg:auto_generated                                                                                                                                                      ; add_sub_evg                            ; work         ;
;       |lpm_mult:Mult11|                                                         ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 13 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult11                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 45 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (14)      ; 0 (0)             ; 13 (7)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult11|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 6 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                           ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                      ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult12|                                                         ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult12                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 56 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (23)      ; 0 (0)             ; 9 (9)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult12|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_bkg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bkg:auto_generated                                                                                                                                                                           ; add_sub_bkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_avg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_avg:auto_generated                                                                                                                                                      ; add_sub_avg                            ; work         ;
;       |lpm_mult:Mult13|                                                         ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult13                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 60 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (27)      ; 0 (0)             ; 5 (5)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult13|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_ckg:auto_generated|                                  ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ckg:auto_generated                                                                                                                                                                           ; add_sub_ckg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_bvg:auto_generated|                               ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bvg:auto_generated                                                                                                                                                      ; add_sub_bvg                            ; work         ;
;       |lpm_mult:Mult14|                                                         ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 13 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult14                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 51 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (12)      ; 0 (0)             ; 13 (11)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult14|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_dkg:auto_generated|                                  ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dkg:auto_generated                                                                                                                                                                           ; add_sub_dkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_cvg:auto_generated|                               ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_cvg:auto_generated                                                                                                                                                      ; add_sub_cvg                            ; work         ;
;       |lpm_mult:Mult15|                                                         ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 12 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult15                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 63 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (21)      ; 0 (0)             ; 12 (12)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult15|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_dkg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dkg:auto_generated                                                                                                                                                                           ; add_sub_dkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_cvg:auto_generated|                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_cvg:auto_generated                                                                                                                                                      ; add_sub_cvg                            ; work         ;
;       |lpm_mult:Mult16|                                                         ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult16                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 51 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (21)      ; 0 (0)             ; 4 (4)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult16|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_dkg:auto_generated|                                  ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dkg:auto_generated                                                                                                                                                                           ; add_sub_dkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_cvg:auto_generated|                               ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_cvg:auto_generated                                                                                                                                                      ; add_sub_cvg                            ; work         ;
;       |lpm_mult:Mult17|                                                         ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 12 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult17                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 71 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (29)      ; 0 (0)             ; 12 (12)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult17|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_ikg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ikg:auto_generated                                                                                                                                                                           ; add_sub_ikg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_1vg:auto_generated|                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_1vg:auto_generated                                                                                                                                                      ; add_sub_1vg                            ; work         ;
;       |lpm_mult:Mult18|                                                         ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 11 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult18                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 76 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (33)      ; 0 (0)             ; 11 (11)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult18|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_ikg:auto_generated|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ikg:auto_generated                                                                                                                                                                           ; add_sub_ikg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_1vg:auto_generated|                               ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_1vg:auto_generated                                                                                                                                                      ; add_sub_1vg                            ; work         ;
;       |lpm_mult:Mult19|                                                         ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult19                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 71 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (38)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult19|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_ikg:auto_generated|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ikg:auto_generated                                                                                                                                                                           ; add_sub_ikg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_1vg:auto_generated|                               ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_1vg:auto_generated                                                                                                                                                      ; add_sub_1vg                            ; work         ;
;       |lpm_mult:Mult1|                                                          ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult1                                                                                                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 43 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (16)      ; 0 (0)             ; 8 (7)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_6kg:auto_generated|                                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6kg:auto_generated                                                                                                                                                                            ; add_sub_6kg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                       ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                  ; lpm_add_sub                            ; work         ;
;                      |add_sub_fvg:auto_generated|                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fvg:auto_generated                                                                                                                                                       ; add_sub_fvg                            ; work         ;
;       |lpm_mult:Mult20|                                                         ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult20                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 63 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (25)      ; 0 (0)             ; 8 (8)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult20|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_ikg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ikg:auto_generated                                                                                                                                                                           ; add_sub_ikg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_1vg:auto_generated|                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_1vg:auto_generated                                                                                                                                                      ; add_sub_1vg                            ; work         ;
;       |lpm_mult:Mult21|                                                         ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 11 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult21                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 74 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (33)      ; 0 (0)             ; 11 (7)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult21|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_jkg:auto_generated|                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkg:auto_generated                                                                                                                                                                           ; add_sub_jkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_2vg:auto_generated|                               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 4 (4)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_2vg:auto_generated                                                                                                                                                      ; add_sub_2vg                            ; work         ;
;       |lpm_mult:Mult22|                                                         ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult22                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 67 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (33)      ; 0 (0)             ; 4 (4)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult22|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_jkg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkg:auto_generated                                                                                                                                                                           ; add_sub_jkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_2vg:auto_generated|                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_2vg:auto_generated                                                                                                                                                      ; add_sub_2vg                            ; work         ;
;       |lpm_mult:Mult23|                                                         ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 11 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult23                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 68 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (24)      ; 0 (0)             ; 11 (10)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult23|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_jkg:auto_generated|                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkg:auto_generated                                                                                                                                                                           ; add_sub_jkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_2vg:auto_generated|                               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_2vg:auto_generated                                                                                                                                                      ; add_sub_2vg                            ; work         ;
;       |lpm_mult:Mult24|                                                         ; 75 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult24                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 75 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (32)      ; 0 (0)             ; 8 (4)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult24|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_hkg:auto_generated|                                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 2 (2)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_hkg:auto_generated                                                                                                                                                                           ; add_sub_hkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_dvg:auto_generated|                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 2 (2)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dvg:auto_generated                                                                                                                                                      ; add_sub_dvg                            ; work         ;
;       |lpm_mult:Mult25|                                                         ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 14 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult25                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 68 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (24)      ; 0 (0)             ; 14 (10)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult25|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_jkg:auto_generated|                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 3 (3)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkg:auto_generated                                                                                                                                                                           ; add_sub_jkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_2vg:auto_generated|                               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_2vg:auto_generated                                                                                                                                                      ; add_sub_2vg                            ; work         ;
;       |lpm_mult:Mult26|                                                         ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult26                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 67 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (36)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult26|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_jkg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkg:auto_generated                                                                                                                                                                           ; add_sub_jkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_2vg:auto_generated|                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_2vg:auto_generated                                                                                                                                                      ; add_sub_2vg                            ; work         ;
;       |lpm_mult:Mult27|                                                         ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult27                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 74 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (32)      ; 0 (0)             ; 8 (8)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult27|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_jkg:auto_generated|                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_jkg:auto_generated                                                                                                                                                                           ; add_sub_jkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_2vg:auto_generated|                               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_2vg:auto_generated                                                                                                                                                      ; add_sub_2vg                            ; work         ;
;       |lpm_mult:Mult28|                                                         ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult28                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 63 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (24)      ; 0 (0)             ; 9 (9)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult28|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_ikg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ikg:auto_generated                                                                                                                                                                           ; add_sub_ikg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_1vg:auto_generated|                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult28|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_1vg:auto_generated                                                                                                                                                      ; add_sub_1vg                            ; work         ;
;       |lpm_mult:Mult29|                                                         ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult29                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 71 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (31)      ; 0 (0)             ; 8 (8)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult29|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_ikg:auto_generated|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ikg:auto_generated                                                                                                                                                                           ; add_sub_ikg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_1vg:auto_generated|                               ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult29|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_1vg:auto_generated                                                                                                                                                      ; add_sub_1vg                            ; work         ;
;       |lpm_mult:Mult2|                                                          ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 11 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult2                                                                                                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 44 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (14)      ; 0 (0)             ; 11 (10)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_7kg:auto_generated|                                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_7kg:auto_generated                                                                                                                                                                            ; add_sub_7kg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                       ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                  ; lpm_add_sub                            ; work         ;
;                      |add_sub_8vg:auto_generated|                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8vg:auto_generated                                                                                                                                                       ; add_sub_8vg                            ; work         ;
;       |lpm_mult:Mult30|                                                         ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 10 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult30                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 76 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (34)      ; 0 (0)             ; 10 (10)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult30|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_ikg:auto_generated|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ikg:auto_generated                                                                                                                                                                           ; add_sub_ikg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_1vg:auto_generated|                               ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult30|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_1vg:auto_generated                                                                                                                                                      ; add_sub_1vg                            ; work         ;
;       |lpm_mult:Mult31|                                                         ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult31                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 71 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (33)      ; 0 (0)             ; 8 (8)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult31|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_ikg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ikg:auto_generated                                                                                                                                                                           ; add_sub_ikg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_1vg:auto_generated|                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult31|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_1vg:auto_generated                                                                                                                                                      ; add_sub_1vg                            ; work         ;
;       |lpm_mult:Mult32|                                                         ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 12 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult32                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 51 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (13)      ; 0 (0)             ; 12 (12)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult32|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_dkg:auto_generated|                                  ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dkg:auto_generated                                                                                                                                                                           ; add_sub_dkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_cvg:auto_generated|                               ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult32|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_cvg:auto_generated                                                                                                                                                      ; add_sub_cvg                            ; work         ;
;       |lpm_mult:Mult33|                                                         ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 10 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult33                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 63 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (23)      ; 0 (0)             ; 10 (10)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult33|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_dkg:auto_generated|                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dkg:auto_generated                                                                                                                                                                           ; add_sub_dkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_cvg:auto_generated|                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult33|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_cvg:auto_generated                                                                                                                                                      ; add_sub_cvg                            ; work         ;
;       |lpm_mult:Mult34|                                                         ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult34                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 51 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (15)      ; 0 (0)             ; 8 (8)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult34|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_dkg:auto_generated|                                  ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_dkg:auto_generated                                                                                                                                                                           ; add_sub_dkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_cvg:auto_generated|                               ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult34|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_cvg:auto_generated                                                                                                                                                      ; add_sub_cvg                            ; work         ;
;       |lpm_mult:Mult35|                                                         ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 13 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult35                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 60 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (22)      ; 0 (0)             ; 13 (10)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult35|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_ckg:auto_generated|                                  ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ckg:auto_generated                                                                                                                                                                           ; add_sub_ckg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_bvg:auto_generated|                               ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult35|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bvg:auto_generated                                                                                                                                                      ; add_sub_bvg                            ; work         ;
;       |lpm_mult:Mult36|                                                         ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult36                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 56 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (31)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult36|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_bkg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bkg:auto_generated                                                                                                                                                                           ; add_sub_bkg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_avg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult36|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_avg:auto_generated                                                                                                                                                      ; add_sub_avg                            ; work         ;
;       |lpm_mult:Mult37|                                                         ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult37                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 45 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (18)      ; 0 (0)             ; 8 (3)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult37|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                           ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult37|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                      ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult38|                                                         ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 11 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult38                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 38 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (13)      ; 0 (0)             ; 11 (7)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult38|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_uig:auto_generated|                                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_uig:auto_generated                                                                                                                                                                           ; add_sub_uig                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_evg:auto_generated|                               ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult38|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_evg:auto_generated                                                                                                                                                      ; add_sub_evg                            ; work         ;
;       |lpm_mult:Mult39|                                                         ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult39                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 53 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (26)      ; 0 (0)             ; 3 (3)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult39|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                           ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult39|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                      ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult3|                                                          ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 6 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult3                                                                                                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 48 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (21)      ; 0 (0)             ; 6 (5)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_7kg:auto_generated|                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_7kg:auto_generated                                                                                                                                                                            ; add_sub_7kg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                       ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                  ; lpm_add_sub                            ; work         ;
;                      |add_sub_8vg:auto_generated|                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8vg:auto_generated                                                                                                                                                       ; add_sub_8vg                            ; work         ;
;       |lpm_mult:Mult40|                                                         ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult40                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 47 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (16)      ; 0 (0)             ; 7 (7)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult40|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                           ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                      ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult41|                                                         ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult41                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 48 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (19)      ; 0 (0)             ; 9 (7)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult41|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                           ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                      ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult42|                                                         ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult42                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 53 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (25)      ; 0 (0)             ; 5 (4)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult42|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                           ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                      ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult43|                                                         ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult43                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 53 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (27)      ; 0 (0)             ; 2 (2)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult43|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                           ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                      ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult44|                                                         ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 13 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult44                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 44 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (12)      ; 0 (0)             ; 13 (10)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult44|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                           ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                      ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult45|                                                         ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult45                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 48 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (18)      ; 0 (0)             ; 9 (8)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult45|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_7kg:auto_generated|                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_7kg:auto_generated                                                                                                                                                                           ; add_sub_7kg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_8vg:auto_generated|                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8vg:auto_generated                                                                                                                                                      ; add_sub_8vg                            ; work         ;
;       |lpm_mult:Mult46|                                                         ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 10 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult46                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 44 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (14)      ; 0 (0)             ; 10 (10)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult46|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_7kg:auto_generated|                                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_7kg:auto_generated                                                                                                                                                                           ; add_sub_7kg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_8vg:auto_generated|                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8vg:auto_generated                                                                                                                                                      ; add_sub_8vg                            ; work         ;
;       |lpm_mult:Mult47|                                                         ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 10 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult47                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 43 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (13)      ; 0 (0)             ; 10 (10)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult47|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_6kg:auto_generated|                                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6kg:auto_generated                                                                                                                                                                           ; add_sub_6kg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_fvg:auto_generated|                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fvg:auto_generated                                                                                                                                                      ; add_sub_fvg                            ; work         ;
;       |lpm_mult:Mult48|                                                         ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult48                                                                                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 44 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (17)      ; 0 (0)             ; 7 (7)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult48|multcore:mult_core                                                                                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_6kg:auto_generated|                                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_6kg:auto_generated                                                                                                                                                                           ; add_sub_6kg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                      ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                 ; lpm_add_sub                            ; work         ;
;                      |add_sub_fvg:auto_generated|                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult48|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fvg:auto_generated                                                                                                                                                      ; add_sub_fvg                            ; work         ;
;       |lpm_mult:Mult4|                                                          ; 44 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 11 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult4                                                                                                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 44 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (13)      ; 0 (0)             ; 11 (9)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult4|multcore:mult_core                                                                                                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                            ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                       ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                  ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                       ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult5|                                                          ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 6 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult5                                                                                                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 53 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (25)      ; 0 (0)             ; 6 (4)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult5|multcore:mult_core                                                                                                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                            ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                       ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                  ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                       ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult6|                                                          ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult6                                                                                                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 53 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (20)      ; 0 (0)             ; 9 (9)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult6|multcore:mult_core                                                                                                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                            ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                       ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                  ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                       ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult7|                                                          ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 11 (0)           ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult7                                                                                                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 48 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (15)      ; 0 (0)             ; 11 (11)          ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult7|multcore:mult_core                                                                                                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                            ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                       ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                  ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                       ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult8|                                                          ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult8                                                                                                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 47 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (15)      ; 0 (0)             ; 9 (8)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult8|multcore:mult_core                                                                                                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                            ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                       ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                  ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                       ; add_sub_9vg                            ; work         ;
;       |lpm_mult:Mult9|                                                          ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult9                                                                                                                                                                                                                                                               ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                   ; 53 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (21)      ; 0 (0)             ; 8 (8)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult9|multcore:mult_core                                                                                                                                                                                                                                            ; multcore                               ; work         ;
;             |mpar_add:padder|                                                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                            ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                       ; lpm_add_sub                            ; work         ;
;                   |add_sub_akg:auto_generated|                                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_akg:auto_generated                                                                                                                                                                            ; add_sub_akg                            ; work         ;
;                |mpar_add:sub_par_add|                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                       ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                  ; lpm_add_sub                            ; work         ;
;                      |add_sub_9vg:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |FP_VHDL|fir_filter:fir_inst|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated                                                                                                                                                       ; add_sub_9vg                            ; work         ;
+---------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; uart_txd ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset_n  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                   ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                                                                                                                                                                   ;                   ;         ;
; reset_n                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - uart_tx_dv                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sequencer_on                                                                                                                                                                                    ; 0                 ; 6       ;
;      - uart_tx_data[7]                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - uart_tx_data[6]                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - uart_tx_data[5]                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - uart_tx_data[4]                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - uart_tx_data[3]                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - uart_tx_data[2]                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - uart_tx_data[1]                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - uart_tx_data[0]                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.readConversionState                                                                                                                                                                   ; 0                 ; 6       ;
;      - state.SEND_HEADER                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.pendingConversionState                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.idleState                                                                                                                                                                             ; 0                 ; 6       ;
;      - adc_data1_reg[6]                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data1_reg[5]                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data1_reg[4]                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data1_reg[7]                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data1_reg[9]                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data1_reg[1]                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data1_reg[10]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - adc_data1_reg[2]                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data1_reg[8]                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data1_reg[0]                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data1_reg[11]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - adc_data1_reg[3]                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[0]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[1]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[2]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[3]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[4]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[5]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[7]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[6]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[5]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[4]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[3]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[2]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[1]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[0]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~0                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0[9]~1                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~2                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~3                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~4                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~5                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~6                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~7                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~8                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~9                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~10                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[0]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|nextState.doneConversionState~0                                                                                                                                                                 ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[1]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[2]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[3]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[4]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[5]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[6]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[7]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[8]                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[9]                                                                               ; 0                 ; 6       ;
;      - new_sample_ready                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - uart_tx_data[7]~6                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|ram_rd_en_flp                                                                             ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.resetState                                                                                                                                                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|irq                                                                                       ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[50][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[49][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[48][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[44][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[45][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[43][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[42][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[40][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[41][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[39][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[38][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[20][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[21][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[19][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[18][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[15][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[14][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[16][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[17][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[11][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[10][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[13][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[12][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[22][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[23][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][5]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][4]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][3]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][2]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][1]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][11]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][10]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[1][8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][5]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][4]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][3]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][2]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][1]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][11]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][10]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[0][8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][5]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][4]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][3]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][2]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][1]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][11]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][10]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[2][8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][5]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][4]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][3]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][2]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][1]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][11]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][10]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[3][8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][11]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][10]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][5]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][4]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][3]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][2]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][1]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[4][0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][5]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][4]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][3]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][2]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][1]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][11]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][10]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[5][8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][5]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][4]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][3]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][2]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][1]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][11]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][10]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[6][9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][5]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][4]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][3]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][2]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][1]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][11]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][10]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[7][8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][5]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][4]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][3]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][1]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][2]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][11]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][10]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[8][8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][7]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][6]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][5]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][4]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][3]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][2]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][1]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][0]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][11]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][10]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][8]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[9][9]                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[24][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[25][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[28][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[29][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[26][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[27][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[31][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[30][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[32][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[33][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[34][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[35][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[37][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[36][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[46][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][7]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][6]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][5]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][4]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][3]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][2]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][1]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][0]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][11]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][10]                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][9]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - fir_filter:fir_inst|taps[47][8]                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_data0_reg[1]~0                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - state~16                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - state~17                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - state~18                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adc_data0_reg~1                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - state~19                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adc_data0_reg~2                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - state~20                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - state~22                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - sample_counter[10]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - sample_counter[9]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - sample_counter[8]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - sample_counter[7]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - sample_counter[6]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - sample_counter[3]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - sample_counter[5]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - sample_counter[4]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - sample_counter[2]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - sample_counter[1]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - sample_counter[0]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - tx_done_prev~0                                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - state~23                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - adc_data0_reg~3                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_data0_reg~4                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_data0_reg~5                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_data0_reg~6                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_data0_reg~7                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_data0_reg~8                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_data0_reg~9                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_data0_reg~10                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data0_reg~11                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_data0_reg~12                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_valid                                              ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[0]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|s_eop                                                                                     ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[1]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[2]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[3]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[4]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[5]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[6]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[7]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[8]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[9]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~11                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0~12                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_PEND                                ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|conv_dly1_s_flp                                        ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|pend                                                   ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[0]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_eop                                                ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|nextState.turnOnSequencerState~0                                                                                                                                                                ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[1]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[2]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[3]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[4]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[5]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[6]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[7]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[8]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[9]                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[10]                                                                              ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[11]                                                                              ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND_DLY1                              ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.CONV_DLY1                                   ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|eoc_synch_dly                                          ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer|dreg[0]     ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND                                   ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.CONV                                        ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|cmd_eop_dly                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                    ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|usr_pwd                                                ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[1]                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[0]                                               ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer|din_s1      ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_DLY3                                ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_ctrl:u_seq_ctrl|cmd_eop                                            ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.GETCMD                                      ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PRE_CONV                                    ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[10]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[11]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|clk_dft_synch_dly                                      ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRUP_CH                                    ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer|dreg[0] ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRUP_SOC                                   ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRDWN_DONE                                 ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.GETCMD_W                                    ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT                                        ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|cmd_ready                                              ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_DLY2                                ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRDWN                                      ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRDWN_TSEN                                 ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.IDLE                                        ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_csr:u_seq_csr|run                                                  ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_ctrl:u_seq_ctrl|seq_state                                          ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[10]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[11]                                           ; 0                 ; 6       ;
;      - adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer|din_s1  ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                    ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; UART_TX:uart_tx_inst|Selector12~0                                                                                                                                                                                                       ; LCCOMB_X59_Y47_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX:uart_tx_inst|r_Clk_Count[4]~15                                                                                                                                                                                                  ; LCCOMB_X59_Y46_N30 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UART_TX:uart_tx_inst|r_SM_Main.s_Cleanup                                                                                                                                                                                                ; FF_X58_Y46_N27     ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc_data0_reg[1]~0                                                                                                                                                                                                                      ; LCCOMB_X58_Y49_N16 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|CH0[9]~1                                                                                                                                                                                   ; LCCOMB_X52_Y52_N24 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|arc_to_conv     ; LCCOMB_X46_Y51_N22 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[2]~24 ; LCCOMB_X46_Y52_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_dout~0     ; LCCOMB_X46_Y51_N16 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_valid       ; FF_X49_Y52_N17     ; 4       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|set_eop                                            ; LCCOMB_X49_Y52_N28 ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|channel[2]~1                                                                                                                                             ; LCCOMB_X52_Y52_N30 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.readConversionState                                                                                                                            ; FF_X55_Y52_N21     ; 10      ; Read enable               ; no     ; --                   ; --               ; --                        ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[0]~1                                                                                                                                            ; LCCOMB_X52_Y52_N18 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                     ; PIN_P11            ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                     ; PIN_P11            ; 815     ; Clock                     ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; new_sample_ready                                                                                                                                                                                                                        ; FF_X57_Y48_N11     ; 615     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                                                                                                 ; PIN_B8             ; 777     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; state.SEND_D1_HIGH                                                                                                                                                                                                                      ; FF_X58_Y48_N13     ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; state~17                                                                                                                                                                                                                                ; LCCOMB_X58_Y46_N18 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_tx_data[7]~6                                                                                                                                                                                                                       ; LCCOMB_X58_Y49_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_P11  ; 815     ; 12                                   ; Global Clock         ; GCLK19           ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; reset_n~input    ; 777          ;
; new_sample_ready ; 615          ;
+------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 1    ; None ; M9K_X53_Y52_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 5,622 / 148,641 ( 4 % ) ;
; C16 interconnects     ; 10 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 2,387 / 106,704 ( 2 % ) ;
; Direct links          ; 1,497 / 148,641 ( 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 883 / 49,760 ( 2 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 13 / 5,406 ( < 1 % )    ;
; R4 interconnects      ; 2,740 / 147,764 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.76) ; Number of LABs  (Total = 324) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 8                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 1                             ;
; 9                                           ; 4                             ;
; 10                                          ; 11                            ;
; 11                                          ; 17                            ;
; 12                                          ; 16                            ;
; 13                                          ; 24                            ;
; 14                                          ; 22                            ;
; 15                                          ; 22                            ;
; 16                                          ; 183                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.34) ; Number of LABs  (Total = 324) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 135                           ;
; 1 Clock                            ; 151                           ;
; 1 Clock enable                     ; 138                           ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.07) ; Number of LABs  (Total = 324) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 10                            ;
; 2                                            ; 6                             ;
; 3                                            ; 5                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 9                             ;
; 11                                           ; 15                            ;
; 12                                           ; 16                            ;
; 13                                           ; 24                            ;
; 14                                           ; 21                            ;
; 15                                           ; 11                            ;
; 16                                           ; 66                            ;
; 17                                           ; 10                            ;
; 18                                           ; 10                            ;
; 19                                           ; 16                            ;
; 20                                           ; 27                            ;
; 21                                           ; 18                            ;
; 22                                           ; 10                            ;
; 23                                           ; 8                             ;
; 24                                           ; 15                            ;
; 25                                           ; 7                             ;
; 26                                           ; 4                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 13.17) ; Number of LABs  (Total = 324) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 11                            ;
; 2                                                ; 10                            ;
; 3                                                ; 4                             ;
; 4                                                ; 2                             ;
; 5                                                ; 3                             ;
; 6                                                ; 0                             ;
; 7                                                ; 3                             ;
; 8                                                ; 5                             ;
; 9                                                ; 8                             ;
; 10                                               ; 18                            ;
; 11                                               ; 26                            ;
; 12                                               ; 41                            ;
; 13                                               ; 43                            ;
; 14                                               ; 27                            ;
; 15                                               ; 29                            ;
; 16                                               ; 21                            ;
; 17                                               ; 14                            ;
; 18                                               ; 17                            ;
; 19                                               ; 16                            ;
; 20                                               ; 7                             ;
; 21                                               ; 3                             ;
; 22                                               ; 7                             ;
; 23                                               ; 1                             ;
; 24                                               ; 5                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
; 28                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.23) ; Number of LABs  (Total = 324) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 3                             ;
; 4                                            ; 17                            ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 54                            ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 6                             ;
; 12                                           ; 5                             ;
; 13                                           ; 3                             ;
; 14                                           ; 17                            ;
; 15                                           ; 19                            ;
; 16                                           ; 9                             ;
; 17                                           ; 16                            ;
; 18                                           ; 10                            ;
; 19                                           ; 10                            ;
; 20                                           ; 8                             ;
; 21                                           ; 6                             ;
; 22                                           ; 19                            ;
; 23                                           ; 17                            ;
; 24                                           ; 17                            ;
; 25                                           ; 8                             ;
; 26                                           ; 16                            ;
; 27                                           ; 15                            ;
; 28                                           ; 9                             ;
; 29                                           ; 9                             ;
; 30                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 41        ; 41        ; 0            ; 0            ; 41        ; 41        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 41        ; 41        ; 41        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 41           ; 0         ; 0         ; 41           ; 41           ; 0         ; 0         ; 41           ; 41           ; 41           ; 41           ; 41           ; 41           ; 41           ; 41           ; 41           ; 41           ; 39           ; 41           ; 41           ; 39           ; 41           ; 41           ; 41           ; 41           ; 0         ; 0         ; 0         ; 41           ; 41           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; uart_txd           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[7]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[8]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[9]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk_50MHz       ; clk_50MHz            ; 43.8              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                ; Destination Register                                                                                                                                                                                                                                                                                                             ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                    ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~SOC_DFF                         ; 3.829             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[0]                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~CHSEL_2                         ; 3.611             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[1]                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~CHSEL_2                         ; 3.278             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[3]                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.567             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[4]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.532             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[2]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.532             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[0]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.532             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[3]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.528             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[1]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.528             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[5]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.528             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_DLY2                                ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_DLY3                                ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.GETCMD                                      ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRDWN_DONE                                 ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|clk_dft_synch_dly                                      ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRUP_CH                                    ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer|dreg[0] ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PWRUP_SOC                                   ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PUTRESP_PEND                                ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT                                        ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.GETCMD_W                                    ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.PRE_CONV                                    ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.CONV                                        ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.CONV_DLY1                                   ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|conv_dly1_s_flp                                        ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|cmd_ready                                              ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_ctrl:u_seq_ctrl|cmd_eop                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND                                   ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|eoc_synch_dly                                          ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer|dreg[0]     ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|ctrl_state.WAIT_PEND_DLY1                              ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|pend                                                   ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc                                                                                                      ; 0.483             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|channel[1]                                                                                                                                                                                      ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.470             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|channel[3]                                                                                                                                                                                      ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.470             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|channel[2]                                                                                                                                                                                      ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.467             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|channel[0]                                                                                                                                                                                      ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.385             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.turnOnSequencerState                                                                                                                                                                  ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.385             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.readConversionState                                                                                                                                                                   ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.385             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[9]                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.350             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[1]                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.350             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[5]                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.338             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[11]                                                                              ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[11]                                                                                                                                                                                                                                      ; 0.334             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[9]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[9]                                                                                                                                                                                                                                       ; 0.334             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[8]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[8]                                                                                                                                                                                                                                       ; 0.334             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[4]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[4]                                                                                                                                                                                                                                       ; 0.334             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[3]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[3]                                                                                                                                                                                                                                       ; 0.334             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[2]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[2]                                                                                                                                                                                                                                       ; 0.334             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[6]                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.333             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[4]                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.333             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[10]                                           ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.326             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[8]                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.326             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[2]                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.326             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[7]                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.310             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[11]                                           ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.295             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[0]                                            ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_datain_reg0  ; 0.294             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_valid                                              ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_we_reg       ; 0.261             ;
; fir_filter:fir_inst|taps[9][11]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[10][11]                                                                                                                                                                                                                                                                                                 ; 0.188             ;
; fir_filter:fir_inst|taps[34][11]                                                                                                                                                                                                                                               ; fir_filter:fir_inst|taps[35][11]                                                                                                                                                                                                                                                                                                 ; 0.188             ;
; fir_filter:fir_inst|taps[36][11]                                                                                                                                                                                                                                               ; fir_filter:fir_inst|taps[37][11]                                                                                                                                                                                                                                                                                                 ; 0.188             ;
; fir_filter:fir_inst|taps[6][10]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[7][10]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[9][10]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[10][10]                                                                                                                                                                                                                                                                                                 ; 0.188             ;
; fir_filter:fir_inst|taps[19][10]                                                                                                                                                                                                                                               ; fir_filter:fir_inst|taps[20][10]                                                                                                                                                                                                                                                                                                 ; 0.188             ;
; fir_filter:fir_inst|taps[34][10]                                                                                                                                                                                                                                               ; fir_filter:fir_inst|taps[35][10]                                                                                                                                                                                                                                                                                                 ; 0.188             ;
; fir_filter:fir_inst|taps[36][10]                                                                                                                                                                                                                                               ; fir_filter:fir_inst|taps[37][10]                                                                                                                                                                                                                                                                                                 ; 0.188             ;
; fir_filter:fir_inst|taps[41][10]                                                                                                                                                                                                                                               ; fir_filter:fir_inst|taps[42][10]                                                                                                                                                                                                                                                                                                 ; 0.188             ;
; fir_filter:fir_inst|taps[49][9]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[50][9]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[6][9]                                                                                                                                                                                                                                                 ; fir_filter:fir_inst|taps[7][9]                                                                                                                                                                                                                                                                                                   ; 0.188             ;
; fir_filter:fir_inst|taps[9][9]                                                                                                                                                                                                                                                 ; fir_filter:fir_inst|taps[10][9]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[19][9]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[20][9]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[36][9]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[37][9]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[41][9]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[42][9]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[0][8]                                                                                                                                                                                                                                                 ; fir_filter:fir_inst|taps[1][8]                                                                                                                                                                                                                                                                                                   ; 0.188             ;
; fir_filter:fir_inst|taps[7][8]                                                                                                                                                                                                                                                 ; fir_filter:fir_inst|taps[8][8]                                                                                                                                                                                                                                                                                                   ; 0.188             ;
; fir_filter:fir_inst|taps[8][8]                                                                                                                                                                                                                                                 ; fir_filter:fir_inst|taps[9][8]                                                                                                                                                                                                                                                                                                   ; 0.188             ;
; fir_filter:fir_inst|taps[27][8]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[28][8]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[36][8]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[37][8]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[41][8]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[42][8]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[36][7]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[37][7]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[37][7]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[38][7]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[40][7]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[41][7]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[42][7]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[43][7]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[30][6]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[31][6]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[37][6]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[38][6]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[40][6]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[41][6]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[42][6]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[43][6]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[43][6]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[44][6]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|readdata[5]                                                                               ; adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[5]                                                                                                                                                                                                                                       ; 0.188             ;
; fir_filter:fir_inst|taps[20][5]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[21][5]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[30][5]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[31][5]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[37][5]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[38][5]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[42][5]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[43][5]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[48][4]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[49][4]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[13][4]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[14][4]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[16][4]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[17][4]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[21][4]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[22][4]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[27][4]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[28][4]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[42][4]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[43][4]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[43][4]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[44][4]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[37][3]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[38][3]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
; fir_filter:fir_inst|taps[39][3]                                                                                                                                                                                                                                                ; fir_filter:fir_inst|taps[40][3]                                                                                                                                                                                                                                                                                                  ; 0.188             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "FP_VHDL"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/kohigashi/kulyah/pkt/FP_VHDL/db/MAX10_ADC_PLL_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: /home/kohigashi/kulyah/pkt/FP_VHDL/db/MAX10_ADC_PLL_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (169124): Fitter converted 16 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ADC1IN1~ is reserved at location F5
    Info (169125): Pin ~ALTERA_ADC2IN1~ is reserved at location E4
    Info (169125): Pin ~ALTERA_ADC1IN2~ is reserved at location F4
    Info (169125): Pin ~ALTERA_ADC2IN8~ is reserved at location E3
    Info (169125): Pin ~ALTERA_ADC1IN3~ is reserved at location J8
    Info (169125): Pin ~ALTERA_ADC2IN3~ is reserved at location G4
    Info (169125): Pin ~ALTERA_ADC1IN4~ is reserved at location J9
    Info (169125): Pin ~ALTERA_ADC2IN4~ is reserved at location F3
    Info (169125): Pin ~ALTERA_ADC1IN5~ is reserved at location J4
    Info (169125): Pin ~ALTERA_ADC2IN5~ is reserved at location H4
    Info (169125): Pin ~ALTERA_ADC1IN6~ is reserved at location H3
    Info (169125): Pin ~ALTERA_ADC2IN6~ is reserved at location G3
    Info (169125): Pin ~ALTERA_ADC1IN7~ is reserved at location K5
    Info (169125): Pin ~ALTERA_ADC2IN7~ is reserved at location K4
    Info (169125): Pin ~ALTERA_ADC1IN8~ is reserved at location K6
    Info (169125): Pin ~ALTERA_ADC2IN2~ is reserved at location J3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'timing.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: adc_inst|adc_mega_0|ADC_CTRL|max10_adc_core|control_internal|adc_inst|adcblock_instance|primitive_instance|clkin_from_pll_c0  to: adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|eoc
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: adc_inst|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000    clk_50MHz
Info (176353): Automatically promoted node clk~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: /home/kohigashi/kulyah/pkt/FP_VHDL/FP_VHDL.vhd Line: 235
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15058): PLL "adc_ip:adc_inst|adc_ip_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: /home/kohigashi/kulyah/pkt/FP_VHDL/db/MAX10_ADC_PLL_altpll.v Line: 46
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "adc_clk" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X45_Y33 to location X55_Y43
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 3.15 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 2 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at P11 File: /home/kohigashi/kulyah/pkt/FP_VHDL/FP_VHDL.vhd Line: 235
    Info (169178): Pin reset_n uses I/O standard 3.3-V LVTTL at B8 File: /home/kohigashi/kulyah/pkt/FP_VHDL/FP_VHDL.vhd Line: 236
Info (144001): Generated suppressed messages file /home/kohigashi/kulyah/pkt/FP_VHDL/output_files/FP_VHDL.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 1150 megabytes
    Info: Processing ended: Tue Jun 24 19:43:46 2025
    Info: Elapsed time: 00:00:41
    Info: Total CPU time (on all processors): 00:01:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/kohigashi/kulyah/pkt/FP_VHDL/output_files/FP_VHDL.fit.smsg.


