Fitter report for tetris
Wed Dec 25 16:43:15 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 25 16:43:15 2024      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; tetris                                     ;
; Top-level Entity Name              ; tetris                                     ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C10E144C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,232 / 10,320 ( 12 % )                    ;
;     Total combinational functions  ; 1,187 / 10,320 ( 12 % )                    ;
;     Dedicated logic registers      ; 319 / 10,320 ( 3 % )                       ;
; Total registers                    ; 319                                        ;
; Total pins                         ; 49 / 95 ( 52 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C10E144C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 3.56        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  33.3%      ;
;     Processors 5-8         ;  22.2%      ;
;     Processors 9-14        ;  11.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; DATA_R[0]  ; Incomplete set of assignments ;
; DATA_R[1]  ; Incomplete set of assignments ;
; DATA_R[2]  ; Incomplete set of assignments ;
; DATA_R[3]  ; Incomplete set of assignments ;
; DATA_R[4]  ; Incomplete set of assignments ;
; DATA_R[5]  ; Incomplete set of assignments ;
; DATA_R[6]  ; Incomplete set of assignments ;
; DATA_R[7]  ; Incomplete set of assignments ;
; DATA_G[0]  ; Incomplete set of assignments ;
; DATA_G[1]  ; Incomplete set of assignments ;
; DATA_G[2]  ; Incomplete set of assignments ;
; DATA_G[3]  ; Incomplete set of assignments ;
; DATA_G[4]  ; Incomplete set of assignments ;
; DATA_G[5]  ; Incomplete set of assignments ;
; DATA_G[6]  ; Incomplete set of assignments ;
; DATA_G[7]  ; Incomplete set of assignments ;
; DATA_B[0]  ; Incomplete set of assignments ;
; DATA_B[1]  ; Incomplete set of assignments ;
; DATA_B[2]  ; Incomplete set of assignments ;
; DATA_B[3]  ; Incomplete set of assignments ;
; DATA_B[4]  ; Incomplete set of assignments ;
; DATA_B[5]  ; Incomplete set of assignments ;
; DATA_B[6]  ; Incomplete set of assignments ;
; DATA_B[7]  ; Incomplete set of assignments ;
; COMM[0]    ; Incomplete set of assignments ;
; COMM[1]    ; Incomplete set of assignments ;
; COMM[2]    ; Incomplete set of assignments ;
; COMM[3]    ; Incomplete set of assignments ;
; disp[0]    ; Incomplete set of assignments ;
; disp[1]    ; Incomplete set of assignments ;
; disp[2]    ; Incomplete set of assignments ;
; disp[3]    ; Incomplete set of assignments ;
; disp[4]    ; Incomplete set of assignments ;
; disp[5]    ; Incomplete set of assignments ;
; disp[6]    ; Incomplete set of assignments ;
; sel[0]     ; Incomplete set of assignments ;
; sel[1]     ; Incomplete set of assignments ;
; sel[2]     ; Incomplete set of assignments ;
; sel[3]     ; Incomplete set of assignments ;
; CLR        ; Incomplete set of assignments ;
; SW         ; Incomplete set of assignments ;
; CLK        ; Incomplete set of assignments ;
; accumulate ; Incomplete set of assignments ;
; skip       ; Incomplete set of assignments ;
; left       ; Incomplete set of assignments ;
; rotating   ; Incomplete set of assignments ;
; down       ; Incomplete set of assignments ;
; right      ; Incomplete set of assignments ;
; loop       ; Incomplete set of assignments ;
+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1617 ) ; 0.00 % ( 0 / 1617 )        ; 0.00 % ( 0 / 1617 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1617 ) ; 0.00 % ( 0 / 1617 )        ; 0.00 % ( 0 / 1617 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1607 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/logic2024/tetris/output_files/tetris.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,232 / 10,320 ( 12 % ) ;
;     -- Combinational with no register       ; 913                     ;
;     -- Register only                        ; 45                      ;
;     -- Combinational with a register        ; 274                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 648                     ;
;     -- 3 input functions                    ; 293                     ;
;     -- <=2 input functions                  ; 246                     ;
;     -- Register only                        ; 45                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 993                     ;
;     -- arithmetic mode                      ; 194                     ;
;                                             ;                         ;
; Total registers*                            ; 319 / 10,744 ( 3 % )    ;
;     -- Dedicated logic registers            ; 319 / 10,320 ( 3 % )    ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 90 / 645 ( 14 % )       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 49 / 95 ( 52 % )        ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M9Ks                                        ; 0 / 46 ( 0 % )          ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 3 / 10 ( 30 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3% / 2% / 3%            ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 8%            ;
; Maximum fan-out                             ; 233                     ;
; Highest non-global fan-out                  ; 110                     ;
; Total fan-out                               ; 5241                    ;
; Average fan-out                             ; 3.18                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1232 / 10320 ( 12 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 913                   ; 0                              ;
;     -- Register only                        ; 45                    ; 0                              ;
;     -- Combinational with a register        ; 274                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 648                   ; 0                              ;
;     -- 3 input functions                    ; 293                   ; 0                              ;
;     -- <=2 input functions                  ; 246                   ; 0                              ;
;     -- Register only                        ; 45                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 993                   ; 0                              ;
;     -- arithmetic mode                      ; 194                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 319                   ; 0                              ;
;     -- Dedicated logic registers            ; 319 / 10320 ( 3 % )   ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 90 / 645 ( 14 % )     ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 49                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 12 ( 25 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 5236                  ; 5                              ;
;     -- Registered Connections               ; 1742                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 10                    ; 0                              ;
;     -- Output Ports                         ; 39                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK        ; 22    ; 1        ; 0            ; 11           ; 0            ; 78                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLR        ; 133   ; 8        ; 13           ; 24           ; 21           ; 107                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW         ; 132   ; 8        ; 13           ; 24           ; 14           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; accumulate ; 128   ; 8        ; 16           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; down       ; 65    ; 4        ; 28           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; left       ; 64    ; 4        ; 25           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; loop       ; 124   ; 7        ; 18           ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; right      ; 67    ; 4        ; 30           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rotating   ; 66    ; 4        ; 28           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; skip       ; 129   ; 8        ; 16           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; COMM[0]   ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COMM[1]   ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COMM[2]   ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COMM[3]   ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[0] ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[1] ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[2] ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[3] ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[4] ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[5] ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[6] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[7] ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[0] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[1] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[2] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[3] ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[4] ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[5] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[6] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[7] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[0] ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[1] ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[2] ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[3] ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[4] ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[5] ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[6] ; 79    ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[7] ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp[0]   ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp[1]   ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp[2]   ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp[3]   ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp[4]   ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp[5]   ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp[6]   ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[0]    ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[1]    ; 39    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[2]    ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[3]    ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; SW                      ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; CLR                     ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; DATA_G[2]               ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; DATA_G[3]               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 5 / 13 ( 38 % )   ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )     ; 2.5V          ; --           ;
; 3        ; 7 / 11 ( 64 % )   ; 2.5V          ; --           ;
; 4        ; 13 / 14 ( 93 % )  ; 2.5V          ; --           ;
; 5        ; 7 / 14 ( 50 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % )   ; 2.5V          ; --           ;
; 7        ; 9 / 13 ( 69 % )   ; 2.5V          ; --           ;
; 8        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; sel[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; sel[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; sel[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; sel[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; disp[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; disp[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; disp[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; disp[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; disp[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; disp[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; disp[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; left                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; down                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; rotating                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; right                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; COMM[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; COMM[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; COMM[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; COMM[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; DATA_R[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; DATA_R[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; DATA_R[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; DATA_R[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; DATA_R[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; DATA_R[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; DATA_R[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 113        ; 5        ; DATA_R[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; DATA_B[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; DATA_B[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; DATA_B[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; DATA_B[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; DATA_B[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; DATA_B[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; DATA_B[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; DATA_B[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; loop                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; accumulate                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; skip                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; SW                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; CLR                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; DATA_G[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; DATA_G[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; DATA_G[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; DATA_G[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; DATA_G[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; DATA_G[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; DATA_G[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; DATA_G[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                           ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; |tetris                                ; 1232 (962)  ; 319 (241)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 49   ; 0            ; 913 (721)    ; 45 (34)           ; 274 (197)        ; |tetris                                                                                                                       ; work         ;
;    |Timer25:T25|                       ; 35 (35)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 25 (25)          ; |tetris|Timer25:T25                                                                                                           ; work         ;
;    |Timer2:T2|                         ; 42 (42)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 8 (8)             ; 18 (18)          ; |tetris|Timer2:T2                                                                                                             ; work         ;
;    |TimerRefresh:TFR|                  ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 24 (24)          ; |tetris|TimerRefresh:TFR                                                                                                      ; work         ;
;    |lpm_divide:Div0|                   ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 2 (0)            ; |tetris|lpm_divide:Div0                                                                                                       ; work         ;
;       |lpm_divide_9gm:auto_generated|  ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 2 (0)            ; |tetris|lpm_divide:Div0|lpm_divide_9gm:auto_generated                                                                         ; work         ;
;          |sign_div_unsign_akh:divider| ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 2 (0)            ; |tetris|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                                             ; work         ;
;             |alt_u_div_v2f:divider|    ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 2 (2)            ; |tetris|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider                       ; work         ;
;    |lpm_divide:Mod0|                   ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 4 (0)            ; |tetris|lpm_divide:Mod0                                                                                                       ; work         ;
;       |lpm_divide_d8m:auto_generated|  ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 4 (0)            ; |tetris|lpm_divide:Mod0|lpm_divide_d8m:auto_generated                                                                         ; work         ;
;          |sign_div_unsign_ckh:divider| ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 4 (0)            ; |tetris|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider                                             ; work         ;
;             |alt_u_div_13f:divider|    ; 63 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (58)      ; 0 (0)             ; 4 (4)            ; |tetris|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider                       ; work         ;
;                |add_sub_vnc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |tetris|lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_vnc:add_sub_1 ; work         ;
;    |lpm_divide:Mod1|                   ; 62 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 4 (0)            ; |tetris|lpm_divide:Mod1                                                                                                       ; work         ;
;       |lpm_divide_c8m:auto_generated|  ; 62 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 4 (0)            ; |tetris|lpm_divide:Mod1|lpm_divide_c8m:auto_generated                                                                         ; work         ;
;          |sign_div_unsign_bkh:divider| ; 62 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 4 (0)            ; |tetris|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider                                             ; work         ;
;             |alt_u_div_03f:divider|    ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 4 (4)            ; |tetris|lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider                       ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; DATA_R[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLR        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLK        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; accumulate ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; skip       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; left       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rotating   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; down       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; right      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; loop       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------+
; Pad To Core Delay Chain Fanout                         ;
+--------------------------+-------------------+---------+
; Source Pin / Fanout      ; Pad To Core Index ; Setting ;
+--------------------------+-------------------+---------+
; CLR                      ;                   ;         ;
;      - map[1][4]         ; 0                 ; 6       ;
;      - map[3][4]         ; 0                 ; 6       ;
;      - map[2][4]         ; 0                 ; 6       ;
;      - map[5][4]         ; 0                 ; 6       ;
;      - map[4][4]         ; 0                 ; 6       ;
;      - map[7][4]         ; 0                 ; 6       ;
;      - map[6][4]         ; 0                 ; 6       ;
;      - map[1][0]         ; 0                 ; 6       ;
;      - map[3][0]         ; 0                 ; 6       ;
;      - map[2][0]         ; 0                 ; 6       ;
;      - map[5][0]         ; 0                 ; 6       ;
;      - map[4][0]         ; 0                 ; 6       ;
;      - map[7][0]         ; 0                 ; 6       ;
;      - map[6][0]         ; 0                 ; 6       ;
;      - map[1][1]         ; 0                 ; 6       ;
;      - map[3][1]         ; 0                 ; 6       ;
;      - map[2][1]         ; 0                 ; 6       ;
;      - map[5][1]         ; 0                 ; 6       ;
;      - map[4][1]         ; 0                 ; 6       ;
;      - map[7][1]         ; 0                 ; 6       ;
;      - map[6][1]         ; 0                 ; 6       ;
;      - map[1][2]         ; 0                 ; 6       ;
;      - map[3][2]         ; 0                 ; 6       ;
;      - map[2][2]         ; 0                 ; 6       ;
;      - map[5][2]         ; 0                 ; 6       ;
;      - map[4][2]         ; 0                 ; 6       ;
;      - map[7][2]         ; 0                 ; 6       ;
;      - map[6][2]         ; 0                 ; 6       ;
;      - map[1][3]         ; 0                 ; 6       ;
;      - map[3][3]         ; 0                 ; 6       ;
;      - map[2][3]         ; 0                 ; 6       ;
;      - map[5][3]         ; 0                 ; 6       ;
;      - map[4][3]         ; 0                 ; 6       ;
;      - map[7][3]         ; 0                 ; 6       ;
;      - map[6][3]         ; 0                 ; 6       ;
;      - map[1][5]         ; 0                 ; 6       ;
;      - map[3][5]         ; 0                 ; 6       ;
;      - map[2][5]         ; 0                 ; 6       ;
;      - map[5][5]         ; 0                 ; 6       ;
;      - map[4][5]         ; 0                 ; 6       ;
;      - map[7][5]         ; 0                 ; 6       ;
;      - map[6][5]         ; 0                 ; 6       ;
;      - map[1][6]         ; 0                 ; 6       ;
;      - map[3][6]         ; 0                 ; 6       ;
;      - map[2][6]         ; 0                 ; 6       ;
;      - map[5][6]         ; 0                 ; 6       ;
;      - map[4][6]         ; 0                 ; 6       ;
;      - map[7][6]         ; 0                 ; 6       ;
;      - map[6][6]         ; 0                 ; 6       ;
;      - map[1][7]         ; 0                 ; 6       ;
;      - map[3][7]         ; 0                 ; 6       ;
;      - map[2][7]         ; 0                 ; 6       ;
;      - map[5][7]         ; 0                 ; 6       ;
;      - map[4][7]         ; 0                 ; 6       ;
;      - map[7][7]         ; 0                 ; 6       ;
;      - map[6][7]         ; 0                 ; 6       ;
;      - display[2][6]     ; 0                 ; 6       ;
;      - display[2][5]     ; 0                 ; 6       ;
;      - display[2][4]     ; 0                 ; 6       ;
;      - display[2][2]     ; 0                 ; 6       ;
;      - display[2][1]     ; 0                 ; 6       ;
;      - display[2][0]     ; 0                 ; 6       ;
;      - display[3][6]     ; 0                 ; 6       ;
;      - display[3][4]     ; 0                 ; 6       ;
;      - display[3][2]     ; 0                 ; 6       ;
;      - display[3][0]     ; 0                 ; 6       ;
;      - display[4][6]     ; 0                 ; 6       ;
;      - display[4][5]     ; 0                 ; 6       ;
;      - display[4][4]     ; 0                 ; 6       ;
;      - display[4][2]     ; 0                 ; 6       ;
;      - display[4][1]     ; 0                 ; 6       ;
;      - display[4][0]     ; 0                 ; 6       ;
;      - display[5][6]     ; 0                 ; 6       ;
;      - display[5][4]     ; 0                 ; 6       ;
;      - display[5][2]     ; 0                 ; 6       ;
;      - display[5][0]     ; 0                 ; 6       ;
;      - display[6][5]     ; 0                 ; 6       ;
;      - display[6][6]     ; 0                 ; 6       ;
;      - display[6][4]     ; 0                 ; 6       ;
;      - display[6][2]     ; 0                 ; 6       ;
;      - display[6][1]     ; 0                 ; 6       ;
;      - display[6][0]     ; 0                 ; 6       ;
;      - display[0][5]~74  ; 0                 ; 6       ;
;      - display[0][5]~80  ; 0                 ; 6       ;
;      - display[1][2]~100 ; 0                 ; 6       ;
;      - display[1][2]~104 ; 0                 ; 6       ;
;      - lastScore[6]~0    ; 0                 ; 6       ;
;      - map[4][1]~33      ; 0                 ; 6       ;
;      - map[6][1]~36      ; 0                 ; 6       ;
;      - map[7][6]~40      ; 0                 ; 6       ;
;      - map[5][4]~42      ; 0                 ; 6       ;
;      - map~46            ; 0                 ; 6       ;
;      - map[0][2]~48      ; 0                 ; 6       ;
;      - map[2][6]~51      ; 0                 ; 6       ;
;      - map[3][0]~55      ; 0                 ; 6       ;
;      - map[1][7]~58      ; 0                 ; 6       ;
;      - delaySW[4]~12     ; 0                 ; 6       ;
;      - map~60            ; 0                 ; 6       ;
;      - map~64            ; 0                 ; 6       ;
;      - map~68            ; 0                 ; 6       ;
;      - map~71            ; 0                 ; 6       ;
;      - map~73            ; 0                 ; 6       ;
;      - map~75            ; 0                 ; 6       ;
;      - map~77            ; 0                 ; 6       ;
;      - animeCount[0]~5   ; 0                 ; 6       ;
;      - nextScene~9       ; 0                 ; 6       ;
;      - nextScene~17      ; 0                 ; 6       ;
; SW                       ;                   ;         ;
;      - delaySW[0]        ; 1                 ; 6       ;
;      - delaySW[1]        ; 1                 ; 6       ;
;      - delaySW[2]        ; 1                 ; 6       ;
;      - delaySW[3]        ; 1                 ; 6       ;
;      - delaySW[4]        ; 1                 ; 6       ;
;      - delaySW[5]        ; 1                 ; 6       ;
;      - delaySW[6]        ; 1                 ; 6       ;
;      - delaySW[7]        ; 1                 ; 6       ;
;      - delaySW[8]        ; 1                 ; 6       ;
;      - display[0][5]~72  ; 1                 ; 6       ;
;      - always5~8         ; 1                 ; 6       ;
;      - display[0][5]~76  ; 1                 ; 6       ;
;      - display[1][2]~100 ; 1                 ; 6       ;
;      - display[1][2]~101 ; 1                 ; 6       ;
; CLK                      ;                   ;         ;
; accumulate               ;                   ;         ;
;      - score[0]~1        ; 0                 ; 6       ;
; skip                     ;                   ;         ;
;      - skipNext          ; 0                 ; 6       ;
; left                     ;                   ;         ;
;      - Add4~0            ; 1                 ; 6       ;
;      - Add4~1            ; 1                 ; 6       ;
;      - Add4~2            ; 1                 ; 6       ;
;      - leftNext          ; 1                 ; 6       ;
; rotating                 ;                   ;         ;
;      - Add4~0            ; 0                 ; 6       ;
;      - Add4~1            ; 0                 ; 6       ;
;      - Add4~2            ; 0                 ; 6       ;
;      - rotateNext~feeder ; 0                 ; 6       ;
; down                     ;                   ;         ;
;      - Add4~0            ; 0                 ; 6       ;
;      - Add4~1            ; 0                 ; 6       ;
;      - Add4~2            ; 0                 ; 6       ;
;      - downNext~feeder   ; 0                 ; 6       ;
; right                    ;                   ;         ;
;      - Add2~0            ; 0                 ; 6       ;
;      - rightNext~feeder  ; 0                 ; 6       ;
; loop                     ;                   ;         ;
;      - nextScene~11      ; 0                 ; 6       ;
;      - nextScene~19      ; 0                 ; 6       ;
;      - nextScene~23      ; 0                 ; 6       ;
+--------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; CLK                          ; PIN_22             ; 78      ; Clock                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CLR                          ; PIN_133            ; 107     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; COMM[1]~6                    ; LCCOMB_X25_Y12_N22 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DATA_R[0]~0                  ; LCCOMB_X25_Y12_N20 ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Equal15~0                    ; LCCOMB_X25_Y12_N2  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Equal2~0                     ; LCCOMB_X24_Y13_N14 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Equal3~0                     ; LCCOMB_X24_Y13_N20 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; SW                           ; PIN_132            ; 14      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Timer25:T25|CLKout           ; FF_X1_Y8_N19       ; 7       ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Timer25:T25|LessThan0~7      ; LCCOMB_X2_Y8_N26   ; 26      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Timer2:T2|CLKout             ; FF_X7_Y6_N3        ; 2       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; Timer2:T2|LessThan0~7        ; LCCOMB_X6_Y6_N2    ; 26      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; TimerRefresh:TFR|CLKout      ; FF_X17_Y8_N9       ; 233     ; Clock                   ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; TimerRefresh:TFR|LessThan0~7 ; LCCOMB_X16_Y8_N2   ; 26      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; animeCount[0]~5              ; LCCOMB_X26_Y13_N4  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; blockY[2]~11                 ; LCCOMB_X26_Y17_N22 ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; delaySW[4]~12                ; LCCOMB_X26_Y13_N6  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display[0][5]~74             ; LCCOMB_X28_Y14_N30 ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; display[0][5]~76             ; LCCOMB_X25_Y13_N0  ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; display[0][5]~80             ; LCCOMB_X26_Y13_N0  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; display[1][2]~100            ; LCCOMB_X25_Y13_N26 ; 30      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; display[1][2]~101            ; LCCOMB_X25_Y13_N4  ; 56      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; display[1][2]~104            ; LCCOMB_X26_Y13_N10 ; 56      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lastScore[6]~1               ; LCCOMB_X25_Y13_N8  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; map[0][2]~48                 ; LCCOMB_X25_Y15_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; map[1][7]~58                 ; LCCOMB_X25_Y16_N2  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; map[2][6]~51                 ; LCCOMB_X25_Y16_N20 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; map[3][0]~55                 ; LCCOMB_X24_Y14_N8  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; map[4][1]~33                 ; LCCOMB_X23_Y13_N14 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; map[5][4]~42                 ; LCCOMB_X24_Y14_N22 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; map[6][1]~36                 ; LCCOMB_X24_Y15_N22 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; map[7][6]~40                 ; LCCOMB_X25_Y15_N26 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; nextScene~17                 ; LCCOMB_X26_Y17_N20 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; scene[2]                     ; FF_X28_Y16_N7      ; 110     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; scene[2]~1                   ; LCCOMB_X28_Y16_N20 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; score[0]~3                   ; LCCOMB_X21_Y17_N18 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; skipNext~3                   ; LCCOMB_X26_Y12_N0  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tryBlockX[1]~12              ; LCCOMB_X26_Y19_N16 ; 6       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
+------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                   ;
+-------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                    ; Location     ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                     ; PIN_22       ; 78      ; 22                                   ; Global Clock         ; GCLK4            ; --                        ;
; Timer25:T25|CLKout      ; FF_X1_Y8_N19 ; 7       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; TimerRefresh:TFR|CLKout ; FF_X17_Y8_N9 ; 233     ; 4                                    ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; scene[2]                                                                                                                   ; 110     ;
; CLR~input                                                                                                                  ; 107     ;
; blockY[0]                                                                                                                  ; 104     ;
; scene[0]                                                                                                                   ; 92      ;
; blockY[1]                                                                                                                  ; 92      ;
; blockY[2]                                                                                                                  ; 67      ;
; display[1][2]~104                                                                                                          ; 56      ;
; display[1][2]~101                                                                                                          ; 56      ;
; Add27~0                                                                                                                    ; 36      ;
; display[1][2]~100                                                                                                          ; 30      ;
; controller[0]                                                                                                              ; 29      ;
; display[4][2]~254                                                                                                          ; 26      ;
; Timer2:T2|LessThan0~7                                                                                                      ; 26      ;
; Timer25:T25|LessThan0~7                                                                                                    ; 26      ;
; TimerRefresh:TFR|LessThan0~7                                                                                               ; 26      ;
; controller[1]                                                                                                              ; 26      ;
; blockX[1]                                                                                                                  ; 22      ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8  ; 21      ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8  ; 20      ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6  ; 20      ;
; score[0]                                                                                                                   ; 20      ;
; scene[1]                                                                                                                   ; 19      ;
; score[1]                                                                                                                   ; 17      ;
; Add28~0                                                                                                                    ; 16      ;
; score[3]                                                                                                                   ; 16      ;
; score[2]                                                                                                                   ; 16      ;
; map[0][0]                                                                                                                  ; 15      ;
; SW~input                                                                                                                   ; 14      ;
; controller[2]                                                                                                              ; 14      ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[5]~8  ; 14      ;
; blockX[0]                                                                                                                  ; 14      ;
; score[5]                                                                                                                   ; 14      ;
; score[4]                                                                                                                   ; 14      ;
; map[0][7]                                                                                                                  ; 13      ;
; DATA_R[0]~0                                                                                                                ; 13      ;
; Add35~0                                                                                                                    ; 13      ;
; blockY[1]~0                                                                                                                ; 13      ;
; score[6]                                                                                                                   ; 13      ;
; display~236                                                                                                                ; 12      ;
; display~235                                                                                                                ; 12      ;
; display~212                                                                                                                ; 12      ;
; display~211                                                                                                                ; 12      ;
; display~190                                                                                                                ; 12      ;
; display~189                                                                                                                ; 12      ;
; display~166                                                                                                                ; 12      ;
; display~165                                                                                                                ; 12      ;
; display~144                                                                                                                ; 12      ;
; display~143                                                                                                                ; 12      ;
; display~120                                                                                                                ; 12      ;
; display~119                                                                                                                ; 12      ;
; display~96                                                                                                                 ; 12      ;
; display~95                                                                                                                 ; 12      ;
; display~69                                                                                                                 ; 12      ;
; display~68                                                                                                                 ; 12      ;
; Add27~3                                                                                                                    ; 12      ;
; blockY[4]                                                                                                                  ; 12      ;
; Equal1~0                                                                                                                   ; 12      ;
; random[0]                                                                                                                  ; 12      ;
; blockY[2]~11                                                                                                               ; 11      ;
; map[0][1]                                                                                                                  ; 11      ;
; map[0][3]                                                                                                                  ; 11      ;
; map[0][4]                                                                                                                  ; 11      ;
; controller[3]                                                                                                              ; 11      ;
; blockX[2]                                                                                                                  ; 11      ;
; Add23~4                                                                                                                    ; 10      ;
; Add23~2                                                                                                                    ; 10      ;
; map[0][6]                                                                                                                  ; 10      ;
; map[0][5]                                                                                                                  ; 10      ;
; blockY[5]                                                                                                                  ; 10      ;
; map[0][2]                                                                                                                  ; 10      ;
; Equal15~0                                                                                                                  ; 10      ;
; blockY[3]                                                                                                                  ; 10      ;
; delaySW[4]~12                                                                                                              ; 9       ;
; scene[2]~1                                                                                                                 ; 9       ;
; Add23~1                                                                                                                    ; 9       ;
; Mux90~5                                                                                                                    ; 9       ;
; Mux94~5                                                                                                                    ; 9       ;
; Mux138~5                                                                                                                   ; 9       ;
; Mux91~5                                                                                                                    ; 9       ;
; Mux88~1                                                                                                                    ; 9       ;
; Mux89~5                                                                                                                    ; 9       ;
; Mux92~5                                                                                                                    ; 9       ;
; Mux93~5                                                                                                                    ; 9       ;
; Add26~0                                                                                                                    ; 9       ;
; ShiftRight4~0                                                                                                              ; 9       ;
; ~GND                                                                                                                       ; 8       ;
; map~129                                                                                                                    ; 8       ;
; map~128                                                                                                                    ; 8       ;
; map~127                                                                                                                    ; 8       ;
; map[1][7]~58                                                                                                               ; 8       ;
; map[3][0]~55                                                                                                               ; 8       ;
; map[2][6]~51                                                                                                               ; 8       ;
; map[0][2]~48                                                                                                               ; 8       ;
; map[5][4]~42                                                                                                               ; 8       ;
; map[7][6]~40                                                                                                               ; 8       ;
; map[6][1]~36                                                                                                               ; 8       ;
; map[4][1]~33                                                                                                               ; 8       ;
; Add19~0                                                                                                                    ; 8       ;
; Decoder4~7                                                                                                                 ; 8       ;
; Decoder4~6                                                                                                                 ; 8       ;
; Decoder4~5                                                                                                                 ; 8       ;
; Decoder4~4                                                                                                                 ; 8       ;
; Decoder4~3                                                                                                                 ; 8       ;
; Decoder4~2                                                                                                                 ; 8       ;
; Decoder4~1                                                                                                                 ; 8       ;
; Mux95~4                                                                                                                    ; 8       ;
; map~24                                                                                                                     ; 8       ;
; map~23                                                                                                                     ; 8       ;
; Mux97~4                                                                                                                    ; 8       ;
; map~22                                                                                                                     ; 8       ;
; map~21                                                                                                                     ; 8       ;
; Mux98~4                                                                                                                    ; 8       ;
; map~20                                                                                                                     ; 8       ;
; Mux96~4                                                                                                                    ; 8       ;
; map~19                                                                                                                     ; 8       ;
; Mux99~4                                                                                                                    ; 8       ;
; map~18                                                                                                                     ; 8       ;
; map~17                                                                                                                     ; 8       ;
; Mux143~4                                                                                                                   ; 8       ;
; map~16                                                                                                                     ; 8       ;
; Mux101~4                                                                                                                   ; 8       ;
; map~15                                                                                                                     ; 8       ;
; map~14                                                                                                                     ; 8       ;
; display[0][5]~80                                                                                                           ; 8       ;
; display[0][5]~76                                                                                                           ; 8       ;
; always5~8                                                                                                                  ; 8       ;
; display[0][5]~74                                                                                                           ; 8       ;
; Decoder4~0                                                                                                                 ; 8       ;
; LessThan15~1                                                                                                               ; 8       ;
; Mux100~4                                                                                                                   ; 8       ;
; LessThan19~0                                                                                                               ; 8       ;
; map~11                                                                                                                     ; 8       ;
; LessThan13~1                                                                                                               ; 8       ;
; LessThan14~1                                                                                                               ; 8       ;
; map~10                                                                                                                     ; 8       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_5~8                     ; 8       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_4~8                     ; 8       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_3~8                     ; 8       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_2~8                     ; 8       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_1~6                     ; 8       ;
; map[5][5]                                                                                                                  ; 8       ;
; map[4][5]                                                                                                                  ; 8       ;
; map[3][5]                                                                                                                  ; 8       ;
; map[2][5]                                                                                                                  ; 8       ;
; map[1][5]                                                                                                                  ; 8       ;
; map[6][5]                                                                                                                  ; 8       ;
; map[5][0]                                                                                                                  ; 8       ;
; map[4][0]                                                                                                                  ; 8       ;
; map[3][0]                                                                                                                  ; 8       ;
; map[2][0]                                                                                                                  ; 8       ;
; map[1][0]                                                                                                                  ; 8       ;
; map[6][0]                                                                                                                  ; 8       ;
; map[5][1]                                                                                                                  ; 8       ;
; map[4][1]                                                                                                                  ; 8       ;
; map[3][1]                                                                                                                  ; 8       ;
; map[2][1]                                                                                                                  ; 8       ;
; map[1][1]                                                                                                                  ; 8       ;
; map[6][1]                                                                                                                  ; 8       ;
; map[5][4]                                                                                                                  ; 8       ;
; map[4][4]                                                                                                                  ; 8       ;
; map[3][4]                                                                                                                  ; 8       ;
; map[2][4]                                                                                                                  ; 8       ;
; map[1][4]                                                                                                                  ; 8       ;
; map[6][4]                                                                                                                  ; 8       ;
; map[5][7]                                                                                                                  ; 8       ;
; map[4][7]                                                                                                                  ; 8       ;
; map[3][7]                                                                                                                  ; 8       ;
; map[2][7]                                                                                                                  ; 8       ;
; map[1][7]                                                                                                                  ; 8       ;
; map[6][7]                                                                                                                  ; 8       ;
; map[5][6]                                                                                                                  ; 8       ;
; map[4][6]                                                                                                                  ; 8       ;
; map[3][6]                                                                                                                  ; 8       ;
; map[2][6]                                                                                                                  ; 8       ;
; map[1][6]                                                                                                                  ; 8       ;
; map[6][6]                                                                                                                  ; 8       ;
; map[5][3]                                                                                                                  ; 8       ;
; map[4][3]                                                                                                                  ; 8       ;
; map[3][3]                                                                                                                  ; 8       ;
; map[2][3]                                                                                                                  ; 8       ;
; map[1][3]                                                                                                                  ; 8       ;
; map[6][3]                                                                                                                  ; 8       ;
; map[1][2]                                                                                                                  ; 8       ;
; map[3][2]                                                                                                                  ; 8       ;
; map[2][2]                                                                                                                  ; 8       ;
; map[5][2]                                                                                                                  ; 8       ;
; map[6][2]                                                                                                                  ; 8       ;
; map[4][2]                                                                                                                  ; 8       ;
; lastScore[6]~1                                                                                                             ; 7       ;
; map[2][6]~30                                                                                                               ; 7       ;
; Mux57~0                                                                                                                    ; 7       ;
; score[0]~3                                                                                                                 ; 7       ;
; ShiftRight4~2                                                                                                              ; 7       ;
; Equal4~0                                                                                                                   ; 7       ;
; Equal1~1                                                                                                                   ; 7       ;
; LessThan2~0                                                                                                                ; 7       ;
; tryBlockX[1]                                                                                                               ; 7       ;
; random[1]                                                                                                                  ; 7       ;
; animeCount[4]                                                                                                              ; 7       ;
; map[7][5]                                                                                                                  ; 7       ;
; map[7][0]                                                                                                                  ; 7       ;
; map[7][1]                                                                                                                  ; 7       ;
; map[7][4]                                                                                                                  ; 7       ;
; map[7][7]                                                                                                                  ; 7       ;
; map[7][6]                                                                                                                  ; 7       ;
; map[7][3]                                                                                                                  ; 7       ;
; map[7][2]                                                                                                                  ; 7       ;
; Equal2~0                                                                                                                   ; 6       ;
; tryBlockX[1]~12                                                                                                            ; 6       ;
; always3~0                                                                                                                  ; 6       ;
; Equal3~0                                                                                                                   ; 6       ;
; always4~16                                                                                                                 ; 6       ;
; nextScene[0]                                                                                                               ; 6       ;
; nextScene[1]                                                                                                               ; 6       ;
; nextScene[2]                                                                                                               ; 6       ;
; map[4][1]~32                                                                                                               ; 6       ;
; animeCount[0]~4                                                                                                            ; 6       ;
; Add19~1                                                                                                                    ; 6       ;
; nextScene~8                                                                                                                ; 6       ;
; Equal5~0                                                                                                                   ; 6       ;
; always5~16                                                                                                                 ; 6       ;
; map~13                                                                                                                     ; 6       ;
; controller[4]                                                                                                              ; 6       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~10 ; 6       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~10 ; 6       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~8  ; 6       ;
; random[3]                                                                                                                  ; 6       ;
; random[4]                                                                                                                  ; 6       ;
; random[5]                                                                                                                  ; 6       ;
; random[6]                                                                                                                  ; 6       ;
; random[2]                                                                                                                  ; 6       ;
; skipNext~3                                                                                                                 ; 5       ;
; animeCount[0]~5                                                                                                            ; 5       ;
; skipThis                                                                                                                   ; 5       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[30]~68            ; 5       ;
; Equal7~2                                                                                                                   ; 5       ;
; display[1][2]~77                                                                                                           ; 5       ;
; ShiftRight4~5                                                                                                              ; 5       ;
; ShiftRight4~3                                                                                                              ; 5       ;
; LessThan16~0                                                                                                               ; 5       ;
; blockX[4]                                                                                                                  ; 5       ;
; blockX[5]                                                                                                                  ; 5       ;
; Equal16~0                                                                                                                  ; 5       ;
; tryBlockX[0]                                                                                                               ; 5       ;
; tryBlockX[2]                                                                                                               ; 5       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~10 ; 5       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_6~8                     ; 5       ;
; random[7]                                                                                                                  ; 5       ;
; blockX[3]                                                                                                                  ; 5       ;
; down~input                                                                                                                 ; 4       ;
; rotating~input                                                                                                             ; 4       ;
; left~input                                                                                                                 ; 4       ;
; delay[0]                                                                                                                   ; 4       ;
; Equal13~2                                                                                                                  ; 4       ;
; map~44                                                                                                                     ; 4       ;
; map[6][1]~26                                                                                                               ; 4       ;
; Mux59~8                                                                                                                    ; 4       ;
; Mux55~0                                                                                                                    ; 4       ;
; lastScore[6]~0                                                                                                             ; 4       ;
; ShiftRight4~4                                                                                                              ; 4       ;
; LessThan0~0                                                                                                                ; 4       ;
; map~12                                                                                                                     ; 4       ;
; delaySW[4]~9                                                                                                               ; 4       ;
; display[0][5]~75                                                                                                           ; 4       ;
; COMM[0]~reg0                                                                                                               ; 4       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_7_result_int[5]~10 ; 4       ;
; loop~input                                                                                                                 ; 3       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[25]~78            ; 3       ;
; Mux80~2                                                                                                                    ; 3       ;
; COMM[1]~6                                                                                                                  ; 3       ;
; nextScene~17                                                                                                               ; 3       ;
; always5~17                                                                                                                 ; 3       ;
; nextScene~9                                                                                                                ; 3       ;
; delay[2]                                                                                                                   ; 3       ;
; delay[1]                                                                                                                   ; 3       ;
; map~62                                                                                                                     ; 3       ;
; round                                                                                                                      ; 3       ;
; map[7][6]~31                                                                                                               ; 3       ;
; map[4][1]~28                                                                                                               ; 3       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[21]~18            ; 3       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[16]~14            ; 3       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[11]~8             ; 3       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[28]~70            ; 3       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[29]~69            ; 3       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[25]~64            ; 3       ;
; Equal10~1                                                                                                                  ; 3       ;
; Equal10~0                                                                                                                  ; 3       ;
; Equal8~1                                                                                                                   ; 3       ;
; Equal8~0                                                                                                                   ; 3       ;
; Mux78~0                                                                                                                    ; 3       ;
; display[1][2]~99                                                                                                           ; 3       ;
; LessThan0~1                                                                                                                ; 3       ;
; Equal5~1                                                                                                                   ; 3       ;
; animeCount[0]                                                                                                              ; 3       ;
; Mux83~3                                                                                                                    ; 3       ;
; Mux87~3                                                                                                                    ; 3       ;
; Mux130~3                                                                                                                   ; 3       ;
; Mux84~3                                                                                                                    ; 3       ;
; Mux81~3                                                                                                                    ; 3       ;
; Mux82~3                                                                                                                    ; 3       ;
; Mux85~3                                                                                                                    ; 3       ;
; Mux83~1                                                                                                                    ; 3       ;
; Mux87~1                                                                                                                    ; 3       ;
; Mux130~1                                                                                                                   ; 3       ;
; Mux84~1                                                                                                                    ; 3       ;
; Mux81~1                                                                                                                    ; 3       ;
; Mux82~1                                                                                                                    ; 3       ;
; Mux85~1                                                                                                                    ; 3       ;
; WideOr12                                                                                                                   ; 3       ;
; Equal6~4                                                                                                                   ; 3       ;
; Add27~2                                                                                                                    ; 3       ;
; Add27~1                                                                                                                    ; 3       ;
; Add29~2                                                                                                                    ; 3       ;
; Mux86~3                                                                                                                    ; 3       ;
; Mux86~1                                                                                                                    ; 3       ;
; COMM[1]~reg0                                                                                                               ; 3       ;
; tryBlockX[5]                                                                                                               ; 3       ;
; tryBlockX[4]                                                                                                               ; 3       ;
; tryBlockX[3]                                                                                                               ; 3       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_2_result_int[3]~6  ; 3       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_6~2                     ; 3       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_6~0                     ; 3       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_5~0                     ; 3       ;
; delaySW[8]                                                                                                                 ; 3       ;
; right~input                                                                                                                ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[21]~77            ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[17]~76            ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[13]~75            ; 2       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~47            ; 2       ;
; map[3][0]~130                                                                                                              ; 2       ;
; nextScene~47                                                                                                               ; 2       ;
; display[0][5]~253                                                                                                          ; 2       ;
; rightNext                                                                                                                  ; 2       ;
; leftNext                                                                                                                   ; 2       ;
; delay[2]~3                                                                                                                 ; 2       ;
; Timer2:T2|CLKout                                                                                                           ; 2       ;
; LessThan16~1                                                                                                               ; 2       ;
; leftAction                                                                                                                 ; 2       ;
; rightAction                                                                                                                ; 2       ;
; delay[3]                                                                                                                   ; 2       ;
; map~69                                                                                                                     ; 2       ;
; map~65                                                                                                                     ; 2       ;
; nextRound                                                                                                                  ; 2       ;
; downAction                                                                                                                 ; 2       ;
; downNext                                                                                                                   ; 2       ;
; Equal15~1                                                                                                                  ; 2       ;
; blockY[0]~14                                                                                                               ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[32]~27            ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[30]~25            ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[31]~24            ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[26]~23            ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[25]~20            ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[20]~19            ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[15]~15            ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[12]~10            ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[10]~9             ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[6]~7              ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[5]~6              ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[24]~66            ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[24]~65            ; 2       ;
; Equal11~1                                                                                                                  ; 2       ;
; Equal11~0                                                                                                                  ; 2       ;
; Equal9~1                                                                                                                   ; 2       ;
; Equal9~0                                                                                                                   ; 2       ;
; Equal13~1                                                                                                                  ; 2       ;
; Equal13~0                                                                                                                  ; 2       ;
; Equal7~1                                                                                                                   ; 2       ;
; Equal7~0                                                                                                                   ; 2       ;
; Decoder2~7                                                                                                                 ; 2       ;
; Decoder3~7                                                                                                                 ; 2       ;
; display~232                                                                                                                ; 2       ;
; display~229                                                                                                                ; 2       ;
; display~226                                                                                                                ; 2       ;
; Mux77~0                                                                                                                    ; 2       ;
; display~221                                                                                                                ; 2       ;
; display~218                                                                                                                ; 2       ;
; display~215                                                                                                                ; 2       ;
; Decoder2~6                                                                                                                 ; 2       ;
; Decoder3~6                                                                                                                 ; 2       ;
; Mux79~0                                                                                                                    ; 2       ;
; display~208                                                                                                                ; 2       ;
; display~205                                                                                                                ; 2       ;
; display~196                                                                                                                ; 2       ;
; display~193                                                                                                                ; 2       ;
; Decoder2~5                                                                                                                 ; 2       ;
; Decoder3~5                                                                                                                 ; 2       ;
; display~186                                                                                                                ; 2       ;
; display~183                                                                                                                ; 2       ;
; display~180                                                                                                                ; 2       ;
; display~175                                                                                                                ; 2       ;
; display~172                                                                                                                ; 2       ;
; display~169                                                                                                                ; 2       ;
; Decoder2~4                                                                                                                 ; 2       ;
; Decoder3~4                                                                                                                 ; 2       ;
; display~160                                                                                                                ; 2       ;
; display~157                                                                                                                ; 2       ;
; display~150                                                                                                                ; 2       ;
; display~147                                                                                                                ; 2       ;
; Decoder2~3                                                                                                                 ; 2       ;
; Decoder3~3                                                                                                                 ; 2       ;
; display~140                                                                                                                ; 2       ;
; display~137                                                                                                                ; 2       ;
; display~134                                                                                                                ; 2       ;
; display~129                                                                                                                ; 2       ;
; display~126                                                                                                                ; 2       ;
; display~123                                                                                                                ; 2       ;
; Decoder2~2                                                                                                                 ; 2       ;
; Decoder3~2                                                                                                                 ; 2       ;
; Decoder2~1                                                                                                                 ; 2       ;
; Decoder3~1                                                                                                                 ; 2       ;
; Mux110~5                                                                                                                   ; 2       ;
; Mux112~1                                                                                                                   ; 2       ;
; Mux113~1                                                                                                                   ; 2       ;
; Mux111~1                                                                                                                   ; 2       ;
; Mux114~1                                                                                                                   ; 2       ;
; Mux116~1                                                                                                                   ; 2       ;
; Mux117~1                                                                                                                   ; 2       ;
; Mux90~4                                                                                                                    ; 2       ;
; Mux90~2                                                                                                                    ; 2       ;
; Mux90~1                                                                                                                    ; 2       ;
; Mux90~0                                                                                                                    ; 2       ;
; Mux94~4                                                                                                                    ; 2       ;
; Mux94~2                                                                                                                    ; 2       ;
; Mux94~1                                                                                                                    ; 2       ;
; Mux94~0                                                                                                                    ; 2       ;
; Mux138~4                                                                                                                   ; 2       ;
; Mux138~2                                                                                                                   ; 2       ;
; Mux138~1                                                                                                                   ; 2       ;
; Mux138~0                                                                                                                   ; 2       ;
; Mux91~4                                                                                                                    ; 2       ;
; Mux91~2                                                                                                                    ; 2       ;
; Mux91~1                                                                                                                    ; 2       ;
; Mux91~0                                                                                                                    ; 2       ;
; Mux110~3                                                                                                                   ; 2       ;
; Mux110~2                                                                                                                   ; 2       ;
; Mux110~1                                                                                                                   ; 2       ;
; Mux110~0                                                                                                                   ; 2       ;
; Mux89~4                                                                                                                    ; 2       ;
; Mux89~2                                                                                                                    ; 2       ;
; Mux89~1                                                                                                                    ; 2       ;
; Mux89~0                                                                                                                    ; 2       ;
; Mux92~4                                                                                                                    ; 2       ;
; Mux92~2                                                                                                                    ; 2       ;
; Mux92~1                                                                                                                    ; 2       ;
; Mux92~0                                                                                                                    ; 2       ;
; skipNext                                                                                                                   ; 2       ;
; WideOr4~1                                                                                                                  ; 2       ;
; WideOr4~0                                                                                                                  ; 2       ;
; Mux115~1                                                                                                                   ; 2       ;
; Mux93~3                                                                                                                    ; 2       ;
; Mux93~2                                                                                                                    ; 2       ;
; Mux93~1                                                                                                                    ; 2       ;
; Mux93~0                                                                                                                    ; 2       ;
; Decoder2~0                                                                                                                 ; 2       ;
; Decoder3~0                                                                                                                 ; 2       ;
; Add29~3                                                                                                                    ; 2       ;
; Add29~0                                                                                                                    ; 2       ;
; COMM[3]~reg0                                                                                                               ; 2       ;
; COMM[2]~reg0                                                                                                               ; 2       ;
; Timer2:T2|timer[13]                                                                                                        ; 2       ;
; Timer2:T2|timer[12]                                                                                                        ; 2       ;
; Timer2:T2|timer[11]                                                                                                        ; 2       ;
; Timer2:T2|timer[10]                                                                                                        ; 2       ;
; Timer2:T2|timer[3]                                                                                                         ; 2       ;
; Timer2:T2|timer[2]                                                                                                         ; 2       ;
; Timer2:T2|timer[1]                                                                                                         ; 2       ;
; Timer2:T2|timer[0]                                                                                                         ; 2       ;
; Timer2:T2|timer[4]                                                                                                         ; 2       ;
; Timer2:T2|timer[5]                                                                                                         ; 2       ;
; Timer2:T2|timer[9]                                                                                                         ; 2       ;
; Timer2:T2|timer[8]                                                                                                         ; 2       ;
; Timer2:T2|timer[7]                                                                                                         ; 2       ;
; Timer2:T2|timer[6]                                                                                                         ; 2       ;
; Timer2:T2|timer[14]                                                                                                        ; 2       ;
; Timer2:T2|timer[15]                                                                                                        ; 2       ;
; Timer2:T2|timer[16]                                                                                                        ; 2       ;
; Timer2:T2|timer[20]                                                                                                        ; 2       ;
; Timer2:T2|timer[19]                                                                                                        ; 2       ;
; Timer2:T2|timer[18]                                                                                                        ; 2       ;
; Timer2:T2|timer[17]                                                                                                        ; 2       ;
; Timer2:T2|timer[21]                                                                                                        ; 2       ;
; Timer2:T2|timer[22]                                                                                                        ; 2       ;
; Timer2:T2|timer[23]                                                                                                        ; 2       ;
; Timer2:T2|timer[24]                                                                                                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_5_result_int[2]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_4_result_int[2]~4  ; 2       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_3_result_int[2]~4  ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_6~4                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_4~2                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_4~0                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_3~2                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_3~0                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_2~2                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_2~0                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_1~2                     ; 2       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|op_1~0                     ; 2       ;
; Timer25:T25|timer[3]                                                                                                       ; 2       ;
; Timer25:T25|timer[2]                                                                                                       ; 2       ;
; Timer25:T25|timer[1]                                                                                                       ; 2       ;
; Timer25:T25|timer[0]                                                                                                       ; 2       ;
; Timer25:T25|timer[4]                                                                                                       ; 2       ;
; Timer25:T25|timer[5]                                                                                                       ; 2       ;
; Timer25:T25|timer[6]                                                                                                       ; 2       ;
; Timer25:T25|timer[7]                                                                                                       ; 2       ;
; Timer25:T25|timer[8]                                                                                                       ; 2       ;
; Timer25:T25|timer[9]                                                                                                       ; 2       ;
; Timer25:T25|timer[16]                                                                                                      ; 2       ;
; Timer25:T25|timer[14]                                                                                                      ; 2       ;
; Timer25:T25|timer[13]                                                                                                      ; 2       ;
; Timer25:T25|timer[12]                                                                                                      ; 2       ;
; Timer25:T25|timer[11]                                                                                                      ; 2       ;
; Timer25:T25|timer[10]                                                                                                      ; 2       ;
; Timer25:T25|timer[24]                                                                                                      ; 2       ;
; Timer25:T25|timer[23]                                                                                                      ; 2       ;
; Timer25:T25|timer[22]                                                                                                      ; 2       ;
; Timer25:T25|timer[21]                                                                                                      ; 2       ;
; Timer25:T25|timer[20]                                                                                                      ; 2       ;
; Timer25:T25|timer[19]                                                                                                      ; 2       ;
; Timer25:T25|timer[18]                                                                                                      ; 2       ;
; Timer25:T25|timer[17]                                                                                                      ; 2       ;
; Timer25:T25|timer[15]                                                                                                      ; 2       ;
; display[7][7]~59                                                                                                           ; 2       ;
; display[7][6]~57                                                                                                           ; 2       ;
; display[7][4]~58                                                                                                           ; 2       ;
; display[7][5]~56                                                                                                           ; 2       ;
; display[7][3]~63                                                                                                           ; 2       ;
; display[7][1]~61                                                                                                           ; 2       ;
; display[7][0]~62                                                                                                           ; 2       ;
; display[7][2]~60                                                                                                           ; 2       ;
; display[6][7]~51                                                                                                           ; 2       ;
; display[6][3]~55                                                                                                           ; 2       ;
; display[5][7]~43                                                                                                           ; 2       ;
; display[5][5]~40                                                                                                           ; 2       ;
; display[5][3]~47                                                                                                           ; 2       ;
; display[5][1]~45                                                                                                           ; 2       ;
; display[4][7]~35                                                                                                           ; 2       ;
; display[4][3]~39                                                                                                           ; 2       ;
; display[3][7]~27                                                                                                           ; 2       ;
; display[3][5]~25                                                                                                           ; 2       ;
; display[3][3]~31                                                                                                           ; 2       ;
; display[3][1]~29                                                                                                           ; 2       ;
; display[2][7]~19                                                                                                           ; 2       ;
; display[2][3]~23                                                                                                           ; 2       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; display[1][7]~11                                                                                                           ; 2       ;
; display[1][5]~9                                                                                                            ; 2       ;
; display[1][4]~10                                                                                                           ; 2       ;
; display[1][6]~8                                                                                                            ; 2       ;
; display[1][3]~15                                                                                                           ; 2       ;
; display[1][1]~13                                                                                                           ; 2       ;
; display[1][0]~14                                                                                                           ; 2       ;
; display[1][2]~12                                                                                                           ; 2       ;
; TimerRefresh:TFR|timer[24]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[23]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[22]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[21]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[20]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[19]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[18]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[17]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[16]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[15]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[14]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[13]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[11]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[10]                                                                                                 ; 2       ;
; TimerRefresh:TFR|timer[9]                                                                                                  ; 2       ;
; TimerRefresh:TFR|timer[8]                                                                                                  ; 2       ;
; TimerRefresh:TFR|timer[7]                                                                                                  ; 2       ;
; TimerRefresh:TFR|timer[6]                                                                                                  ; 2       ;
; TimerRefresh:TFR|timer[5]                                                                                                  ; 2       ;
; TimerRefresh:TFR|timer[4]                                                                                                  ; 2       ;
; TimerRefresh:TFR|timer[2]                                                                                                  ; 2       ;
; TimerRefresh:TFR|timer[1]                                                                                                  ; 2       ;
; TimerRefresh:TFR|timer[0]                                                                                                  ; 2       ;
; TimerRefresh:TFR|timer[3]                                                                                                  ; 2       ;
; TimerRefresh:TFR|timer[12]                                                                                                 ; 2       ;
; display[0][7]~3                                                                                                            ; 2       ;
; display[0][5]~1                                                                                                            ; 2       ;
; display[0][4]~2                                                                                                            ; 2       ;
; display[0][6]~0                                                                                                            ; 2       ;
; display[0][3]~7                                                                                                            ; 2       ;
; display[0][1]~5                                                                                                            ; 2       ;
; display[0][0]~6                                                                                                            ; 2       ;
; animeCount[3]                                                                                                              ; 2       ;
; animeCount[2]                                                                                                              ; 2       ;
; animeCount[1]                                                                                                              ; 2       ;
; delaySW[7]                                                                                                                 ; 2       ;
; delaySW[6]                                                                                                                 ; 2       ;
; delaySW[5]                                                                                                                 ; 2       ;
; delaySW[4]                                                                                                                 ; 2       ;
; delaySW[3]                                                                                                                 ; 2       ;
; delaySW[2]                                                                                                                 ; 2       ;
; delaySW[1]                                                                                                                 ; 2       ;
; delaySW[0]                                                                                                                 ; 2       ;
; display[0][2]~4                                                                                                            ; 2       ;
; skip~input                                                                                                                 ; 1       ;
; accumulate~input                                                                                                           ; 1       ;
; nextRound~0                                                                                                                ; 1       ;
; nextBlockY[0]~0                                                                                                            ; 1       ;
; always5~18                                                                                                                 ; 1       ;
; blockY[1]~16                                                                                                               ; 1       ;
; Mux59~9                                                                                                                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[14]~74            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~48            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~46            ; 1       ;
; delay[0]~6                                                                                                                 ; 1       ;
; nextScene~49                                                                                                               ; 1       ;
; nextScene~48                                                                                                               ; 1       ;
; map[5][4]~131                                                                                                              ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[33]~34            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[28]~33            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[23]~32            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[26]~73            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[22]~72            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[18]~71            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~45            ; 1       ;
; Timer2:T2|CLKout~0                                                                                                         ; 1       ;
; Timer2:T2|LessThan0~6                                                                                                      ; 1       ;
; Timer2:T2|LessThan0~5                                                                                                      ; 1       ;
; Timer2:T2|LessThan0~4                                                                                                      ; 1       ;
; Timer2:T2|LessThan0~3                                                                                                      ; 1       ;
; Timer2:T2|LessThan0~2                                                                                                      ; 1       ;
; Timer2:T2|LessThan0~1                                                                                                      ; 1       ;
; Timer2:T2|LessThan0~0                                                                                                      ; 1       ;
; rotateNext                                                                                                                 ; 1       ;
; nextBlockX~5                                                                                                               ; 1       ;
; delay[3]~5                                                                                                                 ; 1       ;
; delay[2]~4                                                                                                                 ; 1       ;
; delay[1]~2                                                                                                                 ; 1       ;
; nextScene~46                                                                                                               ; 1       ;
; Mux218~2                                                                                                                   ; 1       ;
; nextScene~45                                                                                                               ; 1       ;
; Mux218~1                                                                                                                   ; 1       ;
; nextScene~44                                                                                                               ; 1       ;
; nextScene~43                                                                                                               ; 1       ;
; nextScene~42                                                                                                               ; 1       ;
; nextScene~41                                                                                                               ; 1       ;
; nextScene~40                                                                                                               ; 1       ;
; nextScene~39                                                                                                               ; 1       ;
; nextScene~38                                                                                                               ; 1       ;
; nextScene~37                                                                                                               ; 1       ;
; nextScene~36                                                                                                               ; 1       ;
; nextScene~35                                                                                                               ; 1       ;
; nextScene~34                                                                                                               ; 1       ;
; nextScene~33                                                                                                               ; 1       ;
; nextScene~32                                                                                                               ; 1       ;
; nextScene~31                                                                                                               ; 1       ;
; nextScene~30                                                                                                               ; 1       ;
; nextScene~29                                                                                                               ; 1       ;
; nextScene~28                                                                                                               ; 1       ;
; nextScene~27                                                                                                               ; 1       ;
; nextScene~26                                                                                                               ; 1       ;
; nextScene~25                                                                                                               ; 1       ;
; nextScene~24                                                                                                               ; 1       ;
; nextScene~23                                                                                                               ; 1       ;
; Mux218~0                                                                                                                   ; 1       ;
; nextScene~22                                                                                                               ; 1       ;
; Mux217~1                                                                                                                   ; 1       ;
; nextScene~21                                                                                                               ; 1       ;
; Mux217~0                                                                                                                   ; 1       ;
; nextScene~20                                                                                                               ; 1       ;
; nextScene~19                                                                                                               ; 1       ;
; nextScene~18                                                                                                               ; 1       ;
; round~0                                                                                                                    ; 1       ;
; nextScene~16                                                                                                               ; 1       ;
; Mux216~1                                                                                                                   ; 1       ;
; nextScene~15                                                                                                               ; 1       ;
; Mux216~0                                                                                                                   ; 1       ;
; nextScene~14                                                                                                               ; 1       ;
; nextScene~13                                                                                                               ; 1       ;
; nextScene~12                                                                                                               ; 1       ;
; nextScene~11                                                                                                               ; 1       ;
; rotateAction                                                                                                               ; 1       ;
; nextScene~10                                                                                                               ; 1       ;
; Add27~4                                                                                                                    ; 1       ;
; skipThis~0                                                                                                                 ; 1       ;
; nextBlockX~4                                                                                                               ; 1       ;
; nextBlockX~3                                                                                                               ; 1       ;
; nextBlockX~2                                                                                                               ; 1       ;
; nextBlockX~1                                                                                                               ; 1       ;
; nextBlockX~0                                                                                                               ; 1       ;
; always4~15                                                                                                                 ; 1       ;
; always4~14                                                                                                                 ; 1       ;
; always4~13                                                                                                                 ; 1       ;
; always4~12                                                                                                                 ; 1       ;
; always4~11                                                                                                                 ; 1       ;
; always4~10                                                                                                                 ; 1       ;
; always4~9                                                                                                                  ; 1       ;
; always4~8                                                                                                                  ; 1       ;
; always4~7                                                                                                                  ; 1       ;
; always4~6                                                                                                                  ; 1       ;
; always4~5                                                                                                                  ; 1       ;
; always4~4                                                                                                                  ; 1       ;
; always4~3                                                                                                                  ; 1       ;
; always4~2                                                                                                                  ; 1       ;
; always4~1                                                                                                                  ; 1       ;
; always4~0                                                                                                                  ; 1       ;
; Add4~2                                                                                                                     ; 1       ;
; Add4~1                                                                                                                     ; 1       ;
; Add4~0                                                                                                                     ; 1       ;
; animeCount[0]~6                                                                                                            ; 1       ;
; map~126                                                                                                                    ; 1       ;
; map~125                                                                                                                    ; 1       ;
; map~124                                                                                                                    ; 1       ;
; map~123                                                                                                                    ; 1       ;
; map~122                                                                                                                    ; 1       ;
; map~121                                                                                                                    ; 1       ;
; map~120                                                                                                                    ; 1       ;
; map~119                                                                                                                    ; 1       ;
; map~118                                                                                                                    ; 1       ;
; map~117                                                                                                                    ; 1       ;
; map~116                                                                                                                    ; 1       ;
; map~115                                                                                                                    ; 1       ;
; map~114                                                                                                                    ; 1       ;
; map~113                                                                                                                    ; 1       ;
; map~112                                                                                                                    ; 1       ;
; map~111                                                                                                                    ; 1       ;
; map~110                                                                                                                    ; 1       ;
; map~109                                                                                                                    ; 1       ;
; map~108                                                                                                                    ; 1       ;
; map~107                                                                                                                    ; 1       ;
; map~106                                                                                                                    ; 1       ;
; map~105                                                                                                                    ; 1       ;
; map~104                                                                                                                    ; 1       ;
; map~103                                                                                                                    ; 1       ;
; map~102                                                                                                                    ; 1       ;
; map~101                                                                                                                    ; 1       ;
; map~100                                                                                                                    ; 1       ;
; map~99                                                                                                                     ; 1       ;
; map~98                                                                                                                     ; 1       ;
; map~97                                                                                                                     ; 1       ;
; map~96                                                                                                                     ; 1       ;
; map~95                                                                                                                     ; 1       ;
; map~94                                                                                                                     ; 1       ;
; map~93                                                                                                                     ; 1       ;
; map~92                                                                                                                     ; 1       ;
; map~91                                                                                                                     ; 1       ;
; map~90                                                                                                                     ; 1       ;
; map~89                                                                                                                     ; 1       ;
; map~88                                                                                                                     ; 1       ;
; map~87                                                                                                                     ; 1       ;
; map~86                                                                                                                     ; 1       ;
; map~85                                                                                                                     ; 1       ;
; map~84                                                                                                                     ; 1       ;
; map~83                                                                                                                     ; 1       ;
; map~82                                                                                                                     ; 1       ;
; map~81                                                                                                                     ; 1       ;
; map~80                                                                                                                     ; 1       ;
; map~79                                                                                                                     ; 1       ;
; map~78                                                                                                                     ; 1       ;
; nextBlockX[0]                                                                                                              ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[35]~31            ; 1       ;
; skipNext~2                                                                                                                 ; 1       ;
; map~77                                                                                                                     ; 1       ;
; map~76                                                                                                                     ; 1       ;
; map~75                                                                                                                     ; 1       ;
; map~74                                                                                                                     ; 1       ;
; map~73                                                                                                                     ; 1       ;
; map~72                                                                                                                     ; 1       ;
; map~71                                                                                                                     ; 1       ;
; map~70                                                                                                                     ; 1       ;
; map~68                                                                                                                     ; 1       ;
; map~67                                                                                                                     ; 1       ;
; map~66                                                                                                                     ; 1       ;
; map~64                                                                                                                     ; 1       ;
; map~63                                                                                                                     ; 1       ;
; map~61                                                                                                                     ; 1       ;
; map~60                                                                                                                     ; 1       ;
; map~59                                                                                                                     ; 1       ;
; scene[2]~0                                                                                                                 ; 1       ;
; nextBlockY[3]                                                                                                              ; 1       ;
; Add21~1                                                                                                                    ; 1       ;
; Mux284~0                                                                                                                   ; 1       ;
; nextBlockY[4]                                                                                                              ; 1       ;
; Mux283~0                                                                                                                   ; 1       ;
; nextBlockY[5]                                                                                                              ; 1       ;
; nextBlockY[2]                                                                                                              ; 1       ;
; Add21~0                                                                                                                    ; 1       ;
; map[1][7]~57                                                                                                               ; 1       ;
; map~56                                                                                                                     ; 1       ;
; map[3][0]~54                                                                                                               ; 1       ;
; map[4][1]~53                                                                                                               ; 1       ;
; map~52                                                                                                                     ; 1       ;
; map[2][6]~50                                                                                                               ; 1       ;
; map~49                                                                                                                     ; 1       ;
; map[0][2]~47                                                                                                               ; 1       ;
; map~46                                                                                                                     ; 1       ;
; map~45                                                                                                                     ; 1       ;
; map~43                                                                                                                     ; 1       ;
; map~41                                                                                                                     ; 1       ;
; map[7][6]~39                                                                                                               ; 1       ;
; map[7][6]~38                                                                                                               ; 1       ;
; map~37                                                                                                                     ; 1       ;
; map[6][1]~35                                                                                                               ; 1       ;
; map~34                                                                                                                     ; 1       ;
; nextBlockY[1]                                                                                                              ; 1       ;
; blockY[0]~15                                                                                                               ; 1       ;
; blockY[0]~13                                                                                                               ; 1       ;
; blockY[0]~12                                                                                                               ; 1       ;
; nextBlockY[0]                                                                                                              ; 1       ;
; map[4][1]~29                                                                                                               ; 1       ;
; map[6][1]~27                                                                                                               ; 1       ;
; map~25                                                                                                                     ; 1       ;
; nextBlockX[1]                                                                                                              ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[36]~30            ; 1       ;
; nextBlockX[3]                                                                                                              ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[38]~29            ; 1       ;
; Mux290~0                                                                                                                   ; 1       ;
; nextBlockX[4]                                                                                                              ; 1       ;
; Mux289~0                                                                                                                   ; 1       ;
; nextBlockX[5]                                                                                                              ; 1       ;
; nextBlockX[2]                                                                                                              ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[37]~28            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[33]~26            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[27]~22            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[28]~21            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[22]~17            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[23]~16            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[18]~13            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[18]~12            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|StageOut[17]~11            ; 1       ;
; lpm_divide:Mod0|lpm_divide_d8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_13f:divider|add_sub_vnc:add_sub_1|_~0  ; 1       ;
; blockY[1]~10                                                                                                               ; 1       ;
; blockY[1]~9                                                                                                                ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[26]~67            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[20]~63            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[20]~62            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[21]~61            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[22]~60            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[16]~59            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[16]~58            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[17]~57            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[18]~56            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[12]~55            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[12]~54            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[13]~53            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[14]~52            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[8]~51             ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[8]~50             ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[9]~49             ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[9]~48             ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[10]~47            ; 1       ;
; lpm_divide:Mod1|lpm_divide_c8m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_03f:divider|StageOut[10]~46            ; 1       ;
; Timer25:T25|CLKout~0                                                                                                       ; 1       ;
; Timer25:T25|LessThan0~6                                                                                                    ; 1       ;
; Timer25:T25|LessThan0~5                                                                                                    ; 1       ;
; Timer25:T25|LessThan0~4                                                                                                    ; 1       ;
; Timer25:T25|LessThan0~3                                                                                                    ; 1       ;
; Timer25:T25|LessThan0~2                                                                                                    ; 1       ;
; Timer25:T25|LessThan0~1                                                                                                    ; 1       ;
; Timer25:T25|LessThan0~0                                                                                                    ; 1       ;
; score[0]~2                                                                                                                 ; 1       ;
; score[0]~1                                                                                                                 ; 1       ;
; score[0]~0                                                                                                                 ; 1       ;
; Equal12~1                                                                                                                  ; 1       ;
; Equal12~0                                                                                                                  ; 1       ;
; nextScene~7                                                                                                                ; 1       ;
; nextScene~6                                                                                                                ; 1       ;
; display~252                                                                                                                ; 1       ;
; display~251                                                                                                                ; 1       ;
; display~250                                                                                                                ; 1       ;
; display~249                                                                                                                ; 1       ;
; display~248                                                                                                                ; 1       ;
; display~247                                                                                                                ; 1       ;
; display~246                                                                                                                ; 1       ;
; display~245                                                                                                                ; 1       ;
; display~244                                                                                                                ; 1       ;
; display~243                                                                                                                ; 1       ;
; display~242                                                                                                                ; 1       ;
; display~241                                                                                                                ; 1       ;
; display~240                                                                                                                ; 1       ;
; display~239                                                                                                                ; 1       ;
; display~238                                                                                                                ; 1       ;
; display~237                                                                                                                ; 1       ;
; Decoder1~7                                                                                                                 ; 1       ;
; display~234                                                                                                                ; 1       ;
; display~233                                                                                                                ; 1       ;
; display~231                                                                                                                ; 1       ;
; display~230                                                                                                                ; 1       ;
; display~228                                                                                                                ; 1       ;
; display~227                                                                                                                ; 1       ;
; display~225                                                                                                                ; 1       ;
; display~224                                                                                                                ; 1       ;
; display~223                                                                                                                ; 1       ;
; display~222                                                                                                                ; 1       ;
; display~220                                                                                                                ; 1       ;
; display~219                                                                                                                ; 1       ;
; display~217                                                                                                                ; 1       ;
; display~216                                                                                                                ; 1       ;
; display~214                                                                                                                ; 1       ;
; display~213                                                                                                                ; 1       ;
; Decoder1~6                                                                                                                 ; 1       ;
; display~210                                                                                                                ; 1       ;
; display~209                                                                                                                ; 1       ;
; display~207                                                                                                                ; 1       ;
; display~206                                                                                                                ; 1       ;
; Mux73~0                                                                                                                    ; 1       ;
; display~204                                                                                                                ; 1       ;
; display~203                                                                                                                ; 1       ;
; Mux74~0                                                                                                                    ; 1       ;
; display~202                                                                                                                ; 1       ;
; display~201                                                                                                                ; 1       ;
; display~200                                                                                                                ; 1       ;
; display~199                                                                                                                ; 1       ;
; display~198                                                                                                                ; 1       ;
; display~197                                                                                                                ; 1       ;
; display~195                                                                                                                ; 1       ;
; display~194                                                                                                                ; 1       ;
; Mux76~0                                                                                                                    ; 1       ;
; display~192                                                                                                                ; 1       ;
; display~191                                                                                                                ; 1       ;
; Decoder1~5                                                                                                                 ; 1       ;
; Mux75~0                                                                                                                    ; 1       ;
; display~188                                                                                                                ; 1       ;
; display~187                                                                                                                ; 1       ;
; display~185                                                                                                                ; 1       ;
; display~184                                                                                                                ; 1       ;
; Mux70~0                                                                                                                    ; 1       ;
; display~182                                                                                                                ; 1       ;
; display~181                                                                                                                ; 1       ;
; display~179                                                                                                                ; 1       ;
; display~178                                                                                                                ; 1       ;
; Mux69~0                                                                                                                    ; 1       ;
; display~177                                                                                                                ; 1       ;
; display~176                                                                                                                ; 1       ;
; display~174                                                                                                                ; 1       ;
; display~173                                                                                                                ; 1       ;
; Mux72~0                                                                                                                    ; 1       ;
; display~171                                                                                                                ; 1       ;
; display~170                                                                                                                ; 1       ;
; display~168                                                                                                                ; 1       ;
; display~167                                                                                                                ; 1       ;
; Decoder1~4                                                                                                                 ; 1       ;
; Mux71~0                                                                                                                    ; 1       ;
; display~164                                                                                                                ; 1       ;
; display~163                                                                                                                ; 1       ;
; display~162                                                                                                                ; 1       ;
; display~161                                                                                                                ; 1       ;
; display~159                                                                                                                ; 1       ;
; display~158                                                                                                                ; 1       ;
; Mux66~0                                                                                                                    ; 1       ;
; display~156                                                                                                                ; 1       ;
; display~155                                                                                                                ; 1       ;
; Mux65~0                                                                                                                    ; 1       ;
; display~154                                                                                                                ; 1       ;
; display~153                                                                                                                ; 1       ;
; display~152                                                                                                                ; 1       ;
; display~151                                                                                                                ; 1       ;
; display~149                                                                                                                ; 1       ;
; display~148                                                                                                                ; 1       ;
; Mux68~0                                                                                                                    ; 1       ;
; display~146                                                                                                                ; 1       ;
; display~145                                                                                                                ; 1       ;
; Decoder1~3                                                                                                                 ; 1       ;
; Mux67~0                                                                                                                    ; 1       ;
; display~142                                                                                                                ; 1       ;
; display~141                                                                                                                ; 1       ;
; display~139                                                                                                                ; 1       ;
; display~138                                                                                                                ; 1       ;
; Mux62~0                                                                                                                    ; 1       ;
; display~136                                                                                                                ; 1       ;
; display~135                                                                                                                ; 1       ;
; display~133                                                                                                                ; 1       ;
; display~132                                                                                                                ; 1       ;
; Mux61~0                                                                                                                    ; 1       ;
; display~131                                                                                                                ; 1       ;
; display~130                                                                                                                ; 1       ;
; display~128                                                                                                                ; 1       ;
; display~127                                                                                                                ; 1       ;
; Mux64~0                                                                                                                    ; 1       ;
; display~125                                                                                                                ; 1       ;
; display~124                                                                                                                ; 1       ;
; display~122                                                                                                                ; 1       ;
; display~121                                                                                                                ; 1       ;
; Decoder1~2                                                                                                                 ; 1       ;
; Mux63~0                                                                                                                    ; 1       ;
; Add23~3                                                                                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~44            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~43            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~42            ; 1       ;
; Add23~0                                                                                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~41            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~40            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~39            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~38            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~37            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~36            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~35            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~34            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~33            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~32            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~31            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~30            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~29            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~28            ; 1       ;
; lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~27            ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,617 / 32,401 ( 5 % ) ;
; C16 interconnects     ; 28 / 1,326 ( 2 % )     ;
; C4 interconnects      ; 736 / 21,816 ( 3 % )   ;
; Direct links          ; 307 / 32,401 ( < 1 % ) ;
; Global clocks         ; 3 / 10 ( 30 % )        ;
; Local interconnects   ; 662 / 10,320 ( 6 % )   ;
; R24 interconnects     ; 11 / 1,289 ( < 1 % )   ;
; R4 interconnects      ; 806 / 28,186 ( 3 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.69) ; Number of LABs  (Total = 90) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 3                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 5                            ;
; 15                                          ; 5                            ;
; 16                                          ; 59                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.32) ; Number of LABs  (Total = 90) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 48                           ;
; 1 Clock enable                     ; 25                           ;
; 1 Sync. clear                      ; 25                           ;
; 1 Sync. load                       ; 14                           ;
; 2 Clock enables                    ; 5                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.84) ; Number of LABs  (Total = 90) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 6                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 23                           ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 7                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 4                            ;
; 24                                           ; 6                            ;
; 25                                           ; 4                            ;
; 26                                           ; 1                            ;
; 27                                           ; 4                            ;
; 28                                           ; 0                            ;
; 29                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.37) ; Number of LABs  (Total = 90) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 3                            ;
; 3                                               ; 3                            ;
; 4                                               ; 3                            ;
; 5                                               ; 7                            ;
; 6                                               ; 9                            ;
; 7                                               ; 8                            ;
; 8                                               ; 10                           ;
; 9                                               ; 13                           ;
; 10                                              ; 11                           ;
; 11                                              ; 5                            ;
; 12                                              ; 5                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
; 17                                              ; 0                            ;
; 18                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.71) ; Number of LABs  (Total = 90) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 8                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 6                            ;
; 12                                           ; 5                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 5                            ;
; 16                                           ; 2                            ;
; 17                                           ; 5                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 4                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 5                            ;
; 32                                           ; 1                            ;
; 33                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 49        ; 0            ; 49        ; 0            ; 0            ; 49        ; 49        ; 0            ; 49        ; 49        ; 0            ; 39           ; 0            ; 0            ; 10           ; 0            ; 39           ; 10           ; 0            ; 0            ; 0            ; 39           ; 0            ; 0            ; 0            ; 0            ; 0            ; 49        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 49           ; 0         ; 49           ; 49           ; 0         ; 0         ; 49           ; 0         ; 0         ; 49           ; 10           ; 49           ; 49           ; 39           ; 49           ; 10           ; 39           ; 49           ; 49           ; 49           ; 10           ; 49           ; 49           ; 49           ; 49           ; 49           ; 0         ; 49           ; 49           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DATA_R[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLR                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; accumulate         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; skip               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rotating           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; down               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; loop               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 6.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                            ;
+----------------------------+-------------------------+-------------------+
; Source Register            ; Destination Register    ; Delay Added in ns ;
+----------------------------+-------------------------+-------------------+
; Timer2:T2|CLKout           ; Timer2:T2|CLKout        ; 2.086             ;
; TimerRefresh:TFR|CLKout    ; TimerRefresh:TFR|CLKout ; 2.077             ;
; Timer25:T25|CLKout         ; Timer25:T25|CLKout      ; 2.067             ;
; nextRound                  ; round                   ; 0.801             ;
; TimerRefresh:TFR|timer[23] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[22] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[21] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[20] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[19] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[18] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[17] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[16] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[15] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[14] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[13] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[12] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[11] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[10] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[9]  ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[8]  ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[7]  ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[6]  ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[5]  ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[4]  ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[3]  ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[2]  ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[1]  ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[0]  ; TimerRefresh:TFR|CLKout ; 0.634             ;
; TimerRefresh:TFR|timer[24] ; TimerRefresh:TFR|CLKout ; 0.634             ;
; Timer2:T2|timer[24]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[23]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[22]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[21]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[19]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[18]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[17]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[20]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[16]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[15]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[14]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[12]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[11]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[10]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[9]         ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[8]         ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[7]         ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[6]         ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[5]         ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[4]         ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[3]         ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[2]         ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[1]         ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[0]         ; Timer2:T2|CLKout        ; 0.464             ;
; Timer2:T2|timer[13]        ; Timer2:T2|CLKout        ; 0.464             ;
; Timer25:T25|timer[23]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[22]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[21]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[20]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[19]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[18]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[17]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[24]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[14]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[13]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[12]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[11]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[10]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[16]      ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[9]       ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[8]       ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[7]       ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[6]       ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[5]       ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[4]       ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[2]       ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[1]       ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[0]       ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[3]       ; Timer25:T25|CLKout      ; 0.226             ;
; Timer25:T25|timer[15]      ; Timer25:T25|CLKout      ; 0.226             ;
; nextBlockX[5]              ; blockX[5]               ; 0.024             ;
; nextBlockX[4]              ; blockX[4]               ; 0.024             ;
+----------------------------+-------------------------+-------------------+
Note: This table only shows the top 81 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119006): Selected device EP3C10E144C8 for design "tetris"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
    Info (176445): Device EP3C25E144C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tetris.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN 22 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node TimerRefresh:TFR|CLKout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node TimerRefresh:TFR|CLKout~0
Info (176353): Automatically promoted node Timer25:T25|CLKout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Timer25:T25|CLKout~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file E:/logic2024/tetris/output_files/tetris.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 6001 megabytes
    Info: Processing ended: Wed Dec 25 16:43:16 2024
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/logic2024/tetris/output_files/tetris.fit.smsg.


