+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_002|alt_rst_req_sync_uq1                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_sync_uq1                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_005                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                        ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003                                                                                        ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                            ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                            ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_019|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_019                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_018|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_018                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_017|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_017                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_016|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_016                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_015|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_015                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_014|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_014                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_013|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_013                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_012|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_012                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_011|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_011                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_010|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_010                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_009|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_009                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_008|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_008                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_007|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_007                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_006|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_006                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_005|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_005                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_004|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_004                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_003|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_003                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_002|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_002                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_001|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline_001                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline|core                                                                                            ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mux_pipeline                                                                                                 ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_011|core                                                                                      ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_011                                                                                           ; 111   ; 3              ; 0            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_010|core                                                                                      ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_010                                                                                           ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_009|core                                                                                      ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_009                                                                                           ; 111   ; 3              ; 0            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_008|core                                                                                      ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_008                                                                                           ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_007|core                                                                                      ; 90    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_007                                                                                           ; 93    ; 3              ; 0            ; 3              ; 88     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_006|core                                                                                      ; 96    ; 0              ; 0            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_006                                                                                           ; 98    ; 2              ; 0            ; 2              ; 94     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_005|core                                                                                      ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_005                                                                                           ; 111   ; 3              ; 0            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_004|core                                                                                      ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_004                                                                                           ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_003|core                                                                                      ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_003                                                                                           ; 111   ; 3              ; 0            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_002|core                                                                                      ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_002                                                                                           ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_001|core                                                                                      ; 81    ; 0              ; 0            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline_001                                                                                           ; 84    ; 3              ; 0            ; 3              ; 79     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline|core                                                                                          ; 87    ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|agent_pipeline                                                                                               ; 89    ; 2              ; 0            ; 2              ; 85     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline_003|core                                                                                    ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline_003                                                                                         ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline_002|core                                                                                    ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline_002                                                                                         ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline_001|core                                                                                    ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline_001                                                                                         ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline|core                                                                                        ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_pipeline                                                                                             ; 116   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007|clock_xer|out_to_in_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007|clock_xer|in_to_out_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007|clock_xer                                                                                        ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_007                                                                                                  ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006|clock_xer|out_to_in_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006|clock_xer|in_to_out_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006|clock_xer                                                                                        ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_006                                                                                                  ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005|clock_xer|out_to_in_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005|clock_xer|in_to_out_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005|clock_xer                                                                                        ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_005                                                                                                  ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004|clock_xer|out_to_in_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004|clock_xer|in_to_out_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004|clock_xer                                                                                        ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_004                                                                                                  ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer                                                                                        ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003                                                                                                  ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer                                                                                        ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002                                                                                                  ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer                                                                                        ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001                                                                                                  ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer                                                                                            ; 116   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser                                                                                                      ; 118   ; 2              ; 0            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_cmd_width_adapter                                                                        ; 117   ; 3              ; 0            ; 3              ; 94     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_pio_avalon_slave_0_cmd_width_adapter                                                                  ; 117   ; 3              ; 0            ; 3              ; 85     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_rsp_width_adapter|uncompressor                                                           ; 42    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_rsp_width_adapter                                                                        ; 99    ; 3              ; 0            ; 3              ; 112    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_pio_avalon_slave_0_rsp_width_adapter|uncompressor                                                     ; 42    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_pio_avalon_slave_0_rsp_width_adapter                                                                  ; 90    ; 3              ; 0            ; 3              ; 112    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                        ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb                                                                                              ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                  ; 558   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                            ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                  ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                      ; 558   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_005                                                                                                ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_004                                                                                                ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                                ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                    ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_005                                                                                                  ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004|arb                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004                                                                                                  ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003|arb                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                                  ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002|arb                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                  ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                  ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                      ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                ; 118   ; 25             ; 2            ; 25             ; 556    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                    ; 118   ; 25             ; 2            ; 25             ; 556    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                ; 96    ; 3              ; 5            ; 3              ; 94     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_burst_adapter                                                                            ; 96    ; 0              ; 0            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_pio_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter          ; 87    ; 3              ; 5            ; 3              ; 85     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_pio_avalon_slave_0_burst_adapter                                                                      ; 87    ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_0_0_outgoing_master_limiter                                                                              ; 226   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_1_0_mm_bridge_1_m0_limiter                                                                               ; 226   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007                                                                                                   ; 108   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                   ; 108   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                   ; 90    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                   ; 108   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                   ; 108   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                   ; 81    ; 0              ; 2            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                   ; 108   ; 0              ; 5            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                       ; 108   ; 0              ; 5            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mailbox_avmm_msg_sender_agent_rsp_fifo                                                                ; 148   ; 39             ; 0            ; 39             ; 107    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mailbox_avmm_msg_sender_agent|uncompressor                                                            ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mailbox_avmm_msg_sender_agent                                                                         ; 295   ; 39             ; 43           ; 39             ; 320    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mutex_pio_s1_agent_rsp_fifo                                                                           ; 148   ; 39             ; 0            ; 39             ; 107    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mutex_pio_s1_agent|uncompressor                                                                       ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mutex_pio_s1_agent                                                                                    ; 295   ; 39             ; 43           ; 39             ; 320    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_agent_rdata_fifo                                                                         ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_agent_rsp_fifo                                                                           ; 130   ; 39             ; 0            ; 39             ; 89     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_agent|uncompressor                                                                       ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_agent                                                                                    ; 227   ; 22             ; 27           ; 22             ; 249    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_control_slave_agent_rdata_fifo                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_control_slave_agent_rsp_fifo                                                                           ; 148   ; 39             ; 0            ; 39             ; 107    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_control_slave_agent|uncompressor                                                                       ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_control_slave_agent                                                                                    ; 295   ; 39             ; 43           ; 39             ; 320    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mailbox_avmm_msg_receiver_agent_rsp_fifo                                                              ; 148   ; 39             ; 0            ; 39             ; 107    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mailbox_avmm_msg_receiver_agent|uncompressor                                                          ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mailbox_avmm_msg_receiver_agent                                                                       ; 295   ; 39             ; 43           ; 39             ; 320    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_pio_avalon_slave_0_agent_rsp_fifo                                                                     ; 121   ; 39             ; 0            ; 39             ; 80     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_pio_avalon_slave_0_agent|uncompressor                                                                 ; 42    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_pio_avalon_slave_0_agent                                                                              ; 193   ; 13             ; 19           ; 13             ; 213    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_0_0_outgoing_master_agent                                                                                ; 185   ; 35             ; 80           ; 35             ; 140    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_1_0_mm_bridge_1_m0_agent                                                                                 ; 185   ; 35             ; 80           ; 35             ; 140    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mailbox_avmm_msg_sender_translator                                                                    ; 111   ; 5              ; 26           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mutex_pio_s1_translator                                                                               ; 111   ; 6              ; 30           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_translator                                                                               ; 76    ; 4              ; 3            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_control_slave_translator                                                                               ; 111   ; 6              ; 27           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_mailbox_avmm_msg_receiver_translator                                                                  ; 111   ; 6              ; 26           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|shared_pio_avalon_slave_0_translator                                                                         ; 58    ; 6              ; 25           ; 6              ; 23     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_0_0_outgoing_master_translator                                                                           ; 112   ; 10             ; 2            ; 10             ; 105    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cpu_1_0_mm_bridge_1_m0_translator                                                                            ; 112   ; 10             ; 2            ; 10             ; 105    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                              ; 298   ; 0              ; 1            ; 0              ; 236    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid                                                                                                                          ; 3     ; 16             ; 2            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|shared_mutex_pio                                                                                                               ; 38    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|shared_mailbox                                                                                                                 ; 74    ; 0              ; 31           ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|shared_pio                                                                                                                     ; 15    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_controller|the_system_sdram_controller_input_efifo_module                                                                ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_controller                                                                                                               ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll_0                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|rst_controller|alt_rst_req_sync_uq1                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|rst_controller|alt_rst_sync_uq1                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|rst_controller                                                                                                         ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|irq_mapper                                                                                                             ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_008                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_007                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_006                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_005                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_004                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_003                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_002                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter_001                                                                                ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|avalon_st_adapter                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custompio_0_avalon_slave_0_cmd_width_adapter                                                         ; 126   ; 3              ; 0            ; 3              ; 94     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custompio_0_avalon_slave_0_rsp_width_adapter|uncompressor                                            ; 46    ; 4              ; 0            ; 4              ; 37     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custompio_0_avalon_slave_0_rsp_width_adapter                                                         ; 99    ; 3              ; 0            ; 3              ; 121    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_mux_001|arb                                                                                      ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_mux_001                                                                                          ; 483   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_mux|arb|adder                                                                                    ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_mux|arb                                                                                          ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_mux                                                                                              ; 1083  ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_demux_008                                                                                        ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_demux_007                                                                                        ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_demux_006                                                                                        ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_demux_005                                                                                        ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_demux_004                                                                                        ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_demux_003                                                                                        ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_demux_002                                                                                        ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_demux_001                                                                                        ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|rsp_demux                                                                                            ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_008                                                                                          ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_007|arb|adder                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_007|arb                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_007                                                                                          ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_006|arb                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_006                                                                                          ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_005|arb                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_005                                                                                          ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_004|arb                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_004                                                                                          ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_003                                                                                          ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_002                                                                                          ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux_001                                                                                          ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_mux                                                                                              ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_demux_001                                                                                        ; 134   ; 16             ; 7            ; 16             ; 481    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|cmd_demux                                                                                            ; 139   ; 81             ; 2            ; 81             ; 1081   ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custompio_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter ; 96    ; 3              ; 5            ; 3              ; 94     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custompio_0_avalon_slave_0_burst_adapter                                                             ; 96    ; 0              ; 0            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|nios2_gen2_0_instruction_master_limiter                                                              ; 244   ; 0              ; 0            ; 0              ; 250    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|nios2_gen2_0_data_master_limiter                                                                     ; 244   ; 0              ; 0            ; 0              ; 250    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_010|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_010                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_009|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_009                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_008|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_008                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_007|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_007                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_006|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_006                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_005|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_005                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_004|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_004                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_003|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_003                                                                                           ; 87    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_002|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_002                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_001|the_default_decode                                                                        ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router_001                                                                                           ; 114   ; 0              ; 6            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router|the_default_decode                                                                            ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|router                                                                                               ; 114   ; 0              ; 6            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|led_1_s1_agent_rsp_fifo                                                                              ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|led_1_s1_agent|uncompressor                                                                          ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|led_1_s1_agent                                                                                       ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                            ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                        ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|timer_0_s1_agent                                                                                     ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|sram_1_s1_agent_rsp_fifo                                                                             ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|sram_1_s1_agent|uncompressor                                                                         ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|sram_1_s1_agent                                                                                      ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|mm_bridge_1_s0_agent_rsp_fifo                                                                        ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|mm_bridge_1_s0_agent|uncompressor                                                                    ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|mm_bridge_1_s0_agent                                                                                 ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                          ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                      ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                   ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|perc_1_control_slave_agent_rsp_fifo                                                                  ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|perc_1_control_slave_agent|uncompressor                                                              ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|perc_1_control_slave_agent                                                                           ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custom_counter_0_avalon_slave_0_agent_rsp_fifo                                                       ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custom_counter_0_avalon_slave_0_agent|uncompressor                                                   ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custom_counter_0_avalon_slave_0_agent                                                                ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custompio_0_avalon_slave_0_agent_rsp_fifo                                                            ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custompio_0_avalon_slave_0_agent|uncompressor                                                        ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custompio_0_avalon_slave_0_agent                                                                     ; 208   ; 13             ; 22           ; 13             ; 227    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                         ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                     ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                  ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                ; 196   ; 39             ; 89           ; 39             ; 146    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                       ; 196   ; 39             ; 89           ; 39             ; 146    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|led_1_s1_translator                                                                                  ; 113   ; 6              ; 31           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|timer_0_s1_translator                                                                                ; 97    ; 22             ; 46           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|sram_1_s1_translator                                                                                 ; 113   ; 7              ; 15           ; 7              ; 88     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|mm_bridge_1_s0_translator                                                                            ; 113   ; 4              ; 2            ; 4              ; 102    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                              ; 113   ; 5              ; 21           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|perc_1_control_slave_translator                                                                      ; 113   ; 6              ; 29           ; 6              ; 72     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custom_counter_0_avalon_slave_0_translator                                                           ; 113   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|custompio_0_avalon_slave_0_translator                                                                ; 60    ; 6              ; 27           ; 6              ; 23     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                             ; 113   ; 5              ; 32           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                           ; 114   ; 51             ; 2            ; 51             ; 107    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                  ; 114   ; 12             ; 2            ; 12             ; 107    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_interconnect_0                                                                                                      ; 354   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|timer_0                                                                                                                ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|nios2_gen2_0|cpu                                                                                                       ; 151   ; 1              ; 29           ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|nios2_gen2_0                                                                                                           ; 151   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|mm_bridge_1                                                                                                            ; 106   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r                                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|jtag_uart_0                                                                                                            ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|sram_1|the_altsyncram|auto_generated|mux2                                                                              ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|sram_1|the_altsyncram|auto_generated|decode3                                                                           ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|sram_1|the_altsyncram|auto_generated                                                                                   ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|sram_1                                                                                                                 ; 58    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|perc_1                                                                                                                 ; 40    ; 0              ; 31           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|led_1                                                                                                                  ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|custom_counter_0                                                                                                       ; 38    ; 0              ; 32           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0|custompio_0                                                                                                            ; 15    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_1_0                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|rst_controller|alt_rst_req_sync_uq1                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|rst_controller|alt_rst_sync_uq1                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|rst_controller                                                                                                         ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|irq_mapper                                                                                                             ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_008                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_007                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_006                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_005                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_004                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_003                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_002                                                                                ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter_001                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|avalon_st_adapter                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custompio_0_avalon_slave_0_cmd_width_adapter                                                         ; 126   ; 3              ; 0            ; 3              ; 94     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custompio_0_avalon_slave_0_rsp_width_adapter|uncompressor                                            ; 46    ; 4              ; 0            ; 4              ; 37     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custompio_0_avalon_slave_0_rsp_width_adapter                                                         ; 99    ; 3              ; 0            ; 3              ; 121    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_mux_001|arb                                                                                      ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_mux_001                                                                                          ; 483   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_mux|arb|adder                                                                                    ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_mux|arb                                                                                          ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_mux                                                                                              ; 1083  ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_demux_008                                                                                        ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_demux_007                                                                                        ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_demux_006                                                                                        ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_demux_005                                                                                        ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_demux_004                                                                                        ; 124   ; 4              ; 2            ; 4              ; 241    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_demux_003                                                                                        ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_demux_002                                                                                        ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_demux_001                                                                                        ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|rsp_demux                                                                                            ; 123   ; 1              ; 2            ; 1              ; 121    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_008|arb|adder                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_008|arb                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_008                                                                                          ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_007                                                                                          ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_006|arb                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_006                                                                                          ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_005|arb                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_005                                                                                          ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_004|arb                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_004                                                                                          ; 243   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_003                                                                                          ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_002                                                                                          ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux_001                                                                                          ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_mux                                                                                              ; 123   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_demux_001                                                                                        ; 134   ; 16             ; 7            ; 16             ; 481    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|cmd_demux                                                                                            ; 139   ; 81             ; 2            ; 81             ; 1081   ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custompio_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter ; 96    ; 3              ; 5            ; 3              ; 94     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custompio_0_avalon_slave_0_burst_adapter                                                             ; 96    ; 0              ; 0            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|nios2_gen2_0_instruction_master_limiter                                                              ; 244   ; 0              ; 0            ; 0              ; 250    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|nios2_gen2_0_data_master_limiter                                                                     ; 244   ; 0              ; 0            ; 0              ; 250    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_010|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_010                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_009|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_009                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_008|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_008                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_007|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_007                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_006|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_006                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_005|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_005                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_004|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_004                                                                                           ; 87    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_003|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_003                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_002|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_002                                                                                           ; 114   ; 0              ; 2            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_001|the_default_decode                                                                        ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router_001                                                                                           ; 114   ; 0              ; 6            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router|the_default_decode                                                                            ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|router                                                                                               ; 114   ; 0              ; 6            ; 0              ; 121    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                            ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                        ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|timer_0_s1_agent                                                                                     ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|led_0_s1_agent_rsp_fifo                                                                              ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|led_0_s1_agent|uncompressor                                                                          ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|led_0_s1_agent                                                                                       ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|sram_0_s1_agent_rsp_fifo                                                                             ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|sram_0_s1_agent|uncompressor                                                                         ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|sram_0_s1_agent                                                                                      ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|mm_bridge_0_s0_agent_rsp_fifo                                                                        ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|mm_bridge_0_s0_agent|uncompressor                                                                    ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|mm_bridge_0_s0_agent                                                                                 ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                          ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                      ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                   ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|perc_0_control_slave_agent_rsp_fifo                                                                  ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|perc_0_control_slave_agent|uncompressor                                                              ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|perc_0_control_slave_agent                                                                           ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custompio_0_avalon_slave_0_agent_rsp_fifo                                                            ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custompio_0_avalon_slave_0_agent|uncompressor                                                        ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custompio_0_avalon_slave_0_agent                                                                     ; 208   ; 13             ; 22           ; 13             ; 227    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custom_counter_0_avalon_slave_0_agent_rsp_fifo                                                       ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custom_counter_0_avalon_slave_0_agent|uncompressor                                                   ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custom_counter_0_avalon_slave_0_agent                                                                ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                         ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                     ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                  ; 310   ; 39             ; 46           ; 39             ; 334    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                ; 196   ; 39             ; 89           ; 39             ; 146    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                       ; 196   ; 39             ; 89           ; 39             ; 146    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|timer_0_s1_translator                                                                                ; 97    ; 22             ; 46           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|led_0_s1_translator                                                                                  ; 113   ; 6              ; 31           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|sram_0_s1_translator                                                                                 ; 113   ; 7              ; 15           ; 7              ; 88     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|mm_bridge_0_s0_translator                                                                            ; 113   ; 4              ; 2            ; 4              ; 102    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                              ; 113   ; 5              ; 21           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|perc_0_control_slave_translator                                                                      ; 113   ; 6              ; 29           ; 6              ; 72     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custompio_0_avalon_slave_0_translator                                                                ; 60    ; 6              ; 27           ; 6              ; 23     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|custom_counter_0_avalon_slave_0_translator                                                           ; 113   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                             ; 113   ; 5              ; 32           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                           ; 114   ; 51             ; 2            ; 51             ; 107    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                  ; 114   ; 12             ; 2            ; 12             ; 107    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_interconnect_0                                                                                                      ; 354   ; 0              ; 0            ; 0              ; 418    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|timer_0                                                                                                                ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|nios2_gen2_0|cpu                                                                                                       ; 151   ; 1              ; 29           ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|nios2_gen2_0                                                                                                           ; 151   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|mm_bridge_0                                                                                                            ; 106   ; 2              ; 0            ; 2              ; 102    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r|rfifo|auto_generated                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_r                                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w|wfifo|auto_generated                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0|the_system_cpu_0_0_jtag_uart_0_scfifo_w                                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|jtag_uart_0                                                                                                            ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|sram_0|the_altsyncram|auto_generated|mux2                                                                              ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|sram_0|the_altsyncram|auto_generated|decode3                                                                           ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|sram_0|the_altsyncram|auto_generated                                                                                   ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|sram_0                                                                                                                 ; 58    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|perc_0                                                                                                                 ; 40    ; 0              ; 31           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|led_0                                                                                                                  ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|custom_counter_0                                                                                                       ; 38    ; 0              ; 32           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0|custompio_0                                                                                                            ; 15    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cpu_0_0                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                ; 2     ; 10             ; 0            ; 10             ; 39     ; 10              ; 10            ; 10              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
