 2
具自身誤差消除機制的多位元串接式三角積分類比/數位轉換器電路設計 
“Design of a Multibit Cascaded Sigma-Delta Analog-to-Digital Converter with a Self Error Cancellation 
Scheme” 
計畫編號：NSC95-2221-E-008-167 
執行期間：95 年 8 月 1 日 至 96 年 7 月 31 日 
主持人：蘇純賢  蔡佩芸  
中央大學電機工程系助理教授 
 
一、 中文摘要 
本計畫的目的在於製作並驗證一個新提
出具自身類比誤差抑制機制的多位元串接式
三角積分類比/數位轉換器電路，進而應用於
未來通訊高頻系統、低功率高解析度生醫類比
介面晶片、或是連續式三角積分 D 類音頻放大
器等等相關研究類比前端電路之需求。 
隨著各類應用對頻寬及解析度的需求日
益提升，高階、高性能的三角積分類比/數位
轉換器的研製亦趨於重要。雖然多位元串接式
架構為高階、高性能三角積分類比/數位轉換
器的理想選擇，然而此類架構無法消除自身的
類比誤差，因此實現上需要伴隨使用誤差抑制
技術。本計畫即針對此一缺點提出一種誤差消
除機制，其效果將優於目前較常採用的動態元
件匹配技術。本計畫研究內容包含新提架構的
理論推導，新架構可調式化的研究，電路的設
計、製作及量測。所設計的晶片將包含高精確
度交換電容電路及高速連續時間式電路兩應
用。 
英文摘要 
This project is proposed to develop and 
verify a novel error cancellation scheme used for  
a multibit cascaded sigma-delta (Σ∆) 
analog-to-digital converter (ADC). The fast 
growing demand in application’s bandwidth and 
resolution leaves the design of high-order, 
high-performance Σ∆ ADCs an important task. 
To fulfill the need, the multibit, cascaded 
architecture has been chosen among the  　　
converter structures; however, such architecture 
cannot suppress the analog errors inside it and is 
required to be implemented with error 
cancellation techniques. This project is aimed to 
develop an error cancellation scheme 
architecturally to improve the performance of the 
traditional multibit cascaded Σ∆ ADC. By 
comparison, the proposed scheme shows better 
signal-to-noise ratio improvement over the 
commonly-used dynamic element matching 
(DEM) techniques. Tasks of this project include 
architectural study, development of configurable 
structure, circuit implementation and 
measurement of the proposed scheme. The 
implementation chips will be associated with 
high-resolution switched-capacitor applications 
as well as high-speed continuous-time 
applications. 
二、 計畫的緣由與目的 
本計畫的目的在於製作並驗證一個新提
出，具自身類比誤差抑制的多位元串接式三角
積 分 類 比 / 數 位 轉 換 器 (multibit cascaded 
sigma-delta analog-to-digital converter)電路。三
角積分資料轉換技術在數位語音、高精密量
測、區域通訊等系統的類比前端電路中扮演重
 4
關於數位/類比調變器誤差的縮減技術，
可以區分為三大類：(1).連續及非連續校正技
術、(2).動態元件匹配技術、及(3).創新架構校
正技術。各項技術的實現及其相關文獻的發
表，綜述如下： 
第一項技術中，非連續校正技術是指針對
元件不匹配的部份，施以一次性雷射手術修
正。這種技術見於早年高效能的語音電路，然
因不適於積體電路的應用，故已較少見。連續
修正技術則是在晶片上加入偵測及數位校正
電路來達成。然此種方式的有效性繫於系統複
雜度，校正演算法優劣，以及新加電路對原有
電路干擾程度，故此方式的實施需按照每一種
應用逐案考慮，較難普遍。 
第二種技術，動態元件匹配 (dynamic 
element matching)，為一主流的校正方式。嚴
格來說此一方法為第一項技術中連續修正方
式的一種簡化，只是略去其中誤差偵測這一動
作。此一技術方法是去對於數位/類比調變器
中的各個類比單位元件去做排序，打亂其固定
輸出格式，使單位元件誤差平均 (error 
averaging)化。打亂排序的方式是由特定的演
算法來決定。此類演算法自最早期的隨機式，
至繞圈式的 ”資料權重平均 (data weighted 
averaging)”，進一步至”部分資料權重平均”，
及 ” 多 指 標 雙 向 式  (double-index 
double-direction)資料平均”等等。這類演算法
均實現了近似一階雜訊移頻(noise shaping)的
效果。而最近發表的技術，則採用更複雜的演
算法，達到誤差能進似於二階雜訊移頻的效
果。這類技術多半使用於三角積分數位/類比
轉換器中，但亦有文獻將其用於多位元串接式
類比/數位調變器中。 
動態元件匹配技術的特色在於平均誤差
而非消除誤差，其一階雜訊移頻僅為近似，所
以在低頻的誤差值無法降至零而為誤差平均
值。此外，此類技術與訊號本身有相關性
(dependent)，所以輸出無可避免仍會產生與輸
入訊號相關的諧波(harmonic distortions)。另
外，此類校正技術雖是連續效果卻與演算法有
關。當其演算法失效時，系統的性能即會下降
至與沒有校正時一樣。此一情況在一些採複雜
演算法的系統中尤為明顯。 
第三類技術與架構有關。架構上的校正能
夠消除誤差而不僅止於平均誤差，因此其效能
會好於第二項技術。然而新的架構提出需考量
到系統層次的問題，諸如轉換器中類比及數位
訊號整合及電路層次的問題，加上複雜度不能
太高，所以這類技術有其稀少性。 
本計畫所提即為一種新架構，其特色是在
多位元串接架構中增入類比反饋 (negative 
feedback)機制，透過轉換器後段數位誤差校正
函數(error correction functions)來消除數位/類
比轉換器的類比誤差，使頻寬以內存在的雜訊
能被有效消除而非僅止於平均，進而獲得比動
態匹配技術更佳的效果。 
 
三、 研究方法及成果 
 本計畫的進行重點在於系統誤差消除機
制最佳化以及可調式架構的深入研究，如圖二
所示。本計畫的研究方向包含：(1).系統架構
的最佳化、(2).可調式架構通式的推導、(3).電
路規格的確立、(4).與動態元件匹配技術比
較、及 (5).電路的設計與製作。各分項詳細說
明如下： 
 
圖二: 四階多位元串接積分和差類比/數位調
 6
四、 結論與討論 
透過本計畫的執行，本研究團隊除了驗證
所提架構的可行性，並且有衍生性的創意提
出。在技術層次方面，其研發成果對本團隊發
展其他寬頻、高精確度三角積分系統，諸如連
續式通訊系統類比前端、感測系統類比前端、
類比式 D 類放大器等有重大供獻。參與本計畫
的研究人員，除了瞭解到高階、高效能的三角
積分電路設計技術，並且成功地累積相關經
驗，增加後續相關電路設計研究的成功性。 
本研究團隊執行此一計畫的研究成果，計
發表國內研討會論文一篇[7]，國際研討會論文
三篇[8-10]，並有兩篇論文期刊在作修改中
[11-12]。此外，專利的部分有兩件亦在撰寫
中。 
 
五、參考文獻 
1. Terng-Yin Hsu, Bai-Jue Shieh and Chen-Yi Lee, “An 
all-digital phase-locked loop (ADPLL)-based clock 
recovery circuit,” IEEE Journal of Solid-State Circuits, 
Vol.34, pp.1063-1073, Aug. 1999. 
2. Jin-Jer Jong and Chen-Yi Lee, “A novel structure for 
portable digitally controlled oscillator,” The 2001 
IEEE International Symposium on Circuits and 
Systems, Vol. 1, pp. 272-275, May 2001. 
3. Yi-Chuan Liu, Chung-Cheng Wang, Terng-Yin Hsu 
and Chen-Yi Lee, “A wideband digital frequency 
synthesizer,” The 2001 IEEE International 
Symposium on Circuits and Systems, Vol. 4, pp. 
710-713, May 2001. 
4. Tsai, F.S. and Chen-Yi Lee, “A novel single-bit input 
all digital synchronizer and demodulator baseband 
processor for fast frequency hopping system,” The 
2001 IEEE International Symposium on Circuits and 
Systems, Vol. 4, pp. 132-135, May 2001. 
5. Terng-Yin Hsu, Chung-Cheng Wang, and Chen-Yi 
Lee, “Design and analysis of a portable high-speed 
clock generator,” IEEE Transactions on Circuits and 
Systems II: Analog and Digital Signal Processing, Vol. 
48, pp. 367-375, April 2001. 
6. Ching-Che Chung and Chen-Yi Lee, “An all-digital 
phase-locked loop for high-speed clock generation,” 
The 2002 IEEE International Symposium on Circuits 
and Systems, Vol.3, pp. 679-682, May 2002. 
7. Chun-Hsin Su and Yi-Lun Chiang, “Linearization 
techniques for multibit cascaded sigma-delta 
modulators,” the 17th VLSI Design/CAD Symposium, 
Aug. 2006. 
8. Cihun-Siyong Alex Gong, Chun-Hsien Su, Muh-Tian 
Shiue, and Yin Chang, “An efficient micro-stimulator 
array using unitary-size DAC with adiabatic baseband 
scheme,” IEEE ICECS 2006, Dec. 2006. 
9. Cihun-Siyong Alex Gong, Chun-Hsien Su, Muh-Tian 
Shiue, and Yin Chang, “Design of self-sampling 
based ASK demodulator for implantable 
microsystem,” IEEE ICECS 2006, Dec. 2006. 
10. Cihun-Siyong Alex Gong, Muh-Tian Shiue, Ci-Tong 
Hong, Chun-Hsien Su and Kai-Wen Yao, “Analysis 
and Design of an Efficient Complementary! Energy 
Path Adiabatic Logic for Low-Power System 
Applications,” IEEE SOCC 2007. 
11. Cihun-Siyong Alex Gong, Yin Chang, Chun-Hsien Su, 
and Muh-Tian Shiue, “A Truly Low-Cost 
High-Efficiency ASK Demodulator Based On 
Self-Sampling Scheme for Bioimplantable 
Application,” IEEE Transactions on Circuits and 
Systems I, submitted and currently on revising. 
12. Cihun-Siyong Alex Gong, Chia-Wei Su, Yin Chang, 
Chun-Hsien Su, Kuo-Hsing Cheng, Muh-Tian Shiue, 
“A Fully-Integrated Energy-Aware Multi-Channel 
Prosthetic Device or Retinal Implant,” IEEE 
Transactions on Circuits and Systems I, submitted and 
currently on revising. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
