<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z045ffg900-2" LaunchTime="1608015781">
  <File Type="PA-TCL" Name="design_1_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="design_1_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="design_1_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="design_1_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="design_1_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="design_1_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="design_1_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="design_1_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="design_1_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/hdl/LFM_phase_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/LFM_phase_gen.v"/>
        <Attr Name="ImportTime" Val="1607977253"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/fir_dec.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/fir_dec.v"/>
        <Attr Name="ImportTime" Val="1607949427"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/fir_dec_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/fir_dec_wrapper.v"/>
        <Attr Name="ImportTime" Val="1607953410"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/add_zeros.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/add_zeros.v"/>
        <Attr Name="ImportTime" Val="1607974762"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/fir_sync.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/fir_sync.v"/>
        <Attr Name="ImportTime" Val="1607975192"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/up_sample.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/up_sample.v"/>
        <Attr Name="ImportTime" Val="1607955028"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/iq_modulator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/iq_modulator.v"/>
        <Attr Name="ImportTime" Val="1607977403"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/mod_subsys.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/mod_subsys.v"/>
        <Attr Name="ImportTime" Val="1607981408"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/ref_phase.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/ref_phase.v"/>
        <Attr Name="ImportTime" Val="1607972514"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/hdl/design_1_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/coef_lp_dec.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/coef_lp_dec.mem"/>
        <Attr Name="ImportTime" Val="1607951125"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/coef_lp_int.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../hdl/coef_lp_int.mem"/>
        <Attr Name="ImportTime" Val="1607955454"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="design_1_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="design_1_axis_data_fifo_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_mod_subsys_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_LFM_phase_gen_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_vio_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_system_ila_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_dds_compiler_0_2"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_axis_data_fifo_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_iq_modulator_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_fir_dec_wrapper_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_rst_clk_wiz_0_10M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_dds_compiler_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_dds_compiler_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_ref_phase_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_rst_clk_wiz_0_100M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_clk_wiz_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_1_system_ila_1_0"/>
</GenRun>
