---
title: 운영체제 - Virtual-Memory
layout: post
post-image: "https://images.velog.io/images/tjswodud/post/973a5351-7cf3-4dae-9d10-6e90f9d0e22c/%EA%B3%B5%EB%A3%A1%EC%B1%85.png"
description: 20일차
categories: [OS]
tags:
 - 운영체제
 - 공룡책
 - 기말 고사 범위

---

### - 정리의 기반은 학교 강의 노트와 [Operating System Concepts]를 참고하였습니다.

22-1학기 운영체제를 들으면서 중간고사에 대비하면서 정리해놓은 개념들입니다...ㅎ
다른 핵심 내용이나 기본이라고 생각되는 내용들은 제외하고 제가 시험에서 중요하다고 생각하는 것들만 중구난방으로 정리되어있습니다.

---

### Demand Paging
_디스크에 frame을 임시 저장 <br> 물리적 메모리를 디스크에 저장된 페이지의 캐시로 활용하는 느낌_

---

### Virtual Memory
* HW + SW의 지원 필요
* HW = MMU = Page Table Base Register + TLB + Page walkers
* OS의 일 :<br>
    + 어떤 frame이 free한지 확인
    + frame을 page에 할당
    + frame replacement
    + sharing frame

---

### Page Fault
* Valid-Invalid bit 사용 -> I(Invalid bit) = 메모리 접근 불가 or 디스크에 존재하는 데이터
* PTE가 그 페이지가 메모리 안에 없다고 말해준다.
* 과정<br>
    1. Page Fault 발생
    1. CPU가 OS에게 알림
    1. OS가 CPU 중지
    1. Disk에서 해당 부분을 찾아 메모리에 올림
    1. Bit를 Valid로 갱신
    1. Page Fault 발생시킨 명령어 재실행

---

### Copy-on-Write
_shared-mem은 read-only로 보호 <br> 프로세스가 write하면 그때 복사해서 독립적인 memd으로_
_ex) fork()_<br>
<br>
![cow](/assets/img/cow.png)

---

# Virtual Memory 문제점
<br>

### VM 문제점 1. Page 테이블의 크기가 꽤 크고, Process가 VM을 다 쓰진 않는다.
* 해결 방안<br>
___1. Multi-level Page Table : <Outer page #, Secondary Page #, Page Offset> <br>___
![mlpt](/assets/img/mlpt.png)<br>

___2. Hashed Page Table : hash 사용___<br>
![vmht](/assets/img/vmht.png)<br>

___3. Inverted Page Table :___ <br>
_PFN을 <VPN, PIB> 에 매핑_<BR>
_테이블은 PFN이 어떤 VM프로세스와 대응되는지를 알려준다._<BR>
_프로세스 기준이 아니기 때문에, 여러개일 필요 없이 1개면 된다. 그러나, 메모리가 기준이므로 테이블의 크기가 크고 탐색시간이 오래걸린다._

---

### VM 문제점 2. Page Table 때문에 메모리에 두번 접근하게 되고, 이로 인해 속도가 느림
Translation Lookaside Buffer(TLB)로 해결
>TLB : PTE의 캐시 역할<BR>
>>SW-managed TLB: Alpha<br>
>>HW-managed TLB: x86<br>
>>몇몇 TLB는 address-space identifiers(ASIDs)를 TLB Entry에 가지고 있음.
>>>ASIDs: 각 프로세스를 고유하게 식별하여 해당 프로세스에 대한 주소 공간 보호 제공
>>>이게 없으면 context switch가 TLB flush를 발생시킨다.<br>
>>>TLB가 multiple process를 하게 도와준다.
<br>
<BR>
![tlb](/assets/img/tlb.png)
<br>

---

### VM 문제점 3. 언제 주소 변환을 하면 좋지?
1. befor L1 캐시(Physically-indexed, Physically-tagged)PIPT : L1 접근 느림<br>
    Process의 메모리 접근 -> VA -> TLB -> PA -> L1
1. After L1 캐시(Virtually-Indexed, Virtually-tagged)VIVT<BR>
    Process의 메모리 접근 -> VA -> L1 -> VA -> TLB
    = Aliasing 문제 발생<br>
    원인 : 여러 VA가 같은 PA에 mapping, Multiple block이 캐시 안에 같은 PA에 존재<br>
    HW 해결책 : miss location 체크하고, 중복 제거
    VA의 중복을 알려면 PA를 알아야한다.
    > Aliasing 문제 : 각기 다른 신호를 구분하지 못하는 현상<br>
1. Parallel TLB and Cache Access : PA와 VA의 공통 bit만 index로 사용
1. VIPT : Aliasing 문제 발생

