TimeQuest Timing Analyzer report for part2
Sat Nov 16 22:18:14 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Setup: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'
 13. Slow Model Setup: 'y.S1'
 14. Slow Model Setup: 's'
 15. Slow Model Setup: 'y.S2'
 16. Slow Model Setup: 'y.S5'
 17. Slow Model Hold: 'y.S5'
 18. Slow Model Hold: 'Clock'
 19. Slow Model Hold: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'
 20. Slow Model Hold: 'y.S2'
 21. Slow Model Hold: 's'
 22. Slow Model Hold: 'y.S1'
 23. Slow Model Minimum Pulse Width: 'Clock'
 24. Slow Model Minimum Pulse Width: 's'
 25. Slow Model Minimum Pulse Width: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'
 26. Slow Model Minimum Pulse Width: 'y.S1'
 27. Slow Model Minimum Pulse Width: 'y.S2'
 28. Slow Model Minimum Pulse Width: 'y.S5'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'Clock'
 39. Fast Model Setup: 'y.S1'
 40. Fast Model Setup: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'
 41. Fast Model Setup: 's'
 42. Fast Model Setup: 'y.S2'
 43. Fast Model Setup: 'y.S5'
 44. Fast Model Hold: 'y.S5'
 45. Fast Model Hold: 'Clock'
 46. Fast Model Hold: 'y.S2'
 47. Fast Model Hold: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'
 48. Fast Model Hold: 's'
 49. Fast Model Hold: 'y.S1'
 50. Fast Model Minimum Pulse Width: 'Clock'
 51. Fast Model Minimum Pulse Width: 's'
 52. Fast Model Minimum Pulse Width: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'
 53. Fast Model Minimum Pulse Width: 'y.S1'
 54. Fast Model Minimum Pulse Width: 'y.S2'
 55. Fast Model Minimum Pulse Width: 'y.S5'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Multicorner Timing Analysis Summary
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; part2                                                              ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------------------------------+
; Clock Name                                                                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                             ;
+-------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------------------------------+
; Clock                                                                                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                                                                                           ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] } ;
; s                                                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { s }                                                                                               ;
; y.S1                                                                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { y.S1 }                                                                                            ;
; y.S2                                                                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { y.S2 }                                                                                            ;
; y.S5                                                                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { y.S5 }                                                                                            ;
+-------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                                                        ;
+------------+-----------------+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                      ; Note                                                          ;
+------------+-----------------+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; INF MHz    ; 154.51 MHz      ; y.S5                                                                                            ; limit due to hold check                                       ;
; 102.35 MHz ; 102.35 MHz      ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ;                                                               ;
; 260.76 MHz ; 195.01 MHz      ; Clock                                                                                           ; limit due to high minimum pulse width violation (tch)         ;
; 472.59 MHz ; 405.02 MHz      ; s                                                                                               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                                 ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                           ; -5.794 ; -105.218      ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -4.385 ; -48.625       ;
; y.S1                                                                                            ; -4.206 ; -15.994       ;
; s                                                                                               ; -4.100 ; -21.959       ;
; y.S2                                                                                            ; -1.376 ; -13.686       ;
; y.S5                                                                                            ; -0.455 ; -2.304        ;
+-------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                                  ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; y.S5                                                                                            ; -3.236 ; -10.536       ;
; Clock                                                                                           ; -2.780 ; -12.694       ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -2.595 ; -19.513       ;
; y.S2                                                                                            ; -1.996 ; -1.996        ;
; s                                                                                               ; -0.126 ; -0.126        ;
; y.S1                                                                                            ; 3.178  ; 0.000         ;
+-------------------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                                   ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                           ; -2.064 ; -159.091      ;
; s                                                                                               ; -1.469 ; -1.469        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.199  ; 0.000         ;
; y.S1                                                                                            ; 0.500  ; 0.000         ;
; y.S2                                                                                            ; 0.500  ; 0.000         ;
; y.S5                                                                                            ; 0.500  ; 0.000         ;
+-------------------------------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node                                                                                                                  ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -5.794 ; R[4]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.945     ; 2.387      ;
; -5.792 ; R[4]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.945     ; 2.385      ;
; -5.762 ; R[0]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.806     ; 2.494      ;
; -5.760 ; R[0]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.806     ; 2.492      ;
; -5.637 ; L[0]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -4.475     ; 2.200      ;
; -5.635 ; L[0]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -4.475     ; 2.198      ;
; -5.536 ; L[4]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -4.453     ; 2.121      ;
; -5.534 ; L[4]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -4.453     ; 2.119      ;
; -5.445 ; L[1]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -4.475     ; 2.008      ;
; -5.443 ; L[1]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -4.475     ; 2.006      ;
; -5.375 ; R[1]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.808     ; 2.105      ;
; -5.373 ; R[1]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.808     ; 2.103      ;
; -5.353 ; L[3]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -4.454     ; 1.937      ;
; -5.351 ; L[3]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -4.454     ; 1.935      ;
; -5.275 ; R[3]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.945     ; 1.868      ;
; -5.275 ; R[3]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.945     ; 1.868      ;
; -5.120 ; R[2]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.916     ; 1.742      ;
; -5.118 ; R[2]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.916     ; 1.740      ;
; -4.854 ; L[2]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -4.476     ; 1.416      ;
; -4.852 ; L[2]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -4.476     ; 1.414      ;
; -4.735 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; s                                                                                               ; Clock       ; 0.500        ; -3.738     ; 1.457      ;
; -4.623 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ; s                                                                                               ; Clock       ; 0.500        ; -3.974     ; 1.109      ;
; -4.549 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; s                                                                                               ; Clock       ; 0.500        ; -3.544     ; 1.465      ;
; -4.450 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.453     ; 1.457      ;
; -4.434 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ; s                                                                                               ; Clock       ; 0.500        ; -3.780     ; 1.114      ;
; -4.338 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.689     ; 1.109      ;
; -4.264 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.259     ; 1.465      ;
; -4.251 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; s                                                                                               ; Clock       ; 0.500        ; -3.543     ; 1.168      ;
; -4.250 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -3.753     ; 1.457      ;
; -4.244 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; s                                                                                               ; Clock       ; 0.500        ; -3.543     ; 1.161      ;
; -4.149 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.495     ; 1.114      ;
; -4.138 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -3.989     ; 1.109      ;
; -4.135 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ; s                                                                                               ; Clock       ; 0.500        ; -3.779     ; 0.816      ;
; -4.125 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ; s                                                                                               ; Clock       ; 0.500        ; -3.779     ; 0.806      ;
; -4.064 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -3.559     ; 1.465      ;
; -3.966 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.258     ; 1.168      ;
; -3.959 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.258     ; 1.161      ;
; -3.949 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -3.795     ; 1.114      ;
; -3.850 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.494     ; 0.816      ;
; -3.840 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -3.494     ; 0.806      ;
; -3.766 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -3.558     ; 1.168      ;
; -3.759 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -3.558     ; 1.161      ;
; -3.650 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -3.794     ; 0.816      ;
; -3.640 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -3.794     ; 0.806      ;
; -2.835 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.577      ;
; -2.806 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.548      ;
; -2.674 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.416      ;
; -2.673 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.415      ;
; -2.645 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.387      ;
; -2.644 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.386      ;
; -2.609 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.351      ;
; -2.580 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.322      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.510 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.252      ;
; -2.481 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.223      ;
; -2.458 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.200      ;
; -2.445 ; regne:LoadData|Q[0]                                                                                                      ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.056     ; 3.427      ;
; -2.445 ; regne:LoadData|Q[0]                                                                                                      ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.056     ; 3.427      ;
; -2.429 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.296     ; 3.171      ;
; -2.372 ; regne:LoadData|Q[1]                                                                                                      ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.056     ; 3.354      ;
; -2.372 ; regne:LoadData|Q[1]                                                                                                      ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; -0.056     ; 3.354      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'                                                                                                                                                       ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                                                                    ; Latch Clock                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -4.385 ; L[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.026     ; 2.859      ;
; -4.353 ; L[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.026     ; 2.776      ;
; -4.247 ; L[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.026     ; 2.721      ;
; -4.229 ; L[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.027     ; 2.702      ;
; -4.215 ; L[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.026     ; 2.638      ;
; -4.185 ; L[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.027     ; 2.658      ;
; -4.091 ; L[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.027     ; 2.564      ;
; -4.029 ; L[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.028     ; 2.501      ;
; -3.989 ; L[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.025     ; 2.464      ;
; -3.922 ; L[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.006     ; 2.416      ;
; -3.801 ; L[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.027     ; 2.223      ;
; -3.721 ; L[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.005     ; 2.216      ;
; -3.585 ; L[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.726     ; 2.859      ;
; -3.553 ; L[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.726     ; 2.776      ;
; -3.494 ; L[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.025     ; 1.969      ;
; -3.486 ; L[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -1.005     ; 1.981      ;
; -3.447 ; L[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.726     ; 2.721      ;
; -3.429 ; L[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.727     ; 2.702      ;
; -3.415 ; L[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.726     ; 2.638      ;
; -3.385 ; L[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.727     ; 2.658      ;
; -3.358 ; R[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.057     ; 2.801      ;
; -3.326 ; R[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.057     ; 2.718      ;
; -3.311 ; R[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.059     ; 2.752      ;
; -3.291 ; L[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.727     ; 2.564      ;
; -3.279 ; R[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.059     ; 2.669      ;
; -3.229 ; L[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.728     ; 2.501      ;
; -3.202 ; R[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.058     ; 2.644      ;
; -3.189 ; L[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.725     ; 2.464      ;
; -3.158 ; R[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.357     ; 2.801      ;
; -3.155 ; R[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.060     ; 2.595      ;
; -3.136 ; R[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.197     ; 2.439      ;
; -3.126 ; R[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.357     ; 2.718      ;
; -3.122 ; L[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.706     ; 2.416      ;
; -3.111 ; R[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.359     ; 2.752      ;
; -3.079 ; R[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.359     ; 2.669      ;
; -3.002 ; R[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.358     ; 2.644      ;
; -3.001 ; L[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.727     ; 2.223      ;
; -2.962 ; R[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.056     ; 2.406      ;
; -2.959 ; M[1]      ; L[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.318      ; 2.243      ;
; -2.955 ; R[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.360     ; 2.595      ;
; -2.939 ; R[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.196     ; 2.243      ;
; -2.936 ; R[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.497     ; 2.439      ;
; -2.921 ; L[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.705     ; 2.216      ;
; -2.876 ; M[0]      ; R[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.065     ; 2.056      ;
; -2.829 ; R[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.167     ; 2.162      ;
; -2.775 ; M[0]      ; L[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.317      ; 2.058      ;
; -2.762 ; R[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.356     ; 2.406      ;
; -2.746 ; M[1]      ; R[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.064     ; 1.927      ;
; -2.739 ; R[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.496     ; 2.243      ;
; -2.694 ; L[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.725     ; 1.969      ;
; -2.686 ; L[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.705     ; 1.981      ;
; -2.674 ; M[1]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.603      ; 2.243      ;
; -2.673 ; R[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.168     ; 2.005      ;
; -2.629 ; R[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.467     ; 2.162      ;
; -2.577 ; M[2]      ; L[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.318      ; 1.861      ;
; -2.567 ; M[1]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.044      ; 1.919      ;
; -2.562 ; R[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.058     ; 2.004      ;
; -2.531 ; M[1]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.073      ; 1.885      ;
; -2.508 ; M[3]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.122     ; 1.667      ;
; -2.502 ; M[1]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.073      ; 1.896      ;
; -2.490 ; M[0]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.602      ; 2.058      ;
; -2.481 ; M[3]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.122     ; 1.680      ;
; -2.474 ; M[1]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; 0.303      ; 2.243      ;
; -2.473 ; R[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.468     ; 2.005      ;
; -2.446 ; R[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.167     ; 1.728      ;
; -2.389 ; M[0]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.043      ; 1.740      ;
; -2.362 ; R[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.358     ; 2.004      ;
; -2.361 ; M[0]      ; R[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.050     ; 2.056      ;
; -2.359 ; M[0]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.072      ; 1.712      ;
; -2.330 ; R[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.197     ; 1.633      ;
; -2.330 ; M[0]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.072      ; 1.723      ;
; -2.312 ; M[3]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.101      ; 1.848      ;
; -2.312 ; M[2]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.044      ; 1.664      ;
; -2.292 ; M[2]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.603      ; 1.861      ;
; -2.290 ; M[0]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; 0.302      ; 2.058      ;
; -2.269 ; M[1]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.296      ; 2.000      ;
; -2.253 ; M[3]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.100      ; 1.846      ;
; -2.247 ; M[0]      ; L[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.316      ; 2.055      ;
; -2.246 ; R[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.467     ; 1.728      ;
; -2.241 ; M[2]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.073      ; 1.595      ;
; -2.231 ; M[1]      ; R[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.049     ; 1.927      ;
; -2.212 ; M[2]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.073      ; 1.606      ;
; -2.209 ; M[1]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.295      ; 1.997      ;
; -2.132 ; M[0]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.295      ; 1.862      ;
; -2.130 ; R[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.497     ; 1.633      ;
; -2.117 ; M[1]      ; L[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.317      ; 1.926      ;
; -2.092 ; M[0]      ; L[0]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.316      ; 1.578      ;
; -2.092 ; M[2]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; 0.303      ; 1.861      ;
; -2.076 ; M[0]      ; R[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; 0.235      ; 2.056      ;
; -2.072 ; M[0]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.294      ; 1.859      ;
; -2.058 ; M[2]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.296      ; 1.789      ;
; -2.052 ; M[1]      ; R[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; 0.059      ; 1.919      ;
; -2.047 ; M[0]      ; R[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.067     ; 1.466      ;
; -2.027 ; M[3]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.386      ; 1.848      ;
; -2.016 ; M[1]      ; R[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; 0.088      ; 1.885      ;
; -1.998 ; M[2]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.295      ; 1.786      ;
; -1.993 ; M[3]      ; R[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.107     ; 1.667      ;
; -1.987 ; M[1]      ; R[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; 0.088      ; 1.896      ;
; -1.984 ; M[1]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.581      ; 2.000      ;
; -1.968 ; M[3]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.385      ; 1.846      ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'y.S1'                                                                                                                                                                    ;
+--------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -4.206 ; M[1]      ; Addr[1]$latch ; s                                                                                               ; y.S1        ; 0.500        ; -2.480     ; 1.038      ;
; -4.121 ; M[2]      ; Addr[2]$latch ; s                                                                                               ; y.S1        ; 0.500        ; -2.490     ; 0.994      ;
; -3.921 ; M[1]      ; Addr[1]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.500        ; -2.195     ; 1.038      ;
; -3.858 ; M[0]      ; Addr[0]$latch ; s                                                                                               ; y.S1        ; 0.500        ; -2.491     ; 0.730      ;
; -3.836 ; M[2]      ; Addr[2]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.500        ; -2.205     ; 0.994      ;
; -3.809 ; M[3]      ; Addr[3]$latch ; s                                                                                               ; y.S1        ; 0.500        ; -2.677     ; 0.486      ;
; -3.721 ; M[1]      ; Addr[1]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 1.000        ; -2.495     ; 1.038      ;
; -3.636 ; M[2]      ; Addr[2]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 1.000        ; -2.505     ; 0.994      ;
; -3.573 ; M[0]      ; Addr[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.500        ; -2.206     ; 0.730      ;
; -3.524 ; M[3]      ; Addr[3]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.500        ; -2.392     ; 0.486      ;
; -3.373 ; M[0]      ; Addr[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 1.000        ; -2.506     ; 0.730      ;
; -3.324 ; M[3]      ; Addr[3]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 1.000        ; -2.692     ; 0.486      ;
+--------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 's'                                                                                                                                                                 ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -4.100 ; L[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.741     ; 2.859      ;
; -4.068 ; L[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.741     ; 2.776      ;
; -3.962 ; L[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.741     ; 2.721      ;
; -3.944 ; L[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.742     ; 2.702      ;
; -3.930 ; L[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.741     ; 2.638      ;
; -3.900 ; L[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.742     ; 2.658      ;
; -3.806 ; L[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.742     ; 2.564      ;
; -3.744 ; L[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.743     ; 2.501      ;
; -3.704 ; L[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.740     ; 2.464      ;
; -3.637 ; L[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.721     ; 2.416      ;
; -3.516 ; L[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.742     ; 2.223      ;
; -3.436 ; L[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.720     ; 2.216      ;
; -3.209 ; L[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.740     ; 1.969      ;
; -3.201 ; L[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.720     ; 1.981      ;
; -2.873 ; R[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.072     ; 2.801      ;
; -2.841 ; R[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.072     ; 2.718      ;
; -2.826 ; R[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.074     ; 2.752      ;
; -2.794 ; R[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.074     ; 2.669      ;
; -2.717 ; R[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.073     ; 2.644      ;
; -2.670 ; R[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.075     ; 2.595      ;
; -2.651 ; R[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.212     ; 2.439      ;
; -2.477 ; R[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.071     ; 2.406      ;
; -2.454 ; R[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.211     ; 2.243      ;
; -2.344 ; R[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.182     ; 2.162      ;
; -2.188 ; R[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.183     ; 2.005      ;
; -2.077 ; R[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.073     ; 2.004      ;
; -1.961 ; R[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.182     ; 1.728      ;
; -1.845 ; R[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; -0.212     ; 1.633      ;
; -1.631 ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; 0.108      ; 1.009      ;
; -1.627 ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; 0.108      ; 1.016      ;
; -1.579 ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; 0.108      ; 1.018      ;
; -1.306 ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; 0.304      ; 0.478      ;
; -1.116 ; sum[2]    ; M[1]    ; s                                                                                               ; s           ; 1.000        ; 0.123      ; 1.009      ;
; -1.112 ; sum[3]    ; M[2]    ; s                                                                                               ; s           ; 1.000        ; 0.123      ; 1.016      ;
; -1.064 ; sum[1]    ; M[0]    ; s                                                                                               ; s           ; 1.000        ; 0.123      ; 1.018      ;
; -0.831 ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.408      ; 1.009      ;
; -0.827 ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.408      ; 1.016      ;
; -0.791 ; sum[4]    ; M[3]    ; s                                                                                               ; s           ; 1.000        ; 0.319      ; 0.478      ;
; -0.779 ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.408      ; 1.018      ;
; -0.506 ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.604      ; 0.478      ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'y.S2'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.376 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1] ; Dref[1]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.655      ; 1.351      ;
; -1.353 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6] ; Dref[6]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.655      ; 1.328      ;
; -1.308 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4] ; Dref[4]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.663      ; 1.330      ;
; -1.282 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7] ; Dref[7]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.664      ; 1.305      ;
; -1.159 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3] ; Dref[3]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.493      ; 1.156      ;
; -1.120 ; regne:LoadData|Q[0]                                                                             ; Dtar[0]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 1.087      ; 0.821      ;
; -1.038 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5] ; Dref[5]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.654      ; 1.012      ;
; -1.036 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2] ; Dref[2]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.653      ; 1.009      ;
; -0.592 ; regne:LoadData|Q[6]                                                                             ; Dtar[6]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.911      ; 0.818      ;
; -0.586 ; regne:LoadData|Q[4]                                                                             ; Dtar[4]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.919      ; 0.821      ;
; -0.586 ; regne:LoadData|Q[7]                                                                             ; Dtar[7]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.918      ; 0.819      ;
; -0.566 ; regne:LoadData|Q[3]                                                                             ; Dtar[3]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.910      ; 0.830      ;
; -0.565 ; regne:LoadData|Q[1]                                                                             ; Dtar[1]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.911      ; 0.830      ;
; -0.561 ; regne:LoadData|Q[5]                                                                             ; Dtar[5]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.912      ; 0.828      ;
; -0.558 ; regne:LoadData|Q[2]                                                                             ; Dtar[2]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.916      ; 0.830      ;
; 1.704  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S2        ; 0.500        ; 3.817      ; 2.055      ;
; 2.204  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S2        ; 1.000        ; 3.817      ; 2.055      ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'y.S5'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.455 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1] ; Dref[1]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.576      ; 1.351      ;
; -0.432 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6] ; Dref[6]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.576      ; 1.328      ;
; -0.387 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4] ; Dref[4]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.584      ; 1.330      ;
; -0.361 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7] ; Dref[7]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.585      ; 1.305      ;
; -0.238 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3] ; Dref[3]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.414      ; 1.156      ;
; -0.199 ; regne:LoadData|Q[0]                                                                             ; Dtar[0]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 2.008      ; 0.821      ;
; -0.117 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5] ; Dref[5]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.575      ; 1.012      ;
; -0.115 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2] ; Dref[2]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.574      ; 1.009      ;
; 0.329  ; regne:LoadData|Q[6]                                                                             ; Dtar[6]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.832      ; 0.818      ;
; 0.335  ; regne:LoadData|Q[4]                                                                             ; Dtar[4]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.840      ; 0.821      ;
; 0.335  ; regne:LoadData|Q[7]                                                                             ; Dtar[7]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.839      ; 0.819      ;
; 0.355  ; regne:LoadData|Q[3]                                                                             ; Dtar[3]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.831      ; 0.830      ;
; 0.356  ; regne:LoadData|Q[1]                                                                             ; Dtar[1]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.832      ; 0.830      ;
; 0.360  ; regne:LoadData|Q[5]                                                                             ; Dtar[5]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.833      ; 0.828      ;
; 0.363  ; regne:LoadData|Q[2]                                                                             ; Dtar[2]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 1.837      ; 0.830      ;
; 2.604  ; y.S5                                                                                            ; Found$latch   ; y.S5                                                                                            ; y.S5        ; 0.500        ; 4.028      ; 1.069      ;
; 2.625  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5        ; 0.500        ; 4.738      ; 2.055      ;
; 3.104  ; y.S5                                                                                            ; Found$latch   ; y.S5                                                                                            ; y.S5        ; 1.000        ; 4.028      ; 1.069      ;
; 3.125  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5        ; 1.000        ; 4.738      ; 2.055      ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'y.S5'                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.236 ; y.S5                                                                                            ; Found$latch   ; y.S5                                                                                            ; y.S5        ; 0.000        ; 4.028      ; 1.069      ;
; -2.917 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5        ; 0.000        ; 4.738      ; 2.055      ;
; -2.736 ; y.S5                                                                                            ; Found$latch   ; y.S5                                                                                            ; y.S5        ; -0.500       ; 4.028      ; 1.069      ;
; -2.417 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5        ; -0.500       ; 4.738      ; 2.055      ;
; -0.687 ; regne:LoadData|Q[0]                                                                             ; Dtar[0]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 2.008      ; 0.821      ;
; -0.520 ; regne:LoadData|Q[7]                                                                             ; Dtar[7]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.839      ; 0.819      ;
; -0.519 ; regne:LoadData|Q[4]                                                                             ; Dtar[4]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.840      ; 0.821      ;
; -0.514 ; regne:LoadData|Q[6]                                                                             ; Dtar[6]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.832      ; 0.818      ;
; -0.507 ; regne:LoadData|Q[2]                                                                             ; Dtar[2]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.837      ; 0.830      ;
; -0.505 ; regne:LoadData|Q[5]                                                                             ; Dtar[5]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.833      ; 0.828      ;
; -0.502 ; regne:LoadData|Q[1]                                                                             ; Dtar[1]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.832      ; 0.830      ;
; -0.501 ; regne:LoadData|Q[3]                                                                             ; Dtar[3]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.831      ; 0.830      ;
; -0.065 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2] ; Dref[2]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.574      ; 1.009      ;
; -0.063 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5] ; Dref[5]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.575      ; 1.012      ;
; 0.220  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7] ; Dref[7]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.585      ; 1.305      ;
; 0.242  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3] ; Dref[3]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.414      ; 1.156      ;
; 0.246  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4] ; Dref[4]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.584      ; 1.330      ;
; 0.252  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6] ; Dref[6]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.576      ; 1.328      ;
; 0.275  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1] ; Dref[1]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 1.576      ; 1.351      ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.780 ; y.S1                                                                                                                    ; y.SI                                                                                                                    ; y.S1                                                                                            ; Clock       ; 0.000        ; 3.134      ; 0.917      ;
; -2.280 ; y.S1                                                                                                                    ; y.SI                                                                                                                    ; y.S1                                                                                            ; Clock       ; -0.500       ; 3.134      ; 0.917      ;
; -2.041 ; y.S1                                                                                                                    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg      ; y.S1                                                                                            ; Clock       ; 0.000        ; 3.172      ; 1.658      ;
; -2.022 ; y.S2                                                                                                                    ; y.S3                                                                                                                    ; y.S2                                                                                            ; Clock       ; 0.000        ; 2.891      ; 1.432      ;
; -1.541 ; y.S1                                                                                                                    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg      ; y.S1                                                                                            ; Clock       ; -0.500       ; 3.172      ; 1.658      ;
; -1.522 ; y.S2                                                                                                                    ; y.S3                                                                                                                    ; y.S2                                                                                            ; Clock       ; -0.500       ; 2.891      ; 1.432      ;
; -1.485 ; y.S1                                                                                                                    ; y.S2                                                                                                                    ; y.S1                                                                                            ; Clock       ; 0.000        ; 2.858      ; 1.936      ;
; -1.484 ; y.S1                                                                                                                    ; y.S4                                                                                                                    ; y.S1                                                                                            ; Clock       ; 0.000        ; 2.858      ; 1.937      ;
; -1.447 ; y.S1                                                                                                                    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_we_reg      ; y.S1                                                                                            ; Clock       ; 0.000        ; 2.936      ; 2.016      ;
; -1.435 ; y.S5                                                                                                                    ; y.S5                                                                                                                    ; y.S5                                                                                            ; Clock       ; 0.000        ; 2.853      ; 1.981      ;
; -1.150 ; y.S2                                                                                                                    ; y.SI                                                                                                                    ; y.S2                                                                                            ; Clock       ; 0.000        ; 3.134      ; 2.547      ;
; -0.985 ; y.S1                                                                                                                    ; y.S2                                                                                                                    ; y.S1                                                                                            ; Clock       ; -0.500       ; 2.858      ; 1.936      ;
; -0.984 ; y.S1                                                                                                                    ; y.S4                                                                                                                    ; y.S1                                                                                            ; Clock       ; -0.500       ; 2.858      ; 1.937      ;
; -0.947 ; y.S1                                                                                                                    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_we_reg      ; y.S1                                                                                            ; Clock       ; -0.500       ; 2.936      ; 2.016      ;
; -0.935 ; y.S5                                                                                                                    ; y.S5                                                                                                                    ; y.S5                                                                                            ; Clock       ; -0.500       ; 2.853      ; 1.981      ;
; -0.650 ; y.S2                                                                                                                    ; y.SI                                                                                                                    ; y.S2                                                                                            ; Clock       ; -0.500       ; 3.134      ; 2.547      ;
; 0.355  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                         ; y.S1                                                                                                                    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.000        ; 2.853      ; 3.728      ;
; 0.355  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                         ; y.S5                                                                                                                    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.000        ; 2.853      ; 3.728      ;
; 0.398  ; s                                                                                                                       ; y.SI                                                                                                                    ; s                                                                                               ; Clock       ; 0.000        ; 3.134      ; 3.818      ;
; 0.640  ; s                                                                                                                       ; y.S1                                                                                                                    ; s                                                                                               ; Clock       ; 0.000        ; 2.853      ; 3.779      ;
; 0.669  ; s                                                                                                                       ; regne:LoadData|Q[0]                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 2.909      ; 3.864      ;
; 0.669  ; s                                                                                                                       ; regne:LoadData|Q[7]                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 2.909      ; 3.864      ;
; 0.669  ; s                                                                                                                       ; regne:LoadData|Q[6]                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 2.909      ; 3.864      ;
; 0.669  ; s                                                                                                                       ; regne:LoadData|Q[5]                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 2.909      ; 3.864      ;
; 0.669  ; s                                                                                                                       ; regne:LoadData|Q[4]                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 2.909      ; 3.864      ;
; 0.669  ; s                                                                                                                       ; regne:LoadData|Q[3]                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 2.909      ; 3.864      ;
; 0.669  ; s                                                                                                                       ; regne:LoadData|Q[2]                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 2.909      ; 3.864      ;
; 0.669  ; s                                                                                                                       ; regne:LoadData|Q[1]                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 2.909      ; 3.864      ;
; 0.797  ; s                                                                                                                       ; y.S5                                                                                                                    ; s                                                                                               ; Clock       ; 0.000        ; 2.853      ; 3.936      ;
; 0.855  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                         ; y.S1                                                                                                                    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; -0.500       ; 2.853      ; 3.728      ;
; 0.855  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                         ; y.S5                                                                                                                    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; -0.500       ; 2.853      ; 3.728      ;
; 0.898  ; s                                                                                                                       ; y.SI                                                                                                                    ; s                                                                                               ; Clock       ; -0.500       ; 3.134      ; 3.818      ;
; 0.899  ; regne:LoadData|Q[6]                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg5 ; Clock                                                                                           ; Clock       ; 0.000        ; 0.262      ; 1.411      ;
; 0.901  ; regne:LoadData|Q[1]                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg0 ; Clock                                                                                           ; Clock       ; 0.000        ; 0.262      ; 1.413      ;
; 0.902  ; regne:LoadData|Q[7]                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg6 ; Clock                                                                                           ; Clock       ; 0.000        ; 0.262      ; 1.414      ;
; 0.913  ; regne:LoadData|Q[2]                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg1 ; Clock                                                                                           ; Clock       ; 0.000        ; 0.262      ; 1.425      ;
; 0.915  ; regne:LoadData|Q[5]                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg4 ; Clock                                                                                           ; Clock       ; 0.000        ; 0.262      ; 1.427      ;
; 0.915  ; regne:LoadData|Q[3]                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg2 ; Clock                                                                                           ; Clock       ; 0.000        ; 0.262      ; 1.427      ;
; 0.919  ; s                                                                                                                       ; y.S4                                                                                                                    ; s                                                                                               ; Clock       ; 0.000        ; 2.858      ; 4.063      ;
; 0.941  ; regne:LoadData|Q[4]                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg3 ; Clock                                                                                           ; Clock       ; 0.000        ; 0.262      ; 1.453      ;
; 1.140  ; s                                                                                                                       ; y.S1                                                                                                                    ; s                                                                                               ; Clock       ; -0.500       ; 2.853      ; 3.779      ;
; 1.169  ; s                                                                                                                       ; regne:LoadData|Q[0]                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 2.909      ; 3.864      ;
; 1.169  ; s                                                                                                                       ; regne:LoadData|Q[7]                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 2.909      ; 3.864      ;
; 1.169  ; s                                                                                                                       ; regne:LoadData|Q[6]                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 2.909      ; 3.864      ;
; 1.169  ; s                                                                                                                       ; regne:LoadData|Q[5]                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 2.909      ; 3.864      ;
; 1.169  ; s                                                                                                                       ; regne:LoadData|Q[4]                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 2.909      ; 3.864      ;
; 1.169  ; s                                                                                                                       ; regne:LoadData|Q[3]                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 2.909      ; 3.864      ;
; 1.169  ; s                                                                                                                       ; regne:LoadData|Q[2]                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 2.909      ; 3.864      ;
; 1.169  ; s                                                                                                                       ; regne:LoadData|Q[1]                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 2.909      ; 3.864      ;
; 1.297  ; s                                                                                                                       ; y.S5                                                                                                                    ; s                                                                                               ; Clock       ; -0.500       ; 2.853      ; 3.936      ;
; 1.419  ; s                                                                                                                       ; y.S4                                                                                                                    ; s                                                                                               ; Clock       ; -0.500       ; 2.858      ; 4.063      ;
; 1.450  ; y.S4                                                                                                                    ; y.S4                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; 0.000      ; 1.736      ;
; 1.490  ; regne:LoadData|Q[0]                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_datain_reg0 ; Clock                                                                                           ; Clock       ; 0.000        ; 0.026      ; 1.766      ;
; 1.619  ; y.S3                                                                                                                    ; y.SI                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; 0.243      ; 2.148      ;
; 1.702  ; y.S3                                                                                                                    ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.038     ; 1.950      ;
; 1.752  ; regne:LoadData|Q[7]                                                                                                     ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 1.982      ;
; 1.776  ; y.SI                                                                                                                    ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.281     ; 1.781      ;
; 1.781  ; regne:LoadData|Q[7]                                                                                                     ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 2.011      ;
; 1.969  ; y.S3                                                                                                                    ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.038     ; 2.217      ;
; 2.086  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                         ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 2.076      ;
; 2.086  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                         ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 2.076      ;
; 2.341  ; y.SI                                                                                                                    ; regne:LoadData|Q[0]                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; -0.225     ; 2.402      ;
; 2.341  ; y.SI                                                                                                                    ; regne:LoadData|Q[7]                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; -0.225     ; 2.402      ;
; 2.341  ; y.SI                                                                                                                    ; regne:LoadData|Q[6]                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; -0.225     ; 2.402      ;
; 2.341  ; y.SI                                                                                                                    ; regne:LoadData|Q[5]                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; -0.225     ; 2.402      ;
; 2.341  ; y.SI                                                                                                                    ; regne:LoadData|Q[4]                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; -0.225     ; 2.402      ;
; 2.341  ; y.SI                                                                                                                    ; regne:LoadData|Q[3]                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; -0.225     ; 2.402      ;
; 2.341  ; y.SI                                                                                                                    ; regne:LoadData|Q[2]                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; -0.225     ; 2.402      ;
; 2.341  ; y.SI                                                                                                                    ; regne:LoadData|Q[1]                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; -0.225     ; 2.402      ;
; 2.529  ; regne:LoadData|Q[6]                                                                                                     ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 2.759      ;
; 2.558  ; regne:LoadData|Q[6]                                                                                                     ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 2.788      ;
; 2.614  ; regne:LoadData|Q[5]                                                                                                     ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 2.844      ;
; 2.640  ; regne:LoadData|Q[4]                                                                                                     ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 2.870      ;
; 2.643  ; regne:LoadData|Q[5]                                                                                                     ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 2.873      ;
; 2.669  ; regne:LoadData|Q[4]                                                                                                     ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 2.899      ;
; 2.770  ; regne:LoadData|Q[3]                                                                                                     ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 3.000      ;
; 2.786  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_memory_reg0 ; Clock                                                                                           ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a2~porta_memory_reg0 ; Clock                                                                                           ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a3~porta_memory_reg0 ; Clock                                                                                           ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a4~porta_memory_reg0 ; Clock                                                                                           ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg4 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a5~porta_memory_reg0 ; Clock                                                                                           ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg5 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a6~porta_memory_reg0 ; Clock                                                                                           ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg6 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a7~porta_memory_reg0 ; Clock                                                                                           ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_datain_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_memory_reg0 ; Clock                                                                                           ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.799  ; regne:LoadData|Q[3]                                                                                                     ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 3.029      ;
; 2.854  ; regne:LoadData|Q[2]                                                                                                     ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 3.084      ;
; 2.883  ; regne:LoadData|Q[2]                                                                                                     ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 3.113      ;
; 2.930  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                         ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 2.920      ;
; 2.930  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                         ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 2.920      ;
; 2.970  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                         ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 2.960      ;
; 2.970  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                         ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 2.960      ;
; 3.052  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                         ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 3.042      ;
; 3.052  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                         ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 3.042      ;
; 3.094  ; regne:LoadData|Q[1]                                                                                                     ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 3.324      ;
; 3.106  ; regne:LoadData|Q[0]                                                                                                     ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 3.336      ;
; 3.123  ; regne:LoadData|Q[1]                                                                                                     ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 3.353      ;
; 3.129  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                         ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 3.119      ;
; 3.129  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                         ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 3.119      ;
; 3.135  ; regne:LoadData|Q[0]                                                                                                     ; y.S5                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.056     ; 3.365      ;
; 3.204  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                         ; y.S1                                                                                                                    ; Clock                                                                                           ; Clock       ; 0.000        ; -0.296     ; 3.194      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'                                                                                                                                                        ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                                                                    ; Latch Clock                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.595 ; y.S3      ; L[4]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 4.420      ; 1.825      ;
; -2.563 ; y.S3      ; L[3]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 4.421      ; 1.858      ;
; -2.516 ; y.S3      ; L[0]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 4.442      ; 1.926      ;
; -2.474 ; y.S3      ; L[1]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 4.442      ; 1.968      ;
; -1.884 ; y.S3      ; L[2]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 4.443      ; 2.559      ;
; -1.734 ; y.S3      ; R[3]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 3.912      ; 1.678      ;
; -1.723 ; y.S3      ; R[4]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 3.912      ; 1.689      ;
; -1.548 ; y.S3      ; R[0]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 3.773      ; 1.725      ;
; -1.306 ; y.S3      ; R[1]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 3.775      ; 1.969      ;
; -1.170 ; y.S3      ; R[2]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 3.883      ; 2.213      ;
; 0.159  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.319      ; 0.478      ;
; 0.159  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.319      ; 0.478      ;
; 0.359  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.619      ; 0.478      ;
; 0.444  ; sum[4]    ; M[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.034      ; 0.478      ;
; 0.644  ; sum[4]    ; M[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.334      ; 0.478      ;
; 0.886  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.123      ; 1.009      ;
; 0.886  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.123      ; 1.009      ;
; 0.893  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.123      ; 1.016      ;
; 0.893  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.123      ; 1.016      ;
; 0.895  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.123      ; 1.018      ;
; 0.895  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.123      ; 1.018      ;
; 0.959  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.019      ; 0.478      ;
; 0.976  ; M[0]      ; L[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.602      ; 1.578      ;
; 1.086  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.423      ; 1.009      ;
; 1.093  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.423      ; 1.016      ;
; 1.095  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.423      ; 1.018      ;
; 1.171  ; sum[2]    ; M[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.162     ; 1.009      ;
; 1.176  ; M[0]      ; L[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.902      ; 1.578      ;
; 1.178  ; sum[3]    ; M[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.162     ; 1.016      ;
; 1.180  ; sum[1]    ; M[0]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.162     ; 1.018      ;
; 1.205  ; M[2]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.581      ; 1.786      ;
; 1.207  ; M[2]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.582      ; 1.789      ;
; 1.222  ; M[2]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.373      ; 1.595      ;
; 1.233  ; M[0]      ; R[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.233      ; 1.466      ;
; 1.233  ; M[2]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.373      ; 1.606      ;
; 1.257  ; M[2]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.604      ; 1.861      ;
; 1.279  ; M[0]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.580      ; 1.859      ;
; 1.281  ; M[0]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.581      ; 1.862      ;
; 1.320  ; M[2]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.344      ; 1.664      ;
; 1.323  ; M[1]      ; L[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.603      ; 1.926      ;
; 1.340  ; M[0]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.372      ; 1.712      ;
; 1.351  ; M[0]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.372      ; 1.723      ;
; 1.371  ; sum[2]    ; M[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.138      ; 1.009      ;
; 1.378  ; sum[3]    ; M[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.138      ; 1.016      ;
; 1.380  ; sum[1]    ; M[0]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.138      ; 1.018      ;
; 1.397  ; M[0]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.343      ; 1.740      ;
; 1.405  ; M[2]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.881      ; 1.786      ;
; 1.407  ; M[2]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.882      ; 1.789      ;
; 1.416  ; M[1]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.581      ; 1.997      ;
; 1.418  ; M[1]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.582      ; 2.000      ;
; 1.453  ; M[0]      ; L[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.602      ; 2.055      ;
; 1.455  ; M[0]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.603      ; 2.058      ;
; 1.457  ; M[2]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.904      ; 1.861      ;
; 1.460  ; M[3]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.386      ; 1.846      ;
; 1.461  ; M[0]      ; L[0]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.617      ; 1.578      ;
; 1.461  ; M[3]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.387      ; 1.848      ;
; 1.479  ; M[0]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.880      ; 1.859      ;
; 1.481  ; M[0]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.881      ; 1.862      ;
; 1.489  ; M[3]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.178      ; 1.667      ;
; 1.502  ; M[3]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.178      ; 1.680      ;
; 1.507  ; M[2]      ; R[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.088      ; 1.595      ;
; 1.512  ; M[1]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.373      ; 1.885      ;
; 1.518  ; M[0]      ; R[0]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.052     ; 1.466      ;
; 1.518  ; M[2]      ; R[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.088      ; 1.606      ;
; 1.523  ; M[1]      ; L[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.903      ; 1.926      ;
; 1.523  ; M[1]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.373      ; 1.896      ;
; 1.575  ; M[1]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.344      ; 1.919      ;
; 1.605  ; M[2]      ; R[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.059      ; 1.664      ;
; 1.616  ; M[1]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.881      ; 1.997      ;
; 1.618  ; M[1]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.882      ; 2.000      ;
; 1.625  ; M[0]      ; R[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.087      ; 1.712      ;
; 1.636  ; M[0]      ; R[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.087      ; 1.723      ;
; 1.639  ; M[1]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.604      ; 2.243      ;
; 1.653  ; M[0]      ; L[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.902      ; 2.055      ;
; 1.655  ; M[0]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.903      ; 2.058      ;
; 1.660  ; M[3]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.686      ; 1.846      ;
; 1.661  ; M[3]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.687      ; 1.848      ;
; 1.682  ; M[0]      ; R[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.058      ; 1.740      ;
; 1.686  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; -0.177     ; 1.009      ;
; 1.690  ; M[2]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.596      ; 1.786      ;
; 1.691  ; M[1]      ; R[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.236      ; 1.927      ;
; 1.692  ; M[2]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.597      ; 1.789      ;
; 1.693  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; -0.177     ; 1.016      ;
; 1.695  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; -0.177     ; 1.018      ;
; 1.742  ; M[2]      ; L[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.619      ; 1.861      ;
; 1.764  ; M[0]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.595      ; 1.859      ;
; 1.766  ; M[0]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.596      ; 1.862      ;
; 1.774  ; M[3]      ; R[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.107     ; 1.667      ;
; 1.787  ; M[3]      ; R[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.107     ; 1.680      ;
; 1.797  ; M[1]      ; R[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.088      ; 1.885      ;
; 1.808  ; M[1]      ; L[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.618      ; 1.926      ;
; 1.808  ; M[1]      ; R[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.088      ; 1.896      ;
; 1.821  ; M[0]      ; R[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.235      ; 2.056      ;
; 1.839  ; M[1]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.904      ; 2.243      ;
; 1.860  ; M[1]      ; R[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.059      ; 1.919      ;
; 1.901  ; M[1]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.596      ; 1.997      ;
; 1.903  ; M[1]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.597      ; 2.000      ;
; 1.938  ; M[0]      ; L[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.617      ; 2.055      ;
; 1.940  ; M[0]      ; L[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.618      ; 2.058      ;
; 1.945  ; M[3]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.401      ; 1.846      ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'y.S2'                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.996 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S2        ; 0.000        ; 3.817      ; 2.055      ;
; -1.496 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S2        ; -0.500       ; 3.817      ; 2.055      ;
; 0.234  ; regne:LoadData|Q[0]                                                                             ; Dtar[0]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 1.087      ; 0.821      ;
; 0.401  ; regne:LoadData|Q[7]                                                                             ; Dtar[7]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.918      ; 0.819      ;
; 0.402  ; regne:LoadData|Q[4]                                                                             ; Dtar[4]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.919      ; 0.821      ;
; 0.407  ; regne:LoadData|Q[6]                                                                             ; Dtar[6]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.911      ; 0.818      ;
; 0.414  ; regne:LoadData|Q[2]                                                                             ; Dtar[2]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.916      ; 0.830      ;
; 0.416  ; regne:LoadData|Q[5]                                                                             ; Dtar[5]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.912      ; 0.828      ;
; 0.419  ; regne:LoadData|Q[1]                                                                             ; Dtar[1]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.911      ; 0.830      ;
; 0.420  ; regne:LoadData|Q[3]                                                                             ; Dtar[3]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.910      ; 0.830      ;
; 0.856  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2] ; Dref[2]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.653      ; 1.009      ;
; 0.858  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5] ; Dref[5]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.654      ; 1.012      ;
; 1.141  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7] ; Dref[7]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.664      ; 1.305      ;
; 1.163  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3] ; Dref[3]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.493      ; 1.156      ;
; 1.167  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4] ; Dref[4]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.663      ; 1.330      ;
; 1.173  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6] ; Dref[6]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.655      ; 1.328      ;
; 1.196  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1] ; Dref[1]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.655      ; 1.351      ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 's'                                                                                                                                                                  ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.126 ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.604      ; 0.478      ;
; 0.159  ; sum[4]    ; M[3]    ; s                                                                                               ; s           ; 0.000        ; 0.319      ; 0.478      ;
; 0.601  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.408      ; 1.009      ;
; 0.608  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.408      ; 1.016      ;
; 0.610  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.408      ; 1.018      ;
; 0.674  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.304      ; 0.478      ;
; 0.886  ; sum[2]    ; M[1]    ; s                                                                                               ; s           ; 0.000        ; 0.123      ; 1.009      ;
; 0.893  ; sum[3]    ; M[2]    ; s                                                                                               ; s           ; 0.000        ; 0.123      ; 1.016      ;
; 0.895  ; sum[1]    ; M[0]    ; s                                                                                               ; s           ; 0.000        ; 0.123      ; 1.018      ;
; 1.401  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.108      ; 1.009      ;
; 1.408  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.108      ; 1.016      ;
; 1.410  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.108      ; 1.018      ;
; 1.845  ; R[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.212     ; 1.633      ;
; 1.910  ; R[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.182     ; 1.728      ;
; 2.077  ; R[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.073     ; 2.004      ;
; 2.188  ; R[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.183     ; 2.005      ;
; 2.344  ; R[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.182     ; 2.162      ;
; 2.454  ; R[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.211     ; 2.243      ;
; 2.477  ; R[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.071     ; 2.406      ;
; 2.651  ; R[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.212     ; 2.439      ;
; 2.670  ; R[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.075     ; 2.595      ;
; 2.717  ; R[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.073     ; 2.644      ;
; 2.743  ; R[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.074     ; 2.669      ;
; 2.790  ; R[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.072     ; 2.718      ;
; 2.826  ; R[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.074     ; 2.752      ;
; 2.873  ; R[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; -0.072     ; 2.801      ;
; 2.900  ; L[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.419     ; 1.981      ;
; 2.908  ; L[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.439     ; 1.969      ;
; 3.135  ; L[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.419     ; 2.216      ;
; 3.164  ; L[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.441     ; 2.223      ;
; 3.336  ; L[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.420     ; 2.416      ;
; 3.403  ; L[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.439     ; 2.464      ;
; 3.443  ; L[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.442     ; 2.501      ;
; 3.505  ; L[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.441     ; 2.564      ;
; 3.578  ; L[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.440     ; 2.638      ;
; 3.599  ; L[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.441     ; 2.658      ;
; 3.643  ; L[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.441     ; 2.702      ;
; 3.661  ; L[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.440     ; 2.721      ;
; 3.716  ; L[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.440     ; 2.776      ;
; 3.799  ; L[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; -0.440     ; 2.859      ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'y.S1'                                                                                                                                                                    ;
+-------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 3.178 ; M[3]      ; Addr[3]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.000        ; -2.692     ; 0.486      ;
; 3.236 ; M[0]      ; Addr[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.000        ; -2.506     ; 0.730      ;
; 3.378 ; M[3]      ; Addr[3]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; -0.500       ; -2.392     ; 0.486      ;
; 3.436 ; M[0]      ; Addr[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; -0.500       ; -2.206     ; 0.730      ;
; 3.499 ; M[2]      ; Addr[2]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.000        ; -2.505     ; 0.994      ;
; 3.533 ; M[1]      ; Addr[1]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.000        ; -2.495     ; 1.038      ;
; 3.663 ; M[3]      ; Addr[3]$latch ; s                                                                                               ; y.S1        ; -0.500       ; -2.677     ; 0.486      ;
; 3.699 ; M[2]      ; Addr[2]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; -0.500       ; -2.205     ; 0.994      ;
; 3.721 ; M[0]      ; Addr[0]$latch ; s                                                                                               ; y.S1        ; -0.500       ; -2.491     ; 0.730      ;
; 3.733 ; M[1]      ; Addr[1]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; -0.500       ; -2.195     ; 1.038      ;
; 3.984 ; M[2]      ; Addr[2]$latch ; s                                                                                               ; y.S1        ; -0.500       ; -2.490     ; 0.994      ;
; 4.018 ; M[1]      ; Addr[1]$latch ; s                                                                                               ; y.S1        ; -0.500       ; -2.480     ; 1.038      ;
+-------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[0]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[0]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[1]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[1]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[2]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[2]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[3]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[3]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[4]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[4]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[5]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[5]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[6]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[6]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[7]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[7]                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; y.S1                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; y.S1                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; y.S2                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; y.S2                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; y.S3                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; y.S3                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; y.S4                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; y.S4                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; y.S5                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; y.S5                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; y.SI                                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; y.SI                                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 's'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; s     ; Rise       ; s                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; M[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; M[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; M[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; M[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; M[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; M[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; M[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; M[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; M[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; M[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; M[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; M[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; M[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; M[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; M[3]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; M[3]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~1|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~1|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; sum[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; sum[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; sum[1]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; sum[1]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; sum[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; sum[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; sum[2]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; sum[2]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; sum[3]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; sum[3]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; sum[3]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; sum[3]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; sum[4]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; sum[4]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; sum[4]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; sum[4]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; s|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; s|combout                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                           ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------------------------+------------+------------------------------+
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[0]                         ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[0]                         ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[0]|datad                   ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[0]|datad                   ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[1]                         ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[1]                         ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[1]|datad                   ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[1]|datad                   ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[2]                         ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[2]                         ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[2]|datad                   ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[2]|datad                   ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[3]                         ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[3]                         ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[3]|datad                   ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[3]|datad                   ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[4]                         ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[4]                         ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[4]|datad                   ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[4]|datad                   ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0clkctrl|inclk[0] ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0clkctrl|inclk[0] ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0clkctrl|outclk   ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0clkctrl|outclk   ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0|combout         ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~11|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~11|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~11|cout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~11|cout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~13|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~13|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~13|cout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~13|cout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~14|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~14|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~14|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~14|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~1|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~1|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~3|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~3|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~3|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~3|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~5|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~5|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~5|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~5|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~7|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~7|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~7|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~7|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~9|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~9|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~9|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~9|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~11|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~11|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~11|cout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~11|cout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~13|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~13|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~13|cout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~13|cout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~14|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~14|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~14|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~14|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~1|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~1|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~3|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~3|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~3|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~3|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~5|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~5|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~5|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~5|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~7|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~7|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~7|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~7|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~9|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~9|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~9|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~9|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; M[0]                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; M[0]                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; M[0]                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; M[0]                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; M[0]|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; M[0]|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; M[0]|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; M[0]|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; M[1]                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; M[1]                         ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'y.S1'                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; Addr[0]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; Addr[0]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Addr[0]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Addr[0]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; Addr[1]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; Addr[1]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Addr[1]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Addr[1]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; Addr[2]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; Addr[2]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Addr[2]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Addr[2]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; Addr[3]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; Addr[3]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Addr[3]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Addr[3]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Selector0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Selector0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Selector0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Selector0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Selector0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Selector0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; Selector0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; Selector0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; y.S1|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; y.S1|regout                 ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'y.S2'                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[0]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[0]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[3]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[3]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[0]$latch|datab    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[0]$latch|datab    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[3]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[3]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; y.S2|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; y.S2|regout            ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'y.S5'                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[0]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[0]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[3]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[3]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[0]$latch|datab    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[0]$latch|datab    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[3]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[3]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Found$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Found$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Found$latch|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Found$latch|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; WideOr4~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; WideOr4~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; WideOr4~0|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; WideOr4~0|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; y.S5|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; y.S5|regout            ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; Clock      ; 5.708 ; 5.708 ; Rise       ; Clock           ;
;  Data[0]  ; Clock      ; 3.884 ; 3.884 ; Rise       ; Clock           ;
;  Data[1]  ; Clock      ; 4.092 ; 4.092 ; Rise       ; Clock           ;
;  Data[2]  ; Clock      ; 4.242 ; 4.242 ; Rise       ; Clock           ;
;  Data[3]  ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Data[4]  ; Clock      ; 5.708 ; 5.708 ; Rise       ; Clock           ;
;  Data[5]  ; Clock      ; 3.985 ; 3.985 ; Rise       ; Clock           ;
;  Data[6]  ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  Data[7]  ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 1.728 ; 1.728 ; Rise       ; Clock           ;
; s         ; Clock      ; 1.167 ; 1.167 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; Clock      ; -3.636 ; -3.636 ; Rise       ; Clock           ;
;  Data[0]  ; Clock      ; -3.636 ; -3.636 ; Rise       ; Clock           ;
;  Data[1]  ; Clock      ; -3.844 ; -3.844 ; Rise       ; Clock           ;
;  Data[2]  ; Clock      ; -3.994 ; -3.994 ; Rise       ; Clock           ;
;  Data[3]  ; Clock      ; -4.444 ; -4.444 ; Rise       ; Clock           ;
;  Data[4]  ; Clock      ; -5.460 ; -5.460 ; Rise       ; Clock           ;
;  Data[5]  ; Clock      ; -3.737 ; -3.737 ; Rise       ; Clock           ;
;  Data[6]  ; Clock      ; -4.220 ; -4.220 ; Rise       ; Clock           ;
;  Data[7]  ; Clock      ; -3.840 ; -3.840 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 0.217  ; 0.217  ; Rise       ; Clock           ;
; s         ; Clock      ; -0.398 ; -0.398 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Done      ; Clock      ; 9.124  ; 9.124  ; Rise       ; Clock           ;
; Addr[*]   ; y.S1       ; 9.039  ; 9.039  ; Rise       ; y.S1            ;
;  Addr[0]  ; y.S1       ; 9.039  ; 9.039  ; Rise       ; y.S1            ;
;  Addr[1]  ; y.S1       ; 9.004  ; 9.004  ; Rise       ; y.S1            ;
;  Addr[2]  ; y.S1       ; 8.684  ; 8.684  ; Rise       ; y.S1            ;
;  Addr[3]  ; y.S1       ; 8.894  ; 8.894  ; Rise       ; y.S1            ;
; Dref[*]   ; y.S2       ; 8.863  ; 8.863  ; Fall       ; y.S2            ;
;  Dref[0]  ; y.S2       ; 8.863  ; 8.863  ; Fall       ; y.S2            ;
;  Dref[1]  ; y.S2       ; 8.624  ; 8.624  ; Fall       ; y.S2            ;
;  Dref[2]  ; y.S2       ; 8.232  ; 8.232  ; Fall       ; y.S2            ;
;  Dref[3]  ; y.S2       ; 8.365  ; 8.365  ; Fall       ; y.S2            ;
;  Dref[4]  ; y.S2       ; 8.831  ; 8.831  ; Fall       ; y.S2            ;
;  Dref[5]  ; y.S2       ; 8.496  ; 8.496  ; Fall       ; y.S2            ;
;  Dref[6]  ; y.S2       ; 8.628  ; 8.628  ; Fall       ; y.S2            ;
;  Dref[7]  ; y.S2       ; 8.245  ; 8.245  ; Fall       ; y.S2            ;
; Dtar[*]   ; y.S2       ; 9.249  ; 9.249  ; Fall       ; y.S2            ;
;  Dtar[0]  ; y.S2       ; 8.764  ; 8.764  ; Fall       ; y.S2            ;
;  Dtar[1]  ; y.S2       ; 8.499  ; 8.499  ; Fall       ; y.S2            ;
;  Dtar[2]  ; y.S2       ; 9.249  ; 9.249  ; Fall       ; y.S2            ;
;  Dtar[3]  ; y.S2       ; 8.646  ; 8.646  ; Fall       ; y.S2            ;
;  Dtar[4]  ; y.S2       ; 8.270  ; 8.270  ; Fall       ; y.S2            ;
;  Dtar[5]  ; y.S2       ; 8.215  ; 8.215  ; Fall       ; y.S2            ;
;  Dtar[6]  ; y.S2       ; 8.551  ; 8.551  ; Fall       ; y.S2            ;
;  Dtar[7]  ; y.S2       ; 8.609  ; 8.609  ; Fall       ; y.S2            ;
; Done      ; y.S5       ; 5.984  ;        ; Rise       ; y.S5            ;
; Done      ; y.S5       ;        ; 5.984  ; Fall       ; y.S5            ;
; Dref[*]   ; y.S5       ; 9.784  ; 9.784  ; Fall       ; y.S5            ;
;  Dref[0]  ; y.S5       ; 9.784  ; 9.784  ; Fall       ; y.S5            ;
;  Dref[1]  ; y.S5       ; 9.545  ; 9.545  ; Fall       ; y.S5            ;
;  Dref[2]  ; y.S5       ; 9.153  ; 9.153  ; Fall       ; y.S5            ;
;  Dref[3]  ; y.S5       ; 9.286  ; 9.286  ; Fall       ; y.S5            ;
;  Dref[4]  ; y.S5       ; 9.752  ; 9.752  ; Fall       ; y.S5            ;
;  Dref[5]  ; y.S5       ; 9.417  ; 9.417  ; Fall       ; y.S5            ;
;  Dref[6]  ; y.S5       ; 9.549  ; 9.549  ; Fall       ; y.S5            ;
;  Dref[7]  ; y.S5       ; 9.166  ; 9.166  ; Fall       ; y.S5            ;
; Dtar[*]   ; y.S5       ; 10.170 ; 10.170 ; Fall       ; y.S5            ;
;  Dtar[0]  ; y.S5       ; 9.685  ; 9.685  ; Fall       ; y.S5            ;
;  Dtar[1]  ; y.S5       ; 9.420  ; 9.420  ; Fall       ; y.S5            ;
;  Dtar[2]  ; y.S5       ; 10.170 ; 10.170 ; Fall       ; y.S5            ;
;  Dtar[3]  ; y.S5       ; 9.567  ; 9.567  ; Fall       ; y.S5            ;
;  Dtar[4]  ; y.S5       ; 9.191  ; 9.191  ; Fall       ; y.S5            ;
;  Dtar[5]  ; y.S5       ; 9.136  ; 9.136  ; Fall       ; y.S5            ;
;  Dtar[6]  ; y.S5       ; 9.472  ; 9.472  ; Fall       ; y.S5            ;
;  Dtar[7]  ; y.S5       ; 9.530  ; 9.530  ; Fall       ; y.S5            ;
; Found     ; y.S5       ; 9.059  ; 9.059  ; Fall       ; y.S5            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Done      ; Clock      ; 9.124  ; 9.124  ; Rise       ; Clock           ;
; Addr[*]   ; y.S1       ; 8.684  ; 8.684  ; Rise       ; y.S1            ;
;  Addr[0]  ; y.S1       ; 9.039  ; 9.039  ; Rise       ; y.S1            ;
;  Addr[1]  ; y.S1       ; 9.004  ; 9.004  ; Rise       ; y.S1            ;
;  Addr[2]  ; y.S1       ; 8.684  ; 8.684  ; Rise       ; y.S1            ;
;  Addr[3]  ; y.S1       ; 8.894  ; 8.894  ; Rise       ; y.S1            ;
; Dref[*]   ; y.S2       ; 8.232  ; 8.232  ; Fall       ; y.S2            ;
;  Dref[0]  ; y.S2       ; 8.863  ; 8.863  ; Fall       ; y.S2            ;
;  Dref[1]  ; y.S2       ; 8.624  ; 8.624  ; Fall       ; y.S2            ;
;  Dref[2]  ; y.S2       ; 8.232  ; 8.232  ; Fall       ; y.S2            ;
;  Dref[3]  ; y.S2       ; 8.365  ; 8.365  ; Fall       ; y.S2            ;
;  Dref[4]  ; y.S2       ; 8.831  ; 8.831  ; Fall       ; y.S2            ;
;  Dref[5]  ; y.S2       ; 8.496  ; 8.496  ; Fall       ; y.S2            ;
;  Dref[6]  ; y.S2       ; 8.628  ; 8.628  ; Fall       ; y.S2            ;
;  Dref[7]  ; y.S2       ; 8.245  ; 8.245  ; Fall       ; y.S2            ;
; Dtar[*]   ; y.S2       ; 8.215  ; 8.215  ; Fall       ; y.S2            ;
;  Dtar[0]  ; y.S2       ; 8.764  ; 8.764  ; Fall       ; y.S2            ;
;  Dtar[1]  ; y.S2       ; 8.499  ; 8.499  ; Fall       ; y.S2            ;
;  Dtar[2]  ; y.S2       ; 9.249  ; 9.249  ; Fall       ; y.S2            ;
;  Dtar[3]  ; y.S2       ; 8.646  ; 8.646  ; Fall       ; y.S2            ;
;  Dtar[4]  ; y.S2       ; 8.270  ; 8.270  ; Fall       ; y.S2            ;
;  Dtar[5]  ; y.S2       ; 8.215  ; 8.215  ; Fall       ; y.S2            ;
;  Dtar[6]  ; y.S2       ; 8.551  ; 8.551  ; Fall       ; y.S2            ;
;  Dtar[7]  ; y.S2       ; 8.609  ; 8.609  ; Fall       ; y.S2            ;
; Done      ; y.S5       ; 5.984  ;        ; Rise       ; y.S5            ;
; Done      ; y.S5       ;        ; 5.984  ; Fall       ; y.S5            ;
; Dref[*]   ; y.S5       ; 9.153  ; 9.153  ; Fall       ; y.S5            ;
;  Dref[0]  ; y.S5       ; 9.784  ; 9.784  ; Fall       ; y.S5            ;
;  Dref[1]  ; y.S5       ; 9.545  ; 9.545  ; Fall       ; y.S5            ;
;  Dref[2]  ; y.S5       ; 9.153  ; 9.153  ; Fall       ; y.S5            ;
;  Dref[3]  ; y.S5       ; 9.286  ; 9.286  ; Fall       ; y.S5            ;
;  Dref[4]  ; y.S5       ; 9.752  ; 9.752  ; Fall       ; y.S5            ;
;  Dref[5]  ; y.S5       ; 9.417  ; 9.417  ; Fall       ; y.S5            ;
;  Dref[6]  ; y.S5       ; 9.549  ; 9.549  ; Fall       ; y.S5            ;
;  Dref[7]  ; y.S5       ; 9.166  ; 9.166  ; Fall       ; y.S5            ;
; Dtar[*]   ; y.S5       ; 9.136  ; 9.136  ; Fall       ; y.S5            ;
;  Dtar[0]  ; y.S5       ; 9.685  ; 9.685  ; Fall       ; y.S5            ;
;  Dtar[1]  ; y.S5       ; 9.420  ; 9.420  ; Fall       ; y.S5            ;
;  Dtar[2]  ; y.S5       ; 10.170 ; 10.170 ; Fall       ; y.S5            ;
;  Dtar[3]  ; y.S5       ; 9.567  ; 9.567  ; Fall       ; y.S5            ;
;  Dtar[4]  ; y.S5       ; 9.191  ; 9.191  ; Fall       ; y.S5            ;
;  Dtar[5]  ; y.S5       ; 9.136  ; 9.136  ; Fall       ; y.S5            ;
;  Dtar[6]  ; y.S5       ; 9.472  ; 9.472  ; Fall       ; y.S5            ;
;  Dtar[7]  ; y.S5       ; 9.530  ; 9.530  ; Fall       ; y.S5            ;
; Found     ; y.S5       ; 9.059  ; 9.059  ; Fall       ; y.S5            ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                                 ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                           ; -1.850 ; -35.684       ;
; y.S1                                                                                            ; -1.374 ; -5.180        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -1.218 ; -12.555       ;
; s                                                                                               ; -0.934 ; -3.750        ;
; y.S2                                                                                            ; 0.009  ; 0.000         ;
; y.S5                                                                                            ; 0.343  ; 0.000         ;
+-------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                                  ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; y.S5                                                                                            ; -1.637 ; -3.528        ;
; Clock                                                                                           ; -1.393 ; -9.481        ;
; y.S2                                                                                            ; -1.303 ; -1.303        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -1.139 ; -7.714        ;
; s                                                                                               ; -0.233 ; -0.233        ;
; y.S1                                                                                            ; 1.171  ; 0.000         ;
+-------------------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                                   ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                           ; -2.000 ; -151.380      ;
; s                                                                                               ; -1.222 ; -1.222        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.384  ; 0.000         ;
; y.S1                                                                                            ; 0.500  ; 0.000         ;
; y.S2                                                                                            ; 0.500  ; 0.000         ;
; y.S5                                                                                            ; 0.500  ; 0.000         ;
+-------------------------------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node                                                                                                                  ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.850 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; s                                                                                               ; Clock       ; 0.500        ; -1.790     ; 0.559      ;
; -1.773 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; s                                                                                               ; Clock       ; 0.500        ; -1.710     ; 0.562      ;
; -1.658 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; s                                                                                               ; Clock       ; 0.500        ; -1.711     ; 0.446      ;
; -1.655 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; s                                                                                               ; Clock       ; 0.500        ; -1.711     ; 0.443      ;
; -1.653 ; R[0]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.292     ; 0.893      ;
; -1.651 ; R[0]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.292     ; 0.891      ;
; -1.647 ; R[4]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.335     ; 0.844      ;
; -1.645 ; R[4]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.335     ; 0.842      ;
; -1.566 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.506     ; 0.559      ;
; -1.528 ; R[1]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.293     ; 0.767      ;
; -1.526 ; R[1]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.293     ; 0.765      ;
; -1.489 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.426     ; 0.562      ;
; -1.468 ; R[3]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.335     ; 0.665      ;
; -1.465 ; R[3]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.335     ; 0.662      ;
; -1.460 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg0  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_memory_reg0  ; Clock                                                                                           ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg1  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a2~porta_memory_reg0  ; Clock                                                                                           ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg2  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a3~porta_memory_reg0  ; Clock                                                                                           ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg3  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a4~porta_memory_reg0  ; Clock                                                                                           ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg4  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a5~porta_memory_reg0  ; Clock                                                                                           ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg5  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a6~porta_memory_reg0  ; Clock                                                                                           ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg6  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a7~porta_memory_reg0  ; Clock                                                                                           ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_datain_reg0  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_memory_reg0  ; Clock                                                                                           ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.424 ; R[2]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.319     ; 0.637      ;
; -1.422 ; R[2]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.319     ; 0.635      ;
; -1.399 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ; s                                                                                               ; Clock       ; 0.500        ; -1.479     ; 0.419      ;
; -1.374 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.427     ; 0.446      ;
; -1.371 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.427     ; 0.443      ;
; -1.326 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ; s                                                                                               ; Clock       ; 0.500        ; -1.399     ; 0.426      ;
; -1.265 ; L[0]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.503     ; 0.794      ;
; -1.263 ; L[0]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.503     ; 0.792      ;
; -1.214 ; L[4]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.489     ; 0.757      ;
; -1.212 ; L[4]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.489     ; 0.755      ;
; -1.210 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ; s                                                                                               ; Clock       ; 0.500        ; -1.400     ; 0.309      ;
; -1.205 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ; s                                                                                               ; Clock       ; 0.500        ; -1.400     ; 0.304      ;
; -1.198 ; L[1]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.503     ; 0.727      ;
; -1.196 ; L[1]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.503     ; 0.725      ;
; -1.181 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.621     ; 0.559      ;
; -1.155 ; L[3]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.491     ; 0.696      ;
; -1.153 ; L[3]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.491     ; 0.694      ;
; -1.115 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.195     ; 0.419      ;
; -1.104 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.541     ; 0.562      ;
; -1.042 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.115     ; 0.426      ;
; -0.989 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.542     ; 0.446      ;
; -0.986 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.542     ; 0.443      ;
; -0.985 ; L[2]                                                                                                                     ; y.S2                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.504     ; 0.513      ;
; -0.983 ; L[2]                                                                                                                     ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.504     ; 0.511      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_we_reg       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ; Clock                                                                                           ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.926 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.116     ; 0.309      ;
; -0.921 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.500        ; -1.116     ; 0.304      ;
; -0.730 ; M[3]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.310     ; 0.419      ;
; -0.657 ; M[0]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.230     ; 0.426      ;
; -0.541 ; M[1]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.231     ; 0.309      ;
; -0.536 ; M[2]                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 1.000        ; -1.231     ; 0.304      ;
; -0.099 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; 0.259      ; 1.390      ;
; -0.085 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 1.000        ; 0.259      ; 1.376      ;
; -0.076 ; y.SI                                                                                                                     ; regne:LoadData|Q[0]                                                                                                      ; Clock                                                                                           ; Clock       ; 1.000        ; -0.069     ; 1.039      ;
; -0.076 ; y.SI                                                                                                                     ; regne:LoadData|Q[7]                                                                                                      ; Clock                                                                                           ; Clock       ; 1.000        ; -0.069     ; 1.039      ;
; -0.076 ; y.SI                                                                                                                     ; regne:LoadData|Q[6]                                                                                                      ; Clock                                                                                           ; Clock       ; 1.000        ; -0.069     ; 1.039      ;
; -0.076 ; y.SI                                                                                                                     ; regne:LoadData|Q[5]                                                                                                      ; Clock                                                                                           ; Clock       ; 1.000        ; -0.069     ; 1.039      ;
; -0.076 ; y.SI                                                                                                                     ; regne:LoadData|Q[4]                                                                                                      ; Clock                                                                                           ; Clock       ; 1.000        ; -0.069     ; 1.039      ;
; -0.076 ; y.SI                                                                                                                     ; regne:LoadData|Q[3]                                                                                                      ; Clock                                                                                           ; Clock       ; 1.000        ; -0.069     ; 1.039      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'y.S1'                                                                                                                                                                    ;
+--------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.374 ; M[1]      ; Addr[1]$latch ; s                                                                                               ; y.S1        ; 0.500        ; -1.090     ; 0.380      ;
; -1.335 ; M[2]      ; Addr[2]$latch ; s                                                                                               ; y.S1        ; 0.500        ; -1.095     ; 0.353      ;
; -1.239 ; M[0]      ; Addr[0]$latch ; s                                                                                               ; y.S1        ; 0.500        ; -1.094     ; 0.258      ;
; -1.232 ; M[3]      ; Addr[3]$latch ; s                                                                                               ; y.S1        ; 0.500        ; -1.171     ; 0.169      ;
; -1.090 ; M[1]      ; Addr[1]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.500        ; -0.806     ; 0.380      ;
; -1.051 ; M[2]      ; Addr[2]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.500        ; -0.811     ; 0.353      ;
; -0.955 ; M[0]      ; Addr[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.500        ; -0.810     ; 0.258      ;
; -0.948 ; M[3]      ; Addr[3]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.500        ; -0.887     ; 0.169      ;
; -0.705 ; M[1]      ; Addr[1]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 1.000        ; -0.921     ; 0.380      ;
; -0.666 ; M[2]      ; Addr[2]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 1.000        ; -0.926     ; 0.353      ;
; -0.570 ; M[0]      ; Addr[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 1.000        ; -0.925     ; 0.258      ;
; -0.563 ; M[3]      ; Addr[3]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 1.000        ; -1.002     ; 0.169      ;
+--------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'                                                                                                                                                       ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                                                                    ; Latch Clock                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.218 ; L[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.359     ; 1.015      ;
; -1.200 ; L[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.359     ; 0.984      ;
; -1.172 ; L[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.360     ; 0.969      ;
; -1.161 ; L[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.359     ; 0.958      ;
; -1.143 ; L[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.359     ; 0.927      ;
; -1.135 ; L[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.360     ; 0.931      ;
; -1.115 ; L[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.360     ; 0.912      ;
; -1.089 ; L[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.361     ; 0.885      ;
; -1.064 ; L[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.358     ; 0.865      ;
; -1.038 ; L[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.348     ; 0.847      ;
; -1.014 ; L[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.360     ; 0.797      ;
; -0.981 ; L[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.347     ; 0.790      ;
; -0.904 ; L[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.358     ; 0.705      ;
; -0.903 ; M[1]      ; L[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.078     ; 0.785      ;
; -0.896 ; L[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.346     ; 0.707      ;
; -0.866 ; R[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.033     ; 0.989      ;
; -0.850 ; M[0]      ; L[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.077     ; 0.733      ;
; -0.848 ; R[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.033     ; 0.958      ;
; -0.844 ; R[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.034     ; 0.966      ;
; -0.826 ; R[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.034     ; 0.935      ;
; -0.820 ; R[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.034     ; 0.943      ;
; -0.798 ; R[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.035     ; 0.920      ;
; -0.774 ; M[2]      ; L[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.078     ; 0.656      ;
; -0.770 ; R[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.077     ; 0.850      ;
; -0.720 ; M[3]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.172     ; 0.704      ;
; -0.712 ; R[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.032     ; 0.839      ;
; -0.711 ; R[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.076     ; 0.791      ;
; -0.710 ; M[3]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.170     ; 0.675      ;
; -0.679 ; M[1]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.091     ; 0.723      ;
; -0.677 ; M[0]      ; R[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.003     ; 0.739      ;
; -0.661 ; M[1]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.093     ; 0.724      ;
; -0.656 ; M[0]      ; L[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.078     ; 0.732      ;
; -0.645 ; R[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.060     ; 0.741      ;
; -0.634 ; M[0]      ; L[0]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.078     ; 0.588      ;
; -0.622 ; M[2]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.091     ; 0.666      ;
; -0.620 ; M[0]      ; L[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.090     ; 0.665      ;
; -0.619 ; M[1]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.206      ; 0.785      ;
; -0.619 ; M[1]      ; R[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.004     ; 0.680      ;
; -0.604 ; M[2]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.093     ; 0.667      ;
; -0.603 ; L[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.244     ; 1.015      ;
; -0.602 ; M[0]      ; L[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.092     ; 0.666      ;
; -0.599 ; R[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.061     ; 0.695      ;
; -0.598 ; M[1]      ; L[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.079     ; 0.673      ;
; -0.585 ; L[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.244     ; 0.984      ;
; -0.585 ; R[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.033     ; 0.711      ;
; -0.568 ; M[3]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.041     ; 0.607      ;
; -0.567 ; M[1]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.022      ; 0.683      ;
; -0.566 ; M[0]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.207      ; 0.733      ;
; -0.561 ; M[3]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.041     ; 0.613      ;
; -0.557 ; L[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.245     ; 0.969      ;
; -0.546 ; L[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.244     ; 0.958      ;
; -0.546 ; M[1]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.038      ; 0.664      ;
; -0.539 ; M[1]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.038      ; 0.670      ;
; -0.528 ; L[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.244     ; 0.927      ;
; -0.522 ; R[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.060     ; 0.605      ;
; -0.520 ; L[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.245     ; 0.931      ;
; -0.507 ; M[0]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.023      ; 0.624      ;
; -0.505 ; R[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.077     ; 0.585      ;
; -0.500 ; L[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.245     ; 0.912      ;
; -0.491 ; M[0]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.039      ; 0.610      ;
; -0.490 ; M[2]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.206      ; 0.656      ;
; -0.484 ; M[0]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.039      ; 0.616      ;
; -0.482 ; M[2]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.022      ; 0.598      ;
; -0.481 ; R[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.148     ; 0.989      ;
; -0.474 ; L[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.246     ; 0.885      ;
; -0.467 ; M[2]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.038      ; 0.585      ;
; -0.463 ; R[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.148     ; 0.958      ;
; -0.460 ; M[2]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.038      ; 0.591      ;
; -0.459 ; R[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.149     ; 0.966      ;
; -0.449 ; L[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.243     ; 0.865      ;
; -0.441 ; R[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.149     ; 0.935      ;
; -0.436 ; M[3]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.112      ; 0.704      ;
; -0.435 ; R[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.149     ; 0.943      ;
; -0.426 ; M[3]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.114      ; 0.675      ;
; -0.423 ; L[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.233     ; 0.847      ;
; -0.422 ; sum[3]    ; M[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.131     ; 0.370      ;
; -0.419 ; sum[2]    ; M[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.131     ; 0.365      ;
; -0.413 ; R[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.150     ; 0.920      ;
; -0.405 ; sum[1]    ; M[0]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.133     ; 0.370      ;
; -0.399 ; L[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.245     ; 0.797      ;
; -0.395 ; M[1]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.193      ; 0.723      ;
; -0.385 ; R[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.192     ; 0.850      ;
; -0.377 ; M[1]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.191      ; 0.724      ;
; -0.372 ; M[0]      ; L[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.206      ; 0.732      ;
; -0.368 ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.077     ; 0.370      ;
; -0.366 ; L[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.232     ; 0.790      ;
; -0.365 ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.077     ; 0.365      ;
; -0.362 ; M[0]      ; R[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.004     ; 0.511      ;
; -0.351 ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.079     ; 0.370      ;
; -0.350 ; M[0]      ; L[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.206      ; 0.588      ;
; -0.346 ; M[0]      ; R[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.172     ; 0.739      ;
; -0.338 ; M[2]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.193      ; 0.666      ;
; -0.336 ; M[0]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.194      ; 0.665      ;
; -0.327 ; R[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.147     ; 0.839      ;
; -0.326 ; R[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.191     ; 0.791      ;
; -0.320 ; M[2]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.191      ; 0.667      ;
; -0.318 ; M[0]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.192      ; 0.666      ;
; -0.314 ; M[1]      ; L[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; 0.205      ; 0.673      ;
; -0.297 ; sum[4]    ; M[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.500        ; -0.051     ; 0.169      ;
; -0.289 ; L[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 1.000        ; -0.243     ; 0.705      ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 's'                                                                                                                                                                 ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.934 ; L[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.075     ; 1.015      ;
; -0.916 ; L[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.075     ; 0.984      ;
; -0.888 ; L[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.076     ; 0.969      ;
; -0.877 ; L[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.075     ; 0.958      ;
; -0.859 ; L[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.075     ; 0.927      ;
; -0.851 ; L[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.076     ; 0.931      ;
; -0.831 ; L[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.076     ; 0.912      ;
; -0.805 ; L[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.077     ; 0.885      ;
; -0.780 ; L[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.074     ; 0.865      ;
; -0.754 ; L[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.064     ; 0.847      ;
; -0.730 ; L[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.076     ; 0.797      ;
; -0.697 ; L[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.063     ; 0.790      ;
; -0.620 ; L[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.074     ; 0.705      ;
; -0.612 ; L[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; -0.062     ; 0.707      ;
; -0.197 ; R[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.136      ; 0.989      ;
; -0.179 ; R[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.136      ; 0.958      ;
; -0.175 ; R[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.135      ; 0.966      ;
; -0.157 ; R[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.135      ; 0.935      ;
; -0.151 ; R[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.135      ; 0.943      ;
; -0.129 ; R[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.134      ; 0.920      ;
; -0.101 ; R[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.092      ; 0.850      ;
; -0.084 ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; 0.207      ; 0.370      ;
; -0.081 ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; 0.207      ; 0.365      ;
; -0.067 ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; 0.205      ; 0.370      ;
; -0.043 ; R[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.137      ; 0.839      ;
; -0.042 ; R[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.093      ; 0.791      ;
; 0.024  ; R[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.109      ; 0.741      ;
; 0.041  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.500        ; 0.287      ; 0.169      ;
; 0.070  ; R[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.108      ; 0.695      ;
; 0.084  ; R[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.136      ; 0.711      ;
; 0.147  ; R[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.109      ; 0.605      ;
; 0.164  ; R[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.092      ; 0.585      ;
; 0.247  ; sum[3]    ; M[2]    ; s                                                                                               ; s           ; 1.000        ; 0.038      ; 0.370      ;
; 0.250  ; sum[2]    ; M[1]    ; s                                                                                               ; s           ; 1.000        ; 0.038      ; 0.365      ;
; 0.264  ; sum[1]    ; M[0]    ; s                                                                                               ; s           ; 1.000        ; 0.036      ; 0.370      ;
; 0.372  ; sum[4]    ; M[3]    ; s                                                                                               ; s           ; 1.000        ; 0.118      ; 0.169      ;
; 0.531  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.322      ; 0.370      ;
; 0.534  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.322      ; 0.365      ;
; 0.548  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.320      ; 0.370      ;
; 0.656  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 1.000        ; 0.402      ; 0.169      ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'y.S2'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.009 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1] ; Dref[1]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.474      ; 0.565      ;
; 0.021 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6] ; Dref[6]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.474      ; 0.553      ;
; 0.029 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7] ; Dref[7]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.479      ; 0.561      ;
; 0.035 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4] ; Dref[4]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.478      ; 0.554      ;
; 0.095 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3] ; Dref[3]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.414      ; 0.479      ;
; 0.142 ; regne:LoadData|Q[0]                                                                             ; Dtar[0]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.663      ; 0.353      ;
; 0.144 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5] ; Dref[5]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.472      ; 0.428      ;
; 0.148 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2] ; Dref[2]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.472      ; 0.424      ;
; 0.335 ; regne:LoadData|Q[6]                                                                             ; Dtar[6]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.589      ; 0.352      ;
; 0.337 ; regne:LoadData|Q[7]                                                                             ; Dtar[7]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.593      ; 0.353      ;
; 0.338 ; regne:LoadData|Q[3]                                                                             ; Dtar[3]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.588      ; 0.358      ;
; 0.338 ; regne:LoadData|Q[4]                                                                             ; Dtar[4]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.594      ; 0.354      ;
; 0.340 ; regne:LoadData|Q[1]                                                                             ; Dtar[1]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.589      ; 0.357      ;
; 0.343 ; regne:LoadData|Q[5]                                                                             ; Dtar[5]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.590      ; 0.356      ;
; 0.344 ; regne:LoadData|Q[2]                                                                             ; Dtar[2]$latch ; Clock                                                                                           ; y.S2        ; 0.500        ; 0.591      ; 0.357      ;
; 1.534 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S2        ; 0.500        ; 2.012      ; 0.831      ;
; 2.034 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S2        ; 1.000        ; 2.012      ; 0.831      ;
+-------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'y.S5'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.343 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1] ; Dref[1]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.808      ; 0.565      ;
; 0.355 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6] ; Dref[6]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.808      ; 0.553      ;
; 0.363 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7] ; Dref[7]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.813      ; 0.561      ;
; 0.369 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4] ; Dref[4]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.812      ; 0.554      ;
; 0.429 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3] ; Dref[3]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.748      ; 0.479      ;
; 0.476 ; regne:LoadData|Q[0]                                                                             ; Dtar[0]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.997      ; 0.353      ;
; 0.478 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5] ; Dref[5]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.806      ; 0.428      ;
; 0.482 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2] ; Dref[2]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.806      ; 0.424      ;
; 0.669 ; regne:LoadData|Q[6]                                                                             ; Dtar[6]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.923      ; 0.352      ;
; 0.671 ; regne:LoadData|Q[7]                                                                             ; Dtar[7]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.927      ; 0.353      ;
; 0.672 ; regne:LoadData|Q[3]                                                                             ; Dtar[3]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.922      ; 0.358      ;
; 0.672 ; regne:LoadData|Q[4]                                                                             ; Dtar[4]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.928      ; 0.354      ;
; 0.674 ; regne:LoadData|Q[1]                                                                             ; Dtar[1]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.923      ; 0.357      ;
; 0.677 ; regne:LoadData|Q[5]                                                                             ; Dtar[5]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.924      ; 0.356      ;
; 0.678 ; regne:LoadData|Q[2]                                                                             ; Dtar[2]$latch ; Clock                                                                                           ; y.S5        ; 0.500        ; 0.925      ; 0.357      ;
; 1.370 ; y.S5                                                                                            ; Found$latch   ; y.S5                                                                                            ; y.S5        ; 0.500        ; 1.567      ; 0.446      ;
; 1.868 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5        ; 0.500        ; 2.346      ; 0.831      ;
; 1.870 ; y.S5                                                                                            ; Found$latch   ; y.S5                                                                                            ; y.S5        ; 1.000        ; 1.567      ; 0.446      ;
; 2.368 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5        ; 1.000        ; 2.346      ; 0.831      ;
+-------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'y.S5'                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.637 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5        ; 0.000        ; 2.346      ; 0.831      ;
; -1.262 ; y.S5                                                                                            ; Found$latch   ; y.S5                                                                                            ; y.S5        ; 0.000        ; 1.567      ; 0.446      ;
; -1.137 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5        ; -0.500       ; 2.346      ; 0.831      ;
; -0.762 ; y.S5                                                                                            ; Found$latch   ; y.S5                                                                                            ; y.S5        ; -0.500       ; 1.567      ; 0.446      ;
; -0.144 ; regne:LoadData|Q[0]                                                                             ; Dtar[0]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.997      ; 0.353      ;
; -0.074 ; regne:LoadData|Q[4]                                                                             ; Dtar[4]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.928      ; 0.354      ;
; -0.074 ; regne:LoadData|Q[7]                                                                             ; Dtar[7]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.927      ; 0.353      ;
; -0.071 ; regne:LoadData|Q[6]                                                                             ; Dtar[6]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.923      ; 0.352      ;
; -0.068 ; regne:LoadData|Q[2]                                                                             ; Dtar[2]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.925      ; 0.357      ;
; -0.068 ; regne:LoadData|Q[5]                                                                             ; Dtar[5]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.924      ; 0.356      ;
; -0.066 ; regne:LoadData|Q[1]                                                                             ; Dtar[1]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.923      ; 0.357      ;
; -0.064 ; regne:LoadData|Q[3]                                                                             ; Dtar[3]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.922      ; 0.358      ;
; 0.118  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2] ; Dref[2]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.806      ; 0.424      ;
; 0.122  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5] ; Dref[5]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.806      ; 0.428      ;
; 0.231  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3] ; Dref[3]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.748      ; 0.479      ;
; 0.242  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4] ; Dref[4]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.812      ; 0.554      ;
; 0.245  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6] ; Dref[6]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.808      ; 0.553      ;
; 0.248  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7] ; Dref[7]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.813      ; 0.561      ;
; 0.257  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1] ; Dref[1]$latch ; Clock                                                                                           ; y.S5        ; -0.500       ; 0.808      ; 0.565      ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                                  ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.393 ; y.S1                                                                                            ; y.SI                                                                                                                     ; y.S1                                                                                            ; Clock       ; 0.000        ; 1.496      ; 0.396      ;
; -1.315 ; y.S1                                                                                            ; y.S4                                                                                                                     ; y.S1                                                                                            ; Clock       ; 0.000        ; 1.795      ; 0.773      ;
; -1.309 ; y.S5                                                                                            ; y.S5                                                                                                                     ; y.S5                                                                                            ; Clock       ; 0.000        ; 1.791      ; 0.775      ;
; -1.306 ; y.S1                                                                                            ; y.S2                                                                                                                     ; y.S1                                                                                            ; Clock       ; 0.000        ; 1.795      ; 0.782      ;
; -1.299 ; y.S1                                                                                            ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_we_reg       ; y.S1                                                                                            ; Clock       ; 0.000        ; 1.861      ; 0.841      ;
; -1.131 ; y.S1                                                                                            ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; y.S1                                                                                            ; Clock       ; 0.000        ; 1.550      ; 0.698      ;
; -1.127 ; y.S2                                                                                            ; y.S3                                                                                                                     ; y.S2                                                                                            ; Clock       ; 0.000        ; 1.415      ; 0.581      ;
; -0.893 ; y.S1                                                                                            ; y.SI                                                                                                                     ; y.S1                                                                                            ; Clock       ; -0.500       ; 1.496      ; 0.396      ;
; -0.815 ; y.S1                                                                                            ; y.S4                                                                                                                     ; y.S1                                                                                            ; Clock       ; -0.500       ; 1.795      ; 0.773      ;
; -0.809 ; y.S5                                                                                            ; y.S5                                                                                                                     ; y.S5                                                                                            ; Clock       ; -0.500       ; 1.791      ; 0.775      ;
; -0.806 ; y.S1                                                                                            ; y.S2                                                                                                                     ; y.S1                                                                                            ; Clock       ; -0.500       ; 1.795      ; 0.782      ;
; -0.799 ; y.S1                                                                                            ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_we_reg       ; y.S1                                                                                            ; Clock       ; -0.500       ; 1.861      ; 0.841      ;
; -0.777 ; y.S2                                                                                            ; y.SI                                                                                                                     ; y.S2                                                                                            ; Clock       ; 0.000        ; 1.496      ; 1.012      ;
; -0.631 ; y.S1                                                                                            ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ; y.S1                                                                                            ; Clock       ; -0.500       ; 1.550      ; 0.698      ;
; -0.627 ; y.S2                                                                                            ; y.S3                                                                                                                     ; y.S2                                                                                            ; Clock       ; -0.500       ; 1.415      ; 0.581      ;
; -0.601 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.000        ; 1.791      ; 1.464      ;
; -0.601 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.000        ; 1.791      ; 1.464      ;
; -0.317 ; s                                                                                               ; y.S1                                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 1.791      ; 1.626      ;
; -0.277 ; y.S2                                                                                            ; y.SI                                                                                                                     ; y.S2                                                                                            ; Clock       ; -0.500       ; 1.496      ; 1.012      ;
; -0.269 ; s                                                                                               ; y.S5                                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 1.791      ; 1.674      ;
; -0.188 ; s                                                                                               ; y.S4                                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 1.795      ; 1.759      ;
; -0.101 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; -0.500       ; 1.791      ; 1.464      ;
; -0.101 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; -0.500       ; 1.791      ; 1.464      ;
; 0.032  ; s                                                                                               ; y.SI                                                                                                                     ; s                                                                                               ; Clock       ; 0.000        ; 1.496      ; 1.680      ;
; 0.153  ; regne:LoadData|Q[0]                                                                             ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                                                                                           ; Clock       ; 0.000        ; 0.433      ; 0.724      ;
; 0.173  ; s                                                                                               ; regne:LoadData|Q[0]                                                                                                      ; s                                                                                               ; Clock       ; 0.000        ; 1.427      ; 1.752      ;
; 0.173  ; s                                                                                               ; regne:LoadData|Q[7]                                                                                                      ; s                                                                                               ; Clock       ; 0.000        ; 1.427      ; 1.752      ;
; 0.173  ; s                                                                                               ; regne:LoadData|Q[6]                                                                                                      ; s                                                                                               ; Clock       ; 0.000        ; 1.427      ; 1.752      ;
; 0.173  ; s                                                                                               ; regne:LoadData|Q[5]                                                                                                      ; s                                                                                               ; Clock       ; 0.000        ; 1.427      ; 1.752      ;
; 0.173  ; s                                                                                               ; regne:LoadData|Q[4]                                                                                                      ; s                                                                                               ; Clock       ; 0.000        ; 1.427      ; 1.752      ;
; 0.173  ; s                                                                                               ; regne:LoadData|Q[3]                                                                                                      ; s                                                                                               ; Clock       ; 0.000        ; 1.427      ; 1.752      ;
; 0.173  ; s                                                                                               ; regne:LoadData|Q[2]                                                                                                      ; s                                                                                               ; Clock       ; 0.000        ; 1.427      ; 1.752      ;
; 0.173  ; s                                                                                               ; regne:LoadData|Q[1]                                                                                                      ; s                                                                                               ; Clock       ; 0.000        ; 1.427      ; 1.752      ;
; 0.183  ; s                                                                                               ; y.S1                                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 1.791      ; 1.626      ;
; 0.231  ; s                                                                                               ; y.S5                                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 1.791      ; 1.674      ;
; 0.245  ; y.SI                                                                                            ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.295      ; 0.692      ;
; 0.251  ; regne:LoadData|Q[7]                                                                             ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 0.767      ;
; 0.255  ; y.S3                                                                                            ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.376      ; 0.783      ;
; 0.265  ; regne:LoadData|Q[7]                                                                             ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 0.781      ;
; 0.312  ; s                                                                                               ; y.S4                                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 1.795      ; 1.759      ;
; 0.324  ; regne:LoadData|Q[6]                                                                             ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg5  ; Clock                                                                                           ; Clock       ; 0.000        ; 0.122      ; 0.584      ;
; 0.324  ; regne:LoadData|Q[1]                                                                             ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg0  ; Clock                                                                                           ; Clock       ; 0.000        ; 0.122      ; 0.584      ;
; 0.326  ; regne:LoadData|Q[7]                                                                             ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg6  ; Clock                                                                                           ; Clock       ; 0.000        ; 0.122      ; 0.586      ;
; 0.330  ; regne:LoadData|Q[2]                                                                             ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg1  ; Clock                                                                                           ; Clock       ; 0.000        ; 0.122      ; 0.590      ;
; 0.331  ; regne:LoadData|Q[5]                                                                             ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg4  ; Clock                                                                                           ; Clock       ; 0.000        ; 0.122      ; 0.591      ;
; 0.331  ; regne:LoadData|Q[3]                                                                             ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg2  ; Clock                                                                                           ; Clock       ; 0.000        ; 0.122      ; 0.591      ;
; 0.345  ; y.S3                                                                                            ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.376      ; 0.873      ;
; 0.348  ; regne:LoadData|Q[4]                                                                             ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg3  ; Clock                                                                                           ; Clock       ; 0.000        ; 0.122      ; 0.608      ;
; 0.443  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7] ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 0.854      ;
; 0.443  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7] ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 0.854      ;
; 0.506  ; regne:LoadData|Q[6]                                                                             ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.022      ;
; 0.520  ; regne:LoadData|Q[6]                                                                             ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.036      ;
; 0.531  ; y.S4                                                                                            ; y.S4                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; s                                                                                               ; y.SI                                                                                                                     ; s                                                                                               ; Clock       ; -0.500       ; 1.496      ; 1.680      ;
; 0.542  ; regne:LoadData|Q[5]                                                                             ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.058      ;
; 0.556  ; regne:LoadData|Q[5]                                                                             ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.072      ;
; 0.570  ; regne:LoadData|Q[4]                                                                             ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.086      ;
; 0.584  ; regne:LoadData|Q[4]                                                                             ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.100      ;
; 0.609  ; regne:LoadData|Q[3]                                                                             ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.125      ;
; 0.617  ; y.S3                                                                                            ; y.SI                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.081      ; 0.850      ;
; 0.623  ; regne:LoadData|Q[3]                                                                             ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.139      ;
; 0.648  ; regne:LoadData|Q[2]                                                                             ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.164      ;
; 0.662  ; regne:LoadData|Q[2]                                                                             ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.178      ;
; 0.673  ; s                                                                                               ; regne:LoadData|Q[0]                                                                                                      ; s                                                                                               ; Clock       ; -0.500       ; 1.427      ; 1.752      ;
; 0.673  ; s                                                                                               ; regne:LoadData|Q[7]                                                                                                      ; s                                                                                               ; Clock       ; -0.500       ; 1.427      ; 1.752      ;
; 0.673  ; s                                                                                               ; regne:LoadData|Q[6]                                                                                                      ; s                                                                                               ; Clock       ; -0.500       ; 1.427      ; 1.752      ;
; 0.673  ; s                                                                                               ; regne:LoadData|Q[5]                                                                                                      ; s                                                                                               ; Clock       ; -0.500       ; 1.427      ; 1.752      ;
; 0.673  ; s                                                                                               ; regne:LoadData|Q[4]                                                                                                      ; s                                                                                               ; Clock       ; -0.500       ; 1.427      ; 1.752      ;
; 0.673  ; s                                                                                               ; regne:LoadData|Q[3]                                                                                                      ; s                                                                                               ; Clock       ; -0.500       ; 1.427      ; 1.752      ;
; 0.673  ; s                                                                                               ; regne:LoadData|Q[2]                                                                                                      ; s                                                                                               ; Clock       ; -0.500       ; 1.427      ; 1.752      ;
; 0.673  ; s                                                                                               ; regne:LoadData|Q[1]                                                                                                      ; s                                                                                               ; Clock       ; -0.500       ; 1.427      ; 1.752      ;
; 0.705  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6] ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.116      ;
; 0.705  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6] ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.116      ;
; 0.729  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5] ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.140      ;
; 0.729  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5] ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.140      ;
; 0.757  ; regne:LoadData|Q[1]                                                                             ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.273      ;
; 0.764  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4] ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.175      ;
; 0.764  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4] ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.175      ;
; 0.771  ; regne:LoadData|Q[1]                                                                             ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.287      ;
; 0.775  ; regne:LoadData|Q[0]                                                                             ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.291      ;
; 0.789  ; regne:LoadData|Q[0]                                                                             ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.364      ; 1.305      ;
; 0.798  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3] ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.209      ;
; 0.798  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3] ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.209      ;
; 0.829  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2] ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.240      ;
; 0.829  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2] ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.240      ;
; 0.881  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1] ; y.S1                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.292      ;
; 0.881  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1] ; y.S5                                                                                                                     ; Clock                                                                                           ; Clock       ; 0.000        ; 0.259      ; 1.292      ;
; 0.956  ; y.SI                                                                                            ; regne:LoadData|Q[0]                                                                                                      ; Clock                                                                                           ; Clock       ; 0.000        ; -0.069     ; 1.039      ;
; 0.956  ; y.SI                                                                                            ; regne:LoadData|Q[7]                                                                                                      ; Clock                                                                                           ; Clock       ; 0.000        ; -0.069     ; 1.039      ;
; 0.956  ; y.SI                                                                                            ; regne:LoadData|Q[6]                                                                                                      ; Clock                                                                                           ; Clock       ; 0.000        ; -0.069     ; 1.039      ;
; 0.956  ; y.SI                                                                                            ; regne:LoadData|Q[5]                                                                                                      ; Clock                                                                                           ; Clock       ; 0.000        ; -0.069     ; 1.039      ;
; 0.956  ; y.SI                                                                                            ; regne:LoadData|Q[4]                                                                                                      ; Clock                                                                                           ; Clock       ; 0.000        ; -0.069     ; 1.039      ;
; 0.956  ; y.SI                                                                                            ; regne:LoadData|Q[3]                                                                                                      ; Clock                                                                                           ; Clock       ; 0.000        ; -0.069     ; 1.039      ;
; 0.956  ; y.SI                                                                                            ; regne:LoadData|Q[2]                                                                                                      ; Clock                                                                                           ; Clock       ; 0.000        ; -0.069     ; 1.039      ;
; 0.956  ; y.SI                                                                                            ; regne:LoadData|Q[1]                                                                                                      ; Clock                                                                                           ; Clock       ; 0.000        ; -0.069     ; 1.039      ;
; 1.397  ; M[2]                                                                                            ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.000        ; -1.231     ; 0.304      ;
; 1.402  ; M[1]                                                                                            ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.000        ; -1.231     ; 0.309      ;
; 1.518  ; M[0]                                                                                            ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.000        ; -1.230     ; 0.426      ;
; 1.591  ; M[3]                                                                                            ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.000        ; -1.310     ; 0.419      ;
; 1.747  ; L[2]                                                                                            ; y.S4                                                                                                                     ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock       ; 0.000        ; -1.388     ; 0.511      ;
+--------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'y.S2'                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.303 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S2        ; 0.000        ; 2.012      ; 0.831      ;
; -0.803 ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Dref[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S2        ; -0.500       ; 2.012      ; 0.831      ;
; 0.190  ; regne:LoadData|Q[0]                                                                             ; Dtar[0]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.663      ; 0.353      ;
; 0.260  ; regne:LoadData|Q[4]                                                                             ; Dtar[4]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.594      ; 0.354      ;
; 0.260  ; regne:LoadData|Q[7]                                                                             ; Dtar[7]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.593      ; 0.353      ;
; 0.263  ; regne:LoadData|Q[6]                                                                             ; Dtar[6]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.589      ; 0.352      ;
; 0.266  ; regne:LoadData|Q[2]                                                                             ; Dtar[2]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.591      ; 0.357      ;
; 0.266  ; regne:LoadData|Q[5]                                                                             ; Dtar[5]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.590      ; 0.356      ;
; 0.268  ; regne:LoadData|Q[1]                                                                             ; Dtar[1]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.589      ; 0.357      ;
; 0.270  ; regne:LoadData|Q[3]                                                                             ; Dtar[3]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.588      ; 0.358      ;
; 0.452  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2] ; Dref[2]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.472      ; 0.424      ;
; 0.456  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5] ; Dref[5]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.472      ; 0.428      ;
; 0.565  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3] ; Dref[3]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.414      ; 0.479      ;
; 0.576  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4] ; Dref[4]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.478      ; 0.554      ;
; 0.579  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6] ; Dref[6]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.474      ; 0.553      ;
; 0.582  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7] ; Dref[7]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.479      ; 0.561      ;
; 0.591  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1] ; Dref[1]$latch ; Clock                                                                                           ; y.S2        ; -0.500       ; 0.474      ; 0.565      ;
+--------+-------------------------------------------------------------------------------------------------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'                                                                                                                                                        ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                                                                    ; Latch Clock                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.139 ; y.S3      ; L[3]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 1.871      ; 0.732      ;
; -1.136 ; y.S3      ; L[4]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 1.869      ; 0.733      ;
; -1.129 ; y.S3      ; L[0]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 1.883      ; 0.754      ;
; -1.096 ; y.S3      ; L[1]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 1.883      ; 0.787      ;
; -0.911 ; y.S3      ; L[2]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 1.884      ; 0.973      ;
; -0.558 ; y.S3      ; R[3]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 1.715      ; 0.657      ;
; -0.552 ; y.S3      ; R[4]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 1.715      ; 0.663      ;
; -0.471 ; y.S3      ; R[0]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 1.672      ; 0.701      ;
; -0.379 ; y.S3      ; R[1]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 1.673      ; 0.794      ;
; -0.343 ; y.S3      ; R[2]    ; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 1.699      ; 0.856      ;
; 0.051  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.118      ; 0.169      ;
; 0.051  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.118      ; 0.169      ;
; 0.327  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.038      ; 0.365      ;
; 0.327  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.038      ; 0.365      ;
; 0.332  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.038      ; 0.370      ;
; 0.332  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.038      ; 0.370      ;
; 0.334  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.036      ; 0.370      ;
; 0.334  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.036      ; 0.370      ;
; 0.335  ; sum[4]    ; M[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.166     ; 0.169      ;
; 0.381  ; M[0]      ; L[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.207      ; 0.588      ;
; 0.400  ; M[0]      ; R[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.111      ; 0.511      ;
; 0.432  ; M[2]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.153      ; 0.585      ;
; 0.436  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.233      ; 0.169      ;
; 0.438  ; M[2]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.153      ; 0.591      ;
; 0.449  ; M[2]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.207      ; 0.656      ;
; 0.456  ; M[0]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.154      ; 0.610      ;
; 0.461  ; M[2]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.137      ; 0.598      ;
; 0.462  ; M[0]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.154      ; 0.616      ;
; 0.467  ; M[1]      ; L[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.206      ; 0.673      ;
; 0.470  ; M[0]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.195      ; 0.665      ;
; 0.472  ; M[2]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.194      ; 0.666      ;
; 0.473  ; M[0]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.193      ; 0.666      ;
; 0.475  ; M[2]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.192      ; 0.667      ;
; 0.486  ; M[0]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.138      ; 0.624      ;
; 0.511  ; M[1]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.153      ; 0.664      ;
; 0.517  ; M[1]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.153      ; 0.670      ;
; 0.525  ; M[0]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.208      ; 0.733      ;
; 0.525  ; M[0]      ; L[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.207      ; 0.732      ;
; 0.529  ; M[1]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.194      ; 0.723      ;
; 0.532  ; M[1]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.192      ; 0.724      ;
; 0.533  ; M[3]      ; R[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.074      ; 0.607      ;
; 0.539  ; M[3]      ; R[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.074      ; 0.613      ;
; 0.546  ; M[1]      ; R[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.137      ; 0.683      ;
; 0.560  ; M[3]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.115      ; 0.675      ;
; 0.569  ; M[1]      ; R[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.111      ; 0.680      ;
; 0.578  ; M[1]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.207      ; 0.785      ;
; 0.591  ; M[3]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.113      ; 0.704      ;
; 0.611  ; sum[2]    ; M[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.246     ; 0.365      ;
; 0.616  ; sum[3]    ; M[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.246     ; 0.370      ;
; 0.618  ; sum[1]    ; M[0]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.248     ; 0.370      ;
; 0.627  ; M[0]      ; R[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; 0.112      ; 0.739      ;
; 0.666  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.003      ; 0.169      ;
; 0.684  ; M[0]      ; R[0]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.173     ; 0.511      ;
; 0.712  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.153      ; 0.365      ;
; 0.716  ; M[2]      ; R[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.131     ; 0.585      ;
; 0.717  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.153      ; 0.370      ;
; 0.719  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.151      ; 0.370      ;
; 0.720  ; sum[4]    ; M[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; -0.051     ; 0.169      ;
; 0.722  ; M[2]      ; R[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.131     ; 0.591      ;
; 0.740  ; M[0]      ; R[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.130     ; 0.610      ;
; 0.745  ; M[2]      ; R[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.147     ; 0.598      ;
; 0.746  ; M[0]      ; R[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.130     ; 0.616      ;
; 0.766  ; M[0]      ; L[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.322      ; 0.588      ;
; 0.770  ; M[0]      ; R[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.146     ; 0.624      ;
; 0.777  ; R[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.192     ; 0.585      ;
; 0.780  ; R[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.175     ; 0.605      ;
; 0.795  ; M[1]      ; R[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.131     ; 0.664      ;
; 0.801  ; M[1]      ; R[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.131     ; 0.670      ;
; 0.817  ; M[3]      ; R[3]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.210     ; 0.607      ;
; 0.822  ; L[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.115     ; 0.707      ;
; 0.823  ; M[3]      ; R[4]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.210     ; 0.613      ;
; 0.830  ; M[1]      ; R[2]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.147     ; 0.683      ;
; 0.832  ; L[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.127     ; 0.705      ;
; 0.834  ; M[2]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.322      ; 0.656      ;
; 0.852  ; M[1]      ; L[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.321      ; 0.673      ;
; 0.853  ; M[1]      ; R[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.173     ; 0.680      ;
; 0.855  ; M[0]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.310      ; 0.665      ;
; 0.857  ; M[2]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.309      ; 0.666      ;
; 0.858  ; M[0]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.308      ; 0.666      ;
; 0.859  ; R[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.148     ; 0.711      ;
; 0.860  ; M[2]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.307      ; 0.667      ;
; 0.871  ; R[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.176     ; 0.695      ;
; 0.906  ; L[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.116     ; 0.790      ;
; 0.910  ; M[0]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.323      ; 0.733      ;
; 0.910  ; M[0]      ; L[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.322      ; 0.732      ;
; 0.911  ; M[0]      ; R[1]    ; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.172     ; 0.739      ;
; 0.914  ; M[1]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.309      ; 0.723      ;
; 0.916  ; R[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.175     ; 0.741      ;
; 0.917  ; M[1]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.307      ; 0.724      ;
; 0.926  ; L[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.129     ; 0.797      ;
; 0.942  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; -0.077     ; 0.365      ;
; 0.945  ; M[3]      ; L[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.230      ; 0.675      ;
; 0.947  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; -0.077     ; 0.370      ;
; 0.949  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; -0.079     ; 0.370      ;
; 0.963  ; M[1]      ; L[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.322      ; 0.785      ;
; 0.964  ; L[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.117     ; 0.847      ;
; 0.976  ; M[3]      ; L[4]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -0.500       ; 0.228      ; 0.704      ;
; 0.982  ; R[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.191     ; 0.791      ;
; 0.986  ; R[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.147     ; 0.839      ;
; 0.992  ; L[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0.000        ; -0.127     ; 0.865      ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 's'                                                                                                                                                                  ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.233 ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.402      ; 0.169      ;
; 0.043  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.322      ; 0.365      ;
; 0.048  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.322      ; 0.370      ;
; 0.050  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.320      ; 0.370      ;
; 0.051  ; sum[4]    ; M[3]    ; s                                                                                               ; s           ; 0.000        ; 0.118      ; 0.169      ;
; 0.327  ; sum[2]    ; M[1]    ; s                                                                                               ; s           ; 0.000        ; 0.038      ; 0.365      ;
; 0.332  ; sum[3]    ; M[2]    ; s                                                                                               ; s           ; 0.000        ; 0.038      ; 0.370      ;
; 0.334  ; sum[1]    ; M[0]    ; s                                                                                               ; s           ; 0.000        ; 0.036      ; 0.370      ;
; 0.382  ; sum[4]    ; M[3]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.287      ; 0.169      ;
; 0.493  ; R[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.092      ; 0.585      ;
; 0.496  ; R[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.109      ; 0.605      ;
; 0.575  ; R[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.136      ; 0.711      ;
; 0.587  ; R[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.108      ; 0.695      ;
; 0.632  ; R[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.109      ; 0.741      ;
; 0.658  ; sum[2]    ; M[1]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.207      ; 0.365      ;
; 0.663  ; sum[3]    ; M[2]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.207      ; 0.370      ;
; 0.665  ; sum[1]    ; M[0]    ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.205      ; 0.370      ;
; 0.698  ; R[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.093      ; 0.791      ;
; 0.702  ; R[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.137      ; 0.839      ;
; 0.758  ; R[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.092      ; 0.850      ;
; 0.786  ; R[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.134      ; 0.920      ;
; 0.800  ; R[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.135      ; 0.935      ;
; 0.808  ; R[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.135      ; 0.943      ;
; 0.822  ; R[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.136      ; 0.958      ;
; 0.831  ; R[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.135      ; 0.966      ;
; 0.853  ; R[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; 0.000        ; 0.136      ; 0.989      ;
; 1.153  ; L[4]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.054      ; 0.707      ;
; 1.163  ; L[1]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.042      ; 0.705      ;
; 1.237  ; L[3]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.053      ; 0.790      ;
; 1.257  ; L[2]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.040      ; 0.797      ;
; 1.295  ; L[3]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.052      ; 0.847      ;
; 1.323  ; L[0]      ; sum[1]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.042      ; 0.865      ;
; 1.346  ; L[2]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.039      ; 0.885      ;
; 1.372  ; L[1]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.040      ; 0.912      ;
; 1.386  ; L[1]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.041      ; 0.927      ;
; 1.391  ; L[2]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.040      ; 0.931      ;
; 1.417  ; L[1]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.041      ; 0.958      ;
; 1.429  ; L[0]      ; sum[4]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.040      ; 0.969      ;
; 1.443  ; L[0]      ; sum[2]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.041      ; 0.984      ;
; 1.474  ; L[0]      ; sum[3]  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s           ; -0.500       ; 0.041      ; 1.015      ;
+--------+-----------+---------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'y.S1'                                                                                                                                                                    ;
+-------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock                                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 1.171 ; M[3]      ; Addr[3]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.000        ; -1.002     ; 0.169      ;
; 1.183 ; M[0]      ; Addr[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.000        ; -0.925     ; 0.258      ;
; 1.279 ; M[2]      ; Addr[2]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.000        ; -0.926     ; 0.353      ;
; 1.301 ; M[1]      ; Addr[1]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; 0.000        ; -0.921     ; 0.380      ;
; 1.556 ; M[3]      ; Addr[3]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; -0.500       ; -0.887     ; 0.169      ;
; 1.568 ; M[0]      ; Addr[0]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; -0.500       ; -0.810     ; 0.258      ;
; 1.664 ; M[2]      ; Addr[2]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; -0.500       ; -0.811     ; 0.353      ;
; 1.686 ; M[1]      ; Addr[1]$latch ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1        ; -0.500       ; -0.806     ; 0.380      ;
; 1.840 ; M[3]      ; Addr[3]$latch ; s                                                                                               ; y.S1        ; -0.500       ; -1.171     ; 0.169      ;
; 1.852 ; M[0]      ; Addr[0]$latch ; s                                                                                               ; y.S1        ; -0.500       ; -1.094     ; 0.258      ;
; 1.948 ; M[2]      ; Addr[2]$latch ; s                                                                                               ; y.S1        ; -0.500       ; -1.095     ; 0.353      ;
; 1.970 ; M[1]      ; Addr[1]$latch ; s                                                                                               ; y.S1        ; -0.500       ; -1.090     ; 0.380      ;
+-------+-----------+---------------+-------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a1~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[0]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[0]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[1]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[1]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[2]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[2]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[3]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[3]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[4]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[4]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[5]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[5]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[6]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[6]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; regne:LoadData|Q[7]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; regne:LoadData|Q[7]                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; y.S1                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; y.S1                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; y.S2                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; y.S2                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; y.S3                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; y.S3                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; y.S4                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; y.S4                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; y.S5                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; y.S5                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; y.SI                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; y.SI                                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 's'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; s     ; Rise       ; s                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; M[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; M[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; M[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; M[0]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; M[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; M[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; M[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; M[1]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; M[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; M[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; M[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; M[2]|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; M[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; M[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; M[3]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; M[3]|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~1clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; Selector1~1|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; Selector1~1|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; sum[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; sum[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; sum[1]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; sum[1]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; sum[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; sum[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; sum[2]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; sum[2]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; sum[3]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; sum[3]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; sum[3]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; sum[3]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Fall       ; sum[4]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Fall       ; sum[4]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; sum[4]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; sum[4]|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; s     ; Rise       ; s|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; s     ; Rise       ; s|combout                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]'                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                           ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------------------------+------------+------------------------------+
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[0]                         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[0]                         ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[0]|datad                   ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[0]|datad                   ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[1]                         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[1]                         ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[1]|datad                   ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[1]|datad                   ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[2]                         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[2]                         ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[2]|datad                   ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[2]|datad                   ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[3]                         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[3]                         ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[3]|datad                   ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[3]|datad                   ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[4]                         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; L[4]                         ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[4]|datad                   ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; L[4]|datad                   ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0clkctrl|inclk[0] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0clkctrl|inclk[0] ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0clkctrl|outclk   ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0clkctrl|outclk   ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0|combout         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; Selector23~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~11|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~11|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~11|cout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~11|cout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~13|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~13|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~13|cout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~13|cout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~14|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~14|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~14|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~14|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~1|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~1|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~3|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~3|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~3|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~3|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~5|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~5|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~5|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~5|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~7|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~7|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~7|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~7|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~9|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan1~9|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~9|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan1~9|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~11|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~11|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~11|cout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~11|cout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~13|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~13|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~13|cout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~13|cout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~14|cin             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~14|cin             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~14|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~14|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~1|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~1|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~3|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~3|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~3|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~3|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~5|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~5|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~5|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~5|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~7|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~7|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~7|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~7|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~9|cin              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; LessThan2~9|cin              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~9|cout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; LessThan2~9|cout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; M[0]                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; M[0]                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; M[0]                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; M[0]                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; M[0]|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; M[0]|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; M[0]|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; M[0]|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Rise       ; M[1]                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Fall       ; M[1]                         ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------------------------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'y.S1'                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; Addr[0]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; Addr[0]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Addr[0]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Addr[0]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; Addr[1]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; Addr[1]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Addr[1]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Addr[1]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; Addr[2]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; Addr[2]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Addr[2]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Addr[2]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; Addr[3]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; Addr[3]$latch               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Addr[3]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Addr[3]$latch|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Selector0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Selector0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Selector0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Selector0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Fall       ; Selector0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Fall       ; Selector0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; Selector0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; Selector0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S1  ; Rise       ; y.S1|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S1  ; Rise       ; y.S1|regout                 ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'y.S2'                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[0]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[0]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[3]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[3]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dref[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dref[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dref[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dref[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[0]$latch|datab    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[0]$latch|datab    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[3]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[3]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Fall       ; Dtar[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Fall       ; Dtar[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; Dtar~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; Dtar~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S2  ; Rise       ; y.S2|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S2  ; Rise       ; y.S2|regout            ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'y.S5'                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[0]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[0]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[3]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[3]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dref[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dref[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dref[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dref[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[0]$latch|datab    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[0]$latch|datab    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[1]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[2]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[2]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[3]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[3]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[3]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[4]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[4]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[5]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[5]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[6]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[6]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Dtar[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Dtar[7]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar[7]$latch|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Dtar~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Dtar~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Fall       ; Found$latch            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Fall       ; Found$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; Found$latch|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; Found$latch|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; WideOr4~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; WideOr4~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; WideOr4~0|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; WideOr4~0|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; y.S5  ; Rise       ; y.S5|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; y.S5  ; Rise       ; y.S5|regout            ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; Clock      ; 2.865 ; 2.865 ; Rise       ; Clock           ;
;  Data[0]  ; Clock      ; 2.150 ; 2.150 ; Rise       ; Clock           ;
;  Data[1]  ; Clock      ; 2.203 ; 2.203 ; Rise       ; Clock           ;
;  Data[2]  ; Clock      ; 2.298 ; 2.298 ; Rise       ; Clock           ;
;  Data[3]  ; Clock      ; 2.491 ; 2.491 ; Rise       ; Clock           ;
;  Data[4]  ; Clock      ; 2.865 ; 2.865 ; Rise       ; Clock           ;
;  Data[5]  ; Clock      ; 2.192 ; 2.192 ; Rise       ; Clock           ;
;  Data[6]  ; Clock      ; 2.374 ; 2.374 ; Rise       ; Clock           ;
;  Data[7]  ; Clock      ; 2.260 ; 2.260 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 0.513 ; 0.513 ; Rise       ; Clock           ;
; s         ; Clock      ; 0.293 ; 0.293 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; Clock      ; -2.030 ; -2.030 ; Rise       ; Clock           ;
;  Data[0]  ; Clock      ; -2.030 ; -2.030 ; Rise       ; Clock           ;
;  Data[1]  ; Clock      ; -2.083 ; -2.083 ; Rise       ; Clock           ;
;  Data[2]  ; Clock      ; -2.178 ; -2.178 ; Rise       ; Clock           ;
;  Data[3]  ; Clock      ; -2.371 ; -2.371 ; Rise       ; Clock           ;
;  Data[4]  ; Clock      ; -2.745 ; -2.745 ; Rise       ; Clock           ;
;  Data[5]  ; Clock      ; -2.072 ; -2.072 ; Rise       ; Clock           ;
;  Data[6]  ; Clock      ; -2.254 ; -2.254 ; Rise       ; Clock           ;
;  Data[7]  ; Clock      ; -2.140 ; -2.140 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 0.520  ; 0.520  ; Rise       ; Clock           ;
; s         ; Clock      ; 0.317  ; 0.317  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
; Addr[*]   ; y.S1       ; 4.418 ; 4.418 ; Rise       ; y.S1            ;
;  Addr[0]  ; y.S1       ; 4.418 ; 4.418 ; Rise       ; y.S1            ;
;  Addr[1]  ; y.S1       ; 4.415 ; 4.415 ; Rise       ; y.S1            ;
;  Addr[2]  ; y.S1       ; 4.274 ; 4.274 ; Rise       ; y.S1            ;
;  Addr[3]  ; y.S1       ; 4.415 ; 4.415 ; Rise       ; y.S1            ;
; Dref[*]   ; y.S2       ; 4.347 ; 4.347 ; Fall       ; y.S2            ;
;  Dref[0]  ; y.S2       ; 4.347 ; 4.347 ; Fall       ; y.S2            ;
;  Dref[1]  ; y.S2       ; 4.273 ; 4.273 ; Fall       ; y.S2            ;
;  Dref[2]  ; y.S2       ; 4.100 ; 4.100 ; Fall       ; y.S2            ;
;  Dref[3]  ; y.S2       ; 4.158 ; 4.158 ; Fall       ; y.S2            ;
;  Dref[4]  ; y.S2       ; 4.329 ; 4.329 ; Fall       ; y.S2            ;
;  Dref[5]  ; y.S2       ; 4.186 ; 4.186 ; Fall       ; y.S2            ;
;  Dref[6]  ; y.S2       ; 4.275 ; 4.275 ; Fall       ; y.S2            ;
;  Dref[7]  ; y.S2       ; 4.107 ; 4.107 ; Fall       ; y.S2            ;
; Dtar[*]   ; y.S2       ; 4.508 ; 4.508 ; Fall       ; y.S2            ;
;  Dtar[0]  ; y.S2       ; 4.316 ; 4.316 ; Fall       ; y.S2            ;
;  Dtar[1]  ; y.S2       ; 4.194 ; 4.194 ; Fall       ; y.S2            ;
;  Dtar[2]  ; y.S2       ; 4.508 ; 4.508 ; Fall       ; y.S2            ;
;  Dtar[3]  ; y.S2       ; 4.293 ; 4.293 ; Fall       ; y.S2            ;
;  Dtar[4]  ; y.S2       ; 4.128 ; 4.128 ; Fall       ; y.S2            ;
;  Dtar[5]  ; y.S2       ; 4.078 ; 4.078 ; Fall       ; y.S2            ;
;  Dtar[6]  ; y.S2       ; 4.219 ; 4.219 ; Fall       ; y.S2            ;
;  Dtar[7]  ; y.S2       ; 4.267 ; 4.267 ; Fall       ; y.S2            ;
; Done      ; y.S5       ; 2.734 ;       ; Rise       ; y.S5            ;
; Done      ; y.S5       ;       ; 2.734 ; Fall       ; y.S5            ;
; Dref[*]   ; y.S5       ; 4.681 ; 4.681 ; Fall       ; y.S5            ;
;  Dref[0]  ; y.S5       ; 4.681 ; 4.681 ; Fall       ; y.S5            ;
;  Dref[1]  ; y.S5       ; 4.607 ; 4.607 ; Fall       ; y.S5            ;
;  Dref[2]  ; y.S5       ; 4.434 ; 4.434 ; Fall       ; y.S5            ;
;  Dref[3]  ; y.S5       ; 4.492 ; 4.492 ; Fall       ; y.S5            ;
;  Dref[4]  ; y.S5       ; 4.663 ; 4.663 ; Fall       ; y.S5            ;
;  Dref[5]  ; y.S5       ; 4.520 ; 4.520 ; Fall       ; y.S5            ;
;  Dref[6]  ; y.S5       ; 4.609 ; 4.609 ; Fall       ; y.S5            ;
;  Dref[7]  ; y.S5       ; 4.441 ; 4.441 ; Fall       ; y.S5            ;
; Dtar[*]   ; y.S5       ; 4.842 ; 4.842 ; Fall       ; y.S5            ;
;  Dtar[0]  ; y.S5       ; 4.650 ; 4.650 ; Fall       ; y.S5            ;
;  Dtar[1]  ; y.S5       ; 4.528 ; 4.528 ; Fall       ; y.S5            ;
;  Dtar[2]  ; y.S5       ; 4.842 ; 4.842 ; Fall       ; y.S5            ;
;  Dtar[3]  ; y.S5       ; 4.627 ; 4.627 ; Fall       ; y.S5            ;
;  Dtar[4]  ; y.S5       ; 4.462 ; 4.462 ; Fall       ; y.S5            ;
;  Dtar[5]  ; y.S5       ; 4.412 ; 4.412 ; Fall       ; y.S5            ;
;  Dtar[6]  ; y.S5       ; 4.553 ; 4.553 ; Fall       ; y.S5            ;
;  Dtar[7]  ; y.S5       ; 4.601 ; 4.601 ; Fall       ; y.S5            ;
; Found     ; y.S5       ; 3.891 ; 3.891 ; Fall       ; y.S5            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
; Addr[*]   ; y.S1       ; 4.274 ; 4.274 ; Rise       ; y.S1            ;
;  Addr[0]  ; y.S1       ; 4.418 ; 4.418 ; Rise       ; y.S1            ;
;  Addr[1]  ; y.S1       ; 4.415 ; 4.415 ; Rise       ; y.S1            ;
;  Addr[2]  ; y.S1       ; 4.274 ; 4.274 ; Rise       ; y.S1            ;
;  Addr[3]  ; y.S1       ; 4.415 ; 4.415 ; Rise       ; y.S1            ;
; Dref[*]   ; y.S2       ; 4.100 ; 4.100 ; Fall       ; y.S2            ;
;  Dref[0]  ; y.S2       ; 4.347 ; 4.347 ; Fall       ; y.S2            ;
;  Dref[1]  ; y.S2       ; 4.273 ; 4.273 ; Fall       ; y.S2            ;
;  Dref[2]  ; y.S2       ; 4.100 ; 4.100 ; Fall       ; y.S2            ;
;  Dref[3]  ; y.S2       ; 4.158 ; 4.158 ; Fall       ; y.S2            ;
;  Dref[4]  ; y.S2       ; 4.329 ; 4.329 ; Fall       ; y.S2            ;
;  Dref[5]  ; y.S2       ; 4.186 ; 4.186 ; Fall       ; y.S2            ;
;  Dref[6]  ; y.S2       ; 4.275 ; 4.275 ; Fall       ; y.S2            ;
;  Dref[7]  ; y.S2       ; 4.107 ; 4.107 ; Fall       ; y.S2            ;
; Dtar[*]   ; y.S2       ; 4.078 ; 4.078 ; Fall       ; y.S2            ;
;  Dtar[0]  ; y.S2       ; 4.316 ; 4.316 ; Fall       ; y.S2            ;
;  Dtar[1]  ; y.S2       ; 4.194 ; 4.194 ; Fall       ; y.S2            ;
;  Dtar[2]  ; y.S2       ; 4.508 ; 4.508 ; Fall       ; y.S2            ;
;  Dtar[3]  ; y.S2       ; 4.293 ; 4.293 ; Fall       ; y.S2            ;
;  Dtar[4]  ; y.S2       ; 4.128 ; 4.128 ; Fall       ; y.S2            ;
;  Dtar[5]  ; y.S2       ; 4.078 ; 4.078 ; Fall       ; y.S2            ;
;  Dtar[6]  ; y.S2       ; 4.219 ; 4.219 ; Fall       ; y.S2            ;
;  Dtar[7]  ; y.S2       ; 4.267 ; 4.267 ; Fall       ; y.S2            ;
; Done      ; y.S5       ; 2.734 ;       ; Rise       ; y.S5            ;
; Done      ; y.S5       ;       ; 2.734 ; Fall       ; y.S5            ;
; Dref[*]   ; y.S5       ; 4.434 ; 4.434 ; Fall       ; y.S5            ;
;  Dref[0]  ; y.S5       ; 4.681 ; 4.681 ; Fall       ; y.S5            ;
;  Dref[1]  ; y.S5       ; 4.607 ; 4.607 ; Fall       ; y.S5            ;
;  Dref[2]  ; y.S5       ; 4.434 ; 4.434 ; Fall       ; y.S5            ;
;  Dref[3]  ; y.S5       ; 4.492 ; 4.492 ; Fall       ; y.S5            ;
;  Dref[4]  ; y.S5       ; 4.663 ; 4.663 ; Fall       ; y.S5            ;
;  Dref[5]  ; y.S5       ; 4.520 ; 4.520 ; Fall       ; y.S5            ;
;  Dref[6]  ; y.S5       ; 4.609 ; 4.609 ; Fall       ; y.S5            ;
;  Dref[7]  ; y.S5       ; 4.441 ; 4.441 ; Fall       ; y.S5            ;
; Dtar[*]   ; y.S5       ; 4.412 ; 4.412 ; Fall       ; y.S5            ;
;  Dtar[0]  ; y.S5       ; 4.650 ; 4.650 ; Fall       ; y.S5            ;
;  Dtar[1]  ; y.S5       ; 4.528 ; 4.528 ; Fall       ; y.S5            ;
;  Dtar[2]  ; y.S5       ; 4.842 ; 4.842 ; Fall       ; y.S5            ;
;  Dtar[3]  ; y.S5       ; 4.627 ; 4.627 ; Fall       ; y.S5            ;
;  Dtar[4]  ; y.S5       ; 4.462 ; 4.462 ; Fall       ; y.S5            ;
;  Dtar[5]  ; y.S5       ; 4.412 ; 4.412 ; Fall       ; y.S5            ;
;  Dtar[6]  ; y.S5       ; 4.553 ; 4.553 ; Fall       ; y.S5            ;
;  Dtar[7]  ; y.S5       ; 4.601 ; 4.601 ; Fall       ; y.S5            ;
; Found     ; y.S5       ; 3.891 ; 3.891 ; Fall       ; y.S5            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                              ;
+--------------------------------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                                                            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                                                 ; -5.794   ; -3.236  ; N/A      ; N/A     ; -2.064              ;
;  Clock                                                                                           ; -5.794   ; -2.780  ; N/A      ; N/A     ; -2.064              ;
;  memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -4.385   ; -2.595  ; N/A      ; N/A     ; 0.199               ;
;  s                                                                                               ; -4.100   ; -0.233  ; N/A      ; N/A     ; -1.469              ;
;  y.S1                                                                                            ; -4.206   ; 1.171   ; N/A      ; N/A     ; 0.500               ;
;  y.S2                                                                                            ; -1.376   ; -1.996  ; N/A      ; N/A     ; 0.500               ;
;  y.S5                                                                                            ; -0.455   ; -3.236  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                                                                                  ; -207.786 ; -44.865 ; 0.0      ; 0.0     ; -160.56             ;
;  Clock                                                                                           ; -105.218 ; -12.694 ; N/A      ; N/A     ; -159.091            ;
;  memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; -48.625  ; -19.513 ; N/A      ; N/A     ; 0.000               ;
;  s                                                                                               ; -21.959  ; -0.233  ; N/A      ; N/A     ; -1.469              ;
;  y.S1                                                                                            ; -15.994  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  y.S2                                                                                            ; -13.686  ; -1.996  ; N/A      ; N/A     ; 0.000               ;
;  y.S5                                                                                            ; -2.304   ; -10.536 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; Clock      ; 5.708 ; 5.708 ; Rise       ; Clock           ;
;  Data[0]  ; Clock      ; 3.884 ; 3.884 ; Rise       ; Clock           ;
;  Data[1]  ; Clock      ; 4.092 ; 4.092 ; Rise       ; Clock           ;
;  Data[2]  ; Clock      ; 4.242 ; 4.242 ; Rise       ; Clock           ;
;  Data[3]  ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Data[4]  ; Clock      ; 5.708 ; 5.708 ; Rise       ; Clock           ;
;  Data[5]  ; Clock      ; 3.985 ; 3.985 ; Rise       ; Clock           ;
;  Data[6]  ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  Data[7]  ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 1.728 ; 1.728 ; Rise       ; Clock           ;
; s         ; Clock      ; 1.167 ; 1.167 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; Clock      ; -2.030 ; -2.030 ; Rise       ; Clock           ;
;  Data[0]  ; Clock      ; -2.030 ; -2.030 ; Rise       ; Clock           ;
;  Data[1]  ; Clock      ; -2.083 ; -2.083 ; Rise       ; Clock           ;
;  Data[2]  ; Clock      ; -2.178 ; -2.178 ; Rise       ; Clock           ;
;  Data[3]  ; Clock      ; -2.371 ; -2.371 ; Rise       ; Clock           ;
;  Data[4]  ; Clock      ; -2.745 ; -2.745 ; Rise       ; Clock           ;
;  Data[5]  ; Clock      ; -2.072 ; -2.072 ; Rise       ; Clock           ;
;  Data[6]  ; Clock      ; -2.254 ; -2.254 ; Rise       ; Clock           ;
;  Data[7]  ; Clock      ; -2.140 ; -2.140 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 0.520  ; 0.520  ; Rise       ; Clock           ;
; s         ; Clock      ; 0.317  ; 0.317  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Done      ; Clock      ; 9.124  ; 9.124  ; Rise       ; Clock           ;
; Addr[*]   ; y.S1       ; 9.039  ; 9.039  ; Rise       ; y.S1            ;
;  Addr[0]  ; y.S1       ; 9.039  ; 9.039  ; Rise       ; y.S1            ;
;  Addr[1]  ; y.S1       ; 9.004  ; 9.004  ; Rise       ; y.S1            ;
;  Addr[2]  ; y.S1       ; 8.684  ; 8.684  ; Rise       ; y.S1            ;
;  Addr[3]  ; y.S1       ; 8.894  ; 8.894  ; Rise       ; y.S1            ;
; Dref[*]   ; y.S2       ; 8.863  ; 8.863  ; Fall       ; y.S2            ;
;  Dref[0]  ; y.S2       ; 8.863  ; 8.863  ; Fall       ; y.S2            ;
;  Dref[1]  ; y.S2       ; 8.624  ; 8.624  ; Fall       ; y.S2            ;
;  Dref[2]  ; y.S2       ; 8.232  ; 8.232  ; Fall       ; y.S2            ;
;  Dref[3]  ; y.S2       ; 8.365  ; 8.365  ; Fall       ; y.S2            ;
;  Dref[4]  ; y.S2       ; 8.831  ; 8.831  ; Fall       ; y.S2            ;
;  Dref[5]  ; y.S2       ; 8.496  ; 8.496  ; Fall       ; y.S2            ;
;  Dref[6]  ; y.S2       ; 8.628  ; 8.628  ; Fall       ; y.S2            ;
;  Dref[7]  ; y.S2       ; 8.245  ; 8.245  ; Fall       ; y.S2            ;
; Dtar[*]   ; y.S2       ; 9.249  ; 9.249  ; Fall       ; y.S2            ;
;  Dtar[0]  ; y.S2       ; 8.764  ; 8.764  ; Fall       ; y.S2            ;
;  Dtar[1]  ; y.S2       ; 8.499  ; 8.499  ; Fall       ; y.S2            ;
;  Dtar[2]  ; y.S2       ; 9.249  ; 9.249  ; Fall       ; y.S2            ;
;  Dtar[3]  ; y.S2       ; 8.646  ; 8.646  ; Fall       ; y.S2            ;
;  Dtar[4]  ; y.S2       ; 8.270  ; 8.270  ; Fall       ; y.S2            ;
;  Dtar[5]  ; y.S2       ; 8.215  ; 8.215  ; Fall       ; y.S2            ;
;  Dtar[6]  ; y.S2       ; 8.551  ; 8.551  ; Fall       ; y.S2            ;
;  Dtar[7]  ; y.S2       ; 8.609  ; 8.609  ; Fall       ; y.S2            ;
; Done      ; y.S5       ; 5.984  ;        ; Rise       ; y.S5            ;
; Done      ; y.S5       ;        ; 5.984  ; Fall       ; y.S5            ;
; Dref[*]   ; y.S5       ; 9.784  ; 9.784  ; Fall       ; y.S5            ;
;  Dref[0]  ; y.S5       ; 9.784  ; 9.784  ; Fall       ; y.S5            ;
;  Dref[1]  ; y.S5       ; 9.545  ; 9.545  ; Fall       ; y.S5            ;
;  Dref[2]  ; y.S5       ; 9.153  ; 9.153  ; Fall       ; y.S5            ;
;  Dref[3]  ; y.S5       ; 9.286  ; 9.286  ; Fall       ; y.S5            ;
;  Dref[4]  ; y.S5       ; 9.752  ; 9.752  ; Fall       ; y.S5            ;
;  Dref[5]  ; y.S5       ; 9.417  ; 9.417  ; Fall       ; y.S5            ;
;  Dref[6]  ; y.S5       ; 9.549  ; 9.549  ; Fall       ; y.S5            ;
;  Dref[7]  ; y.S5       ; 9.166  ; 9.166  ; Fall       ; y.S5            ;
; Dtar[*]   ; y.S5       ; 10.170 ; 10.170 ; Fall       ; y.S5            ;
;  Dtar[0]  ; y.S5       ; 9.685  ; 9.685  ; Fall       ; y.S5            ;
;  Dtar[1]  ; y.S5       ; 9.420  ; 9.420  ; Fall       ; y.S5            ;
;  Dtar[2]  ; y.S5       ; 10.170 ; 10.170 ; Fall       ; y.S5            ;
;  Dtar[3]  ; y.S5       ; 9.567  ; 9.567  ; Fall       ; y.S5            ;
;  Dtar[4]  ; y.S5       ; 9.191  ; 9.191  ; Fall       ; y.S5            ;
;  Dtar[5]  ; y.S5       ; 9.136  ; 9.136  ; Fall       ; y.S5            ;
;  Dtar[6]  ; y.S5       ; 9.472  ; 9.472  ; Fall       ; y.S5            ;
;  Dtar[7]  ; y.S5       ; 9.530  ; 9.530  ; Fall       ; y.S5            ;
; Found     ; y.S5       ; 9.059  ; 9.059  ; Fall       ; y.S5            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
; Addr[*]   ; y.S1       ; 4.274 ; 4.274 ; Rise       ; y.S1            ;
;  Addr[0]  ; y.S1       ; 4.418 ; 4.418 ; Rise       ; y.S1            ;
;  Addr[1]  ; y.S1       ; 4.415 ; 4.415 ; Rise       ; y.S1            ;
;  Addr[2]  ; y.S1       ; 4.274 ; 4.274 ; Rise       ; y.S1            ;
;  Addr[3]  ; y.S1       ; 4.415 ; 4.415 ; Rise       ; y.S1            ;
; Dref[*]   ; y.S2       ; 4.100 ; 4.100 ; Fall       ; y.S2            ;
;  Dref[0]  ; y.S2       ; 4.347 ; 4.347 ; Fall       ; y.S2            ;
;  Dref[1]  ; y.S2       ; 4.273 ; 4.273 ; Fall       ; y.S2            ;
;  Dref[2]  ; y.S2       ; 4.100 ; 4.100 ; Fall       ; y.S2            ;
;  Dref[3]  ; y.S2       ; 4.158 ; 4.158 ; Fall       ; y.S2            ;
;  Dref[4]  ; y.S2       ; 4.329 ; 4.329 ; Fall       ; y.S2            ;
;  Dref[5]  ; y.S2       ; 4.186 ; 4.186 ; Fall       ; y.S2            ;
;  Dref[6]  ; y.S2       ; 4.275 ; 4.275 ; Fall       ; y.S2            ;
;  Dref[7]  ; y.S2       ; 4.107 ; 4.107 ; Fall       ; y.S2            ;
; Dtar[*]   ; y.S2       ; 4.078 ; 4.078 ; Fall       ; y.S2            ;
;  Dtar[0]  ; y.S2       ; 4.316 ; 4.316 ; Fall       ; y.S2            ;
;  Dtar[1]  ; y.S2       ; 4.194 ; 4.194 ; Fall       ; y.S2            ;
;  Dtar[2]  ; y.S2       ; 4.508 ; 4.508 ; Fall       ; y.S2            ;
;  Dtar[3]  ; y.S2       ; 4.293 ; 4.293 ; Fall       ; y.S2            ;
;  Dtar[4]  ; y.S2       ; 4.128 ; 4.128 ; Fall       ; y.S2            ;
;  Dtar[5]  ; y.S2       ; 4.078 ; 4.078 ; Fall       ; y.S2            ;
;  Dtar[6]  ; y.S2       ; 4.219 ; 4.219 ; Fall       ; y.S2            ;
;  Dtar[7]  ; y.S2       ; 4.267 ; 4.267 ; Fall       ; y.S2            ;
; Done      ; y.S5       ; 2.734 ;       ; Rise       ; y.S5            ;
; Done      ; y.S5       ;       ; 2.734 ; Fall       ; y.S5            ;
; Dref[*]   ; y.S5       ; 4.434 ; 4.434 ; Fall       ; y.S5            ;
;  Dref[0]  ; y.S5       ; 4.681 ; 4.681 ; Fall       ; y.S5            ;
;  Dref[1]  ; y.S5       ; 4.607 ; 4.607 ; Fall       ; y.S5            ;
;  Dref[2]  ; y.S5       ; 4.434 ; 4.434 ; Fall       ; y.S5            ;
;  Dref[3]  ; y.S5       ; 4.492 ; 4.492 ; Fall       ; y.S5            ;
;  Dref[4]  ; y.S5       ; 4.663 ; 4.663 ; Fall       ; y.S5            ;
;  Dref[5]  ; y.S5       ; 4.520 ; 4.520 ; Fall       ; y.S5            ;
;  Dref[6]  ; y.S5       ; 4.609 ; 4.609 ; Fall       ; y.S5            ;
;  Dref[7]  ; y.S5       ; 4.441 ; 4.441 ; Fall       ; y.S5            ;
; Dtar[*]   ; y.S5       ; 4.412 ; 4.412 ; Fall       ; y.S5            ;
;  Dtar[0]  ; y.S5       ; 4.650 ; 4.650 ; Fall       ; y.S5            ;
;  Dtar[1]  ; y.S5       ; 4.528 ; 4.528 ; Fall       ; y.S5            ;
;  Dtar[2]  ; y.S5       ; 4.842 ; 4.842 ; Fall       ; y.S5            ;
;  Dtar[3]  ; y.S5       ; 4.627 ; 4.627 ; Fall       ; y.S5            ;
;  Dtar[4]  ; y.S5       ; 4.462 ; 4.462 ; Fall       ; y.S5            ;
;  Dtar[5]  ; y.S5       ; 4.412 ; 4.412 ; Fall       ; y.S5            ;
;  Dtar[6]  ; y.S5       ; 4.553 ; 4.553 ; Fall       ; y.S5            ;
;  Dtar[7]  ; y.S5       ; 4.601 ; 4.601 ; Fall       ; y.S5            ;
; Found     ; y.S5       ; 3.891 ; 3.891 ; Fall       ; y.S5            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                      ; To Clock                                                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; Clock                                                                                           ; Clock                                                                                           ; 129      ; 0        ; 0        ; 0        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock                                                                                           ; 26       ; 26       ; 0        ; 0        ;
; s                                                                                               ; Clock                                                                                           ; 12       ; 20       ; 0        ; 0        ;
; y.S1                                                                                            ; Clock                                                                                           ; 5        ; 5        ; 0        ; 0        ;
; y.S2                                                                                            ; Clock                                                                                           ; 2        ; 2        ; 0        ; 0        ;
; y.S5                                                                                            ; Clock                                                                                           ; 1        ; 1        ; 0        ; 0        ;
; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 5        ; 0        ; 5        ; 0        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 50       ; 50       ; 50       ; 50       ;
; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0        ; 22       ; 0        ; 22       ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s                                                                                               ; 0        ; 0        ; 18       ; 18       ;
; s                                                                                               ; s                                                                                               ; 0        ; 0        ; 0        ; 4        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1                                                                                            ; 4        ; 4        ; 0        ; 0        ;
; s                                                                                               ; y.S1                                                                                            ; 0        ; 4        ; 0        ; 0        ;
; Clock                                                                                           ; y.S2                                                                                            ; 0        ; 0        ; 15       ; 0        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S2                                                                                            ; 0        ; 0        ; 1        ; 1        ;
; Clock                                                                                           ; y.S5                                                                                            ; 0        ; 0        ; 15       ; 0        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5                                                                                            ; 0        ; 0        ; 1        ; 1        ;
; y.S5                                                                                            ; y.S5                                                                                            ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                      ; To Clock                                                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; Clock                                                                                           ; Clock                                                                                           ; 129      ; 0        ; 0        ; 0        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; Clock                                                                                           ; 26       ; 26       ; 0        ; 0        ;
; s                                                                                               ; Clock                                                                                           ; 12       ; 20       ; 0        ; 0        ;
; y.S1                                                                                            ; Clock                                                                                           ; 5        ; 5        ; 0        ; 0        ;
; y.S2                                                                                            ; Clock                                                                                           ; 2        ; 2        ; 0        ; 0        ;
; y.S5                                                                                            ; Clock                                                                                           ; 1        ; 1        ; 0        ; 0        ;
; Clock                                                                                           ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 5        ; 0        ; 5        ; 0        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 50       ; 50       ; 50       ; 50       ;
; s                                                                                               ; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; 0        ; 22       ; 0        ; 22       ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; s                                                                                               ; 0        ; 0        ; 18       ; 18       ;
; s                                                                                               ; s                                                                                               ; 0        ; 0        ; 0        ; 4        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S1                                                                                            ; 4        ; 4        ; 0        ; 0        ;
; s                                                                                               ; y.S1                                                                                            ; 0        ; 4        ; 0        ; 0        ;
; Clock                                                                                           ; y.S2                                                                                            ; 0        ; 0        ; 15       ; 0        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S2                                                                                            ; 0        ; 0        ; 1        ; 1        ;
; Clock                                                                                           ; y.S5                                                                                            ; 0        ; 0        ; 15       ; 0        ;
; memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] ; y.S5                                                                                            ; 0        ; 0        ; 1        ; 1        ;
; y.S5                                                                                            ; y.S5                                                                                            ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Nov 16 22:18:13 2019
Info: Command: quartus_sta part2 -c part2
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 39 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'part2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name s s
    Info (332105): create_clock -period 1.000 -name memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]
    Info (332105): create_clock -period 1.000 -name y.S1 y.S1
    Info (332105): create_clock -period 1.000 -name y.S2 y.S2
    Info (332105): create_clock -period 1.000 -name y.S5 y.S5
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]  to: loadReferent|altsyncram_component|auto_generated|ram_block1a0|portadataout[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.794      -105.218 Clock 
    Info (332119):    -4.385       -48.625 memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] 
    Info (332119):    -4.206       -15.994 y.S1 
    Info (332119):    -4.100       -21.959 s 
    Info (332119):    -1.376       -13.686 y.S2 
    Info (332119):    -0.455        -2.304 y.S5 
Info (332146): Worst-case hold slack is -3.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.236       -10.536 y.S5 
    Info (332119):    -2.780       -12.694 Clock 
    Info (332119):    -2.595       -19.513 memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] 
    Info (332119):    -1.996        -1.996 y.S2 
    Info (332119):    -0.126        -0.126 s 
    Info (332119):     3.178         0.000 y.S1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -159.091 Clock 
    Info (332119):    -1.469        -1.469 s 
    Info (332119):     0.199         0.000 memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] 
    Info (332119):     0.500         0.000 y.S1 
    Info (332119):     0.500         0.000 y.S2 
    Info (332119):     0.500         0.000 y.S5 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0]  to: loadReferent|altsyncram_component|auto_generated|ram_block1a0|portadataout[0]
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.850
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.850       -35.684 Clock 
    Info (332119):    -1.374        -5.180 y.S1 
    Info (332119):    -1.218       -12.555 memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] 
    Info (332119):    -0.934        -3.750 s 
    Info (332119):     0.009         0.000 y.S2 
    Info (332119):     0.343         0.000 y.S5 
Info (332146): Worst-case hold slack is -1.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.637        -3.528 y.S5 
    Info (332119):    -1.393        -9.481 Clock 
    Info (332119):    -1.303        -1.303 y.S2 
    Info (332119):    -1.139        -7.714 memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] 
    Info (332119):    -0.233        -0.233 s 
    Info (332119):     1.171         0.000 y.S1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -151.380 Clock 
    Info (332119):    -1.222        -1.222 s 
    Info (332119):     0.384         0.000 memory_block:loadReferent|altsyncram:altsyncram_component|altsyncram_2cc1:auto_generated|q_a[0] 
    Info (332119):     0.500         0.000 y.S1 
    Info (332119):     0.500         0.000 y.S2 
    Info (332119):     0.500         0.000 y.S5 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4591 megabytes
    Info: Processing ended: Sat Nov 16 22:18:14 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


