<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üì± üéÉ üëí Ein neuer Ansatz f√ºr das Prozessor-Caching üÜì üìí üë©üèª‚Äçüî¨</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Die Chips auf den meisten modernen Desktop-Computern haben vier Kerne, aber die Chiphersteller haben bereits Pl√§ne f√ºr ein Upgrade auf sechs Kerne ang...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Ein neuer Ansatz f√ºr das Prozessor-Caching</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/405229/"> Die Chips auf den meisten modernen Desktop-Computern haben vier Kerne, aber die Chiphersteller haben bereits Pl√§ne f√ºr ein Upgrade auf sechs Kerne angek√ºndigt, und 16-Kern-Prozessoren sind f√ºr Hochleistungsserver keine Seltenheit. <br><br>  Je mehr Kerne vorhanden sind, desto gr√∂√üer ist das Problem der Speicherzuordnung zwischen allen Kernen w√§hrend der Zusammenarbeit.  Mit zunehmender Anzahl von Kernen wird es immer rentabler, den Zeitverlust bei der Verwaltung der Kerne w√§hrend der Datenverarbeitung zu minimieren, da die Datenaustauschrate hinter der Geschwindigkeit des Prozessors und der Datenverarbeitung im Speicher zur√ºckbleibt.  Sie k√∂nnen sich physisch dem schnellen Cache einer anderen Person zuwenden oder Ihren eigenen langsamen Cache verwenden, aber Zeit f√ºr die Daten√ºbertragung sparen.  Die Aufgabe wird durch die Tatsache kompliziert, dass die von den Programmen angeforderte Speichermenge nicht eindeutig den Cache-Gr√∂√üen jedes Typs entspricht. <br><br>  Nur eine sehr begrenzte Speichermenge kann physisch so nahe wie m√∂glich am Prozessor platziert werden - ein Prozessor-Cache der Stufe L1, dessen Gr√∂√üe extrem gering ist.  Daniel Sanchez, Po-An Tsai, und Nathan Beckmann, Forscher am Labor f√ºr Informatik und k√ºnstliche Intelligenz des Massachusetts Institute of Technology, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">brachten dem</a> Computer bei, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">wie</a> verschiedene Speichertypen so konfiguriert werden k√∂nnen, dass sie in eine flexible Hierarchie von Programmen passen Echtzeit.  Das neue System namens Jenga analysiert den Volumenbedarf und die H√§ufigkeit des Programmzugriffs auf den Speicher und verteilt die Leistung jedes der drei Arten von Prozessor-Cache in Kombinationen, die eine h√∂here Effizienz und Energieeinsparung bieten. <br><br><img src="https://habrastorage.org/web/529/973/dab/529973dabf5740f28e7c90654392fdc7.jpg"><br><a name="habracut"></a><br>  Zun√§chst testeten die Forscher die Leistungssteigerung mit einer Kombination aus statischem und dynamischem Speicher bei der Arbeit an Programmen f√ºr einen Single-Core-Prozessor und erhielten die prim√§re Hierarchie - wann welche Kombination am besten zu verwenden ist.  Aus 2 Arten von Speicher oder aus einem.  Es wurden zwei Parameter bewertet - Signalverz√∂gerung (Latenz) und Energieverbrauch w√§hrend des Betriebs jedes Programms.  Ungef√§hr 40% der Programme begannen mit einer Kombination von Speichertypen schlechter zu funktionieren, der Rest - besser.  Nachdem die Forscher festgelegt hatten, welche Programme gemischte Leistung ‚Äûm√∂gen‚Äú und welche - die Gr√∂√üe des Speichers -, bauten sie ihr Jenga-System auf. <br><br>  Sie testeten virtuell 4 Arten von Programmen auf einem virtuellen Computer mit 36 ‚Äã‚ÄãKernen.  Testete das Programm: <br><br><ul><li>  omnet - Objective Modular Network Testbed, C-Modellierungsbibliothek und Plattform f√ºr Netzwerkmodellierungswerkzeuge (blau im Bild) </li><li>  mcf - Meta Content Framework (rot) </li><li>  astar - Software zur Anzeige der virtuellen Realit√§t (gr√ºn) </li><li>  bzip2 - Archivierer (lila Farbe) </li></ul><br><img src="https://habrastorage.org/web/418/a86/477/418a864779484950a405f6757cd7054f.JPG"><br>  Das Bild zeigt, wo und wie die Daten jedes Programms verarbeitet wurden.  Die Buchstaben geben an, wo jede Anwendung ausgef√ºhrt wird (eine pro Quadrant), die Farben geben an, wo sich ihre Daten befinden, und die Schraffur zeigt die zweite Ebene der virtuellen Hierarchie an, wenn sie vorhanden ist. <br><br><div class="spoiler">  <b class="spoiler_title">Cache-Ebenen</b> <div class="spoiler_text">  Der CPU-Cache ist in mehrere Ebenen unterteilt.  F√ºr Universalprozessoren - bis zu 3. Der schnellste Speicher ist der Cache der ersten Ebene - der L1-Cache, da er sich auf demselben Chip wie der Prozessor befindet.  Besteht aus einem Befehls-Cache und einem Daten-Cache.  Einige Prozessoren ohne L1-Cache k√∂nnen nicht funktionieren.  Der L1-Cache l√§uft mit der Prozessorfrequenz und kann bei jedem Taktzyklus aufgerufen werden.  Es ist oft m√∂glich, mehrere Lese- / Schreibvorg√§nge gleichzeitig auszuf√ºhren.  Das Volumen ist normalerweise klein - nicht mehr als 128 KB. <br><br>  Der L1-Cache interagiert mit einem Cache der zweiten Ebene - L2.  Es ist das zweitschnellste.  Normalerweise befindet es sich entweder auf dem Chip wie L1 oder in unmittelbarer N√§he des Kerns, beispielsweise in einer Prozessorkartusche.  Bei √§lteren Prozessoren ein Chipsatz auf dem Motherboard.  Die Gr√∂√üe des L2-Cache betr√§gt 128 KB bis 12 MB.  In modernen Multi-Core-Prozessoren ist der Cache der zweiten Ebene, der sich auf demselben Chip befindet, ein gemeinsam genutzter Speicher - mit einer Gesamt-Cache-Gr√∂√üe von 8 MB, 2 MB pro Core.  Typischerweise liegt die Latenz des auf dem Kernchip befindlichen L2-Cache zwischen 8 und 20 Taktzyklen.  Bei Aufgaben im Zusammenhang mit zahlreichen Zugriffen auf einen begrenzten Speicherbereich, z. B. ein DBMS, verzehnfacht sich die Produktivit√§t durch seine vollst√§ndige Nutzung. <br><br>  Der L3-Cache ist normalerweise noch gr√∂√üer, wenn auch etwas langsamer als L2 (aufgrund der Tatsache, dass der Bus zwischen L2 und L3 schmaler ist als der Bus zwischen L1 und L2).  L3 befindet sich normalerweise getrennt vom CPU-Kern, kann jedoch gro√ü sein - mehr als 32 MB.  Der L3-Cache ist langsamer als die vorherigen Caches, aber immer noch schneller als der RAM.  In Multiprozessorsystemen wird h√§ufig verwendet.  Die Verwendung des Caches der dritten Ebene ist in einem sehr engen Aufgabenbereich gerechtfertigt und erh√∂ht m√∂glicherweise nicht nur nicht die Produktivit√§t, sondern auch umgekehrt und f√ºhrt zu einer allgemeinen Verringerung der Systemleistung. <br><br>  Das Deaktivieren des Caches der zweiten und dritten Ebene ist bei mathematischen Problemen am n√ºtzlichsten, wenn die Datenmenge kleiner als die Gr√∂√üe des Caches ist.  In diesem Fall k√∂nnen Sie alle Daten sofort in den L1-Cache laden und dann verarbeiten. <br></div></div><br>  In regelm√§√üigen Abst√§nden konfiguriert Jenga auf Betriebssystemebene virtuelle Hierarchien neu, um den Datenaustausch angesichts von Ressourcenbeschr√§nkungen und Anwendungsverhalten zu minimieren.  Jede Neukonfiguration besteht aus vier Schritten. <br><br><img src="https://habrastorage.org/web/ce8/15c/03a/ce815c03aa5349de9e3d344b056770de.JPG"><br><br>  Jenga verteilt Daten nicht nur abh√§ngig davon, welche Programme gesendet werden - diejenigen, die gro√üen Single-Speed-Speicher lieben oder die Leistung gemischter Caches m√∂gen, sondern auch abh√§ngig von der physischen N√§he der Speicherzellen zu den verarbeiteten Daten.  Unabh√§ngig davon, welche Art von Cache das Programm standardm√§√üig oder in der Hierarchie ben√∂tigt.  Die Hauptsache ist, die Signalverz√∂gerung und den Energieverbrauch zu minimieren.  Je nachdem, wie viele Arten von Speicher das Programm ‚Äûmag‚Äú, modelliert Jenga die Latenz jeder virtuellen Hierarchie mit einer oder zwei Ebenen.  Zweistufige Hierarchien bilden eine Oberfl√§che, einstufige Hierarchien bilden eine Kurve.  Jenga entwirft dann die minimale Verz√∂gerung in VL1-Gr√∂√üen, die zwei Kurven ergibt.  Schlie√ülich verwendet Jenga diese Kurven, um die beste Hierarchie (d. H. VL1-Gr√∂√üe) auszuw√§hlen. <br><br>  Die Verwendung von Jenga ergab einen sp√ºrbaren Effekt.  Der virtuelle 36-Kern-Chip war 30 Prozent schneller und verbrauchte 85 Prozent weniger Strom.  W√§hrend Jenga nur eine Simulation eines funktionierenden Computers ist, wird es nat√ºrlich einige Zeit dauern, bis Sie echte Beispiele f√ºr diesen Cache sehen und sogar bevor die Chiphersteller ihn akzeptieren, wenn sie die Technologie m√∂gen. <br><br><h2>  Bedingte 36 Kernmaschinenkonfiguration </h2><br><ul><li>  <b>Prozessoren</b> .  36 Kerne, x86-64 ISA, 2,4 GHz, Silvermont-√§hnliches OOO: 8B breit <br>  ifetch;  2-Level-Bpred mit 512 √ó 10-Bit-BHSRs + 1024 √ó 2-Bit-PHT, 2-Wege-Decodierung / Ausgabe / Umbenennung / Commit, IQ und ROB mit 32 Eintr√§gen, LQ mit 10 Eintr√§gen, SQ mit 16 Eintr√§gen;  371 pJ / Anweisung, 163 mW / statische Kernleistung </li><li>  <b>L1-Level-Caches</b> .  32 KB, 8-Wege-Set-assoziative, geteilte Daten- und Anweisungs-Caches, <br>  3-Zyklus-Latenz;  15/33 pJ pro Treffer / Fehlschlag </li><li>  <b>Prefetchers Prefetch Service</b> .  Stream-Prefetchers mit 16 Eintr√§gen, die nachgebildet und anhand dieser validiert wurden <br>  Nehalem </li><li>  <b>L2-Level-Caches</b> .  128 KB private 8-Wege-Set-assoziative 8-Wege-Latenz pro Kern;  46/93 pJ pro Treffer / Fehlschlag </li><li>  <b>Koh√§renter Modus (Koh√§renz)</b> .  16-Wege-Verzeichnisbanken mit 6 Latenzzeiten f√ºr Jenga;  In-Cache-L3-Verzeichnisse f√ºr andere </li><li>  <b>Global NoC</b> .  6 √ó 6-Mesh, 128-Bit-Flits und -Verbindungen, XY-Routing, 2-Zyklus-Pipeline-Router, 1-Zyklus-Verbindungen;  63/71 pJ pro Router / Link Flit Traversal, 12 / 4mW Router / Link statische Leistung </li><li>  <b>Statische SRAM-Speicherbl√∂cke</b> .  18 MB, eine 512-KB-Bank pro Kachel, 4-Wege-Zcache mit 52 Kandidaten, 9-Zyklus-Banklatenz, Vantage-Partitionierung;  240/500 pJ pro Treffer / Fehlschlag, 28 mW / Bank statische Leistung </li><li>  <b>Mehrschichtiger dynamischer Speicher Gestapelter DRAM</b> .  1152 MB, ein 128 MB-Tresor pro 4 Kacheln, Legierung mit MAP-I DDR3-3200 (1600 MHz), 128-Bit-Bus, 16 R√§nge, 8 B√§nke / Rang, 2 KB Zeilenpuffer;  4,4 / 6,2 nJ pro Treffer / Fehlschlag, 88 mW / Tresor statische Leistung </li><li>  <b>Hauptspeicher</b> .  4 DDR3-1600-Kan√§le, 64-Bit-Bus, 2 R√§nge / Kanal, 8 B√§nke / Rang, 8 KB Zeilenpuffer;  20 nJ / Zugang, 4 W statische Leistung </li><li>  <b>DRAM-Timings</b> .  tCAS = 8, tRCD = 8, tRTP = 4, tRAS = 24, tRP = 8, tRRD = 4, tWTR = 4, tWR = 8, tFAW = 18 (alle Timings in tCK; gestapelter DRAM hat die H√§lfte des tCK als Hauptspeicher ) </li></ul></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de405229/">https://habr.com/ru/post/de405229/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de405219/index.html">Gro√üer Flug kleiner Satelliten</a></li>
<li><a href="../de405221/index.html">Im Eis des schwimmenden Kontinents: Eine Geschichte der Arktisforschung</a></li>
<li><a href="../de405223/index.html">Arbeiten mit dem Modbus-Protokoll in der iRidium Lite-Anwendung (Video)</a></li>
<li><a href="../de405225/index.html">Punkt-f√ºr-Schritt-Anleitung f√ºr die VKS-Kamera</a></li>
<li><a href="../de405227/index.html">Neutronenstabilit√§t im Atomkern</a></li>
<li><a href="../de405235/index.html">Skalierbare Intel Xeon-Prozessoren - neue Namen und neue Modelle</a></li>
<li><a href="../de405237/index.html">Geld von der Sonne: Bei ICO wurde ein Projekt einer P2P-Plattform f√ºr den Handel mit "sauberem" Strom gestartet</a></li>
<li><a href="../de405239/index.html">EVAPOLAR: Ein kurzer Test mit einer W√§rmebildkamera</a></li>
<li><a href="../de405241/index.html">DARPA hat die Entwicklung hochaufl√∂sender Gehirnimplantate f√ºr die Gehirn-Computer-Schnittstelle in Auftrag gegeben</a></li>
<li><a href="../de405243/index.html">Forschung: kognitive Gehirnspiele sind nutzlos</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>