TimeQuest Timing Analyzer report for 3DES_Project
Sun Feb 14 14:50:47 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Setup: 'uart:uart1|newClock:c1|newClock'
 14. Slow 1200mV 85C Model Setup: 'uart:uart1|tx:tx1|busy~1'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Hold: 'uart:uart1|tx:tx1|busy~1'
 17. Slow 1200mV 85C Model Hold: 'uart:uart1|newClock:c1|newClock'
 18. Slow 1200mV 85C Model Recovery: 'uart:uart1|newClock:c1|newClock'
 19. Slow 1200mV 85C Model Recovery: 'clock'
 20. Slow 1200mV 85C Model Removal: 'clock'
 21. Slow 1200mV 85C Model Removal: 'uart:uart1|newClock:c1|newClock'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'clock'
 37. Slow 1200mV 0C Model Setup: 'uart:uart1|newClock:c1|newClock'
 38. Slow 1200mV 0C Model Setup: 'uart:uart1|tx:tx1|busy~1'
 39. Slow 1200mV 0C Model Hold: 'clock'
 40. Slow 1200mV 0C Model Hold: 'uart:uart1|tx:tx1|busy~1'
 41. Slow 1200mV 0C Model Hold: 'uart:uart1|newClock:c1|newClock'
 42. Slow 1200mV 0C Model Recovery: 'uart:uart1|newClock:c1|newClock'
 43. Slow 1200mV 0C Model Recovery: 'clock'
 44. Slow 1200mV 0C Model Removal: 'uart:uart1|newClock:c1|newClock'
 45. Slow 1200mV 0C Model Removal: 'clock'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'uart:uart1|newClock:c1|newClock'
 60. Fast 1200mV 0C Model Setup: 'clock'
 61. Fast 1200mV 0C Model Setup: 'uart:uart1|tx:tx1|busy~1'
 62. Fast 1200mV 0C Model Hold: 'clock'
 63. Fast 1200mV 0C Model Hold: 'uart:uart1|tx:tx1|busy~1'
 64. Fast 1200mV 0C Model Hold: 'uart:uart1|newClock:c1|newClock'
 65. Fast 1200mV 0C Model Recovery: 'uart:uart1|newClock:c1|newClock'
 66. Fast 1200mV 0C Model Recovery: 'clock'
 67. Fast 1200mV 0C Model Removal: 'uart:uart1|newClock:c1|newClock'
 68. Fast 1200mV 0C Model Removal: 'clock'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Board Trace Model Assignments
 83. Input Transition Times
 84. Signal Integrity Metrics (Slow 1200mv 0c Model)
 85. Signal Integrity Metrics (Slow 1200mv 85c Model)
 86. Signal Integrity Metrics (Fast 1200mv 0c Model)
 87. Setup Transfers
 88. Hold Transfers
 89. Recovery Transfers
 90. Removal Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; 3DES_Project                                       ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clock                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                           ;
; uart:uart1|newClock:c1|newClock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart1|newClock:c1|newClock } ;
; uart:uart1|tx:tx1|busy~1        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart1|tx:tx1|busy~1 }        ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                    ;
+------------+-----------------+---------------------------------+-------------------------+
; 179.95 MHz ; 179.95 MHz      ; clock                           ;                         ;
; 279.64 MHz ; 279.64 MHz      ; uart:uart1|newClock:c1|newClock ;                         ;
; 338.18 MHz ; 189.25 MHz      ; uart:uart1|tx:tx1|busy~1        ; limit due to hold check ;
+------------+-----------------+---------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -4.557 ; -12211.030    ;
; uart:uart1|newClock:c1|newClock ; -4.503 ; -48.665       ;
; uart:uart1|tx:tx1|busy~1        ; -3.318 ; -20.154       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -2.764 ; -17.631       ;
; uart:uart1|tx:tx1|busy~1        ; -2.600 ; -11.881       ;
; uart:uart1|newClock:c1|newClock ; -1.799 ; -10.146       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; uart:uart1|newClock:c1|newClock ; -5.886 ; -29.246       ;
; clock                           ; -1.279 ; -210.301      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                   ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clock                           ; 0.529 ; 0.000         ;
; uart:uart1|newClock:c1|newClock ; 0.535 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -3.000 ; -6231.476     ;
; uart:uart1|newClock:c1|newClock ; -1.285 ; -41.120       ;
; uart:uart1|tx:tx1|busy~1        ; 0.421  ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                     ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.557 ; uart:uart1|dado_recebido[2]                 ; estado.st_menuPrincipal                     ; clock        ; clock       ; 1.000        ; 0.321      ; 5.876      ;
; -4.441 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.579     ; 4.860      ;
; -4.441 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.579     ; 4.860      ;
; -4.441 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.579     ; 4.860      ;
; -4.427 ; uart:uart1|dado_recebido[2]                 ; estado.st_carregando_texto                  ; clock        ; clock       ; 1.000        ; 0.325      ; 5.750      ;
; -4.426 ; uart:uart1|dado_recebido[6]                 ; estado.st_menuPrincipal                     ; clock        ; clock       ; 1.000        ; 0.321      ; 5.745      ;
; -4.409 ; uart:uart1|dado_recebido[3]                 ; estado.st_menuPrincipal                     ; clock        ; clock       ; 1.000        ; 0.320      ; 5.727      ;
; -4.401 ; uart:uart1|dado_recebido[7]                 ; estado.st_menuPrincipal                     ; clock        ; clock       ; 1.000        ; 0.320      ; 5.719      ;
; -4.352 ; uart:uart1|dado_recebido[7]                 ; estado.st_carregando_texto                  ; clock        ; clock       ; 1.000        ; 0.324      ; 5.674      ;
; -4.346 ; uart:uart1|dado_recebido[3]                 ; estado.st_carregando_texto                  ; clock        ; clock       ; 1.000        ; 0.324      ; 5.668      ;
; -4.327 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.548     ; 4.777      ;
; -4.327 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.548     ; 4.777      ;
; -4.327 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.548     ; 4.777      ;
; -4.323 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.548     ; 4.773      ;
; -4.323 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.548     ; 4.773      ;
; -4.323 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.548     ; 4.773      ;
; -4.296 ; uart:uart1|dado_recebido[6]                 ; estado.st_carregando_texto                  ; clock        ; clock       ; 1.000        ; 0.325      ; 5.619      ;
; -4.276 ; t_des:crito1|des:mapDes|state.op_fc_working ; t_des:crito1|des:mapDes|sig_f_key[11]       ; clock        ; clock       ; 1.000        ; -0.545     ; 4.729      ;
; -4.276 ; estado.st_recebeChave                       ; i[0]                                        ; clock        ; clock       ; 1.000        ; -0.527     ; 4.747      ;
; -4.276 ; estado.st_recebeChave                       ; i[1]                                        ; clock        ; clock       ; 1.000        ; -0.527     ; 4.747      ;
; -4.276 ; estado.st_recebeChave                       ; i[2]                                        ; clock        ; clock       ; 1.000        ; -0.527     ; 4.747      ;
; -4.276 ; estado.st_recebeChave                       ; i[3]                                        ; clock        ; clock       ; 1.000        ; -0.527     ; 4.747      ;
; -4.276 ; estado.st_recebeChave                       ; i[4]                                        ; clock        ; clock       ; 1.000        ; -0.527     ; 4.747      ;
; -4.276 ; estado.st_recebeChave                       ; i[5]                                        ; clock        ; clock       ; 1.000        ; -0.527     ; 4.747      ;
; -4.276 ; estado.st_recebeChave                       ; i[6]                                        ; clock        ; clock       ; 1.000        ; -0.527     ; 4.747      ;
; -4.276 ; estado.st_recebeChave                       ; i[7]                                        ; clock        ; clock       ; 1.000        ; -0.527     ; 4.747      ;
; -4.276 ; estado.st_recebeChave                       ; i[8]                                        ; clock        ; clock       ; 1.000        ; -0.527     ; 4.747      ;
; -4.276 ; estado.st_recebeChave                       ; i[9]                                        ; clock        ; clock       ; 1.000        ; -0.527     ; 4.747      ;
; -4.266 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[24]       ; clock        ; clock       ; 1.000        ; -0.576     ; 4.688      ;
; -4.266 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[22]       ; clock        ; clock       ; 1.000        ; -0.576     ; 4.688      ;
; -4.266 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[15] ; clock        ; clock       ; 1.000        ; -0.576     ; 4.688      ;
; -4.266 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[26] ; clock        ; clock       ; 1.000        ; -0.576     ; 4.688      ;
; -4.256 ; estado.st_carregando_quantidade_blocos      ; i[0]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.696      ;
; -4.256 ; estado.st_carregando_quantidade_blocos      ; i[1]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.696      ;
; -4.256 ; estado.st_carregando_quantidade_blocos      ; i[2]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.696      ;
; -4.256 ; estado.st_carregando_quantidade_blocos      ; i[3]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.696      ;
; -4.256 ; estado.st_carregando_quantidade_blocos      ; i[4]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.696      ;
; -4.256 ; estado.st_carregando_quantidade_blocos      ; i[5]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.696      ;
; -4.256 ; estado.st_carregando_quantidade_blocos      ; i[6]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.696      ;
; -4.256 ; estado.st_carregando_quantidade_blocos      ; i[7]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.696      ;
; -4.256 ; estado.st_carregando_quantidade_blocos      ; i[8]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.696      ;
; -4.256 ; estado.st_carregando_quantidade_blocos      ; i[9]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.696      ;
; -4.252 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[39]       ; clock        ; clock       ; 1.000        ; -0.578     ; 4.672      ;
; -4.252 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[33]       ; clock        ; clock       ; 1.000        ; -0.578     ; 4.672      ;
; -4.252 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[42]       ; clock        ; clock       ; 1.000        ; -0.578     ; 4.672      ;
; -4.252 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[40]       ; clock        ; clock       ; 1.000        ; -0.578     ; 4.672      ;
; -4.252 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[17]       ; clock        ; clock       ; 1.000        ; -0.578     ; 4.672      ;
; -4.252 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[3]        ; clock        ; clock       ; 1.000        ; -0.578     ; 4.672      ;
; -4.225 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[38]       ; clock        ; clock       ; 1.000        ; -0.577     ; 4.646      ;
; -4.225 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[25] ; clock        ; clock       ; 1.000        ; -0.577     ; 4.646      ;
; -4.225 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[32]       ; clock        ; clock       ; 1.000        ; -0.577     ; 4.646      ;
; -4.225 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[24] ; clock        ; clock       ; 1.000        ; -0.577     ; 4.646      ;
; -4.222 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[10]       ; clock        ; clock       ; 1.000        ; -0.577     ; 4.643      ;
; -4.222 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]  ; clock        ; clock       ; 1.000        ; -0.577     ; 4.643      ;
; -4.222 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[44]       ; clock        ; clock       ; 1.000        ; -0.577     ; 4.643      ;
; -4.217 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[29]       ; clock        ; clock       ; 1.000        ; -0.577     ; 4.638      ;
; -4.217 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[12]       ; clock        ; clock       ; 1.000        ; -0.577     ; 4.638      ;
; -4.217 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[31]       ; clock        ; clock       ; 1.000        ; -0.577     ; 4.638      ;
; -4.217 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[17] ; clock        ; clock       ; 1.000        ; -0.577     ; 4.638      ;
; -4.210 ; t_des:crito1|des:mapDes|state.op_f8_working ; t_des:crito1|des:mapDes|sig_f_key[17]       ; clock        ; clock       ; 1.000        ; -0.578     ; 4.630      ;
; -4.195 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]  ; clock        ; clock       ; 1.000        ; -0.565     ; 4.628      ;
; -4.195 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[21] ; clock        ; clock       ; 1.000        ; -0.565     ; 4.628      ;
; -4.195 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[22] ; clock        ; clock       ; 1.000        ; -0.565     ; 4.628      ;
; -4.195 ; estado.st_carregando_texto                  ; contador[2]                                 ; clock        ; clock       ; 1.000        ; -0.576     ; 4.617      ;
; -4.192 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[18] ; clock        ; clock       ; 1.000        ; -0.577     ; 4.613      ;
; -4.192 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[27]       ; clock        ; clock       ; 1.000        ; -0.577     ; 4.613      ;
; -4.192 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[27] ; clock        ; clock       ; 1.000        ; -0.577     ; 4.613      ;
; -4.182 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[5]        ; clock        ; clock       ; 1.000        ; -0.546     ; 4.634      ;
; -4.182 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[29] ; clock        ; clock       ; 1.000        ; -0.544     ; 4.636      ;
; -4.182 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[30] ; clock        ; clock       ; 1.000        ; -0.544     ; 4.636      ;
; -4.182 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[45]       ; clock        ; clock       ; 1.000        ; -0.544     ; 4.636      ;
; -4.182 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[4]  ; clock        ; clock       ; 1.000        ; -0.546     ; 4.634      ;
; -4.182 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[21]       ; clock        ; clock       ; 1.000        ; -0.544     ; 4.636      ;
; -4.175 ; uart:uart1|dado_recebido[7]                 ; estado.st_menuOperacoes                     ; clock        ; clock       ; 1.000        ; -0.124     ; 5.049      ;
; -4.170 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.115     ; 5.053      ;
; -4.170 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.115     ; 5.053      ;
; -4.170 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.115     ; 5.053      ;
; -4.153 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[35]       ; clock        ; clock       ; 1.000        ; -0.545     ; 4.606      ;
; -4.153 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[37]       ; clock        ; clock       ; 1.000        ; -0.545     ; 4.606      ;
; -4.153 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[11]       ; clock        ; clock       ; 1.000        ; -0.545     ; 4.606      ;
; -4.153 ; estado.st_carregando_texto                  ; contador[1]                                 ; clock        ; clock       ; 1.000        ; -0.538     ; 4.613      ;
; -4.153 ; estado.st_carregando_texto                  ; contador[0]                                 ; clock        ; clock       ; 1.000        ; -0.538     ; 4.613      ;
; -4.152 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_key[24]       ; clock        ; clock       ; 1.000        ; -0.545     ; 4.605      ;
; -4.152 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_key[22]       ; clock        ; clock       ; 1.000        ; -0.545     ; 4.605      ;
; -4.152 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[15] ; clock        ; clock       ; 1.000        ; -0.545     ; 4.605      ;
; -4.152 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[26] ; clock        ; clock       ; 1.000        ; -0.545     ; 4.605      ;
; -4.152 ; t_des:crito1|des:mapDes|state.op_f8_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.115     ; 5.035      ;
; -4.152 ; t_des:crito1|des:mapDes|state.op_f8_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.115     ; 5.035      ;
; -4.152 ; t_des:crito1|des:mapDes|state.op_f8_done    ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.115     ; 5.035      ;
; -4.148 ; t_des:crito1|des:mapDes|state.op_f8_working ; t_des:crito1|des:mapDes|sig_f_key[29]       ; clock        ; clock       ; 1.000        ; -0.577     ; 4.569      ;
; -4.148 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_key[24]       ; clock        ; clock       ; 1.000        ; -0.545     ; 4.601      ;
; -4.148 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_key[22]       ; clock        ; clock       ; 1.000        ; -0.545     ; 4.601      ;
; -4.148 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[15] ; clock        ; clock       ; 1.000        ; -0.545     ; 4.601      ;
; -4.148 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[26] ; clock        ; clock       ; 1.000        ; -0.545     ; 4.601      ;
; -4.145 ; contador[4]                                 ; bloco[29]                                   ; clock        ; clock       ; 1.000        ; -0.060     ; 5.083      ;
; -4.145 ; contador[4]                                 ; bloco[33]                                   ; clock        ; clock       ; 1.000        ; -0.060     ; 5.083      ;
; -4.145 ; contador[4]                                 ; bloco[31]                                   ; clock        ; clock       ; 1.000        ; -0.060     ; 5.083      ;
; -4.145 ; contador[4]                                 ; bloco[35]                                   ; clock        ; clock       ; 1.000        ; -0.060     ; 5.083      ;
; -4.144 ; estado.st_carregando_texto                  ; i[0]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.584      ;
; -4.144 ; estado.st_carregando_texto                  ; i[1]                                        ; clock        ; clock       ; 1.000        ; -0.558     ; 4.584      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:uart1|newClock:c1|newClock'                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -4.503 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.411     ; 4.080      ;
; -3.976 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.199     ; 4.765      ;
; -3.838 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.197     ; 4.629      ;
; -3.760 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.197     ; 4.551      ;
; -3.722 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.195     ; 4.515      ;
; -3.518 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.364     ; 1.652      ;
; -3.514 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.195     ; 4.307      ;
; -3.345 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.243     ; 1.600      ;
; -3.241 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.245     ; 1.494      ;
; -3.159 ; uart:uart1|tx:tx1|datafll[4]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.630     ; 2.027      ;
; -3.077 ; uart:uart1|tx:tx1|datafll[5]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.625     ; 1.950      ;
; -3.001 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.090     ; 1.409      ;
; -2.993 ; uart:uart1|tx:tx1|datafll[6]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.627     ; 1.864      ;
; -2.991 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.152     ; 2.337      ;
; -2.947 ; uart:uart1|tx:tx1|datafll[3]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.628     ; 1.817      ;
; -2.925 ; uart:uart1|tx:tx1|datafll[7]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.630     ; 1.793      ;
; -2.880 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.031     ; 2.347      ;
; -2.878 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.033     ; 2.343      ;
; -2.861 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.150     ; 2.209      ;
; -2.846 ; uart:uart1|tx:tx1|datafll[1]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.628     ; 1.716      ;
; -2.783 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.150     ; 2.131      ;
; -2.782 ; uart:uart1|tx:tx1|datafll[2]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.626     ; 1.654      ;
; -2.758 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.148     ; 2.108      ;
; -2.722 ; uart:uart1|tx:tx1|datafll[8]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.630     ; 1.590      ;
; -2.696 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.015     ; 2.179      ;
; -2.680 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.029     ; 2.149      ;
; -2.666 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.029     ; 2.135      ;
; -2.602 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.029     ; 2.071      ;
; -2.576 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.388     ; 2.186      ;
; -2.576 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.031     ; 2.043      ;
; -2.564 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.027     ; 2.035      ;
; -2.529 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.148     ; 1.879      ;
; -2.502 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.386     ; 2.114      ;
; -2.498 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.031     ; 1.965      ;
; -2.496 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.388     ; 2.106      ;
; -2.480 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.878     ; 2.100      ;
; -2.479 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.027     ; 1.950      ;
; -2.292 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.876     ; 1.914      ;
; -2.284 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.876     ; 1.906      ;
; -2.277 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.874     ; 1.901      ;
; -2.247 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.874     ; 1.871      ;
; -2.240 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.386     ; 1.852      ;
; -2.133 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.120     ; 3.011      ;
; -2.010 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.083     ; 2.925      ;
; -2.005 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.083     ; 2.920      ;
; -1.881 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.798      ;
; -1.832 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.749      ;
; -1.758 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.677      ;
; -1.754 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.671      ;
; -1.752 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.669      ;
; -1.729 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.648      ;
; -1.680 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.599      ;
; -1.674 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.591      ;
; -1.655 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.077     ; 2.576      ;
; -1.649 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.568      ;
; -1.640 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.092      ; 3.730      ;
; -1.626 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.543      ;
; -1.482 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.094      ; 3.574      ;
; -1.478 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.397      ;
; -1.419 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.338      ;
; -1.411 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.330      ;
; -1.404 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.094      ; 3.496      ;
; -1.404 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.077     ; 2.325      ;
; -1.397 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.077     ; 2.318      ;
; -1.379 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.096      ; 3.473      ;
; -1.374 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.077     ; 2.295      ;
; -1.369 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.287      ;
; -1.365 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.283      ;
; -1.349 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.269      ;
; -1.328 ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.077     ; 2.249      ;
; -1.309 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.227      ;
; -1.304 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.222      ;
; -1.248 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.510     ; 1.736      ;
; -1.186 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.106      ;
; -1.144 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.064      ;
; -1.134 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.053      ;
; -1.128 ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.048      ;
; -1.125 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.043      ;
; -1.121 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.096      ; 3.215      ;
; -1.111 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.029      ;
; -1.111 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.031      ;
; -1.106 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.024      ;
; -1.094 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.013      ;
; -1.094 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.012      ;
; -1.082 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.000      ;
; -1.073 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 1.992      ;
; -1.072 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 1.991      ;
; -1.045 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.510     ; 1.533      ;
; -1.032 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 1.951      ;
; -1.030 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 1.949      ;
; -1.015 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.509     ; 1.504      ;
; -1.015 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.509     ; 1.504      ;
; -1.013 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.509     ; 1.502      ;
; -1.010 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 1.929      ;
; -1.006 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 1.926      ;
; -1.006 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 1.925      ;
; -0.997 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 1.916      ;
; -0.997 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 1.916      ;
; -0.988 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 1.908      ;
; -0.985 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 1.903      ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:uart1|tx:tx1|busy~1'                                                                                                                             ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -3.318 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.499      ; 3.411      ;
; -3.056 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.738      ; 3.098      ;
; -3.050 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.631      ; 3.139      ;
; -2.984 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.648      ; 3.092      ;
; -2.838 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.646      ; 2.941      ;
; -2.325 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.524      ; 2.453      ;
; -2.149 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.671      ; 2.290      ;
; -2.062 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.763      ; 2.139      ;
; -1.974 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.669      ; 2.110      ;
; -1.957 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.091     ; 1.680      ;
; -1.955 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.790      ; 3.349      ;
; -1.936 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.056     ; 1.984      ;
; -1.932 ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.658      ; 2.058      ;
; -1.739 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.062     ; 1.647      ;
; -1.722 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.061     ; 1.629      ;
; -1.693 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.029      ; 3.036      ;
; -1.693 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.922      ; 3.083      ;
; -1.627 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.939      ; 3.036      ;
; -1.597 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.062     ; 1.502      ;
; -1.481 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.937      ; 2.885      ;
; -0.702 ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.991      ; 2.296      ;
; -0.646 ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.995      ; 2.233      ;
; -0.644 ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.995      ; 2.236      ;
; -0.640 ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.996      ; 2.242      ;
; -0.631 ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.994      ; 2.216      ;
; -0.595 ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.992      ; 2.185      ;
; -0.566 ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.992      ; 2.157      ;
; -0.484 ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.994      ; 2.076      ;
; 1.152  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.324      ; 2.776      ;
; 1.414  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.563      ; 2.463      ;
; 1.441  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.456      ; 2.483      ;
; 1.502  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.473      ; 2.441      ;
; 1.639  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.324      ; 2.789      ;
; 1.666  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.471      ; 2.272      ;
; 1.901  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.563      ; 2.476      ;
; 1.928  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.456      ; 2.496      ;
; 1.989  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.473      ; 2.454      ;
; 2.145  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.471      ; 2.293      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                                                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.764 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_start                                                                                ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.825      ; 1.277      ;
; -2.250 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_start                                                                                ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.825      ; 1.291      ;
; -1.417 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|enviar_busy                                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.066      ; 1.865      ;
; -1.413 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.enviandoInformacao                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.066      ; 1.869      ;
; -1.344 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[0]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.051      ; 1.923      ;
; -1.344 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[2]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.051      ; 1.923      ;
; -1.344 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[1]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.051      ; 1.923      ;
; -1.344 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[7]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.051      ; 1.923      ;
; -1.344 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[6]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.051      ; 1.923      ;
; -1.344 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[5]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.051      ; 1.923      ;
; -1.344 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[4]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.051      ; 1.923      ;
; -1.344 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[3]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.051      ; 1.923      ;
; -1.285 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.esperaComandoEnviar                                                            ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.068      ; 1.999      ;
; -0.903 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|enviar_busy                                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.066      ; 1.879      ;
; -0.899 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.enviandoInformacao                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.066      ; 1.883      ;
; -0.830 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[0]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.051      ; 1.937      ;
; -0.830 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[2]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.051      ; 1.937      ;
; -0.830 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[1]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.051      ; 1.937      ;
; -0.830 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[7]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.051      ; 1.937      ;
; -0.830 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[6]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.051      ; 1.937      ;
; -0.830 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[5]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.051      ; 1.937      ;
; -0.830 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[4]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.051      ; 1.937      ;
; -0.830 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[3]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.051      ; 1.937      ;
; -0.763 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.esperaComandoEnviar                                                            ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.068      ; 2.021      ;
; 0.164  ; uart:uart1|tx:tx1|busy~_emulated                       ; uart:uart1|tx_start                                                                                ; uart:uart1|newClock:c1|newClock ; clock       ; 0.000        ; 1.411      ; 1.791      ;
; 0.280  ; s_ram_datain[18]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.440      ; 0.942      ;
; 0.281  ; s_ram_datain[39]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.440      ; 0.943      ;
; 0.289  ; s_ram_datain[58]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.439      ; 0.950      ;
; 0.292  ; s_ram_datain[40]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.438      ; 0.952      ;
; 0.294  ; s_ram_datain[23]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.440      ; 0.956      ;
; 0.320  ; s_ram_datain[8]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.440      ; 0.982      ;
; 0.324  ; s_ram_datain[2]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.440      ; 0.986      ;
; 0.360  ; s_ram_datain[26]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.440      ; 1.022      ;
; 0.370  ; uart:uart1|estadoTX.esperaComandoEnviar                ; uart:uart1|tx_start                                                                                ; clock                           ; clock       ; 0.000        ; 0.870      ; 1.426      ;
; 0.370  ; s_ram_datain[42]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.440      ; 1.032      ;
; 0.371  ; s_ram_datain[31]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.440      ; 1.033      ;
; 0.376  ; s_ram_datain[41]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.439      ; 1.037      ;
; 0.383  ; t_des:crito1|des:mapDes|state.op_f8_working            ; t_des:crito1|des:mapDes|state.op_f8_working                                                        ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; t_des:crito1|des:mapDes|state.op_f0_done               ; t_des:crito1|des:mapDes|state.op_f0_done                                                           ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; t_des:crito1|des:mapDes|state.op_fc_working            ; t_des:crito1|des:mapDes|state.op_fc_working                                                        ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; t_des:crito1|des:mapDes|done                           ; t_des:crito1|des:mapDes|done                                                                       ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working                                             ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done                                                ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_working                                             ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working                                             ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working                                             ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                                             ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_done                                                ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                                               ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                                             ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                                ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_un_des:decrito1|un_des:mapUN_Des|done                ; t_un_des:decrito1|un_des:mapUN_Des|done                                                            ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_f6_clean              ; t_des:crito1|des:mapDes|state.op_f6_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_f7_clean              ; t_des:crito1|des:mapDes|state.op_f7_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_f8_clean              ; t_des:crito1|des:mapDes|state.op_f8_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_fc_clean              ; t_des:crito1|des:mapDes|state.op_fc_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_fd_clean              ; t_des:crito1|des:mapDes|state.op_fd_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_fe_clean              ; t_des:crito1|des:mapDes|state.op_fe_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_f4_clean              ; t_des:crito1|des:mapDes|state.op_f4_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_fa_clean              ; t_des:crito1|des:mapDes|state.op_fa_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_ff_clean              ; t_des:crito1|des:mapDes|state.op_ff_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|estado.state_reset                        ; t_des:crito1|estado.state_reset                                                                    ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|estado.des1Carrega                        ; t_des:crito1|estado.des1Carrega                                                                    ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|estado.des1Opera                          ; t_des:crito1|estado.des1Opera                                                                      ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|estado.des2Opera                          ; t_des:crito1|estado.des2Opera                                                                      ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|estado.des3Opera                          ; t_des:crito1|estado.des3Opera                                                                      ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|estado.pronto                             ; t_des:crito1|estado.pronto                                                                         ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; estado.st_resultado_seleciona_bloco                    ; estado.st_resultado_seleciona_bloco                                                                ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_f1_clean              ; t_des:crito1|des:mapDes|state.op_f1_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|sig_f_reset                    ; t_des:crito1|des:mapDes|sig_f_reset                                                                ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; estado.st_carregando_quantidade_blocos                 ; estado.st_carregando_quantidade_blocos                                                             ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; reg_key_192[142]                                       ; reg_key_192[142]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.385  ; uart:uart1|estadoRX.informacaoRecebida                 ; uart:uart1|estadoRX.informacaoRecebida                                                             ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; uart:uart1|estadoRX.recebendoInformacao                ; uart:uart1|estadoRX.recebendoInformacao                                                            ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done                                                ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working                                             ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working                                             ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working                                             ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_clean                                               ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; reg_key_192[190]                                       ; reg_key_192[190]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; s_ram_datain[45]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.440      ; 1.047      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean                                               ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_clean                                               ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working                                             ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_done                                                ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; s_ram_endereco[6]                                      ; s_ram_endereco[6]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; s_ram_endereco[3]                                      ; s_ram_endereco[3]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; s_ram_endereco[2]                                      ; s_ram_endereco[2]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; s_ram_endereco[0]                                      ; s_ram_endereco[0]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; s_ram_datain[49]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.439      ; 1.047      ;
; 0.386  ; s_tdecodificador_displays[3]                           ; s_tdecodificador_displays[3]                                                                       ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.387  ; s_ram_endereco[9]                                      ; s_ram_endereco[9]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.096      ; 0.669      ;
; 0.387  ; s_ram_datain[10]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.439      ; 1.048      ;
; 0.387  ; decodificador7seg:d1|count[1]                          ; decodificador7seg:d1|count[1]                                                                      ; clock                           ; clock       ; 0.000        ; 0.096      ; 0.669      ;
; 0.387  ; decodificador7seg:d1|count[2]                          ; decodificador7seg:d1|count[2]                                                                      ; clock                           ; clock       ; 0.000        ; 0.096      ; 0.669      ;
; 0.387  ; s_tdecodificador_displays[0]                           ; s_tdecodificador_displays[0]                                                                       ; clock                           ; clock       ; 0.000        ; 0.096      ; 0.669      ;
; 0.387  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_clean                                               ; clock                           ; clock       ; 0.000        ; 0.096      ; 0.669      ;
; 0.387  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_clean                                               ; clock                           ; clock       ; 0.000        ; 0.096      ; 0.669      ;
; 0.387  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean                                               ; clock                           ; clock       ; 0.000        ; 0.096      ; 0.669      ;
; 0.387  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean                                               ; clock                           ; clock       ; 0.000        ; 0.096      ; 0.669      ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:uart1|tx:tx1|busy~1'                                                                                                                              ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -2.600 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.778      ; 2.178      ;
; -2.482 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.657      ; 2.175      ;
; -2.382 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.641      ; 2.259      ;
; -2.379 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.659      ; 2.280      ;
; -2.142 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.778      ; 2.156      ;
; -2.038 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.504      ; 2.466      ;
; -2.017 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.657      ; 2.160      ;
; -1.916 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.641      ; 2.245      ;
; -1.913 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.659      ; 2.266      ;
; -1.580 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.504      ; 2.444      ;
; 0.105  ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.315      ; 1.950      ;
; 0.194  ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.313      ; 2.037      ;
; 0.259  ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.314      ; 2.103      ;
; 0.261  ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.315      ; 2.106      ;
; 0.275  ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.317      ; 2.122      ;
; 0.287  ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.317      ; 2.134      ;
; 0.304  ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.317      ; 2.151      ;
; 0.317  ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.312      ; 2.159      ;
; 0.492  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.977      ; 0.999      ;
; 0.502  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.975      ; 1.007      ;
; 0.715  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.096      ; 1.341      ;
; 0.747  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.364      ; 2.631      ;
; 0.872  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.243      ; 2.635      ;
; 0.979  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.245      ; 2.744      ;
; 0.980  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.227      ; 2.727      ;
; 1.133  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.822      ; 1.485      ;
; 1.219  ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.150      ; 1.889      ;
; 1.300  ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.015      ; 1.835      ;
; 1.309  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.090      ; 2.919      ;
; 1.342  ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.062      ; 1.404      ;
; 1.352  ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.027      ; 1.899      ;
; 1.401  ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.061      ; 1.462      ;
; 1.415  ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.091      ; 1.506      ;
; 1.452  ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.062      ; 1.514      ;
; 1.458  ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.029      ; 2.007      ;
; 1.661  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.959      ; 2.150      ;
; 1.743  ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.056      ; 1.799      ;
; 1.794  ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.876      ; 2.190      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:uart1|newClock:c1|newClock'                                                                                                                                   ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.799 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.802      ; 2.209      ;
; -1.706 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.802      ; 2.302      ;
; -1.689 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.800      ; 2.317      ;
; -1.675 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 2.534      ; 1.065      ;
; -1.664 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.800      ; 2.342      ;
; -1.613 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.798      ; 2.391      ;
; -1.277 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.802      ; 2.231      ;
; -1.184 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.802      ; 2.324      ;
; -1.167 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.800      ; 2.339      ;
; -1.153 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 2.534      ; 1.087      ;
; -1.142 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.800      ; 2.364      ;
; -1.091 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.798      ; 2.413      ;
; 0.403  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; uart:uart1|rx:rx1|datafll[3]       ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|busy             ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[4]          ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[6]          ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[3]          ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[7]          ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[2]          ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[5]          ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[0]          ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[1]          ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.634  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 0.900      ;
; 0.649  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.914      ;
; 0.746  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.011      ;
; 0.763  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.029      ;
; 0.766  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.032      ;
; 0.767  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.033      ;
; 0.769  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.035      ;
; 0.812  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.077      ;
; 0.833  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.097      ;
; 0.917  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.182      ;
; 0.925  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.191      ;
; 0.940  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.205      ;
; 0.955  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.220      ;
; 0.955  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.220      ;
; 0.988  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.254      ;
; 0.996  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.262      ;
; 0.998  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.264      ;
; 1.013  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.280      ;
; 1.016  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.281      ;
; 1.019  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.284      ;
; 1.037  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.082      ; 1.305      ;
; 1.038  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.303      ;
; 1.044  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.308      ;
; 1.047  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.313      ;
; 1.047  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.313      ;
; 1.069  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.082      ; 1.337      ;
; 1.073  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.076      ; 1.335      ;
; 1.081  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.082      ; 1.349      ;
; 1.091  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.356      ;
; 1.101  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.368      ;
; 1.105  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.082      ; 1.373      ;
; 1.108  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.374      ;
; 1.110  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.388      ; 2.684      ;
; 1.113  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.378      ;
; 1.113  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.374      ;
; 1.116  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.381      ;
; 1.130  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.082      ; 1.398      ;
; 1.132  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.082      ; 1.400      ;
; 1.135  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.082      ; 1.403      ;
; 1.136  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.401      ;
; 1.136  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.082      ; 1.404      ;
; 1.137  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.082      ; 1.405      ;
; 1.143  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.410      ;
; 1.145  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.412      ;
; 1.160  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.426      ;
; 1.172  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.439      ;
; 1.172  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.438      ;
; 1.172  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.438      ;
; 1.173  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.439      ;
; 1.173  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.439      ;
; 1.174  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.440      ;
; 1.174  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.440      ;
; 1.181  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.447      ;
; 1.182  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.447      ;
; 1.203  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.388      ; 2.777      ;
; 1.206  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.471      ;
; 1.220  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.386      ; 2.792      ;
; 1.221  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.486      ;
; 1.222  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.488      ;
; 1.234  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.120      ; 1.540      ;
; 1.238  ; uart:uart1|tx:tx1|index[3]~1       ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; -0.524     ; 0.420      ;
; 1.242  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.508      ;
; 1.244  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.510      ;
; 1.245  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.386      ; 2.817      ;
; 1.254  ; uart:uart1|rx:rx1|estado.st_reset  ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.336     ; 1.104      ;
; 1.264  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.531      ;
; 1.264  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.531      ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:uart1|newClock:c1|newClock'                                                                                                                             ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -5.886 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.411     ; 5.463      ;
; -4.672 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.195     ; 5.465      ;
; -4.672 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.197     ; 5.463      ;
; -4.672 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.197     ; 5.463      ;
; -4.672 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.195     ; 5.465      ;
; -4.672 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.199     ; 5.461      ;
; -4.529 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.120     ; 5.407      ;
; -3.315 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.096      ; 5.409      ;
; -3.315 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.094      ; 5.407      ;
; -3.315 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.094      ; 5.407      ;
; -3.315 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.096      ; 5.409      ;
; -3.315 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.092      ; 5.405      ;
; -1.903 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 2.414      ; 4.815      ;
; -1.381 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 2.414      ; 4.793      ;
; -0.689 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.630      ; 4.817      ;
; -0.689 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.628      ; 4.815      ;
; -0.689 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.628      ; 4.815      ;
; -0.689 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.630      ; 4.817      ;
; -0.689 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.626      ; 4.813      ;
; -0.167 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.630      ; 4.795      ;
; -0.167 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.628      ; 4.793      ;
; -0.167 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.628      ; 4.793      ;
; -0.167 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.630      ; 4.795      ;
; -0.167 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.626      ; 4.791      ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                                                                             ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.279 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|sig_k_reset                                 ; clock        ; clock       ; 1.000        ; -0.087     ; 2.190      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_working                         ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_working                         ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_working                         ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_done                            ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_done                            ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_done                            ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ff_done                            ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f5_working                         ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_done                            ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fc_done                            ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.117 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_working                         ; clock        ; clock       ; 1.000        ; -0.080     ; 2.035      ;
; -1.090 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f5_done                            ; clock        ; clock       ; 1.000        ; -0.091     ; 1.997      ;
; -1.071 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc1                   ; clock        ; clock       ; 1.000        ; -0.082     ; 1.987      ;
; -1.071 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao1_1            ; clock        ; clock       ; 1.000        ; -0.082     ; 1.987      ;
; -1.071 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_1                 ; clock        ; clock       ; 1.000        ; -0.082     ; 1.987      ;
; -1.071 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao2_1            ; clock        ; clock       ; 1.000        ; -0.082     ; 1.987      ;
; -1.014 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_done                            ; clock        ; clock       ; 1.000        ; -0.081     ; 1.931      ;
; -1.014 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_done                            ; clock        ; clock       ; 1.000        ; -0.081     ; 1.931      ;
; -1.014 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f8_done                            ; clock        ; clock       ; 1.000        ; -0.081     ; 1.931      ;
; -1.014 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_done                            ; clock        ; clock       ; 1.000        ; -0.081     ; 1.931      ;
; -1.004 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_working                         ; clock        ; clock       ; 1.000        ; -0.083     ; 1.919      ;
; -1.004 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ff_working                         ; clock        ; clock       ; 1.000        ; -0.083     ; 1.919      ;
; -1.000 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                      ; clock        ; clock       ; 1.000        ; -0.103     ; 1.895      ;
; -0.982 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[0]                                   ; clock        ; clock       ; 1.000        ; -0.092     ; 1.888      ;
; -0.982 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[1]                                   ; clock        ; clock       ; 1.000        ; -0.092     ; 1.888      ;
; -0.982 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[2]                                   ; clock        ; clock       ; 1.000        ; -0.092     ; 1.888      ;
; -0.982 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[3]                                   ; clock        ; clock       ; 1.000        ; -0.092     ; 1.888      ;
; -0.982 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[4]                                   ; clock        ; clock       ; 1.000        ; -0.092     ; 1.888      ;
; -0.982 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[5]                                   ; clock        ; clock       ; 1.000        ; -0.092     ; 1.888      ;
; -0.982 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[6]                                   ; clock        ; clock       ; 1.000        ; -0.092     ; 1.888      ;
; -0.966 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[49]                                  ; clock        ; clock       ; 1.000        ; -0.094     ; 1.870      ;
; -0.966 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[50]                                  ; clock        ; clock       ; 1.000        ; -0.094     ; 1.870      ;
; -0.966 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[51]                                  ; clock        ; clock       ; 1.000        ; -0.094     ; 1.870      ;
; -0.966 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[52]                                  ; clock        ; clock       ; 1.000        ; -0.094     ; 1.870      ;
; -0.966 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[53]                                  ; clock        ; clock       ; 1.000        ; -0.094     ; 1.870      ;
; -0.966 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[54]                                  ; clock        ; clock       ; 1.000        ; -0.094     ; 1.870      ;
; -0.966 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[55]                                  ; clock        ; clock       ; 1.000        ; -0.094     ; 1.870      ;
; -0.960 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_working                         ; clock        ; clock       ; 1.000        ; -0.081     ; 1.877      ;
; -0.960 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_done                            ; clock        ; clock       ; 1.000        ; -0.081     ; 1.877      ;
; -0.960 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_working                         ; clock        ; clock       ; 1.000        ; -0.081     ; 1.877      ;
; -0.960 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_done                            ; clock        ; clock       ; 1.000        ; -0.081     ; 1.877      ;
; -0.960 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_clean                           ; clock        ; clock       ; 1.000        ; -0.081     ; 1.877      ;
; -0.950 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_done                 ; clock        ; clock       ; 1.000        ; -0.079     ; 1.869      ;
; -0.950 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_done                 ; clock        ; clock       ; 1.000        ; -0.079     ; 1.869      ;
; -0.950 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_done                 ; clock        ; clock       ; 1.000        ; -0.079     ; 1.869      ;
; -0.946 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                       ; clock        ; clock       ; 1.000        ; -0.516     ; 1.428      ;
; -0.946 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_sbox                        ; clock        ; clock       ; 1.000        ; -0.516     ; 1.428      ;
; -0.946 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_p_box                       ; clock        ; clock       ; 1.000        ; -0.516     ; 1.428      ;
; -0.946 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.pronto                         ; clock        ; clock       ; 1.000        ; -0.516     ; 1.428      ;
; -0.946 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|done                                 ; clock        ; clock       ; 1.000        ; -0.516     ; 1.428      ;
; -0.938 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f0_working                         ; clock        ; clock       ; 1.000        ; -0.082     ; 1.854      ;
; -0.938 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f1_working                         ; clock        ; clock       ; 1.000        ; -0.082     ; 1.854      ;
; -0.938 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_working                         ; clock        ; clock       ; 1.000        ; -0.082     ; 1.854      ;
; -0.938 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_working                         ; clock        ; clock       ; 1.000        ; -0.082     ; 1.854      ;
; -0.938 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f2_working                         ; clock        ; clock       ; 1.000        ; -0.082     ; 1.854      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[21]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[22]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[23]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[24]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[25]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[26]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[27]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[28]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[29]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[30]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[31]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[32]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[33]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.933 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[34]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.846      ;
; -0.916 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoa_2            ; clock        ; clock       ; 1.000        ; -0.080     ; 1.834      ;
; -0.916 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_a                 ; clock        ; clock       ; 1.000        ; -0.080     ; 1.834      ;
; -0.916 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaob_2            ; clock        ; clock       ; 1.000        ; -0.080     ; 1.834      ;
; -0.916 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_b                 ; clock        ; clock       ; 1.000        ; -0.080     ; 1.834      ;
; -0.916 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoc_2            ; clock        ; clock       ; 1.000        ; -0.080     ; 1.834      ;
; -0.916 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_c                 ; clock        ; clock       ; 1.000        ; -0.080     ; 1.834      ;
; -0.916 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaod_2            ; clock        ; clock       ; 1.000        ; -0.080     ; 1.834      ;
; -0.916 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_d                 ; clock        ; clock       ; 1.000        ; -0.080     ; 1.834      ;
; -0.837 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean                ; clock        ; clock       ; 1.000        ; 0.320      ; 2.155      ;
; -0.837 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_clean                ; clock        ; clock       ; 1.000        ; 0.320      ; 2.155      ;
; -0.837 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working              ; clock        ; clock       ; 1.000        ; 0.320      ; 2.155      ;
; -0.837 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_done                 ; clock        ; clock       ; 1.000        ; 0.320      ; 2.155      ;
; -0.834 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean                ; clock        ; clock       ; 1.000        ; -0.082     ; 1.750      ;
; -0.834 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                      ; clock        ; clock       ; 1.000        ; -0.082     ; 1.750      ;
; -0.772 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|done                                        ; clock        ; clock       ; 1.000        ; 0.355      ; 2.125      ;
; -0.751 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao1_1 ; clock        ; clock       ; 1.000        ; -0.079     ; 1.670      ;
; -0.751 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_1      ; clock        ; clock       ; 1.000        ; -0.079     ; 1.670      ;
; -0.751 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao2_1 ; clock        ; clock       ; 1.000        ; -0.079     ; 1.670      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoa_2 ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_a      ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaob_2 ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_b      ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoc_2 ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_c      ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaod_2 ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_d      ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoe_2 ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_e      ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaof_2 ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
; -0.745 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_f      ; clock        ; clock       ; 1.000        ; -0.080     ; 1.663      ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.529 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.inicia      ; clock        ; clock       ; 0.000        ; 0.543      ; 1.258      ;
; 0.563 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.inicia                 ; clock        ; clock       ; 0.000        ; 0.516      ; 1.265      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[14]                                                       ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[2]                                                        ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[6]                                                        ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[10]                                                       ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[26]                                                       ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[28]                                                       ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[4]                                                        ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[0]                                                        ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[27]                                                       ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[3]                                                        ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[7]                                                        ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[15]                                                       ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[11]                                                       ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.563 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[23]                                                       ; clock        ; clock       ; 0.000        ; 0.543      ; 1.292      ;
; 0.564 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_xor                                  ; clock        ; clock       ; 0.000        ; 0.544      ; 1.294      ;
; 0.567 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working                                  ; clock        ; clock       ; 0.000        ; 0.514      ; 1.267      ;
; 0.567 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working                                  ; clock        ; clock       ; 0.000        ; 0.514      ; 1.267      ;
; 0.567 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working                                  ; clock        ; clock       ; 0.000        ; 0.514      ; 1.267      ;
; 0.567 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_clean                                    ; clock        ; clock       ; 0.000        ; 0.514      ; 1.267      ;
; 0.703 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoe_2                                ; clock        ; clock       ; 0.000        ; 0.515      ; 1.404      ;
; 0.703 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_f                                     ; clock        ; clock       ; 0.000        ; 0.515      ; 1.404      ;
; 0.725 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working                                  ; clock        ; clock       ; 0.000        ; 0.543      ; 1.454      ;
; 0.725 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_done                                     ; clock        ; clock       ; 0.000        ; 0.543      ; 1.454      ;
; 0.725 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_done                                     ; clock        ; clock       ; 0.000        ; 0.543      ; 1.454      ;
; 0.725 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.pronto                                         ; clock        ; clock       ; 0.000        ; 0.543      ; 1.454      ;
; 0.725 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|done                                                 ; clock        ; clock       ; 0.000        ; 0.543      ; 1.454      ;
; 0.730 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sig_reset_sbox         ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|state.liberaSbox                 ; clock        ; clock       ; 0.000        ; 0.543      ; 1.459      ;
; 0.772 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.liberaSbox                            ; clock        ; clock       ; 0.000        ; 0.517      ; 1.475      ;
; 0.833 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc1                            ; clock        ; clock       ; 0.000        ; 0.515      ; 1.534      ;
; 0.937 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao6_2                                ; clock        ; clock       ; 0.000        ; 0.516      ; 1.639      ;
; 0.937 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_6                                     ; clock        ; clock       ; 0.000        ; 0.516      ; 1.639      ;
; 0.937 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao7_2                                ; clock        ; clock       ; 0.000        ; 0.516      ; 1.639      ;
; 0.937 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_7                                     ; clock        ; clock       ; 0.000        ; 0.516      ; 1.639      ;
; 0.937 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao8_2                                ; clock        ; clock       ; 0.000        ; 0.516      ; 1.639      ;
; 0.937 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_8                                     ; clock        ; clock       ; 0.000        ; 0.516      ; 1.639      ;
; 0.937 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao9_1                                ; clock        ; clock       ; 0.000        ; 0.516      ; 1.639      ;
; 0.937 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_9                                     ; clock        ; clock       ; 0.000        ; 0.516      ; 1.639      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.state_reset                                                         ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Carrega                                                         ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Opera                                                           ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1SalvaInformacao                                                 ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Carrega                                                         ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Opera                                                           ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2SalvaInformacao                                                 ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Carrega                                                         ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Opera                                                           ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3SalvaInformacao                                                 ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.949 ; s_tdes_reset                                                     ; t_des:crito1|estado.pronto                                                              ; clock        ; clock       ; 0.000        ; 0.099      ; 1.234      ;
; 0.992 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.pronto      ; clock        ; clock       ; 0.000        ; 0.080      ; 1.258      ;
; 0.992 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.consultaRam ; clock        ; clock       ; 0.000        ; 0.080      ; 1.258      ;
; 0.992 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|done              ; clock        ; clock       ; 0.000        ; 0.080      ; 1.258      ;
; 0.997 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.pronto                 ; clock        ; clock       ; 0.000        ; 0.082      ; 1.265      ;
; 0.997 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.consultaRam            ; clock        ; clock       ; 0.000        ; 0.082      ; 1.265      ;
; 0.997 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|done                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.265      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working                                  ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done                                     ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_working                                  ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_done                                     ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working                                  ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_done                                     ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_clean                                    ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                                  ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_done                                     ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                                    ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                                  ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                     ; clock        ; clock       ; 0.000        ; 0.544      ; 1.729      ;
; 0.999 ; t_des:crito1|des:mapDes|sig_f_reset                              ; t_des:crito1|des:mapDes|f:mapF|state.op_xor                                             ; clock        ; clock       ; 0.000        ; 0.099      ; 1.284      ;
; 1.001 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_process_key                                 ; clock        ; clock       ; 0.000        ; 0.080      ; 1.267      ;
; 1.001 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip                                          ; clock        ; clock       ; 0.000        ; 0.080      ; 1.267      ;
; 1.001 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_working                                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.267      ;
; 1.001 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done                                     ; clock        ; clock       ; 0.000        ; 0.080      ; 1.267      ;
; 1.001 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_working                                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.267      ;
; 1.001 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_done                                     ; clock        ; clock       ; 0.000        ; 0.080      ; 1.267      ;
; 1.001 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_clean                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.267      ;
; 1.001 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_working                                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.267      ;
; 1.001 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_working                                  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.267      ;
; 1.001 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_reset_key                                   ; clock        ; clock       ; 0.000        ; 0.080      ; 1.267      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_process_key                                            ; clock        ; clock       ; 0.000        ; 0.081      ; 1.270      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_reset_key                                              ; clock        ; clock       ; 0.000        ; 0.081      ; 1.270      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f5_clean                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.270      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f8_working                                             ; clock        ; clock       ; 0.000        ; 0.545      ; 1.734      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f3_clean                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.270      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ip                                                     ; clock        ; clock       ; 0.000        ; 0.081      ; 1.270      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f0_done                                                ; clock        ; clock       ; 0.000        ; 0.545      ; 1.734      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f0_clean                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.270      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f1_done                                                ; clock        ; clock       ; 0.000        ; 0.545      ; 1.734      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_fc_working                                             ; clock        ; clock       ; 0.000        ; 0.545      ; 1.734      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f2_clean                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.270      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f2_done                                                ; clock        ; clock       ; 0.000        ; 0.081      ; 1.270      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ip_final                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 1.270      ;
; 1.003 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.pronto                                                    ; clock        ; clock       ; 0.000        ; 0.081      ; 1.270      ;
; 1.004 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_clean                                    ; clock        ; clock       ; 0.000        ; 0.517      ; 1.707      ;
; 1.004 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_clean                                    ; clock        ; clock       ; 0.000        ; 0.517      ; 1.707      ;
; 1.004 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean                                    ; clock        ; clock       ; 0.000        ; 0.517      ; 1.707      ;
; 1.004 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean                                    ; clock        ; clock       ; 0.000        ; 0.517      ; 1.707      ;
; 1.023 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des2SalvaInformacao                                         ; clock        ; clock       ; 0.000        ; 0.080      ; 1.289      ;
; 1.023 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des1Carrega                                                 ; clock        ; clock       ; 0.000        ; 0.080      ; 1.289      ;
; 1.023 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des1Opera                                                   ; clock        ; clock       ; 0.000        ; 0.080      ; 1.289      ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:uart1|newClock:c1|newClock'                                                                                                                             ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.535 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.802      ; 4.543      ;
; 0.535 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.800      ; 4.541      ;
; 0.535 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.800      ; 4.541      ;
; 0.535 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.802      ; 4.543      ;
; 0.535 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.798      ; 4.539      ;
; 1.049 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.802      ; 4.557      ;
; 1.049 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.800      ; 4.555      ;
; 1.049 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.800      ; 4.555      ;
; 1.049 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.802      ; 4.557      ;
; 1.049 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.798      ; 4.553      ;
; 1.801 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 2.534      ; 4.541      ;
; 2.315 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 2.534      ; 4.555      ;
; 3.495 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.388      ; 5.069      ;
; 3.495 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.386      ; 5.067      ;
; 3.495 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.386      ; 5.067      ;
; 3.495 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.388      ; 5.069      ;
; 3.495 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.384      ; 5.065      ;
; 4.761 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.120      ; 5.067      ;
; 4.824 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.120      ; 5.160      ;
; 4.824 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.118      ; 5.158      ;
; 4.824 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.118      ; 5.158      ;
; 4.824 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.120      ; 5.160      ;
; 4.824 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.116      ; 5.156      ;
; 6.090 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -1.148     ; 5.158      ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                                ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a35~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a35~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a35~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a35~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[0]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[10]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[11]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[12]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[13]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[14]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[15]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[16]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[17]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[18]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[19]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[1]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[20]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[21]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[22]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[23]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[24]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[25]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[26]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[27]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[28]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[29]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[2]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[30]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[31]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[32]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[33]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[34]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[35]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[36]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[37]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[38]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[39]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[3]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[40]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[41]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[42]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[43]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[44]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[45]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[46]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[47]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[48]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[49]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[4]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[50]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[51]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[52]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[53]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[54]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[55]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[56]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[57]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[58]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[59]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[5]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[60]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[61]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[62]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[63]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[6]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[7]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[8]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[9]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[0]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[1]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[2]                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.341  ; 0.561        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|busy~_emulated|clk         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|c1|newClock~clkctrl|inclk[0]   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|c1|newClock~clkctrl|outclk     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|busy|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datac             ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datac             ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datab            ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datac           ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datac           ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datad                 ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datab            ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datac             ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datac             ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; botao_0   ; clock                           ; 2.584 ; 2.947 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; 5.251 ; 5.707 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; 4.408 ; 4.884 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; 3.555 ; 4.122 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; botao_0   ; clock                           ; -1.654 ; -2.064 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; -3.698 ; -4.080 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; -2.887 ; -3.290 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; -2.147 ; -2.696 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 11.613 ; 11.812 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 8.692  ; 8.785  ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 10.456 ; 10.544 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 9.163  ; 9.258  ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 9.367  ; 9.266  ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 8.178  ; 8.233  ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 11.613 ; 11.812 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 10.985 ; 11.144 ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 9.208  ; 9.227  ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 8.427  ; 8.335  ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 9.078  ; 9.121  ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 8.187  ; 8.122  ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 9.513  ; 9.465  ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 10.553 ; 10.750 ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 9.141  ; 9.059  ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 9.622  ; 9.686  ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 8.131  ; 8.143  ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 9.669  ; 9.521  ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 8.948  ; 8.899  ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 9.177  ; 9.092  ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 9.049  ; 8.939  ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 9.398  ; 9.295  ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 8.725  ; 8.625  ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 8.021  ; 8.009  ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 9.995  ; 10.053 ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 8.715  ; 8.732  ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 8.721  ; 8.729  ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 8.502  ; 8.529  ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 9.018  ; 9.075  ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 8.352  ; 8.420  ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 8.533  ; 8.579  ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 9.642  ; 9.717  ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 8.802  ; 8.820  ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 8.157  ; 8.164  ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 7.959  ; 7.991  ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 8.850  ; 8.729  ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 9.026  ; 9.020  ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 9.206  ; 9.334  ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 10.084 ; 10.095 ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 8.464  ; 8.462  ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 8.361  ; 8.443  ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 8.128  ; 8.144  ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 9.513  ; 9.510  ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 7.998  ; 8.079  ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 9.748  ; 9.733  ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 10.184 ; 10.241 ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 9.261  ; 9.239  ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 10.097 ; 10.059 ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 11.431 ; 11.508 ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 9.207  ; 9.197  ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 9.810  ; 9.787  ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 8.763  ; 8.903  ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 9.013  ; 9.102  ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 10.695 ; 10.646 ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 9.757  ; 9.825  ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 10.105 ; 10.071 ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 10.863 ; 10.858 ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 10.192 ; 10.333 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 10.099 ; 10.267 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 8.809  ; 8.859  ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 8.967  ; 8.995  ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 9.812  ; 9.748  ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 7.982  ; 8.029  ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 9.040  ; 9.045  ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 8.781  ; 8.920  ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 10.099 ; 10.267 ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 8.809  ; 8.845  ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 12.776 ; 12.750 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 11.221 ; 11.135 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 7.847  ; 7.762  ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 11.656 ; 11.525 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 7.687  ; 7.716  ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 8.392  ; 8.480  ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 10.138 ; 10.225 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 8.843  ; 8.933  ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 9.033  ; 8.935  ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 7.891  ; 7.943  ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 11.243 ; 11.437 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 10.585 ; 10.738 ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 8.881  ; 8.898  ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 8.135  ; 8.045  ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 8.759  ; 8.799  ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 7.905  ; 7.841  ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 9.177  ; 9.130  ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 10.226 ; 10.418 ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 8.874  ; 8.792  ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 9.282  ; 9.343  ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 7.851  ; 7.862  ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 9.328  ; 9.184  ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 8.635  ; 8.587  ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 8.855  ; 8.773  ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 8.733  ; 8.626  ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 9.066  ; 8.969  ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 8.421  ; 8.324  ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 7.741  ; 7.728  ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 9.695  ; 9.754  ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 8.412  ; 8.426  ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 8.420  ; 8.426  ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 8.209  ; 8.233  ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 8.702  ; 8.758  ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 8.064  ; 8.128  ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 8.238  ; 8.280  ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 9.305  ; 9.375  ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 8.499  ; 8.515  ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 7.878  ; 7.882  ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 7.687  ; 7.716  ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 8.541  ; 8.426  ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 8.711  ; 8.703  ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 8.938  ; 9.063  ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 9.726  ; 9.735  ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 8.173  ; 8.169  ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 8.073  ; 8.151  ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 7.848  ; 7.862  ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 9.178  ; 9.177  ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 7.723  ; 7.799  ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 9.403  ; 9.387  ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 9.822  ; 9.874  ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 8.936  ; 8.913  ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 9.738  ; 9.700  ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 11.073 ; 11.150 ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 8.882  ; 8.874  ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 9.464  ; 9.440  ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 8.458  ; 8.591  ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 8.700  ; 8.784  ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 10.315 ; 10.267 ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 9.414  ; 9.477  ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 9.748  ; 9.714  ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 10.472 ; 10.469 ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 9.829  ; 9.963  ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 7.712  ; 7.755  ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 8.502  ; 8.549  ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 8.654  ; 8.680  ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 9.467  ; 9.405  ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 7.712  ; 7.755  ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 8.726  ; 8.728  ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 8.478  ; 8.610  ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 9.742  ; 9.901  ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 8.505  ; 8.538  ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 11.805 ; 11.702 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 10.393 ; 10.309 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 7.504  ; 7.403  ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 7.520  ; 7.417  ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+---------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                    ;
+------------+-----------------+---------------------------------+-------------------------+
; 196.43 MHz ; 196.43 MHz      ; clock                           ;                         ;
; 315.06 MHz ; 315.06 MHz      ; uart:uart1|newClock:c1|newClock ;                         ;
; 368.05 MHz ; 218.15 MHz      ; uart:uart1|tx:tx1|busy~1        ; limit due to hold check ;
+------------+-----------------+---------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -4.091 ; -10831.332    ;
; uart:uart1|newClock:c1|newClock ; -3.992 ; -41.536       ;
; uart:uart1|tx:tx1|busy~1        ; -3.064 ; -19.286       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -2.562 ; -16.056       ;
; uart:uart1|tx:tx1|busy~1        ; -2.260 ; -10.371       ;
; uart:uart1|newClock:c1|newClock ; -1.605 ; -9.238        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                    ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; uart:uart1|newClock:c1|newClock ; -5.205 ; -26.040       ;
; clock                           ; -1.047 ; -156.334      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                    ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; uart:uart1|newClock:c1|newClock ; 0.420 ; 0.000         ;
; clock                           ; 0.477 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -3.000 ; -6230.068     ;
; uart:uart1|newClock:c1|newClock ; -1.285 ; -41.120       ;
; uart:uart1|tx:tx1|busy~1        ; 0.329  ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.091 ; uart:uart1|dado_recebido[2]                 ; estado.st_menuPrincipal                     ; clock        ; clock       ; 1.000        ; 0.298      ; 5.388      ;
; -4.021 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.529     ; 4.491      ;
; -4.021 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.529     ; 4.491      ;
; -4.021 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.529     ; 4.491      ;
; -3.979 ; uart:uart1|dado_recebido[7]                 ; estado.st_menuPrincipal                     ; clock        ; clock       ; 1.000        ; 0.297      ; 5.275      ;
; -3.978 ; uart:uart1|dado_recebido[3]                 ; estado.st_menuPrincipal                     ; clock        ; clock       ; 1.000        ; 0.297      ; 5.274      ;
; -3.973 ; uart:uart1|dado_recebido[6]                 ; estado.st_menuPrincipal                     ; clock        ; clock       ; 1.000        ; 0.298      ; 5.270      ;
; -3.967 ; uart:uart1|dado_recebido[2]                 ; estado.st_carregando_texto                  ; clock        ; clock       ; 1.000        ; 0.302      ; 5.268      ;
; -3.920 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.420      ;
; -3.920 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.420      ;
; -3.920 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.499     ; 4.420      ;
; -3.915 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.415      ;
; -3.915 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.415      ;
; -3.915 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.499     ; 4.415      ;
; -3.894 ; estado.st_recebeChave                       ; i[0]                                        ; clock        ; clock       ; 1.000        ; -0.479     ; 4.414      ;
; -3.894 ; estado.st_recebeChave                       ; i[1]                                        ; clock        ; clock       ; 1.000        ; -0.479     ; 4.414      ;
; -3.894 ; estado.st_recebeChave                       ; i[2]                                        ; clock        ; clock       ; 1.000        ; -0.479     ; 4.414      ;
; -3.894 ; estado.st_recebeChave                       ; i[3]                                        ; clock        ; clock       ; 1.000        ; -0.479     ; 4.414      ;
; -3.894 ; estado.st_recebeChave                       ; i[4]                                        ; clock        ; clock       ; 1.000        ; -0.479     ; 4.414      ;
; -3.894 ; estado.st_recebeChave                       ; i[5]                                        ; clock        ; clock       ; 1.000        ; -0.479     ; 4.414      ;
; -3.894 ; estado.st_recebeChave                       ; i[6]                                        ; clock        ; clock       ; 1.000        ; -0.479     ; 4.414      ;
; -3.894 ; estado.st_recebeChave                       ; i[7]                                        ; clock        ; clock       ; 1.000        ; -0.479     ; 4.414      ;
; -3.894 ; estado.st_recebeChave                       ; i[8]                                        ; clock        ; clock       ; 1.000        ; -0.479     ; 4.414      ;
; -3.894 ; estado.st_recebeChave                       ; i[9]                                        ; clock        ; clock       ; 1.000        ; -0.479     ; 4.414      ;
; -3.873 ; estado.st_carregando_quantidade_blocos      ; i[0]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.361      ;
; -3.873 ; estado.st_carregando_quantidade_blocos      ; i[1]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.361      ;
; -3.873 ; estado.st_carregando_quantidade_blocos      ; i[2]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.361      ;
; -3.873 ; estado.st_carregando_quantidade_blocos      ; i[3]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.361      ;
; -3.873 ; estado.st_carregando_quantidade_blocos      ; i[4]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.361      ;
; -3.873 ; estado.st_carregando_quantidade_blocos      ; i[5]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.361      ;
; -3.873 ; estado.st_carregando_quantidade_blocos      ; i[6]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.361      ;
; -3.873 ; estado.st_carregando_quantidade_blocos      ; i[7]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.361      ;
; -3.873 ; estado.st_carregando_quantidade_blocos      ; i[8]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.361      ;
; -3.873 ; estado.st_carregando_quantidade_blocos      ; i[9]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.361      ;
; -3.854 ; uart:uart1|dado_recebido[3]                 ; estado.st_carregando_texto                  ; clock        ; clock       ; 1.000        ; 0.301      ; 5.154      ;
; -3.849 ; uart:uart1|dado_recebido[6]                 ; estado.st_carregando_texto                  ; clock        ; clock       ; 1.000        ; 0.302      ; 5.150      ;
; -3.847 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[24]       ; clock        ; clock       ; 1.000        ; -0.526     ; 4.320      ;
; -3.847 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[22]       ; clock        ; clock       ; 1.000        ; -0.526     ; 4.320      ;
; -3.847 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[15] ; clock        ; clock       ; 1.000        ; -0.526     ; 4.320      ;
; -3.847 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[26] ; clock        ; clock       ; 1.000        ; -0.526     ; 4.320      ;
; -3.847 ; uart:uart1|dado_recebido[7]                 ; estado.st_carregando_texto                  ; clock        ; clock       ; 1.000        ; 0.301      ; 5.147      ;
; -3.834 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[39]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.305      ;
; -3.834 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[33]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.305      ;
; -3.834 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[42]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.305      ;
; -3.834 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[40]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.305      ;
; -3.834 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[17]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.305      ;
; -3.834 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[3]        ; clock        ; clock       ; 1.000        ; -0.528     ; 4.305      ;
; -3.833 ; t_des:crito1|des:mapDes|state.op_f8_working ; t_des:crito1|des:mapDes|sig_f_key[17]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.304      ;
; -3.812 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[38]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.283      ;
; -3.812 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[25] ; clock        ; clock       ; 1.000        ; -0.528     ; 4.283      ;
; -3.812 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[32]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.283      ;
; -3.812 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[24] ; clock        ; clock       ; 1.000        ; -0.528     ; 4.283      ;
; -3.807 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[29]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.278      ;
; -3.807 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[12]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.278      ;
; -3.807 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[31]       ; clock        ; clock       ; 1.000        ; -0.528     ; 4.278      ;
; -3.807 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[17] ; clock        ; clock       ; 1.000        ; -0.528     ; 4.278      ;
; -3.803 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[10]       ; clock        ; clock       ; 1.000        ; -0.527     ; 4.275      ;
; -3.803 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]  ; clock        ; clock       ; 1.000        ; -0.527     ; 4.275      ;
; -3.803 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[44]       ; clock        ; clock       ; 1.000        ; -0.527     ; 4.275      ;
; -3.798 ; t_des:crito1|des:mapDes|state.op_fc_working ; t_des:crito1|des:mapDes|sig_f_key[11]       ; clock        ; clock       ; 1.000        ; -0.498     ; 4.299      ;
; -3.781 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]  ; clock        ; clock       ; 1.000        ; -0.514     ; 4.266      ;
; -3.781 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[21] ; clock        ; clock       ; 1.000        ; -0.514     ; 4.266      ;
; -3.781 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[22] ; clock        ; clock       ; 1.000        ; -0.514     ; 4.266      ;
; -3.779 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.103     ; 4.675      ;
; -3.779 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.103     ; 4.675      ;
; -3.779 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.103     ; 4.675      ;
; -3.776 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[29] ; clock        ; clock       ; 1.000        ; -0.497     ; 4.278      ;
; -3.776 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[30] ; clock        ; clock       ; 1.000        ; -0.497     ; 4.278      ;
; -3.776 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[45]       ; clock        ; clock       ; 1.000        ; -0.497     ; 4.278      ;
; -3.776 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[21]       ; clock        ; clock       ; 1.000        ; -0.497     ; 4.278      ;
; -3.776 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[18] ; clock        ; clock       ; 1.000        ; -0.527     ; 4.248      ;
; -3.776 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[27]       ; clock        ; clock       ; 1.000        ; -0.527     ; 4.248      ;
; -3.776 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[27] ; clock        ; clock       ; 1.000        ; -0.527     ; 4.248      ;
; -3.765 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[5]        ; clock        ; clock       ; 1.000        ; -0.499     ; 4.265      ;
; -3.765 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[4]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.265      ;
; -3.764 ; contador[4]                                 ; bloco[29]                                   ; clock        ; clock       ; 1.000        ; -0.050     ; 4.713      ;
; -3.764 ; contador[4]                                 ; bloco[33]                                   ; clock        ; clock       ; 1.000        ; -0.050     ; 4.713      ;
; -3.764 ; contador[4]                                 ; bloco[31]                                   ; clock        ; clock       ; 1.000        ; -0.050     ; 4.713      ;
; -3.764 ; contador[4]                                 ; bloco[35]                                   ; clock        ; clock       ; 1.000        ; -0.050     ; 4.713      ;
; -3.761 ; t_des:crito1|des:mapDes|state.op_fc_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.261      ;
; -3.761 ; t_des:crito1|des:mapDes|state.op_fc_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.499     ; 4.261      ;
; -3.761 ; t_des:crito1|des:mapDes|state.op_fc_clean   ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.499     ; 4.261      ;
; -3.759 ; t_des:crito1|des:mapDes|state.op_f8_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]  ; clock        ; clock       ; 1.000        ; -0.103     ; 4.655      ;
; -3.759 ; t_des:crito1|des:mapDes|state.op_f8_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]  ; clock        ; clock       ; 1.000        ; -0.103     ; 4.655      ;
; -3.759 ; t_des:crito1|des:mapDes|state.op_f8_done    ; t_des:crito1|des:mapDes|sig_f_key[4]        ; clock        ; clock       ; 1.000        ; -0.103     ; 4.655      ;
; -3.758 ; estado.st_carregando_texto                  ; i[0]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.246      ;
; -3.758 ; estado.st_carregando_texto                  ; i[1]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.246      ;
; -3.758 ; estado.st_carregando_texto                  ; i[2]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.246      ;
; -3.758 ; estado.st_carregando_texto                  ; i[3]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.246      ;
; -3.758 ; estado.st_carregando_texto                  ; i[4]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.246      ;
; -3.758 ; estado.st_carregando_texto                  ; i[5]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.246      ;
; -3.758 ; estado.st_carregando_texto                  ; i[6]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.246      ;
; -3.758 ; estado.st_carregando_texto                  ; i[7]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.246      ;
; -3.758 ; estado.st_carregando_texto                  ; i[8]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.246      ;
; -3.758 ; estado.st_carregando_texto                  ; i[9]                                        ; clock        ; clock       ; 1.000        ; -0.511     ; 4.246      ;
; -3.748 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[35]       ; clock        ; clock       ; 1.000        ; -0.498     ; 4.249      ;
; -3.748 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[37]       ; clock        ; clock       ; 1.000        ; -0.498     ; 4.249      ;
; -3.748 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[11]       ; clock        ; clock       ; 1.000        ; -0.498     ; 4.249      ;
; -3.746 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_key[24]       ; clock        ; clock       ; 1.000        ; -0.496     ; 4.249      ;
; -3.746 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_key[22]       ; clock        ; clock       ; 1.000        ; -0.496     ; 4.249      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:uart1|newClock:c1|newClock'                                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.992 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.252     ; 3.729      ;
; -3.598 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.216     ; 4.371      ;
; -3.434 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.214     ; 4.209      ;
; -3.363 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.214     ; 4.138      ;
; -3.336 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.212     ; 4.113      ;
; -3.190 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.212     ; 3.967      ;
; -2.996 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.996     ; 1.499      ;
; -2.859 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.893     ; 1.465      ;
; -2.763 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.894     ; 1.368      ;
; -2.719 ; uart:uart1|tx:tx1|datafll[4]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.398     ; 1.820      ;
; -2.644 ; uart:uart1|tx:tx1|datafll[5]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.393     ; 1.750      ;
; -2.602 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.960     ; 2.141      ;
; -2.587 ; uart:uart1|tx:tx1|datafll[3]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.396     ; 1.690      ;
; -2.567 ; uart:uart1|tx:tx1|datafll[6]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.395     ; 1.671      ;
; -2.557 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.752     ; 1.304      ;
; -2.509 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.858     ; 2.150      ;
; -2.507 ; uart:uart1|tx:tx1|datafll[7]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.399     ; 1.607      ;
; -2.502 ; uart:uart1|tx:tx1|datafll[1]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.396     ; 1.605      ;
; -2.500 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.857     ; 2.142      ;
; -2.481 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.958     ; 2.022      ;
; -2.447 ; uart:uart1|tx:tx1|datafll[2]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.394     ; 1.552      ;
; -2.393 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.958     ; 1.934      ;
; -2.387 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.956     ; 1.930      ;
; -2.369 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.844     ; 2.024      ;
; -2.364 ; uart:uart1|tx:tx1|datafll[8]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.398     ; 1.465      ;
; -2.337 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.854     ; 1.982      ;
; -2.301 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.855     ; 1.945      ;
; -2.230 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.855     ; 1.874      ;
; -2.212 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.856     ; 1.855      ;
; -2.203 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.853     ; 1.849      ;
; -2.194 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.956     ; 1.737      ;
; -2.178 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.853     ; 1.824      ;
; -2.174 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.194     ; 1.979      ;
; -2.169 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.716     ; 1.952      ;
; -2.134 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.856     ; 1.777      ;
; -2.108 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.192     ; 1.915      ;
; -2.095 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.194     ; 1.900      ;
; -1.990 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.714     ; 1.775      ;
; -1.968 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.714     ; 1.753      ;
; -1.965 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.712     ; 1.752      ;
; -1.945 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.712     ; 1.732      ;
; -1.887 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.192     ; 1.694      ;
; -1.845 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.112     ; 2.732      ;
; -1.739 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.076     ; 2.662      ;
; -1.732 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.076     ; 2.655      ;
; -1.605 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.530      ;
; -1.588 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.513      ;
; -1.522 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.449      ;
; -1.509 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.434      ;
; -1.500 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.425      ;
; -1.494 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.421      ;
; -1.490 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.924      ; 3.413      ;
; -1.434 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.361      ;
; -1.428 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.070     ; 2.357      ;
; -1.421 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.346      ;
; -1.417 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.342      ;
; -1.415 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.342      ;
; -1.341 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.926      ; 3.266      ;
; -1.278 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.205      ;
; -1.253 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.926      ; 3.178      ;
; -1.247 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.928      ; 3.174      ;
; -1.238 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.165      ;
; -1.216 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.143      ;
; -1.213 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.070     ; 2.142      ;
; -1.197 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.070     ; 2.126      ;
; -1.193 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.070     ; 2.122      ;
; -1.179 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.104      ;
; -1.158 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.083      ;
; -1.120 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.047      ;
; -1.110 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.035      ;
; -1.091 ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.070     ; 2.020      ;
; -1.071 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 1.996      ;
; -1.032 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.466     ; 1.565      ;
; -1.030 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.928      ; 2.957      ;
; -0.998 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 1.925      ;
; -0.938 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 1.863      ;
; -0.936 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 1.863      ;
; -0.931 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 1.856      ;
; -0.931 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 1.856      ;
; -0.930 ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.071     ; 1.858      ;
; -0.928 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.854      ;
; -0.921 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 1.846      ;
; -0.906 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 1.833      ;
; -0.886 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 1.811      ;
; -0.879 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.805      ;
; -0.869 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.795      ;
; -0.856 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.782      ;
; -0.856 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.466     ; 1.389      ;
; -0.850 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 1.777      ;
; -0.834 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.465     ; 1.368      ;
; -0.832 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.465     ; 1.366      ;
; -0.826 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.752      ;
; -0.824 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.465     ; 1.358      ;
; -0.823 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.749      ;
; -0.823 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 1.748      ;
; -0.823 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.749      ;
; -0.822 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.748      ;
; -0.819 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 1.744      ;
; -0.818 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.744      ;
; -0.802 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 1.729      ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:uart1|tx:tx1|busy~1'                                                                                                                              ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -3.064 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.340      ; 3.082      ;
; -2.863 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.463      ; 2.878      ;
; -2.846 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.553      ; 2.800      ;
; -2.802 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.477      ; 2.833      ;
; -2.673 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.476      ; 2.700      ;
; -2.129 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.400      ; 2.217      ;
; -1.954 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.535      ; 2.053      ;
; -1.912 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.613      ; 1.936      ;
; -1.854 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.480      ; 3.022      ;
; -1.802 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.534      ; 1.897      ;
; -1.793 ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.526      ; 1.881      ;
; -1.717 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.081     ; 1.547      ;
; -1.689 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.050     ; 1.827      ;
; -1.662 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.603      ; 2.827      ;
; -1.636 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.693      ; 2.740      ;
; -1.601 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.617      ; 2.782      ;
; -1.510 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.055     ; 1.519      ;
; -1.499 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.055     ; 1.506      ;
; -1.472 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.616      ; 2.649      ;
; -1.378 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.055     ; 1.384      ;
; -0.697 ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.722      ; 2.105      ;
; -0.666 ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.727      ; 2.068      ;
; -0.664 ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.727      ; 2.072      ;
; -0.660 ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.725      ; 2.060      ;
; -0.647 ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.728      ; 2.064      ;
; -0.621 ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.724      ; 2.026      ;
; -0.583 ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.723      ; 1.986      ;
; -0.500 ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.725      ; 1.904      ;
; 1.032  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 3.838      ; 2.494      ;
; 1.241  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 3.961      ; 2.282      ;
; 1.250  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.051      ; 2.212      ;
; 1.302  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 3.975      ; 2.237      ;
; 1.431  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 3.974      ; 2.104      ;
; 1.525  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 3.838      ; 2.501      ;
; 1.729  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 3.961      ; 2.294      ;
; 1.743  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.051      ; 2.219      ;
; 1.790  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 3.975      ; 2.249      ;
; 1.919  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 3.974      ; 2.116      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                                                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.562 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_start                                                                                ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.498      ; 1.137      ;
; -2.055 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_start                                                                                ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.498      ; 1.144      ;
; -1.296 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|enviar_busy                                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.782      ; 1.687      ;
; -1.292 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.enviandoInformacao                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.782      ; 1.691      ;
; -1.216 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[0]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.765      ; 1.750      ;
; -1.216 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[2]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.765      ; 1.750      ;
; -1.216 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[1]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.765      ; 1.750      ;
; -1.216 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[7]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.765      ; 1.750      ;
; -1.216 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[6]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.765      ; 1.750      ;
; -1.216 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[5]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.765      ; 1.750      ;
; -1.216 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[4]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.765      ; 1.750      ;
; -1.216 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[3]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.765      ; 1.750      ;
; -1.178 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.esperaComandoEnviar                                                            ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.784      ; 1.807      ;
; -0.789 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|enviar_busy                                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.782      ; 1.694      ;
; -0.785 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.enviandoInformacao                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.782      ; 1.698      ;
; -0.709 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[0]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.765      ; 1.757      ;
; -0.709 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[2]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.765      ; 1.757      ;
; -0.709 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[1]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.765      ; 1.757      ;
; -0.709 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[7]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.765      ; 1.757      ;
; -0.709 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[6]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.765      ; 1.757      ;
; -0.709 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[5]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.765      ; 1.757      ;
; -0.709 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[4]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.765      ; 1.757      ;
; -0.709 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[3]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.765      ; 1.757      ;
; -0.671 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.esperaComandoEnviar                                                            ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.784      ; 1.814      ;
; 0.163  ; uart:uart1|tx:tx1|busy~_emulated                       ; uart:uart1|tx_start                                                                                ; uart:uart1|newClock:c1|newClock ; clock       ; 0.000        ; 1.252      ; 1.616      ;
; 0.288  ; s_ram_datain[39]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.391      ; 0.880      ;
; 0.289  ; s_ram_datain[18]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.391      ; 0.881      ;
; 0.294  ; s_ram_datain[58]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.390      ; 0.885      ;
; 0.297  ; s_ram_datain[40]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.391      ; 0.889      ;
; 0.302  ; s_ram_datain[23]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.391      ; 0.894      ;
; 0.321  ; s_ram_datain[8]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.391      ; 0.913      ;
; 0.322  ; s_ram_datain[2]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.391      ; 0.914      ;
; 0.332  ; uart:uart1|estadoTX.esperaComandoEnviar                ; uart:uart1|tx_start                                                                                ; clock                           ; clock       ; 0.000        ; 0.814      ; 1.317      ;
; 0.336  ; t_des:crito1|des:mapDes|state.op_f8_working            ; t_des:crito1|des:mapDes|state.op_f8_working                                                        ; clock                           ; clock       ; 0.000        ; 0.090      ; 0.597      ;
; 0.336  ; t_des:crito1|des:mapDes|state.op_f0_done               ; t_des:crito1|des:mapDes|state.op_f0_done                                                           ; clock                           ; clock       ; 0.000        ; 0.090      ; 0.597      ;
; 0.336  ; t_des:crito1|des:mapDes|state.op_fc_working            ; t_des:crito1|des:mapDes|state.op_fc_working                                                        ; clock                           ; clock       ; 0.000        ; 0.090      ; 0.597      ;
; 0.336  ; t_des:crito1|des:mapDes|done                           ; t_des:crito1|des:mapDes|done                                                                       ; clock                           ; clock       ; 0.000        ; 0.090      ; 0.597      ;
; 0.336  ; t_des:crito1|des:mapDes|sig_f_reset                    ; t_des:crito1|des:mapDes|sig_f_reset                                                                ; clock                           ; clock       ; 0.000        ; 0.090      ; 0.597      ;
; 0.337  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working                                             ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_un_des:decrito1|un_des:mapUN_Des|done                ; t_un_des:decrito1|un_des:mapUN_Des|done                                                            ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|des:mapDes|state.op_f6_clean              ; t_des:crito1|des:mapDes|state.op_f6_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|des:mapDes|state.op_f7_clean              ; t_des:crito1|des:mapDes|state.op_f7_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|des:mapDes|state.op_f8_clean              ; t_des:crito1|des:mapDes|state.op_f8_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|des:mapDes|state.op_f4_clean              ; t_des:crito1|des:mapDes|state.op_f4_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|des:mapDes|state.op_fa_clean              ; t_des:crito1|des:mapDes|state.op_fa_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|estado.state_reset                        ; t_des:crito1|estado.state_reset                                                                    ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|estado.des1Carrega                        ; t_des:crito1|estado.des1Carrega                                                                    ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|estado.des1Opera                          ; t_des:crito1|estado.des1Opera                                                                      ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|estado.des2Opera                          ; t_des:crito1|estado.des2Opera                                                                      ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|estado.des3Opera                          ; t_des:crito1|estado.des3Opera                                                                      ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|estado.pronto                             ; t_des:crito1|estado.pronto                                                                         ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; estado.st_resultado_seleciona_bloco                    ; estado.st_resultado_seleciona_bloco                                                                ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|des:mapDes|state.op_f1_clean              ; t_des:crito1|des:mapDes|state.op_f1_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; estado.st_carregando_quantidade_blocos                 ; estado.st_carregando_quantidade_blocos                                                             ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.338  ; uart:uart1|estadoRX.informacaoRecebida                 ; uart:uart1|estadoRX.informacaoRecebida                                                             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; uart:uart1|estadoRX.recebendoInformacao                ; uart:uart1|estadoRX.recebendoInformacao                                                            ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working                                             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done                                                ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done                                                ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working                                             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_working                                             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working                                             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                                             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_done                                                ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                                               ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                                             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                                ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working                                             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working                                             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_clean                                               ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_fc_clean              ; t_des:crito1|des:mapDes|state.op_fc_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_fd_clean              ; t_des:crito1|des:mapDes|state.op_fd_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_fe_clean              ; t_des:crito1|des:mapDes|state.op_fe_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_ff_clean              ; t_des:crito1|des:mapDes|state.op_ff_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; reg_key_192[190]                                       ; reg_key_192[190]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; reg_key_192[142]                                       ; reg_key_192[142]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean                                               ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_clean                                               ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working                                             ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_done                                                ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; s_ram_endereco[6]                                      ; s_ram_endereco[6]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; s_ram_endereco[3]                                      ; s_ram_endereco[3]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; s_ram_endereco[2]                                      ; s_ram_endereco[2]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; s_ram_endereco[0]                                      ; s_ram_endereco[0]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_clean                                               ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_clean                                               ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean                                               ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean                                               ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.340  ; s_ram_endereco[9]                                      ; s_ram_endereco[9]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.086      ; 0.597      ;
; 0.340  ; decodificador7seg:d1|count[1]                          ; decodificador7seg:d1|count[1]                                                                      ; clock                           ; clock       ; 0.000        ; 0.086      ; 0.597      ;
; 0.340  ; decodificador7seg:d1|count[2]                          ; decodificador7seg:d1|count[2]                                                                      ; clock                           ; clock       ; 0.000        ; 0.086      ; 0.597      ;
; 0.340  ; s_tdecodificador_displays[0]                           ; s_tdecodificador_displays[0]                                                                       ; clock                           ; clock       ; 0.000        ; 0.086      ; 0.597      ;
; 0.340  ; s_tdecodificador_displays[3]                           ; s_tdecodificador_displays[3]                                                                       ; clock                           ; clock       ; 0.000        ; 0.086      ; 0.597      ;
; 0.351  ; decodificador7seg:d1|count[0]                          ; decodificador7seg:d1|count[0]                                                                      ; clock                           ; clock       ; 0.000        ; 0.086      ; 0.608      ;
; 0.353  ; t_des:crito1|des:mapDes|sig_k_reset                    ; t_des:crito1|des:mapDes|sig_k_reset                                                                ; clock                           ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; t_des:crito1|des:mapDes|processKey:mapK|state.pronto   ; t_des:crito1|des:mapDes|processKey:mapK|state.pronto                                               ; clock                           ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; t_des:crito1|des:mapDes|processKey:mapK|done           ; t_des:crito1|des:mapDes|processKey:mapK|done                                                       ; clock                           ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; t_des:crito1|des:mapDes|state.op_f6_working            ; t_des:crito1|des:mapDes|state.op_f6_working                                                        ; clock                           ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; t_des:crito1|des:mapDes|state.op_f7_working            ; t_des:crito1|des:mapDes|state.op_f7_working                                                        ; clock                           ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; t_des:crito1|des:mapDes|state.op_f4_working            ; t_des:crito1|des:mapDes|state.op_f4_working                                                        ; clock                           ; clock       ; 0.000        ; 0.073      ; 0.597      ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:uart1|tx:tx1|busy~1'                                                                                                                               ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -2.260 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.242      ; 1.982      ;
; -2.176 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.139      ; 1.963      ;
; -2.106 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.126      ; 2.020      ;
; -2.082 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.140      ; 2.058      ;
; -1.792 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.242      ; 1.970      ;
; -1.747 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 3.998      ; 2.251      ;
; -1.703 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.139      ; 1.956      ;
; -1.633 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.126      ; 2.013      ;
; -1.609 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.140      ; 2.051      ;
; -1.279 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 3.998      ; 2.239      ;
; 0.228  ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.012      ; 1.770      ;
; 0.291  ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.010      ; 1.831      ;
; 0.339  ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.012      ; 1.881      ;
; 0.345  ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.011      ; 1.886      ;
; 0.356  ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.014      ; 1.900      ;
; 0.389  ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.014      ; 1.933      ;
; 0.402  ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.015      ; 1.947      ;
; 0.419  ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.009      ; 1.958      ;
; 0.606  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.771      ; 0.907      ;
; 0.615  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.770      ; 0.915      ;
; 0.826  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.873      ; 1.229      ;
; 0.887  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.996      ; 2.403      ;
; 0.986  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.893      ; 2.399      ;
; 1.079  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.894      ; 2.493      ;
; 1.092  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.880      ; 2.492      ;
; 1.200  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.629      ; 1.359      ;
; 1.209  ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.055      ; 1.264      ;
; 1.222  ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.958      ; 1.700      ;
; 1.260  ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.055      ; 1.315      ;
; 1.270  ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.081      ; 1.351      ;
; 1.291  ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.844      ; 1.655      ;
; 1.305  ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.055      ; 1.360      ;
; 1.345  ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.853      ; 1.718      ;
; 1.400  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.752      ; 2.672      ;
; 1.441  ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.854      ; 1.815      ;
; 1.562  ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.050      ; 1.612      ;
; 1.687  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.757      ; 1.974      ;
; 1.735  ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.714      ; 1.969      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:uart1|newClock:c1|newClock'                                                                                                                                    ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.605 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.440      ; 2.026      ;
; -1.572 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 2.358      ; 0.977      ;
; -1.552 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.440      ; 2.079      ;
; -1.524 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.438      ; 2.105      ;
; -1.514 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.438      ; 2.115      ;
; -1.471 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.435      ; 2.155      ;
; -1.093 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.440      ; 2.038      ;
; -1.060 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 2.358      ; 0.989      ;
; -1.040 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.440      ; 2.091      ;
; -1.012 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.438      ; 2.117      ;
; -1.002 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.438      ; 2.127      ;
; -0.959 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.435      ; 2.167      ;
; 0.353  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|busy             ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|data[4]          ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|data[6]          ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|datafll[3]       ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|data[3]          ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|data[7]          ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|data[2]          ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|data[5]          ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|data[0]          ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|data[1]          ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.585  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 0.830      ;
; 0.591  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.835      ;
; 0.674  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.918      ;
; 0.696  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.940      ;
; 0.699  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.943      ;
; 0.700  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.944      ;
; 0.702  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.946      ;
; 0.751  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.995      ;
; 0.769  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.012      ;
; 0.848  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.091      ;
; 0.850  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.094      ;
; 0.869  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.112      ;
; 0.877  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.121      ;
; 0.877  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.121      ;
; 0.907  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.150      ;
; 0.909  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.154      ;
; 0.910  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.153      ;
; 0.911  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.156      ;
; 0.912  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.157      ;
; 0.948  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.194      ;
; 0.955  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.198      ;
; 0.957  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 1.199      ;
; 0.960  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.205      ;
; 0.961  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.206      ;
; 0.962  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.070      ; 1.203      ;
; 0.970  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.076      ; 1.217      ;
; 0.994  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.076      ; 1.241      ;
; 0.995  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.239      ;
; 1.004  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.076      ; 1.251      ;
; 1.008  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.069      ; 1.248      ;
; 1.015  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.259      ;
; 1.021  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.076      ; 1.268      ;
; 1.025  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.269      ;
; 1.026  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.272      ;
; 1.029  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.273      ;
; 1.029  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.273      ;
; 1.033  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.278      ;
; 1.048  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.294      ;
; 1.049  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.076      ; 1.296      ;
; 1.051  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.076      ; 1.298      ;
; 1.054  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.076      ; 1.301      ;
; 1.055  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.076      ; 1.302      ;
; 1.056  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.076      ; 1.303      ;
; 1.061  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.305      ;
; 1.064  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.310      ;
; 1.065  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.311      ;
; 1.076  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.321      ;
; 1.087  ; uart:uart1|tx:tx1|index[3]~1       ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; -0.400     ; 0.378      ;
; 1.088  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.333      ;
; 1.088  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.333      ;
; 1.088  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.333      ;
; 1.089  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.334      ;
; 1.089  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.334      ;
; 1.089  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.334      ;
; 1.092  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.336      ;
; 1.094  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.194      ; 2.459      ;
; 1.113  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.357      ;
; 1.127  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.112      ; 1.410      ;
; 1.131  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.375      ;
; 1.142  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.388      ;
; 1.142  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.388      ;
; 1.142  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.388      ;
; 1.143  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.389      ;
; 1.143  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.389      ;
; 1.144  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.075      ; 1.390      ;
; 1.147  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.194      ; 2.512      ;
; 1.151  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.396      ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:uart1|newClock:c1|newClock'                                                                                                                              ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -5.205 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.252     ; 4.942      ;
; -4.167 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.212     ; 4.944      ;
; -4.167 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.214     ; 4.942      ;
; -4.167 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.214     ; 4.942      ;
; -4.167 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.212     ; 4.944      ;
; -4.167 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.216     ; 4.940      ;
; -4.004 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.112     ; 4.891      ;
; -2.966 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.928      ; 4.893      ;
; -2.966 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.926      ; 4.891      ;
; -2.966 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.926      ; 4.891      ;
; -2.966 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.928      ; 4.893      ;
; -2.966 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.924      ; 4.889      ;
; -1.613 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 2.246      ; 4.358      ;
; -1.101 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 2.246      ; 4.346      ;
; -0.575 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.286      ; 4.360      ;
; -0.575 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.284      ; 4.358      ;
; -0.575 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.284      ; 4.358      ;
; -0.575 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.286      ; 4.360      ;
; -0.575 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.282      ; 4.356      ;
; -0.063 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.286      ; 4.348      ;
; -0.063 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.284      ; 4.346      ;
; -0.063 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.284      ; 4.346      ;
; -0.063 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.286      ; 4.348      ;
; -0.063 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.282      ; 4.344      ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                                                                              ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.047 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|sig_k_reset                                 ; clock        ; clock       ; 1.000        ; -0.078     ; 1.968      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_working                         ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_working                         ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_working                         ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_done                            ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_done                            ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_done                            ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ff_done                            ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f5_working                         ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_done                            ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fc_done                            ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.908 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_working                         ; clock        ; clock       ; 1.000        ; -0.071     ; 1.836      ;
; -0.880 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f5_done                            ; clock        ; clock       ; 1.000        ; -0.080     ; 1.799      ;
; -0.863 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc1                   ; clock        ; clock       ; 1.000        ; -0.074     ; 1.788      ;
; -0.863 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao1_1            ; clock        ; clock       ; 1.000        ; -0.074     ; 1.788      ;
; -0.863 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_1                 ; clock        ; clock       ; 1.000        ; -0.074     ; 1.788      ;
; -0.863 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao2_1            ; clock        ; clock       ; 1.000        ; -0.074     ; 1.788      ;
; -0.814 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_done                            ; clock        ; clock       ; 1.000        ; -0.072     ; 1.741      ;
; -0.814 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_done                            ; clock        ; clock       ; 1.000        ; -0.072     ; 1.741      ;
; -0.814 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f8_done                            ; clock        ; clock       ; 1.000        ; -0.072     ; 1.741      ;
; -0.814 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_done                            ; clock        ; clock       ; 1.000        ; -0.072     ; 1.741      ;
; -0.802 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                      ; clock        ; clock       ; 1.000        ; -0.094     ; 1.707      ;
; -0.802 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_working                         ; clock        ; clock       ; 1.000        ; -0.074     ; 1.727      ;
; -0.802 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ff_working                         ; clock        ; clock       ; 1.000        ; -0.074     ; 1.727      ;
; -0.783 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[0]                                   ; clock        ; clock       ; 1.000        ; -0.083     ; 1.699      ;
; -0.783 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[1]                                   ; clock        ; clock       ; 1.000        ; -0.083     ; 1.699      ;
; -0.783 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[2]                                   ; clock        ; clock       ; 1.000        ; -0.083     ; 1.699      ;
; -0.783 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[3]                                   ; clock        ; clock       ; 1.000        ; -0.083     ; 1.699      ;
; -0.783 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[4]                                   ; clock        ; clock       ; 1.000        ; -0.083     ; 1.699      ;
; -0.783 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[5]                                   ; clock        ; clock       ; 1.000        ; -0.083     ; 1.699      ;
; -0.783 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[6]                                   ; clock        ; clock       ; 1.000        ; -0.083     ; 1.699      ;
; -0.769 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[49]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.683      ;
; -0.769 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[50]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.683      ;
; -0.769 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[51]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.683      ;
; -0.769 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[52]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.683      ;
; -0.769 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[53]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.683      ;
; -0.769 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[54]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.683      ;
; -0.769 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[55]                                  ; clock        ; clock       ; 1.000        ; -0.085     ; 1.683      ;
; -0.758 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                       ; clock        ; clock       ; 1.000        ; -0.474     ; 1.283      ;
; -0.758 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_sbox                        ; clock        ; clock       ; 1.000        ; -0.474     ; 1.283      ;
; -0.758 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_p_box                       ; clock        ; clock       ; 1.000        ; -0.474     ; 1.283      ;
; -0.758 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.pronto                         ; clock        ; clock       ; 1.000        ; -0.474     ; 1.283      ;
; -0.758 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|done                                 ; clock        ; clock       ; 1.000        ; -0.474     ; 1.283      ;
; -0.753 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_working                         ; clock        ; clock       ; 1.000        ; -0.072     ; 1.680      ;
; -0.753 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_done                            ; clock        ; clock       ; 1.000        ; -0.072     ; 1.680      ;
; -0.753 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_working                         ; clock        ; clock       ; 1.000        ; -0.072     ; 1.680      ;
; -0.753 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_done                            ; clock        ; clock       ; 1.000        ; -0.072     ; 1.680      ;
; -0.753 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_clean                           ; clock        ; clock       ; 1.000        ; -0.072     ; 1.680      ;
; -0.749 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_done                 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.677      ;
; -0.749 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_done                 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.677      ;
; -0.749 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_done                 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.677      ;
; -0.739 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f0_working                         ; clock        ; clock       ; 1.000        ; -0.073     ; 1.665      ;
; -0.739 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f1_working                         ; clock        ; clock       ; 1.000        ; -0.073     ; 1.665      ;
; -0.739 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_working                         ; clock        ; clock       ; 1.000        ; -0.073     ; 1.665      ;
; -0.739 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_working                         ; clock        ; clock       ; 1.000        ; -0.073     ; 1.665      ;
; -0.739 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f2_working                         ; clock        ; clock       ; 1.000        ; -0.073     ; 1.665      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[21]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[22]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[23]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[24]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[25]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[26]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[27]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[28]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[29]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[30]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[31]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[32]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[33]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.738 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[34]                                  ; clock        ; clock       ; 1.000        ; -0.076     ; 1.661      ;
; -0.707 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoa_2            ; clock        ; clock       ; 1.000        ; -0.072     ; 1.634      ;
; -0.707 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_a                 ; clock        ; clock       ; 1.000        ; -0.072     ; 1.634      ;
; -0.707 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaob_2            ; clock        ; clock       ; 1.000        ; -0.072     ; 1.634      ;
; -0.707 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_b                 ; clock        ; clock       ; 1.000        ; -0.072     ; 1.634      ;
; -0.707 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoc_2            ; clock        ; clock       ; 1.000        ; -0.072     ; 1.634      ;
; -0.707 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_c                 ; clock        ; clock       ; 1.000        ; -0.072     ; 1.634      ;
; -0.707 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaod_2            ; clock        ; clock       ; 1.000        ; -0.072     ; 1.634      ;
; -0.707 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_d                 ; clock        ; clock       ; 1.000        ; -0.072     ; 1.634      ;
; -0.650 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean                ; clock        ; clock       ; 1.000        ; -0.073     ; 1.576      ;
; -0.650 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                      ; clock        ; clock       ; 1.000        ; -0.073     ; 1.576      ;
; -0.642 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean                ; clock        ; clock       ; 1.000        ; 0.294      ; 1.935      ;
; -0.642 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_clean                ; clock        ; clock       ; 1.000        ; 0.294      ; 1.935      ;
; -0.642 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working              ; clock        ; clock       ; 1.000        ; 0.294      ; 1.935      ;
; -0.642 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_done                 ; clock        ; clock       ; 1.000        ; 0.294      ; 1.935      ;
; -0.584 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|done                                        ; clock        ; clock       ; 1.000        ; 0.327      ; 1.910      ;
; -0.579 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao1_1 ; clock        ; clock       ; 1.000        ; -0.070     ; 1.508      ;
; -0.579 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_1      ; clock        ; clock       ; 1.000        ; -0.070     ; 1.508      ;
; -0.579 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao2_1 ; clock        ; clock       ; 1.000        ; -0.070     ; 1.508      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoa_2 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_a      ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaob_2 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_b      ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoc_2 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_c      ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaod_2 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_d      ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoe_2 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_e      ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaof_2 ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
; -0.571 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_f      ; clock        ; clock       ; 1.000        ; -0.071     ; 1.499      ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:uart1|newClock:c1|newClock'                                                                                                                              ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.420 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.440      ; 4.051      ;
; 0.420 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.438      ; 4.049      ;
; 0.420 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.438      ; 4.049      ;
; 0.420 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.440      ; 4.051      ;
; 0.420 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.435      ; 4.046      ;
; 0.927 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.440      ; 4.058      ;
; 0.927 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.438      ; 4.056      ;
; 0.927 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.438      ; 4.056      ;
; 0.927 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.440      ; 4.058      ;
; 0.927 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.435      ; 4.053      ;
; 1.500 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 2.358      ; 4.049      ;
; 2.007 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 2.358      ; 4.056      ;
; 3.165 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.194      ; 4.530      ;
; 3.165 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.192      ; 4.528      ;
; 3.165 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.192      ; 4.528      ;
; 3.165 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.194      ; 4.530      ;
; 3.165 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.189      ; 4.525      ;
; 4.245 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.112      ; 4.528      ;
; 4.351 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 4.623      ;
; 4.351 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.069      ; 4.621      ;
; 4.351 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.069      ; 4.621      ;
; 4.351 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 4.623      ;
; 4.351 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.066      ; 4.618      ;
; 5.431 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -1.011     ; 4.621      ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.477 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.inicia      ; clock        ; clock       ; 0.000        ; 0.496      ; 1.144      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[14]                                                       ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[2]                                                        ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[6]                                                        ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[10]                                                       ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[26]                                                       ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[28]                                                       ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[4]                                                        ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[0]                                                        ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[27]                                                       ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[3]                                                        ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[7]                                                        ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[15]                                                       ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[11]                                                       ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.500 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[23]                                                       ; clock        ; clock       ; 0.000        ; 0.499      ; 1.170      ;
; 0.506 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.inicia                 ; clock        ; clock       ; 0.000        ; 0.473      ; 1.150      ;
; 0.508 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working                                  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.148      ;
; 0.508 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working                                  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.148      ;
; 0.508 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working                                  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.148      ;
; 0.508 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_clean                                    ; clock        ; clock       ; 0.000        ; 0.469      ; 1.148      ;
; 0.514 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_xor                                  ; clock        ; clock       ; 0.000        ; 0.496      ; 1.181      ;
; 0.634 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoe_2                                ; clock        ; clock       ; 0.000        ; 0.473      ; 1.278      ;
; 0.634 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_f                                     ; clock        ; clock       ; 0.000        ; 0.473      ; 1.278      ;
; 0.660 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working                                  ; clock        ; clock       ; 0.000        ; 0.496      ; 1.327      ;
; 0.660 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_done                                     ; clock        ; clock       ; 0.000        ; 0.496      ; 1.327      ;
; 0.660 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_done                                     ; clock        ; clock       ; 0.000        ; 0.496      ; 1.327      ;
; 0.660 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.pronto                                         ; clock        ; clock       ; 0.000        ; 0.496      ; 1.327      ;
; 0.660 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|done                                                 ; clock        ; clock       ; 0.000        ; 0.496      ; 1.327      ;
; 0.671 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sig_reset_sbox         ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|state.liberaSbox                 ; clock        ; clock       ; 0.000        ; 0.495      ; 1.337      ;
; 0.712 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.liberaSbox                            ; clock        ; clock       ; 0.000        ; 0.474      ; 1.357      ;
; 0.763 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc1                            ; clock        ; clock       ; 0.000        ; 0.469      ; 1.403      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.state_reset                                                         ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Carrega                                                         ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Opera                                                           ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1SalvaInformacao                                                 ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Carrega                                                         ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Opera                                                           ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2SalvaInformacao                                                 ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Carrega                                                         ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Opera                                                           ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3SalvaInformacao                                                 ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.854 ; s_tdes_reset                                                     ; t_des:crito1|estado.pronto                                                              ; clock        ; clock       ; 0.000        ; 0.089      ; 1.114      ;
; 0.857 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao6_2                                ; clock        ; clock       ; 0.000        ; 0.474      ; 1.502      ;
; 0.857 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_6                                     ; clock        ; clock       ; 0.000        ; 0.474      ; 1.502      ;
; 0.857 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao7_2                                ; clock        ; clock       ; 0.000        ; 0.474      ; 1.502      ;
; 0.857 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_7                                     ; clock        ; clock       ; 0.000        ; 0.474      ; 1.502      ;
; 0.857 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao8_2                                ; clock        ; clock       ; 0.000        ; 0.474      ; 1.502      ;
; 0.857 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_8                                     ; clock        ; clock       ; 0.000        ; 0.474      ; 1.502      ;
; 0.857 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao9_1                                ; clock        ; clock       ; 0.000        ; 0.474      ; 1.502      ;
; 0.857 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_9                                     ; clock        ; clock       ; 0.000        ; 0.474      ; 1.502      ;
; 0.902 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.pronto      ; clock        ; clock       ; 0.000        ; 0.071      ; 1.144      ;
; 0.902 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.consultaRam ; clock        ; clock       ; 0.000        ; 0.071      ; 1.144      ;
; 0.902 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|done              ; clock        ; clock       ; 0.000        ; 0.071      ; 1.144      ;
; 0.905 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_process_key                                 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip                                          ; clock        ; clock       ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_working                                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done                                     ; clock        ; clock       ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_working                                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_done                                     ; clock        ; clock       ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_clean                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_working                                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_working                                  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_reset_key                                   ; clock        ; clock       ; 0.000        ; 0.072      ; 1.148      ;
; 0.906 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.pronto                 ; clock        ; clock       ; 0.000        ; 0.073      ; 1.150      ;
; 0.906 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.consultaRam            ; clock        ; clock       ; 0.000        ; 0.073      ; 1.150      ;
; 0.906 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|done                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.150      ;
; 0.908 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_process_key                                            ; clock        ; clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.908 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_reset_key                                              ; clock        ; clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.908 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f5_clean                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.908 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f3_clean                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.908 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ip                                                     ; clock        ; clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.908 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f0_clean                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.908 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f2_clean                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.908 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f2_done                                                ; clock        ; clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.908 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ip_final                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.908 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.pronto                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.151      ;
; 0.908 ; t_des:crito1|des:mapDes|sig_f_reset                              ; t_des:crito1|des:mapDes|f:mapF|state.op_xor                                             ; clock        ; clock       ; 0.000        ; 0.090      ; 1.169      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working                                  ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done                                     ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_working                                  ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_done                                     ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working                                  ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_done                                     ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_clean                                    ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                                  ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_done                                     ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                                    ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                                  ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.922 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                     ; clock        ; clock       ; 0.000        ; 0.497      ; 1.590      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des2SalvaInformacao                                         ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des1Carrega                                                 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des1Opera                                                   ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des1SalvaInformacao                                         ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.pronto                                                         ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des3Carrega                                                 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des3Opera                                                   ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des3SalvaInformacao                                         ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des2Carrega                                                 ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des2Opera                                                   ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.state_reset                                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                                ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a35~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a35~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a35~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a35~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[0]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[10]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[11]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[12]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[13]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[14]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[15]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[16]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[17]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[18]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[19]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[1]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[20]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[21]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[22]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[23]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[24]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[25]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[26]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[27]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[28]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[29]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[2]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[30]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[31]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[32]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[33]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[34]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[35]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[36]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[37]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[38]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[39]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[3]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[40]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[41]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[42]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[43]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[44]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[45]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[46]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[47]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[48]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[49]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[4]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[50]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[51]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[52]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[53]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[54]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[55]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[56]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[57]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[58]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[59]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[5]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[60]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[61]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[62]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[63]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[6]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[7]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[8]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[9]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[0]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[1]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[2]                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.222  ; 0.440        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.238  ; 0.456        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.262  ; 0.480        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; 0.332  ; 0.518        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.356  ; 0.542        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.357  ; 0.543        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.357  ; 0.543        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.357  ; 0.543        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.357  ; 0.543        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.357  ; 0.543        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.357  ; 0.543        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.372  ; 0.558        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|estado.st_reset|clk        ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|busy~_emulated|clk         ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|data[0]|clk                ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|data[1]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'                                                                      ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datac             ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datab            ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datac             ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datac           ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datad                 ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.612 ; 0.612        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.612 ; 0.612        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
; 0.625 ; 0.625        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datab            ;
; 0.625 ; 0.625        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datac             ;
; 0.625 ; 0.625        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datac             ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.655 ; 0.655        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; botao_0   ; clock                           ; 2.281 ; 2.501 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; 4.660 ; 5.134 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; 3.878 ; 4.385 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; 3.204 ; 3.601 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; botao_0   ; clock                           ; -1.453 ; -1.700 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; -3.251 ; -3.673 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; -2.500 ; -2.954 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; -1.948 ; -2.282 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 10.535 ; 10.541 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 7.890  ; 7.886  ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 9.463  ; 9.389  ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 8.337  ; 8.301  ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 8.520  ; 8.324  ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 7.407  ; 7.390  ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 10.535 ; 10.541 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 9.878  ; 10.187 ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 8.376  ; 8.271  ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 7.663  ; 7.473  ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 8.266  ; 8.179  ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 7.440  ; 7.291  ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 8.676  ; 8.494  ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 9.541  ; 9.578  ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 8.144  ; 8.156  ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 8.780  ; 8.694  ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 7.384  ; 7.307  ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 8.823  ; 8.538  ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 8.155  ; 7.991  ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 8.364  ; 8.161  ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 8.247  ; 8.024  ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 8.426  ; 8.468  ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 7.943  ; 7.736  ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 7.258  ; 7.190  ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 9.027  ; 8.955  ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 7.906  ; 7.834  ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 7.917  ; 7.834  ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 7.710  ; 7.654  ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 8.085  ; 8.252  ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 7.571  ; 7.565  ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 7.734  ; 7.701  ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 8.785  ; 8.736  ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 7.994  ; 7.916  ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 7.395  ; 7.331  ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 7.199  ; 7.177  ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 7.945  ; 7.927  ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 8.189  ; 8.089  ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 8.288  ; 8.316  ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 9.190  ; 9.070  ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 7.690  ; 7.600  ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 7.583  ; 7.577  ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 7.362  ; 7.306  ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 8.548  ; 8.659  ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 7.233  ; 7.252  ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 8.882  ; 8.741  ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 9.290  ; 9.197  ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 8.426  ; 8.292  ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 9.197  ; 9.047  ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 10.376 ; 10.280 ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 8.270  ; 8.355  ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 8.932  ; 8.805  ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 7.960  ; 7.987  ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 8.203  ; 8.171  ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 9.780  ; 9.580  ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 8.905  ; 8.810  ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 9.214  ; 9.060  ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 9.752  ; 9.948  ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 9.298  ; 9.264  ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 9.212  ; 9.217  ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 7.991  ; 7.947  ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 8.148  ; 8.070  ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 8.937  ; 8.783  ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 7.229  ; 7.214  ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 8.236  ; 8.120  ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 7.979  ; 8.000  ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 9.212  ; 9.217  ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 8.009  ; 7.934  ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 11.659 ; 11.515 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 10.218 ; 9.973  ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 7.184  ; 6.936  ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 10.534 ; 10.251 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 6.936  ; 6.914  ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 7.600  ; 7.595  ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 9.156  ; 9.087  ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 8.029  ; 7.993  ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 8.202  ; 8.013  ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 7.133  ; 7.116  ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 10.183 ; 10.191 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 9.505  ; 9.801  ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 8.063  ; 7.962  ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 7.384  ; 7.200  ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 7.962  ; 7.877  ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 7.169  ; 7.025  ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 8.356  ; 8.180  ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 9.230  ; 9.267  ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 7.891  ; 7.900  ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 8.457  ; 8.373  ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 7.116  ; 7.041  ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 8.498  ; 8.223  ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 7.856  ; 7.697  ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 8.056  ; 7.861  ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 7.944  ; 7.729  ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 8.116  ; 8.157  ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 7.652  ; 7.453  ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 6.990  ; 6.924  ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 8.738  ; 8.671  ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 7.614  ; 7.544  ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 7.626  ; 7.546  ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 7.428  ; 7.373  ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 7.785  ; 7.947  ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 7.293  ; 7.286  ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 7.450  ; 7.417  ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 8.461  ; 8.413  ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 7.702  ; 7.626  ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 7.124  ; 7.061  ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 6.936  ; 6.914  ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 7.651  ; 7.634  ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 7.887  ; 7.790  ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 8.029  ; 8.057  ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 8.847  ; 8.731  ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 7.409  ; 7.322  ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 7.306  ; 7.300  ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 7.092  ; 7.038  ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 8.232  ; 8.339  ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 6.968  ; 6.985  ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 8.551  ; 8.416  ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 8.943  ; 8.852  ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 8.113  ; 7.984  ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 8.854  ; 8.709  ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 10.033 ; 9.942  ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 7.963  ; 8.045  ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 8.599  ; 8.476  ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 7.666  ; 7.690  ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 7.901  ; 7.869  ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 9.415  ; 9.222  ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 8.574  ; 8.483  ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 8.871  ; 8.723  ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 9.385  ; 9.574  ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 8.950  ; 8.916  ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 6.967  ; 6.952  ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 7.696  ; 7.653  ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 7.846  ; 7.770  ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 8.606  ; 8.458  ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 6.967  ; 6.952  ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 7.932  ; 7.819  ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 7.687  ; 7.706  ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 8.869  ; 8.873  ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 7.716  ; 7.642  ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 10.767 ; 10.516 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 9.531  ; 9.300  ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 6.826  ; 6.575  ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 6.833  ; 6.582  ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; uart:uart1|newClock:c1|newClock ; -1.926 ; -10.424       ;
; clock                           ; -1.838 ; -3994.223     ;
; uart:uart1|tx:tx1|busy~1        ; -1.339 ; -6.329        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -1.608 ; -10.905       ;
; uart:uart1|tx:tx1|busy~1        ; -1.565 ; -7.266        ;
; uart:uart1|newClock:c1|newClock ; -1.058 ; -5.862        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                    ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; uart:uart1|newClock:c1|newClock ; -2.735 ; -12.974       ;
; clock                           ; -0.178 ; -1.711        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                    ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; uart:uart1|newClock:c1|newClock ; 0.256 ; 0.000         ;
; clock                           ; 0.257 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -3.000 ; -5118.800     ;
; uart:uart1|newClock:c1|newClock ; -1.000 ; -32.000       ;
; uart:uart1|tx:tx1|busy~1        ; 0.309  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:uart1|newClock:c1|newClock'                                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.926 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.890     ; 2.013      ;
; -1.703 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.387     ; 0.803      ;
; -1.582 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.319     ; 0.750      ;
; -1.577 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.205     ; 2.349      ;
; -1.545 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.320     ; 0.712      ;
; -1.484 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.203     ; 2.258      ;
; -1.458 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.203     ; 2.232      ;
; -1.449 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.249     ; 0.687      ;
; -1.439 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.201     ; 2.215      ;
; -1.419 ; uart:uart1|tx:tx1|datafll[4]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.927     ; 0.979      ;
; -1.379 ; uart:uart1|tx:tx1|datafll[5]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.922     ; 0.944      ;
; -1.367 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.201     ; 2.143      ;
; -1.354 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.702     ; 1.139      ;
; -1.342 ; uart:uart1|tx:tx1|datafll[6]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.924     ; 0.905      ;
; -1.336 ; uart:uart1|tx:tx1|datafll[3]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.925     ; 0.898      ;
; -1.318 ; uart:uart1|tx:tx1|datafll[7]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.927     ; 0.878      ;
; -1.282 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.635     ; 1.134      ;
; -1.278 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.631     ; 1.134      ;
; -1.277 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.700     ; 1.064      ;
; -1.276 ; uart:uart1|tx:tx1|datafll[1]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.925     ; 0.838      ;
; -1.264 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.634     ; 1.117      ;
; -1.262 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.622     ; 1.127      ;
; -1.256 ; uart:uart1|tx:tx1|datafll[2]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.923     ; 0.820      ;
; -1.241 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.700     ; 1.028      ;
; -1.230 ; uart:uart1|tx:tx1|datafll[8]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.927     ; 0.790      ;
; -1.227 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.698     ; 1.016      ;
; -1.171 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.632     ; 1.026      ;
; -1.167 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.630     ; 1.024      ;
; -1.144 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.698     ; 0.933      ;
; -1.135 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.632     ; 0.990      ;
; -1.127 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.633     ; 0.981      ;
; -1.121 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.630     ; 0.978      ;
; -1.106 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.564     ; 1.029      ;
; -1.091 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.633     ; 0.945      ;
; -1.008 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.562     ; 0.933      ;
; -1.005 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.560     ; 0.932      ;
; -0.996 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.560     ; 0.923      ;
; -0.991 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.562     ; 0.916      ;
; -0.838 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.778     ; 1.047      ;
; -0.804 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.778     ; 1.013      ;
; -0.803 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.775     ; 1.015      ;
; -0.688 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.775     ; 0.900      ;
; -0.524 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.060     ; 1.451      ;
; -0.493 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.435      ;
; -0.474 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.416      ;
; -0.406 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 1.351      ;
; -0.357 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.301      ;
; -0.337 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.281      ;
; -0.322 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.266      ;
; -0.313 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 1.260      ;
; -0.307 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.253      ;
; -0.297 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 1.242      ;
; -0.288 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.232      ;
; -0.287 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 1.234      ;
; -0.279 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.225      ;
; -0.268 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.038     ; 1.217      ;
; -0.234 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.180      ;
; -0.217 ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.038     ; 1.166      ;
; -0.199 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 1.146      ;
; -0.196 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.038     ; 1.145      ;
; -0.196 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.038     ; 1.145      ;
; -0.187 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.038     ; 1.136      ;
; -0.182 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 1.129      ;
; -0.179 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.625      ; 1.791      ;
; -0.173 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.117      ;
; -0.171 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.115      ;
; -0.162 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 1.109      ;
; -0.131 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.075      ;
; -0.106 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.050      ;
; -0.091 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.245     ; 0.833      ;
; -0.084 ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.039     ; 1.032      ;
; -0.082 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.627      ; 1.696      ;
; -0.056 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.627      ; 1.670      ;
; -0.056 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 1.003      ;
; -0.051 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.996      ;
; -0.049 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.186      ; 1.722      ;
; -0.048 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 0.995      ;
; -0.042 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 0.986      ;
; -0.037 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.629      ; 1.653      ;
; -0.035 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 0.982      ;
; -0.029 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.974      ;
; -0.020 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 0.964      ;
; -0.019 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.964      ;
; -0.017 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.962      ;
; -0.013 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.958      ;
; -0.012 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 0.956      ;
; -0.011 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.956      ;
; -0.006 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 0.950      ;
; -0.001 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.946      ;
; 0.002  ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 0.942      ;
; 0.004  ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.941      ;
; 0.020  ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.245     ; 0.722      ;
; 0.022  ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.923      ;
; 0.026  ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.919      ;
; 0.027  ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 0.920      ;
; 0.031  ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.244     ; 0.712      ;
; 0.033  ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.042     ; 0.912      ;
; 0.035  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.629      ; 1.581      ;
; 0.037  ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 0.907      ;
; 0.040  ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.244     ; 0.703      ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                              ;
+--------+---------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.838 ; uart:uart1|dado_recebido[2]                 ; estado.st_menuPrincipal                                                                             ; clock        ; clock       ; 1.000        ; 0.122      ; 2.947      ;
; -1.781 ; uart:uart1|dado_recebido[6]                 ; estado.st_menuPrincipal                                                                             ; clock        ; clock       ; 1.000        ; 0.122      ; 2.890      ;
; -1.749 ; uart:uart1|dado_recebido[3]                 ; estado.st_menuPrincipal                                                                             ; clock        ; clock       ; 1.000        ; 0.121      ; 2.857      ;
; -1.744 ; uart:uart1|dado_recebido[7]                 ; estado.st_menuPrincipal                                                                             ; clock        ; clock       ; 1.000        ; 0.121      ; 2.852      ;
; -1.740 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]                                                          ; clock        ; clock       ; 1.000        ; -0.278     ; 2.449      ;
; -1.740 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]                                                          ; clock        ; clock       ; 1.000        ; -0.278     ; 2.449      ;
; -1.740 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[4]                                                                ; clock        ; clock       ; 1.000        ; -0.278     ; 2.449      ;
; -1.736 ; t_des:crito1|des:mapDes|state.op_fc_working ; t_des:crito1|des:mapDes|sig_f_key[11]                                                               ; clock        ; clock       ; 1.000        ; -0.257     ; 2.466      ;
; -1.729 ; uart:uart1|dado_recebido[7]                 ; estado.st_carregando_texto                                                                          ; clock        ; clock       ; 1.000        ; 0.126      ; 2.842      ;
; -1.725 ; uart:uart1|dado_recebido[3]                 ; estado.st_carregando_texto                                                                          ; clock        ; clock       ; 1.000        ; 0.126      ; 2.838      ;
; -1.703 ; uart:uart1|dado_recebido[2]                 ; estado.st_carregando_texto                                                                          ; clock        ; clock       ; 1.000        ; 0.127      ; 2.817      ;
; -1.691 ; t_des:crito1|des:mapDes|state.op_f6_working ; t_des:crito1|des:mapDes|sig_f_key[15]                                                               ; clock        ; clock       ; 1.000        ; -0.047     ; 2.631      ;
; -1.685 ; t_des:crito1|des:mapDes|state.op_f8_working ; t_des:crito1|des:mapDes|sig_f_key[17]                                                               ; clock        ; clock       ; 1.000        ; -0.278     ; 2.394      ;
; -1.682 ; estado.st_carregando_texto                  ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~portb_address_reg0 ; clock        ; clock       ; 1.000        ; -0.084     ; 2.607      ;
; -1.660 ; t_des:crito1|des:mapDes|state.op_f8_working ; t_des:crito1|des:mapDes|sig_f_key[29]                                                               ; clock        ; clock       ; 1.000        ; -0.277     ; 2.370      ;
; -1.660 ; t_des:crito1|des:mapDes|state.op_fc_working ; t_des:crito1|des:mapDes|sig_f_key[14]                                                               ; clock        ; clock       ; 1.000        ; -0.268     ; 2.379      ;
; -1.657 ; uart:uart1|dado_recebido[6]                 ; estado.st_carregando_texto                                                                          ; clock        ; clock       ; 1.000        ; 0.127      ; 2.771      ;
; -1.654 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[24]                                                               ; clock        ; clock       ; 1.000        ; -0.276     ; 2.365      ;
; -1.654 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[22]                                                               ; clock        ; clock       ; 1.000        ; -0.276     ; 2.365      ;
; -1.654 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[15]                                                         ; clock        ; clock       ; 1.000        ; -0.276     ; 2.365      ;
; -1.654 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[26]                                                         ; clock        ; clock       ; 1.000        ; -0.276     ; 2.365      ;
; -1.652 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[39]                                                               ; clock        ; clock       ; 1.000        ; -0.278     ; 2.361      ;
; -1.652 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[33]                                                               ; clock        ; clock       ; 1.000        ; -0.278     ; 2.361      ;
; -1.652 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[42]                                                               ; clock        ; clock       ; 1.000        ; -0.278     ; 2.361      ;
; -1.652 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[40]                                                               ; clock        ; clock       ; 1.000        ; -0.278     ; 2.361      ;
; -1.652 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[17]                                                               ; clock        ; clock       ; 1.000        ; -0.278     ; 2.361      ;
; -1.652 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[3]                                                                ; clock        ; clock       ; 1.000        ; -0.278     ; 2.361      ;
; -1.650 ; t_des:crito1|des:mapDes|state.op_f8_working ; t_des:crito1|des:mapDes|sig_f_key[39]                                                               ; clock        ; clock       ; 1.000        ; -0.278     ; 2.359      ;
; -1.650 ; t_des:crito1|des:mapDes|state.op_fc_working ; t_des:crito1|des:mapDes|sig_f_key[4]                                                                ; clock        ; clock       ; 1.000        ; -0.278     ; 2.359      ;
; -1.648 ; estado.st_recebeChave                       ; i[0]                                                                                                ; clock        ; clock       ; 1.000        ; -0.244     ; 2.391      ;
; -1.648 ; estado.st_recebeChave                       ; i[1]                                                                                                ; clock        ; clock       ; 1.000        ; -0.244     ; 2.391      ;
; -1.648 ; estado.st_recebeChave                       ; i[2]                                                                                                ; clock        ; clock       ; 1.000        ; -0.244     ; 2.391      ;
; -1.648 ; estado.st_recebeChave                       ; i[3]                                                                                                ; clock        ; clock       ; 1.000        ; -0.244     ; 2.391      ;
; -1.648 ; estado.st_recebeChave                       ; i[4]                                                                                                ; clock        ; clock       ; 1.000        ; -0.244     ; 2.391      ;
; -1.648 ; estado.st_recebeChave                       ; i[5]                                                                                                ; clock        ; clock       ; 1.000        ; -0.244     ; 2.391      ;
; -1.648 ; estado.st_recebeChave                       ; i[6]                                                                                                ; clock        ; clock       ; 1.000        ; -0.244     ; 2.391      ;
; -1.648 ; estado.st_recebeChave                       ; i[7]                                                                                                ; clock        ; clock       ; 1.000        ; -0.244     ; 2.391      ;
; -1.648 ; estado.st_recebeChave                       ; i[8]                                                                                                ; clock        ; clock       ; 1.000        ; -0.244     ; 2.391      ;
; -1.648 ; estado.st_recebeChave                       ; i[9]                                                                                                ; clock        ; clock       ; 1.000        ; -0.244     ; 2.391      ;
; -1.644 ; t_des:crito1|des:mapDes|state.op_fc_working ; t_des:crito1|des:mapDes|sig_f_key[44]                                                               ; clock        ; clock       ; 1.000        ; -0.276     ; 2.355      ;
; -1.637 ; t_des:crito1|des:mapDes|state.op_f8_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]                                                          ; clock        ; clock       ; 1.000        ; -0.278     ; 2.346      ;
; -1.633 ; t_des:crito1|des:mapDes|state.op_fc_working ; t_des:crito1|des:mapDes|sig_f_key[10]                                                               ; clock        ; clock       ; 1.000        ; -0.276     ; 2.344      ;
; -1.631 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[29]                                                               ; clock        ; clock       ; 1.000        ; -0.277     ; 2.341      ;
; -1.631 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[12]                                                               ; clock        ; clock       ; 1.000        ; -0.277     ; 2.341      ;
; -1.631 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[31]                                                               ; clock        ; clock       ; 1.000        ; -0.277     ; 2.341      ;
; -1.631 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[17]                                                         ; clock        ; clock       ; 1.000        ; -0.277     ; 2.341      ;
; -1.631 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]                                                          ; clock        ; clock       ; 1.000        ; -0.064     ; 2.554      ;
; -1.631 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]                                                          ; clock        ; clock       ; 1.000        ; -0.064     ; 2.554      ;
; -1.631 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[4]                                                                ; clock        ; clock       ; 1.000        ; -0.064     ; 2.554      ;
; -1.627 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[38]                                                               ; clock        ; clock       ; 1.000        ; -0.277     ; 2.337      ;
; -1.627 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[25]                                                         ; clock        ; clock       ; 1.000        ; -0.277     ; 2.337      ;
; -1.627 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[32]                                                               ; clock        ; clock       ; 1.000        ; -0.277     ; 2.337      ;
; -1.627 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[24]                                                         ; clock        ; clock       ; 1.000        ; -0.277     ; 2.337      ;
; -1.627 ; estado.st_retorna_texto_seleciona_bloco     ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~portb_address_reg0 ; clock        ; clock       ; 1.000        ; -0.089     ; 2.547      ;
; -1.626 ; t_des:crito1|des:mapDes|state.op_f8_working ; t_des:crito1|des:mapDes|sig_f_key[21]                                                               ; clock        ; clock       ; 1.000        ; -0.256     ; 2.357      ;
; -1.626 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]                                                          ; clock        ; clock       ; 1.000        ; -0.268     ; 2.345      ;
; -1.626 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]                                                          ; clock        ; clock       ; 1.000        ; -0.268     ; 2.345      ;
; -1.626 ; t_des:crito1|des:mapDes|state.op_ff_clean   ; t_des:crito1|des:mapDes|sig_f_key[4]                                                                ; clock        ; clock       ; 1.000        ; -0.268     ; 2.345      ;
; -1.625 ; t_des:crito1|des:mapDes|state.op_f8_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]                                                          ; clock        ; clock       ; 1.000        ; -0.064     ; 2.548      ;
; -1.625 ; t_des:crito1|des:mapDes|state.op_f8_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]                                                          ; clock        ; clock       ; 1.000        ; -0.064     ; 2.548      ;
; -1.625 ; t_des:crito1|des:mapDes|state.op_f8_done    ; t_des:crito1|des:mapDes|sig_f_key[4]                                                                ; clock        ; clock       ; 1.000        ; -0.064     ; 2.548      ;
; -1.619 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[10]                                                               ; clock        ; clock       ; 1.000        ; -0.276     ; 2.330      ;
; -1.619 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]                                                          ; clock        ; clock       ; 1.000        ; -0.276     ; 2.330      ;
; -1.619 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[44]                                                               ; clock        ; clock       ; 1.000        ; -0.276     ; 2.330      ;
; -1.619 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[8]                                                          ; clock        ; clock       ; 1.000        ; -0.268     ; 2.338      ;
; -1.619 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_halfBlock[3]                                                          ; clock        ; clock       ; 1.000        ; -0.268     ; 2.338      ;
; -1.619 ; t_des:crito1|des:mapDes|state.op_fd_clean   ; t_des:crito1|des:mapDes|sig_f_key[4]                                                                ; clock        ; clock       ; 1.000        ; -0.268     ; 2.338      ;
; -1.613 ; estado.st_carregando_quantidade_blocos      ; i[0]                                                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.343      ;
; -1.613 ; estado.st_carregando_quantidade_blocos      ; i[1]                                                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.343      ;
; -1.613 ; estado.st_carregando_quantidade_blocos      ; i[2]                                                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.343      ;
; -1.613 ; estado.st_carregando_quantidade_blocos      ; i[3]                                                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.343      ;
; -1.613 ; estado.st_carregando_quantidade_blocos      ; i[4]                                                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.343      ;
; -1.613 ; estado.st_carregando_quantidade_blocos      ; i[5]                                                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.343      ;
; -1.613 ; estado.st_carregando_quantidade_blocos      ; i[6]                                                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.343      ;
; -1.613 ; estado.st_carregando_quantidade_blocos      ; i[7]                                                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.343      ;
; -1.613 ; estado.st_carregando_quantidade_blocos      ; i[8]                                                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.343      ;
; -1.613 ; estado.st_carregando_quantidade_blocos      ; i[9]                                                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.343      ;
; -1.612 ; estado.st_carregando_texto                  ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~portb_address_reg0 ; clock        ; clock       ; 1.000        ; -0.086     ; 2.535      ;
; -1.610 ; uart:uart1|dado_recebido[1]                 ; estado.st_carregando_texto                                                                          ; clock        ; clock       ; 1.000        ; 0.126      ; 2.723      ;
; -1.601 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[5]                                                                ; clock        ; clock       ; 1.000        ; -0.257     ; 2.331      ;
; -1.601 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[4]                                                          ; clock        ; clock       ; 1.000        ; -0.257     ; 2.331      ;
; -1.600 ; t_des:crito1|des:mapDes|state.op_ff_working ; t_des:crito1|des:mapDes|sig_f_key[17]                                                               ; clock        ; clock       ; 1.000        ; -0.063     ; 2.524      ;
; -1.599 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[29]                                                         ; clock        ; clock       ; 1.000        ; -0.256     ; 2.330      ;
; -1.599 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[30]                                                         ; clock        ; clock       ; 1.000        ; -0.256     ; 2.330      ;
; -1.599 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[45]                                                               ; clock        ; clock       ; 1.000        ; -0.256     ; 2.330      ;
; -1.599 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[21]                                                               ; clock        ; clock       ; 1.000        ; -0.256     ; 2.330      ;
; -1.599 ; estado.st_carregando_texto                  ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~portb_address_reg0 ; clock        ; clock       ; 1.000        ; -0.060     ; 2.548      ;
; -1.598 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[18]                                                         ; clock        ; clock       ; 1.000        ; -0.276     ; 2.309      ;
; -1.598 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_key[27]                                                               ; clock        ; clock       ; 1.000        ; -0.276     ; 2.309      ;
; -1.598 ; t_des:crito1|des:mapDes|state.op_f0_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[27]                                                         ; clock        ; clock       ; 1.000        ; -0.276     ; 2.309      ;
; -1.595 ; estado.st_retorna_texto_seleciona_bloco     ; i[0]                                                                                                ; clock        ; clock       ; 1.000        ; -0.262     ; 2.320      ;
; -1.595 ; estado.st_retorna_texto_seleciona_bloco     ; i[1]                                                                                                ; clock        ; clock       ; 1.000        ; -0.262     ; 2.320      ;
; -1.595 ; estado.st_retorna_texto_seleciona_bloco     ; i[2]                                                                                                ; clock        ; clock       ; 1.000        ; -0.262     ; 2.320      ;
; -1.595 ; estado.st_retorna_texto_seleciona_bloco     ; i[3]                                                                                                ; clock        ; clock       ; 1.000        ; -0.262     ; 2.320      ;
; -1.595 ; estado.st_retorna_texto_seleciona_bloco     ; i[4]                                                                                                ; clock        ; clock       ; 1.000        ; -0.262     ; 2.320      ;
; -1.595 ; estado.st_retorna_texto_seleciona_bloco     ; i[5]                                                                                                ; clock        ; clock       ; 1.000        ; -0.262     ; 2.320      ;
; -1.595 ; estado.st_retorna_texto_seleciona_bloco     ; i[6]                                                                                                ; clock        ; clock       ; 1.000        ; -0.262     ; 2.320      ;
; -1.595 ; estado.st_retorna_texto_seleciona_bloco     ; i[7]                                                                                                ; clock        ; clock       ; 1.000        ; -0.262     ; 2.320      ;
; -1.595 ; estado.st_retorna_texto_seleciona_bloco     ; i[8]                                                                                                ; clock        ; clock       ; 1.000        ; -0.262     ; 2.320      ;
; -1.595 ; estado.st_retorna_texto_seleciona_bloco     ; i[9]                                                                                                ; clock        ; clock       ; 1.000        ; -0.262     ; 2.320      ;
+--------+---------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:uart1|tx:tx1|busy~1'                                                                                                                              ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -1.339 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.263      ; 1.649      ;
; -1.212 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.378      ; 1.491      ;
; -1.208 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.319      ; 1.510      ;
; -1.175 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.331      ; 1.489      ;
; -1.090 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.330      ; 1.402      ;
; -0.760 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.378      ; 1.195      ;
; -0.677 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.443      ; 1.113      ;
; -0.632 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.493      ; 1.036      ;
; -0.587 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.442      ; 1.021      ;
; -0.570 ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.436      ; 0.999      ;
; -0.480 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.093      ; 1.630      ;
; -0.466 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.053     ; 0.824      ;
; -0.455 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.030     ; 0.982      ;
; -0.353 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.208      ; 1.472      ;
; -0.352 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.033     ; 0.812      ;
; -0.349 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.149      ; 1.491      ;
; -0.335 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.032     ; 0.796      ;
; -0.315 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.161      ; 1.469      ;
; -0.263 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.033     ; 0.722      ;
; -0.230 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.160      ; 1.382      ;
; -0.095 ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.066      ; 1.213      ;
; -0.076 ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.070      ; 1.200      ;
; -0.049 ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.070      ; 1.170      ;
; -0.048 ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.070      ; 1.166      ;
; -0.032 ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.068      ; 1.149      ;
; -0.005 ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.067      ; 1.124      ;
; 0.006  ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.066      ; 1.109      ;
; 0.029  ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.068      ; 1.087      ;
; 1.033  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.339      ; 1.363      ;
; 1.160  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.454      ; 1.205      ;
; 1.164  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.395      ; 1.224      ;
; 1.198  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.407      ; 1.202      ;
; 1.283  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.406      ; 1.115      ;
; 1.517  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 2.339      ; 1.379      ;
; 1.644  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 2.454      ; 1.221      ;
; 1.648  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 2.395      ; 1.240      ;
; 1.682  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 2.407      ; 1.218      ;
; 1.767  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 2.406      ; 1.131      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                                                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.608 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_start                                                                                ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.076      ; 0.582      ;
; -1.085 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_start                                                                                ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.076      ; 0.605      ;
; -0.890 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|enviar_busy                                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.629      ; 0.853      ;
; -0.887 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.enviandoInformacao                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.629      ; 0.856      ;
; -0.837 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[0]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.617      ; 0.894      ;
; -0.837 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[2]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.617      ; 0.894      ;
; -0.837 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[1]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.617      ; 0.894      ;
; -0.837 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[7]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.617      ; 0.894      ;
; -0.837 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[6]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.617      ; 0.894      ;
; -0.837 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[5]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.617      ; 0.894      ;
; -0.837 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[4]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.617      ; 0.894      ;
; -0.837 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[3]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.617      ; 0.894      ;
; -0.824 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.esperaComandoEnviar                                                            ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.634      ; 0.924      ;
; -0.367 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|enviar_busy                                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.629      ; 0.876      ;
; -0.364 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.enviandoInformacao                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.629      ; 0.879      ;
; -0.314 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[0]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.617      ; 0.917      ;
; -0.314 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[2]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.617      ; 0.917      ;
; -0.314 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[1]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.617      ; 0.917      ;
; -0.314 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[7]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.617      ; 0.917      ;
; -0.314 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[6]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.617      ; 0.917      ;
; -0.314 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[5]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.617      ; 0.917      ;
; -0.314 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[4]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.617      ; 0.917      ;
; -0.314 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[3]                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.617      ; 0.917      ;
; -0.301 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.esperaComandoEnviar                                                            ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.634      ; 0.947      ;
; -0.200 ; uart:uart1|tx:tx1|busy~_emulated                       ; uart:uart1|tx_start                                                                                ; uart:uart1|newClock:c1|newClock ; clock       ; 0.000        ; 0.890      ; 0.804      ;
; 0.075  ; uart:uart1|estadoTX.esperaComandoEnviar                ; uart:uart1|tx_start                                                                                ; clock                           ; clock       ; 0.000        ; 0.503      ; 0.662      ;
; 0.106  ; s_ram_datain[18]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.221      ; 0.431      ;
; 0.106  ; s_ram_datain[39]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.222      ; 0.432      ;
; 0.108  ; s_ram_datain[58]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.220      ; 0.432      ;
; 0.109  ; s_ram_datain[40]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.221      ; 0.434      ;
; 0.111  ; s_ram_datain[23]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.222      ; 0.437      ;
; 0.114  ; s_comm_enviar                                          ; uart:uart1|tx_start                                                                                ; clock                           ; clock       ; 0.000        ; 0.508      ; 0.706      ;
; 0.123  ; s_ram_datain[8]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.221      ; 0.448      ;
; 0.125  ; s_ram_datain[2]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.221      ; 0.450      ;
; 0.156  ; s_ram_datain[26]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.221      ; 0.481      ;
; 0.157  ; s_ram_datain[42]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.221      ; 0.482      ;
; 0.157  ; s_ram_datain[31]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.222      ; 0.483      ;
; 0.160  ; s_ram_datain[41]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.222      ; 0.486      ;
; 0.162  ; s_ram_datain[45]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.222      ; 0.488      ;
; 0.165  ; s_ram_datain[49]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.222      ; 0.491      ;
; 0.166  ; s_ram_datain[10]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.222      ; 0.492      ;
; 0.167  ; s_ram_datain[12]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.221      ; 0.492      ;
; 0.167  ; s_ram_datain[9]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.222      ; 0.493      ;
; 0.169  ; s_ram_datain[20]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a4~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.221      ; 0.494      ;
; 0.169  ; s_ram_datain[1]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.222      ; 0.495      ;
; 0.172  ; t_des:crito1|des:mapDes|done                           ; t_des:crito1|des:mapDes|done                                                                       ; clock                           ; clock       ; 0.000        ; 0.051      ; 0.307      ;
; 0.173  ; uart:uart1|estadoRX.informacaoRecebida                 ; uart:uart1|estadoRX.informacaoRecebida                                                             ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; uart:uart1|estadoRX.recebendoInformacao                ; uart:uart1|estadoRX.recebendoInformacao                                                            ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working                                             ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done                                                ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_working                                             ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working                                             ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                                             ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_done                                                ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                                               ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                                             ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                                ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f6_clean              ; t_des:crito1|des:mapDes|state.op_f6_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f7_clean              ; t_des:crito1|des:mapDes|state.op_f7_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f8_working            ; t_des:crito1|des:mapDes|state.op_f8_working                                                        ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f8_clean              ; t_des:crito1|des:mapDes|state.op_f8_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f0_done               ; t_des:crito1|des:mapDes|state.op_f0_done                                                           ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_fc_clean              ; t_des:crito1|des:mapDes|state.op_fc_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_fd_clean              ; t_des:crito1|des:mapDes|state.op_fd_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_fe_clean              ; t_des:crito1|des:mapDes|state.op_fe_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f4_clean              ; t_des:crito1|des:mapDes|state.op_f4_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_fa_clean              ; t_des:crito1|des:mapDes|state.op_fa_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_fc_working            ; t_des:crito1|des:mapDes|state.op_fc_working                                                        ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_ff_clean              ; t_des:crito1|des:mapDes|state.op_ff_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|estado.state_reset                        ; t_des:crito1|estado.state_reset                                                                    ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|estado.des1Carrega                        ; t_des:crito1|estado.des1Carrega                                                                    ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|estado.des1Opera                          ; t_des:crito1|estado.des1Opera                                                                      ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|estado.des2Opera                          ; t_des:crito1|estado.des2Opera                                                                      ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|estado.des3Opera                          ; t_des:crito1|estado.des3Opera                                                                      ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|estado.pronto                             ; t_des:crito1|estado.pronto                                                                         ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f1_clean              ; t_des:crito1|des:mapDes|state.op_f1_clean                                                          ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|sig_f_reset                    ; t_des:crito1|des:mapDes|sig_f_reset                                                                ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; reg_key_192[142]                                       ; reg_key_192[142]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working                                             ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working                                             ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working                                             ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working                                             ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_clean                                               ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|done                ; t_un_des:decrito1|un_des:mapUN_Des|done                                                            ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_ram_endereco[6]                                      ; s_ram_endereco[6]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_ram_endereco[3]                                      ; s_ram_endereco[3]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_ram_endereco[2]                                      ; s_ram_endereco[2]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_ram_endereco[0]                                      ; s_ram_endereco[0]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; estado.st_resultado_seleciona_bloco                    ; estado.st_resultado_seleciona_bloco                                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; estado.st_carregando_quantidade_blocos                 ; estado.st_carregando_quantidade_blocos                                                             ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; reg_key_192[190]                                       ; reg_key_192[190]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_ram_datain[15]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.222      ; 0.500      ;
; 0.174  ; s_ram_datain[24]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.224      ; 0.502      ;
; 0.174  ; s_tdecodificador_displays[0]                           ; s_tdecodificador_displays[0]                                                                       ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.175  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean                                               ; clock                           ; clock       ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_clean                                               ; clock                           ; clock       ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working                                             ; clock                           ; clock       ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_done                                                ; clock                           ; clock       ; 0.000        ; 0.048      ; 0.307      ;
; 0.175  ; s_ram_endereco[9]                                      ; s_ram_endereco[9]                                                                                  ; clock                           ; clock       ; 0.000        ; 0.048      ; 0.307      ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:uart1|tx:tx1|busy~1'                                                                                                                               ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -1.565 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 2.573      ; 1.008      ;
; -1.501 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 2.505      ; 1.004      ;
; -1.454 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 2.493      ; 1.039      ;
; -1.449 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 2.506      ; 1.057      ;
; -1.297 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 2.435      ; 1.138      ;
; -1.108 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.573      ; 0.985      ;
; -1.044 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.505      ; 0.981      ;
; -0.997 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.493      ; 1.016      ;
; -0.992 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.506      ; 1.034      ;
; -0.840 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.435      ; 1.115      ;
; 0.150  ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.239      ; 0.919      ;
; 0.174  ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.237      ; 0.941      ;
; 0.186  ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.238      ; 0.954      ;
; 0.207  ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.239      ; 0.976      ;
; 0.219  ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.241      ; 0.990      ;
; 0.220  ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.241      ; 0.991      ;
; 0.255  ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.236      ; 1.021      ;
; 0.259  ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.241      ; 1.030      ;
; 0.300  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.387      ; 1.207      ;
; 0.364  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.319      ; 1.203      ;
; 0.411  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.307      ; 1.238      ;
; 0.416  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.320      ; 1.256      ;
; 0.436  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.509      ; 0.475      ;
; 0.438  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.508      ; 0.476      ;
; 0.517  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.576      ; 0.623      ;
; 0.568  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.249      ; 1.337      ;
; 0.602  ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.033      ; 0.635      ;
; 0.632  ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.053      ; 0.685      ;
; 0.637  ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.032      ; 0.669      ;
; 0.643  ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.700      ; 0.863      ;
; 0.657  ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.033      ; 0.690      ;
; 0.699  ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.622      ; 0.841      ;
; 0.720  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.438      ; 0.688      ;
; 0.728  ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.630      ; 0.878      ;
; 0.781  ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.030      ; 0.811      ;
; 0.782  ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.631      ; 0.933      ;
; 0.912  ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.562      ; 0.994      ;
; 0.982  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.496      ; 1.008      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:uart1|newClock:c1|newClock'                                                                                                                                    ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.058 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.964      ; 1.010      ;
; -1.005 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.961      ; 1.060      ;
; -0.997 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.964      ; 1.071      ;
; -0.976 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.959      ; 1.087      ;
; -0.969 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.961      ; 1.096      ;
; -0.857 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.246      ; 0.493      ;
; -0.535 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.964      ; 1.033      ;
; -0.482 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.961      ; 1.083      ;
; -0.474 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.964      ; 1.094      ;
; -0.453 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.959      ; 1.110      ;
; -0.446 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.961      ; 1.119      ;
; -0.334 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.246      ; 0.516      ;
; 0.181  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|busy             ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|datafll[3]       ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[4]          ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[6]          ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[3]          ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[7]          ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[2]          ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[5]          ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[0]          ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[1]          ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.275  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.402      ;
; 0.295  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.420      ;
; 0.349  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.475      ;
; 0.358  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.484      ;
; 0.362  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.488      ;
; 0.362  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.487      ;
; 0.363  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.489      ;
; 0.364  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.490      ;
; 0.370  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.778      ; 1.232      ;
; 0.377  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.040      ; 0.501      ;
; 0.415  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.541      ;
; 0.416  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.541      ;
; 0.423  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.775      ; 1.282      ;
; 0.428  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.553      ;
; 0.429  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.554      ;
; 0.430  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.555      ;
; 0.431  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.778      ; 1.293      ;
; 0.435  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.562      ;
; 0.438  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.565      ;
; 0.440  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.567      ;
; 0.452  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.773      ; 1.309      ;
; 0.453  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.581      ;
; 0.459  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.775      ; 1.318      ;
; 0.460  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.039      ; 0.583      ;
; 0.461  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.588      ;
; 0.462  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.587      ;
; 0.462  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.589      ;
; 0.467  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.045      ; 0.596      ;
; 0.477  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.045      ; 0.606      ;
; 0.482  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.045      ; 0.611      ;
; 0.486  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.037      ; 0.607      ;
; 0.489  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.045      ; 0.618      ;
; 0.495  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.620      ;
; 0.498  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.624      ;
; 0.498  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.623      ;
; 0.499  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.625      ;
; 0.500  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.628      ;
; 0.501  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.627      ;
; 0.506  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.035      ; 0.625      ;
; 0.509  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.045      ; 0.638      ;
; 0.509  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.635      ;
; 0.510  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.636      ;
; 0.511  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.045      ; 0.640      ;
; 0.514  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.045      ; 0.643      ;
; 0.514  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.641      ;
; 0.516  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.045      ; 0.645      ;
; 0.516  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.045      ; 0.645      ;
; 0.518  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.646      ;
; 0.520  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.648      ;
; 0.521  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.649      ;
; 0.525  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.651      ;
; 0.526  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.653      ;
; 0.526  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.652      ;
; 0.526  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.652      ;
; 0.526  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.652      ;
; 0.538  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.664      ;
; 0.546  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.672      ;
; 0.554  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.681      ;
; 0.555  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.681      ;
; 0.557  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.685      ;
; 0.557  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.685      ;
; 0.557  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.685      ;
; 0.558  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.685      ;
; 0.558  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.686      ;
; 0.558  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.686      ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:uart1|newClock:c1|newClock'                                                                                                                              ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.735 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.890     ; 2.822      ;
; -2.048 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.201     ; 2.824      ;
; -2.048 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.203     ; 2.822      ;
; -2.048 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.203     ; 2.822      ;
; -2.048 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.201     ; 2.824      ;
; -2.047 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.205     ; 2.819      ;
; -1.876 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.060     ; 2.803      ;
; -1.189 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.629      ; 2.805      ;
; -1.189 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.627      ; 2.803      ;
; -1.189 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.627      ; 2.803      ;
; -1.189 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.629      ; 2.805      ;
; -1.188 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.625      ; 2.800      ;
; -0.879 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.186      ; 2.552      ;
; -0.363 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.186      ; 2.536      ;
; -0.192 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.875      ; 2.554      ;
; -0.192 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.873      ; 2.552      ;
; -0.192 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.873      ; 2.552      ;
; -0.192 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.875      ; 2.554      ;
; -0.191 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.871      ; 2.549      ;
; 0.324  ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.875      ; 2.538      ;
; 0.324  ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.873      ; 2.536      ;
; 0.324  ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.873      ; 2.536      ;
; 0.324  ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.875      ; 2.538      ;
; 0.325  ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.871      ; 2.533      ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                                                                              ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.178 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|sig_k_reset                                 ; clock        ; clock       ; 1.000        ; -0.046     ; 1.119      ;
; -0.090 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f5_done                            ; clock        ; clock       ; 1.000        ; -0.048     ; 1.029      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ff_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f5_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fc_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 1.023      ;
; -0.059 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc1                   ; clock        ; clock       ; 1.000        ; -0.042     ; 1.004      ;
; -0.059 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao1_1            ; clock        ; clock       ; 1.000        ; -0.042     ; 1.004      ;
; -0.059 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_1                 ; clock        ; clock       ; 1.000        ; -0.042     ; 1.004      ;
; -0.059 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao2_1            ; clock        ; clock       ; 1.000        ; -0.042     ; 1.004      ;
; -0.035 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                      ; clock        ; clock       ; 1.000        ; -0.059     ; 0.963      ;
; -0.035 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 0.980      ;
; -0.035 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 0.980      ;
; -0.035 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f8_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 0.980      ;
; -0.035 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 0.980      ;
; -0.024 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_working                         ; clock        ; clock       ; 1.000        ; -0.043     ; 0.968      ;
; -0.024 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ff_working                         ; clock        ; clock       ; 1.000        ; -0.043     ; 0.968      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[0]                                   ; clock        ; clock       ; 1.000        ; -0.049     ; 0.949      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[1]                                   ; clock        ; clock       ; 1.000        ; -0.049     ; 0.949      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[2]                                   ; clock        ; clock       ; 1.000        ; -0.049     ; 0.949      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[3]                                   ; clock        ; clock       ; 1.000        ; -0.049     ; 0.949      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[4]                                   ; clock        ; clock       ; 1.000        ; -0.049     ; 0.949      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[5]                                   ; clock        ; clock       ; 1.000        ; -0.049     ; 0.949      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[6]                                   ; clock        ; clock       ; 1.000        ; -0.049     ; 0.949      ;
; -0.007 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[49]                                  ; clock        ; clock       ; 1.000        ; -0.051     ; 0.943      ;
; -0.007 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[50]                                  ; clock        ; clock       ; 1.000        ; -0.051     ; 0.943      ;
; -0.007 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[51]                                  ; clock        ; clock       ; 1.000        ; -0.051     ; 0.943      ;
; -0.007 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[52]                                  ; clock        ; clock       ; 1.000        ; -0.051     ; 0.943      ;
; -0.007 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[53]                                  ; clock        ; clock       ; 1.000        ; -0.051     ; 0.943      ;
; -0.007 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[54]                                  ; clock        ; clock       ; 1.000        ; -0.051     ; 0.943      ;
; -0.007 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[55]                                  ; clock        ; clock       ; 1.000        ; -0.051     ; 0.943      ;
; 0.010  ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_done                 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.937      ;
; 0.010  ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_done                 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.937      ;
; 0.010  ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_done                 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.937      ;
; 0.010  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 0.935      ;
; 0.010  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 0.935      ;
; 0.010  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 0.935      ;
; 0.010  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 0.935      ;
; 0.010  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_clean                           ; clock        ; clock       ; 1.000        ; -0.042     ; 0.935      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[21]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[22]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[23]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[24]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[25]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[26]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[27]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[28]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[29]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[30]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[31]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[32]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[33]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.014  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[34]                                  ; clock        ; clock       ; 1.000        ; -0.045     ; 0.928      ;
; 0.017  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f0_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 0.928      ;
; 0.017  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f1_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 0.928      ;
; 0.017  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 0.928      ;
; 0.017  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 0.928      ;
; 0.017  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f2_working                         ; clock        ; clock       ; 1.000        ; -0.042     ; 0.928      ;
; 0.020  ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoa_2            ; clock        ; clock       ; 1.000        ; -0.041     ; 0.926      ;
; 0.020  ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_a                 ; clock        ; clock       ; 1.000        ; -0.041     ; 0.926      ;
; 0.020  ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaob_2            ; clock        ; clock       ; 1.000        ; -0.041     ; 0.926      ;
; 0.020  ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_b                 ; clock        ; clock       ; 1.000        ; -0.041     ; 0.926      ;
; 0.020  ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoc_2            ; clock        ; clock       ; 1.000        ; -0.041     ; 0.926      ;
; 0.020  ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_c                 ; clock        ; clock       ; 1.000        ; -0.041     ; 0.926      ;
; 0.020  ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaod_2            ; clock        ; clock       ; 1.000        ; -0.041     ; 0.926      ;
; 0.020  ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_d                 ; clock        ; clock       ; 1.000        ; -0.041     ; 0.926      ;
; 0.036  ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean                ; clock        ; clock       ; 1.000        ; 0.143      ; 1.094      ;
; 0.036  ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_clean                ; clock        ; clock       ; 1.000        ; 0.143      ; 1.094      ;
; 0.036  ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working              ; clock        ; clock       ; 1.000        ; 0.143      ; 1.094      ;
; 0.036  ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_done                 ; clock        ; clock       ; 1.000        ; 0.143      ; 1.094      ;
; 0.037  ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                       ; clock        ; clock       ; 1.000        ; -0.247     ; 0.703      ;
; 0.037  ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_sbox                        ; clock        ; clock       ; 1.000        ; -0.247     ; 0.703      ;
; 0.037  ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_p_box                       ; clock        ; clock       ; 1.000        ; -0.247     ; 0.703      ;
; 0.037  ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.pronto                         ; clock        ; clock       ; 1.000        ; -0.247     ; 0.703      ;
; 0.037  ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|done                                 ; clock        ; clock       ; 1.000        ; -0.247     ; 0.703      ;
; 0.063  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|done                                        ; clock        ; clock       ; 1.000        ; 0.160      ; 1.084      ;
; 0.073  ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean                ; clock        ; clock       ; 1.000        ; -0.041     ; 0.873      ;
; 0.073  ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                      ; clock        ; clock       ; 1.000        ; -0.041     ; 0.873      ;
; 0.107  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|sig_f_reset                                 ; clock        ; clock       ; 1.000        ; 0.149      ; 1.029      ;
; 0.116  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao1_1 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.831      ;
; 0.116  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_1      ; clock        ; clock       ; 1.000        ; -0.040     ; 0.831      ;
; 0.116  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao2_1 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.831      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoa_2 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_a      ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaob_2 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_b      ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoc_2 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_c      ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaod_2 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_d      ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoe_2 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_e      ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
; 0.120  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaof_2 ; clock        ; clock       ; 1.000        ; -0.040     ; 0.827      ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:uart1|newClock:c1|newClock'                                                                                                                              ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.256 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.964      ; 2.324      ;
; 0.256 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.964      ; 2.324      ;
; 0.257 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.961      ; 2.322      ;
; 0.257 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.961      ; 2.322      ;
; 0.257 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.959      ; 2.320      ;
; 0.779 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.964      ; 2.347      ;
; 0.779 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.964      ; 2.347      ;
; 0.780 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.961      ; 2.345      ;
; 0.780 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.961      ; 2.345      ;
; 0.780 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.959      ; 2.343      ;
; 0.972 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.246      ; 2.322      ;
; 1.495 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.246      ; 2.345      ;
; 1.684 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.778      ; 2.546      ;
; 1.684 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.778      ; 2.546      ;
; 1.685 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.775      ; 2.544      ;
; 1.685 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.775      ; 2.544      ;
; 1.685 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.773      ; 2.542      ;
; 2.400 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.060      ; 2.544      ;
; 2.572 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.033     ; 2.653      ;
; 2.572 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.033     ; 2.653      ;
; 2.573 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.036     ; 2.651      ;
; 2.573 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.036     ; 2.651      ;
; 2.573 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.038     ; 2.649      ;
; 3.288 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.751     ; 2.651      ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.257 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.inicia      ; clock        ; clock       ; 0.000        ; 0.255      ; 0.596      ;
; 0.267 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.inicia                 ; clock        ; clock       ; 0.000        ; 0.247      ; 0.598      ;
; 0.272 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_xor                                  ; clock        ; clock       ; 0.000        ; 0.255      ; 0.611      ;
; 0.284 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working                                  ; clock        ; clock       ; 0.000        ; 0.245      ; 0.613      ;
; 0.284 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working                                  ; clock        ; clock       ; 0.000        ; 0.245      ; 0.613      ;
; 0.284 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working                                  ; clock        ; clock       ; 0.000        ; 0.245      ; 0.613      ;
; 0.284 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_clean                                    ; clock        ; clock       ; 0.000        ; 0.245      ; 0.613      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[14]                                                       ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[2]                                                        ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[6]                                                        ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[10]                                                       ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[26]                                                       ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[28]                                                       ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[4]                                                        ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[0]                                                        ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[27]                                                       ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[3]                                                        ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[7]                                                        ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[15]                                                       ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[11]                                                       ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.287 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[23]                                                       ; clock        ; clock       ; 0.000        ; 0.255      ; 0.626      ;
; 0.340 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sig_reset_sbox         ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|state.liberaSbox                 ; clock        ; clock       ; 0.000        ; 0.254      ; 0.678      ;
; 0.343 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoe_2                                ; clock        ; clock       ; 0.000        ; 0.246      ; 0.673      ;
; 0.343 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_f                                     ; clock        ; clock       ; 0.000        ; 0.246      ; 0.673      ;
; 0.358 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working                                  ; clock        ; clock       ; 0.000        ; 0.255      ; 0.697      ;
; 0.358 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_done                                     ; clock        ; clock       ; 0.000        ; 0.255      ; 0.697      ;
; 0.358 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_done                                     ; clock        ; clock       ; 0.000        ; 0.255      ; 0.697      ;
; 0.358 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.pronto                                         ; clock        ; clock       ; 0.000        ; 0.255      ; 0.697      ;
; 0.358 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|done                                                 ; clock        ; clock       ; 0.000        ; 0.255      ; 0.697      ;
; 0.358 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.liberaSbox                            ; clock        ; clock       ; 0.000        ; 0.248      ; 0.690      ;
; 0.384 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc1                            ; clock        ; clock       ; 0.000        ; 0.245      ; 0.713      ;
; 0.449 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao6_2                                ; clock        ; clock       ; 0.000        ; 0.246      ; 0.779      ;
; 0.449 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_6                                     ; clock        ; clock       ; 0.000        ; 0.246      ; 0.779      ;
; 0.449 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao7_2                                ; clock        ; clock       ; 0.000        ; 0.246      ; 0.779      ;
; 0.449 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_7                                     ; clock        ; clock       ; 0.000        ; 0.246      ; 0.779      ;
; 0.449 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao8_2                                ; clock        ; clock       ; 0.000        ; 0.246      ; 0.779      ;
; 0.449 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_8                                     ; clock        ; clock       ; 0.000        ; 0.246      ; 0.779      ;
; 0.449 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao9_1                                ; clock        ; clock       ; 0.000        ; 0.246      ; 0.779      ;
; 0.449 ; t_des:crito1|des:mapDes|sig_k_reset                              ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_9                                     ; clock        ; clock       ; 0.000        ; 0.246      ; 0.779      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.state_reset                                                         ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Carrega                                                         ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Opera                                                           ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1SalvaInformacao                                                 ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Carrega                                                         ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Opera                                                           ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2SalvaInformacao                                                 ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Carrega                                                         ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Opera                                                           ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3SalvaInformacao                                                 ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.464 ; s_tdes_reset                                                     ; t_des:crito1|estado.pronto                                                              ; clock        ; clock       ; 0.000        ; 0.050      ; 0.598      ;
; 0.471 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.pronto      ; clock        ; clock       ; 0.000        ; 0.041      ; 0.596      ;
; 0.471 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.consultaRam ; clock        ; clock       ; 0.000        ; 0.041      ; 0.596      ;
; 0.471 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|done              ; clock        ; clock       ; 0.000        ; 0.041      ; 0.596      ;
; 0.472 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.pronto                 ; clock        ; clock       ; 0.000        ; 0.042      ; 0.598      ;
; 0.472 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.consultaRam            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.598      ;
; 0.472 ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset            ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sbox1:mapSbox1|done                         ; clock        ; clock       ; 0.000        ; 0.042      ; 0.598      ;
; 0.475 ; t_des:crito1|des:mapDes|sig_f_reset                              ; t_des:crito1|des:mapDes|f:mapF|state.op_xor                                             ; clock        ; clock       ; 0.000        ; 0.050      ; 0.609      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working                                  ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done                                     ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_working                                  ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_done                                     ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working                                  ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_done                                     ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_clean                                    ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                                  ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_done                                     ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                                    ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                                  ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.478 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                     ; clock        ; clock       ; 0.000        ; 0.256      ; 0.818      ;
; 0.479 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f8_working                                             ; clock        ; clock       ; 0.000        ; 0.256      ; 0.819      ;
; 0.479 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f0_done                                                ; clock        ; clock       ; 0.000        ; 0.256      ; 0.819      ;
; 0.479 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f1_done                                                ; clock        ; clock       ; 0.000        ; 0.256      ; 0.819      ;
; 0.479 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_fc_working                                             ; clock        ; clock       ; 0.000        ; 0.256      ; 0.819      ;
; 0.486 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sig_reset_sbox                                ; clock        ; clock       ; 0.000        ; 0.041      ; 0.611      ;
; 0.486 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_sbox                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.611      ;
; 0.486 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_p_box                                ; clock        ; clock       ; 0.000        ; 0.041      ; 0.611      ;
; 0.486 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.pronto                                  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.611      ;
; 0.486 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|done                                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.611      ;
; 0.487 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_clean                                    ; clock        ; clock       ; 0.000        ; 0.248      ; 0.819      ;
; 0.487 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f4_clean                                    ; clock        ; clock       ; 0.000        ; 0.248      ; 0.819      ;
; 0.487 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean                                    ; clock        ; clock       ; 0.000        ; 0.248      ; 0.819      ;
; 0.487 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean                                    ; clock        ; clock       ; 0.000        ; 0.248      ; 0.819      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_process_key                                 ; clock        ; clock       ; 0.000        ; 0.041      ; 0.613      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip                                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.613      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_working                                  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.613      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done                                     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.613      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_working                                  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.613      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_done                                     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.613      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_clean                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.613      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_working                                  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.613      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_working                                  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.613      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_reset_key                                   ; clock        ; clock       ; 0.000        ; 0.041      ; 0.613      ;
; 0.488 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_process_key                                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_reset_key                                              ; clock        ; clock       ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f5_clean                                               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f3_clean                                               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ip                                                     ; clock        ; clock       ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f0_clean                                               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f2_clean                                               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.614      ;
; 0.488 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f2_done                                                ; clock        ; clock       ; 0.000        ; 0.042      ; 0.614      ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[14]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[15]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[16]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[17]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[18]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[19]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[20]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[21]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[22]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[23]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[24]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[25]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[26]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[27]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[28]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[29]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[30]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[31]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[32]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[33]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[34]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[35]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[36]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[37]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[38]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[39]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[40]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[41]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[42]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[43]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[44]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[45]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[46]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[47]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[48]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[49]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[50]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[51]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[52]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[53]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[54]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[55]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[56]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[57]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[58]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[59]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[60]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[61]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[62]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[63]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; controle_recebido                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|atual[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|atual[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|atual[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|atual[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[3]  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.152  ; 0.336        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|busy~_emulated|clk         ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|estado.st_reset|clk        ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|busy|clk                   ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|data[0]|clk                ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|data[1]|clk                ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|data[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'                                                                      ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datab            ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datac             ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datac             ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datac           ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datad                 ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datad                 ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datac           ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
; 0.639 ; 0.639        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datac             ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datac             ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.645 ; 0.645        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.645 ; 0.645        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.647 ; 0.647        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.649 ; 0.649        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datab            ;
; 0.651 ; 0.651        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.651 ; 0.651        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.680 ; 0.680        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.684 ; 0.684        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; botao_0   ; clock                           ; 1.220 ; 1.846 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; 2.669 ; 3.136 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; 2.256 ; 2.675 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; 1.770 ; 2.545 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; botao_0   ; clock                           ; -0.754 ; -1.417 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; -1.913 ; -2.333 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; -1.518 ; -1.891 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; -1.059 ; -1.842 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 6.272 ; 6.650 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 4.587 ; 4.802 ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 5.662 ; 5.916 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 4.790 ; 5.034 ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 4.853 ; 5.063 ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 4.312 ; 4.487 ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 6.272 ; 6.650 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 6.040 ; 5.748 ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 4.776 ; 5.008 ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 4.374 ; 4.536 ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 4.741 ; 4.982 ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 4.282 ; 4.429 ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 4.935 ; 5.174 ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 5.724 ; 6.031 ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 5.142 ; 4.974 ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 5.048 ; 5.328 ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 4.275 ; 4.445 ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 4.984 ; 5.206 ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 4.669 ; 4.876 ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 4.772 ; 4.979 ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 4.705 ; 4.892 ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 5.142 ; 4.872 ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 4.534 ; 4.711 ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 4.200 ; 4.344 ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 5.422 ; 5.654 ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 4.541 ; 4.735 ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 4.573 ; 4.752 ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 4.469 ; 4.646 ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 4.888 ; 4.703 ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 4.405 ; 4.590 ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 4.471 ; 4.667 ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 5.089 ; 5.358 ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 4.614 ; 4.817 ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 4.298 ; 4.447 ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 4.198 ; 4.348 ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 4.832 ; 4.603 ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 4.697 ; 4.910 ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 5.069 ; 5.259 ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 5.255 ; 5.549 ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 4.471 ; 4.632 ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 4.420 ; 4.601 ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 4.264 ; 4.414 ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 5.227 ; 4.988 ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 4.218 ; 4.385 ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 5.077 ; 5.337 ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 5.306 ; 5.619 ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 4.813 ; 5.038 ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 5.246 ; 5.525 ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 6.170 ; 6.513 ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 5.025 ; 4.798 ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 5.121 ; 5.386 ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 4.614 ; 4.846 ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 4.740 ; 4.980 ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 5.581 ; 5.894 ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 5.103 ; 5.382 ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 5.285 ; 5.560 ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 5.965 ; 5.616 ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 5.314 ; 5.637 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 5.306 ; 5.641 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 4.610 ; 4.821 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 4.687 ; 4.893 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 5.165 ; 5.398 ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 4.245 ; 4.388 ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 4.736 ; 4.949 ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 4.641 ; 4.868 ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 5.306 ; 5.641 ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 4.626 ; 4.824 ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 6.609 ; 6.801 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 5.706 ; 5.943 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 3.970 ; 4.209 ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 6.060 ; 6.274 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 4.058 ; 4.199 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 4.432 ; 4.638 ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 5.499 ; 5.745 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 4.625 ; 4.859 ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 4.687 ; 4.888 ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 4.167 ; 4.336 ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 6.086 ; 6.451 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 5.826 ; 5.545 ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 4.614 ; 4.837 ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 4.230 ; 4.386 ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 4.581 ; 4.814 ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 4.142 ; 4.284 ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 4.769 ; 4.999 ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 5.561 ; 5.858 ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 5.005 ; 4.841 ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 4.877 ; 5.147 ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 4.135 ; 4.300 ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 4.816 ; 5.030 ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 4.513 ; 4.714 ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 4.613 ; 4.812 ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 4.548 ; 4.728 ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 4.969 ; 4.709 ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 4.384 ; 4.555 ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 4.061 ; 4.199 ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 5.270 ; 5.495 ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 4.386 ; 4.572 ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 4.418 ; 4.590 ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 4.319 ; 4.489 ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 4.720 ; 4.543 ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 4.256 ; 4.433 ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 4.320 ; 4.508 ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 4.915 ; 5.174 ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 4.460 ; 4.654 ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 4.154 ; 4.297 ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 4.058 ; 4.202 ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 4.666 ; 4.446 ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 4.537 ; 4.740 ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 4.930 ; 5.115 ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 5.072 ; 5.353 ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 4.321 ; 4.475 ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 4.272 ; 4.445 ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 4.120 ; 4.264 ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 5.047 ; 4.817 ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 4.075 ; 4.236 ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 4.900 ; 5.151 ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 5.120 ; 5.420 ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 4.647 ; 4.863 ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 5.062 ; 5.331 ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 5.987 ; 6.319 ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 4.850 ; 4.632 ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 4.942 ; 5.197 ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 4.455 ; 4.679 ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 4.578 ; 4.809 ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 5.386 ; 5.687 ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 4.926 ; 5.195 ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 5.102 ; 5.366 ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 5.752 ; 5.417 ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 5.128 ; 5.437 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 4.104 ; 4.242 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 4.452 ; 4.654 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 4.526 ; 4.724 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 4.987 ; 5.211 ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 4.104 ; 4.242 ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 4.574 ; 4.779 ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 4.484 ; 4.702 ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 5.121 ; 5.443 ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 4.470 ; 4.660 ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 6.082 ; 6.302 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 5.175 ; 5.395 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 3.767 ; 3.987 ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 3.790 ; 4.010 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------+------------+---------+----------+---------+---------------------+
; Clock                            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -4.557     ; -2.764  ; -5.886   ; 0.256   ; -3.000              ;
;  clock                           ; -4.557     ; -2.764  ; -1.279   ; 0.257   ; -3.000              ;
;  uart:uart1|newClock:c1|newClock ; -4.503     ; -1.799  ; -5.886   ; 0.256   ; -1.285              ;
;  uart:uart1|tx:tx1|busy~1        ; -3.318     ; -2.600  ; N/A      ; N/A     ; 0.309               ;
; Design-wide TNS                  ; -12279.849 ; -39.658 ; -239.547 ; 0.0     ; -6272.596           ;
;  clock                           ; -12211.030 ; -17.631 ; -210.301 ; 0.000   ; -6231.476           ;
;  uart:uart1|newClock:c1|newClock ; -48.665    ; -10.146 ; -29.246  ; 0.000   ; -41.120             ;
;  uart:uart1|tx:tx1|busy~1        ; -20.154    ; -11.881 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+------------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; botao_0   ; clock                           ; 2.584 ; 2.947 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; 5.251 ; 5.707 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; 4.408 ; 4.884 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; 3.555 ; 4.122 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; botao_0   ; clock                           ; -0.754 ; -1.417 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; -1.913 ; -2.333 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; -1.518 ; -1.891 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; -1.059 ; -1.842 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 11.613 ; 11.812 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 8.692  ; 8.785  ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 10.456 ; 10.544 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 9.163  ; 9.258  ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 9.367  ; 9.266  ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 8.178  ; 8.233  ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 11.613 ; 11.812 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 10.985 ; 11.144 ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 9.208  ; 9.227  ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 8.427  ; 8.335  ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 9.078  ; 9.121  ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 8.187  ; 8.122  ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 9.513  ; 9.465  ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 10.553 ; 10.750 ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 9.141  ; 9.059  ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 9.622  ; 9.686  ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 8.131  ; 8.143  ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 9.669  ; 9.521  ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 8.948  ; 8.899  ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 9.177  ; 9.092  ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 9.049  ; 8.939  ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 9.398  ; 9.295  ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 8.725  ; 8.625  ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 8.021  ; 8.009  ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 9.995  ; 10.053 ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 8.715  ; 8.732  ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 8.721  ; 8.729  ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 8.502  ; 8.529  ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 9.018  ; 9.075  ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 8.352  ; 8.420  ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 8.533  ; 8.579  ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 9.642  ; 9.717  ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 8.802  ; 8.820  ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 8.157  ; 8.164  ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 7.959  ; 7.991  ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 8.850  ; 8.729  ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 9.026  ; 9.020  ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 9.206  ; 9.334  ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 10.084 ; 10.095 ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 8.464  ; 8.462  ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 8.361  ; 8.443  ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 8.128  ; 8.144  ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 9.513  ; 9.510  ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 7.998  ; 8.079  ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 9.748  ; 9.733  ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 10.184 ; 10.241 ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 9.261  ; 9.239  ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 10.097 ; 10.059 ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 11.431 ; 11.508 ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 9.207  ; 9.197  ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 9.810  ; 9.787  ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 8.763  ; 8.903  ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 9.013  ; 9.102  ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 10.695 ; 10.646 ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 9.757  ; 9.825  ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 10.105 ; 10.071 ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 10.863 ; 10.858 ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 10.192 ; 10.333 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 10.099 ; 10.267 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 8.809  ; 8.859  ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 8.967  ; 8.995  ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 9.812  ; 9.748  ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 7.982  ; 8.029  ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 9.040  ; 9.045  ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 8.781  ; 8.920  ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 10.099 ; 10.267 ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 8.809  ; 8.845  ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 12.776 ; 12.750 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 11.221 ; 11.135 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 7.847  ; 7.762  ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 11.656 ; 11.525 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 4.058 ; 4.199 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 4.432 ; 4.638 ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 5.499 ; 5.745 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 4.625 ; 4.859 ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 4.687 ; 4.888 ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 4.167 ; 4.336 ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 6.086 ; 6.451 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 5.826 ; 5.545 ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 4.614 ; 4.837 ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 4.230 ; 4.386 ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 4.581 ; 4.814 ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 4.142 ; 4.284 ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 4.769 ; 4.999 ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 5.561 ; 5.858 ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 5.005 ; 4.841 ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 4.877 ; 5.147 ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 4.135 ; 4.300 ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 4.816 ; 5.030 ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 4.513 ; 4.714 ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 4.613 ; 4.812 ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 4.548 ; 4.728 ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 4.969 ; 4.709 ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 4.384 ; 4.555 ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 4.061 ; 4.199 ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 5.270 ; 5.495 ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 4.386 ; 4.572 ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 4.418 ; 4.590 ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 4.319 ; 4.489 ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 4.720 ; 4.543 ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 4.256 ; 4.433 ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 4.320 ; 4.508 ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 4.915 ; 5.174 ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 4.460 ; 4.654 ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 4.154 ; 4.297 ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 4.058 ; 4.202 ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 4.666 ; 4.446 ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 4.537 ; 4.740 ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 4.930 ; 5.115 ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 5.072 ; 5.353 ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 4.321 ; 4.475 ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 4.272 ; 4.445 ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 4.120 ; 4.264 ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 5.047 ; 4.817 ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 4.075 ; 4.236 ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 4.900 ; 5.151 ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 5.120 ; 5.420 ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 4.647 ; 4.863 ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 5.062 ; 5.331 ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 5.987 ; 6.319 ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 4.850 ; 4.632 ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 4.942 ; 5.197 ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 4.455 ; 4.679 ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 4.578 ; 4.809 ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 5.386 ; 5.687 ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 4.926 ; 5.195 ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 5.102 ; 5.366 ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 5.752 ; 5.417 ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 5.128 ; 5.437 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 4.104 ; 4.242 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 4.452 ; 4.654 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 4.526 ; 4.724 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 4.987 ; 5.211 ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 4.104 ; 4.242 ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 4.574 ; 4.779 ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 4.484 ; 4.702 ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 5.121 ; 5.443 ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 4.470 ; 4.660 ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 6.082 ; 6.302 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 5.175 ; 5.395 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 3.767 ; 3.987 ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 3.790 ; 4.010 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_green[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_reset            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_5_out            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[24] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[25] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[26] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[27] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[28] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[29] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[30] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[31] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[32] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[33] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[34] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[35] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[36] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[37] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[38] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[39] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[40] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[41] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[42] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[43] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[44] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[45] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[46] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[47] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[48] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[49] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[50] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[51] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[52] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[53] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[54] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[55] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; botao_1                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botao_2                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botao_3                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botao_0                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pin_1_in                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_green[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_reset            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; pin_5_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[32] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[33] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[34] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[35] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[36] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[37] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[38] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[39] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[40] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[41] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[42] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[43] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[44] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[45] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[46] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[47] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[48] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[49] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[50] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[51] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[52] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[53] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[54] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[55] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_green[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_reset            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; pin_5_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[32] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[33] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[34] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[35] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[36] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[37] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[38] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[39] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[40] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[41] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[42] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[43] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[44] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[45] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[46] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[47] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[48] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[49] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[50] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[51] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[52] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[53] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[54] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[55] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_green[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_reset            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pin_5_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[32] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[33] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[34] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[35] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[36] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[37] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[38] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[39] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[40] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[41] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[42] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[43] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[44] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[45] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[46] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[47] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[48] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[49] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[50] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[51] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[52] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[53] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[54] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[55] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clock                           ; clock                           ; 37335    ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; clock                           ; 25       ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; clock                           ; 12       ; 12       ; 0        ; 0        ;
; clock                           ; uart:uart1|newClock:c1|newClock ; 77       ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 235      ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 40       ; 91       ; 0        ; 0        ;
; clock                           ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 18       ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 10       ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 5        ; 10       ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clock                           ; clock                           ; 37335    ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; clock                           ; 25       ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; clock                           ; 12       ; 12       ; 0        ; 0        ;
; clock                           ; uart:uart1|newClock:c1|newClock ; 77       ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 235      ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 40       ; 91       ; 0        ; 0        ;
; clock                           ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 18       ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 10       ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 5        ; 10       ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clock                           ; clock                           ; 323      ; 0        ; 0        ; 0        ;
; clock                           ; uart:uart1|newClock:c1|newClock ; 6        ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 6        ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 6        ; 6        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clock                           ; clock                           ; 323      ; 0        ; 0        ; 0        ;
; clock                           ; uart:uart1|newClock:c1|newClock ; 6        ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 6        ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 6        ; 6        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 70    ; 70   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Feb 14 14:50:36 2016
Info: Command: quartus_sta 3DES_Project -c 3DES_Project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: '3DES_Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name uart:uart1|newClock:c1|newClock uart:uart1|newClock:c1|newClock
    Info (332105): create_clock -period 1.000 -name uart:uart1|tx:tx1|busy~1 uart:uart1|tx:tx1|busy~1
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "uart1|tx1|tx_line~12|combout"
    Warning (332126): Node "uart1|tx1|tx_line~2|dataa"
    Warning (332126): Node "uart1|tx1|tx_line~2|combout"
    Warning (332126): Node "uart1|tx1|tx_line~12|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "uart1|tx1|index[3]~2|combout"
    Warning (332126): Node "uart1|tx1|index~27|datab"
    Warning (332126): Node "uart1|tx1|index~27|combout"
    Warning (332126): Node "uart1|tx1|index[3]~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "uart1|tx1|index[1]~10|combout"
    Warning (332126): Node "uart1|tx1|index~26|datac"
    Warning (332126): Node "uart1|tx1|index~26|combout"
    Warning (332126): Node "uart1|tx1|index[1]~10|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "uart1|tx1|index~25|combout"
    Warning (332126): Node "uart1|tx1|index[0]~14|datab"
    Warning (332126): Node "uart1|tx1|index[0]~14|combout"
    Warning (332126): Node "uart1|tx1|index~25|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "uart1|tx1|index~24|combout"
    Warning (332126): Node "uart1|tx1|index[2]~6|datab"
    Warning (332126): Node "uart1|tx1|index[2]~6|combout"
    Warning (332126): Node "uart1|tx1|index~24|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "uart1|tx1|busy~2|combout"
    Warning (332126): Node "uart1|tx1|busy~2|dataa"
Warning (332191): Clock target uart:uart1|tx:tx1|busy~1 of clock uart:uart1|tx:tx1|busy~1 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart1|tx1|busy~2  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.557    -12211.030 clock 
    Info (332119):    -4.503       -48.665 uart:uart1|newClock:c1|newClock 
    Info (332119):    -3.318       -20.154 uart:uart1|tx:tx1|busy~1 
Info (332146): Worst-case hold slack is -2.764
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.764       -17.631 clock 
    Info (332119):    -2.600       -11.881 uart:uart1|tx:tx1|busy~1 
    Info (332119):    -1.799       -10.146 uart:uart1|newClock:c1|newClock 
Info (332146): Worst-case recovery slack is -5.886
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.886       -29.246 uart:uart1|newClock:c1|newClock 
    Info (332119):    -1.279      -210.301 clock 
Info (332146): Worst-case removal slack is 0.529
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.529         0.000 clock 
    Info (332119):     0.535         0.000 uart:uart1|newClock:c1|newClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -6231.476 clock 
    Info (332119):    -1.285       -41.120 uart:uart1|newClock:c1|newClock 
    Info (332119):     0.421         0.000 uart:uart1|tx:tx1|busy~1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332191): Clock target uart:uart1|tx:tx1|busy~1 of clock uart:uart1|tx:tx1|busy~1 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart1|tx1|busy~2  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.091    -10831.332 clock 
    Info (332119):    -3.992       -41.536 uart:uart1|newClock:c1|newClock 
    Info (332119):    -3.064       -19.286 uart:uart1|tx:tx1|busy~1 
Info (332146): Worst-case hold slack is -2.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.562       -16.056 clock 
    Info (332119):    -2.260       -10.371 uart:uart1|tx:tx1|busy~1 
    Info (332119):    -1.605        -9.238 uart:uart1|newClock:c1|newClock 
Info (332146): Worst-case recovery slack is -5.205
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.205       -26.040 uart:uart1|newClock:c1|newClock 
    Info (332119):    -1.047      -156.334 clock 
Info (332146): Worst-case removal slack is 0.420
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.420         0.000 uart:uart1|newClock:c1|newClock 
    Info (332119):     0.477         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -6230.068 clock 
    Info (332119):    -1.285       -41.120 uart:uart1|newClock:c1|newClock 
    Info (332119):     0.329         0.000 uart:uart1|tx:tx1|busy~1 
Info: Analyzing Fast 1200mV 0C Model
Warning (332191): Clock target uart:uart1|tx:tx1|busy~1 of clock uart:uart1|tx:tx1|busy~1 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart1|tx1|busy~2  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.926
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.926       -10.424 uart:uart1|newClock:c1|newClock 
    Info (332119):    -1.838     -3994.223 clock 
    Info (332119):    -1.339        -6.329 uart:uart1|tx:tx1|busy~1 
Info (332146): Worst-case hold slack is -1.608
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.608       -10.905 clock 
    Info (332119):    -1.565        -7.266 uart:uart1|tx:tx1|busy~1 
    Info (332119):    -1.058        -5.862 uart:uart1|newClock:c1|newClock 
Info (332146): Worst-case recovery slack is -2.735
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.735       -12.974 uart:uart1|newClock:c1|newClock 
    Info (332119):    -0.178        -1.711 clock 
Info (332146): Worst-case removal slack is 0.256
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.256         0.000 uart:uart1|newClock:c1|newClock 
    Info (332119):     0.257         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -5118.800 clock 
    Info (332119):    -1.000       -32.000 uart:uart1|newClock:c1|newClock 
    Info (332119):     0.309         0.000 uart:uart1|tx:tx1|busy~1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 577 megabytes
    Info: Processing ended: Sun Feb 14 14:50:47 2016
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:10


