---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[4.6.6 - Mémoire à accès aléatoire (RAM)]]
1. [[4.6.6.2 - Bus (fonc ordi)]]
2. [[4.6.6.3 - Modèle de mémoire]]

_Fonctionnement des ordinateurs : Processeur_
1. [[5.4.1.1 - Instruction Fetch]]
2. [[5.4.1.1.1 - Compteur de Programme (PC)]]
3. [[../5 - Processeur/5.4.2 - Registre d'usage général (GPR)]]
4. [[5.4.5 - Pseudo-instruction (MIPS)]]
5. [[5.4.6.3.1 - Instruction Add Word (ADD) (MIPS)]]
6. [[5.4.6.3.5 - Instructions de type-R (MIPS)]]
7. [[5.4.6.5 - Architecture Load-Store]]
8. [[5.4.6.6.6 - Instructions Load & Store (MIPS)]]

_Fonctionnement des ordinateurs : Hiérarchie de mémoires_
1. [[8.2 - Mémoire DRAM]]

**Introduction**
![[Pasted image 20240404160905.png]]
# Conséquence sur la lecture de mémoire
**Illustration étape 1** : ![[Pasted image 20240404170511.png]]
**Illustration étape 2** : ![[Pasted image 20240404170537.png]]
**Illustration étape 3** : ![[Pasted image 20240404170630.png]]
Donc, supposons qu'on a un programme écrit en langage MIPS ci-dessous 
**Code en MIPS** : ![[Pasted image 20240404171130.png]]
L'exécution de ces 4 instructions devrait prendre seulement 4 cycles CPU (Central Processing Unit a.k.a. Processeur) mais la latence mémoire nécessite que le CPU attende durant 4 cycles supplémentaires, pour un total de 8 cycles
**Illustration** : ![[Pasted image 20240404171350.png]]
