# 内存管理

<!-- toc -->
## 内存的基础知识

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626213718.png)

进程运行的基本原理

（1）指令的工作原理---操作码+若干参数（可能包含地址参数）

（2）逻辑地址（相对地址）vs物理地址（绝对地址）

（3）从写程序到程序运行---编译、链接、装入

（4）装入模块装入内存

（5）装入的三种方式

①绝对装入

②静态重定位

③ 动态重定位

（6）链接的三种方式

① 静态链接

②装入时动态链接

③运行时动态链接
## 内存管理的概念

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626213800.png)

## 覆盖与交换

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626213857.png)

## 连续分配管理

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626213935.png)

## 动态分区分配算法

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626214134.png)

## 基本分页存储管理的概念

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626214321.png)

## 基本地址变换机构

基本地址变换机构可以借助进程的页表将逻辑地址转换为物理地址。

通常会在系统中设置一个页表寄存器（PTR），存放页表在内存中的起始地址F和页表长度M。
进程未执行时，页表的始址和页表长度放在进程控制块（PCB）中，当进程被调度时，操作系
统内核会把它们放到页表寄存器中。

注意：页面大小是2的整数幂

设页面大小为L，逻辑地址A到物理地址E的变换过程如下：

①计算页号P和页内偏移量W（如果用十进制数手算，则P=A/L，W=A%L；但是在计算机实际
运行时，逻辑地址结构是固定不变的，因此计算机硬件可以更快地得到二进制表示的页号、页
内偏移量)

②比较页号P和页表长度M，若P≥M，则产生越界中断，否则继续执行。（注意：页号是从0开
始的，而页表长度至少是1，因此P=M时也会越界）

③页表中页号P对应的页表项地址=页表起始地址F+页号P\*页表项长度，取出该页表项内容b，
即为内存块号。（注意区分页表项长度、页表长度、页面大小的区别。页表长度指的是这个页
表中总共有几个页表项，即总共有几个页；页表项长度指的是每个页表项占多大的存储空间；
页面大小指的是一个页面占多大的存储空间）

④计算E=b\*L+W，用得到的物理地址E去访存。（如果内存块号、页面偏移量是用二进制表
示的，那么把二者拼接起来就是最终的物理地址了）

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626214609.png)

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626214651.png)

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626214407.png)

## 具有快表的地址变换机构

引入快表后，地址的变换过程

①CPU给出逻辑地址，由某个硬件算得页号、页内偏移量，将页号与快表中的所有页号进行比较。

②如果找到匹配的页号，说明要访问的页表硕在快表中有副本，则直接从中取出该页对应的内存块
号，再将内存块号与页内偏移量拼接形成物理地址，最后，访问该物理地址对应的内存单元。

因此，若快表命中，则访问某个逻辑地址仅需一次访存即可。

③如果没有找到匹配的页号，则需要访问内存中的页表，找到对应页表项，得到页面存放的内存块
号，再将内存块号与页内偏移量拼接形成物理地址，最后，访问该物理地址对应的内存单元。

因此，若快表未命中，则访问某个逻辑地址需要两次访存（注意：在找到页表项后，应同时将其存入快表以便后面可能的再次访问。但若快表已满，则必须按照一定的算法对旧的页表项进行替换)
由于查询快表的速度比查询页表的速度快很多，因此只要快表命中，就可以节省很多时间。

因为局部性原理，一般来说快表的命中率可以达到90%以上。

例：某系统使用基本分页存储管理，并采用了具有快表的地址变换机构。访问一次快表耗时 1us，访问一次内存耗时100微秒。若快表的命中率为 90%，那么访问一个逻辑地址的平均耗时是多少？

有的系统支持快表和慢表同时查找，如果是这样，平均耗时应该是(1+100)\*0.9+(100+100)\*0.1=110.9 微秒

(1+100) * 0.9 +(1+100+100) * 0.1 = 111 微秒

若未采用快表机制，则访问一个逻辑地址需要100+100=200微秒

显然，引入快表机制后，访问一个逻辑地址的速度快多了。

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626215019.png)

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626215052.png)
## 两级页表

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626215151.png)


## 基本分段存储管理方式

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626215339.png)

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626215424.png)

分段比分页更容易实现信息的共享和保护。

分段、分页管理的对比

页是信息的物理单位。分页的主要目的是为了实现离散分配，提高内存利用率。分页仅仅是系统管
理上的需要，完全是系统行为，对用户是不可见的。

段是信息的逻辑单位。分页的主要目的是更好地满足用户需求。一个段通常包含着一组属于一个逻
辑模块的信息。分段对用户是可见的，用户编程时需要显式地给出段名。

页的大小固定且由系统决定。段的长度却不固定，决定于用户编写的程序。

分页的用户进程地址空间是一维的，程序员只需给出一个记忆符即可表示一个地址。

分段的用户进程地址空间是二维的，程序员在标识一个地址时，既要给出段名，也要给出段内地址。

分段比分页更容易实现信息的共享和保护。不能被修改的代码称为纯代码或可重入代码（不属于临
界资源），这样的代码是可以共享的。可修改的代码是不能共享的

访问一个逻辑地址需要几次访存？

分页（单级页表）：第一次访存一一查内存中的页表，第二次访存一一访问目标内存单元。总共两次访存

分段：第一次访存一一查内存中的段表，第二次访存一一访问目标内存单元。总共两次访存

与分页系统类似，分段系统中也可以引入快表机构，将近期访问过的段表项放到快表中，这样可以
少一次访问，加快地址变换速度。

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626215646.png)
## 段页式管理方式

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626215718.png)

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626215823.png)

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626215902.png)

![](https://cdn.jsdelivr.net/gh/Rosefinch-Midsummer/MyImagesHost03/img/20240626215926.png)