Fitter report for RCB_FPGA_3_1
Tue Mar  7 08:15:02 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar  7 08:15:02 2023       ;
; Quartus Prime Version              ; 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Revision Name                      ; RCB_FPGA_3_1                                ;
; Top-level Entity Name              ; RCB_FPGA                                    ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M40DCF256I7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 626 / 40,368 ( 2 % )                        ;
;     Total combinational functions  ; 443 / 40,368 ( 1 % )                        ;
;     Dedicated logic registers      ; 479 / 40,368 ( 1 % )                        ;
; Total registers                    ; 479                                         ;
; Total pins                         ; 168 / 178 ( 94 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,290,240 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 250 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M40DCF256I7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.8%      ;
;     Processor 3            ;   2.8%      ;
;     Processor 4            ;   2.8%      ;
;     Processor 5            ;   2.8%      ;
;     Processor 6            ;   2.8%      ;
;     Processors 7-8         ;   2.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                          ;
+--------------+----------------+--------------+----------------------+-----------------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To           ; Ignored Value         ; Ignored Source ;
+--------------+----------------+--------------+----------------------+-----------------------+----------------+
; I/O Standard ; RCB_FPGA       ;              ; diagnostic_led       ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; sp1_analog_switch    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; sp1_diff_pair_1_0    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; sp1_diff_pair_2_3    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; sp1_single_ended_1_0 ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; sp1_single_ended_2_3 ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; sp2_analog_switch    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; sp2_diff_pair_1_0    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; sp2_diff_pair_2_3    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; sp2_single_ended_1_0 ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; sp2_single_ended_2_3 ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; RCB_FPGA       ;              ; wheel_driver_do      ; 3.3 V SCHMITT TRIGGER ; QSF Assignment ;
+--------------+----------------+--------------+----------------------+-----------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1281 ) ; 0.00 % ( 0 / 1281 )        ; 0.00 % ( 0 / 1281 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1281 ) ; 0.00 % ( 0 / 1281 )        ; 0.00 % ( 0 / 1281 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1262 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 19 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/TracePCB/RCB/RCB_FPGA/output_files/RCB_FPGA_3_1.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 626 / 40,368 ( 2 % )  ;
;     -- Combinational with no register       ; 147                   ;
;     -- Register only                        ; 183                   ;
;     -- Combinational with a register        ; 296                   ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 224                   ;
;     -- 3 input functions                    ; 76                    ;
;     -- <=2 input functions                  ; 143                   ;
;     -- Register only                        ; 183                   ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 348                   ;
;     -- arithmetic mode                      ; 95                    ;
;                                             ;                       ;
; Total registers*                            ; 479 / 41,207 ( 1 % )  ;
;     -- Dedicated logic registers            ; 479 / 40,368 ( 1 % )  ;
;     -- I/O registers                        ; 0 / 839 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 58 / 2,523 ( 2 % )    ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 168 / 178 ( 94 % )    ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )       ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )       ;
;                                             ;                       ;
; M9Ks                                        ; 0 / 140 ( 0 % )       ;
; UFM blocks                                  ; 0 / 1 ( 0 % )         ;
; Total block memory bits                     ; 0 / 1,290,240 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 1,290,240 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 250 ( 0 % )       ;
; PLLs                                        ; 1 / 4 ( 25 % )        ;
; Global signals                              ; 3                     ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; Remote update blocks                        ; 0 / 1 ( 0 % )         ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 1.0% / 0.9% / 1.0%    ;
; Peak interconnect usage (total/H/V)         ; 11.8% / 10.4% / 13.7% ;
; Maximum fan-out                             ; 479                   ;
; Highest non-global fan-out                  ; 72                    ;
; Total fan-out                               ; 3625                  ;
; Average fan-out                             ; 2.56                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 626 / 40368 ( 2 % ) ; 0 / 40368 ( 0 % )              ;
;     -- Combinational with no register       ; 147                 ; 0                              ;
;     -- Register only                        ; 183                 ; 0                              ;
;     -- Combinational with a register        ; 296                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 224                 ; 0                              ;
;     -- 3 input functions                    ; 76                  ; 0                              ;
;     -- <=2 input functions                  ; 143                 ; 0                              ;
;     -- Register only                        ; 183                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 348                 ; 0                              ;
;     -- arithmetic mode                      ; 95                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 479                 ; 0                              ;
;     -- Dedicated logic registers            ; 479 / 40368 ( 1 % ) ; 0 / 40368 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 58 / 2523 ( 2 % )   ; 0 / 2523 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 168                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 250 ( 0 % )     ; 0 / 250 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )      ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )     ; 0 / 2 ( 0 % )                  ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 486                 ; 1                              ;
;     -- Registered Input Connections         ; 479                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 486                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3628                ; 498                            ;
;     -- Registered Connections               ; 1527                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 487                            ;
;     -- hard_block:auto_generated_inst       ; 487                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 96                  ; 1                              ;
;     -- Output Ports                         ; 72                  ; 2                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                        ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; MICCB_SPARE_IO0         ; J16   ; 6        ; 78           ; 30           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; MICCB_SPARE_IO1         ; K15   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; clk_100m                ; L3    ; 2        ; 0            ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; cs_n                    ; A4    ; 8        ; 20           ; 39           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; estop_status            ; M8    ; 3        ; 31           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fan1_tacho              ; H12   ; 6        ; 78           ; 33           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fan2_tacho              ; G14   ; 6        ; 78           ; 34           ; 22           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare10            ; L8    ; 3        ; 26           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare11            ; J11   ; 6        ; 78           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare12            ; E14   ; 6        ; 78           ; 37           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare13            ; A13   ; 7        ; 46           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare2             ; B13   ; 7        ; 46           ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare3             ; E10   ; 7        ; 49           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare4             ; F10   ; 7        ; 49           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare5             ; H16   ; 6        ; 78           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare6             ; D16   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare7             ; C15   ; 6        ; 78           ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare8             ; L16   ; 5        ; 78           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; fpga_spare9             ; M7    ; 3        ; 26           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_drape_close1_nc    ; M1    ; 2        ; 0            ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_drape_close1_no    ; N1    ; 2        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_drape_close2_nc    ; K5    ; 2        ; 0            ; 13           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_drape_close2_no    ; L6    ; 2        ; 0            ; 13           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_drape_em_state     ; T5    ; 3        ; 24           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_drape_open_nc      ; N3    ; 2        ; 0            ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_drape_open_no      ; N4    ; 2        ; 0            ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_drape_sw_state     ; R5    ; 3        ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_plunger_nc         ; L11   ; 5        ; 78           ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_plunger_no         ; P15   ; 5        ; 78           ; 20           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_robot_rx           ; B15   ; 6        ; 78           ; 36           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_spare_diff_1       ; L12   ; 5        ; 78           ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_tool_ex_nc         ; K11   ; 5        ; 78           ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; left_tool_ex_no         ; K14   ; 5        ; 78           ; 24           ; 22           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; mosi                    ; A2    ; 8        ; 22           ; 39           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; pow                     ; R11   ; 4        ; 46           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_drape_close1_nc   ; J6    ; 2        ; 0            ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_drape_close1_no   ; K6    ; 2        ; 0            ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_drape_close2_nc   ; M2    ; 2        ; 0            ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_drape_close2_no   ; L2    ; 2        ; 0            ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_drape_em_state    ; H15   ; 6        ; 78           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_drape_open_nc     ; N2    ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_drape_open_no     ; P1    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_drape_sw_state    ; J15   ; 6        ; 78           ; 30           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_plunger_nc        ; P14   ; 5        ; 78           ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_plunger_no        ; R14   ; 5        ; 78           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_robot_rx          ; B16   ; 6        ; 78           ; 36           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_spare_diff_1      ; B4    ; 8        ; 24           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; right_tool_ex_nc        ; P16   ; 5        ; 78           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; right_tool_ex_no        ; N16   ; 5        ; 78           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; rst_n                   ; D9    ; 8        ; 36           ; 39           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sclk                    ; A3    ; 8        ; 22           ; 39           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; sp1_diff_pair_1_0[0]    ; M6    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sp1_diff_pair_1_0[1]    ; L7    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sp1_single_ended_1_0[0] ; P8    ; 3        ; 31           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sp1_single_ended_1_0[1] ; P9    ; 3        ; 31           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sp2_diff_pair_1_0[0]    ; P5    ; 3        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sp2_diff_pair_1_0[1]    ; R4    ; 3        ; 18           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sp2_single_ended_1_0[0] ; N5    ; 3        ; 16           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sp2_single_ended_1_0[1] ; P4    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; sync                    ; P10   ; 4        ; 49           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; teensy_estop_open_req   ; T11   ; 3        ; 34           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; teensy_fpga4            ; J3    ; 1B       ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; teensy_fpga5            ; R12   ; 4        ; 46           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; teensy_open_elo_req     ; R10   ; 3        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; wheel_a_sens1_in1       ; C9    ; 8        ; 36           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_a_sens1_in2       ; F9    ; 8        ; 34           ; 39           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_a_sens2_in1       ; E9    ; 8        ; 34           ; 39           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_a_sens2_in2       ; B12   ; 8        ; 34           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_a_sens3_in1       ; B11   ; 8        ; 34           ; 39           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_a_sens3_in2       ; C10   ; 8        ; 31           ; 39           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_b_sens1_in1       ; A11   ; 8        ; 31           ; 39           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_b_sens1_in2       ; A12   ; 8        ; 31           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_b_sens2_in1       ; B7    ; 8        ; 29           ; 39           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_b_sens2_in2       ; B8    ; 8        ; 31           ; 39           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_b_sens3_in1       ; A10   ; 8        ; 29           ; 39           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_b_sens3_in2       ; A9    ; 8        ; 29           ; 39           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_c_sens1_in1       ; B9    ; 8        ; 26           ; 39           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_c_sens1_in2       ; A8    ; 8        ; 26           ; 39           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_c_sens2_in1       ; B6    ; 8        ; 26           ; 39           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_c_sens2_in2       ; C6    ; 8        ; 26           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_c_sens3_in1       ; A7    ; 8        ; 26           ; 39           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_c_sens3_in2       ; A6    ; 8        ; 24           ; 39           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_d_sens1_in1       ; D12   ; 7        ; 74           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_d_sens1_in2       ; E11   ; 7        ; 74           ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_d_sens2_in1       ; C13   ; 7        ; 74           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_d_sens2_in2       ; C12   ; 7        ; 74           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_d_sens3_in1       ; F11   ; 7        ; 60           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_d_sens3_in2       ; F12   ; 7        ; 60           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_driver_do[0]      ; D14   ; 6        ; 78           ; 49           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_driver_do[1]      ; C14   ; 6        ; 78           ; 49           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_driver_do[2]      ; D15   ; 6        ; 78           ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_driver_do[3]      ; R6    ; 3        ; 24           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_rod1_out1         ; G15   ; 6        ; 78           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_rod1_out2         ; G16   ; 6        ; 78           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_rod2_out1         ; F16   ; 6        ; 78           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; wheel_rod2_out2         ; G11   ; 6        ; 78           ; 36           ; 22           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; FPGA_WHEEL_STOP_ELO     ; M3    ; 2        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MICCB_SPARE_IO2         ; J14   ; 6        ; 78           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MICCB_SPARE_IO3         ; J12   ; 6        ; 78           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; diag_activation         ; K2    ; 2        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; diagnostic_led[0]       ; M10   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; diagnostic_led[1]       ; L9    ; 4        ; 51           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; diagnostic_led[2]       ; T13   ; 4        ; 49           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; diagnostic_led[3]       ; T12   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; diagnostic_led[4]       ; P13   ; 4        ; 51           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; diagnostic_led[5]       ; P12   ; 4        ; 51           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; diagnostic_led[6]       ; M11   ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; diagnostic_led[7]       ; L10   ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estop_delay             ; P11   ; 4        ; 49           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estop_open              ; L1    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fan1_pwm                ; E15   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fan2_pwm                ; E16   ; 6        ; 78           ; 37           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; left_drape_em_open      ; H11   ; 6        ; 78           ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; left_plunger_led1       ; M15   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; left_plunger_led2       ; M14   ; 5        ; 78           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; left_plunger_led3       ; N14   ; 5        ; 78           ; 20           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; left_robot_tx           ; G12   ; 6        ; 78           ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; left_spare_diff_2       ; C5    ; 8        ; 24           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; left_tool_ex_led1       ; M16   ; 5        ; 78           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; left_tool_ex_led2       ; T4    ; 3        ; 24           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; left_tool_ex_led3       ; L15   ; 5        ; 78           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; miccb_estop_open_req    ; M9    ; 3        ; 34           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; miso                    ; B3    ; 8        ; 22           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; right_drape_em_open     ; C16   ; 6        ; 78           ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; right_plunger_led1      ; B5    ; 8        ; 24           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; right_plunger_led2      ; T14   ; 5        ; 78           ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; right_plunger_led3      ; T15   ; 5        ; 78           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; right_robot_tx          ; F14   ; 6        ; 78           ; 37           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; right_spare_diff_2      ; A5    ; 8        ; 24           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; right_tool_ex_led1      ; K12   ; 5        ; 78           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; right_tool_ex_led2      ; R16   ; 5        ; 78           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; right_tool_ex_led3      ; R15   ; 5        ; 78           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp1_analog_switch[0]    ; T7    ; 3        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp1_analog_switch[1]    ; T6    ; 3        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp1_analog_switch[2]    ; R7    ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp1_diff_pair_2_3[0]    ; R3    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp1_diff_pair_2_3[1]    ; R2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp1_single_ended_2_3[0] ; R9    ; 3        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp1_single_ended_2_3[1] ; T9    ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp2_analog_switch[0]    ; P6    ; 3        ; 29           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp2_analog_switch[1]    ; T8    ; 3        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp2_analog_switch[2]    ; R8    ; 3        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp2_diff_pair_2_3[0]    ; T2    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp2_diff_pair_2_3[1]    ; T3    ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp2_single_ended_2_3[0] ; R1    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sp2_single_ended_2_3[1] ; P2    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_driver_abrt       ; J2    ; 1B       ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_driver_di[0]      ; E3    ; 1A       ; 0            ; 36           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_driver_di[1]      ; F2    ; 1A       ; 0            ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_driver_di[2]      ; F1    ; 1A       ; 0            ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_driver_di[3]      ; B2    ; 1A       ; 0            ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_driver_di[4]      ; C2    ; 1A       ; 0            ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_driver_di[5]      ; G2    ; 1A       ; 0            ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_driver_di[6]      ; J5    ; 1B       ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_driver_di[7]      ; H6    ; 1B       ; 0            ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_driver_rst        ; J1    ; 1B       ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_forward_sw[0]     ; G5    ; 1A       ; 0            ; 36           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_forward_sw[1]     ; C1    ; 1A       ; 0            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_forward_sw[2]     ; D1    ; 1A       ; 0            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_forward_sw[3]     ; E1    ; 1A       ; 0            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_home_sw[0]        ; F5    ; 1A       ; 0            ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_home_sw[1]        ; F4    ; 1A       ; 0            ; 37           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_home_sw[2]        ; C4    ; 1A       ; 0            ; 37           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_home_sw[3]        ; A14   ; 7        ; 58           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_reverse_sw[0]     ; A15   ; 7        ; 58           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_reverse_sw[1]     ; B1    ; 1A       ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_reverse_sw[2]     ; C3    ; 1A       ; 0            ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wheel_reverse_sw[3]     ; H5    ; 1A       ; 0            ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; H3       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; G1       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; H1       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; B8       ; DIFFIO_RX_T44p, DIFFOUT_T44p, DEV_OE, Low_Speed    ; Use as regular IO              ; wheel_b_sens2_in2   ; Dual Purpose Pin ;
; F8       ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; E8       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T48n, DIFFOUT_T48n, CRC_ERROR, Low_Speed ; Use as regular IO              ; left_spare_diff_2   ; Dual Purpose Pin ;
; F7       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; E7       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 1B       ; 9 / 10 ( 90 % )   ; 3.3V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 12 / 12 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 20 / 20 ( 100 % ) ; 3.3V          ; --           ;
; 6        ; 28 / 28 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 12 / 12 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 31 / 32 ( 97 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 495        ; 8        ; mosi                                           ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 493        ; 8        ; sclk                                           ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 498        ; 8        ; cs_n                                           ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 491        ; 8        ; right_spare_diff_2                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8        ; wheel_c_sens3_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 485        ; 8        ; wheel_c_sens3_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 483        ; 8        ; wheel_c_sens1_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 479        ; 8        ; wheel_b_sens3_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 477        ; 8        ; wheel_b_sens3_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 473        ; 8        ; wheel_b_sens1_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 475        ; 8        ; wheel_b_sens1_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 450        ; 7        ; fpga_spare13                                   ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 421        ; 7        ; wheel_home_sw[3]                               ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 423        ; 7        ; wheel_reverse_sw[0]                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 13         ; 1A       ; wheel_reverse_sw[1]                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 11         ; 1A       ; wheel_driver_di[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 496        ; 8        ; miso                                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 489        ; 8        ; right_spare_diff_1                             ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 488        ; 8        ; right_plunger_led1                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 484        ; 8        ; wheel_c_sens2_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 478        ; 8        ; wheel_b_sens2_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 476        ; 8        ; wheel_b_sens2_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 481        ; 8        ; wheel_c_sens1_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 471        ; 8        ; wheel_a_sens3_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 469        ; 8        ; wheel_a_sens2_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 448        ; 7        ; fpga_spare2                                    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B15      ; 345        ; 6        ; left_robot_rx                                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B16      ; 347        ; 6        ; right_robot_rx                                 ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 15         ; 1A       ; wheel_forward_sw[1]                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 1A       ; wheel_driver_di[4]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 3          ; 1A       ; wheel_reverse_sw[2]                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 1          ; 1A       ; wheel_home_sw[2]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C5       ; 490        ; 8        ; left_spare_diff_2                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 486        ; 8        ; wheel_c_sens2_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; C9       ; 466        ; 8        ; wheel_a_sens1_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 472        ; 8        ; wheel_a_sens3_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; C12      ; 391        ; 7        ; wheel_d_sens2_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 389        ; 7        ; wheel_d_sens2_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 386        ; 6        ; wheel_driver_do[1]                             ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 387        ; 6        ; fpga_spare7                                    ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 330        ; 6        ; right_drape_em_open                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 1A       ; wheel_forward_sw[2]                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; D8       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; D9       ; 464        ; 8        ; rst_n                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; D11      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ; 388        ; 7        ; wheel_d_sens1_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 384        ; 6        ; wheel_driver_do[0]                             ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D15      ; 385        ; 6        ; wheel_driver_do[2]                             ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 328        ; 6        ; fpga_spare6                                    ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 12         ; 1A       ; wheel_forward_sw[3]                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 5          ; 1A       ; wheel_driver_di[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; E5       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E7       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 470        ; 8        ; wheel_a_sens2_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 446        ; 7        ; fpga_spare3                                    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 390        ; 7        ; wheel_d_sens1_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E14      ; 350        ; 6        ; fpga_spare12                                   ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E15      ; 349        ; 6        ; fan1_pwm                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 351        ; 6        ; fan2_pwm                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 10         ; 1A       ; wheel_driver_di[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 7          ; 1A       ; wheel_driver_di[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F4       ; 2          ; 1A       ; wheel_home_sw[1]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ; 0          ; 1A       ; wheel_home_sw[0]                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 468        ; 8        ; wheel_a_sens1_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 444        ; 7        ; fpga_spare4                                    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 420        ; 7        ; wheel_d_sens3_in1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 422        ; 7        ; wheel_d_sens3_in2                              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ; 348        ; 6        ; right_robot_tx                                 ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F16      ; 339        ; 6        ; wheel_rod2_out1                                ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; G2       ; 8          ; 1A       ; wheel_driver_di[5]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 6          ; 1A       ; wheel_forward_sw[0]                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G11      ; 344        ; 6        ; wheel_rod2_out2                                ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G12      ; 346        ; 6        ; left_robot_tx                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ; 336        ; 6        ; fan2_tacho                                     ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G15      ; 338        ; 6        ; wheel_rod1_out1                                ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 337        ; 6        ; wheel_rod1_out2                                ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 4          ; 1A       ; wheel_reverse_sw[3]                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 42         ; 1B       ; wheel_driver_di[7]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 332        ; 6        ; left_drape_em_open                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H12      ; 334        ; 6        ; fan1_tacho                                     ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; H15      ; 325        ; 6        ; right_drape_em_state                           ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 327        ; 6        ; fpga_spare5                                    ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 33         ; 1B       ; wheel_driver_rst                               ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 46         ; 1B       ; wheel_driver_abrt                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 44         ; 1B       ; teensy_fpga4                                   ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J5       ; 40         ; 1B       ; wheel_driver_di[6]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 72         ; 2        ; right_drape_close1_nc                          ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J11      ; 320        ; 6        ; fpga_spare11                                   ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 322        ; 6        ; MICCB_SPARE_IO3                                ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J14      ; 321        ; 6        ; MICCB_SPARE_IO2                                ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 324        ; 6        ; right_drape_sw_state                           ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 326        ; 6        ; MICCB_SPARE_IO0                                ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K2       ; 59         ; 2        ; diag_activation                                ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 84         ; 2        ; left_drape_close2_nc                           ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 74         ; 2        ; right_drape_close1_no                          ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ; 304        ; 5        ; left_tool_ex_nc                                ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 306        ; 5        ; right_tool_ex_led1                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ; 308        ; 5        ; left_tool_ex_no                                ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K15      ; 323        ; 6        ; MICCB_SPARE_IO1                                ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L1       ; 57         ; 2        ; estop_open                                     ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 75         ; 2        ; right_drape_close2_no                          ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 58         ; 2        ; clk_100m                                       ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 86         ; 2        ; left_drape_close2_no                           ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 130        ; 3        ; sp1_diff_pair_1_0[1]                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 154        ; 3        ; fpga_spare10                                   ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 198        ; 4        ; diagnostic_led[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 242        ; 4        ; diagnostic_led[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 292        ; 5        ; left_plunger_nc                                ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L12      ; 294        ; 5        ; left_spare_diff_1                              ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L15      ; 310        ; 5        ; left_tool_ex_led3                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 311        ; 5        ; fpga_spare8                                    ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 77         ; 2        ; left_drape_close1_nc                           ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 73         ; 2        ; right_drape_close2_nc                          ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 56         ; 2        ; FPGA_WHEEL_STOP_ELO                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ; 128        ; 3        ; sp1_diff_pair_1_0[0]                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 152        ; 3        ; fpga_spare9                                    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 164        ; 3        ; estop_status                                   ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 166        ; 3        ; miccb_estop_open_req                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 196        ; 4        ; diagnostic_led[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 240        ; 4        ; diagnostic_led[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M14      ; 299        ; 5        ; left_plunger_led2                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 297        ; 5        ; left_plunger_led1                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 309        ; 5        ; left_tool_ex_led1                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 79         ; 2        ; left_drape_close1_no                           ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 76         ; 2        ; right_drape_open_nc                            ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 120        ; 2        ; left_drape_open_nc                             ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 122        ; 2        ; left_drape_open_no                             ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 126        ; 3        ; sp2_single_ended_1_0[0]                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 296        ; 5        ; left_plunger_led3                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N16      ; 300        ; 5        ; right_tool_ex_no                               ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 78         ; 2        ; right_drape_open_no                            ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 125        ; 3        ; sp2_single_ended_2_3[1]                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P4       ; 124        ; 3        ; sp2_single_ended_1_0[1]                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P5       ; 134        ; 3        ; sp2_diff_pair_1_0[0]                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P6       ; 158        ; 3        ; sp2_analog_switch[0]                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P8       ; 162        ; 3        ; sp1_single_ended_1_0[0]                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 160        ; 3        ; sp1_single_ended_1_0[1]                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ; 192        ; 4        ; sync                                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P11      ; 194        ; 4        ; estop_delay                                    ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 202        ; 4        ; diagnostic_led[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 200        ; 4        ; diagnostic_led[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 244        ; 5        ; right_plunger_nc                               ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 298        ; 5        ; left_plunger_no                                ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 302        ; 5        ; right_tool_ex_nc                               ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 127        ; 3        ; sp2_single_ended_2_3[0]                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R2       ; 131        ; 3        ; sp1_diff_pair_2_3[1]                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R3       ; 129        ; 3        ; sp1_diff_pair_2_3[0]                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 132        ; 3        ; sp2_diff_pair_1_0[1]                           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 150        ; 3        ; left_drape_sw_state                            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 148        ; 3        ; wheel_driver_do[3]                             ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 156        ; 3        ; sp1_analog_switch[2]                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 159        ; 3        ; sp2_analog_switch[2]                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 163        ; 3        ; sp1_single_ended_2_3[0]                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 170        ; 3        ; teensy_open_elo_req                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 193        ; 4        ; pow                                            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 195        ; 4        ; teensy_fpga5                                   ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R14      ; 246        ; 5        ; right_plunger_no                               ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R15      ; 301        ; 5        ; right_tool_ex_led3                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R16      ; 303        ; 5        ; right_tool_ex_led2                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T2       ; 135        ; 3        ; sp2_diff_pair_2_3[0]                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 133        ; 3        ; sp2_diff_pair_2_3[1]                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 151        ; 3        ; left_tool_ex_led2                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 149        ; 3        ; left_drape_em_state                            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 155        ; 3        ; sp1_analog_switch[1]                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 153        ; 3        ; sp1_analog_switch[0]                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 157        ; 3        ; sp2_analog_switch[1]                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 161        ; 3        ; sp1_single_ended_2_3[1]                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T11      ; 168        ; 3        ; teensy_estop_open_req                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 199        ; 4        ; diagnostic_led[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 197        ; 4        ; diagnostic_led[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 245        ; 5        ; right_plunger_led2                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T15      ; 247        ; 5        ; right_plunger_led3                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                        ;
+-------------------------------+--------------------------------------------------------------------+
; Name                          ; pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------+
; SDC pin name                  ; inst5|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                             ;
; Compensate clock              ; clock0                                                             ;
; Compensated input/output pins ; --                                                                 ;
; Switchover type               ; --                                                                 ;
; Input frequency 0             ; 100.0 MHz                                                          ;
; Input frequency 1             ; --                                                                 ;
; Nominal PFD frequency         ; 100.0 MHz                                                          ;
; Nominal VCO frequency         ; 500.0 MHz                                                          ;
; VCO post scale K counter      ; 2                                                                  ;
; VCO frequency control         ; Auto                                                               ;
; VCO phase shift step          ; 250 ps                                                             ;
; VCO multiply                  ; --                                                                 ;
; VCO divide                    ; --                                                                 ;
; Freq min lock                 ; 60.01 MHz                                                          ;
; Freq max lock                 ; 130.04 MHz                                                         ;
; M VCO Tap                     ; 0                                                                  ;
; M Initial                     ; 1                                                                  ;
; M value                       ; 5                                                                  ;
; N value                       ; 1                                                                  ;
; Charge pump current           ; setting 1                                                          ;
; Loop filter resistance        ; setting 28                                                         ;
; Loop filter capacitance       ; setting 0                                                          ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                                ;
; Bandwidth type                ; Medium                                                             ;
; Real time reconfigurable      ; Off                                                                ;
; Scan chain MIF file           ; --                                                                 ;
; Preserve PLL counter order    ; Off                                                                ;
; PLL location                  ; PLL_1                                                              ;
; Inclk0 signal                 ; clk_100m                                                           ;
; Inclk1 signal                 ; --                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                      ;
; Inclk1 signal type            ; --                                                                 ;
+-------------------------------+--------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+--------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd      ; --            ; 1       ; 0       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 100 ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; inst5|altpll_component|auto_generated|pll1|clk[1] ;
+--------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+-------------------------+-------------------------------+
; Pin Name                ; Reason                        ;
+-------------------------+-------------------------------+
; miso                    ; Missing drive strength        ;
; right_drape_em_open     ; Missing drive strength        ;
; left_drape_em_open      ; Missing drive strength        ;
; wheel_driver_rst        ; Missing drive strength        ;
; wheel_driver_abrt       ; Missing drive strength        ;
; right_tool_ex_led3      ; Missing drive strength        ;
; right_tool_ex_led2      ; Missing drive strength        ;
; right_tool_ex_led1      ; Missing drive strength        ;
; left_tool_ex_led3       ; Missing drive strength        ;
; left_tool_ex_led2       ; Missing drive strength        ;
; left_tool_ex_led1       ; Missing drive strength        ;
; right_plunger_led3      ; Missing drive strength        ;
; right_plunger_led2      ; Missing drive strength        ;
; right_plunger_led1      ; Missing drive strength        ;
; left_plunger_led3       ; Missing drive strength        ;
; left_plunger_led2       ; Missing drive strength        ;
; left_plunger_led1       ; Missing drive strength        ;
; diag_activation         ; Missing drive strength        ;
; estop_open              ; Missing drive strength        ;
; right_spare_diff_2      ; Missing drive strength        ;
; left_spare_diff_2       ; Missing drive strength        ;
; fan1_pwm                ; Missing drive strength        ;
; fan2_pwm                ; Missing drive strength        ;
; miccb_estop_open_req    ; Missing drive strength        ;
; estop_delay             ; Missing drive strength        ;
; left_robot_tx           ; Missing drive strength        ;
; right_robot_tx          ; Missing drive strength        ;
; MICCB_SPARE_IO2         ; Missing drive strength        ;
; MICCB_SPARE_IO3         ; Missing drive strength        ;
; FPGA_WHEEL_STOP_ELO     ; Missing drive strength        ;
; diagnostic_led[7]       ; Missing drive strength        ;
; diagnostic_led[6]       ; Missing drive strength        ;
; diagnostic_led[5]       ; Missing drive strength        ;
; diagnostic_led[4]       ; Missing drive strength        ;
; diagnostic_led[3]       ; Missing drive strength        ;
; diagnostic_led[2]       ; Missing drive strength        ;
; diagnostic_led[1]       ; Missing drive strength        ;
; diagnostic_led[0]       ; Missing drive strength        ;
; sp1_analog_switch[2]    ; Missing drive strength        ;
; sp1_analog_switch[1]    ; Missing drive strength        ;
; sp1_analog_switch[0]    ; Missing drive strength        ;
; sp1_diff_pair_2_3[1]    ; Missing drive strength        ;
; sp1_diff_pair_2_3[0]    ; Missing drive strength        ;
; sp1_single_ended_2_3[1] ; Missing drive strength        ;
; sp1_single_ended_2_3[0] ; Missing drive strength        ;
; sp2_analog_switch[2]    ; Missing drive strength        ;
; sp2_analog_switch[1]    ; Missing drive strength        ;
; sp2_analog_switch[0]    ; Missing drive strength        ;
; sp2_diff_pair_2_3[1]    ; Missing drive strength        ;
; sp2_diff_pair_2_3[0]    ; Missing drive strength        ;
; sp2_single_ended_2_3[1] ; Missing drive strength        ;
; sp2_single_ended_2_3[0] ; Missing drive strength        ;
; wheel_driver_di[7]      ; Missing drive strength        ;
; wheel_driver_di[6]      ; Missing drive strength        ;
; wheel_driver_di[5]      ; Incomplete set of assignments ;
; wheel_driver_di[4]      ; Incomplete set of assignments ;
; wheel_driver_di[3]      ; Incomplete set of assignments ;
; wheel_driver_di[2]      ; Incomplete set of assignments ;
; wheel_driver_di[1]      ; Incomplete set of assignments ;
; wheel_driver_di[0]      ; Incomplete set of assignments ;
; wheel_forward_sw[3]     ; Incomplete set of assignments ;
; wheel_forward_sw[2]     ; Incomplete set of assignments ;
; wheel_forward_sw[1]     ; Incomplete set of assignments ;
; wheel_forward_sw[0]     ; Incomplete set of assignments ;
; wheel_home_sw[3]        ; Missing drive strength        ;
; wheel_home_sw[2]        ; Incomplete set of assignments ;
; wheel_home_sw[1]        ; Incomplete set of assignments ;
; wheel_home_sw[0]        ; Incomplete set of assignments ;
; wheel_reverse_sw[3]     ; Incomplete set of assignments ;
; wheel_reverse_sw[2]     ; Incomplete set of assignments ;
; wheel_reverse_sw[1]     ; Incomplete set of assignments ;
; wheel_reverse_sw[0]     ; Missing drive strength        ;
+-------------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------+---------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                     ; Entity Name   ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------+---------------+--------------+
; |RCB_FPGA                             ; 626 (1)     ; 479 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 168  ; 0            ; 147 (1)      ; 183 (0)           ; 296 (0)          ; 0          ; |RCB_FPGA                                                               ; RCB_FPGA      ; work         ;
;    |pll2:inst5|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |RCB_FPGA|pll2:inst5                                                    ; pll2          ; work         ;
;       |altpll:altpll_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |RCB_FPGA|pll2:inst5|altpll:altpll_component                            ; altpll        ; work         ;
;          |pll2_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |RCB_FPGA|pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated ; pll2_altpll   ; work         ;
;    |rcb_top:inst|                     ; 625 (13)    ; 479 (9)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (4)      ; 183 (0)           ; 296 (9)          ; 0          ; |RCB_FPGA|rcb_top:inst                                                  ; rcb_top       ; work         ;
;       |rcb_registers:rcb_registers|   ; 457 (457)   ; 364 (364)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 139 (139)         ; 232 (232)        ; 0          ; |RCB_FPGA|rcb_top:inst|rcb_registers:rcb_registers                      ; rcb_registers ; work         ;
;       |rcb_spi:rcb_spi|               ; 201 (201)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 44 (44)           ; 101 (101)        ; 0          ; |RCB_FPGA|rcb_top:inst|rcb_spi:rcb_spi                                  ; rcb_spi       ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+------+
; miso                    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estop_status            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sync                    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; left_robot_rx           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; right_robot_rx          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare2             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare3             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare4             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare5             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare6             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare7             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare8             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare9             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare10            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare11            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare12            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; teensy_fpga4            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; teensy_fpga5            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_spare13            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MICCB_SPARE_IO0         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MICCB_SPARE_IO1         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; right_drape_em_open     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; left_drape_em_open      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_driver_rst        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_driver_abrt       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; right_tool_ex_led3      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; right_tool_ex_led2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; right_tool_ex_led1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; left_tool_ex_led3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; left_tool_ex_led2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; left_tool_ex_led1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; right_plunger_led3      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; right_plunger_led2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; right_plunger_led1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; left_plunger_led3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; left_plunger_led2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; left_plunger_led1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diag_activation         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estop_open              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; right_spare_diff_2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; left_spare_diff_2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fan1_pwm                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fan2_pwm                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; miccb_estop_open_req    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estop_delay             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; left_robot_tx           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; right_robot_tx          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MICCB_SPARE_IO2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MICCB_SPARE_IO3         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_WHEEL_STOP_ELO     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diagnostic_led[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diagnostic_led[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diagnostic_led[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diagnostic_led[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diagnostic_led[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diagnostic_led[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diagnostic_led[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; diagnostic_led[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp1_analog_switch[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp1_analog_switch[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp1_analog_switch[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp1_diff_pair_2_3[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp1_diff_pair_2_3[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp1_single_ended_2_3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp1_single_ended_2_3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp2_analog_switch[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp2_analog_switch[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp2_analog_switch[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp2_diff_pair_2_3[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp2_diff_pair_2_3[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp2_single_ended_2_3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sp2_single_ended_2_3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_driver_di[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_driver_di[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_driver_di[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_driver_di[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_driver_di[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_driver_di[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_driver_di[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_driver_di[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_forward_sw[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_forward_sw[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_forward_sw[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_forward_sw[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_home_sw[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_home_sw[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_home_sw[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_home_sw[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_reverse_sw[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_reverse_sw[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_reverse_sw[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wheel_reverse_sw[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; teensy_estop_open_req   ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; teensy_open_elo_req     ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; clk_100m                ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sclk                    ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; cs_n                    ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; rst_n                   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; mosi                    ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; wheel_d_sens3_in2       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; wheel_d_sens3_in1       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; wheel_d_sens2_in2       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; wheel_d_sens2_in1       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; wheel_d_sens1_in2       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; sp2_single_ended_1_0[1] ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; wheel_d_sens1_in1       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; sp2_single_ended_1_0[0] ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; wheel_c_sens3_in2       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; wheel_c_sens3_in1       ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; wheel_c_sens2_in2       ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; wheel_c_sens2_in1       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; fan1_tacho              ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; fan2_tacho              ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; right_drape_close2_nc   ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_c_sens1_in2       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; sp2_diff_pair_1_0[1]    ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; right_drape_close2_no   ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; wheel_c_sens1_in1       ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; sp2_diff_pair_1_0[0]    ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; right_drape_close1_nc   ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_b_sens3_in2       ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; right_drape_close1_no   ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; wheel_b_sens3_in1       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; right_drape_open_nc     ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_b_sens2_in2       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; sp1_single_ended_1_0[1] ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; right_drape_open_no     ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_b_sens2_in1       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; sp1_single_ended_1_0[0] ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; right_plunger_nc        ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; wheel_b_sens1_in2       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; right_plunger_no        ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_b_sens1_in1       ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; left_drape_close2_nc    ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_a_sens3_in2       ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; left_plunger_nc         ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; left_drape_close2_no    ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; wheel_a_sens3_in1       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; left_plunger_no         ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_rod2_out1         ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; left_drape_close1_nc    ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_a_sens2_in2       ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; wheel_driver_do[3]      ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; right_tool_ex_nc        ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; left_drape_close1_no    ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_a_sens2_in1       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; right_spare_diff_1      ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; wheel_driver_do[2]      ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; right_tool_ex_no        ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_rod2_out2         ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; sp1_diff_pair_1_0[1]    ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; wheel_driver_do[1]      ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; left_tool_ex_nc         ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; right_drape_sw_state    ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; wheel_rod1_out1         ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; wheel_a_sens1_in2       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; right_drape_em_state    ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; left_drape_open_nc      ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; left_spare_diff_1       ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; sp1_diff_pair_1_0[0]    ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; wheel_driver_do[0]      ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; left_tool_ex_no         ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; left_drape_sw_state     ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; pow                     ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; wheel_rod1_out2         ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; left_drape_em_state     ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; left_drape_open_no      ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; wheel_a_sens1_in1       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; estop_status                                                                        ;                   ;         ;
; sync                                                                                ;                   ;         ;
; left_robot_rx                                                                       ;                   ;         ;
; right_robot_rx                                                                      ;                   ;         ;
; fpga_spare2                                                                         ;                   ;         ;
; fpga_spare3                                                                         ;                   ;         ;
; fpga_spare4                                                                         ;                   ;         ;
; fpga_spare5                                                                         ;                   ;         ;
; fpga_spare6                                                                         ;                   ;         ;
; fpga_spare7                                                                         ;                   ;         ;
; fpga_spare8                                                                         ;                   ;         ;
; fpga_spare9                                                                         ;                   ;         ;
; fpga_spare10                                                                        ;                   ;         ;
; fpga_spare11                                                                        ;                   ;         ;
; fpga_spare12                                                                        ;                   ;         ;
; teensy_fpga4                                                                        ;                   ;         ;
; teensy_fpga5                                                                        ;                   ;         ;
; fpga_spare13                                                                        ;                   ;         ;
; MICCB_SPARE_IO0                                                                     ;                   ;         ;
; MICCB_SPARE_IO1                                                                     ;                   ;         ;
; teensy_estop_open_req                                                               ;                   ;         ;
;      - miccb_estop_open_req~output                                                  ; 1                 ; 6       ;
; teensy_open_elo_req                                                                 ;                   ;         ;
;      - FPGA_WHEEL_STOP_ELO~output                                                   ; 1                 ; 6       ;
; clk_100m                                                                            ;                   ;         ;
; sclk                                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_spi:rcb_spi|sclk_syn~0                                      ; 1                 ; 6       ;
;      - rcb_top:inst|rcb_spi:rcb_spi|sclk_meta~feeder                                ; 1                 ; 6       ;
; cs_n                                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_spi:rcb_spi|cs_n_syn~0                                      ; 1                 ; 6       ;
;      - rcb_top:inst|rcb_spi:rcb_spi|cs_n_meta~feeder                                ; 1                 ; 6       ;
; rst_n                                                                               ;                   ;         ;
; mosi                                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_spi:rcb_spi|mosi_syn~0                                      ; 1                 ; 6       ;
;      - rcb_top:inst|rcb_spi:rcb_spi|mosi_meta~feeder                                ; 1                 ; 6       ;
; wheel_d_sens3_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[23]~feeder   ; 0                 ; 6       ;
; wheel_d_sens3_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[22]~feeder   ; 0                 ; 6       ;
; wheel_d_sens2_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[21]          ; 0                 ; 6       ;
; wheel_d_sens2_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[20]~feeder   ; 0                 ; 6       ;
; wheel_d_sens1_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[19]~feeder   ; 0                 ; 6       ;
; sp2_single_ended_1_0[1]                                                             ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|spare_in_meta[7]                    ; 1                 ; 6       ;
; wheel_d_sens1_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[18]~feeder   ; 0                 ; 6       ;
; sp2_single_ended_1_0[0]                                                             ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|spare_in_meta[6]                    ; 1                 ; 6       ;
; wheel_c_sens3_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[17]          ; 0                 ; 6       ;
; wheel_c_sens3_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[16]~feeder   ; 1                 ; 6       ;
; wheel_c_sens2_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[15]~feeder   ; 1                 ; 6       ;
; wheel_c_sens2_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[14]~feeder   ; 0                 ; 6       ;
; fan1_tacho                                                                          ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fan1_tacho_meta                     ; 0                 ; 6       ;
; fan2_tacho                                                                          ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fan2_tacho_meta~feeder              ; 1                 ; 6       ;
; right_drape_close2_nc                                                               ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[13]          ; 0                 ; 6       ;
; wheel_c_sens1_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[13]          ; 0                 ; 6       ;
; sp2_diff_pair_1_0[1]                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|spare_in_meta[5]                    ; 1                 ; 6       ;
; right_drape_close2_no                                                               ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[12]~feeder   ; 1                 ; 6       ;
; wheel_c_sens1_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[12]~feeder   ; 1                 ; 6       ;
; sp2_diff_pair_1_0[0]                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|spare_in_meta[4]~feeder             ; 1                 ; 6       ;
; right_drape_close1_nc                                                               ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[11]~feeder   ; 0                 ; 6       ;
; wheel_b_sens3_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[11]~feeder   ; 1                 ; 6       ;
; right_drape_close1_no                                                               ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[10]          ; 1                 ; 0       ;
; wheel_b_sens3_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[10]~feeder   ; 0                 ; 6       ;
; right_drape_open_nc                                                                 ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[9]~feeder    ; 0                 ; 6       ;
; wheel_b_sens2_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[9]~feeder    ; 0                 ; 6       ;
; sp1_single_ended_1_0[1]                                                             ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|spare_in_meta[3]~feeder             ; 1                 ; 6       ;
; right_drape_open_no                                                                 ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[8]~feeder    ; 0                 ; 6       ;
; wheel_b_sens2_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[8]~feeder    ; 0                 ; 6       ;
; sp1_single_ended_1_0[0]                                                             ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|spare_in_meta[2]~feeder             ; 0                 ; 6       ;
; right_plunger_nc                                                                    ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_buttons_meta[7]~feeder         ; 1                 ; 6       ;
; wheel_b_sens1_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[7]~feeder    ; 0                 ; 6       ;
; right_plunger_no                                                                    ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_buttons_meta[6]~feeder         ; 0                 ; 6       ;
; wheel_b_sens1_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[6]           ; 1                 ; 6       ;
; left_drape_close2_nc                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[5]           ; 0                 ; 6       ;
; wheel_a_sens3_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[5]~feeder    ; 1                 ; 6       ;
; left_plunger_nc                                                                     ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_buttons_meta[5]~feeder         ; 1                 ; 6       ;
; left_drape_close2_no                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[4]           ; 1                 ; 6       ;
; wheel_a_sens3_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[4]           ; 0                 ; 6       ;
; left_plunger_no                                                                     ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_buttons_meta[4]                ; 0                 ; 6       ;
; wheel_rod2_out1                                                                     ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_rod_sensor_meta[3]       ; 1                 ; 6       ;
; left_drape_close1_nc                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[3]           ; 0                 ; 6       ;
; wheel_a_sens2_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[3]~feeder    ; 1                 ; 6       ;
; wheel_driver_do[3]                                                                  ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_driver_do_meta[3]        ; 1                 ; 6       ;
; right_tool_ex_nc                                                                    ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_buttons_meta[3]~feeder         ; 0                 ; 6       ;
; left_drape_close1_no                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[2]           ; 0                 ; 6       ;
; wheel_a_sens2_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[2]           ; 0                 ; 6       ;
; right_spare_diff_1                                                                  ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|in_4mb_spare_meta[1]                ; 0                 ; 6       ;
; wheel_driver_do[2]                                                                  ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_driver_do_meta[2]~feeder ; 0                 ; 6       ;
; right_tool_ex_no                                                                    ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_buttons_meta[2]~feeder         ; 0                 ; 6       ;
; wheel_rod2_out2                                                                     ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_rod_sensor_meta[2]       ; 0                 ; 6       ;
; sp1_diff_pair_1_0[1]                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|spare_in_meta[1]                    ; 0                 ; 6       ;
; wheel_driver_do[1]                                                                  ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_driver_do_meta[1]~feeder ; 1                 ; 6       ;
; left_tool_ex_nc                                                                     ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_buttons_meta[1]                ; 1                 ; 6       ;
; right_drape_sw_state                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sw_state_meta[1]~feeder  ; 1                 ; 6       ;
; wheel_rod1_out1                                                                     ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_rod_sensor_meta[1]       ; 0                 ; 6       ;
; wheel_a_sens1_in2                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[1]~feeder    ; 0                 ; 6       ;
; right_drape_em_state                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_em_state_meta[1]         ; 1                 ; 6       ;
; left_drape_open_nc                                                                  ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[1]           ; 0                 ; 6       ;
; left_spare_diff_1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|in_4mb_spare_meta[0]~feeder         ; 1                 ; 6       ;
; sp1_diff_pair_1_0[0]                                                                ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|spare_in_meta[0]~feeder             ; 0                 ; 6       ;
; wheel_driver_do[0]                                                                  ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_driver_do_meta[0]        ; 1                 ; 6       ;
; left_tool_ex_no                                                                     ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_buttons_meta[0]~feeder         ; 1                 ; 6       ;
; left_drape_sw_state                                                                 ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sw_state_meta[0]         ; 0                 ; 6       ;
; pow                                                                                 ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|pow_meta~feeder                     ; 1                 ; 6       ;
; wheel_rod1_out2                                                                     ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_rod_sensor_meta[0]       ; 1                 ; 6       ;
; left_drape_em_state                                                                 ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_em_state_meta[0]~feeder  ; 1                 ; 6       ;
; left_drape_open_no                                                                  ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_drape_sensor_meta[0]~feeder    ; 1                 ; 6       ;
; wheel_a_sens1_in1                                                                   ;                   ;         ;
;      - rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_sensor_meta[0]           ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clk_100m                                                                       ; PIN_L3             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 479     ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|LessThan2~6                           ; LCCOMB_X40_Y26_N26 ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|always10~0                            ; LCCOMB_X41_Y26_N0  ; 72      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|clk_1m_posedge                        ; LCCOMB_X41_Y26_N8  ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|fan1_tacho_cnt[0]~49                  ; LCCOMB_X41_Y26_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|fan2_tacho_cnt[12]~48                 ; LCCOMB_X41_Y26_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|fpga_buttons_led_reg[14]~0            ; LCCOMB_X38_Y25_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|fpga_diagnostic_led_reg[7]~0          ; LCCOMB_X37_Y26_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|fpga_electromagnet_reg[8]~0           ; LCCOMB_X38_Y27_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|fpga_estop_diagnostic_reg[15]~0       ; LCCOMB_X37_Y26_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|fpga_fan1_pwm[7]~0                    ; LCCOMB_X37_Y25_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|fpga_fan2_pwm[7]~0                    ; LCCOMB_X37_Y28_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_driver_abrt_reg[1]~0       ; LCCOMB_X37_Y26_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|fpga_wheel_driver_out[7]~0            ; LCCOMB_X37_Y26_N24 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|pwm1_value[2]~0                       ; LCCOMB_X40_Y29_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|pwm2_value[2]~0                       ; LCCOMB_X41_Y26_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|right_spare_diff_2~0                  ; LCCOMB_X39_Y30_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_registers:rcb_registers|sp1_analog_switch[2]~0                ; LCCOMB_X37_Y26_N22 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_spi:rcb_spi|addr_rdy                                          ; FF_X34_Y28_N27     ; 56      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_spi:rcb_spi|always4~0                                         ; LCCOMB_X35_Y24_N22 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_spi:rcb_spi|com_rdy                                           ; FF_X34_Y28_N3      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_spi:rcb_spi|data_cnt[3]~19                                    ; LCCOMB_X35_Y24_N6  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_spi:rcb_spi|miso_en                                           ; FF_X34_Y28_N1      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rcb_spi:rcb_spi|sclk_posedge                                      ; LCCOMB_X35_Y24_N28 ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rst_n_meta[4]~25                                                  ; LCCOMB_X47_Y48_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rcb_top:inst|rst_n_syn                                                         ; FF_X47_Y48_N1      ; 470     ; Async. clear                          ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; rst_n                                                                          ; PIN_D9             ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1         ; 479     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1         ; 7       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; rcb_top:inst|rst_n_syn                                                         ; FF_X47_Y48_N1 ; 470     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+--------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 850 / 148,641 ( < 1 % ) ;
; C16 interconnects     ; 135 / 5,382 ( 3 % )     ;
; C4 interconnects      ; 694 / 106,704 ( < 1 % ) ;
; Direct links          ; 81 / 148,641 ( < 1 % )  ;
; Global clocks         ; 3 / 20 ( 15 % )         ;
; Local interconnects   ; 376 / 49,760 ( < 1 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 155 / 5,406 ( 3 % )     ;
; R4 interconnects      ; 740 / 147,764 ( < 1 % ) ;
+-----------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.79) ; Number of LABs  (Total = 58) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 9                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 3                            ;
; 15                                          ; 9                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.74) ; Number of LABs  (Total = 58) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 54                           ;
; 1 Clock                            ; 55                           ;
; 1 Clock enable                     ; 32                           ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 10                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.95) ; Number of LABs  (Total = 58) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 8                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 4                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 9                            ;
; 25                                           ; 5                            ;
; 26                                           ; 4                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.79) ; Number of LABs  (Total = 58) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 14                           ;
; 2                                               ; 5                            ;
; 3                                               ; 5                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 4                            ;
; 7                                               ; 3                            ;
; 8                                               ; 6                            ;
; 9                                               ; 1                            ;
; 10                                              ; 4                            ;
; 11                                              ; 1                            ;
; 12                                              ; 4                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
; 17                                              ; 0                            ;
; 18                                              ; 3                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.79) ; Number of LABs  (Total = 58) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 6                            ;
; 5                                            ; 2                            ;
; 6                                            ; 5                            ;
; 7                                            ; 7                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules               ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass              ; 168       ; 0            ; 168       ; 0            ; 0            ; 168       ; 168       ; 0            ; 168       ; 168       ; 0            ; 16           ; 0            ; 0            ; 97           ; 0            ; 16           ; 97           ; 0            ; 0            ; 5            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 168       ; 0            ; 0            ;
; Total Unchecked         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable      ; 0         ; 168          ; 0         ; 168          ; 168          ; 0         ; 0         ; 168          ; 0         ; 0         ; 168          ; 152          ; 168          ; 168          ; 71           ; 168          ; 152          ; 71           ; 168          ; 168          ; 163          ; 152          ; 168          ; 168          ; 168          ; 168          ; 168          ; 0         ; 168          ; 168          ;
; Total Fail              ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; miso                    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; estop_status            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sync                    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_robot_rx           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_robot_rx          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare2             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare3             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare4             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare5             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare6             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare7             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare8             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare9             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare10            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare11            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare12            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; teensy_fpga4            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; teensy_fpga5            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_spare13            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MICCB_SPARE_IO0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MICCB_SPARE_IO1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_drape_em_open     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_drape_em_open      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_rst        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_abrt       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_tool_ex_led3      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_tool_ex_led2      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_tool_ex_led1      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_tool_ex_led3       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_tool_ex_led2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_tool_ex_led1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_plunger_led3      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_plunger_led2      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_plunger_led1      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_plunger_led3       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_plunger_led2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_plunger_led1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diag_activation         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; estop_open              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_spare_diff_2      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_spare_diff_2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fan1_pwm                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fan2_pwm                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; miccb_estop_open_req    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; estop_delay             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_robot_tx           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_robot_tx          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MICCB_SPARE_IO2         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MICCB_SPARE_IO3         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_WHEEL_STOP_ELO     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diagnostic_led[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diagnostic_led[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diagnostic_led[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diagnostic_led[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diagnostic_led[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diagnostic_led[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diagnostic_led[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; diagnostic_led[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_analog_switch[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_analog_switch[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_analog_switch[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_diff_pair_2_3[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_diff_pair_2_3[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_single_ended_2_3[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_single_ended_2_3[0] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_analog_switch[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_analog_switch[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_analog_switch[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_diff_pair_2_3[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_diff_pair_2_3[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_single_ended_2_3[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_single_ended_2_3[0] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_di[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_di[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_di[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_di[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_di[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_di[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_di[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_di[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_forward_sw[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_forward_sw[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_forward_sw[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_forward_sw[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_home_sw[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_home_sw[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_home_sw[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_home_sw[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_reverse_sw[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_reverse_sw[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_reverse_sw[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_reverse_sw[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; teensy_estop_open_req   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; teensy_open_elo_req     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_100m                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sclk                    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cs_n                    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n                   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mosi                    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_d_sens3_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_d_sens3_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_d_sens2_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_d_sens2_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_d_sens1_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_single_ended_1_0[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_d_sens1_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_single_ended_1_0[0] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_c_sens3_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_c_sens3_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_c_sens2_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_c_sens2_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fan1_tacho              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fan2_tacho              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_drape_close2_nc   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_c_sens1_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_diff_pair_1_0[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_drape_close2_no   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_c_sens1_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp2_diff_pair_1_0[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_drape_close1_nc   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_b_sens3_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_drape_close1_no   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_b_sens3_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_drape_open_nc     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_b_sens2_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_single_ended_1_0[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_drape_open_no     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_b_sens2_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_single_ended_1_0[0] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_plunger_nc        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_b_sens1_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_plunger_no        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_b_sens1_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_drape_close2_nc    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_a_sens3_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_plunger_nc         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_drape_close2_no    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_a_sens3_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_plunger_no         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_rod2_out1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_drape_close1_nc    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_a_sens2_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_do[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_tool_ex_nc        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_drape_close1_no    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_a_sens2_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_spare_diff_1      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_do[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_tool_ex_no        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_rod2_out2         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_diff_pair_1_0[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_do[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_tool_ex_nc         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_drape_sw_state    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_rod1_out1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_a_sens1_in2       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_drape_em_state    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_drape_open_nc      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_spare_diff_1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sp1_diff_pair_1_0[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_driver_do[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_tool_ex_no         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_drape_sw_state     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pow                     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_rod1_out2         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_drape_em_state     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_drape_open_no      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wheel_a_sens1_in1       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M40DCF256I7G for design "RCB_FPGA_3_1"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (15535): Implemented PLL "pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/TracePCB/RCB/RCB_FPGA/db/pll2_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[0] port File: C:/TracePCB/RCB/RCB_FPGA/db/pll2_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 100, and phase shift of 0 degrees (0 ps) for pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[1] port File: C:/TracePCB/RCB/RCB_FPGA/db/pll2_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DCF256A7G is compatible
    Info (176445): Device 10M08DCF256I7G is compatible
    Info (176445): Device 10M04DCF256A7G is compatible
    Info (176445): Device 10M04DCF256A7P is compatible
    Info (176445): Device 10M04DCF256I7G is compatible
    Info (176445): Device 10M16DCF256A7G is compatible
    Info (176445): Device 10M16DCF256C7G is compatible
    Info (176445): Device 10M16DCF256I7G is compatible
    Info (176445): Device 10M25DCF256A7G is compatible
    Info (176445): Device 10M25DCF256C7G is compatible
    Info (176445): Device 10M25DCF256I7G is compatible
    Info (176445): Device 10M50DCF256A7G is compatible
    Info (176445): Device 10M50DCF256C7G is compatible
    Info (176445): Device 10M50DCF256I7G is compatible
    Info (176445): Device 10M40DCF256A7G is compatible
    Info (176445): Device 10M40DCF256C7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location H3
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location G1
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location H1
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location F8
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location E8
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location F7
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location E7
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RCB_FPGA_3_1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/TracePCB/RCB/RCB_FPGA/db/pll2_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll2:inst5|altpll:altpll_component|pll2_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: C:/TracePCB/RCB/RCB_FPGA/db/pll2_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node rcb_top:inst|rst_n_syn  File: C:/TracePCB/RCB/RCB_FPGA/source/rcb_top.v Line: 405
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X33_Y22 to location X44_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.37 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 97 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin miso uses I/O standard 3.3-V LVTTL at B3
    Info (169178): Pin estop_status uses I/O standard 3.3 V Schmitt Trigger at M8
    Info (169178): Pin sync uses I/O standard 3.3-V LVTTL at P10
    Info (169178): Pin left_robot_rx uses I/O standard 3.3 V Schmitt Trigger at B15
    Info (169178): Pin right_robot_rx uses I/O standard 3.3 V Schmitt Trigger at B16
    Info (169178): Pin fpga_spare2 uses I/O standard 3.3 V Schmitt Trigger at B13
    Info (169178): Pin fpga_spare3 uses I/O standard 3.3 V Schmitt Trigger at E10
    Info (169178): Pin fpga_spare4 uses I/O standard 3.3 V Schmitt Trigger at F10
    Info (169178): Pin fpga_spare5 uses I/O standard 3.3 V Schmitt Trigger at H16
    Info (169178): Pin fpga_spare6 uses I/O standard 3.3 V Schmitt Trigger at D16
    Info (169178): Pin fpga_spare7 uses I/O standard 3.3 V Schmitt Trigger at C15
    Info (169178): Pin fpga_spare8 uses I/O standard 3.3 V Schmitt Trigger at L16
    Info (169178): Pin fpga_spare9 uses I/O standard 3.3 V Schmitt Trigger at M7
    Info (169178): Pin fpga_spare10 uses I/O standard 3.3 V Schmitt Trigger at L8
    Info (169178): Pin fpga_spare11 uses I/O standard 3.3 V Schmitt Trigger at J11
    Info (169178): Pin fpga_spare12 uses I/O standard 3.3 V Schmitt Trigger at E14
    Info (169178): Pin teensy_fpga4 uses I/O standard 3.3-V LVTTL at J3
    Info (169178): Pin teensy_fpga5 uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin fpga_spare13 uses I/O standard 3.3 V Schmitt Trigger at A13
    Info (169178): Pin MICCB_SPARE_IO0 uses I/O standard 3.3 V Schmitt Trigger at J16
    Info (169178): Pin MICCB_SPARE_IO1 uses I/O standard 3.3 V Schmitt Trigger at K15
    Info (169178): Pin teensy_estop_open_req uses I/O standard 3.3-V LVTTL at T11
    Info (169178): Pin teensy_open_elo_req uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin clk_100m uses I/O standard 3.3-V LVTTL at L3
    Info (169178): Pin sclk uses I/O standard 3.3 V Schmitt Trigger at A3
    Info (169178): Pin cs_n uses I/O standard 3.3 V Schmitt Trigger at A4
    Info (169178): Pin rst_n uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin mosi uses I/O standard 3.3 V Schmitt Trigger at A2
    Info (169178): Pin wheel_d_sens3_in2 uses I/O standard 3.3 V Schmitt Trigger at F12
    Info (169178): Pin wheel_d_sens3_in1 uses I/O standard 3.3 V Schmitt Trigger at F11
    Info (169178): Pin wheel_d_sens2_in2 uses I/O standard 3.3 V Schmitt Trigger at C12
    Info (169178): Pin wheel_d_sens2_in1 uses I/O standard 3.3 V Schmitt Trigger at C13
    Info (169178): Pin wheel_d_sens1_in2 uses I/O standard 3.3 V Schmitt Trigger at E11
    Info (169178): Pin sp2_single_ended_1_0[1] uses I/O standard 3.3-V LVTTL at P4
    Info (169178): Pin wheel_d_sens1_in1 uses I/O standard 3.3 V Schmitt Trigger at D12
    Info (169178): Pin sp2_single_ended_1_0[0] uses I/O standard 3.3-V LVTTL at N5
    Info (169178): Pin wheel_c_sens3_in2 uses I/O standard 3.3 V Schmitt Trigger at A6
    Info (169178): Pin wheel_c_sens3_in1 uses I/O standard 3.3 V Schmitt Trigger at A7
    Info (169178): Pin wheel_c_sens2_in2 uses I/O standard 3.3 V Schmitt Trigger at C6
    Info (169178): Pin wheel_c_sens2_in1 uses I/O standard 3.3 V Schmitt Trigger at B6
    Info (169178): Pin fan1_tacho uses I/O standard 3.3 V Schmitt Trigger at H12
    Info (169178): Pin fan2_tacho uses I/O standard 3.3 V Schmitt Trigger at G14
    Info (169178): Pin right_drape_close2_nc uses I/O standard 3.3 V Schmitt Trigger at M2
    Info (169178): Pin wheel_c_sens1_in2 uses I/O standard 3.3 V Schmitt Trigger at A8
    Info (169178): Pin sp2_diff_pair_1_0[1] uses I/O standard 3.3-V LVTTL at R4
    Info (169178): Pin right_drape_close2_no uses I/O standard 3.3 V Schmitt Trigger at L2
    Info (169178): Pin wheel_c_sens1_in1 uses I/O standard 3.3 V Schmitt Trigger at B9
    Info (169178): Pin sp2_diff_pair_1_0[0] uses I/O standard 3.3-V LVTTL at P5
    Info (169178): Pin right_drape_close1_nc uses I/O standard 3.3 V Schmitt Trigger at J6
    Info (169178): Pin wheel_b_sens3_in2 uses I/O standard 3.3 V Schmitt Trigger at A9
    Info (169178): Pin right_drape_close1_no uses I/O standard 3.3 V Schmitt Trigger at K6
    Info (169178): Pin wheel_b_sens3_in1 uses I/O standard 3.3 V Schmitt Trigger at A10
    Info (169178): Pin right_drape_open_nc uses I/O standard 3.3 V Schmitt Trigger at N2
    Info (169178): Pin wheel_b_sens2_in2 uses I/O standard 3.3 V Schmitt Trigger at B8
    Info (169178): Pin sp1_single_ended_1_0[1] uses I/O standard 3.3-V LVTTL at P9
    Info (169178): Pin right_drape_open_no uses I/O standard 3.3 V Schmitt Trigger at P1
    Info (169178): Pin wheel_b_sens2_in1 uses I/O standard 3.3 V Schmitt Trigger at B7
    Info (169178): Pin sp1_single_ended_1_0[0] uses I/O standard 3.3-V LVTTL at P8
    Info (169178): Pin right_plunger_nc uses I/O standard 3.3 V Schmitt Trigger at P14
    Info (169178): Pin wheel_b_sens1_in2 uses I/O standard 3.3 V Schmitt Trigger at A12
    Info (169178): Pin right_plunger_no uses I/O standard 3.3 V Schmitt Trigger at R14
    Info (169178): Pin wheel_b_sens1_in1 uses I/O standard 3.3 V Schmitt Trigger at A11
    Info (169178): Pin left_drape_close2_nc uses I/O standard 3.3 V Schmitt Trigger at K5
    Info (169178): Pin wheel_a_sens3_in2 uses I/O standard 3.3 V Schmitt Trigger at C10
    Info (169178): Pin left_plunger_nc uses I/O standard 3.3 V Schmitt Trigger at L11
    Info (169178): Pin left_drape_close2_no uses I/O standard 3.3 V Schmitt Trigger at L6
    Info (169178): Pin wheel_a_sens3_in1 uses I/O standard 3.3 V Schmitt Trigger at B11
    Info (169178): Pin left_plunger_no uses I/O standard 3.3 V Schmitt Trigger at P15
    Info (169178): Pin wheel_rod2_out1 uses I/O standard 3.3 V Schmitt Trigger at F16
    Info (169178): Pin left_drape_close1_nc uses I/O standard 3.3 V Schmitt Trigger at M1
    Info (169178): Pin wheel_a_sens2_in2 uses I/O standard 3.3 V Schmitt Trigger at B12
    Info (169178): Pin wheel_driver_do[3] uses I/O standard 3.3 V Schmitt Trigger at R6
    Info (169178): Pin right_tool_ex_nc uses I/O standard 3.3 V Schmitt Trigger at P16
    Info (169178): Pin left_drape_close1_no uses I/O standard 3.3 V Schmitt Trigger at N1
    Info (169178): Pin wheel_a_sens2_in1 uses I/O standard 3.3 V Schmitt Trigger at E9
    Info (169178): Pin right_spare_diff_1 uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin wheel_driver_do[2] uses I/O standard 3.3 V Schmitt Trigger at D15
    Info (169178): Pin right_tool_ex_no uses I/O standard 3.3 V Schmitt Trigger at N16
    Info (169178): Pin wheel_rod2_out2 uses I/O standard 3.3 V Schmitt Trigger at G11
    Info (169178): Pin sp1_diff_pair_1_0[1] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin wheel_driver_do[1] uses I/O standard 3.3 V Schmitt Trigger at C14
    Info (169178): Pin left_tool_ex_nc uses I/O standard 3.3 V Schmitt Trigger at K11
    Info (169178): Pin right_drape_sw_state uses I/O standard 3.3 V Schmitt Trigger at J15
    Info (169178): Pin wheel_rod1_out1 uses I/O standard 3.3 V Schmitt Trigger at G15
    Info (169178): Pin wheel_a_sens1_in2 uses I/O standard 3.3 V Schmitt Trigger at F9
    Info (169178): Pin right_drape_em_state uses I/O standard 3.3 V Schmitt Trigger at H15
    Info (169178): Pin left_drape_open_nc uses I/O standard 3.3 V Schmitt Trigger at N3
    Info (169178): Pin left_spare_diff_1 uses I/O standard 3.3 V Schmitt Trigger at L12
    Info (169178): Pin sp1_diff_pair_1_0[0] uses I/O standard 3.3-V LVTTL at M6
    Info (169178): Pin wheel_driver_do[0] uses I/O standard 3.3 V Schmitt Trigger at D14
    Info (169178): Pin left_tool_ex_no uses I/O standard 3.3 V Schmitt Trigger at K14
    Info (169178): Pin left_drape_sw_state uses I/O standard 3.3 V Schmitt Trigger at R5
    Info (169178): Pin pow uses I/O standard 3.3 V Schmitt Trigger at R11
    Info (169178): Pin wheel_rod1_out2 uses I/O standard 3.3 V Schmitt Trigger at G16
    Info (169178): Pin left_drape_em_state uses I/O standard 3.3 V Schmitt Trigger at T5
    Info (169178): Pin left_drape_open_no uses I/O standard 3.3 V Schmitt Trigger at N4
    Info (169178): Pin wheel_a_sens1_in1 uses I/O standard 3.3 V Schmitt Trigger at C9
Info (144001): Generated suppressed messages file C:/TracePCB/RCB/RCB_FPGA/output_files/RCB_FPGA_3_1.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5949 megabytes
    Info: Processing ended: Tue Mar  7 08:15:03 2023
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/TracePCB/RCB/RCB_FPGA/output_files/RCB_FPGA_3_1.fit.smsg.


