digraph "CFG for '_Z7ScaleUpPfS_iiii' function" {
	label="CFG for '_Z7ScaleUpPfS_iiii' function";

	Node0x5e03be0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%6:\l  %7 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %8 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %9 = icmp ult i32 %7, 34\l  %10 = icmp ult i32 %8, 6\l  %11 = select i1 %9, i1 %10, i1 false\l  %12 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  br i1 %11, label %15, label %13\l|{<s0>T|<s1>F}}"];
	Node0x5e03be0:s0 -> Node0x5e05be0;
	Node0x5e03be0:s1 -> Node0x5e05c70;
	Node0x5e05c70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%13:\l13:                                               \l  %14 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  br label %43\l}"];
	Node0x5e05c70 -> Node0x5e05f80;
	Node0x5e05be0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%15:\l15:                                               \l  %16 = shl i32 %12, 5\l  %17 = add nsw i32 %7, -1\l  %18 = add i32 %17, %16\l  %19 = uitofp i32 %18 to double\l  %20 = tail call double @llvm.maxnum.f64(double %19, double 0.000000e+00)\l  %21 = add nsw i32 %2, -1\l  %22 = sitofp i32 %21 to double\l  %23 = tail call double @llvm.minnum.f64(double %20, double %22)\l  %24 = fptosi double %23 to i32\l  %25 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %26 = shl i32 %25, 2\l  %27 = add nsw i32 %8, -1\l  %28 = add i32 %27, %26\l  %29 = uitofp i32 %28 to double\l  %30 = tail call double @llvm.maxnum.f64(double %29, double 0.000000e+00)\l  %31 = add nsw i32 %4, -1\l  %32 = sitofp i32 %31 to double\l  %33 = tail call double @llvm.minnum.f64(double %30, double %32)\l  %34 = fptosi double %33 to i32\l  %35 = mul nsw i32 %34, %3\l  %36 = add nsw i32 %35, %24\l  %37 = sext i32 %36 to i64\l  %38 = getelementptr inbounds float, float addrspace(1)* %1, i64 %37\l  %39 = load float, float addrspace(1)* %38, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %40 = mul nuw nsw i32 %8, 34\l  %41 = add nuw nsw i32 %40, %7\l  %42 = getelementptr inbounds [204 x float], [204 x float] addrspace(3)*\l... @_ZZ7ScaleUpPfS_iiiiE6buffer, i32 0, i32 %41\l  store float %39, float addrspace(3)* %42, align 4, !tbaa !5\l  br label %43\l}"];
	Node0x5e05be0 -> Node0x5e05f80;
	Node0x5e05f80 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%43:\l43:                                               \l  %44 = phi i32 [ %14, %13 ], [ %25, %15 ]\l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %45 = shl i32 %12, 6\l  %46 = add i32 %45, %7\l  %47 = shl i32 %44, 3\l  %48 = add i32 %47, %8\l  %49 = shl nsw i32 %2, 1\l  %50 = icmp slt i32 %46, %49\l  %51 = shl nsw i32 %4, 1\l  %52 = icmp slt i32 %48, %51\l  %53 = select i1 %50, i1 %52, i1 false\l  br i1 %53, label %54, label %95\l|{<s0>T|<s1>F}}"];
	Node0x5e05f80:s0 -> Node0x5e09330;
	Node0x5e05f80:s1 -> Node0x5e09380;
	Node0x5e09330 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%54:\l54:                                               \l  %55 = add nuw nsw i32 %7, 1\l  %56 = lshr i32 %55, 1\l  %57 = add nuw nsw i32 %8, 1\l  %58 = lshr i32 %57, 1\l  %59 = mul nuw nsw i32 %58, 34\l  %60 = add nuw nsw i32 %59, %56\l  %61 = and i32 %7, 1\l  %62 = sitofp i32 %61 to float\l  %63 = fmul contract float %62, 5.000000e-01\l  %64 = fadd contract float %63, 2.500000e-01\l  %65 = and i32 %8, 1\l  %66 = sitofp i32 %65 to float\l  %67 = fmul contract float %66, 5.000000e-01\l  %68 = fadd contract float %67, 2.500000e-01\l  %69 = getelementptr inbounds [204 x float], [204 x float] addrspace(3)*\l... @_ZZ7ScaleUpPfS_iiiiE6buffer, i32 0, i32 %60\l  %70 = load float, float addrspace(3)* %69, align 4, !tbaa !5\l  %71 = fmul contract float %64, %70\l  %72 = fsub contract float 1.000000e+00, %64\l  %73 = add nuw nsw i32 %60, 1\l  %74 = getelementptr inbounds [204 x float], [204 x float] addrspace(3)*\l... @_ZZ7ScaleUpPfS_iiiiE6buffer, i32 0, i32 %73\l  %75 = load float, float addrspace(3)* %74, align 4, !tbaa !5\l  %76 = fmul contract float %72, %75\l  %77 = fadd contract float %71, %76\l  %78 = fmul contract float %68, %77\l  %79 = fsub contract float 1.000000e+00, %68\l  %80 = add nuw nsw i32 %60, 34\l  %81 = getelementptr inbounds [204 x float], [204 x float] addrspace(3)*\l... @_ZZ7ScaleUpPfS_iiiiE6buffer, i32 0, i32 %80\l  %82 = load float, float addrspace(3)* %81, align 4, !tbaa !5\l  %83 = fmul contract float %64, %82\l  %84 = add nuw nsw i32 %60, 35\l  %85 = getelementptr inbounds [204 x float], [204 x float] addrspace(3)*\l... @_ZZ7ScaleUpPfS_iiiiE6buffer, i32 0, i32 %84\l  %86 = load float, float addrspace(3)* %85, align 4, !tbaa !5\l  %87 = fmul contract float %72, %86\l  %88 = fadd contract float %83, %87\l  %89 = fmul contract float %79, %88\l  %90 = fadd contract float %78, %89\l  %91 = mul nsw i32 %48, %5\l  %92 = add nsw i32 %91, %46\l  %93 = sext i32 %92 to i64\l  %94 = getelementptr inbounds float, float addrspace(1)* %0, i64 %93\l  store float %90, float addrspace(1)* %94, align 4, !tbaa !5\l  br label %95\l}"];
	Node0x5e09330 -> Node0x5e09380;
	Node0x5e09380 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%95:\l95:                                               \l  ret void\l}"];
}
