# FPGA
代码实现了一个4位宽10进制计数器，每当计数器记到9时会让cout信号拉高
为了便于仿真分析，代码在非阻塞赋值部分加了1ns的延迟
