Analysis & Synthesis report for regfile
Mon Sep 30 20:04:48 2019
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Port Connectivity Checks: "tristate_buffer:start4[0].trb1"
 10. Port Connectivity Checks: "reg32:start2[0].reg32_2"
 11. Port Connectivity Checks: "decoder5to32:decoder1|decoder2to4:d3"
 12. Post-Synthesis Netlist Statistics for Top Partition
 13. Elapsed Time Per Partition
 14. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Sep 30 20:04:48 2019       ;
; Quartus Prime Version              ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                      ; regfile                                     ;
; Top-level Entity Name              ; regfile                                     ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 2,509                                       ;
;     Total combinational functions  ; 1,517                                       ;
;     Dedicated logic registers      ; 992                                         ;
; Total registers                    ; 992                                         ;
; Total pins                         ; 114                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0                                           ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                                      ; regfile            ; regfile            ;
; Family name                                                                ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                        ;
+----------------------------------+-----------------+------------------------+-----------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path                                          ; Library ;
+----------------------------------+-----------------+------------------------+-----------------------------------------------------------------------+---------+
; regfile.v                        ; yes             ; User Verilog HDL File  ; C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/regfile.v         ;         ;
; decoder5to32.v                   ; yes             ; User Verilog HDL File  ; C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/decoder5to32.v    ;         ;
; tristate_buffer.v                ; yes             ; User Verilog HDL File  ; C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v ;         ;
; dffe_ref.v                       ; yes             ; User Verilog HDL File  ; C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/dffe_ref.v        ;         ;
; reg32.v                          ; yes             ; User Verilog HDL File  ; C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/reg32.v           ;         ;
+----------------------------------+-----------------+------------------------+-----------------------------------------------------------------------+---------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 2,509       ;
;                                             ;             ;
; Total combinational functions               ; 1517        ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 1477        ;
;     -- 3 input functions                    ; 26          ;
;     -- <=2 input functions                  ; 14          ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 1517        ;
;     -- arithmetic mode                      ; 0           ;
;                                             ;             ;
; Total registers                             ; 992         ;
;     -- Dedicated logic registers            ; 992         ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 114         ;
;                                             ;             ;
; Embedded Multiplier 9-bit elements          ; 0           ;
;                                             ;             ;
; Maximum fan-out node                        ; clock~input ;
; Maximum fan-out                             ; 992         ;
; Total fan-out                               ; 10160       ;
; Average fan-out                             ; 3.71        ;
+---------------------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                              ;
+--------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node           ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                          ; Entity Name     ; Library Name ;
+--------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------+-----------------+--------------+
; |regfile                             ; 1517 (39)         ; 992 (0)      ; 0           ; 0            ; 0       ; 0         ; 114  ; 0            ; |regfile                                                     ; regfile         ; work         ;
;    |decoder5to32:decoder2|           ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2                               ; decoder5to32    ; work         ;
;       |decoder3to8:d4|               ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d4                ; decoder3to8     ; work         ;
;          |decoder2to4:d1|            ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d4|decoder2to4:d1 ; decoder2to4     ; work         ;
;          |decoder2to4:d2|            ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d4|decoder2to4:d2 ; decoder2to4     ; work         ;
;       |decoder3to8:d5|               ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d5                ; decoder3to8     ; work         ;
;          |decoder2to4:d1|            ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d5|decoder2to4:d1 ; decoder2to4     ; work         ;
;          |decoder2to4:d2|            ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d5|decoder2to4:d2 ; decoder2to4     ; work         ;
;       |decoder3to8:d6|               ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d6                ; decoder3to8     ; work         ;
;          |decoder2to4:d1|            ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d6|decoder2to4:d1 ; decoder2to4     ; work         ;
;          |decoder2to4:d2|            ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d6|decoder2to4:d2 ; decoder2to4     ; work         ;
;       |decoder3to8:d7|               ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d7                ; decoder3to8     ; work         ;
;          |decoder2to4:d1|            ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d7|decoder2to4:d1 ; decoder2to4     ; work         ;
;          |decoder2to4:d2|            ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder2|decoder3to8:d7|decoder2to4:d2 ; decoder2to4     ; work         ;
;    |decoder5to32:decoder3|           ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3                               ; decoder5to32    ; work         ;
;       |decoder3to8:d4|               ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d4                ; decoder3to8     ; work         ;
;          |decoder2to4:d1|            ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d4|decoder2to4:d1 ; decoder2to4     ; work         ;
;          |decoder2to4:d2|            ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d4|decoder2to4:d2 ; decoder2to4     ; work         ;
;       |decoder3to8:d5|               ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d5                ; decoder3to8     ; work         ;
;          |decoder2to4:d1|            ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d5|decoder2to4:d1 ; decoder2to4     ; work         ;
;          |decoder2to4:d2|            ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d5|decoder2to4:d2 ; decoder2to4     ; work         ;
;       |decoder3to8:d6|               ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d6                ; decoder3to8     ; work         ;
;          |decoder2to4:d1|            ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d6|decoder2to4:d1 ; decoder2to4     ; work         ;
;          |decoder2to4:d2|            ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d6|decoder2to4:d2 ; decoder2to4     ; work         ;
;       |decoder3to8:d7|               ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d7                ; decoder3to8     ; work         ;
;          |decoder2to4:d1|            ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d7|decoder2to4:d1 ; decoder2to4     ; work         ;
;          |decoder2to4:d2|            ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|decoder5to32:decoder3|decoder3to8:d7|decoder2to4:d2 ; decoder2to4     ; work         ;
;    |reg32:start2[10].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[10].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[11].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[11].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[12].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[12].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[13].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[13].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[14].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[14].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[15].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[15].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[16].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[16].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[17].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[17].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[18].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[18].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[19].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[19].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[1].reg32_2|         ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2                             ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[0].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[10].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[11].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[12].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[13].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[14].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[15].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[16].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[17].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[18].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[19].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[1].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[20].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[21].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[22].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[23].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[24].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[25].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[26].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[27].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[28].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[29].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[2].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[30].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[31].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[3].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[4].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[5].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[6].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[7].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[8].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[1].reg32_2|dffe_ref:start[9].dff1      ; dffe_ref        ; work         ;
;    |reg32:start2[20].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[20].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[21].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[21].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[22].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[22].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[23].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[23].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[24].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[24].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[25].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[25].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[26].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[26].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[27].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[27].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[28].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[28].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[29].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[29].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[2].reg32_2|         ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2                             ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[0].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[10].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[11].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[12].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[13].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[14].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[15].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[16].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[17].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[18].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[19].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[1].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[20].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[21].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[22].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[23].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[24].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[25].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[26].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[27].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[28].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[29].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[2].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[30].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[31].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[3].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[4].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[5].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[6].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[7].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[8].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[2].reg32_2|dffe_ref:start[9].dff1      ; dffe_ref        ; work         ;
;    |reg32:start2[30].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[30].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[31].reg32_2|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2                            ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[0].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[10].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[11].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[12].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[13].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[14].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[15].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[16].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[17].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[18].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[19].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[1].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[20].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[21].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[22].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[23].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[24].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[25].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[26].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[27].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[28].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[29].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[2].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[30].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[31].dff1    ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[3].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[4].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[5].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[6].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[7].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[8].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[31].reg32_2|dffe_ref:start[9].dff1     ; dffe_ref        ; work         ;
;    |reg32:start2[3].reg32_2|         ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2                             ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[0].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[10].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[11].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[12].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[13].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[14].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[15].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[16].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[17].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[18].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[19].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[1].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[20].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[21].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[22].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[23].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[24].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[25].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[26].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[27].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[28].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[29].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[2].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[30].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[31].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[3].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[4].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[5].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[6].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[7].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[8].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[3].reg32_2|dffe_ref:start[9].dff1      ; dffe_ref        ; work         ;
;    |reg32:start2[4].reg32_2|         ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2                             ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[0].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[10].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[11].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[12].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[13].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[14].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[15].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[16].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[17].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[18].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[19].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[1].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[20].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[21].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[22].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[23].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[24].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[25].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[26].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[27].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[28].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[29].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[2].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[30].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[31].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[3].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[4].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[5].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[6].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[7].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[8].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[4].reg32_2|dffe_ref:start[9].dff1      ; dffe_ref        ; work         ;
;    |reg32:start2[5].reg32_2|         ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2                             ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[0].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[10].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[11].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[12].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[13].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[14].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[15].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[16].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[17].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[18].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[19].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[1].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[20].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[21].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[22].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[23].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[24].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[25].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[26].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[27].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[28].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[29].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[2].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[30].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[31].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[3].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[4].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[5].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[6].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[7].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[8].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[5].reg32_2|dffe_ref:start[9].dff1      ; dffe_ref        ; work         ;
;    |reg32:start2[6].reg32_2|         ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2                             ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[0].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[10].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[11].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[12].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[13].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[14].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[15].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[16].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[17].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[18].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[19].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[1].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[20].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[21].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[22].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[23].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[24].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[25].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[26].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[27].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[28].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[29].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[2].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[30].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[31].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[3].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[4].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[5].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[6].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[7].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[8].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[6].reg32_2|dffe_ref:start[9].dff1      ; dffe_ref        ; work         ;
;    |reg32:start2[7].reg32_2|         ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2                             ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[0].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[10].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[11].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[12].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[13].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[14].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[15].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[16].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[17].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[18].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[19].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[1].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[20].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[21].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[22].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[23].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[24].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[25].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[26].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[27].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[28].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[29].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[2].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[30].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[31].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[3].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[4].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[5].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[6].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[7].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[8].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[7].reg32_2|dffe_ref:start[9].dff1      ; dffe_ref        ; work         ;
;    |reg32:start2[8].reg32_2|         ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2                             ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[0].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[10].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[11].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[12].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[13].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[14].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[15].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[16].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[17].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[18].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[19].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[1].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[20].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[21].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[22].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[23].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[24].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[25].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[26].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[27].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[28].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[29].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[2].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[30].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[31].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[3].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[4].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[5].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[6].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[7].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[8].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[8].reg32_2|dffe_ref:start[9].dff1      ; dffe_ref        ; work         ;
;    |reg32:start2[9].reg32_2|         ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2                             ; reg32           ; work         ;
;       |dffe_ref:start[0].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[0].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[10].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[10].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[11].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[11].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[12].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[12].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[13].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[13].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[14].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[14].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[15].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[15].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[16].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[16].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[17].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[17].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[18].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[18].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[19].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[19].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[1].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[1].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[20].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[20].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[21].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[21].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[22].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[22].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[23].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[23].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[24].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[24].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[25].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[25].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[26].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[26].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[27].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[27].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[28].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[28].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[29].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[29].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[2].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[2].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[30].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[30].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[31].dff1|      ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[31].dff1     ; dffe_ref        ; work         ;
;       |dffe_ref:start[3].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[3].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[4].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[4].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[5].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[5].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[6].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[6].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[7].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[7].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[8].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[8].dff1      ; dffe_ref        ; work         ;
;       |dffe_ref:start[9].dff1|       ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|reg32:start2[9].reg32_2|dffe_ref:start[9].dff1      ; dffe_ref        ; work         ;
;    |tristate_buffer:start4[0].trb1|  ; 672 (672)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|tristate_buffer:start4[0].trb1                      ; tristate_buffer ; work         ;
;    |tristate_buffer:start4[27].trb1| ; 32 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|tristate_buffer:start4[27].trb1                     ; tristate_buffer ; work         ;
;    |tristate_buffer:start5[0].trb2|  ; 672 (672)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|tristate_buffer:start5[0].trb2                      ; tristate_buffer ; work         ;
;    |tristate_buffer:start5[27].trb2| ; 32 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |regfile|tristate_buffer:start5[27].trb2                     ; tristate_buffer ; work         ;
+--------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 992   ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 992   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 992   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+------------------------------------------------------------+
; Port Connectivity Checks: "tristate_buffer:start4[0].trb1" ;
+------+-------+----------+----------------------------------+
; Port ; Type  ; Severity ; Details                          ;
+------+-------+----------+----------------------------------+
; in   ; Input ; Info     ; Stuck at GND                     ;
+------+-------+----------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "reg32:start2[0].reg32_2"                                                            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; out  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------+
; Port Connectivity Checks: "decoder5to32:decoder1|decoder2to4:d3" ;
+------+-------+----------+----------------------------------------+
; Port ; Type  ; Severity ; Details                                ;
+------+-------+----------+----------------------------------------+
; en   ; Input ; Info     ; Stuck at VCC                           ;
+------+-------+----------+----------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 114                         ;
; cycloneiii_ff         ; 992                         ;
;     ENA CLR           ; 992                         ;
; cycloneiii_io_obuf    ; 64                          ;
; cycloneiii_lcell_comb ; 1517                        ;
;     normal            ; 1517                        ;
;         2 data inputs ; 14                          ;
;         3 data inputs ; 26                          ;
;         4 data inputs ; 1477                        ;
;                       ;                             ;
; Max LUT depth         ; 6.00                        ;
; Average LUT depth     ; 4.11                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:02     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Mon Sep 30 20:04:36 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off regfile -c regfile
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file regfile.v
    Info (12023): Found entity 1: regfile File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/regfile.v Line: 2
Info (12021): Found 3 design units, including 3 entities, in source file decoder5to32.v
    Info (12023): Found entity 1: decoder2to4 File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/decoder5to32.v Line: 2
    Info (12023): Found entity 2: decoder3to8 File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/decoder5to32.v Line: 19
    Info (12023): Found entity 3: decoder5to32 File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/decoder5to32.v Line: 35
Warning (12019): Can't analyze file -- file DFF.v is missing
Info (12021): Found 1 design units, including 1 entities, in source file tristate_buffer.v
    Info (12023): Found entity 1: tristate_buffer File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file dffe_ref.v
    Info (12023): Found entity 1: dffe_ref File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/dffe_ref.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg32.v
    Info (12023): Found entity 1: reg32 File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/reg32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file regfile_tb.v
    Info (12023): Found entity 1: regfile_tb File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/regfile_tb.v Line: 3
Info (12127): Elaborating entity "regfile" for the top level hierarchy
Info (12128): Elaborating entity "decoder5to32" for hierarchy "decoder5to32:decoder1" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/regfile.v Line: 16
Info (12128): Elaborating entity "decoder2to4" for hierarchy "decoder5to32:decoder1|decoder2to4:d3" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/decoder5to32.v Line: 41
Info (12128): Elaborating entity "decoder3to8" for hierarchy "decoder5to32:decoder1|decoder3to8:d4" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/decoder5to32.v Line: 42
Info (12128): Elaborating entity "reg32" for hierarchy "reg32:start2[0].reg32_2" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/regfile.v Line: 30
Info (12128): Elaborating entity "dffe_ref" for hierarchy "reg32:start2[0].reg32_2|dffe_ref:start[0].dff1" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/reg32.v Line: 11
Info (12128): Elaborating entity "tristate_buffer" for hierarchy "tristate_buffer:start4[0].trb1" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/regfile.v Line: 50
Warning (13009): TRI or OPNDRN buffers permanently enabled
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[0]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[1]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[2]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[3]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[4]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[5]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[6]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[7]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[8]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[9]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[10]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[11]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[12]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[13]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[14]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[15]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[16]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[17]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[18]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[19]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[20]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[21]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[22]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[23]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[24]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[25]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[26]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[27]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[28]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[29]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[30]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start4[0].trb1|out[31]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[0]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[1]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[2]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[3]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[4]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[5]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[6]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[7]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[8]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[9]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[10]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[11]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[12]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[13]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[14]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[15]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[16]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[17]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[18]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[19]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[20]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[21]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[22]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[23]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[24]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[25]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[26]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[27]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[28]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[29]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[30]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
    Warning (13010): Node "tristate_buffer:start5[0].trb2|out[31]~synth" File: C:/Users/11789/Desktop/ECE 550/Checkpoint 2 Regfile/tristate_buffer.v Line: 6
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 2623 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 50 input pins
    Info (21059): Implemented 64 output pins
    Info (21061): Implemented 2509 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 67 warnings
    Info: Peak virtual memory: 5015 megabytes
    Info: Processing ended: Mon Sep 30 20:04:48 2019
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:23


