### *跨时钟域处理*
单bit信号，从快到慢：
        将脉冲信号展宽

单bit信号，从慢到快：
        快速时钟域频率大于慢的两倍则一定能采到；如果快比慢只大一点，可能会产生亚稳态，需要打两拍。

任意时钟域，单bit脉冲信号同步：
        一般用于控制信号，**频率小于慢速时钟的4倍**，否则使用异步fifo或双端口RAM。
- 握手协议：请求-应答信号，确保信号同步。被同步方发送请求信号表示同步开始，同步方发送应答信号表示信号成功接收/同步。
- if条件过滤亚稳态，当读取条件信号为1时才执行（亚稳态不为1）.

多bit信号，跨时钟域：
        异步fifo或双端口RAM。


**时钟约束**-同步时钟/异步时钟

两个时钟相位有固定关系的为同步时钟；异步时钟则无法判定相位关系。

两个有分频关系的同源时钟可以是同步时钟域，也可以是异步时钟域。异步时钟域需要约束到不同group，异步域之间不分析时序。vivado时序分析假定所有时序都是相关的。


### *上板Debug方式-ILA*

- **使用工具的综合属性**

在信号声明/端口前标记，开启debug信号：`(* mark_debug = "true" *)`；然后综合时`Set Up Debug`确认生成xdc约束。

抓信号的时钟必须是自由时钟（一上电就有的时钟，不受逻辑控制）
，***其中jtag信号时钟需要小于debug信号时钟的一半。***

会在xdc里生成配置语句（取消调试需要删掉这些语句），ILA的时钟频率需要和驱动信号的频率一致。


- **使用IP核---ILA 抓取调试信号**

将IP例化到要调试的文件，调试信号不可以跨模块。



