Fitter report for division
Wed Apr 11 13:34:07 2007
Quartus II Version 6.1 Build 201 11/27/2006 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Delay Chain Summary
 13. Pad To Core Delay Chain Fanout
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Interconnect Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-------------------------------+-----------------------------------------+
; Fitter Status                 ; Successful - Wed Apr 11 13:34:07 2007   ;
; Quartus II Version            ; 6.1 Build 201 11/27/2006 SJ Web Edition ;
; Revision Name                 ; division                                ;
; Top-level Entity Name         ; division                                ;
; Family                        ; Stratix II                              ;
; Device                        ; EP2S15F672I4                            ;
; Timing Models                 ; Final                                   ;
; Logic utilization             ; 1 %                                     ;
;     Combinational ALUTs       ; 76 / 12,480 ( < 1 % )                   ;
;     Dedicated logic registers ; 104 / 12,480 ( < 1 % )                  ;
; Total registers               ; 104                                     ;
; Total pins                    ; 86 / 367 ( 23 % )                       ;
; Total virtual pins            ; 0                                       ;
; Total block memory bits       ; 0 / 419,328 ( 0 % )                     ;
; DSP block 9-bit elements      ; 0 / 96 ( 0 % )                          ;
; Total PLLs                    ; 0 / 6 ( 0 % )                           ;
; Total DLLs                    ; 0 / 2 ( 0 % )                           ;
+-------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                          ;
+--------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                 ; Setting                        ; Default Value                  ;
+--------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                 ; EP2S15F672I4                   ;                                ;
; Fit Attempts to Skip                                   ; 0                              ; 0.0                            ;
; Always Enable Input Buffers                            ; Off                            ; Off                            ;
; Router Timing Optimization Level                       ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                            ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                               ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                   ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                            ; Off                            ; Off                            ;
; PowerPlay Power Optimization                           ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                        ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing             ; On                             ; On                             ;
; Limit to One Fitting Attempt                           ; Off                            ; Off                            ;
; Final Placement Optimizations                          ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations            ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                          ; 1                              ; 1                              ;
; PCI I/O                                                ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                  ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                              ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                     ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/III/Cyclone II/III ; Auto                           ; Auto                           ;
; Auto Delay Chains                                      ; On                             ; On                             ;
; Auto Merge PLLs                                        ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic     ; Off                            ; Off                            ;
; Perform Register Duplication                           ; Off                            ; Off                            ;
; Perform Register Retiming                              ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                 ; Off                            ; Off                            ;
; Fitter Effort                                          ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                        ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication               ; Auto                           ; Auto                           ;
; Auto Register Duplication                              ; Auto                           ; Auto                           ;
; Auto Global Clock                                      ; On                             ; On                             ;
; Auto Global Register Control Signals                   ; On                             ; On                             ;
; Stop After Congestion Map Generation                   ; Off                            ; Off                            ;
; Use smart compilation                                  ; Off                            ; Off                            ;
+--------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/trunk/VK6APH/division/division.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+----------------------------------------------+------------------------+
; Resource                                     ; Usage                  ;
+----------------------------------------------+------------------------+
; ALUTs Used                                   ; 76 / 12,480 ( < 1 % )  ;
; Dedicated logic registers                    ; 104 / 12,480 ( < 1 % ) ;
;                                              ;                        ;
; ALUTs Unavailable                            ; 0                      ;
;     -- Due to unpartnered 7 input function   ; 0                      ;
;     -- Due to unpartnered 6 input function   ; 0                      ;
;                                              ;                        ;
; Combinational ALUT usage by number of inputs ;                        ;
;     -- 7 input functions                     ; 0                      ;
;     -- 6 input functions                     ; 0                      ;
;     -- 5 input functions                     ; 1                      ;
;     -- 4 input functions                     ; 1                      ;
;     -- <=3 input functions                   ; 74                     ;
;                                              ;                        ;
; Combinational ALUTs by mode                  ;                        ;
;     -- normal mode                           ; 35                     ;
;     -- extended LUT mode                     ; 0                      ;
;     -- arithmetic mode                       ; 8                      ;
;     -- shared arithmetic mode                ; 33                     ;
;                                              ;                        ;
; Logic utilization                            ; 139 / 12,480 ( 1 % )   ;
;     -- ALUT/register pairs used              ; 139                    ;
;         -- Combinational with no register    ; 35                     ;
;         -- Register only                     ; 63                     ;
;         -- Combinational with a register     ; 41                     ;
;     -- ALUT/register pairs unavailable       ; 0                      ;
;                                              ;                        ;
; Total registers*                             ; 104 / 14,554 ( < 1 % ) ;
;     -- Dedicated logic registers             ; 104 / 12,480 ( < 1 % ) ;
;     -- I/O registers                         ; 0 / 2,074 ( 0 % )      ;
;                                              ;                        ;
; ALMs:  partially or completely used          ; 70 / 6,240 ( 1 % )     ;
;                                              ;                        ;
; Total LABs:  partially or completely used    ; 9 / 780 ( 1 % )        ;
;                                              ;                        ;
; User inserted logic elements                 ; 0                      ;
; Virtual pins                                 ; 0                      ;
; I/O pins                                     ; 86 / 367 ( 23 % )      ;
;     -- Clock pins                            ; 5 / 16 ( 31 % )        ;
; Global signals                               ; 1                      ;
; M512s                                        ; 0 / 104 ( 0 % )        ;
; M4Ks                                         ; 0 / 78 ( 0 % )         ;
; Total block memory bits                      ; 0 / 419,328 ( 0 % )    ;
; Total block memory implementation bits       ; 0 / 419,328 ( 0 % )    ;
; DSP block 9-bit elements                     ; 0 / 96 ( 0 % )         ;
; PLLs                                         ; 0 / 6 ( 0 % )          ;
; Global clocks                                ; 1 / 16 ( 6 % )         ;
; Regional clocks                              ; 0 / 32 ( 0 % )         ;
; SERDES transmitters                          ; 0 / 38 ( 0 % )         ;
; SERDES receivers                             ; 0 / 42 ( 0 % )         ;
; Average interconnect usage                   ; 0%                     ;
; Peak interconnect usage                      ; 0%                     ;
; Maximum fan-out node                         ; WideNor0               ;
; Maximum fan-out                              ; 104                    ;
; Highest non-global fan-out signal            ; WideNor0               ;
; Highest non-global fan-out                   ; 104                    ;
; Total fan-out                                ; 619                    ;
; Average fan-out                              ; 2.04                   ;
+----------------------------------------------+------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk          ; P23   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[0]  ; N22   ; 2        ; 0            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[10] ; C8    ; 4        ; 31           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[11] ; D8    ; 4        ; 31           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[12] ; C9    ; 4        ; 31           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[13] ; M1    ; 5        ; 40           ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[14] ; E11   ; 4        ; 30           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[15] ; D9    ; 4        ; 31           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[16] ; N6    ; 5        ; 40           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[17] ; P4    ; 5        ; 40           ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[18] ; L2    ; 5        ; 40           ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[19] ; N5    ; 5        ; 40           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[1]  ; M26   ; 2        ; 0            ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[20] ; K2    ; 5        ; 40           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[21] ; N7    ; 5        ; 40           ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[22] ; B20   ; 3        ; 7            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[23] ; A22   ; 3        ; 6            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[24] ; E17   ; 3        ; 10           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[25] ; A21   ; 3        ; 7            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[26] ; F17   ; 3        ; 10           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[27] ; G17   ; 3        ; 6            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[28] ; P24   ; 2        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[29] ; B23   ; 3        ; 5            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[2]  ; A20   ; 3        ; 10           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[30] ; C20   ; 3        ; 7            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[31] ; B21   ; 3        ; 6            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[3]  ; D18   ; 3        ; 6            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[4]  ; C21   ; 3        ; 7            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[5]  ; C19   ; 3        ; 11           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[6]  ; L3    ; 5        ; 40           ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[7]  ; M2    ; 5        ; 40           ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[8]  ; P3    ; 5        ; 40           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dividend[9]  ; P5    ; 5        ; 40           ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[0]   ; U26   ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[10]  ; K26   ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[11]  ; K25   ; 2        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[12]  ; R26   ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[13]  ; V23   ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[14]  ; B22   ; 3        ; 5            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[15]  ; V25   ; 1        ; 0            ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[16]  ; N20   ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[17]  ; U24   ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[18]  ; P22   ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[19]  ; J26   ; 2        ; 0            ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[1]   ; N24   ; 2        ; 0            ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[20]  ; M25   ; 2        ; 0            ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[21]  ; A24   ; 3        ; 5            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[22]  ; J25   ; 2        ; 0            ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[23]  ; R25   ; 1        ; 0            ; 10           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[24]  ; V26   ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[25]  ; T24   ; 1        ; 0            ; 9            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[26]  ; T25   ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[27]  ; V24   ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[28]  ; R23   ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[29]  ; R24   ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[2]   ; M19   ; 2        ; 0            ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[30]  ; U23   ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[31]  ; AF24  ; 8        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[3]   ; M21   ; 2        ; 0            ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[4]   ; L24   ; 2        ; 0            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[5]   ; N25   ; 2        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[6]   ; U25   ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[7]   ; N21   ; 2        ; 0            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[8]   ; M20   ; 2        ; 0            ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; divider[9]   ; M22   ; 2        ; 0            ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; quotient[0]  ; AE20  ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[10] ; AB17  ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[11] ; AD19  ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[12] ; AE18  ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[13] ; U19   ; 1        ; 0            ; 1            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[14] ; AA17  ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[15] ; AD18  ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[16] ; W17   ; 8        ; 6            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[17] ; N19   ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[18] ; L25   ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[19] ; P25   ; 2        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[1]  ; AF20  ; 8        ; 10           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[2]  ; AC18  ; 8        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[3]  ; W23   ; 1        ; 0            ; 1            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[4]  ; Y17   ; 8        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[5]  ; AE17  ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[6]  ; AD20  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[7]  ; W24   ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[8]  ; AF19  ; 8        ; 11           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; quotient[9]  ; AE19  ; 8        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; ready        ; W1    ; 6        ; 40           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 19 / 40 ( 48 % ) ; 3.3V          ; --           ;
; 2        ; 20 / 44 ( 45 % ) ; 3.3V          ; --           ;
; 3        ; 16 / 52 ( 31 % ) ; 3.3V          ; --           ;
; 4        ; 5 / 42 ( 12 % )  ; 3.3V          ; --           ;
; 5        ; 11 / 44 ( 25 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 42 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 15 / 50 ( 30 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 283        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 291        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 295        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 299        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 303        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 311        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 314        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ; 323        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A15      ; 329        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 342        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 347        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 351        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 355        ; 3        ; dividend[2]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 359        ; 3        ; dividend[25]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 363        ; 3        ; dividend[23]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A24      ; 368        ; 3        ; divider[21]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A25      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 207        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 205        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA7      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 172        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 164        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 156        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA14     ; 134        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 133        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 130        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 120        ; 8        ; quotient[14]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 94         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 88         ; 8        ; ^nCONFIG                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 74         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 72         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 70         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 68         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 203        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 201        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 191        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ; 189        ; 7        ; PLL_ENA                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ; 180        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 182        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 166        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 158        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 142        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 136        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 135        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 131        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 122        ; 8        ; quotient[10]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 106        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 91         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 93         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 87         ; 8        ; #TRST                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ; 85         ; 8        ; #TCK                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB24     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB25     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB26     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AC2      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ; 176        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 168        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 162        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 161        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 152        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ; 149        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 140        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC14     ; 138        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC16     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 129        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 114        ; 8        ; quotient[2]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 98         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 95         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 92         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC26     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD1      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ; 184        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD4      ; 186        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 181        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 179        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 170        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 160        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 163        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD10     ; 155        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 153        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 148        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 146        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 143        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD16     ; 125        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 124        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 118        ; 8        ; quotient[15]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD19     ; 116        ; 8        ; quotient[11]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD20     ; 110        ; 8        ; quotient[6]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD21     ; 108        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 101        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 99         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 86         ; 8        ; #TMS                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AD25     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 190        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 187        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE4      ; 183        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 178        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 175        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 171        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 167        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 159        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 151        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 150        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 147        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 144        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 141        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE15     ; 137        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 127        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 123        ; 8        ; quotient[5]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 119        ; 8        ; quotient[12]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 115        ; 8        ; quotient[9]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 111        ; 8        ; quotient[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE21     ; 107        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 102        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 103        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 97         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ; 84         ; 8        ; #TDI                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 185        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF4      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF5      ; 177        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 173        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 169        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 165        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 157        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 154        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ; 145        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 139        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 126        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 121        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 117        ; 8        ; quotient[8]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF20     ; 113        ; 8        ; quotient[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 109        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 105        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF24     ; 100        ; 8        ; divider[31]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF25     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 278        ; 4        ; ^MSEL1                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 281        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 285        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 290        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 293        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 297        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 301        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 309        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 317        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 318        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 321        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 327        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 328        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 331        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 341        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 345        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 349        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 353        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 357        ; 3        ; dividend[22]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 361        ; 3        ; dividend[31]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 366        ; 3        ; divider[14]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 365        ; 3        ; dividend[29]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ; 371        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 384        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ; 284        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 282        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 287        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 289        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 298        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 308        ; 4        ; dividend[10]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 305        ; 4        ; dividend[12]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 313        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 315        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 320        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 325        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 326        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 330        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 343        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 344        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 350        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 352        ; 3        ; dividend[5]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 358        ; 3        ; dividend[30]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C21      ; 360        ; 3        ; dividend[4]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 367        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 369        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 382        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C25      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 292        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 300        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 306        ; 4        ; dividend[11]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 307        ; 4        ; dividend[15]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 316        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 319        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 324        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D15      ; 332        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 346        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 362        ; 3        ; dividend[3]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 376        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 375        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 380        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D23      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D24      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D26      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 279        ; 4        ; ^MSEL2                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E7       ; 286        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 288        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 296        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 304        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 310        ; 4        ; dividend[14]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 312        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 322        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 337        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 333        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 338        ; 3        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ; 354        ; 3        ; dividend[24]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ; 370        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 373        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ; 377        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ; 381        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 383        ; 3        ; ^nCE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E23      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E25      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 276        ; 4        ; #TDO                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 277        ; 4        ; ^MSEL3                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 294        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 302        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 334        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 335        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 339        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 356        ; 3        ; dividend[26]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 378        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ; 379        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F21      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F25      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 263        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 261        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 275        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 273        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ; 280        ; 4        ; ^MSEL0                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 336        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 340        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 348        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 364        ; 3        ; dividend[27]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 372        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 374        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G22      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G23      ; 2          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 0          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 18         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 16         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 259        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 257        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 271        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 269        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 9        ; VCC_PLL5_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; VCCD_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 6          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 4          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 22         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 20         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 251        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 249        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 267        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 265        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ; 3        ; VCCPD3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J23      ; 10         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 8          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 26         ; 2        ; divider[22]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 24         ; 2        ; divider[19]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 247        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 245        ; 5        ; dividend[20]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 255        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 253        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ; 274        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 272        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K10      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 7          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 5          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 3          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 1          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 14         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 12         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 34         ; 2        ; divider[11]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 32         ; 2        ; divider[10]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 243        ; 5        ; dividend[18]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 241        ; 5        ; dividend[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 270        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 268        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 262        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 260        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 258        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 256        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 19         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 17         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 15         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 13         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 11         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ; 9          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 30         ; 2        ; divider[4]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 28         ; 2        ; quotient[18]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ; 239        ; 5        ; dividend[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 237        ; 5        ; dividend[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 266        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 264        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 250        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 248        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 254        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 252        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ; 5        ; VCCPD5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 2        ; VCCPD2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 39         ; 2        ; divider[2]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 37         ; 2        ; divider[8]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 27         ; 2        ; divider[3]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 25         ; 2        ; divider[9]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 23         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 21         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 38         ; 2        ; divider[20]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ; 36         ; 2        ; dividend[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 232        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 234        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N4       ; 246        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 244        ; 5        ; dividend[19]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ; 238        ; 5        ; dividend[16]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ; 236        ; 5        ; dividend[21]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 35         ; 2        ; quotient[17]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 33         ; 2        ; divider[16]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 31         ; 2        ; divider[7]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 29         ; 2        ; dividend[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N23      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ; 41         ; 2        ; divider[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 43         ; 2        ; divider[5]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 233        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 235        ; 5        ; dividend[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 242        ; 5        ; dividend[17]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 240        ; 5        ; dividend[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCD_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCD_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCD_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P22      ; 47         ; 1        ; divider[18]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P23      ; 45         ; 1        ; clk                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 40         ; 2        ; dividend[28]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 42         ; 2        ; quotient[19]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 231        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 229        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 230        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 228        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R5       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCPD6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ; 1        ; VCCPD1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 51         ; 1        ; divider[28]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R24      ; 49         ; 1        ; divider[29]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 46         ; 1        ; divider[23]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 44         ; 1        ; divider[12]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 227        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 225        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 226        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 224        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 206        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 204        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 218        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 216        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ; 75         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 73         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 79         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 77         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ; 50         ; 1        ; divider[25]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T25      ; 48         ; 1        ; divider[26]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 223        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 221        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 222        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 220        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 210        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 208        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 202        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 200        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ; 83         ; 1        ; quotient[13]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U20      ; 81         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 71         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 69         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 55         ; 1        ; divider[30]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 53         ; 1        ; divider[17]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U25      ; 54         ; 1        ; divider[6]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 52         ; 1        ; divider[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 219        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 217        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 214        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 212        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 198        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 196        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 194        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 192        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ; 7        ; VCCPD7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ; 10       ; VCC_PLL6_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 8        ; VCCPD8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 67         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 65         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 59         ; 1        ; divider[13]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V24      ; 57         ; 1        ; divider[27]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ; 58         ; 1        ; divider[15]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V26      ; 56         ; 1        ; divider[24]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 215        ; 6        ; ready                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 213        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 199        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 197        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 104        ; 8        ; quotient[16]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W18      ; 89         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W19      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 63         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 61         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 82         ; 1        ; quotient[3]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W24      ; 80         ; 1        ; quotient[7]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W25      ; 62         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 60         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 211        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 209        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 195        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 193        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ; 188        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 174        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCD_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ; 132        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 128        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 112        ; 8        ; quotient[4]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ; 96         ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ; 90         ; 8        ; ^VCCSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y23      ; 78         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 76         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 66         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 64         ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                           ;
+----------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+---------------------+
; Compilation Hierarchy Node ; Combinational ALUTs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Full Hierarchy Name ;
+----------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+---------------------+
; |division                  ; 76 (76)             ; 70 (70) ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 86   ; 0            ; |division           ;
+----------------------------+---------------------+---------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; quotient[0]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[1]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[2]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[3]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[4]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[5]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[6]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[7]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[8]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[9]  ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[10] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[11] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[12] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[13] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[14] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[15] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[16] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[17] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[18] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; quotient[19] ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; ready        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; clk          ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[31]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[30]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[29]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[28]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[27]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[26]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[25]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[24]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[23]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[22]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[21]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[20]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[19]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[18]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[17]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[16]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[15]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[14]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[13]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[12]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[11]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[10]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[9]   ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[8]   ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[7]   ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[6]   ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[5]   ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[4]   ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[3]   ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[2]   ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[1]   ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; divider[0]   ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[31] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[30] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[29] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[28] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[27] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[26] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[25] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[24] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[23] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[22] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[21] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[20] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[19] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[18] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[17] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[16] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[15] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[14] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[13] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[12] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[11] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[10] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[9]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[8]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[7]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[6]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[5]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[4]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[3]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[2]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[1]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; dividend[0]  ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+


+----------------------------------------------------+
; Pad To Core Delay Chain Fanout                     ;
+----------------------+-------------------+---------+
; Source Pin / Fanout  ; Pad To Core Index ; Setting ;
+----------------------+-------------------+---------+
; clk                  ;                   ;         ;
; divider[31]          ;                   ;         ;
;      - Add0~597      ; 0                 ; 7       ;
; divider[30]          ;                   ;         ;
;      - Add0~593      ; 1                 ; 7       ;
; divider[29]          ;                   ;         ;
;      - Add0~589      ; 1                 ; 7       ;
; divider[28]          ;                   ;         ;
;      - Add0~585      ; 1                 ; 7       ;
; divider[27]          ;                   ;         ;
;      - Add0~581      ; 1                 ; 7       ;
; divider[26]          ;                   ;         ;
;      - Add0~577      ; 0                 ; 7       ;
; divider[25]          ;                   ;         ;
;      - Add0~573      ; 0                 ; 7       ;
; divider[24]          ;                   ;         ;
;      - Add0~569      ; 0                 ; 7       ;
; divider[23]          ;                   ;         ;
;      - Add0~565      ; 1                 ; 7       ;
; divider[22]          ;                   ;         ;
;      - Add0~561      ; 1                 ; 7       ;
; divider[21]          ;                   ;         ;
;      - Add0~557      ; 0                 ; 7       ;
; divider[20]          ;                   ;         ;
;      - Add0~553      ; 0                 ; 7       ;
; divider[19]          ;                   ;         ;
;      - Add0~549      ; 1                 ; 7       ;
; divider[18]          ;                   ;         ;
;      - Add0~545      ; 1                 ; 7       ;
; divider[17]          ;                   ;         ;
;      - Add0~541      ; 1                 ; 7       ;
; divider[16]          ;                   ;         ;
;      - Add0~537      ; 1                 ; 7       ;
; divider[15]          ;                   ;         ;
;      - Add0~533      ; 0                 ; 7       ;
; divider[14]          ;                   ;         ;
;      - Add0~529      ; 1                 ; 7       ;
; divider[13]          ;                   ;         ;
;      - Add0~525      ; 0                 ; 7       ;
; divider[12]          ;                   ;         ;
;      - Add0~521      ; 0                 ; 7       ;
; divider[11]          ;                   ;         ;
;      - Add0~517      ; 0                 ; 7       ;
; divider[10]          ;                   ;         ;
;      - Add0~513      ; 0                 ; 7       ;
; divider[9]           ;                   ;         ;
;      - Add0~509      ; 0                 ; 7       ;
; divider[8]           ;                   ;         ;
;      - Add0~505      ; 0                 ; 7       ;
; divider[7]           ;                   ;         ;
;      - Add0~501      ; 0                 ; 7       ;
; divider[6]           ;                   ;         ;
;      - Add0~497      ; 0                 ; 7       ;
; divider[5]           ;                   ;         ;
;      - Add0~493      ; 1                 ; 7       ;
; divider[4]           ;                   ;         ;
;      - Add0~489      ; 0                 ; 7       ;
; divider[3]           ;                   ;         ;
;      - Add0~485      ; 0                 ; 7       ;
; divider[2]           ;                   ;         ;
;      - Add0~481      ; 1                 ; 7       ;
; divider[1]           ;                   ;         ;
;      - Add0~477      ; 1                 ; 7       ;
; divider[0]           ;                   ;         ;
;      - Add0~473      ; 0                 ; 7       ;
; dividend[31]         ;                   ;         ;
;      - qr[63]~feeder ; 1                 ; 7       ;
; dividend[30]         ;                   ;         ;
;      - qr[62]~feeder ; 0                 ; 7       ;
; dividend[29]         ;                   ;         ;
;      - qr[61]~feeder ; 0                 ; 7       ;
; dividend[28]         ;                   ;         ;
;      - qr[60]~feeder ; 1                 ; 7       ;
; dividend[27]         ;                   ;         ;
;      - qr[59]~feeder ; 0                 ; 7       ;
; dividend[26]         ;                   ;         ;
;      - qr[58]~feeder ; 1                 ; 7       ;
; dividend[25]         ;                   ;         ;
;      - qr[57]~feeder ; 1                 ; 7       ;
; dividend[24]         ;                   ;         ;
;      - qr[56]~feeder ; 1                 ; 7       ;
; dividend[23]         ;                   ;         ;
;      - qr[55]~feeder ; 1                 ; 7       ;
; dividend[22]         ;                   ;         ;
;      - qr[54]~feeder ; 1                 ; 7       ;
; dividend[21]         ;                   ;         ;
;      - qr[53]~feeder ; 0                 ; 7       ;
; dividend[20]         ;                   ;         ;
;      - qr[52]~feeder ; 1                 ; 7       ;
; dividend[19]         ;                   ;         ;
;      - qr[51]~feeder ; 0                 ; 7       ;
; dividend[18]         ;                   ;         ;
;      - qr[50]~feeder ; 0                 ; 7       ;
; dividend[17]         ;                   ;         ;
;      - qr[49]~feeder ; 0                 ; 7       ;
; dividend[16]         ;                   ;         ;
;      - qr[48]~feeder ; 0                 ; 7       ;
; dividend[15]         ;                   ;         ;
;      - qr[47]~feeder ; 0                 ; 7       ;
; dividend[14]         ;                   ;         ;
;      - qr[46]~feeder ; 0                 ; 7       ;
; dividend[13]         ;                   ;         ;
;      - qr[45]~feeder ; 1                 ; 7       ;
; dividend[12]         ;                   ;         ;
;      - qr[44]~feeder ; 1                 ; 7       ;
; dividend[11]         ;                   ;         ;
;      - qr[43]~feeder ; 0                 ; 7       ;
; dividend[10]         ;                   ;         ;
;      - qr[42]~feeder ; 1                 ; 7       ;
; dividend[9]          ;                   ;         ;
;      - qr[41]~feeder ; 0                 ; 7       ;
; dividend[8]          ;                   ;         ;
;      - qr[40]~feeder ; 1                 ; 7       ;
; dividend[7]          ;                   ;         ;
;      - qr[39]~feeder ; 1                 ; 7       ;
; dividend[6]          ;                   ;         ;
;      - qr[38]~feeder ; 1                 ; 7       ;
; dividend[5]          ;                   ;         ;
;      - qr[37]~feeder ; 1                 ; 7       ;
; dividend[4]          ;                   ;         ;
;      - qr[36]~feeder ; 0                 ; 7       ;
; dividend[3]          ;                   ;         ;
;      - qr[35]~feeder ; 0                 ; 7       ;
; dividend[2]          ;                   ;         ;
;      - qr[34]~feeder ; 0                 ; 7       ;
; dividend[1]          ;                   ;         ;
;      - qr[33]~feeder ; 0                 ; 7       ;
; dividend[0]          ;                   ;         ;
;      - qr[32]~feeder ; 1                 ; 7       ;
+----------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                 ;
+----------+-------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name     ; Location          ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+-------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; WideNor0 ; LCCOMB_X6_Y13_N12 ; 104     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clk      ; PIN_P23           ; 104     ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+----------+-------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_P23  ; 104     ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------+----------------------+
; Name     ; Fan-Out              ;
+----------+----------------------+
; WideNor0 ; 104                  ;
; Add0~601 ; 33                   ;
; bits[6]  ; 2                    ;
; qr[63]   ; 2                    ;
; qr[64]   ; 2                    ;
; qr[65]   ; 2                    ;
; qr[66]   ; 2                    ;
; qr[67]   ; 2                    ;
; qr[68]   ; 2                    ;
; qr[69]   ; 2                    ;
; qr[70]   ; 2                    ;
; qr[71]   ; 2                    ;
; qr[72]   ; 2                    ;
; qr[73]   ; 2                    ;
; qr[74]   ; 2                    ;
; qr[75]   ; 2                    ;
; qr[76]   ; 2                    ;
; qr[77]   ; 2                    ;
; qr[78]   ; 2                    ;
; qr[79]   ; 2                    ;
; qr[80]   ; 2                    ;
; qr[81]   ; 2                    ;
; qr[82]   ; 2                    ;
; qr[83]   ; 2                    ;
; qr[84]   ; 2                    ;
; qr[85]   ; 2                    ;
; qr[86]   ; 2                    ;
; qr[87]   ; 2                    ;
; qr[88]   ; 2                    ;
; qr[89]   ; 2                    ;
; qr[90]   ; 2                    ;
; qr[91]   ; 2                    ;
; qr[92]   ; 2                    ;
; qr[93]   ; 2                    ;
; qr[94]   ; 2                    ;
; bits[7]  ; 2                    ;
; bits[5]  ; 2                    ;
; bits[1]  ; 2                    ;
; bits[2]  ; 2                    ;
; bits[3]  ; 2                    ;
; bits[0]  ; 2                    ;
; bits[4]  ; 2                    ;
; qr[31]   ; 2                    ;
; qr[30]   ; 2                    ;
; qr[29]   ; 2                    ;
; qr[28]   ; 2                    ;
; qr[27]   ; 2                    ;
; qr[26]   ; 2                    ;
; qr[25]   ; 2                    ;
; qr[24]   ; 2                    ;
+----------+----------------------+


+--------------------------------------------------------------------+
; Interconnect Usage Summary                                         ;
+-------------------------------------------+------------------------+
; Interconnect Resource Type                ; Usage                  ;
+-------------------------------------------+------------------------+
; Block interconnects                       ; 159 / 51,960 ( < 1 % ) ;
; C16 interconnects                         ; 21 / 1,680 ( 1 % )     ;
; C4 interconnects                          ; 125 / 38,400 ( < 1 % ) ;
; DPA clocks                                ; 0 / 52 ( 0 % )         ;
; DQS bus muxes                             ; 0 / 18 ( 0 % )         ;
; DQS-18 I/O buses                          ; 0 / 4 ( 0 % )          ;
; DQS-4 I/O buses                           ; 0 / 18 ( 0 % )         ;
; DQS-9 I/O buses                           ; 0 / 8 ( 0 % )          ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )         ;
; Direct links                              ; 31 / 51,960 ( < 1 % )  ;
; Global clocks                             ; 1 / 16 ( 6 % )         ;
; Local interconnects                       ; 102 / 12,480 ( < 1 % ) ;
; NDQS bus muxes                            ; 0 / 18 ( 0 % )         ;
; NDQS-18 I/O buses                         ; 0 / 4 ( 0 % )          ;
; NDQS-4 I/O buses                          ; 0 / 18 ( 0 % )         ;
; NDQS-9 I/O buses                          ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver load enables  ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver synch. clocks ; 0 / 8 ( 0 % )          ;
; R24 interconnects                         ; 7 / 1,664 ( < 1 % )    ;
; R24/C16 interconnect drivers              ; 3 / 4,160 ( < 1 % )    ;
; R4 interconnects                          ; 113 / 59,488 ( < 1 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )         ;
+-------------------------------------------+------------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 7.78) ; Number of LABs  (Total = 9) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 0                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 1                           ;
; 7                                          ; 0                           ;
; 8                                          ; 8                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.67) ; Number of LABs  (Total = 9) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 8                           ;
; 1 Sync. clear                      ; 5                           ;
; 1 Sync. load                       ; 2                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 19.44) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 1                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 1                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 1                           ;
; 15                                           ; 0                           ;
; 16                                           ; 2                           ;
; 17                                           ; 0                           ;
; 18                                           ; 0                           ;
; 19                                           ; 0                           ;
; 20                                           ; 0                           ;
; 21                                           ; 0                           ;
; 22                                           ; 1                           ;
; 23                                           ; 0                           ;
; 24                                           ; 0                           ;
; 25                                           ; 0                           ;
; 26                                           ; 0                           ;
; 27                                           ; 0                           ;
; 28                                           ; 0                           ;
; 29                                           ; 0                           ;
; 30                                           ; 0                           ;
; 31                                           ; 0                           ;
; 32                                           ; 3                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 5.33) ; Number of LABs  (Total = 9) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 1                           ;
; 1                                               ; 2                           ;
; 2                                               ; 1                           ;
; 3                                               ; 0                           ;
; 4                                               ; 3                           ;
; 5                                               ; 0                           ;
; 6                                               ; 0                           ;
; 7                                               ; 0                           ;
; 8                                               ; 0                           ;
; 9                                               ; 0                           ;
; 10                                              ; 0                           ;
; 11                                              ; 0                           ;
; 12                                              ; 0                           ;
; 13                                              ; 0                           ;
; 14                                              ; 0                           ;
; 15                                              ; 0                           ;
; 16                                              ; 2                           ;
+-------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 15.22) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 1                           ;
; 4                                            ; 1                           ;
; 5                                            ; 0                           ;
; 6                                            ; 1                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 1                           ;
; 16                                           ; 1                           ;
; 17                                           ; 0                           ;
; 18                                           ; 0                           ;
; 19                                           ; 1                           ;
; 20                                           ; 2                           ;
; 21                                           ; 0                           ;
; 22                                           ; 0                           ;
; 23                                           ; 0                           ;
; 24                                           ; 0                           ;
; 25                                           ; 0                           ;
; 26                                           ; 0                           ;
; 27                                           ; 0                           ;
; 28                                           ; 0                           ;
; 29                                           ; 0                           ;
; 30                                           ; 0                           ;
; 31                                           ; 0                           ;
; 32                                           ; 0                           ;
; 33                                           ; 0                           ;
; 34                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 4     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 27    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No I/O Registers or Differential I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB rows away from a differential I/O.                              ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O  ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 86        ; 0            ; 0            ; 86        ; 86        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 86        ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 86           ; 86           ; 86           ; 86           ; 86           ; 0         ; 86           ; 86           ; 0         ; 0         ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ; 86           ; 0         ; 86           ; 86           ; 86           ; 86           ; 86           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; quotient[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; quotient[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ready              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; divider[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dividend[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Data[0]                                      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                  ;
+--------------------------------------------------------------------------+-------------+
; Name                                                                     ; Value       ;
+--------------------------------------------------------------------------+-------------+
; Auto Fit Point 1 - Fit Attempt 1                                         ; ff          ;
; Mid Wire Use - Fit Attempt 1                                             ; 0           ;
; Mid Slack - Fit Attempt 1                                                ; -5359       ;
; Internal Atom Count - Fit Attempt 1                                      ; 181         ;
; LE/ALM Count - Fit Attempt 1                                             ; 71          ;
; LAB Count - Fit Attempt 1                                                ; 10          ;
; Outputs per Lab - Fit Attempt 1                                          ; 6.900       ;
; Inputs per LAB - Fit Attempt 1                                           ; 12.600      ;
; Global Inputs per LAB - Fit Attempt 1                                    ; 0.800       ;
; LAB Constraint 'CE + async load' - Fit Attempt 1                         ; 0:10        ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1            ; 0:8;1:2     ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                     ; 0:2;1:8     ;
; LAB Constraint 'deterministic LABSMUXA/LABSMUXB overuse' - Fit Attempt 1 ; 0:8;1:2     ;
; LAB Constraint 'deterministic LABSMUXE/LABSMUXF overuse' - Fit Attempt 1 ; 0:4;1:6     ;
; LAB Constraint 'global controls' - Fit Attempt 1                         ; 0:2;1:8     ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1       ; 0:10        ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1              ; 0:2;1:8     ;
; LAB Constraint 'clock constraint' - Fit Attempt 1                        ; 0:2;1:8     ;
; LAB Constraint 'carry chain tie-off constraint' - Fit Attempt 1          ; 0:6;1:2;2:2 ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1         ; 0:10        ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                         ; 0:2;1:8     ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1                  ; 0:2;1:8     ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1              ; 0:6;1:4     ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                ; 0:7;1:3     ;
; LEs in Chains - Fit Attempt 1                                            ; 41          ;
; LEs in Long Chains - Fit Attempt 1                                       ; 33          ;
; LABs with Chains - Fit Attempt 1                                         ; 4           ;
; LABs with Multiple Chains - Fit Attempt 1                                ; 0           ;
; Time - Fit Attempt 1                                                     ; 0           ;
; Time in tsm_tan.dll - Fit Attempt 1                                      ; 0.032       ;
+--------------------------------------------------------------------------+-------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 3 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 0     ;
; Mid Slack - Fit Attempt 1           ; -4734 ;
; Late Wire Use - Fit Attempt 1       ; 0     ;
; Late Slack - Fit Attempt 1          ; -4734 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 0     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.048 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; -3823 ;
; Early Wire Use - Fit Attempt 1      ; 0     ;
; Peak Regional Wire - Fit Attempt 1  ; 1     ;
; Mid Slack - Fit Attempt 1           ; -3894 ;
; Late Slack - Fit Attempt 1          ; -3894 ;
; Late Wire Use - Fit Attempt 1       ; 0     ;
; Time - Fit Attempt 1                ; 0     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.110 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.1 Build 201 11/27/2006 SJ Web Edition
    Info: Processing started: Wed Apr 11 13:33:57 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off division -c division
Info: Selected device EP2S15F672I4 for design "division"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 266 of 266 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2S15F672C4 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location E16
Warning: No exact pin location assignment(s) for 86 pins of 86 total pins
    Info: Pin quotient[0] not assigned to an exact location on the device
    Info: Pin quotient[1] not assigned to an exact location on the device
    Info: Pin quotient[2] not assigned to an exact location on the device
    Info: Pin quotient[3] not assigned to an exact location on the device
    Info: Pin quotient[4] not assigned to an exact location on the device
    Info: Pin quotient[5] not assigned to an exact location on the device
    Info: Pin quotient[6] not assigned to an exact location on the device
    Info: Pin quotient[7] not assigned to an exact location on the device
    Info: Pin quotient[8] not assigned to an exact location on the device
    Info: Pin quotient[9] not assigned to an exact location on the device
    Info: Pin quotient[10] not assigned to an exact location on the device
    Info: Pin quotient[11] not assigned to an exact location on the device
    Info: Pin quotient[12] not assigned to an exact location on the device
    Info: Pin quotient[13] not assigned to an exact location on the device
    Info: Pin quotient[14] not assigned to an exact location on the device
    Info: Pin quotient[15] not assigned to an exact location on the device
    Info: Pin quotient[16] not assigned to an exact location on the device
    Info: Pin quotient[17] not assigned to an exact location on the device
    Info: Pin quotient[18] not assigned to an exact location on the device
    Info: Pin quotient[19] not assigned to an exact location on the device
    Info: Pin ready not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin divider[31] not assigned to an exact location on the device
    Info: Pin divider[30] not assigned to an exact location on the device
    Info: Pin divider[29] not assigned to an exact location on the device
    Info: Pin divider[28] not assigned to an exact location on the device
    Info: Pin divider[27] not assigned to an exact location on the device
    Info: Pin divider[26] not assigned to an exact location on the device
    Info: Pin divider[25] not assigned to an exact location on the device
    Info: Pin divider[24] not assigned to an exact location on the device
    Info: Pin divider[23] not assigned to an exact location on the device
    Info: Pin divider[22] not assigned to an exact location on the device
    Info: Pin divider[21] not assigned to an exact location on the device
    Info: Pin divider[20] not assigned to an exact location on the device
    Info: Pin divider[19] not assigned to an exact location on the device
    Info: Pin divider[18] not assigned to an exact location on the device
    Info: Pin divider[17] not assigned to an exact location on the device
    Info: Pin divider[16] not assigned to an exact location on the device
    Info: Pin divider[15] not assigned to an exact location on the device
    Info: Pin divider[14] not assigned to an exact location on the device
    Info: Pin divider[13] not assigned to an exact location on the device
    Info: Pin divider[12] not assigned to an exact location on the device
    Info: Pin divider[11] not assigned to an exact location on the device
    Info: Pin divider[10] not assigned to an exact location on the device
    Info: Pin divider[9] not assigned to an exact location on the device
    Info: Pin divider[8] not assigned to an exact location on the device
    Info: Pin divider[7] not assigned to an exact location on the device
    Info: Pin divider[6] not assigned to an exact location on the device
    Info: Pin divider[5] not assigned to an exact location on the device
    Info: Pin divider[4] not assigned to an exact location on the device
    Info: Pin divider[3] not assigned to an exact location on the device
    Info: Pin divider[2] not assigned to an exact location on the device
    Info: Pin divider[1] not assigned to an exact location on the device
    Info: Pin divider[0] not assigned to an exact location on the device
    Info: Pin dividend[31] not assigned to an exact location on the device
    Info: Pin dividend[30] not assigned to an exact location on the device
    Info: Pin dividend[29] not assigned to an exact location on the device
    Info: Pin dividend[28] not assigned to an exact location on the device
    Info: Pin dividend[27] not assigned to an exact location on the device
    Info: Pin dividend[26] not assigned to an exact location on the device
    Info: Pin dividend[25] not assigned to an exact location on the device
    Info: Pin dividend[24] not assigned to an exact location on the device
    Info: Pin dividend[23] not assigned to an exact location on the device
    Info: Pin dividend[22] not assigned to an exact location on the device
    Info: Pin dividend[21] not assigned to an exact location on the device
    Info: Pin dividend[20] not assigned to an exact location on the device
    Info: Pin dividend[19] not assigned to an exact location on the device
    Info: Pin dividend[18] not assigned to an exact location on the device
    Info: Pin dividend[17] not assigned to an exact location on the device
    Info: Pin dividend[16] not assigned to an exact location on the device
    Info: Pin dividend[15] not assigned to an exact location on the device
    Info: Pin dividend[14] not assigned to an exact location on the device
    Info: Pin dividend[13] not assigned to an exact location on the device
    Info: Pin dividend[12] not assigned to an exact location on the device
    Info: Pin dividend[11] not assigned to an exact location on the device
    Info: Pin dividend[10] not assigned to an exact location on the device
    Info: Pin dividend[9] not assigned to an exact location on the device
    Info: Pin dividend[8] not assigned to an exact location on the device
    Info: Pin dividend[7] not assigned to an exact location on the device
    Info: Pin dividend[6] not assigned to an exact location on the device
    Info: Pin dividend[5] not assigned to an exact location on the device
    Info: Pin dividend[4] not assigned to an exact location on the device
    Info: Pin dividend[3] not assigned to an exact location on the device
    Info: Pin dividend[2] not assigned to an exact location on the device
    Info: Pin dividend[1] not assigned to an exact location on the device
    Info: Pin dividend[0] not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN P23 (CLK3p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, DSP blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 85 (unused VREF, 3.30 VCCIO, 64 input, 21 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has unused VCCIO pins. 1 total pin(s) used --  39 pins available
        Info: I/O bank number 2 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 3 does not use VREF pins and has unused VCCIO pins. 1 total pin(s) used --  51 pins available
        Info: I/O bank number 4 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  42 pins available
        Info: I/O bank number 5 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 6 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 7 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  42 pins available
        Info: I/O bank number 8 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  50 pins available
        Info: I/O bank number 9 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  6 pins available
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 4.047 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X6_Y13; Fanout = 4; REG Node = 'qr[69]'
    Info: 2: + IC(0.866 ns) + CELL(0.403 ns) = 1.269 ns; Loc. = LAB_X5_Y15; Fanout = 2; COMB Node = 'Add0~498'
    Info: 3: + IC(0.000 ns) + CELL(0.041 ns) = 1.310 ns; Loc. = LAB_X5_Y15; Fanout = 2; COMB Node = 'Add0~502'
    Info: 4: + IC(0.152 ns) + CELL(0.041 ns) = 1.503 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~506'
    Info: 5: + IC(0.000 ns) + CELL(0.041 ns) = 1.544 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~510'
    Info: 6: + IC(0.000 ns) + CELL(0.041 ns) = 1.585 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~514'
    Info: 7: + IC(0.000 ns) + CELL(0.041 ns) = 1.626 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~518'
    Info: 8: + IC(0.000 ns) + CELL(0.041 ns) = 1.667 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~522'
    Info: 9: + IC(0.000 ns) + CELL(0.041 ns) = 1.708 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~526'
    Info: 10: + IC(0.000 ns) + CELL(0.041 ns) = 1.749 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~530'
    Info: 11: + IC(0.000 ns) + CELL(0.041 ns) = 1.790 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~534'
    Info: 12: + IC(0.102 ns) + CELL(0.041 ns) = 1.933 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~538'
    Info: 13: + IC(0.000 ns) + CELL(0.041 ns) = 1.974 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~542'
    Info: 14: + IC(0.000 ns) + CELL(0.041 ns) = 2.015 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~546'
    Info: 15: + IC(0.000 ns) + CELL(0.041 ns) = 2.056 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~550'
    Info: 16: + IC(0.000 ns) + CELL(0.041 ns) = 2.097 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~554'
    Info: 17: + IC(0.000 ns) + CELL(0.041 ns) = 2.138 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~558'
    Info: 18: + IC(0.000 ns) + CELL(0.041 ns) = 2.179 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~562'
    Info: 19: + IC(0.000 ns) + CELL(0.041 ns) = 2.220 ns; Loc. = LAB_X5_Y14; Fanout = 2; COMB Node = 'Add0~566'
    Info: 20: + IC(0.152 ns) + CELL(0.041 ns) = 2.413 ns; Loc. = LAB_X5_Y13; Fanout = 2; COMB Node = 'Add0~570'
    Info: 21: + IC(0.000 ns) + CELL(0.041 ns) = 2.454 ns; Loc. = LAB_X5_Y13; Fanout = 2; COMB Node = 'Add0~574'
    Info: 22: + IC(0.000 ns) + CELL(0.041 ns) = 2.495 ns; Loc. = LAB_X5_Y13; Fanout = 2; COMB Node = 'Add0~578'
    Info: 23: + IC(0.000 ns) + CELL(0.041 ns) = 2.536 ns; Loc. = LAB_X5_Y13; Fanout = 2; COMB Node = 'Add0~582'
    Info: 24: + IC(0.000 ns) + CELL(0.041 ns) = 2.577 ns; Loc. = LAB_X5_Y13; Fanout = 2; COMB Node = 'Add0~586'
    Info: 25: + IC(0.000 ns) + CELL(0.041 ns) = 2.618 ns; Loc. = LAB_X5_Y13; Fanout = 2; COMB Node = 'Add0~590'
    Info: 26: + IC(0.000 ns) + CELL(0.041 ns) = 2.659 ns; Loc. = LAB_X5_Y13; Fanout = 2; COMB Node = 'Add0~594'
    Info: 27: + IC(0.000 ns) + CELL(0.041 ns) = 2.700 ns; Loc. = LAB_X5_Y13; Fanout = 1; COMB Node = 'Add0~598'
    Info: 28: + IC(0.102 ns) + CELL(0.144 ns) = 2.946 ns; Loc. = LAB_X5_Y13; Fanout = 33; COMB Node = 'Add0~601'
    Info: 29: + IC(0.513 ns) + CELL(0.410 ns) = 3.869 ns; Loc. = LAB_X5_Y15; Fanout = 1; COMB Node = 'qr~737'
    Info: 30: + IC(0.000 ns) + CELL(0.178 ns) = 4.047 ns; Loc. = LAB_X5_Y15; Fanout = 4; REG Node = 'qr[73]'
    Info: Total cell delay = 2.160 ns ( 53.37 % )
    Info: Total interconnect delay = 1.887 ns ( 46.63 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources. Peak interconnect usage is 0%
    Info: The peak interconnect region extends from location X0_Y14 to location X12_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 21 output pins without output pin load capacitance assignment
    Info: Pin "quotient[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "quotient[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ready" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Allocated 199 megabytes of memory during processing
    Info: Processing ended: Wed Apr 11 13:34:07 2007
    Info: Elapsed time: 00:00:10


