# FPGA AI 개발 도구 - 전체 요약

## 1. 한 문장 요약

> **FPGA 개발 프로젝트를 종속성 그래프로 변환하여 AI에게 최소 컨텍스트로 전달하는 Graph RAG 기반 도구**

---

## 2. 핵심 아이디어 (3분 설명)

### 문제
- FPGA 개발 환경을 AI에게 완벽하게 전달할 방법이 없음
- 보안상 온프레미스 AI 사용 → 제한된 컨텍스트
- 코드 외에도 XDC, BD, .rpt 등 다양한 파일 필요
- 전체를 보내면 용량 비대 → 딜레이 증가

### 해결책
1. **전체 프로젝트 → 종속성 그래프 변환**
2. **필요한 부분만 선택적 추출** (서브그래프)
3. **압축된 컨텍스트를 AI에 전달**

### 차별화
- **Graph RAG의 하드웨어 특화 버전**
- 소프트웨어에서는 실패했지만 하드웨어는 다름:
  - ✅ 정적 구조 (회로는 불변)
  - ✅ 명확한 종속성
  - ✅ 파싱 용이

### 부가 가치
- AI 없이도 **그래프 시각화 도구**로 유용
- 설계 구조 파악, 종속성 추적

---

## 3. 왜 지금, 왜 나인가?

### 타이밍
- FPGA 업계에 AI 도입된 지 1년 미만
- AI 한계를 깨달은 사람 희소
- **선구자가 될 기회**

### 진입 장벽 (삼신기 필요)
1. 하드웨어 지식 (FPGA, RTL)
2. AI 코딩 경험 + AI 한계 통찰
3. 파서 및 SW 구현 능력

→ **이 모든 조건을 갖춘 사람은 매우 적음**

### 개인 강점
- 반도체공학과 (삼성 계약학과) 출신
- 교수 네트워크로 학계-업계 루트 확보 가능
- SW/AI/HW 모두 경험

---

## 4. 기술 전략

### Track 1: 보편적 압축 (범용)
- RAG, Semantic Chunking
- ❌ 경쟁력 낮음

### Track 2: 특수 압축 ⭐ **핵심**
- FPGA Graph RAG
- ✅ 미개척 영역
- ✅ 하드웨어 특성 활용
- ✅ 기술적 차별화

### 핵심 과제
1. XDC, BD, .rpt에서 종속성 추출
2. 그래프 시작점 + 깊이 결정
3. 컨텍스트 최소화 (캐싱, 메모리 최적화)

---

## 5. 시스템 아키텍처 (간단히)

```
RTL/XDC/BD 파일 → DKG (Design Knowledge Graph)
                    ↓
         ┌──────────┼──────────┐
         ↓          ↓          ↓
    Structural  Timing   Connectivity
       View      View        View
         ↓          ↓          ↓
    사용자 선택 영역 (서브그래프)
         ↓
    JSON 컨텍스트 생성
         ↓
      AI 연동
```

### DKG = 단일 진실 공급원
- 모든 정보를 하나의 그래프에 통합
- 다양한 뷰로 시각화
- 점진적으로 정보 추가 (Multi-Stage Parsing)

---

## 6. 개발 로드맵 (요약)

| 버전 | 기능 | 기간 | 목적 |
|------|------|------|------|
| v0 | 그래프 엔진 + 시각화 | 3주 | PoC |
| v1 | 신호 검색 + 하이라이트 | 2주 | 기본 도구 |
| v2 | XDC 통합 | 3주 | FPGA 특화 |
| v3 | **AI 컨텍스트 연동** | 4주 | **핵심 차별화** |
| v4 | 타이밍 리포트 연동 | 3주 | 부가 가치 |

### 최소 실행 계획
- **v0-v1만으로도** 포트폴리오 가치 있음
- **v0-v2**로 학술 발표 가능
- **v0-v3**로 시장 출시 가능

---

## 7. 사업 전략

### 목표 시장
1. FPGA 개발 팀 (중소 규모)
2. EDA 툴 기업 (Xilinx, Intel)
3. IDE 개발사

### 리스크
| 위험 | 대응 |
|------|------|
| 대기업 자체 개발 | 특허 + 빠른 엑싯 |
| 보수적 시장 | 학계 루트 활용 |

### 권장 전략: **빠른 엑싯**
- 6-18개월 내 M&A
- 특허 + 기술 + 회사를 패키지로 판매
- EDA/IDE 업체가 최종 고객

---

## 8. 경쟁 우위

| 항목 | 기존 툴 | 우리 |
|------|---------|------|
| 컨텍스트 효율 | 전체 전달 | **선택적 전달** |
| FPGA 특화 | 범용 | **.v + XDC + BD** |
| 시각화 | 텍스트 | **그래프** |
| 종속성 추적 | 제한적 | **다단계** |

---

## 9. 단계별 성공 기준

### PoC (3개월)
- [x] v0 개발
- [ ] 학교 피드백
- [ ] 특허 준비

### MVP (6개월)
- [ ] v3 개발 (AI 연동)
- [ ] 베타 테스터 10명
- [ ] 투자 자료

### 시장 진입 (12개월)
- [ ] 초기 고객 5곳
- [ ] EDA 업체 컨택
- [ ] M&A 협상

---

## 10. 핵심 메시지 (엘리베이터 피치)

### 30초 버전
> "FPGA 개발할 때 AI에게 전체 프로젝트를 다 보여줄 순 없잖아요. 저희는 필요한 부분만 뽑아내는 그래프 기반 도구를 만듭니다. 소프트웨어에선 실패했지만, 하드웨어는 정적이라 가능합니다."

### 1분 버전
> "FPGA 프로젝트를 종속성 그래프로 변환하면 두 가지가 좋습니다. 첫째, AI에게 관련 부분만 보여줄 수 있어서 컨텍스트가 줄어듭니다. 둘째, 그래프 자체만으로도 설계 구조를 한눈에 볼 수 있죠. Graph RAG라는 기술을 하드웨어에 처음 적용하는 겁니다. 소프트웨어는 동적이라 안 됐지만, 회로는 정적이니까요."

### 3분 버전 (투자 피칭)
> "문제는 이렇습니다. FPGA 개발자들이 AI를 쓰고 싶은데, 보안상 온프레미스만 가능하고, 컨텍스트 윈도우가 작아서 전체 프로젝트를 못 넣습니다. 그래서 저희가 만드는 건 '스마트 압축 도구'입니다. 전체를 그래프로 만들어서 필요한 부분만 뽑아냅니다.
> 
> 기술적으로는 Graph RAG인데, 텍스트용이 아니라 하드웨어용입니다. 소프트웨어에선 코드가 동적이라 실패했지만, FPGA는 정적이고 종속성이 명확해서 오히려 더 잘 됩니다. Yosys 같은 도구가 있으니 파싱도 쉽고요.
> 
> 경쟁력은 두 가지입니다. 첫째, XDC나 BD 같은 FPGA 특수 파일까지 지원합니다. 둘째, 아직 아무도 안 했습니다. 이걸 하려면 하드웨어, AI, 소프트웨어를 다 알아야 하는데, 업계가 폐쇄적이고 AI 도입된 지 1년밖에 안 돼서요.
> 
> 출구는 빠른 엑싯입니다. 대기업이 결국 만들 테니, 6-18개월 안에 특허 내고 기술 검증해서 Xilinx나 Intel 같은 데 팔려고 합니다."

---

## 11. 다음 액션 아이템

### 즉시 (1주 이내)
- [ ] GitHub 저장소 생성
- [ ] 샘플 RTL 프로젝트 준비 (100 라인)
- [ ] Yosys 설치 및 테스트

### 단기 (1개월)
- [ ] v0 프로토타입 개발
- [ ] 교수님께 피드백 요청
- [ ] 특허 아이디어 정리

### 중기 (3개월)
- [ ] v1-v2 개발
- [ ] 베타 테스터 모집 (연구실, 동기)
- [ ] 특허 출원

### 장기 (6-12개월)
- [ ] v3 개발 (AI 연동)
- [ ] 학회 발표 또는 논문 투고
- [ ] 투자 유치 또는 M&A 준비

---

## 12. 자주 묻는 질문 (FAQ)

### Q1: 왜 소프트웨어에선 안 되는데 하드웨어에선 되나요?
**A**: 하드웨어는 정적입니다. 회로는 한번 만들면 안 바뀌고, 종속성이 명확합니다. 소프트웨어는 런타임에 구조가 바뀌고, 동적 로딩도 많아서 그래프로 표현하기 어렵습니다.

### Q2: 기존 EDA 툴이 이미 있는데, 왜 필요한가요?
**A**: 기존 툴은 "보여주기만" 합니다. 저희는 "AI에게 전달"까지 합니다. 게다가 여러 파일 (코드, XDC, 타이밍 리포트)을 **통합된 그래프**로 보여주는 건 처음입니다.

### Q3: 대기업이 똑같이 만들면 어떡하죠?
**A**: 그래서 빠른 엑싯이 목표입니다. 특허 내고, 초기 기술 격차 만들고, 6-18개월 안에 팔려고 합니다. 어차피 그 대기업이 고객이 될 거니까요.

### Q4: 시장 크기가 작지 않나요?
**A**: FPGA 시장 자체는 작지만, **EDA 툴 시장**은 큽니다. 저희 기술을 Vivado나 Quartus에 통합하면 모든 FPGA 개발자가 쓰게 됩니다. 그래서 엑싯이 현실적입니다.

### Q5: AI 없이도 가치가 있나요?
**A**: 네. 그래프 시각화 자체만으로도 설계 구조 파악, 종속성 추적에 유용합니다. AI는 "추가 기능"이고, 핵심은 "구조화된 정보"입니다.

---

## 13. 관련 문서

이 요약 문서와 함께 읽어야 할 상세 문서:

1. **[사업 전략 문서](./01_business_strategy.md)**
   - 시장 기회, 경쟁력, 리스크 분석
   - 엑싯 전략, 타겟 고객

2. **[기술 개요 문서](./02_technical_overview.md)**
   - Graph RAG 설명
   - 컨텍스트 압축 전략
   - 소프트웨어 vs 하드웨어 비교

3. **[시스템 아키텍처 문서](./03_system_architecture.md)**
   - DKG 설계
   - Node/Edge 구조
   - Multi-Stage Parsing

4. **[구현 로드맵 문서](./04_implementation_roadmap.md)**
   - v0-v4 단계별 개발 계획
   - 기술 스택, 타임라인
   - 위험 관리

---

## 14. 연락처 및 리소스

### 프로젝트 정보
- **프로젝트명**: FPGA DKG (Design Knowledge Graph)
- **목표**: Graph RAG 기반 FPGA AI 개발 도구

### 다음 단계
1. 문서 검토 완료
2. v0 프로토타입 시작
3. 피드백 수집

### 참고 자료
- Graph RAG 논문
- Yosys 문서
- FPGA 설계 가이드

---

## 15. 최종 요약 (TL;DR)

**무엇을**: FPGA 프로젝트 → 그래프 → AI 컨텍스트  
**왜**: 온프레미스 AI의 제한된 컨텍스트 문제 해결  
**어떻게**: Graph RAG (하드웨어 특화)  
**차별화**: 정적 구조 + 미개척 영역  
**전략**: 빠른 개발 + 특허 + 엑싯  
**타임라인**: 6-18개월  

**핵심**: "선구자 우위를 활용한 빠른 시장 검증과 엑싯"
