
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/rv_timer/rtl/rv_timer_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: module rv_timer_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   8:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  10: </pre>
<pre style="margin:0; padding:0 ">  11:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  14:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output rv_timer_reg_pkg::rv_timer_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   input  rv_timer_reg_pkg::rv_timer_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  17: </pre>
<pre style="margin:0; padding:0 ">  18:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  20: );</pre>
<pre style="margin:0; padding:0 ">  21: </pre>
<pre style="margin:0; padding:0 ">  22:   import rv_timer_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   localparam int AW = 9;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  27: </pre>
<pre style="margin:0; padding:0 ">  28:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  36: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  43: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  45:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  46: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  53: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  56: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  64:   );</pre>
<pre style="margin:0; padding:0 ">  65: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  68: </pre>
<pre style="margin:0; padding:0 ">  69:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  70:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  71:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   logic ctrl_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:   logic ctrl_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic ctrl_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic [11:0] cfg0_prescale_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic [11:0] cfg0_prescale_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic cfg0_prescale_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [7:0] cfg0_step_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic [7:0] cfg0_step_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic cfg0_step_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic [31:0] timer_v_lower0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic [31:0] timer_v_lower0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic timer_v_lower0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic [31:0] timer_v_upper0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic [31:0] timer_v_upper0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic timer_v_upper0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic [31:0] compare_lower0_0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic [31:0] compare_lower0_0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic compare_lower0_0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic [31:0] compare_upper0_0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic [31:0] compare_upper0_0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic compare_upper0_0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic intr_enable0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic intr_enable0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic intr_enable0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic intr_state0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic intr_state0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic intr_state0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic intr_test0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic intr_test0_we;</pre>
<pre style="margin:0; padding:0 "> 101: </pre>
<pre style="margin:0; padding:0 "> 102:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 103: </pre>
<pre style="margin:0; padding:0 "> 104:   // Subregister 0 of Multireg ctrl</pre>
<pre style="margin:0; padding:0 "> 105:   // R[ctrl]: V(False)</pre>
<pre style="margin:0; padding:0 "> 106: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   ) u_ctrl (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 114: </pre>
<pre style="margin:0; padding:0 "> 115:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:     .we     (ctrl_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:     .wd     (ctrl_wd),</pre>
<pre style="margin:0; padding:0 "> 118: </pre>
<pre style="margin:0; padding:0 "> 119:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 122: </pre>
<pre style="margin:0; padding:0 "> 123:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:     .q      (reg2hw.ctrl[0].q ),</pre>
<pre style="margin:0; padding:0 "> 126: </pre>
<pre style="margin:0; padding:0 "> 127:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:     .qs     (ctrl_qs)</pre>
<pre style="margin:0; padding:0 "> 129:   );</pre>
<pre style="margin:0; padding:0 "> 130: </pre>
<pre style="margin:0; padding:0 "> 131: </pre>
<pre style="margin:0; padding:0 "> 132:   // R[cfg0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 133: </pre>
<pre style="margin:0; padding:0 "> 134:   //   F[prescale]: 11:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:     .DW      (12),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     .RESVAL  (12'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:   ) u_cfg0_prescale (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 142: </pre>
<pre style="margin:0; padding:0 "> 143:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:     .we     (cfg0_prescale_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:     .wd     (cfg0_prescale_wd),</pre>
<pre style="margin:0; padding:0 "> 146: </pre>
<pre style="margin:0; padding:0 "> 147:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 150: </pre>
<pre style="margin:0; padding:0 "> 151:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:     .q      (reg2hw.cfg0.prescale.q ),</pre>
<pre style="margin:0; padding:0 "> 154: </pre>
<pre style="margin:0; padding:0 "> 155:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:     .qs     (cfg0_prescale_qs)</pre>
<pre style="margin:0; padding:0 "> 157:   );</pre>
<pre style="margin:0; padding:0 "> 158: </pre>
<pre style="margin:0; padding:0 "> 159: </pre>
<pre style="margin:0; padding:0 "> 160:   //   F[step]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:     .RESVAL  (8'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   ) u_cfg0_step (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 168: </pre>
<pre style="margin:0; padding:0 "> 169:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:     .we     (cfg0_step_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:     .wd     (cfg0_step_wd),</pre>
<pre style="margin:0; padding:0 "> 172: </pre>
<pre style="margin:0; padding:0 "> 173:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 176: </pre>
<pre style="margin:0; padding:0 "> 177:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:     .q      (reg2hw.cfg0.step.q ),</pre>
<pre style="margin:0; padding:0 "> 180: </pre>
<pre style="margin:0; padding:0 "> 181:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:     .qs     (cfg0_step_qs)</pre>
<pre style="margin:0; padding:0 "> 183:   );</pre>
<pre style="margin:0; padding:0 "> 184: </pre>
<pre style="margin:0; padding:0 "> 185: </pre>
<pre style="margin:0; padding:0 "> 186:   // R[timer_v_lower0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 187: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:   ) u_timer_v_lower0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 195: </pre>
<pre style="margin:0; padding:0 "> 196:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:     .we     (timer_v_lower0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:     .wd     (timer_v_lower0_wd),</pre>
<pre style="margin:0; padding:0 "> 199: </pre>
<pre style="margin:0; padding:0 "> 200:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:     .de     (hw2reg.timer_v_lower0.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:     .d      (hw2reg.timer_v_lower0.d ),</pre>
<pre style="margin:0; padding:0 "> 203: </pre>
<pre style="margin:0; padding:0 "> 204:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:     .q      (reg2hw.timer_v_lower0.q ),</pre>
<pre style="margin:0; padding:0 "> 207: </pre>
<pre style="margin:0; padding:0 "> 208:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:     .qs     (timer_v_lower0_qs)</pre>
<pre style="margin:0; padding:0 "> 210:   );</pre>
<pre style="margin:0; padding:0 "> 211: </pre>
<pre style="margin:0; padding:0 "> 212: </pre>
<pre style="margin:0; padding:0 "> 213:   // R[timer_v_upper0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 214: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   ) u_timer_v_upper0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 222: </pre>
<pre style="margin:0; padding:0 "> 223:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:     .we     (timer_v_upper0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:     .wd     (timer_v_upper0_wd),</pre>
<pre style="margin:0; padding:0 "> 226: </pre>
<pre style="margin:0; padding:0 "> 227:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:     .de     (hw2reg.timer_v_upper0.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:     .d      (hw2reg.timer_v_upper0.d ),</pre>
<pre style="margin:0; padding:0 "> 230: </pre>
<pre style="margin:0; padding:0 "> 231:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:     .q      (reg2hw.timer_v_upper0.q ),</pre>
<pre style="margin:0; padding:0 "> 234: </pre>
<pre style="margin:0; padding:0 "> 235:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:     .qs     (timer_v_upper0_qs)</pre>
<pre style="margin:0; padding:0 "> 237:   );</pre>
<pre style="margin:0; padding:0 "> 238: </pre>
<pre style="margin:0; padding:0 "> 239: </pre>
<pre style="margin:0; padding:0 "> 240:   // R[compare_lower0_0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 241: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:     .RESVAL  (32'hffffffff)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:   ) u_compare_lower0_0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 249: </pre>
<pre style="margin:0; padding:0 "> 250:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:     .we     (compare_lower0_0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:     .wd     (compare_lower0_0_wd),</pre>
<pre style="margin:0; padding:0 "> 253: </pre>
<pre style="margin:0; padding:0 "> 254:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 257: </pre>
<pre style="margin:0; padding:0 "> 258:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:     .q      (reg2hw.compare_lower0_0.q ),</pre>
<pre style="margin:0; padding:0 "> 261: </pre>
<pre style="margin:0; padding:0 "> 262:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:     .qs     (compare_lower0_0_qs)</pre>
<pre style="margin:0; padding:0 "> 264:   );</pre>
<pre style="margin:0; padding:0 "> 265: </pre>
<pre style="margin:0; padding:0 "> 266: </pre>
<pre style="margin:0; padding:0 "> 267:   // R[compare_upper0_0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 268: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .RESVAL  (32'hffffffff)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:   ) u_compare_upper0_0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 276: </pre>
<pre style="margin:0; padding:0 "> 277:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 278:     .we     (compare_upper0_0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:     .wd     (compare_upper0_0_wd),</pre>
<pre style="margin:0; padding:0 "> 280: </pre>
<pre style="margin:0; padding:0 "> 281:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 284: </pre>
<pre style="margin:0; padding:0 "> 285:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:     .q      (reg2hw.compare_upper0_0.q ),</pre>
<pre style="margin:0; padding:0 "> 288: </pre>
<pre style="margin:0; padding:0 "> 289:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 290:     .qs     (compare_upper0_0_qs)</pre>
<pre style="margin:0; padding:0 "> 291:   );</pre>
<pre style="margin:0; padding:0 "> 292: </pre>
<pre style="margin:0; padding:0 "> 293: </pre>
<pre style="margin:0; padding:0 "> 294: </pre>
<pre style="margin:0; padding:0 "> 295:   // Subregister 0 of Multireg intr_enable0</pre>
<pre style="margin:0; padding:0 "> 296:   // R[intr_enable0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 297: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:   ) u_intr_enable0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 305: </pre>
<pre style="margin:0; padding:0 "> 306:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:     .we     (intr_enable0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:     .wd     (intr_enable0_wd),</pre>
<pre style="margin:0; padding:0 "> 309: </pre>
<pre style="margin:0; padding:0 "> 310:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 311:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 312:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 313: </pre>
<pre style="margin:0; padding:0 "> 314:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 316:     .q      (reg2hw.intr_enable0[0].q ),</pre>
<pre style="margin:0; padding:0 "> 317: </pre>
<pre style="margin:0; padding:0 "> 318:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 319:     .qs     (intr_enable0_qs)</pre>
<pre style="margin:0; padding:0 "> 320:   );</pre>
<pre style="margin:0; padding:0 "> 321: </pre>
<pre style="margin:0; padding:0 "> 322: </pre>
<pre style="margin:0; padding:0 "> 323: </pre>
<pre style="margin:0; padding:0 "> 324:   // Subregister 0 of Multireg intr_state0</pre>
<pre style="margin:0; padding:0 "> 325:   // R[intr_state0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 326: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 327:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 328:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:   ) u_intr_state0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 334: </pre>
<pre style="margin:0; padding:0 "> 335:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:     .we     (intr_state0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:     .wd     (intr_state0_wd),</pre>
<pre style="margin:0; padding:0 "> 338: </pre>
<pre style="margin:0; padding:0 "> 339:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:     .de     (hw2reg.intr_state0[0].de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:     .d      (hw2reg.intr_state0[0].d ),</pre>
<pre style="margin:0; padding:0 "> 342: </pre>
<pre style="margin:0; padding:0 "> 343:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 344:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 345:     .q      (reg2hw.intr_state0[0].q ),</pre>
<pre style="margin:0; padding:0 "> 346: </pre>
<pre style="margin:0; padding:0 "> 347:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:     .qs     (intr_state0_qs)</pre>
<pre style="margin:0; padding:0 "> 349:   );</pre>
<pre style="margin:0; padding:0 "> 350: </pre>
<pre style="margin:0; padding:0 "> 351: </pre>
<pre style="margin:0; padding:0 "> 352: </pre>
<pre style="margin:0; padding:0 "> 353:   // Subregister 0 of Multireg intr_test0</pre>
<pre style="margin:0; padding:0 "> 354:   // R[intr_test0]: V(True)</pre>
<pre style="margin:0; padding:0 "> 355: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 357:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 358:   ) u_intr_test0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 359:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:     .we     (intr_test0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 361:     .wd     (intr_test0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 362:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 363:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 364:     .qe     (reg2hw.intr_test0[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:     .q      (reg2hw.intr_test0[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 367:   );</pre>
<pre style="margin:0; padding:0 "> 368: </pre>
<pre style="margin:0; padding:0 "> 369: </pre>
<pre style="margin:0; padding:0 "> 370: </pre>
<pre style="margin:0; padding:0 "> 371: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:   logic [8:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 373:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:     addr_hit[0] = (reg_addr == RV_TIMER_CTRL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:     addr_hit[1] = (reg_addr == RV_TIMER_CFG0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:     addr_hit[2] = (reg_addr == RV_TIMER_TIMER_V_LOWER0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:     addr_hit[3] = (reg_addr == RV_TIMER_TIMER_V_UPPER0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:     addr_hit[4] = (reg_addr == RV_TIMER_COMPARE_LOWER0_0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:     addr_hit[5] = (reg_addr == RV_TIMER_COMPARE_UPPER0_0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:     addr_hit[6] = (reg_addr == RV_TIMER_INTR_ENABLE0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:     addr_hit[7] = (reg_addr == RV_TIMER_INTR_STATE0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:     addr_hit[8] = (reg_addr == RV_TIMER_INTR_TEST0_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 384:   end</pre>
<pre style="margin:0; padding:0 "> 385: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 386:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 387: </pre>
<pre style="margin:0; padding:0 "> 388:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 389:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 390:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 391:     if (addr_hit[0] && reg_we && (RV_TIMER_PERMIT[0] != (RV_TIMER_PERMIT[0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:     if (addr_hit[1] && reg_we && (RV_TIMER_PERMIT[1] != (RV_TIMER_PERMIT[1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:     if (addr_hit[2] && reg_we && (RV_TIMER_PERMIT[2] != (RV_TIMER_PERMIT[2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 394:     if (addr_hit[3] && reg_we && (RV_TIMER_PERMIT[3] != (RV_TIMER_PERMIT[3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:     if (addr_hit[4] && reg_we && (RV_TIMER_PERMIT[4] != (RV_TIMER_PERMIT[4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:     if (addr_hit[5] && reg_we && (RV_TIMER_PERMIT[5] != (RV_TIMER_PERMIT[5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 397:     if (addr_hit[6] && reg_we && (RV_TIMER_PERMIT[6] != (RV_TIMER_PERMIT[6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:     if (addr_hit[7] && reg_we && (RV_TIMER_PERMIT[7] != (RV_TIMER_PERMIT[7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:     if (addr_hit[8] && reg_we && (RV_TIMER_PERMIT[8] != (RV_TIMER_PERMIT[8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 400:   end</pre>
<pre style="margin:0; padding:0 "> 401: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 402:   assign ctrl_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 403:   assign ctrl_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 404: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:   assign cfg0_prescale_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:   assign cfg0_prescale_wd = reg_wdata[11:0];</pre>
<pre style="margin:0; padding:0 "> 407: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:   assign cfg0_step_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:   assign cfg0_step_wd = reg_wdata[23:16];</pre>
<pre style="margin:0; padding:0 "> 410: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 411:   assign timer_v_lower0_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:   assign timer_v_lower0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 413: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:   assign timer_v_upper0_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:   assign timer_v_upper0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 416: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:   assign compare_lower0_0_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 418:   assign compare_lower0_0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 419: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 420:   assign compare_upper0_0_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:   assign compare_upper0_0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 422: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 423:   assign intr_enable0_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:   assign intr_enable0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 425: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 426:   assign intr_state0_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 427:   assign intr_state0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 428: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:   assign intr_test0_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:   assign intr_test0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 431: </pre>
<pre style="margin:0; padding:0 "> 432:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 433:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 434:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 437:         reg_rdata_next[0] = ctrl_qs;</pre>
<pre style="margin:0; padding:0 "> 438:       end</pre>
<pre style="margin:0; padding:0 "> 439: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 441:         reg_rdata_next[11:0] = cfg0_prescale_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:         reg_rdata_next[23:16] = cfg0_step_qs;</pre>
<pre style="margin:0; padding:0 "> 443:       end</pre>
<pre style="margin:0; padding:0 "> 444: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 445:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 446:         reg_rdata_next[31:0] = timer_v_lower0_qs;</pre>
<pre style="margin:0; padding:0 "> 447:       end</pre>
<pre style="margin:0; padding:0 "> 448: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 449:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 450:         reg_rdata_next[31:0] = timer_v_upper0_qs;</pre>
<pre style="margin:0; padding:0 "> 451:       end</pre>
<pre style="margin:0; padding:0 "> 452: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 453:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:         reg_rdata_next[31:0] = compare_lower0_0_qs;</pre>
<pre style="margin:0; padding:0 "> 455:       end</pre>
<pre style="margin:0; padding:0 "> 456: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:         reg_rdata_next[31:0] = compare_upper0_0_qs;</pre>
<pre style="margin:0; padding:0 "> 459:       end</pre>
<pre style="margin:0; padding:0 "> 460: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 461:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 462:         reg_rdata_next[0] = intr_enable0_qs;</pre>
<pre style="margin:0; padding:0 "> 463:       end</pre>
<pre style="margin:0; padding:0 "> 464: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 465:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 466:         reg_rdata_next[0] = intr_state0_qs;</pre>
<pre style="margin:0; padding:0 "> 467:       end</pre>
<pre style="margin:0; padding:0 "> 468: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 469:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 470:         reg_rdata_next[0] = '0;</pre>
<pre style="margin:0; padding:0 "> 471:       end</pre>
<pre style="margin:0; padding:0 "> 472: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 473:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 474:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 "> 475:       end</pre>
<pre style="margin:0; padding:0 "> 476:     endcase</pre>
<pre style="margin:0; padding:0 "> 477:   end</pre>
<pre style="margin:0; padding:0 "> 478: </pre>
<pre style="margin:0; padding:0 "> 479:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 "> 480:   `ASSERT_PULSE(wePulse, reg_we, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 481:   `ASSERT_PULSE(rePulse, reg_re, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 482: </pre>
<pre style="margin:0; padding:0 "> 483:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 484: </pre>
<pre style="margin:0; padding:0 "> 485:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit), clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 486: </pre>
<pre style="margin:0; padding:0 "> 487:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 "> 488:   // property by mistake</pre>
<pre style="margin:0; padding:0 "> 489:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 490: </pre>
<pre style="margin:0; padding:0 "> 491: endmodule</pre>
<pre style="margin:0; padding:0 "> 492: </pre>
</body>
</html>
