Vivado Simulator 2019.2
Copyright 1986-1999, 2001-2019 Xilinx, Inc. All Rights Reserved.
Running: D:/Xilinx/Vivado/2019.2/bin/unwrapped/win64.o/xelab.exe -wto e69dae7c9ff7474eaa7202de432c595d --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L secureip --snapshot Bicubic_tb_func_synth xil_defaultlib.Bicubic_tb xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Bic_B2A(bmp_path="D:/Users/ruby/...
Compiling module unisims_ver.x_lut2_mux4
Compiling module unisims_ver.LUT2
Compiling module unisims_ver.FDPE_default
Compiling module unisims_ver.FDCE_default
Compiling module unisims_ver.GND
Compiling module unisims_ver.VCC
Compiling module unisims_ver.FDRE_default
Compiling module xil_defaultlib.fifo_8x4096_updn_cntr
Compiling module xil_defaultlib.fifo_8x4096_dc_ss_fwft
Compiling module unisims_ver.LUT5
Compiling module unisims_ver.FDSE_default
Compiling module unisims_ver.x_lut3_mux8
Compiling module unisims_ver.LUT3
Compiling module unisims_ver.CARRY4
Compiling module unisims_ver.LUT4
Compiling module xil_defaultlib.fifo_8x4096_rd_fwft
Compiling module xil_defaultlib.fifo_8x4096_compare_1
Compiling module unisims_ver.LUT6
Compiling module xil_defaultlib.fifo_8x4096_compare_2
Compiling module xil_defaultlib.fifo_8x4096_rd_status_flags_ss
Compiling module unisims_ver.x_lut1_mux2
Compiling module unisims_ver.LUT1
Compiling module xil_defaultlib.fifo_8x4096_rd_bin_cntr
Compiling module xil_defaultlib.fifo_8x4096_rd_logic
Compiling module xil_defaultlib.fifo_8x4096_compare
Compiling module xil_defaultlib.fifo_8x4096_compare_0
Compiling module xil_defaultlib.fifo_8x4096_wr_status_flags_ss
Compiling module xil_defaultlib.fifo_8x4096_wr_bin_cntr
Compiling module xil_defaultlib.fifo_8x4096_wr_logic
Compiling module unisims_ver.RB36_INTERNAL_VLOG(READ_WIDTH_A=...
Compiling module unisims_ver.RAMB36E1(READ_WIDTH_A=9,READ_WID...
Compiling module xil_defaultlib.fifo_8x4096_blk_mem_gen_prim_wra...
Compiling module xil_defaultlib.fifo_8x4096_blk_mem_gen_prim_wid...
Compiling module xil_defaultlib.fifo_8x4096_blk_mem_gen_generic_...
Compiling module xil_defaultlib.fifo_8x4096_blk_mem_gen_top
Compiling module xil_defaultlib.fifo_8x4096_blk_mem_gen_v8_4_4_s...
Compiling module xil_defaultlib.fifo_8x4096_blk_mem_gen_v8_4_4
Compiling module xil_defaultlib.fifo_8x4096_memory
Compiling module xil_defaultlib.fifo_8x4096_fifo_generator_ramfi...
Compiling module xil_defaultlib.fifo_8x4096_fifo_generator_top
Compiling module xil_defaultlib.fifo_8x4096_fifo_generator_v13_2...
Compiling module xil_defaultlib.fifo_8x4096_fifo_generator_v13_2...
Compiling module xil_defaultlib.fifo_8x4096
Compiling module xil_defaultlib.Bic_SW__xdcDup__1
Compiling module xil_defaultlib.Bic_SW__xdcDup__2
Compiling module xil_defaultlib.Bic_SW
Compiling module unisims_ver.latchsre_ldce
Compiling module unisims_ver.LDCE
Compiling module unisims_ver.LDCP
Compiling module xil_defaultlib.Bic_A2W
Compiling module xil_defaultlib.fifo_25x32_updn_cntr
Compiling module xil_defaultlib.fifo_25x32_dc_ss_fwft
Compiling module xil_defaultlib.fifo_25x32_rd_fwft
Compiling module xil_defaultlib.fifo_25x32_rd_status_flags_ss
Compiling module xil_defaultlib.fifo_25x32_rd_bin_cntr
Compiling module xil_defaultlib.fifo_25x32_rd_logic
Compiling module xil_defaultlib.fifo_25x32_wr_status_flags_ss
Compiling module xil_defaultlib.fifo_25x32_wr_bin_cntr
Compiling module xil_defaultlib.fifo_25x32_wr_logic
Compiling module unisims_ver.RB18_INTERNAL_VLOG(RAM_MODE="SDP...
Compiling module unisims_ver.RAMB18E1(RAM_MODE="SDP",READ_WID...
Compiling module xil_defaultlib.fifo_25x32_blk_mem_gen_prim_wrap...
Compiling module xil_defaultlib.fifo_25x32_blk_mem_gen_prim_widt...
Compiling module xil_defaultlib.fifo_25x32_blk_mem_gen_generic_c...
Compiling module xil_defaultlib.fifo_25x32_blk_mem_gen_top
Compiling module xil_defaultlib.fifo_25x32_blk_mem_gen_v8_4_4_sy...
Compiling module xil_defaultlib.fifo_25x32_blk_mem_gen_v8_4_4
Compiling module xil_defaultlib.fifo_25x32_memory
Compiling module xil_defaultlib.fifo_25x32_fifo_generator_ramfif...
Compiling module xil_defaultlib.fifo_25x32_fifo_generator_top
Compiling module xil_defaultlib.fifo_25x32_fifo_generator_v13_2_...
Compiling module xil_defaultlib.fifo_25x32_fifo_generator_v13_2_...
Compiling module xil_defaultlib.fifo_25x32
Compiling module xil_defaultlib.Bic_stream2bmp
Compiling module xil_defaultlib.fifo_24x8192_updn_cntr
Compiling module xil_defaultlib.fifo_24x8192_dc_ss_fwft
Compiling module xil_defaultlib.fifo_24x8192_rd_fwft
Compiling module xil_defaultlib.fifo_24x8192_compare_1
Compiling module xil_defaultlib.fifo_24x8192_compare_2
Compiling module xil_defaultlib.fifo_24x8192_rd_status_flags_ss
Compiling module xil_defaultlib.fifo_24x8192_rd_bin_cntr
Compiling module xil_defaultlib.fifo_24x8192_rd_logic
Compiling module xil_defaultlib.fifo_24x8192_compare
Compiling module xil_defaultlib.fifo_24x8192_compare_0
Compiling module xil_defaultlib.fifo_24x8192_wr_status_flags_ss
Compiling module xil_defaultlib.fifo_24x8192_wr_bin_cntr
Compiling module xil_defaultlib.fifo_24x8192_wr_logic
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_mux__pa...
Compiling module unisims_ver.RB18_INTERNAL_VLOG(READ_WIDTH_A=...
Compiling module unisims_ver.RAMB18E1(READ_WIDTH_A=2,READ_WID...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wr...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wi...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(READ_WIDTH_A=...
Compiling module unisims_ver.RAMB36E1(READ_WIDTH_A=4,READ_WID...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wr...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wi...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wr...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wi...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wr...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wi...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wr...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wi...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wr...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_prim_wi...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_generic...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_top
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_v8_4_4_...
Compiling module xil_defaultlib.fifo_24x8192_blk_mem_gen_v8_4_4
Compiling module xil_defaultlib.fifo_24x8192_memory
Compiling module xil_defaultlib.fifo_24x8192_fifo_generator_ramf...
Compiling module xil_defaultlib.fifo_24x8192_fifo_generator_top
Compiling module xil_defaultlib.fifo_24x8192_fifo_generator_v13_...
Compiling module xil_defaultlib.fifo_24x8192_fifo_generator_v13_...
Compiling module xil_defaultlib.fifo_24x8192
Compiling module xil_defaultlib.Bic_w2s
Compiling module unisims_ver.DSP48E1(ACASCREG=0,ADREG=0,ALUMO...
Compiling module xil_defaultlib.add_27_c_addsub_v12_0_14
Compiling module xil_defaultlib.add_27
Compiling module xil_defaultlib.add_28_c_addsub_v12_0_14
Compiling module xil_defaultlib.add_28
Compiling module xil_defaultlib.add_29_c_addsub_v12_0_14
Compiling module xil_defaultlib.add_29
Compiling module xil_defaultlib.add_30_c_addsub_v12_0_14
Compiling module xil_defaultlib.add_30
Compiling module xil_defaultlib.mult_8x19_mult_gen_v12_0_16
Compiling module xil_defaultlib.mult_8x19
Compiling module xil_defaultlib.Bic_CAL__xdcDup__1
Compiling module xil_defaultlib.Bic_CAL__xdcDup__2
Compiling module xil_defaultlib.Bic_CAL
Compiling module xil_defaultlib.Bicubic
Compiling module unisims_ver.BUFG
Compiling module unisims_ver.IBUF
Compiling module unisims_ver.OBUF
Compiling module xil_defaultlib.Bic_top
Compiling module xil_defaultlib.Bicubic_tb
Compiling module xil_defaultlib.glbl
Built simulation snapshot Bicubic_tb_func_synth
