Analysis & Synthesis report for Projecton2
Sat Dec 28 23:32:49 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |control_unit|processing_unit:u_processing_unitB|processing_sm
 11. State Machine - |control_unit|processing_unit:u_processing_unitG|processing_sm
 12. State Machine - |control_unit|processing_unit:u_processing_unitR|processing_sm
 13. Registers Removed During Synthesis
 14. General Register Statistics
 15. Inverted Register Statistics
 16. Multiplexer Restructuring Statistics (Restructuring Performed)
 17. Source assignments for Top-level Entity: |Control_Unit
 18. Source assignments for ROM:u_romR|altsyncram:altsyncram_component|altsyncram_oar3:auto_generated
 19. Source assignments for RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|altsyncram_lgp2:altsyncram1
 20. Source assignments for ROM:u_romG|altsyncram:altsyncram_component|altsyncram_dar3:auto_generated
 21. Source assignments for RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|altsyncram_lgp2:altsyncram1
 22. Source assignments for ROM:u_romB|altsyncram:altsyncram_component|altsyncram_8ar3:auto_generated
 23. Source assignments for RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|altsyncram_lgp2:altsyncram1
 24. Parameter Settings for User Entity Instance: ROM:u_romR
 25. Parameter Settings for User Entity Instance: ROM:u_romR|altsyncram:altsyncram_component
 26. Parameter Settings for User Entity Instance: processing_unit:u_processing_unitR
 27. Parameter Settings for User Entity Instance: RAM:u_ramR
 28. Parameter Settings for User Entity Instance: RAM:u_ramR|altsyncram:altsyncram_component
 29. Parameter Settings for User Entity Instance: ROM:u_romG
 30. Parameter Settings for User Entity Instance: ROM:u_romG|altsyncram:altsyncram_component
 31. Parameter Settings for User Entity Instance: processing_unit:u_processing_unitG
 32. Parameter Settings for User Entity Instance: RAM:u_ramG
 33. Parameter Settings for User Entity Instance: RAM:u_ramG|altsyncram:altsyncram_component
 34. Parameter Settings for User Entity Instance: ROM:u_romB
 35. Parameter Settings for User Entity Instance: ROM:u_romB|altsyncram:altsyncram_component
 36. Parameter Settings for User Entity Instance: processing_unit:u_processing_unitB
 37. Parameter Settings for User Entity Instance: RAM:u_ramB
 38. Parameter Settings for User Entity Instance: RAM:u_ramB|altsyncram:altsyncram_component
 39. altsyncram Parameter Settings by Entity Instance
 40. Port Connectivity Checks: "RAM:u_ramB"
 41. Port Connectivity Checks: "RAM:u_ramG"
 42. Port Connectivity Checks: "RAM:u_ramR"
 43. In-System Memory Content Editor Settings
 44. Post-Synthesis Netlist Statistics for Top Partition
 45. Elapsed Time Per Partition
 46. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sat Dec 28 23:32:47 2024       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; Projecton2                                  ;
; Top-level Entity Name              ; control_unit                                ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 109,980                                     ;
;     Total combinational functions  ; 103,788                                     ;
;     Dedicated logic registers      ; 24,858                                      ;
; Total registers                    ; 24858                                       ;
; Total pins                         ; 4                                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 3,145,728                                   ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; Control_Unit       ; Projecton2         ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; Maximum processors allowed for parallel compilation              ; All                ;                    ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processor 3            ;   0.3%      ;
;     Processor 4            ;   0.3%      ;
;     Processor 5            ;   0.3%      ;
;     Processor 6            ;   0.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; File Name with User-Entered Path                                   ; Used in Netlist ; File Type                                    ; File Name with Absolute Path                                                                                                                     ; Library     ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; VHDL/Processing_Unit.vhd                                           ; yes             ; User VHDL File                               ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Processing_Unit.vhd                                           ;             ;
; VHDL/helper_package.vhd                                            ; yes             ; User VHDL File                               ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/helper_package.vhd                                            ;             ;
; VHDL/Control_Unit.vhd                                              ; yes             ; User VHDL File                               ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Control_Unit.vhd                                              ;             ;
; RAM.vhd                                                            ; yes             ; User Wizard-Generated File                   ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd                                                            ;             ;
; ROM.vhd                                                            ; yes             ; User Wizard-Generated File                   ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd                                                            ;             ;
; altsyncram.tdf                                                     ; yes             ; Megafunction                                 ; g:/quartus/quartus/libraries/megafunctions/altsyncram.tdf                                                                                        ;             ;
; stratix_ram_block.inc                                              ; yes             ; Megafunction                                 ; g:/quartus/quartus/libraries/megafunctions/stratix_ram_block.inc                                                                                 ;             ;
; lpm_mux.inc                                                        ; yes             ; Megafunction                                 ; g:/quartus/quartus/libraries/megafunctions/lpm_mux.inc                                                                                           ;             ;
; lpm_decode.inc                                                     ; yes             ; Megafunction                                 ; g:/quartus/quartus/libraries/megafunctions/lpm_decode.inc                                                                                        ;             ;
; aglobal201.inc                                                     ; yes             ; Megafunction                                 ; g:/quartus/quartus/libraries/megafunctions/aglobal201.inc                                                                                        ;             ;
; a_rdenreg.inc                                                      ; yes             ; Megafunction                                 ; g:/quartus/quartus/libraries/megafunctions/a_rdenreg.inc                                                                                         ;             ;
; altrom.inc                                                         ; yes             ; Megafunction                                 ; g:/quartus/quartus/libraries/megafunctions/altrom.inc                                                                                            ;             ;
; altram.inc                                                         ; yes             ; Megafunction                                 ; g:/quartus/quartus/libraries/megafunctions/altram.inc                                                                                            ;             ;
; altdpram.inc                                                       ; yes             ; Megafunction                                 ; g:/quartus/quartus/libraries/megafunctions/altdpram.inc                                                                                          ;             ;
; db/altsyncram_oar3.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_oar3.tdf                                             ;             ;
; ../ROM_init/lena_noise_r.mif                                       ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM_init/lena_noise_r.mif                                          ;             ;
; db/altsyncram_b1s3.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_b1s3.tdf                                             ;             ;
; db/altsyncram_lgp2.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_lgp2.tdf                                             ;             ;
; sld_mod_ram_rom.vhd                                                ; yes             ; Encrypted Megafunction                       ; g:/quartus/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd                                                                                   ;             ;
; sld_jtag_endpoint_adapter.vhd                                      ; yes             ; Encrypted Megafunction                       ; g:/quartus/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd                                                                         ;             ;
; sld_jtag_endpoint_adapter_impl.sv                                  ; yes             ; Encrypted Megafunction                       ; g:/quartus/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter_impl.sv                                                                     ;             ;
; sld_rom_sr.vhd                                                     ; yes             ; Encrypted Megafunction                       ; g:/quartus/quartus/libraries/megafunctions/sld_rom_sr.vhd                                                                                        ;             ;
; db/altsyncram_dar3.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_dar3.tdf                                             ;             ;
; ../ROM_init/lena_noise_g.mif                                       ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM_init/lena_noise_g.mif                                          ;             ;
; db/altsyncram_01s3.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_01s3.tdf                                             ;             ;
; db/altsyncram_8ar3.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_8ar3.tdf                                             ;             ;
; ../ROM_init/lena_noise_b.mif                                       ; yes             ; Auto-Found Memory Initialization File        ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM_init/lena_noise_b.mif                                          ;             ;
; db/altsyncram_r0s3.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_r0s3.tdf                                             ;             ;
; sld_hub.vhd                                                        ; yes             ; Encrypted Megafunction                       ; g:/quartus/quartus/libraries/megafunctions/sld_hub.vhd                                                                                           ; altera_sld  ;
; db/ip/sld7438cb7a/alt_sld_fab.v                                    ; yes             ; Encrypted Auto-Found Verilog HDL File        ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/alt_sld_fab.v                                    ; alt_sld_fab ;
; db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab.v             ; yes             ; Encrypted Auto-Found Verilog HDL File        ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab.v             ; alt_sld_fab ;
; db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; yes             ; Auto-Found SystemVerilog HDL File            ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; alt_sld_fab ;
; db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; alt_sld_fab ;
; db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; yes             ; Encrypted Auto-Found VHDL File               ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; alt_sld_fab ;
; db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; alt_sld_fab ;
; sld_jtag_hub.vhd                                                   ; yes             ; Encrypted Megafunction                       ; g:/quartus/quartus/libraries/megafunctions/sld_jtag_hub.vhd                                                                                      ;             ;
; db/altsyncram_a9r3.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_a9r3.tdf                                             ;             ;
; db/altsyncram_v8r3.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_v8r3.tdf                                             ;             ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimated Total logic elements              ; 109,980   ;
;                                             ;           ;
; Total combinational functions               ; 103788    ;
; Logic element usage by number of LUT inputs ;           ;
;     -- 4 input functions                    ; 14894     ;
;     -- 3 input functions                    ; 80297     ;
;     -- <=2 input functions                  ; 8597      ;
;                                             ;           ;
; Logic elements by mode                      ;           ;
;     -- normal mode                          ; 50063     ;
;     -- arithmetic mode                      ; 53725     ;
;                                             ;           ;
; Total registers                             ; 24858     ;
;     -- Dedicated logic registers            ; 24858     ;
;     -- I/O registers                        ; 0         ;
;                                             ;           ;
; I/O pins                                    ; 4         ;
; Total memory bits                           ; 3145728   ;
;                                             ;           ;
; Embedded Multiplier 9-bit elements          ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 27686     ;
; Total fan-out                               ; 530613    ;
; Average fan-out                             ; 3.94      ;
+---------------------------------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                      ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |control_unit                                                                                                                           ; 103788 (1)          ; 24858 (0)                 ; 3145728     ; 0            ; 0       ; 0         ; 4    ; 0            ; |control_unit                                                                                                                                                                                                                                                                                                                                            ; control_unit                      ; work         ;
;    |RAM:u_ramB|                                                                                                                         ; 1097 (0)            ; 1062 (0)                  ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramB                                                                                                                                                                                                                                                                                                                                 ; RAM                               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 1097 (0)            ; 1062 (0)                  ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramB|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                 ; altsyncram                        ; work         ;
;          |altsyncram_r0s3:auto_generated|                                                                                               ; 1097 (0)            ; 1062 (0)                  ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated                                                                                                                                                                                                                                                                  ; altsyncram_r0s3                   ; work         ;
;             |altsyncram_lgp2:altsyncram1|                                                                                               ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|altsyncram_lgp2:altsyncram1                                                                                                                                                                                                                                      ; altsyncram_lgp2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 1097 (1075)         ; 1062 (1053)               ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                        ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                     ; sld_rom_sr                        ; work         ;
;    |RAM:u_ramG|                                                                                                                         ; 1098 (0)            ; 1062 (0)                  ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramG                                                                                                                                                                                                                                                                                                                                 ; RAM                               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 1098 (0)            ; 1062 (0)                  ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramG|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                 ; altsyncram                        ; work         ;
;          |altsyncram_01s3:auto_generated|                                                                                               ; 1098 (0)            ; 1062 (0)                  ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated                                                                                                                                                                                                                                                                  ; altsyncram_01s3                   ; work         ;
;             |altsyncram_lgp2:altsyncram1|                                                                                               ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|altsyncram_lgp2:altsyncram1                                                                                                                                                                                                                                      ; altsyncram_lgp2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 1098 (1075)         ; 1062 (1053)               ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                        ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 23 (23)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                     ; sld_rom_sr                        ; work         ;
;    |RAM:u_ramR|                                                                                                                         ; 1095 (0)            ; 1062 (0)                  ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramR                                                                                                                                                                                                                                                                                                                                 ; RAM                               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 1095 (0)            ; 1062 (0)                  ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramR|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                 ; altsyncram                        ; work         ;
;          |altsyncram_b1s3:auto_generated|                                                                                               ; 1095 (0)            ; 1062 (0)                  ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated                                                                                                                                                                                                                                                                  ; altsyncram_b1s3                   ; work         ;
;             |altsyncram_lgp2:altsyncram1|                                                                                               ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|altsyncram_lgp2:altsyncram1                                                                                                                                                                                                                                      ; altsyncram_lgp2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 1095 (1075)         ; 1062 (1053)               ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                        ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 20 (20)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                     ; sld_rom_sr                        ; work         ;
;    |ROM:u_romB|                                                                                                                         ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|ROM:u_romB                                                                                                                                                                                                                                                                                                                                 ; ROM                               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|ROM:u_romB|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                 ; altsyncram                        ; work         ;
;          |altsyncram_8ar3:auto_generated|                                                                                               ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|ROM:u_romB|altsyncram:altsyncram_component|altsyncram_8ar3:auto_generated                                                                                                                                                                                                                                                                  ; altsyncram_8ar3                   ; work         ;
;    |ROM:u_romG|                                                                                                                         ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|ROM:u_romG                                                                                                                                                                                                                                                                                                                                 ; ROM                               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|ROM:u_romG|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                 ; altsyncram                        ; work         ;
;          |altsyncram_dar3:auto_generated|                                                                                               ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|ROM:u_romG|altsyncram:altsyncram_component|altsyncram_dar3:auto_generated                                                                                                                                                                                                                                                                  ; altsyncram_dar3                   ; work         ;
;    |ROM:u_romR|                                                                                                                         ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|ROM:u_romR                                                                                                                                                                                                                                                                                                                                 ; ROM                               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|ROM:u_romR|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                 ; altsyncram                        ; work         ;
;          |altsyncram_oar3:auto_generated|                                                                                               ; 0 (0)               ; 0 (0)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|ROM:u_romR|altsyncram:altsyncram_component|altsyncram_oar3:auto_generated                                                                                                                                                                                                                                                                  ; altsyncram_oar3                   ; work         ;
;    |processing_unit:u_processing_unitB|                                                                                                 ; 33388 (33388)       ; 7206 (7206)               ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|processing_unit:u_processing_unitB                                                                                                                                                                                                                                                                                                         ; processing_unit                   ; work         ;
;    |processing_unit:u_processing_unitG|                                                                                                 ; 33490 (33490)       ; 7168 (7168)               ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|processing_unit:u_processing_unitG                                                                                                                                                                                                                                                                                                         ; processing_unit                   ; work         ;
;    |processing_unit:u_processing_unitR|                                                                                                 ; 33413 (33413)       ; 7168 (7168)               ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|processing_unit:u_processing_unitR                                                                                                                                                                                                                                                                                                         ; processing_unit                   ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 206 (1)             ; 130 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 205 (0)             ; 130 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 205 (0)             ; 130 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 205 (1)             ; 130 (7)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 204 (0)             ; 123 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 204 (163)           ; 123 (94)                  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 23 (23)             ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 18 (18)             ; 19 (19)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+------------------------------+
; Name                                                                                                             ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                          ;
+------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+------------------------------+
; RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|altsyncram_lgp2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; 512          ; 1024         ; 512          ; 1024         ; 524288 ; None                         ;
; RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|altsyncram_lgp2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; 512          ; 1024         ; 512          ; 1024         ; 524288 ; None                         ;
; RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|altsyncram_lgp2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; 512          ; 1024         ; 512          ; 1024         ; 524288 ; None                         ;
; ROM:u_romB|altsyncram:altsyncram_component|altsyncram_8ar3:auto_generated|ALTSYNCRAM                             ; M9K  ; ROM            ; 512          ; 1024         ; --           ; --           ; 524288 ; ../ROM_init/lena_noise_b.mif ;
; ROM:u_romG|altsyncram:altsyncram_component|altsyncram_dar3:auto_generated|ALTSYNCRAM                             ; M9K  ; ROM            ; 512          ; 1024         ; --           ; --           ; 524288 ; ../ROM_init/lena_noise_g.mif ;
; ROM:u_romR|altsyncram:altsyncram_component|altsyncram_oar3:auto_generated|ALTSYNCRAM                             ; M9K  ; ROM            ; 512          ; 1024         ; --           ; --           ; 524288 ; ../ROM_init/lena_noise_r.mif ;
+------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                                                                                                                                                               ;
+--------+--------------+---------+--------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                                                                                                                                                                                                                                                   ; IP Include File ;
+--------+--------------+---------+--------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                 ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                             ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_presplit:presplit   ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |control_unit|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_splitter:splitter   ;                 ;
; Altera ; RAM: 1-PORT  ; 20.1    ; N/A          ; N/A          ; |control_unit|RAM:u_ramB                                                                                                                                                                                                                                                          ; RAM.vhd         ;
; Altera ; RAM: 1-PORT  ; 20.1    ; N/A          ; N/A          ; |control_unit|RAM:u_ramG                                                                                                                                                                                                                                                          ; RAM.vhd         ;
; Altera ; RAM: 1-PORT  ; 20.1    ; N/A          ; N/A          ; |control_unit|RAM:u_ramR                                                                                                                                                                                                                                                          ; RAM.vhd         ;
; Altera ; ROM: 1-PORT  ; 20.1    ; N/A          ; N/A          ; |control_unit|ROM:u_romB                                                                                                                                                                                                                                                          ; ROM.vhd         ;
; Altera ; ROM: 1-PORT  ; 20.1    ; N/A          ; N/A          ; |control_unit|ROM:u_romG                                                                                                                                                                                                                                                          ; ROM.vhd         ;
; Altera ; ROM: 1-PORT  ; 20.1    ; N/A          ; N/A          ; |control_unit|ROM:u_romR                                                                                                                                                                                                                                                          ; ROM.vhd         ;
+--------+--------------+---------+--------------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |control_unit|processing_unit:u_processing_unitB|processing_sm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------+----------------------+---------------------------------------+--------------------------------+---------------------------------------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+------------------------------+------------------------------------+------------------------------------+-----------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------------------------------+-----------------------+
; Name                                  ; processing_sm.END_SM ; processing_sm.LOOP_WRITE_ADD_ADVANCE2 ; processing_sm.LOOP_WRITE_RIGHT ; processing_sm.LOOP_WRITE_ADD_ADVANCE1 ; processing_sm.LOOP_WRITE_LEFT ; processing_sm.LOOP_READ_RIGHT ; processing_sm.LOOP_WAIT_READ_RIGHT2 ; processing_sm.LOOP_WAIT_READ_RIGHT1 ; processing_sm.LOOP_READ_LEFT ; processing_sm.LOOP_WAIT_READ_LEFT2 ; processing_sm.LOOP_WAIT_READ_LEFT1 ; processing_sm.LOOP_START_SM ; processing_sm.READ_RIGHT_FIRST_ROW_SM ; processing_sm.IDLE2_FIRST_ROW_SM ; processing_sm.IDLE1_FIRST_ROW_SM ; processing_sm.READ_LEFT_FIRST_ROW_SM ; processing_sm.IDLE_SM ;
+---------------------------------------+----------------------+---------------------------------------+--------------------------------+---------------------------------------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+------------------------------+------------------------------------+------------------------------------+-----------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------------------------------+-----------------------+
; processing_sm.IDLE_SM                 ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 0                     ;
; processing_sm.READ_LEFT_FIRST_ROW_SM  ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 1                                    ; 1                     ;
; processing_sm.IDLE1_FIRST_ROW_SM      ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 1                                ; 0                                    ; 1                     ;
; processing_sm.IDLE2_FIRST_ROW_SM      ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 1                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.READ_RIGHT_FIRST_ROW_SM ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 1                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_START_SM           ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 1                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_LEFT1    ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 1                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_LEFT2    ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 1                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_READ_LEFT          ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 1                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_RIGHT1   ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 1                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_RIGHT2   ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 1                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_READ_RIGHT         ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 1                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_LEFT         ; 0                    ; 0                                     ; 0                              ; 0                                     ; 1                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_ADD_ADVANCE1 ; 0                    ; 0                                     ; 0                              ; 1                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_RIGHT        ; 0                    ; 0                                     ; 1                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_ADD_ADVANCE2 ; 0                    ; 1                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.END_SM                  ; 1                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
+---------------------------------------+----------------------+---------------------------------------+--------------------------------+---------------------------------------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+------------------------------+------------------------------------+------------------------------------+-----------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------------------------------+-----------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |control_unit|processing_unit:u_processing_unitG|processing_sm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------+----------------------+---------------------------------------+--------------------------------+---------------------------------------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+------------------------------+------------------------------------+------------------------------------+-----------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------------------------------+-----------------------+
; Name                                  ; processing_sm.END_SM ; processing_sm.LOOP_WRITE_ADD_ADVANCE2 ; processing_sm.LOOP_WRITE_RIGHT ; processing_sm.LOOP_WRITE_ADD_ADVANCE1 ; processing_sm.LOOP_WRITE_LEFT ; processing_sm.LOOP_READ_RIGHT ; processing_sm.LOOP_WAIT_READ_RIGHT2 ; processing_sm.LOOP_WAIT_READ_RIGHT1 ; processing_sm.LOOP_READ_LEFT ; processing_sm.LOOP_WAIT_READ_LEFT2 ; processing_sm.LOOP_WAIT_READ_LEFT1 ; processing_sm.LOOP_START_SM ; processing_sm.READ_RIGHT_FIRST_ROW_SM ; processing_sm.IDLE2_FIRST_ROW_SM ; processing_sm.IDLE1_FIRST_ROW_SM ; processing_sm.READ_LEFT_FIRST_ROW_SM ; processing_sm.IDLE_SM ;
+---------------------------------------+----------------------+---------------------------------------+--------------------------------+---------------------------------------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+------------------------------+------------------------------------+------------------------------------+-----------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------------------------------+-----------------------+
; processing_sm.IDLE_SM                 ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 0                     ;
; processing_sm.READ_LEFT_FIRST_ROW_SM  ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 1                                    ; 1                     ;
; processing_sm.IDLE1_FIRST_ROW_SM      ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 1                                ; 0                                    ; 1                     ;
; processing_sm.IDLE2_FIRST_ROW_SM      ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 1                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.READ_RIGHT_FIRST_ROW_SM ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 1                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_START_SM           ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 1                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_LEFT1    ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 1                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_LEFT2    ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 1                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_READ_LEFT          ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 1                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_RIGHT1   ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 1                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_RIGHT2   ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 1                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_READ_RIGHT         ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 1                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_LEFT         ; 0                    ; 0                                     ; 0                              ; 0                                     ; 1                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_ADD_ADVANCE1 ; 0                    ; 0                                     ; 0                              ; 1                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_RIGHT        ; 0                    ; 0                                     ; 1                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_ADD_ADVANCE2 ; 0                    ; 1                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.END_SM                  ; 1                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
+---------------------------------------+----------------------+---------------------------------------+--------------------------------+---------------------------------------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+------------------------------+------------------------------------+------------------------------------+-----------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------------------------------+-----------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |control_unit|processing_unit:u_processing_unitR|processing_sm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------+----------------------+---------------------------------------+--------------------------------+---------------------------------------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+------------------------------+------------------------------------+------------------------------------+-----------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------------------------------+-----------------------+
; Name                                  ; processing_sm.END_SM ; processing_sm.LOOP_WRITE_ADD_ADVANCE2 ; processing_sm.LOOP_WRITE_RIGHT ; processing_sm.LOOP_WRITE_ADD_ADVANCE1 ; processing_sm.LOOP_WRITE_LEFT ; processing_sm.LOOP_READ_RIGHT ; processing_sm.LOOP_WAIT_READ_RIGHT2 ; processing_sm.LOOP_WAIT_READ_RIGHT1 ; processing_sm.LOOP_READ_LEFT ; processing_sm.LOOP_WAIT_READ_LEFT2 ; processing_sm.LOOP_WAIT_READ_LEFT1 ; processing_sm.LOOP_START_SM ; processing_sm.READ_RIGHT_FIRST_ROW_SM ; processing_sm.IDLE2_FIRST_ROW_SM ; processing_sm.IDLE1_FIRST_ROW_SM ; processing_sm.READ_LEFT_FIRST_ROW_SM ; processing_sm.IDLE_SM ;
+---------------------------------------+----------------------+---------------------------------------+--------------------------------+---------------------------------------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+------------------------------+------------------------------------+------------------------------------+-----------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------------------------------+-----------------------+
; processing_sm.IDLE_SM                 ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 0                     ;
; processing_sm.READ_LEFT_FIRST_ROW_SM  ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 1                                    ; 1                     ;
; processing_sm.IDLE1_FIRST_ROW_SM      ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 1                                ; 0                                    ; 1                     ;
; processing_sm.IDLE2_FIRST_ROW_SM      ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 1                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.READ_RIGHT_FIRST_ROW_SM ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 1                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_START_SM           ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 1                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_LEFT1    ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 1                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_LEFT2    ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 1                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_READ_LEFT          ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 1                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_RIGHT1   ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 1                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WAIT_READ_RIGHT2   ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 1                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_READ_RIGHT         ; 0                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 1                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_LEFT         ; 0                    ; 0                                     ; 0                              ; 0                                     ; 1                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_ADD_ADVANCE1 ; 0                    ; 0                                     ; 0                              ; 1                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_RIGHT        ; 0                    ; 0                                     ; 1                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.LOOP_WRITE_ADD_ADVANCE2 ; 0                    ; 1                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
; processing_sm.END_SM                  ; 1                    ; 0                                     ; 0                              ; 0                                     ; 0                             ; 0                             ; 0                                   ; 0                                   ; 0                            ; 0                                  ; 0                                  ; 0                           ; 0                                     ; 0                                ; 0                                ; 0                                    ; 1                     ;
+---------------------------------------+----------------------+---------------------------------------+--------------------------------+---------------------------------------+-------------------------------+-------------------------------+-------------------------------------+-------------------------------------+------------------------------+------------------------------------+------------------------------------+-----------------------------+---------------------------------------+----------------------------------+----------------------------------+--------------------------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                              ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------------------+
; Register name                                                            ; Reason for Removal                                                                   ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------------------+
; processing_unit:u_processing_unitG|end_pulse_p                           ; Merged with processing_unit:u_processing_unitB|end_pulse_p                           ;
; processing_unit:u_processing_unitR|end_pulse_p                           ; Merged with processing_unit:u_processing_unitB|end_pulse_p                           ;
; processing_unit:u_processing_unitG|processing_sm.END_SM                  ; Merged with processing_unit:u_processing_unitB|processing_sm.END_SM                  ;
; processing_unit:u_processing_unitR|processing_sm.END_SM                  ; Merged with processing_unit:u_processing_unitB|processing_sm.END_SM                  ;
; processing_unit:u_processing_unitG|last_row_flag                         ; Merged with processing_unit:u_processing_unitB|last_row_flag                         ;
; processing_unit:u_processing_unitR|last_row_flag                         ; Merged with processing_unit:u_processing_unitB|last_row_flag                         ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_WRITE_ADD_ADVANCE2 ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WRITE_ADD_ADVANCE2 ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_WRITE_ADD_ADVANCE2 ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WRITE_ADD_ADVANCE2 ;
; processing_unit:u_processing_unitG|write_start_p_buff                    ; Merged with processing_unit:u_processing_unitB|write_start_p_buff                    ;
; processing_unit:u_processing_unitR|write_start_p_buff                    ; Merged with processing_unit:u_processing_unitB|write_start_p_buff                    ;
; processing_unit:u_processing_unitG|write_add_buff[0]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[0]                     ;
; processing_unit:u_processing_unitR|write_add_buff[0]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[0]                     ;
; processing_unit:u_processing_unitG|write_add_buff[1]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[1]                     ;
; processing_unit:u_processing_unitR|write_add_buff[1]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[1]                     ;
; processing_unit:u_processing_unitG|write_add_buff[2]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[2]                     ;
; processing_unit:u_processing_unitR|write_add_buff[2]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[2]                     ;
; processing_unit:u_processing_unitG|write_add_buff[3]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[3]                     ;
; processing_unit:u_processing_unitR|write_add_buff[3]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[3]                     ;
; processing_unit:u_processing_unitG|write_add_buff[4]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[4]                     ;
; processing_unit:u_processing_unitR|write_add_buff[4]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[4]                     ;
; processing_unit:u_processing_unitG|write_add_buff[5]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[5]                     ;
; processing_unit:u_processing_unitR|write_add_buff[5]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[5]                     ;
; processing_unit:u_processing_unitG|write_add_buff[6]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[6]                     ;
; processing_unit:u_processing_unitR|write_add_buff[6]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[6]                     ;
; processing_unit:u_processing_unitG|write_add_buff[7]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[7]                     ;
; processing_unit:u_processing_unitR|write_add_buff[7]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[7]                     ;
; processing_unit:u_processing_unitG|write_add_buff[8]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[8]                     ;
; processing_unit:u_processing_unitR|write_add_buff[8]                     ; Merged with processing_unit:u_processing_unitB|write_add_buff[8]                     ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_START_SM           ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_START_SM           ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_START_SM           ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_START_SM           ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_WRITE_RIGHT        ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WRITE_RIGHT        ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_WRITE_RIGHT        ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WRITE_RIGHT        ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_WRITE_LEFT         ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WRITE_LEFT         ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_WRITE_LEFT         ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WRITE_LEFT         ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_WRITE_ADD_ADVANCE1 ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WRITE_ADD_ADVANCE1 ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_WRITE_ADD_ADVANCE1 ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WRITE_ADD_ADVANCE1 ;
; processing_unit:u_processing_unitG|processing_sm.IDLE_SM                 ; Merged with processing_unit:u_processing_unitB|processing_sm.IDLE_SM                 ;
; processing_unit:u_processing_unitR|processing_sm.IDLE_SM                 ; Merged with processing_unit:u_processing_unitB|processing_sm.IDLE_SM                 ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_READ_RIGHT         ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_READ_RIGHT         ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_READ_RIGHT         ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_READ_RIGHT         ;
; processing_unit:u_processing_unitG|processing_sm.READ_LEFT_FIRST_ROW_SM  ; Merged with processing_unit:u_processing_unitB|processing_sm.READ_LEFT_FIRST_ROW_SM  ;
; processing_unit:u_processing_unitR|processing_sm.READ_LEFT_FIRST_ROW_SM  ; Merged with processing_unit:u_processing_unitB|processing_sm.READ_LEFT_FIRST_ROW_SM  ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_READ_LEFT          ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_READ_LEFT          ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_READ_LEFT          ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_READ_LEFT          ;
; processing_unit:u_processing_unitG|processing_sm.READ_RIGHT_FIRST_ROW_SM ; Merged with processing_unit:u_processing_unitB|processing_sm.READ_RIGHT_FIRST_ROW_SM ;
; processing_unit:u_processing_unitR|processing_sm.READ_RIGHT_FIRST_ROW_SM ; Merged with processing_unit:u_processing_unitB|processing_sm.READ_RIGHT_FIRST_ROW_SM ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_WAIT_READ_RIGHT2   ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WAIT_READ_RIGHT2   ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_WAIT_READ_RIGHT2   ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WAIT_READ_RIGHT2   ;
; processing_unit:u_processing_unitG|read_add_buff[0]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[0]                      ;
; processing_unit:u_processing_unitR|read_add_buff[0]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[0]                      ;
; processing_unit:u_processing_unitG|read_add_buff[1]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[1]                      ;
; processing_unit:u_processing_unitR|read_add_buff[1]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[1]                      ;
; processing_unit:u_processing_unitG|read_add_buff[2]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[2]                      ;
; processing_unit:u_processing_unitR|read_add_buff[2]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[2]                      ;
; processing_unit:u_processing_unitG|read_add_buff[3]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[3]                      ;
; processing_unit:u_processing_unitR|read_add_buff[3]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[3]                      ;
; processing_unit:u_processing_unitG|read_add_buff[4]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[4]                      ;
; processing_unit:u_processing_unitR|read_add_buff[4]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[4]                      ;
; processing_unit:u_processing_unitG|read_add_buff[5]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[5]                      ;
; processing_unit:u_processing_unitR|read_add_buff[5]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[5]                      ;
; processing_unit:u_processing_unitG|read_add_buff[6]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[6]                      ;
; processing_unit:u_processing_unitR|read_add_buff[6]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[6]                      ;
; processing_unit:u_processing_unitG|read_add_buff[7]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[7]                      ;
; processing_unit:u_processing_unitR|read_add_buff[7]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[7]                      ;
; processing_unit:u_processing_unitG|read_add_buff[8]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[8]                      ;
; processing_unit:u_processing_unitR|read_add_buff[8]                      ; Merged with processing_unit:u_processing_unitB|read_add_buff[8]                      ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_WAIT_READ_LEFT2    ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WAIT_READ_LEFT2    ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_WAIT_READ_LEFT2    ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WAIT_READ_LEFT2    ;
; processing_unit:u_processing_unitG|processing_sm.IDLE2_FIRST_ROW_SM      ; Merged with processing_unit:u_processing_unitB|processing_sm.IDLE2_FIRST_ROW_SM      ;
; processing_unit:u_processing_unitR|processing_sm.IDLE2_FIRST_ROW_SM      ; Merged with processing_unit:u_processing_unitB|processing_sm.IDLE2_FIRST_ROW_SM      ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_WAIT_READ_RIGHT1   ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WAIT_READ_RIGHT1   ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_WAIT_READ_RIGHT1   ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WAIT_READ_RIGHT1   ;
; processing_unit:u_processing_unitG|processing_sm.LOOP_WAIT_READ_LEFT1    ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WAIT_READ_LEFT1    ;
; processing_unit:u_processing_unitR|processing_sm.LOOP_WAIT_READ_LEFT1    ; Merged with processing_unit:u_processing_unitB|processing_sm.LOOP_WAIT_READ_LEFT1    ;
; processing_unit:u_processing_unitG|processing_sm.IDLE1_FIRST_ROW_SM      ; Merged with processing_unit:u_processing_unitB|processing_sm.IDLE1_FIRST_ROW_SM      ;
; processing_unit:u_processing_unitR|processing_sm.IDLE1_FIRST_ROW_SM      ; Merged with processing_unit:u_processing_unitB|processing_sm.IDLE1_FIRST_ROW_SM      ;
; Total Number of Removed Registers = 76                                   ;                                                                                      ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 24858 ;
; Number of registers using Synchronous Clear  ; 28    ;
; Number of registers using Synchronous Load   ; 3084  ;
; Number of registers using Asynchronous Clear ; 21705 ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 24771 ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                                                                                                                                                                               ; Fan out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2] ; 2       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1] ; 3       ;
; Total number of inverted registers = 2                                                                                                                                                                                                                                                                                          ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |control_unit|RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                     ;
; 3:1                ; 1024 bits ; 2048 LEs      ; 1024 LEs             ; 1024 LEs               ; Yes        ; |control_unit|RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[131]                                              ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |control_unit|RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[10]                                    ;
; 3:1                ; 1024 bits ; 2048 LEs      ; 1024 LEs             ; 1024 LEs               ; Yes        ; |control_unit|RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[469]                                              ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |control_unit|RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                     ;
; 3:1                ; 1024 bits ; 2048 LEs      ; 1024 LEs             ; 1024 LEs               ; Yes        ; |control_unit|RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[318]                                              ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |control_unit|RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |control_unit|RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |control_unit|RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                ;
; 3:1                ; 2048 bits ; 4096 LEs      ; 2048 LEs             ; 2048 LEs               ; Yes        ; |control_unit|processing_unit:u_processing_unitB|left_top_row[20][6]                                                                                                                 ;
; 3:1                ; 2048 bits ; 4096 LEs      ; 2048 LEs             ; 2048 LEs               ; Yes        ; |control_unit|processing_unit:u_processing_unitB|right_middle_row[113][0]                                                                                                            ;
; 3:1                ; 2048 bits ; 4096 LEs      ; 2048 LEs             ; 2048 LEs               ; Yes        ; |control_unit|processing_unit:u_processing_unitG|left_top_row[112][2]                                                                                                                ;
; 3:1                ; 2048 bits ; 4096 LEs      ; 2048 LEs             ; 2048 LEs               ; Yes        ; |control_unit|processing_unit:u_processing_unitG|right_top_row[112][0]                                                                                                               ;
; 3:1                ; 2048 bits ; 4096 LEs      ; 2048 LEs             ; 2048 LEs               ; Yes        ; |control_unit|processing_unit:u_processing_unitR|left_top_row[20][2]                                                                                                                 ;
; 3:1                ; 2048 bits ; 4096 LEs      ; 2048 LEs             ; 2048 LEs               ; Yes        ; |control_unit|processing_unit:u_processing_unitR|right_top_row[58][2]                                                                                                                ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |control_unit|RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4] ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |control_unit|RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0] ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |control_unit|RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1] ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[0][5]                                                                                                                      ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[0][3]                                                                                                                      ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[0][7]                                                                                                                      ;
; 6:1                ; 8 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[127][5]                                                                                                                    ;
; 6:1                ; 8 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[127][4]                                                                                                                    ;
; 6:1                ; 8 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[127][0]                                                                                                                    ;
; 6:1                ; 9 bits    ; 36 LEs        ; 0 LEs                ; 36 LEs                 ; Yes        ; |control_unit|processing_unit:u_processing_unitB|read_add_buff[6]                                                                                                                    ;
; 6:1                ; 9 bits    ; 36 LEs        ; 0 LEs                ; 36 LEs                 ; Yes        ; |control_unit|processing_unit:u_processing_unitG|read_add_buff[2]                                                                                                                    ;
; 6:1                ; 9 bits    ; 36 LEs        ; 0 LEs                ; 36 LEs                 ; Yes        ; |control_unit|processing_unit:u_processing_unitR|read_add_buff[4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[1][7]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[1][6]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[1][0]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[2][5]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[2][2]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[2][6]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[3][7]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[3][0]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[3][0]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[4][4]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[4][3]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[4][6]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[5][2]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[5][4]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[5][3]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[6][7]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[6][2]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[6][2]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[7][2]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[7][2]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[7][1]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[8][0]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[8][0]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[8][0]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[9][0]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[9][1]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[9][4]                                                                                                                      ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[10][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[10][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[10][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[11][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[11][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[11][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[12][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[12][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[12][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[13][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[13][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[13][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[14][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[14][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[14][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[15][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[15][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[15][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[16][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[16][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[16][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[17][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[17][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[17][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[18][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[18][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[18][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[19][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[19][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[19][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[20][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[20][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[20][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[21][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[21][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[21][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[22][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[22][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[22][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[23][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[23][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[23][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[24][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[24][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[24][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[25][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[25][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[25][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[26][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[26][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[26][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[27][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[27][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[27][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[28][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[28][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[28][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[29][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[29][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[29][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[30][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[30][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[30][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[31][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[31][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[31][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[32][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[32][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[32][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[33][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[33][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[33][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[34][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[34][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[34][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[35][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[35][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[35][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[36][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[36][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[36][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[37][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[37][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[37][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[38][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[38][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[38][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[39][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[39][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[39][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[40][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[40][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[40][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[41][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[41][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[41][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[42][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[42][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[42][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[43][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[43][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[43][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[44][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[44][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[44][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[45][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[45][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[45][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[46][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[46][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[46][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[47][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[47][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[47][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[48][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[48][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[48][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[49][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[49][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[49][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[50][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[50][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[50][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[51][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[51][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[51][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[52][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[52][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[52][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[53][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[53][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[53][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[54][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[54][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[54][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[55][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[55][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[55][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[56][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[56][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[56][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[57][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[57][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[57][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[58][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[58][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[58][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[59][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[59][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[59][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[60][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[60][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[60][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[61][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[61][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[61][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[62][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[62][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[62][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[63][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[63][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[63][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[64][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[64][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[64][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[65][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[65][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[65][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[66][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[66][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[66][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[67][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[67][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[67][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[68][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[68][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[68][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[69][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[69][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[69][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[70][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[70][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[70][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[71][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[71][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[71][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[72][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[72][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[72][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[73][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[73][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[73][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[74][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[74][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[74][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[75][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[75][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[75][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[76][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[76][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[76][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[77][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[77][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[77][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[78][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[78][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[78][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[79][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[79][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[79][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[80][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[80][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[80][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[81][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[81][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[81][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[82][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[82][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[82][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[83][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[83][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[83][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[84][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[84][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[84][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[85][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[85][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[85][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[86][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[86][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[86][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[87][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[87][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[87][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[88][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[88][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[88][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[89][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[89][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[89][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[90][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[90][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[90][2]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[91][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[91][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[91][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[92][4]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[92][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[92][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[93][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[93][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[93][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[94][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[94][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[94][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[95][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[95][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[95][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[96][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[96][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[96][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[97][1]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[97][7]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[97][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[98][0]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[98][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[98][6]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[99][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[99][5]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[99][3]                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[100][1]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[100][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[100][0]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[101][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[101][6]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[101][6]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[102][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[102][7]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[102][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[103][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[103][6]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[103][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[104][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[104][5]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[104][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[105][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[105][2]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[105][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[106][0]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[106][2]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[106][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[107][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[107][1]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[107][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[108][6]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[108][0]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[108][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[109][7]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[109][5]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[109][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[110][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[110][1]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[110][6]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[111][0]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[111][1]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[111][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[112][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[112][2]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[112][7]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[113][1]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[113][7]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[113][0]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[114][6]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[114][1]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[114][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[115][5]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[115][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[115][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[116][7]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[116][2]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[116][0]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[117][7]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[117][6]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[117][1]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[118][1]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[118][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[118][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[119][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[119][6]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[119][2]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[120][2]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[120][2]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[120][1]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[121][7]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[121][2]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[121][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[122][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[122][6]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[122][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[123][6]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[123][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[123][5]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[124][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[124][7]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[124][5]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[125][4]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[125][0]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[125][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitR|data_out[126][3]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitG|data_out[126][5]                                                                                                                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |control_unit|processing_unit:u_processing_unitB|data_out[126][1]                                                                                                                    ;
; 26:1               ; 4 bits    ; 68 LEs        ; 48 LEs               ; 20 LEs                 ; Yes        ; |control_unit|RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]      ;
; 26:1               ; 4 bits    ; 68 LEs        ; 52 LEs               ; 16 LEs                 ; Yes        ; |control_unit|RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]      ;
; 26:1               ; 4 bits    ; 68 LEs        ; 48 LEs               ; 20 LEs                 ; Yes        ; |control_unit|RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitR|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitG|median                                                                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |control_unit|processing_unit:u_processing_unitB|median                                                                                                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------+
; Source assignments for Top-level Entity: |Control_Unit ;
+------------+----------+------+-------------------------+
; Assignment ; Value    ; From ; To                      ;
+------------+----------+------+-------------------------+
; LOCATION   ; Pin_Y2   ; -    ; clk                     ;
; LOCATION   ; Pin_AB28 ; -    ; rst                     ;
; LOCATION   ; Pin_AC28 ; -    ; start_pulse_p           ;
; LOCATION   ; Pin_E21  ; -    ; end_pulse_p             ;
+------------+----------+------+-------------------------+


+--------------------------------------------------------------------------------------------------+
; Source assignments for ROM:u_romR|altsyncram:altsyncram_component|altsyncram_oar3:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------+
; Assignment                      ; Value              ; From ; To                                 ;
+---------------------------------+--------------------+------+------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                  ;
+---------------------------------+--------------------+------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|altsyncram_lgp2:altsyncram1 ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                             ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                              ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Source assignments for ROM:u_romG|altsyncram:altsyncram_component|altsyncram_dar3:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------+
; Assignment                      ; Value              ; From ; To                                 ;
+---------------------------------+--------------------+------+------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                  ;
+---------------------------------+--------------------+------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|altsyncram_lgp2:altsyncram1 ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                             ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                              ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Source assignments for ROM:u_romB|altsyncram:altsyncram_component|altsyncram_8ar3:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------+
; Assignment                      ; Value              ; From ; To                                 ;
+---------------------------------+--------------------+------+------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                  ;
+---------------------------------+--------------------+------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|altsyncram_lgp2:altsyncram1 ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                             ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                              ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: ROM:u_romR ;
+----------------+------------------------------+---------+
; Parameter Name ; Value                        ; Type    ;
+----------------+------------------------------+---------+
; mif_path       ; ../ROM_init/lena_noise_r.mif ; String  ;
+----------------+------------------------------+---------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ROM:u_romR|altsyncram:altsyncram_component ;
+------------------------------------+------------------------------+---------------------+
; Parameter Name                     ; Value                        ; Type                ;
+------------------------------------+------------------------------+---------------------+
; BYTE_SIZE_BLOCK                    ; 8                            ; Untyped             ;
; AUTO_CARRY_CHAINS                  ; ON                           ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS               ; OFF                          ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                ; ON                           ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                          ; IGNORE_CASCADE      ;
; WIDTH_BYTEENA                      ; 1                            ; Untyped             ;
; OPERATION_MODE                     ; ROM                          ; Untyped             ;
; WIDTH_A                            ; 1024                         ; Signed Integer      ;
; WIDTHAD_A                          ; 9                            ; Signed Integer      ;
; NUMWORDS_A                         ; 512                          ; Signed Integer      ;
; OUTDATA_REG_A                      ; CLOCK0                       ; Untyped             ;
; ADDRESS_ACLR_A                     ; CLEAR0                       ; Untyped             ;
; OUTDATA_ACLR_A                     ; CLEAR0                       ; Untyped             ;
; WRCONTROL_ACLR_A                   ; NONE                         ; Untyped             ;
; INDATA_ACLR_A                      ; NONE                         ; Untyped             ;
; BYTEENA_ACLR_A                     ; NONE                         ; Untyped             ;
; WIDTH_B                            ; 1                            ; Signed Integer      ;
; WIDTHAD_B                          ; 1                            ; Signed Integer      ;
; NUMWORDS_B                         ; 0                            ; Signed Integer      ;
; INDATA_REG_B                       ; CLOCK1                       ; Untyped             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                       ; Untyped             ;
; RDCONTROL_REG_B                    ; CLOCK1                       ; Untyped             ;
; ADDRESS_REG_B                      ; CLOCK1                       ; Untyped             ;
; OUTDATA_REG_B                      ; UNREGISTERED                 ; Untyped             ;
; BYTEENA_REG_B                      ; CLOCK1                       ; Untyped             ;
; INDATA_ACLR_B                      ; NONE                         ; Untyped             ;
; WRCONTROL_ACLR_B                   ; NONE                         ; Untyped             ;
; ADDRESS_ACLR_B                     ; NONE                         ; Untyped             ;
; OUTDATA_ACLR_B                     ; NONE                         ; Untyped             ;
; RDCONTROL_ACLR_B                   ; NONE                         ; Untyped             ;
; BYTEENA_ACLR_B                     ; NONE                         ; Untyped             ;
; WIDTH_BYTEENA_A                    ; 1                            ; Signed Integer      ;
; WIDTH_BYTEENA_B                    ; 1                            ; Signed Integer      ;
; RAM_BLOCK_TYPE                     ; M9K                          ; Untyped             ;
; BYTE_SIZE                          ; 8                            ; Signed Integer      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                    ; Untyped             ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ         ; Untyped             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ         ; Untyped             ;
; INIT_FILE                          ; ../ROM_init/lena_noise_r.mif ; Untyped             ;
; INIT_FILE_LAYOUT                   ; PORT_A                       ; Untyped             ;
; MAXIMUM_DEPTH                      ; 0                            ; Signed Integer      ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                       ; Untyped             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                       ; Untyped             ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                       ; Untyped             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                       ; Untyped             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN              ; Untyped             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN              ; Untyped             ;
; ENABLE_ECC                         ; FALSE                        ; Untyped             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                        ; Untyped             ;
; WIDTH_ECCSTATUS                    ; 3                            ; Signed Integer      ;
; DEVICE_FAMILY                      ; Cyclone IV E                 ; Untyped             ;
; CBXI_PARAMETER                     ; altsyncram_oar3              ; Untyped             ;
+------------------------------------+------------------------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processing_unit:u_processing_unitR ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; test_mode      ; '0'   ; Enumerated                                             ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: RAM:u_ramR ;
+----------------+-------+--------------------------------+
; Parameter Name ; Value ; Type                           ;
+----------------+-------+--------------------------------+
; inst_name      ; RRAM  ; String                         ;
+----------------+-------+--------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RAM:u_ramR|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------+
; Parameter Name                     ; Value                ; Type                        ;
+------------------------------------+----------------------+-----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                     ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE              ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                     ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                     ;
; WIDTH_A                            ; 1024                 ; Signed Integer              ;
; WIDTHAD_A                          ; 9                    ; Signed Integer              ;
; NUMWORDS_A                         ; 512                  ; Signed Integer              ;
; OUTDATA_REG_A                      ; CLOCK0               ; Untyped                     ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                     ;
; OUTDATA_ACLR_A                     ; CLEAR0               ; Untyped                     ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                     ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                     ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                     ;
; WIDTH_B                            ; 1                    ; Signed Integer              ;
; WIDTHAD_B                          ; 1                    ; Signed Integer              ;
; NUMWORDS_B                         ; 0                    ; Signed Integer              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                     ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                     ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                     ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                     ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                     ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                     ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                     ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                     ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                     ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                     ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                     ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Signed Integer              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                     ;
; BYTE_SIZE                          ; 8                    ; Signed Integer              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                     ;
; INIT_FILE                          ; UNUSED               ; Untyped                     ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                     ;
; MAXIMUM_DEPTH                      ; 0                    ; Signed Integer              ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                     ;
; ENABLE_ECC                         ; FALSE                ; Untyped                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                     ;
; WIDTH_ECCSTATUS                    ; 3                    ; Signed Integer              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                     ;
; CBXI_PARAMETER                     ; altsyncram_b1s3      ; Untyped                     ;
+------------------------------------+----------------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: ROM:u_romG ;
+----------------+------------------------------+---------+
; Parameter Name ; Value                        ; Type    ;
+----------------+------------------------------+---------+
; mif_path       ; ../ROM_init/lena_noise_g.mif ; String  ;
+----------------+------------------------------+---------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ROM:u_romG|altsyncram:altsyncram_component ;
+------------------------------------+------------------------------+---------------------+
; Parameter Name                     ; Value                        ; Type                ;
+------------------------------------+------------------------------+---------------------+
; BYTE_SIZE_BLOCK                    ; 8                            ; Untyped             ;
; AUTO_CARRY_CHAINS                  ; ON                           ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS               ; OFF                          ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                ; ON                           ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                          ; IGNORE_CASCADE      ;
; WIDTH_BYTEENA                      ; 1                            ; Untyped             ;
; OPERATION_MODE                     ; ROM                          ; Untyped             ;
; WIDTH_A                            ; 1024                         ; Signed Integer      ;
; WIDTHAD_A                          ; 9                            ; Signed Integer      ;
; NUMWORDS_A                         ; 512                          ; Signed Integer      ;
; OUTDATA_REG_A                      ; CLOCK0                       ; Untyped             ;
; ADDRESS_ACLR_A                     ; CLEAR0                       ; Untyped             ;
; OUTDATA_ACLR_A                     ; CLEAR0                       ; Untyped             ;
; WRCONTROL_ACLR_A                   ; NONE                         ; Untyped             ;
; INDATA_ACLR_A                      ; NONE                         ; Untyped             ;
; BYTEENA_ACLR_A                     ; NONE                         ; Untyped             ;
; WIDTH_B                            ; 1                            ; Signed Integer      ;
; WIDTHAD_B                          ; 1                            ; Signed Integer      ;
; NUMWORDS_B                         ; 0                            ; Signed Integer      ;
; INDATA_REG_B                       ; CLOCK1                       ; Untyped             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                       ; Untyped             ;
; RDCONTROL_REG_B                    ; CLOCK1                       ; Untyped             ;
; ADDRESS_REG_B                      ; CLOCK1                       ; Untyped             ;
; OUTDATA_REG_B                      ; UNREGISTERED                 ; Untyped             ;
; BYTEENA_REG_B                      ; CLOCK1                       ; Untyped             ;
; INDATA_ACLR_B                      ; NONE                         ; Untyped             ;
; WRCONTROL_ACLR_B                   ; NONE                         ; Untyped             ;
; ADDRESS_ACLR_B                     ; NONE                         ; Untyped             ;
; OUTDATA_ACLR_B                     ; NONE                         ; Untyped             ;
; RDCONTROL_ACLR_B                   ; NONE                         ; Untyped             ;
; BYTEENA_ACLR_B                     ; NONE                         ; Untyped             ;
; WIDTH_BYTEENA_A                    ; 1                            ; Signed Integer      ;
; WIDTH_BYTEENA_B                    ; 1                            ; Signed Integer      ;
; RAM_BLOCK_TYPE                     ; M9K                          ; Untyped             ;
; BYTE_SIZE                          ; 8                            ; Signed Integer      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                    ; Untyped             ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ         ; Untyped             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ         ; Untyped             ;
; INIT_FILE                          ; ../ROM_init/lena_noise_g.mif ; Untyped             ;
; INIT_FILE_LAYOUT                   ; PORT_A                       ; Untyped             ;
; MAXIMUM_DEPTH                      ; 0                            ; Signed Integer      ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                       ; Untyped             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                       ; Untyped             ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                       ; Untyped             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                       ; Untyped             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN              ; Untyped             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN              ; Untyped             ;
; ENABLE_ECC                         ; FALSE                        ; Untyped             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                        ; Untyped             ;
; WIDTH_ECCSTATUS                    ; 3                            ; Signed Integer      ;
; DEVICE_FAMILY                      ; Cyclone IV E                 ; Untyped             ;
; CBXI_PARAMETER                     ; altsyncram_dar3              ; Untyped             ;
+------------------------------------+------------------------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processing_unit:u_processing_unitG ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; test_mode      ; '0'   ; Enumerated                                             ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: RAM:u_ramG ;
+----------------+-------+--------------------------------+
; Parameter Name ; Value ; Type                           ;
+----------------+-------+--------------------------------+
; inst_name      ; GRAM  ; String                         ;
+----------------+-------+--------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RAM:u_ramG|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------+
; Parameter Name                     ; Value                ; Type                        ;
+------------------------------------+----------------------+-----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                     ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE              ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                     ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                     ;
; WIDTH_A                            ; 1024                 ; Signed Integer              ;
; WIDTHAD_A                          ; 9                    ; Signed Integer              ;
; NUMWORDS_A                         ; 512                  ; Signed Integer              ;
; OUTDATA_REG_A                      ; CLOCK0               ; Untyped                     ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                     ;
; OUTDATA_ACLR_A                     ; CLEAR0               ; Untyped                     ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                     ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                     ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                     ;
; WIDTH_B                            ; 1                    ; Signed Integer              ;
; WIDTHAD_B                          ; 1                    ; Signed Integer              ;
; NUMWORDS_B                         ; 0                    ; Signed Integer              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                     ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                     ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                     ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                     ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                     ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                     ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                     ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                     ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                     ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                     ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                     ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Signed Integer              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                     ;
; BYTE_SIZE                          ; 8                    ; Signed Integer              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                     ;
; INIT_FILE                          ; UNUSED               ; Untyped                     ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                     ;
; MAXIMUM_DEPTH                      ; 0                    ; Signed Integer              ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                     ;
; ENABLE_ECC                         ; FALSE                ; Untyped                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                     ;
; WIDTH_ECCSTATUS                    ; 3                    ; Signed Integer              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                     ;
; CBXI_PARAMETER                     ; altsyncram_01s3      ; Untyped                     ;
+------------------------------------+----------------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: ROM:u_romB ;
+----------------+------------------------------+---------+
; Parameter Name ; Value                        ; Type    ;
+----------------+------------------------------+---------+
; mif_path       ; ../ROM_init/lena_noise_b.mif ; String  ;
+----------------+------------------------------+---------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ROM:u_romB|altsyncram:altsyncram_component ;
+------------------------------------+------------------------------+---------------------+
; Parameter Name                     ; Value                        ; Type                ;
+------------------------------------+------------------------------+---------------------+
; BYTE_SIZE_BLOCK                    ; 8                            ; Untyped             ;
; AUTO_CARRY_CHAINS                  ; ON                           ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS               ; OFF                          ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                ; ON                           ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                          ; IGNORE_CASCADE      ;
; WIDTH_BYTEENA                      ; 1                            ; Untyped             ;
; OPERATION_MODE                     ; ROM                          ; Untyped             ;
; WIDTH_A                            ; 1024                         ; Signed Integer      ;
; WIDTHAD_A                          ; 9                            ; Signed Integer      ;
; NUMWORDS_A                         ; 512                          ; Signed Integer      ;
; OUTDATA_REG_A                      ; CLOCK0                       ; Untyped             ;
; ADDRESS_ACLR_A                     ; CLEAR0                       ; Untyped             ;
; OUTDATA_ACLR_A                     ; CLEAR0                       ; Untyped             ;
; WRCONTROL_ACLR_A                   ; NONE                         ; Untyped             ;
; INDATA_ACLR_A                      ; NONE                         ; Untyped             ;
; BYTEENA_ACLR_A                     ; NONE                         ; Untyped             ;
; WIDTH_B                            ; 1                            ; Signed Integer      ;
; WIDTHAD_B                          ; 1                            ; Signed Integer      ;
; NUMWORDS_B                         ; 0                            ; Signed Integer      ;
; INDATA_REG_B                       ; CLOCK1                       ; Untyped             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                       ; Untyped             ;
; RDCONTROL_REG_B                    ; CLOCK1                       ; Untyped             ;
; ADDRESS_REG_B                      ; CLOCK1                       ; Untyped             ;
; OUTDATA_REG_B                      ; UNREGISTERED                 ; Untyped             ;
; BYTEENA_REG_B                      ; CLOCK1                       ; Untyped             ;
; INDATA_ACLR_B                      ; NONE                         ; Untyped             ;
; WRCONTROL_ACLR_B                   ; NONE                         ; Untyped             ;
; ADDRESS_ACLR_B                     ; NONE                         ; Untyped             ;
; OUTDATA_ACLR_B                     ; NONE                         ; Untyped             ;
; RDCONTROL_ACLR_B                   ; NONE                         ; Untyped             ;
; BYTEENA_ACLR_B                     ; NONE                         ; Untyped             ;
; WIDTH_BYTEENA_A                    ; 1                            ; Signed Integer      ;
; WIDTH_BYTEENA_B                    ; 1                            ; Signed Integer      ;
; RAM_BLOCK_TYPE                     ; M9K                          ; Untyped             ;
; BYTE_SIZE                          ; 8                            ; Signed Integer      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                    ; Untyped             ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ         ; Untyped             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ         ; Untyped             ;
; INIT_FILE                          ; ../ROM_init/lena_noise_b.mif ; Untyped             ;
; INIT_FILE_LAYOUT                   ; PORT_A                       ; Untyped             ;
; MAXIMUM_DEPTH                      ; 0                            ; Signed Integer      ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                       ; Untyped             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                       ; Untyped             ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                       ; Untyped             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                       ; Untyped             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN              ; Untyped             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN              ; Untyped             ;
; ENABLE_ECC                         ; FALSE                        ; Untyped             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                        ; Untyped             ;
; WIDTH_ECCSTATUS                    ; 3                            ; Signed Integer      ;
; DEVICE_FAMILY                      ; Cyclone IV E                 ; Untyped             ;
; CBXI_PARAMETER                     ; altsyncram_8ar3              ; Untyped             ;
+------------------------------------+------------------------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: processing_unit:u_processing_unitB ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; test_mode      ; '0'   ; Enumerated                                             ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: RAM:u_ramB ;
+----------------+-------+--------------------------------+
; Parameter Name ; Value ; Type                           ;
+----------------+-------+--------------------------------+
; inst_name      ; BRAM  ; String                         ;
+----------------+-------+--------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RAM:u_ramB|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------+
; Parameter Name                     ; Value                ; Type                        ;
+------------------------------------+----------------------+-----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                     ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE              ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                     ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                     ;
; WIDTH_A                            ; 1024                 ; Signed Integer              ;
; WIDTHAD_A                          ; 9                    ; Signed Integer              ;
; NUMWORDS_A                         ; 512                  ; Signed Integer              ;
; OUTDATA_REG_A                      ; CLOCK0               ; Untyped                     ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                     ;
; OUTDATA_ACLR_A                     ; CLEAR0               ; Untyped                     ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                     ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                     ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                     ;
; WIDTH_B                            ; 1                    ; Signed Integer              ;
; WIDTHAD_B                          ; 1                    ; Signed Integer              ;
; NUMWORDS_B                         ; 0                    ; Signed Integer              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                     ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                     ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                     ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                     ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                     ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                     ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                     ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                     ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                     ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                     ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                     ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Signed Integer              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                     ;
; BYTE_SIZE                          ; 8                    ; Signed Integer              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                     ;
; INIT_FILE                          ; UNUSED               ; Untyped                     ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                     ;
; MAXIMUM_DEPTH                      ; 0                    ; Signed Integer              ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                     ;
; ENABLE_ECC                         ; FALSE                ; Untyped                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                     ;
; WIDTH_ECCSTATUS                    ; 3                    ; Signed Integer              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                     ;
; CBXI_PARAMETER                     ; altsyncram_r0s3      ; Untyped                     ;
+------------------------------------+----------------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                       ;
+-------------------------------------------+--------------------------------------------+
; Name                                      ; Value                                      ;
+-------------------------------------------+--------------------------------------------+
; Number of entity instances                ; 6                                          ;
; Entity Instance                           ; ROM:u_romR|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                        ;
;     -- WIDTH_A                            ; 1024                                       ;
;     -- NUMWORDS_A                         ; 512                                        ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                     ;
;     -- WIDTH_B                            ; 1                                          ;
;     -- NUMWORDS_B                         ; 0                                          ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                     ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                               ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                  ;
; Entity Instance                           ; RAM:u_ramR|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                ;
;     -- WIDTH_A                            ; 1024                                       ;
;     -- NUMWORDS_A                         ; 512                                        ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                     ;
;     -- WIDTH_B                            ; 1                                          ;
;     -- NUMWORDS_B                         ; 0                                          ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                     ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                               ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                       ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                  ;
; Entity Instance                           ; ROM:u_romG|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                        ;
;     -- WIDTH_A                            ; 1024                                       ;
;     -- NUMWORDS_A                         ; 512                                        ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                     ;
;     -- WIDTH_B                            ; 1                                          ;
;     -- NUMWORDS_B                         ; 0                                          ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                     ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                               ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                  ;
; Entity Instance                           ; RAM:u_ramG|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                ;
;     -- WIDTH_A                            ; 1024                                       ;
;     -- NUMWORDS_A                         ; 512                                        ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                     ;
;     -- WIDTH_B                            ; 1                                          ;
;     -- NUMWORDS_B                         ; 0                                          ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                     ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                               ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                       ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                  ;
; Entity Instance                           ; ROM:u_romB|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                        ;
;     -- WIDTH_A                            ; 1024                                       ;
;     -- NUMWORDS_A                         ; 512                                        ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                     ;
;     -- WIDTH_B                            ; 1                                          ;
;     -- NUMWORDS_B                         ; 0                                          ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                     ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                               ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                  ;
; Entity Instance                           ; RAM:u_ramB|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                ;
;     -- WIDTH_A                            ; 1024                                       ;
;     -- NUMWORDS_A                         ; 512                                        ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                     ;
;     -- WIDTH_B                            ; 1                                          ;
;     -- NUMWORDS_B                         ; 0                                          ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                     ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                               ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                       ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                  ;
+-------------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "RAM:u_ramB"                                                                         ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "RAM:u_ramG"                                                                         ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "RAM:u_ramR"                                                                         ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; In-System Memory Content Editor Settings                                                                                              ;
+----------------+-------------+-------+-------+------------+---------------------------------------------------------------------------+
; Instance Index ; Instance ID ; Width ; Depth ; Mode       ; Hierarchy Location                                                        ;
+----------------+-------------+-------+-------+------------+---------------------------------------------------------------------------+
; 0              ; RRAM        ; 1024  ; 512   ; Read/Write ; RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated ;
; 1              ; GRAM        ; 1024  ; 512   ; Read/Write ; RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated ;
; 2              ; BRAM        ; 1024  ; 512   ; Read/Write ; RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated ;
+----------------+-------------+-------+-------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 85                          ;
; cycloneiii_ff         ; 24728                       ;
;     CLR               ; 59                          ;
;     ENA               ; 3084                        ;
;     ENA CLR           ; 18495                       ;
;     ENA CLR SLD       ; 3075                        ;
;     ENA SCLR          ; 15                          ;
; cycloneiii_lcell_comb ; 103581                      ;
;     arith             ; 53716                       ;
;         2 data inputs ; 82                          ;
;         3 data inputs ; 53634                       ;
;     normal            ; 49865                       ;
;         1 data inputs ; 11                          ;
;         2 data inputs ; 8461                        ;
;         3 data inputs ; 26583                       ;
;         4 data inputs ; 14810                       ;
; cycloneiii_ram_block  ; 6144                        ;
;                       ;                             ;
; Max LUT depth         ; 10.40                       ;
; Average LUT depth     ; 7.61                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:02:27     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Dec 28 23:29:29 2024
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Projecton2 -c Projecton2
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file vhdl/processing_unit.vhd
    Info (12022): Found design unit 1: processing_unit-processing_unit_ARCH File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Processing_Unit.vhd Line: 32
    Info (12023): Found entity 1: processing_unit File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Processing_Unit.vhd Line: 14
Info (12021): Found 2 design units, including 0 entities, in source file vhdl/helper_package.vhd
    Info (12022): Found design unit 1: helper_package File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/helper_package.vhd Line: 6
    Info (12022): Found design unit 2: helper_package-body File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/helper_package.vhd Line: 19
Info (12021): Found 2 design units, including 1 entities, in source file vhdl/control_unit.vhd
    Info (12022): Found design unit 1: control_unit-control_unit_ARCH File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Control_Unit.vhd Line: 25
    Info (12023): Found entity 1: control_unit File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Control_Unit.vhd Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file ram.vhd
    Info (12022): Found design unit 1: ram-SYN File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 59
    Info (12023): Found entity 1: RAM File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 43
Info (12021): Found 2 design units, including 1 entities, in source file rom.vhd
    Info (12022): Found design unit 1: rom-SYN File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 57
    Info (12023): Found entity 1: ROM File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 43
Info (12127): Elaborating entity "Control_Unit" for the top level hierarchy
Info (12128): Elaborating entity "ROM" for hierarchy "ROM:u_romR" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Control_Unit.vhd Line: 106
Info (12128): Elaborating entity "altsyncram" for hierarchy "ROM:u_romR|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 64
Info (12130): Elaborated megafunction instantiation "ROM:u_romR|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 64
Info (12133): Instantiated megafunction "ROM:u_romR|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 64
    Info (12134): Parameter "address_aclr_a" = "CLEAR0"
    Info (12134): Parameter "address_aclr_b" = "NONE"
    Info (12134): Parameter "address_reg_b" = "CLOCK1"
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "byteena_aclr_a" = "UNUSED"
    Info (12134): Parameter "byteena_aclr_b" = "NONE"
    Info (12134): Parameter "byteena_reg_b" = "CLOCK1"
    Info (12134): Parameter "clock_enable_core_a" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_core_b" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_input_b" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "NORMAL"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "ecc_pipeline_stage_enabled" = "FALSE"
    Info (12134): Parameter "enable_ecc" = "FALSE"
    Info (12134): Parameter "implement_in_les" = "OFF"
    Info (12134): Parameter "indata_aclr_a" = "UNUSED"
    Info (12134): Parameter "indata_aclr_b" = "NONE"
    Info (12134): Parameter "indata_reg_b" = "CLOCK1"
    Info (12134): Parameter "init_file" = "../ROM_init/lena_noise_r.mif"
    Info (12134): Parameter "init_file_layout" = "PORT_A"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "512"
    Info (12134): Parameter "numwords_b" = "0"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "CLEAR0"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "rdcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "rdcontrol_reg_b" = "CLOCK1"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "read_during_write_mode_port_b" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "stratixiv_m144k_allow_dual_clocks" = "ON"
    Info (12134): Parameter "width_a" = "1024"
    Info (12134): Parameter "width_b" = "1"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "width_eccstatus" = "3"
    Info (12134): Parameter "widthad_a" = "9"
    Info (12134): Parameter "widthad_b" = "1"
    Info (12134): Parameter "wrcontrol_aclr_a" = "UNUSED"
    Info (12134): Parameter "wrcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK1"
    Info (12134): Parameter "lpm_hint" = "UNUSED"
    Info (12134): Parameter "lpm_type" = "altsyncram"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_oar3.tdf
    Info (12023): Found entity 1: altsyncram_oar3 File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_oar3.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_oar3" for hierarchy "ROM:u_romR|altsyncram:altsyncram_component|altsyncram_oar3:auto_generated" File: g:/quartus/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Info (12128): Elaborating entity "processing_unit" for hierarchy "processing_unit:u_processing_unitR" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Control_Unit.vhd Line: 117
Info (12128): Elaborating entity "RAM" for hierarchy "RAM:u_ramR" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Control_Unit.vhd Line: 136
Info (12128): Elaborating entity "altsyncram" for hierarchy "RAM:u_ramR|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 66
Info (12130): Elaborated megafunction instantiation "RAM:u_ramR|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 66
Info (12133): Instantiated megafunction "RAM:u_ramR|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 66
    Info (12134): Parameter "address_aclr_a" = "UNUSED"
    Info (12134): Parameter "address_aclr_b" = "NONE"
    Info (12134): Parameter "address_reg_b" = "CLOCK1"
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "byteena_aclr_a" = "UNUSED"
    Info (12134): Parameter "byteena_aclr_b" = "NONE"
    Info (12134): Parameter "byteena_reg_b" = "CLOCK1"
    Info (12134): Parameter "clock_enable_core_a" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_core_b" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_input_b" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "NORMAL"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "ecc_pipeline_stage_enabled" = "FALSE"
    Info (12134): Parameter "enable_ecc" = "FALSE"
    Info (12134): Parameter "implement_in_les" = "OFF"
    Info (12134): Parameter "indata_aclr_a" = "UNUSED"
    Info (12134): Parameter "indata_aclr_b" = "NONE"
    Info (12134): Parameter "indata_reg_b" = "CLOCK1"
    Info (12134): Parameter "init_file" = "UNUSED"
    Info (12134): Parameter "init_file_layout" = "PORT_A"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "512"
    Info (12134): Parameter "numwords_b" = "0"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "CLEAR0"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "AUTO"
    Info (12134): Parameter "rdcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "rdcontrol_reg_b" = "CLOCK1"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "read_during_write_mode_port_b" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "stratixiv_m144k_allow_dual_clocks" = "ON"
    Info (12134): Parameter "width_a" = "1024"
    Info (12134): Parameter "width_b" = "1"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "width_eccstatus" = "3"
    Info (12134): Parameter "widthad_a" = "9"
    Info (12134): Parameter "widthad_b" = "1"
    Info (12134): Parameter "wrcontrol_aclr_a" = "UNUSED"
    Info (12134): Parameter "wrcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK1"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=RRAM"
    Info (12134): Parameter "lpm_type" = "altsyncram"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_b1s3.tdf
    Info (12023): Found entity 1: altsyncram_b1s3 File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_b1s3.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_b1s3" for hierarchy "RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated" File: g:/quartus/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_lgp2.tdf
    Info (12023): Found entity 1: altsyncram_lgp2 File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_lgp2.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_lgp2" for hierarchy "RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|altsyncram_lgp2:altsyncram1" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_b1s3.tdf Line: 38
Info (12128): Elaborating entity "sld_mod_ram_rom" for hierarchy "RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_b1s3.tdf Line: 39
Info (12130): Elaborated megafunction instantiation "RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_b1s3.tdf Line: 39
Info (12133): Instantiated megafunction "RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter: File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_b1s3.tdf Line: 39
    Info (12134): Parameter "CVALUE" = "0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000"
    Info (12134): Parameter "IS_DATA_IN_RAM" = "1"
    Info (12134): Parameter "IS_READABLE" = "1"
    Info (12134): Parameter "NODE_NAME" = "1381122381"
    Info (12134): Parameter "NUMWORDS" = "512"
    Info (12134): Parameter "SHIFT_COUNT_BITS" = "11"
    Info (12134): Parameter "WIDTH_WORD" = "1024"
    Info (12134): Parameter "WIDTHAD" = "9"
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter" for hierarchy "RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_jtag_endpoint_adapter:jtag_signal_adapter" File: g:/quartus/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 302
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter_impl" for hierarchy "RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_jtag_endpoint_adapter:jtag_signal_adapter|sld_jtag_endpoint_adapter_impl:sld_jtag_endpoint_adapter_impl_inst" File: g:/quartus/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd Line: 232
Info (12128): Elaborating entity "sld_rom_sr" for hierarchy "RAM:u_ramR|altsyncram:altsyncram_component|altsyncram_b1s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr" File: g:/quartus/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 828
Info (12128): Elaborating entity "ROM" for hierarchy "ROM:u_romG" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Control_Unit.vhd Line: 149
Info (12128): Elaborating entity "altsyncram" for hierarchy "ROM:u_romG|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 64
Info (12130): Elaborated megafunction instantiation "ROM:u_romG|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 64
Info (12133): Instantiated megafunction "ROM:u_romG|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 64
    Info (12134): Parameter "address_aclr_a" = "CLEAR0"
    Info (12134): Parameter "address_aclr_b" = "NONE"
    Info (12134): Parameter "address_reg_b" = "CLOCK1"
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "byteena_aclr_a" = "UNUSED"
    Info (12134): Parameter "byteena_aclr_b" = "NONE"
    Info (12134): Parameter "byteena_reg_b" = "CLOCK1"
    Info (12134): Parameter "clock_enable_core_a" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_core_b" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_input_b" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "NORMAL"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "ecc_pipeline_stage_enabled" = "FALSE"
    Info (12134): Parameter "enable_ecc" = "FALSE"
    Info (12134): Parameter "implement_in_les" = "OFF"
    Info (12134): Parameter "indata_aclr_a" = "UNUSED"
    Info (12134): Parameter "indata_aclr_b" = "NONE"
    Info (12134): Parameter "indata_reg_b" = "CLOCK1"
    Info (12134): Parameter "init_file" = "../ROM_init/lena_noise_g.mif"
    Info (12134): Parameter "init_file_layout" = "PORT_A"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "512"
    Info (12134): Parameter "numwords_b" = "0"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "CLEAR0"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "rdcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "rdcontrol_reg_b" = "CLOCK1"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "read_during_write_mode_port_b" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "stratixiv_m144k_allow_dual_clocks" = "ON"
    Info (12134): Parameter "width_a" = "1024"
    Info (12134): Parameter "width_b" = "1"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "width_eccstatus" = "3"
    Info (12134): Parameter "widthad_a" = "9"
    Info (12134): Parameter "widthad_b" = "1"
    Info (12134): Parameter "wrcontrol_aclr_a" = "UNUSED"
    Info (12134): Parameter "wrcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK1"
    Info (12134): Parameter "lpm_hint" = "UNUSED"
    Info (12134): Parameter "lpm_type" = "altsyncram"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_dar3.tdf
    Info (12023): Found entity 1: altsyncram_dar3 File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_dar3.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_dar3" for hierarchy "ROM:u_romG|altsyncram:altsyncram_component|altsyncram_dar3:auto_generated" File: g:/quartus/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Info (12128): Elaborating entity "RAM" for hierarchy "RAM:u_ramG" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Control_Unit.vhd Line: 179
Info (12128): Elaborating entity "altsyncram" for hierarchy "RAM:u_ramG|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 66
Info (12130): Elaborated megafunction instantiation "RAM:u_ramG|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 66
Info (12133): Instantiated megafunction "RAM:u_ramG|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 66
    Info (12134): Parameter "address_aclr_a" = "UNUSED"
    Info (12134): Parameter "address_aclr_b" = "NONE"
    Info (12134): Parameter "address_reg_b" = "CLOCK1"
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "byteena_aclr_a" = "UNUSED"
    Info (12134): Parameter "byteena_aclr_b" = "NONE"
    Info (12134): Parameter "byteena_reg_b" = "CLOCK1"
    Info (12134): Parameter "clock_enable_core_a" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_core_b" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_input_b" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "NORMAL"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "ecc_pipeline_stage_enabled" = "FALSE"
    Info (12134): Parameter "enable_ecc" = "FALSE"
    Info (12134): Parameter "implement_in_les" = "OFF"
    Info (12134): Parameter "indata_aclr_a" = "UNUSED"
    Info (12134): Parameter "indata_aclr_b" = "NONE"
    Info (12134): Parameter "indata_reg_b" = "CLOCK1"
    Info (12134): Parameter "init_file" = "UNUSED"
    Info (12134): Parameter "init_file_layout" = "PORT_A"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "512"
    Info (12134): Parameter "numwords_b" = "0"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "CLEAR0"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "AUTO"
    Info (12134): Parameter "rdcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "rdcontrol_reg_b" = "CLOCK1"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "read_during_write_mode_port_b" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "stratixiv_m144k_allow_dual_clocks" = "ON"
    Info (12134): Parameter "width_a" = "1024"
    Info (12134): Parameter "width_b" = "1"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "width_eccstatus" = "3"
    Info (12134): Parameter "widthad_a" = "9"
    Info (12134): Parameter "widthad_b" = "1"
    Info (12134): Parameter "wrcontrol_aclr_a" = "UNUSED"
    Info (12134): Parameter "wrcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK1"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=GRAM"
    Info (12134): Parameter "lpm_type" = "altsyncram"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_01s3.tdf
    Info (12023): Found entity 1: altsyncram_01s3 File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_01s3.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_01s3" for hierarchy "RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated" File: g:/quartus/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Info (12128): Elaborating entity "sld_mod_ram_rom" for hierarchy "RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|sld_mod_ram_rom:mgl_prim2" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_01s3.tdf Line: 39
Info (12130): Elaborated megafunction instantiation "RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|sld_mod_ram_rom:mgl_prim2" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_01s3.tdf Line: 39
Info (12133): Instantiated megafunction "RAM:u_ramG|altsyncram:altsyncram_component|altsyncram_01s3:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter: File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_01s3.tdf Line: 39
    Info (12134): Parameter "CVALUE" = "0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000"
    Info (12134): Parameter "IS_DATA_IN_RAM" = "1"
    Info (12134): Parameter "IS_READABLE" = "1"
    Info (12134): Parameter "NODE_NAME" = "1196573005"
    Info (12134): Parameter "NUMWORDS" = "512"
    Info (12134): Parameter "SHIFT_COUNT_BITS" = "11"
    Info (12134): Parameter "WIDTH_WORD" = "1024"
    Info (12134): Parameter "WIDTHAD" = "9"
Info (12128): Elaborating entity "ROM" for hierarchy "ROM:u_romB" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Control_Unit.vhd Line: 192
Info (12128): Elaborating entity "altsyncram" for hierarchy "ROM:u_romB|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 64
Info (12130): Elaborated megafunction instantiation "ROM:u_romB|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 64
Info (12133): Instantiated megafunction "ROM:u_romB|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/ROM.vhd Line: 64
    Info (12134): Parameter "address_aclr_a" = "CLEAR0"
    Info (12134): Parameter "address_aclr_b" = "NONE"
    Info (12134): Parameter "address_reg_b" = "CLOCK1"
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "byteena_aclr_a" = "UNUSED"
    Info (12134): Parameter "byteena_aclr_b" = "NONE"
    Info (12134): Parameter "byteena_reg_b" = "CLOCK1"
    Info (12134): Parameter "clock_enable_core_a" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_core_b" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_input_b" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "NORMAL"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "ecc_pipeline_stage_enabled" = "FALSE"
    Info (12134): Parameter "enable_ecc" = "FALSE"
    Info (12134): Parameter "implement_in_les" = "OFF"
    Info (12134): Parameter "indata_aclr_a" = "UNUSED"
    Info (12134): Parameter "indata_aclr_b" = "NONE"
    Info (12134): Parameter "indata_reg_b" = "CLOCK1"
    Info (12134): Parameter "init_file" = "../ROM_init/lena_noise_b.mif"
    Info (12134): Parameter "init_file_layout" = "PORT_A"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "512"
    Info (12134): Parameter "numwords_b" = "0"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "CLEAR0"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "rdcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "rdcontrol_reg_b" = "CLOCK1"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "read_during_write_mode_port_b" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "stratixiv_m144k_allow_dual_clocks" = "ON"
    Info (12134): Parameter "width_a" = "1024"
    Info (12134): Parameter "width_b" = "1"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "width_eccstatus" = "3"
    Info (12134): Parameter "widthad_a" = "9"
    Info (12134): Parameter "widthad_b" = "1"
    Info (12134): Parameter "wrcontrol_aclr_a" = "UNUSED"
    Info (12134): Parameter "wrcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK1"
    Info (12134): Parameter "lpm_hint" = "UNUSED"
    Info (12134): Parameter "lpm_type" = "altsyncram"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_8ar3.tdf
    Info (12023): Found entity 1: altsyncram_8ar3 File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_8ar3.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_8ar3" for hierarchy "ROM:u_romB|altsyncram:altsyncram_component|altsyncram_8ar3:auto_generated" File: g:/quartus/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Info (12128): Elaborating entity "RAM" for hierarchy "RAM:u_ramB" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/VHDL/Control_Unit.vhd Line: 222
Info (12128): Elaborating entity "altsyncram" for hierarchy "RAM:u_ramB|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 66
Info (12130): Elaborated megafunction instantiation "RAM:u_ramB|altsyncram:altsyncram_component" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 66
Info (12133): Instantiated megafunction "RAM:u_ramB|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/RAM.vhd Line: 66
    Info (12134): Parameter "address_aclr_a" = "UNUSED"
    Info (12134): Parameter "address_aclr_b" = "NONE"
    Info (12134): Parameter "address_reg_b" = "CLOCK1"
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "byteena_aclr_a" = "UNUSED"
    Info (12134): Parameter "byteena_aclr_b" = "NONE"
    Info (12134): Parameter "byteena_reg_b" = "CLOCK1"
    Info (12134): Parameter "clock_enable_core_a" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_core_b" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_input_b" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "NORMAL"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "ecc_pipeline_stage_enabled" = "FALSE"
    Info (12134): Parameter "enable_ecc" = "FALSE"
    Info (12134): Parameter "implement_in_les" = "OFF"
    Info (12134): Parameter "indata_aclr_a" = "UNUSED"
    Info (12134): Parameter "indata_aclr_b" = "NONE"
    Info (12134): Parameter "indata_reg_b" = "CLOCK1"
    Info (12134): Parameter "init_file" = "UNUSED"
    Info (12134): Parameter "init_file_layout" = "PORT_A"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "512"
    Info (12134): Parameter "numwords_b" = "0"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "CLEAR0"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "AUTO"
    Info (12134): Parameter "rdcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "rdcontrol_reg_b" = "CLOCK1"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "read_during_write_mode_port_b" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "stratixiv_m144k_allow_dual_clocks" = "ON"
    Info (12134): Parameter "width_a" = "1024"
    Info (12134): Parameter "width_b" = "1"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "width_eccstatus" = "3"
    Info (12134): Parameter "widthad_a" = "9"
    Info (12134): Parameter "widthad_b" = "1"
    Info (12134): Parameter "wrcontrol_aclr_a" = "UNUSED"
    Info (12134): Parameter "wrcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK1"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=BRAM"
    Info (12134): Parameter "lpm_type" = "altsyncram"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_r0s3.tdf
    Info (12023): Found entity 1: altsyncram_r0s3 File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_r0s3.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_r0s3" for hierarchy "RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated" File: g:/quartus/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Info (12128): Elaborating entity "sld_mod_ram_rom" for hierarchy "RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|sld_mod_ram_rom:mgl_prim2" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_r0s3.tdf Line: 39
Info (12130): Elaborated megafunction instantiation "RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|sld_mod_ram_rom:mgl_prim2" File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_r0s3.tdf Line: 39
Info (12133): Instantiated megafunction "RAM:u_ramB|altsyncram:altsyncram_component|altsyncram_r0s3:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter: File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/altsyncram_r0s3.tdf Line: 39
    Info (12134): Parameter "CVALUE" = "0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000"
    Info (12134): Parameter "IS_DATA_IN_RAM" = "1"
    Info (12134): Parameter "IS_READABLE" = "1"
    Info (12134): Parameter "NODE_NAME" = "1112686925"
    Info (12134): Parameter "NUMWORDS" = "512"
    Info (12134): Parameter "SHIFT_COUNT_BITS" = "11"
    Info (12134): Parameter "WIDTH_WORD" = "1024"
    Info (12134): Parameter "WIDTHAD" = "9"
Info (11170): Starting IP generation for the debug fabric: alt_sld_fab.
Info (11172): 2024.12.28.23:30:00 Progress: Loading sld7438cb7a/alt_sld_fab_wrapper_hw.tcl
Info (11172): Alt_sld_fab.alt_sld_fab: SLD fabric agents which did not specify prefer_host were connected to JTAG
Info (11172): Alt_sld_fab: Generating alt_sld_fab "alt_sld_fab" for QUARTUS_SYNTH
Info (11172): Alt_sld_fab: "alt_sld_fab" instantiated alt_sld_fab "alt_sld_fab"
Info (11172): Presplit: "alt_sld_fab" instantiated altera_super_splitter "presplit"
Info (11172): Splitter: "alt_sld_fab" instantiated altera_sld_splitter "splitter"
Info (11172): Sldfabric: "alt_sld_fab" instantiated altera_sld_jtag_hub "sldfabric"
Info (11172): Ident: "alt_sld_fab" instantiated altera_connection_identification_hub "ident"
Info (11172): Alt_sld_fab: Done "alt_sld_fab" with 6 modules, 6 files
Info (11171): Finished IP generation for the debug fabric: alt_sld_fab.
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld7438cb7a/alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_ident.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_ident File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_ident.sv Line: 33
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_presplit.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_presplit File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_presplit.sv Line: 3
Info (12021): Found 2 design units, including 1 entities, in source file db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd
    Info (12022): Found design unit 1: alt_sld_fab_alt_sld_fab_sldfabric-rtl File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 182
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_sldfabric File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 11
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_splitter.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_splitter File: C:/Users/Gadi-PC/Documents/Study/4th_year/Advanced_Hardware_Design/Projecton2/db/ip/sld7438cb7a/submodules/alt_sld_fab_alt_sld_fab_splitter.sv Line: 3
Info (286031): Timing-Driven Synthesis is running on partition "Top"
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 116161 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 6 input pins
    Info (21059): Implemented 2 output pins
    Info (21061): Implemented 110008 logic cells
    Info (21064): Implemented 6144 RAM segments
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 5651 megabytes
    Info: Processing ended: Sat Dec 28 23:32:49 2024
    Info: Elapsed time: 00:03:20
    Info: Total CPU time (on all processors): 00:03:41


