module tb_encoder;
reg d1,d0;
wire y;
encoder2_1 dut (.*);
initial begin
$dumpfile("encoder2_1.vcd");
$dumpvars(1,tb_encoder);
$monitor("Time=0%t d1=%b d0=%b y=%b", $time,d1,d0,y);
d1=0; d0=0;#10
d1=0; d0=1;#10
d1=1; d0=0;#10
d1=1; d0=1;#10
$finish;
end
endmodule
