`timescale 1ns / 1ps

module bus_driver(
    input [7:0] data_a,
    input [7:0] data_b,
    input en_a,
    input en_b,
    output [7:0] bus_data
    );

    assign bus_data = en_a ? data_a:
                        en_b ? data_b : 8'hzz;
/*
    wire sel;
    assign sel = en_a ? en_a : en_b;
    assign bus_data = sel ? data_a : 8'hzz;
    assign bus_data = (!sel) ? data_b : 8'hzz;
*/
/*
    bufif1 bf1 [7:0] (bus_data, data_a, en_a);
    bufif1 bf2 [7:0] (bus_data, data_b, en_b);
    */
endmodule
