<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k480tffg901-1" LaunchTime="1597693906">
  <File Type="PA-TCL" Name="block_interleaver.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="block_interleaver_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="block_interleaver_reports.tcl"/>
  <File Type="RDS-RDS" Name="block_interleaver.vds"/>
  <File Type="RDS-UTIL" Name="block_interleaver_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="block_interleaver_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="block_interleaver.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="block_interleaver_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="block_interleaver_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../../generic_components/rtl/adder.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/generic_types.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/generic_functions.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/block_interleaver_components.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/comparator.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/decrementer.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/generic_components.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/deinterleaver_data_path.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/block_interleaver_components/flag_signals_generator.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/half_adder_unit.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/half_subtractor_unit.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/incrementer.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/interleaver_controller.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/interleaver_data_path.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/block_interleaver_components/m2D_index_counter.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/block_interleaver_components/m2D_index_counter_core.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/rectangular_deinterleaver.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/rectangular_interleaver.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/block_interleaver_components/simplified_m2D_index_counter.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/single_port_2D_ram.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/single_port_linear_ram.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/sync_ld_dff.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../generic_components/rtl/up_down_counter.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/block_interleaver_components/wr_rd_status_selector.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../rtl/block_interleaver.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="work"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="block_interleaver"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
