具有反面晶片技術的晶片與封裝共構繞線發展(I) 
“Development of Chip and Package Co-Routing with Flip-Chip Technology(I)” 
計畫編號：NSC96-2221-E-216-046 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：顏金泰 中華大學資訊工程學系教授 
 
一、 中文摘要 
因應 SoC 或 SiP 晶片的日趨複雜，對於輸
出入連接數目也產生大量的需求，因此反面晶
片連結方式具有大量突起球連接的特性，提供
較高的晶片設計密度，被進一步應用在 SoC
或 SiP 晶片來滿足大量輸出入連接的封裝需
求，此計劃希望針對 SoC 或 SiP 晶片設計，以
兩年的時間發展出利用反面晶片連結方式有
效率的高密度晶片與封裝共構的繞線系統，依
據連線區域的差異，整個繞線系統分成晶片內
部的繞線系統與封裝內部的繞線系統，第一年
計劃完成晶片內部的繞線系統部份，為了同時
兼顧可繞性與減少增加版面規劃面積，並且可
利用較少的重置層完成輸出入訊號到反面晶
片連結球的繞線，此階段的繞線系統大致分為
同時兼具晶片內部可繞性與減少增加版面規
劃面積的輸出入緩衝器插入設定、重配置層數
限制的輸出入端點設定與重配置層的完整繞
線設計等三個主要部份，這年的研究盼望對於
新世代製程環境中，提供具有大量輸出訊號的
SoC 或 SiP 晶片設計，利用反面晶片連結模式
能提出完整的晶片與封裝共構繞線系統。 
英文摘要 
With advanced integrated circuits 
manufacturing technology in deep submicron 
process, an entire system can be integrated into a 
single SoC chip or packed into a single SiP chip. 
Since more I/Os are needed in current SoC or 
SiP designs, flip-chip technology allows 
high-performance SoC or SiP designs to be built 
with many more I/O connections. 
In this project, a chip/package routing 
codesign with flip-chip technology is developed 
for SoC or SiP designs. Basically, the proposed 
system is divided into chip routing with flip-chip 
technology and package routing with flip-chip 
technology. In the first year, the work focuses on 
the chip routing with flip-chip technology and 
the routing can be divided into three phases: 
Routability-driven I/O buffer insertion for 
floorplan area minimization、 I/O connection 
assignment for constrained redistribution layers 
and Redistribution-layer routing design. For 
advanced process, we hope that the proposed 
project can provide a chip/package routing 
codesign with flip-chip technology to complete 
the routing process in SoC or SiP designs with 
mire I/O connections. 
 
二、 計畫的緣由與目的 
隨著深次微米製程技術的發展，使得整個
系統建構於單晶片或單封裝成為可能的事
實，因此單系統晶片與單系統封裝的相關研究
與技術受到產業界廣泛的注意，近來由於設計
上的應用日漸複雜，SoC 或 SiP 晶片的設計往
往涵蓋幾個主要部份，包括微處理器、DSP 處
理器、記憶體、I/O、控制邏輯與混合訊號區
塊等部份，利用各個功能模組化的 IP 技術開
發，進而透過 IP 授權來達到設計得以重覆使
用(IP Reuse)，使得獨立設計者也有能力整合
SoC 或 SiP 晶片來滿足市場上的需求，進而提
昇系統應用的成效。 
因應 SoC 或 SiP 晶片的日趨複雜，對於輸
出入連接數目也產生大量的需求，傳統晶片對
於輸出入連接的處理乃將輸出入緩衝器(I/O 
Buffer)擺置在晶片核心的方形周圍，進一步採
用線形連結(Wire Bonding)方式達成連線連接
做封裝處理，但因晶片核心的周圍可擺置的輸
出入緩衝器數量有限，無法滿足 SoC 或 SiP 晶
號連接到反面晶片連結平面上的突起球，但是
輸出入緩衝器必須佔用版面規劃上的面積，大
量的輸出入緩衝器插入可能使得版面規劃面
積增加產生晶片製造成本的增加，因此考量版
面規劃上的空白區域或適當地移動電路區塊
來做為輸出入緩衝器插入使用，將可減少因為
輸出入緩衝器插入所產生的面積增加，這樣版
面規劃面積上的考量對於輸出入緩衝器插入
是很重要的。如圖四所示，在版面規劃結果上
存在空白區域或適當地移動電路區塊可用來
插入輸出入緩衝器以避免版面規劃面積大量
增加。 
 
I/O buffer
 
圖四 版面規劃結果上存在空白區域或適當地移動電路
區塊可用來插入輸出入緩衝器 
 
最後再依輸出入訊號的位置、區域擁擠度
機率值結果與版面規劃上電路區塊的擺置位
置，選擇區域擁擠度機率值較低並可減少增加
版面規劃面積的區域來完成輸出入緩衝器的
插入設定。因為大量的輸出入訊號必須插入大
量的輸出入緩衝器，因此勢必發生多個輸出入
緩衝器想要爭取同一塊空白區域或通道以減
少增加版面規劃面積的現象，在盡量減少增加
版面規劃面積的情況下，也可考量總連線長度
為次要目標，發展有效率的同時兼具晶片內部
可繞性與減少版面規劃面積的輸出入緩衝器
插入設定。 
 
B. 重配置層數限制的輸出入端點設定 
當完成所有輸出入緩衝器的插入設定，已
知輸出入緩衝器與反面晶片連結突起球之間
的繞線必須在重配置層完成，既然每個輸出入
緩衝器必須連接到反面晶片連結平面上的一
個突起球，因此在反面晶片連結平面上輸出入
端點設定是必要的，有效的輸出入端點設定將
減少繞線的複雜度，也可進一步降低使用重配
置層的繞線層數。因此在處理輸出入端點設定
時，必須避免重配置層上連接段的相交過多的
現象，因為相交現象的複雜度將決定使用重配
置層的數目，另外在重配置層上連接段總長度
也是繞線結果評估的目標，因為連線的長度可
能增加連線的延遲時間，也增加可能繞線的困
難度。基本上利用圖形理論的觀念可以定義處
理輸出入端點設定問題，假想每個連線視為圖
形中一個端點，任兩條連線之間的相交現象視
為圖形中一個邊，在所形成的圖形中尋找最大
的 k 次完全子圖(Maximum k-clique)即代表所
有連線需要 k 層的重配置層，既然所有連線可
因處理輸出入端點設定而改變，因此相交現象
也可因所有連線的改變而改變，所得到的最大
的 k 次完全子圖也會隨不同的設定有所變化。
在有限的重配置層的數目情況下，依據每個輸
出入緩衝器連接到突起球的長度限制，找出每
個輸出入緩衝器可能的突起球設定，進一步尋
求不大於重配置層的數目的所有組合情況，得
到所有連接段總長度達到最短的輸出入端點
設定結果。如圖五所示，依據反面晶片連結平
面上所有輸出入緩衝器與反面晶片連結突起
球，尋找反面晶片連結平面上的輸出入端點設
定，因此可到有限的重配置層的數目情況下的
所有連線結果。 
 
 
圖五 反面晶片連結平面上的輸出入端點設定 
 
C. 重配置層的完整繞線設計 
完成反面晶片連結平面上的輸出入端點
設定後，依據所有輸出入緩衝器與反面晶片連
結突起球之間的連線關係，已知在重配置層上
所有連線都是兩端點連線，對於重配置層的完
整繞線可分為整體繞線與細部繞線兩個階
段。在整體繞線部份，假設所有連線使用最短
距離繞線的前提下，根據反面晶片連結平面上
所有突起球的位置與重配置層上可能使用的
繞線模式，將重配置層上的繞線平面切割為整
體繞線格，再依整體繞線格上的繞線通道的容
許繞線數做格狀整體繞線分析，計算出所有繞
線通道上的擁擠度機率值來評估繞線通道上
