headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
賞金100万ドルは誰の手に!?　スタートアップワールドカップ2024（EE Times Japan）,https://news.yahoo.co.jp/articles/350e2d73d390336ad04cd0f5ef924fc8d9abca8c,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240703-00000110-it_eetimes-000-1-view.jpg?exp=10800,2024-07-03T15:45:52+09:00,2024-07-03T15:45:52+09:00,EE Times Japan,it_eetimes,EE Times Japan,559,\n東京予選に登壇する11社［クリックで拡大］ 出所：ペガサス・テック・ベンチャーズ\n2024年7月19日、75以上の国／地域のスタートアップが参加するビジネスピッチコンテスト「スタートアップワールドカップ2024」の東京予選が開催される。\n\n スタートアップワールドカップは、米国のベンチャーキャピタル ペガサス・テック・ベンチャーズが主催する「世界最大級」（同社）のスタートアップピッチコンテストだ。世界のスタートアップエコシステムの構築と起業家精神の育成を目的として2017年に始まった。第1回大会では、ロボットやIoT（モノのインターネット）を活用した園児の見守りサービスなどを手掛ける日本代表のユニファが優勝を飾った。\n\n 今回の東京予選では、約240の応募の中から書類審査を通過した11社がプレゼンを行い、優勝企業1社を決める。優勝企業は、2024年10月に米国で開催される世界大会への出場権を獲得し、世界大会で優勝した場合は約1億5000万円（100万米ドル）の投資賞金を獲得する。\n\n 2024年大会では、75以上の国／地域で予選大会が開催されている。日本では東京、関西、九州の3箇所で予選大会が開かれ、世界大会へと勝ち進む優勝企業が各1社ずつ選出される。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240703-00000110-it_eetimes-000-1-view.jpg?exp=10800'],['https://news.yahoo.co.jp/articles/350e2d73d390336ad04cd0f5ef924fc8d9abca8c/images/000']
膜形成時の泡を98％削減　ウエハーの歩留まり向上に効く（EE Times Japan）,https://news.yahoo.co.jp/articles/a253b157b03e7c3c52fe17e8ecdbcf8d18a92d71,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240703-00000058-it_eetimes-000-1-view.jpg?exp=10800,2024-07-03T15:00:11+09:00,2024-07-03T15:00:11+09:00,EE Times Japan,it_eetimes,EE Times Japan,1682,\n開発中の技術。左＝塗布手法／右＝膜形成手法［クリックで拡大］ 出所：TEL\n東京エレクトロン（以下、TEL）と太陽ホールディングス（以下、太陽HD）は2024年6月5日、省電力化に向けて開発を進めている半導体実装／材料分野の最新技術に関するプレス向けセミナーを実施した。\n開発中の技術。左＝塗布手法／右＝膜形成手法［クリックで拡大］ 出所：TEL\nTEL CTSPSBU クリーントラックマーケティング部 スペシャリストの土屋勝裕氏は冒頭、後工程市場の動向について「半導体の微細化に伴い、微細化パターニング技術や材料、デバイス構造に関する課題が多く出てきている。特に、モバイル関連のパッケージング技術の進化が目覚ましく、高性能化、小面積化、薄型化への要求が高まっている」と説明した。\n\n TELは、アドバンスドパッケージ（先進パッケージング）向けの新技術として開発中の膜形成手法や塗布手法を紹介した。\n\n 膜形成技術では、膜形成時に膜内に発生する泡を従来比98.3％（数個まで）削減するという。土屋氏は「膜形成の過程で泡が発生することは避けられない。泡を放置するとウエハーの欠陥や信頼性低下を引き起こし、歩留まりが低減する原因になる。しかし、これまで泡の発生を抑制する技術は実現していなかった」と語る。塗布手法では、チップレットを実装する上で発生する段差があっても平たんに材料の塗布が可能だ。いずれの技術も1～2年以内の開発完了を目指している。\n\n これら2つの技術は、TELのアドバンスドパッケージ向け塗布現像機「CLEAN TRACK LITHIUS Pro AP」の次世代品に搭載される計画だ。導入済みのCLEAN TRACK LITHIUS Pro APに後付けで追加することもできる。なお、CLEAN TRACK LITHIUS Pro APは、TELが2016年から販売している装置で、小さい設置面積と高い生産性を両立している他、高粘度材料や複雑な基板の取り扱いもできることが特徴だ。\n\n 昨今、デバイスの高性能化によりアドバンスドパッケージの需要が高まるにつれ、塗布現像技術の活用場面が広がり、塗布現像機の需要が増加しているという。土屋氏は「CLEAN TRACK LITHIUS Pro APは発売当初、年間で数台の引き合いしか来なかった。しかし、現在は需要が急激に増加していて、年間で2桁以上の引き合いを受けている」と説明した。\n3次元積層向けの高解像度感光性絶縁材料\n太陽HDは、半導体の3次元積層に向けて研究開発を進めている高解像度感光性絶縁材料を紹介した。\n\n 太陽HD 研究本部三次元実装材料プロジェクトリーダーの緒方寿幸氏によると「現在、半導体の3次元積層に向け再配線層（RDL）の微細化の研究が加速している。RDLの微細化を達成するために、高解像度感光性絶縁材料の開発が求められている」という。\n\n 同社は、2022年に再配線層に関する研究本部を立ち上げ、高解像度感光性絶縁材料の研究開発を開始した。開発中の感光性絶縁材料の感光性はネガ型で、露光波長はi-line（λ＝365nm）、L／S（ラインアンドスペース）は0.7μm／0.7μmだ。\n\n 既に、8インチウエハーでは、電気特性テストなどのプロセス検証を達成している。同技術は、CLEAN TRACK LITHIUS Pro APなどでも使用できる。\n\n 緒方氏は、「今後は、12インチウエハーでのプロセス検証に取り組み、2026年までの提供開始を目指す」と語った。同技術においては、ベルギーの研究機関imecの「3Dプログラム」に参加して、共同開発に着手しているという。\n\n 土屋氏は、「後工程分野は、信頼性への要求が高まっている。要求に応えるためには、半導体装置メーカーや材料メーカーがそれぞれに研究開発を進めるだけでなく、連携しながら技術開発を進めることが不可欠だ」と連携の重要性を語った。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240703-00000058-it_eetimes-000-1-view.jpg?pri=l&w=640&h=360&exp=10800'],"['https://news.yahoo.co.jp/articles/a253b157b03e7c3c52fe17e8ecdbcf8d18a92d71/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/02/l_sh240620_tel15_w290.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240703-058&utm_term=it_eetimes-ind&utm_content=img']"
AIによる技術革新を加速させるTSMCの最新技術（EE Times Japan）,https://news.yahoo.co.jp/articles/c47361ee4130c51ad92b19f60661810d63fc180c,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240703-00000067-it_eetimes-000-1-view.jpg?exp=10800,2024-07-03T11:03:47+09:00,2024-07-03T11:03:47+09:00,EE Times Japan,it_eetimes,EE Times Japan,2350,\n（写真：EE Times Japan）\nTSMCは2024年6月28日、横浜で開催した顧客向け技術発表会「TSMC Technology Symposium」に合わせ、テクノロジー専門メディア向けの技術説明会を開催した。説明会では、AIイノベーションを加速させるための半導体製造プロセス「TSMC A16」技術や「TSMC System-on-Wafer（TSMC-SoW）」などについて、その概要を紹介した。\nCoWoSベースのSoW技術イメージ［クリックで拡大］ 出所：TSMC\n冒頭、TSMCジャパンの社長を務める小野寺誠氏は、日本市場における事業概要などを紹介した。この中で強調したのは、「AIが第4次産業革命の起爆剤になっている」ということである。日本におけるAI市場は、2023年までに130億米ドル規模へ達するとの予測もある。\n\n 小野寺氏は、日本市場におけるTSMCの事業規模について簡単に触れた。1997年に1億5000万米ドルであった売上高は、2010年に6億米ドルとなり、2023年は41億米ドルを超えるなど、順調に推移しているという。また、日本のユーザーに向けたウエハー出荷枚数は2023年に150万枚弱となり、累計では1000万枚（12インチ換算）を超えた。テープアウトの件数も累計で2550件となった。\n\n 日本における業績拡大に向けては、サポート体制の強化などに取り組んできた。横浜と大阪にはデザインセンターを、つくばには3DIC R＆Dセンターをそれぞれ設け、活動している。さらに、熊本県菊陽町に建設していた「JASM」第1工場も2024年中には量産を始める予定。引き続き、第2工場の建設も進めていくという。\n裏面電源供給を採用する「A16」\n続いて、TSMCシニアバイスプレジデント兼副共同最高業務執行責任者のKevin Zhang氏が登壇。世界の主要都市で開催してきた「顧客向け技術発表会」において披露された最新のプロセス技術やパッケージ技術などについて、その概要を日本でも説明した。\n\n TSMCは既に、3nmファミリーとして「N3E」製品を量産中である。消費電力や性能を向上させた「N3P」技術も提供中で、2024年後半には量産が始まる。これに続くのが2025年後半に生産を始める2nm世代の「N2」技術。\n\n N2の特長は、ナノシートトランジスタに向けた「NanoFlex」が搭載されていることだ。チップ設計者は同一ブロック内で、小さい面積と電力効率が高い「ショートセル」と、性能を最大化する「トールセル」を、組み合わせて集積することができる。この結果、チップ面積と電力効率が同じであれば、速度を15％向上させることができるという。\n\n さらに、2026年後半の生産開始を目指す「A16」技術も紹介した。A16は、裏面（バックサイド）から電源を供給する「Super Power Rail（SPR）」アーキテクチャと、ナノシートトランジスタを組み合わせた技術。表面（フロントサイド）の配線リソースを信号専用にすることで、ロジック密度と性能を向上させることが可能となった。\n\n N2Pプロセスに比べると、Vdd（正電源電圧）が同じであれば速度が8～10％向上し、速度が同じなら消費電力を15～20％削減できるという。また、データセンター製品では、チップ密度を最大1.10倍向上させることが可能となる。\n自動車向けプログラムを前倒しして取り組む\n「自動車向けプログラム」を前倒しで進めていることも紹介した。日本市場では自動車分野が産業の要となっている。自動車向けの半導体デバイスは、これまで技術が成熟するのを待って用いられてきた。半導体デバイスの信頼性などが重要となるためだ。ただ、高度な自動運転などに対応していくためには、より高性能で高機能な半導体デバイスが不可欠となる。このため、HPCに向けて開発された3～4nm技術を用いて、自動車向け素子の開発も進めているという。\n\n 具体的には、2023年にN3AE「Auto Early」プロセスを導入し、先進のプロセス技術とパッケージ技術を統合した製品を提供している。さらに、「InFO-oS（Integrated Fan-Out on Substrate）」や「CoWoS-R（Chip on Wafer on Substrate-RDL Interposer）」といったソリューションを開発中。2025年第4四半期までに「AEC-Q100」グレード2の認定を取得する予定だという。また、車載システム向け半導体デバイスの要件としてZhang氏は、「不良品ゼロに向けて、ロバストな設計基準や効果的なスクリーニングが必要となる」と述べた。\n\n この他、多くのプロセッサコアや広帯域幅メモリ（HBM）スタックを１つのインターポーザ－に並べて実装する「SoW」なども提供。この技術を活用することで、専有面積の削減や演算能力の向上を実現してきた。\n\n さらに、データ伝送の増加に対応するため、シリコンフォトニクスの統合にも取り組んでいる。開発中のCOUPE（Compact Universal Photonic Engine）技術は、SoIC-Xチップ積層技術を用い、フォトニックダイの上に電気ダイを積層する。TSMCでは、2026年にもCPO（Co Packaged Optics）としてCoWoSパッケージ基板に統合し、光接続機能を取り込む計画である。これにより、消費電力を半分に、レイテンシーを10分の1に削減できる見込みだという。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240703-00000067-it_eetimes-000-1-view.jpg?pri=l&w=640&h=334&exp=10800'],"['https://news.yahoo.co.jp/articles/c47361ee4130c51ad92b19f60661810d63fc180c/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/03/l_tm_240702tsmc06.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240703-067&utm_term=it_eetimes-sci&utm_content=img']"
8億ユーロの大型投資　半導体で主導権確保を急ぐ欧州（EE Times Japan）,https://news.yahoo.co.jp/articles/9e93fe3bae566e5fca3bdf009cd3aef2fcf192f2,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240703-00000068-it_eetimes-000-1-view.jpg?exp=10800,2024-07-03T11:04:37+09:00,2024-07-03T11:04:37+09:00,EE Times Japan,it_eetimes,EE Times Japan,3704,\n「FAMES」のキックオフ［クリックで拡大］ 出所：CEA-Leti\nフランスの研究機関であるCEA-Letiは2024年6月24日（現地時間）、欧州の主権を確保するために、不揮発性組み込みメモリ、3D（3次元）インテグレーション、RFコンポーネント、電力管理ICを備えるアプリケーション向けのFD-SOI（完全空乏型シリコンオンインシュレーター）のパイロットラインである「FAMES」の立ち上げを発表した。\nFAMESのロードマップ［クリックで拡大］ 出所：CEA-Leti\nFAMESパイロットラインの総予算は8億3000万ユーロで、CEA-Letiは7億2800万ユーロを受け取る。残りは他のResearch and Technology Organization（RTO）と研究パートナーに投入され、RTOと研究パートナーはそれぞれの専門知識を提供する。資金の半分は参加加盟国から提供され、残りの半分はChips Joint Undertaking（半導体共同事業）から提供される。\n\n FAMESは、「European Chips Act（欧州CHIPS法）」に従って、研究と経済的に実現可能な大量生産の間のギャップを埋める一助となる。FAMESは、新しいアイデアを小規模でテストし、デモ機やプロトタイプを構築するためのプラットフォームとして、欧州の応用研究において重要な役割を果たすと期待される。EE Times Europeは、CEA-LetiのJean-Rene Lequepeys氏にインタビューを行った。\n「FAMES」で欧州は大きく前進\nEE Times Europe なぜFAMESのパイロットラインが大きな前進となるのか？\n\nJean-Rene Lequepeys氏 マイクロエレクトロニクス分野で重要な活動を行っている国は全て、現在ではマイクロエレクトロニクスを主権技術として認めている。それ故、各国政府はCHIPS法のような政策を通じて同分野を支援してきた。これは、米国や中国、日本、韓国、台湾、フランス、ドイツなどの先進国に当てはまる。さらに、インドやベトナム、マレーシアなどの発展途上国でも同様のことが起こっている。\n\n 欧州CHIPS法は、欧州全体の半導体産業を促進するため、欧州にとって大きな意味を持つ。資金の大部分は工場に直接投入されるが、既に生産モードにある工場に提供され、税制優遇措置を通じて新しい工場の設立を促進する。また、資金の一部は研究所に提供されるが、研究所に配分された資金は、現在の研究開発と、将来のより良い研究開発の基盤構築に充てられる。長期的な成長にとって、そのどちらも重要である。半導体業界では、研究開発の多くが産業利用に向けた次世代技術の準備に重点を置いている。\n\n 欧州CHIPS法には、研究室と工場の間のギャップを埋めることを目的とした「Chips for Europe」と呼ばれるイニシアチブがある。これは、1967年にCEA-Letiが設立されて以来のモットーである。EUは、このイニシアチブを支援するために33億ユーロを割り当てたが、米国が「CHIPS法（正式名称：CHIPS and Science Act）」の一環として研究開発に割り当てた110億米ドルと比較してほしい。\n\n 欧州では、Letiやベルギーの研究機関であるimec、フィンランドのVTT、ドイツのFraunhoferなどの大手RTOに見られるような、既存のプラットフォーム上にパイロットラインを構築する手法が取られている。パイロットラインは、新しい先端半導体技術をより高いレベルに成熟させる。\n\n この資金が、産業界に直接ではなく、研究センターに提供されるという事実は、欧州の研究に対する明確な信頼の表れである。政策立案者は、画期的な変化と長い目で見た見返りをもたらす長期的な研究開発にかなりの投資することを選択した。\nFD-SOIなど5つの先端プロセスを組み合わせる\nEE Times Europe この投資はCEA-Letiにとってどのような意味を持つのか？\n\nLequepeys氏 CHIPS法のおかげで、われわれはFAMESと呼ぶ、300mmの新しい研究開発パイロットラインを立ち上げている。同ラインでは、5つの効率的なコンピューティングソリューションを組み合わせる。5つとは、10nmと7nm世代の新世代FD-SOI、ラインの後工程の新しい組み込みメモリ技術、ヘテロジニアスインテグレーションや3Dモノリシックなどの3Dオプション、スイッチとフィルター、キャパシタンスを備えたRFコンポーネント、集積回路のスマート電力管理ソリューション向けのDC-DCコンバーターを開発するための極小インダクタンスである。\n\n これら5つを組み合わせることで、将来の製品において、よりスマートなチップとより環境に優しいソリューションを実現する破壊的なアーキテクチャの実現に向けて進むことができる。\n\n LetiはFD-SOIを発明したので、FAMESパイロットラインではもちろん、FD-SOIが重点分野の1つになる。imecとFraunhoferは、補完的な分野に焦点を当てた独自のパイロットラインを構築している。Letiの取り組みに対するimecとFraunhoferの貢献と同様に、Letiは両研究機関のパイロットラインに貢献する。これは、共同作業の新しい方法だ。\n\n 背景を説明すると、トランジスタには3種類のアーキテクチャがある。1つはFinFETという垂直トランジスタで、今日のCMOSの主流技術である。もう1つは、2nmおよび3nmノード向けにシリコンナノワイヤを積層したGAA（Gate-All-Around）である。3つ目はFD-SOIで、シリコンと絶縁体の薄膜をベースにしたプレーナ型トランジスタで構成されている。\n\n FinFET、FD-SOI、GAAの3つの技術は、互いに競合するものではない。それぞれが、異なるチップやアプリケーションの要件に効率的な選択肢を提供する。FD-SOIは、デジタル、アナログ、無線周波数ブロックを組み合わせた回路であるミックスドシグナル回路に適したソリューションで、特に電力性能や消費電力、シリコン面積、コスト、環境への影響が懸念される場合に最適である。もちろん、今日では誰もがこれらのことに関心を持っており、それがFD-SOIの成功が拡大している要因である。FD-SOIを使用すると、同じノードで他の技術を使用した場合と比較して、消費電力を30～40％削減できる。\n\nEE Times Europe 欧州にとって、FAMESはどのような意味を持つのか？\n\nLequepeys氏 欧州にとって大きな利益になるだろう。われわれはFAMESの主契約者であり、ホストである。研究開発業務の一部を担うimecとフラウンホーファーを招聘した。また、それぞれの専門分野において付加価値を提供してくれる他の欧州の研究機関も歓迎している。\n\n 大学にもコンソーシアムへの参加を呼びかけている。ベルギーのルーベン・カトリック大学やスペインのグラナダ大学などだ。ポーランドのワルシャワ工科大学やSiNANO研究所（フランス・グルノーブル）も含まれている。\n\n 8億3000万ユーロというのは大きな予算で、50％が参加国から、50％がEUからの資金である。古典的なEUのプロジェクトでは、予算はパートナー間で均等に配分される。しかし今回は、パイロットラインの総予算は8億3000万ユーロで、そのうち7億2800万ユーロがCEA-Letiに割り当てられている。\n大手プレイヤーもFAMESに参画\nEE Times Europe 産業界のプレイヤーの支援をどのように求めるのか？\n\nLequepeys氏 将来のニーズを予測するためには、産業界からのインプットが絶対に必要だ。そのような意見を取り入れるために、われわれは産業界のアドバイザリーボードを設置する予定になっている。\n\n 既に産業界からの関心は高く、43社から賛同の手紙が届いている。その中には、材料プロバイダーや装置メーカー、ファブレス企業、EDAベンダー、IDM（垂直統合型メーカー）、ICT（情報通信技術）、自動車、医療機器、宇宙・セキュリティといった分野のエンドユーザーまで、バリューチェーン全体の企業が含まれている。STMicroelectronicsやInfineon Technologies、ASML、ASM、Soitecといった欧州企業の他、Qualcomm、Global Foundries、Intel、IBM、Applied Materials、Metaといった米国企業も含まれている。\n\n※米国EE Timesの記事を翻訳、査読しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240703-00000068-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/9e93fe3bae566e5fca3bdf009cd3aef2fcf192f2/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/01/l_mm240701_leti03.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240703-068&utm_term=it_eetimes-sci&utm_content=img']"
