{{noteta|G1=IT}}
{{多個問題|
{{expand|time=2010-07-24T05:36:16+00:00}}
{{intromissing|time=2010-07-24T05:36:16+00:00}}
{{更新|time=2019-02-07T13:48:43+00:00}}
}}
本列表列出'''[[VIA|VIA]]'''發售的[[微處理器|微處理器]]架構。

== [[Cyrix|Cyrix]] 設計 ([[Cyrix_III|Cyrix III]]) ==
* 為Cyrix在1999年由VIA公司併購後，所設計推出的處理器
* 全系列<ref>{{cite web |title=IA-32 implementation: VIA Cyrix III |publisher=sandpile.org |url=http://sandpile.org/impl/m2c3.htm |accessdate=2007-07-23 |deadurl=yes |archiveurl=https://web.archive.org/web/20070709200826/http://www.sandpile.org/impl/m2c3.htm |archivedate=2007-07-09 }}</ref>支援[[MMX|MMX]]、[[3DNow!|3DNow!]]

{| class="wikitable"
!型號 || 核心名稱 || 頻率 || 前端匯流排 || L1快取 || L2快取 || FPU速度 || 管線數 || TDP || 核心電壓 || 製程
|-
|Cyrix III || Joshua || 350-450 MHz || 100-133 MHz || 64 [[kibibyte|KiB]] || 256 KiB || 100% || ? ||  13-16 W || 2.2 V || 180 nm Al
|}

== [[Centaur_Technology|Centaur Technology]] 設計 ==

=== [[Cyrix_III|Cyrix III]]，[[VIA_C3|C3]] ===
* 詳見[[VIA_C3|VIA C3]]、[[VIA_C3處理器列表|VIA C3處理器列表]]
* 為Integrated Device Technology旗下Centaur在1999年由VIA公司併購後，所設計推出的處理器
* 全型號<ref>{{cite web |title=IA-32 implementation: VIA C3 |publisher=sandpile.org |url=http://sandpile.org/impl/c5.htm |accessdate=2007-07-23 |deadurl=yes |archiveurl=https://web.archive.org/web/20070717014946/http://www.sandpile.org/impl/c5.htm |archivedate=2007-07-17 }}</ref>支援[[MMX|MMX]]、[[3DNow!|3DNow!]]

{| class="wikitable"
!型號 || 核心名稱 || 頻率 || 前端匯流排 || L1快取 || L2快取 || FPU速度 || 管線數 || TDP || 核心電壓 || 製程
|-
|Cyrix III, C3, 1Giga''Pro'' || Samuel (C5A) || 466-733 MHz || 100-133 MHz || 128 KiB || 0 KiB || 50% || 12 ||  6.8-10.6 W || 1.8-2.0 V || 180 nm Al
|-
|Cyrix III, C3, 1Giga''Pro'', Eden ESP, XP 2000+ || Samuel 2 (C5B) || 600-800 MHz || 100-133 MHz || 128 KiB || 64 KiB || 50% || 12 || 5.8-6.6  W || 1.5-1.65 V || 150 nm Al
|-
|C3, Eden ESP || Ezra (C5C) || 733-933 MHz || 100-133 MHz || 128 KiB || 64 KiB || 50% || 12 || 5.3-5.9 W || 1.35 V || 130 nm Al
|-
|C3 || Ezra-T (C5N) || 800-1000 MHz || 100-133 MHz || 64 KiB || 64 KiB || 50% || 12  || 5.3-11.8 W || 1.35 V || 130 nm Al
|}

=== [[VIA_C3|C3]]，[[VIA_C7|C7]] ===
* 詳見[[VIA_C3|VIA C3]]、[[VIA_C7|VIA C7]]、[[VIA_Eden處理器列表|VIA Eden處理器列表]]、[[VIA_C3處理器列表|VIA C3處理器列表]]、[[VIA_C7處理器列表|VIA C7處理器列表]]
* 全系列<ref>{{cite web |title=IA-32 implementation: VIA C7 |publisher=sandpile.org |url=http://sandpile.org/impl/c5xl.htm |accessdate=2007-07-23 |deadurl=yes |archiveurl=https://web.archive.org/web/20070630151130/http://www.sandpile.org/impl/c5xl.htm |archivedate=2007-06-30 }}</ref>支援[[MMX|MMX]]、[[SSE|SSE]]
* Esther (C5J)核心支援[[SSE2|SSE2]]、[[SSE3|SSE3]]、[[NX_bit|NX bit]]

{| class="wikitable"
!型號 || 核心名稱 || 頻率 || 前端匯流排 || L1快取 || L2快取 || FPU速度 || 管線數 || TDP || 核心電壓 || 製程
|-
|C3, Eden ESP, Eden-N || Nehemiah (C5XL) || 800-1400 MHz || 133 MHz || 64 KiB || 64 KiB || 100% || 16 || 15-19 W || 1.25-1.45 V || 130 nm Cu
|-
|C3 || Nehemiah+ (C5P) || 1-1.4 GHz || 133 MHz || 32 KiB || 64 KiB || 100% || 16 || 11-12 W || 1.25 V || 130 nm Cu
|-
|C7, C7-D, C7-M, Eden, Eden ULV || Esther (C5J) || 0.4-2.0 GHz || 400-533 MT/s || 32 KiB || 128 KiB || 100% || 16 || 12-20 W || 0.9-1.1(?) V || 90 nm SOI
|}

=== [[VIA_Nano|Nano]]系列 ===
* 詳見[[VIA_Nano|VIA Nano]]、[[VIA_Nano處理器列表|VIA Nano處理器列表]]

== 另見 ==
* [[VIA_Eden處理器列表|VIA Eden處理器列表]]
* [[VIA_Nano處理器列表|VIA Nano處理器列表]]
* [[VIA_C3處理器列表|VIA C3處理器列表]]
* [[VIA_C7處理器列表|VIA C7處理器列表]]

==参考资料==
{{refs}}

{{VIA}}

[[Category:威盛處理器|]]
[[Category:微處理器列表|Category:微處理器列表]]