[[张希媛]] , [[王聪聪]]

[[张希媛]]
## What we do? 
1. 使用DEVSIM 仿真SiC PIN 器件/SICAR器件
2. 配合仿真工具研制SICAR
3. 使用仿真工具仿真缺陷对器件的影响
4. 通过测试表征缺陷信息，结合仿真分析缺陷对器件性能的影响。
[[李再一]]
![pin_two_traps.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/pin_two_traps.png)
同时添加了$Z_{1/2}$和$EH_{6/7}$两种缺陷，经过调节参数，和其中一组实验数据在0-200V，600-800V符合得较好。200-400V曲线形状不符合的可能原因：在仿真中，缺陷都处在一个确定的能级上；实际情况的能级上的缺陷浓度可能是一个分布。
这张图中使用的参数：
$Z_{1/2}$ $N_t =2e15$ , $r_n=2e-7$ , $r_p=3e-7$
$EH_{6/7}$ $N_t=1e15$, $r_n=2.4e-7$, $r_p=5e-8$（$r_p$是假设的数值）

## What's the problem? 
1. 仿真与测试数据的不吻合，DEVSIM仿真工具的不完善，需要大量的开发。
2. 外延质量的不稳定性，工艺参数的不完善，耗时长等。
3. 测试需要在器件的基础上进行。
## How we do it? 
目前仍在探索，进展缓慢....
## Validation

## Discussion/Analysis 

刻蚀工艺进展：
- 半导体所：刻蚀机器还没好
- 苏州纳米所
     报价：（要求做光刻+刻蚀工艺）
    ![](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/wkq20230206%20sinano%20make%20offers.png)
    正在商量我们先自己做光刻，委托做刻蚀

## Summary

---
[[姜松廷]]
1图的更新（作差的图）
![subtract-EH67-sigma.jpg](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/subtract-EH67-sigma.jpg)
![subtract-Z12-Nt.jpg](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/subtract-Z12-Nt.jpg)
![subtract-Z12-sigma.jpg](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/subtract-Z12-sigma.jpg)

另外（sicar1的图，需要统一吗？还是用杨涛师兄做的那个）
2结构缺陷
在外延区造了一个5* 10 的坑，里面只有SiC本体，无掺杂，网格细分1* 1
红色的是电极，中间的就是坑 
[[张希媛]]
1. SiC 本体是什么意思？是没有按照器件的真实状态进行掺杂么？，电极是真实的电极的尺寸么？感觉不太对？
2. 没有找到你的缺陷的位置，请在有源区的部分进行宏观的添加？
![加了坑的结构.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/%E5%8A%A0%E4%BA%86%E5%9D%91%E7%9A%84%E7%BB%93%E6%9E%84.png)
获得的电流图像还是基本没变化
改进方向：
1：考虑宏观缺陷造成的局部电场变化？如何考虑宏观缺陷对局部电场的变化？
2：宏观凹坑or层错？


---
