[Transistor_DG_MOSFET_1.png](https://zh.wikipedia.org/wiki/File:Transistor_DG_MOSFET_1.png "fig:Transistor_DG_MOSFET_1.png")

**多閘極電晶體**（）是指集合了多個[閘極於一體的](https://zh.wikipedia.org/wiki/閘極_\(電晶體\) "wikilink")[金屬氧化物半導體場效電晶體](https://zh.wikipedia.org/wiki/金屬氧化物半導體場效電晶體 "wikilink")（MOSFET）。它可以用一個[電極來同時控制多个閘極](https://zh.wikipedia.org/wiki/電極 "wikilink")，亦可用多個電極單獨控制各閘極。後者有時又被叫做Multiple Independent Gate Field Effect Transistor（MIGFET）。多閘極電晶體被提出為的是克服半導體工業裡摩爾定律（Moore's law）發展至今體積的縮小已經到達物理極限的難題。\[1\]

相當多的公司和機構已經在積極發展多閘極電晶體，其中包含了[超微半導體](https://zh.wikipedia.org/wiki/超微半導體 "wikilink")、[日立](https://zh.wikipedia.org/wiki/日立 "wikilink")、[IBM](../Page/IBM.md "wikilink")、[英飞凌](https://zh.wikipedia.org/wiki/英飞凌 "wikilink")、[英特尔](../Page/英特尔.md "wikilink")、[台积电](https://zh.wikipedia.org/wiki/台湾积体电路制造公司 "wikilink")、[飞思卡尔](../Page/飞思卡尔.md "wikilink")、[加州大学伯克利分校等等](https://zh.wikipedia.org/wiki/加州大学伯克利分校 "wikilink")，而[ITRS預估多閘極電晶體將是](../Page/国际半导体技术发展蓝图.md "wikilink")32[奈米以下重要的奠基石](https://zh.wikipedia.org/wiki/奈米 "wikilink")。\[2\]實現上主要的障礙來自於製造技術，不論是平面和非平面的設計都面臨挑戰，特別是顯影以及圖案化技術。其他伴隨發展的包含了通道[應力](../Page/應力.md "wikilink")、[矽上](https://zh.wikipedia.org/wiki/矽 "wikilink")[絕緣](https://zh.wikipedia.org/wiki/絕緣 "wikilink")（[SOI](../Page/SOI.md "wikilink")）以及高[介電質](../Page/介電質.md "wikilink")/金屬閘極材料。

雙閘極電晶體廣泛用於[超高頻](https://zh.wikipedia.org/wiki/超高頻 "wikilink")[混頻器](https://zh.wikipedia.org/wiki/混頻器 "wikilink")（VHF mixers）和超高頻（VHF front end amplifiers）。製造商包含[Motorola](https://zh.wikipedia.org/wiki/Motorola "wikilink")、[NXP和](https://zh.wikipedia.org/wiki/NXP "wikilink")[Hitachi](https://zh.wikipedia.org/wiki/Hitachi "wikilink")。\[3\]\[4\]\[5\]

## 工業需求

平面電晶體主導了整個半導體工業已經好長一段時間。隨著尺寸愈做愈小，出現了短通道效應，特別是漏電流，這類使得元件耗電的因素。

多閘極電晶體的載子通道受到接觸各平面的閘極控制。因此提供了一個更好的方法可以控制漏電流。由於多閘極電晶體有更高的本征增益和更低的溝道調製效應，在類比電路領域也能夠提供更好的效能。如此可以減少耗電量以及提升晶片效能。立體的設計也可以提高電晶體密度，進而發展需要高密度電晶體的微機電領域。

### 挑戰

如何將非平面電晶體相容於傳統平面電晶體的製程所面臨的挑戰包含：

  - 製造僅有10纳米左右的矽“鰭”
  - 製造與矽鰭各面接觸的合適閘極

## 變形

文獻裡也有其他多種不同的設計。一般來說可分為平面和非平面，以及不同的通道和閘極數（2、3或4）。

### 平面雙閘極電晶體

平面雙閘極電晶體使用傳統平面（層層堆疊）的工藝過程來製造此雙閘極元件，避免為了製造非平面、垂直的電晶體結構而必須引入更為複雜的顯影設備。在平面雙閘極電晶體裡，源極/汲極通道像三明治一樣被包裹在兩個獨立的氧堆疊閘極之間。建造這種結構的困難處在於如何讓上下兩個閘極能夠自動地彼此對準。

### Flexfet

Flexfet是一種平面獨立雙閘極電晶體，它的上閘極部分是金屬鑲嵌閘極的MOSFET，下閘極部分則是深埋在閘極溝槽裡且自對準的JFET。This device is highly scalable due to its sub-lithographic channel length; non-implanted ultra-shallow source and drain extensions; non-epi raised source and drain regions; and gate-last flow.Flexfet是一個真正的雙閘極電晶體，其原因是（1）上下兩個閘極都可對電晶體進行操作，以及（2）上下兩個閘極的操作是彼此互相影響的。Flexfet正在發展當中且已經被美国半导体公司生產出來。

### FinFET

FinFET這詞是由美國加州大學伯克利分校[胡正明](../Page/胡正明.md "wikilink")、Tsu-Jae King-Liu、Jeffrey Bokor等3位教授所命名，用來描述一種基於早期DELTA（單閘極）電晶體的設計演化出來並建立在矽上絕緣基板上的非平面雙閘極電晶體。FinFET主要的特色在於將導電通道包裹在矽“鰭”裡面。源極和汲極之間的距離決定了這個元件的等效通道長度。

現在對FinFET這詞的使用已經愈來愈模糊。微處理器廠商[AMD](https://zh.wikipedia.org/wiki/AMD "wikilink")、[IBM](../Page/IBM.md "wikilink")、[Motorola也把他們的雙閘極元件叫做FinFET](https://zh.wikipedia.org/wiki/Motorola "wikilink")，而[Intel卻避免用這個詞來稱呼他們與此相像的三閘極電晶體](https://zh.wikipedia.org/wiki/Intel "wikilink")。一般來說，FinFET被用在那些有“鰭”特徵的電晶體上，並不在乎它確實有幾個閘極存在。

2002年台積電製造出操作電壓僅0.7伏特的25纳米電晶體。它的設計之後被命名為“Omega FinFET”，取自於它的閘極包裹住源極/汲極結構，其形狀類似希臘字母[omega](https://zh.wikipedia.org/wiki/omega "wikilink")（Ω）。對N型電晶體來說，它的閘極延遲僅有0.39[皮秒](https://zh.wikipedia.org/wiki/皮秒 "wikilink")（[縮寫](../Page/縮寫.md "wikilink")ps），而對P型電晶體來說，僅有0.88ps。

FinFET可以設計成兩個單獨可控制閘極，這可以讓電晶體的設計更為彈性，可以製造出更具效能、低耗電的元件。

2012年開始，Intel開始用FinFETs作為他們未來的商品。最近的消息透露，Intel的電晶體有不同於一般使用矩形的三角形結構，據推測是因為三角形比矩形有較高的結構強度，有助於提高製造的可靠度，而另一方面則是三角柱的面與體積的比例相對立方體來說來的大，這有助於提升開關性能。

2012年九月，[GlobalFoundries宣布在](https://zh.wikipedia.org/wiki/GlobalFoundries "wikilink")2014年開始提供23纳米FinFET。隔一個月，它的競爭對手，台積電2013年11月開始生產16纳米FinFETs。

### 三閘極電晶體（Tri-gate）

三閘極電晶體被Intel使用在自家的[Ivy Bridge和](https://zh.wikipedia.org/wiki/Ivy_Bridge "wikilink")[Haswell處理器上](https://zh.wikipedia.org/wiki/Haswell "wikilink")。此元件將一個閘極堆疊在兩個垂直放置的閘極上面，此電子多了三倍的可移動面積。Intel宣稱他們的三閘極電晶體可以減少漏電流進而減少耗能。相對之前的產品而言，此元件可提高35%的速度並且僅需一半的耗電量。

Intel表示，"多出來的控制閘極允許我們在'開啟'狀態時盡可能增加電流量（以增進效能），和在'關閉'狀態時讓電流量趨近於零（減少耗能），並且可以讓電晶體狀態之間的轉換速度變得更快（同樣，可以增加效能）。Intel已經表明在Sandy Bridge之後的處理器都將基於此3D設計。

Intel是全世界第一個發表此項技術的廠商。在2002年九月，Intel宣稱此元件"可最大化增加轉換速度請減少耗電電流"。一年之後的2003年九月，[AMD在一場國際固態元件和材料的研討會上宣布他們也在做類似的設計](https://zh.wikipedia.org/wiki/AMD "wikilink")。至此之後就沒有其他消息，直至在2011年的英特爾開發者論壇（IDF 2011）上展示以他們在IDF2009年發表的技術製造的靜態隨機存取記憶體（SRAM chip）。

2012年4月23日，Intel建造了一個新的產線，命名為[Ivy Bridge](../Page/Ivy_Bridge微架構.md "wikilink")，主要生產三閘極電晶體。Intel自2002年就開始發展三閘極電晶體結構，但在2011年才正式量產。此種新型態電晶體在舊金山2011年4月4號被提出討論。Intel產線端預計在2011年和2012年改良後可以開始生產Ivy Bridge中央處理器。除了在桌上型電腦內的Ivy Bridge中央處理器使用外，此元件也被使用在低功率的[Atom晶片上](https://zh.wikipedia.org/wiki/Intel_Atom "wikilink")。

"三閘極電晶體"一詞有時也被廣泛用來指在任何有三個有效閘極或通道的電晶體。

### Gate-all-around (GAA) FET

閘極全環（Gate-all-around，GAA）FET（或稱為「環繞式結構FET」）和FinFETs有相同的概念，不同之處在於此元件閘極圍繞了整個載子通道。依設計的不同Gate-all-around（GAA）FETs可以以2個或4個等效閘極。此元件已經藉著利用和蝕刻（InGaAs）纳米线被建造成功。

## 簡略模型

UC Berkeley [BSIM Group在](https://zh.wikipedia.org/wiki/BSIM_Group "wikilink")2012年3月1號正式發表BSIMCMG106.0.0，這是第一個FinFET的標準模型。BSIM-CMG被實現在[Verilog-A](../Page/Verilog-A.md "wikilink")上。對於有限體參雜（body doping）的本質與非本質模型的物理面電勢公式皆已被導出。考慮了多消耗以及量子效應的源極和汲極端的面電勢也已明確地被導出來。透過微擾近似，我們已經可以理解有限體參雜的效應。導出的面電勢也與2-D元件的模擬相當接近。如果通道的參雜濃度很低，低到可以忽略，那麼在特殊情況下，我們可以更進一步改進計算效率。（Physical surface-potential-based formulations are derived for both intrinsic and extrinsic models with finite body doping. The surface potentials at the source and drain ends are solved analytically with poly-depletion and quantum mechanical effects. The effect of finite body doping is captured through a perturbation approach. The analytic surface potential solution agrees closely with the 2-D device simulation results. If the channel doping concentration is low enough to be neglected, computational efficiency can be further improved by a setting a specific flag (COREMOD= 1）.)

所有重要的閘極電晶體的效應都已經被這個模型所捕捉。體積翻轉效應被包含在[泊松方程](../Page/泊松方程.md "wikilink")的解裡，於是其後的I-V式子自然而然反映出了此效應。多閘極電晶體的電氣準電勢的分析給了如何解釋短通道效應的模型。這個模型包含了如何去控制多餘的閘電極（上/下閘電極）。（All of the important Multi-Gate （MG）transistor behavior is captured by this model. Volume inversion is included in the solution of Poisson’s equation, hence the subsequent I-V formulation automatically captures the volume inversion effect. Analysis of electro-static potential in the body of MG MOSFETs provided a model equation for short channel effects (SCE). The extra electrostatic control from the end-gates（top/bottom gates）（triple or quadruple-gate）is also captured in the short channel model.)

## 參見

  - [量子閘](../Page/量子閘.md "wikilink")
  - [量子線路](https://zh.wikipedia.org/wiki/量子線路 "wikilink")
  - [憶阻器](../Page/憶阻器.md "wikilink")

## 註釋

## 外部連接

  - [Inverted T-FET (Freescale Semiconductor)](https://web.archive.org/web/20061015230550/http://www.freescale.com/webapp/sps/site/overview.jsp?nodeId=0ST287482180CAE)
  - [Omega FinFET (TSMC)](http://www.eetimes.com/story/OEG20021210S0002)
  - [Tri-Gate transistor (Intel Corp.)](https://web.archive.org/web/20090430113707/http://www.intel.com/technology/silicon/integrated_cmos.htm)
  - [Flexfet Transistor (American Semiconductor)](https://web.archive.org/web/20081218203055/http://www.americansemi.com/Flexfet.html)
  - [Intel video explaining 3D ("Tri-Gate") chip and transistor design used in 22 nm architecture of Ivy Bridge](https://www.youtube.com/watch?v=YIkMaQJSyP8)

[Category:晶体管类型](https://zh.wikipedia.org/wiki/Category:晶体管类型 "wikilink")

1.  Risch, L. "Pushing CMOS Beyond the Roadmap", Proceedings of ESSCIRC, 2005, p. 63.
2.  [Table39b](http://www.itrs.net/Links/2006Update/FinalToPost/04_PIDS2006Update.pdf)
3.
4.
5.