
Uart.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         000006b6  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000012  00800060  000006b6  0000072a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .comment      00000030  00000000  00000000  0000073c  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  0000076c  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000080  00000000  00000000  000007a8  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   000010cf  00000000  00000000  00000828  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000007c9  00000000  00000000  000018f7  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000499  00000000  00000000  000020c0  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  000000d4  00000000  00000000  0000255c  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000856  00000000  00000000  00002630  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    000002a2  00000000  00000000  00002e86  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000048  00000000  00000000  00003128  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   8:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  10:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  14:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  18:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  1c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  20:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  24:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  28:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  2c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  30:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  34:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  38:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  3c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  40:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  44:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  48:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  4c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  50:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	e6 eb       	ldi	r30, 0xB6	; 182
  68:	f6 e0       	ldi	r31, 0x06	; 6
  6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
  6c:	05 90       	lpm	r0, Z+
  6e:	0d 92       	st	X+, r0
  70:	a2 37       	cpi	r26, 0x72	; 114
  72:	b1 07       	cpc	r27, r17
  74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>

00000076 <__do_clear_bss>:
  76:	20 e0       	ldi	r18, 0x00	; 0
  78:	a2 e7       	ldi	r26, 0x72	; 114
  7a:	b0 e0       	ldi	r27, 0x00	; 0
  7c:	01 c0       	rjmp	.+2      	; 0x80 <.do_clear_bss_start>

0000007e <.do_clear_bss_loop>:
  7e:	1d 92       	st	X+, r1

00000080 <.do_clear_bss_start>:
  80:	a2 37       	cpi	r26, 0x72	; 114
  82:	b2 07       	cpc	r27, r18
  84:	e1 f7       	brne	.-8      	; 0x7e <.do_clear_bss_loop>
  86:	0e 94 49 00 	call	0x92	; 0x92 <main>
  8a:	0c 94 59 03 	jmp	0x6b2	; 0x6b2 <_exit>

0000008e <__bad_interrupt>:
  8e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000092 <main>:
#include "ATmega32_Cfg.h"
#include <util/delay.h>

int main(void)
{
	Uart_Init(&gStrUart_Configuration);
  92:	80 e6       	ldi	r24, 0x60	; 96
  94:	90 e0       	ldi	r25, 0x00	; 0
  96:	0e 94 5b 00 	call	0xb6	; 0xb6 <Uart_Init>
    while (1) 
    {
		Uart_StringTransmit("Hi!");
  9a:	8d e6       	ldi	r24, 0x6D	; 109
  9c:	90 e0       	ldi	r25, 0x00	; 0
  9e:	0e 94 43 01 	call	0x286	; 0x286 <Uart_StringTransmit>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  a2:	2f ef       	ldi	r18, 0xFF	; 255
  a4:	89 e6       	ldi	r24, 0x69	; 105
  a6:	98 e1       	ldi	r25, 0x18	; 24
  a8:	21 50       	subi	r18, 0x01	; 1
  aa:	80 40       	sbci	r24, 0x00	; 0
  ac:	90 40       	sbci	r25, 0x00	; 0
  ae:	e1 f7       	brne	.-8      	; 0xa8 <main+0x16>
  b0:	00 c0       	rjmp	.+0      	; 0xb2 <main+0x20>
  b2:	00 00       	nop
  b4:	f2 cf       	rjmp	.-28     	; 0x9a <main+0x8>

000000b6 <Uart_Init>:
#include "Uart.h"
#include "Atmega32_Cfg.h"
#include "Macros.h"
#include <avr/io.h>
void Uart_Init(const Uart_ConfigType *ConfigPtr)
{
  b6:	cf 93       	push	r28
  b8:	df 93       	push	r29
  ba:	ec 01       	movw	r28, r24
	/* !Comment: Clear the registers before applying the configuration */
	*UART_CTRL_STATUS_A_REG = 0x00U;
  bc:	1b b8       	out	0x0b, r1	; 11
	*UART_CTRL_STATUS_B_REG = 0x00U;
  be:	1a b8       	out	0x0a, r1	; 10
	*UART_CTRL_STATUS_C_REG = 0x00U;
  c0:	10 bc       	out	0x20, r1	; 32

	/* !Comment: Select to write on UCSRC by setting the register select bit */
	SET_BIT(*UART_CTRL_STATUS_C_REG, UART_REGISTER_SELECT_BIT);
  c2:	80 b5       	in	r24, 0x20	; 32
  c4:	80 68       	ori	r24, 0x80	; 128
  c6:	80 bd       	out	0x20, r24	; 32
	/* !Comment: Select the Operation Mode of the UART: Asynchronous/ Synchronous */
	*UART_CTRL_STATUS_C_REG |= (ConfigPtr->OperationMode << UART_MODE_SELECT_BIT);
  c8:	20 b5       	in	r18, 0x20	; 32
  ca:	99 81       	ldd	r25, Y+1	; 0x01
  cc:	30 e4       	ldi	r19, 0x40	; 64
  ce:	93 9f       	mul	r25, r19
  d0:	c0 01       	movw	r24, r0
  d2:	11 24       	eor	r1, r1
  d4:	82 2b       	or	r24, r18
  d6:	80 bd       	out	0x20, r24	; 32
	/* !Comment: Select Parity: Disabled / Odd / Even */
	*UART_CTRL_STATUS_C_REG |= (ConfigPtr->Parity << UART_PARITY_SELECT_BITS);
  d8:	20 b5       	in	r18, 0x20	; 32
  da:	9a 85       	ldd	r25, Y+10	; 0x0a
  dc:	30 e1       	ldi	r19, 0x10	; 16
  de:	93 9f       	mul	r25, r19
  e0:	c0 01       	movw	r24, r0
  e2:	11 24       	eor	r1, r1
  e4:	82 2b       	or	r24, r18
  e6:	80 bd       	out	0x20, r24	; 32
	/* !Comment: Select Data bits in UART frame: 5, 6, 7, 8, 9 bits */
	if(ConfigPtr->DataBits == UART_9_DATA_BITS)
  e8:	88 85       	ldd	r24, Y+8	; 0x08
  ea:	83 30       	cpi	r24, 0x03	; 3
  ec:	19 f4       	brne	.+6      	; 0xf4 <Uart_Init+0x3e>
	{
		SET_BIT(*UART_CTRL_STATUS_B_REG, UART_CHAR_SIZE_BIT);
  ee:	8a b1       	in	r24, 0x0a	; 10
  f0:	84 60       	ori	r24, 0x04	; 4
  f2:	8a b9       	out	0x0a, r24	; 10
	}
	else
	{
		/* Do Nothing */
	}
	*UART_CTRL_STATUS_C_REG |= (ConfigPtr->DataBits << UART_DATA_BITS_NUM);
  f4:	20 b5       	in	r18, 0x20	; 32
  f6:	98 85       	ldd	r25, Y+8	; 0x08
  f8:	89 2f       	mov	r24, r25
  fa:	90 e0       	ldi	r25, 0x00	; 0
  fc:	88 0f       	add	r24, r24
  fe:	99 1f       	adc	r25, r25
 100:	82 2b       	or	r24, r18
 102:	80 bd       	out	0x20, r24	; 32
	/* !Comment: Select the Clock polarity in case of Synchronous mode */
	if(ConfigPtr->OperationMode == UART_SYNCH_MODE)
 104:	89 81       	ldd	r24, Y+1	; 0x01
 106:	81 30       	cpi	r24, 0x01	; 1
 108:	21 f4       	brne	.+8      	; 0x112 <Uart_Init+0x5c>
	{
		*UART_CTRL_STATUS_C_REG |= ConfigPtr->ClkPolarity;
 10a:	90 b5       	in	r25, 0x20	; 32
 10c:	8c 85       	ldd	r24, Y+12	; 0x0c
 10e:	89 2b       	or	r24, r25
 110:	80 bd       	out	0x20, r24	; 32
	else
	{
		/* Do Nothing */
	}
	/* !Comment: Select UART Communication Type: Full-Duplex/Half-Duplex */
	*UART_CTRL_STATUS_B_REG |= (ConfigPtr->Mode << UART_COMM_TYPE_BIT);
 112:	2a b1       	in	r18, 0x0a	; 10
 114:	9b 81       	ldd	r25, Y+3	; 0x03
 116:	89 2f       	mov	r24, r25
 118:	90 e0       	ldi	r25, 0x00	; 0
 11a:	88 0f       	add	r24, r24
 11c:	99 1f       	adc	r25, r25
 11e:	88 0f       	add	r24, r24
 120:	99 1f       	adc	r25, r25
 122:	88 0f       	add	r24, r24
 124:	99 1f       	adc	r25, r25
 126:	82 2b       	or	r24, r18
 128:	8a b9       	out	0x0a, r24	; 10
	/* !Comment: Select UART Interrupt state */
	*UART_CTRL_STATUS_B_REG |= (ConfigPtr->IntState << UART_INT_STATE_BITS);
 12a:	2a b1       	in	r18, 0x0a	; 10
 12c:	9b 85       	ldd	r25, Y+11	; 0x0b
 12e:	30 e2       	ldi	r19, 0x20	; 32
 130:	93 9f       	mul	r25, r19
 132:	c0 01       	movw	r24, r0
 134:	11 24       	eor	r1, r1
 136:	82 2b       	or	r24, r18
 138:	8a b9       	out	0x0a, r24	; 10
	/* !Comment: Select UART Speed: Normal Mode/Double Speed Mode */
	*UART_CTRL_STATUS_A_REG |= (ConfigPtr->Speed << UART_DOUBLE_SPEED_BIT);
 13a:	2b b1       	in	r18, 0x0b	; 11
 13c:	9a 81       	ldd	r25, Y+2	; 0x02
 13e:	89 2f       	mov	r24, r25
 140:	90 e0       	ldi	r25, 0x00	; 0
 142:	88 0f       	add	r24, r24
 144:	99 1f       	adc	r25, r25
 146:	82 2b       	or	r24, r18
 148:	8b b9       	out	0x0b, r24	; 11

	/* !Comment: Set the UART Baudrate */
	/* !Comment: Select to write on UBRRH by Clearing the register select bit */
	CLEAR_BIT(*UART_CTRL_STATUS_C_REG, UART_REGISTER_SELECT_BIT);
 14a:	80 b5       	in	r24, 0x20	; 32
 14c:	8f 77       	andi	r24, 0x7F	; 127
 14e:	80 bd       	out	0x20, r24	; 32
	/* !Comment: Set the UART Baudrate */
	switch(ConfigPtr->Speed)
 150:	8a 81       	ldd	r24, Y+2	; 0x02
 152:	88 23       	and	r24, r24
 154:	19 f0       	breq	.+6      	; 0x15c <Uart_Init+0xa6>
 156:	81 30       	cpi	r24, 0x01	; 1
 158:	e1 f1       	breq	.+120    	; 0x1d2 <Uart_Init+0x11c>
 15a:	75 c0       	rjmp	.+234    	; 0x246 <Uart_Init+0x190>
	{
	case UART_NORMAL_MODE:
		*UART_BAUDRATE_HIGH_REG = (uint8)((uint16)(F_CPU/(16.0 * ConfigPtr->Baudrate) - 1) >> 8U);
 15c:	6c 81       	ldd	r22, Y+4	; 0x04
 15e:	7d 81       	ldd	r23, Y+5	; 0x05
 160:	8e 81       	ldd	r24, Y+6	; 0x06
 162:	9f 81       	ldd	r25, Y+7	; 0x07
 164:	0e 94 5e 02 	call	0x4bc	; 0x4bc <__floatunsisf>
 168:	20 e0       	ldi	r18, 0x00	; 0
 16a:	30 e0       	ldi	r19, 0x00	; 0
 16c:	40 e8       	ldi	r20, 0x80	; 128
 16e:	51 e4       	ldi	r21, 0x41	; 65
 170:	0e 94 ec 02 	call	0x5d8	; 0x5d8 <__mulsf3>
 174:	9b 01       	movw	r18, r22
 176:	ac 01       	movw	r20, r24
 178:	60 e0       	ldi	r22, 0x00	; 0
 17a:	74 e2       	ldi	r23, 0x24	; 36
 17c:	84 e7       	ldi	r24, 0x74	; 116
 17e:	9b e4       	ldi	r25, 0x4B	; 75
 180:	0e 94 bd 01 	call	0x37a	; 0x37a <__divsf3>
 184:	20 e0       	ldi	r18, 0x00	; 0
 186:	30 e0       	ldi	r19, 0x00	; 0
 188:	40 e8       	ldi	r20, 0x80	; 128
 18a:	5f e3       	ldi	r21, 0x3F	; 63
 18c:	0e 94 50 01 	call	0x2a0	; 0x2a0 <__subsf3>
 190:	0e 94 2f 02 	call	0x45e	; 0x45e <__fixunssfsi>
 194:	70 bd       	out	0x20, r23	; 32
		*UART_BAUDRATE_LOW_REG  = (uint8)(F_CPU/(16.0 * ConfigPtr->Baudrate) - 1 );
 196:	6c 81       	ldd	r22, Y+4	; 0x04
 198:	7d 81       	ldd	r23, Y+5	; 0x05
 19a:	8e 81       	ldd	r24, Y+6	; 0x06
 19c:	9f 81       	ldd	r25, Y+7	; 0x07
 19e:	0e 94 5e 02 	call	0x4bc	; 0x4bc <__floatunsisf>
 1a2:	20 e0       	ldi	r18, 0x00	; 0
 1a4:	30 e0       	ldi	r19, 0x00	; 0
 1a6:	40 e8       	ldi	r20, 0x80	; 128
 1a8:	51 e4       	ldi	r21, 0x41	; 65
 1aa:	0e 94 ec 02 	call	0x5d8	; 0x5d8 <__mulsf3>
 1ae:	9b 01       	movw	r18, r22
 1b0:	ac 01       	movw	r20, r24
 1b2:	60 e0       	ldi	r22, 0x00	; 0
 1b4:	74 e2       	ldi	r23, 0x24	; 36
 1b6:	84 e7       	ldi	r24, 0x74	; 116
 1b8:	9b e4       	ldi	r25, 0x4B	; 75
 1ba:	0e 94 bd 01 	call	0x37a	; 0x37a <__divsf3>
 1be:	20 e0       	ldi	r18, 0x00	; 0
 1c0:	30 e0       	ldi	r19, 0x00	; 0
 1c2:	40 e8       	ldi	r20, 0x80	; 128
 1c4:	5f e3       	ldi	r21, 0x3F	; 63
 1c6:	0e 94 50 01 	call	0x2a0	; 0x2a0 <__subsf3>
 1ca:	0e 94 2f 02 	call	0x45e	; 0x45e <__fixunssfsi>
 1ce:	69 b9       	out	0x09, r22	; 9
		break;
 1d0:	3a c0       	rjmp	.+116    	; 0x246 <Uart_Init+0x190>
	case UART_DOUBLE_SPEED_MODE:
		*UART_BAUDRATE_HIGH_REG = ((uint16)(F_CPU/(8.0 * ConfigPtr->Baudrate) - 1) >> 8U);
 1d2:	6c 81       	ldd	r22, Y+4	; 0x04
 1d4:	7d 81       	ldd	r23, Y+5	; 0x05
 1d6:	8e 81       	ldd	r24, Y+6	; 0x06
 1d8:	9f 81       	ldd	r25, Y+7	; 0x07
 1da:	0e 94 5e 02 	call	0x4bc	; 0x4bc <__floatunsisf>
 1de:	20 e0       	ldi	r18, 0x00	; 0
 1e0:	30 e0       	ldi	r19, 0x00	; 0
 1e2:	40 e0       	ldi	r20, 0x00	; 0
 1e4:	51 e4       	ldi	r21, 0x41	; 65
 1e6:	0e 94 ec 02 	call	0x5d8	; 0x5d8 <__mulsf3>
 1ea:	9b 01       	movw	r18, r22
 1ec:	ac 01       	movw	r20, r24
 1ee:	60 e0       	ldi	r22, 0x00	; 0
 1f0:	74 e2       	ldi	r23, 0x24	; 36
 1f2:	84 e7       	ldi	r24, 0x74	; 116
 1f4:	9b e4       	ldi	r25, 0x4B	; 75
 1f6:	0e 94 bd 01 	call	0x37a	; 0x37a <__divsf3>
 1fa:	20 e0       	ldi	r18, 0x00	; 0
 1fc:	30 e0       	ldi	r19, 0x00	; 0
 1fe:	40 e8       	ldi	r20, 0x80	; 128
 200:	5f e3       	ldi	r21, 0x3F	; 63
 202:	0e 94 50 01 	call	0x2a0	; 0x2a0 <__subsf3>
 206:	0e 94 2f 02 	call	0x45e	; 0x45e <__fixunssfsi>
 20a:	70 bd       	out	0x20, r23	; 32
		*UART_BAUDRATE_LOW_REG  = (uint8)(F_CPU/(8.0 * ConfigPtr->Baudrate) - 1);
 20c:	6c 81       	ldd	r22, Y+4	; 0x04
 20e:	7d 81       	ldd	r23, Y+5	; 0x05
 210:	8e 81       	ldd	r24, Y+6	; 0x06
 212:	9f 81       	ldd	r25, Y+7	; 0x07
 214:	0e 94 5e 02 	call	0x4bc	; 0x4bc <__floatunsisf>
 218:	20 e0       	ldi	r18, 0x00	; 0
 21a:	30 e0       	ldi	r19, 0x00	; 0
 21c:	40 e0       	ldi	r20, 0x00	; 0
 21e:	51 e4       	ldi	r21, 0x41	; 65
 220:	0e 94 ec 02 	call	0x5d8	; 0x5d8 <__mulsf3>
 224:	9b 01       	movw	r18, r22
 226:	ac 01       	movw	r20, r24
 228:	60 e0       	ldi	r22, 0x00	; 0
 22a:	74 e2       	ldi	r23, 0x24	; 36
 22c:	84 e7       	ldi	r24, 0x74	; 116
 22e:	9b e4       	ldi	r25, 0x4B	; 75
 230:	0e 94 bd 01 	call	0x37a	; 0x37a <__divsf3>
 234:	20 e0       	ldi	r18, 0x00	; 0
 236:	30 e0       	ldi	r19, 0x00	; 0
 238:	40 e8       	ldi	r20, 0x80	; 128
 23a:	5f e3       	ldi	r21, 0x3F	; 63
 23c:	0e 94 50 01 	call	0x2a0	; 0x2a0 <__subsf3>
 240:	0e 94 2f 02 	call	0x45e	; 0x45e <__fixunssfsi>
 244:	69 b9       	out	0x09, r22	; 9
		break;
	default:
		break;
	}

}
 246:	df 91       	pop	r29
 248:	cf 91       	pop	r28
 24a:	08 95       	ret

0000024c <Uart_StatusGet>:
}

Uart_StatusType Uart_StatusGet(Uart_ModeType Mode)
{
	Uart_StatusType u8LocalUartState = UART_BUSY;
	switch(Mode)
 24c:	81 30       	cpi	r24, 0x01	; 1
 24e:	19 f0       	breq	.+6      	; 0x256 <Uart_StatusGet+0xa>
 250:	82 30       	cpi	r24, 0x02	; 2
 252:	29 f0       	breq	.+10     	; 0x25e <Uart_StatusGet+0x12>
 254:	08 c0       	rjmp	.+16     	; 0x266 <Uart_StatusGet+0x1a>
	{
	case UART_TX:
		if(READ_BIT(*UART_CTRL_STATUS_A_REG, UART_DATA_REG_EMPTY_FLAG) == 1U)
 256:	5d 99       	sbic	0x0b, 5	; 11
 258:	08 c0       	rjmp	.+16     	; 0x26a <Uart_StatusGet+0x1e>
	ReceiveBuff[u8LocalIndex] = '\0';
}

Uart_StatusType Uart_StatusGet(Uart_ModeType Mode)
{
	Uart_StatusType u8LocalUartState = UART_BUSY;
 25a:	80 e0       	ldi	r24, 0x00	; 0
 25c:	08 95       	ret
		{
			/* Do Nothing */
		}
		break;
	case UART_RX:
		if(READ_BIT(*UART_CTRL_STATUS_A_REG, UART_RX_COMPLETE_FLAG))
 25e:	5f 99       	sbic	0x0b, 7	; 11
 260:	06 c0       	rjmp	.+12     	; 0x26e <Uart_StatusGet+0x22>
	ReceiveBuff[u8LocalIndex] = '\0';
}

Uart_StatusType Uart_StatusGet(Uart_ModeType Mode)
{
	Uart_StatusType u8LocalUartState = UART_BUSY;
 262:	80 e0       	ldi	r24, 0x00	; 0
 264:	08 95       	ret
 266:	80 e0       	ldi	r24, 0x00	; 0
 268:	08 95       	ret
	switch(Mode)
	{
	case UART_TX:
		if(READ_BIT(*UART_CTRL_STATUS_A_REG, UART_DATA_REG_EMPTY_FLAG) == 1U)
		{
			u8LocalUartState = UART_TX_COMPLETE;
 26a:	81 e0       	ldi	r24, 0x01	; 1
 26c:	08 95       	ret
		}
		break;
	case UART_RX:
		if(READ_BIT(*UART_CTRL_STATUS_A_REG, UART_RX_COMPLETE_FLAG))
		{
			u8LocalUartState = UART_RX_COMPLETE;
 26e:	82 e0       	ldi	r24, 0x02	; 2
		break;
	default:
		break;
	}
	return (u8LocalUartState);
}
 270:	08 95       	ret

00000272 <Uart_Transmit>:
	}

}

void Uart_Transmit(const uint8 Data)
{
 272:	cf 93       	push	r28
 274:	c8 2f       	mov	r28, r24
	/* !Comment: Wait until the previous transmission is complete */
	while(Uart_StatusGet(UART_TX) != UART_TX_COMPLETE)
 276:	81 e0       	ldi	r24, 0x01	; 1
 278:	0e 94 26 01 	call	0x24c	; 0x24c <Uart_StatusGet>
 27c:	81 30       	cpi	r24, 0x01	; 1
 27e:	d9 f7       	brne	.-10     	; 0x276 <Uart_Transmit+0x4>
	{
		/* Do Nothing */
	}
	*UART_DATA_REG = Data;
 280:	cc b9       	out	0x0c, r28	; 12
}
 282:	cf 91       	pop	r28
 284:	08 95       	ret

00000286 <Uart_StringTransmit>:
	}
	*ReceiveBuff = *UART_DATA_REG;
}

void Uart_StringTransmit(const uint8 *Str)
{
 286:	cf 93       	push	r28
 288:	df 93       	push	r29
 28a:	ec 01       	movw	r28, r24
	while(*Str != '\0')
 28c:	03 c0       	rjmp	.+6      	; 0x294 <Uart_StringTransmit+0xe>
	{
		Uart_Transmit(*Str);
 28e:	0e 94 39 01 	call	0x272	; 0x272 <Uart_Transmit>
	    Str++;
 292:	21 96       	adiw	r28, 0x01	; 1
	*ReceiveBuff = *UART_DATA_REG;
}

void Uart_StringTransmit(const uint8 *Str)
{
	while(*Str != '\0')
 294:	88 81       	ld	r24, Y
 296:	81 11       	cpse	r24, r1
 298:	fa cf       	rjmp	.-12     	; 0x28e <Uart_StringTransmit+0x8>
	{
		Uart_Transmit(*Str);
	    Str++;
	}
}
 29a:	df 91       	pop	r29
 29c:	cf 91       	pop	r28
 29e:	08 95       	ret

000002a0 <__subsf3>:
 2a0:	50 58       	subi	r21, 0x80	; 128

000002a2 <__addsf3>:
 2a2:	bb 27       	eor	r27, r27
 2a4:	aa 27       	eor	r26, r26
 2a6:	0e 94 68 01 	call	0x2d0	; 0x2d0 <__addsf3x>
 2aa:	0c 94 b2 02 	jmp	0x564	; 0x564 <__fp_round>
 2ae:	0e 94 a4 02 	call	0x548	; 0x548 <__fp_pscA>
 2b2:	38 f0       	brcs	.+14     	; 0x2c2 <__addsf3+0x20>
 2b4:	0e 94 ab 02 	call	0x556	; 0x556 <__fp_pscB>
 2b8:	20 f0       	brcs	.+8      	; 0x2c2 <__addsf3+0x20>
 2ba:	39 f4       	brne	.+14     	; 0x2ca <__addsf3+0x28>
 2bc:	9f 3f       	cpi	r25, 0xFF	; 255
 2be:	19 f4       	brne	.+6      	; 0x2c6 <__addsf3+0x24>
 2c0:	26 f4       	brtc	.+8      	; 0x2ca <__addsf3+0x28>
 2c2:	0c 94 a1 02 	jmp	0x542	; 0x542 <__fp_nan>
 2c6:	0e f4       	brtc	.+2      	; 0x2ca <__addsf3+0x28>
 2c8:	e0 95       	com	r30
 2ca:	e7 fb       	bst	r30, 7
 2cc:	0c 94 9b 02 	jmp	0x536	; 0x536 <__fp_inf>

000002d0 <__addsf3x>:
 2d0:	e9 2f       	mov	r30, r25
 2d2:	0e 94 c3 02 	call	0x586	; 0x586 <__fp_split3>
 2d6:	58 f3       	brcs	.-42     	; 0x2ae <__addsf3+0xc>
 2d8:	ba 17       	cp	r27, r26
 2da:	62 07       	cpc	r22, r18
 2dc:	73 07       	cpc	r23, r19
 2de:	84 07       	cpc	r24, r20
 2e0:	95 07       	cpc	r25, r21
 2e2:	20 f0       	brcs	.+8      	; 0x2ec <__addsf3x+0x1c>
 2e4:	79 f4       	brne	.+30     	; 0x304 <__addsf3x+0x34>
 2e6:	a6 f5       	brtc	.+104    	; 0x350 <__addsf3x+0x80>
 2e8:	0c 94 e5 02 	jmp	0x5ca	; 0x5ca <__fp_zero>
 2ec:	0e f4       	brtc	.+2      	; 0x2f0 <__addsf3x+0x20>
 2ee:	e0 95       	com	r30
 2f0:	0b 2e       	mov	r0, r27
 2f2:	ba 2f       	mov	r27, r26
 2f4:	a0 2d       	mov	r26, r0
 2f6:	0b 01       	movw	r0, r22
 2f8:	b9 01       	movw	r22, r18
 2fa:	90 01       	movw	r18, r0
 2fc:	0c 01       	movw	r0, r24
 2fe:	ca 01       	movw	r24, r20
 300:	a0 01       	movw	r20, r0
 302:	11 24       	eor	r1, r1
 304:	ff 27       	eor	r31, r31
 306:	59 1b       	sub	r21, r25
 308:	99 f0       	breq	.+38     	; 0x330 <__addsf3x+0x60>
 30a:	59 3f       	cpi	r21, 0xF9	; 249
 30c:	50 f4       	brcc	.+20     	; 0x322 <__addsf3x+0x52>
 30e:	50 3e       	cpi	r21, 0xE0	; 224
 310:	68 f1       	brcs	.+90     	; 0x36c <__addsf3x+0x9c>
 312:	1a 16       	cp	r1, r26
 314:	f0 40       	sbci	r31, 0x00	; 0
 316:	a2 2f       	mov	r26, r18
 318:	23 2f       	mov	r18, r19
 31a:	34 2f       	mov	r19, r20
 31c:	44 27       	eor	r20, r20
 31e:	58 5f       	subi	r21, 0xF8	; 248
 320:	f3 cf       	rjmp	.-26     	; 0x308 <__addsf3x+0x38>
 322:	46 95       	lsr	r20
 324:	37 95       	ror	r19
 326:	27 95       	ror	r18
 328:	a7 95       	ror	r26
 32a:	f0 40       	sbci	r31, 0x00	; 0
 32c:	53 95       	inc	r21
 32e:	c9 f7       	brne	.-14     	; 0x322 <__addsf3x+0x52>
 330:	7e f4       	brtc	.+30     	; 0x350 <__addsf3x+0x80>
 332:	1f 16       	cp	r1, r31
 334:	ba 0b       	sbc	r27, r26
 336:	62 0b       	sbc	r22, r18
 338:	73 0b       	sbc	r23, r19
 33a:	84 0b       	sbc	r24, r20
 33c:	ba f0       	brmi	.+46     	; 0x36c <__addsf3x+0x9c>
 33e:	91 50       	subi	r25, 0x01	; 1
 340:	a1 f0       	breq	.+40     	; 0x36a <__addsf3x+0x9a>
 342:	ff 0f       	add	r31, r31
 344:	bb 1f       	adc	r27, r27
 346:	66 1f       	adc	r22, r22
 348:	77 1f       	adc	r23, r23
 34a:	88 1f       	adc	r24, r24
 34c:	c2 f7       	brpl	.-16     	; 0x33e <__addsf3x+0x6e>
 34e:	0e c0       	rjmp	.+28     	; 0x36c <__addsf3x+0x9c>
 350:	ba 0f       	add	r27, r26
 352:	62 1f       	adc	r22, r18
 354:	73 1f       	adc	r23, r19
 356:	84 1f       	adc	r24, r20
 358:	48 f4       	brcc	.+18     	; 0x36c <__addsf3x+0x9c>
 35a:	87 95       	ror	r24
 35c:	77 95       	ror	r23
 35e:	67 95       	ror	r22
 360:	b7 95       	ror	r27
 362:	f7 95       	ror	r31
 364:	9e 3f       	cpi	r25, 0xFE	; 254
 366:	08 f0       	brcs	.+2      	; 0x36a <__addsf3x+0x9a>
 368:	b0 cf       	rjmp	.-160    	; 0x2ca <__addsf3+0x28>
 36a:	93 95       	inc	r25
 36c:	88 0f       	add	r24, r24
 36e:	08 f0       	brcs	.+2      	; 0x372 <__addsf3x+0xa2>
 370:	99 27       	eor	r25, r25
 372:	ee 0f       	add	r30, r30
 374:	97 95       	ror	r25
 376:	87 95       	ror	r24
 378:	08 95       	ret

0000037a <__divsf3>:
 37a:	0e 94 d1 01 	call	0x3a2	; 0x3a2 <__divsf3x>
 37e:	0c 94 b2 02 	jmp	0x564	; 0x564 <__fp_round>
 382:	0e 94 ab 02 	call	0x556	; 0x556 <__fp_pscB>
 386:	58 f0       	brcs	.+22     	; 0x39e <__divsf3+0x24>
 388:	0e 94 a4 02 	call	0x548	; 0x548 <__fp_pscA>
 38c:	40 f0       	brcs	.+16     	; 0x39e <__divsf3+0x24>
 38e:	29 f4       	brne	.+10     	; 0x39a <__divsf3+0x20>
 390:	5f 3f       	cpi	r21, 0xFF	; 255
 392:	29 f0       	breq	.+10     	; 0x39e <__divsf3+0x24>
 394:	0c 94 9b 02 	jmp	0x536	; 0x536 <__fp_inf>
 398:	51 11       	cpse	r21, r1
 39a:	0c 94 e6 02 	jmp	0x5cc	; 0x5cc <__fp_szero>
 39e:	0c 94 a1 02 	jmp	0x542	; 0x542 <__fp_nan>

000003a2 <__divsf3x>:
 3a2:	0e 94 c3 02 	call	0x586	; 0x586 <__fp_split3>
 3a6:	68 f3       	brcs	.-38     	; 0x382 <__divsf3+0x8>

000003a8 <__divsf3_pse>:
 3a8:	99 23       	and	r25, r25
 3aa:	b1 f3       	breq	.-20     	; 0x398 <__divsf3+0x1e>
 3ac:	55 23       	and	r21, r21
 3ae:	91 f3       	breq	.-28     	; 0x394 <__divsf3+0x1a>
 3b0:	95 1b       	sub	r25, r21
 3b2:	55 0b       	sbc	r21, r21
 3b4:	bb 27       	eor	r27, r27
 3b6:	aa 27       	eor	r26, r26
 3b8:	62 17       	cp	r22, r18
 3ba:	73 07       	cpc	r23, r19
 3bc:	84 07       	cpc	r24, r20
 3be:	38 f0       	brcs	.+14     	; 0x3ce <__divsf3_pse+0x26>
 3c0:	9f 5f       	subi	r25, 0xFF	; 255
 3c2:	5f 4f       	sbci	r21, 0xFF	; 255
 3c4:	22 0f       	add	r18, r18
 3c6:	33 1f       	adc	r19, r19
 3c8:	44 1f       	adc	r20, r20
 3ca:	aa 1f       	adc	r26, r26
 3cc:	a9 f3       	breq	.-22     	; 0x3b8 <__divsf3_pse+0x10>
 3ce:	35 d0       	rcall	.+106    	; 0x43a <__EEPROM_REGION_LENGTH__+0x3a>
 3d0:	0e 2e       	mov	r0, r30
 3d2:	3a f0       	brmi	.+14     	; 0x3e2 <__divsf3_pse+0x3a>
 3d4:	e0 e8       	ldi	r30, 0x80	; 128
 3d6:	32 d0       	rcall	.+100    	; 0x43c <__EEPROM_REGION_LENGTH__+0x3c>
 3d8:	91 50       	subi	r25, 0x01	; 1
 3da:	50 40       	sbci	r21, 0x00	; 0
 3dc:	e6 95       	lsr	r30
 3de:	00 1c       	adc	r0, r0
 3e0:	ca f7       	brpl	.-14     	; 0x3d4 <__divsf3_pse+0x2c>
 3e2:	2b d0       	rcall	.+86     	; 0x43a <__EEPROM_REGION_LENGTH__+0x3a>
 3e4:	fe 2f       	mov	r31, r30
 3e6:	29 d0       	rcall	.+82     	; 0x43a <__EEPROM_REGION_LENGTH__+0x3a>
 3e8:	66 0f       	add	r22, r22
 3ea:	77 1f       	adc	r23, r23
 3ec:	88 1f       	adc	r24, r24
 3ee:	bb 1f       	adc	r27, r27
 3f0:	26 17       	cp	r18, r22
 3f2:	37 07       	cpc	r19, r23
 3f4:	48 07       	cpc	r20, r24
 3f6:	ab 07       	cpc	r26, r27
 3f8:	b0 e8       	ldi	r27, 0x80	; 128
 3fa:	09 f0       	breq	.+2      	; 0x3fe <__divsf3_pse+0x56>
 3fc:	bb 0b       	sbc	r27, r27
 3fe:	80 2d       	mov	r24, r0
 400:	bf 01       	movw	r22, r30
 402:	ff 27       	eor	r31, r31
 404:	93 58       	subi	r25, 0x83	; 131
 406:	5f 4f       	sbci	r21, 0xFF	; 255
 408:	3a f0       	brmi	.+14     	; 0x418 <__EEPROM_REGION_LENGTH__+0x18>
 40a:	9e 3f       	cpi	r25, 0xFE	; 254
 40c:	51 05       	cpc	r21, r1
 40e:	78 f0       	brcs	.+30     	; 0x42e <__EEPROM_REGION_LENGTH__+0x2e>
 410:	0c 94 9b 02 	jmp	0x536	; 0x536 <__fp_inf>
 414:	0c 94 e6 02 	jmp	0x5cc	; 0x5cc <__fp_szero>
 418:	5f 3f       	cpi	r21, 0xFF	; 255
 41a:	e4 f3       	brlt	.-8      	; 0x414 <__EEPROM_REGION_LENGTH__+0x14>
 41c:	98 3e       	cpi	r25, 0xE8	; 232
 41e:	d4 f3       	brlt	.-12     	; 0x414 <__EEPROM_REGION_LENGTH__+0x14>
 420:	86 95       	lsr	r24
 422:	77 95       	ror	r23
 424:	67 95       	ror	r22
 426:	b7 95       	ror	r27
 428:	f7 95       	ror	r31
 42a:	9f 5f       	subi	r25, 0xFF	; 255
 42c:	c9 f7       	brne	.-14     	; 0x420 <__EEPROM_REGION_LENGTH__+0x20>
 42e:	88 0f       	add	r24, r24
 430:	91 1d       	adc	r25, r1
 432:	96 95       	lsr	r25
 434:	87 95       	ror	r24
 436:	97 f9       	bld	r25, 7
 438:	08 95       	ret
 43a:	e1 e0       	ldi	r30, 0x01	; 1
 43c:	66 0f       	add	r22, r22
 43e:	77 1f       	adc	r23, r23
 440:	88 1f       	adc	r24, r24
 442:	bb 1f       	adc	r27, r27
 444:	62 17       	cp	r22, r18
 446:	73 07       	cpc	r23, r19
 448:	84 07       	cpc	r24, r20
 44a:	ba 07       	cpc	r27, r26
 44c:	20 f0       	brcs	.+8      	; 0x456 <__EEPROM_REGION_LENGTH__+0x56>
 44e:	62 1b       	sub	r22, r18
 450:	73 0b       	sbc	r23, r19
 452:	84 0b       	sbc	r24, r20
 454:	ba 0b       	sbc	r27, r26
 456:	ee 1f       	adc	r30, r30
 458:	88 f7       	brcc	.-30     	; 0x43c <__EEPROM_REGION_LENGTH__+0x3c>
 45a:	e0 95       	com	r30
 45c:	08 95       	ret

0000045e <__fixunssfsi>:
 45e:	0e 94 cb 02 	call	0x596	; 0x596 <__fp_splitA>
 462:	88 f0       	brcs	.+34     	; 0x486 <__fixunssfsi+0x28>
 464:	9f 57       	subi	r25, 0x7F	; 127
 466:	98 f0       	brcs	.+38     	; 0x48e <__fixunssfsi+0x30>
 468:	b9 2f       	mov	r27, r25
 46a:	99 27       	eor	r25, r25
 46c:	b7 51       	subi	r27, 0x17	; 23
 46e:	b0 f0       	brcs	.+44     	; 0x49c <__fixunssfsi+0x3e>
 470:	e1 f0       	breq	.+56     	; 0x4aa <__fixunssfsi+0x4c>
 472:	66 0f       	add	r22, r22
 474:	77 1f       	adc	r23, r23
 476:	88 1f       	adc	r24, r24
 478:	99 1f       	adc	r25, r25
 47a:	1a f0       	brmi	.+6      	; 0x482 <__fixunssfsi+0x24>
 47c:	ba 95       	dec	r27
 47e:	c9 f7       	brne	.-14     	; 0x472 <__fixunssfsi+0x14>
 480:	14 c0       	rjmp	.+40     	; 0x4aa <__fixunssfsi+0x4c>
 482:	b1 30       	cpi	r27, 0x01	; 1
 484:	91 f0       	breq	.+36     	; 0x4aa <__fixunssfsi+0x4c>
 486:	0e 94 e5 02 	call	0x5ca	; 0x5ca <__fp_zero>
 48a:	b1 e0       	ldi	r27, 0x01	; 1
 48c:	08 95       	ret
 48e:	0c 94 e5 02 	jmp	0x5ca	; 0x5ca <__fp_zero>
 492:	67 2f       	mov	r22, r23
 494:	78 2f       	mov	r23, r24
 496:	88 27       	eor	r24, r24
 498:	b8 5f       	subi	r27, 0xF8	; 248
 49a:	39 f0       	breq	.+14     	; 0x4aa <__fixunssfsi+0x4c>
 49c:	b9 3f       	cpi	r27, 0xF9	; 249
 49e:	cc f3       	brlt	.-14     	; 0x492 <__fixunssfsi+0x34>
 4a0:	86 95       	lsr	r24
 4a2:	77 95       	ror	r23
 4a4:	67 95       	ror	r22
 4a6:	b3 95       	inc	r27
 4a8:	d9 f7       	brne	.-10     	; 0x4a0 <__fixunssfsi+0x42>
 4aa:	3e f4       	brtc	.+14     	; 0x4ba <__fixunssfsi+0x5c>
 4ac:	90 95       	com	r25
 4ae:	80 95       	com	r24
 4b0:	70 95       	com	r23
 4b2:	61 95       	neg	r22
 4b4:	7f 4f       	sbci	r23, 0xFF	; 255
 4b6:	8f 4f       	sbci	r24, 0xFF	; 255
 4b8:	9f 4f       	sbci	r25, 0xFF	; 255
 4ba:	08 95       	ret

000004bc <__floatunsisf>:
 4bc:	e8 94       	clt
 4be:	09 c0       	rjmp	.+18     	; 0x4d2 <__floatsisf+0x12>

000004c0 <__floatsisf>:
 4c0:	97 fb       	bst	r25, 7
 4c2:	3e f4       	brtc	.+14     	; 0x4d2 <__floatsisf+0x12>
 4c4:	90 95       	com	r25
 4c6:	80 95       	com	r24
 4c8:	70 95       	com	r23
 4ca:	61 95       	neg	r22
 4cc:	7f 4f       	sbci	r23, 0xFF	; 255
 4ce:	8f 4f       	sbci	r24, 0xFF	; 255
 4d0:	9f 4f       	sbci	r25, 0xFF	; 255
 4d2:	99 23       	and	r25, r25
 4d4:	a9 f0       	breq	.+42     	; 0x500 <__floatsisf+0x40>
 4d6:	f9 2f       	mov	r31, r25
 4d8:	96 e9       	ldi	r25, 0x96	; 150
 4da:	bb 27       	eor	r27, r27
 4dc:	93 95       	inc	r25
 4de:	f6 95       	lsr	r31
 4e0:	87 95       	ror	r24
 4e2:	77 95       	ror	r23
 4e4:	67 95       	ror	r22
 4e6:	b7 95       	ror	r27
 4e8:	f1 11       	cpse	r31, r1
 4ea:	f8 cf       	rjmp	.-16     	; 0x4dc <__floatsisf+0x1c>
 4ec:	fa f4       	brpl	.+62     	; 0x52c <__floatsisf+0x6c>
 4ee:	bb 0f       	add	r27, r27
 4f0:	11 f4       	brne	.+4      	; 0x4f6 <__floatsisf+0x36>
 4f2:	60 ff       	sbrs	r22, 0
 4f4:	1b c0       	rjmp	.+54     	; 0x52c <__floatsisf+0x6c>
 4f6:	6f 5f       	subi	r22, 0xFF	; 255
 4f8:	7f 4f       	sbci	r23, 0xFF	; 255
 4fa:	8f 4f       	sbci	r24, 0xFF	; 255
 4fc:	9f 4f       	sbci	r25, 0xFF	; 255
 4fe:	16 c0       	rjmp	.+44     	; 0x52c <__floatsisf+0x6c>
 500:	88 23       	and	r24, r24
 502:	11 f0       	breq	.+4      	; 0x508 <__floatsisf+0x48>
 504:	96 e9       	ldi	r25, 0x96	; 150
 506:	11 c0       	rjmp	.+34     	; 0x52a <__floatsisf+0x6a>
 508:	77 23       	and	r23, r23
 50a:	21 f0       	breq	.+8      	; 0x514 <__floatsisf+0x54>
 50c:	9e e8       	ldi	r25, 0x8E	; 142
 50e:	87 2f       	mov	r24, r23
 510:	76 2f       	mov	r23, r22
 512:	05 c0       	rjmp	.+10     	; 0x51e <__floatsisf+0x5e>
 514:	66 23       	and	r22, r22
 516:	71 f0       	breq	.+28     	; 0x534 <__floatsisf+0x74>
 518:	96 e8       	ldi	r25, 0x86	; 134
 51a:	86 2f       	mov	r24, r22
 51c:	70 e0       	ldi	r23, 0x00	; 0
 51e:	60 e0       	ldi	r22, 0x00	; 0
 520:	2a f0       	brmi	.+10     	; 0x52c <__floatsisf+0x6c>
 522:	9a 95       	dec	r25
 524:	66 0f       	add	r22, r22
 526:	77 1f       	adc	r23, r23
 528:	88 1f       	adc	r24, r24
 52a:	da f7       	brpl	.-10     	; 0x522 <__floatsisf+0x62>
 52c:	88 0f       	add	r24, r24
 52e:	96 95       	lsr	r25
 530:	87 95       	ror	r24
 532:	97 f9       	bld	r25, 7
 534:	08 95       	ret

00000536 <__fp_inf>:
 536:	97 f9       	bld	r25, 7
 538:	9f 67       	ori	r25, 0x7F	; 127
 53a:	80 e8       	ldi	r24, 0x80	; 128
 53c:	70 e0       	ldi	r23, 0x00	; 0
 53e:	60 e0       	ldi	r22, 0x00	; 0
 540:	08 95       	ret

00000542 <__fp_nan>:
 542:	9f ef       	ldi	r25, 0xFF	; 255
 544:	80 ec       	ldi	r24, 0xC0	; 192
 546:	08 95       	ret

00000548 <__fp_pscA>:
 548:	00 24       	eor	r0, r0
 54a:	0a 94       	dec	r0
 54c:	16 16       	cp	r1, r22
 54e:	17 06       	cpc	r1, r23
 550:	18 06       	cpc	r1, r24
 552:	09 06       	cpc	r0, r25
 554:	08 95       	ret

00000556 <__fp_pscB>:
 556:	00 24       	eor	r0, r0
 558:	0a 94       	dec	r0
 55a:	12 16       	cp	r1, r18
 55c:	13 06       	cpc	r1, r19
 55e:	14 06       	cpc	r1, r20
 560:	05 06       	cpc	r0, r21
 562:	08 95       	ret

00000564 <__fp_round>:
 564:	09 2e       	mov	r0, r25
 566:	03 94       	inc	r0
 568:	00 0c       	add	r0, r0
 56a:	11 f4       	brne	.+4      	; 0x570 <__fp_round+0xc>
 56c:	88 23       	and	r24, r24
 56e:	52 f0       	brmi	.+20     	; 0x584 <__fp_round+0x20>
 570:	bb 0f       	add	r27, r27
 572:	40 f4       	brcc	.+16     	; 0x584 <__fp_round+0x20>
 574:	bf 2b       	or	r27, r31
 576:	11 f4       	brne	.+4      	; 0x57c <__fp_round+0x18>
 578:	60 ff       	sbrs	r22, 0
 57a:	04 c0       	rjmp	.+8      	; 0x584 <__fp_round+0x20>
 57c:	6f 5f       	subi	r22, 0xFF	; 255
 57e:	7f 4f       	sbci	r23, 0xFF	; 255
 580:	8f 4f       	sbci	r24, 0xFF	; 255
 582:	9f 4f       	sbci	r25, 0xFF	; 255
 584:	08 95       	ret

00000586 <__fp_split3>:
 586:	57 fd       	sbrc	r21, 7
 588:	90 58       	subi	r25, 0x80	; 128
 58a:	44 0f       	add	r20, r20
 58c:	55 1f       	adc	r21, r21
 58e:	59 f0       	breq	.+22     	; 0x5a6 <__fp_splitA+0x10>
 590:	5f 3f       	cpi	r21, 0xFF	; 255
 592:	71 f0       	breq	.+28     	; 0x5b0 <__fp_splitA+0x1a>
 594:	47 95       	ror	r20

00000596 <__fp_splitA>:
 596:	88 0f       	add	r24, r24
 598:	97 fb       	bst	r25, 7
 59a:	99 1f       	adc	r25, r25
 59c:	61 f0       	breq	.+24     	; 0x5b6 <__fp_splitA+0x20>
 59e:	9f 3f       	cpi	r25, 0xFF	; 255
 5a0:	79 f0       	breq	.+30     	; 0x5c0 <__fp_splitA+0x2a>
 5a2:	87 95       	ror	r24
 5a4:	08 95       	ret
 5a6:	12 16       	cp	r1, r18
 5a8:	13 06       	cpc	r1, r19
 5aa:	14 06       	cpc	r1, r20
 5ac:	55 1f       	adc	r21, r21
 5ae:	f2 cf       	rjmp	.-28     	; 0x594 <__fp_split3+0xe>
 5b0:	46 95       	lsr	r20
 5b2:	f1 df       	rcall	.-30     	; 0x596 <__fp_splitA>
 5b4:	08 c0       	rjmp	.+16     	; 0x5c6 <__fp_splitA+0x30>
 5b6:	16 16       	cp	r1, r22
 5b8:	17 06       	cpc	r1, r23
 5ba:	18 06       	cpc	r1, r24
 5bc:	99 1f       	adc	r25, r25
 5be:	f1 cf       	rjmp	.-30     	; 0x5a2 <__fp_splitA+0xc>
 5c0:	86 95       	lsr	r24
 5c2:	71 05       	cpc	r23, r1
 5c4:	61 05       	cpc	r22, r1
 5c6:	08 94       	sec
 5c8:	08 95       	ret

000005ca <__fp_zero>:
 5ca:	e8 94       	clt

000005cc <__fp_szero>:
 5cc:	bb 27       	eor	r27, r27
 5ce:	66 27       	eor	r22, r22
 5d0:	77 27       	eor	r23, r23
 5d2:	cb 01       	movw	r24, r22
 5d4:	97 f9       	bld	r25, 7
 5d6:	08 95       	ret

000005d8 <__mulsf3>:
 5d8:	0e 94 ff 02 	call	0x5fe	; 0x5fe <__mulsf3x>
 5dc:	0c 94 b2 02 	jmp	0x564	; 0x564 <__fp_round>
 5e0:	0e 94 a4 02 	call	0x548	; 0x548 <__fp_pscA>
 5e4:	38 f0       	brcs	.+14     	; 0x5f4 <__mulsf3+0x1c>
 5e6:	0e 94 ab 02 	call	0x556	; 0x556 <__fp_pscB>
 5ea:	20 f0       	brcs	.+8      	; 0x5f4 <__mulsf3+0x1c>
 5ec:	95 23       	and	r25, r21
 5ee:	11 f0       	breq	.+4      	; 0x5f4 <__mulsf3+0x1c>
 5f0:	0c 94 9b 02 	jmp	0x536	; 0x536 <__fp_inf>
 5f4:	0c 94 a1 02 	jmp	0x542	; 0x542 <__fp_nan>
 5f8:	11 24       	eor	r1, r1
 5fa:	0c 94 e6 02 	jmp	0x5cc	; 0x5cc <__fp_szero>

000005fe <__mulsf3x>:
 5fe:	0e 94 c3 02 	call	0x586	; 0x586 <__fp_split3>
 602:	70 f3       	brcs	.-36     	; 0x5e0 <__mulsf3+0x8>

00000604 <__mulsf3_pse>:
 604:	95 9f       	mul	r25, r21
 606:	c1 f3       	breq	.-16     	; 0x5f8 <__mulsf3+0x20>
 608:	95 0f       	add	r25, r21
 60a:	50 e0       	ldi	r21, 0x00	; 0
 60c:	55 1f       	adc	r21, r21
 60e:	62 9f       	mul	r22, r18
 610:	f0 01       	movw	r30, r0
 612:	72 9f       	mul	r23, r18
 614:	bb 27       	eor	r27, r27
 616:	f0 0d       	add	r31, r0
 618:	b1 1d       	adc	r27, r1
 61a:	63 9f       	mul	r22, r19
 61c:	aa 27       	eor	r26, r26
 61e:	f0 0d       	add	r31, r0
 620:	b1 1d       	adc	r27, r1
 622:	aa 1f       	adc	r26, r26
 624:	64 9f       	mul	r22, r20
 626:	66 27       	eor	r22, r22
 628:	b0 0d       	add	r27, r0
 62a:	a1 1d       	adc	r26, r1
 62c:	66 1f       	adc	r22, r22
 62e:	82 9f       	mul	r24, r18
 630:	22 27       	eor	r18, r18
 632:	b0 0d       	add	r27, r0
 634:	a1 1d       	adc	r26, r1
 636:	62 1f       	adc	r22, r18
 638:	73 9f       	mul	r23, r19
 63a:	b0 0d       	add	r27, r0
 63c:	a1 1d       	adc	r26, r1
 63e:	62 1f       	adc	r22, r18
 640:	83 9f       	mul	r24, r19
 642:	a0 0d       	add	r26, r0
 644:	61 1d       	adc	r22, r1
 646:	22 1f       	adc	r18, r18
 648:	74 9f       	mul	r23, r20
 64a:	33 27       	eor	r19, r19
 64c:	a0 0d       	add	r26, r0
 64e:	61 1d       	adc	r22, r1
 650:	23 1f       	adc	r18, r19
 652:	84 9f       	mul	r24, r20
 654:	60 0d       	add	r22, r0
 656:	21 1d       	adc	r18, r1
 658:	82 2f       	mov	r24, r18
 65a:	76 2f       	mov	r23, r22
 65c:	6a 2f       	mov	r22, r26
 65e:	11 24       	eor	r1, r1
 660:	9f 57       	subi	r25, 0x7F	; 127
 662:	50 40       	sbci	r21, 0x00	; 0
 664:	9a f0       	brmi	.+38     	; 0x68c <__mulsf3_pse+0x88>
 666:	f1 f0       	breq	.+60     	; 0x6a4 <__mulsf3_pse+0xa0>
 668:	88 23       	and	r24, r24
 66a:	4a f0       	brmi	.+18     	; 0x67e <__mulsf3_pse+0x7a>
 66c:	ee 0f       	add	r30, r30
 66e:	ff 1f       	adc	r31, r31
 670:	bb 1f       	adc	r27, r27
 672:	66 1f       	adc	r22, r22
 674:	77 1f       	adc	r23, r23
 676:	88 1f       	adc	r24, r24
 678:	91 50       	subi	r25, 0x01	; 1
 67a:	50 40       	sbci	r21, 0x00	; 0
 67c:	a9 f7       	brne	.-22     	; 0x668 <__mulsf3_pse+0x64>
 67e:	9e 3f       	cpi	r25, 0xFE	; 254
 680:	51 05       	cpc	r21, r1
 682:	80 f0       	brcs	.+32     	; 0x6a4 <__mulsf3_pse+0xa0>
 684:	0c 94 9b 02 	jmp	0x536	; 0x536 <__fp_inf>
 688:	0c 94 e6 02 	jmp	0x5cc	; 0x5cc <__fp_szero>
 68c:	5f 3f       	cpi	r21, 0xFF	; 255
 68e:	e4 f3       	brlt	.-8      	; 0x688 <__mulsf3_pse+0x84>
 690:	98 3e       	cpi	r25, 0xE8	; 232
 692:	d4 f3       	brlt	.-12     	; 0x688 <__mulsf3_pse+0x84>
 694:	86 95       	lsr	r24
 696:	77 95       	ror	r23
 698:	67 95       	ror	r22
 69a:	b7 95       	ror	r27
 69c:	f7 95       	ror	r31
 69e:	e7 95       	ror	r30
 6a0:	9f 5f       	subi	r25, 0xFF	; 255
 6a2:	c1 f7       	brne	.-16     	; 0x694 <__mulsf3_pse+0x90>
 6a4:	fe 2b       	or	r31, r30
 6a6:	88 0f       	add	r24, r24
 6a8:	91 1d       	adc	r25, r1
 6aa:	96 95       	lsr	r25
 6ac:	87 95       	ror	r24
 6ae:	97 f9       	bld	r25, 7
 6b0:	08 95       	ret

000006b2 <_exit>:
 6b2:	f8 94       	cli

000006b4 <__stop_program>:
 6b4:	ff cf       	rjmp	.-2      	; 0x6b4 <__stop_program>
