{"id": "Q1", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，下列说法正确的是： A. 主要解决主存容量不足问题；； B. 通过硬件自动完成数据调动，对程序员透明；； C. 由操作系统负责主存与Cache间的数据调度；； D. Cache容量通常大于主存容量，以提升访问速度；", "answer_label": "B", "answer_explain": "Cache-主存层主要解决CPU与主存速度不匹配问题，数据调动由硬件自动完成，对程序员透明。主存容量问题由主存-辅存层解决，Cache容量远小于主存。", "answer": "B || 解析：Cache-主存层主要解决CPU与主存速度不匹配问题，数据调动由硬件自动完成，对程序员透明。主存容量问题由主存-辅存层解决，Cache容量远小于主存。"}
{"id": "Q2", "type": "单项选择题", "question": "下列关于DRAM与SRAM的比较，正确的是： A. SRAM集成度高，常用于主存；； B. DRAM为非易失性存储器，断电后信息不丢失；； C. SRAM读出为非破坏性，无需再生；； D. DRAM刷新周期与存取周期相同；", "answer_label": "C", "answer_explain": "SRAM使用双稳态触发器，读出不破坏信息，无需再生。DRAM集成度高但需刷新，且为易失性存储器。刷新周期大于存取周期。", "answer": "C || 解析：SRAM使用双稳态触发器，读出不破坏信息，无需再生。DRAM集成度高但需刷新，且为易失性存储器。刷新周期大于存取周期。"}
{"id": "Q3", "type": "单项选择题", "question": "在存储器性能指标中，以下哪项描述正确？ A. 存取时间等于存取周期；； B. 主存带宽与存取周期成正比；； C. 存取周期是连续两次独立访问的最小时间间隔；； D. 单位成本=总容量/总成本；", "answer_label": "C", "answer_explain": "存取周期是连续两次独立访问的最小时间间隔，通常大于存取时间。主存带宽与存取周期成反比。单位成本=总成本/总容量。", "answer": "C || 解析：存取周期是连续两次独立访问的最小时间间隔，通常大于存取时间。主存带宽与存取周期成反比。单位成本=总成本/总容量。"}
{"id": "Q4", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机存取的是： A. DRAM；； B. SRAM；； C. ROM；； D. 磁带；", "answer_label": "C", "answer_explain": "ROM为非易失性且支持随机存取。DRAM和SRAM为易失性，磁带为顺序存取存储器，不支持随机访问。", "answer": "C || 解析：ROM为非易失性且支持随机存取。DRAM和SRAM为易失性，磁带为顺序存取存储器，不支持随机访问。"}
{"id": "Q5", "type": "单项选择题", "question": "关于DRAM刷新方式，下列说法正确的是： A. 集中刷新期间无死时间；； B. 分散刷新会增加系统存取周期；； C. 异步刷新无需定时，完全由CPU控制；； D. 刷新操作与读操作完全相同；", "answer_label": "B", "answer_explain": "分散刷新将刷新插入读写周期，延长系统存取周期。集中刷新有死区，异步刷新定时且透明，刷新操作类似读但无需选片。", "answer": "B || 解析：分散刷新将刷新插入读写周期，延长系统存取周期。集中刷新有死区，异步刷新定时且透明，刷新操作类似读但无需选片。"}
{"id": "Q6", "type": "单项选择题", "question": "在计算机系统中，主存与辅存构成的层次结构主要解决的问题是： A. CPU与Cache速度不匹配；； B. 存储器容量与成本的矛盾；； C. 存储器速度与容量的矛盾；； D. 程序员编程地址空间与物理内存的不一致；", "answer_label": "B", "answer_explain": "主存-辅存层通过虚拟存储系统，使程序员可用地址空间远大于主存，解决了容量与成本的矛盾。速度问题由Cache层解决。", "answer": "B || 解析：主存-辅存层通过虚拟存储系统，使程序员可用地址空间远大于主存，解决了容量与成本的矛盾。速度问题由Cache层解决。"}
{"id": "Q7", "type": "简答题", "question": "请结合存储器层次结构与DRAM刷新机制，解释为何在现代计算机中，即使主存容量大且成本低，仍需使用SRAM作为Cache。", "answer": "尽管DRAM容量大、成本低，但其存取速度慢且需定时刷新，刷新过程会引入延迟。而SRAM速度快、无刷新需求，适合用作Cache以匹配CPU速度。Cache-主存层通过高速SRAM缓存频繁访问的数据，有效缓解CPU与主存速度不匹配问题，提升整体性能。"}
{"id": "Q8", "type": "简答题", "question": "若某DRAM芯片的刷新周期为2ms，共1024行，采用异步刷新方式，求相邻两行刷新的时间间隔t，并说明该方式如何平衡刷新效率与系统响应时间。", "answer": "t = 2ms / 1024 ≈ 1.95μs。异步刷新将刷新请求均匀分布到整个刷新周期内，避免集中刷新造成的长时间死区，使系统响应更平滑，既保证了刷新及时性，又减少了对正常访问的干扰。"}
{"id": "Q9", "type": "简答题", "question": "某系统采用虚拟存储技术，程序员编程时使用16MB地址空间，但主存仅4MB。请说明该系统如何实现这一设计，并指出主存与辅存间数据调度的实现机制。", "answer": "系统通过虚拟存储技术，将程序地址空间映射到主存与辅存的组合空间。主存作为高速缓存，辅存（如硬盘）存储未使用部分。数据调度由硬件与操作系统共同完成：当访问不在主存的数据时，操作系统将所需页从辅存调入主存，必要时替换旧页，对程序员透明。"}
{"id": "Q10", "type": "简答题", "question": "为何DRAM芯片采用地址引脚复用技术？该技术如何影响芯片封装与系统设计？", "answer": "DRAM容量大，地址位数多，若不复用，引脚数将剧增，增加封装复杂度与成本。通过行地址与列地址分时输入，可减少一半地址引脚。这降低了芯片封装难度，提升了集成度，使大容量DRAM芯片更经济可行，是系统设计中平衡性能与成本的关键技术。"}
{"id": "Q11", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，下列说法最准确的是： A. 解决主存容量不足问题；； B. 提升CPU与主存间的数据传输速率；； C. 实现虚拟存储器的地址映射；； D. 替代辅存完成长期数据保存；", "answer_label": "B", "answer_explain": "Cache-主存层主要解决CPU与主存速度不匹配问题，通过高速Cache提升访问效率。A错在容量由主存-辅存层解决；C为虚拟存储系统功能；D是辅存职责。", "answer": "B || 解析：Cache-主存层主要解决CPU与主存速度不匹配问题，通过高速Cache提升访问效率。A错在容量由主存-辅存层解决；C为虚拟存储系统功能；D是辅存职责。"}
{"id": "Q12", "type": "单项选择题", "question": "下列存储器中，既属于非易失性又支持随机存取的是： A. SRAM；； B. DRAM；； C. ROM；； D. 磁带；", "answer_label": "C", "answer_explain": "SRAM与DRAM为易失性，磁带为顺序存取，仅ROM满足非易失性且支持随机访问，符合其断电不丢失、可随机读取的特性。", "answer": "C || 解析：SRAM与DRAM为易失性，磁带为顺序存取，仅ROM满足非易失性且支持随机访问，符合其断电不丢失、可随机读取的特性。"}
{"id": "Q13", "type": "单项选择题", "question": "在DRAM中，刷新操作与读出操作的主要区别是： A. 刷新无需地址译码；； B. 刷新不改变数据内容；； C. 刷新仅针对行，读出针对单元；； D. 刷新由CPU发起；", "answer_label": "C", "answer_explain": "刷新以行为单位，读出以单元为单位。刷新是恢复电荷，读出是获取信息，二者目的不同。A错（需行地址）；B错（刷新也改变状态）；D错（刷新由芯片内部自动完成）。", "answer": "C || 解析：刷新以行为单位，读出以单元为单位。刷新是恢复电荷，读出是获取信息，二者目的不同。A错（需行地址）；B错（刷新也改变状态）；D错（刷新由芯片内部自动完成）。"}
{"id": "Q14", "type": "单项选择题", "question": "某计算机系统主存容量为4GB，字长为32位，其存储容量可表示为： A. 1G×32位；； B. 2G×16位；； C. 4G×8位；； D. 1G×128位；", "answer_label": "A", "answer_explain": "4GB = 4×1024MB = 4096MB = 4G字节。字长32位=4字节，故存储字数为4G/4 = 1G。因此为1G×32位。", "answer": "A || 解析：4GB = 4×1024MB = 4096MB = 4G字节。字长32位=4字节，故存储字数为4G/4 = 1G。因此为1G×32位。"}
{"id": "Q15", "type": "单项选择题", "question": "关于SRAM与DRAM的比较，以下说法正确的是： A. SRAM集成度高于DRAM；； B. DRAM读出为破坏性，需读后再生；； C. SRAM无需刷新，但功耗低；； D. DRAM适合用于Cache；", "answer_label": "B", "answer_explain": "DRAM因电容放电导致读出为破坏性，必须读后再生。A错（SRAM集成度低）；C错（SRAM功耗大）；D错（Cache用SRAM）。", "answer": "B || 解析：DRAM因电容放电导致读出为破坏性，必须读后再生。A错（SRAM集成度低）；C错（SRAM功耗大）；D错（Cache用SRAM）。"}
{"id": "Q16", "type": "单项选择题", "question": "在集中刷新方式中，若存储器有1024行，刷新周期为2ms，则死时间最长可达： A. 1ms；； B. 2ms；； C. 1024×t；； D. 0.5ms；", "answer_label": "B", "answer_explain": "集中刷新在一个刷新周期内完成所有行刷新，期间停止访存，死时间等于刷新周期，即2ms。C为表达式但非具体值，A、D无依据。", "answer": "B || 解析：集中刷新在一个刷新周期内完成所有行刷新，期间停止访存，死时间等于刷新周期，即2ms。C为表达式但非具体值，A、D无依据。"}
{"id": "Q17", "type": "简答题", "question": "为何DRAM必须定时刷新？若不刷新，会导致什么后果？请结合其存储原理和信息可保存性说明。", "answer": "DRAM利用电容存储电荷表示信息，电荷会因漏电逐渐消失，通常维持1～2ms。若不刷新，电荷耗尽，信息丢失。因断电后信息也会丢失，故DRAM为易失性存储器，必须定时刷新以维持数据完整性。"}
{"id": "Q18", "type": "简答题", "question": "在多级存储系统中，Cache与主存之间的数据调动由硬件自动完成，而主存与辅存之间的数据调动由硬件和操作系统共同完成。请从透明性角度解释两者差异的原因。", "answer": "Cache-主存层由硬件自动完成，对程序员透明，因速度极快，无需操作系统干预；主存-辅存层涉及大量数据交换与虚拟地址管理，需操作系统调度页表、页面置换等，故需软硬件协同，对应用程序员透明但非完全硬件自动。"}
{"id": "Q19", "type": "简答题", "question": "某系统使用异步刷新方式刷新DRAM，总刷新周期为2ms，共1024行。请计算相邻两行刷新的时间间隔，并说明该方式相比集中刷新的优势。", "answer": "相邻两行刷新间隔 = 2ms / 1024 ≈ 1.95μs。异步刷新将死时间分散，避免长时间访存中断，提高系统效率，相比集中刷新的2ms死区，显著降低对CPU访问的阻塞影响。"}
{"id": "Q20", "type": "简答题", "question": "为何SRAM适合用作Cache，而DRAM适合用作主存？请从速度、容量、成本、功耗等方面进行综合分析。", "answer": "SRAM速度快、非破坏性读出、无需刷新，适合高速Cache；但集成度低、功耗大、成本高。DRAM集成度高、位价低、功耗小，适合大容量主存；虽速度慢且需刷新，但通过Cache弥补。二者结合实现高速、大容量、低成本的存储系统。"}
{"id": "Q21", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，以下描述最准确的是： A. 提升主存容量以支持更大程序运行；； B. 解决CPU与主存速度不匹配问题，提升访问效率；； C. 实现程序的虚拟地址到物理地址的映射；； D. 替代辅存以降低系统成本；", "answer_label": "B", "answer_explain": "Cache-主存层主要解决CPU与主存速度差异问题，通过高速Cache缓存频繁访问的数据，使系统整体访问速度接近Cache，而容量与成本接近主存，提升效率。", "answer": "B || 解析：Cache-主存层主要解决CPU与主存速度差异问题，通过高速Cache缓存频繁访问的数据，使系统整体访问速度接近Cache，而容量与成本接近主存，提升效率。"}
{"id": "Q22", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机存取的是： A. SRAM；； B. DRAM；； C. ROM；； D. 磁带；", "answer_label": "C", "answer_explain": "SRAM和DRAM为易失性，磁带为串行访问，仅ROM具备非易失性且支持随机存取，符合题意。", "answer": "C || 解析：SRAM和DRAM为易失性，磁带为串行访问，仅ROM具备非易失性且支持随机存取，符合题意。"}
{"id": "Q23", "type": "单项选择题", "question": "在DRAM中，刷新操作的主要原因是： A. 提高读写速度；； B. 恢复因读操作而丢失的电荷；； C. 增加存储容量；； D. 防止地址冲突；", "answer_label": "B", "answer_explain": "DRAM利用电容存储电荷，读操作会破坏电荷，需刷新恢复；刷新是维持数据不丢失的关键，与读操作破坏性相关。", "answer": "B || 解析：DRAM利用电容存储电荷，读操作会破坏电荷，需刷新恢复；刷新是维持数据不丢失的关键，与读操作破坏性相关。"}
{"id": "Q24", "type": "单项选择题", "question": "关于SRAM与DRAM的比较，下列说法正确的是： A. SRAM集成度高于DRAM；； B. DRAM无需刷新，SRAM需刷新；； C. SRAM功耗高于DRAM；； D. DRAM支持非破坏性读出；", "answer_label": "C", "answer_explain": "SRAM使用六晶体管，集成度低，功耗大；DRAM集成度高、功耗小，但需刷新且读为破坏性，故C正确。", "answer": "C || 解析：SRAM使用六晶体管，集成度低，功耗大；DRAM集成度高、功耗小，但需刷新且读为破坏性，故C正确。"}
{"id": "Q25", "type": "单项选择题", "question": "在多级存储系统中，主存与辅存之间的数据调度由谁完成？ A. CPU；； B. Cache控制器；； C. 操作系统与硬件共同完成；； D. 应用程序；", "answer_label": "C", "answer_explain": "主存与辅存间数据调度由操作系统管理页表，硬件支持地址转换，二者协同完成，对程序员透明。", "answer": "C || 解析：主存与辅存间数据调度由操作系统管理页表，硬件支持地址转换，二者协同完成，对程序员透明。"}
{"id": "Q26", "type": "单项选择题", "question": "某存储器芯片容量为1M×8位，其存储容量为： A. 1MB；； B. 8MB；； C. 1Mb；； D. 8Mb；", "answer_label": "A", "answer_explain": "1M×8位 = 1,048,576 × 8 bit = 8,388,608 bit = 1,048,576 字节 = 1MB。", "answer": "A || 解析：1M×8位 = 1,048,576 × 8 bit = 8,388,608 bit = 1,048,576 字节 = 1MB。"}
{"id": "Q27", "type": "单项选择题", "question": "下列存储器中，存取周期最短的是： A. Cache；； B. 主存；； C. 磁盘；； D. 光盘；", "answer_label": "A", "answer_explain": "Cache位于CPU与主存之间，速度与CPU匹配，存取周期最短；主存次之，辅存最慢。", "answer": "A || 解析：Cache位于CPU与主存之间，速度与CPU匹配，存取周期最短；主存次之，辅存最慢。"}
{"id": "Q28", "type": "单项选择题", "question": "关于DRAM的刷新方式，下列说法正确的是： A. 集中刷新不会影响正常读写操作；； B. 分散刷新会增加系统存取周期；； C. 异步刷新无需定时，完全由CPU触发；； D. 刷新操作与读操作完全相同；", "answer_label": "B", "answer_explain": "分散刷新将周期分两段，读写与刷新交替进行，导致系统存取周期加长，故B正确。", "answer": "B || 解析：分散刷新将周期分两段，读写与刷新交替进行，导致系统存取周期加长，故B正确。"}
{"id": "Q29", "type": "简答题", "question": "为何DRAM需定时刷新？若不刷新，会发生什么？请结合其工作原理说明。", "answer": "DRAM利用电容存储电荷，电荷会随时间泄漏，通常维持1～2ms。若不刷新，电荷消失，信息丢失。读操作会破坏电荷，必须读后再生。因此需定时刷新，恢复电荷，确保数据不丢失。"}
{"id": "Q30", "type": "简答题", "question": "在虚拟存储系统中，程序员使用的地址空间为何可以大于主存容量？请结合主存-辅存层次结构说明。", "answer": "虚拟存储系统通过主存-辅存层次结构实现。程序员使用虚拟地址空间，操作系统将程序分页存储于辅存。仅当程序运行时，所需页面调入主存。因此，可用地址空间可远大于主存容量，系统自动完成页面调度，对程序员透明。"}
{"id": "Q31", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，以下描述最准确的是： A. 解决主存容量不足问题；； B. 提升辅存访问速度；； C. 缓解CPU与主存速度不匹配问题；； D. 实现虚拟内存管理功能。", "answer_label": "C", "answer_explain": "Cache-主存层主要解决CPU与主存速度差异问题，其数据调动由硬件自动完成，对程序员透明，提升整体访问效率。", "answer": "C || 解析：Cache-主存层主要解决CPU与主存速度差异问题，其数据调动由硬件自动完成，对程序员透明，提升整体访问效率。"}
{"id": "Q32", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机访问的是： A. SRAM；； B. DRAM；； C. ROM；； D. 磁带。", "answer_label": "C", "answer_explain": "ROM断电信息不丢失（非易失性），且支持随机读取，符合题意；SRAM/DRAM为易失性，磁带为串行访问。", "answer": "C || 解析：ROM断电信息不丢失（非易失性），且支持随机读取，符合题意；SRAM/DRAM为易失性，磁带为串行访问。"}
{"id": "Q33", "type": "单项选择题", "question": "在DRAM中，若某存储单元读出后信息丢失，必须进行再生操作，其根本原因是： A. 读操作破坏了电容电荷；； B. 存储单元地址错误；； C. 电源电压不稳；； D. 刷新周期过长。", "answer_label": "A", "answer_explain": "DRAM利用电容电荷存储信息，读操作会放电导致信息丢失，故为破坏性读出，需读后再生。", "answer": "A || 解析：DRAM利用电容电荷存储信息，读操作会放电导致信息丢失，故为破坏性读出，需读后再生。"}
{"id": "Q34", "type": "单项选择题", "question": "关于SRAM与DRAM的比较，下列说法错误的是： A. SRAM集成度低于DRAM；； B. DRAM需定时刷新；； C. SRAM读出为破坏性；； D. DRAM位价更低。", "answer_label": "C", "answer_explain": "SRAM采用双稳态触发器，读出不破坏原状态，为非破坏性读出；DRAM才为破坏性读出。", "answer": "C || 解析：SRAM采用双稳态触发器，读出不破坏原状态，为非破坏性读出；DRAM才为破坏性读出。"}
{"id": "Q35", "type": "单项选择题", "question": "在存储器层次结构中，主存与辅存之间的数据调动由谁完成？ A. CPU；； B. Cache控制器；； C. 操作系统与硬件；； D. 应用程序。", "answer_label": "C", "answer_explain": "主存与辅存间数据调动由操作系统管理页面调度，硬件支持地址映射，对程序员透明。", "answer": "C || 解析：主存与辅存间数据调动由操作系统管理页面调度，硬件支持地址映射，对程序员透明。"}
{"id": "Q36", "type": "单项选择题", "question": "某存储器芯片容量为2M×8位，其存储字数为： A. 2M；； B. 16M；； C. 8M；； D. 1M。", "answer_label": "A", "answer_explain": "容量=存储字数×字长，2M×8位表示存储字数为2M，字长为8位，故存储字数为2M。", "answer": "A || 解析：容量=存储字数×字长，2M×8位表示存储字数为2M，字长为8位，故存储字数为2M。"}
{"id": "Q37", "type": "单项选择题", "question": "下列存储器中，适合用作高速缓冲存储器的是： A. DRAM；； B. ROM；； C. SRAM；； D. 磁盘。", "answer_label": "C", "answer_explain": "SRAM速度快、集成度低、价格高，适合用于Cache；DRAM用于主存，ROM为只读，磁盘为辅存。", "answer": "C || 解析：SRAM速度快、集成度低、价格高，适合用于Cache；DRAM用于主存，ROM为只读，磁盘为辅存。"}
{"id": "Q38", "type": "简答题", "question": "为何DRAM需要刷新？请结合其工作原理与存取特性说明刷新的必要性。", "answer": "DRAM利用电容电荷存储信息，电荷会随时间泄漏，导致信息丢失。读操作会放电，造成破坏性读出，因此必须定时刷新。刷新通过重写电容电荷来恢复数据，确保信息不丢失，是DRAM正常工作的必要条件。"}
{"id": "Q39", "type": "简答题", "question": "在多级存储系统中，Cache-主存层与主存-辅存层分别解决了什么矛盾？请从速度、容量、成本三方面简要说明。", "answer": "Cache-主存层解决速度与成本矛盾：速度接近Cache，成本接近主存；主存-辅存层解决容量与成本矛盾：容量接近辅存，成本接近主存。两者共同实现大容量、高速度、低成本的平衡。"}
{"id": "Q40", "type": "简答题", "question": "为什么SRAM可实现非破坏性读出，而DRAM必须进行读后再生？请从存储元原理角度解释。", "answer": "SRAM使用双稳态触发器，读出时不改变状态，故为非破坏性；DRAM用电容存储电荷，读出时电荷被取出，导致信息丢失，必须读后再生以恢复数据，因此为破坏性读出。"}
{"id": "Q41", "type": "单项选择题", "question": "关于存储器层次结构中Cache与主存的关系，以下描述正确的是： A. Cache中的内容是主存内容的完整副本； B. Cache与主存之间的数据交换由操作系统控制； C. Cache的存取速度接近主存，容量接近辅存； D. Cache-主存层主要解决CPU与主存速度不匹配问题，数据调动由硬件自动完成，对程序员透明。", "answer_label": "D", "answer_explain": "Cache是主存的高速缓存，仅存放主存的部分内容，非完整副本；数据调动由硬件自动完成，对程序员透明；其速度接近Cache，容量接近主存，故A、B、C错误。", "answer": "D || 解析：Cache是主存的高速缓存，仅存放主存的部分内容，非完整副本；数据调动由硬件自动完成，对程序员透明；其速度接近Cache，容量接近主存，故A、B、C错误。"}
{"id": "Q42", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机访问的是： A. DRAM； B. SRAM； C. ROM； D. 磁带", "answer_label": "C", "answer_explain": "DRAM和SRAM为易失性存储器；磁带为顺序存取存储器，不支持随机访问；ROM是非易失性且支持随机访问，符合题意。", "answer": "C || 解析：DRAM和SRAM为易失性存储器；磁带为顺序存取存储器，不支持随机访问；ROM是非易失性且支持随机访问，符合题意。"}
{"id": "Q43", "type": "单项选择题", "question": "在DRAM中，刷新操作的主要目的是： A. 提高读写速度； B. 恢复因读操作而丢失的电荷； C. 重新写入所有存储单元的数据； D. 降低功耗", "answer_label": "B", "answer_explain": "DRAM利用电容存储电荷，读操作会破坏电荷，需读后再生；刷新即恢复电荷，维持数据不丢失，故B正确。", "answer": "B || 解析：DRAM利用电容存储电荷，读操作会破坏电荷，需读后再生；刷新即恢复电荷，维持数据不丢失，故B正确。"}
{"id": "Q44", "type": "单项选择题", "question": "关于SRAM与DRAM的比较，以下说法正确的是： A. SRAM集成度高于DRAM； B. DRAM无需刷新； C. SRAM读出为破坏性，需再生； D. SRAM存取速度比DRAM快", "answer_label": "D", "answer_explain": "SRAM使用双稳态触发器，非破坏性读出，无需刷新，集成度低；DRAM集成度高，需刷新，速度慢；故D正确。", "answer": "D || 解析：SRAM使用双稳态触发器，非破坏性读出，无需刷新，集成度低；DRAM集成度高，需刷新，速度慢；故D正确。"}
{"id": "Q45", "type": "单项选择题", "question": "在存储器系统中，主存带宽（Bm）的计算公式是： A. Bm = 存储容量 / 存取周期； B. Bm = 数据宽度 / 存取周期； C. Bm = 存取时间 / 数据宽度； D. Bm = 存取周期 × 数据宽度", "answer_label": "B", "answer_explain": "主存带宽即数据传输速率，单位为位/秒，等于数据宽度除以存取周期，故B正确。", "answer": "B || 解析：主存带宽即数据传输速率，单位为位/秒，等于数据宽度除以存取周期，故B正确。"}
{"id": "Q46", "type": "单项选择题", "question": "下列关于串行访问存储器的说法，错误的是： A. 磁带属于顺序存取存储器； B. 磁盘属于直接存取存储器； C. 串行访问存储器的存取时间与位置有关； D. 串行访问存储器的存取速度通常快于RAM", "answer_label": "D", "answer_explain": "串行访问存储器（如磁带）存取速度慢，且与位置相关；RAM为随机访问，速度远快于串行存储器，故D错误。", "answer": "D || 解析：串行访问存储器（如磁带）存取速度慢，且与位置相关；RAM为随机访问，速度远快于串行存储器，故D错误。"}
{"id": "Q47", "type": "简答题", "question": "为什么DRAM需要定时刷新？若某DRAM芯片刷新周期为2ms，共1024行，采用异步刷新方式，求相邻两行刷新的时间间隔t。", "answer": "DRAM利用电容存储电荷，电荷会自然泄漏，需定时刷新以恢复数据。异步刷新中，相邻两行刷新间隔t = 刷新周期 / 行数 = 2ms / 1024 ≈ 1.95μs。"}
{"id": "Q48", "type": "简答题", "question": "在多级存储系统中，Cache-主存层与主存-辅存层分别解决了哪些核心矛盾？它们的数据调动由谁负责？对程序员是否透明？", "answer": "Cache-主存层解决CPU与主存速度不匹配问题，由硬件自动完成数据调动，对程序员透明；主存-辅存层解决容量不足问题，由硬件与操作系统共同完成，对应用程序员透明。"}
{"id": "Q49", "type": "单项选择题", "question": "关于ROM的描述，正确的是： A. ROM只能读不能写，且断电后信息丢失； B. ROM的位价高于RAM； C. ROM支持随机访问，且信息断电不丢失； D. ROM的集成度低于SRAM", "answer_label": "C", "answer_explain": "ROM支持随机访问，断电信息不丢失；A错（断电不丢失）；B错（ROM位价低）；D错（ROM集成度高）。", "answer": "C || 解析：ROM支持随机访问，断电信息不丢失；A错（断电不丢失）；B错（ROM位价低）；D错（ROM集成度高）。"}
{"id": "Q50", "type": "简答题", "question": "某计算机系统主存容量为1G×32位，存取周期为80ns，求其主存带宽（单位：B/s）。若采用集中刷新方式，刷新周期为2ms，共1024行，求死时间最大值。", "answer": "主存带宽Bm = 数据宽度 / 存取周期 = 32位 / 80ns = 4×10^8 B/s。集中刷新死时间 = 刷新行数 × 单行刷新时间 = 1024 × (2ms / 1024) = 2ms。"}
{"id": "Q51", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，以下描述最准确的是： A. 解决主存容量不足问题；； B. 解决CPU与主存速度不匹配问题；； C. 实现虚拟存储器的地址映射；； D. 降低辅存单位成本。", "answer_label": "B", "answer_explain": "Cache-主存层主要缓解CPU与主存间速度差异，通过高速Cache提升访问效率，其数据调动由硬件自动完成，对程序员透明。", "answer": "B || 解析：Cache-主存层主要缓解CPU与主存间速度差异，通过高速Cache提升访问效率，其数据调动由硬件自动完成，对程序员透明。"}
{"id": "Q52", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机存取的是： A. DRAM；； B. SRAM；； C. ROM；； D. 磁带。", "answer_label": "C", "answer_explain": "ROM断电信息不丢失（非易失性），且支持随机读取，符合题意。DRAM和SRAM为易失性，磁带为顺序存取。", "answer": "C || 解析：ROM断电信息不丢失（非易失性），且支持随机读取，符合题意。DRAM和SRAM为易失性，磁带为顺序存取。"}
{"id": "Q53", "type": "单项选择题", "question": "在DRAM芯片中，采用地址引脚复用技术的主要目的是： A. 提高存取速度；； B. 减少芯片引脚数量；； C. 降低功耗；； D. 增加存储容量。", "answer_label": "B", "answer_explain": "地址引脚复用通过分时输入行地址和列地址，将引脚数减半，是为降低芯片封装复杂度和成本。", "answer": "B || 解析：地址引脚复用通过分时输入行地址和列地址，将引脚数减半，是为降低芯片封装复杂度和成本。"}
{"id": "Q54", "type": "单项选择题", "question": "关于DRAM的刷新操作，以下说法正确的是： A. 刷新与读操作完全相同；； B. 刷新单位是存储单元；； C. 刷新对CPU透明；； D. 刷新必须由外部程序触发。", "answer_label": "C", "answer_explain": "刷新由芯片内部自动完成，不依赖CPU访问，对CPU透明。刷新以行为单位，且无需外部触发。", "answer": "C || 解析：刷新由芯片内部自动完成，不依赖CPU访问，对CPU透明。刷新以行为单位，且无需外部触发。"}
{"id": "Q55", "type": "单项选择题", "question": "下列关于SRAM与DRAM的比较，正确的是： A. SRAM集成度高于DRAM；； B. DRAM读出为破坏性，需读后再生；； C. SRAM无需刷新，但功耗更低；； D. DRAM适合用于Cache。", "answer_label": "B", "answer_explain": "DRAM利用电容存储电荷，读出时电荷被释放，属于破坏性读出，必须读后再生。SRAM功耗更高，集成度更低。", "answer": "B || 解析：DRAM利用电容存储电荷，读出时电荷被释放，属于破坏性读出，必须读后再生。SRAM功耗更高，集成度更低。"}
{"id": "Q56", "type": "单项选择题", "question": "在主存-辅存层次中，操作系统负责实现数据在主存与辅存之间的调度，该机制主要解决的问题是： A. 提高CPU处理速度；； B. 扩展可用地址空间；； C. 降低存储器单位成本；； D. 增加存储器容量。", "answer_label": "B", "answer_explain": "主存-辅存层通过虚拟存储技术，使程序可使用大于物理主存的地址空间，从而扩展可用地址空间。", "answer": "B || 解析：主存-辅存层通过虚拟存储技术，使程序可使用大于物理主存的地址空间，从而扩展可用地址空间。"}
{"id": "Q57", "type": "简答题", "question": "为什么DRAM需要定时刷新？若某DRAM芯片刷新周期为2ms，共1024行，计算每行刷新间隔时间。", "answer": "DRAM电容电荷会自然泄漏，需定时刷新以恢复数据。刷新周期2ms，共1024行，每行刷新间隔为2ms/1024≈1.95μs。"}
{"id": "Q58", "type": "简答题", "question": "简述Cache-主存层与主存-辅存层在解决存储系统矛盾中的不同作用，并说明它们对程序员的透明性差异。", "answer": "Cache-主存层解决CPU与主存速度不匹配，由硬件自动完成，对所有程序员透明；主存-辅存层解决容量问题，由硬件与操作系统共同完成，对应用程序员透明，但可能涉及页面调度。"}
{"id": "Q59", "type": "单项选择题", "question": "下列存储器中，存取速度最快的是： A. 磁盘；； B. DRAM；； C. SRAM；； D. 光盘。", "answer_label": "C", "answer_explain": "SRAM因采用双稳态触发器，存取速度快，且常用于Cache，速度远高于DRAM、磁盘和光盘。", "answer": "C || 解析：SRAM因采用双稳态触发器，存取速度快，且常用于Cache，速度远高于DRAM、磁盘和光盘。"}
{"id": "Q60", "type": "简答题", "question": "某计算机主存容量为4GB，字长为32位，计算其存储容量（以位为单位）并说明该容量对应的地址空间大小。", "answer": "存储容量 = 4GB × 8 = 32Gb。地址空间大小为4GB，即2^32字节，对应32位地址线。"}
{"id": "Q61", "type": "单项选择题", "question": "关于存储器层次结构中Cache与主存的关系，以下描述正确的是： A. Cache中的内容是主存内容的完整副本；； B. Cache与主存之间的数据交换由操作系统完成；； C. Cache命中时，CPU访问的是主存而非Cache；； D. Cache的存在缓解了CPU与主存之间的速度差异，对程序员透明。", "answer_label": "D", "answer_explain": "Cache是主存的高速缓存，仅保存主存的部分内容，非完整副本；数据交换由硬件自动完成，对程序员透明；命中时CPU直接访问Cache，而非主存。", "answer": "D || 解析：Cache是主存的高速缓存，仅保存主存的部分内容，非完整副本；数据交换由硬件自动完成，对程序员透明；命中时CPU直接访问Cache，而非主存。"}
{"id": "Q62", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机访问的是： A. DRAM；； B. SRAM；； C. ROM；； D. 磁带。", "answer_label": "C", "answer_explain": "DRAM与SRAM为易失性存储器，断电信息丢失；磁带为顺序存取存储器，不支持随机访问；ROM是非易失性且支持随机读取的存储器。", "answer": "C || 解析：DRAM与SRAM为易失性存储器，断电信息丢失；磁带为顺序存取存储器，不支持随机访问；ROM是非易失性且支持随机读取的存储器。"}
{"id": "Q63", "type": "单项选择题", "question": "在DRAM芯片中采用地址引脚复用技术的主要目的是： A. 提高存取速度；； B. 降低功耗；； C. 减少芯片引脚数量；； D. 增加存储容量。", "answer_label": "C", "answer_explain": "地址引脚复用通过分时输入行地址和列地址，使地址引脚数减半，从而减少芯片封装复杂度和引脚数量，是典型的设计优化。", "answer": "C || 解析：地址引脚复用通过分时输入行地址和列地址，使地址引脚数减半，从而减少芯片封装复杂度和引脚数量，是典型的设计优化。"}
{"id": "Q64", "type": "单项选择题", "question": "关于DRAM的刷新操作，以下说法正确的是： A. 刷新与读操作完全相同，无需额外控制；； B. 刷新单位是列，由外部控制器逐列刷新；； C. 刷新操作对CPU透明，且不依赖外部访问；； D. 集中刷新方式不会造成访存死区。", "answer_label": "C", "answer_explain": "DRAM刷新由芯片内部自动完成，对CPU透明，不依赖外部访问；刷新单位是行，非列；集中刷新会产生死区。", "answer": "C || 解析：DRAM刷新由芯片内部自动完成，对CPU透明，不依赖外部访问；刷新单位是行，非列；集中刷新会产生死区。"}
{"id": "Q65", "type": "单项选择题", "question": "下列关于SRAM与DRAM的比较，错误的是： A. SRAM比DRAM集成度低；； B. DRAM比SRAM功耗小；； C. SRAM支持非破坏性读出，DRAM支持破坏性读出；； D. SRAM和DRAM均需定时刷新。", "answer_label": "D", "answer_explain": "SRAM无需刷新，信息保持稳定；DRAM因电容漏电需定时刷新。SRAM集成度低、功耗高，DRAM功耗小、集成度高。", "answer": "D || 解析：SRAM无需刷新，信息保持稳定；DRAM因电容漏电需定时刷新。SRAM集成度低、功耗高，DRAM功耗小、集成度高。"}
{"id": "Q66", "type": "单项选择题", "question": "在虚拟存储系统中，程序员所使用的地址空间与下列哪项对应？ A. 主存物理地址空间；； B. Cache地址空间；； C. 虚拟存储器地址空间；； D. 辅存物理地址空间。", "answer_label": "C", "answer_explain": "虚拟存储系统中，程序员使用的是虚拟地址空间，其大小可大于实际主存容量，由操作系统和硬件共同管理。", "answer": "C || 解析：虚拟存储系统中，程序员使用的是虚拟地址空间，其大小可大于实际主存容量，由操作系统和硬件共同管理。"}
{"id": "Q67", "type": "单项选择题", "question": "下列存储器中，存取速度最快的是： A. 辅助存储器；； B. 主存储器；； C. 高速缓冲存储器（Cache）；； D. 光存储器。", "answer_label": "C", "answer_explain": "Cache位于CPU与主存之间，速度与CPU匹配，是三级存储中速度最快的，主存次之，辅存和光存储器速度最慢。", "answer": "C || 解析：Cache位于CPU与主存之间，速度与CPU匹配，是三级存储中速度最快的，主存次之，辅存和光存储器速度最慢。"}
{"id": "Q68", "type": "简答题", "question": "为何DRAM需要定时刷新？若不刷新，会发生什么？请结合其存储原理说明。", "answer": "DRAM利用电容存储电荷表示信息，电容会因漏电逐渐放电，导致信息丢失。若不刷新，存储数据将在1～2ms内消失。因读操作会破坏电荷，必须读后再生，故需定时刷新以维持数据完整性。"}
{"id": "Q69", "type": "简答题", "question": "在多级存储系统中，Cache-主存层与主存-辅存层分别解决了什么问题？它们的实现对程序员有何影响？", "answer": "Cache-主存层解决CPU与主存速度不匹配问题，由硬件自动完成数据调入，对程序员透明；主存-辅存层解决容量不足问题，由硬件与操作系统协同完成，对应用程序员透明。两者共同实现大容量、高速度、低成本的存储目标。"}
{"id": "Q70", "type": "简答题", "question": "某系统使用DRAM作为主存，其刷新周期为2ms，共1024行。若采用异步刷新方式，求相邻两行刷新的时间间隔t。请说明该方式相比集中刷新的优势。", "answer": "t = 2ms / 1024 ≈ 1.95μs。异步刷新将死时间分散到整个刷新周期内，避免长时间访问阻塞，提高系统效率，相比集中刷新更利于实时性要求高的应用。"}
{"id": "Q71", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，以下描述最准确的是： A. 解决CPU与辅存速度不匹配问题； B. 实现主存容量的虚拟扩展； C. 提升CPU访问主存的平均速度； D. 降低主存的单位成本", "answer_label": "C", "answer_explain": "Cache-主存层通过高速缓存提升访问速度，使CPU访问主存的平均时间接近Cache速度，解决速度不匹配问题。A错在辅存；B是主存-辅存层功能；D非其主要目标。", "answer": "C || 解析：Cache-主存层通过高速缓存提升访问速度，使CPU访问主存的平均时间接近Cache速度，解决速度不匹配问题。A错在辅存；B是主存-辅存层功能；D非其主要目标。"}
{"id": "Q72", "type": "单项选择题", "question": "下列存储器中，既属于非易失性存储器又支持随机存取的是： A. DRAM； B. SRAM； C. ROM； D. 磁带", "answer_label": "C", "answer_explain": "DRAM与SRAM为易失性，磁带为串行访问。ROM是非易失性且支持随机读取，符合题意。尽管现代ROM可写，但本质仍为非易失性随机存取。", "answer": "C || 解析：DRAM与SRAM为易失性，磁带为串行访问。ROM是非易失性且支持随机读取，符合题意。尽管现代ROM可写，但本质仍为非易失性随机存取。"}
{"id": "Q73", "type": "单项选择题", "question": "在DRAM芯片中采用地址引脚复用技术的主要目的是： A. 提高存取速度； B. 降低功耗； C. 减少芯片引脚数量； D. 增加存储容量", "answer_label": "C", "answer_explain": "地址引脚复用通过分时输入行地址和列地址，使引脚数减半，是为降低芯片封装复杂度和成本。不直接影响速度、功耗或容量。", "answer": "C || 解析：地址引脚复用通过分时输入行地址和列地址，使引脚数减半，是为降低芯片封装复杂度和成本。不直接影响速度、功耗或容量。"}
{"id": "Q74", "type": "单项选择题", "question": "关于DRAM的刷新操作，下列说法正确的是： A. 刷新与读操作完全相同； B. 刷新仅对被读出的单元进行； C. 刷新是按行进行的，由芯片内部生成行地址； D. 刷新必须由CPU发起", "answer_label": "C", "answer_explain": "DRAM刷新以行为单位，由芯片内部自动产生行地址，无需CPU参与，且刷新不依赖外部访问，对CPU透明。A错，刷新不选片；B错，刷新覆盖整行；D错，刷新非CPU触发。", "answer": "C || 解析：DRAM刷新以行为单位，由芯片内部自动产生行地址，无需CPU参与，且刷新不依赖外部访问，对CPU透明。A错，刷新不选片；B错，刷新覆盖整行；D错，刷新非CPU触发。"}
{"id": "Q75", "type": "单项选择题", "question": "在计算机系统中，主存与辅存之间的数据调动由什么共同完成？ A. 硬件； B. 操作系统； C. 硬件和操作系统； D. CPU", "answer_label": "C", "answer_explain": "主存-辅存层的数据调动由硬件（MMU）和操作系统（页面调度）协同完成，对程序员透明。A或B单独不完整，D不直接参与数据调动。", "answer": "C || 解析：主存-辅存层的数据调动由硬件（MMU）和操作系统（页面调度）协同完成，对程序员透明。A或B单独不完整，D不直接参与数据调动。"}
{"id": "Q76", "type": "单项选择题", "question": "下列关于SRAM与DRAM的比较，错误的是： A. SRAM集成度低于DRAM； B. DRAM需定时刷新，SRAM不需要； C. SRAM读出为破坏性，需再生； D. DRAM位价低于SRAM", "answer_label": "C", "answer_explain": "SRAM为非破坏性读出，无需再生。DRAM因电容放电为破坏性读出，需读后再生。C项描述错误，是本题答案。", "answer": "C || 解析：SRAM为非破坏性读出，无需再生。DRAM因电容放电为破坏性读出，需读后再生。C项描述错误，是本题答案。"}
{"id": "Q77", "type": "简答题", "question": "为何DRAM必须进行刷新操作？若不刷新，会发生什么？请结合存储原理与信息可保存性说明。", "answer": "DRAM利用电容电荷存储信息，电荷会因漏电逐渐消失，维持时间仅1～2ms。若不刷新，信息将丢失。因读操作会破坏电容状态，必须通过刷新（读后再生）恢复数据，否则断电前信息也会因自然放电而消失。"}
{"id": "Q78", "type": "简答题", "question": "在多级存储系统中，Cache-主存层与主存-辅存层分别解决了什么矛盾？请从速度、容量、成本三方面分析。", "answer": "Cache-主存层解决速度与成本矛盾：以Cache高速度弥补主存慢速，容量和成本接近主存。主存-辅存层解决容量与成本矛盾：以辅存大容量、低成本扩展主存容量，速度接近主存。二者共同实现大容量、高速度、低成本的平衡。"}
{"id": "Q79", "type": "简答题", "question": "某存储器系统采用异步刷新方式，刷新周期为2ms，共1024行。请计算相邻两行刷新的时间间隔，并说明该方式相比集中刷新的优势。", "answer": "时间间隔 = 2ms / 1024 ≈ 1.95μs。异步刷新将死时间分散，避免长时间访存中断，提高系统效率；而集中刷新在2ms内集中刷新，导致整个周期无法访问，影响性能。"}
{"id": "Q80", "type": "单项选择题", "question": "关于虚拟存储系统，以下说法正确的是： A. 程序员可直接访问辅存； B. 虚拟地址空间小于主存空间； C. 虚拟存储器的容量由主存和辅存共同决定； D. 虚拟存储系统无需操作系统支持", "answer_label": "C", "answer_explain": "虚拟存储器容量 = 主存 + 辅存，程序员使用虚拟地址，由操作系统和硬件共同管理。A错，访问透明；B错，虚拟空间通常大于主存；D错，操作系统必须参与页面调度。", "answer": "C || 解析：虚拟存储器容量 = 主存 + 辅存，程序员使用虚拟地址，由操作系统和硬件共同管理。A错，访问透明；B错，虚拟空间通常大于主存；D错，操作系统必须参与页面调度。"}
{"id": "Q81", "type": "单项选择题", "question": "关于存储器层次结构中Cache与主存的关系，以下说法正确的是： A. Cache中的内容是主存内容的完整副本； B. Cache与主存之间的数据交换由操作系统控制； C. CPU访问数据时，若Cache未命中则直接访问辅存； D. Cache-主存层解决了CPU与主存速度不匹配的问题，且对程序员透明", "answer_label": "D", "answer_explain": "Cache中仅保存主存的部分内容，非完整副本；数据交换由硬件自动完成，操作系统不参与；未命中时先访问主存，非直接访问辅存；Cache-主存层对程序员透明，正确答案为D。", "answer": "D || 解析：Cache中仅保存主存的部分内容，非完整副本；数据交换由硬件自动完成，操作系统不参与；未命中时先访问主存，非直接访问辅存；Cache-主存层对程序员透明，正确答案为D。"}
{"id": "Q82", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机存取的是： A. DRAM； B. SRAM； C. ROM； D. 磁带", "answer_label": "C", "answer_explain": "DRAM与SRAM为易失性存储器，磁带为串行访问且易失；ROM是非易失性且支持随机访问，符合题意，故选C。", "answer": "C || 解析：DRAM与SRAM为易失性存储器，磁带为串行访问且易失；ROM是非易失性且支持随机访问，符合题意，故选C。"}
{"id": "Q83", "type": "单项选择题", "question": "DRAM与SRAM相比，以下哪项描述最准确？ A. DRAM集成度低，但存取速度快； B. DRAM采用电容存储信息，需定时刷新； C. DRAM读出为非破坏性，无需再生； D. DRAM通常用于高速缓冲存储器", "answer_label": "B", "answer_explain": "DRAM利用电容存储电荷，电荷会泄漏，需定时刷新；集成度高、存取速度慢、需读后再生，通常用于主存，故B正确。", "answer": "B || 解析：DRAM利用电容存储电荷，电荷会泄漏，需定时刷新；集成度高、存取速度慢、需读后再生，通常用于主存，故B正确。"}
{"id": "Q84", "type": "单项选择题", "question": "在存储器性能指标中，下列关于存取周期与存取时间的关系，正确的是： A. 存取周期等于存取时间； B. 存取周期小于存取时间； C. 存取周期大于存取时间； D. 存取周期与存取时间无关", "answer_label": "C", "answer_explain": "存取周期包含存取时间及恢复时间，尤其在破坏性读出时需再生，故存取周期通常大于存取时间，C正确。", "answer": "C || 解析：存取周期包含存取时间及恢复时间，尤其在破坏性读出时需再生，故存取周期通常大于存取时间，C正确。"}
{"id": "Q85", "type": "单项选择题", "question": "关于DRAM的刷新方式，以下说法正确的是： A. 集中刷新期间可正常进行读写操作； B. 分散刷新会增加系统存取周期； C. 异步刷新的死时间最长； D. 刷新操作由CPU发起以提高效率", "answer_label": "B", "answer_explain": "分散刷新将刷新插入读写周期，延长系统周期，故存取周期增加；集中刷新有死区，异步刷新死时间分散，刷新由芯片内部自动完成，B正确。", "answer": "B || 解析：分散刷新将刷新插入读写周期，延长系统周期，故存取周期增加；集中刷新有死区，异步刷新死时间分散，刷新由芯片内部自动完成，B正确。"}
{"id": "Q86", "type": "单项选择题", "question": "在虚拟存储系统中，程序员所用的地址空间与下列哪项对应？ A. 主存物理地址空间； B. Cache地址空间； C. 虚拟存储器地址空间； D. 辅存地址空间", "answer_label": "C", "answer_explain": "虚拟存储系统中，程序员编程使用的是虚拟地址空间，其大小可大于主存，由操作系统与硬件共同管理，C正确。", "answer": "C || 解析：虚拟存储系统中，程序员编程使用的是虚拟地址空间，其大小可大于主存，由操作系统与硬件共同管理，C正确。"}
{"id": "Q87", "type": "简答题", "question": "为什么DRAM需要定时刷新？若不刷新，会发生什么？请结合存储原理和信息保存机制说明。", "answer": "DRAM利用电容存储电荷表示信息，电容会因漏电导致电荷流失，约1～2ms内信息即消失。若不刷新，电荷无法维持，数据将丢失。因此必须定时刷新，通过读出并重写恢复电荷，确保信息不丢失。"}
{"id": "Q88", "type": "简答题", "question": "在Cache-主存层次结构中，为何Cache的存取速度接近Cache，而容量和位价接近主存？请从存储器层次设计目标角度解释。", "answer": "Cache-主存层次通过上层作为下层的高速缓存，实现速度与成本的平衡。Cache速度快，主存容量大、成本低。Cache仅保存主存的热点数据，因此整体系统速度接近Cache，容量和位价接近主存，从而在不牺牲性能的前提下降低整体成本。"}
{"id": "Q89", "type": "简答题", "question": "某系统使用DRAM作为主存，若采用异步刷新方式，刷新周期为2ms，共1024行，问相邻两行刷新的时间间隔是多少？请说明该方式的优势。", "answer": "时间间隔 = 刷新周期 / 行数 = 2ms / 1024 ≈ 1.95μs。异步刷新将死时间分散，避免长时间中断访问，提高系统效率，且对CPU透明，兼顾性能与可靠性。"}
{"id": "Q90", "type": "简答题", "question": "为什么SRAM适合用作Cache，而DRAM适合用作主存？请从存取速度、集成度、功耗和成本角度综合分析。", "answer": "SRAM存取速度快、非破坏性读出，适合高速访问的Cache；但集成度低、功耗高、成本高。DRAM集成度高、成本低、功耗小，适合大容量主存；虽速度慢且需刷新，但通过层次结构弥补。因此SRAM用于Cache，DRAM用于主存，是性能与成本权衡的结果。"}
{"id": "Q91", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，以下描述最准确的是： A. 解决主存容量不足问题；； B. 提升主存与CPU之间的数据传输速率；； C. 实现虚拟存储器的地址映射；； D. 降低辅存的访问频率。", "answer_label": "B", "answer_explain": "Cache-主存层主要解决CPU与主存速度不匹配问题，通过高速Cache提升访问效率，其速度接近Cache，容量和成本接近主存。", "answer": "B || 解析：Cache-主存层主要解决CPU与主存速度不匹配问题，通过高速Cache提升访问效率，其速度接近Cache，容量和成本接近主存。"}
{"id": "Q92", "type": "单项选择题", "question": "下列存储器中，既属于非易失性存储器又支持随机存取的是： A. DRAM；； B. SRAM；； C. ROM；； D. 磁带。", "answer_label": "C", "answer_explain": "ROM是非易失性且支持随机读取；DRAM和SRAM为易失性；磁带为顺序存取，不满足随机访问要求。", "answer": "C || 解析：ROM是非易失性且支持随机读取；DRAM和SRAM为易失性；磁带为顺序存取，不满足随机访问要求。"}
{"id": "Q93", "type": "单项选择题", "question": "在DRAM中，若某存储单元的电容电荷因读出操作而丢失，必须进行的操作是： A. 重新写入数据；； B. 读后再生；； C. 刷新整个芯片；； D. 重启系统。", "answer_label": "B", "answer_explain": "DRAM为破坏性读出，读出后需立即再生，即读后再生，以恢复电容电荷，保持信息不丢失。", "answer": "B || 解析：DRAM为破坏性读出，读出后需立即再生，即读后再生，以恢复电容电荷，保持信息不丢失。"}
{"id": "Q94", "type": "单项选择题", "question": "关于SRAM与DRAM的比较，下列说法正确的是： A. SRAM集成度高于DRAM；； B. DRAM读出后无需再生；； C. SRAM功耗低于DRAM；； D. DRAM通常用于Cache。", "answer_label": "D", "answer_explain": "DRAM集成度高、位价低、功耗小，适合大容量主存；SRAM速度快但集成度低，用于Cache。D正确。", "answer": "D || 解析：DRAM集成度高、位价低、功耗小，适合大容量主存；SRAM速度快但集成度低，用于Cache。D正确。"}
{"id": "Q95", "type": "单项选择题", "question": "在存储器系统中，存取周期Tm与存取时间Ta的关系通常是： A. Tm = Ta；； B. Tm < Ta；； C. Tm > Ta；； D. Tm = 2Ta。", "answer_label": "C", "answer_explain": "存取周期包括存取时间及恢复时间，尤其对破坏性读出的DRAM，Tm通常大于Ta，故C正确。", "answer": "C || 解析：存取周期包括存取时间及恢复时间，尤其对破坏性读出的DRAM，Tm通常大于Ta，故C正确。"}
{"id": "Q96", "type": "单项选择题", "question": "下列存储器中，属于串行访问存储器的是： A. Cache；； B. 磁盘；； C. SRAM；； D. ROM。", "answer_label": "B", "answer_explain": "磁盘属于直接存取存储器，是串行访问的一种，需先定位磁道再顺序查找，不属于随机访问。", "answer": "B || 解析：磁盘属于直接存取存储器，是串行访问的一种，需先定位磁道再顺序查找，不属于随机访问。"}
{"id": "Q97", "type": "简答题", "question": "请结合存储器层次结构与DRAM刷新机制，说明为何在CPU访问主存时，系统仍能保持数据完整性。", "answer": "DRAM刷新由硬件自动完成，与CPU访问无关。刷新以行为单位，周期性进行，且对CPU透明。即使CPU正在访问主存，刷新操作仍能按异步方式分散执行，确保电容电荷被及时恢复，避免信息丢失，从而维持数据完整性。"}
{"id": "Q98", "type": "简答题", "question": "某计算机系统采用虚拟存储技术，程序员可编程的地址空间远大于物理主存容量。请说明该系统如何实现这一特性，并指出其依赖的存储器层次结构。", "answer": "系统通过主存-辅存层次结构实现虚拟存储。程序运行时，仅将当前所需部分调入主存，其余部分保留在辅存中。操作系统与硬件协同完成页面调度，使程序员看到的地址空间远大于实际主存容量，从而实现大容量编程空间。"}
{"id": "Q99", "type": "简答题", "question": "为何SRAM适合用作Cache，而DRAM适合用作主存？请从速度、集成度、成本和功耗四方面进行比较分析。", "answer": "SRAM速度快、非破坏性读出，适合高速Cache；但集成度低、功耗高、成本高。DRAM集成度高、位价低、功耗小，适合大容量主存；但速度慢、需刷新、破坏性读出。因此SRAM用于Cache，DRAM用于主存，兼顾性能与成本。"}
{"id": "Q100", "type": "单项选择题", "question": "在DRAM芯片中采用地址引脚复用技术的主要目的是： A. 提高存取速度；； B. 降低芯片功耗；； C. 减少地址引脚数量；； D. 增加存储容量。", "answer_label": "C", "answer_explain": "地址引脚复用通过分时输入行地址和列地址，使引脚数减半，降低芯片封装复杂度和成本，是提高集成度的有效手段。", "answer": "C || 解析：地址引脚复用通过分时输入行地址和列地址，使引脚数减半，降低芯片封装复杂度和成本，是提高集成度的有效手段。"}
{"id": "Q101", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，以下描述最准确的是： A. 解决CPU与辅存速度不匹配问题； B. 通过硬件自动完成主存与Cache间的数据调动，对程序员透明； C. 使主存容量接近辅存，速度接近Cache； D. 由操作系统负责Cache与主存之间的数据调度", "answer_label": "B", "answer_explain": "Cache-主存层由硬件自动完成数据调度，对程序员透明；A错在辅存速度慢，非主要矛盾；C混淆了主存-辅存层；D错误，主存与Cache调度由硬件完成。", "answer": "B || 解析：Cache-主存层由硬件自动完成数据调度，对程序员透明；A错在辅存速度慢，非主要矛盾；C混淆了主存-辅存层；D错误，主存与Cache调度由硬件完成。"}
{"id": "Q102", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机访问的是： A. SRAM； B. DRAM； C. ROM； D. 磁带", "answer_label": "C", "answer_explain": "SRAM和DRAM为易失性，磁带为顺序存取，仅ROM是非易失性且支持随机访问，符合题意。", "answer": "C || 解析：SRAM和DRAM为易失性，磁带为顺序存取，仅ROM是非易失性且支持随机访问，符合题意。"}
{"id": "Q103", "type": "单项选择题", "question": "DRAM芯片采用地址引脚复用技术的主要目的是： A. 提高存取速度； B. 降低功耗； C. 减少芯片引脚数量； D. 增加存储容量", "answer_label": "C", "answer_explain": "地址引脚复用通过分时输入行地址和列地址，减少引脚数，降低芯片封装复杂度，是常见设计策略。", "answer": "C || 解析：地址引脚复用通过分时输入行地址和列地址，减少引脚数，降低芯片封装复杂度，是常见设计策略。"}
{"id": "Q104", "type": "单项选择题", "question": "在DRAM刷新过程中，以下说法正确的是： A. 刷新操作与读操作完全相同； B. 刷新单位是列，由外部控制器生成地址； C. 刷新对CPU透明，且不依赖外部访问； D. 集中刷新方式不会造成访存死区", "answer_label": "C", "answer_explain": "刷新由芯片内部自动完成，对CPU透明；A错，刷新不需选片；B错，刷新单位是行；D错，集中刷新有死区。", "answer": "C || 解析：刷新由芯片内部自动完成，对CPU透明；A错，刷新不需选片；B错，刷新单位是行；D错，集中刷新有死区。"}
{"id": "Q105", "type": "单项选择题", "question": "某存储器系统主存容量为4GB，字长为32位，其存储容量表示为： A. 4M×32位； B. 128M×32位； C. 1G×32位； D. 4G×32位", "answer_label": "D", "answer_explain": "4GB = 4×1024×1024×1024 B = 4×1024×1024 KB = 4×1024×1024×8 b；字长32位，故存储字数 = 4G×8 / 32 = 1G，即1G×32位。但注意：4GB容量对应4G字（每字32位），故为4G×32位。", "answer": "D || 解析：4GB = 4×1024×1024×1024 B = 4×1024×1024 KB = 4×1024×1024×8 b；字长32位，故存储字数 = 4G×8 / 32 = 1G，即1G×32位。但注意：4GB容量对应4G字（每字32位），故为4G×32位。"}
{"id": "Q106", "type": "单项选择题", "question": "下列关于SRAM与DRAM的比较，正确的是： A. SRAM集成度高于DRAM； B. DRAM读出为破坏性，需读后再生； C. SRAM无需刷新，但功耗低； D. DRAM比SRAM速度快且成本高", "answer_label": "B", "answer_explain": "DRAM利用电容存储，读出会放电，为破坏性读出，需读后再生；A错，SRAM集成度低；C错，SRAM功耗高；D错，DRAM速度慢、成本低。", "answer": "B || 解析：DRAM利用电容存储，读出会放电，为破坏性读出，需读后再生；A错，SRAM集成度低；C错，SRAM功耗高；D错，DRAM速度慢、成本低。"}
{"id": "Q107", "type": "简答题", "question": "为什么现代计算机中主存使用DRAM而Cache使用SRAM？请结合存储器的存取速度、集成度、功耗和成本等特性进行分析。", "answer": "主存需大容量，DRAM集成度高、位价低、功耗小，适合大容量存储；Cache需高速访问，SRAM存取速度快、无刷新开销，虽成本高但容量小，适合高速缓存。两者分工互补，满足速度、容量、成本平衡。"}
{"id": "Q108", "type": "简答题", "question": "在虚拟存储系统中，程序员使用的地址空间远大于主存空间，这如何实现？请结合主存-辅存层次结构与数据调度机制说明。", "answer": "虚拟存储系统通过主存-辅存层次结构实现：程序地址空间映射到虚拟地址，操作系统与硬件协作，将当前使用部分调入主存，其余暂存辅存。需访问时按页/段调入，实现逻辑地址大于物理主存容量，对程序员透明。"}
{"id": "Q109", "type": "简答题", "question": "若某DRAM芯片的刷新周期为2ms，共有4096行，采用异步刷新方式，则相邻两行刷新的时间间隔应为多少？请说明其优势。", "answer": "总刷新时间2ms，共4096行，每行刷新间隔 = 2ms / 4096 ≈ 0.488μs。异步刷新将死时间分散，避免长时间阻塞访存，提高系统效率，兼顾刷新与正常访问。"}
{"id": "Q110", "type": "简答题", "question": "为什么ROM虽名为“只读”，但现代技术中可实现重写？请结合其信息保存特性与技术演进说明。", "answer": "ROM原意为只读，但现代如EEPROM、Flash等可通过电擦除重写，保留非易失性与随机读取特性。其“只读”含义已扩展，强调断电不丢失，而非不可写，技术发展使其兼具灵活性与可靠性。"}
{"id": "Q111", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，下列说法最准确的是： A. 提高主存容量； B. 解决CPU与主存速度不匹配问题； C. 实现虚拟存储； D. 替代辅存存储长期数据", "answer_label": "B", "answer_explain": "Cache-主存层主要解决CPU与主存速度差异问题，通过高速Cache缓存频繁访问的数据，使访问速度接近Cache，而容量和成本接近主存，是速度与成本平衡的关键。", "answer": "B || 解析：Cache-主存层主要解决CPU与主存速度差异问题，通过高速Cache缓存频繁访问的数据，使访问速度接近Cache，而容量和成本接近主存，是速度与成本平衡的关键。"}
{"id": "Q112", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机存取的是： A. SRAM； B. DRAM； C. ROM； D. 磁带", "answer_label": "C", "answer_explain": "SRAM和DRAM为易失性存储器，磁带为顺序存取且非随机访问，ROM是非易失性且支持随机读取，符合题意。", "answer": "C || 解析：SRAM和DRAM为易失性存储器，磁带为顺序存取且非随机访问，ROM是非易失性且支持随机读取，符合题意。"}
{"id": "Q113", "type": "单项选择题", "question": "DRAM芯片采用地址引脚复用技术的主要目的是： A. 提高存取速度； B. 降低功耗； C. 减少芯片引脚数量； D. 增加存储容量", "answer_label": "C", "answer_explain": "为减少芯片封装引脚数，DRAM采用行地址与列地址分时复用输入，使地址引脚数减半，是提高集成度的重要手段。", "answer": "C || 解析：为减少芯片封装引脚数，DRAM采用行地址与列地址分时复用输入，使地址引脚数减半，是提高集成度的重要手段。"}
{"id": "Q114", "type": "单项选择题", "question": "关于DRAM的刷新操作，以下说法正确的是： A. 刷新与读操作完全相同； B. 刷新单位是字节； C. 刷新对CPU透明； D. 刷新可由外部程序触发", "answer_label": "C", "answer_explain": "DRAM刷新由芯片内部自动完成，无需CPU干预，对CPU透明；刷新以行为单位，且不依赖外部触发。", "answer": "C || 解析：DRAM刷新由芯片内部自动完成，无需CPU干预，对CPU透明；刷新以行为单位，且不依赖外部触发。"}
{"id": "Q115", "type": "单项选择题", "question": "在存储器性能指标中，存取周期与存取时间的关系通常是： A. 存取周期 = 存取时间； B. 存取周期 < 存取时间； C. 存取周期 ≥ 存取时间； D. 存取周期与存取时间无关", "answer_label": "C", "answer_explain": "存取周期包含存取时间及恢复时间，尤其在破坏性读出时，需再生，故存取周期通常大于或等于存取时间。", "answer": "C || 解析：存取周期包含存取时间及恢复时间，尤其在破坏性读出时，需再生，故存取周期通常大于或等于存取时间。"}
{"id": "Q116", "type": "单项选择题", "question": "下列关于SRAM与DRAM的比较，错误的是： A. SRAM集成度低于DRAM； B. DRAM需刷新，SRAM无需； C. SRAM功耗高于DRAM； D. DRAM读出为非破坏性", "answer_label": "D", "answer_explain": "DRAM读出为破坏性，需读后再生；SRAM为非破坏性读出，无需再生。D项错误，符合题意。", "answer": "D || 解析：DRAM读出为破坏性，需读后再生；SRAM为非破坏性读出，无需再生。D项错误，符合题意。"}
{"id": "Q117", "type": "简答题", "question": "为什么现代计算机中主存采用DRAM而Cache采用SRAM？请结合存储器的特性、成本、速度和集成度进行分析。", "answer": "主存需大容量且成本低，DRAM集成度高、位价低，适合大容量存储；Cache需高速访问，SRAM速度快、无刷新延迟，虽成本高但容量小，适合高速缓存。两者结合实现速度与成本平衡。"}
{"id": "Q118", "type": "简答题", "question": "在虚拟存储系统中，程序员使用的地址空间为何可以大于主存物理空间？请说明主存-辅存层如何实现这一机制。", "answer": "虚拟存储系统通过主存-辅存层次结构实现，程序地址空间映射到虚拟地址，仅将当前使用部分调入主存，其余暂存辅存。操作系统与硬件协同完成页面调度，使程序员可用地址空间远大于物理主存。"}
{"id": "Q119", "type": "简答题", "question": "为什么DRAM必须定时刷新？若不刷新，会导致什么后果？请结合其存储原理说明。", "answer": "DRAM利用电容电荷存储信息，电荷会因漏电在1～2ms内消失。若不刷新，信息将丢失。且读操作会破坏电荷，需读后再生，故必须定时刷新以维持数据完整性。"}
{"id": "Q120", "type": "简答题", "question": "某系统采用异步刷新方式对DRAM进行刷新，刷新周期为2ms，共1024行。请计算相邻两行刷新的时间间隔，并说明该方式相比集中刷新的优势。", "answer": "时间间隔 = 2ms / 1024 ≈ 1.95μs。异步刷新将死时间分散，避免长时间访存中断，提升系统响应效率，相比集中刷新的死区更优。"}
{"id": "Q121", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，以下描述最准确的是： A. 解决CPU与辅存速度不匹配问题； B. 提高主存的容量和单位成本； C. 使主存速度接近Cache，容量和位价接近主存； D. 实现虚拟存储，扩大程序员可用地址空间", "answer_label": "C", "answer_explain": "Cache-主存层通过高速缓存提升访问速度，其速度接近Cache，但容量和位价接近主存，实现性能与成本的平衡。A错在辅存速度慢但非此层解决对象；B错误，单位成本应降低；D是主存-辅存层功能。", "answer": "C || 解析：Cache-主存层通过高速缓存提升访问速度，其速度接近Cache，但容量和位价接近主存，实现性能与成本的平衡。A错在辅存速度慢但非此层解决对象；B错误，单位成本应降低；D是主存-辅存层功能。"}
{"id": "Q122", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机访问的是： A. SRAM； B. DRAM； C. ROM； D. 磁带", "answer_label": "C", "answer_explain": "SRAM和DRAM为易失性，磁带为顺序存取，仅ROM具有非易失性且支持随机访问。尽管现代ROM可重写，但其断电不丢失、随机读取特性不变。", "answer": "C || 解析：SRAM和DRAM为易失性，磁带为顺序存取，仅ROM具有非易失性且支持随机访问。尽管现代ROM可重写，但其断电不丢失、随机读取特性不变。"}
{"id": "Q123", "type": "单项选择题", "question": "DRAM与SRAM相比，下列哪项描述不正确？ A. DRAM集成度更高； B. DRAM位价更低； C. DRAM无需刷新； D. DRAM读操作为破坏性读出", "answer_label": "C", "answer_explain": "DRAM因电容电荷易丢失，必须定时刷新，否则信息会消失。A、B、D均正确，C错误。刷新是DRAM的核心特性之一。", "answer": "C || 解析：DRAM因电容电荷易丢失，必须定时刷新，否则信息会消失。A、B、D均正确，C错误。刷新是DRAM的核心特性之一。"}
{"id": "Q124", "type": "单项选择题", "question": "在DRAM刷新过程中，若采用异步刷新方式，其主要优势是： A. 无死区，且不延长系统存取周期； B. 刷新时间集中，效率高； C. 仅需一次刷新请求； D. 不依赖芯片内部行地址生成", "answer_label": "A", "answer_explain": "异步刷新将刷新分散到整个周期内，避免死区，且不增加存取周期，兼顾效率与响应性。B为集中刷新特点；C错误，需多次请求；D错误，刷新依赖内部行地址生成。", "answer": "A || 解析：异步刷新将刷新分散到整个周期内，避免死区，且不增加存取周期，兼顾效率与响应性。B为集中刷新特点；C错误，需多次请求；D错误，刷新依赖内部行地址生成。"}
{"id": "Q125", "type": "单项选择题", "question": "关于存储器存取周期与存取时间的关系，以下说法正确的是： A. 存取周期等于存取时间； B. 存取周期小于存取时间； C. 存取周期大于存取时间； D. 两者无直接关系", "answer_label": "C", "answer_explain": "存取周期包含存取时间及恢复时间，尤其对破坏性读出的存储器（如DRAM），需再生，故Tm > Ta。通常Tm ≥ Ta，甚至可达2Ta。", "answer": "C || 解析：存取周期包含存取时间及恢复时间，尤其对破坏性读出的存储器（如DRAM），需再生，故Tm > Ta。通常Tm ≥ Ta，甚至可达2Ta。"}
{"id": "Q126", "type": "单项选择题", "question": "某存储器容量为2M×16位，其存储字数和字长分别为： A. 2M字，16位； B. 16M字，2位； C. 2M字，8位； D. 1M字，32位", "answer_label": "A", "answer_explain": "容量=存储字数×字长。2M×16位表示存储字数为2M，字长为16位。B、C、D均错误地拆分了数值关系。", "answer": "A || 解析：容量=存储字数×字长。2M×16位表示存储字数为2M，字长为16位。B、C、D均错误地拆分了数值关系。"}
{"id": "Q127", "type": "简答题", "question": "为何DRAM需要定时刷新？请结合其存储原理与读出特性说明。", "answer": "DRAM利用电容电荷存储信息，电荷会随时间泄漏，通常仅维持1～2ms。读操作为破坏性读出，会清除电容电荷，必须读后再生。因此需定时刷新，以恢复电荷，防止信息丢失。刷新以行为单位，由芯片内部自动完成，对CPU透明。"}
{"id": "Q128", "type": "简答题", "question": "在多级存储系统中，Cache-主存层与主存-辅存层分别解决什么问题？其数据调动由谁完成？", "answer": "Cache-主存层解决CPU与主存速度不匹配问题，数据调动由硬件自动完成，对程序员透明。主存-辅存层解决存储容量不足问题，数据调动由硬件与操作系统共同完成，对应用程序员透明。两者均通过副本机制实现，上层为下层的高速缓存。"}
{"id": "Q129", "type": "简答题", "question": "为什么SRAM适合用作Cache，而DRAM适合用作主存？请从速度、集成度、成本和功耗角度分析。", "answer": "SRAM存取速度快、非破坏性读出、无需刷新，适合高速Cache；但集成度低、功耗大、成本高。DRAM集成度高、位价低、功耗小，适合大容量主存；但速度慢、需刷新、读出破坏性。二者互补，分别满足Cache与主存的不同需求。"}
{"id": "Q130", "type": "简答题", "question": "说明ROM为何具有高可靠性？并解释其与RAM在信息保存性上的根本区别。", "answer": "ROM为非易失性存储器，信息写入后断电不丢失，可靠性高。其结构简单，位密度高。而RAM为易失性存储器，断电后信息立即消失，依赖持续供电维持数据，二者根本区别在于断电后信息是否保留。"}
{"id": "Q131", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，下列说法正确的是： A. 主要解决主存容量不足的问题；； B. 通过硬件自动完成数据调动，对程序员透明；； C. 由操作系统负责主存与Cache之间的数据调度；； D. Cache容量通常大于主存容量，以提升访问速度；", "answer_label": "B", "answer_explain": "Cache-主存层主要解决CPU与主存速度不匹配问题，数据调动由硬件自动完成，对程序员透明。A错在容量问题由主存-辅存层解决；C错在操作系统参与的是主存-辅存调度；D错在Cache容量远小于主存。", "answer": "B || 解析：Cache-主存层主要解决CPU与主存速度不匹配问题，数据调动由硬件自动完成，对程序员透明。A错在容量问题由主存-辅存层解决；C错在操作系统参与的是主存-辅存调度；D错在Cache容量远小于主存。"}
{"id": "Q132", "type": "单项选择题", "question": "在DRAM芯片中，采用地址引脚复用技术的主要目的是： A. 提高数据传输速率；； B. 降低芯片功耗；； C. 减少芯片的地址引脚数量；； D. 增加存储单元的稳定性；", "answer_label": "C", "answer_explain": "DRAM芯片容量大，地址位数多，为减少引脚数，采用行地址与列地址分时复用同一组引脚输入，从而减少芯片封装复杂度和成本，是提高集成度的关键设计。", "answer": "C || 解析：DRAM芯片容量大，地址位数多，为减少引脚数，采用行地址与列地址分时复用同一组引脚输入，从而减少芯片封装复杂度和成本，是提高集成度的关键设计。"}
{"id": "Q133", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机访问的是： A. SRAM；； B. DRAM；； C. ROM；； D. 磁带；", "answer_label": "C", "answer_explain": "SRAM与DRAM为易失性存储器，断电信息丢失；磁带为顺序存取存储器，不支持随机访问；ROM断电信息不丢失，且支持随机读取，符合题意。", "answer": "C || 解析：SRAM与DRAM为易失性存储器，断电信息丢失；磁带为顺序存取存储器，不支持随机访问；ROM断电信息不丢失，且支持随机读取，符合题意。"}
{"id": "Q134", "type": "单项选择题", "question": "关于DRAM的刷新机制，以下说法正确的是： A. 刷新操作与读操作完全相同，无需额外控制；； B. 刷新周期为2ms，必须在该周期内完成所有行刷新；； C. 异步刷新方式可避免死区，且不增加系统存取周期；； D. 刷新单位是存储单元，每个单元需独立刷新；", "answer_label": "C", "answer_explain": "异步刷新将刷新请求分散到各行，避免集中刷新的死区，且不显著增加存取周期。A错在刷新无需选片但需控制；B错在刷新周期是最大间隔，非必须在2ms内完成；D错在刷新单位是行，非单元。", "answer": "C || 解析：异步刷新将刷新请求分散到各行，避免集中刷新的死区，且不显著增加存取周期。A错在刷新无需选片但需控制；B错在刷新周期是最大间隔，非必须在2ms内完成；D错在刷新单位是行，非单元。"}
{"id": "Q135", "type": "单项选择题", "question": "在计算机系统中，主存与辅存构成的层次结构主要解决的问题是： A. CPU与主存速度不匹配；； B. 主存容量不足；； C. 存储器单位成本过高；； D. 数据访问的随机性问题；", "answer_label": "B", "answer_explain": "主存-辅存层通过将不常用数据存于容量大、成本低的辅存，解决主存容量有限的问题。A是Cache-主存层解决的问题；C是整体目标，非该层直接解决；D与层次结构无关。", "answer": "B || 解析：主存-辅存层通过将不常用数据存于容量大、成本低的辅存，解决主存容量有限的问题。A是Cache-主存层解决的问题；C是整体目标，非该层直接解决；D与层次结构无关。"}
{"id": "Q136", "type": "单项选择题", "question": "下列关于SRAM与DRAM的比较，正确的是： A. SRAM集成度高于DRAM，适用于大容量主存；； B. DRAM无需刷新，功耗更低；； C. SRAM为非破坏性读出，DRAM为破坏性读出；； D. DRAM的存取速度比SRAM快，但位价高；", "answer_label": "C", "answer_explain": "SRAM使用双稳态触发器，读出不破坏信息，为非破坏性读出；DRAM利用电容电荷，读出会破坏信息，需读后再生。A错在SRAM集成度低；B错在DRAM需定时刷新；D错在DRAM速度慢、位价低。", "answer": "C || 解析：SRAM使用双稳态触发器，读出不破坏信息，为非破坏性读出；DRAM利用电容电荷，读出会破坏信息，需读后再生。A错在SRAM集成度低；B错在DRAM需定时刷新；D错在DRAM速度慢、位价低。"}
{"id": "Q137", "type": "简答题", "question": "请结合存储器层次结构与DRAM刷新机制，解释为何在现代计算机中，即使DRAM断电后信息会丢失，仍能保证系统重启后程序正常运行？", "answer": "系统重启后程序正常运行依赖于辅存（如硬盘）保存的程序与数据。DRAM为易失性存储器，断电后信息丢失，但程序与数据在断电前已写入非易失性辅存。重启时，操作系统将程序从辅存调入主存（DRAM），完成恢复。因此，尽管DRAM不可靠，但辅存提供了持久化保障。"}
{"id": "Q138", "type": "简答题", "question": "某系统采用异步刷新方式对DRAM进行刷新，若存储器共1024行，刷新周期为2ms，请计算相邻两行刷新的时间间隔t，并说明该方式如何缓解集中刷新的缺点。", "answer": "t = 刷新周期 / 行数 = 2ms / 1024 ≈ 1.95μs。异步刷新将刷新请求分散到各行，避免集中刷新时长时间中断访问（死区），使系统在刷新期间仍可正常读写，缓解了死区问题，提升了系统可用性。"}
{"id": "Q139", "type": "简答题", "question": "在虚拟存储系统中，程序员编程使用的地址空间远大于主存空间，这如何通过主存-辅存层次结构实现？请说明其数据调度机制与透明性特点。", "answer": "虚拟存储系统将程序地址空间划分为页，主存空间作为物理内存，辅存（如硬盘）作为扩展。当程序访问的页不在主存时，操作系统通过缺页中断将所需页从辅存调入主存，若主存满则替换旧页。该过程由操作系统与硬件协同完成，对应用程序员透明，程序员无需关心数据实际存储位置。"}
{"id": "Q140", "type": "单项选择题", "question": "下列关于存储器性能指标的描述，正确的是： A. 存取时间等于存取周期；； B. 主存带宽与存取周期成正比；； C. 单位成本是总成本除以总容量；； D. 存储容量=字长×存储字数；", "answer_label": "C", "answer_explain": "单位成本=总成本/总容量，是标准定义。A错在存取周期通常大于存取时间；B错在带宽与存取周期成反比；D错在应为存储容量=存储字数×字长。", "answer": "C || 解析：单位成本=总成本/总容量，是标准定义。A错在存取周期通常大于存取时间；B错在带宽与存取周期成反比；D错在应为存储容量=存储字数×字长。"}
{"id": "Q141", "type": "单项选择题", "question": "在计算机存储系统中，以下关于Cache与主存关系的描述，哪一项最准确？ A. Cache中的数据是主存数据的完整副本； B. Cache中存放的是主存中最近被访问的数据，且仅作为主存的高速缓存； C. Cache与主存之间数据交换由操作系统控制； D. Cache的存取周期比主存更长，以降低功耗", "answer_label": "B", "answer_explain": "Cache是主存的高速缓存，仅存放主存中频繁访问的数据副本，而非完整副本；数据交换由硬件自动完成，对程序员透明，且Cache存取周期更短，速度更快。", "answer": "B || 解析：Cache是主存的高速缓存，仅存放主存中频繁访问的数据副本，而非完整副本；数据交换由硬件自动完成，对程序员透明，且Cache存取周期更短，速度更快。"}
{"id": "Q142", "type": "单项选择题", "question": "关于DRAM与SRAM的比较，以下哪项正确？ A. SRAM比DRAM集成度高，适合大容量主存； B. DRAM采用电容存储信息，需定时刷新，读出为破坏性； C. SRAM读出后需再生，因此存取周期比DRAM长； D. DRAM的功耗高于SRAM，但速度更快", "answer_label": "B", "answer_explain": "DRAM利用电容存储电荷，电荷会随时间泄漏，需定时刷新；读操作为破坏性，必须读后再生。SRAM无需刷新，但集成度低，功耗高。", "answer": "B || 解析：DRAM利用电容存储电荷，电荷会随时间泄漏，需定时刷新；读操作为破坏性，必须读后再生。SRAM无需刷新，但集成度低，功耗高。"}
{"id": "Q143", "type": "单项选择题", "question": "在存储器分类中，下列哪类存储器属于非易失性且支持随机存取？ A. SRAM； B. DRAM； C. ROM； D. 磁带", "answer_label": "C", "answer_explain": "ROM断电后信息不丢失，属于非易失性存储器，且支持随机读取，符合“非易失性+随机存取”特性。SRAM/DRAM为易失性，磁带为顺序存取。", "answer": "C || 解析：ROM断电后信息不丢失，属于非易失性存储器，且支持随机读取，符合“非易失性+随机存取”特性。SRAM/DRAM为易失性，磁带为顺序存取。"}
{"id": "Q144", "type": "单项选择题", "question": "关于存储器的存取周期与存取时间，以下说法正确的是？ A. 存取周期等于存取时间； B. 存取周期通常大于存取时间，因需恢复状态； C. 存取时间包括刷新时间，因此比周期长； D. 对于SRAM，存取周期可小于存取时间", "answer_label": "B", "answer_explain": "存取周期包含存取时间与恢复时间，尤其对DRAM，读出后需再生，导致周期远大于时间。SRAM无刷新需求，但周期仍略大于时间。", "answer": "B || 解析：存取周期包含存取时间与恢复时间，尤其对DRAM，读出后需再生，导致周期远大于时间。SRAM无刷新需求，但周期仍略大于时间。"}
{"id": "Q145", "type": "单项选择题", "question": "在虚拟存储系统中，程序员使用的地址空间与下列哪项对应？ A. 物理主存空间； B. Cache存储空间； C. 虚拟存储器的地址空间； D. 辅存的物理地址空间", "answer_label": "C", "answer_explain": "虚拟存储系统中，程序员使用的是虚拟地址空间，其大小可超过物理主存，由操作系统和硬件共同管理，实现地址映射与页面调度。", "answer": "C || 解析：虚拟存储系统中，程序员使用的是虚拟地址空间，其大小可超过物理主存，由操作系统和硬件共同管理，实现地址映射与页面调度。"}
{"id": "Q146", "type": "单项选择题", "question": "以下关于刷新方式的描述，哪项是正确的？ A. 集中刷新不会造成死区，系统访问不受影响； B. 分散刷新通过延长存取周期实现，无死区； C. 异步刷新将刷新请求均匀分布，避免长时间等待； D. 所有刷新方式均需CPU参与，以确保数据安全", "answer_label": "C", "answer_explain": "异步刷新将刷新请求均匀分布在刷新周期内，避免集中死区，提升系统响应性。刷新由芯片内部自动完成，对CPU透明，无需CPU参与。", "answer": "C || 解析：异步刷新将刷新请求均匀分布在刷新周期内，避免集中死区，提升系统响应性。刷新由芯片内部自动完成，对CPU透明，无需CPU参与。"}
{"id": "Q147", "type": "单项选择题", "question": "某存储器容量为4M×8位，其存储字数为？ A. 4M； B. 8M； C. 32M； D. 4G", "answer_label": "A", "answer_explain": "容量4M×8位中，4M表示存储字数，即地址空间大小；8位为字长。因此存储字数为4M，即4×1024×1024个存储单元。", "answer": "A || 解析：容量4M×8位中，4M表示存储字数，即地址空间大小；8位为字长。因此存储字数为4M，即4×1024×1024个存储单元。"}
{"id": "Q148", "type": "单项选择题", "question": "下列存储器中，哪一种在断电后信息会丢失？ A. ROM； B. 磁盘； C. DRAM； D. 光盘", "answer_label": "C", "answer_explain": "DRAM依赖电容存储电荷，断电后电荷迅速泄漏，信息丢失，属于易失性存储器。ROM、磁盘、光盘均为非易失性。", "answer": "C || 解析：DRAM依赖电容存储电荷，断电后电荷迅速泄漏，信息丢失，属于易失性存储器。ROM、磁盘、光盘均为非易失性。"}
{"id": "Q149", "type": "简答题", "question": "请结合存储器层次结构与DRAM刷新机制，解释为何主存系统需定期刷新，且该过程对CPU透明？", "answer": "DRAM利用电容存储信息，电荷会自然泄漏，需定时刷新以维持数据。刷新由芯片内部自动完成，不依赖CPU访问，且以行单位进行，对CPU透明。主存系统通过异步或集中刷新方式实现，不影响程序执行。"}
{"id": "Q150", "type": "简答题", "question": "为何现代计算机主存多采用DRAM，而Cache多采用SRAM？请从速度、成本、集成度三方面分析。", "answer": "SRAM速度快、无刷新需求，但集成度低、成本高，适合高速Cache；DRAM集成度高、成本低、功耗小，适合大容量主存。主存需大容量，故选DRAM；Cache需高速，故选SRAM。二者结合实现速度与成本平衡。"}
{"id": "Q151", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，下列说法正确的是： A. 主要解决主存容量不足的问题；； B. 通过硬件自动完成数据调动，对程序员透明；； C. 其速度接近辅存，容量接近主存；； D. 仅由软件实现数据调度，程序员可见", "answer_label": "B", "answer_explain": "Cache-主存层解决CPU与主存速度不匹配问题，数据调动由硬件自动完成，对程序员透明。A错在容量问题由主存-辅存层解决；C错在速度接近Cache；D错在非软件调度且透明。", "answer": "B || 解析：Cache-主存层解决CPU与主存速度不匹配问题，数据调动由硬件自动完成，对程序员透明。A错在容量问题由主存-辅存层解决；C错在速度接近Cache；D错在非软件调度且透明。"}
{"id": "Q152", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机访问的是： A. SRAM；； B. DRAM；； C. ROM；； D. 磁带", "answer_label": "C", "answer_explain": "ROM断电信息不丢失（非易失性），且支持随机读取（随机存取）。SRAM和DRAM为易失性；磁带为顺序存取，非随机访问。", "answer": "C || 解析：ROM断电信息不丢失（非易失性），且支持随机读取（随机存取）。SRAM和DRAM为易失性；磁带为顺序存取，非随机访问。"}
{"id": "Q153", "type": "单项选择题", "question": "DRAM与SRAM相比，其主要优势在于： A. 存取速度快；； B. 集成度高、位价低；； C. 无需刷新；； D. 读出为非破坏性", "answer_label": "B", "answer_explain": "DRAM利用电容存储，集成度高、位价低、功耗小，但需刷新且读出为破坏性。SRAM速度快但集成度低、成本高。A、C、D均错误。", "answer": "B || 解析：DRAM利用电容存储，集成度高、位价低、功耗小，但需刷新且读出为破坏性。SRAM速度快但集成度低、成本高。A、C、D均错误。"}
{"id": "Q154", "type": "单项选择题", "question": "在DRAM刷新过程中，若采用异步刷新方式，其主要优点是： A. 无死时间，且不增加存取周期；； B. 刷新时间集中，效率高；； C. 刷新操作由CPU控制；； D. 可避免对所有芯片同时刷新", "answer_label": "A", "answer_explain": "异步刷新将死时间分散，避免长时间阻塞，且不显著增加存取周期。B为集中刷新优点；C错误，刷新由芯片内部自动完成；D错误，刷新时所有芯片同时刷新。", "answer": "A || 解析：异步刷新将死时间分散，避免长时间阻塞，且不显著增加存取周期。B为集中刷新优点；C错误，刷新由芯片内部自动完成；D错误，刷新时所有芯片同时刷新。"}
{"id": "Q155", "type": "单项选择题", "question": "某存储器芯片容量为1M×8位，其存储容量为： A. 1MB；； B. 8MB；； C. 1Mb；； D. 8Mb", "answer_label": "A", "answer_explain": "1M×8位 = 1,048,576 × 8 bit = 8,388,608 bit = 1,048,576 字节 = 1MB。注意B为字节单位，C、D为位单位，均错误。", "answer": "A || 解析：1M×8位 = 1,048,576 × 8 bit = 8,388,608 bit = 1,048,576 字节 = 1MB。注意B为字节单位，C、D为位单位，均错误。"}
{"id": "Q156", "type": "单项选择题", "question": "下列关于主存与辅存的描述，错误的是： A. 主存容量小、速度快、成本高；； B. 辅存内容需调入主存才能被CPU访问；； C. 主存与辅存之间的数据调动由操作系统完成；； D. 辅存的存取方式均为随机访问", "answer_label": "D", "answer_explain": "辅存如磁盘为直接存取，光盘为直接存取，磁带为顺序存取，非全部随机访问。A、B、C均正确，D错误。", "answer": "D || 解析：辅存如磁盘为直接存取，光盘为直接存取，磁带为顺序存取，非全部随机访问。A、B、C均正确，D错误。"}
{"id": "Q157", "type": "单项选择题", "question": "在存储器系统中，若某存储器的存取周期为100ns，存取时间为80ns，则下列说法正确的是： A. 存取周期等于存取时间；； B. 存取周期小于存取时间；； C. 存取周期大于存取时间；； D. 该存储器为破坏性读出，需再生", "answer_label": "C", "answer_explain": "存取周期包含存取时间与恢复时间，通常Tm > Ta。本题Ta=80ns，Tm=100ns，故Tm > Ta。D无法仅凭数据判断，无依据。", "answer": "C || 解析：存取周期包含存取时间与恢复时间，通常Tm > Ta。本题Ta=80ns，Tm=100ns，故Tm > Ta。D无法仅凭数据判断，无依据。"}
{"id": "Q158", "type": "单项选择题", "question": "关于ROM的描述，错误的是： A. 断电后信息不丢失；； B. 通常用于存放固定程序；； C. 可通过电擦除方式反复重写；； D. 读出操作为破坏性读出", "answer_label": "D", "answer_explain": "ROM读出为非破坏性读出。虽然电可擦除型ROM（如EEPROM、Flash）可重写，但读操作本身不破坏信息。D错误，A、B、C正确。", "answer": "D || 解析：ROM读出为非破坏性读出。虽然电可擦除型ROM（如EEPROM、Flash）可重写，但读操作本身不破坏信息。D错误，A、B、C正确。"}
{"id": "Q159", "type": "简答题", "question": "为何DRAM需要定时刷新？若不刷新，会发生什么？请结合存储原理与信息保持机制说明。", "answer": "DRAM利用电容存储电荷表示信息，电容漏电导致电荷流失，1～2ms内信息即会丢失。若不刷新，数据将因电荷衰减而丢失。刷新通过读出后重写实现，恢复电荷，确保信息长期保存。"}
{"id": "Q160", "type": "简答题", "question": "在多级存储系统中，Cache-主存层与主存-辅存层分别解决了哪些核心矛盾？二者在数据调度机制上有何本质区别？", "answer": "Cache-主存层解决CPU与主存速度不匹配问题，由硬件自动调度，对程序员透明；主存-辅存层解决容量不足问题，由硬件与操作系统共同调度，对应用层透明。前者为高速缓存，后者为虚拟存储扩展。"}
{"id": "Q161", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，下列描述最准确的是： A. 解决主存容量不足问题；； B. 解决CPU与主存速度不匹配问题；； C. 实现虚拟存储管理；； D. 降低辅存单位成本；", "answer_label": "B", "answer_explain": "Cache-主存层通过高速缓存提升访问速度，缓解CPU与主存速度差异。主存容量问题由主存-辅存层解决，虚拟存储由主存-辅存层实现，辅存成本低非Cache目标。", "answer": "B || 解析：Cache-主存层通过高速缓存提升访问速度，缓解CPU与主存速度差异。主存容量问题由主存-辅存层解决，虚拟存储由主存-辅存层实现，辅存成本低非Cache目标。"}
{"id": "Q162", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机访问的是： A. SRAM；； B. DRAM；； C. ROM；； D. 磁带；", "answer_label": "C", "answer_explain": "SRAM和DRAM为易失性，磁带为顺序存取，仅ROM满足非易失性且支持随机访问，符合其断电不丢失、可随机读取的特性。", "answer": "C || 解析：SRAM和DRAM为易失性，磁带为顺序存取，仅ROM满足非易失性且支持随机访问，符合其断电不丢失、可随机读取的特性。"}
{"id": "Q163", "type": "单项选择题", "question": "DRAM与SRAM相比，其主要优势在于： A. 存取速度更快；； B. 无需刷新；； C. 集成度更高、单位成本更低；； D. 读出为非破坏性；", "answer_label": "C", "answer_explain": "DRAM采用电容存储，结构简单，集成度高，位价低，适合大容量主存。但需刷新且速度慢于SRAM，读出为破坏性，需再生。", "answer": "C || 解析：DRAM采用电容存储，结构简单，集成度高，位价低，适合大容量主存。但需刷新且速度慢于SRAM，读出为破坏性，需再生。"}
{"id": "Q164", "type": "单项选择题", "question": "在DRAM刷新过程中，若采用集中刷新方式，其主要缺点是： A. 刷新频率过高；； B. 无法实现行刷新；； C. 存在访存死区，影响正常访问；； D. 刷新时间与读写操作重叠；", "answer_label": "C", "answer_explain": "集中刷新在固定时间段内集中刷新所有行，期间停止读写操作，形成“死时间”或“访存死区”，影响系统性能。", "answer": "C || 解析：集中刷新在固定时间段内集中刷新所有行，期间停止读写操作，形成“死时间”或“访存死区”，影响系统性能。"}
{"id": "Q165", "type": "单项选择题", "question": "某存储器容量为4M×16位，其存储字数为： A. 4M；； B. 16M；； C. 64M；； D. 4；", "answer_label": "A", "answer_explain": "存储容量=存储字数×字长。4M×16位中，4M为存储字数，即地址空间大小，16位为字长。", "answer": "A || 解析：存储容量=存储字数×字长。4M×16位中，4M为存储字数，即地址空间大小，16位为字长。"}
{"id": "Q166", "type": "单项选择题", "question": "下列关于主存-辅存层的描述，错误的是： A. 由硬件和操作系统共同完成数据调动；； B. 构成虚拟存储系统的基础；； C. 速度接近辅存，容量接近主存；； D. 对应用程序员透明；", "answer_label": "C", "answer_explain": "主存-辅存层速度接近主存，容量和位价接近辅存，而非“速度接近辅存”。辅存速度慢，不能作为主存速度的近似。", "answer": "C || 解析：主存-辅存层速度接近主存，容量和位价接近辅存，而非“速度接近辅存”。辅存速度慢，不能作为主存速度的近似。"}
{"id": "Q167", "type": "简答题", "question": "为何DRAM必须定时刷新？若不刷新，会引发什么后果？请结合其存储原理与信息可保存性说明。", "answer": "DRAM利用电容存储电荷表示信息，电荷会随时间泄漏，通常维持1～2ms。若不刷新，电荷耗尽导致信息丢失。因读出为破坏性操作，必须读后再生。断电后信息也消失，故为易失性存储器。"}
{"id": "Q168", "type": "简答题", "question": "在多级存储系统中，Cache-主存层与主存-辅存层为何都采用“上层为下层的高速缓存”设计？请从速度、容量、成本三方面分析其合理性。", "answer": "速度、容量、成本相互制约。Cache-主存层以高速Cache缓存主存数据，提升访问速度，接近Cache速度，容量与成本接近主存。主存-辅存层以主存缓存辅存数据，扩大可用容量，成本接近辅存。两者均实现高速、大容、低成本的平衡。"}
{"id": "Q169", "type": "简答题", "question": "某系统使用DRAM芯片作为主存，采用地址引脚复用技术。若芯片地址线为13位，实际引脚数为多少？请说明复用技术如何减少引脚数量。", "answer": "13位地址线，采用行、列地址分时复用，行地址和列地址各占13位，共需26根地址线。复用后仅需13个引脚，先输入行地址，再输入列地址，引脚数减半。"}
{"id": "Q170", "type": "简答题", "question": "为何SRAM适合用作Cache，而DRAM适合用作主存？请从存取速度、集成度、功耗、成本等方面进行比较分析。", "answer": "SRAM存取速度快、非破坏性读出、无需刷新，但集成度低、功耗高、成本高，适合高速Cache。DRAM集成度高、成本低、功耗小，但需刷新、速度慢、读出破坏性，适合大容量主存。二者互补，构成主存与Cache的合理分工。"}
{"id": "Q171", "type": "单项选择题", "question": "在计算机存储系统中，以下关于Cache与主存关系的描述，哪一项是正确的？ A. Cache中的内容是主存内容的完整副本；； B. Cache与主存之间的数据交换由操作系统控制；； C. Cache的存取速度接近CPU速度，容量和位价接近主存；； D. Cache-主存层主要解决主存容量不足的问题；", "answer_label": "C", "answer_explain": "Cache-主存层通过高速缓存提升访问速度，其速度接近Cache，容量和位价接近主存。A错，Cache是主存的子集；B错，由硬件自动完成；D错，容量问题由主存-辅存层解决。", "answer": "C || 解析：Cache-主存层通过高速缓存提升访问速度，其速度接近Cache，容量和位价接近主存。A错，Cache是主存的子集；B错，由硬件自动完成；D错，容量问题由主存-辅存层解决。"}
{"id": "Q172", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机存取的是？ A. SRAM；； B. DRAM；； C. ROM；； D. 磁带；", "answer_label": "C", "answer_explain": "SRAM和DRAM为易失性，磁带为顺序存取，ROM是非易失性且支持随机存取，符合题意。尽管现代ROM可写，但仍保留非易失性和随机读取特性。", "answer": "C || 解析：SRAM和DRAM为易失性，磁带为顺序存取，ROM是非易失性且支持随机存取，符合题意。尽管现代ROM可写，但仍保留非易失性和随机读取特性。"}
{"id": "Q173", "type": "单项选择题", "question": "关于DRAM的刷新机制，以下说法正确的是？ A. 刷新操作与读操作完全相同，无需额外处理；； B. 刷新单位是列，由外部控制器生成地址；； C. 异步刷新能避免死区，且不增加系统周期；； D. 集中刷新期间可正常进行读写操作；", "answer_label": "C", "answer_explain": "异步刷新将刷新分散到各行，避免长死区，且不显著增加周期。A错，刷新需重写；B错，刷新单位是行；D错，集中刷新期间停止访问。", "answer": "C || 解析：异步刷新将刷新分散到各行，避免长死区，且不显著增加周期。A错，刷新需重写；B错，刷新单位是行；D错，集中刷新期间停止访问。"}
{"id": "Q174", "type": "单项选择题", "question": "在存储器层次结构中，主存-辅存层的主要作用是？ A. 提升CPU与主存速度匹配；； B. 扩展可编程地址空间，实现虚拟存储；； C. 降低主存单位成本；； D. 提高数据存取速度；", "answer_label": "B", "answer_explain": "主存-辅存层通过虚拟存储技术，使程序员可用地址空间大于物理主存，解决容量问题。A是Cache层作用；C是辅存本身特性；D不准确，辅存速度慢。", "answer": "B || 解析：主存-辅存层通过虚拟存储技术，使程序员可用地址空间大于物理主存，解决容量问题。A是Cache层作用；C是辅存本身特性；D不准确，辅存速度慢。"}
{"id": "Q175", "type": "单项选择题", "question": "若某存储器的存取周期为100ns，存取时间为80ns，则以下说法正确的是？ A. 该存储器为非破坏性读出；； B. 存取周期小于存取时间；； C. 该存储器可能为DRAM；； D. 该存储器一定为SRAM；", "answer_label": "C", "answer_explain": "存取周期 > 存取时间，符合DRAM特性（因需再生）。SRAM通常无明显周期差。A错，非破坏性读出不导致周期差；B错，周期应大于时间；D错，无法确定。", "answer": "C || 解析：存取周期 > 存取时间，符合DRAM特性（因需再生）。SRAM通常无明显周期差。A错，非破坏性读出不导致周期差；B错，周期应大于时间；D错，无法确定。"}
{"id": "Q176", "type": "单项选择题", "question": "下列关于SRAM与DRAM的比较，哪项是正确的？ A. SRAM集成度高于DRAM；； B. DRAM无需刷新，SRAM需定时再生；； C. SRAM读出为破坏性，需读后再生；； D. DRAM位价低，适合大容量主存；", "answer_label": "D", "answer_explain": "DRAM集成度高、位价低、功耗小，适合大容量主存。A错，SRAM集成度低；B错，DRAM需刷新；C错，SRAM为非破坏性读出。", "answer": "D || 解析：DRAM集成度高、位价低、功耗小，适合大容量主存。A错，SRAM集成度低；B错，DRAM需刷新；C错，SRAM为非破坏性读出。"}
{"id": "Q177", "type": "单项选择题", "question": "在计算机系统中，若某程序运行时频繁访问某段数据，该数据最可能被存放在？ A. 辅存；； B. 主存；； C. Cache；； D. ROM；", "answer_label": "C", "answer_explain": "Cache用于存放CPU频繁访问的指令和数据，利用时间局部性和空间局部性。辅存用于长期存储，主存是中间层，ROM存放固定程序。", "answer": "C || 解析：Cache用于存放CPU频繁访问的指令和数据，利用时间局部性和空间局部性。辅存用于长期存储，主存是中间层，ROM存放固定程序。"}
{"id": "Q178", "type": "简答题", "question": "请结合存储器层次结构与DRAM刷新机制，解释为何在集中刷新方式下，系统会出现‘访存死区’，并说明其对系统性能的影响。", "answer": "集中刷新在一个周期内集中对所有行刷新，期间停止读写操作，形成‘访存死区’。此期间CPU无法访问存储器，导致系统效率下降，尤其在高频率访问场景下影响显著。虽然不影响数据完整性，但降低了整体吞吐率。"}
{"id": "Q179", "type": "简答题", "question": "某计算机系统采用虚拟存储技术，程序员编程时使用1GB地址空间，但主存仅512MB。请说明该系统如何实现这一设计，并分析其对程序执行的影响。", "answer": "系统通过主存-辅存层次结构，将程序地址空间映射到主存与辅存联合空间。仅将当前活跃部分调入主存，其余暂存辅存。程序执行时需频繁调页，可能引发缺页中断，增加延迟，但扩展了可用地址空间，支持更大程序运行。"}
{"id": "Q180", "type": "简答题", "question": "为什么DRAM需要定时刷新，而SRAM不需要？请从存储原理角度分析，并说明刷新操作对系统透明性的意义。", "answer": "DRAM利用电容存储电荷，电荷会泄漏，需定时刷新以维持数据；SRAM用双稳态触发器，状态稳定，无需刷新。刷新由芯片内部自动完成，对CPU和程序透明，确保系统稳定运行，无需程序员干预，提升可靠性。"}
{"id": "Q181", "type": "单项选择题", "question": "关于存储器层次结构中的Cache-主存层，以下描述正确的是： A. Cache与主存之间的数据调动由操作系统完成；； B. Cache中存放的是主存中全部数据的副本；； C. CPU访问数据时，若Cache未命中则直接访问辅存；； D. 该层主要解决CPU与主存速度不匹配的问题，对程序员透明", "answer_label": "D", "answer_explain": "Cache-主存层由硬件自动完成数据调动，对程序员透明；Cache仅存放主存部分数据副本，非全部；未命中时访问主存而非辅存。A、B、C均错误。", "answer": "D || 解析：Cache-主存层由硬件自动完成数据调动，对程序员透明；Cache仅存放主存部分数据副本，非全部；未命中时访问主存而非辅存。A、B、C均错误。"}
{"id": "Q182", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机访问的是： A. SRAM；； B. DRAM；； C. ROM；； D. 磁带", "answer_label": "C", "answer_explain": "SRAM与DRAM为易失性存储器；磁带为顺序存取且易失；ROM断电信息不丢失，支持随机读取，符合非易失性与随机访问特性。", "answer": "C || 解析：SRAM与DRAM为易失性存储器；磁带为顺序存取且易失；ROM断电信息不丢失，支持随机读取，符合非易失性与随机访问特性。"}
{"id": "Q183", "type": "单项选择题", "question": "DRAM与SRAM相比，其主要优势在于： A. 存取速度更快；； B. 无需刷新；； C. 集成度高、位价低；； D. 读出为非破坏性", "answer_label": "C", "answer_explain": "DRAM利用电容存储，集成度高、位价低、功耗小，但需刷新且速度慢；SRAM速度快、无需刷新，但集成度低。A、B、D均错误。", "answer": "C || 解析：DRAM利用电容存储，集成度高、位价低、功耗小，但需刷新且速度慢；SRAM速度快、无需刷新，但集成度低。A、B、D均错误。"}
{"id": "Q184", "type": "单项选择题", "question": "在DRAM刷新过程中，若采用集中刷新方式，其主要缺点是： A. 刷新时间过长；； B. 无法实现异步刷新；； C. 存在访存死区，期间不能访问存储器；； D. 需要额外的刷新控制电路", "answer_label": "C", "answer_explain": "集中刷新在固定时间段内刷新所有行，期间停止读写操作，形成“死时间”或“访存死区”，影响系统性能。A、B、D非主要缺点。", "answer": "C || 解析：集中刷新在固定时间段内刷新所有行，期间停止读写操作，形成“死时间”或“访存死区”，影响系统性能。A、B、D非主要缺点。"}
{"id": "Q185", "type": "单项选择题", "question": "下列关于存储器存取时间与存取周期的关系，正确的是： A. 存取时间等于存取周期；； B. 存取周期通常大于存取时间；； C. 存取周期是存取时间的一半；； D. 存取周期与存取时间无关", "answer_label": "B", "answer_explain": "存取周期包含存取时间及恢复时间，尤其对破坏性读出的DRAM，需再生，故Tm > Ta。A、C、D错误。", "answer": "B || 解析：存取周期包含存取时间及恢复时间，尤其对破坏性读出的DRAM，需再生，故Tm > Ta。A、C、D错误。"}
{"id": "Q186", "type": "单项选择题", "question": "在主存-辅存层次中，虚拟存储系统的主要作用是： A. 提高主存访问速度；； B. 扩展程序员可用的地址空间；； C. 降低存储器单位成本；； D. 减少Cache未命中率", "answer_label": "B", "answer_explain": "虚拟存储系统使程序员可用地址空间大于物理主存空间，通过页面调度实现。A、C、D非其主要目的。", "answer": "B || 解析：虚拟存储系统使程序员可用地址空间大于物理主存空间，通过页面调度实现。A、C、D非其主要目的。"}
{"id": "Q187", "type": "单项选择题", "question": "以下存储器中，属于串行访问存储器的是： A. Cache；； B. DRAM；； C. 磁盘；； D. SRAM", "answer_label": "C", "answer_explain": "磁盘属于直接存取存储器，需先寻址磁道再顺序查找，介于随机与顺序之间，属于串行访问范畴。Cache、SRAM、DRAM为随机访问。", "answer": "C || 解析：磁盘属于直接存取存储器，需先寻址磁道再顺序查找，介于随机与顺序之间，属于串行访问范畴。Cache、SRAM、DRAM为随机访问。"}
{"id": "Q188", "type": "单项选择题", "question": "关于ROM的描述，错误的是： A. 信息断电后不会丢失；； B. 通常用于存放固定程序；； C. 与RAM一样支持随机读写；； D. 可通过电擦除方式重写", "answer_label": "C", "answer_explain": "ROM只能读出，不能写入（传统定义），虽有可重写类型（如EEPROM），但不支持“随机写入”如RAM。C错误，其他正确。", "answer": "C || 解析：ROM只能读出，不能写入（传统定义），虽有可重写类型（如EEPROM），但不支持“随机写入”如RAM。C错误，其他正确。"}
{"id": "Q189", "type": "简答题", "question": "请结合DRAM的刷新机制与存取周期，解释为何DRAM的存取周期通常大于其存取时间？", "answer": "DRAM采用电容存储，电荷会随时间泄漏，需定时刷新。读操作为破坏性，必须读后再生。存取周期包含存取时间及刷新恢复时间，尤其在集中刷新时存在死区，因此Tm > Ta。"}
{"id": "Q190", "type": "简答题", "question": "为何现代计算机系统中，主存使用DRAM而高速缓存使用SRAM？请从速度、成本、集成度和功耗角度分析。", "answer": "SRAM速度快、无需刷新、非破坏性读出，适合高速缓存；但集成度低、功耗高、成本高。DRAM集成度高、位价低、功耗小，适合大容量主存，但需刷新、速度慢。二者互补，实现速度、容量、成本平衡。"}
{"id": "Q191", "type": "单项选择题", "question": "关于存储器层次结构中Cache-主存层的作用，以下描述最准确的是： A. 解决CPU与主存速度不匹配问题，数据调动由硬件自动完成； B. 提升主存容量，数据调动由操作系统完成； C. 实现虚拟存储，程序员可访问超过物理主存的空间； D. 替代主存，实现高速、大容量存储，位价接近辅存", "answer_label": "A", "answer_explain": "Cache-主存层主要解决CPU与主存速度不匹配问题，数据调动由硬件自动完成，对程序员透明。B项属于主存-辅存层功能，C项为虚拟存储系统特征，D项错误，Cache不能替代主存。", "answer": "A || 解析：Cache-主存层主要解决CPU与主存速度不匹配问题，数据调动由硬件自动完成，对程序员透明。B项属于主存-辅存层功能，C项为虚拟存储系统特征，D项错误，Cache不能替代主存。"}
{"id": "Q192", "type": "单项选择题", "question": "下列关于DRAM与SRAM的比较，正确的是： A. SRAM集成度高，DRAM功耗小； B. DRAM需定时刷新，SRAM无需刷新； C. SRAM为破坏性读出，DRAM为非破坏性读出； D. 两者均支持随机存取，但SRAM速度慢于DRAM", "answer_label": "B", "answer_explain": "DRAM因电容漏电需定时刷新，SRAM采用双稳态触发器，无需刷新。A错，SRAM集成度低；C错，SRAM非破坏性读出，DRAM为破坏性；D错，SRAM速度更快。", "answer": "B || 解析：DRAM因电容漏电需定时刷新，SRAM采用双稳态触发器，无需刷新。A错，SRAM集成度低；C错，SRAM非破坏性读出，DRAM为破坏性；D错，SRAM速度更快。"}
{"id": "Q193", "type": "单项选择题", "question": "在存储器性能指标中，存取周期与存取时间的关系是： A. 存取周期等于存取时间； B. 存取周期小于存取时间； C. 存取周期大于或等于存取时间； D. 两者无直接关系", "answer_label": "C", "answer_explain": "存取周期是连续两次独立访问的最小间隔，包含存取时间及恢复时间。对破坏性读出的存储器，存取周期常大于存取时间，故C正确。", "answer": "C || 解析：存取周期是连续两次独立访问的最小间隔，包含存取时间及恢复时间。对破坏性读出的存储器，存取周期常大于存取时间，故C正确。"}
{"id": "Q194", "type": "单项选择题", "question": "下列存储器中，属于非易失性且支持随机访问的是： A. DRAM； B. SRAM； C. ROM； D. 磁带", "answer_label": "C", "answer_explain": "ROM是非易失性存储器，且支持随机访问。DRAM与SRAM为易失性，磁带为顺序存取，不符合条件。", "answer": "C || 解析：ROM是非易失性存储器，且支持随机访问。DRAM与SRAM为易失性，磁带为顺序存取，不符合条件。"}
{"id": "Q195", "type": "单项选择题", "question": "关于DRAM刷新方式，下列说法正确的是： A. 集中刷新期间可正常读写操作； B. 分散刷新会增加系统存取周期； C. 异步刷新需在固定时间间隔内完成全部刷新； D. 刷新操作与读操作完全相同", "answer_label": "B", "answer_explain": "分散刷新将刷新插入读写周期，延长系统存取周期。A错，集中刷新期间停止访问；C错，异步刷新是分时进行；D错，刷新不选片，与读操作不同。", "answer": "B || 解析：分散刷新将刷新插入读写周期，延长系统存取周期。A错，集中刷新期间停止访问；C错，异步刷新是分时进行；D错，刷新不选片，与读操作不同。"}
{"id": "Q196", "type": "单项选择题", "question": "在虚拟存储系统中，程序员编程的地址空间与下列哪项对应？ A. 主存物理地址空间； B. Cache地址空间； C. 辅存地址空间； D. 虚拟存储器地址空间", "answer_label": "D", "answer_explain": "虚拟存储系统中，程序员使用的是虚拟地址空间，其范围可大于主存物理空间，由操作系统和硬件共同管理。", "answer": "D || 解析：虚拟存储系统中，程序员使用的是虚拟地址空间，其范围可大于主存物理空间，由操作系统和硬件共同管理。"}
{"id": "Q197", "type": "简答题", "question": "请结合存储器层次结构与DRAM刷新机制，解释为何在现代计算机中，主存通常由DRAM构成，而Cache由SRAM构成。", "answer": "主存需大容量、低成本，DRAM集成度高、位价低，适合大容量存储；Cache需高速，SRAM速度快、无刷新开销，适合高速访问。DRAM虽需刷新，但由硬件自动完成，不影响系统运行。因此主存用DRAM，Cache用SRAM，兼顾性能与成本。"}
{"id": "Q198", "type": "简答题", "question": "某系统采用集中刷新方式，刷新周期为2ms，存储器共1024行。若存取周期为0.5μs，求该系统在刷新期间的‘死时间’总时长，并说明其对CPU访问的影响。", "answer": "死时间 = 刷新周期 × 行数 × 单行刷新时间。集中刷新中，所有行在2ms内完成，每行刷新时间≈0.5μs，总死时间=1024×0.5μs=512μs。此期间CPU无法访问存储器，造成访问中断，影响系统性能。"}
{"id": "Q199", "type": "单项选择题", "question": "下列关于存储器分类的描述，正确的是： A. ROM属于易失性存储器； B. 磁盘是直接存取存储器，其存取时间与位置有关； C. SRAM和DRAM均支持破坏性读出； D. 光盘是随机存取存储器", "answer_label": "B", "answer_explain": "磁盘为直接存取存储器，存取时间与磁道位置有关，符合定义。A错，ROM为非易失性；C错，SRAM为非破坏性读出；D错，光盘为直接存取，非随机存取。", "answer": "B || 解析：磁盘为直接存取存储器，存取时间与磁道位置有关，符合定义。A错，ROM为非易失性；C错，SRAM为非破坏性读出；D错，光盘为直接存取，非随机存取。"}
{"id": "Q200", "type": "简答题", "question": "请从存储容量、速度、成本三个性能指标出发，分析为何现代计算机采用多级存储系统，而非单一存储器。", "answer": "存储容量、速度与成本相互制约：大容量需低成本，高速度需高成本，三者难以兼顾。多级存储系统通过Cache-主存层提升速度，主存-辅存层扩大容量，使整体系统在成本可控下实现高速、大容量，达到性能与经济性的最优平衡。"}
