### 说明：
1. 只是Vivado 16.4的仿真，并未经过实际测试，主要是输出的归零码高低电平时间需要校正。
2. 从仿真来看，时序应该是正确的，模块的可移植性做了优化。
3. 关于WS2812的数据手册参考：[Worldsemi](http://cn.world-semi.com/solution/search/WS2812)或者[全球最大元器件网站](https://www.taobao.com/)
