TimeQuest Timing Analyzer report for Ativ05
Mon Aug 21 14:40:28 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_generator:CLK_1|clock_signal'
 12. Slow Model Setup: 'clock_27M'
 13. Slow Model Setup: 'clock_generator:CLK_2|clock_signal'
 14. Slow Model Hold: 'clock_27M'
 15. Slow Model Hold: 'clock_generator:CLK_2|clock_signal'
 16. Slow Model Hold: 'clock_generator:CLK_1|clock_signal'
 17. Slow Model Recovery: 'clock_generator:CLK_1|clock_signal'
 18. Slow Model Removal: 'clock_generator:CLK_1|clock_signal'
 19. Slow Model Minimum Pulse Width: 'clock_generator:CLK_2|clock_signal'
 20. Slow Model Minimum Pulse Width: 'clock_27M'
 21. Slow Model Minimum Pulse Width: 'clock_generator:CLK_1|clock_signal'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'clock_generator:CLK_1|clock_signal'
 34. Fast Model Setup: 'clock_27M'
 35. Fast Model Setup: 'clock_generator:CLK_2|clock_signal'
 36. Fast Model Hold: 'clock_27M'
 37. Fast Model Hold: 'clock_generator:CLK_2|clock_signal'
 38. Fast Model Hold: 'clock_generator:CLK_1|clock_signal'
 39. Fast Model Recovery: 'clock_generator:CLK_1|clock_signal'
 40. Fast Model Removal: 'clock_generator:CLK_1|clock_signal'
 41. Fast Model Minimum Pulse Width: 'clock_generator:CLK_2|clock_signal'
 42. Fast Model Minimum Pulse Width: 'clock_27M'
 43. Fast Model Minimum Pulse Width: 'clock_generator:CLK_1|clock_signal'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Ativ05                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clock_27M                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_27M }                          ;
; clock_generator:CLK_1|clock_signal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:CLK_1|clock_signal } ;
; clock_generator:CLK_2|clock_signal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:CLK_2|clock_signal } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                  ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 281.06 MHz ; 281.06 MHz      ; clock_generator:CLK_1|clock_signal ;      ;
; 292.74 MHz ; 292.74 MHz      ; clock_27M                          ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:CLK_1|clock_signal ; -6.030 ; -47.584       ;
; clock_27M                          ; -2.416 ; -66.274       ;
; clock_generator:CLK_2|clock_signal ; 0.274  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_27M                          ; -2.505 ; -4.985        ;
; clock_generator:CLK_2|clock_signal ; 0.206  ; 0.000         ;
; clock_generator:CLK_1|clock_signal ; 0.391  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Recovery Summary                                 ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:CLK_1|clock_signal ; -0.424 ; -2.293        ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Removal Summary                                 ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock_generator:CLK_1|clock_signal ; 1.037 ; 0.000         ;
+------------------------------------+-------+---------------+


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:CLK_2|clock_signal ; -1.423 ; -11.384       ;
; clock_27M                          ; -1.380 ; -42.380       ;
; clock_generator:CLK_1|clock_signal ; -0.500 ; -21.000       ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -6.030 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.544      ;
; -6.030 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.544      ;
; -6.030 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.544      ;
; -6.030 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.544      ;
; -6.029 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.543      ;
; -6.029 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.543      ;
; -6.029 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.543      ;
; -6.029 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.543      ;
; -6.002 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.516      ;
; -6.002 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.516      ;
; -6.002 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.516      ;
; -6.002 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.516      ;
; -5.711 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.225      ;
; -5.711 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.225      ;
; -5.711 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.225      ;
; -5.711 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 6.225      ;
; -5.099 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 5.613      ;
; -5.099 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 5.613      ;
; -5.099 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 5.613      ;
; -5.099 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 5.613      ;
; -4.663 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 5.177      ;
; -4.663 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 5.177      ;
; -4.663 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 5.177      ;
; -4.663 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 5.177      ;
; -4.425 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 4.939      ;
; -4.425 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 4.939      ;
; -4.425 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 4.939      ;
; -4.425 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 4.939      ;
; -3.634 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 4.148      ;
; -3.634 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 4.148      ;
; -3.634 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 4.148      ;
; -3.634 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.522     ; 4.148      ;
; -2.558 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 3.594      ;
; -2.557 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 3.593      ;
; -2.530 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 3.566      ;
; -2.496 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 3.532      ;
; -2.495 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 3.531      ;
; -2.468 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 3.504      ;
; -2.239 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 3.275      ;
; -2.177 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 3.213      ;
; -1.959 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.995      ;
; -1.958 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.994      ;
; -1.902 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.938      ;
; -1.901 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.937      ;
; -1.843 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.879      ;
; -1.842 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.878      ;
; -1.837 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.873      ;
; -1.836 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.872      ;
; -1.809 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.845      ;
; -1.802 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.838      ;
; -1.801 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.837      ;
; -1.736 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.772      ;
; -1.735 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.771      ;
; -1.706 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.742      ;
; -1.705 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.741      ;
; -1.631 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.667      ;
; -1.630 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.666      ;
; -1.627 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.663      ;
; -1.603 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.639      ;
; -1.565 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.601      ;
; -1.409 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.445      ;
; -1.408 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.444      ;
; -0.985 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.021      ;
; -0.984 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.020      ;
; -0.975 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.011      ;
; -0.957 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.993      ;
; -0.953 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.989      ;
; -0.913 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.949      ;
; -0.906 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.942      ;
; -0.891 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.927      ;
; -0.856 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.004      ; 1.896      ;
; -0.762 ; maquina_processador:mchn|state.zero                                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.798      ;
; -0.700 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.736      ;
; -0.677 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.zero                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.713      ;
; -0.627 ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.zero                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.663      ;
; -0.499 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.535      ;
; -0.498 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.534      ;
; -0.484 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.520      ;
; -0.472 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.508      ;
; -0.471 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.507      ;
; -0.453 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.489      ;
; -0.412 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.448      ;
; -0.407 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.443      ;
; -0.407 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.443      ;
; -0.407 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.443      ;
; -0.407 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.443      ;
; -0.352 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.incremente           ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.004      ; 1.392      ;
; -0.319 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.355      ;
; -0.308 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|state.compare              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.344      ;
; -0.307 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.343      ;
; -0.305 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.341      ;
; -0.301 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.337      ;
; -0.288 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.324      ;
; -0.266 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.302      ;
; -0.223 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.259      ;
; -0.223 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.259      ;
; -0.179 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.215      ;
; -0.155 ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.191      ;
; -0.095 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[1]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.131      ;
; -0.095 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[2]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.131      ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_27M'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.416 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[18]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 3.454      ;
; -2.347 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.008     ; 3.375      ;
; -2.347 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[18]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 3.385      ;
; -2.325 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.361      ;
; -2.286 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.322      ;
; -2.236 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.272      ;
; -2.230 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 3.262      ;
; -2.218 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[18]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 3.256      ;
; -2.215 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.008     ; 3.243      ;
; -2.167 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 3.199      ;
; -2.151 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 3.191      ;
; -2.149 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[8]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 3.189      ;
; -2.120 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.008     ; 3.148      ;
; -2.112 ; clock_generator:CLK_1|counter[3]  ; clock_generator:CLK_1|counter[18]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 3.150      ;
; -2.112 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 3.152      ;
; -2.110 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[8]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 3.150      ;
; -2.107 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 3.139      ;
; -2.106 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.008     ; 3.134      ;
; -2.098 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 3.130      ;
; -2.072 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[3]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.116      ;
; -2.071 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[0]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.115      ;
; -2.070 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[6]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.114      ;
; -2.069 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.113      ;
; -2.062 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[9]   ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 3.094      ;
; -2.062 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 3.102      ;
; -2.060 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[8]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 3.100      ;
; -2.042 ; clock_generator:CLK_1|counter[4]  ; clock_generator:CLK_1|counter[18]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 3.080      ;
; -2.035 ; clock_generator:CLK_2|counter[9]  ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 3.067      ;
; -2.035 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 3.067      ;
; -2.033 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[3]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.077      ;
; -2.032 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[0]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.076      ;
; -2.031 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[6]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.075      ;
; -2.030 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.074      ;
; -2.018 ; clock_generator:CLK_2|counter[14] ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.054      ;
; -2.017 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.053      ;
; -2.016 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.052      ;
; -1.999 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; -0.002     ; 3.033      ;
; -1.995 ; clock_generator:CLK_2|counter[4]  ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.008     ; 3.023      ;
; -1.989 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 3.021      ;
; -1.987 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[8]   ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 3.019      ;
; -1.983 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[3]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.027      ;
; -1.982 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[0]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.026      ;
; -1.981 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[6]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.025      ;
; -1.980 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.008      ; 3.024      ;
; -1.971 ; clock_generator:CLK_1|counter[14] ; clock_generator:CLK_1|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.007      ;
; -1.970 ; clock_generator:CLK_1|counter[5]  ; clock_generator:CLK_1|counter[18]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 3.008      ;
; -1.970 ; clock_generator:CLK_1|counter[14] ; clock_generator:CLK_1|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.006      ;
; -1.956 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[8]   ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 2.988      ;
; -1.953 ; clock_generator:CLK_1|counter[14] ; clock_generator:CLK_1|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; -0.002     ; 2.987      ;
; -1.952 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[19]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.990      ;
; -1.949 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.987      ;
; -1.948 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.986      ;
; -1.946 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 2.978      ;
; -1.944 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[8]   ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 2.976      ;
; -1.933 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.969      ;
; -1.932 ; clock_generator:CLK_2|counter[5]  ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.008     ; 2.960      ;
; -1.931 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[18]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.969      ;
; -1.931 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[8]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.967      ;
; -1.931 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.967      ;
; -1.930 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[9]   ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 2.962      ;
; -1.926 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 2.958      ;
; -1.918 ; clock_generator:CLK_2|counter[9]  ; clock_generator:CLK_2|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.954      ;
; -1.915 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 2.947      ;
; -1.910 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[3]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.946      ;
; -1.909 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[12]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.947      ;
; -1.909 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[0]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.945      ;
; -1.908 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[6]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.944      ;
; -1.907 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.943      ;
; -1.895 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[18]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.008     ; 2.923      ;
; -1.885 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 2.925      ;
; -1.883 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[9]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 2.923      ;
; -1.883 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[19]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.921      ;
; -1.881 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.919      ;
; -1.880 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|clock_signal ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 2.920      ;
; -1.880 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.918      ;
; -1.879 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[3]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.915      ;
; -1.878 ; clock_generator:CLK_2|counter[4]  ; clock_generator:CLK_2|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 2.910      ;
; -1.878 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[0]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.914      ;
; -1.877 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[6]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.913      ;
; -1.876 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.912      ;
; -1.875 ; clock_generator:CLK_2|counter[6]  ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.008     ; 2.903      ;
; -1.872 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.908      ;
; -1.871 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.907      ;
; -1.869 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[18]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.905      ;
; -1.869 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[12]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.905      ;
; -1.867 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[3]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.903      ;
; -1.866 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[0]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.902      ;
; -1.865 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[6]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.901      ;
; -1.864 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.900      ;
; -1.863 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[18]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.901      ;
; -1.863 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.899      ;
; -1.855 ; clock_generator:CLK_2|counter[9]  ; clock_generator:CLK_2|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.891      ;
; -1.854 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[3]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 2.894      ;
; -1.854 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; -0.002     ; 2.888      ;
; -1.853 ; clock_generator:CLK_2|counter[10] ; clock_generator:CLK_2|counter[17]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.004     ; 2.885      ;
; -1.853 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[0]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 2.893      ;
; -1.852 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[6]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 2.892      ;
; -1.851 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[4]   ; clock_27M    ; clock_27M   ; 1.000        ; 0.004      ; 2.891      ;
; -1.850 ; clock_generator:CLK_1|counter[5]  ; clock_generator:CLK_1|counter[10]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.888      ;
; -1.849 ; clock_generator:CLK_1|counter[5]  ; clock_generator:CLK_1|counter[11]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.002      ; 2.887      ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                                                                                    ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.274 ; nbitcounter:adrs|out_cont[2] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; 0.526      ; 1.217      ;
; 0.278 ; nbitcounter:adrs|out_cont[3] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; 0.526      ; 1.213      ;
; 0.278 ; nbitcounter:adrs|out_cont[1] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; 0.526      ; 1.213      ;
; 0.525 ; nbitcounter:adrs|out_cont[0] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; 0.526      ; 0.966      ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_27M'                                                                                                                                                 ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.505 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_27M   ; 0.000        ; 2.646      ; 0.657      ;
; -2.480 ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_27M   ; 0.000        ; 2.621      ; 0.657      ;
; -2.005 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_27M   ; -0.500       ; 2.646      ; 0.657      ;
; -1.980 ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_27M   ; -0.500       ; 2.621      ; 0.657      ;
; 0.521  ; clock_generator:CLK_2|counter[18]  ; clock_generator:CLK_2|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.787      ;
; 0.544  ; clock_generator:CLK_1|counter[19]  ; clock_generator:CLK_1|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.810      ;
; 0.801  ; clock_generator:CLK_2|counter[7]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; clock_generator:CLK_2|counter[2]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; clock_generator:CLK_1|counter[8]   ; clock_generator:CLK_1|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clock_generator:CLK_2|counter[16]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; clock_generator:CLK_1|counter[3]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.076      ;
; 0.838  ; clock_generator:CLK_1|counter[6]   ; clock_generator:CLK_1|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.104      ;
; 0.840  ; clock_generator:CLK_2|counter[1]   ; clock_generator:CLK_2|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.106      ;
; 0.841  ; clock_generator:CLK_2|counter[5]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; clock_generator:CLK_1|counter[2]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.108      ;
; 0.845  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; clock_generator:CLK_2|counter[15]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; clock_generator:CLK_1|counter[16]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.113      ;
; 1.181  ; clock_generator:CLK_2|counter[17]  ; clock_generator:CLK_2|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.185  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.451      ;
; 1.186  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.452      ;
; 1.188  ; clock_generator:CLK_2|counter[6]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.454      ;
; 1.192  ; clock_generator:CLK_1|counter[5]   ; clock_generator:CLK_1|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.458      ;
; 1.195  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.461      ;
; 1.201  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.467      ;
; 1.203  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[11]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.469      ;
; 1.212  ; clock_generator:CLK_1|counter[5]   ; clock_generator:CLK_1|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.478      ;
; 1.213  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[0]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.479      ;
; 1.219  ; clock_generator:CLK_2|counter[4]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.485      ;
; 1.225  ; clock_generator:CLK_1|counter[11]  ; clock_generator:CLK_1|counter[11]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.491      ;
; 1.226  ; clock_generator:CLK_2|counter[1]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.492      ;
; 1.227  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.493      ;
; 1.227  ; clock_generator:CLK_1|counter[7]   ; clock_generator:CLK_1|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.493      ;
; 1.227  ; clock_generator:CLK_1|counter[2]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.493      ;
; 1.228  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.494      ;
; 1.231  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; clock_generator:CLK_2|counter[15]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.499      ;
; 1.233  ; clock_generator:CLK_1|counter[16]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.499      ;
; 1.237  ; clock_generator:CLK_1|counter[10]  ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.503      ;
; 1.240  ; clock_generator:CLK_1|counter[7]   ; clock_generator:CLK_1|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.506      ;
; 1.242  ; clock_generator:CLK_1|counter[9]   ; clock_generator:CLK_1|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.508      ;
; 1.256  ; clock_generator:CLK_2|counter[3]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.522      ;
; 1.256  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.522      ;
; 1.262  ; clock_generator:CLK_1|counter[11]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.528      ;
; 1.263  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.529      ;
; 1.264  ; clock_generator:CLK_1|counter[4]   ; clock_generator:CLK_1|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.530      ;
; 1.285  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.551      ;
; 1.287  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.553      ;
; 1.295  ; clock_generator:CLK_1|counter[6]   ; clock_generator:CLK_1|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.561      ;
; 1.298  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.564      ;
; 1.298  ; clock_generator:CLK_2|counter[5]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.564      ;
; 1.299  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.565      ;
; 1.299  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.565      ;
; 1.302  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.569      ;
; 1.321  ; clock_generator:CLK_2|counter[17]  ; clock_generator:CLK_2|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.587      ;
; 1.327  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.593      ;
; 1.330  ; clock_generator:CLK_2|counter[2]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.596      ;
; 1.333  ; clock_generator:CLK_1|counter[11]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.599      ;
; 1.334  ; clock_generator:CLK_1|counter[3]   ; clock_generator:CLK_1|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; clock_generator:CLK_1|counter[5]   ; clock_generator:CLK_1|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.600      ;
; 1.343  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[0]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.609      ;
; 1.344  ; clock_generator:CLK_2|counter[3]   ; clock_generator:CLK_2|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.610      ;
; 1.344  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.610      ;
; 1.346  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[11]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.612      ;
; 1.348  ; clock_generator:CLK_1|counter[4]   ; clock_generator:CLK_1|counter[4]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.614      ;
; 1.352  ; clock_generator:CLK_2|counter[16]  ; clock_generator:CLK_2|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.618      ;
; 1.354  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.620      ;
; 1.356  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.622      ;
; 1.356  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.622      ;
; 1.358  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.624      ;
; 1.361  ; clock_generator:CLK_2|counter[4]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.627      ;
; 1.369  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.635      ;
; 1.370  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.636      ;
; 1.373  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.639      ;
; 1.374  ; clock_generator:CLK_1|counter[10]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.640      ;
; 1.375  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.641      ;
; 1.376  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.642      ;
; 1.384  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.650      ;
; 1.398  ; clock_generator:CLK_2|counter[3]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.664      ;
; 1.404  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|clock_signal ; clock_27M                          ; clock_27M   ; 0.000        ; -0.002     ; 1.668      ;
; 1.404  ; clock_generator:CLK_1|counter[11]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.670      ;
; 1.406  ; clock_generator:CLK_1|counter[4]   ; clock_generator:CLK_1|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.672      ;
; 1.425  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.691      ;
; 1.439  ; clock_generator:CLK_2|counter[1]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.705      ;
; 1.440  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.706      ;
; 1.440  ; clock_generator:CLK_1|counter[2]   ; clock_generator:CLK_1|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.706      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                                                                                     ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.206 ; nbitcounter:adrs|out_cont[0] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; 0.526      ; 0.966      ;
; 0.453 ; nbitcounter:adrs|out_cont[3] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; 0.526      ; 1.213      ;
; 0.453 ; nbitcounter:adrs|out_cont[1] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; 0.526      ; 1.213      ;
; 0.457 ; nbitcounter:adrs|out_cont[2] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; 0.526      ; 1.217      ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.391 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[0]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nbitcounter:adrs|out_cont[3]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.incremente                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.801      ;
; 0.540 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.806      ;
; 0.540 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.806      ;
; 0.650 ; botaosincrono:sinc|estado.caso_a                                                                                ; botaosincrono:sinc|estado.caso_b                          ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.916      ;
; 0.750 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a                                                       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.016      ;
; 0.803 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.072      ;
; 0.864 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[0]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.130      ;
; 0.865 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.131      ;
; 0.865 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.131      ;
; 0.925 ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.191      ;
; 0.949 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.215      ;
; 0.993 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.259      ;
; 0.993 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.259      ;
; 1.036 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.302      ;
; 1.058 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.324      ;
; 1.071 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.337      ;
; 1.075 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.341      ;
; 1.077 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.343      ;
; 1.078 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|state.compare                    ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.344      ;
; 1.089 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.355      ;
; 1.122 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.incremente                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.004      ; 1.392      ;
; 1.177 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.443      ;
; 1.177 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.443      ;
; 1.177 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.443      ;
; 1.177 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.443      ;
; 1.182 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.448      ;
; 1.223 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.489      ;
; 1.241 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.507      ;
; 1.242 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.508      ;
; 1.254 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.520      ;
; 1.268 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.534      ;
; 1.269 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.535      ;
; 1.397 ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.zero                       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.663      ;
; 1.447 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.zero                       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.713      ;
; 1.470 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.736      ;
; 1.532 ; maquina_processador:mchn|state.zero                                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.798      ;
; 1.626 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.004      ; 1.896      ;
; 1.661 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.927      ;
; 1.676 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.942      ;
; 1.683 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.949      ;
; 1.723 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.989      ;
; 1.727 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.993      ;
; 1.745 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.011      ;
; 1.754 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.020      ;
; 1.755 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.021      ;
; 1.787 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.053      ;
; 1.849 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.115      ;
; 1.887 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.153      ;
; 2.093 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.359      ;
; 2.178 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.444      ;
; 2.179 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.445      ;
; 2.199 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.465      ;
; 2.210 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.476      ;
; 2.211 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.477      ;
; 2.261 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.527      ;
; 2.283 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.549      ;
; 2.284 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.550      ;
; 2.348 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.614      ;
; 2.349 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.615      ;
; 2.489 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.755      ;
; 2.490 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.756      ;
; 2.505 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.771      ;
; 2.506 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.772      ;
; 2.571 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.837      ;
; 2.572 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.838      ;
; 2.616 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.882      ;
; 2.671 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.937      ;
; 2.672 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.938      ;
; 2.678 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.944      ;
; 2.728 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.994      ;
; 2.729 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.995      ;
; 3.012 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 3.278      ;
; 3.013 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 3.279      ;
; 3.074 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 3.340      ;
; 3.075 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 3.341      ;
; 4.358 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.102      ;
; 4.358 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.102      ;
; 4.358 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.102      ;
; 4.358 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.102      ;
; 4.404 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.148      ;
; 4.404 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.148      ;
; 4.404 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.148      ;
; 4.404 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.148      ;
; 4.657 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.401      ;
; 4.657 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.401      ;
; 4.657 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.401      ;
; 4.657 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.522     ; 4.401      ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                             ;
+--------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.424 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.460      ;
; -0.267 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.303      ;
; -0.267 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.303      ;
; -0.267 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.303      ;
; -0.267 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.303      ;
; -0.267 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.303      ;
; -0.267 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.303      ;
; -0.267 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.303      ;
+--------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                             ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 1.037 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.303      ;
; 1.037 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.303      ;
; 1.037 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.303      ;
; 1.037 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.303      ;
; 1.037 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.303      ;
; 1.037 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.303      ;
; 1.037 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.303      ;
; 1.194 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.460      ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; coinrom|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; coinrom|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_27M'                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_27M ; Rise       ; clock_27M                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[16]|clk              ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:CLK_1|clock_signal'                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_a                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_a                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_b                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_b                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.compare                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.compare                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.espere                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.espere                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.incremente                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.incremente                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.libere                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.libere                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.zero                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.zero                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[0]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[0]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[1]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[1]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[2]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[2]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[3]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[3]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_a|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_a|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_b|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_b|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[4]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[4]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[5]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[5]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[6]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[6]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[7]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[7]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.compare|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.compare|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.espere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.espere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.incremente|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.incremente|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.libere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.libere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.zero|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.zero|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_a|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_a|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_b|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_b|clk                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; 4.925 ; 4.925 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; 4.905 ; 4.905 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; 3.308 ; 3.308 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; 3.235 ; 3.235 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; 3.308 ; 3.308 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; 2.663 ; 2.663 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; 2.172 ; 2.172 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; 2.460 ; 2.460 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; 2.156 ; 2.156 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; 1.374 ; 1.374 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; 1.568 ; 1.568 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; -4.692 ; -4.692 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; -4.675 ; -4.675 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; -1.143 ; -1.143 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; -3.004 ; -3.004 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; -3.077 ; -3.077 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; -2.432 ; -2.432 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; -1.941 ; -1.941 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; -1.578 ; -1.578 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; -1.523 ; -1.523 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; -1.143 ; -1.143 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; -1.337 ; -1.337 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 8.459  ; 8.459  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 8.320  ; 8.320  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 8.890  ; 8.890  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 8.890  ; 8.890  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 8.890  ; 8.890  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 8.706  ; 8.706  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 7.973  ; 7.973  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 12.921 ; 12.921 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 12.921 ; 12.921 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 12.894 ; 12.894 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 12.862 ; 12.862 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 12.630 ; 12.630 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 12.681 ; 12.681 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 12.620 ; 12.620 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 12.636 ; 12.636 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 13.926 ; 13.926 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 13.922 ; 13.922 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 13.926 ; 13.926 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 13.753 ; 13.753 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 13.795 ; 13.795 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 13.817 ; 13.817 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 13.793 ; 13.793 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 13.770 ; 13.770 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 13.101 ; 13.101 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 13.101 ; 13.101 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 13.020 ; 13.020 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 13.054 ; 13.054 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 12.778 ; 12.778 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 12.775 ; 12.775 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 11.366 ; 11.366 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 14.161 ; 14.161 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 13.856 ; 13.856 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 13.858 ; 13.858 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 13.841 ; 13.841 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 14.133 ; 14.133 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 14.146 ; 14.146 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 14.027 ; 14.027 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 14.161 ; 14.161 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 14.456 ; 14.456 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 14.456 ; 14.456 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 12.812 ; 12.812 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 13.031 ; 13.031 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 14.293 ; 14.293 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 14.262 ; 14.262 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 14.271 ; 14.271 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 12.243 ; 12.243 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 8.459  ; 8.459  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 8.320  ; 8.320  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 7.301  ; 7.301  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 8.513  ; 8.513  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 8.513  ; 8.513  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 8.401  ; 8.401  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 7.301  ; 7.301  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 8.775  ; 8.775  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 9.076  ; 9.076  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 9.047  ; 9.047  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 9.015  ; 9.015  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 8.787  ; 8.787  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 8.836  ; 8.836  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 8.775  ; 8.775  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 8.790  ; 8.790  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 10.630 ; 10.630 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 10.793 ; 10.793 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 10.794 ; 10.794 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 10.630 ; 10.630 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 10.671 ; 10.671 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 10.693 ; 10.693 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 10.667 ; 10.667 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 10.638 ; 10.638 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 9.955  ; 9.955  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 10.281 ; 10.281 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 10.200 ; 10.200 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 10.234 ; 10.234 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 9.958  ; 9.958  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 9.955  ; 9.955  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 10.234 ; 10.234 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 11.943 ; 11.943 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 11.962 ; 11.962 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 11.958 ; 11.958 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 11.943 ; 11.943 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 12.243 ; 12.243 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 12.245 ; 12.245 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 12.125 ; 12.125 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 12.258 ; 12.258 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 11.882 ; 11.882 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 12.517 ; 12.517 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 11.882 ; 11.882 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 11.883 ; 11.883 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 12.358 ; 12.358 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 12.326 ; 12.326 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 12.335 ; 12.335 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 11.925 ; 11.925 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SW_value[0] ; tot_Hex0[0] ; 8.518  ; 8.518  ; 8.518  ; 8.518  ;
; SW_value[0] ; tot_Hex0[1] ; 8.489  ; 8.489  ; 8.489  ; 8.489  ;
; SW_value[0] ; tot_Hex0[2] ;        ; 8.457  ; 8.457  ;        ;
; SW_value[0] ; tot_Hex0[3] ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; SW_value[0] ; tot_Hex0[4] ; 8.278  ;        ;        ; 8.278  ;
; SW_value[0] ; tot_Hex0[5] ; 8.217  ;        ;        ; 8.217  ;
; SW_value[0] ; tot_Hex0[6] ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; SW_value[1] ; tot_Hex0[0] ; 9.890  ; 9.890  ; 9.890  ; 9.890  ;
; SW_value[1] ; tot_Hex0[1] ; 9.863  ; 9.863  ; 9.863  ; 9.863  ;
; SW_value[1] ; tot_Hex0[2] ; 9.831  ; 9.831  ; 9.831  ; 9.831  ;
; SW_value[1] ; tot_Hex0[3] ; 9.599  ; 9.599  ; 9.599  ; 9.599  ;
; SW_value[1] ; tot_Hex0[4] ; 9.650  ; 9.650  ; 9.650  ; 9.650  ;
; SW_value[1] ; tot_Hex0[5] ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; SW_value[1] ; tot_Hex0[6] ; 9.605  ; 9.605  ; 9.605  ; 9.605  ;
; SW_value[1] ; tot_Hex1[0] ; 10.724 ; 10.724 ; 10.724 ; 10.724 ;
; SW_value[1] ; tot_Hex1[1] ; 10.728 ; 10.728 ; 10.728 ; 10.728 ;
; SW_value[1] ; tot_Hex1[2] ;        ; 10.562 ; 10.562 ;        ;
; SW_value[1] ; tot_Hex1[3] ; 10.602 ; 10.602 ; 10.602 ; 10.602 ;
; SW_value[1] ; tot_Hex1[4] ; 10.624 ;        ;        ; 10.624 ;
; SW_value[1] ; tot_Hex1[5] ; 10.598 ;        ;        ; 10.598 ;
; SW_value[1] ; tot_Hex1[6] ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; SW_value[2] ; tot_Hex0[0] ; 9.574  ; 9.574  ; 9.574  ; 9.574  ;
; SW_value[2] ; tot_Hex0[1] ; 9.547  ; 9.547  ; 9.547  ; 9.547  ;
; SW_value[2] ; tot_Hex0[2] ; 9.515  ; 9.515  ; 9.515  ; 9.515  ;
; SW_value[2] ; tot_Hex0[3] ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; SW_value[2] ; tot_Hex0[4] ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; SW_value[2] ; tot_Hex0[5] ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; SW_value[2] ; tot_Hex0[6] ; 9.289  ; 9.289  ; 9.289  ; 9.289  ;
; SW_value[2] ; tot_Hex1[0] ; 10.578 ; 10.578 ; 10.578 ; 10.578 ;
; SW_value[2] ; tot_Hex1[1] ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; SW_value[2] ; tot_Hex1[2] ; 10.409 ; 10.409 ; 10.409 ; 10.409 ;
; SW_value[2] ; tot_Hex1[3] ; 10.451 ; 10.451 ; 10.451 ; 10.451 ;
; SW_value[2] ; tot_Hex1[4] ; 10.473 ; 10.473 ; 10.473 ; 10.473 ;
; SW_value[2] ; tot_Hex1[5] ; 10.449 ; 10.449 ; 10.449 ; 10.449 ;
; SW_value[2] ; tot_Hex1[6] ; 10.426 ; 10.426 ; 10.426 ; 10.426 ;
; SW_value[2] ; tot_Hex2[0] ; 9.757  ;        ;        ; 9.757  ;
; SW_value[2] ; tot_Hex2[2] ;        ; 9.676  ; 9.676  ;        ;
; SW_value[2] ; tot_Hex2[3] ; 9.710  ;        ;        ; 9.710  ;
; SW_value[2] ; tot_Hex2[4] ; 9.434  ;        ;        ; 9.434  ;
; SW_value[2] ; tot_Hex2[5] ; 9.431  ;        ;        ; 9.431  ;
; SW_value[3] ; tot_Hex0[0] ; 11.257 ; 11.257 ; 11.257 ; 11.257 ;
; SW_value[3] ; tot_Hex0[1] ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; SW_value[3] ; tot_Hex0[2] ; 11.198 ; 11.198 ; 11.198 ; 11.198 ;
; SW_value[3] ; tot_Hex0[3] ; 10.966 ; 10.966 ; 10.966 ; 10.966 ;
; SW_value[3] ; tot_Hex0[4] ; 11.017 ; 11.017 ; 11.017 ; 11.017 ;
; SW_value[3] ; tot_Hex0[5] ; 10.956 ; 10.956 ; 10.956 ; 10.956 ;
; SW_value[3] ; tot_Hex0[6] ; 10.972 ; 10.972 ; 10.972 ; 10.972 ;
; SW_value[3] ; tot_Hex1[0] ; 12.258 ; 12.258 ; 12.258 ; 12.258 ;
; SW_value[3] ; tot_Hex1[1] ; 12.262 ; 12.262 ; 12.262 ; 12.262 ;
; SW_value[3] ; tot_Hex1[2] ; 12.089 ; 12.089 ; 12.089 ; 12.089 ;
; SW_value[3] ; tot_Hex1[3] ; 12.131 ; 12.131 ; 12.131 ; 12.131 ;
; SW_value[3] ; tot_Hex1[4] ; 12.153 ; 12.153 ; 12.153 ; 12.153 ;
; SW_value[3] ; tot_Hex1[5] ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; SW_value[3] ; tot_Hex1[6] ; 12.106 ; 12.106 ; 12.106 ; 12.106 ;
; SW_value[3] ; tot_Hex2[0] ; 11.437 ; 11.437 ; 11.437 ; 11.437 ;
; SW_value[3] ; tot_Hex2[2] ; 11.356 ; 11.356 ; 11.356 ; 11.356 ;
; SW_value[3] ; tot_Hex2[3] ; 11.390 ; 11.390 ; 11.390 ; 11.390 ;
; SW_value[3] ; tot_Hex2[4] ; 11.114 ; 11.114 ; 11.114 ; 11.114 ;
; SW_value[3] ; tot_Hex2[5] ; 11.111 ; 11.111 ; 11.111 ; 11.111 ;
; SW_value[3] ; tot_Hex2[6] ;        ; 9.645  ; 9.645  ;        ;
; SW_value[4] ; tot_Hex0[0] ; 11.124 ; 11.124 ; 11.124 ; 11.124 ;
; SW_value[4] ; tot_Hex0[1] ; 11.097 ; 11.097 ; 11.097 ; 11.097 ;
; SW_value[4] ; tot_Hex0[2] ; 11.065 ; 11.065 ; 11.065 ; 11.065 ;
; SW_value[4] ; tot_Hex0[3] ; 10.833 ; 10.833 ; 10.833 ; 10.833 ;
; SW_value[4] ; tot_Hex0[4] ; 10.884 ; 10.884 ; 10.884 ; 10.884 ;
; SW_value[4] ; tot_Hex0[5] ; 10.823 ; 10.823 ; 10.823 ; 10.823 ;
; SW_value[4] ; tot_Hex0[6] ; 10.839 ; 10.839 ; 10.839 ; 10.839 ;
; SW_value[4] ; tot_Hex1[0] ; 12.125 ; 12.125 ; 12.125 ; 12.125 ;
; SW_value[4] ; tot_Hex1[1] ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; SW_value[4] ; tot_Hex1[2] ; 11.956 ; 11.956 ; 11.956 ; 11.956 ;
; SW_value[4] ; tot_Hex1[3] ; 11.998 ; 11.998 ; 11.998 ; 11.998 ;
; SW_value[4] ; tot_Hex1[4] ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; SW_value[4] ; tot_Hex1[5] ; 11.996 ; 11.996 ; 11.996 ; 11.996 ;
; SW_value[4] ; tot_Hex1[6] ; 11.973 ; 11.973 ; 11.973 ; 11.973 ;
; SW_value[4] ; tot_Hex2[0] ; 11.304 ; 11.304 ; 11.304 ; 11.304 ;
; SW_value[4] ; tot_Hex2[2] ; 11.223 ; 11.223 ; 11.223 ; 11.223 ;
; SW_value[4] ; tot_Hex2[3] ; 11.257 ; 11.257 ; 11.257 ; 11.257 ;
; SW_value[4] ; tot_Hex2[4] ; 10.981 ; 10.981 ; 10.981 ; 10.981 ;
; SW_value[4] ; tot_Hex2[5] ; 10.978 ; 10.978 ; 10.978 ; 10.978 ;
; SW_value[4] ; tot_Hex2[6] ; 9.529  ; 9.971  ; 9.971  ; 9.529  ;
; SW_value[5] ; tot_Hex0[0] ; 11.732 ; 11.732 ; 11.732 ; 11.732 ;
; SW_value[5] ; tot_Hex0[1] ; 11.705 ; 11.705 ; 11.705 ; 11.705 ;
; SW_value[5] ; tot_Hex0[2] ; 11.673 ; 11.673 ; 11.673 ; 11.673 ;
; SW_value[5] ; tot_Hex0[3] ; 11.441 ; 11.441 ; 11.441 ; 11.441 ;
; SW_value[5] ; tot_Hex0[4] ; 11.492 ; 11.492 ; 11.492 ; 11.492 ;
; SW_value[5] ; tot_Hex0[5] ; 11.431 ; 11.431 ; 11.431 ; 11.431 ;
; SW_value[5] ; tot_Hex0[6] ; 11.447 ; 11.447 ; 11.447 ; 11.447 ;
; SW_value[5] ; tot_Hex1[0] ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; SW_value[5] ; tot_Hex1[1] ; 12.737 ; 12.737 ; 12.737 ; 12.737 ;
; SW_value[5] ; tot_Hex1[2] ; 12.564 ; 12.564 ; 12.564 ; 12.564 ;
; SW_value[5] ; tot_Hex1[3] ; 12.606 ; 12.606 ; 12.606 ; 12.606 ;
; SW_value[5] ; tot_Hex1[4] ; 12.628 ; 12.628 ; 12.628 ; 12.628 ;
; SW_value[5] ; tot_Hex1[5] ; 12.604 ; 12.604 ; 12.604 ; 12.604 ;
; SW_value[5] ; tot_Hex1[6] ; 12.581 ; 12.581 ; 12.581 ; 12.581 ;
; SW_value[5] ; tot_Hex2[0] ; 11.912 ; 11.912 ; 11.912 ; 11.912 ;
; SW_value[5] ; tot_Hex2[2] ; 11.831 ; 11.831 ; 11.831 ; 11.831 ;
; SW_value[5] ; tot_Hex2[3] ; 11.865 ; 11.865 ; 11.865 ; 11.865 ;
; SW_value[5] ; tot_Hex2[4] ; 11.589 ; 11.589 ; 11.589 ; 11.589 ;
; SW_value[5] ; tot_Hex2[5] ; 11.586 ; 11.586 ; 11.586 ; 11.586 ;
; SW_value[5] ; tot_Hex2[6] ; 10.177 ; 10.177 ; 10.177 ; 10.177 ;
; SW_value[6] ; tot_Hex0[0] ; 11.517 ; 11.517 ; 11.517 ; 11.517 ;
; SW_value[6] ; tot_Hex0[1] ; 11.490 ; 11.490 ; 11.490 ; 11.490 ;
; SW_value[6] ; tot_Hex0[2] ; 11.458 ; 11.458 ; 11.458 ; 11.458 ;
; SW_value[6] ; tot_Hex0[3] ; 11.226 ; 11.226 ; 11.226 ; 11.226 ;
; SW_value[6] ; tot_Hex0[4] ; 11.277 ; 11.277 ; 11.277 ; 11.277 ;
; SW_value[6] ; tot_Hex0[5] ; 11.216 ; 11.216 ; 11.216 ; 11.216 ;
; SW_value[6] ; tot_Hex0[6] ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
; SW_value[6] ; tot_Hex1[0] ; 12.518 ; 12.518 ; 12.518 ; 12.518 ;
; SW_value[6] ; tot_Hex1[1] ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; SW_value[6] ; tot_Hex1[2] ; 12.349 ; 12.349 ; 12.349 ; 12.349 ;
; SW_value[6] ; tot_Hex1[3] ; 12.391 ; 12.391 ; 12.391 ; 12.391 ;
; SW_value[6] ; tot_Hex1[4] ; 12.413 ; 12.413 ; 12.413 ; 12.413 ;
; SW_value[6] ; tot_Hex1[5] ; 12.389 ; 12.389 ; 12.389 ; 12.389 ;
; SW_value[6] ; tot_Hex1[6] ; 12.366 ; 12.366 ; 12.366 ; 12.366 ;
; SW_value[6] ; tot_Hex2[0] ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; SW_value[6] ; tot_Hex2[2] ; 11.616 ; 11.616 ; 11.616 ; 11.616 ;
; SW_value[6] ; tot_Hex2[3] ; 11.650 ; 11.650 ; 11.650 ; 11.650 ;
; SW_value[6] ; tot_Hex2[4] ; 11.374 ; 11.374 ; 11.374 ; 11.374 ;
; SW_value[6] ; tot_Hex2[5] ; 11.371 ; 11.371 ; 11.371 ; 11.371 ;
; SW_value[6] ; tot_Hex2[6] ; 9.920  ; 9.920  ; 9.920  ; 9.920  ;
; SW_value[7] ; tot_Hex0[0] ; 12.423 ; 12.423 ; 12.423 ; 12.423 ;
; SW_value[7] ; tot_Hex0[1] ; 12.396 ; 12.396 ; 12.396 ; 12.396 ;
; SW_value[7] ; tot_Hex0[2] ; 12.364 ; 12.364 ; 12.364 ; 12.364 ;
; SW_value[7] ; tot_Hex0[3] ; 12.132 ; 12.132 ; 12.132 ; 12.132 ;
; SW_value[7] ; tot_Hex0[4] ; 12.183 ; 12.183 ; 12.183 ; 12.183 ;
; SW_value[7] ; tot_Hex0[5] ; 12.122 ; 12.122 ; 12.122 ; 12.122 ;
; SW_value[7] ; tot_Hex0[6] ; 12.138 ; 12.138 ; 12.138 ; 12.138 ;
; SW_value[7] ; tot_Hex1[0] ; 13.424 ; 13.424 ; 13.424 ; 13.424 ;
; SW_value[7] ; tot_Hex1[1] ; 13.428 ; 13.428 ; 13.428 ; 13.428 ;
; SW_value[7] ; tot_Hex1[2] ; 13.255 ; 13.255 ; 13.255 ; 13.255 ;
; SW_value[7] ; tot_Hex1[3] ; 13.297 ; 13.297 ; 13.297 ; 13.297 ;
; SW_value[7] ; tot_Hex1[4] ; 13.319 ; 13.319 ; 13.319 ; 13.319 ;
; SW_value[7] ; tot_Hex1[5] ; 13.295 ; 13.295 ; 13.295 ; 13.295 ;
; SW_value[7] ; tot_Hex1[6] ; 13.272 ; 13.272 ; 13.272 ; 13.272 ;
; SW_value[7] ; tot_Hex2[0] ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; SW_value[7] ; tot_Hex2[2] ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; SW_value[7] ; tot_Hex2[3] ; 12.556 ; 12.556 ; 12.556 ; 12.556 ;
; SW_value[7] ; tot_Hex2[4] ; 12.280 ; 12.280 ; 12.280 ; 12.280 ;
; SW_value[7] ; tot_Hex2[5] ; 12.277 ; 12.277 ; 12.277 ; 12.277 ;
; SW_value[7] ; tot_Hex2[6] ; 10.823 ; 10.823 ; 10.823 ; 10.823 ;
; switch      ; tot_Hex0[0] ; 12.749 ; 12.749 ; 12.749 ; 12.749 ;
; switch      ; tot_Hex0[1] ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; switch      ; tot_Hex0[2] ; 12.690 ; 12.690 ; 12.690 ; 12.690 ;
; switch      ; tot_Hex0[3] ; 12.458 ; 12.458 ; 12.458 ; 12.458 ;
; switch      ; tot_Hex0[4] ; 12.509 ; 12.509 ; 12.509 ; 12.509 ;
; switch      ; tot_Hex0[5] ; 12.448 ; 12.448 ; 12.448 ; 12.448 ;
; switch      ; tot_Hex0[6] ; 12.464 ; 12.464 ; 12.464 ; 12.464 ;
; switch      ; tot_Hex1[0] ; 13.750 ; 13.750 ; 13.750 ; 13.750 ;
; switch      ; tot_Hex1[1] ; 13.754 ; 13.754 ; 13.754 ; 13.754 ;
; switch      ; tot_Hex1[2] ; 13.581 ; 13.581 ; 13.581 ; 13.581 ;
; switch      ; tot_Hex1[3] ; 13.623 ; 13.623 ; 13.623 ; 13.623 ;
; switch      ; tot_Hex1[4] ; 13.645 ; 13.645 ; 13.645 ; 13.645 ;
; switch      ; tot_Hex1[5] ; 13.621 ; 13.621 ; 13.621 ; 13.621 ;
; switch      ; tot_Hex1[6] ; 13.598 ; 13.598 ; 13.598 ; 13.598 ;
; switch      ; tot_Hex2[0] ; 12.929 ; 12.929 ; 12.929 ; 12.929 ;
; switch      ; tot_Hex2[2] ; 12.848 ; 12.848 ; 12.848 ; 12.848 ;
; switch      ; tot_Hex2[3] ; 12.882 ; 12.882 ; 12.882 ; 12.882 ;
; switch      ; tot_Hex2[4] ; 12.606 ; 12.606 ; 12.606 ; 12.606 ;
; switch      ; tot_Hex2[5] ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; switch      ; tot_Hex2[6] ; 11.149 ; 11.149 ; 11.149 ; 11.149 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SW_value[0] ; tot_Hex0[0] ; 8.518  ; 8.518  ; 8.518  ; 8.518  ;
; SW_value[0] ; tot_Hex0[1] ; 8.489  ; 8.489  ; 8.489  ; 8.489  ;
; SW_value[0] ; tot_Hex0[2] ;        ; 8.457  ; 8.457  ;        ;
; SW_value[0] ; tot_Hex0[3] ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; SW_value[0] ; tot_Hex0[4] ; 8.278  ;        ;        ; 8.278  ;
; SW_value[0] ; tot_Hex0[5] ; 8.217  ;        ;        ; 8.217  ;
; SW_value[0] ; tot_Hex0[6] ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; SW_value[1] ; tot_Hex0[0] ; 9.236  ; 9.236  ; 9.236  ; 9.236  ;
; SW_value[1] ; tot_Hex0[1] ; 9.208  ; 9.208  ; 9.208  ; 9.208  ;
; SW_value[1] ; tot_Hex0[2] ; 9.176  ; 9.176  ; 9.176  ; 9.176  ;
; SW_value[1] ; tot_Hex0[3] ; 8.953  ; 8.953  ; 8.953  ; 8.953  ;
; SW_value[1] ; tot_Hex0[4] ; 9.004  ; 9.004  ; 9.004  ; 9.004  ;
; SW_value[1] ; tot_Hex0[5] ; 8.936  ; 8.936  ; 8.936  ; 8.936  ;
; SW_value[1] ; tot_Hex0[6] ; 8.951  ; 8.951  ; 8.951  ; 8.951  ;
; SW_value[1] ; tot_Hex1[0] ; 10.607 ; 10.607 ; 10.607 ; 10.607 ;
; SW_value[1] ; tot_Hex1[1] ; 10.611 ; 10.611 ; 10.611 ; 10.611 ;
; SW_value[1] ; tot_Hex1[2] ;        ; 10.445 ; 10.445 ;        ;
; SW_value[1] ; tot_Hex1[3] ; 10.485 ; 10.485 ; 10.485 ; 10.485 ;
; SW_value[1] ; tot_Hex1[4] ; 10.507 ;        ;        ; 10.507 ;
; SW_value[1] ; tot_Hex1[5] ; 10.481 ;        ;        ; 10.481 ;
; SW_value[1] ; tot_Hex1[6] ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
; SW_value[2] ; tot_Hex0[0] ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; SW_value[2] ; tot_Hex0[1] ; 8.895  ; 8.895  ; 8.895  ; 8.895  ;
; SW_value[2] ; tot_Hex0[2] ; 8.863  ; 8.863  ; 8.863  ; 8.863  ;
; SW_value[2] ; tot_Hex0[3] ; 8.640  ; 8.640  ; 8.640  ; 8.640  ;
; SW_value[2] ; tot_Hex0[4] ; 8.691  ; 8.691  ; 8.691  ; 8.691  ;
; SW_value[2] ; tot_Hex0[5] ; 8.623  ; 8.623  ; 8.623  ; 8.623  ;
; SW_value[2] ; tot_Hex0[6] ; 8.638  ; 8.638  ; 8.638  ; 8.638  ;
; SW_value[2] ; tot_Hex1[0] ; 10.269 ; 10.269 ; 10.269 ; 10.269 ;
; SW_value[2] ; tot_Hex1[1] ; 10.270 ; 10.270 ; 10.270 ; 10.270 ;
; SW_value[2] ; tot_Hex1[2] ; 10.106 ; 10.106 ; 10.106 ; 10.106 ;
; SW_value[2] ; tot_Hex1[3] ; 10.147 ; 10.147 ; 10.147 ; 10.147 ;
; SW_value[2] ; tot_Hex1[4] ; 10.169 ; 10.169 ; 10.169 ; 10.169 ;
; SW_value[2] ; tot_Hex1[5] ; 10.143 ; 10.143 ; 10.143 ; 10.143 ;
; SW_value[2] ; tot_Hex1[6] ; 10.114 ; 10.114 ; 10.114 ; 10.114 ;
; SW_value[2] ; tot_Hex2[0] ; 9.757  ;        ;        ; 9.757  ;
; SW_value[2] ; tot_Hex2[2] ;        ; 9.676  ; 9.676  ;        ;
; SW_value[2] ; tot_Hex2[3] ; 9.710  ;        ;        ; 9.710  ;
; SW_value[2] ; tot_Hex2[4] ; 9.434  ;        ;        ; 9.434  ;
; SW_value[2] ; tot_Hex2[5] ; 9.431  ;        ;        ; 9.431  ;
; SW_value[3] ; tot_Hex0[0] ; 10.023 ; 10.023 ; 10.023 ; 10.023 ;
; SW_value[3] ; tot_Hex0[1] ; 9.995  ; 9.995  ; 9.995  ; 9.995  ;
; SW_value[3] ; tot_Hex0[2] ; 9.963  ; 9.963  ; 9.963  ; 9.963  ;
; SW_value[3] ; tot_Hex0[3] ; 9.740  ; 9.740  ; 9.740  ; 9.740  ;
; SW_value[3] ; tot_Hex0[4] ; 9.791  ; 9.791  ; 9.791  ; 9.791  ;
; SW_value[3] ; tot_Hex0[5] ; 9.723  ; 9.723  ; 9.723  ; 9.723  ;
; SW_value[3] ; tot_Hex0[6] ; 9.738  ; 9.738  ; 9.738  ; 9.738  ;
; SW_value[3] ; tot_Hex1[0] ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
; SW_value[3] ; tot_Hex1[1] ; 10.544 ; 10.544 ; 10.544 ; 10.544 ;
; SW_value[3] ; tot_Hex1[2] ; 10.380 ; 10.380 ; 10.380 ; 10.380 ;
; SW_value[3] ; tot_Hex1[3] ; 10.421 ; 10.421 ; 10.421 ; 10.421 ;
; SW_value[3] ; tot_Hex1[4] ; 10.443 ; 10.443 ; 10.443 ; 10.443 ;
; SW_value[3] ; tot_Hex1[5] ; 10.417 ; 10.417 ; 10.417 ; 10.417 ;
; SW_value[3] ; tot_Hex1[6] ; 10.388 ; 10.388 ; 10.388 ; 10.388 ;
; SW_value[3] ; tot_Hex2[0] ; 10.036 ; 10.036 ; 10.036 ; 10.036 ;
; SW_value[3] ; tot_Hex2[2] ; 9.958  ; 9.958  ; 9.958  ; 9.958  ;
; SW_value[3] ; tot_Hex2[3] ; 9.989  ; 9.989  ; 9.989  ; 9.989  ;
; SW_value[3] ; tot_Hex2[4] ; 9.713  ; 9.713  ; 9.713  ; 9.713  ;
; SW_value[3] ; tot_Hex2[5] ; 9.702  ; 10.635 ; 10.635 ; 9.702  ;
; SW_value[3] ; tot_Hex2[6] ;        ; 9.513  ; 9.513  ;        ;
; SW_value[4] ; tot_Hex0[0] ; 9.884  ; 9.884  ; 9.884  ; 9.884  ;
; SW_value[4] ; tot_Hex0[1] ; 9.856  ; 9.856  ; 9.856  ; 9.856  ;
; SW_value[4] ; tot_Hex0[2] ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
; SW_value[4] ; tot_Hex0[3] ; 9.601  ; 9.601  ; 9.601  ; 9.601  ;
; SW_value[4] ; tot_Hex0[4] ; 9.652  ; 9.652  ; 9.652  ; 9.652  ;
; SW_value[4] ; tot_Hex0[5] ; 9.584  ; 9.584  ; 9.584  ; 9.584  ;
; SW_value[4] ; tot_Hex0[6] ; 9.599  ; 9.599  ; 9.599  ; 9.599  ;
; SW_value[4] ; tot_Hex1[0] ; 10.425 ; 10.425 ; 10.425 ; 10.425 ;
; SW_value[4] ; tot_Hex1[1] ; 10.426 ; 10.426 ; 10.426 ; 10.426 ;
; SW_value[4] ; tot_Hex1[2] ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; SW_value[4] ; tot_Hex1[3] ; 10.303 ; 10.303 ; 10.303 ; 10.303 ;
; SW_value[4] ; tot_Hex1[4] ; 10.325 ; 10.325 ; 10.325 ; 10.325 ;
; SW_value[4] ; tot_Hex1[5] ; 10.299 ; 10.299 ; 10.299 ; 10.299 ;
; SW_value[4] ; tot_Hex1[6] ; 10.270 ; 10.270 ; 10.270 ; 10.270 ;
; SW_value[4] ; tot_Hex2[0] ; 9.918  ; 9.918  ; 9.918  ; 9.918  ;
; SW_value[4] ; tot_Hex2[2] ; 9.840  ; 9.840  ; 9.840  ; 9.840  ;
; SW_value[4] ; tot_Hex2[3] ; 9.871  ; 9.871  ; 9.871  ; 9.871  ;
; SW_value[4] ; tot_Hex2[4] ; 9.595  ; 9.595  ; 9.595  ; 9.595  ;
; SW_value[4] ; tot_Hex2[5] ; 9.584  ; 9.584  ; 9.584  ; 9.584  ;
; SW_value[4] ; tot_Hex2[6] ; 9.395  ; 9.395  ; 9.395  ; 9.395  ;
; SW_value[5] ; tot_Hex0[0] ; 9.698  ; 9.698  ; 9.698  ; 9.698  ;
; SW_value[5] ; tot_Hex0[1] ; 9.670  ; 9.670  ; 9.670  ; 9.670  ;
; SW_value[5] ; tot_Hex0[2] ; 9.638  ; 9.638  ; 9.638  ; 9.638  ;
; SW_value[5] ; tot_Hex0[3] ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; SW_value[5] ; tot_Hex0[4] ; 9.466  ; 9.466  ; 9.466  ; 9.466  ;
; SW_value[5] ; tot_Hex0[5] ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
; SW_value[5] ; tot_Hex0[6] ; 9.413  ; 9.413  ; 9.413  ; 9.413  ;
; SW_value[5] ; tot_Hex1[0] ; 10.337 ; 10.337 ; 10.337 ; 10.337 ;
; SW_value[5] ; tot_Hex1[1] ; 10.338 ; 10.338 ; 10.338 ; 10.338 ;
; SW_value[5] ; tot_Hex1[2] ; 10.174 ; 10.174 ; 10.174 ; 10.174 ;
; SW_value[5] ; tot_Hex1[3] ; 10.215 ; 10.215 ; 10.215 ; 10.215 ;
; SW_value[5] ; tot_Hex1[4] ; 10.237 ; 10.237 ; 10.237 ; 10.237 ;
; SW_value[5] ; tot_Hex1[5] ; 10.211 ; 10.211 ; 10.211 ; 10.211 ;
; SW_value[5] ; tot_Hex1[6] ; 10.182 ; 10.182 ; 10.182 ; 10.182 ;
; SW_value[5] ; tot_Hex2[0] ; 9.822  ; 9.822  ; 9.822  ; 9.822  ;
; SW_value[5] ; tot_Hex2[2] ; 9.745  ; 10.034 ; 10.034 ; 9.745  ;
; SW_value[5] ; tot_Hex2[3] ; 9.775  ; 9.775  ; 9.775  ; 9.775  ;
; SW_value[5] ; tot_Hex2[4] ; 9.500  ; 9.500  ; 9.500  ; 9.500  ;
; SW_value[5] ; tot_Hex2[5] ; 9.505  ; 9.785  ; 9.785  ; 9.505  ;
; SW_value[5] ; tot_Hex2[6] ; 9.606  ; 9.451  ; 9.451  ; 9.606  ;
; SW_value[6] ; tot_Hex0[0] ; 9.428  ; 9.428  ; 9.428  ; 9.428  ;
; SW_value[6] ; tot_Hex0[1] ; 9.400  ; 9.400  ; 9.400  ; 9.400  ;
; SW_value[6] ; tot_Hex0[2] ; 9.368  ; 9.368  ; 9.368  ; 9.368  ;
; SW_value[6] ; tot_Hex0[3] ; 9.145  ; 9.145  ; 9.145  ; 9.145  ;
; SW_value[6] ; tot_Hex0[4] ; 9.196  ; 9.196  ; 9.196  ; 9.196  ;
; SW_value[6] ; tot_Hex0[5] ; 9.128  ; 9.128  ; 9.128  ; 9.128  ;
; SW_value[6] ; tot_Hex0[6] ; 9.143  ; 9.143  ; 9.143  ; 9.143  ;
; SW_value[6] ; tot_Hex1[0] ; 10.060 ; 10.060 ; 10.060 ; 10.060 ;
; SW_value[6] ; tot_Hex1[1] ; 10.061 ; 10.061 ; 10.061 ; 10.061 ;
; SW_value[6] ; tot_Hex1[2] ; 9.897  ; 9.897  ; 9.897  ; 9.897  ;
; SW_value[6] ; tot_Hex1[3] ; 9.938  ; 9.938  ; 9.938  ; 9.938  ;
; SW_value[6] ; tot_Hex1[4] ; 9.960  ; 9.960  ; 9.960  ; 9.960  ;
; SW_value[6] ; tot_Hex1[5] ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; SW_value[6] ; tot_Hex1[6] ; 9.905  ; 9.905  ; 9.905  ; 9.905  ;
; SW_value[6] ; tot_Hex2[0] ; 9.545  ; 9.545  ; 9.545  ; 9.545  ;
; SW_value[6] ; tot_Hex2[2] ; 9.468  ; 9.774  ; 9.774  ; 9.468  ;
; SW_value[6] ; tot_Hex2[3] ; 9.498  ; 9.498  ; 9.498  ; 9.498  ;
; SW_value[6] ; tot_Hex2[4] ; 9.223  ; 9.223  ; 9.223  ; 9.223  ;
; SW_value[6] ; tot_Hex2[5] ; 9.228  ; 9.525  ; 9.525  ; 9.228  ;
; SW_value[6] ; tot_Hex2[6] ; 9.391  ; 9.174  ; 9.174  ; 9.391  ;
; SW_value[7] ; tot_Hex0[0] ; 10.334 ; 10.334 ; 10.334 ; 10.334 ;
; SW_value[7] ; tot_Hex0[1] ; 10.306 ; 10.306 ; 10.306 ; 10.306 ;
; SW_value[7] ; tot_Hex0[2] ; 10.274 ; 10.274 ; 10.274 ; 10.274 ;
; SW_value[7] ; tot_Hex0[3] ; 10.051 ; 10.051 ; 10.051 ; 10.051 ;
; SW_value[7] ; tot_Hex0[4] ; 10.102 ; 10.102 ; 10.102 ; 10.102 ;
; SW_value[7] ; tot_Hex0[5] ; 10.034 ; 10.034 ; 10.034 ; 10.034 ;
; SW_value[7] ; tot_Hex0[6] ; 10.049 ; 10.049 ; 10.049 ; 10.049 ;
; SW_value[7] ; tot_Hex1[0] ; 10.973 ; 10.973 ; 10.973 ; 10.973 ;
; SW_value[7] ; tot_Hex1[1] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; SW_value[7] ; tot_Hex1[2] ; 10.810 ; 10.810 ; 10.810 ; 10.810 ;
; SW_value[7] ; tot_Hex1[3] ; 10.851 ; 10.851 ; 10.851 ; 10.851 ;
; SW_value[7] ; tot_Hex1[4] ; 10.873 ; 10.873 ; 10.873 ; 10.873 ;
; SW_value[7] ; tot_Hex1[5] ; 10.847 ; 10.847 ; 10.847 ; 10.847 ;
; SW_value[7] ; tot_Hex1[6] ; 10.818 ; 10.818 ; 10.818 ; 10.818 ;
; SW_value[7] ; tot_Hex2[0] ; 10.458 ; 10.458 ; 10.458 ; 10.458 ;
; SW_value[7] ; tot_Hex2[2] ; 10.381 ; 10.679 ; 10.679 ; 10.381 ;
; SW_value[7] ; tot_Hex2[3] ; 10.411 ; 10.411 ; 10.411 ; 10.411 ;
; SW_value[7] ; tot_Hex2[4] ; 10.136 ; 10.136 ; 10.136 ; 10.136 ;
; SW_value[7] ; tot_Hex2[5] ; 10.141 ; 10.430 ; 10.430 ; 10.141 ;
; SW_value[7] ; tot_Hex2[6] ; 10.297 ; 10.087 ; 10.087 ; 10.297 ;
; switch      ; tot_Hex0[0] ; 8.918  ; 8.918  ; 8.918  ; 8.918  ;
; switch      ; tot_Hex0[1] ; 8.889  ; 8.889  ; 8.889  ; 8.889  ;
; switch      ; tot_Hex0[2] ; 8.857  ; 8.857  ; 8.857  ; 8.857  ;
; switch      ; tot_Hex0[3] ; 8.629  ; 8.629  ; 8.629  ; 8.629  ;
; switch      ; tot_Hex0[4] ; 8.678  ; 8.678  ; 8.678  ; 8.678  ;
; switch      ; tot_Hex0[5] ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; switch      ; tot_Hex0[6] ; 8.632  ; 8.632  ; 8.632  ; 8.632  ;
; switch      ; tot_Hex1[0] ; 10.637 ; 10.637 ; 10.637 ; 10.637 ;
; switch      ; tot_Hex1[1] ; 10.638 ; 10.638 ; 10.638 ; 10.638 ;
; switch      ; tot_Hex1[2] ; 10.474 ; 10.474 ; 10.474 ; 10.474 ;
; switch      ; tot_Hex1[3] ; 10.515 ; 10.515 ; 10.515 ; 10.515 ;
; switch      ; tot_Hex1[4] ; 10.537 ; 10.537 ; 10.537 ; 10.537 ;
; switch      ; tot_Hex1[5] ; 10.511 ; 10.511 ; 10.511 ; 10.511 ;
; switch      ; tot_Hex1[6] ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; switch      ; tot_Hex2[0] ; 10.125 ; 10.125 ; 10.125 ; 10.125 ;
; switch      ; tot_Hex2[2] ; 10.044 ; 10.044 ; 10.044 ; 10.044 ;
; switch      ; tot_Hex2[3] ; 10.078 ; 10.078 ; 10.078 ; 10.078 ;
; switch      ; tot_Hex2[4] ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; switch      ; tot_Hex2[5] ; 9.799  ; 9.799  ; 9.799  ; 9.799  ;
; switch      ; tot_Hex2[6] ; 10.127 ; 10.127 ; 10.127 ; 10.127 ;
+-------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:CLK_1|clock_signal ; -2.735 ; -19.812       ;
; clock_27M                          ; -0.630 ; -10.626       ;
; clock_generator:CLK_2|clock_signal ; 0.710  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_27M                          ; -1.554 ; -3.083        ;
; clock_generator:CLK_2|clock_signal ; 0.033  ; 0.000         ;
; clock_generator:CLK_1|clock_signal ; 0.215  ; 0.000         ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock_generator:CLK_1|clock_signal ; 0.217 ; 0.000         ;
+------------------------------------+-------+---------------+


+------------------------------------------------------------+
; Fast Model Removal Summary                                 ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock_generator:CLK_1|clock_signal ; 0.585 ; 0.000         ;
+------------------------------------+-------+---------------+


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:CLK_2|clock_signal ; -1.423 ; -11.384       ;
; clock_27M                          ; -1.380 ; -42.380       ;
; clock_generator:CLK_1|clock_signal ; -0.500 ; -21.000       ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.735 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.460      ;
; -2.735 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.460      ;
; -2.735 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.460      ;
; -2.735 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.460      ;
; -2.734 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.459      ;
; -2.734 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.459      ;
; -2.734 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.459      ;
; -2.734 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.459      ;
; -2.732 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.457      ;
; -2.732 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.457      ;
; -2.732 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.457      ;
; -2.732 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.457      ;
; -2.639 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.364      ;
; -2.639 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.364      ;
; -2.639 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.364      ;
; -2.639 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.364      ;
; -2.354 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.079      ;
; -2.354 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.079      ;
; -2.354 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.079      ;
; -2.354 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 3.079      ;
; -2.201 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.926      ;
; -2.201 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.926      ;
; -2.201 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.926      ;
; -2.201 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.926      ;
; -2.077 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.802      ;
; -2.077 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.802      ;
; -2.077 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.802      ;
; -2.077 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.802      ;
; -1.751 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.476      ;
; -1.751 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.476      ;
; -1.751 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.476      ;
; -1.751 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.307     ; 2.476      ;
; -0.534 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.566      ;
; -0.533 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.565      ;
; -0.531 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.563      ;
; -0.521 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.553      ;
; -0.520 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.552      ;
; -0.518 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.550      ;
; -0.438 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.470      ;
; -0.425 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.457      ;
; -0.295 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.327      ;
; -0.294 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.326      ;
; -0.265 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.297      ;
; -0.264 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.296      ;
; -0.259 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.291      ;
; -0.258 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.290      ;
; -0.244 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.276      ;
; -0.243 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.275      ;
; -0.243 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.275      ;
; -0.242 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.274      ;
; -0.240 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.272      ;
; -0.236 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.268      ;
; -0.235 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.267      ;
; -0.209 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.241      ;
; -0.208 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.240      ;
; -0.163 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.195      ;
; -0.162 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.194      ;
; -0.160 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.192      ;
; -0.153 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.185      ;
; -0.140 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.172      ;
; -0.079 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.111      ;
; -0.078 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.110      ;
; 0.092  ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.940      ;
; 0.109  ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.923      ;
; 0.119  ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.913      ;
; 0.120  ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.912      ;
; 0.122  ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.910      ;
; 0.124  ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.908      ;
; 0.137  ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.895      ;
; 0.138  ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.894      ;
; 0.154  ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.004      ; 0.882      ;
; 0.186  ; maquina_processador:mchn|state.zero                                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.846      ;
; 0.192  ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.zero                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.839      ;
; 0.218  ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.814      ;
; 0.245  ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.zero                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.787      ;
; 0.255  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.777      ;
; 0.255  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.777      ;
; 0.255  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.777      ;
; 0.255  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.777      ;
; 0.321  ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.711      ;
; 0.322  ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.710      ;
; 0.323  ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.709      ;
; 0.325  ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.707      ;
; 0.337  ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.695      ;
; 0.338  ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.694      ;
; 0.344  ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.incremente           ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.004      ; 0.692      ;
; 0.344  ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.688      ;
; 0.362  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.670      ;
; 0.370  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|state.compare              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.662      ;
; 0.379  ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.653      ;
; 0.392  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.640      ;
; 0.393  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.639      ;
; 0.393  ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.639      ;
; 0.395  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.637      ;
; 0.415  ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.617      ;
; 0.431  ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.600      ;
; 0.432  ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.600      ;
; 0.472  ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.560      ;
; 0.492  ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[0]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.540      ;
; 0.492  ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[1]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.540      ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_27M'                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.630 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.663      ;
; -0.595 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.007     ; 1.620      ;
; -0.590 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.623      ;
; -0.516 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.007     ; 1.541      ;
; -0.511 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.544      ;
; -0.496 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.527      ;
; -0.486 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.518      ;
; -0.476 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.508      ;
; -0.467 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.499      ;
; -0.466 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.007     ; 1.491      ;
; -0.464 ; clock_generator:CLK_1|counter[3]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.497      ;
; -0.450 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.481      ;
; -0.435 ; clock_generator:CLK_1|counter[4]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.468      ;
; -0.433 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.007     ; 1.458      ;
; -0.422 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.006      ; 1.460      ;
; -0.421 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.454      ;
; -0.419 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.006      ; 1.457      ;
; -0.417 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.448      ;
; -0.412 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.006      ; 1.450      ;
; -0.411 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[9]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.442      ;
; -0.409 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.006      ; 1.447      ;
; -0.408 ; clock_generator:CLK_2|counter[4]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.007     ; 1.433      ;
; -0.403 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.006      ; 1.441      ;
; -0.402 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.006     ; 1.428      ;
; -0.400 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.006      ; 1.438      ;
; -0.397 ; clock_generator:CLK_1|counter[5]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.430      ;
; -0.391 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.007     ; 1.416      ;
; -0.390 ; clock_generator:CLK_2|counter[9]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.006     ; 1.416      ;
; -0.381 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.414      ;
; -0.380 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.411      ;
; -0.378 ; clock_generator:CLK_2|counter[5]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.007     ; 1.403      ;
; -0.376 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.415      ;
; -0.376 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[3]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.415      ;
; -0.376 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.415      ;
; -0.375 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.414      ;
; -0.375 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.407      ;
; -0.374 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.406      ;
; -0.373 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.406      ;
; -0.371 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.402      ;
; -0.367 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[12] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.400      ;
; -0.367 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.398      ;
; -0.366 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.405      ;
; -0.366 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[3]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.405      ;
; -0.366 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.405      ;
; -0.365 ; clock_generator:CLK_1|counter[14] ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.396      ;
; -0.365 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.404      ;
; -0.360 ; clock_generator:CLK_1|counter[14] ; clock_generator:CLK_1|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.392      ;
; -0.359 ; clock_generator:CLK_1|counter[14] ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.391      ;
; -0.357 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.396      ;
; -0.357 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[3]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.396      ;
; -0.357 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.396      ;
; -0.356 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.007      ; 1.395      ;
; -0.351 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.382      ;
; -0.350 ; clock_generator:CLK_2|counter[14] ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.382      ;
; -0.341 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.374      ;
; -0.338 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.370      ;
; -0.336 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.367      ;
; -0.335 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.367      ;
; -0.334 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.365      ;
; -0.332 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[9]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.363      ;
; -0.330 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.361      ;
; -0.328 ; clock_generator:CLK_2|counter[6]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.007     ; 1.353      ;
; -0.327 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[12] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.360      ;
; -0.327 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.358      ;
; -0.325 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[12] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.357      ;
; -0.324 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.356      ;
; -0.322 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.354      ;
; -0.321 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.352      ;
; -0.317 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.350      ;
; -0.316 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.347      ;
; -0.316 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.349      ;
; -0.312 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.007     ; 1.337      ;
; -0.311 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.343      ;
; -0.310 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.342      ;
; -0.310 ; clock_generator:CLK_1|counter[14] ; clock_generator:CLK_1|counter[12] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.342      ;
; -0.309 ; clock_generator:CLK_2|counter[4]  ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; clock_generator:CLK_1|counter[14] ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.341      ;
; -0.308 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.340      ;
; -0.308 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[3]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.340      ;
; -0.308 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.340      ;
; -0.307 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.339      ;
; -0.306 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.338      ;
; -0.304 ; clock_generator:CLK_2|counter[10] ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.006     ; 1.330      ;
; -0.302 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.335      ;
; -0.301 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.334      ;
; -0.300 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.331      ;
; -0.300 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[7]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.331      ;
; -0.300 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.333      ;
; -0.299 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.330      ;
; -0.299 ; clock_generator:CLK_1|counter[15] ; clock_generator:CLK_1|counter[9]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.330      ;
; -0.298 ; clock_generator:CLK_2|counter[11] ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; -0.006     ; 1.324      ;
; -0.298 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.330      ;
; -0.294 ; clock_generator:CLK_1|counter[5]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.326      ;
; -0.293 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.006      ; 1.331      ;
; -0.293 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.326      ;
; -0.293 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.325      ;
; -0.293 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[3]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.325      ;
; -0.293 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.325      ;
; -0.292 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.325      ;
; -0.292 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[9]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.006      ; 1.330      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                                                                                    ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.710 ; nbitcounter:adrs|out_cont[3] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; 0.311      ; 0.600      ;
; 0.710 ; nbitcounter:adrs|out_cont[2] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; 0.311      ; 0.600      ;
; 0.713 ; nbitcounter:adrs|out_cont[1] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; 0.311      ; 0.597      ;
; 0.828 ; nbitcounter:adrs|out_cont[0] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; 0.311      ; 0.482      ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_27M'                                                                                                                                                 ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.554 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_27M   ; 0.000        ; 1.628      ; 0.367      ;
; -1.529 ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_27M   ; 0.000        ; 1.603      ; 0.367      ;
; -1.054 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_27M   ; -0.500       ; 1.628      ; 0.367      ;
; -1.029 ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_27M   ; -0.500       ; 1.603      ; 0.367      ;
; 0.238  ; clock_generator:CLK_2|counter[18]  ; clock_generator:CLK_2|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.390      ;
; 0.252  ; clock_generator:CLK_1|counter[19]  ; clock_generator:CLK_1|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.404      ;
; 0.360  ; clock_generator:CLK_2|counter[7]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_generator:CLK_1|counter[8]   ; clock_generator:CLK_1|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clock_generator:CLK_2|counter[2]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clock_generator:CLK_2|counter[16]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; clock_generator:CLK_1|counter[3]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.516      ;
; 0.366  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.518      ;
; 0.372  ; clock_generator:CLK_1|counter[2]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; clock_generator:CLK_2|counter[1]   ; clock_generator:CLK_2|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; clock_generator:CLK_1|counter[6]   ; clock_generator:CLK_1|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; clock_generator:CLK_2|counter[5]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; clock_generator:CLK_2|counter[15]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; clock_generator:CLK_1|counter[16]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.530      ;
; 0.495  ; clock_generator:CLK_2|counter[17]  ; clock_generator:CLK_2|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.498  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; clock_generator:CLK_2|counter[6]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; clock_generator:CLK_1|counter[5]   ; clock_generator:CLK_1|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.655      ;
; 0.511  ; clock_generator:CLK_2|counter[4]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; clock_generator:CLK_1|counter[2]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; clock_generator:CLK_2|counter[1]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; clock_generator:CLK_2|counter[15]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; clock_generator:CLK_1|counter[7]   ; clock_generator:CLK_1|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; clock_generator:CLK_1|counter[16]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.670      ;
; 0.519  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.671      ;
; 0.532  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[0]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.685      ;
; 0.535  ; clock_generator:CLK_1|counter[5]   ; clock_generator:CLK_1|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.687      ;
; 0.535  ; clock_generator:CLK_1|counter[11]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; clock_generator:CLK_2|counter[3]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.689      ;
; 0.539  ; clock_generator:CLK_1|counter[11]  ; clock_generator:CLK_1|counter[11]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.691      ;
; 0.541  ; clock_generator:CLK_1|counter[9]   ; clock_generator:CLK_1|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.693      ;
; 0.541  ; clock_generator:CLK_1|counter[10]  ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.693      ;
; 0.541  ; clock_generator:CLK_1|counter[4]   ; clock_generator:CLK_1|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.693      ;
; 0.542  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.694      ;
; 0.543  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.695      ;
; 0.544  ; clock_generator:CLK_1|counter[7]   ; clock_generator:CLK_1|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[11]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.697      ;
; 0.549  ; clock_generator:CLK_1|counter[6]   ; clock_generator:CLK_1|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; clock_generator:CLK_2|counter[5]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.705      ;
; 0.554  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.706      ;
; 0.556  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.708      ;
; 0.558  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.710      ;
; 0.568  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; clock_generator:CLK_2|counter[2]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.721      ;
; 0.570  ; clock_generator:CLK_1|counter[3]   ; clock_generator:CLK_1|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.722      ;
; 0.570  ; clock_generator:CLK_1|counter[11]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.722      ;
; 0.572  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.724      ;
; 0.573  ; clock_generator:CLK_1|counter[5]   ; clock_generator:CLK_1|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.725      ;
; 0.581  ; clock_generator:CLK_2|counter[4]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.733      ;
; 0.585  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.737      ;
; 0.587  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; clock_generator:CLK_1|counter[10]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.740      ;
; 0.589  ; clock_generator:CLK_2|counter[16]  ; clock_generator:CLK_2|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.741      ;
; 0.589  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.741      ;
; 0.591  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.743      ;
; 0.593  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.745      ;
; 0.594  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.746      ;
; 0.596  ; clock_generator:CLK_2|counter[17]  ; clock_generator:CLK_2|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.748      ;
; 0.596  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.748      ;
; 0.599  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.751      ;
; 0.600  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.752      ;
; 0.601  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.753      ;
; 0.602  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[11]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.754      ;
; 0.605  ; clock_generator:CLK_1|counter[11]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.757      ;
; 0.606  ; clock_generator:CLK_2|counter[3]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.758      ;
; 0.609  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[0]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.761      ;
; 0.611  ; clock_generator:CLK_1|counter[4]   ; clock_generator:CLK_1|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.763      ;
; 0.615  ; clock_generator:CLK_2|counter[3]   ; clock_generator:CLK_2|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.767      ;
; 0.617  ; clock_generator:CLK_1|counter[4]   ; clock_generator:CLK_1|counter[4]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.769      ;
; 0.617  ; clock_generator:CLK_1|counter[2]   ; clock_generator:CLK_1|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.769      ;
; 0.619  ; clock_generator:CLK_2|counter[1]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.771      ;
; 0.620  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.772      ;
; 0.622  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.774      ;
; 0.623  ; clock_generator:CLK_1|counter[10]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.775      ;
; 0.624  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.776      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                                                                                     ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.033 ; nbitcounter:adrs|out_cont[0] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; 0.311      ; 0.482      ;
; 0.148 ; nbitcounter:adrs|out_cont[1] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; 0.311      ; 0.597      ;
; 0.151 ; nbitcounter:adrs|out_cont[3] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; 0.311      ; 0.600      ;
; 0.151 ; nbitcounter:adrs|out_cont[2] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; 0.311      ; 0.600      ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[0]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nbitcounter:adrs|out_cont[3]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.incremente                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.401      ;
; 0.290 ; botaosincrono:sinc|estado.caso_a                                                                                ; botaosincrono:sinc|estado.caso_b                          ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.442      ;
; 0.357 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a                                                       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.515      ;
; 0.388 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[0]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.540      ;
; 0.408 ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.560      ;
; 0.448 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.600      ;
; 0.465 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.617      ;
; 0.485 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.637      ;
; 0.487 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.639      ;
; 0.487 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.639      ;
; 0.488 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.640      ;
; 0.501 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.653      ;
; 0.510 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|state.compare                    ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.662      ;
; 0.518 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.670      ;
; 0.536 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.incremente                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.004      ; 0.692      ;
; 0.536 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.688      ;
; 0.542 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.695      ;
; 0.555 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.711      ;
; 0.625 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.777      ;
; 0.625 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.777      ;
; 0.625 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.777      ;
; 0.625 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.777      ;
; 0.635 ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.zero                       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.787      ;
; 0.662 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.814      ;
; 0.688 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.zero                       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.839      ;
; 0.694 ; maquina_processador:mchn|state.zero                                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.846      ;
; 0.726 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.004      ; 0.882      ;
; 0.742 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.894      ;
; 0.743 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.895      ;
; 0.756 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.908      ;
; 0.758 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.910      ;
; 0.760 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.912      ;
; 0.761 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.913      ;
; 0.771 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.923      ;
; 0.788 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.940      ;
; 0.794 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.946      ;
; 0.807 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.959      ;
; 0.842 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.994      ;
; 0.922 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.074      ;
; 0.951 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.103      ;
; 0.952 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.104      ;
; 0.958 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.110      ;
; 0.959 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.111      ;
; 0.969 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.121      ;
; 0.982 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.134      ;
; 1.006 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.158      ;
; 1.007 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.159      ;
; 1.013 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.165      ;
; 1.014 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.166      ;
; 1.086 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.238      ;
; 1.087 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.239      ;
; 1.115 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.267      ;
; 1.116 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.268      ;
; 1.123 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.275      ;
; 1.124 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.276      ;
; 1.138 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.290      ;
; 1.139 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.291      ;
; 1.149 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.301      ;
; 1.162 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.314      ;
; 1.174 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.326      ;
; 1.175 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.327      ;
; 1.313 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.465      ;
; 1.314 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.466      ;
; 1.326 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.478      ;
; 1.327 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.479      ;
; 2.617 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.462      ;
; 2.617 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.462      ;
; 2.617 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.462      ;
; 2.617 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.462      ;
; 2.631 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.476      ;
; 2.631 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.476      ;
; 2.631 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.476      ;
; 2.631 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.476      ;
; 2.734 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.579      ;
; 2.734 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.579      ;
; 2.734 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.579      ;
; 2.734 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.307     ; 2.579      ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                            ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.217 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.815      ;
; 0.295 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.737      ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                             ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.585 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.737      ;
; 0.663 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.815      ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; coinrom|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; coinrom|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_27M'                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_27M ; Rise       ; clock_27M                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[16]|clk              ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:CLK_1|clock_signal'                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_a                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_a                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_b                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_b                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.compare                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.compare                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.espere                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.espere                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.incremente                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.incremente                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.libere                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.libere                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.zero                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.zero                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[0]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[0]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[1]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[1]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[2]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[2]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[3]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[3]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_a|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_a|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_b|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_b|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[4]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[4]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[5]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[5]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[6]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[6]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[7]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[7]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.compare|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.compare|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.espere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.espere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.incremente|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.incremente|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.libere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.libere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.zero|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.zero|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_a|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_a|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_b|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_b|clk                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; 2.732 ; 2.732 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; 2.768 ; 2.768 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; 1.269 ; 1.269 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; 1.262 ; 1.262 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; 1.269 ; 1.269 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; 1.024 ; 1.024 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; 0.777 ; 0.777 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; 0.883 ; 0.883 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; 0.702 ; 0.702 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; 0.394 ; 0.394 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; 0.591 ; 0.591 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; -2.609 ; -2.609 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; -2.628 ; -2.628 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; -0.273 ; -0.273 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; -1.141 ; -1.141 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; -1.148 ; -1.148 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; -0.903 ; -0.903 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; -0.656 ; -0.656 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; -0.444 ; -0.444 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; -0.388 ; -0.388 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; -0.273 ; -0.273 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; -0.470 ; -0.470 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 4.551 ; 4.551 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 4.515 ; 4.515 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 4.634 ; 4.634 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 4.634 ; 4.634 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 4.634 ; 4.634 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 4.565 ; 4.565 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 4.241 ; 4.241 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 6.449 ; 6.449 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 6.449 ; 6.449 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 6.419 ; 6.419 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 6.405 ; 6.405 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 6.305 ; 6.305 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 6.327 ; 6.327 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 6.296 ; 6.296 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 6.301 ; 6.301 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 6.923 ; 6.923 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 6.920 ; 6.920 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 6.923 ; 6.923 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 6.786 ; 6.786 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 6.807 ; 6.807 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 6.828 ; 6.828 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 6.809 ; 6.809 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 6.807 ; 6.807 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 6.530 ; 6.530 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 6.530 ; 6.530 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 6.491 ; 6.491 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 6.512 ; 6.512 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 6.382 ; 6.382 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 6.378 ; 6.378 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 5.719 ; 5.719 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 7.640 ; 7.640 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 7.498 ; 7.498 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 7.504 ; 7.504 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 7.507 ; 7.507 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 7.609 ; 7.609 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 7.632 ; 7.632 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 7.583 ; 7.583 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 7.640 ; 7.640 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 7.765 ; 7.765 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 7.765 ; 7.765 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 7.070 ; 7.070 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 7.163 ; 7.163 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 7.698 ; 7.698 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 7.675 ; 7.675 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 7.669 ; 7.669 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 6.821 ; 6.821 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 4.551 ; 4.551 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 4.515 ; 4.515 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 3.978 ; 3.978 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 4.491 ; 4.491 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 4.491 ; 4.491 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 4.441 ; 4.441 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 3.978 ; 3.978 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 4.621 ; 4.621 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 4.774 ; 4.774 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 4.741 ; 4.741 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 4.730 ; 4.730 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 4.624 ; 4.624 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 4.652 ; 4.652 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 4.621 ; 4.621 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 4.624 ; 4.624 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 5.437 ; 5.437 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 5.568 ; 5.568 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 5.568 ; 5.568 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 5.437 ; 5.437 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 5.458 ; 5.458 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 5.482 ; 5.482 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 5.457 ; 5.457 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 5.452 ; 5.452 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 5.155 ; 5.155 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 5.307 ; 5.307 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 5.268 ; 5.268 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 5.289 ; 5.289 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 5.159 ; 5.159 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 5.155 ; 5.155 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 5.218 ; 5.218 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 6.643 ; 6.643 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 6.644 ; 6.644 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 6.643 ; 6.643 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 6.648 ; 6.648 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 6.758 ; 6.758 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 6.776 ; 6.776 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 6.720 ; 6.720 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 6.778 ; 6.778 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 6.608 ; 6.608 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 6.915 ; 6.915 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 6.612 ; 6.612 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 6.608 ; 6.608 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 6.841 ; 6.841 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 6.818 ; 6.818 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 6.820 ; 6.820 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 6.647 ; 6.647 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SW_value[0] ; tot_Hex0[0] ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; SW_value[0] ; tot_Hex0[1] ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; SW_value[0] ; tot_Hex0[2] ;       ; 4.343 ; 4.343 ;       ;
; SW_value[0] ; tot_Hex0[3] ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW_value[0] ; tot_Hex0[4] ; 4.265 ;       ;       ; 4.265 ;
; SW_value[0] ; tot_Hex0[5] ; 4.234 ;       ;       ; 4.234 ;
; SW_value[0] ; tot_Hex0[6] ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW_value[1] ; tot_Hex0[0] ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; SW_value[1] ; tot_Hex0[1] ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW_value[1] ; tot_Hex0[2] ; 4.896 ; 4.896 ; 4.896 ; 4.896 ;
; SW_value[1] ; tot_Hex0[3] ; 4.796 ; 4.796 ; 4.796 ; 4.796 ;
; SW_value[1] ; tot_Hex0[4] ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; SW_value[1] ; tot_Hex0[5] ; 4.787 ; 4.787 ; 4.787 ; 4.787 ;
; SW_value[1] ; tot_Hex0[6] ; 4.792 ; 4.792 ; 4.792 ; 4.792 ;
; SW_value[1] ; tot_Hex1[0] ; 5.345 ; 5.345 ; 5.345 ; 5.345 ;
; SW_value[1] ; tot_Hex1[1] ; 5.345 ; 5.345 ; 5.345 ; 5.345 ;
; SW_value[1] ; tot_Hex1[2] ;       ; 5.214 ; 5.214 ;       ;
; SW_value[1] ; tot_Hex1[3] ; 5.235 ; 5.235 ; 5.235 ; 5.235 ;
; SW_value[1] ; tot_Hex1[4] ; 5.259 ;       ;       ; 5.259 ;
; SW_value[1] ; tot_Hex1[5] ; 5.234 ;       ;       ; 5.234 ;
; SW_value[1] ; tot_Hex1[6] ; 5.229 ; 5.229 ; 5.229 ; 5.229 ;
; SW_value[2] ; tot_Hex0[0] ; 4.853 ; 4.853 ; 4.853 ; 4.853 ;
; SW_value[2] ; tot_Hex0[1] ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; SW_value[2] ; tot_Hex0[2] ; 4.809 ; 4.809 ; 4.809 ; 4.809 ;
; SW_value[2] ; tot_Hex0[3] ; 4.709 ; 4.709 ; 4.709 ; 4.709 ;
; SW_value[2] ; tot_Hex0[4] ; 4.731 ; 4.731 ; 4.731 ; 4.731 ;
; SW_value[2] ; tot_Hex0[5] ; 4.700 ; 4.700 ; 4.700 ; 4.700 ;
; SW_value[2] ; tot_Hex0[6] ; 4.705 ; 4.705 ; 4.705 ; 4.705 ;
; SW_value[2] ; tot_Hex1[0] ; 5.324 ; 5.324 ; 5.324 ; 5.324 ;
; SW_value[2] ; tot_Hex1[1] ; 5.327 ; 5.327 ; 5.327 ; 5.327 ;
; SW_value[2] ; tot_Hex1[2] ; 5.190 ; 5.190 ; 5.190 ; 5.190 ;
; SW_value[2] ; tot_Hex1[3] ; 5.211 ; 5.211 ; 5.211 ; 5.211 ;
; SW_value[2] ; tot_Hex1[4] ; 5.232 ; 5.232 ; 5.232 ; 5.232 ;
; SW_value[2] ; tot_Hex1[5] ; 5.213 ; 5.213 ; 5.213 ; 5.213 ;
; SW_value[2] ; tot_Hex1[6] ; 5.211 ; 5.211 ; 5.211 ; 5.211 ;
; SW_value[2] ; tot_Hex2[0] ; 4.934 ;       ;       ; 4.934 ;
; SW_value[2] ; tot_Hex2[2] ;       ; 4.895 ; 4.895 ;       ;
; SW_value[2] ; tot_Hex2[3] ; 4.916 ;       ;       ; 4.916 ;
; SW_value[2] ; tot_Hex2[4] ; 4.786 ;       ;       ; 4.786 ;
; SW_value[2] ; tot_Hex2[5] ; 4.782 ;       ;       ; 4.782 ;
; SW_value[3] ; tot_Hex0[0] ; 5.511 ; 5.511 ; 5.511 ; 5.511 ;
; SW_value[3] ; tot_Hex0[1] ; 5.481 ; 5.481 ; 5.481 ; 5.481 ;
; SW_value[3] ; tot_Hex0[2] ; 5.467 ; 5.467 ; 5.467 ; 5.467 ;
; SW_value[3] ; tot_Hex0[3] ; 5.367 ; 5.367 ; 5.367 ; 5.367 ;
; SW_value[3] ; tot_Hex0[4] ; 5.389 ; 5.389 ; 5.389 ; 5.389 ;
; SW_value[3] ; tot_Hex0[5] ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW_value[3] ; tot_Hex0[6] ; 5.363 ; 5.363 ; 5.363 ; 5.363 ;
; SW_value[3] ; tot_Hex1[0] ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; SW_value[3] ; tot_Hex1[1] ; 5.985 ; 5.985 ; 5.985 ; 5.985 ;
; SW_value[3] ; tot_Hex1[2] ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; SW_value[3] ; tot_Hex1[3] ; 5.869 ; 5.869 ; 5.869 ; 5.869 ;
; SW_value[3] ; tot_Hex1[4] ; 5.890 ; 5.890 ; 5.890 ; 5.890 ;
; SW_value[3] ; tot_Hex1[5] ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
; SW_value[3] ; tot_Hex1[6] ; 5.869 ; 5.869 ; 5.869 ; 5.869 ;
; SW_value[3] ; tot_Hex2[0] ; 5.592 ; 5.592 ; 5.592 ; 5.592 ;
; SW_value[3] ; tot_Hex2[2] ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; SW_value[3] ; tot_Hex2[3] ; 5.574 ; 5.574 ; 5.574 ; 5.574 ;
; SW_value[3] ; tot_Hex2[4] ; 5.444 ; 5.444 ; 5.444 ; 5.444 ;
; SW_value[3] ; tot_Hex2[5] ; 5.440 ; 5.440 ; 5.440 ; 5.440 ;
; SW_value[3] ; tot_Hex2[6] ;       ; 4.752 ; 4.752 ;       ;
; SW_value[4] ; tot_Hex0[0] ; 5.432 ; 5.432 ; 5.432 ; 5.432 ;
; SW_value[4] ; tot_Hex0[1] ; 5.402 ; 5.402 ; 5.402 ; 5.402 ;
; SW_value[4] ; tot_Hex0[2] ; 5.388 ; 5.388 ; 5.388 ; 5.388 ;
; SW_value[4] ; tot_Hex0[3] ; 5.288 ; 5.288 ; 5.288 ; 5.288 ;
; SW_value[4] ; tot_Hex0[4] ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; SW_value[4] ; tot_Hex0[5] ; 5.279 ; 5.279 ; 5.279 ; 5.279 ;
; SW_value[4] ; tot_Hex0[6] ; 5.284 ; 5.284 ; 5.284 ; 5.284 ;
; SW_value[4] ; tot_Hex1[0] ; 5.903 ; 5.903 ; 5.903 ; 5.903 ;
; SW_value[4] ; tot_Hex1[1] ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; SW_value[4] ; tot_Hex1[2] ; 5.769 ; 5.769 ; 5.769 ; 5.769 ;
; SW_value[4] ; tot_Hex1[3] ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; SW_value[4] ; tot_Hex1[4] ; 5.811 ; 5.811 ; 5.811 ; 5.811 ;
; SW_value[4] ; tot_Hex1[5] ; 5.792 ; 5.792 ; 5.792 ; 5.792 ;
; SW_value[4] ; tot_Hex1[6] ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; SW_value[4] ; tot_Hex2[0] ; 5.513 ; 5.513 ; 5.513 ; 5.513 ;
; SW_value[4] ; tot_Hex2[2] ; 5.474 ; 5.474 ; 5.474 ; 5.474 ;
; SW_value[4] ; tot_Hex2[3] ; 5.495 ; 5.495 ; 5.495 ; 5.495 ;
; SW_value[4] ; tot_Hex2[4] ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW_value[4] ; tot_Hex2[5] ; 5.361 ; 5.361 ; 5.361 ; 5.361 ;
; SW_value[4] ; tot_Hex2[6] ; 4.693 ; 4.915 ; 4.915 ; 4.693 ;
; SW_value[5] ; tot_Hex0[0] ; 5.654 ; 5.654 ; 5.654 ; 5.654 ;
; SW_value[5] ; tot_Hex0[1] ; 5.624 ; 5.624 ; 5.624 ; 5.624 ;
; SW_value[5] ; tot_Hex0[2] ; 5.610 ; 5.610 ; 5.610 ; 5.610 ;
; SW_value[5] ; tot_Hex0[3] ; 5.510 ; 5.510 ; 5.510 ; 5.510 ;
; SW_value[5] ; tot_Hex0[4] ; 5.532 ; 5.532 ; 5.532 ; 5.532 ;
; SW_value[5] ; tot_Hex0[5] ; 5.501 ; 5.501 ; 5.501 ; 5.501 ;
; SW_value[5] ; tot_Hex0[6] ; 5.506 ; 5.506 ; 5.506 ; 5.506 ;
; SW_value[5] ; tot_Hex1[0] ; 6.125 ; 6.125 ; 6.125 ; 6.125 ;
; SW_value[5] ; tot_Hex1[1] ; 6.128 ; 6.128 ; 6.128 ; 6.128 ;
; SW_value[5] ; tot_Hex1[2] ; 5.991 ; 5.991 ; 5.991 ; 5.991 ;
; SW_value[5] ; tot_Hex1[3] ; 6.012 ; 6.012 ; 6.012 ; 6.012 ;
; SW_value[5] ; tot_Hex1[4] ; 6.033 ; 6.033 ; 6.033 ; 6.033 ;
; SW_value[5] ; tot_Hex1[5] ; 6.014 ; 6.014 ; 6.014 ; 6.014 ;
; SW_value[5] ; tot_Hex1[6] ; 6.012 ; 6.012 ; 6.012 ; 6.012 ;
; SW_value[5] ; tot_Hex2[0] ; 5.735 ; 5.735 ; 5.735 ; 5.735 ;
; SW_value[5] ; tot_Hex2[2] ; 5.696 ; 5.696 ; 5.696 ; 5.696 ;
; SW_value[5] ; tot_Hex2[3] ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; SW_value[5] ; tot_Hex2[4] ; 5.587 ; 5.587 ; 5.587 ; 5.587 ;
; SW_value[5] ; tot_Hex2[5] ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; SW_value[5] ; tot_Hex2[6] ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW_value[6] ; tot_Hex0[0] ; 5.578 ; 5.578 ; 5.578 ; 5.578 ;
; SW_value[6] ; tot_Hex0[1] ; 5.548 ; 5.548 ; 5.548 ; 5.548 ;
; SW_value[6] ; tot_Hex0[2] ; 5.534 ; 5.534 ; 5.534 ; 5.534 ;
; SW_value[6] ; tot_Hex0[3] ; 5.434 ; 5.434 ; 5.434 ; 5.434 ;
; SW_value[6] ; tot_Hex0[4] ; 5.456 ; 5.456 ; 5.456 ; 5.456 ;
; SW_value[6] ; tot_Hex0[5] ; 5.425 ; 5.425 ; 5.425 ; 5.425 ;
; SW_value[6] ; tot_Hex0[6] ; 5.430 ; 5.430 ; 5.430 ; 5.430 ;
; SW_value[6] ; tot_Hex1[0] ; 6.049 ; 6.049 ; 6.049 ; 6.049 ;
; SW_value[6] ; tot_Hex1[1] ; 6.052 ; 6.052 ; 6.052 ; 6.052 ;
; SW_value[6] ; tot_Hex1[2] ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; SW_value[6] ; tot_Hex1[3] ; 5.936 ; 5.936 ; 5.936 ; 5.936 ;
; SW_value[6] ; tot_Hex1[4] ; 5.957 ; 5.957 ; 5.957 ; 5.957 ;
; SW_value[6] ; tot_Hex1[5] ; 5.938 ; 5.938 ; 5.938 ; 5.938 ;
; SW_value[6] ; tot_Hex1[6] ; 5.936 ; 5.936 ; 5.936 ; 5.936 ;
; SW_value[6] ; tot_Hex2[0] ; 5.659 ; 5.659 ; 5.659 ; 5.659 ;
; SW_value[6] ; tot_Hex2[2] ; 5.620 ; 5.620 ; 5.620 ; 5.620 ;
; SW_value[6] ; tot_Hex2[3] ; 5.641 ; 5.641 ; 5.641 ; 5.641 ;
; SW_value[6] ; tot_Hex2[4] ; 5.511 ; 5.511 ; 5.511 ; 5.511 ;
; SW_value[6] ; tot_Hex2[5] ; 5.507 ; 5.507 ; 5.507 ; 5.507 ;
; SW_value[6] ; tot_Hex2[6] ; 4.854 ; 4.854 ; 4.854 ; 4.854 ;
; SW_value[7] ; tot_Hex0[0] ; 6.080 ; 6.080 ; 6.080 ; 6.080 ;
; SW_value[7] ; tot_Hex0[1] ; 6.050 ; 6.050 ; 6.050 ; 6.050 ;
; SW_value[7] ; tot_Hex0[2] ; 6.036 ; 6.036 ; 6.036 ; 6.036 ;
; SW_value[7] ; tot_Hex0[3] ; 5.936 ; 5.936 ; 5.936 ; 5.936 ;
; SW_value[7] ; tot_Hex0[4] ; 5.958 ; 5.958 ; 5.958 ; 5.958 ;
; SW_value[7] ; tot_Hex0[5] ; 5.927 ; 5.927 ; 5.927 ; 5.927 ;
; SW_value[7] ; tot_Hex0[6] ; 5.932 ; 5.932 ; 5.932 ; 5.932 ;
; SW_value[7] ; tot_Hex1[0] ; 6.551 ; 6.551 ; 6.551 ; 6.551 ;
; SW_value[7] ; tot_Hex1[1] ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; SW_value[7] ; tot_Hex1[2] ; 6.417 ; 6.417 ; 6.417 ; 6.417 ;
; SW_value[7] ; tot_Hex1[3] ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; SW_value[7] ; tot_Hex1[4] ; 6.459 ; 6.459 ; 6.459 ; 6.459 ;
; SW_value[7] ; tot_Hex1[5] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; SW_value[7] ; tot_Hex1[6] ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; SW_value[7] ; tot_Hex2[0] ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; SW_value[7] ; tot_Hex2[2] ; 6.122 ; 6.122 ; 6.122 ; 6.122 ;
; SW_value[7] ; tot_Hex2[3] ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; SW_value[7] ; tot_Hex2[4] ; 6.013 ; 6.013 ; 6.013 ; 6.013 ;
; SW_value[7] ; tot_Hex2[5] ; 6.009 ; 6.009 ; 6.009 ; 6.009 ;
; SW_value[7] ; tot_Hex2[6] ; 5.354 ; 5.354 ; 5.354 ; 5.354 ;
; switch      ; tot_Hex0[0] ; 6.286 ; 6.286 ; 6.286 ; 6.286 ;
; switch      ; tot_Hex0[1] ; 6.256 ; 6.256 ; 6.256 ; 6.256 ;
; switch      ; tot_Hex0[2] ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; switch      ; tot_Hex0[3] ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; switch      ; tot_Hex0[4] ; 6.164 ; 6.164 ; 6.164 ; 6.164 ;
; switch      ; tot_Hex0[5] ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; switch      ; tot_Hex0[6] ; 6.138 ; 6.138 ; 6.138 ; 6.138 ;
; switch      ; tot_Hex1[0] ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; switch      ; tot_Hex1[1] ; 6.760 ; 6.760 ; 6.760 ; 6.760 ;
; switch      ; tot_Hex1[2] ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; switch      ; tot_Hex1[3] ; 6.644 ; 6.644 ; 6.644 ; 6.644 ;
; switch      ; tot_Hex1[4] ; 6.665 ; 6.665 ; 6.665 ; 6.665 ;
; switch      ; tot_Hex1[5] ; 6.646 ; 6.646 ; 6.646 ; 6.646 ;
; switch      ; tot_Hex1[6] ; 6.644 ; 6.644 ; 6.644 ; 6.644 ;
; switch      ; tot_Hex2[0] ; 6.367 ; 6.367 ; 6.367 ; 6.367 ;
; switch      ; tot_Hex2[2] ; 6.328 ; 6.328 ; 6.328 ; 6.328 ;
; switch      ; tot_Hex2[3] ; 6.349 ; 6.349 ; 6.349 ; 6.349 ;
; switch      ; tot_Hex2[4] ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; switch      ; tot_Hex2[5] ; 6.215 ; 6.215 ; 6.215 ; 6.215 ;
; switch      ; tot_Hex2[6] ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SW_value[0] ; tot_Hex0[0] ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; SW_value[0] ; tot_Hex0[1] ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; SW_value[0] ; tot_Hex0[2] ;       ; 4.343 ; 4.343 ;       ;
; SW_value[0] ; tot_Hex0[3] ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW_value[0] ; tot_Hex0[4] ; 4.265 ;       ;       ; 4.265 ;
; SW_value[0] ; tot_Hex0[5] ; 4.234 ;       ;       ; 4.234 ;
; SW_value[0] ; tot_Hex0[6] ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW_value[1] ; tot_Hex0[0] ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; SW_value[1] ; tot_Hex0[1] ; 4.628 ; 4.628 ; 4.628 ; 4.628 ;
; SW_value[1] ; tot_Hex0[2] ; 4.616 ; 4.616 ; 4.616 ; 4.616 ;
; SW_value[1] ; tot_Hex0[3] ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; SW_value[1] ; tot_Hex0[4] ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
; SW_value[1] ; tot_Hex0[5] ; 4.508 ; 4.508 ; 4.508 ; 4.508 ;
; SW_value[1] ; tot_Hex0[6] ; 4.513 ; 4.513 ; 4.513 ; 4.513 ;
; SW_value[1] ; tot_Hex1[0] ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; SW_value[1] ; tot_Hex1[1] ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; SW_value[1] ; tot_Hex1[2] ;       ; 5.141 ; 5.141 ;       ;
; SW_value[1] ; tot_Hex1[3] ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; SW_value[1] ; tot_Hex1[4] ; 5.186 ;       ;       ; 5.186 ;
; SW_value[1] ; tot_Hex1[5] ; 5.161 ;       ;       ; 5.161 ;
; SW_value[1] ; tot_Hex1[6] ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; SW_value[2] ; tot_Hex0[0] ; 4.575 ; 4.575 ; 4.575 ; 4.575 ;
; SW_value[2] ; tot_Hex0[1] ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
; SW_value[2] ; tot_Hex0[2] ; 4.533 ; 4.533 ; 4.533 ; 4.533 ;
; SW_value[2] ; tot_Hex0[3] ; 4.435 ; 4.435 ; 4.435 ; 4.435 ;
; SW_value[2] ; tot_Hex0[4] ; 4.462 ; 4.462 ; 4.462 ; 4.462 ;
; SW_value[2] ; tot_Hex0[5] ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; SW_value[2] ; tot_Hex0[6] ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; SW_value[2] ; tot_Hex1[0] ; 5.195 ; 5.195 ; 5.195 ; 5.195 ;
; SW_value[2] ; tot_Hex1[1] ; 5.195 ; 5.195 ; 5.195 ; 5.195 ;
; SW_value[2] ; tot_Hex1[2] ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; SW_value[2] ; tot_Hex1[3] ; 5.085 ; 5.085 ; 5.085 ; 5.085 ;
; SW_value[2] ; tot_Hex1[4] ; 5.109 ; 5.109 ; 5.109 ; 5.109 ;
; SW_value[2] ; tot_Hex1[5] ; 5.084 ; 5.084 ; 5.084 ; 5.084 ;
; SW_value[2] ; tot_Hex1[6] ; 5.079 ; 5.079 ; 5.079 ; 5.079 ;
; SW_value[2] ; tot_Hex2[0] ; 4.934 ;       ;       ; 4.934 ;
; SW_value[2] ; tot_Hex2[2] ;       ; 4.895 ; 4.895 ;       ;
; SW_value[2] ; tot_Hex2[3] ; 4.916 ;       ;       ; 4.916 ;
; SW_value[2] ; tot_Hex2[4] ; 4.786 ;       ;       ; 4.786 ;
; SW_value[2] ; tot_Hex2[5] ; 4.782 ;       ;       ; 4.782 ;
; SW_value[3] ; tot_Hex0[0] ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW_value[3] ; tot_Hex0[1] ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; SW_value[3] ; tot_Hex0[2] ; 4.938 ; 4.938 ; 4.938 ; 4.938 ;
; SW_value[3] ; tot_Hex0[3] ; 4.840 ; 4.840 ; 4.840 ; 4.840 ;
; SW_value[3] ; tot_Hex0[4] ; 4.867 ; 4.867 ; 4.867 ; 4.867 ;
; SW_value[3] ; tot_Hex0[5] ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; SW_value[3] ; tot_Hex0[6] ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; SW_value[3] ; tot_Hex1[0] ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW_value[3] ; tot_Hex1[1] ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW_value[3] ; tot_Hex1[2] ; 5.092 ; 5.092 ; 5.092 ; 5.092 ;
; SW_value[3] ; tot_Hex1[3] ; 5.114 ; 5.114 ; 5.114 ; 5.114 ;
; SW_value[3] ; tot_Hex1[4] ; 5.135 ; 5.135 ; 5.135 ; 5.135 ;
; SW_value[3] ; tot_Hex1[5] ; 5.113 ; 5.113 ; 5.113 ; 5.113 ;
; SW_value[3] ; tot_Hex1[6] ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; SW_value[3] ; tot_Hex2[0] ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; SW_value[3] ; tot_Hex2[2] ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; SW_value[3] ; tot_Hex2[3] ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; SW_value[3] ; tot_Hex2[4] ; 4.813 ; 4.813 ; 4.813 ; 4.813 ;
; SW_value[3] ; tot_Hex2[5] ; 4.801 ; 5.227 ; 5.227 ; 4.801 ;
; SW_value[3] ; tot_Hex2[6] ;       ; 4.703 ; 4.703 ;       ;
; SW_value[4] ; tot_Hex0[0] ; 4.898 ; 4.898 ; 4.898 ; 4.898 ;
; SW_value[4] ; tot_Hex0[1] ; 4.868 ; 4.868 ; 4.868 ; 4.868 ;
; SW_value[4] ; tot_Hex0[2] ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; SW_value[4] ; tot_Hex0[3] ; 4.758 ; 4.758 ; 4.758 ; 4.758 ;
; SW_value[4] ; tot_Hex0[4] ; 4.785 ; 4.785 ; 4.785 ; 4.785 ;
; SW_value[4] ; tot_Hex0[5] ; 4.748 ; 4.748 ; 4.748 ; 4.748 ;
; SW_value[4] ; tot_Hex0[6] ; 4.753 ; 4.753 ; 4.753 ; 4.753 ;
; SW_value[4] ; tot_Hex1[0] ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; SW_value[4] ; tot_Hex1[1] ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; SW_value[4] ; tot_Hex1[2] ; 5.031 ; 5.031 ; 5.031 ; 5.031 ;
; SW_value[4] ; tot_Hex1[3] ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; SW_value[4] ; tot_Hex1[4] ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW_value[4] ; tot_Hex1[5] ; 5.052 ; 5.052 ; 5.052 ; 5.052 ;
; SW_value[4] ; tot_Hex1[6] ; 5.044 ; 5.044 ; 5.044 ; 5.044 ;
; SW_value[4] ; tot_Hex2[0] ; 4.897 ; 4.897 ; 4.897 ; 4.897 ;
; SW_value[4] ; tot_Hex2[2] ; 4.859 ; 4.859 ; 4.859 ; 4.859 ;
; SW_value[4] ; tot_Hex2[3] ; 4.879 ; 4.879 ; 4.879 ; 4.879 ;
; SW_value[4] ; tot_Hex2[4] ; 4.752 ; 4.752 ; 4.752 ; 4.752 ;
; SW_value[4] ; tot_Hex2[5] ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; SW_value[4] ; tot_Hex2[6] ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; SW_value[5] ; tot_Hex0[0] ; 4.777 ; 4.777 ; 4.777 ; 4.777 ;
; SW_value[5] ; tot_Hex0[1] ; 4.747 ; 4.747 ; 4.747 ; 4.747 ;
; SW_value[5] ; tot_Hex0[2] ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; SW_value[5] ; tot_Hex0[3] ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; SW_value[5] ; tot_Hex0[4] ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; SW_value[5] ; tot_Hex0[5] ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; SW_value[5] ; tot_Hex0[6] ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; SW_value[5] ; tot_Hex1[0] ; 5.063 ; 5.063 ; 5.063 ; 5.063 ;
; SW_value[5] ; tot_Hex1[1] ; 5.063 ; 5.063 ; 5.063 ; 5.063 ;
; SW_value[5] ; tot_Hex1[2] ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; SW_value[5] ; tot_Hex1[3] ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; SW_value[5] ; tot_Hex1[4] ; 4.977 ; 4.977 ; 4.977 ; 4.977 ;
; SW_value[5] ; tot_Hex1[5] ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW_value[5] ; tot_Hex1[6] ; 4.947 ; 4.947 ; 4.947 ; 4.947 ;
; SW_value[5] ; tot_Hex2[0] ; 4.796 ; 4.796 ; 4.796 ; 4.796 ;
; SW_value[5] ; tot_Hex2[2] ; 4.757 ; 4.888 ; 4.888 ; 4.757 ;
; SW_value[5] ; tot_Hex2[3] ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; SW_value[5] ; tot_Hex2[4] ; 4.648 ; 4.648 ; 4.648 ; 4.648 ;
; SW_value[5] ; tot_Hex2[5] ; 4.673 ; 4.782 ; 4.782 ; 4.673 ;
; SW_value[5] ; tot_Hex2[6] ; 4.696 ; 4.618 ; 4.618 ; 4.696 ;
; SW_value[6] ; tot_Hex0[0] ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; SW_value[6] ; tot_Hex0[1] ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; SW_value[6] ; tot_Hex0[2] ; 4.652 ; 4.652 ; 4.652 ; 4.652 ;
; SW_value[6] ; tot_Hex0[3] ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; SW_value[6] ; tot_Hex0[4] ; 4.581 ; 4.581 ; 4.581 ; 4.581 ;
; SW_value[6] ; tot_Hex0[5] ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; SW_value[6] ; tot_Hex0[6] ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; SW_value[6] ; tot_Hex1[0] ; 4.973 ; 4.973 ; 4.973 ; 4.973 ;
; SW_value[6] ; tot_Hex1[1] ; 4.973 ; 4.973 ; 4.973 ; 4.973 ;
; SW_value[6] ; tot_Hex1[2] ; 4.844 ; 4.844 ; 4.844 ; 4.844 ;
; SW_value[6] ; tot_Hex1[3] ; 4.866 ; 4.866 ; 4.866 ; 4.866 ;
; SW_value[6] ; tot_Hex1[4] ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; SW_value[6] ; tot_Hex1[5] ; 4.865 ; 4.865 ; 4.865 ; 4.865 ;
; SW_value[6] ; tot_Hex1[6] ; 4.857 ; 4.857 ; 4.857 ; 4.857 ;
; SW_value[6] ; tot_Hex2[0] ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; SW_value[6] ; tot_Hex2[2] ; 4.667 ; 4.812 ; 4.812 ; 4.667 ;
; SW_value[6] ; tot_Hex2[3] ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; SW_value[6] ; tot_Hex2[4] ; 4.558 ; 4.558 ; 4.558 ; 4.558 ;
; SW_value[6] ; tot_Hex2[5] ; 4.583 ; 4.706 ; 4.706 ; 4.583 ;
; SW_value[6] ; tot_Hex2[6] ; 4.620 ; 4.528 ; 4.528 ; 4.620 ;
; SW_value[7] ; tot_Hex0[0] ; 5.199 ; 5.199 ; 5.199 ; 5.199 ;
; SW_value[7] ; tot_Hex0[1] ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW_value[7] ; tot_Hex0[2] ; 5.157 ; 5.157 ; 5.157 ; 5.157 ;
; SW_value[7] ; tot_Hex0[3] ; 5.059 ; 5.059 ; 5.059 ; 5.059 ;
; SW_value[7] ; tot_Hex0[4] ; 5.086 ; 5.086 ; 5.086 ; 5.086 ;
; SW_value[7] ; tot_Hex0[5] ; 5.049 ; 5.049 ; 5.049 ; 5.049 ;
; SW_value[7] ; tot_Hex0[6] ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; SW_value[7] ; tot_Hex1[0] ; 5.506 ; 5.506 ; 5.506 ; 5.506 ;
; SW_value[7] ; tot_Hex1[1] ; 5.506 ; 5.506 ; 5.506 ; 5.506 ;
; SW_value[7] ; tot_Hex1[2] ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; SW_value[7] ; tot_Hex1[3] ; 5.399 ; 5.399 ; 5.399 ; 5.399 ;
; SW_value[7] ; tot_Hex1[4] ; 5.420 ; 5.420 ; 5.420 ; 5.420 ;
; SW_value[7] ; tot_Hex1[5] ; 5.398 ; 5.398 ; 5.398 ; 5.398 ;
; SW_value[7] ; tot_Hex1[6] ; 5.390 ; 5.390 ; 5.390 ; 5.390 ;
; SW_value[7] ; tot_Hex2[0] ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; SW_value[7] ; tot_Hex2[2] ; 5.200 ; 5.316 ; 5.316 ; 5.200 ;
; SW_value[7] ; tot_Hex2[3] ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW_value[7] ; tot_Hex2[4] ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; SW_value[7] ; tot_Hex2[5] ; 5.116 ; 5.210 ; 5.210 ; 5.116 ;
; SW_value[7] ; tot_Hex2[6] ; 5.122 ; 5.061 ; 5.061 ; 5.122 ;
; switch      ; tot_Hex0[0] ; 4.654 ; 4.654 ; 4.654 ; 4.654 ;
; switch      ; tot_Hex0[1] ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; switch      ; tot_Hex0[2] ; 4.610 ; 4.610 ; 4.610 ; 4.610 ;
; switch      ; tot_Hex0[3] ; 4.504 ; 4.504 ; 4.504 ; 4.504 ;
; switch      ; tot_Hex0[4] ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; switch      ; tot_Hex0[5] ; 4.501 ; 4.501 ; 4.501 ; 4.501 ;
; switch      ; tot_Hex0[6] ; 4.504 ; 4.504 ; 4.504 ; 4.504 ;
; switch      ; tot_Hex1[0] ; 5.434 ; 5.434 ; 5.434 ; 5.434 ;
; switch      ; tot_Hex1[1] ; 5.434 ; 5.434 ; 5.434 ; 5.434 ;
; switch      ; tot_Hex1[2] ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; switch      ; tot_Hex1[3] ; 5.324 ; 5.324 ; 5.324 ; 5.324 ;
; switch      ; tot_Hex1[4] ; 5.348 ; 5.348 ; 5.348 ; 5.348 ;
; switch      ; tot_Hex1[5] ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; switch      ; tot_Hex1[6] ; 5.318 ; 5.318 ; 5.318 ; 5.318 ;
; switch      ; tot_Hex2[0] ; 5.173 ; 5.173 ; 5.173 ; 5.173 ;
; switch      ; tot_Hex2[2] ; 5.134 ; 5.134 ; 5.134 ; 5.134 ;
; switch      ; tot_Hex2[3] ; 5.155 ; 5.155 ; 5.155 ; 5.155 ;
; switch      ; tot_Hex2[4] ; 5.025 ; 5.025 ; 5.025 ; 5.025 ;
; switch      ; tot_Hex2[5] ; 5.021 ; 5.021 ; 5.021 ; 5.021 ;
; switch      ; tot_Hex2[6] ; 5.106 ; 5.106 ; 5.106 ; 5.106 ;
+-------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -6.030   ; -2.505 ; -0.424   ; 0.585   ; -1.423              ;
;  clock_27M                          ; -2.416   ; -2.505 ; N/A      ; N/A     ; -1.380              ;
;  clock_generator:CLK_1|clock_signal ; -6.030   ; 0.215  ; -0.424   ; 0.585   ; -0.500              ;
;  clock_generator:CLK_2|clock_signal ; 0.274    ; 0.033  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS                     ; -113.858 ; -4.985 ; -2.293   ; 0.0     ; -74.764             ;
;  clock_27M                          ; -66.274  ; -4.985 ; N/A      ; N/A     ; -42.380             ;
;  clock_generator:CLK_1|clock_signal ; -47.584  ; 0.000  ; -2.293   ; 0.000   ; -21.000             ;
;  clock_generator:CLK_2|clock_signal ; 0.000    ; 0.000  ; N/A      ; N/A     ; -11.384             ;
+-------------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; 4.925 ; 4.925 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; 4.905 ; 4.905 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; 3.308 ; 3.308 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; 3.235 ; 3.235 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; 3.308 ; 3.308 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; 2.663 ; 2.663 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; 2.172 ; 2.172 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; 2.460 ; 2.460 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; 2.156 ; 2.156 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; 1.374 ; 1.374 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; 1.568 ; 1.568 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; -2.609 ; -2.609 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; -2.628 ; -2.628 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; -0.273 ; -0.273 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; -1.141 ; -1.141 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; -1.148 ; -1.148 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; -0.903 ; -0.903 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; -0.656 ; -0.656 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; -0.444 ; -0.444 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; -0.388 ; -0.388 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; -0.273 ; -0.273 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; -0.470 ; -0.470 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 8.459  ; 8.459  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 8.320  ; 8.320  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 8.890  ; 8.890  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 8.890  ; 8.890  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 8.890  ; 8.890  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 8.706  ; 8.706  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 7.973  ; 7.973  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 12.921 ; 12.921 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 12.921 ; 12.921 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 12.894 ; 12.894 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 12.862 ; 12.862 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 12.630 ; 12.630 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 12.681 ; 12.681 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 12.620 ; 12.620 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 12.636 ; 12.636 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 13.926 ; 13.926 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 13.922 ; 13.922 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 13.926 ; 13.926 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 13.753 ; 13.753 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 13.795 ; 13.795 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 13.817 ; 13.817 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 13.793 ; 13.793 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 13.770 ; 13.770 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 13.101 ; 13.101 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 13.101 ; 13.101 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 13.020 ; 13.020 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 13.054 ; 13.054 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 12.778 ; 12.778 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 12.775 ; 12.775 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 11.366 ; 11.366 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 14.161 ; 14.161 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 13.856 ; 13.856 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 13.858 ; 13.858 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 13.841 ; 13.841 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 14.133 ; 14.133 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 14.146 ; 14.146 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 14.027 ; 14.027 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 14.161 ; 14.161 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 14.456 ; 14.456 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 14.456 ; 14.456 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 12.812 ; 12.812 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 13.031 ; 13.031 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 14.293 ; 14.293 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 14.262 ; 14.262 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 14.271 ; 14.271 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 12.243 ; 12.243 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 4.551 ; 4.551 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 4.515 ; 4.515 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 3.978 ; 3.978 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 4.491 ; 4.491 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 4.491 ; 4.491 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 4.441 ; 4.441 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 3.978 ; 3.978 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 4.621 ; 4.621 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 4.774 ; 4.774 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 4.741 ; 4.741 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 4.730 ; 4.730 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 4.624 ; 4.624 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 4.652 ; 4.652 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 4.621 ; 4.621 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 4.624 ; 4.624 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 5.437 ; 5.437 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 5.568 ; 5.568 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 5.568 ; 5.568 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 5.437 ; 5.437 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 5.458 ; 5.458 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 5.482 ; 5.482 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 5.457 ; 5.457 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 5.452 ; 5.452 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 5.155 ; 5.155 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 5.307 ; 5.307 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 5.268 ; 5.268 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 5.289 ; 5.289 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 5.159 ; 5.159 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 5.155 ; 5.155 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 5.218 ; 5.218 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 6.643 ; 6.643 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 6.644 ; 6.644 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 6.643 ; 6.643 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 6.648 ; 6.648 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 6.758 ; 6.758 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 6.776 ; 6.776 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 6.720 ; 6.720 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 6.778 ; 6.778 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 6.608 ; 6.608 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 6.915 ; 6.915 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 6.612 ; 6.612 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 6.608 ; 6.608 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 6.841 ; 6.841 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 6.818 ; 6.818 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 6.820 ; 6.820 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 6.647 ; 6.647 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SW_value[0] ; tot_Hex0[0] ; 8.518  ; 8.518  ; 8.518  ; 8.518  ;
; SW_value[0] ; tot_Hex0[1] ; 8.489  ; 8.489  ; 8.489  ; 8.489  ;
; SW_value[0] ; tot_Hex0[2] ;        ; 8.457  ; 8.457  ;        ;
; SW_value[0] ; tot_Hex0[3] ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; SW_value[0] ; tot_Hex0[4] ; 8.278  ;        ;        ; 8.278  ;
; SW_value[0] ; tot_Hex0[5] ; 8.217  ;        ;        ; 8.217  ;
; SW_value[0] ; tot_Hex0[6] ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; SW_value[1] ; tot_Hex0[0] ; 9.890  ; 9.890  ; 9.890  ; 9.890  ;
; SW_value[1] ; tot_Hex0[1] ; 9.863  ; 9.863  ; 9.863  ; 9.863  ;
; SW_value[1] ; tot_Hex0[2] ; 9.831  ; 9.831  ; 9.831  ; 9.831  ;
; SW_value[1] ; tot_Hex0[3] ; 9.599  ; 9.599  ; 9.599  ; 9.599  ;
; SW_value[1] ; tot_Hex0[4] ; 9.650  ; 9.650  ; 9.650  ; 9.650  ;
; SW_value[1] ; tot_Hex0[5] ; 9.589  ; 9.589  ; 9.589  ; 9.589  ;
; SW_value[1] ; tot_Hex0[6] ; 9.605  ; 9.605  ; 9.605  ; 9.605  ;
; SW_value[1] ; tot_Hex1[0] ; 10.724 ; 10.724 ; 10.724 ; 10.724 ;
; SW_value[1] ; tot_Hex1[1] ; 10.728 ; 10.728 ; 10.728 ; 10.728 ;
; SW_value[1] ; tot_Hex1[2] ;        ; 10.562 ; 10.562 ;        ;
; SW_value[1] ; tot_Hex1[3] ; 10.602 ; 10.602 ; 10.602 ; 10.602 ;
; SW_value[1] ; tot_Hex1[4] ; 10.624 ;        ;        ; 10.624 ;
; SW_value[1] ; tot_Hex1[5] ; 10.598 ;        ;        ; 10.598 ;
; SW_value[1] ; tot_Hex1[6] ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; SW_value[2] ; tot_Hex0[0] ; 9.574  ; 9.574  ; 9.574  ; 9.574  ;
; SW_value[2] ; tot_Hex0[1] ; 9.547  ; 9.547  ; 9.547  ; 9.547  ;
; SW_value[2] ; tot_Hex0[2] ; 9.515  ; 9.515  ; 9.515  ; 9.515  ;
; SW_value[2] ; tot_Hex0[3] ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; SW_value[2] ; tot_Hex0[4] ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; SW_value[2] ; tot_Hex0[5] ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; SW_value[2] ; tot_Hex0[6] ; 9.289  ; 9.289  ; 9.289  ; 9.289  ;
; SW_value[2] ; tot_Hex1[0] ; 10.578 ; 10.578 ; 10.578 ; 10.578 ;
; SW_value[2] ; tot_Hex1[1] ; 10.582 ; 10.582 ; 10.582 ; 10.582 ;
; SW_value[2] ; tot_Hex1[2] ; 10.409 ; 10.409 ; 10.409 ; 10.409 ;
; SW_value[2] ; tot_Hex1[3] ; 10.451 ; 10.451 ; 10.451 ; 10.451 ;
; SW_value[2] ; tot_Hex1[4] ; 10.473 ; 10.473 ; 10.473 ; 10.473 ;
; SW_value[2] ; tot_Hex1[5] ; 10.449 ; 10.449 ; 10.449 ; 10.449 ;
; SW_value[2] ; tot_Hex1[6] ; 10.426 ; 10.426 ; 10.426 ; 10.426 ;
; SW_value[2] ; tot_Hex2[0] ; 9.757  ;        ;        ; 9.757  ;
; SW_value[2] ; tot_Hex2[2] ;        ; 9.676  ; 9.676  ;        ;
; SW_value[2] ; tot_Hex2[3] ; 9.710  ;        ;        ; 9.710  ;
; SW_value[2] ; tot_Hex2[4] ; 9.434  ;        ;        ; 9.434  ;
; SW_value[2] ; tot_Hex2[5] ; 9.431  ;        ;        ; 9.431  ;
; SW_value[3] ; tot_Hex0[0] ; 11.257 ; 11.257 ; 11.257 ; 11.257 ;
; SW_value[3] ; tot_Hex0[1] ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; SW_value[3] ; tot_Hex0[2] ; 11.198 ; 11.198 ; 11.198 ; 11.198 ;
; SW_value[3] ; tot_Hex0[3] ; 10.966 ; 10.966 ; 10.966 ; 10.966 ;
; SW_value[3] ; tot_Hex0[4] ; 11.017 ; 11.017 ; 11.017 ; 11.017 ;
; SW_value[3] ; tot_Hex0[5] ; 10.956 ; 10.956 ; 10.956 ; 10.956 ;
; SW_value[3] ; tot_Hex0[6] ; 10.972 ; 10.972 ; 10.972 ; 10.972 ;
; SW_value[3] ; tot_Hex1[0] ; 12.258 ; 12.258 ; 12.258 ; 12.258 ;
; SW_value[3] ; tot_Hex1[1] ; 12.262 ; 12.262 ; 12.262 ; 12.262 ;
; SW_value[3] ; tot_Hex1[2] ; 12.089 ; 12.089 ; 12.089 ; 12.089 ;
; SW_value[3] ; tot_Hex1[3] ; 12.131 ; 12.131 ; 12.131 ; 12.131 ;
; SW_value[3] ; tot_Hex1[4] ; 12.153 ; 12.153 ; 12.153 ; 12.153 ;
; SW_value[3] ; tot_Hex1[5] ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; SW_value[3] ; tot_Hex1[6] ; 12.106 ; 12.106 ; 12.106 ; 12.106 ;
; SW_value[3] ; tot_Hex2[0] ; 11.437 ; 11.437 ; 11.437 ; 11.437 ;
; SW_value[3] ; tot_Hex2[2] ; 11.356 ; 11.356 ; 11.356 ; 11.356 ;
; SW_value[3] ; tot_Hex2[3] ; 11.390 ; 11.390 ; 11.390 ; 11.390 ;
; SW_value[3] ; tot_Hex2[4] ; 11.114 ; 11.114 ; 11.114 ; 11.114 ;
; SW_value[3] ; tot_Hex2[5] ; 11.111 ; 11.111 ; 11.111 ; 11.111 ;
; SW_value[3] ; tot_Hex2[6] ;        ; 9.645  ; 9.645  ;        ;
; SW_value[4] ; tot_Hex0[0] ; 11.124 ; 11.124 ; 11.124 ; 11.124 ;
; SW_value[4] ; tot_Hex0[1] ; 11.097 ; 11.097 ; 11.097 ; 11.097 ;
; SW_value[4] ; tot_Hex0[2] ; 11.065 ; 11.065 ; 11.065 ; 11.065 ;
; SW_value[4] ; tot_Hex0[3] ; 10.833 ; 10.833 ; 10.833 ; 10.833 ;
; SW_value[4] ; tot_Hex0[4] ; 10.884 ; 10.884 ; 10.884 ; 10.884 ;
; SW_value[4] ; tot_Hex0[5] ; 10.823 ; 10.823 ; 10.823 ; 10.823 ;
; SW_value[4] ; tot_Hex0[6] ; 10.839 ; 10.839 ; 10.839 ; 10.839 ;
; SW_value[4] ; tot_Hex1[0] ; 12.125 ; 12.125 ; 12.125 ; 12.125 ;
; SW_value[4] ; tot_Hex1[1] ; 12.129 ; 12.129 ; 12.129 ; 12.129 ;
; SW_value[4] ; tot_Hex1[2] ; 11.956 ; 11.956 ; 11.956 ; 11.956 ;
; SW_value[4] ; tot_Hex1[3] ; 11.998 ; 11.998 ; 11.998 ; 11.998 ;
; SW_value[4] ; tot_Hex1[4] ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; SW_value[4] ; tot_Hex1[5] ; 11.996 ; 11.996 ; 11.996 ; 11.996 ;
; SW_value[4] ; tot_Hex1[6] ; 11.973 ; 11.973 ; 11.973 ; 11.973 ;
; SW_value[4] ; tot_Hex2[0] ; 11.304 ; 11.304 ; 11.304 ; 11.304 ;
; SW_value[4] ; tot_Hex2[2] ; 11.223 ; 11.223 ; 11.223 ; 11.223 ;
; SW_value[4] ; tot_Hex2[3] ; 11.257 ; 11.257 ; 11.257 ; 11.257 ;
; SW_value[4] ; tot_Hex2[4] ; 10.981 ; 10.981 ; 10.981 ; 10.981 ;
; SW_value[4] ; tot_Hex2[5] ; 10.978 ; 10.978 ; 10.978 ; 10.978 ;
; SW_value[4] ; tot_Hex2[6] ; 9.529  ; 9.971  ; 9.971  ; 9.529  ;
; SW_value[5] ; tot_Hex0[0] ; 11.732 ; 11.732 ; 11.732 ; 11.732 ;
; SW_value[5] ; tot_Hex0[1] ; 11.705 ; 11.705 ; 11.705 ; 11.705 ;
; SW_value[5] ; tot_Hex0[2] ; 11.673 ; 11.673 ; 11.673 ; 11.673 ;
; SW_value[5] ; tot_Hex0[3] ; 11.441 ; 11.441 ; 11.441 ; 11.441 ;
; SW_value[5] ; tot_Hex0[4] ; 11.492 ; 11.492 ; 11.492 ; 11.492 ;
; SW_value[5] ; tot_Hex0[5] ; 11.431 ; 11.431 ; 11.431 ; 11.431 ;
; SW_value[5] ; tot_Hex0[6] ; 11.447 ; 11.447 ; 11.447 ; 11.447 ;
; SW_value[5] ; tot_Hex1[0] ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; SW_value[5] ; tot_Hex1[1] ; 12.737 ; 12.737 ; 12.737 ; 12.737 ;
; SW_value[5] ; tot_Hex1[2] ; 12.564 ; 12.564 ; 12.564 ; 12.564 ;
; SW_value[5] ; tot_Hex1[3] ; 12.606 ; 12.606 ; 12.606 ; 12.606 ;
; SW_value[5] ; tot_Hex1[4] ; 12.628 ; 12.628 ; 12.628 ; 12.628 ;
; SW_value[5] ; tot_Hex1[5] ; 12.604 ; 12.604 ; 12.604 ; 12.604 ;
; SW_value[5] ; tot_Hex1[6] ; 12.581 ; 12.581 ; 12.581 ; 12.581 ;
; SW_value[5] ; tot_Hex2[0] ; 11.912 ; 11.912 ; 11.912 ; 11.912 ;
; SW_value[5] ; tot_Hex2[2] ; 11.831 ; 11.831 ; 11.831 ; 11.831 ;
; SW_value[5] ; tot_Hex2[3] ; 11.865 ; 11.865 ; 11.865 ; 11.865 ;
; SW_value[5] ; tot_Hex2[4] ; 11.589 ; 11.589 ; 11.589 ; 11.589 ;
; SW_value[5] ; tot_Hex2[5] ; 11.586 ; 11.586 ; 11.586 ; 11.586 ;
; SW_value[5] ; tot_Hex2[6] ; 10.177 ; 10.177 ; 10.177 ; 10.177 ;
; SW_value[6] ; tot_Hex0[0] ; 11.517 ; 11.517 ; 11.517 ; 11.517 ;
; SW_value[6] ; tot_Hex0[1] ; 11.490 ; 11.490 ; 11.490 ; 11.490 ;
; SW_value[6] ; tot_Hex0[2] ; 11.458 ; 11.458 ; 11.458 ; 11.458 ;
; SW_value[6] ; tot_Hex0[3] ; 11.226 ; 11.226 ; 11.226 ; 11.226 ;
; SW_value[6] ; tot_Hex0[4] ; 11.277 ; 11.277 ; 11.277 ; 11.277 ;
; SW_value[6] ; tot_Hex0[5] ; 11.216 ; 11.216 ; 11.216 ; 11.216 ;
; SW_value[6] ; tot_Hex0[6] ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
; SW_value[6] ; tot_Hex1[0] ; 12.518 ; 12.518 ; 12.518 ; 12.518 ;
; SW_value[6] ; tot_Hex1[1] ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; SW_value[6] ; tot_Hex1[2] ; 12.349 ; 12.349 ; 12.349 ; 12.349 ;
; SW_value[6] ; tot_Hex1[3] ; 12.391 ; 12.391 ; 12.391 ; 12.391 ;
; SW_value[6] ; tot_Hex1[4] ; 12.413 ; 12.413 ; 12.413 ; 12.413 ;
; SW_value[6] ; tot_Hex1[5] ; 12.389 ; 12.389 ; 12.389 ; 12.389 ;
; SW_value[6] ; tot_Hex1[6] ; 12.366 ; 12.366 ; 12.366 ; 12.366 ;
; SW_value[6] ; tot_Hex2[0] ; 11.697 ; 11.697 ; 11.697 ; 11.697 ;
; SW_value[6] ; tot_Hex2[2] ; 11.616 ; 11.616 ; 11.616 ; 11.616 ;
; SW_value[6] ; tot_Hex2[3] ; 11.650 ; 11.650 ; 11.650 ; 11.650 ;
; SW_value[6] ; tot_Hex2[4] ; 11.374 ; 11.374 ; 11.374 ; 11.374 ;
; SW_value[6] ; tot_Hex2[5] ; 11.371 ; 11.371 ; 11.371 ; 11.371 ;
; SW_value[6] ; tot_Hex2[6] ; 9.920  ; 9.920  ; 9.920  ; 9.920  ;
; SW_value[7] ; tot_Hex0[0] ; 12.423 ; 12.423 ; 12.423 ; 12.423 ;
; SW_value[7] ; tot_Hex0[1] ; 12.396 ; 12.396 ; 12.396 ; 12.396 ;
; SW_value[7] ; tot_Hex0[2] ; 12.364 ; 12.364 ; 12.364 ; 12.364 ;
; SW_value[7] ; tot_Hex0[3] ; 12.132 ; 12.132 ; 12.132 ; 12.132 ;
; SW_value[7] ; tot_Hex0[4] ; 12.183 ; 12.183 ; 12.183 ; 12.183 ;
; SW_value[7] ; tot_Hex0[5] ; 12.122 ; 12.122 ; 12.122 ; 12.122 ;
; SW_value[7] ; tot_Hex0[6] ; 12.138 ; 12.138 ; 12.138 ; 12.138 ;
; SW_value[7] ; tot_Hex1[0] ; 13.424 ; 13.424 ; 13.424 ; 13.424 ;
; SW_value[7] ; tot_Hex1[1] ; 13.428 ; 13.428 ; 13.428 ; 13.428 ;
; SW_value[7] ; tot_Hex1[2] ; 13.255 ; 13.255 ; 13.255 ; 13.255 ;
; SW_value[7] ; tot_Hex1[3] ; 13.297 ; 13.297 ; 13.297 ; 13.297 ;
; SW_value[7] ; tot_Hex1[4] ; 13.319 ; 13.319 ; 13.319 ; 13.319 ;
; SW_value[7] ; tot_Hex1[5] ; 13.295 ; 13.295 ; 13.295 ; 13.295 ;
; SW_value[7] ; tot_Hex1[6] ; 13.272 ; 13.272 ; 13.272 ; 13.272 ;
; SW_value[7] ; tot_Hex2[0] ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; SW_value[7] ; tot_Hex2[2] ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; SW_value[7] ; tot_Hex2[3] ; 12.556 ; 12.556 ; 12.556 ; 12.556 ;
; SW_value[7] ; tot_Hex2[4] ; 12.280 ; 12.280 ; 12.280 ; 12.280 ;
; SW_value[7] ; tot_Hex2[5] ; 12.277 ; 12.277 ; 12.277 ; 12.277 ;
; SW_value[7] ; tot_Hex2[6] ; 10.823 ; 10.823 ; 10.823 ; 10.823 ;
; switch      ; tot_Hex0[0] ; 12.749 ; 12.749 ; 12.749 ; 12.749 ;
; switch      ; tot_Hex0[1] ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; switch      ; tot_Hex0[2] ; 12.690 ; 12.690 ; 12.690 ; 12.690 ;
; switch      ; tot_Hex0[3] ; 12.458 ; 12.458 ; 12.458 ; 12.458 ;
; switch      ; tot_Hex0[4] ; 12.509 ; 12.509 ; 12.509 ; 12.509 ;
; switch      ; tot_Hex0[5] ; 12.448 ; 12.448 ; 12.448 ; 12.448 ;
; switch      ; tot_Hex0[6] ; 12.464 ; 12.464 ; 12.464 ; 12.464 ;
; switch      ; tot_Hex1[0] ; 13.750 ; 13.750 ; 13.750 ; 13.750 ;
; switch      ; tot_Hex1[1] ; 13.754 ; 13.754 ; 13.754 ; 13.754 ;
; switch      ; tot_Hex1[2] ; 13.581 ; 13.581 ; 13.581 ; 13.581 ;
; switch      ; tot_Hex1[3] ; 13.623 ; 13.623 ; 13.623 ; 13.623 ;
; switch      ; tot_Hex1[4] ; 13.645 ; 13.645 ; 13.645 ; 13.645 ;
; switch      ; tot_Hex1[5] ; 13.621 ; 13.621 ; 13.621 ; 13.621 ;
; switch      ; tot_Hex1[6] ; 13.598 ; 13.598 ; 13.598 ; 13.598 ;
; switch      ; tot_Hex2[0] ; 12.929 ; 12.929 ; 12.929 ; 12.929 ;
; switch      ; tot_Hex2[2] ; 12.848 ; 12.848 ; 12.848 ; 12.848 ;
; switch      ; tot_Hex2[3] ; 12.882 ; 12.882 ; 12.882 ; 12.882 ;
; switch      ; tot_Hex2[4] ; 12.606 ; 12.606 ; 12.606 ; 12.606 ;
; switch      ; tot_Hex2[5] ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; switch      ; tot_Hex2[6] ; 11.149 ; 11.149 ; 11.149 ; 11.149 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SW_value[0] ; tot_Hex0[0] ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; SW_value[0] ; tot_Hex0[1] ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; SW_value[0] ; tot_Hex0[2] ;       ; 4.343 ; 4.343 ;       ;
; SW_value[0] ; tot_Hex0[3] ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW_value[0] ; tot_Hex0[4] ; 4.265 ;       ;       ; 4.265 ;
; SW_value[0] ; tot_Hex0[5] ; 4.234 ;       ;       ; 4.234 ;
; SW_value[0] ; tot_Hex0[6] ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW_value[1] ; tot_Hex0[0] ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; SW_value[1] ; tot_Hex0[1] ; 4.628 ; 4.628 ; 4.628 ; 4.628 ;
; SW_value[1] ; tot_Hex0[2] ; 4.616 ; 4.616 ; 4.616 ; 4.616 ;
; SW_value[1] ; tot_Hex0[3] ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; SW_value[1] ; tot_Hex0[4] ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
; SW_value[1] ; tot_Hex0[5] ; 4.508 ; 4.508 ; 4.508 ; 4.508 ;
; SW_value[1] ; tot_Hex0[6] ; 4.513 ; 4.513 ; 4.513 ; 4.513 ;
; SW_value[1] ; tot_Hex1[0] ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; SW_value[1] ; tot_Hex1[1] ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; SW_value[1] ; tot_Hex1[2] ;       ; 5.141 ; 5.141 ;       ;
; SW_value[1] ; tot_Hex1[3] ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; SW_value[1] ; tot_Hex1[4] ; 5.186 ;       ;       ; 5.186 ;
; SW_value[1] ; tot_Hex1[5] ; 5.161 ;       ;       ; 5.161 ;
; SW_value[1] ; tot_Hex1[6] ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; SW_value[2] ; tot_Hex0[0] ; 4.575 ; 4.575 ; 4.575 ; 4.575 ;
; SW_value[2] ; tot_Hex0[1] ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
; SW_value[2] ; tot_Hex0[2] ; 4.533 ; 4.533 ; 4.533 ; 4.533 ;
; SW_value[2] ; tot_Hex0[3] ; 4.435 ; 4.435 ; 4.435 ; 4.435 ;
; SW_value[2] ; tot_Hex0[4] ; 4.462 ; 4.462 ; 4.462 ; 4.462 ;
; SW_value[2] ; tot_Hex0[5] ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; SW_value[2] ; tot_Hex0[6] ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; SW_value[2] ; tot_Hex1[0] ; 5.195 ; 5.195 ; 5.195 ; 5.195 ;
; SW_value[2] ; tot_Hex1[1] ; 5.195 ; 5.195 ; 5.195 ; 5.195 ;
; SW_value[2] ; tot_Hex1[2] ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; SW_value[2] ; tot_Hex1[3] ; 5.085 ; 5.085 ; 5.085 ; 5.085 ;
; SW_value[2] ; tot_Hex1[4] ; 5.109 ; 5.109 ; 5.109 ; 5.109 ;
; SW_value[2] ; tot_Hex1[5] ; 5.084 ; 5.084 ; 5.084 ; 5.084 ;
; SW_value[2] ; tot_Hex1[6] ; 5.079 ; 5.079 ; 5.079 ; 5.079 ;
; SW_value[2] ; tot_Hex2[0] ; 4.934 ;       ;       ; 4.934 ;
; SW_value[2] ; tot_Hex2[2] ;       ; 4.895 ; 4.895 ;       ;
; SW_value[2] ; tot_Hex2[3] ; 4.916 ;       ;       ; 4.916 ;
; SW_value[2] ; tot_Hex2[4] ; 4.786 ;       ;       ; 4.786 ;
; SW_value[2] ; tot_Hex2[5] ; 4.782 ;       ;       ; 4.782 ;
; SW_value[3] ; tot_Hex0[0] ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW_value[3] ; tot_Hex0[1] ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; SW_value[3] ; tot_Hex0[2] ; 4.938 ; 4.938 ; 4.938 ; 4.938 ;
; SW_value[3] ; tot_Hex0[3] ; 4.840 ; 4.840 ; 4.840 ; 4.840 ;
; SW_value[3] ; tot_Hex0[4] ; 4.867 ; 4.867 ; 4.867 ; 4.867 ;
; SW_value[3] ; tot_Hex0[5] ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; SW_value[3] ; tot_Hex0[6] ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; SW_value[3] ; tot_Hex1[0] ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW_value[3] ; tot_Hex1[1] ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW_value[3] ; tot_Hex1[2] ; 5.092 ; 5.092 ; 5.092 ; 5.092 ;
; SW_value[3] ; tot_Hex1[3] ; 5.114 ; 5.114 ; 5.114 ; 5.114 ;
; SW_value[3] ; tot_Hex1[4] ; 5.135 ; 5.135 ; 5.135 ; 5.135 ;
; SW_value[3] ; tot_Hex1[5] ; 5.113 ; 5.113 ; 5.113 ; 5.113 ;
; SW_value[3] ; tot_Hex1[6] ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; SW_value[3] ; tot_Hex2[0] ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; SW_value[3] ; tot_Hex2[2] ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; SW_value[3] ; tot_Hex2[3] ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; SW_value[3] ; tot_Hex2[4] ; 4.813 ; 4.813 ; 4.813 ; 4.813 ;
; SW_value[3] ; tot_Hex2[5] ; 4.801 ; 5.227 ; 5.227 ; 4.801 ;
; SW_value[3] ; tot_Hex2[6] ;       ; 4.703 ; 4.703 ;       ;
; SW_value[4] ; tot_Hex0[0] ; 4.898 ; 4.898 ; 4.898 ; 4.898 ;
; SW_value[4] ; tot_Hex0[1] ; 4.868 ; 4.868 ; 4.868 ; 4.868 ;
; SW_value[4] ; tot_Hex0[2] ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; SW_value[4] ; tot_Hex0[3] ; 4.758 ; 4.758 ; 4.758 ; 4.758 ;
; SW_value[4] ; tot_Hex0[4] ; 4.785 ; 4.785 ; 4.785 ; 4.785 ;
; SW_value[4] ; tot_Hex0[5] ; 4.748 ; 4.748 ; 4.748 ; 4.748 ;
; SW_value[4] ; tot_Hex0[6] ; 4.753 ; 4.753 ; 4.753 ; 4.753 ;
; SW_value[4] ; tot_Hex1[0] ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; SW_value[4] ; tot_Hex1[1] ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; SW_value[4] ; tot_Hex1[2] ; 5.031 ; 5.031 ; 5.031 ; 5.031 ;
; SW_value[4] ; tot_Hex1[3] ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; SW_value[4] ; tot_Hex1[4] ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW_value[4] ; tot_Hex1[5] ; 5.052 ; 5.052 ; 5.052 ; 5.052 ;
; SW_value[4] ; tot_Hex1[6] ; 5.044 ; 5.044 ; 5.044 ; 5.044 ;
; SW_value[4] ; tot_Hex2[0] ; 4.897 ; 4.897 ; 4.897 ; 4.897 ;
; SW_value[4] ; tot_Hex2[2] ; 4.859 ; 4.859 ; 4.859 ; 4.859 ;
; SW_value[4] ; tot_Hex2[3] ; 4.879 ; 4.879 ; 4.879 ; 4.879 ;
; SW_value[4] ; tot_Hex2[4] ; 4.752 ; 4.752 ; 4.752 ; 4.752 ;
; SW_value[4] ; tot_Hex2[5] ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; SW_value[4] ; tot_Hex2[6] ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; SW_value[5] ; tot_Hex0[0] ; 4.777 ; 4.777 ; 4.777 ; 4.777 ;
; SW_value[5] ; tot_Hex0[1] ; 4.747 ; 4.747 ; 4.747 ; 4.747 ;
; SW_value[5] ; tot_Hex0[2] ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; SW_value[5] ; tot_Hex0[3] ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; SW_value[5] ; tot_Hex0[4] ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; SW_value[5] ; tot_Hex0[5] ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; SW_value[5] ; tot_Hex0[6] ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; SW_value[5] ; tot_Hex1[0] ; 5.063 ; 5.063 ; 5.063 ; 5.063 ;
; SW_value[5] ; tot_Hex1[1] ; 5.063 ; 5.063 ; 5.063 ; 5.063 ;
; SW_value[5] ; tot_Hex1[2] ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; SW_value[5] ; tot_Hex1[3] ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; SW_value[5] ; tot_Hex1[4] ; 4.977 ; 4.977 ; 4.977 ; 4.977 ;
; SW_value[5] ; tot_Hex1[5] ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW_value[5] ; tot_Hex1[6] ; 4.947 ; 4.947 ; 4.947 ; 4.947 ;
; SW_value[5] ; tot_Hex2[0] ; 4.796 ; 4.796 ; 4.796 ; 4.796 ;
; SW_value[5] ; tot_Hex2[2] ; 4.757 ; 4.888 ; 4.888 ; 4.757 ;
; SW_value[5] ; tot_Hex2[3] ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; SW_value[5] ; tot_Hex2[4] ; 4.648 ; 4.648 ; 4.648 ; 4.648 ;
; SW_value[5] ; tot_Hex2[5] ; 4.673 ; 4.782 ; 4.782 ; 4.673 ;
; SW_value[5] ; tot_Hex2[6] ; 4.696 ; 4.618 ; 4.618 ; 4.696 ;
; SW_value[6] ; tot_Hex0[0] ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; SW_value[6] ; tot_Hex0[1] ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; SW_value[6] ; tot_Hex0[2] ; 4.652 ; 4.652 ; 4.652 ; 4.652 ;
; SW_value[6] ; tot_Hex0[3] ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; SW_value[6] ; tot_Hex0[4] ; 4.581 ; 4.581 ; 4.581 ; 4.581 ;
; SW_value[6] ; tot_Hex0[5] ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; SW_value[6] ; tot_Hex0[6] ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; SW_value[6] ; tot_Hex1[0] ; 4.973 ; 4.973 ; 4.973 ; 4.973 ;
; SW_value[6] ; tot_Hex1[1] ; 4.973 ; 4.973 ; 4.973 ; 4.973 ;
; SW_value[6] ; tot_Hex1[2] ; 4.844 ; 4.844 ; 4.844 ; 4.844 ;
; SW_value[6] ; tot_Hex1[3] ; 4.866 ; 4.866 ; 4.866 ; 4.866 ;
; SW_value[6] ; tot_Hex1[4] ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; SW_value[6] ; tot_Hex1[5] ; 4.865 ; 4.865 ; 4.865 ; 4.865 ;
; SW_value[6] ; tot_Hex1[6] ; 4.857 ; 4.857 ; 4.857 ; 4.857 ;
; SW_value[6] ; tot_Hex2[0] ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; SW_value[6] ; tot_Hex2[2] ; 4.667 ; 4.812 ; 4.812 ; 4.667 ;
; SW_value[6] ; tot_Hex2[3] ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; SW_value[6] ; tot_Hex2[4] ; 4.558 ; 4.558 ; 4.558 ; 4.558 ;
; SW_value[6] ; tot_Hex2[5] ; 4.583 ; 4.706 ; 4.706 ; 4.583 ;
; SW_value[6] ; tot_Hex2[6] ; 4.620 ; 4.528 ; 4.528 ; 4.620 ;
; SW_value[7] ; tot_Hex0[0] ; 5.199 ; 5.199 ; 5.199 ; 5.199 ;
; SW_value[7] ; tot_Hex0[1] ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW_value[7] ; tot_Hex0[2] ; 5.157 ; 5.157 ; 5.157 ; 5.157 ;
; SW_value[7] ; tot_Hex0[3] ; 5.059 ; 5.059 ; 5.059 ; 5.059 ;
; SW_value[7] ; tot_Hex0[4] ; 5.086 ; 5.086 ; 5.086 ; 5.086 ;
; SW_value[7] ; tot_Hex0[5] ; 5.049 ; 5.049 ; 5.049 ; 5.049 ;
; SW_value[7] ; tot_Hex0[6] ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; SW_value[7] ; tot_Hex1[0] ; 5.506 ; 5.506 ; 5.506 ; 5.506 ;
; SW_value[7] ; tot_Hex1[1] ; 5.506 ; 5.506 ; 5.506 ; 5.506 ;
; SW_value[7] ; tot_Hex1[2] ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; SW_value[7] ; tot_Hex1[3] ; 5.399 ; 5.399 ; 5.399 ; 5.399 ;
; SW_value[7] ; tot_Hex1[4] ; 5.420 ; 5.420 ; 5.420 ; 5.420 ;
; SW_value[7] ; tot_Hex1[5] ; 5.398 ; 5.398 ; 5.398 ; 5.398 ;
; SW_value[7] ; tot_Hex1[6] ; 5.390 ; 5.390 ; 5.390 ; 5.390 ;
; SW_value[7] ; tot_Hex2[0] ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; SW_value[7] ; tot_Hex2[2] ; 5.200 ; 5.316 ; 5.316 ; 5.200 ;
; SW_value[7] ; tot_Hex2[3] ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW_value[7] ; tot_Hex2[4] ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; SW_value[7] ; tot_Hex2[5] ; 5.116 ; 5.210 ; 5.210 ; 5.116 ;
; SW_value[7] ; tot_Hex2[6] ; 5.122 ; 5.061 ; 5.061 ; 5.122 ;
; switch      ; tot_Hex0[0] ; 4.654 ; 4.654 ; 4.654 ; 4.654 ;
; switch      ; tot_Hex0[1] ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; switch      ; tot_Hex0[2] ; 4.610 ; 4.610 ; 4.610 ; 4.610 ;
; switch      ; tot_Hex0[3] ; 4.504 ; 4.504 ; 4.504 ; 4.504 ;
; switch      ; tot_Hex0[4] ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; switch      ; tot_Hex0[5] ; 4.501 ; 4.501 ; 4.501 ; 4.501 ;
; switch      ; tot_Hex0[6] ; 4.504 ; 4.504 ; 4.504 ; 4.504 ;
; switch      ; tot_Hex1[0] ; 5.434 ; 5.434 ; 5.434 ; 5.434 ;
; switch      ; tot_Hex1[1] ; 5.434 ; 5.434 ; 5.434 ; 5.434 ;
; switch      ; tot_Hex1[2] ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; switch      ; tot_Hex1[3] ; 5.324 ; 5.324 ; 5.324 ; 5.324 ;
; switch      ; tot_Hex1[4] ; 5.348 ; 5.348 ; 5.348 ; 5.348 ;
; switch      ; tot_Hex1[5] ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; switch      ; tot_Hex1[6] ; 5.318 ; 5.318 ; 5.318 ; 5.318 ;
; switch      ; tot_Hex2[0] ; 5.173 ; 5.173 ; 5.173 ; 5.173 ;
; switch      ; tot_Hex2[2] ; 5.134 ; 5.134 ; 5.134 ; 5.134 ;
; switch      ; tot_Hex2[3] ; 5.155 ; 5.155 ; 5.155 ; 5.155 ;
; switch      ; tot_Hex2[4] ; 5.025 ; 5.025 ; 5.025 ; 5.025 ;
; switch      ; tot_Hex2[5] ; 5.021 ; 5.021 ; 5.021 ; 5.021 ;
; switch      ; tot_Hex2[6] ; 5.106 ; 5.106 ; 5.106 ; 5.106 ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_27M                          ; clock_27M                          ; 790      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_27M                          ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:CLK_2|clock_signal ; clock_27M                          ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 120      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 288      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 4        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_27M                          ; clock_27M                          ; 790      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_27M                          ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:CLK_2|clock_signal ; clock_27M                          ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 120      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 288      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 4        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                  ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 8        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                   ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 8        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 193   ; 193  ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 366   ; 366  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 21 14:40:24 2017
Info: Command: quartus_sta Ativ05 -c Ativ05
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ativ05.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_generator:CLK_2|clock_signal clock_generator:CLK_2|clock_signal
    Info (332105): create_clock -period 1.000 -name clock_27M clock_27M
    Info (332105): create_clock -period 1.000 -name clock_generator:CLK_1|clock_signal clock_generator:CLK_1|clock_signal
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.030       -47.584 clock_generator:CLK_1|clock_signal 
    Info (332119):    -2.416       -66.274 clock_27M 
    Info (332119):     0.274         0.000 clock_generator:CLK_2|clock_signal 
Info (332146): Worst-case hold slack is -2.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.505        -4.985 clock_27M 
    Info (332119):     0.206         0.000 clock_generator:CLK_2|clock_signal 
    Info (332119):     0.391         0.000 clock_generator:CLK_1|clock_signal 
Info (332146): Worst-case recovery slack is -0.424
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.424        -2.293 clock_generator:CLK_1|clock_signal 
Info (332146): Worst-case removal slack is 1.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.037         0.000 clock_generator:CLK_1|clock_signal 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -11.384 clock_generator:CLK_2|clock_signal 
    Info (332119):    -1.380       -42.380 clock_27M 
    Info (332119):    -0.500       -21.000 clock_generator:CLK_1|clock_signal 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.735
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.735       -19.812 clock_generator:CLK_1|clock_signal 
    Info (332119):    -0.630       -10.626 clock_27M 
    Info (332119):     0.710         0.000 clock_generator:CLK_2|clock_signal 
Info (332146): Worst-case hold slack is -1.554
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.554        -3.083 clock_27M 
    Info (332119):     0.033         0.000 clock_generator:CLK_2|clock_signal 
    Info (332119):     0.215         0.000 clock_generator:CLK_1|clock_signal 
Info (332146): Worst-case recovery slack is 0.217
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.217         0.000 clock_generator:CLK_1|clock_signal 
Info (332146): Worst-case removal slack is 0.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.585         0.000 clock_generator:CLK_1|clock_signal 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -11.384 clock_generator:CLK_2|clock_signal 
    Info (332119):    -1.380       -42.380 clock_27M 
    Info (332119):    -0.500       -21.000 clock_generator:CLK_1|clock_signal 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Mon Aug 21 14:40:28 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


