

================================================================
== Vivado HLS Report for 'myproject'
================================================================
* Date:           Thu Sep 15 19:15:25 2022

* Version:        2019.2 (Build 2704478 on Wed Nov 06 22:10:23 MST 2019)
* Project:        myproject_prj
* Solution:       solution1
* Product family: virtexuplus
* Target device:  xcvu9p-flgb2104-2-i


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  | 5.00 ns | 4.366 ns |   0.62 ns  |
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+----------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline |
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type   |
    +---------+---------+----------+----------+-------+-------+----------+
    |    74643|    74643| 0.373 ms | 0.373 ms |  33350|  54482| dataflow |
    +---------+---------+----------+----------+-------+-------+----------+

    + Detail: 
        * Instance: 
        +---------------------------------------------------------------+------------------------------------------------------------+---------+---------+-----------+-----------+-------+-------+----------+
        |                                                               |                                                            |  Latency (cycles) |   Latency (absolute)  |    Interval   | Pipeline |
        |                            Instance                           |                           Module                           |   min   |   max   |    min    |    max    |  min  |  max  |   Type   |
        +---------------------------------------------------------------+------------------------------------------------------------+---------+---------+-----------+-----------+-------+-------+----------+
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_s              |     2611|    26101| 13.055 us |  0.131 ms |   2611|  26101|   none   |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config4_U0                 |conv_2d_cl_switch_ap_fixed_ap_fixed_config4_s               |    10621|    38941| 53.105 us |  0.195 ms |  10621|  38941|   none   |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_s              |     6426|    41651| 32.130 us |  0.208 ms |   6426|  41651|   none   |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_s              |     9289|    39385| 46.445 us |  0.197 ms |   9289|  39385|   none   |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_s              |    15601|    54481| 78.005 us |  0.272 ms |  15601|  54481|   none   |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_s              |     3226|    38451| 16.130 us |  0.192 ms |   3226|  38451|   none   |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_s              |     4681|    34705| 23.405 us |  0.174 ms |   4681|  34705|   none   |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config9_U0                 |conv_2d_cl_switch_ap_fixed_ap_fixed_config9_s               |     2611|    26101| 13.055 us |  0.131 ms |   2611|  26101|   none   |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_s              |      721|    39601|  3.605 us |  0.198 ms |    721|  39601|   none   |
        |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_U0              |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_s            |     2562|     2562| 12.810 us | 12.810 us |   2562|   2562|   none   |
        |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_U0              |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_s            |      514|      514|  2.570 us |  2.570 us |    514|    514|   none   |
        |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config17_U0        |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config17_s      |    15331|    15331| 76.655 us | 76.655 us |  15331|  15331|   none   |
        |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config8_U0         |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config8_s       |    33349|    33349|  0.167 ms |  0.167 ms |  33349|  33349|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config12_600_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config12_600  |      759|      759|  3.795 us |  3.795 us |    759|    759|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config16_601_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config16_601  |      759|      759|  3.795 us |  3.795 us |    759|    759|   none   |
        |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config26_U0        |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config26_s      |    20035|    20035|  0.100 ms |  0.100 ms |  20035|  20035|   none   |
        |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config35_U0        |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config35_s      |     8915|     8915| 44.575 us | 44.575 us |   8915|   8915|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config7_599_U0   |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config7_599   |     3083|     3083| 15.415 us | 15.415 us |   3083|   3083|   none   |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config58_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config58_s            |      873|      873|  4.365 us |  4.365 us |    873|    873|   none   |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config59_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config59_s            |      243|      243|  1.215 us |  1.215 us |    243|    243|   none   |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config57_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config57_s            |      873|      873|  4.365 us |  4.365 us |    873|    873|   none   |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config56_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config56_s            |     3775|     3775| 18.875 us | 18.875 us |   3775|   3775|   none   |
        |normalize_switch_ap_fixed_ap_fixed_config3_U0                  |normalize_switch_ap_fixed_ap_fixed_config3_s                |     6161|     6161| 30.805 us | 30.805 us |   6161|   6161|   none   |
        |resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_U0           |resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_s         |     3082|     3082| 15.410 us | 15.410 us |   3082|   3082|   none   |
        |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config53_U0              |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config53_s            |      259|      259|  1.295 us |  1.295 us |    259|    259|   none   |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config60_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config60_s            |    15363|    15363| 76.815 us | 76.815 us |  15363|  15363|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config21_602_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config21_602  |    11651|    11651| 58.255 us | 58.255 us |  11651|  11651|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config25_603_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config25_603  |    11651|    11651| 58.255 us | 58.255 us |  11651|  11651|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config30_604_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config30_604  |     5379|     5379| 26.895 us | 26.895 us |   5379|   5379|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config34_605_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config34_605  |     5379|     5379| 26.895 us | 26.895 us |   5379|   5379|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config39_606_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config39_606  |     2307|     2307| 11.535 us | 11.535 us |   2307|   2307|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config43_607_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config43_607  |     2307|     2307| 11.535 us | 11.535 us |   2307|   2307|   none   |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config61_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config61_s            |     4611|     4611| 23.055 us | 23.055 us |   4611|   4611|   none   |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config62_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config62_s            |     9219|     9219| 46.095 us | 46.095 us |   9219|   9219|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config48_608_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config48_608  |      259|      259|  1.295 us |  1.295 us |    259|    259|   none   |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config52_609_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config52_609  |      259|      259|  1.295 us |  1.295 us |    259|    259|   none   |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config63_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config63_s            |     3203|     3203| 16.015 us | 16.015 us |   3203|   3203|   none   |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config64_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config64_s            |     6403|     6403| 32.015 us | 32.015 us |   6403|   6403|   none   |
        |relu_me_ap_fixed_ap_fixed_16_6_5_3_0_relu_config55_U0          |relu_me_ap_fixed_ap_fixed_16_6_5_3_0_relu_config55_s        |        1|        1|  5.000 ns |  5.000 ns |      1|      1| function |
        |Block_ap_fixed_base_exit3123_proc_U0                           |Block_ap_fixed_base_exit3123_proc                           |        0|        0|    0 ns   |    0 ns   |      0|      0|   none   |
        +---------------------------------------------------------------+------------------------------------------------------------+---------+---------+-----------+-----------+-------+-------+----------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+-------+---------+---------+-----+
|         Name        | BRAM_18K| DSP48E|    FF   |   LUT   | URAM|
+---------------------+---------+-------+---------+---------+-----+
|DSP                  |        -|      -|        -|        -|    -|
|Expression           |        -|      -|        0|       83|    -|
|FIFO                 |      444|      -|    15978|    25696|    -|
|Instance             |      238|   3613|   383759|   758446|    0|
|Memory               |        -|      -|        -|        -|    -|
|Multiplexer          |        -|      -|        -|      198|    -|
|Register             |        -|      -|       33|        -|    -|
+---------------------+---------+-------+---------+---------+-----+
|Total                |      682|   3613|   399770|   784423|    0|
+---------------------+---------+-------+---------+---------+-----+
|Available SLR        |     1440|   2280|   788160|   394080|  320|
+---------------------+---------+-------+---------+---------+-----+
|Utilization SLR (%)  |       47|    158|       50|      199|    0|
+---------------------+---------+-------+---------+---------+-----+
|Available            |     4320|   6840|  2364480|  1182240|  960|
+---------------------+---------+-------+---------+---------+-----+
|Utilization (%)      |       15|     52|       16|       66|    0|
+---------------------+---------+-------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +---------------------------------------------------------------+------------------------------------------------------------+---------+-------+--------+--------+-----+
    |                            Instance                           |                           Module                           | BRAM_18K| DSP48E|   FF   |   LUT  | URAM|
    +---------------------------------------------------------------+------------------------------------------------------------+---------+-------+--------+--------+-----+
    |Block_ap_fixed_base_exit3123_proc_U0                           |Block_ap_fixed_base_exit3123_proc                           |        0|      0|       2|      11|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_s              |        0|    384|   17388|  161278|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_s              |        0|    192|   17801|   45005|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_s              |        0|    384|   32231|   88095|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_s              |        0|    256|   32229|   36569|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_s              |        0|    512|   64071|   70436|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_s              |        0|    256|   64147|   30611|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_s              |        0|    512|  119587|   56080|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config4_U0                 |conv_2d_cl_switch_ap_fixed_ap_fixed_config4_s               |      143|    320|    7662|  163500|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config9_U0                 |conv_2d_cl_switch_ap_fixed_ap_fixed_config9_s               |       86|    192|    8588|   59623|    0|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_U0              |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_s            |        0|    256|    4401|    8861|    0|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_U0              |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_s            |        0|    256|    4395|    8858|    0|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config53_U0              |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config53_s            |        1|      1|      51|     141|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config12_600_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config12_600  |        0|     32|     532|    1605|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config16_601_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config16_601  |        0|     32|     532|    1605|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config21_602_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config21_602  |        0|      1|      40|     152|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config25_603_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config25_603  |        0|      1|      40|     152|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config30_604_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config30_604  |        0|      1|      39|     151|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config34_605_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config34_605  |        0|      1|      39|     151|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config39_606_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config39_606  |        0|      1|      38|     150|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config43_607_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config43_607  |        0|      1|      37|     141|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config48_608_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config48_608  |        0|      1|      34|     138|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config52_609_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config52_609  |        0|      1|      35|     147|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config7_599_U0   |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config7_599   |        0|     16|     278|     855|    0|
    |normalize_switch_ap_fixed_ap_fixed_config3_U0                  |normalize_switch_ap_fixed_ap_fixed_config3_s                |        0|      4|      93|     215|    0|
    |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config17_U0        |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config17_s      |        0|      0|    3631|    5206|    0|
    |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config26_U0        |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config26_s      |        4|      0|     261|    1162|    0|
    |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config35_U0        |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config35_s      |        4|      0|     170|     789|    0|
    |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config8_U0         |pooling_switch_ap_fixed_ap_fixed_16_6_5_3_0_config8_s       |        0|      0|    1833|    2772|    0|
    |relu_me_ap_fixed_ap_fixed_16_6_5_3_0_relu_config55_U0          |relu_me_ap_fixed_ap_fixed_16_6_5_3_0_relu_config55_s        |        0|      0|       3|      63|    0|
    |resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_U0           |resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_s         |        0|      0|      96|     255|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config56_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config56_s            |        0|      0|      53|     397|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config57_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config57_s            |        0|      0|      32|     693|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config58_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config58_s            |        0|      0|      31|    1212|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config59_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config59_s            |        0|      0|      26|    1204|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config60_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config60_s            |        0|      0|     353|    1579|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config61_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config61_s            |        0|      0|     349|    1579|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config62_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config62_s            |        0|      0|     669|    2343|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config63_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config63_s            |        0|      0|     661|    2331|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config64_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config64_s            |        0|      0|    1301|    2331|    0|
    +---------------------------------------------------------------+------------------------------------------------------------+---------+-------+--------+--------+-----+
    |Total                                                          |                                                            |      238|   3613|  383759|  758446|    0|
    +---------------------------------------------------------------+------------------------------------------------------------+---------+-------+--------+--------+-----+

    * DSP48E: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    +----------------------+---------+-----+----+-----+------+-----+---------+
    |         Name         | BRAM_18K|  FF | LUT| URAM| Depth| Bits| Size:D*B|
    +----------------------+---------+-----+----+-----+------+-----+---------+
    |layer12_out_0_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_10_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_11_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_12_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_13_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_14_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_15_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_16_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_17_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_18_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_19_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_1_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_20_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_21_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_22_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_23_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_24_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_25_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_26_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_27_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_28_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_29_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_2_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_30_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_31_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_3_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_4_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_5_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_6_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_7_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_8_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer12_out_9_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_0_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_10_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_11_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_12_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_13_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_14_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_15_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_16_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_17_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_18_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_19_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_1_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_20_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_21_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_22_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_23_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_24_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_25_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_26_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_27_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_28_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_29_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_2_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_30_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_31_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_3_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_4_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_5_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_6_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_7_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_8_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer13_out_9_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_0_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_10_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_11_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_12_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_13_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_14_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_15_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_16_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_17_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_18_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_19_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_1_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_20_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_21_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_22_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_23_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_24_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_25_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_26_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_27_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_28_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_29_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_2_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_30_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_31_V_V_U  |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_3_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_4_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_5_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_6_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_7_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_8_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer16_out_9_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer17_out_0_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_10_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_11_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_12_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_13_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_14_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_15_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_16_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_17_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_18_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_19_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_1_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_20_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_21_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_22_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_23_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_24_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_25_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_26_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_27_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_28_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_29_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_2_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_30_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_31_V_V_U  |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_3_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_4_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_5_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_6_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_7_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_8_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer17_out_9_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer18_out_0_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer21_out_0_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer22_out_0_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer25_out_0_V_V_U   |        1|   39|   0|    -|   182|   16|     2912|
    |layer26_out_0_V_V_U   |        1|   34|   0|    -|    42|   16|      672|
    |layer27_out_0_V_V_U   |        1|   34|   0|    -|    42|   16|      672|
    |layer2_out_0_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer2_out_1_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer2_out_2_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer2_out_3_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer30_out_0_V_V_U   |        1|   34|   0|    -|    42|   16|      672|
    |layer31_out_0_V_V_U   |        1|   34|   0|    -|    42|   16|      672|
    |layer34_out_0_V_V_U   |        1|   34|   0|    -|    42|   16|      672|
    |layer35_out_0_V_V_U   |        0|    6|   0|    -|     9|   16|      144|
    |layer36_out_0_V_V_U   |        0|    6|   0|    -|     9|   16|      144|
    |layer39_out_0_V_V_U   |        0|    6|   0|    -|     9|   16|      144|
    |layer3_out_0_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer3_out_1_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer3_out_2_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer3_out_3_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer40_out_0_V_V_U   |        0|    6|   0|    -|     9|   16|      144|
    |layer43_out_0_V_V_U   |        0|    6|   0|    -|     9|   16|      144|
    |layer45_out_0_V_V_U   |        0|    5|   0|    -|     1|   16|       16|
    |layer48_out_0_V_V_U   |        0|    5|   0|    -|     1|   16|       16|
    |layer49_out_0_V_V_U   |        0|    5|   0|    -|     1|   16|       16|
    |layer4_out_0_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_10_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_11_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_12_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_13_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_14_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_15_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_1_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_2_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_3_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_4_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_5_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_6_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_7_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_8_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer4_out_9_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer52_out_0_V_V_U   |        0|    5|   0|    -|     1|   16|       16|
    |layer53_out_0_V_V_U   |        0|    5|   0|    -|     1|   16|       16|
    |layer56_out_0_V_V_U   |        4|   84|   0|    -|  3540|   16|    56640|
    |layer56_out_1_V_V_U   |        4|   84|   0|    -|  3540|   16|    56640|
    |layer56_out_2_V_V_U   |        4|   84|   0|    -|  3540|   16|    56640|
    |layer56_out_3_V_V_U   |        4|   84|   0|    -|  3540|   16|    56640|
    |layer57_out_0_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_10_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_11_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_12_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_13_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_14_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_15_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_1_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_2_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_3_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_4_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_5_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_6_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_7_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_8_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer57_out_9_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_0_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_10_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_11_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_12_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_13_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_14_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_15_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_16_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_17_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_18_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_19_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_1_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_20_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_21_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_22_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_23_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_24_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_25_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_26_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_27_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_28_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_29_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_2_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_30_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_31_V_V_U  |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_3_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_4_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_5_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_6_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_7_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_8_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer58_out_9_V_V_U   |        1|   49|   0|    -|   870|   16|    13920|
    |layer59_out_0_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_10_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_11_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_12_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_13_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_14_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_15_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_16_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_17_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_18_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_19_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_1_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_20_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_21_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_22_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_23_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_24_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_25_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_26_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_27_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_28_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_29_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_2_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_30_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_31_V_V_U  |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_3_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_4_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_5_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_6_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_7_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_8_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer59_out_9_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer60_out_0_V_V_U   |        1|   41|   0|    -|   240|   16|     3840|
    |layer61_out_0_V_V_U   |        1|   35|   0|    -|    72|   16|     1152|
    |layer62_out_0_V_V_U   |        1|   35|   0|    -|    72|   16|     1152|
    |layer63_out_0_V_V_U   |        0|  103|   0|    -|    25|   16|      400|
    |layer64_out_0_V_V_U   |        0|  103|   0|    -|    25|   16|      400|
    |layer7_out_0_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_10_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_11_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_12_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_13_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_14_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_15_V_V_U   |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_1_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_2_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_3_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_4_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_5_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_6_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_7_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_8_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer7_out_9_V_V_U    |        4|   78|   0|    -|  3080|   16|    49280|
    |layer8_out_0_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_10_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_11_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_12_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_13_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_14_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_15_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_1_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_2_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_3_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_4_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_5_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_6_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_7_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_8_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer8_out_9_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_0_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_10_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_11_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_12_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_13_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_14_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_15_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_16_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_17_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_18_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_19_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_1_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_20_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_21_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_22_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_23_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_24_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_25_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_26_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_27_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_28_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_29_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_2_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_30_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_31_V_V_U   |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_3_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_4_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_5_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_6_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_7_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_8_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    |layer9_out_9_V_V_U    |        1|   48|   0|    -|   756|   16|    12096|
    +----------------------+---------+-----+----+-----+------+-----+---------+
    |Total                 |      444|15978|   0|    0|302910| 5184|  4846560|
    +----------------------+---------+-----+----+-----+------+-----+---------+

    * Expression: 
    +-----------------------------------------------------------------------+----------+-------+---+----+------------+------------+
    |                             Variable Name                             | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------------------------------------------+----------+-------+---+----+------------+------------+
    |Block_ap_fixed_base_exit3123_proc_U0_ap_ready_count                    |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready_count         |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready_count         |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready_count         |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready_count         |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready_count         |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready_count         |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready_count         |     +    |      0|  0|   3|           2|           1|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_U0_ap_ready_count       |     +    |      0|  0|   3|           2|           1|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_U0_ap_ready_count       |     +    |      0|  0|   3|           2|           1|
    |resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_U0_ap_ready_count    |     +    |      0|  0|   3|           2|           1|
    |Block_ap_fixed_base_exit3123_proc_U0_ap_start                          |    and   |      0|  0|   2|           1|           1|
    |ap_idle                                                                |    and   |      0|  0|   2|           1|           1|
    |ap_sync_done                                                           |    and   |      0|  0|   2|           1|           1|
    |ap_sync_ready                                                          |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_start               |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_start               |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_start               |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_start               |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_start               |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_start               |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_start               |    and   |      0|  0|   2|           1|           1|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_U0_ap_start             |    and   |      0|  0|   2|           1|           1|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_U0_ap_start             |    and   |      0|  0|   2|           1|           1|
    |resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_U0_ap_start          |    and   |      0|  0|   2|           1|           1|
    |ap_sync_Block_ap_fixed_base_exit3123_proc_U0_ap_ready                  |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready       |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready       |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready       |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready       |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready       |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready       |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready       |    or    |      0|  0|   2|           1|           1|
    |ap_sync_dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_U0_ap_ready     |    or    |      0|  0|   2|           1|           1|
    |ap_sync_dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_U0_ap_ready     |    or    |      0|  0|   2|           1|           1|
    |ap_sync_resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_U0_ap_ready  |    or    |      0|  0|   2|           1|           1|
    +-----------------------------------------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                                                  |          |      0|  0|  83|          47|          36|
    +-----------------------------------------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------------------------------------------------------+----+-----------+-----+-----------+
    |                                    Name                                   | LUT| Input Size| Bits| Total Bits|
    +---------------------------------------------------------------------------+----+-----------+-----+-----------+
    |Block_ap_fixed_base_exit3123_proc_U0_ap_ready_count                        |   9|          2|    2|          4|
    |ap_sync_reg_Block_ap_fixed_base_exit3123_proc_U0_ap_ready                  |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready       |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready       |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready       |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready       |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready       |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready       |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready       |   9|          2|    1|          2|
    |ap_sync_reg_dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_U0_ap_ready     |   9|          2|    1|          2|
    |ap_sync_reg_dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_U0_ap_ready     |   9|          2|    1|          2|
    |ap_sync_reg_resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_U0_ap_ready  |   9|          2|    1|          2|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready_count             |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready_count             |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready_count             |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready_count             |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready_count             |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready_count             |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready_count             |   9|          2|    2|          4|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_U0_ap_ready_count           |   9|          2|    2|          4|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_U0_ap_ready_count           |   9|          2|    2|          4|
    |resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_U0_ap_ready_count        |   9|          2|    2|          4|
    +---------------------------------------------------------------------------+----+-----------+-----+-----------+
    |Total                                                                      | 198|         44|   33|         66|
    +---------------------------------------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------------------------------------------+---+----+-----+-----------+
    |                                    Name                                   | FF| LUT| Bits| Const Bits|
    +---------------------------------------------------------------------------+---+----+-----+-----------+
    |Block_ap_fixed_base_exit3123_proc_U0_ap_ready_count                        |  2|   0|    2|          0|
    |ap_sync_reg_Block_ap_fixed_base_exit3123_proc_U0_ap_ready                  |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready       |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready       |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready       |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready       |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready       |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready       |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready       |  1|   0|    1|          0|
    |ap_sync_reg_dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_U0_ap_ready     |  1|   0|    1|          0|
    |ap_sync_reg_dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_U0_ap_ready     |  1|   0|    1|          0|
    |ap_sync_reg_resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_U0_ap_ready  |  1|   0|    1|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready_count             |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready_count             |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready_count             |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready_count             |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready_count             |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready_count             |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready_count             |  2|   0|    2|          0|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config45_U0_ap_ready_count           |  2|   0|    2|          0|
    |dense_ss_ap_fixed_ap_fixed_16_6_5_3_0_config49_U0_ap_ready_count           |  2|   0|    2|          0|
    |resize_nearest_switch_ap_fixed_16_6_5_3_0_config2_U0_ap_ready_count        |  2|   0|    2|          0|
    +---------------------------------------------------------------------------+---+----+-----+-----------+
    |Total                                                                      | 33|   0|   33|          0|
    +---------------------------------------------------------------------------+---+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------------+-----+------+------------+-------------------+--------------+
|         RTL Ports        | Dir | Bits |  Protocol  |   Source Object   |    C Type    |
+--------------------------+-----+------+------------+-------------------+--------------+
|em_barrel_0_V_V_TDATA     |  in |    16|    axis    |  em_barrel_0_V_V  |    pointer   |
|em_barrel_0_V_V_TVALID    |  in |     1|    axis    |  em_barrel_0_V_V  |    pointer   |
|em_barrel_0_V_V_TREADY    | out |     1|    axis    |  em_barrel_0_V_V  |    pointer   |
|em_barrel_1_V_V_TDATA     |  in |    16|    axis    |  em_barrel_1_V_V  |    pointer   |
|em_barrel_1_V_V_TVALID    |  in |     1|    axis    |  em_barrel_1_V_V  |    pointer   |
|em_barrel_1_V_V_TREADY    | out |     1|    axis    |  em_barrel_1_V_V  |    pointer   |
|em_barrel_2_V_V_TDATA     |  in |    16|    axis    |  em_barrel_2_V_V  |    pointer   |
|em_barrel_2_V_V_TVALID    |  in |     1|    axis    |  em_barrel_2_V_V  |    pointer   |
|em_barrel_2_V_V_TREADY    | out |     1|    axis    |  em_barrel_2_V_V  |    pointer   |
|em_barrel_3_V_V_TDATA     |  in |    16|    axis    |  em_barrel_3_V_V  |    pointer   |
|em_barrel_3_V_V_TVALID    |  in |     1|    axis    |  em_barrel_3_V_V  |    pointer   |
|em_barrel_3_V_V_TREADY    | out |     1|    axis    |  em_barrel_3_V_V  |    pointer   |
|layer55_out_0_V_V_TDATA   | out |    16|    axis    | layer55_out_0_V_V |    pointer   |
|layer55_out_0_V_V_TVALID  | out |     1|    axis    | layer55_out_0_V_V |    pointer   |
|layer55_out_0_V_V_TREADY  |  in |     1|    axis    | layer55_out_0_V_V |    pointer   |
|const_size_in_1           | out |    16|   ap_vld   |  const_size_in_1  |    pointer   |
|const_size_in_1_ap_vld    | out |     1|   ap_vld   |  const_size_in_1  |    pointer   |
|const_size_out_1          | out |    16|   ap_vld   |  const_size_out_1 |    pointer   |
|const_size_out_1_ap_vld   | out |     1|   ap_vld   |  const_size_out_1 |    pointer   |
|w13_V_address0            | out |     5|  ap_memory |       w13_V       |     array    |
|w13_V_ce0                 | out |     1|  ap_memory |       w13_V       |     array    |
|w13_V_d0                  | out |  6144|  ap_memory |       w13_V       |     array    |
|w13_V_q0                  |  in |  6144|  ap_memory |       w13_V       |     array    |
|w13_V_we0                 | out |     1|  ap_memory |       w13_V       |     array    |
|w13_V_address1            | out |     5|  ap_memory |       w13_V       |     array    |
|w13_V_ce1                 | out |     1|  ap_memory |       w13_V       |     array    |
|w13_V_d1                  | out |  6144|  ap_memory |       w13_V       |     array    |
|w13_V_q1                  |  in |  6144|  ap_memory |       w13_V       |     array    |
|w13_V_we1                 | out |     1|  ap_memory |       w13_V       |     array    |
|w18_V_address0            | out |     7|  ap_memory |       w18_V       |     array    |
|w18_V_ce0                 | out |     1|  ap_memory |       w18_V       |     array    |
|w18_V_d0                  | out |  3072|  ap_memory |       w18_V       |     array    |
|w18_V_q0                  |  in |  3072|  ap_memory |       w18_V       |     array    |
|w18_V_we0                 | out |     1|  ap_memory |       w18_V       |     array    |
|w18_V_address1            | out |     7|  ap_memory |       w18_V       |     array    |
|w18_V_ce1                 | out |     1|  ap_memory |       w18_V       |     array    |
|w18_V_d1                  | out |  3072|  ap_memory |       w18_V       |     array    |
|w18_V_q1                  |  in |  3072|  ap_memory |       w18_V       |     array    |
|w18_V_we1                 | out |     1|  ap_memory |       w18_V       |     array    |
|w22_V_address0            | out |     7|  ap_memory |       w22_V       |     array    |
|w22_V_ce0                 | out |     1|  ap_memory |       w22_V       |     array    |
|w22_V_d0                  | out |  6144|  ap_memory |       w22_V       |     array    |
|w22_V_q0                  |  in |  6144|  ap_memory |       w22_V       |     array    |
|w22_V_we0                 | out |     1|  ap_memory |       w22_V       |     array    |
|w22_V_address1            | out |     7|  ap_memory |       w22_V       |     array    |
|w22_V_ce1                 | out |     1|  ap_memory |       w22_V       |     array    |
|w22_V_d1                  | out |  6144|  ap_memory |       w22_V       |     array    |
|w22_V_q1                  |  in |  6144|  ap_memory |       w22_V       |     array    |
|w22_V_we1                 | out |     1|  ap_memory |       w22_V       |     array    |
|w27_V_address0            | out |     9|  ap_memory |       w27_V       |     array    |
|w27_V_ce0                 | out |     1|  ap_memory |       w27_V       |     array    |
|w27_V_d0                  | out |  4096|  ap_memory |       w27_V       |     array    |
|w27_V_q0                  |  in |  4096|  ap_memory |       w27_V       |     array    |
|w27_V_we0                 | out |     1|  ap_memory |       w27_V       |     array    |
|w27_V_address1            | out |     9|  ap_memory |       w27_V       |     array    |
|w27_V_ce1                 | out |     1|  ap_memory |       w27_V       |     array    |
|w27_V_d1                  | out |  4096|  ap_memory |       w27_V       |     array    |
|w27_V_q1                  |  in |  4096|  ap_memory |       w27_V       |     array    |
|w27_V_we1                 | out |     1|  ap_memory |       w27_V       |     array    |
|w31_V_address0            | out |     9|  ap_memory |       w31_V       |     array    |
|w31_V_ce0                 | out |     1|  ap_memory |       w31_V       |     array    |
|w31_V_d0                  | out |  8192|  ap_memory |       w31_V       |     array    |
|w31_V_q0                  |  in |  8192|  ap_memory |       w31_V       |     array    |
|w31_V_we0                 | out |     1|  ap_memory |       w31_V       |     array    |
|w31_V_address1            | out |     9|  ap_memory |       w31_V       |     array    |
|w31_V_ce1                 | out |     1|  ap_memory |       w31_V       |     array    |
|w31_V_d1                  | out |  8192|  ap_memory |       w31_V       |     array    |
|w31_V_q1                  |  in |  8192|  ap_memory |       w31_V       |     array    |
|w31_V_we1                 | out |     1|  ap_memory |       w31_V       |     array    |
|w36_V_address0            | out |    11|  ap_memory |       w36_V       |     array    |
|w36_V_ce0                 | out |     1|  ap_memory |       w36_V       |     array    |
|w36_V_d0                  | out |  4096|  ap_memory |       w36_V       |     array    |
|w36_V_q0                  |  in |  4096|  ap_memory |       w36_V       |     array    |
|w36_V_we0                 | out |     1|  ap_memory |       w36_V       |     array    |
|w36_V_address1            | out |    11|  ap_memory |       w36_V       |     array    |
|w36_V_ce1                 | out |     1|  ap_memory |       w36_V       |     array    |
|w36_V_d1                  | out |  4096|  ap_memory |       w36_V       |     array    |
|w36_V_q1                  |  in |  4096|  ap_memory |       w36_V       |     array    |
|w36_V_we1                 | out |     1|  ap_memory |       w36_V       |     array    |
|w40_V_address0            | out |    11|  ap_memory |       w40_V       |     array    |
|w40_V_ce0                 | out |     1|  ap_memory |       w40_V       |     array    |
|w40_V_d0                  | out |  8192|  ap_memory |       w40_V       |     array    |
|w40_V_q0                  |  in |  8192|  ap_memory |       w40_V       |     array    |
|w40_V_we0                 | out |     1|  ap_memory |       w40_V       |     array    |
|w40_V_address1            | out |    11|  ap_memory |       w40_V       |     array    |
|w40_V_ce1                 | out |     1|  ap_memory |       w40_V       |     array    |
|w40_V_d1                  | out |  8192|  ap_memory |       w40_V       |     array    |
|w40_V_q1                  |  in |  8192|  ap_memory |       w40_V       |     array    |
|w40_V_we1                 | out |     1|  ap_memory |       w40_V       |     array    |
|w45_V_address0            | out |    12|  ap_memory |       w45_V       |     array    |
|w45_V_ce0                 | out |     1|  ap_memory |       w45_V       |     array    |
|w45_V_d0                  | out |  4096|  ap_memory |       w45_V       |     array    |
|w45_V_q0                  |  in |  4096|  ap_memory |       w45_V       |     array    |
|w45_V_we0                 | out |     1|  ap_memory |       w45_V       |     array    |
|w45_V_address1            | out |    12|  ap_memory |       w45_V       |     array    |
|w45_V_ce1                 | out |     1|  ap_memory |       w45_V       |     array    |
|w45_V_d1                  | out |  4096|  ap_memory |       w45_V       |     array    |
|w45_V_q1                  |  in |  4096|  ap_memory |       w45_V       |     array    |
|w45_V_we1                 | out |     1|  ap_memory |       w45_V       |     array    |
|w49_V_address0            | out |     8|  ap_memory |       w49_V       |     array    |
|w49_V_ce0                 | out |     1|  ap_memory |       w49_V       |     array    |
|w49_V_d0                  | out |  4096|  ap_memory |       w49_V       |     array    |
|w49_V_q0                  |  in |  4096|  ap_memory |       w49_V       |     array    |
|w49_V_we0                 | out |     1|  ap_memory |       w49_V       |     array    |
|w49_V_address1            | out |     8|  ap_memory |       w49_V       |     array    |
|w49_V_ce1                 | out |     1|  ap_memory |       w49_V       |     array    |
|w49_V_d1                  | out |  4096|  ap_memory |       w49_V       |     array    |
|w49_V_q1                  |  in |  4096|  ap_memory |       w49_V       |     array    |
|w49_V_we1                 | out |     1|  ap_memory |       w49_V       |     array    |
|ap_clk                    |  in |     1| ap_ctrl_hs |     myproject     | return value |
|ap_rst_n                  |  in |     1| ap_ctrl_hs |     myproject     | return value |
|ap_start                  |  in |     1| ap_ctrl_hs |     myproject     | return value |
|ap_done                   | out |     1| ap_ctrl_hs |     myproject     | return value |
|ap_ready                  | out |     1| ap_ctrl_hs |     myproject     | return value |
|ap_idle                   | out |     1| ap_ctrl_hs |     myproject     | return value |
+--------------------------+-----+------+------------+-------------------+--------------+

