TimeQuest Timing Analyzer report for ModExp
Sun May 05 15:38:24 2013
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ModExp                                                          ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C50F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 68.52 MHz ; 68.52 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -13.594 ; -219480.318   ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -28406.656            ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                ;
+---------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -13.594 ; x0[0]     ; v[101][31] ; clk          ; clk         ; 1.000        ; -0.030     ; 14.600     ;
; -13.566 ; x0[0]     ; v[8][31]   ; clk          ; clk         ; 1.000        ; -0.018     ; 14.584     ;
; -13.565 ; x0[0]     ; v[65][31]  ; clk          ; clk         ; 1.000        ; -0.007     ; 14.594     ;
; -13.528 ; x0[0]     ; v[12][27]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.555     ;
; -13.519 ; x0[1]     ; v[101][31] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.529     ;
; -13.516 ; x0[19]    ; v[101][31] ; clk          ; clk         ; 1.000        ; -0.029     ; 14.523     ;
; -13.515 ; x0[0]     ; v[64][25]  ; clk          ; clk         ; 1.000        ; 0.019      ; 14.570     ;
; -13.513 ; x0[0]     ; v[117][25] ; clk          ; clk         ; 1.000        ; -0.029     ; 14.520     ;
; -13.511 ; x0[0]     ; v[125][25] ; clk          ; clk         ; 1.000        ; -0.029     ; 14.518     ;
; -13.501 ; x0[0]     ; v[13][31]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.528     ;
; -13.501 ; x0[0]     ; v[97][31]  ; clk          ; clk         ; 1.000        ; -0.019     ; 14.518     ;
; -13.491 ; x0[1]     ; v[8][31]   ; clk          ; clk         ; 1.000        ; -0.014     ; 14.513     ;
; -13.490 ; x0[1]     ; v[65][31]  ; clk          ; clk         ; 1.000        ; -0.003     ; 14.523     ;
; -13.488 ; x0[19]    ; v[8][31]   ; clk          ; clk         ; 1.000        ; -0.017     ; 14.507     ;
; -13.487 ; x0[19]    ; v[65][31]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.517     ;
; -13.484 ; x0[0]     ; v[129][31] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.514     ;
; -13.475 ; x0[0]     ; v[63][26]  ; clk          ; clk         ; 1.000        ; -0.045     ; 14.466     ;
; -13.471 ; x0[0]     ; v[113][28] ; clk          ; clk         ; 1.000        ; -0.030     ; 14.477     ;
; -13.466 ; x0[0]     ; v[6][31]   ; clk          ; clk         ; 1.000        ; -0.012     ; 14.490     ;
; -13.462 ; x0[0]     ; v[85][25]  ; clk          ; clk         ; 1.000        ; 0.003      ; 14.501     ;
; -13.457 ; x0[0]     ; v[99][31]  ; clk          ; clk         ; 1.000        ; -0.018     ; 14.475     ;
; -13.453 ; x0[1]     ; v[12][27]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.484     ;
; -13.450 ; x0[19]    ; v[12][27]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.478     ;
; -13.446 ; x0[0]     ; v[73][31]  ; clk          ; clk         ; 1.000        ; -0.007     ; 14.475     ;
; -13.440 ; x0[0]     ; v[13][27]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.467     ;
; -13.440 ; x0[1]     ; v[64][25]  ; clk          ; clk         ; 1.000        ; 0.023      ; 14.499     ;
; -13.438 ; x0[1]     ; v[117][25] ; clk          ; clk         ; 1.000        ; -0.025     ; 14.449     ;
; -13.437 ; x0[19]    ; v[64][25]  ; clk          ; clk         ; 1.000        ; 0.020      ; 14.493     ;
; -13.436 ; x0[1]     ; v[125][25] ; clk          ; clk         ; 1.000        ; -0.025     ; 14.447     ;
; -13.435 ; x0[19]    ; v[117][25] ; clk          ; clk         ; 1.000        ; -0.028     ; 14.443     ;
; -13.433 ; x0[0]     ; v[17][25]  ; clk          ; clk         ; 1.000        ; -0.047     ; 14.422     ;
; -13.433 ; x0[19]    ; v[125][25] ; clk          ; clk         ; 1.000        ; -0.028     ; 14.441     ;
; -13.426 ; x0[0]     ; v[9][31]   ; clk          ; clk         ; 1.000        ; -0.018     ; 14.444     ;
; -13.426 ; x0[1]     ; v[13][31]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.457     ;
; -13.426 ; x0[1]     ; v[97][31]  ; clk          ; clk         ; 1.000        ; -0.015     ; 14.447     ;
; -13.423 ; x0[0]     ; v[28][31]  ; clk          ; clk         ; 1.000        ; -0.039     ; 14.420     ;
; -13.423 ; x0[19]    ; v[13][31]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.451     ;
; -13.423 ; x0[19]    ; v[97][31]  ; clk          ; clk         ; 1.000        ; -0.018     ; 14.441     ;
; -13.419 ; x0[0]     ; v[43][31]  ; clk          ; clk         ; 1.000        ; -0.041     ; 14.414     ;
; -13.418 ; x0[0]     ; v[109][25] ; clk          ; clk         ; 1.000        ; -0.030     ; 14.424     ;
; -13.414 ; x0[0]     ; v[103][31] ; clk          ; clk         ; 1.000        ; -0.027     ; 14.423     ;
; -13.413 ; x0[0]     ; v[8][28]   ; clk          ; clk         ; 1.000        ; -0.029     ; 14.420     ;
; -13.412 ; x0[0]     ; v[111][31] ; clk          ; clk         ; 1.000        ; -0.027     ; 14.421     ;
; -13.411 ; x0[0]     ; v[9][28]   ; clk          ; clk         ; 1.000        ; -0.029     ; 14.418     ;
; -13.409 ; x0[1]     ; v[129][31] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.443     ;
; -13.406 ; x0[0]     ; v[41][31]  ; clk          ; clk         ; 1.000        ; -0.030     ; 14.412     ;
; -13.406 ; x0[19]    ; v[129][31] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.437     ;
; -13.405 ; x0[0]     ; v[33][31]  ; clk          ; clk         ; 1.000        ; -0.030     ; 14.411     ;
; -13.403 ; x0[0]     ; v[81][27]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.429     ;
; -13.403 ; x0[0]     ; v[83][27]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.429     ;
; -13.402 ; x0[0]     ; v[54][31]  ; clk          ; clk         ; 1.000        ; -0.029     ; 14.409     ;
; -13.400 ; x0[1]     ; v[63][26]  ; clk          ; clk         ; 1.000        ; -0.041     ; 14.395     ;
; -13.398 ; x0[0]     ; v[62][31]  ; clk          ; clk         ; 1.000        ; -0.029     ; 14.405     ;
; -13.397 ; x0[0]     ; v[125][27] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.427     ;
; -13.397 ; x0[19]    ; v[63][26]  ; clk          ; clk         ; 1.000        ; -0.044     ; 14.389     ;
; -13.396 ; x0[1]     ; v[113][28] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.406     ;
; -13.393 ; x0[19]    ; v[113][28] ; clk          ; clk         ; 1.000        ; -0.029     ; 14.400     ;
; -13.391 ; x0[1]     ; v[6][31]   ; clk          ; clk         ; 1.000        ; -0.008     ; 14.419     ;
; -13.389 ; x0[0]     ; v[11][26]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.417     ;
; -13.389 ; x0[0]     ; v[96][25]  ; clk          ; clk         ; 1.000        ; 0.005      ; 14.430     ;
; -13.388 ; x0[0]     ; v[106][25] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.429     ;
; -13.388 ; x0[19]    ; v[6][31]   ; clk          ; clk         ; 1.000        ; -0.011     ; 14.413     ;
; -13.387 ; x0[0]     ; v[8][26]   ; clk          ; clk         ; 1.000        ; -0.008     ; 14.415     ;
; -13.387 ; x0[1]     ; v[85][25]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.430     ;
; -13.384 ; x0[19]    ; v[85][25]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.424     ;
; -13.382 ; x0[1]     ; v[99][31]  ; clk          ; clk         ; 1.000        ; -0.014     ; 14.404     ;
; -13.379 ; x0[19]    ; v[99][31]  ; clk          ; clk         ; 1.000        ; -0.017     ; 14.398     ;
; -13.378 ; x0[0]     ; v[115][31] ; clk          ; clk         ; 1.000        ; -0.020     ; 14.394     ;
; -13.377 ; x0[0]     ; v[123][31] ; clk          ; clk         ; 1.000        ; -0.020     ; 14.393     ;
; -13.377 ; x0[0]     ; v[85][27]  ; clk          ; clk         ; 1.000        ; -0.053     ; 14.360     ;
; -13.376 ; x0[0]     ; v[52][27]  ; clk          ; clk         ; 1.000        ; -0.035     ; 14.377     ;
; -13.375 ; x0[0]     ; v[7][26]   ; clk          ; clk         ; 1.000        ; 0.019      ; 14.430     ;
; -13.373 ; x0[0]     ; v[104][25] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.416     ;
; -13.372 ; x0[0]     ; v[121][28] ; clk          ; clk         ; 1.000        ; -0.059     ; 14.349     ;
; -13.372 ; x0[0]     ; v[12][26]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.398     ;
; -13.371 ; x0[1]     ; v[73][31]  ; clk          ; clk         ; 1.000        ; -0.003     ; 14.404     ;
; -13.370 ; x0[0]     ; v[26][31]  ; clk          ; clk         ; 1.000        ; -0.058     ; 14.348     ;
; -13.370 ; x0[0]     ; v[113][23] ; clk          ; clk         ; 1.000        ; -0.030     ; 14.376     ;
; -13.369 ; x0[0]     ; v[14][26]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.395     ;
; -13.368 ; x0[19]    ; v[73][31]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.398     ;
; -13.367 ; x0[0]     ; v[30][31]  ; clk          ; clk         ; 1.000        ; -0.058     ; 14.345     ;
; -13.365 ; x0[1]     ; v[13][27]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.396     ;
; -13.364 ; x0[0]     ; v[31][31]  ; clk          ; clk         ; 1.000        ; -0.062     ; 14.338     ;
; -13.364 ; x0[0]     ; v[27][31]  ; clk          ; clk         ; 1.000        ; -0.062     ; 14.338     ;
; -13.362 ; x0[19]    ; v[13][27]  ; clk          ; clk         ; 1.000        ; -0.008     ; 14.390     ;
; -13.359 ; x0[0]     ; v[9][26]   ; clk          ; clk         ; 1.000        ; -0.006     ; 14.389     ;
; -13.359 ; x0[0]     ; v[13][26]  ; clk          ; clk         ; 1.000        ; -0.007     ; 14.388     ;
; -13.359 ; x0[0]     ; v[10][26]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.389     ;
; -13.358 ; x0[0]     ; v[60][31]  ; clk          ; clk         ; 1.000        ; -0.035     ; 14.359     ;
; -13.358 ; x0[1]     ; v[17][25]  ; clk          ; clk         ; 1.000        ; -0.043     ; 14.351     ;
; -13.355 ; x0[19]    ; v[17][25]  ; clk          ; clk         ; 1.000        ; -0.046     ; 14.345     ;
; -13.354 ; x0[0]     ; v[113][31] ; clk          ; clk         ; 1.000        ; -0.049     ; 14.341     ;
; -13.352 ; x0[0]     ; v[121][31] ; clk          ; clk         ; 1.000        ; -0.049     ; 14.339     ;
; -13.351 ; x0[0]     ; v[51][27]  ; clk          ; clk         ; 1.000        ; -0.028     ; 14.359     ;
; -13.351 ; x0[1]     ; v[9][31]   ; clk          ; clk         ; 1.000        ; -0.014     ; 14.373     ;
; -13.350 ; x0[0]     ; v[1][31]   ; clk          ; clk         ; 1.000        ; -0.007     ; 14.379     ;
; -13.350 ; x0[0]     ; v[59][27]  ; clk          ; clk         ; 1.000        ; -0.028     ; 14.358     ;
; -13.348 ; x0[0]     ; v[3][31]   ; clk          ; clk         ; 1.000        ; -0.007     ; 14.377     ;
; -13.348 ; x0[19]    ; v[9][31]   ; clk          ; clk         ; 1.000        ; -0.017     ; 14.367     ;
; -13.348 ; x0[1]     ; v[28][31]  ; clk          ; clk         ; 1.000        ; -0.035     ; 14.349     ;
+---------+-----------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                        ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; i[25]          ; i[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[23]          ; i[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[26]          ; i[26]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[24]          ; i[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[27]          ; i[27]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.S3       ; state.S3       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.S0       ; state.S0       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; j[3]           ; j[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.S1       ; state.S1       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.S4       ; state.S4       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; k_e2[0]        ; k_e2[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; exp_state.ES00 ; exp_state.ES00 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; exp_state.ES6  ; exp_state.ES6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[28]          ; i[28]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[29]          ; i[29]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[17]          ; i[17]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[16]          ; i[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[15]          ; i[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[18]          ; i[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[9]           ; i[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[8]           ; i[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[19]          ; i[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[22]          ; i[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[21]          ; i[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[20]          ; i[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[11]          ; i[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i[10]          ; i[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; exp_state.ES3  ; exp_state.ES3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; exp_state.ES1  ; exp_state.ES1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; k[0]           ; k[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[8][0]    ; c_bar[8][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[12][0]   ; c_bar[12][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[9][0]    ; c_bar[9][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[13][0]   ; c_bar[13][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[44][0]   ; c_bar[44][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[40][0]   ; c_bar[40][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[45][0]   ; c_bar[45][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[41][0]   ; c_bar[41][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[57][0]   ; c_bar[57][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[56][0]   ; c_bar[56][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[60][0]   ; c_bar[60][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[61][0]   ; c_bar[61][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[25][0]   ; c_bar[25][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[24][0]   ; c_bar[24][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[29][0]   ; c_bar[29][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[28][0]   ; c_bar[28][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[6][0]    ; c_bar[6][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[2][0]    ; c_bar[2][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[7][0]    ; c_bar[7][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[3][0]    ; c_bar[3][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[35][0]   ; c_bar[35][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[38][0]   ; c_bar[38][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[34][0]   ; c_bar[34][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[39][0]   ; c_bar[39][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[55][0]   ; c_bar[55][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[50][0]   ; c_bar[50][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[51][0]   ; c_bar[51][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[54][0]   ; c_bar[54][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[18][0]   ; c_bar[18][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[19][0]   ; c_bar[19][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[23][0]   ; c_bar[23][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[22][0]   ; c_bar[22][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[33][0]   ; c_bar[33][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[32][0]   ; c_bar[32][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[36][0]   ; c_bar[36][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[37][0]   ; c_bar[37][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[1][0]    ; c_bar[1][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[4][0]    ; c_bar[4][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[0][0]    ; c_bar[0][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[5][0]    ; c_bar[5][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[20][0]   ; c_bar[20][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[16][0]   ; c_bar[16][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[17][0]   ; c_bar[17][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[21][0]   ; c_bar[21][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[52][0]   ; c_bar[52][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[48][0]   ; c_bar[48][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[49][0]   ; c_bar[49][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[53][0]   ; c_bar[53][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[15][0]   ; c_bar[15][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[47][0]   ; c_bar[47][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[63][0]   ; c_bar[63][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[31][0]   ; c_bar[31][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[30][0]   ; c_bar[30][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[14][0]   ; c_bar[14][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[46][0]   ; c_bar[46][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[62][0]   ; c_bar[62][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[42][0]   ; c_bar[42][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[26][0]   ; c_bar[26][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[10][0]   ; c_bar[10][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[58][0]   ; c_bar[58][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[11][0]   ; c_bar[11][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[43][0]   ; c_bar[43][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[27][0]   ; c_bar[27][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; c_bar[59][0]   ; c_bar[59][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; m_bar[38][0]   ; m_bar[38][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; m_bar[34][0]   ; m_bar[34][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; m_bar[39][0]   ; m_bar[39][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; m_bar[35][0]   ; m_bar[35][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; m_bar[6][0]    ; m_bar[6][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; m_bar[2][0]    ; m_bar[2][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; 11.102 ; 11.102 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; res_out[*]   ; clk        ; 10.928 ; 10.928 ; Rise       ; clk             ;
;  res_out[0]  ; clk        ; 9.417  ; 9.417  ; Rise       ; clk             ;
;  res_out[1]  ; clk        ; 9.122  ; 9.122  ; Rise       ; clk             ;
;  res_out[2]  ; clk        ; 9.697  ; 9.697  ; Rise       ; clk             ;
;  res_out[3]  ; clk        ; 8.397  ; 8.397  ; Rise       ; clk             ;
;  res_out[4]  ; clk        ; 10.764 ; 10.764 ; Rise       ; clk             ;
;  res_out[5]  ; clk        ; 9.756  ; 9.756  ; Rise       ; clk             ;
;  res_out[6]  ; clk        ; 9.184  ; 9.184  ; Rise       ; clk             ;
;  res_out[7]  ; clk        ; 9.296  ; 9.296  ; Rise       ; clk             ;
;  res_out[8]  ; clk        ; 8.217  ; 8.217  ; Rise       ; clk             ;
;  res_out[9]  ; clk        ; 7.047  ; 7.047  ; Rise       ; clk             ;
;  res_out[10] ; clk        ; 7.317  ; 7.317  ; Rise       ; clk             ;
;  res_out[11] ; clk        ; 9.095  ; 9.095  ; Rise       ; clk             ;
;  res_out[12] ; clk        ; 8.272  ; 8.272  ; Rise       ; clk             ;
;  res_out[13] ; clk        ; 7.950  ; 7.950  ; Rise       ; clk             ;
;  res_out[14] ; clk        ; 9.941  ; 9.941  ; Rise       ; clk             ;
;  res_out[15] ; clk        ; 8.344  ; 8.344  ; Rise       ; clk             ;
;  res_out[16] ; clk        ; 8.391  ; 8.391  ; Rise       ; clk             ;
;  res_out[17] ; clk        ; 9.453  ; 9.453  ; Rise       ; clk             ;
;  res_out[18] ; clk        ; 8.685  ; 8.685  ; Rise       ; clk             ;
;  res_out[19] ; clk        ; 9.885  ; 9.885  ; Rise       ; clk             ;
;  res_out[20] ; clk        ; 8.586  ; 8.586  ; Rise       ; clk             ;
;  res_out[21] ; clk        ; 8.642  ; 8.642  ; Rise       ; clk             ;
;  res_out[22] ; clk        ; 7.026  ; 7.026  ; Rise       ; clk             ;
;  res_out[23] ; clk        ; 8.733  ; 8.733  ; Rise       ; clk             ;
;  res_out[24] ; clk        ; 9.642  ; 9.642  ; Rise       ; clk             ;
;  res_out[25] ; clk        ; 7.308  ; 7.308  ; Rise       ; clk             ;
;  res_out[26] ; clk        ; 7.337  ; 7.337  ; Rise       ; clk             ;
;  res_out[27] ; clk        ; 9.979  ; 9.979  ; Rise       ; clk             ;
;  res_out[28] ; clk        ; 10.928 ; 10.928 ; Rise       ; clk             ;
;  res_out[29] ; clk        ; 7.722  ; 7.722  ; Rise       ; clk             ;
;  res_out[30] ; clk        ; 9.152  ; 9.152  ; Rise       ; clk             ;
;  res_out[31] ; clk        ; 8.287  ; 8.287  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; res_out[*]   ; clk        ; 7.026  ; 7.026  ; Rise       ; clk             ;
;  res_out[0]  ; clk        ; 9.417  ; 9.417  ; Rise       ; clk             ;
;  res_out[1]  ; clk        ; 9.122  ; 9.122  ; Rise       ; clk             ;
;  res_out[2]  ; clk        ; 9.697  ; 9.697  ; Rise       ; clk             ;
;  res_out[3]  ; clk        ; 8.397  ; 8.397  ; Rise       ; clk             ;
;  res_out[4]  ; clk        ; 10.764 ; 10.764 ; Rise       ; clk             ;
;  res_out[5]  ; clk        ; 9.756  ; 9.756  ; Rise       ; clk             ;
;  res_out[6]  ; clk        ; 9.184  ; 9.184  ; Rise       ; clk             ;
;  res_out[7]  ; clk        ; 9.296  ; 9.296  ; Rise       ; clk             ;
;  res_out[8]  ; clk        ; 8.217  ; 8.217  ; Rise       ; clk             ;
;  res_out[9]  ; clk        ; 7.047  ; 7.047  ; Rise       ; clk             ;
;  res_out[10] ; clk        ; 7.317  ; 7.317  ; Rise       ; clk             ;
;  res_out[11] ; clk        ; 9.095  ; 9.095  ; Rise       ; clk             ;
;  res_out[12] ; clk        ; 8.272  ; 8.272  ; Rise       ; clk             ;
;  res_out[13] ; clk        ; 7.950  ; 7.950  ; Rise       ; clk             ;
;  res_out[14] ; clk        ; 9.941  ; 9.941  ; Rise       ; clk             ;
;  res_out[15] ; clk        ; 8.344  ; 8.344  ; Rise       ; clk             ;
;  res_out[16] ; clk        ; 8.391  ; 8.391  ; Rise       ; clk             ;
;  res_out[17] ; clk        ; 9.453  ; 9.453  ; Rise       ; clk             ;
;  res_out[18] ; clk        ; 8.685  ; 8.685  ; Rise       ; clk             ;
;  res_out[19] ; clk        ; 9.885  ; 9.885  ; Rise       ; clk             ;
;  res_out[20] ; clk        ; 8.586  ; 8.586  ; Rise       ; clk             ;
;  res_out[21] ; clk        ; 8.642  ; 8.642  ; Rise       ; clk             ;
;  res_out[22] ; clk        ; 7.026  ; 7.026  ; Rise       ; clk             ;
;  res_out[23] ; clk        ; 8.733  ; 8.733  ; Rise       ; clk             ;
;  res_out[24] ; clk        ; 9.642  ; 9.642  ; Rise       ; clk             ;
;  res_out[25] ; clk        ; 7.308  ; 7.308  ; Rise       ; clk             ;
;  res_out[26] ; clk        ; 7.337  ; 7.337  ; Rise       ; clk             ;
;  res_out[27] ; clk        ; 9.979  ; 9.979  ; Rise       ; clk             ;
;  res_out[28] ; clk        ; 10.928 ; 10.928 ; Rise       ; clk             ;
;  res_out[29] ; clk        ; 7.722  ; 7.722  ; Rise       ; clk             ;
;  res_out[30] ; clk        ; 9.152  ; 9.152  ; Rise       ; clk             ;
;  res_out[31] ; clk        ; 8.287  ; 8.287  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.791 ; -89411.146    ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -28418.944            ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                        ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -5.791 ; j[0]      ; v[28][22]           ; clk          ; clk         ; 1.000        ; -0.023     ; 6.800      ;
; -5.791 ; j[0]      ; v[28][23]           ; clk          ; clk         ; 1.000        ; -0.023     ; 6.800      ;
; -5.781 ; j[0]      ; v[112][0]           ; clk          ; clk         ; 1.000        ; -0.034     ; 6.779      ;
; -5.781 ; j[0]      ; v[112][18]          ; clk          ; clk         ; 1.000        ; -0.034     ; 6.779      ;
; -5.781 ; j[0]      ; v[112][30]          ; clk          ; clk         ; 1.000        ; -0.034     ; 6.779      ;
; -5.781 ; j[0]      ; v[112][2]           ; clk          ; clk         ; 1.000        ; -0.034     ; 6.779      ;
; -5.781 ; j[0]      ; v[112][4]           ; clk          ; clk         ; 1.000        ; -0.034     ; 6.779      ;
; -5.781 ; j[0]      ; v[112][6]           ; clk          ; clk         ; 1.000        ; -0.034     ; 6.779      ;
; -5.781 ; j[0]      ; v[112][10]          ; clk          ; clk         ; 1.000        ; -0.034     ; 6.779      ;
; -5.730 ; j[0]      ; v[112][12]          ; clk          ; clk         ; 1.000        ; 0.028      ; 6.790      ;
; -5.696 ; j[0]      ; v[112][28]          ; clk          ; clk         ; 1.000        ; -0.036     ; 6.692      ;
; -5.696 ; j[0]      ; v[112][24]          ; clk          ; clk         ; 1.000        ; -0.036     ; 6.692      ;
; -5.696 ; j[0]      ; v[112][20]          ; clk          ; clk         ; 1.000        ; -0.036     ; 6.692      ;
; -5.696 ; j[0]      ; v[112][16]          ; clk          ; clk         ; 1.000        ; -0.036     ; 6.692      ;
; -5.693 ; j[0]      ; v[28][30]           ; clk          ; clk         ; 1.000        ; -0.037     ; 6.688      ;
; -5.693 ; j[0]      ; v[28][28]           ; clk          ; clk         ; 1.000        ; -0.037     ; 6.688      ;
; -5.693 ; j[0]      ; v[28][26]           ; clk          ; clk         ; 1.000        ; -0.037     ; 6.688      ;
; -5.693 ; j[0]      ; v[28][25]           ; clk          ; clk         ; 1.000        ; -0.037     ; 6.688      ;
; -5.693 ; j[0]      ; v[28][20]           ; clk          ; clk         ; 1.000        ; -0.037     ; 6.688      ;
; -5.679 ; j[0]      ; v[28][13]           ; clk          ; clk         ; 1.000        ; -0.011     ; 6.700      ;
; -5.679 ; j[0]      ; v[28][24]           ; clk          ; clk         ; 1.000        ; -0.011     ; 6.700      ;
; -5.679 ; j[0]      ; v[28][4]            ; clk          ; clk         ; 1.000        ; -0.011     ; 6.700      ;
; -5.679 ; j[0]      ; v[28][6]            ; clk          ; clk         ; 1.000        ; -0.011     ; 6.700      ;
; -5.654 ; j[0]      ; v[28][1]            ; clk          ; clk         ; 1.000        ; -0.014     ; 6.672      ;
; -5.654 ; j[0]      ; v[28][31]           ; clk          ; clk         ; 1.000        ; -0.014     ; 6.672      ;
; -5.654 ; j[0]      ; v[28][27]           ; clk          ; clk         ; 1.000        ; -0.014     ; 6.672      ;
; -5.654 ; j[0]      ; v[28][5]            ; clk          ; clk         ; 1.000        ; -0.014     ; 6.672      ;
; -5.610 ; j[0]      ; v[52][13]           ; clk          ; clk         ; 1.000        ; 0.006      ; 6.648      ;
; -5.610 ; j[0]      ; v[52][5]            ; clk          ; clk         ; 1.000        ; 0.006      ; 6.648      ;
; -5.610 ; j[0]      ; v[52][11]           ; clk          ; clk         ; 1.000        ; 0.006      ; 6.648      ;
; -5.595 ; j[0]      ; v[95][30]           ; clk          ; clk         ; 1.000        ; -0.022     ; 6.605      ;
; -5.595 ; j[0]      ; v[95][2]            ; clk          ; clk         ; 1.000        ; -0.022     ; 6.605      ;
; -5.590 ; j[0]      ; v[117][13]          ; clk          ; clk         ; 1.000        ; 0.009      ; 6.631      ;
; -5.590 ; j[0]      ; v[117][11]          ; clk          ; clk         ; 1.000        ; 0.009      ; 6.631      ;
; -5.583 ; j[0]      ; v[124][16]          ; clk          ; clk         ; 1.000        ; -0.022     ; 6.593      ;
; -5.582 ; j[0]      ; v[57][18]           ; clk          ; clk         ; 1.000        ; 0.003      ; 6.617      ;
; -5.582 ; j[0]      ; v[57][19]           ; clk          ; clk         ; 1.000        ; 0.003      ; 6.617      ;
; -5.582 ; j[0]      ; v[57][2]            ; clk          ; clk         ; 1.000        ; 0.003      ; 6.617      ;
; -5.582 ; j[0]      ; v[57][6]            ; clk          ; clk         ; 1.000        ; 0.003      ; 6.617      ;
; -5.582 ; j[0]      ; v[57][14]           ; clk          ; clk         ; 1.000        ; 0.003      ; 6.617      ;
; -5.564 ; j[0]      ; v[56][2]            ; clk          ; clk         ; 1.000        ; 0.008      ; 6.604      ;
; -5.564 ; j[0]      ; v[56][16]           ; clk          ; clk         ; 1.000        ; 0.008      ; 6.604      ;
; -5.558 ; j[2]      ; v[28][22]           ; clk          ; clk         ; 1.000        ; -0.004     ; 6.586      ;
; -5.558 ; j[2]      ; v[28][23]           ; clk          ; clk         ; 1.000        ; -0.004     ; 6.586      ;
; -5.553 ; j[0]      ; v[35][18]           ; clk          ; clk         ; 1.000        ; -0.015     ; 6.570      ;
; -5.553 ; j[0]      ; v[35][4]            ; clk          ; clk         ; 1.000        ; -0.015     ; 6.570      ;
; -5.548 ; j[2]      ; v[112][0]           ; clk          ; clk         ; 1.000        ; -0.015     ; 6.565      ;
; -5.548 ; j[2]      ; v[112][18]          ; clk          ; clk         ; 1.000        ; -0.015     ; 6.565      ;
; -5.548 ; j[2]      ; v[112][30]          ; clk          ; clk         ; 1.000        ; -0.015     ; 6.565      ;
; -5.548 ; j[2]      ; v[112][2]           ; clk          ; clk         ; 1.000        ; -0.015     ; 6.565      ;
; -5.548 ; j[2]      ; v[112][4]           ; clk          ; clk         ; 1.000        ; -0.015     ; 6.565      ;
; -5.548 ; j[2]      ; v[112][6]           ; clk          ; clk         ; 1.000        ; -0.015     ; 6.565      ;
; -5.548 ; j[2]      ; v[112][10]          ; clk          ; clk         ; 1.000        ; -0.015     ; 6.565      ;
; -5.547 ; j[0]      ; v[28][21]           ; clk          ; clk         ; 1.000        ; -0.028     ; 6.551      ;
; -5.547 ; j[0]      ; v[28][2]            ; clk          ; clk         ; 1.000        ; -0.028     ; 6.551      ;
; -5.540 ; i[0]      ; r_in[47][18]        ; clk          ; clk         ; 1.000        ; -0.033     ; 6.539      ;
; -5.540 ; i[0]      ; r_in[47][26]        ; clk          ; clk         ; 1.000        ; -0.033     ; 6.539      ;
; -5.540 ; i[0]      ; r_in[47][5]         ; clk          ; clk         ; 1.000        ; -0.033     ; 6.539      ;
; -5.539 ; j[0]      ; v[60][30]           ; clk          ; clk         ; 1.000        ; -0.020     ; 6.551      ;
; -5.538 ; k_e1[0]   ; exp_state.ES3       ; clk          ; clk         ; 1.000        ; 0.011      ; 6.581      ;
; -5.533 ; k_e2[5]   ; exp_state.ES3       ; clk          ; clk         ; 1.000        ; 0.013      ; 6.578      ;
; -5.523 ; j[0]      ; y0[15]~_Duplicate_1 ; clk          ; clk         ; 1.000        ; 0.065      ; 6.563      ;
; -5.520 ; j[0]      ; v[52][19]           ; clk          ; clk         ; 1.000        ; 0.004      ; 6.556      ;
; -5.520 ; j[0]      ; v[52][17]           ; clk          ; clk         ; 1.000        ; 0.004      ; 6.556      ;
; -5.520 ; j[0]      ; v[52][7]            ; clk          ; clk         ; 1.000        ; 0.004      ; 6.556      ;
; -5.518 ; j[0]      ; v[108][2]           ; clk          ; clk         ; 1.000        ; -0.003     ; 6.547      ;
; -5.508 ; i[0]      ; r_in[103][29]       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.463      ;
; -5.508 ; i[0]      ; r_in[103][26]       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.463      ;
; -5.508 ; i[0]      ; r_in[103][11]       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.463      ;
; -5.502 ; j[0]      ; v[75][17]           ; clk          ; clk         ; 1.000        ; 0.017      ; 6.551      ;
; -5.502 ; j[0]      ; v[75][29]           ; clk          ; clk         ; 1.000        ; 0.017      ; 6.551      ;
; -5.502 ; j[0]      ; v[63][24]           ; clk          ; clk         ; 1.000        ; 0.017      ; 6.551      ;
; -5.500 ; k_e1[0]   ; k_e1[16]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[17]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[18]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[19]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[20]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[21]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[22]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[23]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[24]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[25]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[26]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[27]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[28]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[29]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[30]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.500 ; k_e1[0]   ; k_e1[31]            ; clk          ; clk         ; 1.000        ; 0.010      ; 6.542      ;
; -5.499 ; j[0]      ; y0[15]              ; clk          ; clk         ; 1.000        ; 0.067      ; 6.541      ;
; -5.498 ; j[0]      ; v[109][13]          ; clk          ; clk         ; 1.000        ; -0.024     ; 6.506      ;
; -5.498 ; j[0]      ; v[109][9]           ; clk          ; clk         ; 1.000        ; -0.024     ; 6.506      ;
; -5.498 ; j[0]      ; v[109][29]          ; clk          ; clk         ; 1.000        ; -0.024     ; 6.506      ;
; -5.497 ; j[2]      ; v[112][12]          ; clk          ; clk         ; 1.000        ; 0.047      ; 6.576      ;
; -5.496 ; i[0]      ; r_in[103][20]       ; clk          ; clk         ; 1.000        ; -0.064     ; 6.464      ;
; -5.496 ; i[0]      ; r_in[103][23]       ; clk          ; clk         ; 1.000        ; -0.064     ; 6.464      ;
; -5.495 ; k_e2[5]   ; k_e1[16]            ; clk          ; clk         ; 1.000        ; 0.012      ; 6.539      ;
; -5.495 ; k_e2[5]   ; k_e1[17]            ; clk          ; clk         ; 1.000        ; 0.012      ; 6.539      ;
; -5.495 ; k_e2[5]   ; k_e1[18]            ; clk          ; clk         ; 1.000        ; 0.012      ; 6.539      ;
; -5.495 ; k_e2[5]   ; k_e1[19]            ; clk          ; clk         ; 1.000        ; 0.012      ; 6.539      ;
; -5.495 ; k_e2[5]   ; k_e1[20]            ; clk          ; clk         ; 1.000        ; 0.012      ; 6.539      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                        ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; i[25]          ; i[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[23]          ; i[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[26]          ; i[26]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[24]          ; i[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[27]          ; i[27]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.S3       ; state.S3       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.S0       ; state.S0       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; j[3]           ; j[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.S1       ; state.S1       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.S4       ; state.S4       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; k_e2[0]        ; k_e2[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; exp_state.ES00 ; exp_state.ES00 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; exp_state.ES6  ; exp_state.ES6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[28]          ; i[28]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[29]          ; i[29]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[17]          ; i[17]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[16]          ; i[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[15]          ; i[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[18]          ; i[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[9]           ; i[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[8]           ; i[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[19]          ; i[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[22]          ; i[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[21]          ; i[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[20]          ; i[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[11]          ; i[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i[10]          ; i[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; exp_state.ES3  ; exp_state.ES3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; exp_state.ES1  ; exp_state.ES1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; k[0]           ; k[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[8][0]    ; c_bar[8][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[12][0]   ; c_bar[12][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[9][0]    ; c_bar[9][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[13][0]   ; c_bar[13][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[44][0]   ; c_bar[44][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[40][0]   ; c_bar[40][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[45][0]   ; c_bar[45][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[41][0]   ; c_bar[41][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[57][0]   ; c_bar[57][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[56][0]   ; c_bar[56][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[60][0]   ; c_bar[60][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[61][0]   ; c_bar[61][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[25][0]   ; c_bar[25][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[24][0]   ; c_bar[24][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[29][0]   ; c_bar[29][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[28][0]   ; c_bar[28][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[6][0]    ; c_bar[6][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[2][0]    ; c_bar[2][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[7][0]    ; c_bar[7][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[3][0]    ; c_bar[3][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[35][0]   ; c_bar[35][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[38][0]   ; c_bar[38][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[34][0]   ; c_bar[34][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[39][0]   ; c_bar[39][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[55][0]   ; c_bar[55][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[50][0]   ; c_bar[50][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[51][0]   ; c_bar[51][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[54][0]   ; c_bar[54][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[18][0]   ; c_bar[18][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[19][0]   ; c_bar[19][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[23][0]   ; c_bar[23][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[22][0]   ; c_bar[22][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[33][0]   ; c_bar[33][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[32][0]   ; c_bar[32][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[36][0]   ; c_bar[36][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[37][0]   ; c_bar[37][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[1][0]    ; c_bar[1][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[4][0]    ; c_bar[4][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[0][0]    ; c_bar[0][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[5][0]    ; c_bar[5][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[20][0]   ; c_bar[20][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[16][0]   ; c_bar[16][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[17][0]   ; c_bar[17][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[21][0]   ; c_bar[21][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[52][0]   ; c_bar[52][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[48][0]   ; c_bar[48][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[49][0]   ; c_bar[49][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[53][0]   ; c_bar[53][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[15][0]   ; c_bar[15][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[47][0]   ; c_bar[47][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[63][0]   ; c_bar[63][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[31][0]   ; c_bar[31][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[30][0]   ; c_bar[30][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[14][0]   ; c_bar[14][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[46][0]   ; c_bar[46][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[62][0]   ; c_bar[62][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[42][0]   ; c_bar[42][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[26][0]   ; c_bar[26][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[10][0]   ; c_bar[10][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[58][0]   ; c_bar[58][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[11][0]   ; c_bar[11][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[43][0]   ; c_bar[43][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[27][0]   ; c_bar[27][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; c_bar[59][0]   ; c_bar[59][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; m_bar[38][0]   ; m_bar[38][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; m_bar[34][0]   ; m_bar[34][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; m_bar[39][0]   ; m_bar[39][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; m_bar[35][0]   ; m_bar[35][0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; m_bar[6][0]    ; m_bar[6][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; m_bar[2][0]    ; m_bar[2][0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; e_mem:e_mem0|altsyncram:altsyncram_component|altsyncram_2pe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 4.982 ; 4.982 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.649 ; -0.649 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; res_out[*]   ; clk        ; 5.768 ; 5.768 ; Rise       ; clk             ;
;  res_out[0]  ; clk        ; 5.015 ; 5.015 ; Rise       ; clk             ;
;  res_out[1]  ; clk        ; 4.973 ; 4.973 ; Rise       ; clk             ;
;  res_out[2]  ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
;  res_out[3]  ; clk        ; 4.555 ; 4.555 ; Rise       ; clk             ;
;  res_out[4]  ; clk        ; 5.674 ; 5.674 ; Rise       ; clk             ;
;  res_out[5]  ; clk        ; 5.189 ; 5.189 ; Rise       ; clk             ;
;  res_out[6]  ; clk        ; 4.999 ; 4.999 ; Rise       ; clk             ;
;  res_out[7]  ; clk        ; 4.968 ; 4.968 ; Rise       ; clk             ;
;  res_out[8]  ; clk        ; 4.464 ; 4.464 ; Rise       ; clk             ;
;  res_out[9]  ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  res_out[10] ; clk        ; 4.041 ; 4.041 ; Rise       ; clk             ;
;  res_out[11] ; clk        ; 4.937 ; 4.937 ; Rise       ; clk             ;
;  res_out[12] ; clk        ; 4.490 ; 4.490 ; Rise       ; clk             ;
;  res_out[13] ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  res_out[14] ; clk        ; 5.362 ; 5.362 ; Rise       ; clk             ;
;  res_out[15] ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  res_out[16] ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
;  res_out[17] ; clk        ; 5.062 ; 5.062 ; Rise       ; clk             ;
;  res_out[18] ; clk        ; 4.697 ; 4.697 ; Rise       ; clk             ;
;  res_out[19] ; clk        ; 5.277 ; 5.277 ; Rise       ; clk             ;
;  res_out[20] ; clk        ; 4.636 ; 4.636 ; Rise       ; clk             ;
;  res_out[21] ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  res_out[22] ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  res_out[23] ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  res_out[24] ; clk        ; 5.179 ; 5.179 ; Rise       ; clk             ;
;  res_out[25] ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  res_out[26] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  res_out[27] ; clk        ; 5.313 ; 5.313 ; Rise       ; clk             ;
;  res_out[28] ; clk        ; 5.768 ; 5.768 ; Rise       ; clk             ;
;  res_out[29] ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
;  res_out[30] ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  res_out[31] ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; res_out[*]   ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  res_out[0]  ; clk        ; 5.015 ; 5.015 ; Rise       ; clk             ;
;  res_out[1]  ; clk        ; 4.973 ; 4.973 ; Rise       ; clk             ;
;  res_out[2]  ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
;  res_out[3]  ; clk        ; 4.555 ; 4.555 ; Rise       ; clk             ;
;  res_out[4]  ; clk        ; 5.674 ; 5.674 ; Rise       ; clk             ;
;  res_out[5]  ; clk        ; 5.189 ; 5.189 ; Rise       ; clk             ;
;  res_out[6]  ; clk        ; 4.999 ; 4.999 ; Rise       ; clk             ;
;  res_out[7]  ; clk        ; 4.968 ; 4.968 ; Rise       ; clk             ;
;  res_out[8]  ; clk        ; 4.464 ; 4.464 ; Rise       ; clk             ;
;  res_out[9]  ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  res_out[10] ; clk        ; 4.041 ; 4.041 ; Rise       ; clk             ;
;  res_out[11] ; clk        ; 4.937 ; 4.937 ; Rise       ; clk             ;
;  res_out[12] ; clk        ; 4.490 ; 4.490 ; Rise       ; clk             ;
;  res_out[13] ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  res_out[14] ; clk        ; 5.362 ; 5.362 ; Rise       ; clk             ;
;  res_out[15] ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  res_out[16] ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
;  res_out[17] ; clk        ; 5.062 ; 5.062 ; Rise       ; clk             ;
;  res_out[18] ; clk        ; 4.697 ; 4.697 ; Rise       ; clk             ;
;  res_out[19] ; clk        ; 5.277 ; 5.277 ; Rise       ; clk             ;
;  res_out[20] ; clk        ; 4.636 ; 4.636 ; Rise       ; clk             ;
;  res_out[21] ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  res_out[22] ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  res_out[23] ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  res_out[24] ; clk        ; 5.179 ; 5.179 ; Rise       ; clk             ;
;  res_out[25] ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  res_out[26] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  res_out[27] ; clk        ; 5.313 ; 5.313 ; Rise       ; clk             ;
;  res_out[28] ; clk        ; 5.768 ; 5.768 ; Rise       ; clk             ;
;  res_out[29] ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
;  res_out[30] ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  res_out[31] ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-------------+-------+----------+---------+---------------------+
; Clock            ; Setup       ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.594     ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.594     ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -219480.318 ; 0.0   ; 0.0      ; 0.0     ; -28418.944          ;
;  clk             ; -219480.318 ; 0.000 ; N/A      ; N/A     ; -28418.944          ;
+------------------+-------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; 11.102 ; 11.102 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.649 ; -0.649 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; res_out[*]   ; clk        ; 10.928 ; 10.928 ; Rise       ; clk             ;
;  res_out[0]  ; clk        ; 9.417  ; 9.417  ; Rise       ; clk             ;
;  res_out[1]  ; clk        ; 9.122  ; 9.122  ; Rise       ; clk             ;
;  res_out[2]  ; clk        ; 9.697  ; 9.697  ; Rise       ; clk             ;
;  res_out[3]  ; clk        ; 8.397  ; 8.397  ; Rise       ; clk             ;
;  res_out[4]  ; clk        ; 10.764 ; 10.764 ; Rise       ; clk             ;
;  res_out[5]  ; clk        ; 9.756  ; 9.756  ; Rise       ; clk             ;
;  res_out[6]  ; clk        ; 9.184  ; 9.184  ; Rise       ; clk             ;
;  res_out[7]  ; clk        ; 9.296  ; 9.296  ; Rise       ; clk             ;
;  res_out[8]  ; clk        ; 8.217  ; 8.217  ; Rise       ; clk             ;
;  res_out[9]  ; clk        ; 7.047  ; 7.047  ; Rise       ; clk             ;
;  res_out[10] ; clk        ; 7.317  ; 7.317  ; Rise       ; clk             ;
;  res_out[11] ; clk        ; 9.095  ; 9.095  ; Rise       ; clk             ;
;  res_out[12] ; clk        ; 8.272  ; 8.272  ; Rise       ; clk             ;
;  res_out[13] ; clk        ; 7.950  ; 7.950  ; Rise       ; clk             ;
;  res_out[14] ; clk        ; 9.941  ; 9.941  ; Rise       ; clk             ;
;  res_out[15] ; clk        ; 8.344  ; 8.344  ; Rise       ; clk             ;
;  res_out[16] ; clk        ; 8.391  ; 8.391  ; Rise       ; clk             ;
;  res_out[17] ; clk        ; 9.453  ; 9.453  ; Rise       ; clk             ;
;  res_out[18] ; clk        ; 8.685  ; 8.685  ; Rise       ; clk             ;
;  res_out[19] ; clk        ; 9.885  ; 9.885  ; Rise       ; clk             ;
;  res_out[20] ; clk        ; 8.586  ; 8.586  ; Rise       ; clk             ;
;  res_out[21] ; clk        ; 8.642  ; 8.642  ; Rise       ; clk             ;
;  res_out[22] ; clk        ; 7.026  ; 7.026  ; Rise       ; clk             ;
;  res_out[23] ; clk        ; 8.733  ; 8.733  ; Rise       ; clk             ;
;  res_out[24] ; clk        ; 9.642  ; 9.642  ; Rise       ; clk             ;
;  res_out[25] ; clk        ; 7.308  ; 7.308  ; Rise       ; clk             ;
;  res_out[26] ; clk        ; 7.337  ; 7.337  ; Rise       ; clk             ;
;  res_out[27] ; clk        ; 9.979  ; 9.979  ; Rise       ; clk             ;
;  res_out[28] ; clk        ; 10.928 ; 10.928 ; Rise       ; clk             ;
;  res_out[29] ; clk        ; 7.722  ; 7.722  ; Rise       ; clk             ;
;  res_out[30] ; clk        ; 9.152  ; 9.152  ; Rise       ; clk             ;
;  res_out[31] ; clk        ; 8.287  ; 8.287  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; res_out[*]   ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  res_out[0]  ; clk        ; 5.015 ; 5.015 ; Rise       ; clk             ;
;  res_out[1]  ; clk        ; 4.973 ; 4.973 ; Rise       ; clk             ;
;  res_out[2]  ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
;  res_out[3]  ; clk        ; 4.555 ; 4.555 ; Rise       ; clk             ;
;  res_out[4]  ; clk        ; 5.674 ; 5.674 ; Rise       ; clk             ;
;  res_out[5]  ; clk        ; 5.189 ; 5.189 ; Rise       ; clk             ;
;  res_out[6]  ; clk        ; 4.999 ; 4.999 ; Rise       ; clk             ;
;  res_out[7]  ; clk        ; 4.968 ; 4.968 ; Rise       ; clk             ;
;  res_out[8]  ; clk        ; 4.464 ; 4.464 ; Rise       ; clk             ;
;  res_out[9]  ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  res_out[10] ; clk        ; 4.041 ; 4.041 ; Rise       ; clk             ;
;  res_out[11] ; clk        ; 4.937 ; 4.937 ; Rise       ; clk             ;
;  res_out[12] ; clk        ; 4.490 ; 4.490 ; Rise       ; clk             ;
;  res_out[13] ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  res_out[14] ; clk        ; 5.362 ; 5.362 ; Rise       ; clk             ;
;  res_out[15] ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  res_out[16] ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
;  res_out[17] ; clk        ; 5.062 ; 5.062 ; Rise       ; clk             ;
;  res_out[18] ; clk        ; 4.697 ; 4.697 ; Rise       ; clk             ;
;  res_out[19] ; clk        ; 5.277 ; 5.277 ; Rise       ; clk             ;
;  res_out[20] ; clk        ; 4.636 ; 4.636 ; Rise       ; clk             ;
;  res_out[21] ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
;  res_out[22] ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  res_out[23] ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  res_out[24] ; clk        ; 5.179 ; 5.179 ; Rise       ; clk             ;
;  res_out[25] ; clk        ; 4.034 ; 4.034 ; Rise       ; clk             ;
;  res_out[26] ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  res_out[27] ; clk        ; 5.313 ; 5.313 ; Rise       ; clk             ;
;  res_out[28] ; clk        ; 5.768 ; 5.768 ; Rise       ; clk             ;
;  res_out[29] ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
;  res_out[30] ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  res_out[31] ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 178272864 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 178272864 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 1     ; 1     ;
; Unconstrained Input Port Paths  ; 25148 ; 25148 ;
; Unconstrained Output Ports      ; 32    ; 32    ;
; Unconstrained Output Port Paths ; 32    ; 32    ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 05 15:38:04 2013
Info: Command: quartus_sta ModExp -c ModExp
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ModExp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.594
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.594   -219480.318 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000    -28406.656 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.791
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.791    -89411.146 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000    -28418.944 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 672 megabytes
    Info: Processing ended: Sun May 05 15:38:24 2013
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:17


