################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2023/05/15 18:10:05)
# requested at line 3 in /home/student/pzieba/UEC2/UEC2_LAB2/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

fpga/rtl/top_uart_basys3.sv
rtl/debounce.v
rtl/disp_hex_mux.v
rtl/fifo.v
rtl/flag_buf.v
rtl/mod_m_counter.v
rtl/top_uart.sv
rtl/uart.v
rtl/uart_rx.v
rtl/uart_tx.v
sim/top_uart/top_uart_tb.sv
sim/common/glbl.v

