# â° Digital Clock em SystemVerilog

Projeto de relÃ³gio digital desenvolvido em **SystemVerilog** para a disciplina de **Circuitos LÃ³gicos II**.  
Implementado e testado no **Quartus II** com suporte para FPGA, exibindo **horas, minutos e segundos** em tempo real nos displays de 7 segmentos.

## ğŸ“Œ Estrutura
- `enable_1hz.sv` â†’ Divisor de frequÃªncia (gera pulso de 1 Hz a partir do clock da FPGA).  
- `maq_s.sv` â†’ Contador de segundos (0â€“59).  
- `maq_m.sv` â†’ Contador de minutos (0â€“59).  
- `maq_h.sv` â†’ Contador de horas (0â€“23).  
- `display_7.sv` â†’ Decodificador para display de 7 segmentos.  
- `topo.sv` â†’ MÃ³dulo principal que integra todos os anteriores.

## ğŸš€ Funcionalidades
- Contagem precisa de horas, minutos e segundos.  
- Reset sÃ­ncrono para reiniciar o relÃ³gio.  
- ExibiÃ§Ã£o em **6 displays de 7 segmentos** (HH:MM:SS).  

## ğŸ”§ Ferramentas
- Linguagem: **SystemVerilog**  
- Software: **Quartus II**  
- Hardware alvo: FPGA (ex.: DE1-SoC, Cyclone V)  

---

ğŸ“– Projeto acadÃªmico desenvolvido por:  
Gabriel Lorenzo Xavier, Iago Vitor Lopes das Chagas, JoÃ£o Pedro Pereira MaranhÃ£o,  
Luis Eduardo Pereira Nunes da Costa, Thiago Sergio Lima de Oliveira. 
