# 多路选择器

## 逻辑介绍
多路选择器是一种选择器，它可以从多个输入中选择一个输出。它的工作原理是：当有多个输入信号同时到达时，多路选择器会根据某种规则选择其中一个信号作为输出信号。

## FPGA实现

源代码
```v
module mux(
    input wire [0:0] in_1,  //定义输入信号
    input wire       in_2,
    input wire       sel,
    output reg      out  //always 赋值的变量是reg型
);

always@(*) //括号里面是敏感条件，*号代表任意信号变化
    if(sel == 1'b1) //sel信号为1时，输出in_1，否则输出in_1取反
        begin
            out = in_1;
        end
    else 
        begin
            out = in_2;
        end

endmodule
```
整个的逻辑不需要强调，这里由于我是初学者，需要加强Verilog语言的学习。
