m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/simulation/modelsim
vROM4x8
Z1 !s110 1711508595
!i10b 1
!s100 VMPE5NkGA]TcflO]NMAT02
INNf_MYTYjmM6UILXhgnB00
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
w1711501485
8C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/ROM4x8.v
FC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/ROM4x8.v
L0 1
Z3 OV;L;10.5b;63
r1
!s85 0
31
Z4 !s108 1711508595.000000
!s107 C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/ROM4x8.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8|C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/ROM4x8.v|
!i113 1
Z5 o-vlog01compat -work work
!s92 -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8
Z6 tCvgOpt 0
n@r@o@m4x8
vROM4x8_vlg_tst
R1
!i10b 1
!s100 GWi_UANiCSW9bKB^=S4XN2
IdXXC9>VWg7OXL9NG20g6j1
R2
R0
w1711508486
8C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/simulation/modelsim/ROM4x8.vt
FC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/simulation/modelsim/ROM4x8.vt
L0 2
R3
r1
!s85 0
31
R4
!s107 C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/simulation/modelsim/ROM4x8.vt|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/simulation/modelsim|C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/simulation/modelsim/ROM4x8.vt|
!i113 1
R5
!s92 -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/ROM4x8/simulation/modelsim
R6
n@r@o@m4x8_vlg_tst
