Fitter report for LimeNET-Micro_lms7_trx
Thu Sep 02 12:04:50 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 02 12:04:49 2021           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; LimeNET-Micro_lms7_trx                          ;
; Top-level Entity Name              ; lms7_trx_top                                    ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M16SAU169C8G                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 14,610 / 15,840 ( 92 % )                        ;
;     Total combinational functions  ; 8,488 / 15,840 ( 54 % )                         ;
;     Dedicated logic registers      ; 12,286 / 15,840 ( 78 % )                        ;
; Total registers                    ; 12290                                           ;
; Total pins                         ; 123 / 130 ( 95 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 395,920 / 562,176 ( 70 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 90 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 1 ( 100 % )                                 ;
; UFM blocks                         ; 1 / 1 ( 100 % )                                 ;
; ADC blocks                         ; 0 / 1 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 10M16SAU169C8G      ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                 ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Auto Merge PLLs                                                    ; Off                 ; On                                    ;
; Router Timing Optimization Level                                   ; MAXIMUM             ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; On                  ; Off                                   ;
; Placement Effort Multiplier                                        ; 5.0                 ; 1.0                                   ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device Migration List                                              ; 10M16SAU169C8G      ;                                       ;
; Device I/O Standard                                                ; 2.5 V               ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                  ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                  ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit        ; Auto Fit                              ;
; Auto Global Register Control Signals                               ; Off                 ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.39        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.7%      ;
;     Processor 3            ;  11.8%      ;
;     Processor 4            ;  11.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; lms7_trx_top   ;              ; BOM_VER    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; lms7_trx_top   ;              ; FPGA_GPIO  ; 3.3-V LVCMOS  ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 21651 ) ; 0.00 % ( 0 / 21651 )       ; 0.00 % ( 0 / 21651 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 21651 ) ; 0.00 % ( 0 / 21651 )       ; 0.00 % ( 0 / 21651 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17874 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 277 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 3490 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/output_files/LimeNET-Micro_lms7_trx.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 14,610 / 15,840 ( 92 % )   ;
;     -- Combinational with no register       ; 2324                       ;
;     -- Register only                        ; 6122                       ;
;     -- Combinational with a register        ; 6164                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3620                       ;
;     -- 3 input functions                    ; 3066                       ;
;     -- <=2 input functions                  ; 1802                       ;
;     -- Register only                        ; 6122                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 6487                       ;
;     -- arithmetic mode                      ; 2001                       ;
;                                             ;                            ;
; Total registers*                            ; 12,290 / 16,445 ( 75 % )   ;
;     -- Dedicated logic registers            ; 12,286 / 15,840 ( 78 % )   ;
;     -- I/O registers                        ; 4 / 605 ( < 1 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 983 / 990 ( 99 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 123 / 130 ( 95 % )         ;
;     -- Clock pins                           ; 7 / 7 ( 100 % )            ;
;     -- Dedicated input pins                 ; 0 / 1 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 49 / 61 ( 80 % )           ;
; UFM blocks                                  ; 1 / 1 ( 100 % )            ;
; ADC blocks                                  ; 0 / 1 ( 0 % )              ;
; Total block memory bits                     ; 395,920 / 562,176 ( 70 % ) ;
; Total block memory implementation bits      ; 451,584 / 562,176 ( 80 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )             ;
; PLLs                                        ; 1 / 1 ( 100 % )            ;
; Global signals                              ; 13                         ;
;     -- Global clocks                        ; 13 / 20 ( 65 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 1 / 1 ( 100 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 19.1% / 18.8% / 19.7%      ;
; Peak interconnect usage (total/H/V)         ; 34.9% / 32.0% / 38.9%      ;
; Maximum fan-out                             ; 7039                       ;
; Highest non-global fan-out                  ; 3297                       ;
; Total fan-out                               ; 72444                      ;
; Average fan-out                             ; 2.86                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ; Low                            ;
;                                             ;                        ;                       ;                                ;                                ;
; Total logic elements                        ; 11870 / 15840 ( 75 % ) ; 183 / 15840 ( 1 % )   ; 2551 / 15840 ( 16 % )          ; 6 / 15840 ( < 1 % )            ;
;     -- Combinational with no register       ; 2131                   ; 75                    ; 112                            ; 6                              ;
;     -- Register only                        ; 4305                   ; 14                    ; 1803                           ; 0                              ;
;     -- Combinational with a register        ; 5434                   ; 94                    ; 636                            ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 3324                   ; 75                    ; 218                            ; 3                              ;
;     -- 3 input functions                    ; 2613                   ; 57                    ; 396                            ; 0                              ;
;     -- <=2 input functions                  ; 1628                   ; 37                    ; 134                            ; 3                              ;
;     -- Register only                        ; 4305                   ; 14                    ; 1803                           ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;                                ;
;     -- normal mode                          ; 5651                   ; 161                   ; 669                            ; 6                              ;
;     -- arithmetic mode                      ; 1914                   ; 8                     ; 79                             ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Total registers                             ; 9743                   ; 108                   ; 2439                           ; 0                              ;
;     -- Dedicated logic registers            ; 9739 / 15840 ( 61 % )  ; 108 / 15840 ( < 1 % ) ; 2439 / 15840 ( 15 % )          ; 0 / 15840 ( 0 % )              ;
;     -- I/O registers                        ; 8                      ; 0                     ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 860 / 990 ( 87 % )     ; 17 / 990 ( 2 % )      ; 179 / 990 ( 18 % )             ; 2 / 990 ( < 1 % )              ;
;                                             ;                        ;                       ;                                ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 123                    ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )         ; 0 / 90 ( 0 % )        ; 0 / 90 ( 0 % )                 ; 0 / 90 ( 0 % )                 ;
; Total memory bits                           ; 239760                 ; 0                     ; 156160                         ; 0                              ;
; Total RAM block bits                        ; 294912                 ; 0                     ; 156672                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M9K                                         ; 32 / 61 ( 52 % )       ; 0 / 61 ( 0 % )        ; 17 / 61 ( 27 % )               ; 0 / 61 ( 0 % )                 ;
; Remote update block                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 10 / 24 ( 41 % )       ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ; 3 / 24 ( 12 % )                ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry       ; 2 / 320 ( < 1 % )      ; 0 / 320 ( 0 % )       ; 0 / 320 ( 0 % )                ; 0 / 320 ( 0 % )                ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
;                                             ;                        ;                       ;                                ;                                ;
; Connections                                 ;                        ;                       ;                                ;                                ;
;     -- Input Connections                    ; 199                    ; 157                   ; 3018                           ; 14                             ;
;     -- Registered Input Connections         ; 52                     ; 116                   ; 2553                           ; 0                              ;
;     -- Output Connections                   ; 3089                   ; 252                   ; 35                             ; 12                             ;
;     -- Registered Output Connections        ; 352                    ; 252                   ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;                                ;
;     -- Total Connections                    ; 64314                  ; 1170                  ; 10272                          ; 42                             ;
;     -- Registered Connections               ; 32221                  ; 840                   ; 6457                           ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; External Connections                        ;                        ;                       ;                                ;                                ;
;     -- Top                                  ; 196                    ; 233                   ; 2833                           ; 26                             ;
;     -- sld_hub:auto_hub                     ; 233                    ; 20                    ; 156                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 2833                   ; 156                   ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 26                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;                                ;
;     -- Input Ports                          ; 69                     ; 78                    ; 728                            ; 14                             ;
;     -- Output Ports                         ; 344                    ; 95                    ; 369                            ; 6                              ;
;     -- Bidir Ports                          ; 47                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                     ; 93                             ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 49                    ; 355                            ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                     ; 15                             ; 3                              ;
;     -- Output Ports driven by GND           ; 0                      ; 36                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 21                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 54                    ; 309                            ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 59                    ; 323                            ; 2                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 52                    ; 357                            ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADF_MUXOUT        ; C10   ; 8        ; 21           ; 17           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; BOM_VER[0]        ; B1    ; 1A       ; 25           ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; BOM_VER[1]        ; C1    ; 1A       ; 25           ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; BOM_VER[2]        ; D1    ; 1A       ; 25           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; BOM_VER[3]        ; F1    ; 1A       ; 25           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; ETH_GPIO0         ; C2    ; 1A       ; 25           ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; ETH_GPIO1         ; G4    ; 1B       ; 0            ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; ETH_GPIO2         ; H1    ; 1B       ; 0            ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; FPGA_BTN          ; H3    ; 1B       ; 0            ; 11           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; 0         ;
; FPGA_SPI_MISO     ; N5    ; 3        ; 6            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_CLK            ; G9    ; 6        ; 50           ; 14           ; 21           ; 387                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_RXFn           ; K12   ; 5        ; 50           ; 8            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_TXEn           ; J12   ; 5        ; 50           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; GNSS_TPULSE       ; J10   ; 5        ; 50           ; 2            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; GNSS_UART_TX      ; D8    ; 8        ; 16           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; HW_VER[0]         ; E3    ; 1A       ; 25           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; HW_VER[1]         ; E4    ; 1A       ; 25           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; HW_VER[2]         ; F4    ; 1B       ; 0            ; 12           ; 14           ; 471                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; LM75_OS           ; H2    ; 1B       ; 0            ; 11           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; 0         ;
; LMK_CLK           ; H6    ; 2        ; 0            ; 9            ; 21           ; 2561                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[0]     ; M1    ; 2        ; 0            ; 8            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[10]    ; L4    ; 3        ; 6            ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[11]    ; N2    ; 2        ; 0            ; 7            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[1]     ; L5    ; 3        ; 3            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[2]     ; K2    ; 2        ; 0            ; 3            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[3]     ; M2    ; 2        ; 0            ; 8            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[4]     ; M4    ; 3        ; 3            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[5]     ; J1    ; 2        ; 0            ; 9            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[6]     ; L2    ; 2        ; 0            ; 7            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[7]     ; K1    ; 2        ; 0            ; 3            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[8]     ; N4    ; 3        ; 6            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[9]     ; J2    ; 2        ; 0            ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_ENABLE_IQSEL2 ; N3    ; 2        ; 0            ; 7            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_MCLK1         ; G5    ; 2        ; 0            ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; LMS_MCLK2         ; H4    ; 2        ; 0            ; 8            ; 21           ; 4                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_EMMC_EN      ; E1    ; 1A       ; 25           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; 0         ;
; RAPI_SPI0_CE0     ; E13   ; 6        ; 50           ; 15           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_SPI0_MOSI    ; M11   ; 3        ; 21           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_SPI0_SCLK    ; F13   ; 6        ; 50           ; 15           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_SPI1_CE0     ; A10   ; 8        ; 16           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_SPI1_MOSI    ; K13   ; 5        ; 50           ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; RAPI_SPI1_SCLK    ; G10   ; 6        ; 50           ; 14           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BUZZER            ; D13   ; 6        ; 50           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FAN_CTRL          ; C5    ; 8        ; 10           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_LMS_SS   ; J5    ; 3        ; 6            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_MOSI     ; K5    ; 3        ; 6            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_SCLK     ; M5    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_OEn            ; J9    ; 5        ; 50           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_RDn            ; D12   ; 6        ; 50           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_WAKEUPn        ; H10   ; 5        ; 50           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_WRn            ; E12   ; 6        ; 50           ; 16           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GNSS_UART_RX      ; L12   ; 5        ; 50           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[0]     ; N12   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[10]    ; K6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[11]    ; K7    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[1]     ; M12   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[2]     ; N11   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[3]     ; L10   ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[4]     ; N9    ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[5]     ; M13   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[6]     ; M10   ; 3        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[7]     ; N10   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[8]     ; M8    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[9]     ; M9    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_ENABLE_IQSEL1 ; N7    ; 3        ; 8            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK1         ; L3    ; 2        ; 0            ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK2         ; M3    ; 2        ; 0            ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX1        ; N6    ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX2        ; C4    ; 8        ; 10           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RAPI_GPCLK1       ; H5    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RAPI_GPIO12       ; F10   ; 6        ; 50           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RAPI_SPI0_MISO    ; K8    ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RAPI_SPI1_MISO    ; L11   ; 3        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SR_DIN            ; B7    ; 8        ; 14           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SR_LATCH          ; D6    ; 8        ; 10           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SR_SCLK           ; B9    ; 8        ; 19           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; FPGA_GPIO[0] ; L1    ; 2        ; 0            ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[1] ; M7    ; 3        ; 8            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[2] ; N8    ; 3        ; 8            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[3] ; J6    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[4] ; D11   ; 6        ; 50           ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[5] ; J7    ; 3        ; 16           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[6] ; A11   ; 8        ; 16           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_GPIO[7] ; J8    ; 3        ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                             ;
; FPGA_I2C_SCL ; K10   ; 5        ; 50           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen (inverted) ;
; FPGA_I2C_SDA ; B10   ; 8        ; 19           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen (inverted) ;
; FT_BE[0]     ; H9    ; 5        ; 50           ; 11           ; 22           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[0]~en (inverted)                                                                                                                                                ;
; FT_BE[1]     ; G12   ; 5        ; 50           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[1]~en (inverted)                                                                                                                                                ;
; FT_BE[2]     ; H8    ; 5        ; 50           ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[2]~en (inverted)                                                                                                                                                ;
; FT_BE[3]     ; K11   ; 5        ; 50           ; 2            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[3]~en (inverted)                                                                                                                                                ;
; FT_D[0]      ; A2    ; 8        ; 8            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[0]~en (inverted)                                                                                                                                              ;
; FT_D[10]     ; C13   ; 6        ; 50           ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[10]~en (inverted)                                                                                                                                             ;
; FT_D[11]     ; B2    ; 8        ; 8            ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[11]~en (inverted)                                                                                                                                             ;
; FT_D[12]     ; B3    ; 8        ; 10           ; 17           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[12]~en (inverted)                                                                                                                                             ;
; FT_D[13]     ; B4    ; 8        ; 10           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[13]~en (inverted)                                                                                                                                             ;
; FT_D[14]     ; B5    ; 8        ; 12           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[14]~en (inverted)                                                                                                                                             ;
; FT_D[15]     ; B6    ; 8        ; 12           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[15]~en (inverted)                                                                                                                                             ;
; FT_D[16]     ; D9    ; 6        ; 50           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[16]~en (inverted)                                                                                                                                             ;
; FT_D[17]     ; E6    ; 8        ; 12           ; 17           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[17]~en (inverted)                                                                                                                                             ;
; FT_D[18]     ; E8    ; 8        ; 16           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[18]~en (inverted)                                                                                                                                             ;
; FT_D[19]     ; F9    ; 6        ; 50           ; 21           ; 22           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[19]~en (inverted)                                                                                                                                             ;
; FT_D[1]      ; A3    ; 8        ; 12           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[1]~en (inverted)                                                                                                                                              ;
; FT_D[20]     ; E9    ; 6        ; 50           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[20]~en (inverted)                                                                                                                                             ;
; FT_D[21]     ; E10   ; 6        ; 50           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[21]~en (inverted)                                                                                                                                             ;
; FT_D[22]     ; F8    ; 6        ; 50           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[22]~en (inverted)                                                                                                                                             ;
; FT_D[23]     ; B11   ; 6        ; 50           ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[23]~en (inverted)                                                                                                                                             ;
; FT_D[24]     ; B12   ; 6        ; 50           ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[24]~en (inverted)                                                                                                                                             ;
; FT_D[25]     ; C11   ; 6        ; 50           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[25]~en (inverted)                                                                                                                                             ;
; FT_D[26]     ; C12   ; 6        ; 50           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[26]~en (inverted)                                                                                                                                             ;
; FT_D[27]     ; F12   ; 6        ; 50           ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[27]~en (inverted)                                                                                                                                             ;
; FT_D[28]     ; G13   ; 5        ; 50           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[28]~en (inverted)                                                                                                                                             ;
; FT_D[29]     ; H13   ; 5        ; 50           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[29]~en (inverted)                                                                                                                                             ;
; FT_D[2]      ; A4    ; 8        ; 12           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[2]~en (inverted)                                                                                                                                              ;
; FT_D[30]     ; J13   ; 5        ; 50           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[30]~en (inverted)                                                                                                                                             ;
; FT_D[31]     ; L13   ; 5        ; 50           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[31]~en (inverted)                                                                                                                                             ;
; FT_D[3]      ; A5    ; 8        ; 8            ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[3]~en (inverted)                                                                                                                                              ;
; FT_D[4]      ; A6    ; 8        ; 14           ; 17           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[4]~en (inverted)                                                                                                                                              ;
; FT_D[5]      ; A7    ; 8        ; 14           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[5]~en (inverted)                                                                                                                                              ;
; FT_D[6]      ; A8    ; 8        ; 19           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[6]~en (inverted)                                                                                                                                              ;
; FT_D[7]      ; A9    ; 8        ; 19           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[7]~en (inverted)                                                                                                                                              ;
; FT_D[8]      ; A12   ; 6        ; 50           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[8]~en (inverted)                                                                                                                                              ;
; FT_D[9]      ; B13   ; 6        ; 50           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[9]~en (inverted)                                                                                                                                              ;
; WIFI_PIO5    ; C9    ; 8        ; 19           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; B9       ; DIFFIO_RX_T28n, DIFFOUT_T28n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; SR_SCLK             ; Dual Purpose Pin ;
; D8       ; DIFFIO_RX_T30p, DIFFOUT_T30p, DEV_OE, Low_Speed    ; Use as regular IO              ; GNSS_UART_TX        ; Dual Purpose Pin ;
; D6       ; DIFFIO_RX_T34n, DIFFOUT_T34n, CRC_ERROR, Low_Speed ; Use as regular IO              ; SR_LATCH            ; Dual Purpose Pin ;
; C4       ; DIFFIO_RX_T36p, DIFFOUT_T36p, nSTATUS, Low_Speed   ; Use as regular IO              ; LMS_TXNRX2          ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T36n, DIFFOUT_T36n, CONF_DONE, Low_Speed ; Use as regular IO              ; FAN_CTRL            ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 8 / 8 ( 100 % )   ; 1.8V          ; --           ;
; 1B       ; 9 / 10 ( 90 % )   ; 1.8V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 30 / 30 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 6        ; 22 / 22 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 26 / 28 ( 93 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                             ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 316        ; 8        ; FT_D[0]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 307        ; 8        ; FT_D[1]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 305        ; 8        ; FT_D[2]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 313        ; 8        ; FT_D[3]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 303        ; 8        ; FT_D[4]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 301        ; 8        ; FT_D[5]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 289        ; 8        ; FT_D[6]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 291        ; 8        ; FT_D[7]             ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 8        ; RAPI_SPI1_CE0       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 295        ; 8        ; FPGA_GPIO[6]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 227        ; 6        ; FT_D[8]             ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; BOM_VER[0]          ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; B2       ; 318        ; 8        ; FT_D[11]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 309        ; 8        ; FT_D[12]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 311        ; 8        ; FT_D[13]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 8        ; FT_D[14]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 304        ; 8        ; FT_D[15]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 8        ; SR_DIN              ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 294        ; 8        ; SR_SCLK             ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 8        ; FPGA_I2C_SDA        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 223        ; 6        ; FT_D[23]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B12      ; 221        ; 6        ; FT_D[24]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B13      ; 225        ; 6        ; FT_D[9]             ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1A       ; BOM_VER[1]          ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 2          ; 1A       ; ETH_GPIO0           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; C3       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 312        ; 8        ; LMS_TXNRX2          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 314        ; 8        ; FAN_CTRL            ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C6       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 290        ; 8        ; WIFI_PIO5           ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 288        ; 8        ; ADF_MUXOUT          ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 226        ; 6        ; FT_D[25]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C12      ; 224        ; 6        ; FT_D[26]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C13      ; 219        ; 6        ; FT_D[10]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 0          ; 1A       ; BOM_VER[2]          ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; D2       ;            ;          ; ANAIN1              ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; ADC_VREF            ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 310        ; 8        ; SR_LATCH            ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 300        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 296        ; 8        ; GNSS_UART_TX        ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 230        ; 6        ; FT_D[16]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D10      ;            ; --       ; VCCA2               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 234        ; 6        ; FPGA_GPIO[4]        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D12      ; 232        ; 6        ; FT_RDn              ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D13      ; 217        ; 6        ; BUZZER              ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1A       ; RAPI_EMMC_EN        ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; REFGND              ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; HW_VER[0]           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; E4       ; 6          ; 1A       ; HW_VER[1]           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; E5       ; 18         ; 1B       ; RESERVED_INPUT      ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 308        ; 8        ; FT_D[17]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 302        ; 8        ; RESERVED_INPUT      ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 8        ; FT_D[18]            ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 222        ; 6        ; FT_D[20]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E10      ; 228        ; 6        ; FT_D[21]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 202        ; 6        ; FT_WRn              ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E13      ; 198        ; 6        ; RAPI_SPI0_CE0       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1A       ; BOM_VER[3]          ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; F2       ;            ; 1A       ; VCCIO1A             ; power  ;                       ; 1.8V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 28         ; 1B       ; HW_VER[2]           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; F5       ; 24         ; 1B       ; altera_reserved_tdi ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 26         ; 1B       ; altera_reserved_tdo ; output ; 1.8 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 220        ; 6        ; FT_D[22]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F9       ; 216        ; 6        ; FT_D[19]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F10      ; 218        ; 6        ; RAPI_GPIO12         ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F11      ;            ; 6        ; VCCIO6              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F12      ; 200        ; 6        ; FT_D[27]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F13      ; 196        ; 6        ; RAPI_SPI0_SCLK      ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 20         ; 1B       ; altera_reserved_tms ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 22         ; 1B       ; altera_reserved_tck ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1B       ; VCCIO1B             ; power  ;                       ; 1.8V      ; --         ;                 ; --       ; --           ;
; G4       ; 30         ; 1B       ; ETH_GPIO1           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; G5       ; 40         ; 2        ; LMS_MCLK1           ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 192        ; 6        ; FT_CLK              ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G10      ; 194        ; 6        ; RAPI_SPI1_SCLK      ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G12      ; 187        ; 5        ; FT_BE[1]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 185        ; 5        ; FT_D[28]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 21         ; 1B       ; ETH_GPIO2           ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 32         ; 1B       ; LM75_OS             ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 34         ; 1B       ; FPGA_BTN            ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 46         ; 2        ; LMS_MCLK2           ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 44         ; 2        ; RAPI_GPCLK1         ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 42         ; 2        ; LMK_CLK             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ; --       ; VCC_ONE             ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 186        ; 5        ; FT_BE[2]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ; 184        ; 5        ; FT_BE[0]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H10      ; 182        ; 5        ; FT_WAKEUPn          ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 183        ; 5        ; FT_D[29]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 41         ; 2        ; LMS_DIQ2_D[5]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 43         ; 2        ; LMS_DIQ2_D[9]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 74         ; 3        ; FPGA_SPI_LMS_SS     ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J6       ; 92         ; 3        ; FPGA_GPIO[3]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J7       ; 96         ; 3        ; FPGA_GPIO[5]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J8       ; 108        ; 3        ; FPGA_GPIO[7]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; J9       ; 180        ; 5        ; FT_OEn              ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J10      ; 158        ; 5        ; GNSS_TPULSE         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J11      ;            ; 5        ; VCCIO5              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 178        ; 5        ; FT_TXEn             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 181        ; 5        ; FT_D[30]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 65         ; 2        ; LMS_DIQ2_D[7]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 67         ; 2        ; LMS_DIQ2_D[2]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 72         ; 3        ; FPGA_SPI_MOSI       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K6       ; 94         ; 3        ; LMS_DIQ1_D[10]      ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K7       ; 98         ; 3        ; LMS_DIQ1_D[11]      ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K8       ; 110        ; 3        ; RAPI_SPI0_MISO      ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K9       ;            ; --       ; VCCA4               ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 156        ; 5        ; FPGA_I2C_SCL        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K11      ; 157        ; 5        ; FT_BE[3]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 176        ; 5        ; FT_RXFn             ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ; 179        ; 5        ; RAPI_SPI1_MOSI      ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 2        ; FPGA_GPIO[0]        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 51         ; 2        ; LMS_DIQ2_D[6]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 66         ; 2        ; LMS_FCLK1           ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 70         ; 3        ; LMS_DIQ2_D[10]      ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L5       ; 68         ; 3        ; LMS_DIQ2_D[1]       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 114        ; 3        ; LMS_DIQ1_D[3]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 106        ; 3        ; RAPI_SPI1_MISO      ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 159        ; 5        ; GNSS_UART_RX        ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 177        ; 5        ; FT_D[31]            ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; LMS_DIQ2_D[0]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 47         ; 2        ; LMS_DIQ2_D[3]       ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 64         ; 2        ; LMS_FCLK2           ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 69         ; 3        ; LMS_DIQ2_D[4]       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M5       ; 71         ; 3        ; FPGA_SPI_SCLK       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M6       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 78         ; 3        ; FPGA_GPIO[1]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 93         ; 3        ; LMS_DIQ1_D[8]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 95         ; 3        ; LMS_DIQ1_D[9]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 112        ; 3        ; LMS_DIQ1_D[6]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 104        ; 3        ; RAPI_SPI0_MOSI      ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; LMS_DIQ1_D[1]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 100        ; 3        ; LMS_DIQ1_D[5]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 48         ; 2        ; LMS_DIQ2_D[11]      ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 50         ; 2        ; LMS_ENABLE_IQSEL2   ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 73         ; 3        ; LMS_DIQ2_D[8]       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N5       ; 75         ; 3        ; FPGA_SPI_MISO       ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 76         ; 3        ; LMS_TXNRX1          ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N7       ; 77         ; 3        ; LMS_ENABLE_IQSEL1   ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 79         ; 3        ; FPGA_GPIO[2]        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 103        ; 3        ; LMS_DIQ1_D[4]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 101        ; 3        ; LMS_DIQ1_D[7]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 97         ; 3        ; LMS_DIQ1_D[2]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 99         ; 3        ; LMS_DIQ1_D[0]       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; GND                 ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                      ;
+-------------------------------+--------------------------------------------------------------------------------------------------+
; Name                          ; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1                                    ;
; PLL mode                      ; Normal                                                                                           ;
; Compensate clock              ; clock3                                                                                           ;
; Compensated input/output pins ; --                                                                                               ;
; Switchover type               ; --                                                                                               ;
; Input frequency 0             ; 160.0 MHz                                                                                        ;
; Input frequency 1             ; --                                                                                               ;
; Nominal PFD frequency         ; 160.0 MHz                                                                                        ;
; Nominal VCO frequency         ; 640.0 MHz                                                                                        ;
; VCO post scale K counter      ; 2                                                                                                ;
; VCO frequency control         ; Auto                                                                                             ;
; VCO phase shift step          ; 195 ps                                                                                           ;
; VCO multiply                  ; --                                                                                               ;
; VCO divide                    ; --                                                                                               ;
; Freq min lock                 ; 75.01 MHz                                                                                        ;
; Freq max lock                 ; 162.55 MHz                                                                                       ;
; M VCO Tap                     ; 0                                                                                                ;
; M Initial                     ; 1                                                                                                ;
; M value                       ; 4                                                                                                ;
; N value                       ; 1                                                                                                ;
; Charge pump current           ; setting 1                                                                                        ;
; Loop filter resistance        ; setting 28                                                                                       ;
; Loop filter capacitance       ; setting 0                                                                                        ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                                                              ;
; Bandwidth type                ; Medium                                                                                           ;
; Real time reconfigurable      ; On                                                                                               ;
; Scan chain MIF file           ; ip/pll/pll.mif                                                                                   ;
; Preserve PLL counter order    ; Off                                                                                              ;
; PLL location                  ; PLL_1                                                                                            ;
; Inclk0 signal                 ; LMS_MCLK2                                                                                        ;
; Inclk1 signal                 ; --                                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                                    ;
; Inclk1 signal type            ; --                                                                                               ;
+-------------------------------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------+
; Name                                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                         ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------+
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[0] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C2      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[2] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)    ; 11.25 (195 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[3] ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; RAPI_GPCLK1     ; Missing drive strength ;
; RAPI_SPI0_MISO  ; Missing drive strength ;
; RAPI_SPI1_MISO  ; Missing drive strength ;
; RAPI_GPIO12     ; Missing drive strength ;
; FT_WRn          ; Missing drive strength ;
; FT_OEn          ; Missing drive strength ;
; FT_WAKEUPn      ; Missing drive strength ;
; FT_RDn          ; Missing drive strength ;
; GNSS_UART_RX    ; Missing drive strength ;
; FPGA_SPI_SCLK   ; Missing drive strength ;
; FPGA_SPI_MOSI   ; Missing drive strength ;
; FPGA_SPI_LMS_SS ; Missing drive strength ;
; SR_SCLK         ; Missing drive strength ;
; SR_DIN          ; Missing drive strength ;
; SR_LATCH        ; Missing drive strength ;
; BUZZER          ; Missing drive strength ;
; FAN_CTRL        ; Missing drive strength ;
; FT_BE[0]        ; Missing drive strength ;
; FT_BE[1]        ; Missing drive strength ;
; FT_BE[2]        ; Missing drive strength ;
; FT_BE[3]        ; Missing drive strength ;
; FT_D[0]         ; Missing drive strength ;
; FT_D[1]         ; Missing drive strength ;
; FT_D[2]         ; Missing drive strength ;
; FT_D[3]         ; Missing drive strength ;
; FT_D[4]         ; Missing drive strength ;
; FT_D[5]         ; Missing drive strength ;
; FT_D[6]         ; Missing drive strength ;
; FT_D[7]         ; Missing drive strength ;
; FT_D[8]         ; Missing drive strength ;
; FT_D[9]         ; Missing drive strength ;
; FT_D[10]        ; Missing drive strength ;
; FT_D[11]        ; Missing drive strength ;
; FT_D[12]        ; Missing drive strength ;
; FT_D[13]        ; Missing drive strength ;
; FT_D[14]        ; Missing drive strength ;
; FT_D[15]        ; Missing drive strength ;
; FT_D[16]        ; Missing drive strength ;
; FT_D[17]        ; Missing drive strength ;
; FT_D[18]        ; Missing drive strength ;
; FT_D[19]        ; Missing drive strength ;
; FT_D[20]        ; Missing drive strength ;
; FT_D[21]        ; Missing drive strength ;
; FT_D[22]        ; Missing drive strength ;
; FT_D[23]        ; Missing drive strength ;
; FT_D[24]        ; Missing drive strength ;
; FT_D[25]        ; Missing drive strength ;
; FT_D[26]        ; Missing drive strength ;
; FT_D[27]        ; Missing drive strength ;
; FT_D[28]        ; Missing drive strength ;
; FT_D[29]        ; Missing drive strength ;
; FT_D[30]        ; Missing drive strength ;
; FT_D[31]        ; Missing drive strength ;
; FPGA_I2C_SCL    ; Missing drive strength ;
; FPGA_I2C_SDA    ; Missing drive strength ;
; WIFI_PIO5       ; Missing drive strength ;
; FPGA_GPIO[0]    ; Missing drive strength ;
; FPGA_GPIO[1]    ; Missing drive strength ;
; FPGA_GPIO[2]    ; Missing drive strength ;
; FPGA_GPIO[3]    ; Missing drive strength ;
; FPGA_GPIO[4]    ; Missing drive strength ;
; FPGA_GPIO[5]    ; Missing drive strength ;
; FPGA_GPIO[6]    ; Missing drive strength ;
; FPGA_GPIO[7]    ; Missing drive strength ;
+-----------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                      ; Entity Name                                               ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+
; |lms7_trx_top                                                                                                                           ; 14610 (1)   ; 12286 (0)                 ; 4 (4)         ; 395920      ; 49   ; 1          ; 0            ; 0       ; 0         ; 123  ; 0            ; 2324 (1)     ; 6122 (0)          ; 6164 (5)         ; 0          ; |lms7_trx_top                                                                                                                                                                                                                                                                                                                                                                                                            ; lms7_trx_top                                              ; work         ;
;    |FT601_top:inst2_FT601_top|                                                                                                          ; 605 (1)     ; 505 (1)                   ; 0 (0)         ; 147456      ; 18   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 227 (0)           ; 280 (1)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top                                                                                                                                                                                                                                                                                                                                                                                  ; FT601_top                                                 ; work         ;
;       |FT601:ft_fsm|                                                                                                                    ; 159 (159)   ; 135 (135)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 71 (71)           ; 64 (64)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|FT601:ft_fsm                                                                                                                                                                                                                                                                                                                                                                     ; FT601                                                     ; work         ;
;       |FT601_arb:ftdi_arbiter|                                                                                                          ; 32 (32)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (24)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter                                                                                                                                                                                                                                                                                                                                                           ; FT601_arb                                                 ; work         ;
;       |fifo_inst:EP02_fifo|                                                                                                             ; 101 (0)     ; 89 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 49 (0)            ; 41 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo                                                                                                                                                                                                                                                                                                                                                              ; fifo_inst                                                 ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 101 (0)     ; 89 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 49 (0)            ; 41 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                            ; dcfifo_mixed_widths                                       ; work         ;
;             |dcfifo_pcn1:auto_generated|                                                                                                ; 101 (30)    ; 89 (27)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (3)       ; 49 (23)           ; 41 (3)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated                                                                                                                                                                                                                                                                                 ; dcfifo_pcn1                                               ; work         ;
;                |a_graycounter_fub:wrptr_g1p|                                                                                            ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_fub                                         ; work         ;
;                |a_graycounter_jg6:rdptr_g1p|                                                                                            ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 14 (14)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_jg6                                         ; work         ;
;                |alt_synch_pipe_0ol:rs_dgwp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp                                                                                                                                                                                                                                                      ; alt_synch_pipe_0ol                                        ; work         ;
;                   |dffpipe_hd9:dffpipe14|                                                                                               ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14                                                                                                                                                                                                                                ; dffpipe_hd9                                               ; work         ;
;                |alt_synch_pipe_1ol:ws_dgrp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp                                                                                                                                                                                                                                                      ; alt_synch_pipe_1ol                                        ; work         ;
;                   |dffpipe_id9:dffpipe17|                                                                                               ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17                                                                                                                                                                                                                                ; dffpipe_id9                                               ; work         ;
;                |altsyncram_8a61:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|altsyncram_8a61:fifo_ram                                                                                                                                                                                                                                                        ; altsyncram_8a61                                           ; work         ;
;                |cmpr_5h5:rdempty_eq_comp|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:wrempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|cmpr_5h5:wrempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:wrfull_eq_comp|                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_5h5                                                  ; work         ;
;       |fifo_inst:EP82_fifo|                                                                                                             ; 129 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 48 (0)            ; 59 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo                                                                                                                                                                                                                                                                                                                                                              ; fifo_inst                                                 ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 129 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 48 (0)            ; 59 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                            ; dcfifo_mixed_widths                                       ; work         ;
;             |dcfifo_r9n1:auto_generated|                                                                                                ; 129 (37)    ; 106 (27)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (8)       ; 48 (19)           ; 59 (6)           ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated                                                                                                                                                                                                                                                                                 ; dcfifo_r9n1                                               ; work         ;
;                |a_gray2bin_kra:rdptr_g_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_gray2bin_kra:rdptr_g_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_kra                                            ; work         ;
;                |a_gray2bin_kra:rs_dgwp_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_gray2bin_kra:rs_dgwp_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_kra                                            ; work         ;
;                |a_graycounter_fub:wrptr_g1p|                                                                                            ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_fub                                         ; work         ;
;                |a_graycounter_jg6:rdptr_g1p|                                                                                            ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_jg6                                         ; work         ;
;                |alt_synch_pipe_2ol:rs_dgwp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_2ol:rs_dgwp                                                                                                                                                                                                                                                      ; alt_synch_pipe_2ol                                        ; work         ;
;                   |dffpipe_jd9:dffpipe6|                                                                                                ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6                                                                                                                                                                                                                                 ; dffpipe_jd9                                               ; work         ;
;                |alt_synch_pipe_3ol:ws_dgrp|                                                                                             ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_3ol:ws_dgrp                                                                                                                                                                                                                                                      ; alt_synch_pipe_3ol                                        ; work         ;
;                   |dffpipe_kd9:dffpipe9|                                                                                                ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9                                                                                                                                                                                                                                 ; dffpipe_kd9                                               ; work         ;
;                |altsyncram_v241:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|altsyncram_v241:fifo_ram                                                                                                                                                                                                                                                        ; altsyncram_v241                                           ; work         ;
;                |cmpr_5h5:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:rdfull_eq_comp|                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|cmpr_5h5:rdfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_5h5                                                  ; work         ;
;                |cmpr_5h5:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_5h5                                                  ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                          ; dffpipe_8d9                                               ; work         ;
;                |dffpipe_gd9:rs_brp|                                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                                                              ; dffpipe_gd9                                               ; work         ;
;                |dffpipe_gd9:rs_bwp|                                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                              ; dffpipe_gd9                                               ; work         ;
;       |fifo_inst:EP83_fifo|                                                                                                             ; 198 (0)     ; 165 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 59 (0)            ; 106 (0)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo                                                                                                                                                                                                                                                                                                                                                              ; fifo_inst                                                 ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 198 (0)     ; 165 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 59 (0)            ; 106 (0)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                            ; dcfifo_mixed_widths                                       ; work         ;
;             |dcfifo_6en1:auto_generated|                                                                                                ; 198 (61)    ; 165 (37)                  ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (10)      ; 59 (24)           ; 106 (21)         ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated                                                                                                                                                                                                                                                                                 ; dcfifo_6en1                                               ; work         ;
;                |a_gray2bin_usa:rdptr_g_gray2bin|                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:rdptr_g_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_gray2bin_usa:rs_dgwp_gray2bin|                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:rs_dgwp_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_gray2bin_usa:wrptr_g_gray2bin|                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:wrptr_g_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_gray2bin_usa:ws_dgrp_gray2bin|                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_gray2bin_usa:ws_dgrp_gray2bin                                                                                                                                                                                                                                                 ; a_gray2bin_usa                                            ; work         ;
;                |a_graycounter_pvb:wrptr_g1p|                                                                                            ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 17 (17)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_graycounter_pvb:wrptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_pvb                                         ; work         ;
;                |a_graycounter_sh6:rdptr_g1p|                                                                                            ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 17 (17)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|a_graycounter_sh6:rdptr_g1p                                                                                                                                                                                                                                                     ; a_graycounter_sh6                                         ; work         ;
;                |alt_synch_pipe_apl:rs_dgwp|                                                                                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 9 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_apl:rs_dgwp                                                                                                                                                                                                                                                      ; alt_synch_pipe_apl                                        ; work         ;
;                   |dffpipe_se9:dffpipe14|                                                                                               ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_se9:dffpipe14                                                                                                                                                                                                                                ; dffpipe_se9                                               ; work         ;
;                |alt_synch_pipe_bpl:ws_dgrp|                                                                                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                                                                                                                                                                                                                                                      ; alt_synch_pipe_bpl                                        ; work         ;
;                   |dffpipe_te9:dffpipe17|                                                                                               ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_te9:dffpipe17                                                                                                                                                                                                                                ; dffpipe_te9                                               ; work         ;
;                |altsyncram_vp01:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|altsyncram_vp01:fifo_ram                                                                                                                                                                                                                                                        ; altsyncram_vp01                                           ; work         ;
;                |cmpr_fi5:rdempty_eq_comp|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cmpr_fi5:rdempty_eq_comp                                                                                                                                                                                                                                                        ; cmpr_fi5                                                  ; work         ;
;                |cmpr_fi5:wrfull_eq_comp|                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cmpr_fi5:wrfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_fi5                                                  ; work         ;
;                |cmpr_gi5:rdfull_eq_comp|                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cmpr_gi5:rdfull_eq_comp                                                                                                                                                                                                                                                         ; cmpr_gi5                                                  ; work         ;
;                |cntr_red:cntr_b|                                                                                                        ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|cntr_red:cntr_b                                                                                                                                                                                                                                                                 ; cntr_red                                                  ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                          ; dffpipe_8d9                                               ; work         ;
;                |dffpipe_8d9:wrfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                          ; dffpipe_8d9                                               ; work         ;
;                |dffpipe_qe9:rs_bwp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                                                                                                                                                              ; dffpipe_qe9                                               ; work         ;
;                |dffpipe_qe9:ws_brp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_qe9:ws_brp                                                                                                                                                                                                                                                              ; dffpipe_qe9                                               ; work         ;
;                |dffpipe_qe9:ws_bwp|                                                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_qe9:ws_bwp                                                                                                                                                                                                                                                              ; dffpipe_qe9                                               ; work         ;
;                |dffpipe_re9:rs_brp|                                                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|dffpipe_re9:rs_brp                                                                                                                                                                                                                                                              ; dffpipe_re9                                               ; work         ;
;    |IC_74HC595_top:inst9_IC_74HC595_top|                                                                                                ; 125 (13)    ; 120 (10)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 35 (0)            ; 85 (11)          ; 0          ; |lms7_trx_top|IC_74HC595_top:inst9_IC_74HC595_top                                                                                                                                                                                                                                                                                                                                                                        ; IC_74HC595_top                                            ; work         ;
;       |IC_74HC595:IC_74HC595_inst0|                                                                                                     ; 51 (51)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 46 (46)          ; 0          ; |lms7_trx_top|IC_74HC595_top:inst9_IC_74HC595_top|IC_74HC595:IC_74HC595_inst0                                                                                                                                                                                                                                                                                                                                            ; IC_74HC595                                                ; work         ;
;       |bus_sync_reg:bus_sync_reg0|                                                                                                      ; 62 (62)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 30 (30)          ; 0          ; |lms7_trx_top|IC_74HC595_top:inst9_IC_74HC595_top|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                             ; bus_sync_reg                                              ; work         ;
;       |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|IC_74HC595_top:inst9_IC_74HC595_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                     ; sync_reg                                                  ; work         ;
;    |busy_delay:inst5_busy_delay|                                                                                                        ; 57 (57)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 3 (3)             ; 35 (35)          ; 0          ; |lms7_trx_top|busy_delay:inst5_busy_delay                                                                                                                                                                                                                                                                                                                                                                                ; busy_delay                                                ; work         ;
;    |debounce:btn_deb|                                                                                                                   ; 45 (45)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 2 (2)             ; 21 (21)          ; 0          ; |lms7_trx_top|debounce:btn_deb                                                                                                                                                                                                                                                                                                                                                                                           ; debounce                                                  ; work         ;
;    |general_periph_top:inst4_general_periph_top|                                                                                        ; 53 (2)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 48 (2)           ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top                                                                                                                                                                                                                                                                                                                                                                ; general_periph_top                                        ; work         ;
;       |alive:alive_inst0|                                                                                                               ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|alive:alive_inst0                                                                                                                                                                                                                                                                                                                                              ; alive                                                     ; work         ;
;       |gpio_ctrl_top:gpio_ctrl_top_inst5|                                                                                               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5                                                                                                                                                                                                                                                                                                                              ; gpio_ctrl_top                                             ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;          |gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                    ; gpio_ctrl                                                 ; work         ;
;       |led_ctrl:FPGA_LED1_Output_ctrl|                                                                                                  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED1_Output_ctrl                                                                                                                                                                                                                                                                                                                                 ; led_ctrl                                                  ; work         ;
;          |out_ctrl:led_g_ctrl|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED1_Output_ctrl|out_ctrl:led_g_ctrl                                                                                                                                                                                                                                                                                                             ; out_ctrl                                                  ; work         ;
;          |out_ctrl:led_r_ctrl|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED1_Output_ctrl|out_ctrl:led_r_ctrl                                                                                                                                                                                                                                                                                                             ; out_ctrl                                                  ; work         ;
;       |led_ctrl:FPGA_LED2_Output_ctrl|                                                                                                  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED2_Output_ctrl                                                                                                                                                                                                                                                                                                                                 ; led_ctrl                                                  ; work         ;
;          |out_ctrl:led_g_ctrl|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED2_Output_ctrl|out_ctrl:led_g_ctrl                                                                                                                                                                                                                                                                                                             ; out_ctrl                                                  ; work         ;
;          |out_ctrl:led_r_ctrl|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED2_Output_ctrl|out_ctrl:led_r_ctrl                                                                                                                                                                                                                                                                                                             ; out_ctrl                                                  ; work         ;
;       |led_ctrl:FPGA_LED3_Output_ctrl|                                                                                                  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED3_Output_ctrl                                                                                                                                                                                                                                                                                                                                 ; led_ctrl                                                  ; work         ;
;          |out_ctrl:led_g_ctrl|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED3_Output_ctrl|out_ctrl:led_g_ctrl                                                                                                                                                                                                                                                                                                             ; out_ctrl                                                  ; work         ;
;          |out_ctrl:led_r_ctrl|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED3_Output_ctrl|out_ctrl:led_r_ctrl                                                                                                                                                                                                                                                                                                             ; out_ctrl                                                  ; work         ;
;       |led_ctrl:FPGA_LED4_Output_ctrl|                                                                                                  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED4_Output_ctrl                                                                                                                                                                                                                                                                                                                                 ; led_ctrl                                                  ; work         ;
;          |out_ctrl:led_g_ctrl|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED4_Output_ctrl|out_ctrl:led_g_ctrl                                                                                                                                                                                                                                                                                                             ; out_ctrl                                                  ; work         ;
;          |out_ctrl:led_r_ctrl|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED4_Output_ctrl|out_ctrl:led_r_ctrl                                                                                                                                                                                                                                                                                                             ; out_ctrl                                                  ; work         ;
;       |led_ctrl:FPGA_LED5_Output_ctrl|                                                                                                  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED5_Output_ctrl                                                                                                                                                                                                                                                                                                                                 ; led_ctrl                                                  ; work         ;
;          |out_ctrl:led_g_ctrl|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED5_Output_ctrl|out_ctrl:led_g_ctrl                                                                                                                                                                                                                                                                                                             ; out_ctrl                                                  ; work         ;
;          |out_ctrl:led_r_ctrl|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED5_Output_ctrl|out_ctrl:led_r_ctrl                                                                                                                                                                                                                                                                                                             ; out_ctrl                                                  ; work         ;
;    |nios_cpu:inst0_nios_cpu|                                                                                                            ; 5015 (0)    ; 3239 (0)                  ; 0 (0)         ; 43008       ; 7    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1746 (0)     ; 844 (0)           ; 2425 (0)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu                                                                                                                                                                                                                                                                                                                                                                                    ; nios_cpu                                                  ; work         ;
;       |cfg_top:cfg_top_inst1|                                                                                                           ; 1798 (0)    ; 1408 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (0)      ; 572 (0)           ; 855 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1                                                                                                                                                                                                                                                                                                                                                              ; cfg_top                                                   ; work         ;
;          |fpgacfg:fpgacfg_inst0|                                                                                                        ; 780 (762)   ; 605 (599)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 172 (160)    ; 214 (213)         ; 394 (388)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0                                                                                                                                                                                                                                                                                                                                        ; fpgacfg                                                   ; work         ;
;             |mcfg32wm_fsm:fsm|                                                                                                          ; 19 (19)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                       ; mcfg32wm_fsm                                              ; work         ;
;          |periphcfg:periphcfg_inst6|                                                                                                    ; 365 (357)   ; 287 (287)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (68)      ; 107 (107)         ; 187 (182)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6                                                                                                                                                                                                                                                                                                                                    ; periphcfg                                                 ; work         ;
;             |mcfg32wm_fsm:fsm|                                                                                                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                   ; mcfg32wm_fsm                                              ; work         ;
;          |pllcfg:pllcfg_inst1|                                                                                                          ; 661 (657)   ; 516 (516)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (125)    ; 251 (251)         ; 282 (281)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1                                                                                                                                                                                                                                                                                                                                          ; pllcfg                                                    ; work         ;
;             |mcfg32wm_fsm:fsmA|                                                                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA                                                                                                                                                                                                                                                                                                                        ; mcfg32wm_fsm                                              ; work         ;
;       |lms_ctr:lms_ctr_inst0|                                                                                                           ; 3217 (0)    ; 1831 (0)                  ; 0 (0)         ; 43008       ; 7    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1375 (0)     ; 272 (0)           ; 1570 (0)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0                                                                                                                                                                                                                                                                                                                                                              ; lms_ctr                                                   ; lms_ctr      ;
;          |altera_dual_boot:dual_boot_0|                                                                                                 ; 232 (0)     ; 169 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 58 (0)            ; 114 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0                                                                                                                                                                                                                                                                                                                                 ; altera_dual_boot                                          ; lms_ctr      ;
;             |alt_dual_boot_avmm:alt_dual_boot_avmm_comp|                                                                                ; 232 (27)    ; 169 (17)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (3)       ; 58 (12)           ; 114 (26)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp                                                                                                                                                                                                                                                                                      ; alt_dual_boot_avmm                                        ; lms_ctr      ;
;                |alt_dual_boot:alt_dual_boot|                                                                                            ; 211 (135)   ; 152 (76)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (56)      ; 46 (18)           ; 108 (61)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot                                                                                                                                                                                                                                                          ; alt_dual_boot                                             ; lms_ctr      ;
;                   |lpm_counter:counter|                                                                                                 ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter                                                                                                                                                                                                                                      ; lpm_counter                                               ; work         ;
;                      |cntr_d7i:auto_generated|                                                                                          ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated                                                                                                                                                                                                              ; cntr_d7i                                                  ; work         ;
;                   |lpm_shiftreg:read_reg|                                                                                               ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:read_reg                                                                                                                                                                                                                                    ; lpm_shiftreg                                              ; work         ;
;                   |lpm_shiftreg:write_reg|                                                                                              ; 41 (41)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 41 (41)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:write_reg                                                                                                                                                                                                                                   ; lpm_shiftreg                                              ; work         ;
;          |altera_onchip_flash:onchip_flash_0|                                                                                           ; 585 (0)     ; 282 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (0)      ; 4 (0)             ; 308 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0                                                                                                                                                                                                                                                                                                                           ; altera_onchip_flash                                       ; lms_ctr      ;
;             |altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|                                                               ; 88 (88)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 1 (1)             ; 61 (61)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller                                                                                                                                                                                                                                                               ; altera_onchip_flash_avmm_csr_controller                   ; lms_ctr      ;
;             |altera_onchip_flash_avmm_data_controller:avmm_data_controller|                                                             ; 497 (429)   ; 249 (213)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (213)    ; 3 (2)             ; 247 (212)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller                                                                                                                                                                                                                                                             ; altera_onchip_flash_avmm_data_controller                  ; lms_ctr      ;
;                |altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker|                           ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker                                                                                                                                                                ; altera_onchip_flash_a_address_write_protection_check      ; lms_ctr      ;
;                |altera_onchip_flash_convert_address:address_convertor|                                                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_address:address_convertor                                                                                                                                                                                                       ; altera_onchip_flash_convert_address                       ; lms_ctr      ;
;                |altera_onchip_flash_convert_sector:sector_convertor|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_sector:sector_convertor                                                                                                                                                                                                         ; altera_onchip_flash_convert_sector                        ; lms_ctr      ;
;                |altera_onchip_flash_s_address_write_protection_check:sector_address_write_protection_checker|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_s_address_write_protection_check:sector_address_write_protection_checker                                                                                                                                                                ; altera_onchip_flash_s_address_write_protection_check      ; lms_ctr      ;
;                |altera_std_synchronizer:stdsync_busy_clear|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy_clear                                                                                                                                                                                                                  ; altera_std_synchronizer                                   ; work         ;
;                |altera_std_synchronizer:stdsync_busy|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy                                                                                                                                                                                                                        ; altera_std_synchronizer                                   ; work         ;
;                |lpm_shiftreg:ufm_data_shiftreg|                                                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|lpm_shiftreg:ufm_data_shiftreg                                                                                                                                                                                                                              ; lpm_shiftreg                                              ; work         ;
;             |altera_onchip_flash_block:altera_onchip_flash_block|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block                                                                                                                                                                                                                                                                       ; altera_onchip_flash_block                                 ; lms_ctr      ;
;          |altera_reset_controller:rst_controller_001|                                                                                   ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                   ; altera_reset_controller                                   ; lms_ctr      ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                                 ; lms_ctr      ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                 ; lms_ctr      ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 17 (12)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (5)             ; 9 (7)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                   ; lms_ctr      ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                 ; lms_ctr      ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                 ; lms_ctr      ;
;          |avfifo:av_fifo_int_0|                                                                                                         ; 41 (41)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 36 (36)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|avfifo:av_fifo_int_0                                                                                                                                                                                                                                                                                                                                         ; avfifo                                                    ; lms_ctr      ;
;          |i2c_opencores:i2c_opencores_0|                                                                                                ; 277 (0)     ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 1 (0)             ; 128 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0                                                                                                                                                                                                                                                                                                                                ; i2c_opencores                                             ; lms_ctr      ;
;             |i2c_master_top:i2c_master_top_inst|                                                                                        ; 277 (82)    ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (28)     ; 1 (1)             ; 128 (53)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                                             ; i2c_master_top                                            ; lms_ctr      ;
;                |i2c_master_byte_ctrl:byte_controller|                                                                                   ; 195 (56)    ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (30)     ; 0 (0)             ; 75 (26)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                        ; i2c_master_byte_ctrl                                      ; lms_ctr      ;
;                   |i2c_master_bit_ctrl:bit_controller|                                                                                  ; 139 (139)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 49 (49)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                     ; i2c_master_bit_ctrl                                       ; lms_ctr      ;
;          |lms_ctr_dac_spi:dac_spi|                                                                                                      ; 141 (141)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 37 (37)           ; 77 (77)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi                                                                                                                                                                                                                                                                                                                                      ; lms_ctr_dac_spi                                           ; lms_ctr      ;
;          |lms_ctr_flash_spi:flash_spi|                                                                                                  ; 144 (144)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 42 (42)           ; 74 (74)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi                                                                                                                                                                                                                                                                                                                                  ; lms_ctr_flash_spi                                         ; lms_ctr      ;
;          |lms_ctr_fpga_spi:fpga_spi|                                                                                                    ; 156 (156)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 43 (43)           ; 75 (75)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi                                                                                                                                                                                                                                                                                                                                    ; lms_ctr_fpga_spi                                          ; lms_ctr      ;
;          |lms_ctr_leds:leds|                                                                                                            ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 10 (10)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_leds:leds                                                                                                                                                                                                                                                                                                                                            ; lms_ctr_leds                                              ; lms_ctr      ;
;          |lms_ctr_lms_ctr_gpio:lms_ctr_gpio|                                                                                            ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio                                                                                                                                                                                                                                                                                                                            ; lms_ctr_lms_ctr_gpio                                      ; lms_ctr      ;
;          |lms_ctr_mm_interconnect_0:mm_interconnect_0|                                                                                  ; 557 (0)     ; 266 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 236 (0)      ; 16 (0)            ; 305 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                  ; lms_ctr_mm_interconnect_0                                 ; lms_ctr      ;
;             |altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo|                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:dac_spi_spi_control_port_agent_rsp_fifo|                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dac_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo|                                                                   ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:flash_spi_spi_control_port_agent_rsp_fifo|                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flash_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:fpga_spi_spi_control_port_agent_rsp_fifo|                                                            ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fpga_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo|                                                       ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                              ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|                                                            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo|                                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|                                                                  ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                  ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                     ; lms_ctr      ;
;             |altera_merlin_master_agent:nios2_cpu_data_master_agent|                                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_data_master_agent                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                                ; lms_ctr      ;
;             |altera_merlin_master_agent:nios2_cpu_instruction_master_agent|                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_instruction_master_agent                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                                ; lms_ctr      ;
;             |altera_merlin_master_translator:nios2_cpu_data_master_translator|                                                          ; 14 (14)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator                                                                                                                                                                                                                                                 ; altera_merlin_master_translator                           ; lms_ctr      ;
;             |altera_merlin_master_translator:nios2_cpu_instruction_master_translator|                                                   ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_instruction_master_translator                                                                                                                                                                                                                                          ; altera_merlin_master_translator                           ; lms_ctr      ;
;             |altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:dual_boot_0_avalon_agent|                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dual_boot_0_avalon_agent                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:leds_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:lms_ctr_gpio_s1_agent|                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lms_ctr_gpio_s1_agent                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:onchip_flash_0_csr_agent|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_csr_agent                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:onchip_flash_0_data_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_data_agent                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:switch_s1_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switch_s1_agent                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                 ; lms_ctr      ;
;             |altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator|                                                    ; 40 (40)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 35 (35)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:dac_spi_spi_control_port_translator|                                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 18 (18)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dac_spi_spi_control_port_translator                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:dual_boot_0_avalon_translator|                                                              ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 20 (20)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:flash_spi_spi_control_port_translator|                                                      ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 15 (15)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:flash_spi_spi_control_port_translator                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:fpga_spi_spi_control_port_translator|                                                       ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fpga_spi_spi_control_port_translator                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator|                                                  ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:leds_s1_translator|                                                                         ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:lms_ctr_gpio_s1_translator|                                                                 ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lms_ctr_gpio_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:onchip_flash_0_csr_translator|                                                              ; 36 (36)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 32 (32)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_flash_0_csr_translator                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:switch_s1_translator|                                                                       ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switch_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                      ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                            ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux|                                                                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                    ; lms_ctr_mm_interconnect_0_cmd_demux                       ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                            ; lms_ctr_mm_interconnect_0_cmd_demux_001                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_005|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_005                                                                                                                                                                                                                                                            ; lms_ctr_mm_interconnect_0_cmd_demux_001                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_006|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_006                                                                                                                                                                                                                                                            ; lms_ctr_mm_interconnect_0_cmd_demux_001                   ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|                                                                         ; 27 (24)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (21)      ; 0 (0)             ; 5 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005                                                                                                                                                                                                                                                                ; lms_ctr_mm_interconnect_0_cmd_mux_005                     ; lms_ctr      ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                                  ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|                                                                         ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (1)             ; 48 (45)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006                                                                                                                                                                                                                                                                ; lms_ctr_mm_interconnect_0_cmd_mux_005                     ; lms_ctr      ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                   ; altera_merlin_arbitrator                                  ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_router:router|                                                                                   ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                          ; lms_ctr_mm_interconnect_0_router                          ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_router_001:router_001|                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                  ; lms_ctr_mm_interconnect_0_router_001                      ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                 ; 145 (145)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 92 (92)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                        ; lms_ctr_mm_interconnect_0_rsp_mux                         ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                ; lms_ctr_mm_interconnect_0_rsp_mux_001                     ; lms_ctr      ;
;          |lms_ctr_nios2_cpu:nios2_cpu|                                                                                                  ; 1160 (0)    ; 592 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 553 (0)      ; 48 (0)            ; 559 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu                                                                                                                                                                                                                                                                                                                                  ; lms_ctr_nios2_cpu                                         ; lms_ctr      ;
;             |lms_ctr_nios2_cpu_cpu:cpu|                                                                                                 ; 1160 (776)  ; 592 (320)                 ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 553 (445)    ; 48 (9)            ; 559 (322)        ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                        ; lms_ctr_nios2_cpu_cpu                                     ; lms_ctr      ;
;                |lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|                                                    ; 384 (89)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (9)      ; 39 (0)            ; 237 (78)         ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci                                                                                                                                                                                                                                    ; lms_ctr_nios2_cpu_cpu_nios2_oci                           ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|                             ; 132 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 35 (0)            ; 61 (0)           ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper                                                                                                                                            ; lms_ctr_nios2_cpu_cpu_debug_slave_wrapper                 ; lms_ctr      ;
;                      |lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|                            ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 26 (23)           ; 23 (22)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk                                                      ; lms_ctr_nios2_cpu_cpu_debug_slave_sysclk                  ; lms_ctr      ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer3|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                   ; work         ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer4|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                   ; work         ;
;                      |lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|                                  ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 9 (5)             ; 49 (49)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck                                                            ; lms_ctr_nios2_cpu_cpu_debug_slave_tck                     ; lms_ctr      ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                   ; work         ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer2|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                   ; work         ;
;                      |sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy                                                                               ; sld_virtual_jtag_basic                                    ; work         ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg|                                   ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg                                                                                                                                                  ; lms_ctr_nios2_cpu_cpu_nios2_avalon_reg                    ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break|                                     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break                                                                                                                                                    ; lms_ctr_nios2_cpu_cpu_nios2_oci_break                     ; lms_ctr      ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|                                     ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (2)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug                                                                                                                                                    ; lms_ctr_nios2_cpu_cpu_nios2_oci_debug                     ; lms_ctr      ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                ; altera_std_synchronizer                                   ; work         ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|                                           ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 59 (59)          ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem                                                                                                                                                          ; lms_ctr_nios2_cpu_cpu_nios2_ocimem                        ; lms_ctr      ;
;                      |lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram                                                                           ; lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module                ; lms_ctr      ;
;                         |altsyncram:the_altsyncram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                                ; work         ;
;                            |altsyncram_0n61:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                           ; work         ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a                                                                                                                                                                                                                     ; lms_ctr_nios2_cpu_cpu_register_bank_a_module              ; lms_ctr      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                           ; altsyncram                                                ; work         ;
;                      |altsyncram_s0c1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                            ; altsyncram_s0c1                                           ; work         ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b                                                                                                                                                                                                                     ; lms_ctr_nios2_cpu_cpu_register_bank_b_module              ; lms_ctr      ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                           ; altsyncram                                                ; work         ;
;                      |altsyncram_s0c1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                            ; altsyncram_s0c1                                           ; work         ;
;          |lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect:nios2_cpu_custom_instruction_master_comb_xconnect|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect:nios2_cpu_custom_instruction_master_comb_xconnect                                                                                                                                                                                                                                                  ; lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect ; lms_ctr      ;
;          |lms_ctr_onchip_memory2_0:onchip_memory2_0|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                    ; lms_ctr_onchip_memory2_0                                  ; lms_ctr      ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                          ; altsyncram                                                ; work         ;
;                |altsyncram_skc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_skc1:auto_generated                                                                                                                                                                                                                                                           ; altsyncram_skc1                                           ; work         ;
;    |pll_top:inst1_pll_top|                                                                                                              ; 856 (0)     ; 675 (0)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (0)      ; 256 (0)           ; 422 (0)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top                                                                                                                                                                                                                                                                                                                                                                                      ; pll_top                                                   ; work         ;
;       |pll_ctrl:pll_ctrl_inst2|                                                                                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|pll_ctrl:pll_ctrl_inst2                                                                                                                                                                                                                                                                                                                                                              ; pll_ctrl                                                  ; work         ;
;       |rxtx_pll:rxtx_pll_inst0|                                                                                                         ; 853 (14)    ; 675 (0)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (14)     ; 256 (0)           ; 421 (0)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0                                                                                                                                                                                                                                                                                                                                                              ; rxtx_pll                                                  ; work         ;
;          |altpll:altpll_inst3|                                                                                                          ; 20 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 1 (0)             ; 9 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3                                                                                                                                                                                                                                                                                                                                          ; altpll                                                    ; work         ;
;             |pll_altpll:auto_generated|                                                                                                 ; 20 (12)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (7)       ; 1 (1)             ; 9 (5)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                ; pll_altpll                                                ; work         ;
;                |pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5                                                                                                                                                                                                                                                                 ; pll_altpll_dyn_phase_le12                                 ; work         ;
;                |pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4                                                                                                                                                                                                                                                                  ; pll_altpll_dyn_phase_le1                                  ; work         ;
;                |pll_altpll_dyn_phase_le:altpll_dyn_phase_le2|                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_altpll_dyn_phase_le:altpll_dyn_phase_le2                                                                                                                                                                                                                                                                   ; pll_altpll_dyn_phase_le                                   ; work         ;
;                |pll_cntr1:pll_internal_phasestep|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_cntr1:pll_internal_phasestep                                                                                                                                                                                                                                                                               ; pll_cntr1                                                 ; work         ;
;                |pll_cntr:phasestep_counter|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_cntr:phasestep_counter                                                                                                                                                                                                                                                                                     ; pll_cntr                                                  ; work         ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                   ; 274 (274)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 183 (183)         ; 91 (91)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg2|                                                                                                   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg3|                                                                                                   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 2 (2)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3                                                                                                                                                                                                                                                                                                                                   ; bus_sync_reg                                              ; work         ;
;          |clkctrl:clkctrl_inst10|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10                                                                                                                                                                                                                                                                                                                                       ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                     ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                         ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |clkctrl:clkctrl_inst11|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11                                                                                                                                                                                                                                                                                                                                       ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                     ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                         ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |clkctrl:clkctrl_inst7|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7                                                                                                                                                                                                                                                                                                                                        ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                      ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                          ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |clkctrl:clkctrl_inst8|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8                                                                                                                                                                                                                                                                                                                                        ; clkctrl                                                   ; clkctrl      ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                      ; clkctrl_altclkctrl_0                                      ; clkctrl      ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                          ; clkctrl_altclkctrl_0_sub                                  ; clkctrl      ;
;          |config_ctrl:config_ctrl_inst0|                                                                                                ; 110 (110)   ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 85 (85)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|config_ctrl:config_ctrl_inst0                                                                                                                                                                                                                                                                                                                                ; config_ctrl                                               ; work         ;
;          |ddrox1:ddrox1_inst6|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst6                                                                                                                                                                                                                                                                                                                                          ; ddrox1                                                    ; ddrox1       ;
;             |altera_gpio_lite:ddrox1_inst|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst6|altera_gpio_lite:ddrox1_inst                                                                                                                                                                                                                                                                                                             ; altera_gpio_lite                                          ; ddrox1       ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst6|altera_gpio_lite:ddrox1_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                        ; altgpio_one_bit                                           ; ddrox1       ;
;          |ddrox1:ddrox1_inst7|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst7                                                                                                                                                                                                                                                                                                                                          ; ddrox1                                                    ; ddrox1       ;
;             |altera_gpio_lite:ddrox1_inst|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst7|altera_gpio_lite:ddrox1_inst                                                                                                                                                                                                                                                                                                             ; altera_gpio_lite                                          ; ddrox1       ;
;                |altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|ddrox1:ddrox1_inst7|altera_gpio_lite:ddrox1_inst|altgpio_one_bit:gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                                                                                                                                                                        ; altgpio_one_bit                                           ; ddrox1       ;
;          |pll_ps_top:pll_ps_top_inst2|                                                                                                  ; 302 (22)    ; 223 (14)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (7)       ; 10 (0)            ; 216 (15)         ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2                                                                                                                                                                                                                                                                                                                                  ; pll_ps_top                                                ; work         ;
;             |pll_ps:pll_ps_inst0|                                                                                                       ; 66 (66)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 2 (2)             ; 50 (50)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0                                                                                                                                                                                                                                                                                                              ; pll_ps                                                    ; work         ;
;             |pll_ps_fsm:pll_ps_fsm_inst1|                                                                                               ; 231 (231)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 8 (8)             ; 168 (168)        ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1                                                                                                                                                                                                                                                                                                      ; pll_ps_fsm                                                ; work         ;
;          |pll_reconfig_module:pll_reconfig_module_inst1|                                                                                ; 149 (0)     ; 89 (0)                    ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 9 (0)             ; 89 (0)           ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1                                                                                                                                                                                                                                                                                                                ; pll_reconfig_module                                       ; work         ;
;             |pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|                                               ; 149 (92)    ; 89 (46)                   ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (37)      ; 9 (9)             ; 89 (46)          ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component                                                                                                                                                                                                                                    ; pll_reconfig_module_pllrcfg_ev01                          ; work         ;
;                |altsyncram:altsyncram4|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4                                                                                                                                                                                                             ; altsyncram                                                ; work         ;
;                   |altsyncram_lcj3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4|altsyncram_lcj3:auto_generated                                                                                                                                                                              ; altsyncram_lcj3                                           ; work         ;
;                |lpm_counter:cntr12|                                                                                                     ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_stn:auto_generated|                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12|cntr_stn:auto_generated                                                                                                                                                                                         ; cntr_stn                                                  ; work         ;
;                |lpm_counter:cntr13|                                                                                                     ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_hqn:auto_generated|                                                                                             ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13|cntr_hqn:auto_generated                                                                                                                                                                                         ; cntr_hqn                                                  ; work         ;
;                |lpm_counter:cntr14|                                                                                                     ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr14                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_jqn:auto_generated|                                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr14|cntr_jqn:auto_generated                                                                                                                                                                                         ; cntr_jqn                                                  ; work         ;
;                |lpm_counter:cntr15|                                                                                                     ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr15                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_gqn:auto_generated|                                                                                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr15|cntr_gqn:auto_generated                                                                                                                                                                                         ; cntr_gqn                                                  ; work         ;
;                |lpm_counter:cntr16|                                                                                                     ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16                                                                                                                                                                                                                 ; lpm_counter                                               ; work         ;
;                   |cntr_stn:auto_generated|                                                                                             ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16|cntr_stn:auto_generated                                                                                                                                                                                         ; cntr_stn                                                  ; work         ;
;                |lpm_counter:cntr2|                                                                                                      ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2                                                                                                                                                                                                                  ; lpm_counter                                               ; work         ;
;                   |cntr_0kn:auto_generated|                                                                                             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2|cntr_0kn:auto_generated                                                                                                                                                                                          ; cntr_0kn                                                  ; work         ;
;          |sync_reg:sync_reg0|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg10|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg10                                                                                                                                                                                                                                                                                                                                          ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg1|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg2|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg2                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg4|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg4                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg5|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg6|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg6                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg7|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg9|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg9                                                                                                                                                                                                                                                                                                                                           ; sync_reg                                                  ; work         ;
;    |rxtx_top:inst6_rxtx_top|                                                                                                            ; 5174 (0)    ; 5110 (0)                  ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 2936 (0)          ; 2175 (0)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top                                                                                                                                                                                                                                                                                                                                                                                    ; rxtx_top                                                  ; work         ;
;       |rx_path_top:rx_path_top_inst5|                                                                                                   ; 5172 (0)    ; 5108 (0)                  ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 2935 (0)          ; 2174 (0)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5                                                                                                                                                                                                                                                                                                                                                      ; rx_path_top                                               ; work         ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                           ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                           ; bus_sync_reg                                              ; work         ;
;          |bus_sync_reg:bus_sync_reg3|                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg3                                                                                                                                                                                                                                                                                                                           ; bus_sync_reg                                              ; work         ;
;          |data2packets_top:data2packets_top_inst2|                                                                                      ; 807 (96)    ; 776 (88)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (4)       ; 437 (64)          ; 344 (26)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2                                                                                                                                                                                                                                                                                                              ; data2packets_top                                          ; work         ;
;             |bit_pack:bit_pack_inst1|                                                                                                   ; 443 (130)   ; 440 (130)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 308 (65)          ; 132 (65)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1                                                                                                                                                                                                                                                                                      ; bit_pack                                                  ; work         ;
;                |pack_48_to_64:inst0|                                                                                                    ; 313 (313)   ; 310 (310)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 243 (243)         ; 67 (67)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0                                                                                                                                                                                                                                                                  ; pack_48_to_64                                             ; work         ;
;             |data2packets:data2packets_inst2|                                                                                           ; 233 (233)   ; 221 (221)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 65 (65)           ; 159 (159)        ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2                                                                                                                                                                                                                                                                              ; data2packets                                              ; work         ;
;             |data2packets_fsm:data2packets_fsm_inst0|                                                                                   ; 37 (37)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 27 (27)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets_fsm:data2packets_fsm_inst0                                                                                                                                                                                                                                                                      ; data2packets_fsm                                          ; work         ;
;          |delay_chain:delay_chain_inst5|                                                                                                ; 384 (384)   ; 384 (384)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 378 (378)         ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|delay_chain:delay_chain_inst5                                                                                                                                                                                                                                                                                                                        ; delay_chain                                               ; work         ;
;          |diq2fifo:diq2fifo_inst0|                                                                                                      ; 383 (27)    ; 341 (26)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (1)       ; 204 (0)           ; 155 (26)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0                                                                                                                                                                                                                                                                                                                              ; diq2fifo                                                  ; work         ;
;             |lms7002_ddin:inst0_lms7002_ddin|                                                                                           ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (0)            ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin                                                                                                                                                                                                                                                                                              ; lms7002_ddin                                              ; work         ;
;                |altddio_in:ALTDDIO_IN_component|                                                                                        ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (0)            ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component                                                                                                                                                                                                                                                              ; altddio_in                                                ; work         ;
;                   |ddio_in_e4i:auto_generated|                                                                                          ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated                                                                                                                                                                                                                                   ; ddio_in_e4i                                               ; work         ;
;             |rxiq:inst1_rxiq|                                                                                                           ; 212 (51)    ; 206 (50)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 145 (45)          ; 62 (5)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq                                                                                                                                                                                                                                                                                                              ; rxiq                                                      ; work         ;
;                |rxiq_siso:inst0_rxiq_siso|                                                                                              ; 162 (52)    ; 156 (51)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 100 (1)           ; 57 (52)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso                                                                                                                                                                                                                                                                                    ; rxiq_siso                                                 ; work         ;
;                   |rxiq_siso_ddr:rxiq_siso_ddr_inst1|                                                                                   ; 56 (56)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 49 (49)           ; 3 (3)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1                                                                                                                                                                                                                                                  ; rxiq_siso_ddr                                             ; work         ;
;                   |rxiq_siso_sdr:rxiq_siso_sdr_inst0|                                                                                   ; 55 (55)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 50 (50)           ; 4 (4)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0                                                                                                                                                                                                                                                  ; rxiq_siso_sdr                                             ; work         ;
;             |smpl_cmp:inst3_smpl_cmp|                                                                                                   ; 93 (93)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 20 (20)           ; 55 (55)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp                                                                                                                                                                                                                                                                                                      ; smpl_cmp                                                  ; work         ;
;             |test_data_dd:int2_test_data_dd|                                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|test_data_dd:int2_test_data_dd                                                                                                                                                                                                                                                                                               ; test_data_dd                                              ; work         ;
;          |fifo_inst:smpl_fifo_inst1|                                                                                                    ; 142 (0)     ; 128 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 52 (0)            ; 78 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1                                                                                                                                                                                                                                                                                                                            ; fifo_inst                                                 ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 142 (0)     ; 128 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 52 (0)            ; 78 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                          ; dcfifo_mixed_widths                                       ; work         ;
;                |dcfifo_3hn1:auto_generated|                                                                                             ; 142 (34)    ; 128 (33)                  ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (1)       ; 52 (22)           ; 78 (5)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated                                                                                                                                                                                                                                               ; dcfifo_3hn1                                               ; work         ;
;                   |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                               ; a_gray2bin_tsa                                            ; work         ;
;                   |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                               ; a_gray2bin_tsa                                            ; work         ;
;                   |a_graycounter_ovb:wrptr_g1p|                                                                                         ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 20 (20)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                   ; a_graycounter_ovb                                         ; work         ;
;                   |a_graycounter_th6:rdptr_g1p|                                                                                         ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|a_graycounter_th6:rdptr_g1p                                                                                                                                                                                                                   ; a_graycounter_th6                                         ; work         ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 7 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                    ; alt_synch_pipe_9pl                                        ; work         ;
;                      |dffpipe_ue9:dffpipe13|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 7 (7)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_ue9:dffpipe13                                                                                                                                                                                              ; dffpipe_ue9                                               ; work         ;
;                   |alt_synch_pipe_cpl:ws_dgrp|                                                                                          ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 8 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_cpl:ws_dgrp                                                                                                                                                                                                                    ; alt_synch_pipe_cpl                                        ; work         ;
;                      |dffpipe_ve9:dffpipe16|                                                                                            ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 8 (8)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_ve9:dffpipe16                                                                                                                                                                                              ; dffpipe_ve9                                               ; work         ;
;                   |altsyncram_8d61:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|altsyncram_8d61:fifo_ram                                                                                                                                                                                                                      ; altsyncram_8d61                                           ; work         ;
;                   |cmpr_ei5:rdempty_eq_comp|                                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                                                                                                                                                      ; cmpr_ei5                                                  ; work         ;
;                   |cmpr_ei5:rdfull_eq_comp|                                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|cmpr_ei5:rdfull_eq_comp                                                                                                                                                                                                                       ; cmpr_ei5                                                  ; work         ;
;                   |cmpr_ei5:wrfull_eq_comp|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                                                                                                                                                       ; cmpr_ei5                                                  ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                        ; dffpipe_8d9                                               ; work         ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                            ; dffpipe_pe9                                               ; work         ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                            ; dffpipe_pe9                                               ; work         ;
;          |lms_dsp:dsp_subsystem_inst11|                                                                                                 ; 3302 (0)    ; 3298 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1845 (0)          ; 1456 (0)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11                                                                                                                                                                                                                                                                                                                         ; lms_dsp                                                   ; lms_dsp      ;
;             |altera_reset_controller:rst_controller|                                                                                    ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                  ; altera_reset_controller                                   ; lms_dsp      ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                       ; altera_reset_synchronizer                                 ; lms_dsp      ;
;             |avs2fifo:avs2fifo_0|                                                                                                       ; 49 (49)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|avs2fifo:avs2fifo_0                                                                                                                                                                                                                                                                                                     ; avs2fifo                                                  ; lms_dsp      ;
;             |fifo2avs:fifo2avs_0|                                                                                                       ; 49 (49)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|fifo2avs:fifo2avs_0                                                                                                                                                                                                                                                                                                     ; fifo2avs                                                  ; lms_dsp      ;
;             |lms_dsp_avalon_st_adapter:avalon_st_adapter|                                                                               ; 101 (0)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (0)            ; 53 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter:avalon_st_adapter                                                                                                                                                                                                                                                                             ; lms_dsp_avalon_st_adapter                                 ; lms_dsp      ;
;                |lms_dsp_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|                                                  ; 101 (101)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 53 (53)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter:avalon_st_adapter|lms_dsp_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0                                                                                                                                                                                                       ; lms_dsp_avalon_st_adapter_data_format_adapter_0           ; lms_dsp      ;
;             |lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001|                                                                       ; 78 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 52 (0)            ; 26 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001                                                                                                                                                                                                                                                                     ; lms_dsp_avalon_st_adapter_001                             ; lms_dsp      ;
;                |lms_dsp_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|                                              ; 78 (78)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 52 (52)           ; 26 (26)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001|lms_dsp_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0                                                                                                                                                                                           ; lms_dsp_avalon_st_adapter_001_data_format_adapter_0       ; lms_dsp      ;
;             |lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|                                                                               ; 3021 (0)    ; 3021 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1647 (0)          ; 1374 (0)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0                                                                                                                                                                                                                                                                             ; lms_dsp_fir_compiler_ii_0                                 ; lms_dsp      ;
;                |lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|                                                       ; 3021 (0)    ; 3021 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1647 (0)          ; 1374 (0)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst                                                                                                                                                                                                            ; lms_dsp_fir_compiler_ii_0_ast                             ; lms_dsp      ;
;                   |auk_dspip_avalon_streaming_source_hpfir:source|                                                                      ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                             ; auk_dspip_avalon_streaming_source_hpfir                   ; lms_dsp      ;
;                   |lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|                                                 ; 2998 (1509) ; 2996 (1481)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1624 (136)        ; 1374 (1373)      ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                        ; lms_dsp_fir_compiler_ii_0_rtl_core                        ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_compute_q_11|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_11                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_compute_q_12|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_12                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_compute_q_15|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_compute_q_17|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_17                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr11_q_11|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr11_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr12_q_11|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr12_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_11|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr16_q_12|                                                                     ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr16_q_12                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr17_q_11|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr17_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr18_q_11|                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr18_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr19_q_11|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr19_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr21_q_11|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr21_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr22_q_11|                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr22_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr26_q_12|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr26_q_12                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr28_q_12|                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr28_q_12                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr32_q_15|                                                                     ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr32_q_15                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr7_q_16|                                                                      ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr7_q_16                                                                                            ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr8_q_16|                                                                      ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 71 (71)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr8_q_16                                                                                            ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr9_q_13|                                                                      ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr9_q_13                                                                                            ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr11_q_11|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr11_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr12_q_11|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr12_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr13_q_11|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr13_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr14_q_11|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr14_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr16_q_12|                                                                     ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr16_q_12                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr17_q_11|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr17_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr18_q_11|                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr18_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr19_q_11|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr19_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr21_q_11|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr21_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr22_q_11|                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr22_q_11                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr26_q_12|                                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr26_q_12                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr28_q_12|                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr28_q_12                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr32_q_15|                                                                     ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr32_q_15                                                                                           ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr7_q_16|                                                                      ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 66 (66)           ; 6 (6)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr7_q_16                                                                                            ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr8_q_16|                                                                      ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 72 (72)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr8_q_16                                                                                            ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:d_u1_m0_wo0_wi0_r0_delayr9_q_13|                                                                      ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 2 (2)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u1_m0_wo0_wi0_r0_delayr9_q_13                                                                                            ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr10|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr11|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr12|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr13|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr14|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr15|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr16|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr17|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr18|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr19|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr1|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr20|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr21|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr22|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr23|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr24|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr25|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr26|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr27|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr28|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr29|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr2|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr30|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr31|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr32|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr33|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr3|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr4|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr5|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr6|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr7|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr8|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u0_m0_wo0_wi0_r0_delayr9|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr10|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr10                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr11|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr11                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr12|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr12                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr13|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr13                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr14|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr14                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr15|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr15                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr16|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr16                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr17|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr17                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr18|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr18                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr19|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr19                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr1|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr1                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr20|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr20                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr21|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr21                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr22|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr22                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr23|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr23                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr24|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr24                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr25|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr25                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr26|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr26                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr27|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr27                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr28|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr28                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr29|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr29                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr2|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr2                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr30|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr30                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr31|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr31                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr32|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr32                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr33|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr33                                                                                                  ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr3|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr3                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr4|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr4                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr5|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr5                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr6|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr6                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr7|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr7                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr8|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr8                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;                      |dspba_delay:u1_m0_wo0_wi0_r0_delayr9|                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u1_m0_wo0_wi0_r0_delayr9                                                                                                   ; dspba_delay                                               ; lms_dsp      ;
;          |smpl_cnt:smpl_cnt_inst3|                                                                                                      ; 134 (70)    ; 129 (65)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 130 (65)         ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3                                                                                                                                                                                                                                                                                                                              ; smpl_cnt                                                  ; work         ;
;             |lpm_cnt_inst:lpm_cnt_inst_inst0|                                                                                           ; 65 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0                                                                                                                                                                                                                                                                                              ; lpm_cnt_inst                                              ; work         ;
;                |lpm_counter:LPM_COUNTER_component|                                                                                      ; 65 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (0)           ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                            ; lpm_counter                                               ; work         ;
;                   |cntr_5gk:auto_generated|                                                                                             ; 65 (65)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 65 (65)          ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated                                                                                                                                                                                                                                    ; cntr_5gk                                                  ; work         ;
;          |sync_reg:sync_reg0|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg10|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg10                                                                                                                                                                                                                                                                                                                                  ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg11|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg11                                                                                                                                                                                                                                                                                                                                  ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg5|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg6|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg6                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;          |sync_reg:sync_reg8|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg8                                                                                                                                                                                                                                                                                                                                   ; sync_reg                                                  ; work         ;
;       |sync_reg:sync_reg1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                 ; sync_reg                                                  ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 183 (1)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (1)       ; 14 (0)            ; 94 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                           ; sld_hub                                                   ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 182 (0)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 14 (0)            ; 94 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                               ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 182 (0)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 14 (0)            ; 94 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                        ; alt_sld_fab                                               ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 182 (7)     ; 108 (6)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (1)       ; 14 (3)            ; 94 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                    ; alt_sld_fab_alt_sld_fab                                   ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 178 (0)     ; 102 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 11 (0)            ; 94 (0)           ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric                         ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 178 (134)   ; 102 (74)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (57)      ; 11 (10)           ; 94 (68)          ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                           ; sld_jtag_hub                                              ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                   ; sld_rom_sr                                                ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; 0          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                 ; sld_shadow_jsm                                            ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 2551 (355)  ; 2439 (354)                ; 0 (0)         ; 156160      ; 17   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (1)      ; 1803 (354)        ; 636 (1)          ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                             ; sld_signaltap                                             ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 2196 (0)    ; 2085 (0)                  ; 0 (0)         ; 156160      ; 17   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)      ; 1449 (0)          ; 636 (0)          ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                                        ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 2196 (1327) ; 2085 (1298)               ; 0 (0)         ; 156160      ; 17   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (32)     ; 1449 (1234)       ; 636 (58)         ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                ; sld_signaltap_implb                                       ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 60 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 39 (39)           ; 20 (0)           ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                 ; altdpram                                                  ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                             ; lpm_decode                                                ; work         ;
;                   |decode_3af:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated                                                                                                                                                                                   ; decode_3af                                                ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                                     ; lpm_mux                                                   ; work         ;
;                   |mux_m7c:auto_generated|                                                                                              ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_m7c:auto_generated                                                                                                                                                                                              ; mux_m7c                                                   ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 156160      ; 17   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                ; altsyncram                                                ; work         ;
;                |altsyncram_qi14:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 156160      ; 17   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated                                                                                                                                                                                                                 ; altsyncram_qi14                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                 ; lpm_shiftreg                                              ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                   ; lpm_shiftreg                                              ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                        ; serial_crc_16                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 87 (87)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 12 (12)           ; 53 (53)          ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                     ; sld_buffer_manager                                        ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 276 (1)     ; 261 (1)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 159 (0)           ; 102 (1)          ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                    ; sld_ela_control                                           ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                            ; lpm_shiftreg                                              ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 245 (0)     ; 245 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 146 (0)           ; 99 (0)           ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                             ; sld_ela_basic_multi_level_trigger                         ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 147 (147)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 145 (145)         ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                  ; lpm_shiftreg                                              ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 100 (0)     ; 98 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 99 (0)           ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                              ; sld_mbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                        ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                                        ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                                        ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                                        ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                                                       ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                                        ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                                        ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                                        ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                                        ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                                        ; sld_sbpmg                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                                        ; sld_sbpmg                                                 ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 27 (17)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 10 (0)            ; 2 (2)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                      ; sld_ela_trigger_flow_mgr                                  ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                              ; lpm_shiftreg                                              ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 389 (12)    ; 367 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (12)      ; 4 (0)             ; 367 (0)          ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                               ; sld_offload_buffer_mgr                                    ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 11 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 9 (0)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                     ; lpm_counter                                               ; work         ;
;                   |cntr_rsh:auto_generated|                                                                                             ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rsh:auto_generated                                                                                                                             ; cntr_rsh                                                  ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                              ; lpm_counter                                               ; work         ;
;                   |cntr_7hi:auto_generated|                                                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_7hi:auto_generated                                                                                                                                                      ; cntr_7hi                                                  ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                    ; lpm_counter                                               ; work         ;
;                   |cntr_9rh:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_9rh:auto_generated                                                                                                                                            ; cntr_9rh                                                  ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                       ; lpm_counter                                               ; work         ;
;                   |cntr_odi:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated                                                                                                                                               ; cntr_odi                                                  ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                              ; lpm_shiftreg                                              ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 309 (309)   ; 305 (305)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 305 (305)        ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                               ; lpm_shiftreg                                              ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                            ; lpm_shiftreg                                              ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                          ; sld_rom_sr                                                ; work         ;
;    |sync_reg:sync_reg0|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                         ; sync_reg                                                  ; work         ;
;    |sync_reg:sync_reg1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                                         ; sync_reg                                                  ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+-------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+----------+------+
; LMS_MCLK1         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; LMS_FCLK1         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_TXNRX1        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_ENABLE_IQSEL1 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[6]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[7]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[8]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[9]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[10]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_DIQ1_D[11]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LMS_FCLK2         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LMS_TXNRX2        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_GPCLK1       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI0_SCLK    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI0_MOSI    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI0_MISO    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI0_CE0     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI1_SCLK    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI1_MOSI    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI1_MISO    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_SPI1_CE0     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; RAPI_GPIO12       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FT_WRn            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FT_OEn            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FT_WAKEUPn        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FT_RDn            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ETH_GPIO0         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; GNSS_TPULSE       ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; GNSS_UART_TX      ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; GNSS_UART_RX      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_SCLK     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_MOSI     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FPGA_SPI_LMS_SS   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SR_SCLK           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SR_DIN            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SR_LATCH          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; BUZZER            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FAN_CTRL          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[0]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[1]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[2]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_BE[3]          ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; FT_D[0]           ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[1]           ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[2]           ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[3]           ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[4]           ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[5]           ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[6]           ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[7]           ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[8]           ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[9]           ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[10]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[11]          ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[12]          ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[13]          ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[14]          ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[15]          ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FT_D[16]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[17]          ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[18]          ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[19]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[20]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[21]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[22]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[23]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[24]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[25]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[26]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[27]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[28]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[29]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FT_D[30]          ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_D[31]          ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FPGA_I2C_SCL      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FPGA_I2C_SDA      ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; WIFI_PIO5         ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[0]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[1]      ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[2]      ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FPGA_GPIO[3]      ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[4]      ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[5]      ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --   ;
; FPGA_GPIO[6]      ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; FPGA_GPIO[7]      ; Bidir    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LM75_OS           ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; LMK_CLK           ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; FT_RXFn           ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_CLK            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; HW_VER[2]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; LMS_MCLK2         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; FPGA_BTN          ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; FT_TXEn           ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; LMS_ENABLE_IQSEL2 ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[1]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[2]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[3]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[4]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; LMS_DIQ2_D[5]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[6]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[7]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[8]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[9]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[10]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; LMS_DIQ2_D[11]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; FPGA_SPI_MISO     ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; BOM_VER[3]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; BOM_VER[2]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; BOM_VER[1]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; BOM_VER[0]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; ETH_GPIO1         ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; HW_VER[1]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; ETH_GPIO2         ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; HW_VER[0]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; ADF_MUXOUT        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; RAPI_EMMC_EN      ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+----------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; LMS_MCLK1                                                                                                                                                                                               ;                   ;         ;
; RAPI_SPI0_SCLK                                                                                                                                                                                          ;                   ;         ;
; RAPI_SPI0_MOSI                                                                                                                                                                                          ;                   ;         ;
; RAPI_SPI0_CE0                                                                                                                                                                                           ;                   ;         ;
; RAPI_SPI1_SCLK                                                                                                                                                                                          ;                   ;         ;
; RAPI_SPI1_MOSI                                                                                                                                                                                          ;                   ;         ;
; RAPI_SPI1_CE0                                                                                                                                                                                           ;                   ;         ;
; ETH_GPIO0                                                                                                                                                                                               ;                   ;         ;
; GNSS_TPULSE                                                                                                                                                                                             ;                   ;         ;
; GNSS_UART_TX                                                                                                                                                                                            ;                   ;         ;
; FT_BE[0]                                                                                                                                                                                                ;                   ;         ;
; FT_BE[1]                                                                                                                                                                                                ;                   ;         ;
; FT_BE[2]                                                                                                                                                                                                ;                   ;         ;
; FT_BE[3]                                                                                                                                                                                                ;                   ;         ;
; FT_D[0]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[0]~feeder                                                                                                                                         ; 0                 ; 6       ;
; FT_D[1]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[1]~feeder                                                                                                                                         ; 0                 ; 6       ;
; FT_D[2]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[2]~feeder                                                                                                                                         ; 0                 ; 6       ;
; FT_D[3]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[3]~feeder                                                                                                                                         ; 1                 ; 6       ;
; FT_D[4]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[4]~feeder                                                                                                                                         ; 1                 ; 6       ;
; FT_D[5]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[5]                                                                                                                                                ; 0                 ; 6       ;
; FT_D[6]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[6]~feeder                                                                                                                                         ; 1                 ; 6       ;
; FT_D[7]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[7]                                                                                                                                                ; 0                 ; 6       ;
; FT_D[8]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector1~2                                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[8]~feeder                                                                                                                                         ; 0                 ; 6       ;
; FT_D[9]                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector4~0                                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[9]~feeder                                                                                                                                         ; 0                 ; 6       ;
; FT_D[10]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[10]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[11]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[11]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[12]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|Selector2~5                                                                                                                                     ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[12]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[13]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[13]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[14]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[14]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[15]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[15]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[16]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[16]                                                                                                                                               ; 0                 ; 6       ;
; FT_D[17]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[17]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[18]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[18]                                                                                                                                               ; 0                 ; 6       ;
; FT_D[19]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[19]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[20]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[20]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[21]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[21]                                                                                                                                               ; 1                 ; 6       ;
; FT_D[22]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[22]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[23]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[23]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[24]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[24]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[25]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[25]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[26]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[26]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[27]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[27]                                                                                                                                               ; 0                 ; 6       ;
; FT_D[28]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[28]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[29]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[29]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FT_D[30]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[30]~feeder                                                                                                                                        ; 1                 ; 6       ;
; FT_D[31]                                                                                                                                                                                                ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data[31]~feeder                                                                                                                                        ; 0                 ; 6       ;
; FPGA_I2C_SCL                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0    ; 0                 ; 6       ;
; FPGA_I2C_SDA                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0    ; 1                 ; 6       ;
; WIFI_PIO5                                                                                                                                                                                               ;                   ;         ;
; FPGA_GPIO[0]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~193                                                                                                             ; 0                 ; 6       ;
; FPGA_GPIO[1]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~181                                                                                                             ; 0                 ; 6       ;
; FPGA_GPIO[2]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~165                                                                                                             ; 1                 ; 6       ;
; FPGA_GPIO[3]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~153                                                                                                             ; 0                 ; 6       ;
; FPGA_GPIO[4]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~141                                                                                                             ; 0                 ; 6       ;
; FPGA_GPIO[5]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~129                                                                                                             ; 0                 ; 6       ;
; FPGA_GPIO[6]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~117                                                                                                             ; 1                 ; 6       ;
; FPGA_GPIO[7]                                                                                                                                                                                            ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~105                                                                                                             ; 1                 ; 0       ;
; LM75_OS                                                                                                                                                                                                 ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|fan_ctrl_out~0                                                                                                                                       ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~193                                                                                                             ; 0                 ; 6       ;
; LMK_CLK                                                                                                                                                                                                 ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|SCLK_reg                                                                                                               ; 0                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|transmitting                                                                                                           ; 0                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|stateZero                                                                                                              ; 0                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|spi_slave_select_reg[0]                                                                                                ; 1                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|SSO_reg                                                                                                                ; 0                 ; 0       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                                 ; 0                 ; 0       ;
; FT_RXFn                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|Selector2~0                                                                                                                                               ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|Selector37~0                                                                                                                                              ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|Selector35~1                                                                                                                                              ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|WR_data_req_int~4                                                                                                                                         ; 1                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|RD_data_valid_int~1                                                                                                                                       ; 1                 ; 6       ;
; FT_CLK                                                                                                                                                                                                  ;                   ;         ;
; HW_VER[2]                                                                                                                                                                                               ;                   ;         ;
;      - sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                   ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|altsyncram_8a61:fifo_ram|ram_block11a0                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.idle                                                                                                                                        ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.prep_cmd                                                                                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.cmd                                                                                                                                         ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.bus_turn0                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.bus_turn1                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.data_trnsf                                                                                                                                  ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[0]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[1]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[2]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[3]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[4]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[5]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[6]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[7]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[8]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[9]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[10]                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[11]                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[12]                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[13]                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[14]                                                                                                                                              ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|term_cnt[15]                                                                                                                                              ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg1|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg9|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - sync_reg:sync_reg1|sync_reg[0]                                                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|rd_wr_reg                                                                                                                                                 ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|ch_n_reg[1]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|ch_n_reg[0]                                                                                                                                               ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|trnsf_en_reg                                                                                                                                              ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg4|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg1|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg9|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg5|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg2|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.go_ep02                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.go_ep82                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.go_ep83                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|ep_priority[1]                                                                                                                                  ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|ep_priority[0]                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg4|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg5|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg6|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[0]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg10|sync_reg[1]                                                                                                                    ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg2|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[0]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[90]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[106]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[74]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[122]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[102]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[86]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[70]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[118]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[82]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[98]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[66]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[114]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[110]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[94]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[78]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[126]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[101]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[85]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[69]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[117]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[89]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[105]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[73]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[121]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[81]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[97]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[65]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[113]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[109]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[93]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[77]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[125]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[88]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[104]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[72]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[120]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[100]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[84]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[68]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[116]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[80]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[96]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[64]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[112]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[108]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[92]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[76]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[124]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[91]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[87]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[83]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[95]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[103]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[107]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[99]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[111]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[71]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[75]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[67]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[79]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[123]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[119]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[115]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[127]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[41]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[42]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[40]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[43]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[38]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[37]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[36]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[39]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[33]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[34]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[32]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[35]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[46]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[45]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[44]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[47]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[22]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[21]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[20]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[23]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[25]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[26]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[24]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[27]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[17]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[18]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[16]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[19]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[30]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[29]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[28]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[31]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[15]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[54]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[53]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[52]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[55]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[57]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[58]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[56]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[59]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[49]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[50]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[48]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[51]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[62]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[61]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[60]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[63]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[133]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[137]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[129]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[141]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[138]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[134]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[130]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[142]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[136]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[132]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[128]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[140]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[135]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[139]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[131]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[143]                                                                                                          ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[6]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[4]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[4]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[6]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[5]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[2]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[2]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[5]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[3]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[0]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[0]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[3]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[1]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[1]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[8]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|wrptr_g[7]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[7]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe19a[8]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_ep02                                                                                                                        ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_ep82                                                                                                                        ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_ep83                                                                                                                        ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|WR_data_req_int                                                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[0]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg6|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[0]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg10|sync_reg[0]                                                                                                                    ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[0]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[90]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[106]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[74]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[122]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[102]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[86]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[70]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[118]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[82]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[98]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[66]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[114]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[110]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[94]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[78]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[126]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[101]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[85]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[69]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[117]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[89]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[105]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[73]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[121]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[81]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[97]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[65]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[113]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[109]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[93]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[77]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[125]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[88]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[104]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[72]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[120]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[100]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[84]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[68]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[116]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[80]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[96]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[64]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[112]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[108]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[92]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[76]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[124]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[91]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[87]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[83]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[95]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[103]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[107]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[99]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[111]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[71]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[75]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[67]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[79]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[123]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[119]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[115]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[127]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[41]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[42]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[40]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[43]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[38]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[37]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[36]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[39]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[33]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[34]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[32]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[35]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[46]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[45]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[44]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[47]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[22]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[21]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[20]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[23]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[25]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[26]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[24]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[27]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[17]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[18]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[16]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[19]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[30]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[29]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[28]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[31]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[15]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[54]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[53]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[52]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[55]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[57]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[58]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[56]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[59]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[49]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[50]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[48]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[51]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[62]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[61]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[60]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[63]                                                                                                           ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[133]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[137]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[129]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[141]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[138]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[134]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[130]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[142]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[136]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[132]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[128]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[140]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[135]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[139]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[131]                                                                                                          ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[143]                                                                                                          ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a6                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a4                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[4]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[6]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a5                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a2                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[2]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[5]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a3                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a0                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[0]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[3]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a1                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[1]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a8                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a7                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[7]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_id9:dffpipe17|dffe18a[8]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|current_state.check_priority                                                                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|master_is_writting                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[9]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[8]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[7]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[6]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[5]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[4]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[3]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[2]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[1]                                                                                                            ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[0]                                                                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|parity9                                   ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[4]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[6]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[2]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[5]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[0]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[3]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[1]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[7]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|rdptr_g[8]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[6]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[8]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[4]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[7]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[5]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[2]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[3]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[0]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe16a[1]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a0                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a1                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a2                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a3                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a4                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a5                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a6                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a7                                ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a8                                ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg0|sync_reg[1]                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[2]                          ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[1]                          ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[0]                          ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[6]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[8]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[4]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[7]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[5]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[2]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[3]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[0]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|alt_synch_pipe_0ol:rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a[1]           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|parity6                                   ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg0|sync_reg[0]                                                                                                                     ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[6]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[8]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[4]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[7]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[5]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[2]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[3]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[0]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|delayed_wrptr_g[1]                                                    ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[2]                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[1]                           ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[0]                           ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~304                                                                                                                 ; 0                 ; 6       ;
;      - sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                   ; 0                 ; 6       ;
;      - sync_reg:sync_reg0|sync_reg[0]                                                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst2_FT601_top|EP_act                                                                                                                                                                 ; 0                 ; 6       ;
; LMS_MCLK2                                                                                                                                                                                               ;                   ;         ;
; FPGA_BTN                                                                                                                                                                                                ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~181                                                                                                             ; 1                 ; 6       ;
;      - debounce:btn_deb|flipflops[0]~feeder                                                                                                                                                             ; 1                 ; 6       ;
; FT_TXEn                                                                                                                                                                                                 ;                   ;         ;
;      - FT601_top:inst2_FT601_top|FT601:ft_fsm|process_4~0                                                                                                                                               ; 0                 ; 6       ;
; LMS_ENABLE_IQSEL2                                                                                                                                                                                       ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[12]~feeder ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[12]~feeder ; 1                 ; 0       ;
; LMS_DIQ2_D[0]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[1]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[1]~feeder  ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[1]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[2]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[2]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[2]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[3]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[3]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[3]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[4]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[4]~feeder  ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[4]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[5]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[5]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[5]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[6]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[6]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[6]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[7]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[7]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[7]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[8]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[8]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[8]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[9]                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[9]~feeder  ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[9]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[10]                                                                                                                                                                                          ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[10]~feeder ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[10]~feeder ; 0                 ; 0       ;
; LMS_DIQ2_D[11]                                                                                                                                                                                          ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[11]~feeder ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[11]~feeder ; 1                 ; 0       ;
; FPGA_SPI_MISO                                                                                                                                                                                           ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|MISO_reg~0                                                                                                             ; 1                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|MISO_reg~4                                                                                                               ; 1                 ; 6       ;
; BOM_VER[3]                                                                                                                                                                                              ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~204                                                                                                                 ; 0                 ; 6       ;
; BOM_VER[2]                                                                                                                                                                                              ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~228                                                                                                                 ; 0                 ; 6       ;
; BOM_VER[1]                                                                                                                                                                                              ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~252                                                                                                                 ; 0                 ; 6       ;
; BOM_VER[0]                                                                                                                                                                                              ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~276                                                                                                                 ; 1                 ; 6       ;
; ETH_GPIO1                                                                                                                                                                                               ;                   ;         ;
;      - inst9_data[11]~0                                                                                                                                                                                 ; 1                 ; 6       ;
;      - general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED2_Output_ctrl|out_ctrl:led_g_ctrl|output_tmp~0                                                                                      ; 1                 ; 6       ;
; HW_VER[1]                                                                                                                                                                                               ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~328                                                                                                                 ; 1                 ; 6       ;
; ETH_GPIO2                                                                                                                                                                                               ;                   ;         ;
;      - inst9_data[10]~1                                                                                                                                                                                 ; 0                 ; 6       ;
; HW_VER[0]                                                                                                                                                                                               ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~352                                                                                                                 ; 0                 ; 6       ;
; ADF_MUXOUT                                                                                                                                                                                              ;                   ;         ;
; RAPI_EMMC_EN                                                                                                                                                                                            ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|led_ctrl:FPGA_LED1_Output_ctrl|out_ctrl:led_g_ctrl|output_tmp~0                                                                                      ; 1                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                         ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[0]~en                                                                                                                                                                                                                                                                                                                              ; FF_X49_Y11_N27     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[1]~en                                                                                                                                                                                                                                                                                                                              ; FF_X49_Y2_N3       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[2]~en                                                                                                                                                                                                                                                                                                                              ; FF_X49_Y11_N13     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|be[3]~en                                                                                                                                                                                                                                                                                                                              ; FF_X49_Y2_N5       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|current_state.data_trnsf                                                                                                                                                                                                                                                                                                              ; FF_X17_Y15_N25     ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[0]~en                                                                                                                                                                                                                                                                                                                            ; FF_X9_Y14_N21      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[10]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y18_N1      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[11]~en                                                                                                                                                                                                                                                                                                                           ; FF_X19_Y16_N13     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[12]~en                                                                                                                                                                                                                                                                                                                           ; FF_X19_Y16_N1      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[13]~en                                                                                                                                                                                                                                                                                                                           ; FF_X19_Y16_N31     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[14]~en                                                                                                                                                                                                                                                                                                                           ; FF_X19_Y16_N21     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[15]~en                                                                                                                                                                                                                                                                                                                           ; FF_X19_Y16_N11     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[16]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N5      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[17]~en                                                                                                                                                                                                                                                                                                                           ; FF_X17_Y16_N13     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[18]~en                                                                                                                                                                                                                                                                                                                           ; FF_X17_Y16_N1      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[19]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N3      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[1]~en                                                                                                                                                                                                                                                                                                                            ; FF_X9_Y14_N7       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[20]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N1      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[21]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N21     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[22]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N31     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[23]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N7      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[24]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N13     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[25]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N25     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[26]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N17     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[27]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y16_N15     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[28]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N19     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[29]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N15     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[2]~en                                                                                                                                                                                                                                                                                                                            ; FF_X9_Y14_N3       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[30]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N11     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[31]~en                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y17_N29     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[3]~en                                                                                                                                                                                                                                                                                                                            ; FF_X9_Y14_N23      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[4]~en                                                                                                                                                                                                                                                                                                                            ; FF_X9_Y14_N11      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[5]~en                                                                                                                                                                                                                                                                                                                            ; FF_X9_Y14_N5       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[6]~en                                                                                                                                                                                                                                                                                                                            ; FF_X20_Y14_N25     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[7]~en                                                                                                                                                                                                                                                                                                                            ; FF_X20_Y14_N1      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[8]~en                                                                                                                                                                                                                                                                                                                            ; FF_X49_Y18_N13     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601:ft_fsm|data[9]~en                                                                                                                                                                                                                                                                                                                            ; FF_X49_Y18_N21     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|ep_checked~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X10_Y15_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|FT601_arb:ftdi_arbiter|fsm_epgo                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X9_Y15_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                     ; LCCOMB_X4_Y14_N14  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                     ; LCCOMB_X9_Y15_N30  ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|a_graycounter_fub:wrptr_g1p|_~0                                                                                                                                                                                                                   ; LCCOMB_X4_Y11_N30  ; 18      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                     ; LCCOMB_X1_Y13_N20  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|_~0                                                                                                                                                                                                                                               ; LCCOMB_X22_Y10_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                     ; LCCOMB_X20_Y13_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                     ; LCCOMB_X22_Y12_N16 ; 36      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; FT_CLK                                                                                                                                                                                                                                                                                                                                                                       ; PIN_G9             ; 387     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                                                                             ;
; HW_VER[2]                                                                                                                                                                                                                                                                                                                                                                    ; PIN_F4             ; 471     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; IC_74HC595_top:inst9_IC_74HC595_top|IC_74HC595:IC_74HC595_inst0|current_state.shift_en                                                                                                                                                                                                                                                                                       ; FF_X26_Y29_N3      ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; IC_74HC595_top:inst9_IC_74HC595_top|IC_74HC595:IC_74HC595_inst0|shift_reg[14]~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y28_N24 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; IC_74HC595_top:inst9_IC_74HC595_top|LessThan0~2                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y26_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; IC_74HC595_top:inst9_IC_74HC595_top|reset_n_delayed                                                                                                                                                                                                                                                                                                                          ; FF_X26_Y26_N29     ; 47      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; IC_74HC595_top:inst9_IC_74HC595_top|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                           ; FF_X28_Y27_N9      ; 71      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                                      ; PIN_H6             ; 2547    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                                      ; PIN_H6             ; 15      ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; LMS_MCLK2                                                                                                                                                                                                                                                                                                                                                                    ; PIN_H4             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X25_Y18_N0    ; 817     ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                                                                             ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X25_Y18_N0    ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; busy_delay:inst5_busy_delay|cnt[10]~64                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y29_N30 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; busy_delay:inst5_busy_delay|cnt[10]~65                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y26_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X43_Y19_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X43_Y23_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X43_Y23_N28 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X48_Y24_N28 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X48_Y24_N16 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X46_Y23_N18 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X43_Y23_N20 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                           ; LCCOMB_X48_Y24_N18 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg[10]~365                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y22_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|Mux0~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y22_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|Mux1~2                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y22_N30 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[5]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y19_N28 ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[0][15]~15                                                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y22_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[10][0]                                                                                                                                                                                                                                                                                               ; FF_X34_Y20_N23     ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[10][0]~5                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y20_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[11][15]~18                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y22_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[12][15]~16                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y23_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[13][15]~10                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y19_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[14][15]~13                                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y21_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[15][15]~20                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y22_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[16][15]~30                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y25_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[17][15]~27                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y25_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[18][15]~23                                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y21_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[19][3]~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y25_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[1][15]~9                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y24_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[20][15]~29                                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y21_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[21][15]~25                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y25_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[22][15]~22                                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y21_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[23][9]~6                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y21_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[24][15]~28                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y23_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[25][15]~26                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y23_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[26][15]~21                                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y23_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[27][15]~32                                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y26_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[28][15]~31                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y23_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0]                                                                                                                                                                                                                                                                                               ; FF_X27_Y22_N7      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2]                                                                                                                                                                                                                                                                                               ; FF_X29_Y24_N31     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3]                                                                                                                                                                                                                                                                                               ; FF_X27_Y22_N17     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3]~2                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y24_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[2][15]~12                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y21_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[30][15]~24                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y23_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[31][15]~33                                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y24_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[3][15]~19                                                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y24_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[4][15]~14                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y21_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[5][0]~4                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y24_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[6][15]~11                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y21_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[7][15]~17                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y21_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[8][1]~7                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y23_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[9][15]~8                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y23_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~1                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y25_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~11                                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y26_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~12                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y26_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~14                                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y22_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~15                                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y23_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~16                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y22_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~17                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y23_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~19                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y25_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~21                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y25_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~22                                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y25_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~23                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y25_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~3                                                                                                                                                                                                                                                                                           ; LCCOMB_X46_Y23_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~5                                                                                                                                                                                                                                                                                           ; LCCOMB_X46_Y25_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~7                                                                                                                                                                                                                                                                                           ; LCCOMB_X46_Y23_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~8                                                                                                                                                                                                                                                                                           ; LCCOMB_X46_Y23_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|Decoder0~9                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y25_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg[12]~15                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y19_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm|Mux1~0                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y22_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm|Mux3~0                                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y22_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|dout_regA[1]~326                                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y24_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux1~2                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y24_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux2~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y24_N6  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux3~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y24_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[0][15]~20                                                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y25_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[10][0]~14                                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y23_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[11][0]~12                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y25_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[12][15]~22                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y23_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[13][15]~21                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[14][0]~10                                                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y23_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[15][0]~8                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y25_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[16][0]~7                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y25_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[17][0]~9                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y25_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[18][0]~11                                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y23_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[19][15]~24                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[20][15]~28                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[21][15]~26                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y26_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[22][15]~33                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y23_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[23][15]~32                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[24][15]~30                                                                                                                                                                                                                                                                                             ; LCCOMB_X35_Y23_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[25][15]~31                                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y25_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[26][15]~23                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y23_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[27][15]~25                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[28][15]~27                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y23_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[29][15]~29                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[30][0]~17                                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y23_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[31][9]~16                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y25_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[3][2]~3                                                                                                                                                                                                                                                                                                ; LCCOMB_X33_Y25_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[4][9]~4                                                                                                                                                                                                                                                                                                ; LCCOMB_X33_Y25_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[5][8]~15                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y25_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[6][3]~13                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y25_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[7][9]~5                                                                                                                                                                                                                                                                                                ; LCCOMB_X33_Y25_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[8][15]~19                                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y23_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[9][15]~18                                                                                                                                                                                                                                                                                              ; LCCOMB_X37_Y25_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|always5~2                                                                                                                                                                                                                  ; LCCOMB_X15_Y12_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source1[2]~0                                                                                                                                                                                                  ; LCCOMB_X16_Y11_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source2[2]~0                                                                                                                                                                                                  ; LCCOMB_X16_Y11_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                                                                                                                                                                                                                       ; FF_X15_Y11_N31     ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~10                                                                                                                                                                                                                    ; LCCOMB_X17_Y13_N10 ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~11                                                                                                                                                                                                                    ; LCCOMB_X17_Y13_N2  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~12                                                                                                                                                                                                                    ; LCCOMB_X17_Y14_N28 ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_CAPTURE                                                                                                                                                                                           ; FF_X16_Y12_N25     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|_~0                                                                                                                                                                            ; LCCOMB_X17_Y13_N6  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|next_state.STATE_SAME~0                                                                                                                                                                                                    ; LCCOMB_X16_Y13_N24 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rd_boot_sel_overwrite~0                                                                                                                                                                                                    ; LCCOMB_X16_Y11_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[2]~7                                                                                                                                                                                                     ; LCCOMB_X17_Y16_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk                                                                                                                                                                                                                     ; FF_X16_Y13_N5      ; 10      ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[10]~0                                                                                                                                                                                                       ; LCCOMB_X16_Y10_N6  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[10]~7                                                                                                                                                                                                                                ; LCCOMB_X13_Y10_N24 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk                                                                                                                                                                                                                                      ; LCCOMB_X25_Y4_N8   ; 169     ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|rst_timer                                                                                                                                                                                                                                              ; LCCOMB_X15_Y12_N10 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[13]~1                                                                                                                                                                                            ; LCCOMB_X12_Y11_N0  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_wp_mode[2]~1                                                                                                                                                                                                                ; LCCOMB_X8_Y7_N16   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|reset_n_reg2                                                                                                                                                                                                                    ; FF_X11_Y8_N3       ; 193     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|Equal2~0                                                                                                                                                                                                                      ; LCCOMB_X12_Y14_N28 ; 50      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0                                                                                                                                                                                                                     ; LCCOMB_X14_Y16_N18 ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|avmm_burstcount_reg[2]~2                                                                                                                                                                                                      ; LCCOMB_X14_Y12_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|data_count[1]~1                                                                                                                                                                                                               ; LCCOMB_X13_Y12_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_count[0]~5                                                                                                                                                                                                              ; LCCOMB_X12_Y15_N20 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state~36                                                                                                                                                                                                                ; LCCOMB_X14_Y15_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_ardin_align_backup_reg[0]~1                                                                                                                                                                                             ; LCCOMB_X13_Y12_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_seq_read_ardin[16]~3                                                                                                                                                                                                    ; LCCOMB_X11_Y13_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                                                                                                                                                                    ; FF_X11_Y13_N31     ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_SETUP                                                                                                                                                                                                   ; FF_X11_Y13_N7      ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_count[1]~6                                                                                                                                                                                                              ; LCCOMB_X15_Y14_N24 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                                                                                                                                  ; FF_X11_Y14_N19     ; 49      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_WRITE                                                                                                                                                                                                 ; FF_X13_Y14_N7      ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state~28                                                                                                                                                                                                                ; LCCOMB_X14_Y14_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                                                                                                                                                                                                     ; UNVM_X0_Y18_N40    ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                         ; FF_X4_Y15_N15      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                          ; FF_X4_Y15_N31      ; 181     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y15_N6  ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                              ; FF_X11_Y15_N21     ; 974     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|avfifo:av_fifo_int_0|coe_fifo_rst                                                                                                                                                                                                                                                                                              ; FF_X11_Y9_N21      ; 108     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|Decoder0~0                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y3_N10  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[2]~10                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y2_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[6]~5                                                                                                                                                                                                                                                       ; LCCOMB_X13_Y2_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|ctr[5]~1                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y3_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[2]~5                                                                                                                                                                                                            ; LCCOMB_X15_Y2_N8   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[2]~0                                                                                                                                                                                                                ; LCCOMB_X9_Y2_N18   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~3                                                                                                                                                                             ; LCCOMB_X14_Y1_N20  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer[0]~9                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y3_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer[10]~1                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y3_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|txr[7]~0                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y3_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|always11~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X16_Y4_N0   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|always6~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y3_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|control_wr_strobe~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y3_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y4_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|shift_reg[5]~11                                                                                                                                                                                                                                                                                        ; LCCOMB_X15_Y3_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y4_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|transaction_primed                                                                                                                                                                                                                                                                                     ; FF_X16_Y4_N19      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_dac_spi:dac_spi|write_tx_holding                                                                                                                                                                                                                                                                                       ; LCCOMB_X14_Y3_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|always11~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y6_N30  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|always6~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y6_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|control_wr_strobe~0                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y6_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                       ; LCCOMB_X14_Y6_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|rx_holding_reg[2]~0                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y6_N0   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|shift_reg[1]~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X16_Y6_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                              ; LCCOMB_X14_Y6_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|write_tx_holding                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y6_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                                                                                                                                                                                                             ; FF_X16_Y6_N29      ; 14      ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                                                                                                                                                                                                             ; FF_X16_Y6_N29      ; 1407    ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|always12~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y7_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|always6~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y7_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|control_wr_strobe~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X16_Y7_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                         ; LCCOMB_X16_Y7_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg[6]~10                                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y7_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|transmitting~3                                                                                                                                                                                                                                                                                       ; LCCOMB_X19_Y7_N14  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|write_tx_holding                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y7_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_leds:leds|always0~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y9_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio|data_out[2]~8                                                                                                                                                                                                                                                                                ; LCCOMB_X10_Y7_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                       ; LCCOMB_X3_Y9_N16   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                                                             ; LCCOMB_X9_Y8_N22   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                               ; LCCOMB_X2_Y9_N28   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|update_grant~2                                                                                                                                                                                                                   ; LCCOMB_X10_Y14_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                               ; LCCOMB_X6_Y9_N2    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_006|update_grant~1                                                                                                                                                                                                                   ; LCCOMB_X6_Y9_N4    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                            ; LCCOMB_X6_Y7_N4    ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                  ; FF_X8_Y10_N25      ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                               ; FF_X6_Y5_N29       ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                           ; FF_X6_Y5_N9        ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                ; LCCOMB_X7_Y9_N10   ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                          ; FF_X8_Y5_N31       ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src1~25                                                                                                                                                                                                                                                                ; LCCOMB_X6_Y5_N14   ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                              ; LCCOMB_X6_Y2_N14   ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                          ; FF_X3_Y2_N31       ; 172     ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                      ; LCCOMB_X4_Y7_N24   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                ; LCCOMB_X7_Y5_N16   ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_valid                                                                                                                                                                                                                                                                  ; FF_X6_Y5_N31       ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte0_data[4]~0                                                                                                                                                                                                                                                    ; LCCOMB_X8_Y6_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                    ; LCCOMB_X6_Y7_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                          ; LCCOMB_X6_Y7_N16   ; 30      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|jxuir                  ; FF_X6_Y16_N5       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X7_Y15_N10  ; 5       ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X6_Y15_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X6_Y15_N2   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X6_Y16_N18  ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X6_Y16_N25      ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[13]~13                    ; LCCOMB_X6_Y16_N10  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[34]~28                    ; LCCOMB_X10_Y16_N30 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[36]~21                    ; LCCOMB_X10_Y16_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                             ; LCCOMB_X7_Y16_N12  ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|virtual_state_uir~0                             ; LCCOMB_X6_Y16_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                    ; LCCOMB_X3_Y13_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break|break_readreg[14]~1                                                                                                  ; LCCOMB_X6_Y16_N28  ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|resetrequest                                                                                                         ; FF_X8_Y15_N27      ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                              ; LCCOMB_X6_Y13_N22  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|ociram_reset_req                                                                                                           ; LCCOMB_X11_Y15_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                             ; LCCOMB_X4_Y13_N30  ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                               ; LCCOMB_X9_Y9_N16   ; 4       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|pll_ctrl:pll_ctrl_inst2|pllrst_start[0]~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X44_Y27_N30 ; 32      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|comb~1                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y26_N8  ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|phasedone_state                                                                                                                                                                                                                                                                  ; FF_X31_Y26_N7      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                                                                                                       ; FF_X34_Y29_N9      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                 ; PLL_1              ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c0_mux                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y17_N10 ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c2_mux                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y17_N12 ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c3_mux                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X1_Y16_N16  ; 7030    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|current_state.ps_disable                                                                                                                                                                                                                                                                           ; FF_X31_Y27_N19     ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_phase_step_cnt[9]~32                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y28_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.check_phase_done                                                                                                                                                                                                                                                 ; FF_X30_Y26_N5      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.check_phase_step                                                                                                                                                                                                                                                 ; FF_X30_Y26_N29     ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.phase_step                                                                                                                                                                                                                                                       ; FF_X30_Y26_N27     ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|process_0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y27_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.check_max_steps                                                                                                                                                                                                                                          ; FF_X32_Y29_N1      ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.max_found                                                                                                                                                                                                                                                ; FF_X32_Y29_N31     ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.wait_after_ph_shift                                                                                                                                                                                                                                      ; FF_X32_Y27_N23     ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|process_0~0                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y15_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|process_1~0                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y25_N10 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_ctrl_phase_reg[5]~0                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y28_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_done_reg~0                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y27_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt[6]~30                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y29_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt_max[3]~30                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y29_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt_min[5]~1                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y29_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr12|cntr_stn:auto_generated|counter_reg_bit[7]~0                                                                                                                                      ; LCCOMB_X47_Y28_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr13|cntr_hqn:auto_generated|_~0                                                                                                                                                       ; LCCOMB_X47_Y27_N0  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr16|cntr_stn:auto_generated|counter_reg_bit[7]~0                                                                                                                                      ; LCCOMB_X48_Y29_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|lpm_counter:cntr2|cntr_0kn:auto_generated|_~0                                                                                                                                                        ; LCCOMB_X44_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|pll_areset                                                                                                                                                                                           ; LCCOMB_X46_Y27_N20 ; 5       ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|power_up~1                                                                                                                                                                                           ; LCCOMB_X46_Y27_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_counter_state~2                                                                                                                                                                             ; LCCOMB_X46_Y29_N0  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_counter_state~3                                                                                                                                                                             ; LCCOMB_X46_Y29_N6  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|reconfig_seq_ena_state                                                                                                                                                                               ; FF_X46_Y29_N7      ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|rom_init_state                                                                                                                                                                                       ; FF_X44_Y27_N17     ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|scan_cache_write_enable~0                                                                                                                                                                            ; LCCOMB_X46_Y27_N0  ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|sync_reg:sync_reg7|sync_reg[1]                                                                                                                                                                                                                                                                                                 ; FF_X44_Y26_N31     ; 223     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|mux1_data_out_valid_reg                                                                                                                                                                                                                                ; FF_X48_Y3_N5       ; 198     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~0                                                                                                                                                                                                                           ; LCCOMB_X47_Y3_N28  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~1                                                                                                                                                                                                                           ; LCCOMB_X47_Y3_N20  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~2                                                                                                                                                                                                                           ; LCCOMB_X47_Y3_N10  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|word64_0_valid                                                                                                                                                                                                                     ; FF_X47_Y3_N31      ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|current_state.s1                                                                                                                                                                                                                               ; FF_X34_Y6_N31      ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|current_state.s2                                                                                                                                                                                                                               ; FF_X34_Y5_N3       ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|reg_1_en                                                                                                                                                                                                                                       ; LCCOMB_X34_Y5_N12  ; 129     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets_fsm:data2packets_fsm_inst0|current_state.rd_smpl_buff                                                                                                                                                                                                             ; FF_X42_Y7_N17      ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|inst1_data_in_valid                                                                                                                                                                                                                                                            ; FF_X44_Y6_N11      ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|inst0_reset_n~0                                                                                                                                                                                                                                                                                ; LCCOMB_X2_Y3_N8    ; 39      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|inst0_reset_n                                                                                                                                                                                                                                                                  ; FF_X35_Y5_N7       ; 51      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|inst0_reset_n                                                                                                                                                                                                                                        ; FF_X20_Y9_N13      ; 53      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|inst1_reset_n                                                                                                                                                                                                                                        ; FF_X20_Y9_N31      ; 52      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos0_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X19_Y9_N22  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos1_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X17_Y9_N22  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos2_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X19_Y9_N16  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos3_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X17_Y9_N30  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos0_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X19_Y9_N6   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos1_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X19_Y9_N30  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos2_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X19_Y9_N20  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos3_reg_proc~0                                                                                                                                                                                                ; LCCOMB_X19_Y9_N2   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp|current_state.compare                                                                                                                                                                                                                                                  ; FF_X39_Y21_N9      ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp|process_1~0                                                                                                                                                                                                                                                            ; LCCOMB_X4_Y9_N26   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|test_data_dd:int2_test_data_dd|iq_sel                                                                                                                                                                                                                                                          ; FF_X15_Y9_N31      ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|valid_rdreq~0                                                                                                                                                                                                   ; LCCOMB_X44_Y6_N10  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|valid_wrreq~0                                                                                                                                                                                                   ; LCCOMB_X46_Y6_N8   ; 27      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                 ; FF_X36_Y10_N13     ; 3297    ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter:avalon_st_adapter|lms_dsp_avalon_st_adapter_data_format_adapter_0:data_format_adapter_0|Mux5~0                                                                                                                                                                  ; LCCOMB_X39_Y15_N14 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001|lms_dsp_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|in_ready                                                                                                                                                    ; LCCOMB_X35_Y9_N18  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001|lms_dsp_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|out_valid                                                                                                                                                   ; FF_X35_Y9_N21      ; 530     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_11|delay_signals[0][0]                                                 ; FF_X29_Y4_N3       ; 145     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_12|delay_signals[0][0]                                                 ; FF_X32_Y7_N11      ; 97      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_fir_compiler_ii_0:fir_compiler_ii_0|lms_dsp_fir_compiler_ii_0_ast:lms_dsp_fir_compiler_ii_0_ast_inst|lms_dsp_fir_compiler_ii_0_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[0][0]                                                 ; FF_X30_Y7_N3       ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_5gk:auto_generated|_~0                                                                                                                                                                                                  ; LCCOMB_X36_Y6_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                         ; FF_X2_Y3_N3        ; 1516    ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg11|sync_reg[1]                                                                                                                                                                                                                                                                                        ; FF_X2_Y3_N5        ; 61      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg8|sync_reg[1]                                                                                                                                                                                                                                                                                         ; FF_X32_Y15_N11     ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                                                       ; FF_X26_Y16_N11     ; 181     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                     ; FF_X27_Y19_N9      ; 44      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                          ; LCCOMB_X27_Y18_N10 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                            ; LCCOMB_X29_Y18_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                          ; LCCOMB_X29_Y18_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                             ; LCCOMB_X29_Y18_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~20                                            ; LCCOMB_X26_Y17_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~22                                            ; LCCOMB_X26_Y17_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                                               ; FF_X28_Y17_N13     ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                                               ; FF_X28_Y17_N27     ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~8                                               ; LCCOMB_X30_Y17_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~7                                ; LCCOMB_X32_Y18_N4  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~8                                ; LCCOMB_X29_Y18_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                  ; LCCOMB_X27_Y19_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                        ; LCCOMB_X27_Y18_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                                      ; LCCOMB_X26_Y17_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                                      ; LCCOMB_X29_Y18_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                       ; LCCOMB_X27_Y18_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22                  ; LCCOMB_X26_Y18_N16 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23                  ; LCCOMB_X27_Y18_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                          ; FF_X27_Y19_N5      ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                         ; FF_X27_Y19_N3      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                          ; FF_X26_Y17_N27     ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                          ; FF_X27_Y18_N21     ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                   ; LCCOMB_X27_Y19_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                         ; FF_X26_Y19_N11     ; 46      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                       ; LCCOMB_X29_Y18_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[0]~1                                                                                                                                        ; LCCOMB_X34_Y17_N10 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[1]~0                                                                                                                                        ; LCCOMB_X34_Y17_N16 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                      ; FF_X34_Y17_N31     ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y17_N2  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y17_N14 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y17_N22 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                        ; FF_X33_Y17_N3      ; 564     ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]~1                                                                                                                                                                                                                ; LCCOMB_X34_Y18_N22 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                                   ; LCCOMB_X37_Y17_N22 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                    ; LCCOMB_X37_Y17_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                                        ; LCCOMB_X36_Y19_N8  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                              ; LCCOMB_X37_Y16_N6  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rsh:auto_generated|counter_reg_bit[8]~0                                                                          ; LCCOMB_X43_Y19_N30 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_9rh:auto_generated|counter_reg_bit[4]~0                                                                                         ; LCCOMB_X36_Y19_N24 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated|counter_reg_bit[0]~0                                                                                            ; LCCOMB_X37_Y16_N20 ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                    ; LCCOMB_X44_Y19_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                                               ; LCCOMB_X31_Y17_N4  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                                               ; LCCOMB_X31_Y17_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                                          ; LCCOMB_X31_Y17_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                            ; LCCOMB_X32_Y17_N6  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[16]~35                                                                                                                                                                                                                                           ; LCCOMB_X34_Y18_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                                       ; LCCOMB_X30_Y17_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                ; LCCOMB_X35_Y18_N30 ; 170     ; Clock enable                          ; no     ; --                   ; --               ; --                                                                             ;
; sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                                               ; FF_X26_Y24_N17     ; 38      ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
; sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                                                                               ; FF_X29_Y27_N5      ; 1341    ; Async. clear                          ; no     ; --                   ; --               ; --                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+
; Name                                                                                                                                                                                    ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+
; FT_CLK                                                                                                                                                                                  ; PIN_G9           ; 387     ; 0                                    ; Global Clock         ; GCLK9            ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                 ; PIN_H6           ; 2547    ; 18                                   ; Global Clock         ; GCLK2            ; --                                                                             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                            ; JTAG_X25_Y18_N0  ; 817     ; 0                                    ; Global Clock         ; GCLK14           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk                                                 ; LCCOMB_X25_Y4_N8 ; 169     ; 0                                    ; Global Clock         ; GCLK16           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                ; UNVM_X0_Y18_N40  ; 2       ; 0                                    ; Global Clock         ; GCLK10           ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                        ; FF_X16_Y6_N29    ; 1407    ; 0                                    ; Global Clock         ; GCLK15           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                            ; PLL_1            ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                            ; PLL_1            ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3]                                                                            ; PLL_1            ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                                                                             ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G1       ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G3       ; 7030    ; 39                                   ; Global Clock         ; GCLK3            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3] ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk  ; CLKCTRL_G4       ; 3       ; 0                                    ; Global Clock         ; GCLK4            ; VCC                                                                            ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk  ; CLKCTRL_G0       ; 1       ; 0                                    ; Global Clock         ; GCLK0            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0] ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out               ; 3297    ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                       ; 1516    ;
; sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                             ; 1341    ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                            ; 974     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                      ; 564     ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|lms_dsp:dsp_subsystem_inst11|lms_dsp_avalon_st_adapter_001:avalon_st_adapter_001|lms_dsp_avalon_st_adapter_001_data_format_adapter_0:data_format_adapter_0|out_valid ; 530     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|altsyncram_8a61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X5_Y14_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst2_FT601_top|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_r9n1:auto_generated|altsyncram_v241:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X5_Y11_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst2_FT601_top|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_6en1:auto_generated|altsyncram_vp01:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 64           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 2048                        ; 64                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X23_Y15_N0, M9K_X23_Y8_N0, M9K_X23_Y4_N0, M9K_X23_Y7_N0, M9K_X23_Y3_N0, M9K_X23_Y16_N0, M9K_X23_Y2_N0, M9K_X23_Y1_N0, M9K_X23_Y5_N0, M9K_X23_Y9_N0, M9K_X23_Y11_N0, M9K_X23_Y10_N0, M9K_X23_Y14_N0, M9K_X23_Y13_N0, M9K_X23_Y12_N0, M9K_X23_Y6_N0                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X5_Y12_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y5_N0                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y6_N0                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_skc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; None ; M9K_X5_Y9_N0, M9K_X5_Y8_N0, M9K_X5_Y7_N0, M9K_X5_Y10_N0                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01:pll_reconfig_module_pllrcfg_ev01_component|altsyncram:altsyncram4|altsyncram_lcj3:auto_generated|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Single Port      ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144    ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; None ; M9K_X45_Y28_N0                                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_3hn1:auto_generated|altsyncram_8d61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 48           ; 1024         ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 49152  ; 1024                        ; 48                          ; 1024                        ; 48                          ; 49152               ; 6    ; None ; M9K_X45_Y4_N0, M9K_X45_Y3_N0, M9K_X45_Y5_N0, M9K_X45_Y6_N0, M9K_X45_Y7_N0, M9K_X45_Y2_N0                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ALTSYNCRAM                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 305          ; 512          ; 305          ; yes                    ; no                      ; yes                    ; no                      ; 156160 ; 512                         ; 305                         ; 512                         ; 305                         ; 156160              ; 17   ; None ; M9K_X45_Y15_N0, M9K_X45_Y23_N0, M9K_X45_Y19_N0, M9K_X45_Y17_N0, M9K_X45_Y22_N0, M9K_X45_Y20_N0, M9K_X45_Y21_N0, M9K_X45_Y24_N0, M9K_X45_Y12_N0, M9K_X45_Y10_N0, M9K_X45_Y8_N0, M9K_X45_Y16_N0, M9K_X45_Y18_N0, M9K_X45_Y13_N0, M9K_X45_Y9_N0, M9K_X45_Y11_N0, M9K_X45_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 17,647 / 49,625 ( 36 % ) ;
; C16 interconnects     ; 186 / 2,250 ( 8 % )      ;
; C4 interconnects      ; 7,705 / 39,600 ( 19 % )  ;
; Direct links          ; 3,662 / 49,625 ( 7 % )   ;
; Global clocks         ; 13 / 20 ( 65 % )         ;
; Local interconnects   ; 7,099 / 15,840 ( 45 % )  ;
; NSLEEPs               ; 0 / 320 ( 0 % )          ;
; R24 interconnects     ; 296 / 2,146 ( 14 % )     ;
; R4 interconnects      ; 9,559 / 53,244 ( 18 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.86) ; Number of LABs  (Total = 983) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 2                             ;
; 3                                           ; 4                             ;
; 4                                           ; 4                             ;
; 5                                           ; 1                             ;
; 6                                           ; 14                            ;
; 7                                           ; 6                             ;
; 8                                           ; 13                            ;
; 9                                           ; 11                            ;
; 10                                          ; 14                            ;
; 11                                          ; 20                            ;
; 12                                          ; 16                            ;
; 13                                          ; 40                            ;
; 14                                          ; 49                            ;
; 15                                          ; 92                            ;
; 16                                          ; 694                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 983) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 724                           ;
; 1 Clock                            ; 827                           ;
; 1 Clock enable                     ; 397                           ;
; 1 Sync. clear                      ; 25                            ;
; 1 Sync. load                       ; 53                            ;
; 2 Async. clears                    ; 85                            ;
; 2 Clock enables                    ; 132                           ;
; 2 Clocks                           ; 142                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 25.30) ; Number of LABs  (Total = 983) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 3                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 8                             ;
; 12                                           ; 9                             ;
; 13                                           ; 5                             ;
; 14                                           ; 8                             ;
; 15                                           ; 16                            ;
; 16                                           ; 15                            ;
; 17                                           ; 15                            ;
; 18                                           ; 16                            ;
; 19                                           ; 21                            ;
; 20                                           ; 27                            ;
; 21                                           ; 29                            ;
; 22                                           ; 51                            ;
; 23                                           ; 40                            ;
; 24                                           ; 53                            ;
; 25                                           ; 69                            ;
; 26                                           ; 73                            ;
; 27                                           ; 87                            ;
; 28                                           ; 98                            ;
; 29                                           ; 70                            ;
; 30                                           ; 104                           ;
; 31                                           ; 60                            ;
; 32                                           ; 86                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.38) ; Number of LABs  (Total = 983) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 16                            ;
; 2                                               ; 31                            ;
; 3                                               ; 40                            ;
; 4                                               ; 81                            ;
; 5                                               ; 55                            ;
; 6                                               ; 71                            ;
; 7                                               ; 64                            ;
; 8                                               ; 76                            ;
; 9                                               ; 71                            ;
; 10                                              ; 83                            ;
; 11                                              ; 81                            ;
; 12                                              ; 57                            ;
; 13                                              ; 52                            ;
; 14                                              ; 40                            ;
; 15                                              ; 53                            ;
; 16                                              ; 81                            ;
; 17                                              ; 18                            ;
; 18                                              ; 4                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 4                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.19) ; Number of LABs  (Total = 983) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 3                             ;
; 3                                            ; 24                            ;
; 4                                            ; 33                            ;
; 5                                            ; 49                            ;
; 6                                            ; 44                            ;
; 7                                            ; 55                            ;
; 8                                            ; 43                            ;
; 9                                            ; 29                            ;
; 10                                           ; 31                            ;
; 11                                           ; 39                            ;
; 12                                           ; 27                            ;
; 13                                           ; 34                            ;
; 14                                           ; 43                            ;
; 15                                           ; 43                            ;
; 16                                           ; 37                            ;
; 17                                           ; 24                            ;
; 18                                           ; 23                            ;
; 19                                           ; 40                            ;
; 20                                           ; 39                            ;
; 21                                           ; 37                            ;
; 22                                           ; 25                            ;
; 23                                           ; 41                            ;
; 24                                           ; 35                            ;
; 25                                           ; 30                            ;
; 26                                           ; 22                            ;
; 27                                           ; 26                            ;
; 28                                           ; 9                             ;
; 29                                           ; 16                            ;
; 30                                           ; 20                            ;
; 31                                           ; 14                            ;
; 32                                           ; 9                             ;
; 33                                           ; 8                             ;
; 34                                           ; 8                             ;
; 35                                           ; 8                             ;
; 36                                           ; 12                            ;
; 37                                           ; 1                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                           ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 123          ; 2            ; 123          ; 0            ; 0            ; 127       ; 123          ; 0            ; 127       ; 127       ; 17           ; 0            ; 0            ; 10           ; 76           ; 17           ; 0            ; 76           ; 10           ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 127       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 125          ; 4            ; 127          ; 127          ; 0         ; 4            ; 127          ; 0         ; 0         ; 110          ; 127          ; 127          ; 117          ; 51           ; 110          ; 127          ; 51           ; 117          ; 127          ; 124          ; 127          ; 127          ; 127          ; 127          ; 127          ; 127          ; 0         ; 127          ; 127          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LMS_MCLK1           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_FCLK1           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXNRX1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_ENABLE_IQSEL1   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1_D[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_FCLK2           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXNRX2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_GPCLK1         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI0_SCLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI0_MOSI      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI0_MISO      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI0_CE0       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI1_SCLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI1_MOSI      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI1_MISO      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_SPI1_CE0       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_GPIO12         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_WRn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_OEn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_WAKEUPn          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_RDn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_GPIO0           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GNSS_TPULSE         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GNSS_UART_TX        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GNSS_UART_RX        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_MOSI       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_LMS_SS     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR_SCLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR_DIN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SR_LATCH            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUZZER              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FAN_CTRL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WIFI_PIO5           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LM75_OS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMK_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_RXFn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_MCLK2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_BTN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FT_TXEn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_ENABLE_IQSEL2   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_MISO       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_GPIO1           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_GPIO2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADF_MUXOUT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAPI_EMMC_EN        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; Off                    ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; Off                    ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; LMK_CLK             ; LMK_CLK              ; 228.8             ;
; LMS_MCLK2,RX_C3     ; LMS_MCLK2,RX_C3      ; 134.0             ;
; altera_reserved_tck ; altera_reserved_tck  ; 21.6              ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                        ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE          ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 3.898             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]                     ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 3.150             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo|mem_used[1]                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                         ; 2.824             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.655             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator|wait_latency_counter[1]     ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                         ; 2.507             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator|wait_latency_counter[0]     ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                         ; 2.422             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|saved_grant[0]                         ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.236             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|saved_grant[1]                         ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.227             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[2]                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[1]                                                                                  ; 2.193             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_instruction_master_translator|read_accepted    ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[19]                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[20]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[17]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_write                                                                        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[10]                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[12]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[4]                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[15]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[13]                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[16]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[14]                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[15]                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[19]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[17]                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[16]                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[3]                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[9]                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[18]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[6]                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_read                                                                         ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_data_master_agent|hold_waitrequest                  ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator|read_accepted           ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[14]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[18]                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[21]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[8]                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[12]                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[10]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[11]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[7]                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[5]                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator|write_accepted          ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state.ERASE_STATE_IDLE        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[9]                                                                        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_pc[11]                                                                       ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[13]                                                               ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|i_read                                                                         ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                 ; 2.184             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source2[1]          ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[1]                                                                                  ; 1.963             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source1[1]          ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[1]                                                                                  ; 1.963             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[1]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[1]                                                                                  ; 1.963             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rd_boot_sel                      ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[1]                                                                                  ; 1.963             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ         ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                 ; 1.954             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                         ; 1.935             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_INREG ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                         ; 1.935             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                             ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                         ; 1.935             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[3]                                                                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                         ; 1.935             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                                                         ; 1.935             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA   ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                 ; 1.855             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:write_reg|dffs[0]   ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                 ; 1.846             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[1]                                                                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|boot_sel_reg                                                              ; 1.844             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]                                                         ; 1.837             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_APP2  ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]                                                         ; 1.837             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[2]                                                                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]                                                         ; 1.837             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[0]                                                                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|boot_sel_overwrite_reg                                                    ; 1.806             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_APP1  ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]                                                         ; 1.741             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]                                                         ; 1.741             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_WRITE   ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                 ; 1.718             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_CAPTURE ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                 ; 1.675             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_WRITE        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                                                                 ; 1.666             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_WD    ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[0]                                                         ; 1.532             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[0]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[0]                                                         ; 1.532             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[3]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[3]                                                                                  ; 1.202             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source2[3]          ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[3]                                                                                  ; 1.202             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[2]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[2]                                                                                  ; 1.202             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source2[2]          ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[2]                                                                                  ; 1.202             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[6]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[6]                                                                                  ; 1.200             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_msm_cs2[2]                   ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[6]                                                                                  ; 1.200             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[4]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[4]                                                                                  ; 1.200             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_msm_cs2[0]                   ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[4]                                                                                  ; 1.200             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[7]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[7]                                                                                  ; 1.200             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_msm_cs2[3]                   ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[7]                                                                                  ; 1.200             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[5]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[5]                                                                                  ; 1.200             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_msm_cs2[1]                   ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[5]                                                                                  ; 1.200             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|msm_cs[1]                        ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[14]                                                                                 ; 1.073             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[3]              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[2]                                                       ; 0.918             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[1]              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[2]                                                       ; 0.918             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[0]              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[2]                                                       ; 0.918             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[2]              ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|reconfig_counter[2]                                                       ; 0.918             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source1[0]          ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                                  ; 0.827             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rd_boot_sel_overwrite            ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                                  ; 0.827             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[0]                ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                                  ; 0.827             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source2[0]          ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[0]                                                                                  ; 0.827             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][178]                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a178~porta_datain_reg0 ; 0.725             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][167]                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a167~porta_datain_reg0 ; 0.724             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][124]                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a124~porta_datain_reg0 ; 0.724             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][122]                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a122~porta_datain_reg0 ; 0.723             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][78]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a78~porta_datain_reg0  ; 0.723             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a24~porta_datain_reg0  ; 0.723             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][101]                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a101~porta_datain_reg0 ; 0.723             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][99]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a99~porta_datain_reg0  ; 0.723             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
    Info (16304): Mode behavior is affected by advanced setting Placement Effort Multiplier (default for this mode is 4.0)
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M16SAU169C8G for design "LimeNET-Micro_lms7_trx"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2] port File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3] port File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
Warning (15074): Scan chain Memory Initialization File ip/pll/pll.mif for PLL "pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|pll1" not found File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 503
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAU169C8G is compatible
    Info (176445): Device 10M08SAU169C8GES is compatible
    Info (176445): Device 10M04SAU169C8G is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_3hn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ve9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ue9:dffpipe13|dffe14a* 
    Info (332165): Entity dcfifo_6en1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe14|dffe15a* 
    Info (332165): Entity dcfifo_pcn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe14|dffe15a* 
    Info (332165): Entity dcfifo_r9n1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a* 
    Info (332165): Entity pll_altpll
        Info (332166): set_false_path -from ** -to *phasedone_state* 
        Info (332166): set_false_path -from ** -to *internal_phasestep* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'lms_dsp/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_onchip_flash.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/lms_ctr_nios2_cpu_cpu.sdc'
Info (332104): Reading SDC File: 'LMS7002_timing.sdc'
Warning (332174): Ignored filter at LMS7002_timing.sdc(64): *pll_top*|pll1|clk[1] could not be matched with a pin File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 64
Critical Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(60): Argument <targets> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 60
    Info (332050): create_generated_clock     -name   TX_C1 \
                                -master     [get_clocks LMS_MCLK2] \
                                -source     [get_pins -compatibility_mode *pll_top*|pll1|inclk[0]] \
                                -phase 90 \
                                            [get_pins -compatibility_mode *pll_top*|pll1|clk[1]] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 60
Warning (332174): Ignored filter at LMS7002_timing.sdc(223): TX_C1 could not be matched with a clock File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 223
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(223): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 223
    Info (332050): set_false_path -setup     -rise_from     [get_clocks TX_C1] -rise_to \
                                                [get_clocks LMS_FCLK1] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 223
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(225): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 225
    Info (332050): set_false_path -setup     -fall_from     [get_clocks TX_C1] -fall_to \
                                                [get_clocks LMS_FCLK1] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 225
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(227): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 227
    Info (332050): set_false_path -hold     -rise_from     [get_clocks TX_C1] -fall_to \
                                                [get_clocks LMS_FCLK1] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 227
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(229): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 229
    Info (332050): set_false_path -hold     -fall_from     [get_clocks TX_C1] -rise_to \
                                                [get_clocks LMS_FCLK1] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/LMS7002_timing.sdc Line: 229
Info (332104): Reading SDC File: 'rpi_spi.sdc'
Warning (332174): Ignored filter at rpi_spi.sdc(93): *spi_module*|*rx_fifo*|*portb_address_reg0* could not be matched with a register File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 93
Warning (332174): Ignored filter at rpi_spi.sdc(93): *spi_module*|rx_shiftreg[*] could not be matched with a register File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 93
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(93): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 93
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|*portb_address_reg0*] -to [get_registers {*spi_module*|rx_shiftreg[*]}] -setup 8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 93
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(93): Argument <to> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 93
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(94): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 94
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|*portb_address_reg0*] -to [get_registers {*spi_module*|rx_shiftreg[*]}] -hold -end 7 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 94
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(94): Argument <to> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 94
Warning (332174): Ignored filter at rpi_spi.sdc(96): *spi_module*|*rx_fifo*|address_reg_b[0] could not be matched with a register File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 96
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(96): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 96
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|address_reg_b[0]] -to [get_registers {*spi_module*|rx_shiftreg[*]}] -setup 8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 96
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(96): Argument <to> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 96
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(97): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 97
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|address_reg_b[0]] -to [get_registers {*spi_module*|rx_shiftreg[*]}] -hold -end 7  File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 97
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(97): Argument <to> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 97
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(99): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 99
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|address_reg_b[0]] -to [get_ports {RAPI_SPI0_MISO}] -setup 8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 99
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(100): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 100
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|address_reg_b[0]] -to [get_ports {RAPI_SPI0_MISO}] -hold -end 7  File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 100
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(102): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 102
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|*portb_address_reg0*] -to [get_ports {RAPI_SPI0_MISO}] -setup 8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 102
Warning (332049): Ignored set_multicycle_path at rpi_spi.sdc(103): Argument <from> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 103
    Info (332050): set_multicycle_path -from [get_registers *spi_module*|*rx_fifo*|*portb_address_reg0*] -to [get_ports {RAPI_SPI0_MISO}] -hold -end 7 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 103
Warning (332174): Ignored filter at rpi_spi.sdc(110): spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|ram_block11a15~portb_address_reg0 could not be matched with a clock or keeper or register or port or pin or cell or partition File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 110
Warning (332049): Ignored set_false_path at rpi_spi.sdc(110): Argument <from> is not an object ID File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 110
    Info (332050): set_false_path -from {spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|ram_block11a15~portb_address_reg0} -to {FPGA_GPIO[7]} File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 110
Warning (332174): Ignored filter at rpi_spi.sdc(111): spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|address_reg_b[0] could not be matched with a clock or keeper or register or port or pin or cell or partition File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 111
Warning (332049): Ignored set_false_path at rpi_spi.sdc(111): Argument <from> is not an object ID File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 111
    Info (332050): set_false_path -from {spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|address_reg_b[0]} -to {FPGA_GPIO[7]} File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 111
Warning (332174): Ignored filter at rpi_spi.sdc(112): spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|ram_block11a7~portb_address_reg0 could not be matched with a clock or keeper or register or port or pin or cell or partition File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 112
Warning (332049): Ignored set_false_path at rpi_spi.sdc(112): Argument <from> is not an object ID File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 112
    Info (332050): set_false_path -from {spi_module:ints0_spimodule|fifo_inst:rx_fifo_spi|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_rbn1:auto_generated|altsyncram_ko01:fifo_ram|ram_block11a7~portb_address_reg0} -to {FPGA_GPIO[7]} File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/rpi_spi.sdc Line: 112
Info (332104): Reading SDC File: 'timing.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at timing.sdc(168): FPGA_LED* could not be matched with a port File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 168
Warning (332049): Ignored set_false_path at timing.sdc(168): Argument <to> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 168
    Info (332050): set_false_path -to [get_ports FPGA_LED* ] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 168
Warning (332174): Ignored filter at timing.sdc(172): LMS_CORE_LDO_EN could not be matched with a port File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 172
Warning (332049): Ignored set_false_path at timing.sdc(172): Argument <to> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 172
    Info (332050): set_false_path -to [get_ports LMS_CORE_LDO_EN] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 172
Warning (332174): Ignored filter at timing.sdc(173): LMS_RESET could not be matched with a port File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 173
Warning (332049): Ignored set_false_path at timing.sdc(173): Argument <to> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 173
    Info (332050): set_false_path -to [get_ports LMS_RESET] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 173
Warning (332174): Ignored filter at timing.sdc(174): LMS_RXEN could not be matched with a port File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 174
Warning (332049): Ignored set_false_path at timing.sdc(174): Argument <to> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 174
    Info (332050): set_false_path -to [get_ports LMS_RXEN] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 174
Warning (332174): Ignored filter at timing.sdc(175): LMS_TXEN could not be matched with a port File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 175
Warning (332049): Ignored set_false_path at timing.sdc(175): Argument <to> is an empty collection File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 175
    Info (332050): set_false_path -to [get_ports LMS_TXEN] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/timing.sdc Line: 175
Info (332104): Reading SDC File: 'Clock_groups.sdc'
Warning (332174): Ignored filter at Clock_groups.sdc(16): TX_C1 could not be matched with a clock File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/Clock_groups.sdc Line: 16
Warning (332060): Node: FT_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FT601_top:inst2_FT601_top|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pcn1:auto_generated|altsyncram_8a61:fifo_ram|ram_block11a28~porta_we_reg is being clocked by FT_CLK
Warning (332060): Node: nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[10][0] is being clocked by nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg
Warning (332088): No paths exist between clock target "FPGA_SPI_SCLK" of clock "FPGA_SPI_SCLK" and its clock source. Assuming zero source clock latency.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst0_nios_cpu|lms_ctr_inst0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc was found missing 1 generated clock that corresponds to a base clock with a period of: 181.818
    Warning (332056): Clock: TX_C0 with master clock period: 8.000 found on PLL node: inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[0] does not match the master clock period requirement: 6.250
    Warning (332056): Clock: RX_C2 with master clock period: 8.000 found on PLL node: inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[2] does not match the master clock period requirement: 6.250
    Warning (332056): Clock: RX_C3 with master clock period: 8.000 found on PLL node: inst1_pll_top|rxtx_pll_inst0|altpll_inst3|auto_generated|pll1|clk[3] does not match the master clock period requirement: 6.250
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 17 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   25.000 DUAL_BOOT_CLK
    Info (332111):   20.000 FPGA_SPI_SCLK
    Info (332111):   25.000      LMK_CLK
    Info (332111):    8.000    LMS_FCLK1
    Info (332111):    8.000    LMS_FCLK2
    Info (332111):    8.000    LMS_MCLK1
    Info (332111):    8.000    LMS_MCLK2
    Info (332111):    8.000 LMS_MCLK2_VIRT
    Info (332111):  100.000 ONCHIP_FLASH_CLK
    Info (332111):   20.000 RAPI_SPI0_SCLK
    Info (332111):   20.000 RAPI_SPI0_SCLK_virt
    Info (332111):   20.000 RAPI_SPI1_SCLK
    Info (332111):   20.000 RAPI_SPI1_SCLK_virt
    Info (332111):    8.000        RX_C2
    Info (332111):    8.000        RX_C3
    Info (332111):    8.000        TX_C0
Info (176352): Promoted node LMS_MCLK2~input (placed in PIN H4 (CLK1p, DIFFIO_RX_L22p, DIFFOUT_L22p, High_Speed)) File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 64
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G4 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1) File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 619
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1) File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 619
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|altpll:altpll_inst3|pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C0 of PLL_1) File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/pll_altpll.v Line: 619
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176352): Promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c0_mux  File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/pll_top/synth/rxtx_pll.vhd Line: 180
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176352): Promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c2_mux  File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/pll_top/synth/rxtx_pll.vhd Line: 181
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst10|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176352): Promoted node pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|c3_mux  File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/pll_top/synth/rxtx_pll.vhd Line: 181
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rxtx_pll:rxtx_pll_inst0|clkctrl:clkctrl_inst11|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 61
Info (176353): Automatically promoted node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk  File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/rtl/alt_dual_boot_avmm.v Line: 43
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node LMK_CLK~input (placed in PIN H6 (CLK0p, DIFFIO_RX_L20p, DIFFOUT_L20p, High_Speed)) File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 54
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|SCLK_reg File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_flash_spi.v Line: 352
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|transmitting File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_flash_spi.v Line: 134
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|stateZero File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_flash_spi.v Line: 132
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|spi_slave_select_reg[0] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_flash_spi.v Line: 243
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_flash_spi:flash_spi|SSO_reg File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_flash_spi.v Line: 212
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 361
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_reg File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 214
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_pos_reg File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 213
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_reg File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 212
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_arclk~0 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 165
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FT_CLK~input (placed in PIN G9 (CLK2p, DIFFIO_RX_R18p, DIFFOUT_R18p, High_Speed)) File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg  File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 361
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FPGA_SPI_SCLK~0 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 116
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg~2 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 361
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~2 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[5][0] File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/spi/fpgacfg.vhd Line: 184
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~3 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~4 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~5 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~6 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~7 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_fpga_spi:fpga_spi|shift_reg~8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_fpga_spi.v Line: 124
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc  File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/lms_ctr/synthesis/submodules/rtl/altera_onchip_flash_block.v Line: 147
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[12]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[12]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[12]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_ENABLE_IQSEL2~input" is constrained to location IOIBUF_X0_Y7_N22 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 67
    Info (176467): Node "LMS_ENABLE_IQSEL2" is constrained to location PIN N3 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 67
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[0]~input" is constrained to location IOIBUF_X0_Y8_N1 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[0]" is constrained to location PIN M1 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[1]~input" is constrained to location IOIBUF_X3_Y0_N1 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[1]" is constrained to location PIN L5 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[2]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[2]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[2]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[2]~input" is constrained to location IOIBUF_X0_Y3_N8 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[2]" is constrained to location PIN K2 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[3]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[3]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[3]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[3]~input" is constrained to location IOIBUF_X0_Y8_N8 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[3]" is constrained to location PIN M2 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[4]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[4]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[4]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[4]~input" is constrained to location IOIBUF_X3_Y0_N15 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[4]" is constrained to location PIN M4 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[5]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[5]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[5]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[5]~input" is constrained to location IOIBUF_X0_Y9_N1 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[5]" is constrained to location PIN J1 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[6]~input" is constrained to location IOIBUF_X0_Y7_N8 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[6]" is constrained to location PIN L2 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[7]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[7]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[7]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[7]~input" is constrained to location IOIBUF_X0_Y3_N1 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[7]" is constrained to location PIN K1 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[8]~input" is constrained to location IOIBUF_X6_Y0_N22 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[8]" is constrained to location PIN N4 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[9]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[9]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[9]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[9]~input" is constrained to location IOIBUF_X0_Y9_N8 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[9]" is constrained to location PIN J2 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[10]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[10]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[10]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[10]~input" is constrained to location IOIBUF_X6_Y0_N29 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[10]" is constrained to location PIN L4 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[11]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[11]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[11]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[11]~input" is constrained to location IOIBUF_X0_Y7_N15 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (176467): Node "LMS_DIQ2_D[11]" is constrained to location PIN N2 to improve DDIO timing File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:05
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:13
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:40
Info (170193): Fitter routing operations beginning
Info (170089): 4e+02 ns of routing delay (approximately 1.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X0_Y0 to location X11_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:23
Info (11888): Total time spent on timing analysis during the Fitter is 18.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:14
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 76 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin LMS_MCLK1 uses I/O standard 3.3-V LVCMOS at G5 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 58
    Info (169178): Pin RAPI_SPI0_SCLK uses I/O standard 3.3-V LVCMOS at F13 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 78
    Info (169178): Pin RAPI_SPI0_MOSI uses I/O standard 3.3-V LVCMOS at M11 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 79
    Info (169178): Pin RAPI_SPI0_CE0 uses I/O standard 3.3-V LVCMOS at E13 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (169178): Pin RAPI_SPI1_SCLK uses I/O standard 3.3-V LVCMOS at G10 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 83
    Info (169178): Pin RAPI_SPI1_MOSI uses I/O standard 3.3-V LVCMOS at K13 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 84
    Info (169178): Pin RAPI_SPI1_CE0 uses I/O standard 3.3-V LVCMOS at A10 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 86
    Info (169178): Pin GNSS_TPULSE uses I/O standard 3.3-V LVCMOS at J10 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 110
    Info (169178): Pin GNSS_UART_TX uses I/O standard 3.3-V LVCMOS at D8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 111
    Info (169178): Pin FT_BE[0] uses I/O standard 3.3-V LVCMOS at H9 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 94
    Info (169178): Pin FT_BE[1] uses I/O standard 3.3-V LVCMOS at G12 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 94
    Info (169178): Pin FT_BE[2] uses I/O standard 3.3-V LVCMOS at H8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 94
    Info (169178): Pin FT_BE[3] uses I/O standard 3.3-V LVCMOS at K11 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 94
    Info (169178): Pin FT_D[0] uses I/O standard 3.3-V LVCMOS at A2 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[1] uses I/O standard 3.3-V LVCMOS at A3 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[2] uses I/O standard 3.3-V LVCMOS at A4 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[3] uses I/O standard 3.3-V LVCMOS at A5 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[4] uses I/O standard 3.3-V LVCMOS at A6 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[5] uses I/O standard 3.3-V LVCMOS at A7 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[6] uses I/O standard 3.3-V LVCMOS at A8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[7] uses I/O standard 3.3-V LVCMOS at A9 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[8] uses I/O standard 3.3-V LVCMOS at A12 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[9] uses I/O standard 3.3-V LVCMOS at B13 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[10] uses I/O standard 3.3-V LVCMOS at C13 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[11] uses I/O standard 3.3-V LVCMOS at B2 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[12] uses I/O standard 3.3-V LVCMOS at B3 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[13] uses I/O standard 3.3-V LVCMOS at B4 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[14] uses I/O standard 3.3-V LVCMOS at B5 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[15] uses I/O standard 3.3-V LVCMOS at B6 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[16] uses I/O standard 3.3-V LVCMOS at D9 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[17] uses I/O standard 3.3-V LVCMOS at E6 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[18] uses I/O standard 3.3-V LVCMOS at E8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[19] uses I/O standard 3.3-V LVCMOS at F9 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[20] uses I/O standard 3.3-V LVCMOS at E9 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[21] uses I/O standard 3.3-V LVCMOS at E10 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[22] uses I/O standard 3.3-V LVCMOS at F8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[23] uses I/O standard 3.3-V LVCMOS at B11 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[24] uses I/O standard 3.3-V LVCMOS at B12 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[25] uses I/O standard 3.3-V LVCMOS at C11 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[26] uses I/O standard 3.3-V LVCMOS at C12 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[27] uses I/O standard 3.3-V LVCMOS at F12 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[28] uses I/O standard 3.3-V LVCMOS at G13 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[29] uses I/O standard 3.3-V LVCMOS at H13 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[30] uses I/O standard 3.3-V LVCMOS at J13 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FT_D[31] uses I/O standard 3.3-V LVCMOS at L13 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 95
    Info (169178): Pin FPGA_I2C_SCL uses I/O standard 3.3-V LVCMOS at K10 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 121
    Info (169178): Pin FPGA_I2C_SDA uses I/O standard 3.3-V LVCMOS at B10 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 122
    Info (169178): Pin WIFI_PIO5 uses I/O standard 3.3-V LVCMOS at C9 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 130
    Info (169178): Pin FPGA_GPIO[0] uses I/O standard 3.3-V LVCMOS at L1 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 138
    Info (169178): Pin FPGA_GPIO[1] uses I/O standard 3.3-V LVCMOS at M7 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 138
    Info (169178): Pin FPGA_GPIO[2] uses I/O standard 3.3-V LVCMOS at N8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 138
    Info (169178): Pin FPGA_GPIO[3] uses I/O standard 3.3-V LVCMOS at J6 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 138
    Info (169178): Pin FPGA_GPIO[4] uses I/O standard 3.3-V LVCMOS at D11 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 138
    Info (169178): Pin FPGA_GPIO[5] uses I/O standard 3.3-V LVCMOS at J7 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 138
    Info (169178): Pin FPGA_GPIO[6] uses I/O standard 3.3-V LVCMOS at A11 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 138
    Info (169178): Pin FPGA_GPIO[7] uses I/O standard 3.3-V LVCMOS at J8 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 138
    Info (169178): Pin LMK_CLK uses I/O standard 3.3-V LVCMOS at H6 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 54
    Info (169178): Pin FT_RXFn uses I/O standard 3.3-V LVCMOS at K12 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 97
    Info (169178): Pin FT_CLK uses I/O standard 3.3-V LVCMOS at G9 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 92
    Info (169178): Pin LMS_MCLK2 uses I/O standard 3.3-V LVCMOS at H4 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 64
    Info (169178): Pin FT_TXEn uses I/O standard 3.3-V LVCMOS at J12 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 98
    Info (169178): Pin LMS_ENABLE_IQSEL2 uses I/O standard 3.3-V LVCMOS at N3 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 67
    Info (169178): Pin LMS_DIQ2_D[0] uses I/O standard 3.3-V LVCMOS at M1 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[1] uses I/O standard 3.3-V LVCMOS at L5 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[2] uses I/O standard 3.3-V LVCMOS at K2 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[3] uses I/O standard 3.3-V LVCMOS at M2 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[4] uses I/O standard 3.3-V LVCMOS at M4 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[5] uses I/O standard 3.3-V LVCMOS at J1 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[6] uses I/O standard 3.3-V LVCMOS at L2 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[7] uses I/O standard 3.3-V LVCMOS at K1 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[8] uses I/O standard 3.3-V LVCMOS at N4 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[9] uses I/O standard 3.3-V LVCMOS at J2 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[10] uses I/O standard 3.3-V LVCMOS at L4 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin LMS_DIQ2_D[11] uses I/O standard 3.3-V LVCMOS at N2 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 68
    Info (169178): Pin FPGA_SPI_MISO uses I/O standard 3.3-V LVCMOS at N5 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 118
    Info (169178): Pin ADF_MUXOUT uses I/O standard 3.3-V LVCMOS at C10 File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 144
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin WIFI_PIO5 has a permanently disabled output enable File: D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 130
Info (144001): Generated suppressed messages file D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/output_files/LimeNET-Micro_lms7_trx.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 54 warnings
    Info: Peak virtual memory: 5875 megabytes
    Info: Processing ended: Thu Sep 02 12:04:53 2021
    Info: Elapsed time: 00:01:50
    Info: Total CPU time (on all processors): 00:03:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Julien/Documents/Git/LimeNET-Micro_GW/LimeNET-Micro_lms7_trx/output_files/LimeNET-Micro_lms7_trx.fit.smsg.


