# 50_days_Verilog