<div align="center">
  <h2><span style="color:#20B2AA;">🚀 THỰC TẬP THIẾT KẾ HỆ THỐNG & VI MẠCH TÍCH HỢP 🚀</span></h2>
  <p>💡Tổng hợp các bài giải thực hành môn Thiết kế Hệ thống & Vi mạch Tích hợp.</p>
  <p>Cung cấp mã nguồn Verilog đầy đủ.</p>

  <p>
    <img src="https://img.shields.io/badge/Thi%E1%BA%BFt%20k%E1%BA%BF-FPGA-blueviolet?style=for-the-badge&logo=lattice&logoColor=white" alt="FPGA Badge">
    <img src="https://img.shields.io/badge/Ng%C3%B4n%20ng%E1%BB%AF-Verilog-red?style=for-the-badge&logo=vhdl&logoColor=white" alt="Verilog Badge">
    <img src="https://img.shields.io/badge/Ph%E1%BA%A7n%20m%E1%BB%81m-Xilinx-green?style=for-the-badge&logo=xilinx&logoColor=white" alt="Xilinx Badge">
  </p>

  ---

  <p>
    <a href="#🎯-về-dự-án">Tổng quan</a> •
    <a href="#📁-cấu-trúc-dự-án">Cấu trúc</a> •
    <a href="#🛠️-hướng-dẫn-sử-dụng">Hướng dẫn</a> •
  </p>

  ---
</div>

<br>

## <span style="color:#20B2AA;">🎯 Tổng quan</span>

Chào mừng bạn đến với kho lưu trữ **`Thuc_tap_Thiet_ke_he_thong_va_vi_mach_tich_hop`**

Kho lưu trữ này là tập hợp các bài giải môn **Thực tập Thiết kế Hệ thống và Vi mạch Tích hợp**. Các bài tập chủ yếu được thực hiện bằng phần mềm **Xilinx ISE**, sử dụng ngôn ngữ mô tả phần cứng **Verilog** và chạy trên **Kit FPGA Xilinx Spartan 3E**.

## <span style="color:#FF6347;">📁 Cấu trúc Dự án</span>

Mỗi bài giải/dự án được tổ chức trong một thư mục riêng biệt, đặt tên theo cấu trúc rõ ràng.
<br>

## <span style="color:#FFD700;">🛠️ Hướng dẫn Sử dụng</span>

Để mở, biên dịch và mô phỏng các dự án trong kho lưu trữ này, bạn cần cài đặt **Xilinx ISE Design Suite**.

**Các bước cơ bản:**

1.  **Clone hoặc tải về** kho lưu trữ này về máy tính của bạn:
    ```bash
    git clone https://github.com/LucPac/Thuc_tap_Thiet_ke_he_thong_va_vi_mach_tich_hop.git
    ```
2.  **Mở thư mục dự án mong muốn** (ví dụ: `Bai_thuc_hanh_so_1`).
3.  **Chạy tổng hợp, cài đặt và mô phỏng** 
    * Đối với `ISE`: Mở file `.ise` hoặc file `.xise`.

<br>
