---
layout: article
title: "硬件专题复习之vhdl语言概述"
date: 2021-12-06
modify_date: 2021-12-06
author: "Bedoom"
mathjax_autoNumber: false
show_tags: true
tags: 
  - HBU考试内容
---

## 传统的系统硬件设计方法

1. 采用**自下而上**的设计方法。系统硬件的设计是从系统的具体元器件开始的，并用这些元器件进行逻辑电路设计，完成系统各独立功能模块的设计，然后将各功能模块连接起来，完成整个系统的硬件设计。
2. 采用通用的**逻辑元器件**。设计者根据系统的具体需要，选择市场上能买到的逻辑电路，从而完成系统的硬件设计。
3. 在系统硬件设计的**后期**进行**仿真和调试**。在传统的系统硬件中，仿真和调试通常只有在后期完成系统硬件设计以后才能进行，因为进行仿真的仪器一般只有在硬件系统已经构成后才能使用。
4. 主要设计文件时**电原理图**。在电原理图中详细标注了各逻辑元器件的名称和互相间的信号连接。

在数字电路中，基本的功能单元就是门。它能够实现基本运算，其值为逻辑上的**真与假**，或二进制的**0和1**。从电路信号角度来看，门只能输出两种信号：**高电平**和**低电平**。

| 与门                                                         | 或门                                                         | 非门                                                         |
| ------------------------------------------------------------ | ------------------------------------------------------------ | ------------------------------------------------------------ |
| <img src="https://gitee.com/bedoom/images/raw/master/202112061455046.png" alt="image-20211206145538477" style="zoom: 67%;" /> | ![image-20211206150005410](https://gitee.com/bedoom/images/raw/master/202112061500767.png) | ![image-20211206150038440](https://gitee.com/bedoom/images/raw/master/202112061500558.png) |

## 硬件描述语言HDL

硬件描述语言就是可以描述硬件电路的**功能和行为、信号连接关系和定时关系**的语言。

1. 采用**自上而下**的设计思路。从系统的总体要求出发，自上而下地逐步将设计内容细化，最后完成系统硬件的整体设计。

   （1）第一层次是行为描述。所谓行为描述就是对整个系统数学模型的一个描述。主要考虑系统的结构及其工作过程是否达到系统设计规格书要求。

   （2）第二层次是RTL方式描述，又称寄存器传输描述。使用行为描述的系统结构的程序抽象程度高，很难直接映射到具体逻辑元件的硬件实现上。系统采用RTL方式描述，才能导出系统的逻辑表达式，才能进行逻辑整合。

   （3）第三层次是逻辑综合。逻辑综合是利用逻辑综合功能将RTL方式描述的程序转换成用基本逻辑元件表示的文件。

   ![未命名文件 (6)](https://gitee.com/bedoom/images/raw/master/202112061532933.png){:.shadow}

   

2. 系统中可大量采用ASIC芯片。
3. 采用系统早期仿真。大大缩短系统设计周期，节约大量人力和物力。
4. 降低了硬件电路的设计困难。
5. 主要设计文件时用**HDL语言**编写的程序。其**资料量小**；**可继承性好**；**阅读方便**。

## HDL相关概念

常用的硬件描述语言有：ABEL、AHDL、 **VHDL**、Verilog HDL、System C、System Verilog。

* VHDL语言的功能

  建模：用于**建立**描述系统性能和功能的**标准文档**。

  仿真：对硬件设计的逻辑行为和运行功能进行**仿真测试**。

  综合：实现硬件电路。

* VHDL语言和其他语言的区别：硬件相关性和并发性。
