<?xml version="1.0" ?>
<!--
  Copyright (C) 2023-2024 Intel Corporation
  SPDX-License-Identifier: MIT
  -->
<ipxact:component xmlns:altera="http://www.altera.com/XMLSchema/IPXact2014/extensions" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014">
  <ipxact:vendor>Intel Corporation</ipxact:vendor>
  <ipxact:library>mem_ss</ipxact:library>
  <ipxact:name>mem_ss</ipxact:name>
  <ipxact:version>2.0.0</ipxact:version>
  <ipxact:busInterfaces>
    <ipxact:busInterface>
      <ipxact:name>mem0_pll_ref_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_pll_ref_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem0_oct</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>oct_rzqin</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_oct_rzqin</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem0_ddr4</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ck</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_ck</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ck_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_ck_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_a</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_a</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_act_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_act_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ba</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_ba</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_bg</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_bg</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_cke</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_cke</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_cs_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_cs_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_odt</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_odt</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_reset_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_par</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_par</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_alert_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_alert_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dqs</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_dqs</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dqs_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_dqs_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dq</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_dq</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dbi_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ddr4_dbi_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem0_usr_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ss_app_usr_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedDirectClock" type="string">
          <ipxact:name>associatedDirectClock</ipxact:name>
          <ipxact:displayName>Associated direct clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRateKnown" type="bit">
          <ipxact:name>clockRateKnown</ipxact:name>
          <ipxact:displayName>Clock rate known</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem0_usr_reset_n</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_ss_app_usr_reset_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedDirectReset" type="string">
          <ipxact:name>associatedDirectReset</ipxact:name>
          <ipxact:displayName>Associated direct reset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedResetSinks" type="string">
          <ipxact:name>associatedResetSinks</ipxact:name>
          <ipxact:displayName>Associated reset sinks</ipxact:displayName>
          <ipxact:value>none</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>NONE</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem1_pll_ref_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_pll_ref_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem1_oct</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>oct_rzqin</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_oct_rzqin</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem1_ddr4</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ck</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_ck</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ck_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_ck_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_a</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_a</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_act_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_act_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ba</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_ba</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_bg</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_bg</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_cke</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_cke</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_cs_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_cs_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_odt</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_odt</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_reset_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_par</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_par</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_alert_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_alert_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dqs</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_dqs</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dqs_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_dqs_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dq</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_dq</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dbi_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ddr4_dbi_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem1_usr_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ss_app_usr_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedDirectClock" type="string">
          <ipxact:name>associatedDirectClock</ipxact:name>
          <ipxact:displayName>Associated direct clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRateKnown" type="bit">
          <ipxact:name>clockRateKnown</ipxact:name>
          <ipxact:displayName>Clock rate known</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem1_usr_reset_n</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_ss_app_usr_reset_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedDirectReset" type="string">
          <ipxact:name>associatedDirectReset</ipxact:name>
          <ipxact:displayName>Associated direct reset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedResetSinks" type="string">
          <ipxact:name>associatedResetSinks</ipxact:name>
          <ipxact:displayName>Associated reset sinks</ipxact:displayName>
          <ipxact:value>none</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>NONE</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem2_pll_ref_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_pll_ref_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem2_oct</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>oct_rzqin</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_oct_rzqin</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem2_ddr4</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ck</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_ck</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ck_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_ck_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_a</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_a</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_act_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_act_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ba</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_ba</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_bg</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_bg</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_cke</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_cke</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_cs_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_cs_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_odt</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_odt</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_reset_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_par</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_par</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_alert_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_alert_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dqs</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_dqs</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dqs_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_dqs_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dq</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_dq</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dbi_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ddr4_dbi_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem2_usr_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ss_app_usr_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedDirectClock" type="string">
          <ipxact:name>associatedDirectClock</ipxact:name>
          <ipxact:displayName>Associated direct clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRateKnown" type="bit">
          <ipxact:name>clockRateKnown</ipxact:name>
          <ipxact:displayName>Clock rate known</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem2_usr_reset_n</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_ss_app_usr_reset_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedDirectReset" type="string">
          <ipxact:name>associatedDirectReset</ipxact:name>
          <ipxact:displayName>Associated direct reset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedResetSinks" type="string">
          <ipxact:name>associatedResetSinks</ipxact:name>
          <ipxact:displayName>Associated reset sinks</ipxact:displayName>
          <ipxact:value>none</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>NONE</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem3_pll_ref_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_pll_ref_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem3_oct</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>oct_rzqin</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_oct_rzqin</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem3_ddr4</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ck</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_ck</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ck_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_ck_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_a</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_a</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_act_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_act_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ba</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_ba</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_bg</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_bg</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_cke</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_cke</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_cs_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_cs_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_odt</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_odt</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_reset_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_par</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_par</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_alert_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_alert_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dqs</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_dqs</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dqs_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_dqs_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dq</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_dq</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dbi_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ddr4_dbi_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem3_usr_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ss_app_usr_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedDirectClock" type="string">
          <ipxact:name>associatedDirectClock</ipxact:name>
          <ipxact:displayName>Associated direct clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRateKnown" type="bit">
          <ipxact:name>clockRateKnown</ipxact:name>
          <ipxact:displayName>Clock rate known</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem3_usr_reset_n</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_ss_app_usr_reset_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedDirectReset" type="string">
          <ipxact:name>associatedDirectReset</ipxact:name>
          <ipxact:displayName>Associated direct reset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedResetSinks" type="string">
          <ipxact:name>associatedResetSinks</ipxact:name>
          <ipxact:displayName>Associated reset sinks</ipxact:displayName>
          <ipxact:value>none</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>NONE</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem4_pll_ref_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_pll_ref_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem4_oct</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>oct_rzqin</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_oct_rzqin</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem4_ddr4</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ck</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_ck</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ck_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_ck_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_a</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_a</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_act_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_act_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_ba</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_ba</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_bg</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_bg</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_cke</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_cke</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_cs_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_cs_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_odt</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_odt</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_reset_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_par</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_par</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_alert_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_alert_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dqs</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_dqs</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dqs_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_dqs_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dq</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_dq</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>mem_dbi_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_ddr4_dbi_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem4_hps_emif</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>hps_to_emif</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_hps_to_emif</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>emif_to_hps</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_emif_to_hps</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>gp_to_emif</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_hps_to_emif_gp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>emif_to_gp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem4_emif_to_hps_gp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>subsystem_reset</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>app_ss_rst_req</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>app_ss_rst_req</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>ss_app_rst_rdy</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>ss_app_rst_rdy</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>app_ss_cold_rst_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>app_ss_cold_rst_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>ss_app_cold_rst_ack_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>ss_app_cold_rst_ack_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i0_axi_mm</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="axi4" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="axi4" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_awready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awaddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awaddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awlock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awlock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awqos</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awqos</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awuser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_awuser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_arready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_arvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_arid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>araddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_araddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_arlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_arsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_arburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arlock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_arlock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_arcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_arprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arqos</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_arqos</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>aruser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_aruser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_wready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_wvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_wdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wstrb</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_wstrb</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_wlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_bready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_bvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_bid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_bresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>buser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_buser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_app_ss_mm_rready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_rvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_rid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_rresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_rdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i0_ss_app_mm_rlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>mem0_usr_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>mem0_usr_reset_n</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="trustzoneAware" type="bit">
          <ipxact:name>trustzoneAware</ipxact:name>
          <ipxact:displayName>TrustZone-aware</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="wakeupSignals" type="bit">
          <ipxact:name>wakeupSignals</ipxact:name>
          <ipxact:displayName>wakeupSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="uniqueIdSupport" type="bit">
          <ipxact:name>uniqueIdSupport</ipxact:name>
          <ipxact:displayName>uniqueIdSupport</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="poison" type="bit">
          <ipxact:name>poison</ipxact:name>
          <ipxact:displayName>poison</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="traceSignals" type="bit">
          <ipxact:name>traceSignals</ipxact:name>
          <ipxact:displayName>traceSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingReads" type="longint">
          <ipxact:name>maximumOutstandingReads</ipxact:name>
          <ipxact:displayName>maximumOutstandingReads</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingWrites" type="longint">
          <ipxact:name>maximumOutstandingWrites</ipxact:name>
          <ipxact:displayName>maximumOutstandingWrites</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingTransactions" type="longint">
          <ipxact:name>maximumOutstandingTransactions</ipxact:name>
          <ipxact:displayName>maximumOutstandingTransactions</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readAcceptanceCapability" type="longint">
          <ipxact:name>readAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Read acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeAcceptanceCapability" type="longint">
          <ipxact:name>writeAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Write acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="combinedAcceptanceCapability" type="longint">
          <ipxact:name>combinedAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Combined acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readDataReorderingDepth" type="longint">
          <ipxact:name>readDataReorderingDepth</ipxact:name>
          <ipxact:displayName>Read data reordering depth</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgesToMaster" type="string">
          <ipxact:name>bridgesToMaster</ipxact:name>
          <ipxact:displayName>bridgesToMaster</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureGuid" type="string">
          <ipxact:name>dfhFeatureGuid</ipxact:name>
          <ipxact:displayName>Feature GUID</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhGroupId" type="longint">
          <ipxact:name>dfhGroupId</ipxact:name>
          <ipxact:displayName>Group ID</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterId" type="string">
          <ipxact:name>dfhParameterId</ipxact:name>
          <ipxact:displayName>ID</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterName" type="string">
          <ipxact:name>dfhParameterName</ipxact:name>
          <ipxact:displayName>Name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterVersion" type="string">
          <ipxact:name>dfhParameterVersion</ipxact:name>
          <ipxact:displayName>Version</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterData" type="string">
          <ipxact:name>dfhParameterData</ipxact:name>
          <ipxact:displayName>Data (HEX/DEC)</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterDataLength" type="string">
          <ipxact:name>dfhParameterDataLength</ipxact:name>
          <ipxact:displayName>Data length</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureMajorVersion" type="longint">
          <ipxact:name>dfhFeatureMajorVersion</ipxact:name>
          <ipxact:displayName>Feature major version</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureMinorVersion" type="longint">
          <ipxact:name>dfhFeatureMinorVersion</ipxact:name>
          <ipxact:displayName>Feature minor version</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureId" type="longint">
          <ipxact:name>dfhFeatureId</ipxact:name>
          <ipxact:displayName>Feature ID</ipxact:displayName>
          <ipxact:value>35</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureType" type="longint">
          <ipxact:name>dfhFeatureType</ipxact:name>
          <ipxact:displayName>Feature Type</ipxact:displayName>
          <ipxact:value>3</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem0_status</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>local_cal_success</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_local_cal_success</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>local_cal_fail</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem0_local_cal_fail</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i1_axi_mm</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="axi4" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="axi4" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_awready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awaddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awaddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awlock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awlock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awqos</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awqos</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awuser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_awuser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_arready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_arvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_arid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>araddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_araddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_arlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_arsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_arburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arlock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_arlock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_arcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_arprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arqos</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_arqos</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>aruser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_aruser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_wready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_wvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_wdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wstrb</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_wstrb</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_wlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_bready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_bvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_bid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_bresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>buser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_buser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_app_ss_mm_rready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_rvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_rid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_rresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_rdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i1_ss_app_mm_rlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>mem1_usr_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>mem1_usr_reset_n</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="trustzoneAware" type="bit">
          <ipxact:name>trustzoneAware</ipxact:name>
          <ipxact:displayName>TrustZone-aware</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="wakeupSignals" type="bit">
          <ipxact:name>wakeupSignals</ipxact:name>
          <ipxact:displayName>wakeupSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="uniqueIdSupport" type="bit">
          <ipxact:name>uniqueIdSupport</ipxact:name>
          <ipxact:displayName>uniqueIdSupport</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="poison" type="bit">
          <ipxact:name>poison</ipxact:name>
          <ipxact:displayName>poison</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="traceSignals" type="bit">
          <ipxact:name>traceSignals</ipxact:name>
          <ipxact:displayName>traceSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingReads" type="longint">
          <ipxact:name>maximumOutstandingReads</ipxact:name>
          <ipxact:displayName>maximumOutstandingReads</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingWrites" type="longint">
          <ipxact:name>maximumOutstandingWrites</ipxact:name>
          <ipxact:displayName>maximumOutstandingWrites</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingTransactions" type="longint">
          <ipxact:name>maximumOutstandingTransactions</ipxact:name>
          <ipxact:displayName>maximumOutstandingTransactions</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readAcceptanceCapability" type="longint">
          <ipxact:name>readAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Read acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeAcceptanceCapability" type="longint">
          <ipxact:name>writeAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Write acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="combinedAcceptanceCapability" type="longint">
          <ipxact:name>combinedAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Combined acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readDataReorderingDepth" type="longint">
          <ipxact:name>readDataReorderingDepth</ipxact:name>
          <ipxact:displayName>Read data reordering depth</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgesToMaster" type="string">
          <ipxact:name>bridgesToMaster</ipxact:name>
          <ipxact:displayName>bridgesToMaster</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureGuid" type="string">
          <ipxact:name>dfhFeatureGuid</ipxact:name>
          <ipxact:displayName>Feature GUID</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhGroupId" type="longint">
          <ipxact:name>dfhGroupId</ipxact:name>
          <ipxact:displayName>Group ID</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterId" type="string">
          <ipxact:name>dfhParameterId</ipxact:name>
          <ipxact:displayName>ID</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterName" type="string">
          <ipxact:name>dfhParameterName</ipxact:name>
          <ipxact:displayName>Name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterVersion" type="string">
          <ipxact:name>dfhParameterVersion</ipxact:name>
          <ipxact:displayName>Version</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterData" type="string">
          <ipxact:name>dfhParameterData</ipxact:name>
          <ipxact:displayName>Data (HEX/DEC)</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterDataLength" type="string">
          <ipxact:name>dfhParameterDataLength</ipxact:name>
          <ipxact:displayName>Data length</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureMajorVersion" type="longint">
          <ipxact:name>dfhFeatureMajorVersion</ipxact:name>
          <ipxact:displayName>Feature major version</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureMinorVersion" type="longint">
          <ipxact:name>dfhFeatureMinorVersion</ipxact:name>
          <ipxact:displayName>Feature minor version</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureId" type="longint">
          <ipxact:name>dfhFeatureId</ipxact:name>
          <ipxact:displayName>Feature ID</ipxact:displayName>
          <ipxact:value>35</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureType" type="longint">
          <ipxact:name>dfhFeatureType</ipxact:name>
          <ipxact:displayName>Feature Type</ipxact:displayName>
          <ipxact:value>3</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem1_status</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>local_cal_success</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_local_cal_success</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>local_cal_fail</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem1_local_cal_fail</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i2_axi_mm</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="axi4" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="axi4" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_awready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awaddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awaddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awlock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awlock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awqos</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awqos</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awuser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_awuser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_arready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_arvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_arid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>araddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_araddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_arlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_arsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_arburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arlock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_arlock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_arcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_arprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arqos</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_arqos</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>aruser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_aruser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_wready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_wvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_wdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wstrb</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_wstrb</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_wlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_bready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_bvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_bid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_bresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>buser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_buser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_app_ss_mm_rready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_rvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_rid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_rresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_rdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i2_ss_app_mm_rlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>mem2_usr_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>mem2_usr_reset_n</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="trustzoneAware" type="bit">
          <ipxact:name>trustzoneAware</ipxact:name>
          <ipxact:displayName>TrustZone-aware</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="wakeupSignals" type="bit">
          <ipxact:name>wakeupSignals</ipxact:name>
          <ipxact:displayName>wakeupSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="uniqueIdSupport" type="bit">
          <ipxact:name>uniqueIdSupport</ipxact:name>
          <ipxact:displayName>uniqueIdSupport</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="poison" type="bit">
          <ipxact:name>poison</ipxact:name>
          <ipxact:displayName>poison</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="traceSignals" type="bit">
          <ipxact:name>traceSignals</ipxact:name>
          <ipxact:displayName>traceSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingReads" type="longint">
          <ipxact:name>maximumOutstandingReads</ipxact:name>
          <ipxact:displayName>maximumOutstandingReads</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingWrites" type="longint">
          <ipxact:name>maximumOutstandingWrites</ipxact:name>
          <ipxact:displayName>maximumOutstandingWrites</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingTransactions" type="longint">
          <ipxact:name>maximumOutstandingTransactions</ipxact:name>
          <ipxact:displayName>maximumOutstandingTransactions</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readAcceptanceCapability" type="longint">
          <ipxact:name>readAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Read acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeAcceptanceCapability" type="longint">
          <ipxact:name>writeAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Write acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="combinedAcceptanceCapability" type="longint">
          <ipxact:name>combinedAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Combined acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readDataReorderingDepth" type="longint">
          <ipxact:name>readDataReorderingDepth</ipxact:name>
          <ipxact:displayName>Read data reordering depth</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgesToMaster" type="string">
          <ipxact:name>bridgesToMaster</ipxact:name>
          <ipxact:displayName>bridgesToMaster</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureGuid" type="string">
          <ipxact:name>dfhFeatureGuid</ipxact:name>
          <ipxact:displayName>Feature GUID</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhGroupId" type="longint">
          <ipxact:name>dfhGroupId</ipxact:name>
          <ipxact:displayName>Group ID</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterId" type="string">
          <ipxact:name>dfhParameterId</ipxact:name>
          <ipxact:displayName>ID</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterName" type="string">
          <ipxact:name>dfhParameterName</ipxact:name>
          <ipxact:displayName>Name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterVersion" type="string">
          <ipxact:name>dfhParameterVersion</ipxact:name>
          <ipxact:displayName>Version</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterData" type="string">
          <ipxact:name>dfhParameterData</ipxact:name>
          <ipxact:displayName>Data (HEX/DEC)</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterDataLength" type="string">
          <ipxact:name>dfhParameterDataLength</ipxact:name>
          <ipxact:displayName>Data length</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureMajorVersion" type="longint">
          <ipxact:name>dfhFeatureMajorVersion</ipxact:name>
          <ipxact:displayName>Feature major version</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureMinorVersion" type="longint">
          <ipxact:name>dfhFeatureMinorVersion</ipxact:name>
          <ipxact:displayName>Feature minor version</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureId" type="longint">
          <ipxact:name>dfhFeatureId</ipxact:name>
          <ipxact:displayName>Feature ID</ipxact:displayName>
          <ipxact:value>35</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureType" type="longint">
          <ipxact:name>dfhFeatureType</ipxact:name>
          <ipxact:displayName>Feature Type</ipxact:displayName>
          <ipxact:value>3</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem2_status</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>local_cal_success</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_local_cal_success</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>local_cal_fail</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem2_local_cal_fail</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i3_axi_mm</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="axi4" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="axi4" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_awready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awaddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awaddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awlock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awlock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awqos</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awqos</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>awuser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_awuser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_arready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_arvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_arid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>araddr</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_araddr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arlen</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_arlen</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arsize</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_arsize</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arburst</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_arburst</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arlock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_arlock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arcache</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_arcache</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arprot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_arprot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>arqos</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_arqos</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>aruser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_aruser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_wready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_wvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_wdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wstrb</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_wstrb</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>wlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_wlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_bready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_bvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_bid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>bresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_bresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>buser</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_buser</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_app_ss_mm_rready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rvalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_rvalid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_rid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rresp</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_rresp</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_rdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>rlast</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i3_ss_app_mm_rlast</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>mem3_usr_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>mem3_usr_reset_n</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="trustzoneAware" type="bit">
          <ipxact:name>trustzoneAware</ipxact:name>
          <ipxact:displayName>TrustZone-aware</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="wakeupSignals" type="bit">
          <ipxact:name>wakeupSignals</ipxact:name>
          <ipxact:displayName>wakeupSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="uniqueIdSupport" type="bit">
          <ipxact:name>uniqueIdSupport</ipxact:name>
          <ipxact:displayName>uniqueIdSupport</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="poison" type="bit">
          <ipxact:name>poison</ipxact:name>
          <ipxact:displayName>poison</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="traceSignals" type="bit">
          <ipxact:name>traceSignals</ipxact:name>
          <ipxact:displayName>traceSignals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingReads" type="longint">
          <ipxact:name>maximumOutstandingReads</ipxact:name>
          <ipxact:displayName>maximumOutstandingReads</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingWrites" type="longint">
          <ipxact:name>maximumOutstandingWrites</ipxact:name>
          <ipxact:displayName>maximumOutstandingWrites</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumOutstandingTransactions" type="longint">
          <ipxact:name>maximumOutstandingTransactions</ipxact:name>
          <ipxact:displayName>maximumOutstandingTransactions</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readAcceptanceCapability" type="longint">
          <ipxact:name>readAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Read acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeAcceptanceCapability" type="longint">
          <ipxact:name>writeAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Write acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="combinedAcceptanceCapability" type="longint">
          <ipxact:name>combinedAcceptanceCapability</ipxact:name>
          <ipxact:displayName>Combined acceptance capability</ipxact:displayName>
          <ipxact:value>64</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readDataReorderingDepth" type="longint">
          <ipxact:name>readDataReorderingDepth</ipxact:name>
          <ipxact:displayName>Read data reordering depth</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgesToMaster" type="string">
          <ipxact:name>bridgesToMaster</ipxact:name>
          <ipxact:displayName>bridgesToMaster</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureGuid" type="string">
          <ipxact:name>dfhFeatureGuid</ipxact:name>
          <ipxact:displayName>Feature GUID</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhGroupId" type="longint">
          <ipxact:name>dfhGroupId</ipxact:name>
          <ipxact:displayName>Group ID</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterId" type="string">
          <ipxact:name>dfhParameterId</ipxact:name>
          <ipxact:displayName>ID</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterName" type="string">
          <ipxact:name>dfhParameterName</ipxact:name>
          <ipxact:displayName>Name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterVersion" type="string">
          <ipxact:name>dfhParameterVersion</ipxact:name>
          <ipxact:displayName>Version</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterData" type="string">
          <ipxact:name>dfhParameterData</ipxact:name>
          <ipxact:displayName>Data (HEX/DEC)</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhParameterDataLength" type="string">
          <ipxact:name>dfhParameterDataLength</ipxact:name>
          <ipxact:displayName>Data length</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureMajorVersion" type="longint">
          <ipxact:name>dfhFeatureMajorVersion</ipxact:name>
          <ipxact:displayName>Feature major version</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureMinorVersion" type="longint">
          <ipxact:name>dfhFeatureMinorVersion</ipxact:name>
          <ipxact:displayName>Feature minor version</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureId" type="longint">
          <ipxact:name>dfhFeatureId</ipxact:name>
          <ipxact:displayName>Feature ID</ipxact:displayName>
          <ipxact:value>35</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dfhFeatureType" type="longint">
          <ipxact:name>dfhFeatureType</ipxact:name>
          <ipxact:displayName>Feature Type</ipxact:displayName>
          <ipxact:value>3</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>mem3_status</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="24.1"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>local_cal_success</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_local_cal_success</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>local_cal_fail</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>mem3_local_cal_fail</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
  </ipxact:busInterfaces>
  <ipxact:model>
    <ipxact:views>
      <ipxact:view>
        <ipxact:name>QUARTUS_SYNTH</ipxact:name>
        <ipxact:envIdentifier>:quartus.altera.com:</ipxact:envIdentifier>
        <ipxact:componentInstantiationRef>QUARTUS_SYNTH</ipxact:componentInstantiationRef>
      </ipxact:view>
    </ipxact:views>
    <ipxact:instantiations>
      <ipxact:componentInstantiation>
        <ipxact:name>QUARTUS_SYNTH</ipxact:name>
        <ipxact:moduleName>mem_ss</ipxact:moduleName>
        <ipxact:fileSetRef>
          <ipxact:localName>QUARTUS_SYNTH</ipxact:localName>
        </ipxact:fileSetRef>
      </ipxact:componentInstantiation>
    </ipxact:instantiations>
    <ipxact:ports>
      <ipxact:port>
        <ipxact:name>mem0_pll_ref_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_oct_rzqin</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_ck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_ck_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_a</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>16</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_act_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_ba</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_bg</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_cke</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_cs_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_odt</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_reset_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_par</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_alert_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_dqs</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_dqs_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_dq</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ddr4_dbi_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ss_app_usr_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_ss_app_usr_reset_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_pll_ref_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_oct_rzqin</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_ck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_ck_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_a</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>16</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_act_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_ba</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_bg</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_cke</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_cs_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_odt</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_reset_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_par</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_alert_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_dqs</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_dqs_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_dq</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ddr4_dbi_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ss_app_usr_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_ss_app_usr_reset_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_pll_ref_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_oct_rzqin</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_ck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_ck_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_a</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>16</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_act_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_ba</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_bg</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_cke</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_cs_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_odt</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_reset_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_par</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_alert_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_dqs</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_dqs_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_dq</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ddr4_dbi_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ss_app_usr_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_ss_app_usr_reset_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_pll_ref_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_oct_rzqin</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_ck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_ck_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_a</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>16</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_act_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_ba</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_bg</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_cke</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_cs_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_odt</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_reset_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_par</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_alert_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_dqs</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_dqs_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_dq</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ddr4_dbi_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ss_app_usr_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_ss_app_usr_reset_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_pll_ref_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_oct_rzqin</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_ck</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_ck_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_a</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>16</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_act_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_ba</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_bg</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_cke</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_cs_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_odt</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_reset_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_par</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_alert_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_dqs</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>4</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_dqs_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>4</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_dq</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>39</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_ddr4_dbi_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>4</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_hps_to_emif</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>4095</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_emif_to_hps</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>4095</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_hps_to_emif_gp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem4_emif_to_hps_gp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>app_ss_rst_req</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ss_app_rst_rdy</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>app_ss_cold_rst_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ss_app_cold_rst_ack_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_awready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awaddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awlock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awqos</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_awuser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>13</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_arready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_arvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_arid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_araddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_arlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_arsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_arburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_arlock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_arcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_arprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_arqos</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_aruser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>13</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_wready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_wvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_wdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>511</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_wstrb</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>63</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_wlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_bready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_bvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_bid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_bresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_buser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_app_ss_mm_rready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_rvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_rid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_rresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_rdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>511</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i0_ss_app_mm_rlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_local_cal_success</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem0_local_cal_fail</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_awready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awaddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awlock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awqos</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_awuser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>13</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_arready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_arvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_arid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_araddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_arlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_arsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_arburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_arlock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_arcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_arprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_arqos</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_aruser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>13</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_wready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_wvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_wdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>511</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_wstrb</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>63</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_wlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_bready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_bvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_bid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_bresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_buser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_app_ss_mm_rready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_rvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_rid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_rresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_rdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>511</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i1_ss_app_mm_rlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_local_cal_success</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem1_local_cal_fail</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_awready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awaddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awlock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awqos</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_awuser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>13</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_arready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_arvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_arid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_araddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_arlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_arsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_arburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_arlock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_arcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_arprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_arqos</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_aruser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>13</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_wready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_wvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_wdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>511</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_wstrb</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>63</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_wlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_bready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_bvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_bid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_bresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_buser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_app_ss_mm_rready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_rvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_rid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_rresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_rdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>511</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i2_ss_app_mm_rlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_local_cal_success</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem2_local_cal_fail</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_awready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awaddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awlock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awqos</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_awuser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>13</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_arready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_arvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_arid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_araddr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_arlen</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_arsize</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_arburst</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_arlock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_arcache</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_arprot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>2</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_arqos</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_aruser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>13</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_wready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_wvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_wdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>511</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_wstrb</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>63</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_wlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_bready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_bvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_bid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_bresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_buser</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_app_ss_mm_rready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_rvalid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_rid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>8</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_rresp</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_rdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>511</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i3_ss_app_mm_rlast</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_local_cal_success</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mem3_local_cal_fail</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
    </ipxact:ports>
  </ipxact:model>
  <ipxact:vendorExtensions>
    <altera:entity_info>
      <ipxact:vendor>Intel Corporation</ipxact:vendor>
      <ipxact:library>mem_ss</ipxact:library>
      <ipxact:name>mem_ss</ipxact:name>
      <ipxact:version>2.0.0</ipxact:version>
    </altera:entity_info>
    <altera:altera_module_parameters>
      <ipxact:parameters>
        <ipxact:parameter parameterId="SYSINFO_BOARD" type="string">
          <ipxact:name>SYSINFO_BOARD</ipxact:name>
          <ipxact:displayName>SYSINFO_BOARD</ipxact:displayName>
          <ipxact:value>default</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSINFO_BOARD_TRAIT" type="string">
          <ipxact:name>SYSINFO_BOARD_TRAIT</ipxact:name>
          <ipxact:displayName>SYSINFO_BOARD_TRAIT</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSINFO_DEVICE" type="string">
          <ipxact:name>SYSINFO_DEVICE</ipxact:name>
          <ipxact:displayName>SYSINFO_DEVICE</ipxact:displayName>
          <ipxact:value>AGFB014R24A2E2V</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSINFO_DEVICE_FAMILY" type="string">
          <ipxact:name>SYSINFO_DEVICE_FAMILY</ipxact:name>
          <ipxact:displayName>SYSINFO_DEVICE_FAMILY</ipxact:displayName>
          <ipxact:value>Agilex 7</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSINFO_DEVICE_SPEEDGRADE" type="string">
          <ipxact:name>SYSINFO_DEVICE_SPEEDGRADE</ipxact:name>
          <ipxact:displayName>SYSINFO_DEVICE_SPEEDGRADE</ipxact:displayName>
          <ipxact:value>2</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSINFO_DEVICE_DIE_REVISIONS" type="string">
          <ipxact:name>SYSINFO_DEVICE_DIE_REVISIONS</ipxact:name>
          <ipxact:displayName>SYSINFO_DEVICE_DIE_REVISIONS</ipxact:displayName>
          <ipxact:value>HSSI_WHR_REVA,HSSI_CRETE3_REVA,MAIN_FM6_REVB</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSINFO_DEVICE_TEMPERATURE_GRADE" type="string">
          <ipxact:name>SYSINFO_DEVICE_TEMPERATURE_GRADE</ipxact:name>
          <ipxact:displayName>SYSINFO_DEVICE_TEMPERATURE_GRADE</ipxact:displayName>
          <ipxact:value>EXTENDED</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSINFO_DEVICE_POWER_MODEL" type="string">
          <ipxact:name>SYSINFO_DEVICE_POWER_MODEL</ipxact:name>
          <ipxact:displayName>SYSINFO_DEVICE_POWER_MODEL</ipxact:displayName>
          <ipxact:value>STANDARD_POWER</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSINFO_SUPPORTS_VID" type="string">
          <ipxact:name>SYSINFO_SUPPORTS_VID</ipxact:name>
          <ipxact:displayName>SYSINFO_SUPPORTS_VID</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSINFO_DEVICE_IOBANK_REVISION" type="string">
          <ipxact:name>SYSINFO_DEVICE_IOBANK_REVISION</ipxact:name>
          <ipxact:displayName>SYSINFO_DEVICE_IOBANK_REVISION</ipxact:displayName>
          <ipxact:value>IO96A_REVB0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="RUN_COMPOSE" type="bit">
          <ipxact:name>RUN_COMPOSE</ipxact:name>
          <ipxact:displayName>Generate IPs within Memory Subsystem</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="COLLAPSE_HBM_CHANNELS" type="bit">
          <ipxact:name>COLLAPSE_HBM_CHANNELS</ipxact:name>
          <ipxact:displayName>Collapse HBM channels</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_INTFS_TYPE" type="string">
          <ipxact:name>MEM_INTFS_TYPE</ipxact:name>
          <ipxact:displayName>Type</ipxact:displayName>
          <ipxact:value>DDR4,DDR4,DDR4,DDR4,DDR4</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_INTFS_LOCATION" type="string">
          <ipxact:name>MEM_INTFS_LOCATION</ipxact:name>
          <ipxact:displayName>Location</ipxact:displayName>
          <ipxact:value>BOT,BOT,TOP,TOP,TOP</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="APP_INTFS_TYPE" type="string">
          <ipxact:name>APP_INTFS_TYPE</ipxact:name>
          <ipxact:displayName>Type</ipxact:displayName>
          <ipxact:value>STORAGE,STORAGE,STORAGE,STORAGE,HPS</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_0_CONNS" type="string">
          <ipxact:name>MEM_CH_0_CONNS</ipxact:name>
          <ipxact:displayName>&lt;html&gt;&lt;center&gt;#0&lt;br&gt;DDR4&lt;br&gt;&amp;nbsp;&lt;/center&gt;&lt;/html&gt;</ipxact:displayName>
          <ipxact:value>1,0,0,0,0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_1_CONNS" type="string">
          <ipxact:name>MEM_CH_1_CONNS</ipxact:name>
          <ipxact:displayName>&lt;html&gt;&lt;center&gt;#1&lt;br&gt;DDR4&lt;br&gt;&amp;nbsp;&lt;/center&gt;&lt;/html&gt;</ipxact:displayName>
          <ipxact:value>0,1,0,0,0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_2_CONNS" type="string">
          <ipxact:name>MEM_CH_2_CONNS</ipxact:name>
          <ipxact:displayName>&lt;html&gt;&lt;center&gt;#2&lt;br&gt;DDR4&lt;br&gt;&amp;nbsp;&lt;/center&gt;&lt;/html&gt;</ipxact:displayName>
          <ipxact:value>0,0,1,0,0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_3_CONNS" type="string">
          <ipxact:name>MEM_CH_3_CONNS</ipxact:name>
          <ipxact:displayName>&lt;html&gt;&lt;center&gt;#3&lt;br&gt;DDR4&lt;br&gt;&amp;nbsp;&lt;/center&gt;&lt;/html&gt;</ipxact:displayName>
          <ipxact:value>0,0,0,1,0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_4_CONNS" type="string">
          <ipxact:name>MEM_CH_4_CONNS</ipxact:name>
          <ipxact:displayName>&lt;html&gt;&lt;center&gt;#4&lt;br&gt;DDR4&lt;br&gt;&amp;nbsp;&lt;/center&gt;&lt;/html&gt;</ipxact:displayName>
          <ipxact:value>0,0,0,0,1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_5_CONNS" type="string">
          <ipxact:name>MEM_CH_5_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch5</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_6_CONNS" type="string">
          <ipxact:name>MEM_CH_6_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch6</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_7_CONNS" type="string">
          <ipxact:name>MEM_CH_7_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch7</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_8_CONNS" type="string">
          <ipxact:name>MEM_CH_8_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch8</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_9_CONNS" type="string">
          <ipxact:name>MEM_CH_9_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch9</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_10_CONNS" type="string">
          <ipxact:name>MEM_CH_10_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch10</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_11_CONNS" type="string">
          <ipxact:name>MEM_CH_11_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch11</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_12_CONNS" type="string">
          <ipxact:name>MEM_CH_12_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch12</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_13_CONNS" type="string">
          <ipxact:name>MEM_CH_13_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch13</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_14_CONNS" type="string">
          <ipxact:name>MEM_CH_14_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch14</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_15_CONNS" type="string">
          <ipxact:name>MEM_CH_15_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch15</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_16_CONNS" type="string">
          <ipxact:name>MEM_CH_16_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch16</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_17_CONNS" type="string">
          <ipxact:name>MEM_CH_17_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch17</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_18_CONNS" type="string">
          <ipxact:name>MEM_CH_18_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch18</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_19_CONNS" type="string">
          <ipxact:name>MEM_CH_19_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch19</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_20_CONNS" type="string">
          <ipxact:name>MEM_CH_20_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch20</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_21_CONNS" type="string">
          <ipxact:name>MEM_CH_21_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch21</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_22_CONNS" type="string">
          <ipxact:name>MEM_CH_22_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch22</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_23_CONNS" type="string">
          <ipxact:name>MEM_CH_23_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch23</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_24_CONNS" type="string">
          <ipxact:name>MEM_CH_24_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch24</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_25_CONNS" type="string">
          <ipxact:name>MEM_CH_25_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch25</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_26_CONNS" type="string">
          <ipxact:name>MEM_CH_26_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch26</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_27_CONNS" type="string">
          <ipxact:name>MEM_CH_27_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch27</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_28_CONNS" type="string">
          <ipxact:name>MEM_CH_28_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch28</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_29_CONNS" type="string">
          <ipxact:name>MEM_CH_29_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch29</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_30_CONNS" type="string">
          <ipxact:name>MEM_CH_30_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch30</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_31_CONNS" type="string">
          <ipxact:name>MEM_CH_31_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch31</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_32_CONNS" type="string">
          <ipxact:name>MEM_CH_32_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch32</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_33_CONNS" type="string">
          <ipxact:name>MEM_CH_33_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch33</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_34_CONNS" type="string">
          <ipxact:name>MEM_CH_34_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch34</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_35_CONNS" type="string">
          <ipxact:name>MEM_CH_35_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch35</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_36_CONNS" type="string">
          <ipxact:name>MEM_CH_36_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch36</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_37_CONNS" type="string">
          <ipxact:name>MEM_CH_37_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch37</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_38_CONNS" type="string">
          <ipxact:name>MEM_CH_38_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch38</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_39_CONNS" type="string">
          <ipxact:name>MEM_CH_39_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch39</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_40_CONNS" type="string">
          <ipxact:name>MEM_CH_40_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch40</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_41_CONNS" type="string">
          <ipxact:name>MEM_CH_41_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch41</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_42_CONNS" type="string">
          <ipxact:name>MEM_CH_42_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch42</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_43_CONNS" type="string">
          <ipxact:name>MEM_CH_43_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch43</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_44_CONNS" type="string">
          <ipxact:name>MEM_CH_44_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch44</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_45_CONNS" type="string">
          <ipxact:name>MEM_CH_45_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch45</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_46_CONNS" type="string">
          <ipxact:name>MEM_CH_46_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch46</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MEM_CH_47_CONNS" type="string">
          <ipxact:name>MEM_CH_47_CONNS</ipxact:name>
          <ipxact:displayName>mem_ch47</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_NOC" type="bit">
          <ipxact:name>ENABLE_NOC</ipxact:name>
          <ipxact:displayName>Use Network-on-Chip (NoC)</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_MEM_CSR_INTF" type="string">
          <ipxact:name>ENABLE_MEM_CSR_INTF</ipxact:name>
          <ipxact:displayName>Expose a sideband interface for memory interface components</ipxact:displayName>
          <ipxact:value>DISABLED</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="USE_NOC_FOR_CSR_INTF" type="bit">
          <ipxact:name>USE_NOC_FOR_CSR_INTF</ipxact:name>
          <ipxact:displayName>Use a dedicated NoC port for the sideband interface</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_MEM_PMON" type="string">
          <ipxact:name>ENABLE_MEM_PMON</ipxact:name>
          <ipxact:displayName>Insert performance monitors at memory targets</ipxact:displayName>
          <ipxact:value>DISABLED</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_HDL_FORMAT" type="string">
          <ipxact:name>EX_DESIGN_HDL_FORMAT</ipxact:name>
          <ipxact:displayName>HDL format</ipxact:displayName>
          <ipxact:value>VERILOG</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_GEN_SIM" type="bit">
          <ipxact:name>EX_DESIGN_GEN_SIM</ipxact:name>
          <ipxact:displayName>Generate design example for simulation</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_GEN_SYNTH" type="bit">
          <ipxact:name>EX_DESIGN_GEN_SYNTH</ipxact:name>
          <ipxact:displayName>Generate design example for synthesis</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_BOARD_DATA_FILE" type="string">
          <ipxact:name>EX_DESIGN_BOARD_DATA_FILE</ipxact:name>
          <ipxact:displayName>EX_DESIGN_BOARD_DATA_FILE</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_BOARD_PRESET" type="string">
          <ipxact:name>EX_DESIGN_BOARD_PRESET</ipxact:name>
          <ipxact:displayName>EX_DESIGN_BOARD_PRESET</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_BOARD_NAME" type="string">
          <ipxact:name>EX_DESIGN_BOARD_NAME</ipxact:name>
          <ipxact:displayName>EX_DESIGN_BOARD_NAME</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_BOARD_VENDOR" type="string">
          <ipxact:name>EX_DESIGN_BOARD_VENDOR</ipxact:name>
          <ipxact:displayName>EX_DESIGN_BOARD_VENDOR</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_BOARD_PRODUCT_URL" type="string">
          <ipxact:name>EX_DESIGN_BOARD_PRODUCT_URL</ipxact:name>
          <ipxact:displayName>EX_DESIGN_BOARD_PRODUCT_URL</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_BOARD_DEVICE_FAMILY" type="string">
          <ipxact:name>EX_DESIGN_BOARD_DEVICE_FAMILY</ipxact:name>
          <ipxact:displayName>EX_DESIGN_BOARD_DEVICE_FAMILY</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_BOARD_DEVICE_PART" type="string">
          <ipxact:name>EX_DESIGN_BOARD_DEVICE_PART</ipxact:name>
          <ipxact:displayName>EX_DESIGN_BOARD_DEVICE_PART</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EX_DESIGN_HYDRA_HOST_INTF" type="string">
          <ipxact:name>EX_DESIGN_HYDRA_HOST_INTF</ipxact:name>
          <ipxact:displayName>Host interface</ipxact:displayName>
          <ipxact:value>DISABLED</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DIAG_EXTRA_PARAMETERS" type="string">
          <ipxact:name>DIAG_EXTRA_PARAMETERS</ipxact:name>
          <ipxact:displayName>DIAG_EXTRA_PARAMETERS</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </altera:altera_module_parameters>
    <altera:altera_system_parameters>
      <ipxact:parameters>
        <ipxact:parameter parameterId="board" type="string">
          <ipxact:name>board</ipxact:name>
          <ipxact:displayName>Board</ipxact:displayName>
          <ipxact:value>default</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="device" type="string">
          <ipxact:name>device</ipxact:name>
          <ipxact:displayName>Device</ipxact:displayName>
          <ipxact:value>AGFB014R24A2E2V</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="deviceFamily" type="string">
          <ipxact:name>deviceFamily</ipxact:name>
          <ipxact:displayName>Device family</ipxact:displayName>
          <ipxact:value>Agilex 7</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="deviceSpeedGrade" type="string">
          <ipxact:name>deviceSpeedGrade</ipxact:name>
          <ipxact:displayName>Device Speed Grade</ipxact:displayName>
          <ipxact:value>2</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="generationId" type="int">
          <ipxact:name>generationId</ipxact:name>
          <ipxact:displayName>Generation Id</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bonusData" type="string">
          <ipxact:name>bonusData</ipxact:name>
          <ipxact:displayName>bonusData</ipxact:displayName>
          <ipxact:value>bonusData 
{
   element mem_ss
   {
      datum _sortIndex
      {
         value = "0";
         type = "int";
      }
   }
}
</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="hideFromIPCatalog" type="bit">
          <ipxact:name>hideFromIPCatalog</ipxact:name>
          <ipxact:displayName>Hide from IP Catalog</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="lockedInterfaceDefinition" type="string">
          <ipxact:name>lockedInterfaceDefinition</ipxact:name>
          <ipxact:displayName>lockedInterfaceDefinition</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="systemInfos" type="string">
          <ipxact:name>systemInfos</ipxact:name>
          <ipxact:displayName>systemInfos</ipxact:displayName>
          <ipxact:value>&lt;systemInfosDefinition&gt;
    &lt;connPtSystemInfos&gt;
        &lt;entry&gt;
            &lt;key&gt;i0_axi_mm&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;i0_axi_mm&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name='i0_axi_mm' start='0x0' end='0x100000000' datawidth='512' /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;value&gt;512&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;i1_axi_mm&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;i1_axi_mm&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name='i1_axi_mm' start='0x0' end='0x100000000' datawidth='512' /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;value&gt;512&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;i2_axi_mm&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;i2_axi_mm&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name='i2_axi_mm' start='0x0' end='0x100000000' datawidth='512' /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;value&gt;512&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;i3_axi_mm&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;i3_axi_mm&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name='i3_axi_mm' start='0x0' end='0x100000000' datawidth='512' /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;value&gt;512&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;mem0_usr_clk&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;mem0_usr_clk&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;mem1_usr_clk&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;mem1_usr_clk&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;mem2_usr_clk&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;mem2_usr_clk&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;mem3_usr_clk&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;mem3_usr_clk&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
    &lt;/connPtSystemInfos&gt;
&lt;/systemInfosDefinition&gt;</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="dflBitArray" type="string">
          <ipxact:name>dflBitArray</ipxact:name>
          <ipxact:displayName>dflBitArray</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="cpuInfo" type="string">
          <ipxact:name>cpuInfo</ipxact:name>
          <ipxact:displayName>cpuInfo</ipxact:displayName>
          <ipxact:value>&lt;cpuInfoDefinition&gt;
    &lt;version&gt;1&lt;/version&gt;
    &lt;cpuGroups/&gt;
    &lt;exportedModules&gt;
        &lt;entry&gt;
            &lt;key&gt;msa_1&lt;/key&gt;
            &lt;value&gt;
                &lt;moduleInfo&gt;
                    &lt;name&gt;msa_1&lt;/name&gt;
                    &lt;kind&gt;mem_ss_msa&lt;/kind&gt;
                    &lt;version&gt;1.0.2&lt;/version&gt;
                    &lt;path&gt;msa_1&lt;/path&gt;
                    &lt;assignments/&gt;
                    &lt;irqReceiverNames/&gt;
                    &lt;masterNames&gt;
                        &lt;masterNames&gt;m_avmm&lt;/masterNames&gt;
                    &lt;/masterNames&gt;
                &lt;/moduleInfo&gt;
                &lt;slaveInterfaceInfos&gt;
                    &lt;slaveInterfaceInfo&gt;
                        &lt;interfaceName&gt;s_axi4&lt;/interfaceName&gt;
                        &lt;connectedInterfaceName&gt;i1_axi_mm&lt;/connectedInterfaceName&gt;
                        &lt;baseAddress&gt;0&lt;/baseAddress&gt;
                        &lt;span&gt;4294967296&lt;/span&gt;
                        &lt;addressGroup&gt;0&lt;/addressGroup&gt;
                        &lt;isBigEndian&gt;false&lt;/isBigEndian&gt;
                        &lt;assignments/&gt;
                    &lt;/slaveInterfaceInfo&gt;
                &lt;/slaveInterfaceInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;msa_0&lt;/key&gt;
            &lt;value&gt;
                &lt;moduleInfo&gt;
                    &lt;name&gt;msa_0&lt;/name&gt;
                    &lt;kind&gt;mem_ss_msa&lt;/kind&gt;
                    &lt;version&gt;1.0.2&lt;/version&gt;
                    &lt;path&gt;msa_0&lt;/path&gt;
                    &lt;assignments/&gt;
                    &lt;irqReceiverNames/&gt;
                    &lt;masterNames&gt;
                        &lt;masterNames&gt;m_avmm&lt;/masterNames&gt;
                    &lt;/masterNames&gt;
                &lt;/moduleInfo&gt;
                &lt;slaveInterfaceInfos&gt;
                    &lt;slaveInterfaceInfo&gt;
                        &lt;interfaceName&gt;s_axi4&lt;/interfaceName&gt;
                        &lt;connectedInterfaceName&gt;i0_axi_mm&lt;/connectedInterfaceName&gt;
                        &lt;baseAddress&gt;0&lt;/baseAddress&gt;
                        &lt;span&gt;4294967296&lt;/span&gt;
                        &lt;addressGroup&gt;0&lt;/addressGroup&gt;
                        &lt;isBigEndian&gt;false&lt;/isBigEndian&gt;
                        &lt;assignments/&gt;
                    &lt;/slaveInterfaceInfo&gt;
                &lt;/slaveInterfaceInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;msa_3&lt;/key&gt;
            &lt;value&gt;
                &lt;moduleInfo&gt;
                    &lt;name&gt;msa_3&lt;/name&gt;
                    &lt;kind&gt;mem_ss_msa&lt;/kind&gt;
                    &lt;version&gt;1.0.2&lt;/version&gt;
                    &lt;path&gt;msa_3&lt;/path&gt;
                    &lt;assignments/&gt;
                    &lt;irqReceiverNames/&gt;
                    &lt;masterNames&gt;
                        &lt;masterNames&gt;m_avmm&lt;/masterNames&gt;
                    &lt;/masterNames&gt;
                &lt;/moduleInfo&gt;
                &lt;slaveInterfaceInfos&gt;
                    &lt;slaveInterfaceInfo&gt;
                        &lt;interfaceName&gt;s_axi4&lt;/interfaceName&gt;
                        &lt;connectedInterfaceName&gt;i3_axi_mm&lt;/connectedInterfaceName&gt;
                        &lt;baseAddress&gt;0&lt;/baseAddress&gt;
                        &lt;span&gt;4294967296&lt;/span&gt;
                        &lt;addressGroup&gt;0&lt;/addressGroup&gt;
                        &lt;isBigEndian&gt;false&lt;/isBigEndian&gt;
                        &lt;assignments/&gt;
                    &lt;/slaveInterfaceInfo&gt;
                &lt;/slaveInterfaceInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;msa_2&lt;/key&gt;
            &lt;value&gt;
                &lt;moduleInfo&gt;
                    &lt;name&gt;msa_2&lt;/name&gt;
                    &lt;kind&gt;mem_ss_msa&lt;/kind&gt;
                    &lt;version&gt;1.0.2&lt;/version&gt;
                    &lt;path&gt;msa_2&lt;/path&gt;
                    &lt;assignments/&gt;
                    &lt;irqReceiverNames/&gt;
                    &lt;masterNames&gt;
                        &lt;masterNames&gt;m_avmm&lt;/masterNames&gt;
                    &lt;/masterNames&gt;
                &lt;/moduleInfo&gt;
                &lt;slaveInterfaceInfos&gt;
                    &lt;slaveInterfaceInfo&gt;
                        &lt;interfaceName&gt;s_axi4&lt;/interfaceName&gt;
                        &lt;connectedInterfaceName&gt;i2_axi_mm&lt;/connectedInterfaceName&gt;
                        &lt;baseAddress&gt;0&lt;/baseAddress&gt;
                        &lt;span&gt;4294967296&lt;/span&gt;
                        &lt;addressGroup&gt;0&lt;/addressGroup&gt;
                        &lt;isBigEndian&gt;false&lt;/isBigEndian&gt;
                        &lt;assignments/&gt;
                    &lt;/slaveInterfaceInfo&gt;
                &lt;/slaveInterfaceInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
    &lt;/exportedModules&gt;
    &lt;systemInformation&gt;
        &lt;name&gt;mem_ss&lt;/name&gt;
        &lt;deviceFamily&gt;Agilex 7&lt;/deviceFamily&gt;
        &lt;generateLegacySim&gt;false&lt;/generateLegacySim&gt;
    &lt;/systemInformation&gt;
&lt;/cpuInfoDefinition&gt;</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </altera:altera_system_parameters>
    <altera:altera_interface_boundary>
      <altera:interface_mapping altera:name="i0_axi_mm" altera:internal="mem_ss.i0_axi_mm" altera:type="axi4" altera:dir="end">
        <altera:port_mapping altera:name="i0_app_ss_mm_araddr" altera:internal="i0_app_ss_mm_araddr"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_arburst" altera:internal="i0_app_ss_mm_arburst"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_arcache" altera:internal="i0_app_ss_mm_arcache"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_arid" altera:internal="i0_app_ss_mm_arid"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_arlen" altera:internal="i0_app_ss_mm_arlen"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_arlock" altera:internal="i0_app_ss_mm_arlock"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_arprot" altera:internal="i0_app_ss_mm_arprot"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_arqos" altera:internal="i0_app_ss_mm_arqos"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_arsize" altera:internal="i0_app_ss_mm_arsize"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_aruser" altera:internal="i0_app_ss_mm_aruser"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_arvalid" altera:internal="i0_app_ss_mm_arvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awaddr" altera:internal="i0_app_ss_mm_awaddr"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awburst" altera:internal="i0_app_ss_mm_awburst"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awcache" altera:internal="i0_app_ss_mm_awcache"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awid" altera:internal="i0_app_ss_mm_awid"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awlen" altera:internal="i0_app_ss_mm_awlen"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awlock" altera:internal="i0_app_ss_mm_awlock"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awprot" altera:internal="i0_app_ss_mm_awprot"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awqos" altera:internal="i0_app_ss_mm_awqos"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awsize" altera:internal="i0_app_ss_mm_awsize"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awuser" altera:internal="i0_app_ss_mm_awuser"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_awvalid" altera:internal="i0_app_ss_mm_awvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_bready" altera:internal="i0_app_ss_mm_bready"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_rready" altera:internal="i0_app_ss_mm_rready"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_wdata" altera:internal="i0_app_ss_mm_wdata"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_wlast" altera:internal="i0_app_ss_mm_wlast"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_wstrb" altera:internal="i0_app_ss_mm_wstrb"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_app_ss_mm_wvalid" altera:internal="i0_app_ss_mm_wvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_arready" altera:internal="i0_ss_app_mm_arready"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_awready" altera:internal="i0_ss_app_mm_awready"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_bid" altera:internal="i0_ss_app_mm_bid"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_bresp" altera:internal="i0_ss_app_mm_bresp"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_buser" altera:internal="i0_ss_app_mm_buser"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_bvalid" altera:internal="i0_ss_app_mm_bvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_rdata" altera:internal="i0_ss_app_mm_rdata"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_rid" altera:internal="i0_ss_app_mm_rid"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_rlast" altera:internal="i0_ss_app_mm_rlast"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_rresp" altera:internal="i0_ss_app_mm_rresp"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_rvalid" altera:internal="i0_ss_app_mm_rvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i0_ss_app_mm_wready" altera:internal="i0_ss_app_mm_wready"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i1_axi_mm" altera:internal="mem_ss.i1_axi_mm" altera:type="axi4" altera:dir="end">
        <altera:port_mapping altera:name="i1_app_ss_mm_araddr" altera:internal="i1_app_ss_mm_araddr"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_arburst" altera:internal="i1_app_ss_mm_arburst"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_arcache" altera:internal="i1_app_ss_mm_arcache"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_arid" altera:internal="i1_app_ss_mm_arid"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_arlen" altera:internal="i1_app_ss_mm_arlen"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_arlock" altera:internal="i1_app_ss_mm_arlock"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_arprot" altera:internal="i1_app_ss_mm_arprot"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_arqos" altera:internal="i1_app_ss_mm_arqos"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_arsize" altera:internal="i1_app_ss_mm_arsize"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_aruser" altera:internal="i1_app_ss_mm_aruser"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_arvalid" altera:internal="i1_app_ss_mm_arvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awaddr" altera:internal="i1_app_ss_mm_awaddr"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awburst" altera:internal="i1_app_ss_mm_awburst"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awcache" altera:internal="i1_app_ss_mm_awcache"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awid" altera:internal="i1_app_ss_mm_awid"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awlen" altera:internal="i1_app_ss_mm_awlen"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awlock" altera:internal="i1_app_ss_mm_awlock"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awprot" altera:internal="i1_app_ss_mm_awprot"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awqos" altera:internal="i1_app_ss_mm_awqos"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awsize" altera:internal="i1_app_ss_mm_awsize"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awuser" altera:internal="i1_app_ss_mm_awuser"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_awvalid" altera:internal="i1_app_ss_mm_awvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_bready" altera:internal="i1_app_ss_mm_bready"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_rready" altera:internal="i1_app_ss_mm_rready"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_wdata" altera:internal="i1_app_ss_mm_wdata"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_wlast" altera:internal="i1_app_ss_mm_wlast"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_wstrb" altera:internal="i1_app_ss_mm_wstrb"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_app_ss_mm_wvalid" altera:internal="i1_app_ss_mm_wvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_arready" altera:internal="i1_ss_app_mm_arready"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_awready" altera:internal="i1_ss_app_mm_awready"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_bid" altera:internal="i1_ss_app_mm_bid"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_bresp" altera:internal="i1_ss_app_mm_bresp"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_buser" altera:internal="i1_ss_app_mm_buser"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_bvalid" altera:internal="i1_ss_app_mm_bvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_rdata" altera:internal="i1_ss_app_mm_rdata"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_rid" altera:internal="i1_ss_app_mm_rid"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_rlast" altera:internal="i1_ss_app_mm_rlast"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_rresp" altera:internal="i1_ss_app_mm_rresp"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_rvalid" altera:internal="i1_ss_app_mm_rvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i1_ss_app_mm_wready" altera:internal="i1_ss_app_mm_wready"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i2_axi_mm" altera:internal="mem_ss.i2_axi_mm" altera:type="axi4" altera:dir="end">
        <altera:port_mapping altera:name="i2_app_ss_mm_araddr" altera:internal="i2_app_ss_mm_araddr"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_arburst" altera:internal="i2_app_ss_mm_arburst"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_arcache" altera:internal="i2_app_ss_mm_arcache"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_arid" altera:internal="i2_app_ss_mm_arid"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_arlen" altera:internal="i2_app_ss_mm_arlen"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_arlock" altera:internal="i2_app_ss_mm_arlock"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_arprot" altera:internal="i2_app_ss_mm_arprot"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_arqos" altera:internal="i2_app_ss_mm_arqos"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_arsize" altera:internal="i2_app_ss_mm_arsize"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_aruser" altera:internal="i2_app_ss_mm_aruser"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_arvalid" altera:internal="i2_app_ss_mm_arvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awaddr" altera:internal="i2_app_ss_mm_awaddr"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awburst" altera:internal="i2_app_ss_mm_awburst"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awcache" altera:internal="i2_app_ss_mm_awcache"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awid" altera:internal="i2_app_ss_mm_awid"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awlen" altera:internal="i2_app_ss_mm_awlen"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awlock" altera:internal="i2_app_ss_mm_awlock"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awprot" altera:internal="i2_app_ss_mm_awprot"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awqos" altera:internal="i2_app_ss_mm_awqos"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awsize" altera:internal="i2_app_ss_mm_awsize"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awuser" altera:internal="i2_app_ss_mm_awuser"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_awvalid" altera:internal="i2_app_ss_mm_awvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_bready" altera:internal="i2_app_ss_mm_bready"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_rready" altera:internal="i2_app_ss_mm_rready"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_wdata" altera:internal="i2_app_ss_mm_wdata"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_wlast" altera:internal="i2_app_ss_mm_wlast"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_wstrb" altera:internal="i2_app_ss_mm_wstrb"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_app_ss_mm_wvalid" altera:internal="i2_app_ss_mm_wvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_arready" altera:internal="i2_ss_app_mm_arready"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_awready" altera:internal="i2_ss_app_mm_awready"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_bid" altera:internal="i2_ss_app_mm_bid"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_bresp" altera:internal="i2_ss_app_mm_bresp"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_buser" altera:internal="i2_ss_app_mm_buser"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_bvalid" altera:internal="i2_ss_app_mm_bvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_rdata" altera:internal="i2_ss_app_mm_rdata"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_rid" altera:internal="i2_ss_app_mm_rid"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_rlast" altera:internal="i2_ss_app_mm_rlast"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_rresp" altera:internal="i2_ss_app_mm_rresp"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_rvalid" altera:internal="i2_ss_app_mm_rvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i2_ss_app_mm_wready" altera:internal="i2_ss_app_mm_wready"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i3_axi_mm" altera:internal="mem_ss.i3_axi_mm" altera:type="axi4" altera:dir="end">
        <altera:port_mapping altera:name="i3_app_ss_mm_araddr" altera:internal="i3_app_ss_mm_araddr"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_arburst" altera:internal="i3_app_ss_mm_arburst"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_arcache" altera:internal="i3_app_ss_mm_arcache"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_arid" altera:internal="i3_app_ss_mm_arid"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_arlen" altera:internal="i3_app_ss_mm_arlen"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_arlock" altera:internal="i3_app_ss_mm_arlock"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_arprot" altera:internal="i3_app_ss_mm_arprot"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_arqos" altera:internal="i3_app_ss_mm_arqos"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_arsize" altera:internal="i3_app_ss_mm_arsize"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_aruser" altera:internal="i3_app_ss_mm_aruser"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_arvalid" altera:internal="i3_app_ss_mm_arvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awaddr" altera:internal="i3_app_ss_mm_awaddr"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awburst" altera:internal="i3_app_ss_mm_awburst"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awcache" altera:internal="i3_app_ss_mm_awcache"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awid" altera:internal="i3_app_ss_mm_awid"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awlen" altera:internal="i3_app_ss_mm_awlen"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awlock" altera:internal="i3_app_ss_mm_awlock"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awprot" altera:internal="i3_app_ss_mm_awprot"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awqos" altera:internal="i3_app_ss_mm_awqos"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awsize" altera:internal="i3_app_ss_mm_awsize"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awuser" altera:internal="i3_app_ss_mm_awuser"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_awvalid" altera:internal="i3_app_ss_mm_awvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_bready" altera:internal="i3_app_ss_mm_bready"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_rready" altera:internal="i3_app_ss_mm_rready"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_wdata" altera:internal="i3_app_ss_mm_wdata"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_wlast" altera:internal="i3_app_ss_mm_wlast"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_wstrb" altera:internal="i3_app_ss_mm_wstrb"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_app_ss_mm_wvalid" altera:internal="i3_app_ss_mm_wvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_arready" altera:internal="i3_ss_app_mm_arready"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_awready" altera:internal="i3_ss_app_mm_awready"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_bid" altera:internal="i3_ss_app_mm_bid"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_bresp" altera:internal="i3_ss_app_mm_bresp"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_buser" altera:internal="i3_ss_app_mm_buser"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_bvalid" altera:internal="i3_ss_app_mm_bvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_rdata" altera:internal="i3_ss_app_mm_rdata"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_rid" altera:internal="i3_ss_app_mm_rid"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_rlast" altera:internal="i3_ss_app_mm_rlast"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_rresp" altera:internal="i3_ss_app_mm_rresp"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_rvalid" altera:internal="i3_ss_app_mm_rvalid"></altera:port_mapping>
        <altera:port_mapping altera:name="i3_ss_app_mm_wready" altera:internal="i3_ss_app_mm_wready"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem0_ddr4" altera:internal="mem_ss.mem0_ddr4" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem0_ddr4_a" altera:internal="mem0_ddr4_a"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_act_n" altera:internal="mem0_ddr4_act_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_alert_n" altera:internal="mem0_ddr4_alert_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_ba" altera:internal="mem0_ddr4_ba"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_bg" altera:internal="mem0_ddr4_bg"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_ck" altera:internal="mem0_ddr4_ck"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_ck_n" altera:internal="mem0_ddr4_ck_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_cke" altera:internal="mem0_ddr4_cke"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_cs_n" altera:internal="mem0_ddr4_cs_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_dbi_n" altera:internal="mem0_ddr4_dbi_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_dq" altera:internal="mem0_ddr4_dq"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_dqs" altera:internal="mem0_ddr4_dqs"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_dqs_n" altera:internal="mem0_ddr4_dqs_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_odt" altera:internal="mem0_ddr4_odt"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_par" altera:internal="mem0_ddr4_par"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_ddr4_reset_n" altera:internal="mem0_ddr4_reset_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem0_oct" altera:internal="mem_ss.mem0_oct" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem0_oct_rzqin" altera:internal="mem0_oct_rzqin"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem0_pll_ref_clk" altera:internal="mem_ss.mem0_pll_ref_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="mem0_pll_ref_clk" altera:internal="mem0_pll_ref_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem0_status" altera:internal="mem_ss.mem0_status" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem0_local_cal_fail" altera:internal="mem0_local_cal_fail"></altera:port_mapping>
        <altera:port_mapping altera:name="mem0_local_cal_success" altera:internal="mem0_local_cal_success"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem0_usr_clk" altera:internal="mem_ss.mem0_usr_clk" altera:type="clock" altera:dir="start">
        <altera:port_mapping altera:name="mem0_ss_app_usr_clk" altera:internal="mem0_ss_app_usr_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem0_usr_reset_n" altera:internal="mem_ss.mem0_usr_reset_n" altera:type="reset" altera:dir="start">
        <altera:port_mapping altera:name="mem0_ss_app_usr_reset_n" altera:internal="mem0_ss_app_usr_reset_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem1_ddr4" altera:internal="mem_ss.mem1_ddr4" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem1_ddr4_a" altera:internal="mem1_ddr4_a"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_act_n" altera:internal="mem1_ddr4_act_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_alert_n" altera:internal="mem1_ddr4_alert_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_ba" altera:internal="mem1_ddr4_ba"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_bg" altera:internal="mem1_ddr4_bg"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_ck" altera:internal="mem1_ddr4_ck"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_ck_n" altera:internal="mem1_ddr4_ck_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_cke" altera:internal="mem1_ddr4_cke"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_cs_n" altera:internal="mem1_ddr4_cs_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_dbi_n" altera:internal="mem1_ddr4_dbi_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_dq" altera:internal="mem1_ddr4_dq"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_dqs" altera:internal="mem1_ddr4_dqs"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_dqs_n" altera:internal="mem1_ddr4_dqs_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_odt" altera:internal="mem1_ddr4_odt"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_par" altera:internal="mem1_ddr4_par"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_ddr4_reset_n" altera:internal="mem1_ddr4_reset_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem1_oct" altera:internal="mem_ss.mem1_oct" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem1_oct_rzqin" altera:internal="mem1_oct_rzqin"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem1_pll_ref_clk" altera:internal="mem_ss.mem1_pll_ref_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="mem1_pll_ref_clk" altera:internal="mem1_pll_ref_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem1_status" altera:internal="mem_ss.mem1_status" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem1_local_cal_fail" altera:internal="mem1_local_cal_fail"></altera:port_mapping>
        <altera:port_mapping altera:name="mem1_local_cal_success" altera:internal="mem1_local_cal_success"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem1_usr_clk" altera:internal="mem_ss.mem1_usr_clk" altera:type="clock" altera:dir="start">
        <altera:port_mapping altera:name="mem1_ss_app_usr_clk" altera:internal="mem1_ss_app_usr_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem1_usr_reset_n" altera:internal="mem_ss.mem1_usr_reset_n" altera:type="reset" altera:dir="start">
        <altera:port_mapping altera:name="mem1_ss_app_usr_reset_n" altera:internal="mem1_ss_app_usr_reset_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem2_ddr4" altera:internal="mem_ss.mem2_ddr4" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem2_ddr4_a" altera:internal="mem2_ddr4_a"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_act_n" altera:internal="mem2_ddr4_act_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_alert_n" altera:internal="mem2_ddr4_alert_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_ba" altera:internal="mem2_ddr4_ba"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_bg" altera:internal="mem2_ddr4_bg"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_ck" altera:internal="mem2_ddr4_ck"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_ck_n" altera:internal="mem2_ddr4_ck_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_cke" altera:internal="mem2_ddr4_cke"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_cs_n" altera:internal="mem2_ddr4_cs_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_dbi_n" altera:internal="mem2_ddr4_dbi_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_dq" altera:internal="mem2_ddr4_dq"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_dqs" altera:internal="mem2_ddr4_dqs"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_dqs_n" altera:internal="mem2_ddr4_dqs_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_odt" altera:internal="mem2_ddr4_odt"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_par" altera:internal="mem2_ddr4_par"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_ddr4_reset_n" altera:internal="mem2_ddr4_reset_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem2_oct" altera:internal="mem_ss.mem2_oct" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem2_oct_rzqin" altera:internal="mem2_oct_rzqin"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem2_pll_ref_clk" altera:internal="mem_ss.mem2_pll_ref_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="mem2_pll_ref_clk" altera:internal="mem2_pll_ref_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem2_status" altera:internal="mem_ss.mem2_status" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem2_local_cal_fail" altera:internal="mem2_local_cal_fail"></altera:port_mapping>
        <altera:port_mapping altera:name="mem2_local_cal_success" altera:internal="mem2_local_cal_success"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem2_usr_clk" altera:internal="mem_ss.mem2_usr_clk" altera:type="clock" altera:dir="start">
        <altera:port_mapping altera:name="mem2_ss_app_usr_clk" altera:internal="mem2_ss_app_usr_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem2_usr_reset_n" altera:internal="mem_ss.mem2_usr_reset_n" altera:type="reset" altera:dir="start">
        <altera:port_mapping altera:name="mem2_ss_app_usr_reset_n" altera:internal="mem2_ss_app_usr_reset_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem3_ddr4" altera:internal="mem_ss.mem3_ddr4" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem3_ddr4_a" altera:internal="mem3_ddr4_a"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_act_n" altera:internal="mem3_ddr4_act_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_alert_n" altera:internal="mem3_ddr4_alert_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_ba" altera:internal="mem3_ddr4_ba"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_bg" altera:internal="mem3_ddr4_bg"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_ck" altera:internal="mem3_ddr4_ck"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_ck_n" altera:internal="mem3_ddr4_ck_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_cke" altera:internal="mem3_ddr4_cke"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_cs_n" altera:internal="mem3_ddr4_cs_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_dbi_n" altera:internal="mem3_ddr4_dbi_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_dq" altera:internal="mem3_ddr4_dq"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_dqs" altera:internal="mem3_ddr4_dqs"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_dqs_n" altera:internal="mem3_ddr4_dqs_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_odt" altera:internal="mem3_ddr4_odt"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_par" altera:internal="mem3_ddr4_par"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_ddr4_reset_n" altera:internal="mem3_ddr4_reset_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem3_oct" altera:internal="mem_ss.mem3_oct" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem3_oct_rzqin" altera:internal="mem3_oct_rzqin"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem3_pll_ref_clk" altera:internal="mem_ss.mem3_pll_ref_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="mem3_pll_ref_clk" altera:internal="mem3_pll_ref_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem3_status" altera:internal="mem_ss.mem3_status" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem3_local_cal_fail" altera:internal="mem3_local_cal_fail"></altera:port_mapping>
        <altera:port_mapping altera:name="mem3_local_cal_success" altera:internal="mem3_local_cal_success"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem3_usr_clk" altera:internal="mem_ss.mem3_usr_clk" altera:type="clock" altera:dir="start">
        <altera:port_mapping altera:name="mem3_ss_app_usr_clk" altera:internal="mem3_ss_app_usr_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem3_usr_reset_n" altera:internal="mem_ss.mem3_usr_reset_n" altera:type="reset" altera:dir="start">
        <altera:port_mapping altera:name="mem3_ss_app_usr_reset_n" altera:internal="mem3_ss_app_usr_reset_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem4_ddr4" altera:internal="mem_ss.mem4_ddr4" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem4_ddr4_a" altera:internal="mem4_ddr4_a"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_act_n" altera:internal="mem4_ddr4_act_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_alert_n" altera:internal="mem4_ddr4_alert_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_ba" altera:internal="mem4_ddr4_ba"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_bg" altera:internal="mem4_ddr4_bg"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_ck" altera:internal="mem4_ddr4_ck"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_ck_n" altera:internal="mem4_ddr4_ck_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_cke" altera:internal="mem4_ddr4_cke"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_cs_n" altera:internal="mem4_ddr4_cs_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_dbi_n" altera:internal="mem4_ddr4_dbi_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_dq" altera:internal="mem4_ddr4_dq"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_dqs" altera:internal="mem4_ddr4_dqs"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_dqs_n" altera:internal="mem4_ddr4_dqs_n"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_odt" altera:internal="mem4_ddr4_odt"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_par" altera:internal="mem4_ddr4_par"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_ddr4_reset_n" altera:internal="mem4_ddr4_reset_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem4_hps_emif" altera:internal="mem_ss.mem4_hps_emif" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem4_emif_to_hps" altera:internal="mem4_emif_to_hps"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_emif_to_hps_gp" altera:internal="mem4_emif_to_hps_gp"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_hps_to_emif" altera:internal="mem4_hps_to_emif"></altera:port_mapping>
        <altera:port_mapping altera:name="mem4_hps_to_emif_gp" altera:internal="mem4_hps_to_emif_gp"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem4_oct" altera:internal="mem_ss.mem4_oct" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="mem4_oct_rzqin" altera:internal="mem4_oct_rzqin"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="mem4_pll_ref_clk" altera:internal="mem_ss.mem4_pll_ref_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="mem4_pll_ref_clk" altera:internal="mem4_pll_ref_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="subsystem_reset" altera:internal="mem_ss.subsystem_reset" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="app_ss_cold_rst_n" altera:internal="app_ss_cold_rst_n"></altera:port_mapping>
        <altera:port_mapping altera:name="app_ss_rst_req" altera:internal="app_ss_rst_req"></altera:port_mapping>
        <altera:port_mapping altera:name="ss_app_cold_rst_ack_n" altera:internal="ss_app_cold_rst_ack_n"></altera:port_mapping>
        <altera:port_mapping altera:name="ss_app_rst_rdy" altera:internal="ss_app_rst_rdy"></altera:port_mapping>
      </altera:interface_mapping>
    </altera:altera_interface_boundary>
    <altera:altera_packaged_subsystems altera:version="1.1">
      <altera:altera_internal_packaged_subsystem altera:name="mem_ss">
        <altera:sub_modules>
          <altera:sub_module altera:name="hps_emif">
            <ipxact:parameters>
              <ipxact:parameter parameterId="PHY_DDRT_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDRT_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_QDR4_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_BOARD" type="string">
                <ipxact:name>AUTO_BOARD</ipxact:name>
                <ipxact:displayName>Auto BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_PARK" type="string">
                <ipxact:name>MEM_DDR4_RTT_PARK</ipxact:name>
                <ipxact:displayName>RTT PARK</ipxact:displayName>
                <ipxact:value>DDR4_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_USE_ADDR_PARITY" type="bit">
                <ipxact:name>MEM_QDR4_USE_ADDR_PARITY</ipxact:name>
                <ipxact:displayName>Use address parity bit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CQ/CQ# slew rate (Complementary)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EX_DESIGN_SEPARATE_RESETS" type="bit">
                <ipxact:name>DIAG_EX_DESIGN_SEPARATE_RESETS</ipxact:name>
                <ipxact:displayName>Use a separate global reset signal for every interface</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>DK/DK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_VERBOSE_IOAUX" type="bit">
                <ipxact:name>DIAG_VERBOSE_IOAUX</ipxact:name>
                <ipxact:displayName>Show verbose IOAUX debug messages</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TQH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_GEN_SYNTH" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDR3_GEN_SYNTH</ipxact:name>
                <ipxact:displayName>Synthesis</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_ADD_WAR_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_ADD_WAR_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>Additional write-after-read turnaround time</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD3_ADDR_ORDER_ENUM" type="string">
                <ipxact:name>CTRL_RLD3_ADDR_ORDER_ENUM</ipxact:name>
                <ipxact:displayName>Address Ordering</ipxact:displayName>
                <ipxact:value>RLD3_CTRL_ADDR_ORDER_CS_R_B_C</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKH_CYC" type="real">
                <ipxact:name>MEM_RLD2_TCKH_CYC</ipxact:name>
                <ipxact:displayName>tCKH</ipxact:displayName>
                <ipxact:value>0.45</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIS_PS" type="int">
                <ipxact:name>MEM_DDR3_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>60</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIH_PS" type="int">
                <ipxact:name>MEM_DDR3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>95</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_DLR_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_DLR_CYC</ipxact:name>
                <ipxact:displayName>tRRD_dlr</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCCD_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TCCD_S_CYC</ipxact:name>
                <ipxact:displayName>tCCD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR4_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_STORED_PARAM" type="string">
                <ipxact:name>EMIF_2_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_2_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDR3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_TG_CFG_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_LPDDR3_EXPORT_TG_CFG_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>TG2 Configuration Interface Mode</ipxact:displayName>
                <ipxact:value>TG_CFG_AMM_EXPORT_MODE_JTAG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_STORED_PARAM" type="string">
                <ipxact:name>EMIF_4_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_4_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_PRE_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_PRE_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable controller pre-pay refresh</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_FINE_GRANULARITY_REFRESH" type="string">
                <ipxact:name>MEM_DDR4_FINE_GRANULARITY_REFRESH</ipxact:name>
                <ipxact:displayName>Fine granularity refresh</ipxact:displayName>
                <ipxact:value>DDR4_FINE_REFRESH_FIXED_1X</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_ADD_EXTRA_CLKS" type="bit">
                <ipxact:name>PLL_ADD_EXTRA_CLKS</ipxact:name>
                <ipxact:displayName>Specify additional core clocks based on existing PLL</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to write turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_NOM</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MPR_READ_FORMAT" type="string">
                <ipxact:name>MEM_DDR4_MPR_READ_FORMAT</ipxact:name>
                <ipxact:displayName>MPR read format</ipxact:displayName>
                <ipxact:value>DDR4_MPR_READ_FORMAT_SERIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_QDR4_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWTR_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TWTR_L_CYC</ipxact:name>
                <ipxact:displayName>tWTR_L</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_TG2_TEST_DURATION" type="string">
                <ipxact:name>DIAG_QDR2_TG2_TEST_DURATION</ipxact:name>
                <ipxact:displayName>TG2 default traffic duration</ipxact:displayName>
                <ipxact:value>SHORT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_LPDDR3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDR4_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>Enable refreshes during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_WTCL" type="int">
                <ipxact:name>MEM_DDR3_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_PER_DRAM_ADDR" type="bit">
                <ipxact:name>MEM_DDR4_PER_DRAM_ADDR</ipxact:name>
                <ipxact:displayName>Per-DRAM addressability</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_RDATA_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR3_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKQK_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKQK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>225</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDRT_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR4_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1200.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>CQ/CQ# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDRT_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EFFICIENCY_MONITOR" type="string">
                <ipxact:name>DIAG_QDR2_EFFICIENCY_MONITOR</ipxact:name>
                <ipxact:displayName>Efficiency Monitor Mode</ipxact:displayName>
                <ipxact:value>EFFMON_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_155_DB_VREFDQ_RANGE" type="int">
                <ipxact:name>MEM_DDR4_SPD_155_DB_VREFDQ_RANGE</ipxact:name>
                <ipxact:displayName>SPD Byte 155 - DB VrefDQ for DRAM Interface Range</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDR4_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_LPDDR3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_LPDDR3_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR4_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_SKEW_BETWEEN_DK_NS" type="real">
                <ipxact:name>BOARD_RLD3_SKEW_BETWEEN_DK_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DK groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKDK_MIN_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKDK_MIN_NS</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_DATA_PER_DEVICE" type="int">
                <ipxact:name>MEM_QDR2_DATA_PER_DEVICE</ipxact:name>
                <ipxact:displayName>Data width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TWLS_CYC</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DATA_LATENCY" type="string">
                <ipxact:name>MEM_LPDDR3_DATA_LATENCY</ipxact:name>
                <ipxact:displayName>Data latency</ipxact:displayName>
                <ipxact:value>LPDDR3_DL_RL12_WL6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_RLD2_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_GEN_SYNTH" type="bit">
                <ipxact:name>EX_DESIGN_GUI_RLD2_GEN_SYNTH</ipxact:name>
                <ipxact:displayName>Synthesis</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDRT_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR4_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_QDR4_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>QDR4_SPEEDBIN_2133</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_AC_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_AC_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Address/Command)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_QDR4_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_LPDDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR3_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_DQ_DRV_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_DQ_DRV_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ Driver</ipxact:displayName>
                <ipxact:value>DDR4_DB_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_LRDIMM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_SIM_VERBOSE" type="bit">
                <ipxact:name>DIAG_QDR2_SIM_VERBOSE</ipxact:name>
                <ipxact:displayName>Show verbose simulation debug messages</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TREFI_US" type="real">
                <ipxact:name>MEM_DDR3_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_2_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLH_PS" type="real">
                <ipxact:name>MEM_DDR4_TWLH_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TWLH_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRFC_DLR_NS" type="real">
                <ipxact:name>MEM_DDRT_TRFC_DLR_NS</ipxact:name>
                <ipxact:displayName>tRFC_dlr</ipxact:displayName>
                <ipxact:value>90.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDRT_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_8_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_DK_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_RLD3_DK_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DK and CK</ipxact:displayName>
                <ipxact:value>-0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDRT_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_PARK_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_PARK_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_PARK</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_MAX_BURST_COUNT" type="int">
                <ipxact:name>CTRL_QDR2_AVL_MAX_BURST_COUNT</ipxact:name>
                <ipxact:displayName>Maximum Avalon-MM burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EFF_TEST" type="bit">
                <ipxact:name>DIAG_DDRT_EFF_TEST</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_EFF_TEST_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDR3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM" type="int">
                <ipxact:name>MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM_NAME</ipxact:displayName>
                <ipxact:value>240</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_137_RCD_CA_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_137_RCD_CA_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 137 - RCD Drive Strength for Command/Address</ipxact:displayName>
                <ipxact:value>85</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ADDR_ORDER_ENUM" type="string">
                <ipxact:name>CTRL_DDR3_ADDR_ORDER_ENUM</ipxact:name>
                <ipxact:displayName>Address Ordering</ipxact:displayName>
                <ipxact:value>DDR3_CTRL_ADDR_ORDER_CS_R_B_C</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_GEN_SIM" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDR3_GEN_SIM</ipxact:name>
                <ipxact:displayName>Simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLS_PS" type="real">
                <ipxact:name>MEM_DDR4_TWLS_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TWLS_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_LPDDR3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_GEN_SIM" type="bit">
                <ipxact:name>EX_DESIGN_GUI_RLD2_GEN_SIM</ipxact:name>
                <ipxact:displayName>Simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_DISCRETE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRCD_NS" type="real">
                <ipxact:name>MEM_DDRT_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_QDR4_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_QDR2_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write D slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_GEN_CDC" type="bit">
                <ipxact:name>EX_DESIGN_GUI_QDR4_GEN_CDC</ipxact:name>
                <ipxact:displayName>Spyglass CDC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TFAW_NS" type="real">
                <ipxact:name>MEM_DDRT_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>21.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_PDODT" type="string">
                <ipxact:name>MEM_LPDDR3_PDODT</ipxact:name>
                <ipxact:displayName>Power down ODT</ipxact:displayName>
                <ipxact:value>LPDDR3_PDODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR4_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_TG2_TEST_DURATION" type="string">
                <ipxact:name>DIAG_RLD3_TG2_TEST_DURATION</ipxact:name>
                <ipxact:displayName>TG2 default traffic duration</ipxact:displayName>
                <ipxact:value>SHORT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDRT_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDR3_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDR3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDR3_SPEEDBIN_2133</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDR3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WRITE_DBI" type="bit">
                <ipxact:name>MEM_DDRT_WRITE_DBI</ipxact:name>
                <ipxact:displayName>Write DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_S_CYC</ipxact:name>
                <ipxact:displayName>tRRD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_143_DRAM_VREFDQ_R3" type="int">
                <ipxact:name>MEM_DDRT_SPD_143_DRAM_VREFDQ_R3</ipxact:name>
                <ipxact:displayName>SPD Byte 143 - DRAM VrefDQ for Package Rank 3</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRFC_DLR_NS" type="real">
                <ipxact:name>MEM_DDR4_TRFC_DLR_NS</ipxact:name>
                <ipxact:displayName>tRFC_dlr</ipxact:displayName>
                <ipxact:value>120.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRRD_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TRRD_CYC</ipxact:name>
                <ipxact:displayName>tRRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDRT_ALERT_N_PLACEMENT_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_PKG_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_QDR4_PKG_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>CAL_DEBUG_EXPORT_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_QDR2_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDR3_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR4_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_HDL_FORMAT" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_HDL_FORMAT</ipxact:name>
                <ipxact:displayName>Simulation HDL format</ipxact:displayName>
                <ipxact:value>HDL_FORMAT_VERILOG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_149_DRAM_RTT_WR_NOM" type="int">
                <ipxact:name>MEM_DDR4_SPD_149_DRAM_RTT_WR_NOM</ipxact:name>
                <ipxact:displayName>SPD Byte 149-151 - DRAM ODT (RTT_WR and RTT_NOM)</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_14_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDR3_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR3_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_MAX_DK_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR4_MAX_DK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_QDR2_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDRT_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDR4_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDR4_SPEEDBIN_2400</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_LPDDR3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDSS_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_HDL_FORMAT" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_HDL_FORMAT</ipxact:name>
                <ipxact:displayName>Simulation HDL format</ipxact:displayName>
                <ipxact:value>HDL_FORMAT_VERILOG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRAS_NS" type="real">
                <ipxact:name>MEM_DDRT_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>32.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDR4_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_LPDDR3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DQODT" type="string">
                <ipxact:name>MEM_LPDDR3_DQODT</ipxact:name>
                <ipxact:displayName>DQ ODT</ipxact:displayName>
                <ipxact:value>LPDDR3_DQODT_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TREFI_US" type="real">
                <ipxact:name>MEM_LPDDR3_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>3.9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_NUM_OF_AXIS_ID" type="int">
                <ipxact:name>CTRL_DDRT_NUM_OF_AXIS_ID</ipxact:name>
                <ipxact:displayName>Number of AXI masters</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_RLD3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ADDR1" type="int">
                <ipxact:name>PHY_DDR3_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ADDR1_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ADDR0" type="int">
                <ipxact:name>PHY_DDR3_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ADDR0_NAME</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_GNT_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_GNT_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to grant turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDR4_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_TG_AVL_2" type="bit">
                <ipxact:name>DIAG_DDRT_USE_TG_AVL_2</ipxact:name>
                <ipxact:displayName>Use configurable Avalon traffic generator 2.0</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_140_DRAM_VREFDQ_R0" type="int">
                <ipxact:name>MEM_DDR4_SPD_140_DRAM_VREFDQ_R0</ipxact:name>
                <ipxact:displayName>SPD Byte 140 - DRAM VrefDQ for Package Rank 0</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_QDR2_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>QDR2_SPEEDBIN_633</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DRIVE_IMPEDENCE_ENUM" type="string">
                <ipxact:name>MEM_RLD2_DRIVE_IMPEDENCE_ENUM</ipxact:name>
                <ipxact:displayName>Drive Impedance</ipxact:displayName>
                <ipxact:value>RLD2_DRIVE_IMPEDENCE_INTERNAL_50</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_RLD2_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_GEN_BSI" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDR3_GEN_BSI</ipxact:name>
                <ipxact:displayName>Signal Integrity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_1_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_PREAMBLE" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_PREAMBLE</ipxact:name>
                <ipxact:displayName>Use recommended preamble settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to write turnaround time (same DIMM)</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TFAW_NS" type="real">
                <ipxact:name>MEM_DDR3_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>25.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDRT_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_RLD2_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_LPDDR3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_VREFDQ_TRAINING_RANGE" type="string">
                <ipxact:name>MEM_DDRT_USER_VREFDQ_TRAINING_RANGE</ipxact:name>
                <ipxact:displayName>VrefDQ training range</ipxact:displayName>
                <ipxact:value>DDRT_VREFDQ_TRAINING_RANGE_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_7_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD2_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_BOARD_DELAY_CONFIG_STR" type="string">
                <ipxact:name>DIAG_BOARD_DELAY_CONFIG_STR</ipxact:name>
                <ipxact:displayName>Board delay model configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDRT_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRP_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRP_NS</ipxact:name>
                <ipxact:displayName>tRPpb</ipxact:displayName>
                <ipxact:value>18.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_134_RCD_DB_VENDOR_MSB" type="int">
                <ipxact:name>MEM_DDRT_SPD_134_RCD_DB_VENDOR_MSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (MSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDR3_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_RLD2_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="INTERNAL_TESTING_MODE" type="bit">
                <ipxact:name>INTERNAL_TESTING_MODE</ipxact:name>
                <ipxact:displayName>PARAM_INTERNAL_TESTING_MODE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>DK/DK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_BL" type="int">
                <ipxact:name>MEM_RLD3_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIS_PS" type="int">
                <ipxact:name>MEM_RLD3_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>85</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_WCLK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCL" type="int">
                <ipxact:name>MEM_DDR4_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>19</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_RLD2_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDRT_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TQSH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_TARGET_DEV_KIT" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_TARGET_DEV_KIT</ipxact:name>
                <ipxact:displayName>Select board</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIH_PS" type="int">
                <ipxact:name>MEM_RLD3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>65</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDR3_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EFFICIENCY_MONITOR" type="string">
                <ipxact:name>DIAG_QDR4_EFFICIENCY_MONITOR</ipxact:name>
                <ipxact:displayName>Efficiency Monitor Mode</ipxact:displayName>
                <ipxact:value>EFFMON_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDR3_ALERT_N_PLACEMENT_AC_LANES</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDR4_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDS_PS" type="int">
                <ipxact:name>MEM_RLD3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>-30</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDH_PS" type="int">
                <ipxact:name>MEM_RLD3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_HALF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CKE_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CKE_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCKE Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CKE_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDR4_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_GEN_CDC" type="bit">
                <ipxact:name>EX_DESIGN_GUI_RLD3_GEN_CDC</ipxact:name>
                <ipxact:displayName>Spyglass CDC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_TG_AVL_2" type="bit">
                <ipxact:name>DIAG_RLD2_USE_TG_AVL_2</ipxact:name>
                <ipxact:displayName>Use configurable Avalon traffic generator 2.0</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_QDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDRT_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MAX_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDRT_MAX_POWERDOWN</ipxact:name>
                <ipxact:displayName>Maximum power down mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_QDR2_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CKE_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CKE_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCKE Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CKE_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDR3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_PKG_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_RLD3_PKG_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_GEARDOWN" type="string">
                <ipxact:name>MEM_DDRT_GEARDOWN</ipxact:name>
                <ipxact:displayName>DDRT geardown mode</ipxact:displayName>
                <ipxact:value>DDRT_GEARDOWN_HR</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TWLH_CYC</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SIM_VERBOSE" type="bit">
                <ipxact:name>DIAG_DDR4_SIM_VERBOSE</ipxact:name>
                <ipxact:displayName>Show verbose simulation debug messages</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_QDR2_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_GNT_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_GNT_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to grant turnaround time (same DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDR3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDRT_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_DBI" type="bit">
                <ipxact:name>MEM_DDR4_READ_DBI</ipxact:name>
                <ipxact:displayName>Read DBI</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_TARGET_DEV_KIT" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_TARGET_DEV_KIT</ipxact:name>
                <ipxact:displayName>Select board</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>Enable refreshes during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_138_RCD_CK_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_138_RCD_CK_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 138 - RCD Drive Strength for CK</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ODT_IN_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDRT_ODT_IN_POWERDOWN</ipxact:name>
                <ipxact:displayName>ODT input buffer during powerdown mode</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SOFT_NIOS_CLOCK_FREQUENCY" type="int">
                <ipxact:name>DIAG_SOFT_NIOS_CLOCK_FREQUENCY</ipxact:name>
                <ipxact:displayName>Calibration Processor External Clock Frequency</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_LPDDR3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>800.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDRT_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SIM_VERBOSE" type="bit">
                <ipxact:name>DIAG_DDRT_SIM_VERBOSE</ipxact:name>
                <ipxact:displayName>Show verbose simulation debug messages</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_PARK_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_PARK_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_PARK</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_STORED_PARAM" type="string">
                <ipxact:name>EMIF_8_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_8_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_1_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_1_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 1</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_STORED_PARAM" type="string">
                <ipxact:name>EMIF_6_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_6_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDR4_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDRT_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_QDR4_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_AC_PIN" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_AC_PIN</ipxact:name>
                <ipxact:displayName>Pin index of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_QDR2_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SYNTH_FOR_SIM" type="bit">
                <ipxact:name>DIAG_SYNTH_FOR_SIM</ipxact:name>
                <ipxact:displayName>Synthesize for simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_QDR2_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>19</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_LPDDR3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDRT_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDRT_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_INTERNAL_VREFDQ_MONITOR" type="bit">
                <ipxact:name>MEM_DDRT_INTERNAL_VREFDQ_MONITOR</ipxact:name>
                <ipxact:displayName>Internal VrefDQ monitor</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>SYS_INFO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_SPEEDGRADE_NAME</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_TARGET_DEV_KIT" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_TARGET_DEV_KIT</ipxact:name>
                <ipxact:displayName>Select board</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR4_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_Q_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_Q_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within Q group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_RLD2_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_VDIVW_TOTAL" type="int">
                <ipxact:name>MEM_DDRT_VDIVW_TOTAL</ipxact:name>
                <ipxact:displayName>VdiVW_total</ipxact:displayName>
                <ipxact:value>136</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRFC_NS" type="real">
                <ipxact:name>MEM_DDRT_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>260.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR3_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDRT_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_9_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>QK/QK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDRT_ASR_MANUAL_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDR3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SIM_VERBOSE" type="bit">
                <ipxact:name>DIAG_QDR4_SIM_VERBOSE</ipxact:name>
                <ipxact:displayName>Show verbose simulation debug messages</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TINIT_US" type="int">
                <ipxact:name>MEM_DDR3_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDRT_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_QDR4_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DM_EN" type="bit">
                <ipxact:name>MEM_DDR4_DM_EN</ipxact:name>
                <ipxact:displayName>Data mask</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDRT_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ENABLE_USER_MODE" type="bit">
                <ipxact:name>DIAG_QDR2_ENABLE_USER_MODE</ipxact:name>
                <ipxact:displayName>Enable user-configured traffic pattern (pattern configured during run-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQH_UI" type="real">
                <ipxact:name>MEM_DDRT_TQH_UI</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.76</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_QDR4_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF_in calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWR_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQH_UI" type="real">
                <ipxact:name>MEM_DDR4_TQH_UI</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.74</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_LPDDR3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_S_CYC</ipxact:name>
                <ipxact:displayName>tRRD_S</ipxact:displayName>
                <ipxact:value>7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>CAL_DEBUG_EXPORT_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_GEN_CDC" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDR3_GEN_CDC</ipxact:name>
                <ipxact:displayName>Spyglass CDC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CA_DESKEW_EN" type="bit">
                <ipxact:name>DIAG_DDR3_CA_DESKEW_EN</ipxact:name>
                <ipxact:displayName>Enable address/command deskew calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_2CH_EN" type="bit">
                <ipxact:name>PHY_DDRT_2CH_EN</ipxact:name>
                <ipxact:displayName>Enable 2 Channel</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_QDR2_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCCD_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TCCD_L_CYC</ipxact:name>
                <ipxact:displayName>tCCD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="NUM_IPS" type="int">
                <ipxact:name>NUM_IPS</ipxact:name>
                <ipxact:displayName>Number of IPs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_7_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDSH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ERR_INJECT_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ERR_INJECT_EN</ipxact:name>
                <ipxact:displayName>Error Inject EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PER_DRAM_ADDR" type="bit">
                <ipxact:name>MEM_DDRT_PER_DRAM_ADDR</ipxact:name>
                <ipxact:displayName>Per-DRAM addressability</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_GEN_CDC" type="bit">
                <ipxact:name>EX_DESIGN_GUI_RLD2_GEN_CDC</ipxact:name>
                <ipxact:displayName>Spyglass CDC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_QDR2_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR4_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ADDR_ORDER_ENUM" type="string">
                <ipxact:name>CTRL_DDR4_ADDR_ORDER_ENUM</ipxact:name>
                <ipxact:displayName>Address Ordering</ipxact:displayName>
                <ipxact:value>DDR4_CTRL_ADDR_ORDER_CS_R_B_C_BG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TQH_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TQH_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RDIMM_CONFIG" type="string">
                <ipxact:name>MEM_DDR3_RDIMM_CONFIG</ipxact:name>
                <ipxact:displayName>DDR3 RDIMM/LRDIMM control words</ipxact:displayName>
                <ipxact:value>0000000000000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR4_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_REORDER_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDR3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PWR_MODE" type="string">
                <ipxact:name>MEM_DDRT_PWR_MODE</ipxact:name>
                <ipxact:displayName>DIMM Power Mode</ipxact:displayName>
                <ipxact:value>DDRT_PWR_MODE_12W</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TQH_CYC" type="real">
                <ipxact:name>MEM_RLD3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDRT_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_LPDDR3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_PREAMBLE" type="int">
                <ipxact:name>MEM_DDR4_READ_PREAMBLE</ipxact:name>
                <ipxact:displayName>Read preamble</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_QDR4_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_SIM_VERBOSE" type="bit">
                <ipxact:name>DIAG_RLD2_SIM_VERBOSE</ipxact:name>
                <ipxact:displayName>Show verbose simulation debug messages</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_SIM_CAL_MODE_ENUM" type="string">
                <ipxact:name>DIAG_QDR2_SIM_CAL_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Calibration mode</ipxact:displayName>
                <ipxact:value>SIM_CAL_MODE_SKIP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USER_VREFDQ_TRAINING_RANGE" type="string">
                <ipxact:name>MEM_DDR4_USER_VREFDQ_TRAINING_RANGE</ipxact:name>
                <ipxact:displayName>VrefDQ training range</ipxact:displayName>
                <ipxact:value>DDR4_VREFDQ_TRAINING_RANGE_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_10_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ENABLE_USER_MODE" type="bit">
                <ipxact:name>DIAG_DDR3_ENABLE_USER_MODE</ipxact:name>
                <ipxact:displayName>Enable user-configured traffic pattern (pattern configured during run-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TINIT_US" type="int">
                <ipxact:name>MEM_DDRT_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_AC_LANE" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_AC_LANE</ipxact:name>
                <ipxact:displayName>Address/command I/O lane of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_TG2_TEST_DURATION" type="string">
                <ipxact:name>DIAG_RLD2_TG2_TEST_DURATION</ipxact:name>
                <ipxact:displayName>TG2 default traffic duration</ipxact:displayName>
                <ipxact:value>SHORT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR4_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>150.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to write turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD2_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_9_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DM_EN" type="bit">
                <ipxact:name>MEM_RLD3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CK_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_DDR3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_ADDR_INV_ENA" type="bit">
                <ipxact:name>MEM_QDR4_ADDR_INV_ENA</ipxact:name>
                <ipxact:displayName>Address bus inversion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_CA_DESKEW_EN" type="bit">
                <ipxact:name>DIAG_RLD3_CA_DESKEW_EN</ipxact:name>
                <ipxact:displayName>Enable address/command deskew calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>8.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDRT_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_11_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_POISON_DETECTION_EN" type="bit">
                <ipxact:name>CTRL_DDRT_POISON_DETECTION_EN</ipxact:name>
                <ipxact:displayName>Error Poison </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_0_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ENABLE_MICRON_AP" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_ENABLE_MICRON_AP</ipxact:name>
                <ipxact:displayName>Enable Micron Automata Calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_GEN_SIM" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDR4_GEN_SIM</ipxact:name>
                <ipxact:displayName>Simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_D_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_D_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within D group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDR4_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDR4_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_RLD2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_10_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>5.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_RLD2_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TWLH_CYC</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read Q ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TFAW_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDH_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQD_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQD_NS</ipxact:name>
                <ipxact:displayName>tCQD</ipxact:displayName>
                <ipxact:value>0.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_STORED_PARAM" type="string">
                <ipxact:name>EMIF_15_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_15_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_AREF_PROTOCOL_ENUM" type="string">
                <ipxact:name>MEM_RLD3_AREF_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>AREF protocol</ipxact:displayName>
                <ipxact:value>RLD3_AREF_BAC</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_GEN_BSI" type="bit">
                <ipxact:name>EX_DESIGN_GUI_RLD3_GEN_BSI</ipxact:name>
                <ipxact:displayName>Signal Integrity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_I2C_USE_SMC" type="bit">
                <ipxact:name>PHY_DDRT_I2C_USE_SMC</ipxact:name>
                <ipxact:displayName>PARAM_PHY_I2C_USE_SMC_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_QDR2_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDRT_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIS_PS" type="int">
                <ipxact:name>MEM_DDRT_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>60</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDR4_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR4_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_DRIVER_MARGINING" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_DRIVER_MARGINING</ipxact:name>
                <ipxact:displayName>Enable driver margining for DDR-T</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIH_PS" type="int">
                <ipxact:name>MEM_DDRT_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>95</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDS_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDR4_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_RLD3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR4_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TCL" type="int">
                <ipxact:name>MEM_DDR3_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>14</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDR4_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TDQSQ_PS_NAME</ipxact:displayName>
                <ipxact:value>66</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWLH_PS" type="real">
                <ipxact:name>MEM_LPDDR3_TWLH_PS</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>175.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>K/K# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDR3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRCD_NS" type="real">
                <ipxact:name>MEM_DDR3_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>13.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_STORED_PARAM" type="string">
                <ipxact:name>EMIF_12_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_12_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TSA_NS" type="real">
                <ipxact:name>MEM_QDR2_TSA_NS</ipxact:name>
                <ipxact:displayName>tSA</ipxact:displayName>
                <ipxact:value>0.23</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_GNT_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_GNT_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to grant turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SEQ_RESET_AUTO_RELEASE" type="string">
                <ipxact:name>DIAG_SEQ_RESET_AUTO_RELEASE</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEQ_RESET_AUTO_RELEASE_NAME</ipxact:displayName>
                <ipxact:value>avl</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_QDR4_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRP_NS" type="real">
                <ipxact:name>MEM_DDR4_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>13.32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_QDR2_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_QDR2_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_TARGET_DEV_KIT" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_TARGET_DEV_KIT</ipxact:name>
                <ipxact:displayName>Select board</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDR3_ASR_MANUAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TFAW_DLR_CYC" type="int">
                <ipxact:name>MEM_DDR4_TFAW_DLR_CYC</ipxact:name>
                <ipxact:displayName>tFAW_dlr</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR4_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_ODT_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_ODT_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DODT Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_ODT_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDRT_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_HMC_HRC" type="string">
                <ipxact:name>DIAG_HMC_HRC</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_HMC_HRC_NAME</ipxact:displayName>
                <ipxact:value>auto</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ZQ_INTERVAL_MS" type="int">
                <ipxact:name>CTRL_DDRT_ZQ_INTERVAL_MS</ipxact:name>
                <ipxact:displayName>ZQCS command interval</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDR4_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BANK_GROUP_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>Bank group width</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_144_DB_VREFDQ" type="int">
                <ipxact:name>MEM_DDRT_SPD_144_DB_VREFDQ</ipxact:name>
                <ipxact:displayName>SPD Byte 144 - DB VrefDQ for DRAM Interface</ipxact:displayName>
                <ipxact:value>25</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWLS_PS" type="real">
                <ipxact:name>MEM_LPDDR3_TWLS_PS</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>175.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_PREAMBLE_TRAINING" type="bit">
                <ipxact:name>MEM_DDR4_READ_PREAMBLE_TRAINING</ipxact:name>
                <ipxact:displayName>Read preamble training mode enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDR4_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDR3_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_RLD3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR4_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WTCL" type="int">
                <ipxact:name>MEM_DDRT_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_RLD3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SIM_VERBOSE" type="bit">
                <ipxact:name>DIAG_LPDDR3_SIM_VERBOSE</ipxact:name>
                <ipxact:displayName>Show verbose simulation debug messages</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDR3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_RLD3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE" type="string">
                <ipxact:name>SYS_INFO_DEVICE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_NAME</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TFAW_DLR_CYC" type="int">
                <ipxact:name>MEM_DDRT_TFAW_DLR_CYC</ipxact:name>
                <ipxact:displayName>tFAW_dlr</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_QDR2_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDR3_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_GEN_SIM" type="bit">
                <ipxact:name>EX_DESIGN_GUI_RLD3_GEN_SIM</ipxact:name>
                <ipxact:displayName>Simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_ENABLE_POWER_OF_TWO_BUS" type="bit">
                <ipxact:name>CTRL_QDR2_AVL_ENABLE_POWER_OF_TWO_BUS</ipxact:name>
                <ipxact:displayName>Generate power-of-2 data bus widths for Qsys</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_139_DB_REV" type="int">
                <ipxact:name>MEM_DDRT_SPD_139_DB_REV</ipxact:name>
                <ipxact:displayName>DB Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_UPPER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_UPPER_LIMIT</ipxact:name>
                <ipxact:displayName>Post-pay refresh upper limit</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC_NAME</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>3.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_EXT_ERR_INJECT_EN" type="bit">
                <ipxact:name>CTRL_DDRT_EXT_ERR_INJECT_EN</ipxact:name>
                <ipxact:displayName>Ext Error Inject EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_TG2_TEST_DURATION" type="string">
                <ipxact:name>DIAG_DDRT_TG2_TEST_DURATION</ipxact:name>
                <ipxact:displayName>TG2 default traffic duration</ipxact:displayName>
                <ipxact:value>SHORT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_GEN_BSI" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDR4_GEN_BSI</ipxact:name>
                <ipxact:displayName>Signal Integrity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSQ_UI" type="real">
                <ipxact:name>MEM_DDR4_TDQSQ_UI</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_ENHANCED_TESTING" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_ENHANCED_TESTING</ipxact:name>
                <ipxact:displayName>Enable enhanced testing</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_VREFOUT" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_VREFOUT</ipxact:name>
                <ipxact:displayName>Use recommended initial VrefDQ value</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_SIM_CAL_MODE_ENUM" type="string">
                <ipxact:name>DIAG_DDR3_SIM_CAL_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Calibration mode</ipxact:displayName>
                <ipxact:value>SIM_CAL_MODE_SKIP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_RLD3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_MEM_TYPE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_MEM_TYPE_ENUM</ipxact:name>
                <ipxact:displayName>Memory Type  </ipxact:displayName>
                <ipxact:value>MEM_XP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_GEN_BSI" type="bit">
                <ipxact:name>EX_DESIGN_GUI_RLD2_GEN_BSI</ipxact:name>
                <ipxact:displayName>Signal Integrity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD2_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>533.333</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PORT_AFI_C_WIDTH" type="int">
                <ipxact:name>CTRL_DDRT_PORT_AFI_C_WIDTH</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_PORT_AFI_C_WIDTH_NAME</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_GEN_SYNTH" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDR4_GEN_SYNTH</ipxact:name>
                <ipxact:displayName>Synthesis</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_Q_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_Q_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within Q group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_LPDDR3_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SIM_CAL_MODE_ENUM" type="string">
                <ipxact:name>DIAG_DDRT_SIM_CAL_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Calibration mode</ipxact:displayName>
                <ipxact:value>SIM_CAL_MODE_SKIP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_CONTROLLED_RFSH_ENA" type="bit">
                <ipxact:name>MEM_DDR4_TEMP_CONTROLLED_RFSH_ENA</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_Q_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_Q_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (Q group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DATA_LATENCY_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_DATA_LATENCY_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Data Latency</ipxact:displayName>
                <ipxact:value>RLD3_DL_RL16_WL17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_READ_DBI" type="bit">
                <ipxact:name>MEM_DDRT_READ_DBI</ipxact:name>
                <ipxact:displayName>Read DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR4_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR3_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_BWS_EN" type="bit">
                <ipxact:name>MEM_QDR2_BWS_EN</ipxact:name>
                <ipxact:displayName>Enable BWS# pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_TG2_TEST_DURATION" type="string">
                <ipxact:name>DIAG_LPDDR3_TG2_TEST_DURATION</ipxact:name>
                <ipxact:displayName>TG2 default traffic duration</ipxact:displayName>
                <ipxact:value>SHORT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR3_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_135_RCD_REV" type="int">
                <ipxact:name>MEM_DDRT_SPD_135_RCD_REV</ipxact:name>
                <ipxact:displayName>RCD Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TQKQ_MAX_PS" type="int">
                <ipxact:name>MEM_RLD3_TQKQ_MAX_PS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_RLD3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DATA_INV_ENA" type="bit">
                <ipxact:name>MEM_QDR4_DATA_INV_ENA</ipxact:name>
                <ipxact:displayName>Data bus inversion</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CA_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CA_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD CA Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CA_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_TG2_TEST_DURATION" type="string">
                <ipxact:name>DIAG_DDR4_TG2_TEST_DURATION</ipxact:name>
                <ipxact:displayName>TG2 default traffic duration</ipxact:displayName>
                <ipxact:value>SHORT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_TG_AVL_2" type="bit">
                <ipxact:name>DIAG_RLD3_USE_TG_AVL_2</ipxact:name>
                <ipxact:displayName>Use configurable Avalon traffic generator 2.0</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ENABLE_USER_MODE" type="bit">
                <ipxact:name>DIAG_QDR4_ENABLE_USER_MODE</ipxact:name>
                <ipxact:displayName>Enable user-configured traffic pattern (pattern configured during run-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_CONFIG_ENUM" type="string">
                <ipxact:name>MEM_RLD2_CONFIG_ENUM</ipxact:name>
                <ipxact:displayName>Configuration</ipxact:displayName>
                <ipxact:value>RLD2_CONFIG_TRC_8_TRL_8_TWL_9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TMRR_CK_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TMRR_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRR</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DM_EN" type="bit">
                <ipxact:name>MEM_DDRT_DM_EN</ipxact:name>
                <ipxact:displayName>Data mask</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ADD_READY_PIPELINE" type="bit">
                <ipxact:name>DIAG_ADD_READY_PIPELINE</ipxact:name>
                <ipxact:displayName>Add additional pipeline on the ready/WaitRequest path. </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CAL_MODE" type="int">
                <ipxact:name>MEM_DDRT_CAL_MODE</ipxact:name>
                <ipxact:displayName>CS to Addr/CMD Latency</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SIM_CAL_MODE_ENUM" type="string">
                <ipxact:name>DIAG_LPDDR3_SIM_CAL_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Calibration mode</ipxact:displayName>
                <ipxact:value>SIM_CAL_MODE_SKIP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_RLD3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_STORED_PARAM" type="string">
                <ipxact:name>EMIF_9_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_9_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCCD_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TCCD_L_CYC</ipxact:name>
                <ipxact:displayName>tCCD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDRT_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDR3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_QDR2_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SHORT_QSYS_INTERFACE_NAMES" type="bit">
                <ipxact:name>SHORT_QSYS_INTERFACE_NAMES</ipxact:name>
                <ipxact:displayName>Use short Qsys interface names</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_FAST_SIM_OVERRIDE" type="string">
                <ipxact:name>DIAG_FAST_SIM_OVERRIDE</ipxact:name>
                <ipxact:displayName>Fast simulation override</ipxact:displayName>
                <ipxact:value>FAST_SIM_OVERRIDE_DEFAULT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM" type="int">
                <ipxact:name>MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM_NAME</ipxact:displayName>
                <ipxact:value>240</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_CK_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PARITY_CMD_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PARITY_CMD_EN</ipxact:name>
                <ipxact:displayName>CMD Parity EN </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_TG_AVL_2" type="bit">
                <ipxact:name>DIAG_DDR3_USE_TG_AVL_2</ipxact:name>
                <ipxact:displayName>Use configurable Avalon traffic generator 2.0</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_SIM_CAL_MODE_ENUM" type="string">
                <ipxact:name>DIAG_RLD3_SIM_CAL_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Calibration mode</ipxact:displayName>
                <ipxact:value>SIM_CAL_MODE_SKIP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_TG2_TEST_DURATION" type="string">
                <ipxact:name>DIAG_DDR3_TG2_TEST_DURATION</ipxact:name>
                <ipxact:displayName>TG2 default traffic duration</ipxact:displayName>
                <ipxact:value>SHORT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_14_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>QK/QK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>5.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_RLD3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TREFI_US" type="real">
                <ipxact:name>MEM_DDR4_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>PHY_DDR3_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ENABLE_NON_DES_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDR4_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_AC_PARITY_LATENCY" type="string">
                <ipxact:name>MEM_DDR4_AC_PARITY_LATENCY</ipxact:name>
                <ipxact:displayName>Addr/CMD parity latency</ipxact:displayName>
                <ipxact:value>DDR4_AC_PARITY_LATENCY_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_MAJOR_MODE_EN" type="bit">
                <ipxact:name>CTRL_DDR4_MAJOR_MODE_EN</ipxact:name>
                <ipxact:displayName>Enable controller major mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_QDR4_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_RLD3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_2_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DM_EN" type="bit">
                <ipxact:name>MEM_RLD2_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_MAX_K_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR2_MAX_K_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum K delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_TG_CFG_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_DDR4_EXPORT_TG_CFG_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>TG2 Configuration Interface Mode</ipxact:displayName>
                <ipxact:value>TG_CFG_AMM_EXPORT_MODE_JTAG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDRT_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1200.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_GEARDOWN" type="string">
                <ipxact:name>MEM_DDR4_GEARDOWN</ipxact:name>
                <ipxact:displayName>DDR4 geardown mode</ipxact:displayName>
                <ipxact:value>DDR4_GEARDOWN_HR</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDR3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRFC_NS" type="real">
                <ipxact:name>MEM_DDR3_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>160.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CHIP_ID_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_CHIP_ID_WIDTH</ipxact:name>
                <ipxact:displayName>Chip ID width</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDRT_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_LPDDR3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDR4_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDR4_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDR4_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDRT_RTT_WR_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDR4_RTT_WR_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_AC_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR4_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_QDR4_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_2_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_2_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 2</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR3_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDRT_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_SIM_CAL_MODE_ENUM" type="string">
                <ipxact:name>DIAG_RLD2_SIM_CAL_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Calibration mode</ipxact:displayName>
                <ipxact:value>SIM_CAL_MODE_SKIP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKDK_MAX_CYC" type="real">
                <ipxact:name>MEM_RLD3_TCKDK_MAX_CYC</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DLL_EN" type="bit">
                <ipxact:name>MEM_DDRT_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDR4_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDR3_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>180</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tISCA (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ENABLE_USER_MODE" type="bit">
                <ipxact:name>DIAG_LPDDR3_ENABLE_USER_MODE</ipxact:name>
                <ipxact:displayName>Enable user-configured traffic pattern (pattern configured during run-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_RLD3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_5</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_4</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_3</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_2</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_1</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_0</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>CAL_DEBUG_EXPORT_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_6_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDRT_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_CONTROLLED_RFSH_ENA" type="bit">
                <ipxact:name>MEM_DDRT_TEMP_CONTROLLED_RFSH_ENA</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKDK_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKDK_MAX_NS</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_8</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDR3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_7</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_TG_CFG_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_RLD3_EXPORT_TG_CFG_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>TG2 Configuration Interface Mode</ipxact:displayName>
                <ipxact:value>TG_CFG_AMM_EXPORT_MODE_JTAG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_6</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSCKDL" type="int">
                <ipxact:name>MEM_LPDDR3_TDQSCKDL</ipxact:name>
                <ipxact:displayName>tDQSCKDL</ipxact:displayName>
                <ipxact:value>614</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR4_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_QDR4_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>CAL_DEBUG_EXPORT_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SIM_CAL_MODE_ENUM" type="string">
                <ipxact:name>DIAG_QDR4_SIM_CAL_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Calibration mode</ipxact:displayName>
                <ipxact:value>SIM_CAL_MODE_SKIP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_BL" type="int">
                <ipxact:name>MEM_RLD2_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_GEN_SIM" type="bit">
                <ipxact:name>EX_DESIGN_GUI_QDR2_GEN_SIM</ipxact:name>
                <ipxact:displayName>Simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_PD_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_PD_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive (pull-down)</ipxact:displayName>
                <ipxact:value>QDR4_OUTPUT_DRIVE_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_GEN_CDC" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDR4_GEN_CDC</ipxact:name>
                <ipxact:displayName>Spyglass CDC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRAS_NS" type="real">
                <ipxact:name>MEM_DDR3_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>33.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_144_DB_VREFDQ" type="int">
                <ipxact:name>MEM_DDR4_SPD_144_DB_VREFDQ</ipxact:name>
                <ipxact:displayName>SPD Byte 144 - DB VrefDQ for DRAM Interface</ipxact:displayName>
                <ipxact:value>37</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXT_DOCS" type="bit">
                <ipxact:name>DIAG_EXT_DOCS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_EXT_DOCS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_PAR_EN" type="bit">
                <ipxact:name>MEM_DDR4_ALERT_PAR_EN</ipxact:name>
                <ipxact:displayName>Enable ALERT#/PAR pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_RLD3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDR4_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DRV_STR" type="string">
                <ipxact:name>MEM_LPDDR3_DRV_STR</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>LPDDR3_DRV_STR_40D_40U</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_READ_PREAMBLE" type="int">
                <ipxact:name>MEM_DDRT_USER_READ_PREAMBLE</ipxact:name>
                <ipxact:displayName>Read preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TDS_NS" type="real">
                <ipxact:name>MEM_RLD2_TDS_NS</ipxact:name>
                <ipxact:displayName>tDS</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDR4_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_QDR4_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WRITE_CRC" type="bit">
                <ipxact:name>MEM_DDRT_WRITE_CRC</ipxact:name>
                <ipxact:displayName>Write CRC enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_LPDDR3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TDH_NS" type="real">
                <ipxact:name>MEM_RLD2_TDH_NS</ipxact:name>
                <ipxact:displayName>tDH</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_VREFDQ_VALUE" type="string">
                <ipxact:name>MEM_DDRT_LRDIMM_VREFDQ_VALUE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_VREFDQ_VALUE_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDRT_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>165</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_PAR_EN" type="bit">
                <ipxact:name>MEM_DDRT_ALERT_PAR_EN</ipxact:name>
                <ipxact:displayName>Enable ALERT#/PAR pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_TG_AVL_2" type="bit">
                <ipxact:name>DIAG_QDR2_USE_TG_AVL_2</ipxact:name>
                <ipxact:displayName>Use configurable Avalon traffic generator 2.0</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_STORED_PARAM" type="string">
                <ipxact:name>EMIF_3_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_3_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DEFAULT_VREFOUT" type="bit">
                <ipxact:name>MEM_DDR4_DEFAULT_VREFOUT</ipxact:name>
                <ipxact:displayName>Use recommended initial VrefDQ value</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_5</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DLL_EN" type="bit">
                <ipxact:name>MEM_DDR3_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_6</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ENABLE_USER_MODE" type="bit">
                <ipxact:name>DIAG_RLD2_ENABLE_USER_MODE</ipxact:name>
                <ipxact:displayName>Enable user-configured traffic pattern (pattern configured during run-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_7</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_8</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDR4_ASR_MANUAL_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_RLD3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_TCL_ADDED" type="int">
                <ipxact:name>MEM_DDRT_USER_TCL_ADDED</ipxact:name>
                <ipxact:displayName>Additional CAS latency at PHY</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TSD_NS" type="real">
                <ipxact:name>MEM_QDR2_TSD_NS</ipxact:name>
                <ipxact:displayName>tSD</ipxact:displayName>
                <ipxact:value>0.23</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPORT_VJI" type="bit">
                <ipxact:name>DIAG_EXPORT_VJI</ipxact:name>
                <ipxact:displayName>Export Virtual JTAG Interface (VJI)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_GEN_CDC" type="bit">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_GEN_CDC</ipxact:name>
                <ipxact:displayName>Spyglass CDC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_DFT_SIGNALS" type="bit">
                <ipxact:name>DIAG_EXPOSE_DFT_SIGNALS</ipxact:name>
                <ipxact:displayName>Expose test and debug signals</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PARTIAL_WRITES" type="bit">
                <ipxact:name>MEM_DDRT_PARTIAL_WRITES</ipxact:name>
                <ipxact:displayName>Partial Writes</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_0</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_1</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_2</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_3</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_RCLK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_4</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>DK/DK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_QDR2_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKH_HCYC" type="real">
                <ipxact:name>MEM_RLD2_TQKH_HCYC</ipxact:name>
                <ipxact:displayName>tQKH</ipxact:displayName>
                <ipxact:value>0.9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_TG2_TEST_DURATION" type="string">
                <ipxact:name>DIAG_QDR4_TG2_TEST_DURATION</ipxact:name>
                <ipxact:displayName>TG2 default traffic duration</ipxact:displayName>
                <ipxact:value>SHORT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_FINE_GRANULARITY_REFRESH" type="string">
                <ipxact:name>MEM_DDRT_FINE_GRANULARITY_REFRESH</ipxact:name>
                <ipxact:displayName>Fine granularity refresh</ipxact:displayName>
                <ipxact:value>DDRT_FINE_REFRESH_FIXED_1X</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_READ_PREAMBLE_TRAINING" type="bit">
                <ipxact:name>MEM_DDRT_READ_PREAMBLE_TRAINING</ipxact:name>
                <ipxact:displayName>Read preamble training mode enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDVWP_UI" type="real">
                <ipxact:name>MEM_DDR4_TDVWP_UI</ipxact:name>
                <ipxact:displayName>tDVWp</ipxact:displayName>
                <ipxact:value>0.72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_AC_PARITY_LATENCY" type="string">
                <ipxact:name>MEM_DDRT_AC_PARITY_LATENCY</ipxact:name>
                <ipxact:displayName>Addr/CMD parity latency</ipxact:displayName>
                <ipxact:value>DDRT_AC_PARITY_LATENCY_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD2_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_RLD2_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_RLD3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_RLD3_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_STORED_PARAM" type="string">
                <ipxact:name>EMIF_1_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_1_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIH_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIHCA (base)</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_RLD3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_TG_AVL_2" type="bit">
                <ipxact:name>DIAG_QDR4_USE_TG_AVL_2</ipxact:name>
                <ipxact:displayName>Use configurable Avalon traffic generator 2.0</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR2_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>633.333</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_HIDE_LATENCY_SETTINGS" type="bit">
                <ipxact:name>MEM_DDRT_HIDE_LATENCY_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced latency settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_RLD3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PMM_ADR_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PMM_ADR_FLOW_EN</ipxact:name>
                <ipxact:displayName>PMM ADR Flow  </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_STORED_PARAM" type="string">
                <ipxact:name>EMIF_5_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_5_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDR4_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_USE_RS232_UART" type="bit">
                <ipxact:name>DIAG_USE_RS232_UART</ipxact:name>
                <ipxact:displayName>Use an RS232 UART for Soft NIOS Calibration Processor debug output (requires code change)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIS_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TIS_PS</ipxact:name>
                <ipxact:displayName>tISCA (base)</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_WRITE_PROTOCOL_ENUM" type="string">
                <ipxact:name>MEM_RLD3_WRITE_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Write protocol</ipxact:displayName>
                <ipxact:value>RLD3_WRITE_1BANK</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_DIMM_DENSITY" type="int">
                <ipxact:name>CTRL_DDRT_DIMM_DENSITY</ipxact:name>
                <ipxact:displayName>Capacity of Optane DIMM</ipxact:displayName>
                <ipxact:value>128</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SOFT_NIOS_MODE" type="string">
                <ipxact:name>DIAG_SOFT_NIOS_MODE</ipxact:name>
                <ipxact:displayName>Use Soft NIOS Processor for On-Chip Debug</ipxact:displayName>
                <ipxact:value>SOFT_NIOS_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT</ipxact:displayName>
                <ipxact:value>RLD3_ODT_40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_RLD2_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDRT_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ENABLE_NON_DES_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_LPDDR3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_L_CYC</ipxact:name>
                <ipxact:displayName>tRRD_L</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_148_DRAM_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_148_DRAM_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 148 - DRAM Drive Strength</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRCD_NS" type="real">
                <ipxact:name>MEM_DDR4_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>13.32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_ADDED_LATENCY" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_ADDED_LATENCY</ipxact:name>
                <ipxact:displayName>Use recommended additional latency settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>CAL_DEBUG_EXPORT_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDR4_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>Calibration address 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DM_EN" type="bit">
                <ipxact:name>MEM_LPDDR3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDR4_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>Calibration address 1</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_QDR4_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_THA_NS" type="real">
                <ipxact:name>MEM_QDR2_THA_NS</ipxact:name>
                <ipxact:displayName>tHA</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_SIM_VERBOSE" type="bit">
                <ipxact:name>DIAG_DDR3_SIM_VERBOSE</ipxact:name>
                <ipxact:displayName>Show verbose simulation debug messages</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_137_RCD_CA_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_137_RCD_CA_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 137 - RCD Drive Strength for Command/Address</ipxact:displayName>
                <ipxact:value>101</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_RLD3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_HALF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ADDR_ORDER_ENUM" type="string">
                <ipxact:name>CTRL_DDRT_ADDR_ORDER_ENUM</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_ADDR_ORDER_ENUM_NAME</ipxact:displayName>
                <ipxact:value>DDRT_CTRL_ADDR_ORDER_CS_R_B_C_BG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDR4_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_0_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SIM_CAL_MODE_ENUM" type="string">
                <ipxact:name>DIAG_DDR4_SIM_CAL_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Calibration mode</ipxact:displayName>
                <ipxact:value>SIM_CAL_MODE_SKIP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_AC_PIN" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_AC_PIN</ipxact:name>
                <ipxact:displayName>Pin index of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PMM_WPQ_FLUSH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PMM_WPQ_FLUSH_EN</ipxact:name>
                <ipxact:displayName>PMM WPQ Flush </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_HDL_FORMAT" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_HDL_FORMAT</ipxact:name>
                <ipxact:displayName>Simulation HDL format</ipxact:displayName>
                <ipxact:value>HDL_FORMAT_VERILOG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR2_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_GEN_SYNTH" type="bit">
                <ipxact:name>EX_DESIGN_GUI_QDR2_GEN_SYNTH</ipxact:name>
                <ipxact:displayName>Synthesis</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_5_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_GEN_BSI" type="bit">
                <ipxact:name>EX_DESIGN_GUI_QDR2_GEN_BSI</ipxact:name>
                <ipxact:displayName>Signal Integrity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_DK_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR4_DK_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DK and CK</ipxact:displayName>
                <ipxact:value>-0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_QDR4_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CS_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CS_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCS[3:0]_n Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CS_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDR3_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR3_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_PD_ENUM" type="string">
                <ipxact:name>MEM_DDR3_PD_ENUM</ipxact:name>
                <ipxact:displayName>DLL precharge power down</ipxact:displayName>
                <ipxact:value>DDR3_PD_OFF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDRT_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TINIT_US" type="int">
                <ipxact:name>MEM_DDR4_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_QDR4_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIHCA (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PERSISTENT_MODE" type="int">
                <ipxact:name>MEM_DDRT_PERSISTENT_MODE</ipxact:name>
                <ipxact:displayName>Persistent Mode</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_ADDR_ORDER_ENUM" type="string">
                <ipxact:name>CTRL_LPDDR3_ADDR_ORDER_ENUM</ipxact:name>
                <ipxact:displayName>Address Ordering</ipxact:displayName>
                <ipxact:value>LPDDR3_CTRL_ADDR_ORDER_CS_R_B_C</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_QDR2_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_DIE_REVISIONS" type="string">
                <ipxact:name>SYS_INFO_DEVICE_DIE_REVISIONS</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_DIE_REVISIONS_NAME</ipxact:displayName>
                <ipxact:value>HSSI_WHR_REVA,HSSI_CRETE3_REVA,MAIN_FM6_REVB</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_QDR2_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDR3_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR3_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_CONTROLLED_RFSH_RANGE" type="string">
                <ipxact:name>MEM_DDRT_TEMP_CONTROLLED_RFSH_RANGE</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh range</ipxact:displayName>
                <ipxact:value>DDRT_TEMP_CONTROLLED_RFSH_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDR4_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_142_DRAM_VREFDQ_R2" type="int">
                <ipxact:name>MEM_DDR4_SPD_142_DRAM_VREFDQ_R2</ipxact:name>
                <ipxact:displayName>SPD Byte 142 - DRAM VrefDQ for Package Rank 2</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRTP_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TRTP_CYC</ipxact:name>
                <ipxact:displayName>tRTP</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD2_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BL_ENUM" type="string">
                <ipxact:name>MEM_DDRT_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDRT_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKQ_MIN_NS" type="real">
                <ipxact:name>MEM_RLD2_TQKQ_MIN_NS</ipxact:name>
                <ipxact:displayName>tQKQ_min</ipxact:displayName>
                <ipxact:value>-0.12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="TRAIT_IOBANK_REVISION" type="string">
                <ipxact:name>TRAIT_IOBANK_REVISION</ipxact:name>
                <ipxact:displayName>PARAM_TRAIT_IOBANK_REVISION_NAME</ipxact:displayName>
                <ipxact:value>IO96A_REVB0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDRT_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_HDL_FORMAT" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_HDL_FORMAT</ipxact:name>
                <ipxact:displayName>Simulation HDL format</ipxact:displayName>
                <ipxact:value>HDL_FORMAT_VERILOG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDR4_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDRT_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_QDR2_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_CA_LEVEL_EN" type="bit">
                <ipxact:name>DIAG_RLD3_CA_LEVEL_EN</ipxact:name>
                <ipxact:displayName>Enable address/command leveling calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDRT_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDR4_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TMRW_CK_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TMRW_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRW</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDR3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_TG_CFG_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_QDR2_EXPORT_TG_CFG_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>TG2 Configuration Interface Mode</ipxact:displayName>
                <ipxact:value>TG_CFG_AMM_EXPORT_MODE_JTAG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write D ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDR3_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_QDR2_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_AC_LANE" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_AC_LANE</ipxact:name>
                <ipxact:displayName>Address/command I/O lane of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_POWER_MODEL" type="string">
                <ipxact:name>SYS_INFO_DEVICE_POWER_MODEL</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_POWER_MODEL_NAME</ipxact:displayName>
                <ipxact:value>STANDARD_POWER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_LPDDR3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TWLS_CYC</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_11_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BL_ENUM" type="string">
                <ipxact:name>MEM_DDR3_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDR3_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_LRDIMM_EXTENDED_CONFIG" type="string">
                <ipxact:name>MEM_DDR3_LRDIMM_EXTENDED_CONFIG</ipxact:name>
                <ipxact:displayName>DDR3 LRDIMM additional control words</ipxact:displayName>
                <ipxact:value>000000000000000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_SENSOR_READOUT" type="bit">
                <ipxact:name>MEM_DDR4_TEMP_SENSOR_READOUT</ipxact:name>
                <ipxact:displayName>Temperature sensor readout</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR4_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_USE_BOARD_DELAY_MODEL" type="bit">
                <ipxact:name>DIAG_USE_BOARD_DELAY_MODEL</ipxact:name>
                <ipxact:displayName>Use board delay model during simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TINIT_US" type="int">
                <ipxact:name>MEM_LPDDR3_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EFFICIENCY_MONITOR" type="string">
                <ipxact:name>DIAG_LPDDR3_EFFICIENCY_MONITOR</ipxact:name>
                <ipxact:displayName>Efficiency Monitor Mode</ipxact:displayName>
                <ipxact:value>EFFMON_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDR3_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_ADD_RAW_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_ADD_RAW_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>Additional read-after-write turnaround time</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_TG_AVL_2" type="bit">
                <ipxact:name>DIAG_DDR4_USE_TG_AVL_2</ipxact:name>
                <ipxact:displayName>Use configurable Avalon traffic generator 2.0</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TQH_CYC" type="real">
                <ipxact:name>MEM_QDR4_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_REFRESH_INTERVAL_US" type="real">
                <ipxact:name>MEM_RLD2_REFRESH_INTERVAL_US</ipxact:name>
                <ipxact:displayName>Refresh Interval</ipxact:displayName>
                <ipxact:value>0.24</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDR4_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable controller post-pay refresh</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_141_DRAM_VREFDQ_R1" type="int">
                <ipxact:name>MEM_DDR4_SPD_141_DRAM_VREFDQ_R1</ipxact:name>
                <ipxact:displayName>SPD Byte 141 - DRAM VrefDQ for Package Rank 1</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_TG_CFG_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_QDR4_EXPORT_TG_CFG_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>TG2 Configuration Interface Mode</ipxact:displayName>
                <ipxact:value>TG_CFG_AMM_EXPORT_MODE_JTAG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_QDR2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWTR_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TWTR_L_CYC</ipxact:name>
                <ipxact:displayName>tWTR_L</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_149_DRAM_RTT_WR_NOM" type="int">
                <ipxact:name>MEM_DDRT_SPD_149_DRAM_RTT_WR_NOM</ipxact:name>
                <ipxact:displayName>SPD Byte 149-151 - DRAM ODT (RTT_WR and RTT_NOM)</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_BL" type="string">
                <ipxact:name>MEM_LPDDR3_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>LPDDR3_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDR3_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQH_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQH_NS</ipxact:name>
                <ipxact:displayName>tCQH</ipxact:displayName>
                <ipxact:value>0.71</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDRT_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDR3_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_12_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDRT_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDRT_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TDQSQ_PS_NAME</ipxact:displayName>
                <ipxact:value>66</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_ODT_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_ODT_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DODT Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_ODT_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDRT_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDRT_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRAS_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>42.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>8.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_RLD2_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR3_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_QDR4_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRAS_NS" type="real">
                <ipxact:name>MEM_DDR4_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>32.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_3_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_3_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 3</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ERR_REPLAY_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ERR_REPLAY_EN</ipxact:name>
                <ipxact:displayName>Replay on Error </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRFC_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFCab</ipxact:displayName>
                <ipxact:value>210.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDRT_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>CAL_DEBUG_EXPORT_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_QDR4_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CK_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_TEMPERATURE_GRADE" type="string">
                <ipxact:name>SYS_INFO_DEVICE_TEMPERATURE_GRADE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_TEMPERATURE_GRADE_NAME</ipxact:displayName>
                <ipxact:value>EXTENDED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_ALLOW_72_DQ_WIDTH" type="bit">
                <ipxact:name>PHY_DDR4_ALLOW_72_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>Allow DQ Widths of 72</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_QDR2_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_148_DRAM_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_148_DRAM_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 148 - DRAM Drive Strength</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_RLD3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>RLD3_SPEEDBIN_093E</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRFC_NS" type="real">
                <ipxact:name>MEM_DDR4_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>350.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_SKIP_ODT_SWEEPING" type="bit">
                <ipxact:name>MEM_QDR4_SKIP_ODT_SWEEPING</ipxact:name>
                <ipxact:displayName>Skip automatic optimization of Clock and Address/Command ODT setting during calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDR3_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_STORED_PARAM" type="string">
                <ipxact:name>EMIF_11_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_11_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_3_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_CK_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_CK_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Clock)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSQ_UI" type="real">
                <ipxact:name>MEM_DDRT_TDQSQ_UI</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>0.16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLS_PS" type="real">
                <ipxact:name>MEM_DDRT_TWLS_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TWLS_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>QK/QK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>7.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_DBI" type="bit">
                <ipxact:name>MEM_DDR4_WRITE_DBI</ipxact:name>
                <ipxact:displayName>Write DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDRT_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_RLD3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_15_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_VREFDQ_TRAINING_VALUE" type="real">
                <ipxact:name>MEM_DDRT_USER_VREFDQ_TRAINING_VALUE</ipxact:name>
                <ipxact:displayName>VrefDQ training value</ipxact:displayName>
                <ipxact:value>56.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_13_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DQ_PER_DEVICE" type="int">
                <ipxact:name>MEM_RLD3_DQ_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USE_OLD_SMBUS_MULTICOL" type="bit">
                <ipxact:name>PHY_DDRT_USE_OLD_SMBUS_MULTICOL</ipxact:name>
                <ipxact:displayName>Enable I2C Multicolumn</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXTRA_CONFIGS" type="string">
                <ipxact:name>DIAG_EXTRA_CONFIGS</ipxact:name>
                <ipxact:displayName>Extra configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_GEN_SYNTH" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDRT_GEN_SYNTH</ipxact:name>
                <ipxact:displayName>Synthesis</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLH_PS" type="real">
                <ipxact:name>MEM_DDRT_TWLH_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TWLH_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDRT_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCCQO_NS" type="real">
                <ipxact:name>MEM_QDR2_TCCQO_NS</ipxact:name>
                <ipxact:displayName>tCCQO</ipxact:displayName>
                <ipxact:value>0.45</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ENABLE_USER_MODE" type="bit">
                <ipxact:name>DIAG_RLD3_ENABLE_USER_MODE</ipxact:name>
                <ipxact:displayName>Enable user-configured traffic pattern (pattern configured during run-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_MAX_DK_DELAY_NS" type="real">
                <ipxact:name>BOARD_RLD3_MAX_DK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_1_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR4_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDRT_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_LPDDR3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDRT_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_IS_SKEW_WITHIN_QK_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR4_IS_SKEW_WITHIN_QK_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (QK group)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDR3_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_139_DB_REV" type="int">
                <ipxact:name>MEM_DDR4_SPD_139_DB_REV</ipxact:name>
                <ipxact:displayName>DB Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_RLD3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SELF_RFSH_ABORT" type="bit">
                <ipxact:name>MEM_DDR4_SELF_RFSH_ABORT</ipxact:name>
                <ipxact:displayName>Self refresh abort</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDR4_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_138_RCD_CK_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_138_RCD_CK_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 138 - RCD Drive Strength for CK</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CAL_MODE" type="int">
                <ipxact:name>MEM_DDR4_CAL_MODE</ipxact:name>
                <ipxact:displayName>CS to Addr/CMD Latency</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_TARGET_DEV_KIT" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_TARGET_DEV_KIT</ipxact:name>
                <ipxact:displayName>Select board</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWR_NS" type="real">
                <ipxact:name>MEM_DDR4_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_RLD2_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_GEN_CDC" type="bit">
                <ipxact:name>EX_DESIGN_GUI_QDR2_GEN_CDC</ipxact:name>
                <ipxact:displayName>Spyglass CDC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WTCL" type="int">
                <ipxact:name>MEM_DDR4_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DEPTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD3_DEPTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable depth expansion using twin die package</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_QDR4_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDH_PS" type="int">
                <ipxact:name>MEM_DDR3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>55</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDR3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD2_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>On-Die Termination</ipxact:displayName>
                <ipxact:value>RLD2_ODT_ON</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_QDR2_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDS_PS" type="int">
                <ipxact:name>MEM_DDR3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>53</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_UPI_ID_WIDTH" type="int">
                <ipxact:name>CTRL_DDRT_UPI_ID_WIDTH</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_UPI_ID_WIDTH_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_5_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_HOST_VIRAL_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_HOST_VIRAL_FLOW_EN</ipxact:name>
                <ipxact:displayName>Host Error Viral </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TREFI_US" type="real">
                <ipxact:name>MEM_DDRT_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWR_NS" type="real">
                <ipxact:name>MEM_DDRT_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD2_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_NOM</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="IS_ED_SLAVE" type="bit">
                <ipxact:name>IS_ED_SLAVE</ipxact:name>
                <ipxact:displayName>PARAM_IS_ED_SLAVE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_EARLY_READY" type="bit">
                <ipxact:name>DIAG_EXPOSE_EARLY_READY</ipxact:name>
                <ipxact:displayName>Expose Early Ready</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_USER_NUM_OF_EXTRA_CLKS" type="int">
                <ipxact:name>PLL_USER_NUM_OF_EXTRA_CLKS</ipxact:name>
                <ipxact:displayName>Number of additional core clocks</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>Enable automatic calibration after reset</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_RLD3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_GEN_SYNTH" type="bit">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_GEN_SYNTH</ipxact:name>
                <ipxact:displayName>Synthesis</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_TG_AVL_2" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_TG_AVL_2</ipxact:name>
                <ipxact:displayName>Use configurable Avalon traffic generator 2.0</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDRT_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_USER_MODE" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_USER_MODE</ipxact:name>
                <ipxact:displayName>Enable user-configured traffic pattern (pattern configured during run-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_RLD3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_TARGET_DEV_KIT" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_TARGET_DEV_KIT</ipxact:name>
                <ipxact:displayName>Select board</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_LPDDR3_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_HDL_FORMAT" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_HDL_FORMAT</ipxact:name>
                <ipxact:displayName>Simulation HDL format</ipxact:displayName>
                <ipxact:value>HDL_FORMAT_VERILOG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DM_EN" type="bit">
                <ipxact:name>MEM_DDR3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CAL_DEBUG_CLOCK_FREQUENCY" type="longint">
                <ipxact:name>CAL_DEBUG_CLOCK_FREQUENCY</ipxact:name>
                <ipxact:displayName>PARAM_CAL_DEBUG_CLOCK_FREQUENCY_NAME</ipxact:displayName>
                <ipxact:value>50000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_CONTROLLED_RFSH_RANGE" type="string">
                <ipxact:name>MEM_DDR4_TEMP_CONTROLLED_RFSH_RANGE</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh range</ipxact:displayName>
                <ipxact:value>DDR4_TEMP_CONTROLLED_RFSH_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TQKQ_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TQKQ_MAX_PS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_QDR4_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_LPDDR3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQDOH_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQDOH_NS</ipxact:name>
                <ipxact:displayName>tCQDOH</ipxact:displayName>
                <ipxact:value>-0.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_WRITE_PREAMBLE" type="int">
                <ipxact:name>MEM_DDRT_USER_WRITE_PREAMBLE</ipxact:name>
                <ipxact:displayName>Write preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_AC_PERSISTENT_ERROR" type="bit">
                <ipxact:name>MEM_DDRT_AC_PERSISTENT_ERROR</ipxact:name>
                <ipxact:displayName>Addr/CMD persistent error</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDR4_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_CRC" type="bit">
                <ipxact:name>MEM_DDR4_WRITE_CRC</ipxact:name>
                <ipxact:displayName>Write CRC enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="TRAIT_SUPPORTS_VID" type="string">
                <ipxact:name>TRAIT_SUPPORTS_VID</ipxact:name>
                <ipxact:displayName>PARAM_TRAIT_SUPPORTS_VID_NAME</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKDK_MIN_CYC" type="real">
                <ipxact:name>MEM_RLD3_TCKDK_MIN_CYC</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_VDIVW_TOTAL" type="int">
                <ipxact:name>MEM_DDR4_VDIVW_TOTAL</ipxact:name>
                <ipxact:displayName>VdiVW_total</ipxact:displayName>
                <ipxact:value>130</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_RLD3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR3_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDR3_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EFFICIENCY_MONITOR" type="string">
                <ipxact:name>DIAG_RLD2_EFFICIENCY_MONITOR</ipxact:name>
                <ipxact:displayName>Efficiency Monitor Mode</ipxact:displayName>
                <ipxact:value>EFFMON_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CS_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CS_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCS[3:0]_n Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CS_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DB_RESET_AUTO_RELEASE" type="string">
                <ipxact:name>DIAG_DB_RESET_AUTO_RELEASE</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DB_RESET_AUTO_RELEASE_NAME</ipxact:displayName>
                <ipxact:value>avl_release</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_QDR4_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_DDR3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDRT_RTT_NOM_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_RLD3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SIM_REGTEST_MODE" type="bit">
                <ipxact:name>DIAG_SIM_REGTEST_MODE</ipxact:name>
                <ipxact:displayName>Simulation regtest mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_LOWER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_LOWER_LIMIT</ipxact:name>
                <ipxact:displayName>Post-pay refresh lower limit</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDIVW_DJ_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDIVW_DJ_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TDIVW_DJ_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD3_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TISH_PS" type="int">
                <ipxact:name>MEM_QDR4_TISH_PS</ipxact:name>
                <ipxact:displayName>tISH</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>CAL_DEBUG_EXPORT_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDIVW_TOTAL_UI" type="real">
                <ipxact:name>MEM_DDRT_TDIVW_TOTAL_UI</ipxact:name>
                <ipxact:displayName>TdiVW_total</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TQH_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TQH_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_SIM_VERBOSE" type="bit">
                <ipxact:name>DIAG_RLD3_SIM_VERBOSE</ipxact:name>
                <ipxact:displayName>Show verbose simulation debug messages</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDRT_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_WR</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_WR_RZQ_3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWR_NS" type="real">
                <ipxact:name>MEM_DDR3_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_6_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDRT_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RS232_UART_BAUDRATE" type="int">
                <ipxact:name>DIAG_RS232_UART_BAUDRATE</ipxact:name>
                <ipxact:displayName>RS232 UART Speed</ipxact:displayName>
                <ipxact:value>57600</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDR4_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_133_RCD_DB_VENDOR_LSB" type="int">
                <ipxact:name>MEM_DDR4_SPD_133_RCD_DB_VENDOR_LSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (LSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_SRT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_SRT_ENUM</ipxact:name>
                <ipxact:displayName>Self-refresh temperature</ipxact:displayName>
                <ipxact:value>DDR3_SRT_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWLS_PS" type="real">
                <ipxact:name>MEM_DDR3_TWLS_PS</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>125.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_STORED_PARAM" type="string">
                <ipxact:name>EMIF_14_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_14_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_3_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USER_VREFDQ_TRAINING_VALUE" type="real">
                <ipxact:name>MEM_DDR4_USER_VREFDQ_TRAINING_VALUE</ipxact:name>
                <ipxact:displayName>VrefDQ training value</ipxact:displayName>
                <ipxact:value>56.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDRT_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_TARGET_DEV_KIT" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_TARGET_DEV_KIT</ipxact:name>
                <ipxact:displayName>Select board</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_GEN_BSI" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDRT_GEN_BSI</ipxact:name>
                <ipxact:displayName>Signal Integrity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_SENSOR_READOUT" type="bit">
                <ipxact:name>MEM_DDRT_TEMP_SENSOR_READOUT</ipxact:name>
                <ipxact:displayName>Temperature sensor readout</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_13_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_RLD2_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SELF_RFSH_ABORT" type="bit">
                <ipxact:name>MEM_DDRT_SELF_RFSH_ABORT</ipxact:name>
                <ipxact:displayName>Self refresh abort</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_RD_TYPE" type="bit">
                <ipxact:name>DIAG_EXPOSE_RD_TYPE</ipxact:name>
                <ipxact:displayName>Expose Read Type</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_TG_CFG_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_DDR3_EXPORT_TG_CFG_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>TG2 Configuration Interface Mode</ipxact:displayName>
                <ipxact:value>TG_CFG_AMM_EXPORT_MODE_JTAG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDR4_RTT_NOM_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_T_RC_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_T_RC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>tRC</ipxact:displayName>
                <ipxact:value>RLD3_TRC_9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_HDL_FORMAT" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_HDL_FORMAT</ipxact:name>
                <ipxact:displayName>Simulation HDL format</ipxact:displayName>
                <ipxact:value>HDL_FORMAT_VERILOG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRCD_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>18.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_TG_CFG_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_DDRT_EXPORT_TG_CFG_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>TG2 Configuration Interface Mode</ipxact:displayName>
                <ipxact:value>TG_CFG_AMM_EXPORT_MODE_JTAG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD3_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive</ipxact:displayName>
                <ipxact:value>RLD3_OUTPUT_DRIVE_40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_TG_AVL_2_NUM_CFG_INTERFACES" type="int">
                <ipxact:name>DIAG_TG_AVL_2_NUM_CFG_INTERFACES</ipxact:name>
                <ipxact:displayName>Number of Traffic Generator 2.0 configuration interfaces</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read Q slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DQ_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWLH_PS" type="real">
                <ipxact:name>MEM_DDR3_TWLH_PS</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>125.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR4_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_VREFDQ_VALUE" type="string">
                <ipxact:name>MEM_DDR4_LRDIMM_VREFDQ_VALUE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_VREFDQ_VALUE_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CA_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CA_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD CA Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CA_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDR3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_12_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_ACK_POLICY" type="string">
                <ipxact:name>CTRL_DDRT_WR_ACK_POLICY</ipxact:name>
                <ipxact:displayName>Write Acknowldgement Policy </ipxact:displayName>
                <ipxact:value>POSTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKDK_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKDK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_GEN_SIM" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDRT_GEN_SIM</ipxact:name>
                <ipxact:displayName>Simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_MAX_BURST_COUNT" type="int">
                <ipxact:name>CTRL_QDR4_AVL_MAX_BURST_COUNT</ipxact:name>
                <ipxact:displayName>Maximum Avalon-MM burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_EXPORT_CLK_STP_IF" type="bit">
                <ipxact:name>PHY_DDRT_EXPORT_CLK_STP_IF</ipxact:name>
                <ipxact:displayName>Export Clock Stop Interface</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TASH_PS" type="int">
                <ipxact:name>MEM_QDR4_TASH_PS</ipxact:name>
                <ipxact:displayName>tASH</ipxact:displayName>
                <ipxact:value>170</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDR3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKQK_MAX_PS" type="int">
                <ipxact:name>MEM_RLD3_TCKQK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKQK_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKQK_MAX_NS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_ENABLE_POWER_OF_TWO_BUS" type="bit">
                <ipxact:name>CTRL_QDR4_AVL_ENABLE_POWER_OF_TWO_BUS</ipxact:name>
                <ipxact:displayName>Generate power-of-2 data bus widths for Qsys</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MPR_READ_FORMAT" type="string">
                <ipxact:name>MEM_DDRT_MPR_READ_FORMAT</ipxact:name>
                <ipxact:displayName>MPR read format</ipxact:displayName>
                <ipxact:value>DDRT_MPR_READ_FORMAT_SERIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_HDL_FORMAT" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_HDL_FORMAT</ipxact:name>
                <ipxact:displayName>Simulation HDL format</ipxact:displayName>
                <ipxact:value>HDL_FORMAT_VERILOG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDR3_RTT_WR_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_TARGET_DEV_KIT" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_TARGET_DEV_KIT</ipxact:name>
                <ipxact:displayName>Select board</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDRT_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>CAL_DEBUG_EXPORT_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_GEN_SYNTH" type="bit">
                <ipxact:name>EX_DESIGN_GUI_RLD3_GEN_SYNTH</ipxact:name>
                <ipxact:displayName>Synthesis</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_135_RCD_REV" type="int">
                <ipxact:name>MEM_DDR4_SPD_135_RCD_REV</ipxact:name>
                <ipxact:displayName>RCD Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDR4_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCSH_PS" type="int">
                <ipxact:name>MEM_QDR4_TCSH_PS</ipxact:name>
                <ipxact:displayName>tCSH</ipxact:displayName>
                <ipxact:value>170</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_143_DRAM_VREFDQ_R3" type="int">
                <ipxact:name>MEM_DDR4_SPD_143_DRAM_VREFDQ_R3</ipxact:name>
                <ipxact:displayName>SPD Byte 143 - DRAM VrefDQ for Package Rank 3</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_FAMILY" type="string">
                <ipxact:name>SYS_INFO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_FAMILY_NAME</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TRL_CYC" type="real">
                <ipxact:name>MEM_QDR2_TRL_CYC</ipxact:name>
                <ipxact:displayName>tRL</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_PREAMBLE" type="int">
                <ipxact:name>MEM_DDR4_WRITE_PREAMBLE</ipxact:name>
                <ipxact:displayName>Write preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_GEN_SYNTH" type="bit">
                <ipxact:name>EX_DESIGN_GUI_QDR4_GEN_SYNTH</ipxact:name>
                <ipxact:displayName>Synthesis</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_QDR4_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_QDR4_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_D_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_D_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (D group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_GEN_SIM" type="bit">
                <ipxact:name>EX_DESIGN_GUI_QDR4_GEN_SIM</ipxact:name>
                <ipxact:displayName>Simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_INTERNAL_VREFDQ_MONITOR" type="bit">
                <ipxact:name>MEM_DDR4_INTERNAL_VREFDQ_MONITOR</ipxact:name>
                <ipxact:displayName>Internal VrefDQ monitor</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDRT_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDRT_SPEEDBIN_2400</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_LPDDR3_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_AC_PARITY_CHECK" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_AC_PARITY_CHECK</ipxact:name>
                <ipxact:displayName>Skip address/command parity check during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_RLD2_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_RLD3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDR4_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_RLD2_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_IS_SKEW_WITHIN_QK_DESKEWED" type="bit">
                <ipxact:name>BOARD_RLD3_IS_SKEW_WITHIN_QK_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (QK group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDRT_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ADDR1_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDRT_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ADDR0_NAME</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDRT_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ODT_IN_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDR4_ODT_IN_POWERDOWN</ipxact:name>
                <ipxact:displayName>ODT input buffer during powerdown mode</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDR4_ALERT_N_PLACEMENT_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_RLD2_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR3_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDR4_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDR3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRP_NS" type="real">
                <ipxact:name>MEM_DDRT_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CA_LEVEL_EN" type="bit">
                <ipxact:name>DIAG_DDR3_CA_LEVEL_EN</ipxact:name>
                <ipxact:displayName>Enable address/command leveling calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWTR_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TWTR_S_CYC</ipxact:name>
                <ipxact:displayName>tWTR_S</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCCD_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TCCD_S_CYC</ipxact:name>
                <ipxact:displayName>tCCD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_RLD2_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_STORED_PARAM" type="string">
                <ipxact:name>EMIF_13_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_13_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EFFICIENCY_MONITOR" type="string">
                <ipxact:name>DIAG_DDR3_EFFICIENCY_MONITOR</ipxact:name>
                <ipxact:displayName>Efficiency Monitor Mode</ipxact:displayName>
                <ipxact:value>EFFMON_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_AC_TO_K_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR2_AC_TO_K_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and K</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EFFICIENCY_MONITOR" type="string">
                <ipxact:name>DIAG_RLD3_EFFICIENCY_MONITOR</ipxact:name>
                <ipxact:displayName>Efficiency Monitor Mode</ipxact:displayName>
                <ipxact:value>EFFMON_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CLAMSHELL_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_CLAMSHELL_EN</ipxact:name>
                <ipxact:displayName>Use clamshell layout </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDRT_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_FULL_CAL_ON_RESET_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDIVW_DJ_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDIVW_DJ_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TDIVW_DJ_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSQ_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_152_DRAM_RTT_PARK" type="int">
                <ipxact:name>MEM_DDRT_SPD_152_DRAM_RTT_PARK</ipxact:name>
                <ipxact:displayName>SPD Byte 152-154 - DRAM ODT (RTT_PARK)</ipxact:displayName>
                <ipxact:value>39</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_GEN_BSI" type="bit">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_GEN_BSI</ipxact:name>
                <ipxact:displayName>Signal Integrity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DQ_PER_PORT_PER_DEVICE" type="int">
                <ipxact:name>MEM_QDR4_DQ_PER_PORT_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR4_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MAX_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDR4_MAX_POWERDOWN</ipxact:name>
                <ipxact:displayName>Maximum power down mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ENABLE_USER_MODE" type="bit">
                <ipxact:name>DIAG_DDR4_ENABLE_USER_MODE</ipxact:name>
                <ipxact:displayName>Enable user-configured traffic pattern (pattern configured during run-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_142_DRAM_VREFDQ_R2" type="int">
                <ipxact:name>MEM_DDRT_SPD_142_DRAM_VREFDQ_R2</ipxact:name>
                <ipxact:displayName>SPD Byte 142 - DRAM VrefDQ for Package Rank 2</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_RLD2_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDRT_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDR4_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BL_ENUM" type="string">
                <ipxact:name>MEM_DDR4_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDR4_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_ODT_LESS_BS" type="bit">
                <ipxact:name>MEM_DDR4_LRDIMM_ODT_LESS_BS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_ODT_LESS_BS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_141_DRAM_VREFDQ_R1" type="int">
                <ipxact:name>MEM_DDRT_SPD_141_DRAM_VREFDQ_R1</ipxact:name>
                <ipxact:displayName>SPD Byte 141 - DRAM VrefDQ for Package Rank 1</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EFFICIENCY_MONITOR" type="string">
                <ipxact:name>DIAG_DDRT_EFFICIENCY_MONITOR</ipxact:name>
                <ipxact:displayName>Efficiency Monitor Mode</ipxact:displayName>
                <ipxact:value>EFFMON_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_RLD3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EX_DESIGN_ADD_TEST_EMIFS" type="string">
                <ipxact:name>DIAG_EX_DESIGN_ADD_TEST_EMIFS</ipxact:name>
                <ipxact:displayName>Add extra EMIFs to example design</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_RLD3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_HPS_EMIF_DEBUG" type="bit">
                <ipxact:name>DIAG_ENABLE_HPS_EMIF_DEBUG</ipxact:name>
                <ipxact:displayName>Enable UART for HPS EMIF Debug</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_RLD2_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>RLD2_SPEEDBIN_18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_GEN_CDC" type="bit">
                <ipxact:name>EX_DESIGN_GUI_DDRT_GEN_CDC</ipxact:name>
                <ipxact:displayName>Spyglass CDC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDVWP_UI" type="real">
                <ipxact:name>MEM_DDRT_TDVWP_UI</ipxact:name>
                <ipxact:displayName>tDVWp</ipxact:displayName>
                <ipxact:value>0.72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART</ipxact:name>
                <ipxact:displayName>Enable JTAG UART</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDR3_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>Calibration address 1</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_LPDDR3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>LPDDR3_SPEEDBIN_1600</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDR3_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>Calibration address 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDR3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TAS_NS" type="real">
                <ipxact:name>MEM_RLD2_TAS_NS</ipxact:name>
                <ipxact:displayName>tAS</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDR4_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_ST</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_PRE_REFRESH_UPPER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_PRE_REFRESH_UPPER_LIMIT</ipxact:name>
                <ipxact:displayName>Refresh pre-pay upper limit</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_THD_NS" type="real">
                <ipxact:name>MEM_QDR2_THD_NS</ipxact:name>
                <ipxact:displayName>tHD</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_15_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_UNIQUE_ID" type="string">
                <ipxact:name>SYS_INFO_UNIQUE_ID</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_UNIQUE_ID_NAME</ipxact:displayName>
                <ipxact:value>hps_emif_hps_emif</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_4_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDR4_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_WR</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_WR_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWTR_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TWTR_CYC</ipxact:name>
                <ipxact:displayName>tWTR</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_RLD3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDR3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDR3_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_LPDDR3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDR4_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_140_DRAM_VREFDQ_R0" type="int">
                <ipxact:name>MEM_DDRT_SPD_140_DRAM_VREFDQ_R0</ipxact:name>
                <ipxact:displayName>SPD Byte 140 - DRAM VrefDQ for Package Rank 0</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DQ_PER_DEVICE" type="int">
                <ipxact:name>MEM_RLD2_DQ_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_STORED_PARAM" type="string">
                <ipxact:name>EMIF_10_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_10_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDR3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TQH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_RLD3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_K_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_K_SLEW_RATE</ipxact:name>
                <ipxact:displayName>K/K# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_HDL_FORMAT" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_HDL_FORMAT</ipxact:name>
                <ipxact:displayName>Simulation HDL format</ipxact:displayName>
                <ipxact:value>HDL_FORMAT_VERILOG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_PU_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_PU_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive (pull-up)</ipxact:displayName>
                <ipxact:value>QDR4_OUTPUT_DRIVE_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_133_RCD_DB_VENDOR_LSB" type="int">
                <ipxact:name>MEM_DDRT_SPD_133_RCD_DB_VENDOR_LSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (LSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKQ_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TQKQ_MAX_NS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>0.12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_RLD3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_145_DB_MDQ_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_145_DB_MDQ_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 145-147 - DB MDQ Drive Strength and RTT</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_4_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_IC_EN" type="bit">
                <ipxact:name>PHY_DDRT_IC_EN</ipxact:name>
                <ipxact:displayName>Enable I2C Master</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSS_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS (max)</ipxact:displayName>
                <ipxact:value>1.25</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDR3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TAH_NS" type="real">
                <ipxact:name>MEM_RLD2_TAH_NS</ipxact:name>
                <ipxact:displayName>tAH</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_145_DB_MDQ_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_145_DB_MDQ_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 145-147 - DB MDQ Drive Strength and RTT</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_L_CYC</ipxact:name>
                <ipxact:displayName>tRRD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDRT_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_QDR4_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART_HEX" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART_HEX</ipxact:name>
                <ipxact:displayName>Enable JTAG UART hexfiles</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_UPI_EN" type="bit">
                <ipxact:name>CTRL_DDRT_UPI_EN</ipxact:name>
                <ipxact:displayName>UPI EN </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIS_PS" type="int">
                <ipxact:name>MEM_DDR4_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>62</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIH_PS" type="int">
                <ipxact:name>MEM_DDR4_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>87</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRP_NS" type="real">
                <ipxact:name>MEM_DDR3_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>13.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_QDR4_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_QDR2_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_TG_CFG_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_RLD2_EXPORT_TG_CFG_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>TG2 Configuration Interface Mode</ipxact:displayName>
                <ipxact:value>TG_CFG_AMM_EXPORT_MODE_JTAG</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_STORED_PARAM" type="string">
                <ipxact:name>EMIF_7_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_7_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TFAW_NS" type="real">
                <ipxact:name>MEM_DDR4_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>30.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_152_DRAM_RTT_PARK" type="int">
                <ipxact:name>MEM_DDR4_SPD_152_DRAM_RTT_PARK</ipxact:name>
                <ipxact:displayName>SPD Byte 152-154 - DRAM ODT (RTT_PARK)</ipxact:displayName>
                <ipxact:value>39</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_INTEL_DEFAULT_TERM" type="bit">
                <ipxact:name>MEM_DDR4_INTEL_DEFAULT_TERM</ipxact:name>
                <ipxact:displayName>Use Default Memory I/O Settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_WTCL_ADDED" type="int">
                <ipxact:name>MEM_DDRT_USER_WTCL_ADDED</ipxact:name>
                <ipxact:displayName>Additional write CAS latency at PHY</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDR4_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_AC_PERSISTENT_ERROR" type="bit">
                <ipxact:name>MEM_DDR4_AC_PERSISTENT_ERROR</ipxact:name>
                <ipxact:displayName>Addr/CMD persistent error</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ECLIPSE_DEBUG" type="bit">
                <ipxact:name>DIAG_ECLIPSE_DEBUG</ipxact:name>
                <ipxact:displayName>Enable Eclipse debugging</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_BL" type="int">
                <ipxact:name>MEM_QDR2_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_LPDDR3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_D_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_D_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within D group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_LPDDR3_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_INTERNAL_JITTER_NS" type="real">
                <ipxact:name>MEM_QDR2_INTERNAL_JITTER_NS</ipxact:name>
                <ipxact:displayName>Internal Jitter</ipxact:displayName>
                <ipxact:value>0.08</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_RLD2_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDRT_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWTR_CYC" type="int">
                <ipxact:name>MEM_DDR3_TWTR_CYC</ipxact:name>
                <ipxact:displayName>tWTR</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCL" type="int">
                <ipxact:name>MEM_DDRT_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_STORED_PARAM" type="string">
                <ipxact:name>EMIF_0_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_0_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDR3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_WDATA_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_PARK" type="string">
                <ipxact:name>MEM_DDRT_RTT_PARK</ipxact:name>
                <ipxact:displayName>CTT PARK</ipxact:displayName>
                <ipxact:value>DDRT_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_CK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DLL_EN" type="bit">
                <ipxact:name>MEM_DDR4_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_UDIMM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>QK/QK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDIVW_TOTAL_UI" type="real">
                <ipxact:name>MEM_DDR4_TDIVW_TOTAL_UI</ipxact:name>
                <ipxact:displayName>TdiVW_total</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKDK_MIN_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKDK_MIN_PS</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDR4_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ADDR_INTERLEAVING" type="string">
                <ipxact:name>CTRL_DDRT_ADDR_INTERLEAVING</ipxact:name>
                <ipxact:displayName>Address Interleaving </ipxact:displayName>
                <ipxact:value>COARSE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_DQ_DRV_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_DQ_DRV_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ Driver</ipxact:displayName>
                <ipxact:value>DDRT_DB_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDRT_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>DK/DK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDR4_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>175</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BANK_GROUP_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>Bank group width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EFFICIENCY_MONITOR" type="string">
                <ipxact:name>DIAG_DDR4_EFFICIENCY_MONITOR</ipxact:name>
                <ipxact:displayName>Efficiency Monitor Mode</ipxact:displayName>
                <ipxact:value>EFFMON_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_GEN_BSI" type="bit">
                <ipxact:name>EX_DESIGN_GUI_QDR4_GEN_BSI</ipxact:name>
                <ipxact:displayName>Signal Integrity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRTP_CYC" type="int">
                <ipxact:name>MEM_DDR3_TRTP_CYC</ipxact:name>
                <ipxact:displayName>tRTP</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRRD_CYC" type="int">
                <ipxact:name>MEM_DDR3_TRRD_CYC</ipxact:name>
                <ipxact:displayName>tRRD</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_DIMM_VIRAL_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_DIMM_VIRAL_FLOW_EN</ipxact:name>
                <ipxact:displayName>DIMM Error Viral </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_RLD3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_LPDDR3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_TIMING_REGTEST_MODE" type="bit">
                <ipxact:name>DIAG_TIMING_REGTEST_MODE</ipxact:name>
                <ipxact:displayName>Timing regtest mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDR4_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>Enable automatic calibration after reset</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_SKEW_BETWEEN_DK_NS" type="real">
                <ipxact:name>BOARD_QDR4_SKEW_BETWEEN_DK_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DK groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_134_RCD_DB_VENDOR_MSB" type="int">
                <ipxact:name>MEM_DDR4_SPD_134_RCD_DB_VENDOR_MSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (MSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_8_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_ODT_LESS_BS" type="bit">
                <ipxact:name>MEM_DDRT_LRDIMM_ODT_LESS_BS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_ODT_LESS_BS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DATA_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_DATA_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Data)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_DLR_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_DLR_CYC</ipxact:name>
                <ipxact:displayName>tRRD_dlr</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDR3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_RLD3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDR3_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWTR_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TWTR_S_CYC</ipxact:name>
                <ipxact:displayName>tWTR_S</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_GEN_SIM" type="bit">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_GEN_SIM</ipxact:name>
                <ipxact:displayName>Simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_0_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_0_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
          <altera:sub_module altera:name="emif_cal_bot">
            <ipxact:parameters>
              <ipxact:parameter parameterId="DIAG_EXPORT_SEQ_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_EXPORT_SEQ_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>CAL_DEBUG_EXPORT_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SYNTH_FOR_SIM" type="bit">
                <ipxact:name>DIAG_SYNTH_FOR_SIM</ipxact:name>
                <ipxact:displayName>Synthesize for simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_DEVICE" type="string">
                <ipxact:name>AUTO_DEVICE</ipxact:name>
                <ipxact:displayName>Auto DEVICE</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_BOARD" type="string">
                <ipxact:name>AUTO_BOARD</ipxact:name>
                <ipxact:displayName>Auto BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_DEVICE_FAMILY" type="string">
                <ipxact:name>AUTO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>Auto DEVICE_FAMILY</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SIM_CAL_MODE_ENUM" type="string">
                <ipxact:name>DIAG_SIM_CAL_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Calibration mode for simulation</ipxact:displayName>
                <ipxact:value>SIM_CAL_MODE_SKIP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SHORT_QSYS_INTERFACE_NAMES" type="bit">
                <ipxact:name>SHORT_QSYS_INTERFACE_NAMES</ipxact:name>
                <ipxact:displayName>Use short Qsys interface names</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPORT_VJI" type="bit">
                <ipxact:name>DIAG_EXPORT_VJI</ipxact:name>
                <ipxact:displayName>Export Virtual JTAG Interface (VJI)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART</ipxact:name>
                <ipxact:displayName>Enable JTAG UART</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>AUTO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>Auto DEVICE_SPEEDGRADE</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXTRA_CONFIGS" type="string">
                <ipxact:name>DIAG_EXTRA_CONFIGS</ipxact:name>
                <ipxact:displayName>Extra configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SIM_VERBOSE" type="bit">
                <ipxact:name>DIAG_SIM_VERBOSE</ipxact:name>
                <ipxact:displayName>Show verbose simulation debug messages</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
          <altera:sub_module altera:name="msa_1">
            <ipxact:parameters>
              <ipxact:parameter parameterId="SCHEDULER_NUM_READ" type="int">
                <ipxact:name>SCHEDULER_NUM_READ</ipxact:name>
                <ipxact:displayName>Schedule read opportunities</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BANK_GROUP_WIDTH" type="int">
                <ipxact:name>BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>BANK_GROUP_WIDTH</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_IOBANK_REVISION" type="string">
                <ipxact:name>SYSINFO_DEVICE_IOBANK_REVISION</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_IOBANK_REVISION</ipxact:displayName>
                <ipxact:value>IO96A_REVB0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CHIP_SELECT_WIDTH" type="int">
                <ipxact:name>CHIP_SELECT_WIDTH</ipxact:name>
                <ipxact:displayName>CHIP_SELECT_WIDTH</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_PRECHARGE" type="string">
                <ipxact:name>AUTO_PRECHARGE</ipxact:name>
                <ipxact:displayName>Auto-Precharge mode</ipxact:displayName>
                <ipxact:value>SS_CONTROLLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ECC_EN" type="bit">
                <ipxact:name>ECC_EN</ipxact:name>
                <ipxact:displayName>ECC_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_FAMILY" type="string">
                <ipxact:name>SYSINFO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_FAMILY</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_BOARD" type="string">
                <ipxact:name>SYSINFO_BOARD</ipxact:name>
                <ipxact:displayName>SYSINFO_BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="COL_ADDR_WIDTH" type="int">
                <ipxact:name>COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>COL_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BANK_ADDR_WIDTH" type="int">
                <ipxact:name>BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>BANK_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="NUM_COPIES" type="int">
                <ipxact:name>NUM_COPIES</ipxact:name>
                <ipxact:displayName>Number of copies</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ROW_ADDR_WIDTH" type="int">
                <ipxact:name>ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>ROW_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>SYSINFO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_SPEEDGRADE</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SCHEDULER_NUM_WRITE" type="int">
                <ipxact:name>SCHEDULER_NUM_WRITE</ipxact:name>
                <ipxact:displayName>Schedule write opportunities</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CHIP_ID_WIDTH" type="int">
                <ipxact:name>CHIP_ID_WIDTH</ipxact:name>
                <ipxact:displayName>CHIP_ID_WIDTH</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="NUM_BANK_FIFOS" type="int">
                <ipxact:name>NUM_BANK_FIFOS</ipxact:name>
                <ipxact:displayName>Number of bank FIFOs</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_DIE_REVISIONS" type="string">
                <ipxact:name>SYSINFO_DEVICE_DIE_REVISIONS</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_DIE_REVISIONS</ipxact:displayName>
                <ipxact:value>HSSI_WHR_REVA,HSSI_CRETE3_REVA,MAIN_FM6_REVB</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MBL_TRAFFIC_EN" type="bit">
                <ipxact:name>MBL_TRAFFIC_EN</ipxact:name>
                <ipxact:displayName>MBL_TRAFFIC_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CSR_EN" type="bit">
                <ipxact:name>CSR_EN</ipxact:name>
                <ipxact:displayName>CSR_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_POWER_MODEL" type="string">
                <ipxact:name>SYSINFO_DEVICE_POWER_MODEL</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_POWER_MODEL</ipxact:displayName>
                <ipxact:value>STANDARD_POWER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ASYNC_EN" type="bit">
                <ipxact:name>ASYNC_EN</ipxact:name>
                <ipxact:displayName>Enable asynchronous mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_BOARD_TRAIT" type="string">
                <ipxact:name>SYSINFO_BOARD_TRAIT</ipxact:name>
                <ipxact:displayName>SYSINFO_BOARD_TRAIT</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="RESP_RD_DATA_WIDTH" type="int">
                <ipxact:name>RESP_RD_DATA_WIDTH</ipxact:name>
                <ipxact:displayName>Responder read data width</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="RESP_WR_DATA_WIDTH" type="int">
                <ipxact:name>RESP_WR_DATA_WIDTH</ipxact:name>
                <ipxact:displayName>Responder write data width</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_SUPPORTS_VID" type="string">
                <ipxact:name>SYSINFO_SUPPORTS_VID</ipxact:name>
                <ipxact:displayName>SYSINFO_SUPPORTS_VID</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PRIORITY_EN" type="bit">
                <ipxact:name>PRIORITY_EN</ipxact:name>
                <ipxact:displayName>PRIORITY_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE" type="string">
                <ipxact:name>SYSINFO_DEVICE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_TEMPERATURE_GRADE" type="string">
                <ipxact:name>SYSINFO_DEVICE_TEMPERATURE_GRADE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_TEMPERATURE_GRADE</ipxact:displayName>
                <ipxact:value>EXTENDED</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
          <altera:sub_module altera:name="msa_0">
            <ipxact:parameters>
              <ipxact:parameter parameterId="SCHEDULER_NUM_READ" type="int">
                <ipxact:name>SCHEDULER_NUM_READ</ipxact:name>
                <ipxact:displayName>Schedule read opportunities</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BANK_GROUP_WIDTH" type="int">
                <ipxact:name>BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>BANK_GROUP_WIDTH</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_IOBANK_REVISION" type="string">
                <ipxact:name>SYSINFO_DEVICE_IOBANK_REVISION</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_IOBANK_REVISION</ipxact:displayName>
                <ipxact:value>IO96A_REVB0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CHIP_SELECT_WIDTH" type="int">
                <ipxact:name>CHIP_SELECT_WIDTH</ipxact:name>
                <ipxact:displayName>CHIP_SELECT_WIDTH</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_PRECHARGE" type="string">
                <ipxact:name>AUTO_PRECHARGE</ipxact:name>
                <ipxact:displayName>Auto-Precharge mode</ipxact:displayName>
                <ipxact:value>SS_CONTROLLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ECC_EN" type="bit">
                <ipxact:name>ECC_EN</ipxact:name>
                <ipxact:displayName>ECC_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_FAMILY" type="string">
                <ipxact:name>SYSINFO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_FAMILY</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_BOARD" type="string">
                <ipxact:name>SYSINFO_BOARD</ipxact:name>
                <ipxact:displayName>SYSINFO_BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="COL_ADDR_WIDTH" type="int">
                <ipxact:name>COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>COL_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BANK_ADDR_WIDTH" type="int">
                <ipxact:name>BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>BANK_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="NUM_COPIES" type="int">
                <ipxact:name>NUM_COPIES</ipxact:name>
                <ipxact:displayName>Number of copies</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ROW_ADDR_WIDTH" type="int">
                <ipxact:name>ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>ROW_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>SYSINFO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_SPEEDGRADE</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SCHEDULER_NUM_WRITE" type="int">
                <ipxact:name>SCHEDULER_NUM_WRITE</ipxact:name>
                <ipxact:displayName>Schedule write opportunities</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CHIP_ID_WIDTH" type="int">
                <ipxact:name>CHIP_ID_WIDTH</ipxact:name>
                <ipxact:displayName>CHIP_ID_WIDTH</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="NUM_BANK_FIFOS" type="int">
                <ipxact:name>NUM_BANK_FIFOS</ipxact:name>
                <ipxact:displayName>Number of bank FIFOs</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_DIE_REVISIONS" type="string">
                <ipxact:name>SYSINFO_DEVICE_DIE_REVISIONS</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_DIE_REVISIONS</ipxact:displayName>
                <ipxact:value>HSSI_WHR_REVA,HSSI_CRETE3_REVA,MAIN_FM6_REVB</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MBL_TRAFFIC_EN" type="bit">
                <ipxact:name>MBL_TRAFFIC_EN</ipxact:name>
                <ipxact:displayName>MBL_TRAFFIC_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CSR_EN" type="bit">
                <ipxact:name>CSR_EN</ipxact:name>
                <ipxact:displayName>CSR_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_POWER_MODEL" type="string">
                <ipxact:name>SYSINFO_DEVICE_POWER_MODEL</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_POWER_MODEL</ipxact:displayName>
                <ipxact:value>STANDARD_POWER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ASYNC_EN" type="bit">
                <ipxact:name>ASYNC_EN</ipxact:name>
                <ipxact:displayName>Enable asynchronous mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_BOARD_TRAIT" type="string">
                <ipxact:name>SYSINFO_BOARD_TRAIT</ipxact:name>
                <ipxact:displayName>SYSINFO_BOARD_TRAIT</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="RESP_RD_DATA_WIDTH" type="int">
                <ipxact:name>RESP_RD_DATA_WIDTH</ipxact:name>
                <ipxact:displayName>Responder read data width</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="RESP_WR_DATA_WIDTH" type="int">
                <ipxact:name>RESP_WR_DATA_WIDTH</ipxact:name>
                <ipxact:displayName>Responder write data width</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_SUPPORTS_VID" type="string">
                <ipxact:name>SYSINFO_SUPPORTS_VID</ipxact:name>
                <ipxact:displayName>SYSINFO_SUPPORTS_VID</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PRIORITY_EN" type="bit">
                <ipxact:name>PRIORITY_EN</ipxact:name>
                <ipxact:displayName>PRIORITY_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE" type="string">
                <ipxact:name>SYSINFO_DEVICE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_TEMPERATURE_GRADE" type="string">
                <ipxact:name>SYSINFO_DEVICE_TEMPERATURE_GRADE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_TEMPERATURE_GRADE</ipxact:displayName>
                <ipxact:value>EXTENDED</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
          <altera:sub_module altera:name="msa_3">
            <ipxact:parameters>
              <ipxact:parameter parameterId="SCHEDULER_NUM_READ" type="int">
                <ipxact:name>SCHEDULER_NUM_READ</ipxact:name>
                <ipxact:displayName>Schedule read opportunities</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BANK_GROUP_WIDTH" type="int">
                <ipxact:name>BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>BANK_GROUP_WIDTH</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_IOBANK_REVISION" type="string">
                <ipxact:name>SYSINFO_DEVICE_IOBANK_REVISION</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_IOBANK_REVISION</ipxact:displayName>
                <ipxact:value>IO96A_REVB0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CHIP_SELECT_WIDTH" type="int">
                <ipxact:name>CHIP_SELECT_WIDTH</ipxact:name>
                <ipxact:displayName>CHIP_SELECT_WIDTH</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_PRECHARGE" type="string">
                <ipxact:name>AUTO_PRECHARGE</ipxact:name>
                <ipxact:displayName>Auto-Precharge mode</ipxact:displayName>
                <ipxact:value>SS_CONTROLLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ECC_EN" type="bit">
                <ipxact:name>ECC_EN</ipxact:name>
                <ipxact:displayName>ECC_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_FAMILY" type="string">
                <ipxact:name>SYSINFO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_FAMILY</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_BOARD" type="string">
                <ipxact:name>SYSINFO_BOARD</ipxact:name>
                <ipxact:displayName>SYSINFO_BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="COL_ADDR_WIDTH" type="int">
                <ipxact:name>COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>COL_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BANK_ADDR_WIDTH" type="int">
                <ipxact:name>BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>BANK_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="NUM_COPIES" type="int">
                <ipxact:name>NUM_COPIES</ipxact:name>
                <ipxact:displayName>Number of copies</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ROW_ADDR_WIDTH" type="int">
                <ipxact:name>ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>ROW_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>SYSINFO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_SPEEDGRADE</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SCHEDULER_NUM_WRITE" type="int">
                <ipxact:name>SCHEDULER_NUM_WRITE</ipxact:name>
                <ipxact:displayName>Schedule write opportunities</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CHIP_ID_WIDTH" type="int">
                <ipxact:name>CHIP_ID_WIDTH</ipxact:name>
                <ipxact:displayName>CHIP_ID_WIDTH</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="NUM_BANK_FIFOS" type="int">
                <ipxact:name>NUM_BANK_FIFOS</ipxact:name>
                <ipxact:displayName>Number of bank FIFOs</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_DIE_REVISIONS" type="string">
                <ipxact:name>SYSINFO_DEVICE_DIE_REVISIONS</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_DIE_REVISIONS</ipxact:displayName>
                <ipxact:value>HSSI_WHR_REVA,HSSI_CRETE3_REVA,MAIN_FM6_REVB</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MBL_TRAFFIC_EN" type="bit">
                <ipxact:name>MBL_TRAFFIC_EN</ipxact:name>
                <ipxact:displayName>MBL_TRAFFIC_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CSR_EN" type="bit">
                <ipxact:name>CSR_EN</ipxact:name>
                <ipxact:displayName>CSR_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_POWER_MODEL" type="string">
                <ipxact:name>SYSINFO_DEVICE_POWER_MODEL</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_POWER_MODEL</ipxact:displayName>
                <ipxact:value>STANDARD_POWER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ASYNC_EN" type="bit">
                <ipxact:name>ASYNC_EN</ipxact:name>
                <ipxact:displayName>Enable asynchronous mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_BOARD_TRAIT" type="string">
                <ipxact:name>SYSINFO_BOARD_TRAIT</ipxact:name>
                <ipxact:displayName>SYSINFO_BOARD_TRAIT</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="RESP_RD_DATA_WIDTH" type="int">
                <ipxact:name>RESP_RD_DATA_WIDTH</ipxact:name>
                <ipxact:displayName>Responder read data width</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="RESP_WR_DATA_WIDTH" type="int">
                <ipxact:name>RESP_WR_DATA_WIDTH</ipxact:name>
                <ipxact:displayName>Responder write data width</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_SUPPORTS_VID" type="string">
                <ipxact:name>SYSINFO_SUPPORTS_VID</ipxact:name>
                <ipxact:displayName>SYSINFO_SUPPORTS_VID</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PRIORITY_EN" type="bit">
                <ipxact:name>PRIORITY_EN</ipxact:name>
                <ipxact:displayName>PRIORITY_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE" type="string">
                <ipxact:name>SYSINFO_DEVICE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_TEMPERATURE_GRADE" type="string">
                <ipxact:name>SYSINFO_DEVICE_TEMPERATURE_GRADE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_TEMPERATURE_GRADE</ipxact:displayName>
                <ipxact:value>EXTENDED</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
          <altera:sub_module altera:name="msa_2">
            <ipxact:parameters>
              <ipxact:parameter parameterId="SCHEDULER_NUM_READ" type="int">
                <ipxact:name>SCHEDULER_NUM_READ</ipxact:name>
                <ipxact:displayName>Schedule read opportunities</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BANK_GROUP_WIDTH" type="int">
                <ipxact:name>BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>BANK_GROUP_WIDTH</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_IOBANK_REVISION" type="string">
                <ipxact:name>SYSINFO_DEVICE_IOBANK_REVISION</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_IOBANK_REVISION</ipxact:displayName>
                <ipxact:value>IO96A_REVB0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CHIP_SELECT_WIDTH" type="int">
                <ipxact:name>CHIP_SELECT_WIDTH</ipxact:name>
                <ipxact:displayName>CHIP_SELECT_WIDTH</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_PRECHARGE" type="string">
                <ipxact:name>AUTO_PRECHARGE</ipxact:name>
                <ipxact:displayName>Auto-Precharge mode</ipxact:displayName>
                <ipxact:value>SS_CONTROLLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ECC_EN" type="bit">
                <ipxact:name>ECC_EN</ipxact:name>
                <ipxact:displayName>ECC_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_FAMILY" type="string">
                <ipxact:name>SYSINFO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_FAMILY</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_BOARD" type="string">
                <ipxact:name>SYSINFO_BOARD</ipxact:name>
                <ipxact:displayName>SYSINFO_BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="COL_ADDR_WIDTH" type="int">
                <ipxact:name>COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>COL_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BANK_ADDR_WIDTH" type="int">
                <ipxact:name>BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>BANK_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="NUM_COPIES" type="int">
                <ipxact:name>NUM_COPIES</ipxact:name>
                <ipxact:displayName>Number of copies</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ROW_ADDR_WIDTH" type="int">
                <ipxact:name>ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>ROW_ADDR_WIDTH</ipxact:displayName>
                <ipxact:value>17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>SYSINFO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_SPEEDGRADE</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SCHEDULER_NUM_WRITE" type="int">
                <ipxact:name>SCHEDULER_NUM_WRITE</ipxact:name>
                <ipxact:displayName>Schedule write opportunities</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CHIP_ID_WIDTH" type="int">
                <ipxact:name>CHIP_ID_WIDTH</ipxact:name>
                <ipxact:displayName>CHIP_ID_WIDTH</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="NUM_BANK_FIFOS" type="int">
                <ipxact:name>NUM_BANK_FIFOS</ipxact:name>
                <ipxact:displayName>Number of bank FIFOs</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_DIE_REVISIONS" type="string">
                <ipxact:name>SYSINFO_DEVICE_DIE_REVISIONS</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_DIE_REVISIONS</ipxact:displayName>
                <ipxact:value>HSSI_WHR_REVA,HSSI_CRETE3_REVA,MAIN_FM6_REVB</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MBL_TRAFFIC_EN" type="bit">
                <ipxact:name>MBL_TRAFFIC_EN</ipxact:name>
                <ipxact:displayName>MBL_TRAFFIC_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CSR_EN" type="bit">
                <ipxact:name>CSR_EN</ipxact:name>
                <ipxact:displayName>CSR_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_POWER_MODEL" type="string">
                <ipxact:name>SYSINFO_DEVICE_POWER_MODEL</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_POWER_MODEL</ipxact:displayName>
                <ipxact:value>STANDARD_POWER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="ASYNC_EN" type="bit">
                <ipxact:name>ASYNC_EN</ipxact:name>
                <ipxact:displayName>Enable asynchronous mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_BOARD_TRAIT" type="string">
                <ipxact:name>SYSINFO_BOARD_TRAIT</ipxact:name>
                <ipxact:displayName>SYSINFO_BOARD_TRAIT</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="RESP_RD_DATA_WIDTH" type="int">
                <ipxact:name>RESP_RD_DATA_WIDTH</ipxact:name>
                <ipxact:displayName>Responder read data width</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="RESP_WR_DATA_WIDTH" type="int">
                <ipxact:name>RESP_WR_DATA_WIDTH</ipxact:name>
                <ipxact:displayName>Responder write data width</ipxact:displayName>
                <ipxact:value>512</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_SUPPORTS_VID" type="string">
                <ipxact:name>SYSINFO_SUPPORTS_VID</ipxact:name>
                <ipxact:displayName>SYSINFO_SUPPORTS_VID</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PRIORITY_EN" type="bit">
                <ipxact:name>PRIORITY_EN</ipxact:name>
                <ipxact:displayName>PRIORITY_EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE" type="string">
                <ipxact:name>SYSINFO_DEVICE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYSINFO_DEVICE_TEMPERATURE_GRADE" type="string">
                <ipxact:name>SYSINFO_DEVICE_TEMPERATURE_GRADE</ipxact:name>
                <ipxact:displayName>SYSINFO_DEVICE_TEMPERATURE_GRADE</ipxact:displayName>
                <ipxact:value>EXTENDED</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
          <altera:sub_module altera:name="emif_2">
            <ipxact:parameters>
              <ipxact:parameter parameterId="PHY_DDRT_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDRT_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_QDR4_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_BOARD" type="string">
                <ipxact:name>AUTO_BOARD</ipxact:name>
                <ipxact:displayName>Auto BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_PARK" type="string">
                <ipxact:name>MEM_DDR4_RTT_PARK</ipxact:name>
                <ipxact:displayName>RTT PARK</ipxact:displayName>
                <ipxact:value>DDR4_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_USE_ADDR_PARITY" type="bit">
                <ipxact:name>MEM_QDR4_USE_ADDR_PARITY</ipxact:name>
                <ipxact:displayName>Use address parity bit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CQ/CQ# slew rate (Complementary)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EX_DESIGN_SEPARATE_RESETS" type="bit">
                <ipxact:name>DIAG_EX_DESIGN_SEPARATE_RESETS</ipxact:name>
                <ipxact:displayName>Use a separate global reset signal for every interface</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>DK/DK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_VERBOSE_IOAUX" type="bit">
                <ipxact:name>DIAG_VERBOSE_IOAUX</ipxact:name>
                <ipxact:displayName>Show verbose IOAUX debug messages</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TQH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_ADD_WAR_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_ADD_WAR_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>Additional write-after-read turnaround time</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKH_CYC" type="real">
                <ipxact:name>MEM_RLD2_TCKH_CYC</ipxact:name>
                <ipxact:displayName>tCKH</ipxact:displayName>
                <ipxact:value>0.45</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIS_PS" type="int">
                <ipxact:name>MEM_DDR3_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>60</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIH_PS" type="int">
                <ipxact:name>MEM_DDR3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>95</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_DLR_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_DLR_CYC</ipxact:name>
                <ipxact:displayName>tRRD_dlr</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCCD_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TCCD_S_CYC</ipxact:name>
                <ipxact:displayName>tCCD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR4_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_STORED_PARAM" type="string">
                <ipxact:name>EMIF_2_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_2_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDR3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_STORED_PARAM" type="string">
                <ipxact:name>EMIF_4_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_4_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_PRE_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_PRE_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable controller pre-pay refresh</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_FINE_GRANULARITY_REFRESH" type="string">
                <ipxact:name>MEM_DDR4_FINE_GRANULARITY_REFRESH</ipxact:name>
                <ipxact:displayName>Fine granularity refresh</ipxact:displayName>
                <ipxact:value>DDR4_FINE_REFRESH_FIXED_1X</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_ADD_EXTRA_CLKS" type="bit">
                <ipxact:name>PLL_ADD_EXTRA_CLKS</ipxact:name>
                <ipxact:displayName>Specify additional core clocks based on existing PLL</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to write turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_NOM</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MPR_READ_FORMAT" type="string">
                <ipxact:name>MEM_DDR4_MPR_READ_FORMAT</ipxact:name>
                <ipxact:displayName>MPR read format</ipxact:displayName>
                <ipxact:value>DDR4_MPR_READ_FORMAT_SERIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_QDR4_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWTR_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TWTR_L_CYC</ipxact:name>
                <ipxact:displayName>tWTR_L</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_LPDDR3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDR4_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>Enable refreshes during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_WTCL" type="int">
                <ipxact:name>MEM_DDR3_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_PER_DRAM_ADDR" type="bit">
                <ipxact:name>MEM_DDR4_PER_DRAM_ADDR</ipxact:name>
                <ipxact:displayName>Per-DRAM addressability</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_RDATA_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR3_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKQK_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKQK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>225</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDRT_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR4_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1200.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>CQ/CQ# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDRT_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_155_DB_VREFDQ_RANGE" type="int">
                <ipxact:name>MEM_DDR4_SPD_155_DB_VREFDQ_RANGE</ipxact:name>
                <ipxact:displayName>SPD Byte 155 - DB VrefDQ for DRAM Interface Range</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDR4_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_LPDDR3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_LPDDR3_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR4_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_SKEW_BETWEEN_DK_NS" type="real">
                <ipxact:name>BOARD_RLD3_SKEW_BETWEEN_DK_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DK groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKDK_MIN_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKDK_MIN_NS</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_DATA_PER_DEVICE" type="int">
                <ipxact:name>MEM_QDR2_DATA_PER_DEVICE</ipxact:name>
                <ipxact:displayName>Data width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TWLS_CYC</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DATA_LATENCY" type="string">
                <ipxact:name>MEM_LPDDR3_DATA_LATENCY</ipxact:name>
                <ipxact:displayName>Data latency</ipxact:displayName>
                <ipxact:value>LPDDR3_DL_RL12_WL6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_RLD2_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDRT_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR4_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_QDR4_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>QDR4_SPEEDBIN_2133</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_AC_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_AC_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Address/Command)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_QDR4_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_LPDDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR3_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_DQ_DRV_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_DQ_DRV_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ Driver</ipxact:displayName>
                <ipxact:value>DDR4_DB_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_LRDIMM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TREFI_US" type="real">
                <ipxact:name>MEM_DDR3_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_2_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLH_PS" type="real">
                <ipxact:name>MEM_DDR4_TWLH_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TWLH_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRFC_DLR_NS" type="real">
                <ipxact:name>MEM_DDRT_TRFC_DLR_NS</ipxact:name>
                <ipxact:displayName>tRFC_dlr</ipxact:displayName>
                <ipxact:value>90.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDRT_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_8_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_DK_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_RLD3_DK_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DK and CK</ipxact:displayName>
                <ipxact:value>-0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDRT_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_PARK_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_PARK_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_PARK</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_MAX_BURST_COUNT" type="int">
                <ipxact:name>CTRL_QDR2_AVL_MAX_BURST_COUNT</ipxact:name>
                <ipxact:displayName>Maximum Avalon-MM burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EFF_TEST" type="bit">
                <ipxact:name>DIAG_DDRT_EFF_TEST</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_EFF_TEST_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDR3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM" type="int">
                <ipxact:name>MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM_NAME</ipxact:displayName>
                <ipxact:value>240</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_137_RCD_CA_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_137_RCD_CA_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 137 - RCD Drive Strength for Command/Address</ipxact:displayName>
                <ipxact:value>85</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLS_PS" type="real">
                <ipxact:name>MEM_DDR4_TWLS_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TWLS_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_LPDDR3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_DISCRETE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRCD_NS" type="real">
                <ipxact:name>MEM_DDRT_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_QDR4_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_QDR2_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write D slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TFAW_NS" type="real">
                <ipxact:name>MEM_DDRT_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>21.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_PDODT" type="string">
                <ipxact:name>MEM_LPDDR3_PDODT</ipxact:name>
                <ipxact:displayName>Power down ODT</ipxact:displayName>
                <ipxact:value>LPDDR3_PDODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR4_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDRT_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDR3_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDR3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDR3_SPEEDBIN_2133</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDR3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WRITE_DBI" type="bit">
                <ipxact:name>MEM_DDRT_WRITE_DBI</ipxact:name>
                <ipxact:displayName>Write DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_S_CYC</ipxact:name>
                <ipxact:displayName>tRRD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_143_DRAM_VREFDQ_R3" type="int">
                <ipxact:name>MEM_DDRT_SPD_143_DRAM_VREFDQ_R3</ipxact:name>
                <ipxact:displayName>SPD Byte 143 - DRAM VrefDQ for Package Rank 3</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRFC_DLR_NS" type="real">
                <ipxact:name>MEM_DDR4_TRFC_DLR_NS</ipxact:name>
                <ipxact:displayName>tRFC_dlr</ipxact:displayName>
                <ipxact:value>190.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRRD_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TRRD_CYC</ipxact:name>
                <ipxact:displayName>tRRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDRT_ALERT_N_PLACEMENT_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_PKG_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_QDR4_PKG_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_QDR2_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDR3_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR4_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_149_DRAM_RTT_WR_NOM" type="int">
                <ipxact:name>MEM_DDR4_SPD_149_DRAM_RTT_WR_NOM</ipxact:name>
                <ipxact:displayName>SPD Byte 149-151 - DRAM ODT (RTT_WR and RTT_NOM)</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_14_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDR3_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR3_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_MAX_DK_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR4_MAX_DK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_QDR2_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDRT_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDR4_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDR4_SPEEDBIN_2400</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_LPDDR3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDSS_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRAS_NS" type="real">
                <ipxact:name>MEM_DDRT_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>32.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDR4_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_LPDDR3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DQODT" type="string">
                <ipxact:name>MEM_LPDDR3_DQODT</ipxact:name>
                <ipxact:displayName>DQ ODT</ipxact:displayName>
                <ipxact:value>LPDDR3_DQODT_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TREFI_US" type="real">
                <ipxact:name>MEM_LPDDR3_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>3.9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_NUM_OF_AXIS_ID" type="int">
                <ipxact:name>CTRL_DDRT_NUM_OF_AXIS_ID</ipxact:name>
                <ipxact:displayName>Number of AXI masters</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_RLD3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ADDR1" type="int">
                <ipxact:name>PHY_DDR3_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ADDR1_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ADDR0" type="int">
                <ipxact:name>PHY_DDR3_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ADDR0_NAME</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_GNT_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_GNT_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to grant turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDR4_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_140_DRAM_VREFDQ_R0" type="int">
                <ipxact:name>MEM_DDR4_SPD_140_DRAM_VREFDQ_R0</ipxact:name>
                <ipxact:displayName>SPD Byte 140 - DRAM VrefDQ for Package Rank 0</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_QDR2_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>QDR2_SPEEDBIN_633</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DRIVE_IMPEDENCE_ENUM" type="string">
                <ipxact:name>MEM_RLD2_DRIVE_IMPEDENCE_ENUM</ipxact:name>
                <ipxact:displayName>Drive Impedance</ipxact:displayName>
                <ipxact:value>RLD2_DRIVE_IMPEDENCE_INTERNAL_50</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_RLD2_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_1_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_PREAMBLE" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_PREAMBLE</ipxact:name>
                <ipxact:displayName>Use recommended preamble settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to write turnaround time (same DIMM)</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TFAW_NS" type="real">
                <ipxact:name>MEM_DDR3_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>25.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDRT_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_RLD2_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_LPDDR3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_VREFDQ_TRAINING_RANGE" type="string">
                <ipxact:name>MEM_DDRT_USER_VREFDQ_TRAINING_RANGE</ipxact:name>
                <ipxact:displayName>VrefDQ training range</ipxact:displayName>
                <ipxact:value>DDRT_VREFDQ_TRAINING_RANGE_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_7_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD2_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_BOARD_DELAY_CONFIG_STR" type="string">
                <ipxact:name>DIAG_BOARD_DELAY_CONFIG_STR</ipxact:name>
                <ipxact:displayName>Board delay model configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDRT_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRP_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRP_NS</ipxact:name>
                <ipxact:displayName>tRPpb</ipxact:displayName>
                <ipxact:value>18.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_134_RCD_DB_VENDOR_MSB" type="int">
                <ipxact:name>MEM_DDRT_SPD_134_RCD_DB_VENDOR_MSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (MSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDR3_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_RLD2_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="INTERNAL_TESTING_MODE" type="bit">
                <ipxact:name>INTERNAL_TESTING_MODE</ipxact:name>
                <ipxact:displayName>PARAM_INTERNAL_TESTING_MODE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>DK/DK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_BL" type="int">
                <ipxact:name>MEM_RLD3_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIS_PS" type="int">
                <ipxact:name>MEM_RLD3_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>85</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_WCLK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCL" type="int">
                <ipxact:name>MEM_DDR4_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>19</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_RLD2_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDRT_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TQSH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIH_PS" type="int">
                <ipxact:name>MEM_RLD3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>65</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDR3_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDR3_ALERT_N_PLACEMENT_AC_LANES</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDR4_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDS_PS" type="int">
                <ipxact:name>MEM_RLD3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>-30</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDH_PS" type="int">
                <ipxact:name>MEM_RLD3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_HALF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CKE_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CKE_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCKE Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CKE_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDR4_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_QDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDRT_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MAX_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDRT_MAX_POWERDOWN</ipxact:name>
                <ipxact:displayName>Maximum power down mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_QDR2_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CKE_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CKE_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCKE Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CKE_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDR3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_PKG_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_RLD3_PKG_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_GEARDOWN" type="string">
                <ipxact:name>MEM_DDRT_GEARDOWN</ipxact:name>
                <ipxact:displayName>DDRT geardown mode</ipxact:displayName>
                <ipxact:value>DDRT_GEARDOWN_HR</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TWLH_CYC</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_QDR2_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_GNT_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_GNT_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to grant turnaround time (same DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDR3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDRT_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_DBI" type="bit">
                <ipxact:name>MEM_DDR4_READ_DBI</ipxact:name>
                <ipxact:displayName>Read DBI</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>Enable refreshes during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_138_RCD_CK_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_138_RCD_CK_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 138 - RCD Drive Strength for CK</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ODT_IN_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDRT_ODT_IN_POWERDOWN</ipxact:name>
                <ipxact:displayName>ODT input buffer during powerdown mode</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SOFT_NIOS_CLOCK_FREQUENCY" type="int">
                <ipxact:name>DIAG_SOFT_NIOS_CLOCK_FREQUENCY</ipxact:name>
                <ipxact:displayName>Calibration Processor External Clock Frequency</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_LPDDR3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>800.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDRT_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_PARK_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_PARK_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_PARK</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_STORED_PARAM" type="string">
                <ipxact:name>EMIF_8_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_8_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_1_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_1_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 1</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_STORED_PARAM" type="string">
                <ipxact:name>EMIF_6_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_6_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDR4_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDRT_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_QDR4_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_AC_PIN" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_AC_PIN</ipxact:name>
                <ipxact:displayName>Pin index of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_QDR2_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SYNTH_FOR_SIM" type="bit">
                <ipxact:name>DIAG_SYNTH_FOR_SIM</ipxact:name>
                <ipxact:displayName>Synthesize for simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_QDR2_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>19</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_LPDDR3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDRT_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDRT_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_INTERNAL_VREFDQ_MONITOR" type="bit">
                <ipxact:name>MEM_DDRT_INTERNAL_VREFDQ_MONITOR</ipxact:name>
                <ipxact:displayName>Internal VrefDQ monitor</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>SYS_INFO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_SPEEDGRADE_NAME</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR4_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_Q_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_Q_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within Q group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_RLD2_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_VDIVW_TOTAL" type="int">
                <ipxact:name>MEM_DDRT_VDIVW_TOTAL</ipxact:name>
                <ipxact:displayName>VdiVW_total</ipxact:displayName>
                <ipxact:value>136</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRFC_NS" type="real">
                <ipxact:name>MEM_DDRT_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>260.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR3_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDRT_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_9_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>QK/QK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDRT_ASR_MANUAL_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDR3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TINIT_US" type="int">
                <ipxact:name>MEM_DDR3_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDRT_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_QDR4_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DM_EN" type="bit">
                <ipxact:name>MEM_DDR4_DM_EN</ipxact:name>
                <ipxact:displayName>Data mask</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDRT_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQH_UI" type="real">
                <ipxact:name>MEM_DDRT_TQH_UI</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.76</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_QDR4_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF_in calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWR_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQH_UI" type="real">
                <ipxact:name>MEM_DDR4_TQH_UI</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.74</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_LPDDR3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_S_CYC</ipxact:name>
                <ipxact:displayName>tRRD_S</ipxact:displayName>
                <ipxact:value>7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CA_DESKEW_EN" type="bit">
                <ipxact:name>DIAG_DDR3_CA_DESKEW_EN</ipxact:name>
                <ipxact:displayName>Enable address/command deskew calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_2CH_EN" type="bit">
                <ipxact:name>PHY_DDRT_2CH_EN</ipxact:name>
                <ipxact:displayName>Enable 2 Channel</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_QDR2_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCCD_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TCCD_L_CYC</ipxact:name>
                <ipxact:displayName>tCCD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_7_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDSH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ERR_INJECT_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ERR_INJECT_EN</ipxact:name>
                <ipxact:displayName>Error Inject EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PER_DRAM_ADDR" type="bit">
                <ipxact:name>MEM_DDRT_PER_DRAM_ADDR</ipxact:name>
                <ipxact:displayName>Per-DRAM addressability</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_QDR2_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR4_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TQH_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TQH_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RDIMM_CONFIG" type="string">
                <ipxact:name>MEM_DDR3_RDIMM_CONFIG</ipxact:name>
                <ipxact:displayName>DDR3 RDIMM/LRDIMM control words</ipxact:displayName>
                <ipxact:value>0000000000000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR4_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_REORDER_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDR3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PWR_MODE" type="string">
                <ipxact:name>MEM_DDRT_PWR_MODE</ipxact:name>
                <ipxact:displayName>DIMM Power Mode</ipxact:displayName>
                <ipxact:value>DDRT_PWR_MODE_12W</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TQH_CYC" type="real">
                <ipxact:name>MEM_RLD3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDRT_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_LPDDR3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_PREAMBLE" type="int">
                <ipxact:name>MEM_DDR4_READ_PREAMBLE</ipxact:name>
                <ipxact:displayName>Read preamble</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_QDR4_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USER_VREFDQ_TRAINING_RANGE" type="string">
                <ipxact:name>MEM_DDR4_USER_VREFDQ_TRAINING_RANGE</ipxact:name>
                <ipxact:displayName>VrefDQ training range</ipxact:displayName>
                <ipxact:value>DDR4_VREFDQ_TRAINING_RANGE_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_10_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TINIT_US" type="int">
                <ipxact:name>MEM_DDRT_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_AC_LANE" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_AC_LANE</ipxact:name>
                <ipxact:displayName>Address/command I/O lane of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR4_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>150.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to write turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD2_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_9_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DM_EN" type="bit">
                <ipxact:name>MEM_RLD3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CK_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_DDR3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_ADDR_INV_ENA" type="bit">
                <ipxact:name>MEM_QDR4_ADDR_INV_ENA</ipxact:name>
                <ipxact:displayName>Address bus inversion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_CA_DESKEW_EN" type="bit">
                <ipxact:name>DIAG_RLD3_CA_DESKEW_EN</ipxact:name>
                <ipxact:displayName>Enable address/command deskew calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>8.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDRT_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_11_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_POISON_DETECTION_EN" type="bit">
                <ipxact:name>CTRL_DDRT_POISON_DETECTION_EN</ipxact:name>
                <ipxact:displayName>Error Poison </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_0_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ENABLE_MICRON_AP" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_ENABLE_MICRON_AP</ipxact:name>
                <ipxact:displayName>Enable Micron Automata Calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_D_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_D_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within D group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDR4_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDR4_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_RLD2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_10_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>5.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_RLD2_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TWLH_CYC</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read Q ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TFAW_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDH_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQD_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQD_NS</ipxact:name>
                <ipxact:displayName>tCQD</ipxact:displayName>
                <ipxact:value>0.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_STORED_PARAM" type="string">
                <ipxact:name>EMIF_15_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_15_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_AREF_PROTOCOL_ENUM" type="string">
                <ipxact:name>MEM_RLD3_AREF_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>AREF protocol</ipxact:displayName>
                <ipxact:value>RLD3_AREF_BAC</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_I2C_USE_SMC" type="bit">
                <ipxact:name>PHY_DDRT_I2C_USE_SMC</ipxact:name>
                <ipxact:displayName>PARAM_PHY_I2C_USE_SMC_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_QDR2_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDRT_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIS_PS" type="int">
                <ipxact:name>MEM_DDRT_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>60</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDR4_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR4_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_DRIVER_MARGINING" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_DRIVER_MARGINING</ipxact:name>
                <ipxact:displayName>Enable driver margining for DDR-T</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIH_PS" type="int">
                <ipxact:name>MEM_DDRT_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>95</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDS_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDR4_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_RLD3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR4_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TCL" type="int">
                <ipxact:name>MEM_DDR3_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>14</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDR4_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TDQSQ_PS_NAME</ipxact:displayName>
                <ipxact:value>66</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWLH_PS" type="real">
                <ipxact:name>MEM_LPDDR3_TWLH_PS</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>175.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>K/K# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDR3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRCD_NS" type="real">
                <ipxact:name>MEM_DDR3_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>13.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_STORED_PARAM" type="string">
                <ipxact:name>EMIF_12_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_12_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TSA_NS" type="real">
                <ipxact:name>MEM_QDR2_TSA_NS</ipxact:name>
                <ipxact:displayName>tSA</ipxact:displayName>
                <ipxact:value>0.23</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_GNT_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_GNT_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to grant turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SEQ_RESET_AUTO_RELEASE" type="string">
                <ipxact:name>DIAG_SEQ_RESET_AUTO_RELEASE</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEQ_RESET_AUTO_RELEASE_NAME</ipxact:displayName>
                <ipxact:value>avl</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_QDR4_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRP_NS" type="real">
                <ipxact:name>MEM_DDR4_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>13.32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_QDR2_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_QDR2_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDR3_ASR_MANUAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TFAW_DLR_CYC" type="int">
                <ipxact:name>MEM_DDR4_TFAW_DLR_CYC</ipxact:name>
                <ipxact:displayName>tFAW_dlr</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR4_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_ODT_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_ODT_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DODT Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_ODT_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDRT_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_HMC_HRC" type="string">
                <ipxact:name>DIAG_HMC_HRC</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_HMC_HRC_NAME</ipxact:displayName>
                <ipxact:value>auto</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ZQ_INTERVAL_MS" type="int">
                <ipxact:name>CTRL_DDRT_ZQ_INTERVAL_MS</ipxact:name>
                <ipxact:displayName>ZQCS command interval</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDR4_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BANK_GROUP_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>Bank group width</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_144_DB_VREFDQ" type="int">
                <ipxact:name>MEM_DDRT_SPD_144_DB_VREFDQ</ipxact:name>
                <ipxact:displayName>SPD Byte 144 - DB VrefDQ for DRAM Interface</ipxact:displayName>
                <ipxact:value>25</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWLS_PS" type="real">
                <ipxact:name>MEM_LPDDR3_TWLS_PS</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>175.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_PREAMBLE_TRAINING" type="bit">
                <ipxact:name>MEM_DDR4_READ_PREAMBLE_TRAINING</ipxact:name>
                <ipxact:displayName>Read preamble training mode enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDR4_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDR3_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_RLD3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR4_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WTCL" type="int">
                <ipxact:name>MEM_DDRT_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_RLD3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDR3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_RLD3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE" type="string">
                <ipxact:name>SYS_INFO_DEVICE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_NAME</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TFAW_DLR_CYC" type="int">
                <ipxact:name>MEM_DDRT_TFAW_DLR_CYC</ipxact:name>
                <ipxact:displayName>tFAW_dlr</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_QDR2_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDR3_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_ENABLE_POWER_OF_TWO_BUS" type="bit">
                <ipxact:name>CTRL_QDR2_AVL_ENABLE_POWER_OF_TWO_BUS</ipxact:name>
                <ipxact:displayName>Generate power-of-2 data bus widths for Qsys</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_139_DB_REV" type="int">
                <ipxact:name>MEM_DDRT_SPD_139_DB_REV</ipxact:name>
                <ipxact:displayName>DB Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_UPPER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_UPPER_LIMIT</ipxact:name>
                <ipxact:displayName>Post-pay refresh upper limit</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC_NAME</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>3.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_EXT_ERR_INJECT_EN" type="bit">
                <ipxact:name>CTRL_DDRT_EXT_ERR_INJECT_EN</ipxact:name>
                <ipxact:displayName>Ext Error Inject EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSQ_UI" type="real">
                <ipxact:name>MEM_DDR4_TDQSQ_UI</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_ENHANCED_TESTING" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_ENHANCED_TESTING</ipxact:name>
                <ipxact:displayName>Enable enhanced testing</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_VREFOUT" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_VREFOUT</ipxact:name>
                <ipxact:displayName>Use recommended initial VrefDQ value</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_RLD3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_MEM_TYPE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_MEM_TYPE_ENUM</ipxact:name>
                <ipxact:displayName>Memory Type  </ipxact:displayName>
                <ipxact:value>MEM_XP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD2_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>533.333</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PORT_AFI_C_WIDTH" type="int">
                <ipxact:name>CTRL_DDRT_PORT_AFI_C_WIDTH</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_PORT_AFI_C_WIDTH_NAME</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_Q_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_Q_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within Q group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_LPDDR3_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_CONTROLLED_RFSH_ENA" type="bit">
                <ipxact:name>MEM_DDR4_TEMP_CONTROLLED_RFSH_ENA</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_Q_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_Q_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (Q group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DATA_LATENCY_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_DATA_LATENCY_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Data Latency</ipxact:displayName>
                <ipxact:value>RLD3_DL_RL16_WL17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_READ_DBI" type="bit">
                <ipxact:name>MEM_DDRT_READ_DBI</ipxact:name>
                <ipxact:displayName>Read DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR4_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR3_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_BWS_EN" type="bit">
                <ipxact:name>MEM_QDR2_BWS_EN</ipxact:name>
                <ipxact:displayName>Enable BWS# pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR3_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_135_RCD_REV" type="int">
                <ipxact:name>MEM_DDRT_SPD_135_RCD_REV</ipxact:name>
                <ipxact:displayName>RCD Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TQKQ_MAX_PS" type="int">
                <ipxact:name>MEM_RLD3_TQKQ_MAX_PS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_RLD3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DATA_INV_ENA" type="bit">
                <ipxact:name>MEM_QDR4_DATA_INV_ENA</ipxact:name>
                <ipxact:displayName>Data bus inversion</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CA_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CA_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD CA Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CA_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_CONFIG_ENUM" type="string">
                <ipxact:name>MEM_RLD2_CONFIG_ENUM</ipxact:name>
                <ipxact:displayName>Configuration</ipxact:displayName>
                <ipxact:value>RLD2_CONFIG_TRC_8_TRL_8_TWL_9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TMRR_CK_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TMRR_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRR</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DM_EN" type="bit">
                <ipxact:name>MEM_DDRT_DM_EN</ipxact:name>
                <ipxact:displayName>Data mask</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ADD_READY_PIPELINE" type="bit">
                <ipxact:name>DIAG_ADD_READY_PIPELINE</ipxact:name>
                <ipxact:displayName>Add additional pipeline on the ready/WaitRequest path. </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CAL_MODE" type="int">
                <ipxact:name>MEM_DDRT_CAL_MODE</ipxact:name>
                <ipxact:displayName>CS to Addr/CMD Latency</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_RLD3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_STORED_PARAM" type="string">
                <ipxact:name>EMIF_9_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_9_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCCD_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TCCD_L_CYC</ipxact:name>
                <ipxact:displayName>tCCD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDRT_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDR3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_QDR2_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SHORT_QSYS_INTERFACE_NAMES" type="bit">
                <ipxact:name>SHORT_QSYS_INTERFACE_NAMES</ipxact:name>
                <ipxact:displayName>Use short Qsys interface names</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_FAST_SIM_OVERRIDE" type="string">
                <ipxact:name>DIAG_FAST_SIM_OVERRIDE</ipxact:name>
                <ipxact:displayName>Fast simulation override</ipxact:displayName>
                <ipxact:value>FAST_SIM_OVERRIDE_DEFAULT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM" type="int">
                <ipxact:name>MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM_NAME</ipxact:displayName>
                <ipxact:value>240</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_CK_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PARITY_CMD_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PARITY_CMD_EN</ipxact:name>
                <ipxact:displayName>CMD Parity EN </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_14_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>QK/QK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>5.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_RLD3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TREFI_US" type="real">
                <ipxact:name>MEM_DDR4_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>PHY_DDR3_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ENABLE_NON_DES_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDR4_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_AC_PARITY_LATENCY" type="string">
                <ipxact:name>MEM_DDR4_AC_PARITY_LATENCY</ipxact:name>
                <ipxact:displayName>Addr/CMD parity latency</ipxact:displayName>
                <ipxact:value>DDR4_AC_PARITY_LATENCY_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_MAJOR_MODE_EN" type="bit">
                <ipxact:name>CTRL_DDR4_MAJOR_MODE_EN</ipxact:name>
                <ipxact:displayName>Enable controller major mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_QDR4_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_RLD3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_2_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DM_EN" type="bit">
                <ipxact:name>MEM_RLD2_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_MAX_K_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR2_MAX_K_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum K delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDRT_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1200.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_GEARDOWN" type="string">
                <ipxact:name>MEM_DDR4_GEARDOWN</ipxact:name>
                <ipxact:displayName>DDR4 geardown mode</ipxact:displayName>
                <ipxact:value>DDR4_GEARDOWN_HR</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDR3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRFC_NS" type="real">
                <ipxact:name>MEM_DDR3_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>160.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CHIP_ID_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_CHIP_ID_WIDTH</ipxact:name>
                <ipxact:displayName>Chip ID width</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDRT_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_LPDDR3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDR4_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDR4_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDR4_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDRT_RTT_WR_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDR4_RTT_WR_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_AC_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR4_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_QDR4_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_2_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_2_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 2</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR3_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDRT_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKDK_MAX_CYC" type="real">
                <ipxact:name>MEM_RLD3_TCKDK_MAX_CYC</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DLL_EN" type="bit">
                <ipxact:name>MEM_DDRT_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDR4_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDR3_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>180</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tISCA (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_RLD3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_5</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_4</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_3</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_2</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_1</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_0</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_6_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDRT_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_CONTROLLED_RFSH_ENA" type="bit">
                <ipxact:name>MEM_DDRT_TEMP_CONTROLLED_RFSH_ENA</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKDK_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKDK_MAX_NS</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_8</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDR3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_7</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_6</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSCKDL" type="int">
                <ipxact:name>MEM_LPDDR3_TDQSCKDL</ipxact:name>
                <ipxact:displayName>tDQSCKDL</ipxact:displayName>
                <ipxact:value>614</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR4_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_QDR4_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_BL" type="int">
                <ipxact:name>MEM_RLD2_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_PD_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_PD_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive (pull-down)</ipxact:displayName>
                <ipxact:value>QDR4_OUTPUT_DRIVE_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRAS_NS" type="real">
                <ipxact:name>MEM_DDR3_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>33.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_144_DB_VREFDQ" type="int">
                <ipxact:name>MEM_DDR4_SPD_144_DB_VREFDQ</ipxact:name>
                <ipxact:displayName>SPD Byte 144 - DB VrefDQ for DRAM Interface</ipxact:displayName>
                <ipxact:value>37</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXT_DOCS" type="bit">
                <ipxact:name>DIAG_EXT_DOCS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_EXT_DOCS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_PAR_EN" type="bit">
                <ipxact:name>MEM_DDR4_ALERT_PAR_EN</ipxact:name>
                <ipxact:displayName>Enable ALERT#/PAR pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_RLD3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDR4_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DRV_STR" type="string">
                <ipxact:name>MEM_LPDDR3_DRV_STR</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>LPDDR3_DRV_STR_40D_40U</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_READ_PREAMBLE" type="int">
                <ipxact:name>MEM_DDRT_USER_READ_PREAMBLE</ipxact:name>
                <ipxact:displayName>Read preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TDS_NS" type="real">
                <ipxact:name>MEM_RLD2_TDS_NS</ipxact:name>
                <ipxact:displayName>tDS</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDR4_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_QDR4_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WRITE_CRC" type="bit">
                <ipxact:name>MEM_DDRT_WRITE_CRC</ipxact:name>
                <ipxact:displayName>Write CRC enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_LPDDR3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TDH_NS" type="real">
                <ipxact:name>MEM_RLD2_TDH_NS</ipxact:name>
                <ipxact:displayName>tDH</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_VREFDQ_VALUE" type="string">
                <ipxact:name>MEM_DDRT_LRDIMM_VREFDQ_VALUE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_VREFDQ_VALUE_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDRT_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>165</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_PAR_EN" type="bit">
                <ipxact:name>MEM_DDRT_ALERT_PAR_EN</ipxact:name>
                <ipxact:displayName>Enable ALERT#/PAR pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_STORED_PARAM" type="string">
                <ipxact:name>EMIF_3_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_3_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DEFAULT_VREFOUT" type="bit">
                <ipxact:name>MEM_DDR4_DEFAULT_VREFOUT</ipxact:name>
                <ipxact:displayName>Use recommended initial VrefDQ value</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_5</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DLL_EN" type="bit">
                <ipxact:name>MEM_DDR3_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_6</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_7</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_8</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDR4_ASR_MANUAL_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_RLD3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_TCL_ADDED" type="int">
                <ipxact:name>MEM_DDRT_USER_TCL_ADDED</ipxact:name>
                <ipxact:displayName>Additional CAS latency at PHY</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TSD_NS" type="real">
                <ipxact:name>MEM_QDR2_TSD_NS</ipxact:name>
                <ipxact:displayName>tSD</ipxact:displayName>
                <ipxact:value>0.23</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPORT_VJI" type="bit">
                <ipxact:name>DIAG_EXPORT_VJI</ipxact:name>
                <ipxact:displayName>Export Virtual JTAG Interface (VJI)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_DFT_SIGNALS" type="bit">
                <ipxact:name>DIAG_EXPOSE_DFT_SIGNALS</ipxact:name>
                <ipxact:displayName>Expose test and debug signals</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PARTIAL_WRITES" type="bit">
                <ipxact:name>MEM_DDRT_PARTIAL_WRITES</ipxact:name>
                <ipxact:displayName>Partial Writes</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_0</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_1</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_2</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_3</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_RCLK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_4</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>DK/DK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_QDR2_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKH_HCYC" type="real">
                <ipxact:name>MEM_RLD2_TQKH_HCYC</ipxact:name>
                <ipxact:displayName>tQKH</ipxact:displayName>
                <ipxact:value>0.9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_FINE_GRANULARITY_REFRESH" type="string">
                <ipxact:name>MEM_DDRT_FINE_GRANULARITY_REFRESH</ipxact:name>
                <ipxact:displayName>Fine granularity refresh</ipxact:displayName>
                <ipxact:value>DDRT_FINE_REFRESH_FIXED_1X</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_READ_PREAMBLE_TRAINING" type="bit">
                <ipxact:name>MEM_DDRT_READ_PREAMBLE_TRAINING</ipxact:name>
                <ipxact:displayName>Read preamble training mode enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDVWP_UI" type="real">
                <ipxact:name>MEM_DDR4_TDVWP_UI</ipxact:name>
                <ipxact:displayName>tDVWp</ipxact:displayName>
                <ipxact:value>0.72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_AC_PARITY_LATENCY" type="string">
                <ipxact:name>MEM_DDRT_AC_PARITY_LATENCY</ipxact:name>
                <ipxact:displayName>Addr/CMD parity latency</ipxact:displayName>
                <ipxact:value>DDRT_AC_PARITY_LATENCY_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD2_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_RLD2_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_RLD3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_RLD3_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_STORED_PARAM" type="string">
                <ipxact:name>EMIF_1_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_1_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIH_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIHCA (base)</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_RLD3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR2_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>633.333</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_HIDE_LATENCY_SETTINGS" type="bit">
                <ipxact:name>MEM_DDRT_HIDE_LATENCY_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced latency settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_RLD3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PMM_ADR_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PMM_ADR_FLOW_EN</ipxact:name>
                <ipxact:displayName>PMM ADR Flow  </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_STORED_PARAM" type="string">
                <ipxact:name>EMIF_5_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_5_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDR4_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_USE_RS232_UART" type="bit">
                <ipxact:name>DIAG_USE_RS232_UART</ipxact:name>
                <ipxact:displayName>Use an RS232 UART for Soft NIOS Calibration Processor debug output (requires code change)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIS_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TIS_PS</ipxact:name>
                <ipxact:displayName>tISCA (base)</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_WRITE_PROTOCOL_ENUM" type="string">
                <ipxact:name>MEM_RLD3_WRITE_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Write protocol</ipxact:displayName>
                <ipxact:value>RLD3_WRITE_1BANK</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_DIMM_DENSITY" type="int">
                <ipxact:name>CTRL_DDRT_DIMM_DENSITY</ipxact:name>
                <ipxact:displayName>Capacity of Optane DIMM</ipxact:displayName>
                <ipxact:value>128</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SOFT_NIOS_MODE" type="string">
                <ipxact:name>DIAG_SOFT_NIOS_MODE</ipxact:name>
                <ipxact:displayName>Use Soft NIOS Processor for On-Chip Debug</ipxact:displayName>
                <ipxact:value>SOFT_NIOS_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT</ipxact:displayName>
                <ipxact:value>RLD3_ODT_40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_RLD2_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDRT_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ENABLE_NON_DES_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_LPDDR3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_L_CYC</ipxact:name>
                <ipxact:displayName>tRRD_L</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_148_DRAM_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_148_DRAM_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 148 - DRAM Drive Strength</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRCD_NS" type="real">
                <ipxact:name>MEM_DDR4_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>13.32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_ADDED_LATENCY" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_ADDED_LATENCY</ipxact:name>
                <ipxact:displayName>Use recommended additional latency settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDR4_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>Calibration address 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DM_EN" type="bit">
                <ipxact:name>MEM_LPDDR3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDR4_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>Calibration address 1</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_QDR4_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_THA_NS" type="real">
                <ipxact:name>MEM_QDR2_THA_NS</ipxact:name>
                <ipxact:displayName>tHA</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_137_RCD_CA_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_137_RCD_CA_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 137 - RCD Drive Strength for Command/Address</ipxact:displayName>
                <ipxact:value>101</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_RLD3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_HALF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDR4_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_0_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_AC_PIN" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_AC_PIN</ipxact:name>
                <ipxact:displayName>Pin index of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PMM_WPQ_FLUSH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PMM_WPQ_FLUSH_EN</ipxact:name>
                <ipxact:displayName>PMM WPQ Flush </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR2_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_5_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_DK_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR4_DK_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DK and CK</ipxact:displayName>
                <ipxact:value>-0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_QDR4_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CS_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CS_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCS[3:0]_n Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CS_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDR3_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR3_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_PD_ENUM" type="string">
                <ipxact:name>MEM_DDR3_PD_ENUM</ipxact:name>
                <ipxact:displayName>DLL precharge power down</ipxact:displayName>
                <ipxact:value>DDR3_PD_OFF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDRT_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TINIT_US" type="int">
                <ipxact:name>MEM_DDR4_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_QDR4_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIHCA (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PERSISTENT_MODE" type="int">
                <ipxact:name>MEM_DDRT_PERSISTENT_MODE</ipxact:name>
                <ipxact:displayName>Persistent Mode</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_QDR2_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_DIE_REVISIONS" type="string">
                <ipxact:name>SYS_INFO_DEVICE_DIE_REVISIONS</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_DIE_REVISIONS_NAME</ipxact:displayName>
                <ipxact:value>HSSI_WHR_REVA,HSSI_CRETE3_REVA,MAIN_FM6_REVB</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_QDR2_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDR3_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR3_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_CONTROLLED_RFSH_RANGE" type="string">
                <ipxact:name>MEM_DDRT_TEMP_CONTROLLED_RFSH_RANGE</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh range</ipxact:displayName>
                <ipxact:value>DDRT_TEMP_CONTROLLED_RFSH_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDR4_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_142_DRAM_VREFDQ_R2" type="int">
                <ipxact:name>MEM_DDR4_SPD_142_DRAM_VREFDQ_R2</ipxact:name>
                <ipxact:displayName>SPD Byte 142 - DRAM VrefDQ for Package Rank 2</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRTP_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TRTP_CYC</ipxact:name>
                <ipxact:displayName>tRTP</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD2_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BL_ENUM" type="string">
                <ipxact:name>MEM_DDRT_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDRT_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKQ_MIN_NS" type="real">
                <ipxact:name>MEM_RLD2_TQKQ_MIN_NS</ipxact:name>
                <ipxact:displayName>tQKQ_min</ipxact:displayName>
                <ipxact:value>-0.12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="TRAIT_IOBANK_REVISION" type="string">
                <ipxact:name>TRAIT_IOBANK_REVISION</ipxact:name>
                <ipxact:displayName>PARAM_TRAIT_IOBANK_REVISION_NAME</ipxact:displayName>
                <ipxact:value>IO96A_REVB0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDRT_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDR4_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDRT_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_QDR2_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_CA_LEVEL_EN" type="bit">
                <ipxact:name>DIAG_RLD3_CA_LEVEL_EN</ipxact:name>
                <ipxact:displayName>Enable address/command leveling calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDRT_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDR4_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TMRW_CK_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TMRW_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRW</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDR3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write D ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDR3_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_QDR2_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_AC_LANE" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_AC_LANE</ipxact:name>
                <ipxact:displayName>Address/command I/O lane of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_POWER_MODEL" type="string">
                <ipxact:name>SYS_INFO_DEVICE_POWER_MODEL</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_POWER_MODEL_NAME</ipxact:displayName>
                <ipxact:value>STANDARD_POWER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_LPDDR3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TWLS_CYC</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_11_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BL_ENUM" type="string">
                <ipxact:name>MEM_DDR3_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDR3_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_LRDIMM_EXTENDED_CONFIG" type="string">
                <ipxact:name>MEM_DDR3_LRDIMM_EXTENDED_CONFIG</ipxact:name>
                <ipxact:displayName>DDR3 LRDIMM additional control words</ipxact:displayName>
                <ipxact:value>000000000000000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_SENSOR_READOUT" type="bit">
                <ipxact:name>MEM_DDR4_TEMP_SENSOR_READOUT</ipxact:name>
                <ipxact:displayName>Temperature sensor readout</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR4_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_USE_BOARD_DELAY_MODEL" type="bit">
                <ipxact:name>DIAG_USE_BOARD_DELAY_MODEL</ipxact:name>
                <ipxact:displayName>Use board delay model during simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TINIT_US" type="int">
                <ipxact:name>MEM_LPDDR3_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDR3_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_ADD_RAW_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_ADD_RAW_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>Additional read-after-write turnaround time</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TQH_CYC" type="real">
                <ipxact:name>MEM_QDR4_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_REFRESH_INTERVAL_US" type="real">
                <ipxact:name>MEM_RLD2_REFRESH_INTERVAL_US</ipxact:name>
                <ipxact:displayName>Refresh Interval</ipxact:displayName>
                <ipxact:value>0.24</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDR4_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable controller post-pay refresh</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_141_DRAM_VREFDQ_R1" type="int">
                <ipxact:name>MEM_DDR4_SPD_141_DRAM_VREFDQ_R1</ipxact:name>
                <ipxact:displayName>SPD Byte 141 - DRAM VrefDQ for Package Rank 1</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_QDR2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWTR_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TWTR_L_CYC</ipxact:name>
                <ipxact:displayName>tWTR_L</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_149_DRAM_RTT_WR_NOM" type="int">
                <ipxact:name>MEM_DDRT_SPD_149_DRAM_RTT_WR_NOM</ipxact:name>
                <ipxact:displayName>SPD Byte 149-151 - DRAM ODT (RTT_WR and RTT_NOM)</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_BL" type="string">
                <ipxact:name>MEM_LPDDR3_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>LPDDR3_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDR3_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQH_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQH_NS</ipxact:name>
                <ipxact:displayName>tCQH</ipxact:displayName>
                <ipxact:value>0.71</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDRT_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDR3_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_12_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDRT_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDRT_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TDQSQ_PS_NAME</ipxact:displayName>
                <ipxact:value>66</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_ODT_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_ODT_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DODT Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_ODT_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDRT_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDRT_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRAS_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>42.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>8.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_RLD2_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR3_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_QDR4_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRAS_NS" type="real">
                <ipxact:name>MEM_DDR4_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>32.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_3_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_3_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 3</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ERR_REPLAY_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ERR_REPLAY_EN</ipxact:name>
                <ipxact:displayName>Replay on Error </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRFC_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFCab</ipxact:displayName>
                <ipxact:value>210.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDRT_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_QDR4_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CK_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_TEMPERATURE_GRADE" type="string">
                <ipxact:name>SYS_INFO_DEVICE_TEMPERATURE_GRADE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_TEMPERATURE_GRADE_NAME</ipxact:displayName>
                <ipxact:value>EXTENDED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_ALLOW_72_DQ_WIDTH" type="bit">
                <ipxact:name>PHY_DDR4_ALLOW_72_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>Allow DQ Widths of 72</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_QDR2_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_148_DRAM_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_148_DRAM_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 148 - DRAM Drive Strength</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_RLD3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>RLD3_SPEEDBIN_093E</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRFC_NS" type="real">
                <ipxact:name>MEM_DDR4_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>550.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_SKIP_ODT_SWEEPING" type="bit">
                <ipxact:name>MEM_QDR4_SKIP_ODT_SWEEPING</ipxact:name>
                <ipxact:displayName>Skip automatic optimization of Clock and Address/Command ODT setting during calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDR3_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_STORED_PARAM" type="string">
                <ipxact:name>EMIF_11_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_11_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_3_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_CK_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_CK_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Clock)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSQ_UI" type="real">
                <ipxact:name>MEM_DDRT_TDQSQ_UI</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>0.16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLS_PS" type="real">
                <ipxact:name>MEM_DDRT_TWLS_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TWLS_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>QK/QK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>7.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_DBI" type="bit">
                <ipxact:name>MEM_DDR4_WRITE_DBI</ipxact:name>
                <ipxact:displayName>Write DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDRT_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_RLD3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_15_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_VREFDQ_TRAINING_VALUE" type="real">
                <ipxact:name>MEM_DDRT_USER_VREFDQ_TRAINING_VALUE</ipxact:name>
                <ipxact:displayName>VrefDQ training value</ipxact:displayName>
                <ipxact:value>56.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_13_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DQ_PER_DEVICE" type="int">
                <ipxact:name>MEM_RLD3_DQ_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USE_OLD_SMBUS_MULTICOL" type="bit">
                <ipxact:name>PHY_DDRT_USE_OLD_SMBUS_MULTICOL</ipxact:name>
                <ipxact:displayName>Enable I2C Multicolumn</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXTRA_CONFIGS" type="string">
                <ipxact:name>DIAG_EXTRA_CONFIGS</ipxact:name>
                <ipxact:displayName>Extra configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLH_PS" type="real">
                <ipxact:name>MEM_DDRT_TWLH_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TWLH_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDRT_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCCQO_NS" type="real">
                <ipxact:name>MEM_QDR2_TCCQO_NS</ipxact:name>
                <ipxact:displayName>tCCQO</ipxact:displayName>
                <ipxact:value>0.45</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_MAX_DK_DELAY_NS" type="real">
                <ipxact:name>BOARD_RLD3_MAX_DK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_1_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR4_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDRT_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_LPDDR3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDRT_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_IS_SKEW_WITHIN_QK_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR4_IS_SKEW_WITHIN_QK_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (QK group)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDR3_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_139_DB_REV" type="int">
                <ipxact:name>MEM_DDR4_SPD_139_DB_REV</ipxact:name>
                <ipxact:displayName>DB Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_RLD3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SELF_RFSH_ABORT" type="bit">
                <ipxact:name>MEM_DDR4_SELF_RFSH_ABORT</ipxact:name>
                <ipxact:displayName>Self refresh abort</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDR4_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_138_RCD_CK_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_138_RCD_CK_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 138 - RCD Drive Strength for CK</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CAL_MODE" type="int">
                <ipxact:name>MEM_DDR4_CAL_MODE</ipxact:name>
                <ipxact:displayName>CS to Addr/CMD Latency</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWR_NS" type="real">
                <ipxact:name>MEM_DDR4_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_RLD2_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WTCL" type="int">
                <ipxact:name>MEM_DDR4_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DEPTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD3_DEPTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable depth expansion using twin die package</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_QDR4_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDH_PS" type="int">
                <ipxact:name>MEM_DDR3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>55</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDR3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD2_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>On-Die Termination</ipxact:displayName>
                <ipxact:value>RLD2_ODT_ON</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_QDR2_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDS_PS" type="int">
                <ipxact:name>MEM_DDR3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>53</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_UPI_ID_WIDTH" type="int">
                <ipxact:name>CTRL_DDRT_UPI_ID_WIDTH</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_UPI_ID_WIDTH_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_5_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_HOST_VIRAL_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_HOST_VIRAL_FLOW_EN</ipxact:name>
                <ipxact:displayName>Host Error Viral </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TREFI_US" type="real">
                <ipxact:name>MEM_DDRT_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWR_NS" type="real">
                <ipxact:name>MEM_DDRT_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD2_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_NOM</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="IS_ED_SLAVE" type="bit">
                <ipxact:name>IS_ED_SLAVE</ipxact:name>
                <ipxact:displayName>PARAM_IS_ED_SLAVE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_EARLY_READY" type="bit">
                <ipxact:name>DIAG_EXPOSE_EARLY_READY</ipxact:name>
                <ipxact:displayName>Expose Early Ready</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_USER_NUM_OF_EXTRA_CLKS" type="int">
                <ipxact:name>PLL_USER_NUM_OF_EXTRA_CLKS</ipxact:name>
                <ipxact:displayName>Number of additional core clocks</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>Enable automatic calibration after reset</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_RLD3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDRT_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_RLD3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_LPDDR3_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DM_EN" type="bit">
                <ipxact:name>MEM_DDR3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CAL_DEBUG_CLOCK_FREQUENCY" type="longint">
                <ipxact:name>CAL_DEBUG_CLOCK_FREQUENCY</ipxact:name>
                <ipxact:displayName>PARAM_CAL_DEBUG_CLOCK_FREQUENCY_NAME</ipxact:displayName>
                <ipxact:value>50000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_CONTROLLED_RFSH_RANGE" type="string">
                <ipxact:name>MEM_DDR4_TEMP_CONTROLLED_RFSH_RANGE</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh range</ipxact:displayName>
                <ipxact:value>DDR4_TEMP_CONTROLLED_RFSH_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TQKQ_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TQKQ_MAX_PS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_QDR4_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_LPDDR3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQDOH_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQDOH_NS</ipxact:name>
                <ipxact:displayName>tCQDOH</ipxact:displayName>
                <ipxact:value>-0.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_WRITE_PREAMBLE" type="int">
                <ipxact:name>MEM_DDRT_USER_WRITE_PREAMBLE</ipxact:name>
                <ipxact:displayName>Write preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_AC_PERSISTENT_ERROR" type="bit">
                <ipxact:name>MEM_DDRT_AC_PERSISTENT_ERROR</ipxact:name>
                <ipxact:displayName>Addr/CMD persistent error</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDR4_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_CRC" type="bit">
                <ipxact:name>MEM_DDR4_WRITE_CRC</ipxact:name>
                <ipxact:displayName>Write CRC enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="TRAIT_SUPPORTS_VID" type="string">
                <ipxact:name>TRAIT_SUPPORTS_VID</ipxact:name>
                <ipxact:displayName>PARAM_TRAIT_SUPPORTS_VID_NAME</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKDK_MIN_CYC" type="real">
                <ipxact:name>MEM_RLD3_TCKDK_MIN_CYC</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_VDIVW_TOTAL" type="int">
                <ipxact:name>MEM_DDR4_VDIVW_TOTAL</ipxact:name>
                <ipxact:displayName>VdiVW_total</ipxact:displayName>
                <ipxact:value>130</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_RLD3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR3_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDR3_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CS_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CS_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCS[3:0]_n Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CS_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DB_RESET_AUTO_RELEASE" type="string">
                <ipxact:name>DIAG_DB_RESET_AUTO_RELEASE</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DB_RESET_AUTO_RELEASE_NAME</ipxact:displayName>
                <ipxact:value>avl_release</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_QDR4_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_DDR3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDRT_RTT_NOM_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_RLD3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SIM_REGTEST_MODE" type="bit">
                <ipxact:name>DIAG_SIM_REGTEST_MODE</ipxact:name>
                <ipxact:displayName>Simulation regtest mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_LOWER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_LOWER_LIMIT</ipxact:name>
                <ipxact:displayName>Post-pay refresh lower limit</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDIVW_DJ_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDIVW_DJ_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TDIVW_DJ_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD3_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TISH_PS" type="int">
                <ipxact:name>MEM_QDR4_TISH_PS</ipxact:name>
                <ipxact:displayName>tISH</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDIVW_TOTAL_UI" type="real">
                <ipxact:name>MEM_DDRT_TDIVW_TOTAL_UI</ipxact:name>
                <ipxact:displayName>TdiVW_total</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TQH_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TQH_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDRT_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_WR</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_WR_RZQ_3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWR_NS" type="real">
                <ipxact:name>MEM_DDR3_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_6_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDRT_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RS232_UART_BAUDRATE" type="int">
                <ipxact:name>DIAG_RS232_UART_BAUDRATE</ipxact:name>
                <ipxact:displayName>RS232 UART Speed</ipxact:displayName>
                <ipxact:value>57600</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDR4_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_133_RCD_DB_VENDOR_LSB" type="int">
                <ipxact:name>MEM_DDR4_SPD_133_RCD_DB_VENDOR_LSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (LSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_SRT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_SRT_ENUM</ipxact:name>
                <ipxact:displayName>Self-refresh temperature</ipxact:displayName>
                <ipxact:value>DDR3_SRT_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWLS_PS" type="real">
                <ipxact:name>MEM_DDR3_TWLS_PS</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>125.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_STORED_PARAM" type="string">
                <ipxact:name>EMIF_14_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_14_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_3_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USER_VREFDQ_TRAINING_VALUE" type="real">
                <ipxact:name>MEM_DDR4_USER_VREFDQ_TRAINING_VALUE</ipxact:name>
                <ipxact:displayName>VrefDQ training value</ipxact:displayName>
                <ipxact:value>56.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDRT_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_SENSOR_READOUT" type="bit">
                <ipxact:name>MEM_DDRT_TEMP_SENSOR_READOUT</ipxact:name>
                <ipxact:displayName>Temperature sensor readout</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_13_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_RLD2_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SELF_RFSH_ABORT" type="bit">
                <ipxact:name>MEM_DDRT_SELF_RFSH_ABORT</ipxact:name>
                <ipxact:displayName>Self refresh abort</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_RD_TYPE" type="bit">
                <ipxact:name>DIAG_EXPOSE_RD_TYPE</ipxact:name>
                <ipxact:displayName>Expose Read Type</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDR4_RTT_NOM_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_T_RC_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_T_RC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>tRC</ipxact:displayName>
                <ipxact:value>RLD3_TRC_9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRCD_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>18.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD3_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive</ipxact:displayName>
                <ipxact:value>RLD3_OUTPUT_DRIVE_40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_TG_AVL_2_NUM_CFG_INTERFACES" type="int">
                <ipxact:name>DIAG_TG_AVL_2_NUM_CFG_INTERFACES</ipxact:name>
                <ipxact:displayName>Number of Traffic Generator 2.0 configuration interfaces</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read Q slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DQ_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWLH_PS" type="real">
                <ipxact:name>MEM_DDR3_TWLH_PS</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>125.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR4_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_VREFDQ_VALUE" type="string">
                <ipxact:name>MEM_DDR4_LRDIMM_VREFDQ_VALUE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_VREFDQ_VALUE_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CA_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CA_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD CA Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CA_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDR3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_12_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_ACK_POLICY" type="string">
                <ipxact:name>CTRL_DDRT_WR_ACK_POLICY</ipxact:name>
                <ipxact:displayName>Write Acknowldgement Policy </ipxact:displayName>
                <ipxact:value>POSTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKDK_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKDK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_MAX_BURST_COUNT" type="int">
                <ipxact:name>CTRL_QDR4_AVL_MAX_BURST_COUNT</ipxact:name>
                <ipxact:displayName>Maximum Avalon-MM burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_EXPORT_CLK_STP_IF" type="bit">
                <ipxact:name>PHY_DDRT_EXPORT_CLK_STP_IF</ipxact:name>
                <ipxact:displayName>Export Clock Stop Interface</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TASH_PS" type="int">
                <ipxact:name>MEM_QDR4_TASH_PS</ipxact:name>
                <ipxact:displayName>tASH</ipxact:displayName>
                <ipxact:value>170</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDR3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKQK_MAX_PS" type="int">
                <ipxact:name>MEM_RLD3_TCKQK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKQK_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKQK_MAX_NS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_ENABLE_POWER_OF_TWO_BUS" type="bit">
                <ipxact:name>CTRL_QDR4_AVL_ENABLE_POWER_OF_TWO_BUS</ipxact:name>
                <ipxact:displayName>Generate power-of-2 data bus widths for Qsys</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MPR_READ_FORMAT" type="string">
                <ipxact:name>MEM_DDRT_MPR_READ_FORMAT</ipxact:name>
                <ipxact:displayName>MPR read format</ipxact:displayName>
                <ipxact:value>DDRT_MPR_READ_FORMAT_SERIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDR3_RTT_WR_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDRT_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_135_RCD_REV" type="int">
                <ipxact:name>MEM_DDR4_SPD_135_RCD_REV</ipxact:name>
                <ipxact:displayName>RCD Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDR4_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCSH_PS" type="int">
                <ipxact:name>MEM_QDR4_TCSH_PS</ipxact:name>
                <ipxact:displayName>tCSH</ipxact:displayName>
                <ipxact:value>170</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_143_DRAM_VREFDQ_R3" type="int">
                <ipxact:name>MEM_DDR4_SPD_143_DRAM_VREFDQ_R3</ipxact:name>
                <ipxact:displayName>SPD Byte 143 - DRAM VrefDQ for Package Rank 3</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_FAMILY" type="string">
                <ipxact:name>SYS_INFO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_FAMILY_NAME</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TRL_CYC" type="real">
                <ipxact:name>MEM_QDR2_TRL_CYC</ipxact:name>
                <ipxact:displayName>tRL</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_PREAMBLE" type="int">
                <ipxact:name>MEM_DDR4_WRITE_PREAMBLE</ipxact:name>
                <ipxact:displayName>Write preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_QDR4_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_QDR4_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_D_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_D_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (D group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_INTERNAL_VREFDQ_MONITOR" type="bit">
                <ipxact:name>MEM_DDR4_INTERNAL_VREFDQ_MONITOR</ipxact:name>
                <ipxact:displayName>Internal VrefDQ monitor</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDRT_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDRT_SPEEDBIN_2400</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_LPDDR3_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_AC_PARITY_CHECK" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_AC_PARITY_CHECK</ipxact:name>
                <ipxact:displayName>Skip address/command parity check during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_RLD2_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_RLD3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDR4_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_RLD2_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_IS_SKEW_WITHIN_QK_DESKEWED" type="bit">
                <ipxact:name>BOARD_RLD3_IS_SKEW_WITHIN_QK_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (QK group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDRT_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ADDR1_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDRT_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ADDR0_NAME</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDRT_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ODT_IN_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDR4_ODT_IN_POWERDOWN</ipxact:name>
                <ipxact:displayName>ODT input buffer during powerdown mode</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDR4_ALERT_N_PLACEMENT_FM_LANE2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_RLD2_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR3_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDR4_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDR3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRP_NS" type="real">
                <ipxact:name>MEM_DDRT_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CA_LEVEL_EN" type="bit">
                <ipxact:name>DIAG_DDR3_CA_LEVEL_EN</ipxact:name>
                <ipxact:displayName>Enable address/command leveling calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWTR_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TWTR_S_CYC</ipxact:name>
                <ipxact:displayName>tWTR_S</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCCD_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TCCD_S_CYC</ipxact:name>
                <ipxact:displayName>tCCD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_RLD2_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_STORED_PARAM" type="string">
                <ipxact:name>EMIF_13_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_13_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_AC_TO_K_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR2_AC_TO_K_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and K</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CLAMSHELL_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_CLAMSHELL_EN</ipxact:name>
                <ipxact:displayName>Use clamshell layout </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDRT_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_FULL_CAL_ON_RESET_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDIVW_DJ_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDIVW_DJ_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TDIVW_DJ_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSQ_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_152_DRAM_RTT_PARK" type="int">
                <ipxact:name>MEM_DDRT_SPD_152_DRAM_RTT_PARK</ipxact:name>
                <ipxact:displayName>SPD Byte 152-154 - DRAM ODT (RTT_PARK)</ipxact:displayName>
                <ipxact:value>39</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DQ_PER_PORT_PER_DEVICE" type="int">
                <ipxact:name>MEM_QDR4_DQ_PER_PORT_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR4_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MAX_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDR4_MAX_POWERDOWN</ipxact:name>
                <ipxact:displayName>Maximum power down mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_142_DRAM_VREFDQ_R2" type="int">
                <ipxact:name>MEM_DDRT_SPD_142_DRAM_VREFDQ_R2</ipxact:name>
                <ipxact:displayName>SPD Byte 142 - DRAM VrefDQ for Package Rank 2</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_RLD2_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDRT_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDR4_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BL_ENUM" type="string">
                <ipxact:name>MEM_DDR4_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDR4_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_ODT_LESS_BS" type="bit">
                <ipxact:name>MEM_DDR4_LRDIMM_ODT_LESS_BS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_ODT_LESS_BS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_141_DRAM_VREFDQ_R1" type="int">
                <ipxact:name>MEM_DDRT_SPD_141_DRAM_VREFDQ_R1</ipxact:name>
                <ipxact:displayName>SPD Byte 141 - DRAM VrefDQ for Package Rank 1</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_RLD3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EX_DESIGN_ADD_TEST_EMIFS" type="string">
                <ipxact:name>DIAG_EX_DESIGN_ADD_TEST_EMIFS</ipxact:name>
                <ipxact:displayName>Add extra EMIFs to example design</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_RLD3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_HPS_EMIF_DEBUG" type="bit">
                <ipxact:name>DIAG_ENABLE_HPS_EMIF_DEBUG</ipxact:name>
                <ipxact:displayName>Enable UART for HPS EMIF Debug</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_RLD2_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>RLD2_SPEEDBIN_18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDVWP_UI" type="real">
                <ipxact:name>MEM_DDRT_TDVWP_UI</ipxact:name>
                <ipxact:displayName>tDVWp</ipxact:displayName>
                <ipxact:value>0.72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART</ipxact:name>
                <ipxact:displayName>Enable JTAG UART</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDR3_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>Calibration address 1</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_LPDDR3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>LPDDR3_SPEEDBIN_1600</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDR3_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>Calibration address 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDR3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TAS_NS" type="real">
                <ipxact:name>MEM_RLD2_TAS_NS</ipxact:name>
                <ipxact:displayName>tAS</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDR4_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_PRE_REFRESH_UPPER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_PRE_REFRESH_UPPER_LIMIT</ipxact:name>
                <ipxact:displayName>Refresh pre-pay upper limit</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_THD_NS" type="real">
                <ipxact:name>MEM_QDR2_THD_NS</ipxact:name>
                <ipxact:displayName>tHD</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_15_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_UNIQUE_ID" type="string">
                <ipxact:name>SYS_INFO_UNIQUE_ID</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_UNIQUE_ID_NAME</ipxact:displayName>
                <ipxact:value>emif_2_emif_2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_4_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDR4_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_WR</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_WR_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWTR_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TWTR_CYC</ipxact:name>
                <ipxact:displayName>tWTR</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_RLD3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDR3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDR3_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_LPDDR3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDR4_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_140_DRAM_VREFDQ_R0" type="int">
                <ipxact:name>MEM_DDRT_SPD_140_DRAM_VREFDQ_R0</ipxact:name>
                <ipxact:displayName>SPD Byte 140 - DRAM VrefDQ for Package Rank 0</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DQ_PER_DEVICE" type="int">
                <ipxact:name>MEM_RLD2_DQ_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_STORED_PARAM" type="string">
                <ipxact:name>EMIF_10_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_10_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDR3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TQH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_RLD3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_K_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_K_SLEW_RATE</ipxact:name>
                <ipxact:displayName>K/K# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_PU_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_PU_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive (pull-up)</ipxact:displayName>
                <ipxact:value>QDR4_OUTPUT_DRIVE_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_133_RCD_DB_VENDOR_LSB" type="int">
                <ipxact:name>MEM_DDRT_SPD_133_RCD_DB_VENDOR_LSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (LSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKQ_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TQKQ_MAX_NS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>0.12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_RLD3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_145_DB_MDQ_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_145_DB_MDQ_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 145-147 - DB MDQ Drive Strength and RTT</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_4_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_IC_EN" type="bit">
                <ipxact:name>PHY_DDRT_IC_EN</ipxact:name>
                <ipxact:displayName>Enable I2C Master</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSS_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS (max)</ipxact:displayName>
                <ipxact:value>1.25</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDR3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TAH_NS" type="real">
                <ipxact:name>MEM_RLD2_TAH_NS</ipxact:name>
                <ipxact:displayName>tAH</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_145_DB_MDQ_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_145_DB_MDQ_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 145-147 - DB MDQ Drive Strength and RTT</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_L_CYC</ipxact:name>
                <ipxact:displayName>tRRD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDRT_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_QDR4_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART_HEX" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART_HEX</ipxact:name>
                <ipxact:displayName>Enable JTAG UART hexfiles</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_UPI_EN" type="bit">
                <ipxact:name>CTRL_DDRT_UPI_EN</ipxact:name>
                <ipxact:displayName>UPI EN </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIS_PS" type="int">
                <ipxact:name>MEM_DDR4_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>62</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIH_PS" type="int">
                <ipxact:name>MEM_DDR4_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>87</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRP_NS" type="real">
                <ipxact:name>MEM_DDR3_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>13.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_QDR4_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_QDR2_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_STORED_PARAM" type="string">
                <ipxact:name>EMIF_7_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_7_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TFAW_NS" type="real">
                <ipxact:name>MEM_DDR4_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>30.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_152_DRAM_RTT_PARK" type="int">
                <ipxact:name>MEM_DDR4_SPD_152_DRAM_RTT_PARK</ipxact:name>
                <ipxact:displayName>SPD Byte 152-154 - DRAM ODT (RTT_PARK)</ipxact:displayName>
                <ipxact:value>39</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_INTEL_DEFAULT_TERM" type="bit">
                <ipxact:name>MEM_DDR4_INTEL_DEFAULT_TERM</ipxact:name>
                <ipxact:displayName>Use Default Memory I/O Settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_WTCL_ADDED" type="int">
                <ipxact:name>MEM_DDRT_USER_WTCL_ADDED</ipxact:name>
                <ipxact:displayName>Additional write CAS latency at PHY</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDR4_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_AC_PERSISTENT_ERROR" type="bit">
                <ipxact:name>MEM_DDR4_AC_PERSISTENT_ERROR</ipxact:name>
                <ipxact:displayName>Addr/CMD persistent error</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ECLIPSE_DEBUG" type="bit">
                <ipxact:name>DIAG_ECLIPSE_DEBUG</ipxact:name>
                <ipxact:displayName>Enable Eclipse debugging</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_BL" type="int">
                <ipxact:name>MEM_QDR2_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_LPDDR3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_D_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_D_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within D group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_LPDDR3_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_INTERNAL_JITTER_NS" type="real">
                <ipxact:name>MEM_QDR2_INTERNAL_JITTER_NS</ipxact:name>
                <ipxact:displayName>Internal Jitter</ipxact:displayName>
                <ipxact:value>0.08</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_RLD2_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDRT_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWTR_CYC" type="int">
                <ipxact:name>MEM_DDR3_TWTR_CYC</ipxact:name>
                <ipxact:displayName>tWTR</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCL" type="int">
                <ipxact:name>MEM_DDRT_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_STORED_PARAM" type="string">
                <ipxact:name>EMIF_0_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_0_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDR3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_WDATA_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_PARK" type="string">
                <ipxact:name>MEM_DDRT_RTT_PARK</ipxact:name>
                <ipxact:displayName>CTT PARK</ipxact:displayName>
                <ipxact:value>DDRT_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_CK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DLL_EN" type="bit">
                <ipxact:name>MEM_DDR4_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_UDIMM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>QK/QK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDIVW_TOTAL_UI" type="real">
                <ipxact:name>MEM_DDR4_TDIVW_TOTAL_UI</ipxact:name>
                <ipxact:displayName>TdiVW_total</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKDK_MIN_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKDK_MIN_PS</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDR4_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ADDR_INTERLEAVING" type="string">
                <ipxact:name>CTRL_DDRT_ADDR_INTERLEAVING</ipxact:name>
                <ipxact:displayName>Address Interleaving </ipxact:displayName>
                <ipxact:value>COARSE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_DQ_DRV_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_DQ_DRV_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ Driver</ipxact:displayName>
                <ipxact:value>DDRT_DB_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDRT_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>DK/DK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDR4_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>175</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BANK_GROUP_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>Bank group width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRTP_CYC" type="int">
                <ipxact:name>MEM_DDR3_TRTP_CYC</ipxact:name>
                <ipxact:displayName>tRTP</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRRD_CYC" type="int">
                <ipxact:name>MEM_DDR3_TRRD_CYC</ipxact:name>
                <ipxact:displayName>tRRD</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_DIMM_VIRAL_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_DIMM_VIRAL_FLOW_EN</ipxact:name>
                <ipxact:displayName>DIMM Error Viral </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_RLD3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_LPDDR3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_TIMING_REGTEST_MODE" type="bit">
                <ipxact:name>DIAG_TIMING_REGTEST_MODE</ipxact:name>
                <ipxact:displayName>Timing regtest mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDR4_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>Enable automatic calibration after reset</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_SKEW_BETWEEN_DK_NS" type="real">
                <ipxact:name>BOARD_QDR4_SKEW_BETWEEN_DK_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DK groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_134_RCD_DB_VENDOR_MSB" type="int">
                <ipxact:name>MEM_DDR4_SPD_134_RCD_DB_VENDOR_MSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (MSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_8_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_ODT_LESS_BS" type="bit">
                <ipxact:name>MEM_DDRT_LRDIMM_ODT_LESS_BS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_ODT_LESS_BS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DATA_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_DATA_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Data)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_DLR_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_DLR_CYC</ipxact:name>
                <ipxact:displayName>tRRD_dlr</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDR3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_RLD3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDR3_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWTR_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TWTR_S_CYC</ipxact:name>
                <ipxact:displayName>tWTR_S</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_0_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_0_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
          <altera:sub_module altera:name="emif_3">
            <ipxact:parameters>
              <ipxact:parameter parameterId="PHY_DDRT_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDRT_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_QDR4_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_BOARD" type="string">
                <ipxact:name>AUTO_BOARD</ipxact:name>
                <ipxact:displayName>Auto BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_PARK" type="string">
                <ipxact:name>MEM_DDR4_RTT_PARK</ipxact:name>
                <ipxact:displayName>RTT PARK</ipxact:displayName>
                <ipxact:value>DDR4_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_USE_ADDR_PARITY" type="bit">
                <ipxact:name>MEM_QDR4_USE_ADDR_PARITY</ipxact:name>
                <ipxact:displayName>Use address parity bit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CQ/CQ# slew rate (Complementary)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EX_DESIGN_SEPARATE_RESETS" type="bit">
                <ipxact:name>DIAG_EX_DESIGN_SEPARATE_RESETS</ipxact:name>
                <ipxact:displayName>Use a separate global reset signal for every interface</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>DK/DK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_VERBOSE_IOAUX" type="bit">
                <ipxact:name>DIAG_VERBOSE_IOAUX</ipxact:name>
                <ipxact:displayName>Show verbose IOAUX debug messages</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TQH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_ADD_WAR_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_ADD_WAR_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>Additional write-after-read turnaround time</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKH_CYC" type="real">
                <ipxact:name>MEM_RLD2_TCKH_CYC</ipxact:name>
                <ipxact:displayName>tCKH</ipxact:displayName>
                <ipxact:value>0.45</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIS_PS" type="int">
                <ipxact:name>MEM_DDR3_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>60</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIH_PS" type="int">
                <ipxact:name>MEM_DDR3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>95</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_DLR_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_DLR_CYC</ipxact:name>
                <ipxact:displayName>tRRD_dlr</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCCD_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TCCD_S_CYC</ipxact:name>
                <ipxact:displayName>tCCD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR4_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_STORED_PARAM" type="string">
                <ipxact:name>EMIF_2_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_2_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDR3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_STORED_PARAM" type="string">
                <ipxact:name>EMIF_4_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_4_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_PRE_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_PRE_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable controller pre-pay refresh</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_FINE_GRANULARITY_REFRESH" type="string">
                <ipxact:name>MEM_DDR4_FINE_GRANULARITY_REFRESH</ipxact:name>
                <ipxact:displayName>Fine granularity refresh</ipxact:displayName>
                <ipxact:value>DDR4_FINE_REFRESH_FIXED_1X</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_ADD_EXTRA_CLKS" type="bit">
                <ipxact:name>PLL_ADD_EXTRA_CLKS</ipxact:name>
                <ipxact:displayName>Specify additional core clocks based on existing PLL</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to write turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_NOM</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MPR_READ_FORMAT" type="string">
                <ipxact:name>MEM_DDR4_MPR_READ_FORMAT</ipxact:name>
                <ipxact:displayName>MPR read format</ipxact:displayName>
                <ipxact:value>DDR4_MPR_READ_FORMAT_SERIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_QDR4_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWTR_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TWTR_L_CYC</ipxact:name>
                <ipxact:displayName>tWTR_L</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_LPDDR3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDR4_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>Enable refreshes during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_WTCL" type="int">
                <ipxact:name>MEM_DDR3_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_PER_DRAM_ADDR" type="bit">
                <ipxact:name>MEM_DDR4_PER_DRAM_ADDR</ipxact:name>
                <ipxact:displayName>Per-DRAM addressability</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_RDATA_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR3_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKQK_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKQK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>225</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDRT_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR4_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1200.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>CQ/CQ# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDRT_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_155_DB_VREFDQ_RANGE" type="int">
                <ipxact:name>MEM_DDR4_SPD_155_DB_VREFDQ_RANGE</ipxact:name>
                <ipxact:displayName>SPD Byte 155 - DB VrefDQ for DRAM Interface Range</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDR4_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_LPDDR3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_LPDDR3_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR4_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_SKEW_BETWEEN_DK_NS" type="real">
                <ipxact:name>BOARD_RLD3_SKEW_BETWEEN_DK_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DK groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKDK_MIN_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKDK_MIN_NS</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_DATA_PER_DEVICE" type="int">
                <ipxact:name>MEM_QDR2_DATA_PER_DEVICE</ipxact:name>
                <ipxact:displayName>Data width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TWLS_CYC</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DATA_LATENCY" type="string">
                <ipxact:name>MEM_LPDDR3_DATA_LATENCY</ipxact:name>
                <ipxact:displayName>Data latency</ipxact:displayName>
                <ipxact:value>LPDDR3_DL_RL12_WL6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_RLD2_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDRT_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR4_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_QDR4_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>QDR4_SPEEDBIN_2133</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_AC_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_AC_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Address/Command)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_QDR4_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_LPDDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR3_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_DQ_DRV_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_DQ_DRV_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ Driver</ipxact:displayName>
                <ipxact:value>DDR4_DB_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_LRDIMM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TREFI_US" type="real">
                <ipxact:name>MEM_DDR3_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_2_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLH_PS" type="real">
                <ipxact:name>MEM_DDR4_TWLH_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TWLH_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRFC_DLR_NS" type="real">
                <ipxact:name>MEM_DDRT_TRFC_DLR_NS</ipxact:name>
                <ipxact:displayName>tRFC_dlr</ipxact:displayName>
                <ipxact:value>90.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDRT_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_8_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_DK_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_RLD3_DK_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DK and CK</ipxact:displayName>
                <ipxact:value>-0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDRT_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_PARK_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_PARK_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_PARK</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_MAX_BURST_COUNT" type="int">
                <ipxact:name>CTRL_QDR2_AVL_MAX_BURST_COUNT</ipxact:name>
                <ipxact:displayName>Maximum Avalon-MM burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EFF_TEST" type="bit">
                <ipxact:name>DIAG_DDRT_EFF_TEST</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_EFF_TEST_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDR3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM" type="int">
                <ipxact:name>MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM_NAME</ipxact:displayName>
                <ipxact:value>240</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_137_RCD_CA_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_137_RCD_CA_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 137 - RCD Drive Strength for Command/Address</ipxact:displayName>
                <ipxact:value>85</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLS_PS" type="real">
                <ipxact:name>MEM_DDR4_TWLS_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TWLS_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_LPDDR3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_DISCRETE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRCD_NS" type="real">
                <ipxact:name>MEM_DDRT_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_QDR4_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_QDR2_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write D slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TFAW_NS" type="real">
                <ipxact:name>MEM_DDRT_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>21.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_PDODT" type="string">
                <ipxact:name>MEM_LPDDR3_PDODT</ipxact:name>
                <ipxact:displayName>Power down ODT</ipxact:displayName>
                <ipxact:value>LPDDR3_PDODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR4_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDRT_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDR3_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDR3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDR3_SPEEDBIN_2133</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDR3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WRITE_DBI" type="bit">
                <ipxact:name>MEM_DDRT_WRITE_DBI</ipxact:name>
                <ipxact:displayName>Write DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_S_CYC</ipxact:name>
                <ipxact:displayName>tRRD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_143_DRAM_VREFDQ_R3" type="int">
                <ipxact:name>MEM_DDRT_SPD_143_DRAM_VREFDQ_R3</ipxact:name>
                <ipxact:displayName>SPD Byte 143 - DRAM VrefDQ for Package Rank 3</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRFC_DLR_NS" type="real">
                <ipxact:name>MEM_DDR4_TRFC_DLR_NS</ipxact:name>
                <ipxact:displayName>tRFC_dlr</ipxact:displayName>
                <ipxact:value>190.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRRD_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TRRD_CYC</ipxact:name>
                <ipxact:displayName>tRRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDRT_ALERT_N_PLACEMENT_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_PKG_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_QDR4_PKG_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_QDR2_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDR3_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR4_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_149_DRAM_RTT_WR_NOM" type="int">
                <ipxact:name>MEM_DDR4_SPD_149_DRAM_RTT_WR_NOM</ipxact:name>
                <ipxact:displayName>SPD Byte 149-151 - DRAM ODT (RTT_WR and RTT_NOM)</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_14_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDR3_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR3_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_MAX_DK_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR4_MAX_DK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_QDR2_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDRT_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDR4_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDR4_SPEEDBIN_2400</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_LPDDR3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDSS_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRAS_NS" type="real">
                <ipxact:name>MEM_DDRT_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>32.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDR4_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_LPDDR3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DQODT" type="string">
                <ipxact:name>MEM_LPDDR3_DQODT</ipxact:name>
                <ipxact:displayName>DQ ODT</ipxact:displayName>
                <ipxact:value>LPDDR3_DQODT_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TREFI_US" type="real">
                <ipxact:name>MEM_LPDDR3_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>3.9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_NUM_OF_AXIS_ID" type="int">
                <ipxact:name>CTRL_DDRT_NUM_OF_AXIS_ID</ipxact:name>
                <ipxact:displayName>Number of AXI masters</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_RLD3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ADDR1" type="int">
                <ipxact:name>PHY_DDR3_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ADDR1_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ADDR0" type="int">
                <ipxact:name>PHY_DDR3_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ADDR0_NAME</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_GNT_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_GNT_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to grant turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDR4_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_140_DRAM_VREFDQ_R0" type="int">
                <ipxact:name>MEM_DDR4_SPD_140_DRAM_VREFDQ_R0</ipxact:name>
                <ipxact:displayName>SPD Byte 140 - DRAM VrefDQ for Package Rank 0</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_QDR2_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>QDR2_SPEEDBIN_633</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DRIVE_IMPEDENCE_ENUM" type="string">
                <ipxact:name>MEM_RLD2_DRIVE_IMPEDENCE_ENUM</ipxact:name>
                <ipxact:displayName>Drive Impedance</ipxact:displayName>
                <ipxact:value>RLD2_DRIVE_IMPEDENCE_INTERNAL_50</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_RLD2_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_1_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_PREAMBLE" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_PREAMBLE</ipxact:name>
                <ipxact:displayName>Use recommended preamble settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to write turnaround time (same DIMM)</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TFAW_NS" type="real">
                <ipxact:name>MEM_DDR3_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>25.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDRT_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_RLD2_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_LPDDR3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_VREFDQ_TRAINING_RANGE" type="string">
                <ipxact:name>MEM_DDRT_USER_VREFDQ_TRAINING_RANGE</ipxact:name>
                <ipxact:displayName>VrefDQ training range</ipxact:displayName>
                <ipxact:value>DDRT_VREFDQ_TRAINING_RANGE_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_7_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD2_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_BOARD_DELAY_CONFIG_STR" type="string">
                <ipxact:name>DIAG_BOARD_DELAY_CONFIG_STR</ipxact:name>
                <ipxact:displayName>Board delay model configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDRT_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRP_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRP_NS</ipxact:name>
                <ipxact:displayName>tRPpb</ipxact:displayName>
                <ipxact:value>18.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_134_RCD_DB_VENDOR_MSB" type="int">
                <ipxact:name>MEM_DDRT_SPD_134_RCD_DB_VENDOR_MSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (MSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDR3_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_RLD2_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="INTERNAL_TESTING_MODE" type="bit">
                <ipxact:name>INTERNAL_TESTING_MODE</ipxact:name>
                <ipxact:displayName>PARAM_INTERNAL_TESTING_MODE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>DK/DK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_BL" type="int">
                <ipxact:name>MEM_RLD3_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIS_PS" type="int">
                <ipxact:name>MEM_RLD3_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>85</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_WCLK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCL" type="int">
                <ipxact:name>MEM_DDR4_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>19</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_RLD2_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDRT_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TQSH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIH_PS" type="int">
                <ipxact:name>MEM_RLD3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>65</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDR3_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDR3_ALERT_N_PLACEMENT_AC_LANES</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDR4_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDS_PS" type="int">
                <ipxact:name>MEM_RLD3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>-30</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDH_PS" type="int">
                <ipxact:name>MEM_RLD3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_HALF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CKE_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CKE_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCKE Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CKE_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDR4_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_QDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDRT_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MAX_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDRT_MAX_POWERDOWN</ipxact:name>
                <ipxact:displayName>Maximum power down mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_QDR2_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CKE_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CKE_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCKE Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CKE_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDR3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_PKG_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_RLD3_PKG_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_GEARDOWN" type="string">
                <ipxact:name>MEM_DDRT_GEARDOWN</ipxact:name>
                <ipxact:displayName>DDRT geardown mode</ipxact:displayName>
                <ipxact:value>DDRT_GEARDOWN_HR</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TWLH_CYC</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_QDR2_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_GNT_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_GNT_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to grant turnaround time (same DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDR3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDRT_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_DBI" type="bit">
                <ipxact:name>MEM_DDR4_READ_DBI</ipxact:name>
                <ipxact:displayName>Read DBI</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>Enable refreshes during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_138_RCD_CK_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_138_RCD_CK_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 138 - RCD Drive Strength for CK</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ODT_IN_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDRT_ODT_IN_POWERDOWN</ipxact:name>
                <ipxact:displayName>ODT input buffer during powerdown mode</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SOFT_NIOS_CLOCK_FREQUENCY" type="int">
                <ipxact:name>DIAG_SOFT_NIOS_CLOCK_FREQUENCY</ipxact:name>
                <ipxact:displayName>Calibration Processor External Clock Frequency</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_LPDDR3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>800.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDRT_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_PARK_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_PARK_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_PARK</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_STORED_PARAM" type="string">
                <ipxact:name>EMIF_8_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_8_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_1_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_1_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 1</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_STORED_PARAM" type="string">
                <ipxact:name>EMIF_6_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_6_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDR4_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDRT_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_QDR4_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_AC_PIN" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_AC_PIN</ipxact:name>
                <ipxact:displayName>Pin index of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_QDR2_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SYNTH_FOR_SIM" type="bit">
                <ipxact:name>DIAG_SYNTH_FOR_SIM</ipxact:name>
                <ipxact:displayName>Synthesize for simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_QDR2_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>19</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_LPDDR3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDRT_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDRT_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_INTERNAL_VREFDQ_MONITOR" type="bit">
                <ipxact:name>MEM_DDRT_INTERNAL_VREFDQ_MONITOR</ipxact:name>
                <ipxact:displayName>Internal VrefDQ monitor</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>SYS_INFO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_SPEEDGRADE_NAME</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR4_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_Q_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_Q_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within Q group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_RLD2_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_VDIVW_TOTAL" type="int">
                <ipxact:name>MEM_DDRT_VDIVW_TOTAL</ipxact:name>
                <ipxact:displayName>VdiVW_total</ipxact:displayName>
                <ipxact:value>136</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRFC_NS" type="real">
                <ipxact:name>MEM_DDRT_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>260.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR3_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDRT_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_9_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>QK/QK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDRT_ASR_MANUAL_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDR3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TINIT_US" type="int">
                <ipxact:name>MEM_DDR3_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDRT_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_QDR4_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DM_EN" type="bit">
                <ipxact:name>MEM_DDR4_DM_EN</ipxact:name>
                <ipxact:displayName>Data mask</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDRT_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQH_UI" type="real">
                <ipxact:name>MEM_DDRT_TQH_UI</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.76</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_QDR4_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF_in calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWR_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQH_UI" type="real">
                <ipxact:name>MEM_DDR4_TQH_UI</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.74</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_LPDDR3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_S_CYC</ipxact:name>
                <ipxact:displayName>tRRD_S</ipxact:displayName>
                <ipxact:value>7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CA_DESKEW_EN" type="bit">
                <ipxact:name>DIAG_DDR3_CA_DESKEW_EN</ipxact:name>
                <ipxact:displayName>Enable address/command deskew calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_2CH_EN" type="bit">
                <ipxact:name>PHY_DDRT_2CH_EN</ipxact:name>
                <ipxact:displayName>Enable 2 Channel</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_QDR2_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCCD_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TCCD_L_CYC</ipxact:name>
                <ipxact:displayName>tCCD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_7_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDSH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ERR_INJECT_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ERR_INJECT_EN</ipxact:name>
                <ipxact:displayName>Error Inject EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PER_DRAM_ADDR" type="bit">
                <ipxact:name>MEM_DDRT_PER_DRAM_ADDR</ipxact:name>
                <ipxact:displayName>Per-DRAM addressability</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_QDR2_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR4_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TQH_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TQH_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RDIMM_CONFIG" type="string">
                <ipxact:name>MEM_DDR3_RDIMM_CONFIG</ipxact:name>
                <ipxact:displayName>DDR3 RDIMM/LRDIMM control words</ipxact:displayName>
                <ipxact:value>0000000000000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR4_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_REORDER_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDR3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PWR_MODE" type="string">
                <ipxact:name>MEM_DDRT_PWR_MODE</ipxact:name>
                <ipxact:displayName>DIMM Power Mode</ipxact:displayName>
                <ipxact:value>DDRT_PWR_MODE_12W</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TQH_CYC" type="real">
                <ipxact:name>MEM_RLD3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDRT_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_LPDDR3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_PREAMBLE" type="int">
                <ipxact:name>MEM_DDR4_READ_PREAMBLE</ipxact:name>
                <ipxact:displayName>Read preamble</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_QDR4_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USER_VREFDQ_TRAINING_RANGE" type="string">
                <ipxact:name>MEM_DDR4_USER_VREFDQ_TRAINING_RANGE</ipxact:name>
                <ipxact:displayName>VrefDQ training range</ipxact:displayName>
                <ipxact:value>DDR4_VREFDQ_TRAINING_RANGE_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_10_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TINIT_US" type="int">
                <ipxact:name>MEM_DDRT_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_AC_LANE" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_AC_LANE</ipxact:name>
                <ipxact:displayName>Address/command I/O lane of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR4_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>150.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to write turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD2_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_9_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DM_EN" type="bit">
                <ipxact:name>MEM_RLD3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CK_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_DDR3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_ADDR_INV_ENA" type="bit">
                <ipxact:name>MEM_QDR4_ADDR_INV_ENA</ipxact:name>
                <ipxact:displayName>Address bus inversion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_CA_DESKEW_EN" type="bit">
                <ipxact:name>DIAG_RLD3_CA_DESKEW_EN</ipxact:name>
                <ipxact:displayName>Enable address/command deskew calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>8.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDRT_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_11_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_POISON_DETECTION_EN" type="bit">
                <ipxact:name>CTRL_DDRT_POISON_DETECTION_EN</ipxact:name>
                <ipxact:displayName>Error Poison </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_0_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ENABLE_MICRON_AP" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_ENABLE_MICRON_AP</ipxact:name>
                <ipxact:displayName>Enable Micron Automata Calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_D_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_D_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within D group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDR4_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDR4_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_RLD2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_10_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>5.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_RLD2_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TWLH_CYC</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read Q ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TFAW_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDH_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQD_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQD_NS</ipxact:name>
                <ipxact:displayName>tCQD</ipxact:displayName>
                <ipxact:value>0.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_STORED_PARAM" type="string">
                <ipxact:name>EMIF_15_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_15_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_AREF_PROTOCOL_ENUM" type="string">
                <ipxact:name>MEM_RLD3_AREF_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>AREF protocol</ipxact:displayName>
                <ipxact:value>RLD3_AREF_BAC</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_I2C_USE_SMC" type="bit">
                <ipxact:name>PHY_DDRT_I2C_USE_SMC</ipxact:name>
                <ipxact:displayName>PARAM_PHY_I2C_USE_SMC_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_QDR2_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDRT_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIS_PS" type="int">
                <ipxact:name>MEM_DDRT_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>60</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDR4_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR4_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_DRIVER_MARGINING" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_DRIVER_MARGINING</ipxact:name>
                <ipxact:displayName>Enable driver margining for DDR-T</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIH_PS" type="int">
                <ipxact:name>MEM_DDRT_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>95</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDS_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDR4_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_RLD3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR4_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TCL" type="int">
                <ipxact:name>MEM_DDR3_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>14</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDR4_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TDQSQ_PS_NAME</ipxact:displayName>
                <ipxact:value>66</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWLH_PS" type="real">
                <ipxact:name>MEM_LPDDR3_TWLH_PS</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>175.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>K/K# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDR3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRCD_NS" type="real">
                <ipxact:name>MEM_DDR3_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>13.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_STORED_PARAM" type="string">
                <ipxact:name>EMIF_12_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_12_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TSA_NS" type="real">
                <ipxact:name>MEM_QDR2_TSA_NS</ipxact:name>
                <ipxact:displayName>tSA</ipxact:displayName>
                <ipxact:value>0.23</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_GNT_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_GNT_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to grant turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SEQ_RESET_AUTO_RELEASE" type="string">
                <ipxact:name>DIAG_SEQ_RESET_AUTO_RELEASE</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEQ_RESET_AUTO_RELEASE_NAME</ipxact:displayName>
                <ipxact:value>avl</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_QDR4_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRP_NS" type="real">
                <ipxact:name>MEM_DDR4_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>13.32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_QDR2_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_QDR2_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDR3_ASR_MANUAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TFAW_DLR_CYC" type="int">
                <ipxact:name>MEM_DDR4_TFAW_DLR_CYC</ipxact:name>
                <ipxact:displayName>tFAW_dlr</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR4_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_ODT_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_ODT_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DODT Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_ODT_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDRT_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_HMC_HRC" type="string">
                <ipxact:name>DIAG_HMC_HRC</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_HMC_HRC_NAME</ipxact:displayName>
                <ipxact:value>auto</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ZQ_INTERVAL_MS" type="int">
                <ipxact:name>CTRL_DDRT_ZQ_INTERVAL_MS</ipxact:name>
                <ipxact:displayName>ZQCS command interval</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDR4_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BANK_GROUP_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>Bank group width</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_144_DB_VREFDQ" type="int">
                <ipxact:name>MEM_DDRT_SPD_144_DB_VREFDQ</ipxact:name>
                <ipxact:displayName>SPD Byte 144 - DB VrefDQ for DRAM Interface</ipxact:displayName>
                <ipxact:value>25</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWLS_PS" type="real">
                <ipxact:name>MEM_LPDDR3_TWLS_PS</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>175.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_PREAMBLE_TRAINING" type="bit">
                <ipxact:name>MEM_DDR4_READ_PREAMBLE_TRAINING</ipxact:name>
                <ipxact:displayName>Read preamble training mode enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDR4_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDR3_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_RLD3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR4_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WTCL" type="int">
                <ipxact:name>MEM_DDRT_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_RLD3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDR3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_RLD3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE" type="string">
                <ipxact:name>SYS_INFO_DEVICE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_NAME</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TFAW_DLR_CYC" type="int">
                <ipxact:name>MEM_DDRT_TFAW_DLR_CYC</ipxact:name>
                <ipxact:displayName>tFAW_dlr</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_QDR2_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDR3_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_ENABLE_POWER_OF_TWO_BUS" type="bit">
                <ipxact:name>CTRL_QDR2_AVL_ENABLE_POWER_OF_TWO_BUS</ipxact:name>
                <ipxact:displayName>Generate power-of-2 data bus widths for Qsys</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_139_DB_REV" type="int">
                <ipxact:name>MEM_DDRT_SPD_139_DB_REV</ipxact:name>
                <ipxact:displayName>DB Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_UPPER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_UPPER_LIMIT</ipxact:name>
                <ipxact:displayName>Post-pay refresh upper limit</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC_NAME</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>3.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_EXT_ERR_INJECT_EN" type="bit">
                <ipxact:name>CTRL_DDRT_EXT_ERR_INJECT_EN</ipxact:name>
                <ipxact:displayName>Ext Error Inject EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSQ_UI" type="real">
                <ipxact:name>MEM_DDR4_TDQSQ_UI</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_ENHANCED_TESTING" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_ENHANCED_TESTING</ipxact:name>
                <ipxact:displayName>Enable enhanced testing</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_VREFOUT" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_VREFOUT</ipxact:name>
                <ipxact:displayName>Use recommended initial VrefDQ value</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_RLD3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_MEM_TYPE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_MEM_TYPE_ENUM</ipxact:name>
                <ipxact:displayName>Memory Type  </ipxact:displayName>
                <ipxact:value>MEM_XP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD2_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>533.333</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PORT_AFI_C_WIDTH" type="int">
                <ipxact:name>CTRL_DDRT_PORT_AFI_C_WIDTH</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_PORT_AFI_C_WIDTH_NAME</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_Q_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_Q_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within Q group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_LPDDR3_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_CONTROLLED_RFSH_ENA" type="bit">
                <ipxact:name>MEM_DDR4_TEMP_CONTROLLED_RFSH_ENA</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_Q_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_Q_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (Q group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DATA_LATENCY_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_DATA_LATENCY_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Data Latency</ipxact:displayName>
                <ipxact:value>RLD3_DL_RL16_WL17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_READ_DBI" type="bit">
                <ipxact:name>MEM_DDRT_READ_DBI</ipxact:name>
                <ipxact:displayName>Read DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR4_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR3_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_BWS_EN" type="bit">
                <ipxact:name>MEM_QDR2_BWS_EN</ipxact:name>
                <ipxact:displayName>Enable BWS# pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR3_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_135_RCD_REV" type="int">
                <ipxact:name>MEM_DDRT_SPD_135_RCD_REV</ipxact:name>
                <ipxact:displayName>RCD Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TQKQ_MAX_PS" type="int">
                <ipxact:name>MEM_RLD3_TQKQ_MAX_PS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_RLD3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DATA_INV_ENA" type="bit">
                <ipxact:name>MEM_QDR4_DATA_INV_ENA</ipxact:name>
                <ipxact:displayName>Data bus inversion</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CA_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CA_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD CA Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CA_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_CONFIG_ENUM" type="string">
                <ipxact:name>MEM_RLD2_CONFIG_ENUM</ipxact:name>
                <ipxact:displayName>Configuration</ipxact:displayName>
                <ipxact:value>RLD2_CONFIG_TRC_8_TRL_8_TWL_9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TMRR_CK_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TMRR_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRR</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DM_EN" type="bit">
                <ipxact:name>MEM_DDRT_DM_EN</ipxact:name>
                <ipxact:displayName>Data mask</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ADD_READY_PIPELINE" type="bit">
                <ipxact:name>DIAG_ADD_READY_PIPELINE</ipxact:name>
                <ipxact:displayName>Add additional pipeline on the ready/WaitRequest path. </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CAL_MODE" type="int">
                <ipxact:name>MEM_DDRT_CAL_MODE</ipxact:name>
                <ipxact:displayName>CS to Addr/CMD Latency</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_RLD3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_STORED_PARAM" type="string">
                <ipxact:name>EMIF_9_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_9_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCCD_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TCCD_L_CYC</ipxact:name>
                <ipxact:displayName>tCCD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDRT_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDR3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_QDR2_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SHORT_QSYS_INTERFACE_NAMES" type="bit">
                <ipxact:name>SHORT_QSYS_INTERFACE_NAMES</ipxact:name>
                <ipxact:displayName>Use short Qsys interface names</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_FAST_SIM_OVERRIDE" type="string">
                <ipxact:name>DIAG_FAST_SIM_OVERRIDE</ipxact:name>
                <ipxact:displayName>Fast simulation override</ipxact:displayName>
                <ipxact:value>FAST_SIM_OVERRIDE_DEFAULT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM" type="int">
                <ipxact:name>MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM_NAME</ipxact:displayName>
                <ipxact:value>240</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_CK_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PARITY_CMD_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PARITY_CMD_EN</ipxact:name>
                <ipxact:displayName>CMD Parity EN </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_14_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>QK/QK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>5.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_RLD3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TREFI_US" type="real">
                <ipxact:name>MEM_DDR4_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>PHY_DDR3_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ENABLE_NON_DES_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDR4_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_AC_PARITY_LATENCY" type="string">
                <ipxact:name>MEM_DDR4_AC_PARITY_LATENCY</ipxact:name>
                <ipxact:displayName>Addr/CMD parity latency</ipxact:displayName>
                <ipxact:value>DDR4_AC_PARITY_LATENCY_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_MAJOR_MODE_EN" type="bit">
                <ipxact:name>CTRL_DDR4_MAJOR_MODE_EN</ipxact:name>
                <ipxact:displayName>Enable controller major mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_QDR4_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_RLD3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_2_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DM_EN" type="bit">
                <ipxact:name>MEM_RLD2_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_MAX_K_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR2_MAX_K_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum K delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDRT_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1200.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_GEARDOWN" type="string">
                <ipxact:name>MEM_DDR4_GEARDOWN</ipxact:name>
                <ipxact:displayName>DDR4 geardown mode</ipxact:displayName>
                <ipxact:value>DDR4_GEARDOWN_HR</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDR3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRFC_NS" type="real">
                <ipxact:name>MEM_DDR3_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>160.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CHIP_ID_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_CHIP_ID_WIDTH</ipxact:name>
                <ipxact:displayName>Chip ID width</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDRT_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_LPDDR3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDR4_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDR4_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDR4_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDRT_RTT_WR_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDR4_RTT_WR_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_AC_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR4_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_QDR4_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_2_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_2_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 2</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR3_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDRT_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKDK_MAX_CYC" type="real">
                <ipxact:name>MEM_RLD3_TCKDK_MAX_CYC</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DLL_EN" type="bit">
                <ipxact:name>MEM_DDRT_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDR4_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDR3_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>180</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tISCA (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_RLD3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_5</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_4</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_3</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_2</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_1</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_0</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_6_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDRT_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_CONTROLLED_RFSH_ENA" type="bit">
                <ipxact:name>MEM_DDRT_TEMP_CONTROLLED_RFSH_ENA</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKDK_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKDK_MAX_NS</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_8</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDR3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_7</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_6</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSCKDL" type="int">
                <ipxact:name>MEM_LPDDR3_TDQSCKDL</ipxact:name>
                <ipxact:displayName>tDQSCKDL</ipxact:displayName>
                <ipxact:value>614</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR4_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_QDR4_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_BL" type="int">
                <ipxact:name>MEM_RLD2_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_PD_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_PD_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive (pull-down)</ipxact:displayName>
                <ipxact:value>QDR4_OUTPUT_DRIVE_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRAS_NS" type="real">
                <ipxact:name>MEM_DDR3_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>33.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_144_DB_VREFDQ" type="int">
                <ipxact:name>MEM_DDR4_SPD_144_DB_VREFDQ</ipxact:name>
                <ipxact:displayName>SPD Byte 144 - DB VrefDQ for DRAM Interface</ipxact:displayName>
                <ipxact:value>37</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXT_DOCS" type="bit">
                <ipxact:name>DIAG_EXT_DOCS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_EXT_DOCS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_PAR_EN" type="bit">
                <ipxact:name>MEM_DDR4_ALERT_PAR_EN</ipxact:name>
                <ipxact:displayName>Enable ALERT#/PAR pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_RLD3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDR4_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DRV_STR" type="string">
                <ipxact:name>MEM_LPDDR3_DRV_STR</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>LPDDR3_DRV_STR_40D_40U</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_READ_PREAMBLE" type="int">
                <ipxact:name>MEM_DDRT_USER_READ_PREAMBLE</ipxact:name>
                <ipxact:displayName>Read preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TDS_NS" type="real">
                <ipxact:name>MEM_RLD2_TDS_NS</ipxact:name>
                <ipxact:displayName>tDS</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDR4_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_QDR4_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WRITE_CRC" type="bit">
                <ipxact:name>MEM_DDRT_WRITE_CRC</ipxact:name>
                <ipxact:displayName>Write CRC enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_LPDDR3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TDH_NS" type="real">
                <ipxact:name>MEM_RLD2_TDH_NS</ipxact:name>
                <ipxact:displayName>tDH</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_VREFDQ_VALUE" type="string">
                <ipxact:name>MEM_DDRT_LRDIMM_VREFDQ_VALUE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_VREFDQ_VALUE_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDRT_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>165</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_PAR_EN" type="bit">
                <ipxact:name>MEM_DDRT_ALERT_PAR_EN</ipxact:name>
                <ipxact:displayName>Enable ALERT#/PAR pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_STORED_PARAM" type="string">
                <ipxact:name>EMIF_3_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_3_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DEFAULT_VREFOUT" type="bit">
                <ipxact:name>MEM_DDR4_DEFAULT_VREFOUT</ipxact:name>
                <ipxact:displayName>Use recommended initial VrefDQ value</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_5</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DLL_EN" type="bit">
                <ipxact:name>MEM_DDR3_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_6</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_7</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_8</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDR4_ASR_MANUAL_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_RLD3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_TCL_ADDED" type="int">
                <ipxact:name>MEM_DDRT_USER_TCL_ADDED</ipxact:name>
                <ipxact:displayName>Additional CAS latency at PHY</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TSD_NS" type="real">
                <ipxact:name>MEM_QDR2_TSD_NS</ipxact:name>
                <ipxact:displayName>tSD</ipxact:displayName>
                <ipxact:value>0.23</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPORT_VJI" type="bit">
                <ipxact:name>DIAG_EXPORT_VJI</ipxact:name>
                <ipxact:displayName>Export Virtual JTAG Interface (VJI)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_DFT_SIGNALS" type="bit">
                <ipxact:name>DIAG_EXPOSE_DFT_SIGNALS</ipxact:name>
                <ipxact:displayName>Expose test and debug signals</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PARTIAL_WRITES" type="bit">
                <ipxact:name>MEM_DDRT_PARTIAL_WRITES</ipxact:name>
                <ipxact:displayName>Partial Writes</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_0</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_1</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_2</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_3</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_RCLK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_4</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>DK/DK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_QDR2_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKH_HCYC" type="real">
                <ipxact:name>MEM_RLD2_TQKH_HCYC</ipxact:name>
                <ipxact:displayName>tQKH</ipxact:displayName>
                <ipxact:value>0.9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_FINE_GRANULARITY_REFRESH" type="string">
                <ipxact:name>MEM_DDRT_FINE_GRANULARITY_REFRESH</ipxact:name>
                <ipxact:displayName>Fine granularity refresh</ipxact:displayName>
                <ipxact:value>DDRT_FINE_REFRESH_FIXED_1X</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_READ_PREAMBLE_TRAINING" type="bit">
                <ipxact:name>MEM_DDRT_READ_PREAMBLE_TRAINING</ipxact:name>
                <ipxact:displayName>Read preamble training mode enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDVWP_UI" type="real">
                <ipxact:name>MEM_DDR4_TDVWP_UI</ipxact:name>
                <ipxact:displayName>tDVWp</ipxact:displayName>
                <ipxact:value>0.72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_AC_PARITY_LATENCY" type="string">
                <ipxact:name>MEM_DDRT_AC_PARITY_LATENCY</ipxact:name>
                <ipxact:displayName>Addr/CMD parity latency</ipxact:displayName>
                <ipxact:value>DDRT_AC_PARITY_LATENCY_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD2_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_RLD2_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_RLD3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_RLD3_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_STORED_PARAM" type="string">
                <ipxact:name>EMIF_1_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_1_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIH_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIHCA (base)</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_RLD3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR2_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>633.333</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_HIDE_LATENCY_SETTINGS" type="bit">
                <ipxact:name>MEM_DDRT_HIDE_LATENCY_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced latency settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_RLD3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PMM_ADR_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PMM_ADR_FLOW_EN</ipxact:name>
                <ipxact:displayName>PMM ADR Flow  </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_STORED_PARAM" type="string">
                <ipxact:name>EMIF_5_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_5_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDR4_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_USE_RS232_UART" type="bit">
                <ipxact:name>DIAG_USE_RS232_UART</ipxact:name>
                <ipxact:displayName>Use an RS232 UART for Soft NIOS Calibration Processor debug output (requires code change)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIS_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TIS_PS</ipxact:name>
                <ipxact:displayName>tISCA (base)</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_WRITE_PROTOCOL_ENUM" type="string">
                <ipxact:name>MEM_RLD3_WRITE_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Write protocol</ipxact:displayName>
                <ipxact:value>RLD3_WRITE_1BANK</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_DIMM_DENSITY" type="int">
                <ipxact:name>CTRL_DDRT_DIMM_DENSITY</ipxact:name>
                <ipxact:displayName>Capacity of Optane DIMM</ipxact:displayName>
                <ipxact:value>128</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SOFT_NIOS_MODE" type="string">
                <ipxact:name>DIAG_SOFT_NIOS_MODE</ipxact:name>
                <ipxact:displayName>Use Soft NIOS Processor for On-Chip Debug</ipxact:displayName>
                <ipxact:value>SOFT_NIOS_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT</ipxact:displayName>
                <ipxact:value>RLD3_ODT_40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_RLD2_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDRT_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ENABLE_NON_DES_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_LPDDR3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_L_CYC</ipxact:name>
                <ipxact:displayName>tRRD_L</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_148_DRAM_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_148_DRAM_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 148 - DRAM Drive Strength</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRCD_NS" type="real">
                <ipxact:name>MEM_DDR4_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>13.32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_ADDED_LATENCY" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_ADDED_LATENCY</ipxact:name>
                <ipxact:displayName>Use recommended additional latency settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDR4_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>Calibration address 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DM_EN" type="bit">
                <ipxact:name>MEM_LPDDR3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDR4_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>Calibration address 1</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_QDR4_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_THA_NS" type="real">
                <ipxact:name>MEM_QDR2_THA_NS</ipxact:name>
                <ipxact:displayName>tHA</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_137_RCD_CA_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_137_RCD_CA_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 137 - RCD Drive Strength for Command/Address</ipxact:displayName>
                <ipxact:value>101</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_RLD3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_HALF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDR4_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_0_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_AC_PIN" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_AC_PIN</ipxact:name>
                <ipxact:displayName>Pin index of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PMM_WPQ_FLUSH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PMM_WPQ_FLUSH_EN</ipxact:name>
                <ipxact:displayName>PMM WPQ Flush </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR2_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_5_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_DK_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR4_DK_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DK and CK</ipxact:displayName>
                <ipxact:value>-0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_QDR4_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CS_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CS_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCS[3:0]_n Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CS_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDR3_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR3_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_PD_ENUM" type="string">
                <ipxact:name>MEM_DDR3_PD_ENUM</ipxact:name>
                <ipxact:displayName>DLL precharge power down</ipxact:displayName>
                <ipxact:value>DDR3_PD_OFF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDRT_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TINIT_US" type="int">
                <ipxact:name>MEM_DDR4_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_QDR4_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIHCA (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PERSISTENT_MODE" type="int">
                <ipxact:name>MEM_DDRT_PERSISTENT_MODE</ipxact:name>
                <ipxact:displayName>Persistent Mode</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_QDR2_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_DIE_REVISIONS" type="string">
                <ipxact:name>SYS_INFO_DEVICE_DIE_REVISIONS</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_DIE_REVISIONS_NAME</ipxact:displayName>
                <ipxact:value>HSSI_WHR_REVA,HSSI_CRETE3_REVA,MAIN_FM6_REVB</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_QDR2_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDR3_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR3_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_CONTROLLED_RFSH_RANGE" type="string">
                <ipxact:name>MEM_DDRT_TEMP_CONTROLLED_RFSH_RANGE</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh range</ipxact:displayName>
                <ipxact:value>DDRT_TEMP_CONTROLLED_RFSH_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDR4_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_142_DRAM_VREFDQ_R2" type="int">
                <ipxact:name>MEM_DDR4_SPD_142_DRAM_VREFDQ_R2</ipxact:name>
                <ipxact:displayName>SPD Byte 142 - DRAM VrefDQ for Package Rank 2</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRTP_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TRTP_CYC</ipxact:name>
                <ipxact:displayName>tRTP</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD2_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BL_ENUM" type="string">
                <ipxact:name>MEM_DDRT_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDRT_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKQ_MIN_NS" type="real">
                <ipxact:name>MEM_RLD2_TQKQ_MIN_NS</ipxact:name>
                <ipxact:displayName>tQKQ_min</ipxact:displayName>
                <ipxact:value>-0.12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="TRAIT_IOBANK_REVISION" type="string">
                <ipxact:name>TRAIT_IOBANK_REVISION</ipxact:name>
                <ipxact:displayName>PARAM_TRAIT_IOBANK_REVISION_NAME</ipxact:displayName>
                <ipxact:value>IO96A_REVB0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDRT_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDR4_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDRT_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_QDR2_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_CA_LEVEL_EN" type="bit">
                <ipxact:name>DIAG_RLD3_CA_LEVEL_EN</ipxact:name>
                <ipxact:displayName>Enable address/command leveling calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDRT_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDR4_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TMRW_CK_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TMRW_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRW</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDR3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write D ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDR3_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_QDR2_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_AC_LANE" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_AC_LANE</ipxact:name>
                <ipxact:displayName>Address/command I/O lane of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_POWER_MODEL" type="string">
                <ipxact:name>SYS_INFO_DEVICE_POWER_MODEL</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_POWER_MODEL_NAME</ipxact:displayName>
                <ipxact:value>STANDARD_POWER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_LPDDR3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TWLS_CYC</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_11_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BL_ENUM" type="string">
                <ipxact:name>MEM_DDR3_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDR3_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_LRDIMM_EXTENDED_CONFIG" type="string">
                <ipxact:name>MEM_DDR3_LRDIMM_EXTENDED_CONFIG</ipxact:name>
                <ipxact:displayName>DDR3 LRDIMM additional control words</ipxact:displayName>
                <ipxact:value>000000000000000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_SENSOR_READOUT" type="bit">
                <ipxact:name>MEM_DDR4_TEMP_SENSOR_READOUT</ipxact:name>
                <ipxact:displayName>Temperature sensor readout</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR4_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_USE_BOARD_DELAY_MODEL" type="bit">
                <ipxact:name>DIAG_USE_BOARD_DELAY_MODEL</ipxact:name>
                <ipxact:displayName>Use board delay model during simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TINIT_US" type="int">
                <ipxact:name>MEM_LPDDR3_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDR3_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_ADD_RAW_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_ADD_RAW_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>Additional read-after-write turnaround time</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TQH_CYC" type="real">
                <ipxact:name>MEM_QDR4_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_REFRESH_INTERVAL_US" type="real">
                <ipxact:name>MEM_RLD2_REFRESH_INTERVAL_US</ipxact:name>
                <ipxact:displayName>Refresh Interval</ipxact:displayName>
                <ipxact:value>0.24</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDR4_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable controller post-pay refresh</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_141_DRAM_VREFDQ_R1" type="int">
                <ipxact:name>MEM_DDR4_SPD_141_DRAM_VREFDQ_R1</ipxact:name>
                <ipxact:displayName>SPD Byte 141 - DRAM VrefDQ for Package Rank 1</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_QDR2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWTR_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TWTR_L_CYC</ipxact:name>
                <ipxact:displayName>tWTR_L</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_149_DRAM_RTT_WR_NOM" type="int">
                <ipxact:name>MEM_DDRT_SPD_149_DRAM_RTT_WR_NOM</ipxact:name>
                <ipxact:displayName>SPD Byte 149-151 - DRAM ODT (RTT_WR and RTT_NOM)</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_BL" type="string">
                <ipxact:name>MEM_LPDDR3_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>LPDDR3_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDR3_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQH_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQH_NS</ipxact:name>
                <ipxact:displayName>tCQH</ipxact:displayName>
                <ipxact:value>0.71</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDRT_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDR3_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_12_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDRT_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDRT_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TDQSQ_PS_NAME</ipxact:displayName>
                <ipxact:value>66</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_ODT_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_ODT_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DODT Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_ODT_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDRT_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDRT_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRAS_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>42.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>8.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_RLD2_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR3_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_QDR4_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRAS_NS" type="real">
                <ipxact:name>MEM_DDR4_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>32.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_3_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_3_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 3</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ERR_REPLAY_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ERR_REPLAY_EN</ipxact:name>
                <ipxact:displayName>Replay on Error </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRFC_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFCab</ipxact:displayName>
                <ipxact:value>210.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDRT_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_QDR4_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CK_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_TEMPERATURE_GRADE" type="string">
                <ipxact:name>SYS_INFO_DEVICE_TEMPERATURE_GRADE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_TEMPERATURE_GRADE_NAME</ipxact:displayName>
                <ipxact:value>EXTENDED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_ALLOW_72_DQ_WIDTH" type="bit">
                <ipxact:name>PHY_DDR4_ALLOW_72_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>Allow DQ Widths of 72</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_QDR2_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_148_DRAM_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_148_DRAM_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 148 - DRAM Drive Strength</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_RLD3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>RLD3_SPEEDBIN_093E</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRFC_NS" type="real">
                <ipxact:name>MEM_DDR4_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>550.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_SKIP_ODT_SWEEPING" type="bit">
                <ipxact:name>MEM_QDR4_SKIP_ODT_SWEEPING</ipxact:name>
                <ipxact:displayName>Skip automatic optimization of Clock and Address/Command ODT setting during calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDR3_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_STORED_PARAM" type="string">
                <ipxact:name>EMIF_11_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_11_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_3_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_CK_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_CK_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Clock)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSQ_UI" type="real">
                <ipxact:name>MEM_DDRT_TDQSQ_UI</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>0.16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLS_PS" type="real">
                <ipxact:name>MEM_DDRT_TWLS_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TWLS_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>QK/QK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>7.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_DBI" type="bit">
                <ipxact:name>MEM_DDR4_WRITE_DBI</ipxact:name>
                <ipxact:displayName>Write DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDRT_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_RLD3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_15_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_VREFDQ_TRAINING_VALUE" type="real">
                <ipxact:name>MEM_DDRT_USER_VREFDQ_TRAINING_VALUE</ipxact:name>
                <ipxact:displayName>VrefDQ training value</ipxact:displayName>
                <ipxact:value>56.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_13_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DQ_PER_DEVICE" type="int">
                <ipxact:name>MEM_RLD3_DQ_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USE_OLD_SMBUS_MULTICOL" type="bit">
                <ipxact:name>PHY_DDRT_USE_OLD_SMBUS_MULTICOL</ipxact:name>
                <ipxact:displayName>Enable I2C Multicolumn</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXTRA_CONFIGS" type="string">
                <ipxact:name>DIAG_EXTRA_CONFIGS</ipxact:name>
                <ipxact:displayName>Extra configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLH_PS" type="real">
                <ipxact:name>MEM_DDRT_TWLH_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TWLH_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDRT_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCCQO_NS" type="real">
                <ipxact:name>MEM_QDR2_TCCQO_NS</ipxact:name>
                <ipxact:displayName>tCCQO</ipxact:displayName>
                <ipxact:value>0.45</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_MAX_DK_DELAY_NS" type="real">
                <ipxact:name>BOARD_RLD3_MAX_DK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_1_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR4_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDRT_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_LPDDR3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDRT_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_IS_SKEW_WITHIN_QK_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR4_IS_SKEW_WITHIN_QK_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (QK group)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDR3_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_139_DB_REV" type="int">
                <ipxact:name>MEM_DDR4_SPD_139_DB_REV</ipxact:name>
                <ipxact:displayName>DB Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_RLD3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SELF_RFSH_ABORT" type="bit">
                <ipxact:name>MEM_DDR4_SELF_RFSH_ABORT</ipxact:name>
                <ipxact:displayName>Self refresh abort</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDR4_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_138_RCD_CK_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_138_RCD_CK_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 138 - RCD Drive Strength for CK</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CAL_MODE" type="int">
                <ipxact:name>MEM_DDR4_CAL_MODE</ipxact:name>
                <ipxact:displayName>CS to Addr/CMD Latency</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWR_NS" type="real">
                <ipxact:name>MEM_DDR4_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_RLD2_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WTCL" type="int">
                <ipxact:name>MEM_DDR4_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DEPTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD3_DEPTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable depth expansion using twin die package</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_QDR4_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDH_PS" type="int">
                <ipxact:name>MEM_DDR3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>55</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDR3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD2_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>On-Die Termination</ipxact:displayName>
                <ipxact:value>RLD2_ODT_ON</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_QDR2_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDS_PS" type="int">
                <ipxact:name>MEM_DDR3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>53</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_UPI_ID_WIDTH" type="int">
                <ipxact:name>CTRL_DDRT_UPI_ID_WIDTH</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_UPI_ID_WIDTH_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_5_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_HOST_VIRAL_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_HOST_VIRAL_FLOW_EN</ipxact:name>
                <ipxact:displayName>Host Error Viral </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TREFI_US" type="real">
                <ipxact:name>MEM_DDRT_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWR_NS" type="real">
                <ipxact:name>MEM_DDRT_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD2_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_NOM</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="IS_ED_SLAVE" type="bit">
                <ipxact:name>IS_ED_SLAVE</ipxact:name>
                <ipxact:displayName>PARAM_IS_ED_SLAVE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_EARLY_READY" type="bit">
                <ipxact:name>DIAG_EXPOSE_EARLY_READY</ipxact:name>
                <ipxact:displayName>Expose Early Ready</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_USER_NUM_OF_EXTRA_CLKS" type="int">
                <ipxact:name>PLL_USER_NUM_OF_EXTRA_CLKS</ipxact:name>
                <ipxact:displayName>Number of additional core clocks</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>Enable automatic calibration after reset</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_RLD3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDRT_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_RLD3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_LPDDR3_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DM_EN" type="bit">
                <ipxact:name>MEM_DDR3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CAL_DEBUG_CLOCK_FREQUENCY" type="longint">
                <ipxact:name>CAL_DEBUG_CLOCK_FREQUENCY</ipxact:name>
                <ipxact:displayName>PARAM_CAL_DEBUG_CLOCK_FREQUENCY_NAME</ipxact:displayName>
                <ipxact:value>50000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_CONTROLLED_RFSH_RANGE" type="string">
                <ipxact:name>MEM_DDR4_TEMP_CONTROLLED_RFSH_RANGE</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh range</ipxact:displayName>
                <ipxact:value>DDR4_TEMP_CONTROLLED_RFSH_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TQKQ_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TQKQ_MAX_PS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_QDR4_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_LPDDR3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQDOH_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQDOH_NS</ipxact:name>
                <ipxact:displayName>tCQDOH</ipxact:displayName>
                <ipxact:value>-0.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_WRITE_PREAMBLE" type="int">
                <ipxact:name>MEM_DDRT_USER_WRITE_PREAMBLE</ipxact:name>
                <ipxact:displayName>Write preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_AC_PERSISTENT_ERROR" type="bit">
                <ipxact:name>MEM_DDRT_AC_PERSISTENT_ERROR</ipxact:name>
                <ipxact:displayName>Addr/CMD persistent error</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDR4_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_CRC" type="bit">
                <ipxact:name>MEM_DDR4_WRITE_CRC</ipxact:name>
                <ipxact:displayName>Write CRC enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="TRAIT_SUPPORTS_VID" type="string">
                <ipxact:name>TRAIT_SUPPORTS_VID</ipxact:name>
                <ipxact:displayName>PARAM_TRAIT_SUPPORTS_VID_NAME</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKDK_MIN_CYC" type="real">
                <ipxact:name>MEM_RLD3_TCKDK_MIN_CYC</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_VDIVW_TOTAL" type="int">
                <ipxact:name>MEM_DDR4_VDIVW_TOTAL</ipxact:name>
                <ipxact:displayName>VdiVW_total</ipxact:displayName>
                <ipxact:value>130</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_RLD3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR3_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDR3_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CS_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CS_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCS[3:0]_n Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CS_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DB_RESET_AUTO_RELEASE" type="string">
                <ipxact:name>DIAG_DB_RESET_AUTO_RELEASE</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DB_RESET_AUTO_RELEASE_NAME</ipxact:displayName>
                <ipxact:value>avl_release</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_QDR4_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_DDR3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDRT_RTT_NOM_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_RLD3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SIM_REGTEST_MODE" type="bit">
                <ipxact:name>DIAG_SIM_REGTEST_MODE</ipxact:name>
                <ipxact:displayName>Simulation regtest mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_LOWER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_LOWER_LIMIT</ipxact:name>
                <ipxact:displayName>Post-pay refresh lower limit</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDIVW_DJ_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDIVW_DJ_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TDIVW_DJ_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD3_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TISH_PS" type="int">
                <ipxact:name>MEM_QDR4_TISH_PS</ipxact:name>
                <ipxact:displayName>tISH</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDIVW_TOTAL_UI" type="real">
                <ipxact:name>MEM_DDRT_TDIVW_TOTAL_UI</ipxact:name>
                <ipxact:displayName>TdiVW_total</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TQH_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TQH_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDRT_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_WR</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_WR_RZQ_3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWR_NS" type="real">
                <ipxact:name>MEM_DDR3_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_6_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDRT_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RS232_UART_BAUDRATE" type="int">
                <ipxact:name>DIAG_RS232_UART_BAUDRATE</ipxact:name>
                <ipxact:displayName>RS232 UART Speed</ipxact:displayName>
                <ipxact:value>57600</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDR4_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_133_RCD_DB_VENDOR_LSB" type="int">
                <ipxact:name>MEM_DDR4_SPD_133_RCD_DB_VENDOR_LSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (LSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_SRT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_SRT_ENUM</ipxact:name>
                <ipxact:displayName>Self-refresh temperature</ipxact:displayName>
                <ipxact:value>DDR3_SRT_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWLS_PS" type="real">
                <ipxact:name>MEM_DDR3_TWLS_PS</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>125.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_STORED_PARAM" type="string">
                <ipxact:name>EMIF_14_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_14_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_3_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USER_VREFDQ_TRAINING_VALUE" type="real">
                <ipxact:name>MEM_DDR4_USER_VREFDQ_TRAINING_VALUE</ipxact:name>
                <ipxact:displayName>VrefDQ training value</ipxact:displayName>
                <ipxact:value>56.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDRT_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_SENSOR_READOUT" type="bit">
                <ipxact:name>MEM_DDRT_TEMP_SENSOR_READOUT</ipxact:name>
                <ipxact:displayName>Temperature sensor readout</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_13_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_RLD2_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SELF_RFSH_ABORT" type="bit">
                <ipxact:name>MEM_DDRT_SELF_RFSH_ABORT</ipxact:name>
                <ipxact:displayName>Self refresh abort</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_RD_TYPE" type="bit">
                <ipxact:name>DIAG_EXPOSE_RD_TYPE</ipxact:name>
                <ipxact:displayName>Expose Read Type</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDR4_RTT_NOM_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_T_RC_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_T_RC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>tRC</ipxact:displayName>
                <ipxact:value>RLD3_TRC_9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRCD_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>18.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD3_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive</ipxact:displayName>
                <ipxact:value>RLD3_OUTPUT_DRIVE_40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_TG_AVL_2_NUM_CFG_INTERFACES" type="int">
                <ipxact:name>DIAG_TG_AVL_2_NUM_CFG_INTERFACES</ipxact:name>
                <ipxact:displayName>Number of Traffic Generator 2.0 configuration interfaces</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read Q slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DQ_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWLH_PS" type="real">
                <ipxact:name>MEM_DDR3_TWLH_PS</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>125.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR4_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_VREFDQ_VALUE" type="string">
                <ipxact:name>MEM_DDR4_LRDIMM_VREFDQ_VALUE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_VREFDQ_VALUE_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CA_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CA_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD CA Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CA_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDR3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_12_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_ACK_POLICY" type="string">
                <ipxact:name>CTRL_DDRT_WR_ACK_POLICY</ipxact:name>
                <ipxact:displayName>Write Acknowldgement Policy </ipxact:displayName>
                <ipxact:value>POSTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKDK_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKDK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_MAX_BURST_COUNT" type="int">
                <ipxact:name>CTRL_QDR4_AVL_MAX_BURST_COUNT</ipxact:name>
                <ipxact:displayName>Maximum Avalon-MM burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_EXPORT_CLK_STP_IF" type="bit">
                <ipxact:name>PHY_DDRT_EXPORT_CLK_STP_IF</ipxact:name>
                <ipxact:displayName>Export Clock Stop Interface</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TASH_PS" type="int">
                <ipxact:name>MEM_QDR4_TASH_PS</ipxact:name>
                <ipxact:displayName>tASH</ipxact:displayName>
                <ipxact:value>170</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDR3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKQK_MAX_PS" type="int">
                <ipxact:name>MEM_RLD3_TCKQK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKQK_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKQK_MAX_NS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_ENABLE_POWER_OF_TWO_BUS" type="bit">
                <ipxact:name>CTRL_QDR4_AVL_ENABLE_POWER_OF_TWO_BUS</ipxact:name>
                <ipxact:displayName>Generate power-of-2 data bus widths for Qsys</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MPR_READ_FORMAT" type="string">
                <ipxact:name>MEM_DDRT_MPR_READ_FORMAT</ipxact:name>
                <ipxact:displayName>MPR read format</ipxact:displayName>
                <ipxact:value>DDRT_MPR_READ_FORMAT_SERIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDR3_RTT_WR_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDRT_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_135_RCD_REV" type="int">
                <ipxact:name>MEM_DDR4_SPD_135_RCD_REV</ipxact:name>
                <ipxact:displayName>RCD Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDR4_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCSH_PS" type="int">
                <ipxact:name>MEM_QDR4_TCSH_PS</ipxact:name>
                <ipxact:displayName>tCSH</ipxact:displayName>
                <ipxact:value>170</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_143_DRAM_VREFDQ_R3" type="int">
                <ipxact:name>MEM_DDR4_SPD_143_DRAM_VREFDQ_R3</ipxact:name>
                <ipxact:displayName>SPD Byte 143 - DRAM VrefDQ for Package Rank 3</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_FAMILY" type="string">
                <ipxact:name>SYS_INFO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_FAMILY_NAME</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TRL_CYC" type="real">
                <ipxact:name>MEM_QDR2_TRL_CYC</ipxact:name>
                <ipxact:displayName>tRL</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_PREAMBLE" type="int">
                <ipxact:name>MEM_DDR4_WRITE_PREAMBLE</ipxact:name>
                <ipxact:displayName>Write preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_QDR4_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_QDR4_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_D_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_D_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (D group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_INTERNAL_VREFDQ_MONITOR" type="bit">
                <ipxact:name>MEM_DDR4_INTERNAL_VREFDQ_MONITOR</ipxact:name>
                <ipxact:displayName>Internal VrefDQ monitor</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDRT_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDRT_SPEEDBIN_2400</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_LPDDR3_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_AC_PARITY_CHECK" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_AC_PARITY_CHECK</ipxact:name>
                <ipxact:displayName>Skip address/command parity check during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_RLD2_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_RLD3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDR4_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_RLD2_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_IS_SKEW_WITHIN_QK_DESKEWED" type="bit">
                <ipxact:name>BOARD_RLD3_IS_SKEW_WITHIN_QK_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (QK group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDRT_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ADDR1_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDRT_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ADDR0_NAME</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDRT_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ODT_IN_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDR4_ODT_IN_POWERDOWN</ipxact:name>
                <ipxact:displayName>ODT input buffer during powerdown mode</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDR4_ALERT_N_PLACEMENT_FM_LANE2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_RLD2_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR3_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDR4_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDR3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRP_NS" type="real">
                <ipxact:name>MEM_DDRT_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CA_LEVEL_EN" type="bit">
                <ipxact:name>DIAG_DDR3_CA_LEVEL_EN</ipxact:name>
                <ipxact:displayName>Enable address/command leveling calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWTR_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TWTR_S_CYC</ipxact:name>
                <ipxact:displayName>tWTR_S</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCCD_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TCCD_S_CYC</ipxact:name>
                <ipxact:displayName>tCCD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_RLD2_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_STORED_PARAM" type="string">
                <ipxact:name>EMIF_13_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_13_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_AC_TO_K_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR2_AC_TO_K_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and K</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CLAMSHELL_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_CLAMSHELL_EN</ipxact:name>
                <ipxact:displayName>Use clamshell layout </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDRT_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_FULL_CAL_ON_RESET_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDIVW_DJ_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDIVW_DJ_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TDIVW_DJ_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSQ_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_152_DRAM_RTT_PARK" type="int">
                <ipxact:name>MEM_DDRT_SPD_152_DRAM_RTT_PARK</ipxact:name>
                <ipxact:displayName>SPD Byte 152-154 - DRAM ODT (RTT_PARK)</ipxact:displayName>
                <ipxact:value>39</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DQ_PER_PORT_PER_DEVICE" type="int">
                <ipxact:name>MEM_QDR4_DQ_PER_PORT_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR4_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MAX_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDR4_MAX_POWERDOWN</ipxact:name>
                <ipxact:displayName>Maximum power down mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_142_DRAM_VREFDQ_R2" type="int">
                <ipxact:name>MEM_DDRT_SPD_142_DRAM_VREFDQ_R2</ipxact:name>
                <ipxact:displayName>SPD Byte 142 - DRAM VrefDQ for Package Rank 2</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_RLD2_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDRT_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDR4_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BL_ENUM" type="string">
                <ipxact:name>MEM_DDR4_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDR4_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_ODT_LESS_BS" type="bit">
                <ipxact:name>MEM_DDR4_LRDIMM_ODT_LESS_BS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_ODT_LESS_BS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_141_DRAM_VREFDQ_R1" type="int">
                <ipxact:name>MEM_DDRT_SPD_141_DRAM_VREFDQ_R1</ipxact:name>
                <ipxact:displayName>SPD Byte 141 - DRAM VrefDQ for Package Rank 1</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_RLD3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EX_DESIGN_ADD_TEST_EMIFS" type="string">
                <ipxact:name>DIAG_EX_DESIGN_ADD_TEST_EMIFS</ipxact:name>
                <ipxact:displayName>Add extra EMIFs to example design</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_RLD3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_HPS_EMIF_DEBUG" type="bit">
                <ipxact:name>DIAG_ENABLE_HPS_EMIF_DEBUG</ipxact:name>
                <ipxact:displayName>Enable UART for HPS EMIF Debug</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_RLD2_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>RLD2_SPEEDBIN_18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDVWP_UI" type="real">
                <ipxact:name>MEM_DDRT_TDVWP_UI</ipxact:name>
                <ipxact:displayName>tDVWp</ipxact:displayName>
                <ipxact:value>0.72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART</ipxact:name>
                <ipxact:displayName>Enable JTAG UART</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDR3_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>Calibration address 1</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_LPDDR3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>LPDDR3_SPEEDBIN_1600</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDR3_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>Calibration address 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDR3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TAS_NS" type="real">
                <ipxact:name>MEM_RLD2_TAS_NS</ipxact:name>
                <ipxact:displayName>tAS</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDR4_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_PRE_REFRESH_UPPER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_PRE_REFRESH_UPPER_LIMIT</ipxact:name>
                <ipxact:displayName>Refresh pre-pay upper limit</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_THD_NS" type="real">
                <ipxact:name>MEM_QDR2_THD_NS</ipxact:name>
                <ipxact:displayName>tHD</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_15_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_UNIQUE_ID" type="string">
                <ipxact:name>SYS_INFO_UNIQUE_ID</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_UNIQUE_ID_NAME</ipxact:displayName>
                <ipxact:value>emif_3_emif_3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_4_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDR4_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_WR</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_WR_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWTR_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TWTR_CYC</ipxact:name>
                <ipxact:displayName>tWTR</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_RLD3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDR3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDR3_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_LPDDR3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDR4_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_140_DRAM_VREFDQ_R0" type="int">
                <ipxact:name>MEM_DDRT_SPD_140_DRAM_VREFDQ_R0</ipxact:name>
                <ipxact:displayName>SPD Byte 140 - DRAM VrefDQ for Package Rank 0</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DQ_PER_DEVICE" type="int">
                <ipxact:name>MEM_RLD2_DQ_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_STORED_PARAM" type="string">
                <ipxact:name>EMIF_10_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_10_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDR3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TQH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_RLD3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_K_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_K_SLEW_RATE</ipxact:name>
                <ipxact:displayName>K/K# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_PU_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_PU_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive (pull-up)</ipxact:displayName>
                <ipxact:value>QDR4_OUTPUT_DRIVE_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_133_RCD_DB_VENDOR_LSB" type="int">
                <ipxact:name>MEM_DDRT_SPD_133_RCD_DB_VENDOR_LSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (LSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKQ_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TQKQ_MAX_NS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>0.12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_RLD3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_145_DB_MDQ_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_145_DB_MDQ_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 145-147 - DB MDQ Drive Strength and RTT</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_4_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_IC_EN" type="bit">
                <ipxact:name>PHY_DDRT_IC_EN</ipxact:name>
                <ipxact:displayName>Enable I2C Master</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSS_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS (max)</ipxact:displayName>
                <ipxact:value>1.25</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDR3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TAH_NS" type="real">
                <ipxact:name>MEM_RLD2_TAH_NS</ipxact:name>
                <ipxact:displayName>tAH</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_145_DB_MDQ_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_145_DB_MDQ_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 145-147 - DB MDQ Drive Strength and RTT</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_L_CYC</ipxact:name>
                <ipxact:displayName>tRRD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDRT_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_QDR4_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART_HEX" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART_HEX</ipxact:name>
                <ipxact:displayName>Enable JTAG UART hexfiles</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_UPI_EN" type="bit">
                <ipxact:name>CTRL_DDRT_UPI_EN</ipxact:name>
                <ipxact:displayName>UPI EN </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIS_PS" type="int">
                <ipxact:name>MEM_DDR4_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>62</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIH_PS" type="int">
                <ipxact:name>MEM_DDR4_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>87</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRP_NS" type="real">
                <ipxact:name>MEM_DDR3_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>13.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_QDR4_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_QDR2_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_STORED_PARAM" type="string">
                <ipxact:name>EMIF_7_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_7_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TFAW_NS" type="real">
                <ipxact:name>MEM_DDR4_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>30.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_152_DRAM_RTT_PARK" type="int">
                <ipxact:name>MEM_DDR4_SPD_152_DRAM_RTT_PARK</ipxact:name>
                <ipxact:displayName>SPD Byte 152-154 - DRAM ODT (RTT_PARK)</ipxact:displayName>
                <ipxact:value>39</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_INTEL_DEFAULT_TERM" type="bit">
                <ipxact:name>MEM_DDR4_INTEL_DEFAULT_TERM</ipxact:name>
                <ipxact:displayName>Use Default Memory I/O Settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_WTCL_ADDED" type="int">
                <ipxact:name>MEM_DDRT_USER_WTCL_ADDED</ipxact:name>
                <ipxact:displayName>Additional write CAS latency at PHY</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDR4_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_AC_PERSISTENT_ERROR" type="bit">
                <ipxact:name>MEM_DDR4_AC_PERSISTENT_ERROR</ipxact:name>
                <ipxact:displayName>Addr/CMD persistent error</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ECLIPSE_DEBUG" type="bit">
                <ipxact:name>DIAG_ECLIPSE_DEBUG</ipxact:name>
                <ipxact:displayName>Enable Eclipse debugging</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_BL" type="int">
                <ipxact:name>MEM_QDR2_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_LPDDR3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_D_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_D_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within D group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_LPDDR3_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_INTERNAL_JITTER_NS" type="real">
                <ipxact:name>MEM_QDR2_INTERNAL_JITTER_NS</ipxact:name>
                <ipxact:displayName>Internal Jitter</ipxact:displayName>
                <ipxact:value>0.08</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_RLD2_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDRT_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWTR_CYC" type="int">
                <ipxact:name>MEM_DDR3_TWTR_CYC</ipxact:name>
                <ipxact:displayName>tWTR</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCL" type="int">
                <ipxact:name>MEM_DDRT_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_STORED_PARAM" type="string">
                <ipxact:name>EMIF_0_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_0_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDR3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_WDATA_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_PARK" type="string">
                <ipxact:name>MEM_DDRT_RTT_PARK</ipxact:name>
                <ipxact:displayName>CTT PARK</ipxact:displayName>
                <ipxact:value>DDRT_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_CK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DLL_EN" type="bit">
                <ipxact:name>MEM_DDR4_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_UDIMM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>QK/QK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDIVW_TOTAL_UI" type="real">
                <ipxact:name>MEM_DDR4_TDIVW_TOTAL_UI</ipxact:name>
                <ipxact:displayName>TdiVW_total</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKDK_MIN_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKDK_MIN_PS</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDR4_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ADDR_INTERLEAVING" type="string">
                <ipxact:name>CTRL_DDRT_ADDR_INTERLEAVING</ipxact:name>
                <ipxact:displayName>Address Interleaving </ipxact:displayName>
                <ipxact:value>COARSE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_DQ_DRV_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_DQ_DRV_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ Driver</ipxact:displayName>
                <ipxact:value>DDRT_DB_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDRT_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>DK/DK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDR4_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>175</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BANK_GROUP_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>Bank group width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRTP_CYC" type="int">
                <ipxact:name>MEM_DDR3_TRTP_CYC</ipxact:name>
                <ipxact:displayName>tRTP</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRRD_CYC" type="int">
                <ipxact:name>MEM_DDR3_TRRD_CYC</ipxact:name>
                <ipxact:displayName>tRRD</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_DIMM_VIRAL_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_DIMM_VIRAL_FLOW_EN</ipxact:name>
                <ipxact:displayName>DIMM Error Viral </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_RLD3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_LPDDR3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_TIMING_REGTEST_MODE" type="bit">
                <ipxact:name>DIAG_TIMING_REGTEST_MODE</ipxact:name>
                <ipxact:displayName>Timing regtest mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDR4_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>Enable automatic calibration after reset</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_SKEW_BETWEEN_DK_NS" type="real">
                <ipxact:name>BOARD_QDR4_SKEW_BETWEEN_DK_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DK groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_134_RCD_DB_VENDOR_MSB" type="int">
                <ipxact:name>MEM_DDR4_SPD_134_RCD_DB_VENDOR_MSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (MSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_8_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_ODT_LESS_BS" type="bit">
                <ipxact:name>MEM_DDRT_LRDIMM_ODT_LESS_BS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_ODT_LESS_BS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DATA_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_DATA_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Data)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_DLR_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_DLR_CYC</ipxact:name>
                <ipxact:displayName>tRRD_dlr</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDR3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_RLD3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDR3_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWTR_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TWTR_S_CYC</ipxact:name>
                <ipxact:displayName>tWTR_S</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_0_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_0_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
          <altera:sub_module altera:name="emif_0">
            <ipxact:parameters>
              <ipxact:parameter parameterId="PHY_DDRT_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDRT_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_QDR4_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_BOARD" type="string">
                <ipxact:name>AUTO_BOARD</ipxact:name>
                <ipxact:displayName>Auto BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_PARK" type="string">
                <ipxact:name>MEM_DDR4_RTT_PARK</ipxact:name>
                <ipxact:displayName>RTT PARK</ipxact:displayName>
                <ipxact:value>DDR4_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_USE_ADDR_PARITY" type="bit">
                <ipxact:name>MEM_QDR4_USE_ADDR_PARITY</ipxact:name>
                <ipxact:displayName>Use address parity bit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CQ/CQ# slew rate (Complementary)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EX_DESIGN_SEPARATE_RESETS" type="bit">
                <ipxact:name>DIAG_EX_DESIGN_SEPARATE_RESETS</ipxact:name>
                <ipxact:displayName>Use a separate global reset signal for every interface</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>DK/DK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_VERBOSE_IOAUX" type="bit">
                <ipxact:name>DIAG_VERBOSE_IOAUX</ipxact:name>
                <ipxact:displayName>Show verbose IOAUX debug messages</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TQH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_ADD_WAR_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_ADD_WAR_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>Additional write-after-read turnaround time</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKH_CYC" type="real">
                <ipxact:name>MEM_RLD2_TCKH_CYC</ipxact:name>
                <ipxact:displayName>tCKH</ipxact:displayName>
                <ipxact:value>0.45</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIS_PS" type="int">
                <ipxact:name>MEM_DDR3_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>60</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIH_PS" type="int">
                <ipxact:name>MEM_DDR3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>95</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_DLR_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_DLR_CYC</ipxact:name>
                <ipxact:displayName>tRRD_dlr</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCCD_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TCCD_S_CYC</ipxact:name>
                <ipxact:displayName>tCCD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR4_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_STORED_PARAM" type="string">
                <ipxact:name>EMIF_2_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_2_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDR3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_STORED_PARAM" type="string">
                <ipxact:name>EMIF_4_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_4_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_PRE_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_PRE_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable controller pre-pay refresh</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_FINE_GRANULARITY_REFRESH" type="string">
                <ipxact:name>MEM_DDR4_FINE_GRANULARITY_REFRESH</ipxact:name>
                <ipxact:displayName>Fine granularity refresh</ipxact:displayName>
                <ipxact:value>DDR4_FINE_REFRESH_FIXED_1X</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_ADD_EXTRA_CLKS" type="bit">
                <ipxact:name>PLL_ADD_EXTRA_CLKS</ipxact:name>
                <ipxact:displayName>Specify additional core clocks based on existing PLL</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to write turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_NOM</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MPR_READ_FORMAT" type="string">
                <ipxact:name>MEM_DDR4_MPR_READ_FORMAT</ipxact:name>
                <ipxact:displayName>MPR read format</ipxact:displayName>
                <ipxact:value>DDR4_MPR_READ_FORMAT_SERIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_QDR4_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWTR_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TWTR_L_CYC</ipxact:name>
                <ipxact:displayName>tWTR_L</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_LPDDR3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDR4_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>Enable refreshes during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_WTCL" type="int">
                <ipxact:name>MEM_DDR3_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_PER_DRAM_ADDR" type="bit">
                <ipxact:name>MEM_DDR4_PER_DRAM_ADDR</ipxact:name>
                <ipxact:displayName>Per-DRAM addressability</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_RDATA_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR3_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKQK_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKQK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>225</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDRT_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR4_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1200.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>CQ/CQ# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDRT_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_155_DB_VREFDQ_RANGE" type="int">
                <ipxact:name>MEM_DDR4_SPD_155_DB_VREFDQ_RANGE</ipxact:name>
                <ipxact:displayName>SPD Byte 155 - DB VrefDQ for DRAM Interface Range</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDR4_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_LPDDR3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_LPDDR3_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR4_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_SKEW_BETWEEN_DK_NS" type="real">
                <ipxact:name>BOARD_RLD3_SKEW_BETWEEN_DK_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DK groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKDK_MIN_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKDK_MIN_NS</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_DATA_PER_DEVICE" type="int">
                <ipxact:name>MEM_QDR2_DATA_PER_DEVICE</ipxact:name>
                <ipxact:displayName>Data width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TWLS_CYC</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DATA_LATENCY" type="string">
                <ipxact:name>MEM_LPDDR3_DATA_LATENCY</ipxact:name>
                <ipxact:displayName>Data latency</ipxact:displayName>
                <ipxact:value>LPDDR3_DL_RL12_WL6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_RLD2_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDRT_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR4_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_QDR4_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>QDR4_SPEEDBIN_2133</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_AC_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_AC_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Address/Command)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_QDR4_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_LPDDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR3_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_DQ_DRV_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_DQ_DRV_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ Driver</ipxact:displayName>
                <ipxact:value>DDR4_DB_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_LRDIMM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TREFI_US" type="real">
                <ipxact:name>MEM_DDR3_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_2_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLH_PS" type="real">
                <ipxact:name>MEM_DDR4_TWLH_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TWLH_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRFC_DLR_NS" type="real">
                <ipxact:name>MEM_DDRT_TRFC_DLR_NS</ipxact:name>
                <ipxact:displayName>tRFC_dlr</ipxact:displayName>
                <ipxact:value>90.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDRT_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_8_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_DK_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_RLD3_DK_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DK and CK</ipxact:displayName>
                <ipxact:value>-0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDRT_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_PARK_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_PARK_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_PARK</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_MAX_BURST_COUNT" type="int">
                <ipxact:name>CTRL_QDR2_AVL_MAX_BURST_COUNT</ipxact:name>
                <ipxact:displayName>Maximum Avalon-MM burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EFF_TEST" type="bit">
                <ipxact:name>DIAG_DDRT_EFF_TEST</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_EFF_TEST_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDR3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM" type="int">
                <ipxact:name>MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM_NAME</ipxact:displayName>
                <ipxact:value>240</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_137_RCD_CA_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_137_RCD_CA_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 137 - RCD Drive Strength for Command/Address</ipxact:displayName>
                <ipxact:value>85</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLS_PS" type="real">
                <ipxact:name>MEM_DDR4_TWLS_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TWLS_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_LPDDR3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_DISCRETE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRCD_NS" type="real">
                <ipxact:name>MEM_DDRT_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_QDR4_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_QDR2_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write D slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TFAW_NS" type="real">
                <ipxact:name>MEM_DDRT_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>21.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_PDODT" type="string">
                <ipxact:name>MEM_LPDDR3_PDODT</ipxact:name>
                <ipxact:displayName>Power down ODT</ipxact:displayName>
                <ipxact:value>LPDDR3_PDODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR4_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDRT_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDR3_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDR3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDR3_SPEEDBIN_2133</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDR3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WRITE_DBI" type="bit">
                <ipxact:name>MEM_DDRT_WRITE_DBI</ipxact:name>
                <ipxact:displayName>Write DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_S_CYC</ipxact:name>
                <ipxact:displayName>tRRD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_143_DRAM_VREFDQ_R3" type="int">
                <ipxact:name>MEM_DDRT_SPD_143_DRAM_VREFDQ_R3</ipxact:name>
                <ipxact:displayName>SPD Byte 143 - DRAM VrefDQ for Package Rank 3</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRFC_DLR_NS" type="real">
                <ipxact:name>MEM_DDR4_TRFC_DLR_NS</ipxact:name>
                <ipxact:displayName>tRFC_dlr</ipxact:displayName>
                <ipxact:value>190.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRRD_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TRRD_CYC</ipxact:name>
                <ipxact:displayName>tRRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDRT_ALERT_N_PLACEMENT_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_PKG_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_QDR4_PKG_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_QDR2_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDR3_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR4_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_149_DRAM_RTT_WR_NOM" type="int">
                <ipxact:name>MEM_DDR4_SPD_149_DRAM_RTT_WR_NOM</ipxact:name>
                <ipxact:displayName>SPD Byte 149-151 - DRAM ODT (RTT_WR and RTT_NOM)</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_14_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDR3_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR3_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_MAX_DK_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR4_MAX_DK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_QDR2_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDRT_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDR4_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDR4_SPEEDBIN_2400</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_LPDDR3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDSS_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRAS_NS" type="real">
                <ipxact:name>MEM_DDRT_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>32.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDR4_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_LPDDR3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DQODT" type="string">
                <ipxact:name>MEM_LPDDR3_DQODT</ipxact:name>
                <ipxact:displayName>DQ ODT</ipxact:displayName>
                <ipxact:value>LPDDR3_DQODT_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TREFI_US" type="real">
                <ipxact:name>MEM_LPDDR3_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>3.9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_NUM_OF_AXIS_ID" type="int">
                <ipxact:name>CTRL_DDRT_NUM_OF_AXIS_ID</ipxact:name>
                <ipxact:displayName>Number of AXI masters</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_RLD3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ADDR1" type="int">
                <ipxact:name>PHY_DDR3_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ADDR1_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ADDR0" type="int">
                <ipxact:name>PHY_DDR3_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ADDR0_NAME</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_GNT_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_GNT_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to grant turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDR4_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_140_DRAM_VREFDQ_R0" type="int">
                <ipxact:name>MEM_DDR4_SPD_140_DRAM_VREFDQ_R0</ipxact:name>
                <ipxact:displayName>SPD Byte 140 - DRAM VrefDQ for Package Rank 0</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_QDR2_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>QDR2_SPEEDBIN_633</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DRIVE_IMPEDENCE_ENUM" type="string">
                <ipxact:name>MEM_RLD2_DRIVE_IMPEDENCE_ENUM</ipxact:name>
                <ipxact:displayName>Drive Impedance</ipxact:displayName>
                <ipxact:value>RLD2_DRIVE_IMPEDENCE_INTERNAL_50</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_RLD2_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_1_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_PREAMBLE" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_PREAMBLE</ipxact:name>
                <ipxact:displayName>Use recommended preamble settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to write turnaround time (same DIMM)</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TFAW_NS" type="real">
                <ipxact:name>MEM_DDR3_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>25.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDRT_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_RLD2_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_LPDDR3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_VREFDQ_TRAINING_RANGE" type="string">
                <ipxact:name>MEM_DDRT_USER_VREFDQ_TRAINING_RANGE</ipxact:name>
                <ipxact:displayName>VrefDQ training range</ipxact:displayName>
                <ipxact:value>DDRT_VREFDQ_TRAINING_RANGE_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_7_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD2_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_BOARD_DELAY_CONFIG_STR" type="string">
                <ipxact:name>DIAG_BOARD_DELAY_CONFIG_STR</ipxact:name>
                <ipxact:displayName>Board delay model configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDRT_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRP_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRP_NS</ipxact:name>
                <ipxact:displayName>tRPpb</ipxact:displayName>
                <ipxact:value>18.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_134_RCD_DB_VENDOR_MSB" type="int">
                <ipxact:name>MEM_DDRT_SPD_134_RCD_DB_VENDOR_MSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (MSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDR3_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_RLD2_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="INTERNAL_TESTING_MODE" type="bit">
                <ipxact:name>INTERNAL_TESTING_MODE</ipxact:name>
                <ipxact:displayName>PARAM_INTERNAL_TESTING_MODE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>DK/DK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_BL" type="int">
                <ipxact:name>MEM_RLD3_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIS_PS" type="int">
                <ipxact:name>MEM_RLD3_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>85</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_WCLK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCL" type="int">
                <ipxact:name>MEM_DDR4_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>19</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_RLD2_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDRT_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TQSH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIH_PS" type="int">
                <ipxact:name>MEM_RLD3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>65</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDR3_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDR3_ALERT_N_PLACEMENT_AC_LANES</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDR4_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDS_PS" type="int">
                <ipxact:name>MEM_RLD3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>-30</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDH_PS" type="int">
                <ipxact:name>MEM_RLD3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_HALF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CKE_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CKE_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCKE Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CKE_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDR4_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_QDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDRT_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MAX_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDRT_MAX_POWERDOWN</ipxact:name>
                <ipxact:displayName>Maximum power down mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_QDR2_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CKE_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CKE_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCKE Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CKE_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDR3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_PKG_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_RLD3_PKG_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_GEARDOWN" type="string">
                <ipxact:name>MEM_DDRT_GEARDOWN</ipxact:name>
                <ipxact:displayName>DDRT geardown mode</ipxact:displayName>
                <ipxact:value>DDRT_GEARDOWN_HR</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TWLH_CYC</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_QDR2_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_GNT_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_GNT_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to grant turnaround time (same DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDR3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDRT_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_DBI" type="bit">
                <ipxact:name>MEM_DDR4_READ_DBI</ipxact:name>
                <ipxact:displayName>Read DBI</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>Enable refreshes during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_138_RCD_CK_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_138_RCD_CK_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 138 - RCD Drive Strength for CK</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ODT_IN_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDRT_ODT_IN_POWERDOWN</ipxact:name>
                <ipxact:displayName>ODT input buffer during powerdown mode</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SOFT_NIOS_CLOCK_FREQUENCY" type="int">
                <ipxact:name>DIAG_SOFT_NIOS_CLOCK_FREQUENCY</ipxact:name>
                <ipxact:displayName>Calibration Processor External Clock Frequency</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_LPDDR3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>800.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDRT_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_PARK_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_PARK_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_PARK</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_STORED_PARAM" type="string">
                <ipxact:name>EMIF_8_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_8_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_1_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_1_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 1</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_STORED_PARAM" type="string">
                <ipxact:name>EMIF_6_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_6_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDR4_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDRT_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_QDR4_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_AC_PIN" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_AC_PIN</ipxact:name>
                <ipxact:displayName>Pin index of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_QDR2_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SYNTH_FOR_SIM" type="bit">
                <ipxact:name>DIAG_SYNTH_FOR_SIM</ipxact:name>
                <ipxact:displayName>Synthesize for simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_QDR2_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>19</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_LPDDR3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDRT_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDRT_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_INTERNAL_VREFDQ_MONITOR" type="bit">
                <ipxact:name>MEM_DDRT_INTERNAL_VREFDQ_MONITOR</ipxact:name>
                <ipxact:displayName>Internal VrefDQ monitor</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>SYS_INFO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_SPEEDGRADE_NAME</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR4_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_Q_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_Q_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within Q group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_RLD2_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_VDIVW_TOTAL" type="int">
                <ipxact:name>MEM_DDRT_VDIVW_TOTAL</ipxact:name>
                <ipxact:displayName>VdiVW_total</ipxact:displayName>
                <ipxact:value>136</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRFC_NS" type="real">
                <ipxact:name>MEM_DDRT_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>260.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR3_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDRT_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_9_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>QK/QK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDRT_ASR_MANUAL_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDR3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TINIT_US" type="int">
                <ipxact:name>MEM_DDR3_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDRT_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_QDR4_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DM_EN" type="bit">
                <ipxact:name>MEM_DDR4_DM_EN</ipxact:name>
                <ipxact:displayName>Data mask</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDRT_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQH_UI" type="real">
                <ipxact:name>MEM_DDRT_TQH_UI</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.76</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_QDR4_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF_in calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWR_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQH_UI" type="real">
                <ipxact:name>MEM_DDR4_TQH_UI</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.74</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_LPDDR3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_S_CYC</ipxact:name>
                <ipxact:displayName>tRRD_S</ipxact:displayName>
                <ipxact:value>7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CA_DESKEW_EN" type="bit">
                <ipxact:name>DIAG_DDR3_CA_DESKEW_EN</ipxact:name>
                <ipxact:displayName>Enable address/command deskew calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_2CH_EN" type="bit">
                <ipxact:name>PHY_DDRT_2CH_EN</ipxact:name>
                <ipxact:displayName>Enable 2 Channel</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_QDR2_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCCD_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TCCD_L_CYC</ipxact:name>
                <ipxact:displayName>tCCD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_7_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDSH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ERR_INJECT_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ERR_INJECT_EN</ipxact:name>
                <ipxact:displayName>Error Inject EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PER_DRAM_ADDR" type="bit">
                <ipxact:name>MEM_DDRT_PER_DRAM_ADDR</ipxact:name>
                <ipxact:displayName>Per-DRAM addressability</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_QDR2_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR4_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TQH_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TQH_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RDIMM_CONFIG" type="string">
                <ipxact:name>MEM_DDR3_RDIMM_CONFIG</ipxact:name>
                <ipxact:displayName>DDR3 RDIMM/LRDIMM control words</ipxact:displayName>
                <ipxact:value>0000000000000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR4_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_REORDER_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDR3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PWR_MODE" type="string">
                <ipxact:name>MEM_DDRT_PWR_MODE</ipxact:name>
                <ipxact:displayName>DIMM Power Mode</ipxact:displayName>
                <ipxact:value>DDRT_PWR_MODE_12W</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TQH_CYC" type="real">
                <ipxact:name>MEM_RLD3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDRT_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_LPDDR3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_PREAMBLE" type="int">
                <ipxact:name>MEM_DDR4_READ_PREAMBLE</ipxact:name>
                <ipxact:displayName>Read preamble</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_QDR4_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USER_VREFDQ_TRAINING_RANGE" type="string">
                <ipxact:name>MEM_DDR4_USER_VREFDQ_TRAINING_RANGE</ipxact:name>
                <ipxact:displayName>VrefDQ training range</ipxact:displayName>
                <ipxact:value>DDR4_VREFDQ_TRAINING_RANGE_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_10_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TINIT_US" type="int">
                <ipxact:name>MEM_DDRT_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_AC_LANE" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_AC_LANE</ipxact:name>
                <ipxact:displayName>Address/command I/O lane of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR4_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>150.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to write turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD2_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_9_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DM_EN" type="bit">
                <ipxact:name>MEM_RLD3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CK_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_DDR3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_ADDR_INV_ENA" type="bit">
                <ipxact:name>MEM_QDR4_ADDR_INV_ENA</ipxact:name>
                <ipxact:displayName>Address bus inversion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_CA_DESKEW_EN" type="bit">
                <ipxact:name>DIAG_RLD3_CA_DESKEW_EN</ipxact:name>
                <ipxact:displayName>Enable address/command deskew calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>8.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDRT_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_11_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_POISON_DETECTION_EN" type="bit">
                <ipxact:name>CTRL_DDRT_POISON_DETECTION_EN</ipxact:name>
                <ipxact:displayName>Error Poison </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_0_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ENABLE_MICRON_AP" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_ENABLE_MICRON_AP</ipxact:name>
                <ipxact:displayName>Enable Micron Automata Calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_D_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_D_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within D group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDR4_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDR4_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_RLD2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_10_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>5.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_RLD2_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TWLH_CYC</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read Q ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TFAW_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDH_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQD_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQD_NS</ipxact:name>
                <ipxact:displayName>tCQD</ipxact:displayName>
                <ipxact:value>0.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_STORED_PARAM" type="string">
                <ipxact:name>EMIF_15_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_15_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_AREF_PROTOCOL_ENUM" type="string">
                <ipxact:name>MEM_RLD3_AREF_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>AREF protocol</ipxact:displayName>
                <ipxact:value>RLD3_AREF_BAC</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_I2C_USE_SMC" type="bit">
                <ipxact:name>PHY_DDRT_I2C_USE_SMC</ipxact:name>
                <ipxact:displayName>PARAM_PHY_I2C_USE_SMC_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_QDR2_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDRT_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIS_PS" type="int">
                <ipxact:name>MEM_DDRT_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>60</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDR4_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR4_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_DRIVER_MARGINING" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_DRIVER_MARGINING</ipxact:name>
                <ipxact:displayName>Enable driver margining for DDR-T</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIH_PS" type="int">
                <ipxact:name>MEM_DDRT_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>95</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDS_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDR4_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_RLD3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR4_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TCL" type="int">
                <ipxact:name>MEM_DDR3_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>14</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDR4_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TDQSQ_PS_NAME</ipxact:displayName>
                <ipxact:value>66</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWLH_PS" type="real">
                <ipxact:name>MEM_LPDDR3_TWLH_PS</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>175.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>K/K# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDR3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRCD_NS" type="real">
                <ipxact:name>MEM_DDR3_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>13.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_STORED_PARAM" type="string">
                <ipxact:name>EMIF_12_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_12_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TSA_NS" type="real">
                <ipxact:name>MEM_QDR2_TSA_NS</ipxact:name>
                <ipxact:displayName>tSA</ipxact:displayName>
                <ipxact:value>0.23</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_GNT_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_GNT_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to grant turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SEQ_RESET_AUTO_RELEASE" type="string">
                <ipxact:name>DIAG_SEQ_RESET_AUTO_RELEASE</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEQ_RESET_AUTO_RELEASE_NAME</ipxact:displayName>
                <ipxact:value>avl</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_QDR4_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRP_NS" type="real">
                <ipxact:name>MEM_DDR4_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>13.32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_QDR2_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_QDR2_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDR3_ASR_MANUAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TFAW_DLR_CYC" type="int">
                <ipxact:name>MEM_DDR4_TFAW_DLR_CYC</ipxact:name>
                <ipxact:displayName>tFAW_dlr</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR4_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_ODT_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_ODT_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DODT Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_ODT_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDRT_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_HMC_HRC" type="string">
                <ipxact:name>DIAG_HMC_HRC</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_HMC_HRC_NAME</ipxact:displayName>
                <ipxact:value>auto</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ZQ_INTERVAL_MS" type="int">
                <ipxact:name>CTRL_DDRT_ZQ_INTERVAL_MS</ipxact:name>
                <ipxact:displayName>ZQCS command interval</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDR4_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BANK_GROUP_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>Bank group width</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_144_DB_VREFDQ" type="int">
                <ipxact:name>MEM_DDRT_SPD_144_DB_VREFDQ</ipxact:name>
                <ipxact:displayName>SPD Byte 144 - DB VrefDQ for DRAM Interface</ipxact:displayName>
                <ipxact:value>25</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWLS_PS" type="real">
                <ipxact:name>MEM_LPDDR3_TWLS_PS</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>175.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_PREAMBLE_TRAINING" type="bit">
                <ipxact:name>MEM_DDR4_READ_PREAMBLE_TRAINING</ipxact:name>
                <ipxact:displayName>Read preamble training mode enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDR4_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDR3_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_RLD3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR4_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WTCL" type="int">
                <ipxact:name>MEM_DDRT_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_RLD3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDR3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_RLD3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE" type="string">
                <ipxact:name>SYS_INFO_DEVICE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_NAME</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TFAW_DLR_CYC" type="int">
                <ipxact:name>MEM_DDRT_TFAW_DLR_CYC</ipxact:name>
                <ipxact:displayName>tFAW_dlr</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_QDR2_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDR3_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_ENABLE_POWER_OF_TWO_BUS" type="bit">
                <ipxact:name>CTRL_QDR2_AVL_ENABLE_POWER_OF_TWO_BUS</ipxact:name>
                <ipxact:displayName>Generate power-of-2 data bus widths for Qsys</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_139_DB_REV" type="int">
                <ipxact:name>MEM_DDRT_SPD_139_DB_REV</ipxact:name>
                <ipxact:displayName>DB Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_UPPER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_UPPER_LIMIT</ipxact:name>
                <ipxact:displayName>Post-pay refresh upper limit</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC_NAME</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>3.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_EXT_ERR_INJECT_EN" type="bit">
                <ipxact:name>CTRL_DDRT_EXT_ERR_INJECT_EN</ipxact:name>
                <ipxact:displayName>Ext Error Inject EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSQ_UI" type="real">
                <ipxact:name>MEM_DDR4_TDQSQ_UI</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_ENHANCED_TESTING" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_ENHANCED_TESTING</ipxact:name>
                <ipxact:displayName>Enable enhanced testing</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_VREFOUT" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_VREFOUT</ipxact:name>
                <ipxact:displayName>Use recommended initial VrefDQ value</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_RLD3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_MEM_TYPE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_MEM_TYPE_ENUM</ipxact:name>
                <ipxact:displayName>Memory Type  </ipxact:displayName>
                <ipxact:value>MEM_XP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD2_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>533.333</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PORT_AFI_C_WIDTH" type="int">
                <ipxact:name>CTRL_DDRT_PORT_AFI_C_WIDTH</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_PORT_AFI_C_WIDTH_NAME</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_Q_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_Q_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within Q group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_LPDDR3_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_CONTROLLED_RFSH_ENA" type="bit">
                <ipxact:name>MEM_DDR4_TEMP_CONTROLLED_RFSH_ENA</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_Q_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_Q_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (Q group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DATA_LATENCY_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_DATA_LATENCY_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Data Latency</ipxact:displayName>
                <ipxact:value>RLD3_DL_RL16_WL17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_READ_DBI" type="bit">
                <ipxact:name>MEM_DDRT_READ_DBI</ipxact:name>
                <ipxact:displayName>Read DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR4_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR3_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_BWS_EN" type="bit">
                <ipxact:name>MEM_QDR2_BWS_EN</ipxact:name>
                <ipxact:displayName>Enable BWS# pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR3_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_135_RCD_REV" type="int">
                <ipxact:name>MEM_DDRT_SPD_135_RCD_REV</ipxact:name>
                <ipxact:displayName>RCD Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TQKQ_MAX_PS" type="int">
                <ipxact:name>MEM_RLD3_TQKQ_MAX_PS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_RLD3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DATA_INV_ENA" type="bit">
                <ipxact:name>MEM_QDR4_DATA_INV_ENA</ipxact:name>
                <ipxact:displayName>Data bus inversion</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CA_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CA_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD CA Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CA_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_CONFIG_ENUM" type="string">
                <ipxact:name>MEM_RLD2_CONFIG_ENUM</ipxact:name>
                <ipxact:displayName>Configuration</ipxact:displayName>
                <ipxact:value>RLD2_CONFIG_TRC_8_TRL_8_TWL_9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TMRR_CK_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TMRR_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRR</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DM_EN" type="bit">
                <ipxact:name>MEM_DDRT_DM_EN</ipxact:name>
                <ipxact:displayName>Data mask</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ADD_READY_PIPELINE" type="bit">
                <ipxact:name>DIAG_ADD_READY_PIPELINE</ipxact:name>
                <ipxact:displayName>Add additional pipeline on the ready/WaitRequest path. </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CAL_MODE" type="int">
                <ipxact:name>MEM_DDRT_CAL_MODE</ipxact:name>
                <ipxact:displayName>CS to Addr/CMD Latency</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_RLD3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_STORED_PARAM" type="string">
                <ipxact:name>EMIF_9_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_9_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCCD_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TCCD_L_CYC</ipxact:name>
                <ipxact:displayName>tCCD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDRT_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDR3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_QDR2_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SHORT_QSYS_INTERFACE_NAMES" type="bit">
                <ipxact:name>SHORT_QSYS_INTERFACE_NAMES</ipxact:name>
                <ipxact:displayName>Use short Qsys interface names</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_FAST_SIM_OVERRIDE" type="string">
                <ipxact:name>DIAG_FAST_SIM_OVERRIDE</ipxact:name>
                <ipxact:displayName>Fast simulation override</ipxact:displayName>
                <ipxact:value>FAST_SIM_OVERRIDE_DEFAULT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM" type="int">
                <ipxact:name>MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM_NAME</ipxact:displayName>
                <ipxact:value>240</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_CK_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PARITY_CMD_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PARITY_CMD_EN</ipxact:name>
                <ipxact:displayName>CMD Parity EN </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_14_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>QK/QK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>5.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_RLD3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TREFI_US" type="real">
                <ipxact:name>MEM_DDR4_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>PHY_DDR3_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ENABLE_NON_DES_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDR4_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_AC_PARITY_LATENCY" type="string">
                <ipxact:name>MEM_DDR4_AC_PARITY_LATENCY</ipxact:name>
                <ipxact:displayName>Addr/CMD parity latency</ipxact:displayName>
                <ipxact:value>DDR4_AC_PARITY_LATENCY_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_MAJOR_MODE_EN" type="bit">
                <ipxact:name>CTRL_DDR4_MAJOR_MODE_EN</ipxact:name>
                <ipxact:displayName>Enable controller major mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_QDR4_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_RLD3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_2_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DM_EN" type="bit">
                <ipxact:name>MEM_RLD2_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_MAX_K_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR2_MAX_K_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum K delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDRT_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1200.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_GEARDOWN" type="string">
                <ipxact:name>MEM_DDR4_GEARDOWN</ipxact:name>
                <ipxact:displayName>DDR4 geardown mode</ipxact:displayName>
                <ipxact:value>DDR4_GEARDOWN_HR</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDR3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRFC_NS" type="real">
                <ipxact:name>MEM_DDR3_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>160.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CHIP_ID_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_CHIP_ID_WIDTH</ipxact:name>
                <ipxact:displayName>Chip ID width</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDRT_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_LPDDR3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDR4_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDR4_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDR4_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDRT_RTT_WR_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDR4_RTT_WR_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_AC_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR4_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_QDR4_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_2_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_2_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 2</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR3_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDRT_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKDK_MAX_CYC" type="real">
                <ipxact:name>MEM_RLD3_TCKDK_MAX_CYC</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DLL_EN" type="bit">
                <ipxact:name>MEM_DDRT_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDR4_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDR3_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>180</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tISCA (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_RLD3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_5</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_4</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_3</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_2</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_1</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_0</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_6_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDRT_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_CONTROLLED_RFSH_ENA" type="bit">
                <ipxact:name>MEM_DDRT_TEMP_CONTROLLED_RFSH_ENA</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKDK_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKDK_MAX_NS</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_8</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDR3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_7</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_6</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSCKDL" type="int">
                <ipxact:name>MEM_LPDDR3_TDQSCKDL</ipxact:name>
                <ipxact:displayName>tDQSCKDL</ipxact:displayName>
                <ipxact:value>614</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR4_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_QDR4_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_BL" type="int">
                <ipxact:name>MEM_RLD2_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_PD_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_PD_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive (pull-down)</ipxact:displayName>
                <ipxact:value>QDR4_OUTPUT_DRIVE_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRAS_NS" type="real">
                <ipxact:name>MEM_DDR3_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>33.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_144_DB_VREFDQ" type="int">
                <ipxact:name>MEM_DDR4_SPD_144_DB_VREFDQ</ipxact:name>
                <ipxact:displayName>SPD Byte 144 - DB VrefDQ for DRAM Interface</ipxact:displayName>
                <ipxact:value>37</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXT_DOCS" type="bit">
                <ipxact:name>DIAG_EXT_DOCS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_EXT_DOCS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_PAR_EN" type="bit">
                <ipxact:name>MEM_DDR4_ALERT_PAR_EN</ipxact:name>
                <ipxact:displayName>Enable ALERT#/PAR pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_RLD3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDR4_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DRV_STR" type="string">
                <ipxact:name>MEM_LPDDR3_DRV_STR</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>LPDDR3_DRV_STR_40D_40U</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_READ_PREAMBLE" type="int">
                <ipxact:name>MEM_DDRT_USER_READ_PREAMBLE</ipxact:name>
                <ipxact:displayName>Read preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TDS_NS" type="real">
                <ipxact:name>MEM_RLD2_TDS_NS</ipxact:name>
                <ipxact:displayName>tDS</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDR4_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_QDR4_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WRITE_CRC" type="bit">
                <ipxact:name>MEM_DDRT_WRITE_CRC</ipxact:name>
                <ipxact:displayName>Write CRC enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_LPDDR3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TDH_NS" type="real">
                <ipxact:name>MEM_RLD2_TDH_NS</ipxact:name>
                <ipxact:displayName>tDH</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_VREFDQ_VALUE" type="string">
                <ipxact:name>MEM_DDRT_LRDIMM_VREFDQ_VALUE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_VREFDQ_VALUE_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDRT_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>165</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_PAR_EN" type="bit">
                <ipxact:name>MEM_DDRT_ALERT_PAR_EN</ipxact:name>
                <ipxact:displayName>Enable ALERT#/PAR pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_STORED_PARAM" type="string">
                <ipxact:name>EMIF_3_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_3_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DEFAULT_VREFOUT" type="bit">
                <ipxact:name>MEM_DDR4_DEFAULT_VREFOUT</ipxact:name>
                <ipxact:displayName>Use recommended initial VrefDQ value</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_5</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DLL_EN" type="bit">
                <ipxact:name>MEM_DDR3_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_6</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_7</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_8</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDR4_ASR_MANUAL_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_RLD3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_TCL_ADDED" type="int">
                <ipxact:name>MEM_DDRT_USER_TCL_ADDED</ipxact:name>
                <ipxact:displayName>Additional CAS latency at PHY</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TSD_NS" type="real">
                <ipxact:name>MEM_QDR2_TSD_NS</ipxact:name>
                <ipxact:displayName>tSD</ipxact:displayName>
                <ipxact:value>0.23</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPORT_VJI" type="bit">
                <ipxact:name>DIAG_EXPORT_VJI</ipxact:name>
                <ipxact:displayName>Export Virtual JTAG Interface (VJI)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_DFT_SIGNALS" type="bit">
                <ipxact:name>DIAG_EXPOSE_DFT_SIGNALS</ipxact:name>
                <ipxact:displayName>Expose test and debug signals</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PARTIAL_WRITES" type="bit">
                <ipxact:name>MEM_DDRT_PARTIAL_WRITES</ipxact:name>
                <ipxact:displayName>Partial Writes</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_0</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_1</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_2</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_3</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_RCLK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_4</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>DK/DK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_QDR2_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKH_HCYC" type="real">
                <ipxact:name>MEM_RLD2_TQKH_HCYC</ipxact:name>
                <ipxact:displayName>tQKH</ipxact:displayName>
                <ipxact:value>0.9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_FINE_GRANULARITY_REFRESH" type="string">
                <ipxact:name>MEM_DDRT_FINE_GRANULARITY_REFRESH</ipxact:name>
                <ipxact:displayName>Fine granularity refresh</ipxact:displayName>
                <ipxact:value>DDRT_FINE_REFRESH_FIXED_1X</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_READ_PREAMBLE_TRAINING" type="bit">
                <ipxact:name>MEM_DDRT_READ_PREAMBLE_TRAINING</ipxact:name>
                <ipxact:displayName>Read preamble training mode enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDVWP_UI" type="real">
                <ipxact:name>MEM_DDR4_TDVWP_UI</ipxact:name>
                <ipxact:displayName>tDVWp</ipxact:displayName>
                <ipxact:value>0.72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_AC_PARITY_LATENCY" type="string">
                <ipxact:name>MEM_DDRT_AC_PARITY_LATENCY</ipxact:name>
                <ipxact:displayName>Addr/CMD parity latency</ipxact:displayName>
                <ipxact:value>DDRT_AC_PARITY_LATENCY_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD2_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_RLD2_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_RLD3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_RLD3_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_STORED_PARAM" type="string">
                <ipxact:name>EMIF_1_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_1_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIH_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIHCA (base)</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_RLD3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR2_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>633.333</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_HIDE_LATENCY_SETTINGS" type="bit">
                <ipxact:name>MEM_DDRT_HIDE_LATENCY_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced latency settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_RLD3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PMM_ADR_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PMM_ADR_FLOW_EN</ipxact:name>
                <ipxact:displayName>PMM ADR Flow  </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_STORED_PARAM" type="string">
                <ipxact:name>EMIF_5_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_5_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDR4_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_USE_RS232_UART" type="bit">
                <ipxact:name>DIAG_USE_RS232_UART</ipxact:name>
                <ipxact:displayName>Use an RS232 UART for Soft NIOS Calibration Processor debug output (requires code change)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIS_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TIS_PS</ipxact:name>
                <ipxact:displayName>tISCA (base)</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_WRITE_PROTOCOL_ENUM" type="string">
                <ipxact:name>MEM_RLD3_WRITE_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Write protocol</ipxact:displayName>
                <ipxact:value>RLD3_WRITE_1BANK</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_DIMM_DENSITY" type="int">
                <ipxact:name>CTRL_DDRT_DIMM_DENSITY</ipxact:name>
                <ipxact:displayName>Capacity of Optane DIMM</ipxact:displayName>
                <ipxact:value>128</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SOFT_NIOS_MODE" type="string">
                <ipxact:name>DIAG_SOFT_NIOS_MODE</ipxact:name>
                <ipxact:displayName>Use Soft NIOS Processor for On-Chip Debug</ipxact:displayName>
                <ipxact:value>SOFT_NIOS_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT</ipxact:displayName>
                <ipxact:value>RLD3_ODT_40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_RLD2_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDRT_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ENABLE_NON_DES_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_LPDDR3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_L_CYC</ipxact:name>
                <ipxact:displayName>tRRD_L</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_148_DRAM_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_148_DRAM_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 148 - DRAM Drive Strength</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRCD_NS" type="real">
                <ipxact:name>MEM_DDR4_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>13.32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_ADDED_LATENCY" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_ADDED_LATENCY</ipxact:name>
                <ipxact:displayName>Use recommended additional latency settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDR4_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>Calibration address 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DM_EN" type="bit">
                <ipxact:name>MEM_LPDDR3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDR4_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>Calibration address 1</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_QDR4_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_THA_NS" type="real">
                <ipxact:name>MEM_QDR2_THA_NS</ipxact:name>
                <ipxact:displayName>tHA</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_137_RCD_CA_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_137_RCD_CA_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 137 - RCD Drive Strength for Command/Address</ipxact:displayName>
                <ipxact:value>101</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_RLD3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_HALF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDR4_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_0_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_AC_PIN" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_AC_PIN</ipxact:name>
                <ipxact:displayName>Pin index of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PMM_WPQ_FLUSH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PMM_WPQ_FLUSH_EN</ipxact:name>
                <ipxact:displayName>PMM WPQ Flush </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR2_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_5_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_DK_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR4_DK_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DK and CK</ipxact:displayName>
                <ipxact:value>-0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_QDR4_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CS_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CS_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCS[3:0]_n Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CS_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDR3_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR3_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_PD_ENUM" type="string">
                <ipxact:name>MEM_DDR3_PD_ENUM</ipxact:name>
                <ipxact:displayName>DLL precharge power down</ipxact:displayName>
                <ipxact:value>DDR3_PD_OFF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDRT_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TINIT_US" type="int">
                <ipxact:name>MEM_DDR4_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_QDR4_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIHCA (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PERSISTENT_MODE" type="int">
                <ipxact:name>MEM_DDRT_PERSISTENT_MODE</ipxact:name>
                <ipxact:displayName>Persistent Mode</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_QDR2_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_DIE_REVISIONS" type="string">
                <ipxact:name>SYS_INFO_DEVICE_DIE_REVISIONS</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_DIE_REVISIONS_NAME</ipxact:displayName>
                <ipxact:value>HSSI_WHR_REVA,HSSI_CRETE3_REVA,MAIN_FM6_REVB</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_QDR2_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDR3_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR3_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_CONTROLLED_RFSH_RANGE" type="string">
                <ipxact:name>MEM_DDRT_TEMP_CONTROLLED_RFSH_RANGE</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh range</ipxact:displayName>
                <ipxact:value>DDRT_TEMP_CONTROLLED_RFSH_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDR4_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_142_DRAM_VREFDQ_R2" type="int">
                <ipxact:name>MEM_DDR4_SPD_142_DRAM_VREFDQ_R2</ipxact:name>
                <ipxact:displayName>SPD Byte 142 - DRAM VrefDQ for Package Rank 2</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRTP_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TRTP_CYC</ipxact:name>
                <ipxact:displayName>tRTP</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD2_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BL_ENUM" type="string">
                <ipxact:name>MEM_DDRT_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDRT_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKQ_MIN_NS" type="real">
                <ipxact:name>MEM_RLD2_TQKQ_MIN_NS</ipxact:name>
                <ipxact:displayName>tQKQ_min</ipxact:displayName>
                <ipxact:value>-0.12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="TRAIT_IOBANK_REVISION" type="string">
                <ipxact:name>TRAIT_IOBANK_REVISION</ipxact:name>
                <ipxact:displayName>PARAM_TRAIT_IOBANK_REVISION_NAME</ipxact:displayName>
                <ipxact:value>IO96A_REVB0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDRT_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDR4_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDRT_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_QDR2_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_CA_LEVEL_EN" type="bit">
                <ipxact:name>DIAG_RLD3_CA_LEVEL_EN</ipxact:name>
                <ipxact:displayName>Enable address/command leveling calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDRT_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDR4_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TMRW_CK_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TMRW_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRW</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDR3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write D ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDR3_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_QDR2_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_AC_LANE" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_AC_LANE</ipxact:name>
                <ipxact:displayName>Address/command I/O lane of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_POWER_MODEL" type="string">
                <ipxact:name>SYS_INFO_DEVICE_POWER_MODEL</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_POWER_MODEL_NAME</ipxact:displayName>
                <ipxact:value>STANDARD_POWER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_LPDDR3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TWLS_CYC</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_11_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BL_ENUM" type="string">
                <ipxact:name>MEM_DDR3_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDR3_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_LRDIMM_EXTENDED_CONFIG" type="string">
                <ipxact:name>MEM_DDR3_LRDIMM_EXTENDED_CONFIG</ipxact:name>
                <ipxact:displayName>DDR3 LRDIMM additional control words</ipxact:displayName>
                <ipxact:value>000000000000000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_SENSOR_READOUT" type="bit">
                <ipxact:name>MEM_DDR4_TEMP_SENSOR_READOUT</ipxact:name>
                <ipxact:displayName>Temperature sensor readout</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR4_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_USE_BOARD_DELAY_MODEL" type="bit">
                <ipxact:name>DIAG_USE_BOARD_DELAY_MODEL</ipxact:name>
                <ipxact:displayName>Use board delay model during simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TINIT_US" type="int">
                <ipxact:name>MEM_LPDDR3_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDR3_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_ADD_RAW_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_ADD_RAW_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>Additional read-after-write turnaround time</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TQH_CYC" type="real">
                <ipxact:name>MEM_QDR4_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_REFRESH_INTERVAL_US" type="real">
                <ipxact:name>MEM_RLD2_REFRESH_INTERVAL_US</ipxact:name>
                <ipxact:displayName>Refresh Interval</ipxact:displayName>
                <ipxact:value>0.24</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDR4_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable controller post-pay refresh</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_141_DRAM_VREFDQ_R1" type="int">
                <ipxact:name>MEM_DDR4_SPD_141_DRAM_VREFDQ_R1</ipxact:name>
                <ipxact:displayName>SPD Byte 141 - DRAM VrefDQ for Package Rank 1</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_QDR2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWTR_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TWTR_L_CYC</ipxact:name>
                <ipxact:displayName>tWTR_L</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_149_DRAM_RTT_WR_NOM" type="int">
                <ipxact:name>MEM_DDRT_SPD_149_DRAM_RTT_WR_NOM</ipxact:name>
                <ipxact:displayName>SPD Byte 149-151 - DRAM ODT (RTT_WR and RTT_NOM)</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_BL" type="string">
                <ipxact:name>MEM_LPDDR3_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>LPDDR3_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDR3_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQH_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQH_NS</ipxact:name>
                <ipxact:displayName>tCQH</ipxact:displayName>
                <ipxact:value>0.71</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDRT_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDR3_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_12_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDRT_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDRT_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TDQSQ_PS_NAME</ipxact:displayName>
                <ipxact:value>66</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_ODT_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_ODT_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DODT Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_ODT_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDRT_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDRT_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRAS_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>42.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>8.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_RLD2_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR3_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_QDR4_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRAS_NS" type="real">
                <ipxact:name>MEM_DDR4_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>32.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_3_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_3_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 3</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ERR_REPLAY_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ERR_REPLAY_EN</ipxact:name>
                <ipxact:displayName>Replay on Error </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRFC_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFCab</ipxact:displayName>
                <ipxact:value>210.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDRT_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_QDR4_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CK_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_TEMPERATURE_GRADE" type="string">
                <ipxact:name>SYS_INFO_DEVICE_TEMPERATURE_GRADE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_TEMPERATURE_GRADE_NAME</ipxact:displayName>
                <ipxact:value>EXTENDED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_ALLOW_72_DQ_WIDTH" type="bit">
                <ipxact:name>PHY_DDR4_ALLOW_72_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>Allow DQ Widths of 72</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_QDR2_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_148_DRAM_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_148_DRAM_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 148 - DRAM Drive Strength</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_RLD3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>RLD3_SPEEDBIN_093E</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRFC_NS" type="real">
                <ipxact:name>MEM_DDR4_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>550.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_SKIP_ODT_SWEEPING" type="bit">
                <ipxact:name>MEM_QDR4_SKIP_ODT_SWEEPING</ipxact:name>
                <ipxact:displayName>Skip automatic optimization of Clock and Address/Command ODT setting during calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDR3_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_STORED_PARAM" type="string">
                <ipxact:name>EMIF_11_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_11_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_3_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_CK_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_CK_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Clock)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSQ_UI" type="real">
                <ipxact:name>MEM_DDRT_TDQSQ_UI</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>0.16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLS_PS" type="real">
                <ipxact:name>MEM_DDRT_TWLS_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TWLS_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>QK/QK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>7.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_DBI" type="bit">
                <ipxact:name>MEM_DDR4_WRITE_DBI</ipxact:name>
                <ipxact:displayName>Write DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDRT_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_RLD3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_15_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_VREFDQ_TRAINING_VALUE" type="real">
                <ipxact:name>MEM_DDRT_USER_VREFDQ_TRAINING_VALUE</ipxact:name>
                <ipxact:displayName>VrefDQ training value</ipxact:displayName>
                <ipxact:value>56.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_13_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DQ_PER_DEVICE" type="int">
                <ipxact:name>MEM_RLD3_DQ_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USE_OLD_SMBUS_MULTICOL" type="bit">
                <ipxact:name>PHY_DDRT_USE_OLD_SMBUS_MULTICOL</ipxact:name>
                <ipxact:displayName>Enable I2C Multicolumn</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXTRA_CONFIGS" type="string">
                <ipxact:name>DIAG_EXTRA_CONFIGS</ipxact:name>
                <ipxact:displayName>Extra configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLH_PS" type="real">
                <ipxact:name>MEM_DDRT_TWLH_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TWLH_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDRT_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCCQO_NS" type="real">
                <ipxact:name>MEM_QDR2_TCCQO_NS</ipxact:name>
                <ipxact:displayName>tCCQO</ipxact:displayName>
                <ipxact:value>0.45</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_MAX_DK_DELAY_NS" type="real">
                <ipxact:name>BOARD_RLD3_MAX_DK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_1_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR4_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDRT_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_LPDDR3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDRT_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_IS_SKEW_WITHIN_QK_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR4_IS_SKEW_WITHIN_QK_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (QK group)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDR3_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_139_DB_REV" type="int">
                <ipxact:name>MEM_DDR4_SPD_139_DB_REV</ipxact:name>
                <ipxact:displayName>DB Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_RLD3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SELF_RFSH_ABORT" type="bit">
                <ipxact:name>MEM_DDR4_SELF_RFSH_ABORT</ipxact:name>
                <ipxact:displayName>Self refresh abort</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDR4_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_138_RCD_CK_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_138_RCD_CK_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 138 - RCD Drive Strength for CK</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CAL_MODE" type="int">
                <ipxact:name>MEM_DDR4_CAL_MODE</ipxact:name>
                <ipxact:displayName>CS to Addr/CMD Latency</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWR_NS" type="real">
                <ipxact:name>MEM_DDR4_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_RLD2_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WTCL" type="int">
                <ipxact:name>MEM_DDR4_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DEPTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD3_DEPTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable depth expansion using twin die package</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_QDR4_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDH_PS" type="int">
                <ipxact:name>MEM_DDR3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>55</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDR3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD2_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>On-Die Termination</ipxact:displayName>
                <ipxact:value>RLD2_ODT_ON</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_QDR2_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDS_PS" type="int">
                <ipxact:name>MEM_DDR3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>53</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_UPI_ID_WIDTH" type="int">
                <ipxact:name>CTRL_DDRT_UPI_ID_WIDTH</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_UPI_ID_WIDTH_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_5_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_HOST_VIRAL_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_HOST_VIRAL_FLOW_EN</ipxact:name>
                <ipxact:displayName>Host Error Viral </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TREFI_US" type="real">
                <ipxact:name>MEM_DDRT_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWR_NS" type="real">
                <ipxact:name>MEM_DDRT_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD2_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_NOM</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="IS_ED_SLAVE" type="bit">
                <ipxact:name>IS_ED_SLAVE</ipxact:name>
                <ipxact:displayName>PARAM_IS_ED_SLAVE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_EARLY_READY" type="bit">
                <ipxact:name>DIAG_EXPOSE_EARLY_READY</ipxact:name>
                <ipxact:displayName>Expose Early Ready</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_USER_NUM_OF_EXTRA_CLKS" type="int">
                <ipxact:name>PLL_USER_NUM_OF_EXTRA_CLKS</ipxact:name>
                <ipxact:displayName>Number of additional core clocks</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>Enable automatic calibration after reset</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_RLD3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDRT_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_RLD3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_LPDDR3_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DM_EN" type="bit">
                <ipxact:name>MEM_DDR3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CAL_DEBUG_CLOCK_FREQUENCY" type="longint">
                <ipxact:name>CAL_DEBUG_CLOCK_FREQUENCY</ipxact:name>
                <ipxact:displayName>PARAM_CAL_DEBUG_CLOCK_FREQUENCY_NAME</ipxact:displayName>
                <ipxact:value>50000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_CONTROLLED_RFSH_RANGE" type="string">
                <ipxact:name>MEM_DDR4_TEMP_CONTROLLED_RFSH_RANGE</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh range</ipxact:displayName>
                <ipxact:value>DDR4_TEMP_CONTROLLED_RFSH_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TQKQ_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TQKQ_MAX_PS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_QDR4_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_LPDDR3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQDOH_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQDOH_NS</ipxact:name>
                <ipxact:displayName>tCQDOH</ipxact:displayName>
                <ipxact:value>-0.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_WRITE_PREAMBLE" type="int">
                <ipxact:name>MEM_DDRT_USER_WRITE_PREAMBLE</ipxact:name>
                <ipxact:displayName>Write preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_AC_PERSISTENT_ERROR" type="bit">
                <ipxact:name>MEM_DDRT_AC_PERSISTENT_ERROR</ipxact:name>
                <ipxact:displayName>Addr/CMD persistent error</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDR4_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_CRC" type="bit">
                <ipxact:name>MEM_DDR4_WRITE_CRC</ipxact:name>
                <ipxact:displayName>Write CRC enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="TRAIT_SUPPORTS_VID" type="string">
                <ipxact:name>TRAIT_SUPPORTS_VID</ipxact:name>
                <ipxact:displayName>PARAM_TRAIT_SUPPORTS_VID_NAME</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKDK_MIN_CYC" type="real">
                <ipxact:name>MEM_RLD3_TCKDK_MIN_CYC</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_VDIVW_TOTAL" type="int">
                <ipxact:name>MEM_DDR4_VDIVW_TOTAL</ipxact:name>
                <ipxact:displayName>VdiVW_total</ipxact:displayName>
                <ipxact:value>130</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_RLD3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR3_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDR3_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CS_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CS_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCS[3:0]_n Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CS_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DB_RESET_AUTO_RELEASE" type="string">
                <ipxact:name>DIAG_DB_RESET_AUTO_RELEASE</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DB_RESET_AUTO_RELEASE_NAME</ipxact:displayName>
                <ipxact:value>avl_release</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_QDR4_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_DDR3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDRT_RTT_NOM_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_RLD3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SIM_REGTEST_MODE" type="bit">
                <ipxact:name>DIAG_SIM_REGTEST_MODE</ipxact:name>
                <ipxact:displayName>Simulation regtest mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_LOWER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_LOWER_LIMIT</ipxact:name>
                <ipxact:displayName>Post-pay refresh lower limit</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDIVW_DJ_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDIVW_DJ_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TDIVW_DJ_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD3_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TISH_PS" type="int">
                <ipxact:name>MEM_QDR4_TISH_PS</ipxact:name>
                <ipxact:displayName>tISH</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDIVW_TOTAL_UI" type="real">
                <ipxact:name>MEM_DDRT_TDIVW_TOTAL_UI</ipxact:name>
                <ipxact:displayName>TdiVW_total</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TQH_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TQH_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDRT_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_WR</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_WR_RZQ_3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWR_NS" type="real">
                <ipxact:name>MEM_DDR3_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_6_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDRT_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RS232_UART_BAUDRATE" type="int">
                <ipxact:name>DIAG_RS232_UART_BAUDRATE</ipxact:name>
                <ipxact:displayName>RS232 UART Speed</ipxact:displayName>
                <ipxact:value>57600</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDR4_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_133_RCD_DB_VENDOR_LSB" type="int">
                <ipxact:name>MEM_DDR4_SPD_133_RCD_DB_VENDOR_LSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (LSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_SRT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_SRT_ENUM</ipxact:name>
                <ipxact:displayName>Self-refresh temperature</ipxact:displayName>
                <ipxact:value>DDR3_SRT_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWLS_PS" type="real">
                <ipxact:name>MEM_DDR3_TWLS_PS</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>125.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_STORED_PARAM" type="string">
                <ipxact:name>EMIF_14_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_14_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_3_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USER_VREFDQ_TRAINING_VALUE" type="real">
                <ipxact:name>MEM_DDR4_USER_VREFDQ_TRAINING_VALUE</ipxact:name>
                <ipxact:displayName>VrefDQ training value</ipxact:displayName>
                <ipxact:value>56.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDRT_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_SENSOR_READOUT" type="bit">
                <ipxact:name>MEM_DDRT_TEMP_SENSOR_READOUT</ipxact:name>
                <ipxact:displayName>Temperature sensor readout</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_13_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_RLD2_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SELF_RFSH_ABORT" type="bit">
                <ipxact:name>MEM_DDRT_SELF_RFSH_ABORT</ipxact:name>
                <ipxact:displayName>Self refresh abort</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_RD_TYPE" type="bit">
                <ipxact:name>DIAG_EXPOSE_RD_TYPE</ipxact:name>
                <ipxact:displayName>Expose Read Type</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDR4_RTT_NOM_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_T_RC_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_T_RC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>tRC</ipxact:displayName>
                <ipxact:value>RLD3_TRC_9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRCD_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>18.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD3_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive</ipxact:displayName>
                <ipxact:value>RLD3_OUTPUT_DRIVE_40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_TG_AVL_2_NUM_CFG_INTERFACES" type="int">
                <ipxact:name>DIAG_TG_AVL_2_NUM_CFG_INTERFACES</ipxact:name>
                <ipxact:displayName>Number of Traffic Generator 2.0 configuration interfaces</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read Q slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DQ_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWLH_PS" type="real">
                <ipxact:name>MEM_DDR3_TWLH_PS</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>125.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR4_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_VREFDQ_VALUE" type="string">
                <ipxact:name>MEM_DDR4_LRDIMM_VREFDQ_VALUE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_VREFDQ_VALUE_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CA_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CA_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD CA Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CA_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDR3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_12_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_ACK_POLICY" type="string">
                <ipxact:name>CTRL_DDRT_WR_ACK_POLICY</ipxact:name>
                <ipxact:displayName>Write Acknowldgement Policy </ipxact:displayName>
                <ipxact:value>POSTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKDK_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKDK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_MAX_BURST_COUNT" type="int">
                <ipxact:name>CTRL_QDR4_AVL_MAX_BURST_COUNT</ipxact:name>
                <ipxact:displayName>Maximum Avalon-MM burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_EXPORT_CLK_STP_IF" type="bit">
                <ipxact:name>PHY_DDRT_EXPORT_CLK_STP_IF</ipxact:name>
                <ipxact:displayName>Export Clock Stop Interface</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TASH_PS" type="int">
                <ipxact:name>MEM_QDR4_TASH_PS</ipxact:name>
                <ipxact:displayName>tASH</ipxact:displayName>
                <ipxact:value>170</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDR3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKQK_MAX_PS" type="int">
                <ipxact:name>MEM_RLD3_TCKQK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKQK_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKQK_MAX_NS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_ENABLE_POWER_OF_TWO_BUS" type="bit">
                <ipxact:name>CTRL_QDR4_AVL_ENABLE_POWER_OF_TWO_BUS</ipxact:name>
                <ipxact:displayName>Generate power-of-2 data bus widths for Qsys</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MPR_READ_FORMAT" type="string">
                <ipxact:name>MEM_DDRT_MPR_READ_FORMAT</ipxact:name>
                <ipxact:displayName>MPR read format</ipxact:displayName>
                <ipxact:value>DDRT_MPR_READ_FORMAT_SERIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDR3_RTT_WR_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDRT_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_135_RCD_REV" type="int">
                <ipxact:name>MEM_DDR4_SPD_135_RCD_REV</ipxact:name>
                <ipxact:displayName>RCD Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDR4_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCSH_PS" type="int">
                <ipxact:name>MEM_QDR4_TCSH_PS</ipxact:name>
                <ipxact:displayName>tCSH</ipxact:displayName>
                <ipxact:value>170</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_143_DRAM_VREFDQ_R3" type="int">
                <ipxact:name>MEM_DDR4_SPD_143_DRAM_VREFDQ_R3</ipxact:name>
                <ipxact:displayName>SPD Byte 143 - DRAM VrefDQ for Package Rank 3</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_FAMILY" type="string">
                <ipxact:name>SYS_INFO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_FAMILY_NAME</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TRL_CYC" type="real">
                <ipxact:name>MEM_QDR2_TRL_CYC</ipxact:name>
                <ipxact:displayName>tRL</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_PREAMBLE" type="int">
                <ipxact:name>MEM_DDR4_WRITE_PREAMBLE</ipxact:name>
                <ipxact:displayName>Write preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_QDR4_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_QDR4_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_D_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_D_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (D group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_INTERNAL_VREFDQ_MONITOR" type="bit">
                <ipxact:name>MEM_DDR4_INTERNAL_VREFDQ_MONITOR</ipxact:name>
                <ipxact:displayName>Internal VrefDQ monitor</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDRT_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDRT_SPEEDBIN_2400</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_LPDDR3_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_AC_PARITY_CHECK" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_AC_PARITY_CHECK</ipxact:name>
                <ipxact:displayName>Skip address/command parity check during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_RLD2_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_RLD3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDR4_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_RLD2_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_IS_SKEW_WITHIN_QK_DESKEWED" type="bit">
                <ipxact:name>BOARD_RLD3_IS_SKEW_WITHIN_QK_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (QK group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDRT_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ADDR1_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDRT_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ADDR0_NAME</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDRT_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ODT_IN_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDR4_ODT_IN_POWERDOWN</ipxact:name>
                <ipxact:displayName>ODT input buffer during powerdown mode</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDR4_ALERT_N_PLACEMENT_FM_LANE2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_RLD2_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR3_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDR4_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDR3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRP_NS" type="real">
                <ipxact:name>MEM_DDRT_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CA_LEVEL_EN" type="bit">
                <ipxact:name>DIAG_DDR3_CA_LEVEL_EN</ipxact:name>
                <ipxact:displayName>Enable address/command leveling calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWTR_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TWTR_S_CYC</ipxact:name>
                <ipxact:displayName>tWTR_S</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCCD_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TCCD_S_CYC</ipxact:name>
                <ipxact:displayName>tCCD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_RLD2_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_STORED_PARAM" type="string">
                <ipxact:name>EMIF_13_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_13_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_AC_TO_K_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR2_AC_TO_K_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and K</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CLAMSHELL_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_CLAMSHELL_EN</ipxact:name>
                <ipxact:displayName>Use clamshell layout </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDRT_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_FULL_CAL_ON_RESET_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDIVW_DJ_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDIVW_DJ_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TDIVW_DJ_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSQ_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_152_DRAM_RTT_PARK" type="int">
                <ipxact:name>MEM_DDRT_SPD_152_DRAM_RTT_PARK</ipxact:name>
                <ipxact:displayName>SPD Byte 152-154 - DRAM ODT (RTT_PARK)</ipxact:displayName>
                <ipxact:value>39</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DQ_PER_PORT_PER_DEVICE" type="int">
                <ipxact:name>MEM_QDR4_DQ_PER_PORT_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR4_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MAX_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDR4_MAX_POWERDOWN</ipxact:name>
                <ipxact:displayName>Maximum power down mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_142_DRAM_VREFDQ_R2" type="int">
                <ipxact:name>MEM_DDRT_SPD_142_DRAM_VREFDQ_R2</ipxact:name>
                <ipxact:displayName>SPD Byte 142 - DRAM VrefDQ for Package Rank 2</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_RLD2_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDRT_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDR4_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BL_ENUM" type="string">
                <ipxact:name>MEM_DDR4_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDR4_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_ODT_LESS_BS" type="bit">
                <ipxact:name>MEM_DDR4_LRDIMM_ODT_LESS_BS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_ODT_LESS_BS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_141_DRAM_VREFDQ_R1" type="int">
                <ipxact:name>MEM_DDRT_SPD_141_DRAM_VREFDQ_R1</ipxact:name>
                <ipxact:displayName>SPD Byte 141 - DRAM VrefDQ for Package Rank 1</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_RLD3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EX_DESIGN_ADD_TEST_EMIFS" type="string">
                <ipxact:name>DIAG_EX_DESIGN_ADD_TEST_EMIFS</ipxact:name>
                <ipxact:displayName>Add extra EMIFs to example design</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_RLD3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_HPS_EMIF_DEBUG" type="bit">
                <ipxact:name>DIAG_ENABLE_HPS_EMIF_DEBUG</ipxact:name>
                <ipxact:displayName>Enable UART for HPS EMIF Debug</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_RLD2_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>RLD2_SPEEDBIN_18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDVWP_UI" type="real">
                <ipxact:name>MEM_DDRT_TDVWP_UI</ipxact:name>
                <ipxact:displayName>tDVWp</ipxact:displayName>
                <ipxact:value>0.72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART</ipxact:name>
                <ipxact:displayName>Enable JTAG UART</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDR3_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>Calibration address 1</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_LPDDR3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>LPDDR3_SPEEDBIN_1600</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDR3_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>Calibration address 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDR3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TAS_NS" type="real">
                <ipxact:name>MEM_RLD2_TAS_NS</ipxact:name>
                <ipxact:displayName>tAS</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDR4_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_PRE_REFRESH_UPPER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_PRE_REFRESH_UPPER_LIMIT</ipxact:name>
                <ipxact:displayName>Refresh pre-pay upper limit</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_THD_NS" type="real">
                <ipxact:name>MEM_QDR2_THD_NS</ipxact:name>
                <ipxact:displayName>tHD</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_15_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_UNIQUE_ID" type="string">
                <ipxact:name>SYS_INFO_UNIQUE_ID</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_UNIQUE_ID_NAME</ipxact:displayName>
                <ipxact:value>emif_0_emif_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_4_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDR4_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_WR</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_WR_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWTR_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TWTR_CYC</ipxact:name>
                <ipxact:displayName>tWTR</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_RLD3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDR3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDR3_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_LPDDR3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDR4_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_140_DRAM_VREFDQ_R0" type="int">
                <ipxact:name>MEM_DDRT_SPD_140_DRAM_VREFDQ_R0</ipxact:name>
                <ipxact:displayName>SPD Byte 140 - DRAM VrefDQ for Package Rank 0</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DQ_PER_DEVICE" type="int">
                <ipxact:name>MEM_RLD2_DQ_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_STORED_PARAM" type="string">
                <ipxact:name>EMIF_10_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_10_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDR3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TQH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_RLD3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_K_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_K_SLEW_RATE</ipxact:name>
                <ipxact:displayName>K/K# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_PU_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_PU_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive (pull-up)</ipxact:displayName>
                <ipxact:value>QDR4_OUTPUT_DRIVE_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_133_RCD_DB_VENDOR_LSB" type="int">
                <ipxact:name>MEM_DDRT_SPD_133_RCD_DB_VENDOR_LSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (LSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKQ_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TQKQ_MAX_NS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>0.12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_RLD3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_145_DB_MDQ_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_145_DB_MDQ_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 145-147 - DB MDQ Drive Strength and RTT</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_4_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_IC_EN" type="bit">
                <ipxact:name>PHY_DDRT_IC_EN</ipxact:name>
                <ipxact:displayName>Enable I2C Master</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSS_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS (max)</ipxact:displayName>
                <ipxact:value>1.25</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDR3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TAH_NS" type="real">
                <ipxact:name>MEM_RLD2_TAH_NS</ipxact:name>
                <ipxact:displayName>tAH</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_145_DB_MDQ_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_145_DB_MDQ_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 145-147 - DB MDQ Drive Strength and RTT</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_L_CYC</ipxact:name>
                <ipxact:displayName>tRRD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDRT_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_QDR4_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART_HEX" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART_HEX</ipxact:name>
                <ipxact:displayName>Enable JTAG UART hexfiles</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_UPI_EN" type="bit">
                <ipxact:name>CTRL_DDRT_UPI_EN</ipxact:name>
                <ipxact:displayName>UPI EN </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIS_PS" type="int">
                <ipxact:name>MEM_DDR4_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>62</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIH_PS" type="int">
                <ipxact:name>MEM_DDR4_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>87</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRP_NS" type="real">
                <ipxact:name>MEM_DDR3_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>13.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_QDR4_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_QDR2_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_STORED_PARAM" type="string">
                <ipxact:name>EMIF_7_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_7_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TFAW_NS" type="real">
                <ipxact:name>MEM_DDR4_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>30.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_152_DRAM_RTT_PARK" type="int">
                <ipxact:name>MEM_DDR4_SPD_152_DRAM_RTT_PARK</ipxact:name>
                <ipxact:displayName>SPD Byte 152-154 - DRAM ODT (RTT_PARK)</ipxact:displayName>
                <ipxact:value>39</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_INTEL_DEFAULT_TERM" type="bit">
                <ipxact:name>MEM_DDR4_INTEL_DEFAULT_TERM</ipxact:name>
                <ipxact:displayName>Use Default Memory I/O Settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_WTCL_ADDED" type="int">
                <ipxact:name>MEM_DDRT_USER_WTCL_ADDED</ipxact:name>
                <ipxact:displayName>Additional write CAS latency at PHY</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDR4_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_AC_PERSISTENT_ERROR" type="bit">
                <ipxact:name>MEM_DDR4_AC_PERSISTENT_ERROR</ipxact:name>
                <ipxact:displayName>Addr/CMD persistent error</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ECLIPSE_DEBUG" type="bit">
                <ipxact:name>DIAG_ECLIPSE_DEBUG</ipxact:name>
                <ipxact:displayName>Enable Eclipse debugging</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_BL" type="int">
                <ipxact:name>MEM_QDR2_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_LPDDR3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_D_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_D_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within D group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_LPDDR3_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_INTERNAL_JITTER_NS" type="real">
                <ipxact:name>MEM_QDR2_INTERNAL_JITTER_NS</ipxact:name>
                <ipxact:displayName>Internal Jitter</ipxact:displayName>
                <ipxact:value>0.08</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_RLD2_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDRT_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWTR_CYC" type="int">
                <ipxact:name>MEM_DDR3_TWTR_CYC</ipxact:name>
                <ipxact:displayName>tWTR</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCL" type="int">
                <ipxact:name>MEM_DDRT_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_STORED_PARAM" type="string">
                <ipxact:name>EMIF_0_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_0_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDR3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_WDATA_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_PARK" type="string">
                <ipxact:name>MEM_DDRT_RTT_PARK</ipxact:name>
                <ipxact:displayName>CTT PARK</ipxact:displayName>
                <ipxact:value>DDRT_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_CK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DLL_EN" type="bit">
                <ipxact:name>MEM_DDR4_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_UDIMM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>QK/QK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDIVW_TOTAL_UI" type="real">
                <ipxact:name>MEM_DDR4_TDIVW_TOTAL_UI</ipxact:name>
                <ipxact:displayName>TdiVW_total</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKDK_MIN_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKDK_MIN_PS</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDR4_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ADDR_INTERLEAVING" type="string">
                <ipxact:name>CTRL_DDRT_ADDR_INTERLEAVING</ipxact:name>
                <ipxact:displayName>Address Interleaving </ipxact:displayName>
                <ipxact:value>COARSE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_DQ_DRV_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_DQ_DRV_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ Driver</ipxact:displayName>
                <ipxact:value>DDRT_DB_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDRT_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>DK/DK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDR4_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>175</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BANK_GROUP_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>Bank group width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRTP_CYC" type="int">
                <ipxact:name>MEM_DDR3_TRTP_CYC</ipxact:name>
                <ipxact:displayName>tRTP</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRRD_CYC" type="int">
                <ipxact:name>MEM_DDR3_TRRD_CYC</ipxact:name>
                <ipxact:displayName>tRRD</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_DIMM_VIRAL_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_DIMM_VIRAL_FLOW_EN</ipxact:name>
                <ipxact:displayName>DIMM Error Viral </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_RLD3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_LPDDR3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_TIMING_REGTEST_MODE" type="bit">
                <ipxact:name>DIAG_TIMING_REGTEST_MODE</ipxact:name>
                <ipxact:displayName>Timing regtest mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDR4_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>Enable automatic calibration after reset</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_SKEW_BETWEEN_DK_NS" type="real">
                <ipxact:name>BOARD_QDR4_SKEW_BETWEEN_DK_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DK groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_134_RCD_DB_VENDOR_MSB" type="int">
                <ipxact:name>MEM_DDR4_SPD_134_RCD_DB_VENDOR_MSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (MSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_8_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_ODT_LESS_BS" type="bit">
                <ipxact:name>MEM_DDRT_LRDIMM_ODT_LESS_BS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_ODT_LESS_BS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DATA_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_DATA_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Data)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_DLR_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_DLR_CYC</ipxact:name>
                <ipxact:displayName>tRRD_dlr</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDR3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_RLD3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDR3_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWTR_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TWTR_S_CYC</ipxact:name>
                <ipxact:displayName>tWTR_S</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_0_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_0_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
          <altera:sub_module altera:name="emif_cal_top">
            <ipxact:parameters>
              <ipxact:parameter parameterId="DIAG_EXPORT_SEQ_AVALON_SLAVE" type="string">
                <ipxact:name>DIAG_EXPORT_SEQ_AVALON_SLAVE</ipxact:name>
                <ipxact:displayName>Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>CAL_DEBUG_EXPORT_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SYNTH_FOR_SIM" type="bit">
                <ipxact:name>DIAG_SYNTH_FOR_SIM</ipxact:name>
                <ipxact:displayName>Synthesize for simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_DEVICE" type="string">
                <ipxact:name>AUTO_DEVICE</ipxact:name>
                <ipxact:displayName>Auto DEVICE</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_BOARD" type="string">
                <ipxact:name>AUTO_BOARD</ipxact:name>
                <ipxact:displayName>Auto BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_DEVICE_FAMILY" type="string">
                <ipxact:name>AUTO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>Auto DEVICE_FAMILY</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SIM_CAL_MODE_ENUM" type="string">
                <ipxact:name>DIAG_SIM_CAL_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Calibration mode for simulation</ipxact:displayName>
                <ipxact:value>SIM_CAL_MODE_SKIP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SHORT_QSYS_INTERFACE_NAMES" type="bit">
                <ipxact:name>SHORT_QSYS_INTERFACE_NAMES</ipxact:name>
                <ipxact:displayName>Use short Qsys interface names</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPORT_VJI" type="bit">
                <ipxact:name>DIAG_EXPORT_VJI</ipxact:name>
                <ipxact:displayName>Export Virtual JTAG Interface (VJI)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART</ipxact:name>
                <ipxact:displayName>Enable JTAG UART</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>AUTO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>Auto DEVICE_SPEEDGRADE</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXTRA_CONFIGS" type="string">
                <ipxact:name>DIAG_EXTRA_CONFIGS</ipxact:name>
                <ipxact:displayName>Extra configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SIM_VERBOSE" type="bit">
                <ipxact:name>DIAG_SIM_VERBOSE</ipxact:name>
                <ipxact:displayName>Show verbose simulation debug messages</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
          <altera:sub_module altera:name="emif_1">
            <ipxact:parameters>
              <ipxact:parameter parameterId="PHY_DDRT_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDRT_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_QDR4_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="AUTO_BOARD" type="string">
                <ipxact:name>AUTO_BOARD</ipxact:name>
                <ipxact:displayName>Auto BOARD</ipxact:displayName>
                <ipxact:value>default</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_PARK" type="string">
                <ipxact:name>MEM_DDR4_RTT_PARK</ipxact:name>
                <ipxact:displayName>RTT PARK</ipxact:displayName>
                <ipxact:value>DDR4_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_USE_ADDR_PARITY" type="bit">
                <ipxact:name>MEM_QDR4_USE_ADDR_PARITY</ipxact:name>
                <ipxact:displayName>Use address parity bit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CQ/CQ# slew rate (Complementary)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EX_DESIGN_SEPARATE_RESETS" type="bit">
                <ipxact:name>DIAG_EX_DESIGN_SEPARATE_RESETS</ipxact:name>
                <ipxact:displayName>Use a separate global reset signal for every interface</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>DK/DK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_VERBOSE_IOAUX" type="bit">
                <ipxact:name>DIAG_VERBOSE_IOAUX</ipxact:name>
                <ipxact:displayName>Show verbose IOAUX debug messages</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TQH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_ADD_WAR_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_ADD_WAR_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>Additional write-after-read turnaround time</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKH_CYC" type="real">
                <ipxact:name>MEM_RLD2_TCKH_CYC</ipxact:name>
                <ipxact:displayName>tCKH</ipxact:displayName>
                <ipxact:value>0.45</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIS_PS" type="int">
                <ipxact:name>MEM_DDR3_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>60</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIH_PS" type="int">
                <ipxact:name>MEM_DDR3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>95</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_DLR_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_DLR_CYC</ipxact:name>
                <ipxact:displayName>tRRD_dlr</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCCD_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TCCD_S_CYC</ipxact:name>
                <ipxact:displayName>tCCD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR4_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_STORED_PARAM" type="string">
                <ipxact:name>EMIF_2_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_2_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDR3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_STORED_PARAM" type="string">
                <ipxact:name>EMIF_4_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_4_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_PRE_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_PRE_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable controller pre-pay refresh</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_FINE_GRANULARITY_REFRESH" type="string">
                <ipxact:name>MEM_DDR4_FINE_GRANULARITY_REFRESH</ipxact:name>
                <ipxact:displayName>Fine granularity refresh</ipxact:displayName>
                <ipxact:value>DDR4_FINE_REFRESH_FIXED_1X</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_ADD_EXTRA_CLKS" type="bit">
                <ipxact:name>PLL_ADD_EXTRA_CLKS</ipxact:name>
                <ipxact:displayName>Specify additional core clocks based on existing PLL</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to write turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_NOM</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MPR_READ_FORMAT" type="string">
                <ipxact:name>MEM_DDR4_MPR_READ_FORMAT</ipxact:name>
                <ipxact:displayName>MPR read format</ipxact:displayName>
                <ipxact:value>DDR4_MPR_READ_FORMAT_SERIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_QDR4_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWTR_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TWTR_L_CYC</ipxact:name>
                <ipxact:displayName>tWTR_L</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_LPDDR3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDR4_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>Enable refreshes during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_WTCL" type="int">
                <ipxact:name>MEM_DDR3_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_PER_DRAM_ADDR" type="bit">
                <ipxact:name>MEM_DDR4_PER_DRAM_ADDR</ipxact:name>
                <ipxact:displayName>Per-DRAM addressability</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_RDATA_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR3_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKQK_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKQK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>225</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDRT_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR4_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1200.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>CQ/CQ# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDRT_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_155_DB_VREFDQ_RANGE" type="int">
                <ipxact:name>MEM_DDR4_SPD_155_DB_VREFDQ_RANGE</ipxact:name>
                <ipxact:displayName>SPD Byte 155 - DB VrefDQ for DRAM Interface Range</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDR4_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_LPDDR3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_LPDDR3_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR4_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_SKEW_BETWEEN_DK_NS" type="real">
                <ipxact:name>BOARD_RLD3_SKEW_BETWEEN_DK_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DK groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKDK_MIN_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKDK_MIN_NS</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_DATA_PER_DEVICE" type="int">
                <ipxact:name>MEM_QDR2_DATA_PER_DEVICE</ipxact:name>
                <ipxact:displayName>Data width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TWLS_CYC</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DATA_LATENCY" type="string">
                <ipxact:name>MEM_LPDDR3_DATA_LATENCY</ipxact:name>
                <ipxact:displayName>Data latency</ipxact:displayName>
                <ipxact:value>LPDDR3_DL_RL12_WL6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_RLD2_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDRT_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR4_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_QDR4_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>QDR4_SPEEDBIN_2133</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_AC_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_AC_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Address/Command)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_QDR4_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_LPDDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR3_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_DQ_DRV_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_DQ_DRV_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ Driver</ipxact:displayName>
                <ipxact:value>DDR4_DB_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_LRDIMM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TREFI_US" type="real">
                <ipxact:name>MEM_DDR3_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_2_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_QDR4_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLH_PS" type="real">
                <ipxact:name>MEM_DDR4_TWLH_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TWLH_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRFC_DLR_NS" type="real">
                <ipxact:name>MEM_DDRT_TRFC_DLR_NS</ipxact:name>
                <ipxact:displayName>tRFC_dlr</ipxact:displayName>
                <ipxact:value>90.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDRT_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_8_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_DK_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_RLD3_DK_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DK and CK</ipxact:displayName>
                <ipxact:value>-0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDRT_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_PARK_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_PARK_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_PARK</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_MAX_BURST_COUNT" type="int">
                <ipxact:name>CTRL_QDR2_AVL_MAX_BURST_COUNT</ipxact:name>
                <ipxact:displayName>Maximum Avalon-MM burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EFF_TEST" type="bit">
                <ipxact:name>DIAG_DDRT_EFF_TEST</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_EFF_TEST_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDR3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM" type="int">
                <ipxact:name>MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_ODT_LESS_BS_PARK_OHM_NAME</ipxact:displayName>
                <ipxact:value>240</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_137_RCD_CA_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_137_RCD_CA_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 137 - RCD Drive Strength for Command/Address</ipxact:displayName>
                <ipxact:value>85</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLS_PS" type="real">
                <ipxact:name>MEM_DDR4_TWLS_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TWLS_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_LPDDR3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_DISCRETE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRCD_NS" type="real">
                <ipxact:name>MEM_DDRT_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_QDR4_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_QDR2_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write D slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TFAW_NS" type="real">
                <ipxact:name>MEM_DDRT_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>21.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_PDODT" type="string">
                <ipxact:name>MEM_LPDDR3_PDODT</ipxact:name>
                <ipxact:displayName>Power down ODT</ipxact:displayName>
                <ipxact:value>LPDDR3_PDODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR4_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDRT_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDR3_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDR3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDR3_SPEEDBIN_2133</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDR3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WRITE_DBI" type="bit">
                <ipxact:name>MEM_DDRT_WRITE_DBI</ipxact:name>
                <ipxact:displayName>Write DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_S_CYC</ipxact:name>
                <ipxact:displayName>tRRD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_143_DRAM_VREFDQ_R3" type="int">
                <ipxact:name>MEM_DDRT_SPD_143_DRAM_VREFDQ_R3</ipxact:name>
                <ipxact:displayName>SPD Byte 143 - DRAM VrefDQ for Package Rank 3</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRFC_DLR_NS" type="real">
                <ipxact:name>MEM_DDR4_TRFC_DLR_NS</ipxact:name>
                <ipxact:displayName>tRFC_dlr</ipxact:displayName>
                <ipxact:value>190.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRRD_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TRRD_CYC</ipxact:name>
                <ipxact:displayName>tRRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDRT_ALERT_N_PLACEMENT_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_PKG_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_QDR4_PKG_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_QDR2_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDR3_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR4_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_149_DRAM_RTT_WR_NOM" type="int">
                <ipxact:name>MEM_DDR4_SPD_149_DRAM_RTT_WR_NOM</ipxact:name>
                <ipxact:displayName>SPD Byte 149-151 - DRAM ODT (RTT_WR and RTT_NOM)</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_14_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDR3_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR3_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_MAX_DK_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR4_MAX_DK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_QDR2_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDRT_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDR4_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDR4_SPEEDBIN_2400</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_LPDDR3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDSS_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRAS_NS" type="real">
                <ipxact:name>MEM_DDRT_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>32.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDR4_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_LPDDR3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DQODT" type="string">
                <ipxact:name>MEM_LPDDR3_DQODT</ipxact:name>
                <ipxact:displayName>DQ ODT</ipxact:displayName>
                <ipxact:value>LPDDR3_DQODT_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TREFI_US" type="real">
                <ipxact:name>MEM_LPDDR3_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>3.9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_NUM_OF_AXIS_ID" type="int">
                <ipxact:name>CTRL_DDRT_NUM_OF_AXIS_ID</ipxact:name>
                <ipxact:displayName>Number of AXI masters</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_RLD3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ADDR1" type="int">
                <ipxact:name>PHY_DDR3_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ADDR1_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ADDR0" type="int">
                <ipxact:name>PHY_DDR3_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ADDR0_NAME</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_GNT_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_GNT_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to grant turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDR4_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_140_DRAM_VREFDQ_R0" type="int">
                <ipxact:name>MEM_DDR4_SPD_140_DRAM_VREFDQ_R0</ipxact:name>
                <ipxact:displayName>SPD Byte 140 - DRAM VrefDQ for Package Rank 0</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_QDR2_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>QDR2_SPEEDBIN_633</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DRIVE_IMPEDENCE_ENUM" type="string">
                <ipxact:name>MEM_RLD2_DRIVE_IMPEDENCE_ENUM</ipxact:name>
                <ipxact:displayName>Drive Impedance</ipxact:displayName>
                <ipxact:value>RLD2_DRIVE_IMPEDENCE_INTERNAL_50</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_RLD2_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_1_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_PREAMBLE" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_PREAMBLE</ipxact:name>
                <ipxact:displayName>Use recommended preamble settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_GNT_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_GNT_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional grant to write turnaround time (same DIMM)</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TFAW_NS" type="real">
                <ipxact:name>MEM_DDR3_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>25.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDRT_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_RLD2_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_LPDDR3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_VREFDQ_TRAINING_RANGE" type="string">
                <ipxact:name>MEM_DDRT_USER_VREFDQ_TRAINING_RANGE</ipxact:name>
                <ipxact:displayName>VrefDQ training range</ipxact:displayName>
                <ipxact:value>DDRT_VREFDQ_TRAINING_RANGE_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_7_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD2_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_BOARD_DELAY_CONFIG_STR" type="string">
                <ipxact:name>DIAG_BOARD_DELAY_CONFIG_STR</ipxact:name>
                <ipxact:displayName>Board delay model configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDRT_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRP_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRP_NS</ipxact:name>
                <ipxact:displayName>tRPpb</ipxact:displayName>
                <ipxact:value>18.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_134_RCD_DB_VENDOR_MSB" type="int">
                <ipxact:name>MEM_DDRT_SPD_134_RCD_DB_VENDOR_MSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (MSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDR3_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_RLD2_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="INTERNAL_TESTING_MODE" type="bit">
                <ipxact:name>INTERNAL_TESTING_MODE</ipxact:name>
                <ipxact:displayName>PARAM_INTERNAL_TESTING_MODE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>DK/DK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_BL" type="int">
                <ipxact:name>MEM_RLD3_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIS_PS" type="int">
                <ipxact:name>MEM_RLD3_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>85</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_WCLK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCL" type="int">
                <ipxact:name>MEM_DDR4_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>19</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_RLD2_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDRT_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TQSH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIH_PS" type="int">
                <ipxact:name>MEM_RLD3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>65</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDR3_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDR3_ALERT_N_PLACEMENT_AC_LANES</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDR4_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDS_PS" type="int">
                <ipxact:name>MEM_RLD3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>-30</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDH_PS" type="int">
                <ipxact:name>MEM_RLD3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_RLD3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_HALF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CKE_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CKE_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCKE Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CKE_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDR4_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_QDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDRT_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MAX_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDRT_MAX_POWERDOWN</ipxact:name>
                <ipxact:displayName>Maximum power down mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_QDR2_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CKE_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CKE_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCKE Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CKE_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDR3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_PKG_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_RLD3_PKG_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_GEARDOWN" type="string">
                <ipxact:name>MEM_DDRT_GEARDOWN</ipxact:name>
                <ipxact:displayName>DDRT geardown mode</ipxact:displayName>
                <ipxact:value>DDRT_GEARDOWN_HR</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TWLH_CYC</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_QDR2_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_GNT_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_GNT_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to grant turnaround time (same DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDR3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDRT_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_DBI" type="bit">
                <ipxact:name>MEM_DDR4_READ_DBI</ipxact:name>
                <ipxact:displayName>Read DBI</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>Enable refreshes during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDR3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_138_RCD_CK_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_138_RCD_CK_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 138 - RCD Drive Strength for CK</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ODT_IN_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDRT_ODT_IN_POWERDOWN</ipxact:name>
                <ipxact:displayName>ODT input buffer during powerdown mode</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_QDR2_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SOFT_NIOS_CLOCK_FREQUENCY" type="int">
                <ipxact:name>DIAG_SOFT_NIOS_CLOCK_FREQUENCY</ipxact:name>
                <ipxact:displayName>Calibration Processor External Clock Frequency</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_LPDDR3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>800.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDRT_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_PARK_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_PARK_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_PARK</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_STORED_PARAM" type="string">
                <ipxact:name>EMIF_8_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_8_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_1_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_1_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 1</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_STORED_PARAM" type="string">
                <ipxact:name>EMIF_6_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_6_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDR4_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDRT_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_QDR4_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_AC_PIN" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_AC_PIN</ipxact:name>
                <ipxact:displayName>Pin index of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_QDR2_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR4_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR4_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SYNTH_FOR_SIM" type="bit">
                <ipxact:name>DIAG_SYNTH_FOR_SIM</ipxact:name>
                <ipxact:displayName>Synthesize for simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_QDR2_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>19</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_LPDDR3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDRT_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDRT_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_INTERNAL_VREFDQ_MONITOR" type="bit">
                <ipxact:name>MEM_DDRT_INTERNAL_VREFDQ_MONITOR</ipxact:name>
                <ipxact:displayName>Internal VrefDQ monitor</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_SPEEDGRADE" type="string">
                <ipxact:name>SYS_INFO_DEVICE_SPEEDGRADE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_SPEEDGRADE_NAME</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR4_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_Q_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_Q_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within Q group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_DUTY_CYCLE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_RLD2_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_VDIVW_TOTAL" type="int">
                <ipxact:name>MEM_DDRT_VDIVW_TOTAL</ipxact:name>
                <ipxact:displayName>VdiVW_total</ipxact:displayName>
                <ipxact:value>136</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRFC_NS" type="real">
                <ipxact:name>MEM_DDRT_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>260.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR3_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDRT_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_9_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>QK/QK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDRT_ASR_MANUAL_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDR3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TINIT_US" type="int">
                <ipxact:name>MEM_DDR3_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDRT_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_QDR4_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DM_EN" type="bit">
                <ipxact:name>MEM_DDR4_DM_EN</ipxact:name>
                <ipxact:displayName>Data mask</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDRT_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQH_UI" type="real">
                <ipxact:name>MEM_DDRT_TQH_UI</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.76</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_QDR4_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF_in calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWR_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDRT_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQH_UI" type="real">
                <ipxact:name>MEM_DDR4_TQH_UI</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.74</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_LPDDR3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_LPDDR3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_S_CYC</ipxact:name>
                <ipxact:displayName>tRRD_S</ipxact:displayName>
                <ipxact:value>7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CA_DESKEW_EN" type="bit">
                <ipxact:name>DIAG_DDR3_CA_DESKEW_EN</ipxact:name>
                <ipxact:displayName>Enable address/command deskew calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_2CH_EN" type="bit">
                <ipxact:name>PHY_DDRT_2CH_EN</ipxact:name>
                <ipxact:displayName>Enable 2 Channel</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_QDR2_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TCCD_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TCCD_L_CYC</ipxact:name>
                <ipxact:displayName>tCCD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_7_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDSH_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ERR_INJECT_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ERR_INJECT_EN</ipxact:name>
                <ipxact:displayName>Error Inject EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PER_DRAM_ADDR" type="bit">
                <ipxact:name>MEM_DDRT_PER_DRAM_ADDR</ipxact:name>
                <ipxact:displayName>Per-DRAM addressability</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_QDR2_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR4_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TQH_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TQH_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RDIMM_CONFIG" type="string">
                <ipxact:name>MEM_DDR3_RDIMM_CONFIG</ipxact:name>
                <ipxact:displayName>DDR3 RDIMM/LRDIMM control words</ipxact:displayName>
                <ipxact:value>0000000000000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_VREF_CAL" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_VREF_CAL</ipxact:name>
                <ipxact:displayName>Skip VREF calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR4_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_REORDER_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDR3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PWR_MODE" type="string">
                <ipxact:name>MEM_DDRT_PWR_MODE</ipxact:name>
                <ipxact:displayName>DIMM Power Mode</ipxact:displayName>
                <ipxact:value>DDRT_PWR_MODE_12W</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TQH_CYC" type="real">
                <ipxact:name>MEM_RLD3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDRT_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_LPDDR3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_PREAMBLE" type="int">
                <ipxact:name>MEM_DDR4_READ_PREAMBLE</ipxact:name>
                <ipxact:displayName>Read preamble</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_QDR4_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USER_VREFDQ_TRAINING_RANGE" type="string">
                <ipxact:name>MEM_DDR4_USER_VREFDQ_TRAINING_RANGE</ipxact:name>
                <ipxact:displayName>VrefDQ training range</ipxact:displayName>
                <ipxact:value>DDR4_VREFDQ_TRAINING_RANGE_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_10_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TINIT_US" type="int">
                <ipxact:name>MEM_DDRT_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_AC_LANE" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_AC_LANE</ipxact:name>
                <ipxact:displayName>Address/command I/O lane of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR4_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>150.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to write turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD2_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_9_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DM_EN" type="bit">
                <ipxact:name>MEM_RLD3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CK_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_DDR3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_ADDR_INV_ENA" type="bit">
                <ipxact:name>MEM_QDR4_ADDR_INV_ENA</ipxact:name>
                <ipxact:displayName>Address bus inversion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_CA_DESKEW_EN" type="bit">
                <ipxact:name>DIAG_RLD3_CA_DESKEW_EN</ipxact:name>
                <ipxact:displayName>Enable address/command deskew calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>8.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDRT_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_11_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_POISON_DETECTION_EN" type="bit">
                <ipxact:name>CTRL_DDRT_POISON_DETECTION_EN</ipxact:name>
                <ipxact:displayName>Error Poison </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_0_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ENABLE_MICRON_AP" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_ENABLE_MICRON_AP</ipxact:name>
                <ipxact:displayName>Enable Micron Automata Calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_D_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_D_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within D group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDR4_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDR4_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_RLD2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_10_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>5.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_RLD2_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TWLH_CYC</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read Q ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDR3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TFAW_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDH_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQD_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQD_NS</ipxact:name>
                <ipxact:displayName>tCQD</ipxact:displayName>
                <ipxact:value>0.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_STORED_PARAM" type="string">
                <ipxact:name>EMIF_15_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_15_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_AREF_PROTOCOL_ENUM" type="string">
                <ipxact:name>MEM_RLD3_AREF_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>AREF protocol</ipxact:displayName>
                <ipxact:value>RLD3_AREF_BAC</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_I2C_USE_SMC" type="bit">
                <ipxact:name>PHY_DDRT_I2C_USE_SMC</ipxact:name>
                <ipxact:displayName>PARAM_PHY_I2C_USE_SMC_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_QDR2_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDRT_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIS_PS" type="int">
                <ipxact:name>MEM_DDRT_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>60</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDR4_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR4_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_DRIVER_MARGINING" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_DRIVER_MARGINING</ipxact:name>
                <ipxact:displayName>Enable driver margining for DDR-T</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TIH_PS" type="int">
                <ipxact:name>MEM_DDRT_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>95</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDS_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDR4_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_RLD3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR4_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TCL" type="int">
                <ipxact:name>MEM_DDR3_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>14</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDR4_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TDQSQ_PS_NAME</ipxact:displayName>
                <ipxact:value>66</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWLH_PS" type="real">
                <ipxact:name>MEM_LPDDR3_TWLH_PS</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>175.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>K/K# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDR3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRCD_NS" type="real">
                <ipxact:name>MEM_DDR3_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>13.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_STORED_PARAM" type="string">
                <ipxact:name>EMIF_12_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_12_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TSA_NS" type="real">
                <ipxact:name>MEM_QDR2_TSA_NS</ipxact:name>
                <ipxact:displayName>tSA</ipxact:displayName>
                <ipxact:value>0.23</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_GNT_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_GNT_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write to grant turnaround time (different DIMM)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SEQ_RESET_AUTO_RELEASE" type="string">
                <ipxact:name>DIAG_SEQ_RESET_AUTO_RELEASE</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEQ_RESET_AUTO_RELEASE_NAME</ipxact:displayName>
                <ipxact:value>avl</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_QDR4_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRP_NS" type="real">
                <ipxact:name>MEM_DDR4_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>13.32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_QDR2_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_QDR2_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDR3_ASR_MANUAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_LPDDR3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TFAW_DLR_CYC" type="int">
                <ipxact:name>MEM_DDR4_TFAW_DLR_CYC</ipxact:name>
                <ipxact:displayName>tFAW_dlr</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR4_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_ODT_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_ODT_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DODT Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_ODT_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDRT_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_HMC_HRC" type="string">
                <ipxact:name>DIAG_HMC_HRC</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_HMC_HRC_NAME</ipxact:displayName>
                <ipxact:value>auto</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ZQ_INTERVAL_MS" type="int">
                <ipxact:name>CTRL_DDRT_ZQ_INTERVAL_MS</ipxact:name>
                <ipxact:displayName>ZQCS command interval</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDR4_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BANK_GROUP_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>Bank group width</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_144_DB_VREFDQ" type="int">
                <ipxact:name>MEM_DDRT_SPD_144_DB_VREFDQ</ipxact:name>
                <ipxact:displayName>SPD Byte 144 - DB VrefDQ for DRAM Interface</ipxact:displayName>
                <ipxact:value>25</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWLS_PS" type="real">
                <ipxact:name>MEM_LPDDR3_TWLS_PS</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>175.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_READ_PREAMBLE_TRAINING" type="bit">
                <ipxact:name>MEM_DDR4_READ_PREAMBLE_TRAINING</ipxact:name>
                <ipxact:displayName>Read preamble training mode enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_DDR4_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDR3_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_RLD3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR4_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WTCL" type="int">
                <ipxact:name>MEM_DDRT_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_RLD3_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDR3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_STATUS_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_STATUS_EN</ipxact:name>
                <ipxact:displayName>Export error-correction code (ECC) status ports </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_RLD3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE" type="string">
                <ipxact:name>SYS_INFO_DEVICE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_NAME</ipxact:displayName>
                <ipxact:value>AGFB014R24A2E2V</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TFAW_DLR_CYC" type="int">
                <ipxact:name>MEM_DDRT_TFAW_DLR_CYC</ipxact:name>
                <ipxact:displayName>tFAW_dlr</ipxact:displayName>
                <ipxact:value>16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_QDR2_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDR3_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_ENABLE_POWER_OF_TWO_BUS" type="bit">
                <ipxact:name>CTRL_QDR2_AVL_ENABLE_POWER_OF_TWO_BUS</ipxact:name>
                <ipxact:displayName>Generate power-of-2 data bus widths for Qsys</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_139_DB_REV" type="int">
                <ipxact:name>MEM_DDRT_SPD_139_DB_REV</ipxact:name>
                <ipxact:displayName>DB Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_UPPER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_UPPER_LIMIT</ipxact:name>
                <ipxact:displayName>Post-pay refresh upper limit</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_QDR4_DEF_RAW_TURNAROUND_DELAY_CYC_NAME</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>3.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_EXT_ERR_INJECT_EN" type="bit">
                <ipxact:name>CTRL_DDRT_EXT_ERR_INJECT_EN</ipxact:name>
                <ipxact:displayName>Ext Error Inject EN</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0" type="string">
                <ipxact:name>PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_PHASE_SHIFT_UNIT_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>ps</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSQ_UI" type="real">
                <ipxact:name>MEM_DDR4_TDQSQ_UI</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_ENHANCED_TESTING" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_ENHANCED_TESTING</ipxact:name>
                <ipxact:displayName>Enable enhanced testing</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_VREFOUT" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_VREFOUT</ipxact:name>
                <ipxact:displayName>Use recommended initial VrefDQ value</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_RLD3_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_MEM_TYPE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_MEM_TYPE_ENUM</ipxact:name>
                <ipxact:displayName>Memory Type  </ipxact:displayName>
                <ipxact:value>MEM_XP</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD2_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>533.333</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PORT_AFI_C_WIDTH" type="int">
                <ipxact:name>CTRL_DDRT_PORT_AFI_C_WIDTH</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_PORT_AFI_C_WIDTH_NAME</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_Q_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_Q_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within Q group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_LPDDR3_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_CONTROLLED_RFSH_ENA" type="bit">
                <ipxact:name>MEM_DDR4_TEMP_CONTROLLED_RFSH_ENA</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_Q_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_Q_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (Q group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DATA_LATENCY_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_DATA_LATENCY_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Data Latency</ipxact:displayName>
                <ipxact:value>RLD3_DL_RL16_WL17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_READ_DBI" type="bit">
                <ipxact:name>MEM_DDRT_READ_DBI</ipxact:name>
                <ipxact:displayName>Read DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR4_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR3_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_BWS_EN" type="bit">
                <ipxact:name>MEM_QDR2_BWS_EN</ipxact:name>
                <ipxact:displayName>Enable BWS# pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR3_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_135_RCD_REV" type="int">
                <ipxact:name>MEM_DDRT_SPD_135_RCD_REV</ipxact:name>
                <ipxact:displayName>RCD Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TQKQ_MAX_PS" type="int">
                <ipxact:name>MEM_RLD3_TQKQ_MAX_PS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_RLD3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DATA_INV_ENA" type="bit">
                <ipxact:name>MEM_QDR4_DATA_INV_ENA</ipxact:name>
                <ipxact:displayName>Data bus inversion</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CA_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CA_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD CA Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CA_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_CONFIG_ENUM" type="string">
                <ipxact:name>MEM_RLD2_CONFIG_ENUM</ipxact:name>
                <ipxact:displayName>Configuration</ipxact:displayName>
                <ipxact:value>RLD2_CONFIG_TRC_8_TRL_8_TWL_9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TMRR_CK_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TMRR_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRR</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DM_EN" type="bit">
                <ipxact:name>MEM_DDRT_DM_EN</ipxact:name>
                <ipxact:displayName>Data mask</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ADD_READY_PIPELINE" type="bit">
                <ipxact:name>DIAG_ADD_READY_PIPELINE</ipxact:name>
                <ipxact:displayName>Add additional pipeline on the ready/WaitRequest path. </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CAL_MODE" type="int">
                <ipxact:name>MEM_DDRT_CAL_MODE</ipxact:name>
                <ipxact:displayName>CS to Addr/CMD Latency</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR4_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDH_DC_MV" type="int">
                <ipxact:name>MEM_RLD3_TDH_DC_MV</ipxact:name>
                <ipxact:displayName>tDH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_9_STORED_PARAM" type="string">
                <ipxact:name>EMIF_9_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_9_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCCD_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TCCD_L_CYC</ipxact:name>
                <ipxact:displayName>tCCD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDRT_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDR3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_QDR2_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SHORT_QSYS_INTERFACE_NAMES" type="bit">
                <ipxact:name>SHORT_QSYS_INTERFACE_NAMES</ipxact:name>
                <ipxact:displayName>Use short Qsys interface names</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_FAST_SIM_OVERRIDE" type="string">
                <ipxact:name>DIAG_FAST_SIM_OVERRIDE</ipxact:name>
                <ipxact:displayName>Fast simulation override</ipxact:displayName>
                <ipxact:value>FAST_SIM_OVERRIDE_DEFAULT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM" type="int">
                <ipxact:name>MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_ODT_LESS_BS_PARK_OHM_NAME</ipxact:displayName>
                <ipxact:value>240</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_CK_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PARITY_CMD_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PARITY_CMD_EN</ipxact:name>
                <ipxact:displayName>CMD Parity EN </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_14_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>QK/QK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>5.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_RLD3_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TREFI_US" type="real">
                <ipxact:name>MEM_DDR4_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>PHY_DDR3_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>PARAM_PHY_DDR3_CAL_ENABLE_NON_DES_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDR4_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_AC_PARITY_LATENCY" type="string">
                <ipxact:name>MEM_DDR4_AC_PARITY_LATENCY</ipxact:name>
                <ipxact:displayName>Addr/CMD parity latency</ipxact:displayName>
                <ipxact:value>DDR4_AC_PARITY_LATENCY_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_MAJOR_MODE_EN" type="bit">
                <ipxact:name>CTRL_DDR4_MAJOR_MODE_EN</ipxact:name>
                <ipxact:displayName>Enable controller major mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_QDR4_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_RLD3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDR4_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_2_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_2_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DM_EN" type="bit">
                <ipxact:name>MEM_RLD2_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_MAX_K_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR2_MAX_K_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum K delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDRT_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1200.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_GEARDOWN" type="string">
                <ipxact:name>MEM_DDR4_GEARDOWN</ipxact:name>
                <ipxact:displayName>DDR4 geardown mode</ipxact:displayName>
                <ipxact:value>DDR4_GEARDOWN_HR</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDR3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRFC_NS" type="real">
                <ipxact:name>MEM_DDR3_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>160.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CHIP_ID_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_CHIP_ID_WIDTH</ipxact:name>
                <ipxact:displayName>Chip ID width</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDRT_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_LPDDR3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDR4_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_DDR4_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDR4_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDRT_RTT_WR_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDR4_RTT_WR_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_AC_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD2_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD2_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR4_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_QDR4_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_2_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_2_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 2</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDR3_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDRT_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKDK_MAX_CYC" type="real">
                <ipxact:name>MEM_RLD3_TCKDK_MAX_CYC</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DLL_EN" type="bit">
                <ipxact:name>MEM_DDRT_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_DDR4_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDR3_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>180</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIS_AC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tISCA (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDR3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_RLD3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_5</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_4</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_3</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_2</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_1</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_0</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT3_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT3_4X4</ipxact:name>
                <ipxact:displayName>ODT3</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_6_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CFG_GEN_SBE" type="bit">
                <ipxact:name>MEM_DDRT_CFG_GEN_SBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_CFG_GEN_SBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on,off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_4X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_CONTROLLED_RFSH_ENA" type="bit">
                <ipxact:name>MEM_DDRT_TEMP_CONTROLLED_RFSH_ENA</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKDK_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKDK_MAX_NS</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_8</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_DDR3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between DIMMs/devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_7</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_PS_GUI_6</ipxact:name>
                <ipxact:displayName>Phase shift</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSCKDL" type="int">
                <ipxact:name>MEM_LPDDR3_TDQSCKDL</ipxact:name>
                <ipxact:displayName>tDQSCKDL</ipxact:displayName>
                <ipxact:value>614</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_DDR4_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to DIMM/device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_QDR4_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_BL" type="int">
                <ipxact:name>MEM_RLD2_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_RLD2_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_PD_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_PD_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive (pull-down)</ipxact:displayName>
                <ipxact:value>QDR4_OUTPUT_DRIVE_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRAS_NS" type="real">
                <ipxact:name>MEM_DDR3_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>33.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT1_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT1_4X4</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_144_DB_VREFDQ" type="int">
                <ipxact:name>MEM_DDR4_SPD_144_DB_VREFDQ</ipxact:name>
                <ipxact:displayName>SPD Byte 144 - DB VrefDQ for DRAM Interface</ipxact:displayName>
                <ipxact:value>37</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXT_DOCS" type="bit">
                <ipxact:name>DIAG_EXT_DOCS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_EXT_DOCS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_PAR_EN" type="bit">
                <ipxact:name>MEM_DDR4_ALERT_PAR_EN</ipxact:name>
                <ipxact:displayName>Enable ALERT#/PAR pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_RLD3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDR4_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DRV_STR" type="string">
                <ipxact:name>MEM_LPDDR3_DRV_STR</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>LPDDR3_DRV_STR_40D_40U</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_READ_PREAMBLE" type="int">
                <ipxact:name>MEM_DDRT_USER_READ_PREAMBLE</ipxact:name>
                <ipxact:displayName>Read preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TDS_NS" type="real">
                <ipxact:name>MEM_RLD2_TDS_NS</ipxact:name>
                <ipxact:displayName>tDS</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_DDR4_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_QDR4_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_WRITE_CRC" type="bit">
                <ipxact:name>MEM_DDRT_WRITE_CRC</ipxact:name>
                <ipxact:displayName>Write CRC enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_LPDDR3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TDH_NS" type="real">
                <ipxact:name>MEM_RLD2_TDH_NS</ipxact:name>
                <ipxact:displayName>tDH</ipxact:displayName>
                <ipxact:value>0.17</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_VREFDQ_VALUE" type="string">
                <ipxact:name>MEM_DDRT_LRDIMM_VREFDQ_VALUE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_VREFDQ_VALUE_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDRT_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>165</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_PAR_EN" type="bit">
                <ipxact:name>MEM_DDRT_ALERT_PAR_EN</ipxact:name>
                <ipxact:displayName>Enable ALERT#/PAR pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_STORED_PARAM" type="string">
                <ipxact:name>EMIF_3_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_3_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR3_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DEFAULT_VREFOUT" type="bit">
                <ipxact:name>MEM_DDR4_DEFAULT_VREFOUT</ipxact:name>
                <ipxact:displayName>Use recommended initial VrefDQ value</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_5</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DLL_EN" type="bit">
                <ipxact:name>MEM_DDR3_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_6</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_7</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_8</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ASR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ASR_ENUM</ipxact:name>
                <ipxact:displayName>Auto self-refresh method</ipxact:displayName>
                <ipxact:value>DDR4_ASR_MANUAL_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_RLD3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_TCL_ADDED" type="int">
                <ipxact:name>MEM_DDRT_USER_TCL_ADDED</ipxact:name>
                <ipxact:displayName>Additional CAS latency at PHY</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TSD_NS" type="real">
                <ipxact:name>MEM_QDR2_TSD_NS</ipxact:name>
                <ipxact:displayName>tSD</ipxact:displayName>
                <ipxact:value>0.23</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPORT_VJI" type="bit">
                <ipxact:name>DIAG_EXPORT_VJI</ipxact:name>
                <ipxact:displayName>Export Virtual JTAG Interface (VJI)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_QDR4_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_DFT_SIGNALS" type="bit">
                <ipxact:name>DIAG_EXPOSE_DFT_SIGNALS</ipxact:name>
                <ipxact:displayName>Expose test and debug signals</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PARTIAL_WRITES" type="bit">
                <ipxact:name>MEM_DDRT_PARTIAL_WRITES</ipxact:name>
                <ipxact:displayName>Partial Writes</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_0</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_1</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_2</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_3</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_RCLK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_FREQ_MHZ_GUI_4</ipxact:name>
                <ipxact:displayName>Frequency</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>DK/DK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_QDR2_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDRT_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDRT_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKH_HCYC" type="real">
                <ipxact:name>MEM_RLD2_TQKH_HCYC</ipxact:name>
                <ipxact:displayName>tQKH</ipxact:displayName>
                <ipxact:value>0.9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_FINE_GRANULARITY_REFRESH" type="string">
                <ipxact:name>MEM_DDRT_FINE_GRANULARITY_REFRESH</ipxact:name>
                <ipxact:displayName>Fine granularity refresh</ipxact:displayName>
                <ipxact:value>DDRT_FINE_REFRESH_FIXED_1X</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_READ_PREAMBLE_TRAINING" type="bit">
                <ipxact:name>MEM_DDRT_READ_PREAMBLE_TRAINING</ipxact:name>
                <ipxact:displayName>Read preamble training mode enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDVWP_UI" type="real">
                <ipxact:name>MEM_DDR4_TDVWP_UI</ipxact:name>
                <ipxact:displayName>tDVWp</ipxact:displayName>
                <ipxact:value>0.72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_AC_PARITY_LATENCY" type="string">
                <ipxact:name>MEM_DDRT_AC_PARITY_LATENCY</ipxact:name>
                <ipxact:displayName>Addr/CMD parity latency</ipxact:displayName>
                <ipxact:value>DDRT_AC_PARITY_LATENCY_DISABLE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD2_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_RLD2_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_RLD3_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_RLD3_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_STORED_PARAM" type="string">
                <ipxact:name>EMIF_1_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_1_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIH_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TIH_PS</ipxact:name>
                <ipxact:displayName>tIHCA (base)</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_RLD3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR2_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>633.333</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_HIDE_LATENCY_SETTINGS" type="bit">
                <ipxact:name>MEM_DDRT_HIDE_LATENCY_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced latency settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_RLD3_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PMM_ADR_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PMM_ADR_FLOW_EN</ipxact:name>
                <ipxact:displayName>PMM ADR Flow  </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_DDRT_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_STORED_PARAM" type="string">
                <ipxact:name>EMIF_5_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_5_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDR4_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_USE_RS232_UART" type="bit">
                <ipxact:name>DIAG_USE_RS232_UART</ipxact:name>
                <ipxact:displayName>Use an RS232 UART for Soft NIOS Calibration Processor debug output (requires code change)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIS_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TIS_PS</ipxact:name>
                <ipxact:displayName>tISCA (base)</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_WRITE_PROTOCOL_ENUM" type="string">
                <ipxact:name>MEM_RLD3_WRITE_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Write protocol</ipxact:displayName>
                <ipxact:value>RLD3_WRITE_1BANK</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_DIMM_DENSITY" type="int">
                <ipxact:name>CTRL_DDRT_DIMM_DENSITY</ipxact:name>
                <ipxact:displayName>Capacity of Optane DIMM</ipxact:displayName>
                <ipxact:value>128</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SOFT_NIOS_MODE" type="string">
                <ipxact:name>DIAG_SOFT_NIOS_MODE</ipxact:name>
                <ipxact:displayName>Use Soft NIOS Processor for On-Chip Debug</ipxact:displayName>
                <ipxact:value>SOFT_NIOS_MODE_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT</ipxact:displayName>
                <ipxact:value>RLD3_ODT_40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDR3_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_RLD2_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ENABLE_NON_DES" type="bit">
                <ipxact:name>DIAG_DDRT_CAL_ENABLE_NON_DES</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ENABLE_NON_DES_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_LPDDR3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_L_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_L_CYC</ipxact:name>
                <ipxact:displayName>tRRD_L</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_148_DRAM_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_148_DRAM_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 148 - DRAM Drive Strength</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQ slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRCD_NS" type="real">
                <ipxact:name>MEM_DDR4_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>13.32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DEFAULT_ADDED_LATENCY" type="bit">
                <ipxact:name>MEM_DDRT_DEFAULT_ADDED_LATENCY</ipxact:name>
                <ipxact:displayName>Use recommended additional latency settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDR4_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>Calibration address 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DM_EN" type="bit">
                <ipxact:name>MEM_LPDDR3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDR4_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>Calibration address 1</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_QDR4_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR4_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR4_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_THA_NS" type="real">
                <ipxact:name>MEM_QDR2_THA_NS</ipxact:name>
                <ipxact:displayName>tHA</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_137_RCD_CA_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_137_RCD_CA_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 137 - RCD Drive Strength for Command/Address</ipxact:displayName>
                <ipxact:value>101</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_AC_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_RLD3_AC_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and CK</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_HALF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDR4_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_0_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_AC_PIN" type="int">
                <ipxact:name>MEM_DDR4_ALERT_N_AC_PIN</ipxact:name>
                <ipxact:displayName>Pin index of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_PMM_WPQ_FLUSH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_PMM_WPQ_FLUSH_EN</ipxact:name>
                <ipxact:displayName>PMM WPQ Flush </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_QDR2_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_5_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_DK_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR4_DK_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DK and CK</ipxact:displayName>
                <ipxact:value>-0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_BRD_SKEW_WITHIN_QK_NS" type="real">
                <ipxact:name>BOARD_QDR4_BRD_SKEW_WITHIN_QK_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within QK group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RCD_CS_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RCD_CS_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCS[3:0]_n Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDR4_RCD_CS_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDR3_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR3_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_PD_ENUM" type="string">
                <ipxact:name>MEM_DDR3_PD_ENUM</ipxact:name>
                <ipxact:displayName>DLL precharge power down</ipxact:displayName>
                <ipxact:value>DDR3_PD_OFF</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_DDRT_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_LPDDR3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TINIT_US" type="int">
                <ipxact:name>MEM_DDR4_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_DDR4_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_QDR4_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIHCA (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_PERSISTENT_MODE" type="int">
                <ipxact:name>MEM_DDRT_PERSISTENT_MODE</ipxact:name>
                <ipxact:displayName>Persistent Mode</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_QDR2_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_DIE_REVISIONS" type="string">
                <ipxact:name>SYS_INFO_DEVICE_DIE_REVISIONS</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_DIE_REVISIONS_NAME</ipxact:displayName>
                <ipxact:value>HSSI_WHR_REVA,HSSI_CRETE3_REVA,MAIN_FM6_REVB</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_QDR2_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDR3_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR3_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_CONTROLLED_RFSH_RANGE" type="string">
                <ipxact:name>MEM_DDRT_TEMP_CONTROLLED_RFSH_RANGE</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh range</ipxact:displayName>
                <ipxact:value>DDRT_TEMP_CONTROLLED_RFSH_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_DDR4_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_142_DRAM_VREFDQ_R2" type="int">
                <ipxact:name>MEM_DDR4_SPD_142_DRAM_VREFDQ_R2</ipxact:name>
                <ipxact:displayName>SPD Byte 142 - DRAM VrefDQ for Package Rank 2</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRTP_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TRTP_CYC</ipxact:name>
                <ipxact:displayName>tRTP</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>CK/CK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD2_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BL_ENUM" type="string">
                <ipxact:name>MEM_DDRT_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDRT_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKQ_MIN_NS" type="real">
                <ipxact:name>MEM_RLD2_TQKQ_MIN_NS</ipxact:name>
                <ipxact:displayName>tQKQ_min</ipxact:displayName>
                <ipxact:value>-0.12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="TRAIT_IOBANK_REVISION" type="string">
                <ipxact:name>TRAIT_IOBANK_REVISION</ipxact:name>
                <ipxact:displayName>PARAM_TRAIT_IOBANK_REVISION_NAME</ipxact:displayName>
                <ipxact:value>IO96A_REVB0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_DDRT_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_WR_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDR4_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDRT_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_QDR2_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_CA_LEVEL_EN" type="bit">
                <ipxact:name>DIAG_RLD3_CA_LEVEL_EN</ipxact:name>
                <ipxact:displayName>Enable address/command leveling calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_RLD3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_RLD3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDRT_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TMRD_CK_CYC" type="int">
                <ipxact:name>MEM_DDR4_TMRD_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRD</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TMRW_CK_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TMRW_CK_CYC</ipxact:name>
                <ipxact:displayName>tMRW</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_DDR3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_QDR2_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write D ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_DDR3_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_QDR2_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_AC_LANE" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_AC_LANE</ipxact:name>
                <ipxact:displayName>Address/command I/O lane of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_POWER_MODEL" type="string">
                <ipxact:name>SYS_INFO_DEVICE_POWER_MODEL</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_POWER_MODEL_NAME</ipxact:displayName>
                <ipxact:value>STANDARD_POWER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_LPDDR3_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWLS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TWLS_CYC</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>0.13</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_11_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BL_ENUM" type="string">
                <ipxact:name>MEM_DDR3_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDR3_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_LRDIMM_EXTENDED_CONFIG" type="string">
                <ipxact:name>MEM_DDR3_LRDIMM_EXTENDED_CONFIG</ipxact:name>
                <ipxact:displayName>DDR3 LRDIMM additional control words</ipxact:displayName>
                <ipxact:value>000000000000000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_SENSOR_READOUT" type="bit">
                <ipxact:name>MEM_DDR4_TEMP_SENSOR_READOUT</ipxact:name>
                <ipxact:displayName>Temperature sensor readout</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_BANK_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD3_BANK_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Bank address width</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR4_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_USE_BOARD_DELAY_MODEL" type="bit">
                <ipxact:name>DIAG_USE_BOARD_DELAY_MODEL</ipxact:name>
                <ipxact:displayName>Use board delay model during simulation</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TINIT_US" type="int">
                <ipxact:name>MEM_LPDDR3_TINIT_US</ipxact:name>
                <ipxact:displayName>tINIT</ipxact:displayName>
                <ipxact:value>500</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDR3_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_ADD_RAW_TURNAROUND_DELAY_CYC" type="int">
                <ipxact:name>CTRL_QDR4_ADD_RAW_TURNAROUND_DELAY_CYC</ipxact:name>
                <ipxact:displayName>Additional read-after-write turnaround time</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TQH_CYC" type="real">
                <ipxact:name>MEM_QDR4_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_REFRESH_INTERVAL_US" type="real">
                <ipxact:name>MEM_RLD2_REFRESH_INTERVAL_US</ipxact:name>
                <ipxact:displayName>Refresh Interval</ipxact:displayName>
                <ipxact:value>0.24</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_LPDDR3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDR4_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable controller post-pay refresh</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_PHASE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_141_DRAM_VREFDQ_R1" type="int">
                <ipxact:name>MEM_DDR4_SPD_141_DRAM_VREFDQ_R1</ipxact:name>
                <ipxact:displayName>SPD Byte 141 - DRAM VrefDQ for Package Rank 1</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_QDR2_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_SELF_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDR4_SELF_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable Self-Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_DDR4_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWTR_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TWTR_L_CYC</ipxact:name>
                <ipxact:displayName>tWTR_L</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_149_DRAM_RTT_WR_NOM" type="int">
                <ipxact:name>MEM_DDRT_SPD_149_DRAM_RTT_WR_NOM</ipxact:name>
                <ipxact:displayName>SPD Byte 149-151 - DRAM ODT (RTT_WR and RTT_NOM)</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR4_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_BL" type="string">
                <ipxact:name>MEM_LPDDR3_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>LPDDR3_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_ISSP_EN" type="bit">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_ISSP_EN</ipxact:name>
                <ipxact:displayName>Enable In-System-Sources-and-Probes</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD" type="bit">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD</ipxact:name>
                <ipxact:displayName>Preload memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDR4_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDR3_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQH_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQH_NS</ipxact:name>
                <ipxact:displayName>tCQH</ipxact:displayName>
                <ipxact:value>0.71</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDRT_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDR3_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_12_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_STARVE_LIMIT" type="int">
                <ipxact:name>CTRL_DDRT_STARVE_LIMIT</ipxact:name>
                <ipxact:displayName>Starvation limit for each command</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDRT_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TDQSQ_PS_NAME</ipxact:displayName>
                <ipxact:value>66</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_ODT_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_ODT_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DODT Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_ODT_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ATCL_ENUM" type="string">
                <ipxact:name>MEM_DDRT_ATCL_ENUM</ipxact:name>
                <ipxact:displayName>Memory additive CAS latency setting</ipxact:displayName>
                <ipxact:value>DDRT_ATCL_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDRT_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRAS_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>42.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>8.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_RLD2_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_CKE_PER_DIMM" type="int">
                <ipxact:name>MEM_DDR3_CKE_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of clock enables per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_QDR4_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_WR_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_WR_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRAS_NS" type="real">
                <ipxact:name>MEM_DDR4_TRAS_NS</ipxact:name>
                <ipxact:displayName>tRAS</ipxact:displayName>
                <ipxact:value>32.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_1X1" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_1X1</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_3_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_3_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 3</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDRT_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ERR_REPLAY_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ERR_REPLAY_EN</ipxact:name>
                <ipxact:displayName>Replay on Error </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRFC_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFCab</ipxact:displayName>
                <ipxact:value>210.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDRT_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_QDR4_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CK_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_CK_WIDTH</ipxact:name>
                <ipxact:displayName>Number of clocks</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_TEMPERATURE_GRADE" type="string">
                <ipxact:name>SYS_INFO_DEVICE_TEMPERATURE_GRADE</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_TEMPERATURE_GRADE_NAME</ipxact:displayName>
                <ipxact:value>EXTENDED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_ALLOW_72_DQ_WIDTH" type="bit">
                <ipxact:name>PHY_DDR4_ALLOW_72_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>Allow DQ Widths of 72</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_QDR2_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_148_DRAM_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_148_DRAM_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 148 - DRAM Drive Strength</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_RLD3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>RLD3_SPEEDBIN_093E</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TQSH_CYC" type="real">
                <ipxact:name>MEM_DDRT_TQSH_CYC</ipxact:name>
                <ipxact:displayName>tQSH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRFC_NS" type="real">
                <ipxact:name>MEM_DDR4_TRFC_NS</ipxact:name>
                <ipxact:displayName>tRFC</ipxact:displayName>
                <ipxact:value>550.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_SKIP_ODT_SWEEPING" type="bit">
                <ipxact:name>MEM_QDR4_SKIP_ODT_SWEEPING</ipxact:name>
                <ipxact:displayName>Skip automatic optimization of Clock and Address/Command ODT setting during calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_NUM_OF_DIMMS" type="int">
                <ipxact:name>MEM_DDR3_NUM_OF_DIMMS</ipxact:name>
                <ipxact:displayName>Number of DIMMs</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_11_STORED_PARAM" type="string">
                <ipxact:name>EMIF_11_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_11_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_3_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_CK_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_CK_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Clock)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDQSQ_UI" type="real">
                <ipxact:name>MEM_DDRT_TDQSQ_UI</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>0.16</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ROW_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_ROW_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Row address width</ipxact:displayName>
                <ipxact:value>18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLS_PS" type="real">
                <ipxact:name>MEM_DDRT_TWLS_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TWLS_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_RLD3_USER_RCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>QK/QK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>7.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_DBI" type="bit">
                <ipxact:name>MEM_DDR4_WRITE_DBI</ipxact:name>
                <ipxact:displayName>Write DBI</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DISCRETE_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDRT_DISCRETE_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd chip-selects</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ENABLE_DEFAULT_MODE" type="bit">
                <ipxact:name>DIAG_RLD3_ENABLE_DEFAULT_MODE</ipxact:name>
                <ipxact:displayName>Enable default traffic pattern (pattern configured during compile-time)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_15_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_VREFDQ_TRAINING_VALUE" type="real">
                <ipxact:name>MEM_DDRT_USER_VREFDQ_TRAINING_VALUE</ipxact:name>
                <ipxact:displayName>VrefDQ training value</ipxact:displayName>
                <ipxact:value>56.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_13_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DQ_PER_DEVICE" type="int">
                <ipxact:name>MEM_RLD3_DQ_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USE_OLD_SMBUS_MULTICOL" type="bit">
                <ipxact:name>PHY_DDRT_USE_OLD_SMBUS_MULTICOL</ipxact:name>
                <ipxact:displayName>Enable I2C Multicolumn</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXTRA_CONFIGS" type="string">
                <ipxact:name>DIAG_EXTRA_CONFIGS</ipxact:name>
                <ipxact:displayName>Extra configuration</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR3_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWLH_PS" type="real">
                <ipxact:name>MEM_DDRT_TWLH_PS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TWLH_PS_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_NEW_EFFMON_S10" type="bit">
                <ipxact:name>DIAG_DDRT_USE_NEW_EFFMON_S10</ipxact:name>
                <ipxact:displayName>Use Efficiency Monitor with Unified Toolkit</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCCQO_NS" type="real">
                <ipxact:name>MEM_QDR2_TCCQO_NS</ipxact:name>
                <ipxact:displayName>tCCQO</ipxact:displayName>
                <ipxact:value>0.45</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_MAX_DK_DELAY_NS" type="real">
                <ipxact:name>BOARD_RLD3_MAX_DK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_1_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_1_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR4_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RANKS_PER_DIMM" type="int">
                <ipxact:name>MEM_DDRT_RANKS_PER_DIMM</ipxact:name>
                <ipxact:displayName>Number of physical ranks per DIMM</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_LPDDR3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MIRROR_ADDRESSING_EN" type="bit">
                <ipxact:name>MEM_DDRT_MIRROR_ADDRESSING_EN</ipxact:name>
                <ipxact:displayName>Enable address mirroring for odd ranks</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_IS_SKEW_WITHIN_QK_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR4_IS_SKEW_WITHIN_QK_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (QK group)</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DQ_PER_DQS" type="int">
                <ipxact:name>MEM_DDR3_DQ_PER_DQS</ipxact:name>
                <ipxact:displayName>DQ pins per DQS group</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_139_DB_REV" type="int">
                <ipxact:name>MEM_DDR4_SPD_139_DB_REV</ipxact:name>
                <ipxact:displayName>DB Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_RLD3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SELF_RFSH_ABORT" type="bit">
                <ipxact:name>MEM_DDR4_SELF_RFSH_ABORT</ipxact:name>
                <ipxact:displayName>Self refresh abort</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDR4_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_138_RCD_CK_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_138_RCD_CK_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 138 - RCD Drive Strength for CK</ipxact:displayName>
                <ipxact:value>5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CAL_MODE" type="int">
                <ipxact:name>MEM_DDR4_CAL_MODE</ipxact:name>
                <ipxact:displayName>CS to Addr/CMD Latency</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWR_NS" type="real">
                <ipxact:name>MEM_DDR4_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_RLD2_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read DQ slew rate</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDRT_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WTCL" type="int">
                <ipxact:name>MEM_DDR4_WTCL</ipxact:name>
                <ipxact:displayName>Memory write CAS latency setting</ipxact:displayName>
                <ipxact:value>12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_DEPTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD3_DEPTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable depth expansion using twin die package</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_QDR4_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_WDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_WDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDH_PS" type="int">
                <ipxact:name>MEM_DDR3_TDH_PS</ipxact:name>
                <ipxact:displayName>tDH (base)</ipxact:displayName>
                <ipxact:value>55</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDR3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD2_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>On-Die Termination</ipxact:displayName>
                <ipxact:value>RLD2_ODT_ON</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_QDR2_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDS_PS" type="int">
                <ipxact:name>MEM_DDR3_TDS_PS</ipxact:name>
                <ipxact:displayName>tDS (base)</ipxact:displayName>
                <ipxact:value>53</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_UPI_ID_WIDTH" type="int">
                <ipxact:name>CTRL_DDRT_UPI_ID_WIDTH</ipxact:name>
                <ipxact:displayName>PARAM_CTRL_DDRT_UPI_ID_WIDTH_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_LPDDR3_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_5_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_5_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_HOST_VIRAL_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_HOST_VIRAL_FLOW_EN</ipxact:name>
                <ipxact:displayName>Host Error Viral </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TREFI_US" type="real">
                <ipxact:name>MEM_DDRT_TREFI_US</ipxact:name>
                <ipxact:displayName>tREFI</ipxact:displayName>
                <ipxact:value>7.8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWR_NS" type="real">
                <ipxact:name>MEM_DDRT_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD2_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_NOM</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_USER_REFRESH_EN" type="bit">
                <ipxact:name>CTRL_DDRT_USER_REFRESH_EN</ipxact:name>
                <ipxact:displayName>Enable User Refresh Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="IS_ED_SLAVE" type="bit">
                <ipxact:name>IS_ED_SLAVE</ipxact:name>
                <ipxact:displayName>PARAM_IS_ED_SLAVE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR3_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_EARLY_READY" type="bit">
                <ipxact:name>DIAG_EXPOSE_EARLY_READY</ipxact:name>
                <ipxact:displayName>Expose Early Ready</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_USER_NUM_OF_EXTRA_CLKS" type="int">
                <ipxact:name>PLL_USER_NUM_OF_EXTRA_CLKS</ipxact:name>
                <ipxact:displayName>Number of additional core clocks</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDR3_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>Enable automatic calibration after reset</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_DDR3_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_RLD3_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDRT_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT" type="bit">
                <ipxact:name>PHY_RLD3_CORE_CLKS_SHARING_EXPOSE_SLAVE_OUT</ipxact:name>
                <ipxact:displayName>Export clks_sharing_slave_out to facilitate multi-slave connectivity</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_USE_DEFAULT_ODT" type="bit">
                <ipxact:name>MEM_LPDDR3_USE_DEFAULT_ODT</ipxact:name>
                <ipxact:displayName>Use Default ODT Assertion Tables</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DM_EN" type="bit">
                <ipxact:name>MEM_DDR3_DM_EN</ipxact:name>
                <ipxact:displayName>Enable DM pins</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CAL_DEBUG_CLOCK_FREQUENCY" type="longint">
                <ipxact:name>CAL_DEBUG_CLOCK_FREQUENCY</ipxact:name>
                <ipxact:displayName>PARAM_CAL_DEBUG_CLOCK_FREQUENCY_NAME</ipxact:displayName>
                <ipxact:value>50000000</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TEMP_CONTROLLED_RFSH_RANGE" type="string">
                <ipxact:name>MEM_DDR4_TEMP_CONTROLLED_RFSH_RANGE</ipxact:name>
                <ipxact:displayName>Temperature controlled refresh range</ipxact:displayName>
                <ipxact:value>DDR4_TEMP_CONTROLLED_RFSH_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDRT_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TQKQ_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TQKQ_MAX_PS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_DATA_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_DATA_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_QDR4_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_LPDDR3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TCQDOH_NS" type="real">
                <ipxact:name>MEM_QDR2_TCQDOH_NS</ipxact:name>
                <ipxact:displayName>tCQDOH</ipxact:displayName>
                <ipxact:value>-0.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_WRITE_PREAMBLE" type="int">
                <ipxact:name>MEM_DDRT_USER_WRITE_PREAMBLE</ipxact:name>
                <ipxact:displayName>Write preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_AC_PERSISTENT_ERROR" type="bit">
                <ipxact:name>MEM_DDRT_AC_PERSISTENT_ERROR</ipxact:name>
                <ipxact:displayName>Addr/CMD persistent error</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_DDR4_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_CRC" type="bit">
                <ipxact:name>MEM_DDR4_WRITE_CRC</ipxact:name>
                <ipxact:displayName>Write CRC enable</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_AUTO_POWER_DOWN_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_AUTO_POWER_DOWN_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Power-Down</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_PHASE_DEG_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="TRAIT_SUPPORTS_VID" type="string">
                <ipxact:name>TRAIT_SUPPORTS_VID</ipxact:name>
                <ipxact:displayName>PARAM_TRAIT_SUPPORTS_VID_NAME</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKDK_MIN_CYC" type="real">
                <ipxact:name>MEM_RLD3_TCKDK_MIN_CYC</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_VDIVW_TOTAL" type="int">
                <ipxact:name>MEM_DDR4_VDIVW_TOTAL</ipxact:name>
                <ipxact:displayName>VdiVW_total</ipxact:displayName>
                <ipxact:value>130</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_RLD3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_RLD3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDSH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDSH_CYC</ipxact:name>
                <ipxact:displayName>tDSH</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR3_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDR3_RTT_NOM_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CS_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CS_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD DCS[3:0]_n Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CS_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DB_RESET_AUTO_RELEASE" type="string">
                <ipxact:name>DIAG_DB_RESET_AUTO_RELEASE</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DB_RESET_AUTO_RELEASE_NAME</ipxact:displayName>
                <ipxact:value>avl_release</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_QDR4_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_DDR3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_R_ODTN_1X1" type="string">
                <ipxact:name>MEM_DDR3_R_ODTN_1X1</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank,0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDRT_RTT_NOM_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_RLD3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_SIM_REGTEST_MODE" type="bit">
                <ipxact:name>DIAG_SIM_REGTEST_MODE</ipxact:name>
                <ipxact:displayName>Simulation regtest mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_POST_REFRESH_LOWER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_POST_REFRESH_LOWER_LIMIT</ipxact:name>
                <ipxact:displayName>Post-pay refresh lower limit</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDIVW_DJ_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDIVW_DJ_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TDIVW_DJ_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_RLD3_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Address width</ipxact:displayName>
                <ipxact:value>20</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TISH_PS" type="int">
                <ipxact:name>MEM_QDR4_TISH_PS</ipxact:name>
                <ipxact:displayName>tISH</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDIVW_TOTAL_UI" type="real">
                <ipxact:name>MEM_DDRT_TDIVW_TOTAL_UI</ipxact:name>
                <ipxact:displayName>TdiVW_total</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_RZQ_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_RZQ_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>RZQ I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDRT_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODT0_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODT0_2X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TQH_CYC" type="real">
                <ipxact:name>MEM_DDR4_TQH_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_TQH_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_REORDER_EN" type="bit">
                <ipxact:name>CTRL_DDRT_REORDER_EN</ipxact:name>
                <ipxact:displayName>Enable Reordering</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_SKEW_BETWEEN_DQS_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_SKEW_BETWEEN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DQS groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDR3_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DB_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DB_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_WR</ipxact:displayName>
                <ipxact:value>DDR4_DB_RTT_WR_RZQ_3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_DDRT_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWR_NS" type="real">
                <ipxact:name>MEM_DDR3_TWR_NS</ipxact:name>
                <ipxact:displayName>tWR</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_QDR4_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_6_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_6_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDRT_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RS232_UART_BAUDRATE" type="int">
                <ipxact:name>DIAG_RS232_UART_BAUDRATE</ipxact:name>
                <ipxact:displayName>RS232 UART Speed</ipxact:displayName>
                <ipxact:value>57600</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDR4_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_133_RCD_DB_VENDOR_LSB" type="int">
                <ipxact:name>MEM_DDR4_SPD_133_RCD_DB_VENDOR_LSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (LSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_SRT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_SRT_ENUM</ipxact:name>
                <ipxact:displayName>Self-refresh temperature</ipxact:displayName>
                <ipxact:value>DDR3_SRT_NORMAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWLS_PS" type="real">
                <ipxact:name>MEM_DDR3_TWLS_PS</ipxact:name>
                <ipxact:displayName>tWLS</ipxact:displayName>
                <ipxact:value>125.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_14_STORED_PARAM" type="string">
                <ipxact:name>EMIF_14_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_14_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_3_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_3_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_USER_VREFDQ_TRAINING_VALUE" type="real">
                <ipxact:name>MEM_DDR4_USER_VREFDQ_TRAINING_VALUE</ipxact:name>
                <ipxact:displayName>VrefDQ training value</ipxact:displayName>
                <ipxact:value>56.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDRT_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TEMP_SENSOR_READOUT" type="bit">
                <ipxact:name>MEM_DDRT_TEMP_SENSOR_READOUT</ipxact:name>
                <ipxact:displayName>Temperature sensor readout</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_13_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_RLD2_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SELF_RFSH_ABORT" type="bit">
                <ipxact:name>MEM_DDRT_SELF_RFSH_ABORT</ipxact:name>
                <ipxact:displayName>Self refresh abort</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EXPOSE_RD_TYPE" type="bit">
                <ipxact:name>DIAG_EXPOSE_RD_TYPE</ipxact:name>
                <ipxact:displayName>Expose Read Type</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_QDR2_SEL_DESIGN" type="string">
                <ipxact:name>EX_DESIGN_GUI_QDR2_SEL_DESIGN</ipxact:name>
                <ipxact:displayName>Select design</ipxact:displayName>
                <ipxact:value>AVAIL_EX_DESIGNS_GEN_DESIGN</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_RTT_NOM_ENUM" type="string">
                <ipxact:name>MEM_DDR4_RTT_NOM_ENUM</ipxact:name>
                <ipxact:displayName>ODT Rtt nominal value</ipxact:displayName>
                <ipxact:value>DDR4_RTT_NOM_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_T_RC_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_T_RC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>tRC</ipxact:displayName>
                <ipxact:value>RLD3_TRC_9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TRCD_NS" type="real">
                <ipxact:name>MEM_LPDDR3_TRCD_NS</ipxact:name>
                <ipxact:displayName>tRCD</ipxact:displayName>
                <ipxact:value>18.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_WIDTH_EXPANDED" type="bit">
                <ipxact:name>MEM_RLD3_WIDTH_EXPANDED</ipxact:name>
                <ipxact:displayName>Enable width expansion</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_RLD3_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive</ipxact:displayName>
                <ipxact:value>RLD3_OUTPUT_DRIVE_40</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_TG_AVL_2_NUM_CFG_INTERFACES" type="int">
                <ipxact:name>DIAG_TG_AVL_2_NUM_CFG_INTERFACES</ipxact:name>
                <ipxact:displayName>Number of Traffic Generator 2.0 configuration interfaces</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN" type="bit">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_HEAD_OF_CHAIN</ipxact:name>
                <ipxact:displayName>First EMIF Instance in the Avalon Chain</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_RDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_RDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Read Q slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DQ_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWLH_PS" type="real">
                <ipxact:name>MEM_DDR3_TWLH_PS</ipxact:name>
                <ipxact:displayName>tWLH</ipxact:displayName>
                <ipxact:value>125.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDR3_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_MAX_CK_DELAY_NS" type="real">
                <ipxact:name>BOARD_QDR4_MAX_CK_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum CK delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_VREFDQ_VALUE" type="string">
                <ipxact:name>MEM_DDR4_LRDIMM_VREFDQ_VALUE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_VREFDQ_VALUE_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RCD_CA_IBT_ENUM" type="string">
                <ipxact:name>MEM_DDRT_RCD_CA_IBT_ENUM</ipxact:name>
                <ipxact:displayName>RCD CA Input Bus Termination</ipxact:displayName>
                <ipxact:value>DDRT_RCD_CA_IBT_100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USE_DEFAULT_ISI_VALUES" type="bit">
                <ipxact:name>BOARD_DDR3_USE_DEFAULT_ISI_VALUES</ipxact:name>
                <ipxact:displayName>Use default ISI/crosstalk values</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_12_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_12_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_ACK_POLICY" type="string">
                <ipxact:name>CTRL_DDRT_WR_ACK_POLICY</ipxact:name>
                <ipxact:displayName>Write Acknowldgement Policy </ipxact:displayName>
                <ipxact:value>POSTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKDK_MAX_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKDK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKDK_max</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_MAX_BURST_COUNT" type="int">
                <ipxact:name>CTRL_QDR4_AVL_MAX_BURST_COUNT</ipxact:name>
                <ipxact:displayName>Maximum Avalon-MM burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_EXPORT_CLK_STP_IF" type="bit">
                <ipxact:name>PHY_DDRT_EXPORT_CLK_STP_IF</ipxact:name>
                <ipxact:displayName>Export Clock Stop Interface</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TASH_PS" type="int">
                <ipxact:name>MEM_QDR4_TASH_PS</ipxact:name>
                <ipxact:displayName>tASH</ipxact:displayName>
                <ipxact:value>170</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDR3_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TCKQK_MAX_PS" type="int">
                <ipxact:name>MEM_RLD3_TCKQK_MAX_PS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TCKQK_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TCKQK_MAX_NS</ipxact:name>
                <ipxact:displayName>tCKQK_max</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_ENABLE_POWER_OF_TWO_BUS" type="bit">
                <ipxact:name>CTRL_QDR4_AVL_ENABLE_POWER_OF_TWO_BUS</ipxact:name>
                <ipxact:displayName>Generate power-of-2 data bus widths for Qsys</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_MPR_READ_FORMAT" type="string">
                <ipxact:name>MEM_DDRT_MPR_READ_FORMAT</ipxact:name>
                <ipxact:displayName>MPR read format</ipxact:displayName>
                <ipxact:value>DDRT_MPR_READ_FORMAT_SERIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDR3_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>Dynamic ODT (Rtt_WR) value</ipxact:displayName>
                <ipxact:value>DDR3_RTT_WR_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_AUTO_PRECHARGE_EN" type="bit">
                <ipxact:name>CTRL_DDRT_AUTO_PRECHARGE_EN</ipxact:name>
                <ipxact:displayName>Enable Auto-Precharge Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_135_RCD_REV" type="int">
                <ipxact:name>MEM_DDR4_SPD_135_RCD_REV</ipxact:name>
                <ipxact:displayName>RCD Revision Number</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIS_AC_MV" type="int">
                <ipxact:name>MEM_DDR4_TIS_AC_MV</ipxact:name>
                <ipxact:displayName>tIS (base) AC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCSH_PS" type="int">
                <ipxact:name>MEM_QDR4_TCSH_PS</ipxact:name>
                <ipxact:displayName>tCSH</ipxact:displayName>
                <ipxact:value>170</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_143_DRAM_VREFDQ_R3" type="int">
                <ipxact:name>MEM_DDR4_SPD_143_DRAM_VREFDQ_R3</ipxact:name>
                <ipxact:displayName>SPD Byte 143 - DRAM VrefDQ for Package Rank 3</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_DEVICE_FAMILY" type="string">
                <ipxact:name>SYS_INFO_DEVICE_FAMILY</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_DEVICE_FAMILY_NAME</ipxact:displayName>
                <ipxact:value>Agilex 7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_TRL_CYC" type="real">
                <ipxact:name>MEM_QDR2_TRL_CYC</ipxact:name>
                <ipxact:displayName>tRL</ipxact:displayName>
                <ipxact:value>2.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DLL_CORE_UPDN_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_DLL_CORE_UPDN_EN</ipxact:name>
                <ipxact:displayName>Use linear search for DLL lock</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_WRITE_PREAMBLE" type="int">
                <ipxact:name>MEM_DDR4_WRITE_PREAMBLE</ipxact:name>
                <ipxact:displayName>Write preamble</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_DATA_OUT_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_DATA_OUT_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_QDR4_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_ALERT_N_DQS_GROUP" type="int">
                <ipxact:name>MEM_DDRT_ALERT_N_DQS_GROUP</ipxact:name>
                <ipxact:displayName>DQS group of ALERT#</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PERIODIC_OCT_RECAL_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_PERIODIC_OCT_RECAL_ENUM</ipxact:name>
                <ipxact:displayName>Periodic OCT re-calibration</ipxact:displayName>
                <ipxact:value>PERIODIC_OCT_RECAL_AUTO</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR4_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_QDR4_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_EX_DESIGN_NUM_OF_SLAVES" type="int">
                <ipxact:name>DIAG_DDR4_EX_DESIGN_NUM_OF_SLAVES</ipxact:name>
                <ipxact:displayName>Number of core clocks sharing slaves to instantiate in the example design</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_IS_SKEW_WITHIN_D_DESKEWED" type="bit">
                <ipxact:name>BOARD_QDR2_IS_SKEW_WITHIN_D_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (D group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_INTERNAL_VREFDQ_MONITOR" type="bit">
                <ipxact:name>MEM_DDR4_INTERNAL_VREFDQ_MONITOR</ipxact:name>
                <ipxact:displayName>Internal VrefDQ monitor</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_DDRT_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>DDRT_SPEEDBIN_2400</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_LPDDR3_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_AC_PARITY_CHECK" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_AC_PARITY_CHECK</ipxact:name>
                <ipxact:displayName>Skip address/command parity check during calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_RLD2_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_RLD3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDR4_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DRV_STR_ENUM" type="string">
                <ipxact:name>MEM_DDR4_DRV_STR_ENUM</ipxact:name>
                <ipxact:displayName>Output drive strength setting</ipxact:displayName>
                <ipxact:value>DDR4_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDR4_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_STARTING_VREFIN" type="real">
                <ipxact:name>PHY_RLD2_USER_STARTING_VREFIN</ipxact:name>
                <ipxact:displayName>Initial Vrefin</ipxact:displayName>
                <ipxact:value>70.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_IS_SKEW_WITHIN_QK_DESKEWED" type="bit">
                <ipxact:name>BOARD_RLD3_IS_SKEW_WITHIN_QK_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (QK group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDRT_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ADDR1_NAME</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AUTO_POWER_DOWN_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_AUTO_POWER_DOWN_CYCS</ipxact:name>
                <ipxact:displayName>Auto Power-Down Cycles</ipxact:displayName>
                <ipxact:value>32</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDRT_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_ADDR0_NAME</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDRT_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ODT_IN_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDR4_ODT_IN_POWERDOWN</ipxact:name>
                <ipxact:displayName>ODT input buffer during powerdown mode</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_ALERT_N_PLACEMENT_ENUM" type="string">
                <ipxact:name>MEM_DDR4_ALERT_N_PLACEMENT_ENUM</ipxact:name>
                <ipxact:displayName>ALERT# pin placement</ipxact:displayName>
                <ipxact:value>DDR4_ALERT_N_PLACEMENT_FM_LANE2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_INTERFACE_ID" type="int">
                <ipxact:name>DIAG_RLD2_INTERFACE_ID</ipxact:name>
                <ipxact:displayName>Interface ID</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_DDR3_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_DQS_TO_CK_SKEW_NS" type="real">
                <ipxact:name>BOARD_DDR3_DQS_TO_CK_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between DQS and CK</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDR4_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_DDR3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>Use default slew rates</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRP_NS" type="real">
                <ipxact:name>MEM_DDRT_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>15.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_QDR2_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CA_LEVEL_EN" type="bit">
                <ipxact:name>DIAG_DDR3_CA_LEVEL_EN</ipxact:name>
                <ipxact:displayName>Enable address/command leveling calibration</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TWTR_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TWTR_S_CYC</ipxact:name>
                <ipxact:displayName>tWTR_S</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCCD_S_CYC" type="int">
                <ipxact:name>MEM_DDRT_TCCD_S_CYC</ipxact:name>
                <ipxact:displayName>tCCD_S</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_AC_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR2_USER_AC_ISI_NS</ipxact:name>
                <ipxact:displayName>Address and command ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_RLD2_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_13_STORED_PARAM" type="string">
                <ipxact:name>EMIF_13_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_13_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR3_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_AC_TO_K_SKEW_NS" type="real">
                <ipxact:name>BOARD_QDR2_AC_TO_K_SKEW_NS</ipxact:name>
                <ipxact:displayName>Average delay difference between address/command and K</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_USER_CLAMSHELL_EN" type="bit">
                <ipxact:name>PHY_DDR4_USER_CLAMSHELL_EN</ipxact:name>
                <ipxact:displayName>Use clamshell layout </ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_DESIRED_FREQ_MHZ_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDRT_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_DDRT_CAL_FULL_CAL_ON_RESET_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_LPDDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_AUTO_CORRECTION_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_AUTO_CORRECTION_EN</ipxact:name>
                <ipxact:displayName>Enable Auto Error Correction to External Memory</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDIVW_DJ_CYC" type="real">
                <ipxact:name>MEM_DDRT_TDIVW_DJ_CYC</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_TDIVW_DJ_CYC_NAME</ipxact:displayName>
                <ipxact:value>0.1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_USER_RDATA_ISI_NS" type="real">
                <ipxact:name>BOARD_RLD3_USER_RDATA_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQ ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSQ_PS" type="int">
                <ipxact:name>MEM_LPDDR3_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>135</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_152_DRAM_RTT_PARK" type="int">
                <ipxact:name>MEM_DDRT_SPD_152_DRAM_RTT_PARK</ipxact:name>
                <ipxact:displayName>SPD Byte 152-154 - DRAM ODT (RTT_PARK)</ipxact:displayName>
                <ipxact:value>39</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_R_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR4_R_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_USER_WCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDRT_USER_WCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DQ_PER_PORT_PER_DEVICE" type="int">
                <ipxact:name>MEM_QDR4_DQ_PER_PORT_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>36</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_IS_SKEW_WITHIN_DQS_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDR4_IS_SKEW_WITHIN_DQS_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (DQS group)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE" type="string">
                <ipxact:name>DIAG_RLD3_USER_SIM_MEMORY_PRELOAD_PRI_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for primary interface</ipxact:displayName>
                <ipxact:value>EMIF_PRI_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_MAX_POWERDOWN" type="bit">
                <ipxact:name>MEM_DDR4_MAX_POWERDOWN</ipxact:name>
                <ipxact:displayName>Maximum power down mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SKIP_CA_DESKEW" type="bit">
                <ipxact:name>DIAG_DDR4_SKIP_CA_DESKEW</ipxact:name>
                <ipxact:displayName>Skip address/command deskew calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_DDRT_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_142_DRAM_VREFDQ_R2" type="int">
                <ipxact:name>MEM_DDRT_SPD_142_DRAM_VREFDQ_R2</ipxact:name>
                <ipxact:displayName>SPD Byte 142 - DRAM VrefDQ for Package Rank 2</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_HPS_ENABLE_EARLY_RELEASE" type="bit">
                <ipxact:name>PHY_RLD2_HPS_ENABLE_EARLY_RELEASE</ipxact:name>
                <ipxact:displayName>Enable HPS Early Release Mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDRT_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_DDRT_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDR4_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_BL_ENUM" type="string">
                <ipxact:name>MEM_DDR4_BL_ENUM</ipxact:name>
                <ipxact:displayName>Burst Length</ipxact:displayName>
                <ipxact:value>DDR4_BL_BL8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_LRDIMM_ODT_LESS_BS" type="bit">
                <ipxact:name>MEM_DDR4_LRDIMM_ODT_LESS_BS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_LRDIMM_ODT_LESS_BS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_DDR3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_DDR3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_MODE_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_0_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_1_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_2_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_3_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_4_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_5_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_141_DRAM_VREFDQ_R1" type="int">
                <ipxact:name>MEM_DDRT_SPD_141_DRAM_VREFDQ_R1</ipxact:name>
                <ipxact:displayName>SPD Byte 141 - DRAM VrefDQ for Package Rank 1</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_6_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_7_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8" type="real">
                <ipxact:name>PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8</ipxact:name>
                <ipxact:displayName>PARAM_PLL_EXTRA_CLK_ACTUAL_DUTY_CYCLE_GUI_8_NAME</ipxact:displayName>
                <ipxact:value>50.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_RLD3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_EX_DESIGN_ADD_TEST_EMIFS" type="string">
                <ipxact:name>DIAG_EX_DESIGN_ADD_TEST_EMIFS</ipxact:name>
                <ipxact:displayName>Add extra EMIFs to example design</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_RLD3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_DATA_IN_MODE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_DATA_IN_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Input mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_HPS_EMIF_DEBUG" type="bit">
                <ipxact:name>DIAG_ENABLE_HPS_EMIF_DEBUG</ipxact:name>
                <ipxact:displayName>Enable UART for HPS EMIF Debug</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDSS_CYC" type="real">
                <ipxact:name>MEM_DDR4_TDSS_CYC</ipxact:name>
                <ipxact:displayName>tDSS</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_RLD2_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>RLD2_SPEEDBIN_18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TDVWP_UI" type="real">
                <ipxact:name>MEM_DDRT_TDVWP_UI</ipxact:name>
                <ipxact:displayName>tDVWp</ipxact:displayName>
                <ipxact:value>0.72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_LPDDR3_USER_PRIORITY_EN" type="bit">
                <ipxact:name>CTRL_LPDDR3_USER_PRIORITY_EN</ipxact:name>
                <ipxact:displayName>Enable Command Priority Control</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART</ipxact:name>
                <ipxact:displayName>Enable JTAG UART</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ADDR1" type="int">
                <ipxact:name>DIAG_DDR3_CAL_ADDR1</ipxact:name>
                <ipxact:displayName>Calibration address 1</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_SPEEDBIN_ENUM" type="string">
                <ipxact:name>MEM_LPDDR3_SPEEDBIN_ENUM</ipxact:name>
                <ipxact:displayName>Speed bin</ipxact:displayName>
                <ipxact:value>LPDDR3_SPEEDBIN_1600</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_CAL_ADDR0" type="int">
                <ipxact:name>DIAG_DDR3_CAL_ADDR0</ipxact:name>
                <ipxact:displayName>Calibration address 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_ABSTRACT_PHY" type="bit">
                <ipxact:name>DIAG_DDR3_ABSTRACT_PHY</ipxact:name>
                <ipxact:displayName>Abstract phy for fast simulation </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TAS_NS" type="real">
                <ipxact:name>MEM_RLD2_TAS_NS</ipxact:name>
                <ipxact:displayName>tAS</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDR4_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_PRE_REFRESH_UPPER_LIMIT" type="int">
                <ipxact:name>CTRL_DDR4_PRE_REFRESH_UPPER_LIMIT</ipxact:name>
                <ipxact:displayName>Refresh pre-pay upper limit</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_THD_NS" type="real">
                <ipxact:name>MEM_QDR2_THD_NS</ipxact:name>
                <ipxact:displayName>tHD</ipxact:displayName>
                <ipxact:value>0.18</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_15_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_15_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="SYS_INFO_UNIQUE_ID" type="string">
                <ipxact:name>SYS_INFO_UNIQUE_ID</ipxact:name>
                <ipxact:displayName>PARAM_SYS_INFO_UNIQUE_ID_NAME</ipxact:displayName>
                <ipxact:value>emif_1_emif_1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_REF_CLK_SHARING" type="string">
                <ipxact:name>EMIF_4_REF_CLK_SHARING</ipxact:name>
                <ipxact:displayName>Ref-Clock</ipxact:displayName>
                <ipxact:value>EXPORTED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_CORE_CLKS_SHARING_ENUM" type="string">
                <ipxact:name>PHY_DDR4_CORE_CLKS_SHARING_ENUM</ipxact:name>
                <ipxact:displayName>Core clocks sharing</ipxact:displayName>
                <ipxact:value>CORE_CLKS_SHARING_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_RTT_WR_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_RTT_WR_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ RTT_WR</ipxact:displayName>
                <ipxact:value>DDRT_DB_RTT_WR_RZQ_4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TWTR_CYC" type="int">
                <ipxact:name>MEM_LPDDR3_TWTR_CYC</ipxact:name>
                <ipxact:displayName>tWTR</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_RLD3_SKEW_BETWEEN_DIMMS_NS" type="real">
                <ipxact:name>BOARD_RLD3_SKEW_BETWEEN_DIMMS_NS</ipxact:name>
                <ipxact:displayName>Maximum delay difference between devices</ipxact:displayName>
                <ipxact:value>0.05</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR3_DISABLE_AFI_P2C_REGISTERS" type="bit">
                <ipxact:name>DIAG_DDR3_DISABLE_AFI_P2C_REGISTERS</ipxact:name>
                <ipxact:displayName>Disable P2C Register Stage</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_BT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_BT_ENUM</ipxact:name>
                <ipxact:displayName>Read Burst Type</ipxact:displayName>
                <ipxact:value>DDR3_BT_SEQUENTIAL</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_DEFAULT_IO" type="bit">
                <ipxact:name>PHY_LPDDR3_DEFAULT_IO</ipxact:name>
                <ipxact:displayName>Use default I/O settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDR4_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDR4_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_140_DRAM_VREFDQ_R0" type="int">
                <ipxact:name>MEM_DDRT_SPD_140_DRAM_VREFDQ_R0</ipxact:name>
                <ipxact:displayName>SPD Byte 140 - DRAM VrefDQ for Package Rank 0</ipxact:displayName>
                <ipxact:value>29</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_DQ_PER_DEVICE" type="int">
                <ipxact:name>MEM_RLD2_DQ_PER_DEVICE</ipxact:name>
                <ipxact:displayName>DQ width per device</ipxact:displayName>
                <ipxact:value>9</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_10_STORED_PARAM" type="string">
                <ipxact:name>EMIF_10_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_10_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_DDR3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TQH_CYC" type="real">
                <ipxact:name>MEM_DDR3_TQH_CYC</ipxact:name>
                <ipxact:displayName>tQH</ipxact:displayName>
                <ipxact:value>0.38</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_COL_ADDR_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_COL_ADDR_WIDTH</ipxact:name>
                <ipxact:displayName>Column address width</ipxact:displayName>
                <ipxact:value>10</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR2_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_USE_TG_HBM" type="bit">
                <ipxact:name>DIAG_RLD3_USE_TG_HBM</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_USE_TG_HBM_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_DDR3_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>Read DQS/DQS# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-write turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_USER_K_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR2_USER_K_SLEW_RATE</ipxact:name>
                <ipxact:displayName>K/K# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_PU_OUTPUT_DRIVE_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_PU_OUTPUT_DRIVE_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output drive (pull-up)</ipxact:displayName>
                <ipxact:value>QDR4_OUTPUT_DRIVE_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_133_RCD_DB_VENDOR_LSB" type="int">
                <ipxact:name>MEM_DDRT_SPD_133_RCD_DB_VENDOR_LSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (LSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_WR_TO_RD_SAME_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDRT_WR_TO_RD_SAME_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional write-to-read turnaround time (same rank)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TQKQ_MAX_NS" type="real">
                <ipxact:name>MEM_RLD2_TQKQ_MAX_NS</ipxact:name>
                <ipxact:displayName>tQKQ_max</ipxact:displayName>
                <ipxact:value>0.12</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD3_TIH_DC_MV" type="int">
                <ipxact:name>MEM_RLD3_TIH_DC_MV</ipxact:name>
                <ipxact:displayName>tIH (base) DC level</ipxact:displayName>
                <ipxact:value>100</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES" type="bit">
                <ipxact:name>BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USE_DEFAULT_SLEW_RATES_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_SPD_145_DB_MDQ_DRV" type="int">
                <ipxact:name>MEM_DDRT_SPD_145_DB_MDQ_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 145-147 - DB MDQ Drive Strength and RTT</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_4_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_4_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_IC_EN" type="bit">
                <ipxact:name>PHY_DDRT_IC_EN</ipxact:name>
                <ipxact:displayName>Enable I2C Master</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDQSS_CYC" type="real">
                <ipxact:name>MEM_LPDDR3_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS (max)</ipxact:displayName>
                <ipxact:value>1.25</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_TDS_AC_MV" type="int">
                <ipxact:name>MEM_LPDDR3_TDS_AC_MV</ipxact:name>
                <ipxact:displayName>tDS (base) AC level</ipxact:displayName>
                <ipxact:value>150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_MIMIC_HPS_EMIF" type="bit">
                <ipxact:name>PHY_DDR3_MIMIC_HPS_EMIF</ipxact:name>
                <ipxact:displayName>Mimic HPS EMIF</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_RLD2_TAH_NS" type="real">
                <ipxact:name>MEM_RLD2_TAH_NS</ipxact:name>
                <ipxact:displayName>tAH</ipxact:displayName>
                <ipxact:value>0.3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_145_DB_MDQ_DRV" type="int">
                <ipxact:name>MEM_DDR4_SPD_145_DB_MDQ_DRV</ipxact:name>
                <ipxact:displayName>SPD Byte 145-147 - DB MDQ Drive Strength and RTT</ipxact:displayName>
                <ipxact:value>21</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR3_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Write DQS/DQS# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TRRD_L_CYC" type="int">
                <ipxact:name>MEM_DDRT_TRRD_L_CYC</ipxact:name>
                <ipxact:displayName>tRRD_L</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_CK_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_RLD3_USER_CK_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_IS_SKEW_WITHIN_AC_DESKEWED" type="bit">
                <ipxact:name>BOARD_DDRT_IS_SKEW_WITHIN_AC_DESKEWED</ipxact:name>
                <ipxact:displayName>Package deskewed with board layout (address/command bus)</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_QDR4_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_RLD3_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_RATE_ENUM" type="string">
                <ipxact:name>PHY_DDR4_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Clock rate of user logic</ipxact:displayName>
                <ipxact:value>RATE_QUARTER</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ENABLE_JTAG_UART_HEX" type="bit">
                <ipxact:name>DIAG_ENABLE_JTAG_UART_HEX</ipxact:name>
                <ipxact:displayName>Enable JTAG UART hexfiles</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_UPI_EN" type="bit">
                <ipxact:name>CTRL_DDRT_UPI_EN</ipxact:name>
                <ipxact:displayName>UPI EN </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_CK_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_CK_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_REF_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_DDR3_USER_REF_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>-1.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR4_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_DDR4_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIS_PS" type="int">
                <ipxact:name>MEM_DDR4_TIS_PS</ipxact:name>
                <ipxact:displayName>tIS (base)</ipxact:displayName>
                <ipxact:value>62</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TIH_PS" type="int">
                <ipxact:name>MEM_DDR4_TIH_PS</ipxact:name>
                <ipxact:displayName>tIH (base)</ipxact:displayName>
                <ipxact:value>87</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRP_NS" type="real">
                <ipxact:name>MEM_DDR3_TRP_NS</ipxact:name>
                <ipxact:displayName>tRP</ipxact:displayName>
                <ipxact:value>13.09</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_QDR4_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_QDR2_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_QDR2_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE" type="string">
                <ipxact:name>DIAG_QDR4_USER_SIM_MEMORY_PRELOAD_SEC_EMIF_FILE</ipxact:name>
                <ipxact:displayName>Memory preload-data filename for secondary interface</ipxact:displayName>
                <ipxact:value>EMIF_SEC_PRELOAD.txt</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_USER_AC_MODE_ENUM" type="string">
                <ipxact:name>PHY_LPDDR3_USER_AC_MODE_ENUM</ipxact:name>
                <ipxact:displayName>Output mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_7_STORED_PARAM" type="string">
                <ipxact:name>EMIF_7_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_7_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TFAW_NS" type="real">
                <ipxact:name>MEM_DDR4_TFAW_NS</ipxact:name>
                <ipxact:displayName>tFAW</ipxact:displayName>
                <ipxact:value>30.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSS_CYC" type="real">
                <ipxact:name>MEM_DDR3_TDQSS_CYC</ipxact:name>
                <ipxact:displayName>tDQSS</ipxact:displayName>
                <ipxact:value>0.27</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_PLL_REF_CLK_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_PLL_REF_CLK_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>PLL reference clock I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ECC_EN" type="bit">
                <ipxact:name>CTRL_DDRT_ECC_EN</ipxact:name>
                <ipxact:displayName>Enable Error Detection and Correction Logic with ECC</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_152_DRAM_RTT_PARK" type="int">
                <ipxact:name>MEM_DDR4_SPD_152_DRAM_RTT_PARK</ipxact:name>
                <ipxact:displayName>SPD Byte 152-154 - DRAM ODT (RTT_PARK)</ipxact:displayName>
                <ipxact:value>39</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_INTEL_DEFAULT_TERM" type="bit">
                <ipxact:name>MEM_DDR4_INTEL_DEFAULT_TERM</ipxact:name>
                <ipxact:displayName>Use Default Memory I/O Settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_USER_WTCL_ADDED" type="int">
                <ipxact:name>MEM_DDRT_USER_WTCL_ADDED</ipxact:name>
                <ipxact:displayName>Additional write CAS latency at PHY</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_DDR4_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_AC_PERSISTENT_ERROR" type="bit">
                <ipxact:name>MEM_DDR4_AC_PERSISTENT_ERROR</ipxact:name>
                <ipxact:displayName>Addr/CMD persistent error</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_ECLIPSE_DEBUG" type="bit">
                <ipxact:name>DIAG_ECLIPSE_DEBUG</ipxact:name>
                <ipxact:displayName>Enable Eclipse debugging</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_BL" type="int">
                <ipxact:name>MEM_QDR2_BL</ipxact:name>
                <ipxact:displayName>Burst length</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_LPDDR3_REF_CLK_JITTER_PS" type="real">
                <ipxact:name>PHY_LPDDR3_REF_CLK_JITTER_PS</ipxact:name>
                <ipxact:displayName>PLL reference clock jitter</ipxact:displayName>
                <ipxact:value>10.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_PKG_BRD_SKEW_WITHIN_D_NS" type="real">
                <ipxact:name>BOARD_QDR2_PKG_BRD_SKEW_WITHIN_D_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within D group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_SKIP_CA_LEVEL" type="bit">
                <ipxact:name>DIAG_LPDDR3_SKIP_CA_LEVEL</ipxact:name>
                <ipxact:displayName>Skip address/command leveling calibration</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR2_INTERNAL_JITTER_NS" type="real">
                <ipxact:name>MEM_QDR2_INTERNAL_JITTER_NS</ipxact:name>
                <ipxact:displayName>Internal Jitter</ipxact:displayName>
                <ipxact:value>0.08</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_USER_USE_SIM_MEMORY_VALIDATION_TG" type="bit">
                <ipxact:name>DIAG_RLD2_USER_USE_SIM_MEMORY_VALIDATION_TG</ipxact:name>
                <ipxact:displayName>Use traffic generator to validate memory contents in Example Design simulation</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_CFG_GEN_DBE" type="bit">
                <ipxact:name>MEM_DDRT_CFG_GEN_DBE</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_CFG_GEN_DBE_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TWTR_CYC" type="int">
                <ipxact:name>MEM_DDR3_TWTR_CYC</ipxact:name>
                <ipxact:displayName>tWTR</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDRT_PKG_BRD_SKEW_WITHIN_DQS_NS" type="real">
                <ipxact:name>BOARD_DDRT_PKG_BRD_SKEW_WITHIN_DQS_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within DQS group</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_TCL" type="int">
                <ipxact:name>MEM_DDRT_TCL</ipxact:name>
                <ipxact:displayName>Memory CAS latency setting</ipxact:displayName>
                <ipxact:value>15</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_0_STORED_PARAM" type="string">
                <ipxact:name>EMIF_0_STORED_PARAM</ipxact:name>
                <ipxact:displayName>PARAM_EMIF_0_STORED_PARAM_NAME</ipxact:displayName>
                <ipxact:value></ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_4X2" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_4X2</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_W_ODTN_4X4" type="string">
                <ipxact:name>MEM_DDR4_W_ODTN_4X4</ipxact:name>
                <ipxact:displayName>Write Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1,Rank 2,Rank 3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_MAX_DQS_DELAY_NS" type="real">
                <ipxact:name>BOARD_LPDDR3_MAX_DQS_DELAY_NS</ipxact:name>
                <ipxact:displayName>Maximum DQS delay to device</ipxact:displayName>
                <ipxact:value>0.6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_DDR3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.5</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_WDATA_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_WDATA_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_WDATA_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_RTT_PARK" type="string">
                <ipxact:name>MEM_DDRT_RTT_PARK</ipxact:name>
                <ipxact:displayName>CTT PARK</ipxact:displayName>
                <ipxact:value>DDRT_RTT_PARK_ODT_DISABLED</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_LPDDR3_USER_CK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_LPDDR3_USER_CK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>PARAM_BOARD_LPDDR3_USER_CK_SLEW_RATE_NAME</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_LPDDR3_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DQ_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_DQ_WIDTH</ipxact:name>
                <ipxact:displayName>DQ width</ipxact:displayName>
                <ipxact:value>72</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_DLL_EN" type="bit">
                <ipxact:name>MEM_DDR4_DLL_EN</ipxact:name>
                <ipxact:displayName>Enable the DLL in memory device</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_FORMAT_ENUM" type="string">
                <ipxact:name>MEM_DDR3_FORMAT_ENUM</ipxact:name>
                <ipxact:displayName>Memory format</ipxact:displayName>
                <ipxact:value>MEM_FORMAT_UDIMM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_RLD3_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR2_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_QDR2_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum board skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_RCLK_ISI_NS" type="real">
                <ipxact:name>BOARD_QDR4_USER_RCLK_ISI_NS</ipxact:name>
                <ipxact:displayName>QK/QK# ISI/crosstalk</ipxact:displayName>
                <ipxact:value>0.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDIVW_TOTAL_UI" type="real">
                <ipxact:name>MEM_DDR4_TDIVW_TOTAL_UI</ipxact:name>
                <ipxact:displayName>TdiVW_total</ipxact:displayName>
                <ipxact:value>0.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_TCKDK_MIN_PS" type="int">
                <ipxact:name>MEM_QDR4_TCKDK_MIN_PS</ipxact:name>
                <ipxact:displayName>tCKDK_min</ipxact:displayName>
                <ipxact:value>-150</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR4_DEFAULT_REF_CLK_FREQ" type="bit">
                <ipxact:name>PHY_DDR4_DEFAULT_REF_CLK_FREQ</ipxact:name>
                <ipxact:displayName>Use recommended PLL reference clock frequency</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_ADDR_INTERLEAVING" type="string">
                <ipxact:name>CTRL_DDRT_ADDR_INTERLEAVING</ipxact:name>
                <ipxact:displayName>Address Interleaving </ipxact:displayName>
                <ipxact:value>COARSE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_DB_DQ_DRV_ENUM" type="string">
                <ipxact:name>MEM_DDRT_DB_DQ_DRV_ENUM</ipxact:name>
                <ipxact:displayName>DB Host Interface DQ Driver</ipxact:displayName>
                <ipxact:value>DDRT_DB_DRV_STR_RZQ_7</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_HIDE_ADV_MR_SETTINGS" type="bit">
                <ipxact:name>MEM_DDRT_HIDE_ADV_MR_SETTINGS</ipxact:name>
                <ipxact:displayName>Hide advanced mode register settings</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_WCLK_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_WCLK_SLEW_RATE</ipxact:name>
                <ipxact:displayName>DK/DK# slew rate (Differential)</ipxact:displayName>
                <ipxact:value>4.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS" type="int">
                <ipxact:name>CTRL_DDR3_RD_TO_RD_DIFF_CHIP_DELTA_CYCS</ipxact:name>
                <ipxact:displayName>Additional read-to-read turnaround time (different ranks)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TDQSCK_PS" type="int">
                <ipxact:name>MEM_DDR4_TDQSCK_PS</ipxact:name>
                <ipxact:displayName>tDQSCK</ipxact:displayName>
                <ipxact:value>175</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_BANK_GROUP_WIDTH" type="int">
                <ipxact:name>MEM_DDRT_BANK_GROUP_WIDTH</ipxact:name>
                <ipxact:displayName>Bank group width</ipxact:displayName>
                <ipxact:value>2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EX_DESIGN_GUI_LPDDR3_PREV_PRESET" type="string">
                <ipxact:name>EX_DESIGN_GUI_LPDDR3_PREV_PRESET</ipxact:name>
                <ipxact:displayName>PARAM_EX_DESIGN_PREV_PRESET_NAME</ipxact:displayName>
                <ipxact:value>TARGET_DEV_KIT_NONE</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_MEM_CLK_FREQ_MHZ" type="real">
                <ipxact:name>PHY_RLD3_MEM_CLK_FREQ_MHZ</ipxact:name>
                <ipxact:displayName>Memory clock frequency</ipxact:displayName>
                <ipxact:value>1066.667</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRTP_CYC" type="int">
                <ipxact:name>MEM_DDR3_TRTP_CYC</ipxact:name>
                <ipxact:displayName>tRTP</ipxact:displayName>
                <ipxact:value>8</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS" type="bit">
                <ipxact:name>DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_RLD2_EX_DESIGN_SEPARATE_RZQS_NAME</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TRRD_CYC" type="int">
                <ipxact:name>MEM_DDR3_TRRD_CYC</ipxact:name>
                <ipxact:displayName>tRRD</ipxact:displayName>
                <ipxact:value>6</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDRT_DIMM_VIRAL_FLOW_EN" type="bit">
                <ipxact:name>CTRL_DDRT_DIMM_VIRAL_FLOW_EN</ipxact:name>
                <ipxact:displayName>DIMM Error Viral </ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_RLD3_SEPARATE_READ_WRITE_ITFS" type="bit">
                <ipxact:name>DIAG_RLD3_SEPARATE_READ_WRITE_ITFS</ipxact:name>
                <ipxact:displayName>PARAM_DIAG_SEPARATE_READ_WRITE_ITFS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_LPDDR3_AC_PARITY_ERR" type="bit">
                <ipxact:name>DIAG_LPDDR3_AC_PARITY_ERR</ipxact:name>
                <ipxact:displayName>Export Address/Command parity error indicator</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_TIMING_REGTEST_MODE" type="bit">
                <ipxact:name>DIAG_TIMING_REGTEST_MODE</ipxact:name>
                <ipxact:displayName>Timing regtest mode</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR4_USER_AC_SLEW_RATE_ENUM" type="string">
                <ipxact:name>PHY_QDR4_USER_AC_SLEW_RATE_ENUM</ipxact:name>
                <ipxact:displayName>Slew rate</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_USER_AC_SLEW_RATE" type="real">
                <ipxact:name>BOARD_QDR4_USER_AC_SLEW_RATE</ipxact:name>
                <ipxact:displayName>Address and command slew rate</ipxact:displayName>
                <ipxact:value>2.0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_DDR4_CAL_FULL_CAL_ON_RESET" type="bit">
                <ipxact:name>DIAG_DDR4_CAL_FULL_CAL_ON_RESET</ipxact:name>
                <ipxact:displayName>Enable automatic calibration after reset</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="DIAG_QDR4_EXPORT_SEQ_AVALON_MASTER" type="bit">
                <ipxact:name>DIAG_QDR4_EXPORT_SEQ_AVALON_MASTER</ipxact:name>
                <ipxact:displayName>Enable Daisy-Chaining for Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_QDR4_SKEW_BETWEEN_DK_NS" type="real">
                <ipxact:name>BOARD_QDR4_SKEW_BETWEEN_DK_NS</ipxact:name>
                <ipxact:displayName>Maximum skew between DK groups</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_SPD_134_RCD_DB_VENDOR_MSB" type="int">
                <ipxact:name>MEM_DDR4_SPD_134_RCD_DB_VENDOR_MSB</ipxact:name>
                <ipxact:displayName>RCD and DB Manufacturer (MSB)</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="EMIF_8_CONN_TO_CALIP" type="string">
                <ipxact:name>EMIF_8_CONN_TO_CALIP</ipxact:name>
                <ipxact:displayName>Cal-IP</ipxact:displayName>
                <ipxact:value>CALIP_0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_LRDIMM_ODT_LESS_BS" type="bit">
                <ipxact:name>MEM_DDRT_LRDIMM_ODT_LESS_BS</ipxact:name>
                <ipxact:displayName>PARAM_MEM_DDRT_LRDIMM_ODT_LESS_BS_NAME</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_R_ODTN_2X2" type="string">
                <ipxact:name>MEM_DDRT_R_ODTN_2X2</ipxact:name>
                <ipxact:displayName>Read Target</ipxact:displayName>
                <ipxact:value>Rank 0,Rank 1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_QDR4_DATA_ODT_MODE_ENUM" type="string">
                <ipxact:name>MEM_QDR4_DATA_ODT_MODE_ENUM</ipxact:name>
                <ipxact:displayName>ODT (Data)</ipxact:displayName>
                <ipxact:value>QDR4_ODT_25_PCT</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_RLD2_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_QDR2_USER_AC_IO_STD_ENUM" type="string">
                <ipxact:name>PHY_QDR2_USER_AC_IO_STD_ENUM</ipxact:name>
                <ipxact:displayName>I/O standard</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD2_USER_PING_PONG_EN" type="bit">
                <ipxact:name>PHY_RLD2_USER_PING_PONG_EN</ipxact:name>
                <ipxact:displayName>Instantiate two controllers sharing a Ping Pong PHY</ipxact:displayName>
                <ipxact:value>false</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDRT_USER_DATA_OUT_DEEMPHASIS_ENUM" type="string">
                <ipxact:name>PHY_DDRT_USER_DATA_OUT_DEEMPHASIS_ENUM</ipxact:name>
                <ipxact:displayName>Deemphasis mode</ipxact:displayName>
                <ipxact:value>unset</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TRRD_DLR_CYC" type="int">
                <ipxact:name>MEM_DDR4_TRRD_DLR_CYC</ipxact:name>
                <ipxact:displayName>tRRD_dlr</ipxact:displayName>
                <ipxact:value>4</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="CTRL_DDR3_AVL_PROTOCOL_ENUM" type="string">
                <ipxact:name>CTRL_DDR3_AVL_PROTOCOL_ENUM</ipxact:name>
                <ipxact:displayName>Avalon Interface</ipxact:displayName>
                <ipxact:value>CTRL_AVL_PROTOCOL_MM</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_RLD3_IO_VOLTAGE" type="real">
                <ipxact:name>PHY_RLD3_IO_VOLTAGE</ipxact:name>
                <ipxact:displayName>Voltage</ipxact:displayName>
                <ipxact:value>1.2</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_TDQSQ_PS" type="int">
                <ipxact:name>MEM_DDR3_TDQSQ_PS</ipxact:name>
                <ipxact:displayName>tDQSQ</ipxact:displayName>
                <ipxact:value>75</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR4_TWTR_S_CYC" type="int">
                <ipxact:name>MEM_DDR4_TWTR_S_CYC</ipxact:name>
                <ipxact:displayName>tWTR_S</ipxact:displayName>
                <ipxact:value>3</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="BOARD_DDR3_PKG_BRD_SKEW_WITHIN_AC_NS" type="real">
                <ipxact:name>BOARD_DDR3_PKG_BRD_SKEW_WITHIN_AC_NS</ipxact:name>
                <ipxact:displayName>Maximum system skew within address/command bus</ipxact:displayName>
                <ipxact:value>0.02</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT1_2X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT1_2X2</ipxact:name>
                <ipxact:displayName>ODT1</ipxact:displayName>
                <ipxact:value>off,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_LPDDR3_DISCRETE_CS_WIDTH" type="int">
                <ipxact:name>MEM_LPDDR3_DISCRETE_CS_WIDTH</ipxact:name>
                <ipxact:displayName>Number of chip selects</ipxact:displayName>
                <ipxact:value>1</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_4X2" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_4X2</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>off,off,on,on</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDR3_W_ODT2_4X4" type="string">
                <ipxact:name>MEM_DDR3_W_ODT2_4X4</ipxact:name>
                <ipxact:displayName>ODT2</ipxact:displayName>
                <ipxact:value>on,off,on,off</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="PHY_DDR3_USER_AUTO_STARTING_VREFIN_EN" type="bit">
                <ipxact:name>PHY_DDR3_USER_AUTO_STARTING_VREFIN_EN</ipxact:name>
                <ipxact:displayName>Use recommended initial Vrefin</ipxact:displayName>
                <ipxact:value>true</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_I2C_DIMM_0_SA" type="int">
                <ipxact:name>MEM_DDRT_I2C_DIMM_0_SA</ipxact:name>
                <ipxact:displayName>I2C SA Value for DIMM 0</ipxact:displayName>
                <ipxact:value>0</ipxact:value>
              </ipxact:parameter>
              <ipxact:parameter parameterId="MEM_DDRT_W_ODT0_4X4" type="string">
                <ipxact:name>MEM_DDRT_W_ODT0_4X4</ipxact:name>
                <ipxact:displayName>ODT0</ipxact:displayName>
                <ipxact:value>on,on,off,off</ipxact:value>
              </ipxact:parameter>
            </ipxact:parameters>
          </altera:sub_module>
        </altera:sub_modules>
      </altera:altera_internal_packaged_subsystem>
    </altera:altera_packaged_subsystems>
    <altera:altera_has_warnings>false</altera:altera_has_warnings>
    <altera:altera_has_errors>false</altera:altera_has_errors>
  </ipxact:vendorExtensions>
</ipxact:component>