TimeQuest Timing Analyzer report for FPGA_Urna
Fri Nov 23 17:37:36 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'SW[1]'
 14. Slow 1200mV 85C Model Setup: 'KEY[0]'
 15. Slow 1200mV 85C Model Hold: 'KEY[0]'
 16. Slow 1200mV 85C Model Hold: 'SW[1]'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'SW[1]'
 25. Slow 1200mV 0C Model Setup: 'KEY[0]'
 26. Slow 1200mV 0C Model Hold: 'KEY[0]'
 27. Slow 1200mV 0C Model Hold: 'SW[1]'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'SW[1]'
 35. Fast 1200mV 0C Model Setup: 'KEY[0]'
 36. Fast 1200mV 0C Model Hold: 'KEY[0]'
 37. Fast 1200mV 0C Model Hold: 'SW[1]'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths Summary
 50. Clock Status Summary
 51. Unconstrained Input Ports
 52. Unconstrained Output Ports
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; FPGA_Urna                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.2%      ;
;     Processor 3            ;   3.2%      ;
;     Processor 4            ;   3.2%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; FPGA_Urna.SDC ; OK     ; Fri Nov 23 17:37:35 2018 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
; SW[1]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[1] }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 132.28 MHz ; 132.28 MHz      ; SW[1]      ;                                                               ;
; 293.77 MHz ; 250.0 MHz       ; KEY[0]     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; SW[1]  ; -3.280 ; -24.862           ;
; KEY[0] ; -2.404 ; -74.893           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; KEY[0] ; 0.440 ; 0.000             ;
; SW[1]  ; 1.697 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; KEY[0] ; -3.000 ; -68.535                         ;
; SW[1]  ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SW[1]'                                                                                     ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -3.280 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.500        ; 5.161      ; 8.113      ;
; -3.233 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.500        ; 5.160      ; 8.067      ;
; -3.228 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.500        ; 5.160      ; 8.173      ;
; -3.196 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.500        ; 5.163      ; 8.033      ;
; -3.091 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.500        ; 5.160      ; 7.925      ;
; -3.023 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.500        ; 5.163      ; 7.859      ;
; -2.928 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.500        ; 5.159      ; 7.873      ;
; -2.883 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.500        ; 5.160      ; 7.828      ;
; -2.743 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.068      ; 4.975      ;
; -2.691 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.100      ; 4.955      ;
; -2.686 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.071      ; 4.921      ;
; -2.668 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 1.000        ; 5.161      ; 8.001      ;
; -2.654 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 1.000        ; 5.160      ; 8.099      ;
; -2.642 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.068      ; 4.985      ;
; -2.638 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.068      ; 4.870      ;
; -2.621 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 1.000        ; 5.160      ; 7.955      ;
; -2.613 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 1.000        ; 5.163      ; 7.950      ;
; -2.598 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.097      ; 4.859      ;
; -2.563 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.069      ; 4.794      ;
; -2.530 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.336      ; 5.030      ;
; -2.523 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.097      ; 4.784      ;
; -2.515 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.337      ; 5.014      ;
; -2.489 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 1.000        ; 5.160      ; 7.823      ;
; -2.475 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.097      ; 4.847      ;
; -2.471 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.153      ; 4.786      ;
; -2.462 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.339      ; 4.965      ;
; -2.462 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.098      ; 4.722      ;
; -2.455 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.071      ; 4.689      ;
; -2.452 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.068      ; 4.795      ;
; -2.445 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.067      ; 4.788      ;
; -2.426 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 1.000        ; 5.163      ; 7.762      ;
; -2.398 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.152      ; 4.714      ;
; -2.398 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.155      ; 4.716      ;
; -2.394 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.339      ; 4.896      ;
; -2.374 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.152      ; 4.690      ;
; -2.371 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.155      ; 4.690      ;
; -2.358 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 1.000        ; 5.159      ; 7.803      ;
; -2.334 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.100      ; 4.597      ;
; -2.328 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.096      ; 4.700      ;
; -2.297 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.336      ; 4.797      ;
; -2.295 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 1.000        ; 5.160      ; 7.740      ;
; -2.278 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.335      ; 4.889      ;
; -2.265 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.097      ; 4.637      ;
; -2.260 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.069      ; 4.493      ;
; -2.220 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.336      ; 4.831      ;
; -2.220 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.069      ; 4.453      ;
; -2.209 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.151      ; 4.636      ;
; -2.204 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.152      ; 4.631      ;
; -2.198 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.072      ; 4.433      ;
; -2.177 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.072      ; 4.413      ;
; -2.163 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.336      ; 4.774      ;
; -2.155 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.152      ; 4.582      ;
; -2.145 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.070      ; 4.377      ;
; -2.127 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.069      ; 4.471      ;
; -2.064 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.069      ; 4.408      ;
; -2.063 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.068      ; 4.407      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'KEY[0]'                                                                                                               ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.404 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.374      ;
; -2.390 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.181      ;
; -2.387 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.178      ;
; -2.387 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.178      ;
; -2.387 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.178      ;
; -2.361 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.152      ;
; -2.359 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.150      ;
; -2.359 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.150      ;
; -2.359 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.150      ;
; -2.358 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.328      ;
; -2.353 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.323      ;
; -2.353 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.323      ;
; -2.353 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.323      ;
; -2.342 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 3.317      ;
; -2.342 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.312      ;
; -2.338 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 3.313      ;
; -2.312 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.103      ;
; -2.312 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.103      ;
; -2.234 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.025      ;
; -2.224 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.194      ;
; -2.210 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 3.001      ;
; -2.207 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 2.998      ;
; -2.207 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 2.998      ;
; -2.207 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 2.998      ;
; -2.173 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.143      ;
; -2.163 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.133      ;
; -2.157 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 3.132      ;
; -2.156 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 3.223      ;
; -2.105 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 3.172      ;
; -2.095 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 3.162      ;
; -2.094 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 3.161      ;
; -2.059 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 3.027      ;
; -2.059 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 3.027      ;
; -2.059 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 3.027      ;
; -2.055 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 3.030      ;
; -1.984 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.952      ;
; -1.954 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.929      ;
; -1.945 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 2.736      ;
; -1.942 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 2.733      ;
; -1.942 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 2.733      ;
; -1.942 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 2.733      ;
; -1.921 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.988      ;
; -1.921 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.891      ;
; -1.921 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.891      ;
; -1.915 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.885      ;
; -1.880 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.227     ; 2.671      ;
; -1.870 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.937      ;
; -1.860 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.927      ;
; -1.859 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.926      ;
; -1.827 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.795      ;
; -1.824 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.792      ;
; -1.824 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.792      ;
; -1.817 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.792      ;
; -1.775 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.842      ;
; -1.749 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.717      ;
; -1.724 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.791      ;
; -1.714 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.781      ;
; -1.713 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.780      ;
; -1.709 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.776      ;
; -1.681 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.649      ;
; -1.678 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.646      ;
; -1.678 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.646      ;
; -1.671 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.646      ;
; -1.658 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.725      ;
; -1.648 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.715      ;
; -1.647 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.714      ;
; -1.615 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.583      ;
; -1.612 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.580      ;
; -1.612 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.580      ;
; -1.612 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.679      ;
; -1.605 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.580      ;
; -1.603 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.571      ;
; -1.561 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.628      ;
; -1.551 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.618      ;
; -1.550 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.617      ;
; -1.537 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.505      ;
; -1.518 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.486      ;
; -1.515 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.483      ;
; -1.515 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.483      ;
; -1.515 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.483      ;
; -1.472 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.480      ;
; -1.472 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.480      ;
; -1.472 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.480      ;
; -1.472 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.480      ;
; -1.472 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.480      ;
; -1.472 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.480      ;
; -1.472 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.480      ;
; -1.472 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.010     ; 2.480      ;
; -1.433 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.408      ;
; -1.409 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.476      ;
; -1.409 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.476      ;
; -1.409 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.476      ;
; -1.409 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.476      ;
; -1.409 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.476      ;
; -1.409 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.476      ;
; -1.409 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.476      ;
; -1.409 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.049      ; 2.476      ;
; -1.284 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.061      ; 2.363      ;
; -1.216 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.102      ; 2.336      ;
; -1.216 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.102      ; 2.336      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'KEY[0]'                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; Urna_module:UrnaFPGA|Estado.0010  ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0011  ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0110  ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0001  ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0000  ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0101  ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|StatusValido ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0111  ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0100  ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|StatusNulo   ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.479 ; Urna_module:UrnaFPGA|C1[7]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.708      ;
; 0.682 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.911      ;
; 0.685 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.914      ;
; 0.693 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.922      ;
; 0.694 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.695 ; Urna_module:UrnaFPGA|C4[7]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.924      ;
; 0.695 ; Urna_module:UrnaFPGA|Nulo[7]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.924      ;
; 0.696 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C2[7]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C3[7]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.697 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.697 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.697 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.697 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.699 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.700 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.700 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.700 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.700 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.714 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.943      ;
; 0.715 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[0]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.944      ;
; 0.722 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.951      ;
; 0.722 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.951      ;
; 0.722 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.951      ;
; 0.844 ; Urna_module:UrnaFPGA|C1[3]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.073      ;
; 0.848 ; Urna_module:UrnaFPGA|C1[4]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.077      ;
; 0.955 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.240      ; 1.381      ;
; 0.994 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.228      ;
; 1.006 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.241      ;
; 1.006 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.241      ;
; 1.006 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.240      ;
; 1.006 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.241      ;
; 1.007 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.242      ;
; 1.007 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.241      ;
; 1.007 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.241      ;
; 1.007 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.242      ;
; 1.007 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.241      ;
; 1.008 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.242      ;
; 1.008 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.243      ;
; 1.008 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.243      ;
; 1.008 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.243      ;
; 1.008 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.243      ;
; 1.012 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.246      ;
; 1.017 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.252      ;
; 1.017 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.252      ;
; 1.017 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.252      ;
; 1.017 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.251      ;
; 1.018 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.252      ;
; 1.020 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.021 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.255      ;
; 1.021 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.255      ;
; 1.021 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.256      ;
; 1.021 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.255      ;
; 1.021 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.256      ;
; 1.021 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.256      ;
; 1.021 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.255      ;
; 1.021 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.256      ;
; 1.022 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.257      ;
; 1.022 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.257      ;
; 1.022 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.257      ;
; 1.022 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.256      ;
; 1.025 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.260      ;
; 1.025 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.260      ;
; 1.025 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.260      ;
; 1.025 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.260      ;
; 1.026 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.260      ;
; 1.026 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.260      ;
; 1.026 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.261      ;
; 1.026 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.260      ;
; 1.026 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.261      ;
; 1.076 ; Urna_module:UrnaFPGA|Estado.0110  ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.240      ; 1.502      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SW[1]'                                                                                     ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 1.697 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.000        ; 5.351      ; 7.048      ;
; 1.700 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.387      ; 4.117      ;
; 1.711 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.463      ; 4.204      ;
; 1.716 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.384      ; 4.130      ;
; 1.731 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.000        ; 5.351      ; 7.082      ;
; 1.742 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.383      ; 4.155      ;
; 1.753 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.387      ; 4.170      ;
; 1.762 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.384      ; 4.176      ;
; 1.768 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.383      ; 4.181      ;
; 1.772 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.463      ; 4.265      ;
; 1.787 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.467      ; 4.284      ;
; 1.789 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.639      ; 4.458      ;
; 1.796 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.384      ; 4.210      ;
; 1.811 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.000        ; 5.355      ; 7.166      ;
; 1.813 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.000        ; 5.351      ; 7.164      ;
; 1.817 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.383      ; 4.230      ;
; 1.820 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.639      ; 4.489      ;
; 1.820 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.410      ; 4.260      ;
; 1.824 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.410      ; 4.264      ;
; 1.827 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.464      ; 4.321      ;
; 1.839 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.000        ; 5.355      ; 7.194      ;
; 1.841 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.463      ; 4.334      ;
; 1.869 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.000        ; 5.352      ; 7.221      ;
; 1.870 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.414      ; 4.314      ;
; 1.882 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.639      ; 4.551      ;
; 1.891 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.643      ; 4.564      ;
; 1.896 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.640      ; 4.566      ;
; 1.911 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.411      ; 4.352      ;
; 1.914 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.464      ; 4.408      ;
; 1.924 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.000        ; 5.352      ; 7.276      ;
; 1.926 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.464      ; 4.420      ;
; 1.931 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.381      ; 4.342      ;
; 1.954 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.467      ; 4.451      ;
; 1.956 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.410      ; 4.396      ;
; 1.956 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.640      ; 4.626      ;
; 1.957 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.643      ; 4.630      ;
; 1.976 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.382      ; 4.388      ;
; 1.990 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.000        ; 5.352      ; 7.342      ;
; 1.991 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.385      ; 4.406      ;
; 1.997 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.385      ; 4.412      ;
; 2.001 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.381      ; 4.412      ;
; 2.018 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.414      ; 4.462      ;
; 2.036 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.411      ; 4.477      ;
; 2.062 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.381      ; 4.473      ;
; 2.077 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.640      ; 4.747      ;
; 2.098 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.411      ; 4.539      ;
; 2.195 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.382      ; 4.607      ;
; 2.210 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; -0.500       ; 5.351      ; 7.081      ;
; 2.220 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.382      ; 4.632      ;
; 2.314 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; -0.500       ; 5.351      ; 7.185      ;
; 2.355 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; -0.500       ; 5.352      ; 7.227      ;
; 2.371 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; -0.500       ; 5.352      ; 7.243      ;
; 2.391 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; -0.500       ; 5.351      ; 7.262      ;
; 2.418 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; -0.500       ; 5.355      ; 7.293      ;
; 2.446 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; -0.500       ; 5.355      ; 7.321      ;
; 2.563 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; -0.500       ; 5.352      ; 7.435      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 141.44 MHz ; 141.44 MHz      ; SW[1]      ;                                                               ;
; 318.88 MHz ; 250.0 MHz       ; KEY[0]     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; SW[1]  ; -3.035 ; -22.865          ;
; KEY[0] ; -2.136 ; -65.275          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; KEY[0] ; 0.387 ; 0.000            ;
; SW[1]  ; 1.488 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; KEY[0] ; -3.000 ; -68.535                        ;
; SW[1]  ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SW[1]'                                                                                      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -3.035 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.500        ; 4.756      ; 7.531      ;
; -2.954 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.500        ; 4.755      ; 7.548      ;
; -2.937 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.500        ; 4.755      ; 7.433      ;
; -2.919 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.500        ; 4.758      ; 7.419      ;
; -2.855 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.500        ; 4.755      ; 7.352      ;
; -2.756 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.500        ; 4.758      ; 7.255      ;
; -2.711 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.500        ; 4.754      ; 7.306      ;
; -2.698 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.500        ; 4.755      ; 7.293      ;
; -2.539 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 1.000        ; 4.755      ; 7.633      ;
; -2.536 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.857      ; 4.625      ;
; -2.532 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.854      ; 4.617      ;
; -2.527 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.881      ; 4.640      ;
; -2.521 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 1.000        ; 4.756      ; 7.517      ;
; -2.489 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.854      ; 4.672      ;
; -2.473 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 1.000        ; 4.755      ; 7.469      ;
; -2.472 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 1.000        ; 4.758      ; 7.472      ;
; -2.451 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.854      ; 4.537      ;
; -2.421 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.878      ; 4.530      ;
; -2.412 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.855      ; 4.497      ;
; -2.374 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.101      ; 4.706      ;
; -2.362 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.878      ; 4.472      ;
; -2.354 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.102      ; 4.686      ;
; -2.350 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 1.000        ; 4.755      ; 7.347      ;
; -2.342 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.878      ; 4.549      ;
; -2.327 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.929      ; 4.486      ;
; -2.321 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.104      ; 4.657      ;
; -2.310 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.879      ; 4.419      ;
; -2.306 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.853      ; 4.490      ;
; -2.303 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.857      ; 4.391      ;
; -2.303 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.854      ; 4.487      ;
; -2.292 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 1.000        ; 4.758      ; 7.291      ;
; -2.247 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 1.000        ; 4.754      ; 7.342      ;
; -2.246 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.928      ; 4.405      ;
; -2.246 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.104      ; 4.581      ;
; -2.244 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.931      ; 4.406      ;
; -2.233 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.931      ; 4.396      ;
; -2.228 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.928      ; 4.388      ;
; -2.205 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.877      ; 4.413      ;
; -2.193 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 1.000        ; 4.755      ; 7.288      ;
; -2.173 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.881      ; 4.285      ;
; -2.163 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.101      ; 4.496      ;
; -2.154 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.878      ; 4.362      ;
; -2.133 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.100      ; 4.564      ;
; -2.120 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.853      ; 4.204      ;
; -2.092 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.928      ; 4.349      ;
; -2.092 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.927      ; 4.350      ;
; -2.091 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.101      ; 4.521      ;
; -2.091 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.853      ; 4.176      ;
; -2.062 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.856      ; 4.149      ;
; -2.053 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 2.101      ; 4.484      ;
; -2.046 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.856      ; 4.134      ;
; -2.043 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.928      ; 4.301      ;
; -2.007 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.854      ; 4.091      ;
; -1.948 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.853      ; 4.131      ;
; -1.941 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.853      ; 4.123      ;
; -1.940 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.852      ; 4.123      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'KEY[0]'                                                                                                               ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.136 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 3.110      ;
; -2.124 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.923      ;
; -2.121 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.920      ;
; -2.120 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.919      ;
; -2.120 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.919      ;
; -2.087 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 3.061      ;
; -2.077 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 3.051      ;
; -2.075 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 3.049      ;
; -2.069 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 3.049      ;
; -2.065 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.864      ;
; -2.062 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.861      ;
; -2.061 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.860      ;
; -2.061 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.860      ;
; -2.047 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.846      ;
; -2.022 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 3.002      ;
; -2.016 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.990      ;
; -2.016 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.990      ;
; -1.988 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.787      ;
; -1.983 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.957      ;
; -1.971 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.770      ;
; -1.968 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.767      ;
; -1.967 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.766      ;
; -1.967 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.766      ;
; -1.936 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.735      ;
; -1.934 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.908      ;
; -1.922 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.896      ;
; -1.916 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.896      ;
; -1.898 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.970      ;
; -1.849 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.921      ;
; -1.837 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.909      ;
; -1.837 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.909      ;
; -1.805 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.780      ;
; -1.804 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.779      ;
; -1.804 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.779      ;
; -1.803 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.783      ;
; -1.731 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.706      ;
; -1.711 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.691      ;
; -1.705 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.504      ;
; -1.702 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.501      ;
; -1.701 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.500      ;
; -1.701 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.500      ;
; -1.672 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.744      ;
; -1.668 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.642      ;
; -1.656 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.630      ;
; -1.656 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.630      ;
; -1.636 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.220     ; 2.435      ;
; -1.623 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.695      ;
; -1.611 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.683      ;
; -1.611 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.683      ;
; -1.582 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.557      ;
; -1.579 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.554      ;
; -1.578 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.553      ;
; -1.573 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.553      ;
; -1.537 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.609      ;
; -1.505 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.480      ;
; -1.489 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.561      ;
; -1.488 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.560      ;
; -1.476 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.548      ;
; -1.476 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.548      ;
; -1.447 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.422      ;
; -1.444 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.419      ;
; -1.443 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.418      ;
; -1.440 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.512      ;
; -1.438 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.418      ;
; -1.428 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.500      ;
; -1.428 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.500      ;
; -1.399 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.374      ;
; -1.397 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0111 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.469      ;
; -1.395 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.370      ;
; -1.395 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.370      ;
; -1.391 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.371      ;
; -1.370 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.345      ;
; -1.348 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0000 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.420      ;
; -1.336 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0010 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.408      ;
; -1.336 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0011 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.053      ; 2.408      ;
; -1.322 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.297      ;
; -1.318 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.318      ;
; -1.318 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.318      ;
; -1.318 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.318      ;
; -1.318 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.318      ;
; -1.318 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.318      ;
; -1.318 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.318      ;
; -1.318 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.318      ;
; -1.318 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.019     ; 2.318      ;
; -1.307 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0001 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.282      ;
; -1.304 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0110 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.279      ;
; -1.303 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0101 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.278      ;
; -1.303 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0100 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.044     ; 2.278      ;
; -1.225 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.205      ;
; -1.209 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.050      ; 2.278      ;
; -1.209 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.050      ; 2.278      ;
; -1.209 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.050      ; 2.278      ;
; -1.209 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.050      ; 2.278      ;
; -1.209 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.050      ; 2.278      ;
; -1.209 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[5]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.050      ; 2.278      ;
; -1.209 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[6]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.050      ; 2.278      ;
; -1.209 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[7]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.050      ; 2.278      ;
; -1.057 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[0]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.098      ; 2.174      ;
; -1.057 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[1]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.098      ; 2.174      ;
; -1.057 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[2]       ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.098      ; 2.174      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'KEY[0]'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; Urna_module:UrnaFPGA|Estado.0000  ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0011  ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0010  ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0101  ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0110  ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|StatusValido ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0001  ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0100  ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0111  ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|StatusNulo   ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.433 ; Urna_module:UrnaFPGA|C1[7]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.643      ;
; 0.622 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.832      ;
; 0.625 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.835      ;
; 0.632 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.842      ;
; 0.633 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C4[7]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.634 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.634 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.634 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.634 ; Urna_module:UrnaFPGA|Nulo[7]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.635 ; Urna_module:UrnaFPGA|C2[7]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.845      ;
; 0.635 ; Urna_module:UrnaFPGA|C3[7]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.845      ;
; 0.636 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.846      ;
; 0.636 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.846      ;
; 0.636 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.846      ;
; 0.637 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.638 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.638 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.638 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.638 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.639 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.653 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.863      ;
; 0.653 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[0]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.863      ;
; 0.659 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.869      ;
; 0.659 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.869      ;
; 0.659 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.869      ;
; 0.782 ; Urna_module:UrnaFPGA|C1[3]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.992      ;
; 0.784 ; Urna_module:UrnaFPGA|C1[4]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.994      ;
; 0.846 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.230      ; 1.247      ;
; 0.903 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.119      ;
; 0.907 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.123      ;
; 0.911 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.129      ;
; 0.911 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.128      ;
; 0.912 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.129      ;
; 0.913 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.129      ;
; 0.914 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.132      ;
; 0.914 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.129      ;
; 0.915 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.133      ;
; 0.915 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.129      ;
; 0.915 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.133      ;
; 0.916 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.132      ;
; 0.916 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.133      ;
; 0.916 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.132      ;
; 0.917 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.132      ;
; 0.918 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.134      ;
; 0.918 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.132      ;
; 0.918 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.136      ;
; 0.918 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.136      ;
; 0.918 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.135      ;
; 0.919 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.136      ;
; 0.919 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.136      ;
; 0.919 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.134      ;
; 0.919 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.137      ;
; 0.919 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.136      ;
; 0.919 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.134      ;
; 0.920 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.134      ;
; 0.920 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.134      ;
; 0.921 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.136      ;
; 0.922 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.136      ;
; 0.922 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.137      ;
; 0.922 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.137      ;
; 0.923 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.137      ;
; 0.923 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.137      ;
; 0.925 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.143      ;
; 0.927 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.045      ; 1.143      ;
; 0.928 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.143      ;
; 0.929 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.143      ;
; 0.929 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.147      ;
; 0.930 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.147      ;
; 0.930 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.147      ;
; 0.930 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.047      ; 1.148      ;
; 0.930 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.147      ;
; 0.932 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.147      ;
; 0.933 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.147      ;
; 0.933 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.148      ;
; 0.934 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 1.148      ;
; 0.973 ; Urna_module:UrnaFPGA|Estado.0110  ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.230      ; 1.374      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SW[1]'                                                                                      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 1.488 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.000        ; 4.928      ; 6.416      ;
; 1.504 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.212      ; 3.746      ;
; 1.516 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.000        ; 4.929      ; 6.445      ;
; 1.518 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.143      ; 3.691      ;
; 1.523 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.140      ; 3.693      ;
; 1.551 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.140      ; 3.721      ;
; 1.568 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.143      ; 3.741      ;
; 1.572 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.140      ; 3.742      ;
; 1.577 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.139      ; 3.746      ;
; 1.578 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.378      ; 3.986      ;
; 1.578 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.211      ; 3.819      ;
; 1.579 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.215      ; 3.824      ;
; 1.596 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.000        ; 4.929      ; 6.525      ;
; 1.604 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.164      ; 3.798      ;
; 1.607 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.141      ; 3.778      ;
; 1.607 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.000        ; 4.932      ; 6.539      ;
; 1.611 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.378      ; 4.019      ;
; 1.611 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.000        ; 4.932      ; 6.543      ;
; 1.613 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.163      ; 3.806      ;
; 1.621 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.140      ; 3.791      ;
; 1.621 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.212      ; 3.863      ;
; 1.630 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.212      ; 3.872      ;
; 1.657 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.377      ; 4.064      ;
; 1.666 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.167      ; 3.863      ;
; 1.669 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.381      ; 4.080      ;
; 1.675 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.378      ; 4.083      ;
; 1.704 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.213      ; 3.947      ;
; 1.711 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.212      ; 3.953      ;
; 1.713 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.140      ; 3.883      ;
; 1.723 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.165      ; 3.918      ;
; 1.729 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.164      ; 3.923      ;
; 1.730 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.379      ; 4.139      ;
; 1.743 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.215      ; 3.988      ;
; 1.744 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.381      ; 4.155      ;
; 1.747 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.142      ; 3.919      ;
; 1.751 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.000        ; 4.929      ; 6.680      ;
; 1.753 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.141      ; 3.924      ;
; 1.756 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.144      ; 3.930      ;
; 1.758 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.000        ; 4.930      ; 6.688      ;
; 1.766 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.000        ; 4.929      ; 6.695      ;
; 1.771 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.144      ; 3.945      ;
; 1.772 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.167      ; 3.969      ;
; 1.805 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.164      ; 3.999      ;
; 1.816 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.141      ; 3.987      ;
; 1.850 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.378      ; 4.258      ;
; 1.877 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.164      ; 4.071      ;
; 1.935 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.141      ; 4.106      ;
; 1.936 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; -0.500       ; 4.928      ; 6.384      ;
; 1.991 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 2.141      ; 4.162      ;
; 2.026 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; -0.500       ; 4.929      ; 6.475      ;
; 2.066 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; -0.500       ; 4.929      ; 6.515      ;
; 2.073 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; -0.500       ; 4.930      ; 6.523      ;
; 2.100 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; -0.500       ; 4.929      ; 6.549      ;
; 2.110 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; -0.500       ; 4.932      ; 6.562      ;
; 2.179 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; -0.500       ; 4.932      ; 6.631      ;
; 2.249 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; -0.500       ; 4.929      ; 6.698      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; SW[1]  ; -1.952 ; -14.769          ;
; KEY[0] ; -0.648 ; -11.624          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; KEY[0] ; 0.201 ; 0.000            ;
; SW[1]  ; 0.588 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; KEY[0] ; -3.000 ; -79.588                        ;
; SW[1]  ; -3.000 ; -6.904                         ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SW[1]'                                                                                      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -1.952 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.500        ; 2.519      ; 4.561      ;
; -1.893 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.500        ; 2.521      ; 4.504      ;
; -1.888 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.500        ; 2.519      ; 4.497      ;
; -1.886 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.500        ; 2.519      ; 4.558      ;
; -1.839 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.500        ; 2.519      ; 4.448      ;
; -1.819 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.500        ; 2.521      ; 4.430      ;
; -1.768 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.500        ; 2.518      ; 4.440      ;
; -1.724 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.500        ; 2.519      ; 4.396      ;
; -0.813 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.128      ; 2.521      ;
; -0.775 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.252      ; 2.607      ;
; -0.750 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.140      ; 2.470      ;
; -0.743 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.252      ; 2.575      ;
; -0.736 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.138      ; 2.454      ;
; -0.719 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.128      ; 2.427      ;
; -0.717 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.128      ; 2.488      ;
; -0.714 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.130      ; 2.424      ;
; -0.706 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 1.000        ; 2.519      ; 3.815      ;
; -0.702 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.254      ; 2.536      ;
; -0.702 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 1.000        ; 2.519      ; 3.811      ;
; -0.685 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.179      ; 2.444      ;
; -0.684 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.254      ; 2.518      ;
; -0.664 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 1.000        ; 2.521      ; 3.775      ;
; -0.660 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.128      ; 2.368      ;
; -0.660 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.138      ; 2.378      ;
; -0.655 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.181      ; 2.416      ;
; -0.655 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 1.000        ; 2.519      ; 3.827      ;
; -0.642 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.252      ; 2.474      ;
; -0.639 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.127      ; 2.346      ;
; -0.637 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.179      ; 2.396      ;
; -0.633 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.138      ; 2.351      ;
; -0.632 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.138      ; 2.413      ;
; -0.632 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.130      ; 2.342      ;
; -0.630 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.251      ; 2.525      ;
; -0.630 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.127      ; 2.401      ;
; -0.625 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.127      ; 2.332      ;
; -0.622 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.127      ; 2.329      ;
; -0.617 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.129      ; 2.326      ;
; -0.615 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.181      ; 2.376      ;
; -0.614 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 1.000        ; 2.519      ; 3.723      ;
; -0.613 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.128      ; 2.384      ;
; -0.613 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.179      ; 2.372      ;
; -0.610 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.252      ; 2.505      ;
; -0.600 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.129      ; 2.309      ;
; -0.597 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.127      ; 2.367      ;
; -0.574 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.140      ; 2.294      ;
; -0.572 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 1.000        ; 2.521      ; 3.683      ;
; -0.566 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.126      ; 2.336      ;
; -0.560 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.137      ; 2.341      ;
; -0.555 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.252      ; 2.450      ;
; -0.549 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.178      ; 2.371      ;
; -0.523 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.127      ; 2.293      ;
; -0.522 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 1.000        ; 2.518      ; 3.694      ;
; -0.521 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.179      ; 2.343      ;
; -0.514 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.138      ; 2.295      ;
; -0.497 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 1.000        ; 2.519      ; 3.669      ;
; -0.457 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 1.000        ; 1.179      ; 2.279      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'KEY[0]'                                                                                                                ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.648 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.632      ;
; -0.648 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.632      ;
; -0.646 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.538      ;
; -0.645 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.629      ;
; -0.644 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.536      ;
; -0.642 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.534      ;
; -0.642 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.534      ;
; -0.641 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.626      ;
; -0.615 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.507      ;
; -0.596 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.580      ;
; -0.595 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.580      ;
; -0.594 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.486      ;
; -0.593 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.577      ;
; -0.592 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.484      ;
; -0.590 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.482      ;
; -0.590 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.482      ;
; -0.590 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.574      ;
; -0.579 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.471      ;
; -0.563 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.455      ;
; -0.516 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.500      ;
; -0.515 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.500      ;
; -0.514 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.406      ;
; -0.513 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.497      ;
; -0.512 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.404      ;
; -0.510 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.402      ;
; -0.510 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.402      ;
; -0.510 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.494      ;
; -0.474 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.507      ;
; -0.474 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.507      ;
; -0.471 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.504      ;
; -0.468 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.501      ;
; -0.430 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.411      ;
; -0.428 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.413      ;
; -0.428 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.409      ;
; -0.428 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.409      ;
; -0.401 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.382      ;
; -0.398 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.382      ;
; -0.398 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.382      ;
; -0.396 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.288      ;
; -0.394 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.379      ;
; -0.394 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.286      ;
; -0.392 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.284      ;
; -0.392 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.284      ;
; -0.392 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.023     ; 1.376      ;
; -0.377 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.410      ;
; -0.377 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.410      ;
; -0.374 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.407      ;
; -0.371 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.404      ;
; -0.365 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.115     ; 1.257      ;
; -0.335 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.316      ;
; -0.333 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.314      ;
; -0.331 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.312      ;
; -0.327 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.312      ;
; -0.304 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.285      ;
; -0.295 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.328      ;
; -0.295 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.328      ;
; -0.292 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.325      ;
; -0.289 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.322      ;
; -0.281 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.314      ;
; -0.281 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.314      ;
; -0.278 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.311      ;
; -0.275 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.308      ;
; -0.253 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.234      ;
; -0.251 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.232      ;
; -0.249 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.230      ;
; -0.245 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.230      ;
; -0.239 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.220      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.228      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.228      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.228      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.228      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.228      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.228      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.228      ;
; -0.238 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 1.228      ;
; -0.235 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.268      ;
; -0.235 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.268      ;
; -0.235 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.216      ;
; -0.235 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.216      ;
; -0.233 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.218      ;
; -0.232 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.265      ;
; -0.229 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.026      ; 1.262      ;
; -0.222 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.203      ;
; -0.212 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.225      ;
; -0.212 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.225      ;
; -0.212 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.225      ;
; -0.212 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.225      ;
; -0.212 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.225      ;
; -0.212 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.225      ;
; -0.212 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.225      ;
; -0.212 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.006      ; 1.225      ;
; -0.208 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.189      ;
; -0.193 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.174      ;
; -0.191 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.172      ;
; -0.189 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.170      ;
; -0.189 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.026     ; 1.170      ;
; -0.158 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.022     ; 1.143      ;
; -0.117 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.024      ; 1.148      ;
; -0.100 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.046      ; 1.153      ;
; -0.100 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.046      ; 1.153      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'KEY[0]'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; Urna_module:UrnaFPGA|Estado.0010  ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0011  ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0110  ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0001  ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0000  ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0111  ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|StatusValido ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0100  ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|Estado.0101  ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Urna_module:UrnaFPGA|StatusNulo   ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.307      ;
; 0.219 ; Urna_module:UrnaFPGA|C1[7]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.325      ;
; 0.313 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.419      ;
; 0.314 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.420      ;
; 0.318 ; Urna_module:UrnaFPGA|C4[7]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|C3[7]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|Nulo[7]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; Urna_module:UrnaFPGA|C2[7]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.427      ;
; 0.322 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.322 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.428      ;
; 0.329 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[0]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.435      ;
; 0.329 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.435      ;
; 0.332 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.438      ;
; 0.332 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.438      ;
; 0.332 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.438      ;
; 0.380 ; Urna_module:UrnaFPGA|C1[3]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.486      ;
; 0.382 ; Urna_module:UrnaFPGA|C1[4]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.488      ;
; 0.421 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.113      ; 0.618      ;
; 0.459 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.568      ;
; 0.463 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.574      ;
; 0.464 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.575      ;
; 0.465 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.576      ;
; 0.466 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.575      ;
; 0.466 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.575      ;
; 0.466 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.574      ;
; 0.467 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.576      ;
; 0.467 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.576      ;
; 0.469 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.578      ;
; 0.472 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.581      ;
; 0.473 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.584      ;
; 0.474 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.585      ;
; 0.475 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.584      ;
; 0.475 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.584      ;
; 0.475 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.584      ;
; 0.475 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.586      ;
; 0.475 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.586      ;
; 0.475 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.584      ;
; 0.476 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.587      ;
; 0.476 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.585      ;
; 0.477 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.585      ;
; 0.477 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.588      ;
; 0.477 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.586      ;
; 0.477 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.585      ;
; 0.477 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.586      ;
; 0.478 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.587      ;
; 0.478 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.587      ;
; 0.478 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.587      ;
; 0.478 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.586      ;
; 0.478 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.589      ;
; 0.478 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.586      ;
; 0.479 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.588      ;
; 0.479 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.588      ;
; 0.479 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.588      ;
; 0.479 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.588      ;
; 0.480 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.588      ;
; 0.481 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.589      ;
; 0.481 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.589      ;
; 0.482 ; Urna_module:UrnaFPGA|Estado.0110  ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.113      ; 0.679      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SW[1]'                                                                                      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 0.588 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.338      ; 1.956      ;
; 0.621 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.298      ; 1.949      ;
; 0.627 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.297      ; 1.954      ;
; 0.633 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.338      ; 2.001      ;
; 0.638 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.288      ; 1.956      ;
; 0.639 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.339      ; 2.008      ;
; 0.644 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.000        ; 2.618      ; 3.262      ;
; 0.645 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.337      ; 2.012      ;
; 0.654 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.000        ; 2.617      ; 3.271      ;
; 0.656 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.338      ; 2.024      ;
; 0.660 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.337      ; 2.027      ;
; 0.661 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.289      ; 1.980      ;
; 0.662 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.287      ; 1.979      ;
; 0.665 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.299      ; 1.994      ;
; 0.666 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.407      ; 2.103      ;
; 0.669 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.288      ; 1.987      ;
; 0.671 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.288      ; 1.989      ;
; 0.672 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.406      ; 2.108      ;
; 0.677 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.288      ; 1.995      ;
; 0.677 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.298      ; 2.005      ;
; 0.680 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.288      ; 1.998      ;
; 0.681 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.298      ; 2.009      ;
; 0.685 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.000        ; 2.618      ; 3.303      ;
; 0.687 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.289      ; 2.006      ;
; 0.689 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.407      ; 2.126      ;
; 0.692 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.289      ; 2.011      ;
; 0.694 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.407      ; 2.131      ;
; 0.697 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.287      ; 2.014      ;
; 0.697 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.339      ; 2.066      ;
; 0.701 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.408      ; 2.139      ;
; 0.703 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.298      ; 2.031      ;
; 0.703 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.000        ; 2.618      ; 3.321      ;
; 0.706 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.289      ; 2.025      ;
; 0.708 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.000        ; 2.618      ; 3.326      ;
; 0.709 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.290      ; 2.029      ;
; 0.712 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.290      ; 2.032      ;
; 0.714 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.338      ; 2.082      ;
; 0.718 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.299      ; 2.047      ;
; 0.724 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.000        ; 2.619      ; 3.343      ;
; 0.726 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.289      ; 2.045      ;
; 0.727 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.408      ; 2.165      ;
; 0.727 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.000        ; 2.619      ; 3.346      ;
; 0.730 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.407      ; 2.167      ;
; 0.771 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.289      ; 2.090      ;
; 0.778 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.297      ; 2.105      ;
; 0.779 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.000        ; 2.617      ; 3.396      ;
; 0.789 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.406      ; 2.225      ;
; 0.834 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.000        ; 1.288      ; 2.152      ;
; 1.779 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; -0.500       ; 2.617      ; 3.916      ;
; 1.785 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; -0.500       ; 2.618      ; 3.923      ;
; 1.825 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; -0.500       ; 2.619      ; 3.964      ;
; 1.826 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; -0.500       ; 2.618      ; 3.964      ;
; 1.841 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; -0.500       ; 2.619      ; 3.980      ;
; 1.882 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; -0.500       ; 2.618      ; 4.020      ;
; 1.908 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; -0.500       ; 2.618      ; 4.046      ;
; 1.936 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; -0.500       ; 2.617      ; 4.073      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.280  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  KEY[0]          ; -2.404  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  SW[1]           ; -3.280  ; 0.588 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -99.755 ; 0.0   ; 0.0      ; 0.0     ; -86.492             ;
;  KEY[0]          ; -74.893 ; 0.000 ; N/A      ; N/A     ; -79.588             ;
;  SW[1]           ; -24.862 ; 0.000 ; N/A      ; N/A     ; -6.904              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[16]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[17]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 482      ; 0        ; 0        ; 0        ;
; KEY[0]     ; SW[1]    ; 40       ; 0        ; 0        ; 0        ;
; SW[1]      ; SW[1]    ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 482      ; 0        ; 0        ; 0        ;
; KEY[0]     ; SW[1]    ; 40       ; 0        ; 0        ; 0        ;
; SW[1]      ; SW[1]    ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 328   ; 328  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; KEY[0] ; KEY[0] ; Base ; Constrained ;
; SW[1]  ; SW[1]  ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[16]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[17]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[16]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[17]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Fri Nov 23 17:37:34 2018
Info: Command: quartus_sta FPGA_Urna -c FPGA_Urna
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'FPGA_Urna.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name SW[1] SW[1]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.280             -24.862 SW[1] 
    Info (332119):    -2.404             -74.893 KEY[0] 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.440               0.000 KEY[0] 
    Info (332119):     1.697               0.000 SW[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.535 KEY[0] 
    Info (332119):    -3.000              -3.000 SW[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.035
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.035             -22.865 SW[1] 
    Info (332119):    -2.136             -65.275 KEY[0] 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.387               0.000 KEY[0] 
    Info (332119):     1.488               0.000 SW[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.535 KEY[0] 
    Info (332119):    -3.000              -3.000 SW[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.952
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.952             -14.769 SW[1] 
    Info (332119):    -0.648             -11.624 KEY[0] 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.201               0.000 KEY[0] 
    Info (332119):     0.588               0.000 SW[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.588 KEY[0] 
    Info (332119):    -3.000              -6.904 SW[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 697 megabytes
    Info: Processing ended: Fri Nov 23 17:37:36 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


