# Preprocessamento de markers para Watershed

Esse projeto é uma prova de conceito para mostrar que é possivel realizar o pré-processamento dos markers para a aplicação do watershed em FPGA. O projeto foi baseado nas praticas 5 e 6 da cadeira de SEDR 2018.1, adaptando o codigo para a nossa IP criada.

## Material base utilizado das aulas:


### Pre-requisitos

```
Vivado HLS 2018.1
Vivado 2018.1
Xilinx SDK 2018.1
Python 3.6 com biblioteca OpenCV instalada
```
A FPGA utilizada para embarcar o codigo foi a Digilent Nexys 4 DDR (XC7A100T-1CSG324C). 

### Como Gerar os Cores HLS

to-do

## Como Gerar o bloco de IP's e Exportar para o Xilinx SDK

to-do

## Implementar o codigo na placa

to-do

## License

O projeto é livre para usar e modificar, entretanto não nos responsabilizamos por erros ou bugs que você encontre ao usar o nosso projeto.

