\chapter{Extracción y simulación}

Como se ha ido presentando durante todo el trabajo, todo el trabajo de diseño,
tanto esquemático como de layout, no tiene sentido sin hablar de un proceso de
verificación de que lo que se ha diseñado funciona como queremos que funcione,
y esto queremos comprobarlo, lógicamente, antes de que se fabrique el chip.\\

Las técnicas de simulación y extraído han evolucionado mucho en los últimos tiempos,
con mejores algoritmos y procesadores más potentes ahora podemos simular circuitos
mucho mayores que años atrás, llegando a los decenas de miles de transistores o
cientos de miles de nodos.\\

El proceso de diseño es iterativo, se diseña según unos cálculos previos, se hacen
simulaciones, primero a nivel de bloques pequeños y luego bloques más grandes y
en función de los resultados se pueden ajustar algunos parámetros en el esquemático.
Para afinar aún más siempre es necesario realizar también simulaciones post-layout,
esto es, habiendo hecho previamente un extraído de parásitos debidos al layout.\\

\section{Extracción de parásitos}\label{cap:extraccion}

El esquemático que se diseña en los primeros pasos, habitualmente no tiene ninguna
componente debida a aspectos físicos de layout. Las conexiones entre dispositivos
son ideales, sin resistencia ni capacidades ni inductancias, pero estas existirán
una vez fabricado en el silicio.\\

Quizás en algunos casos como circuitos estáticos, de bajo consumo, o con amplios
márgenes de diseño, el extraído de parásitos no es algo crítico puesto que van a
afectar poco al comportamiento general del circuito, aunque como norma se prefiere
realizar siempre una comprobación. En otros casos en cambio, como puede suceder
en el caso del canal de lectura, esta extracción es de suma importancia y hay
que dedicarle un tiempo considerable a dicho proceso iterativo, en ocasiones
alargándose más que el propio diseño inicial.\\

Los extraídos, por regla general se pueden hacer solo capacitivos, solo resistivos
o ambos, y en ocasiones algunos extractores permiten extraer inductancias. El extraído
capacitivo además se puede hacer en 2 dimensiones, entendiendo con esto que solo
se consideran las capacidades inmediatas, entre 2 metales a la misma altura o
en capas consecutivas en altura. En contraposición podemos afinar más con un
extraído 3D que sí considera líneas más alejadas sin acoplo directo. Para nuestro
caso es muy recomendable esta alternativa dada la alta concentración de routing y
la importancia de los acoplos.\\

El extraído es un proceso costoso computacionalmente, más aún si lo hacemos con alta
resolución, 3D y tratándose de bloques grandes. Lo recomendable es extraer más de una
sóla columna de canal para ver posibles acoplos entre canales adyacentes y posibles
asimetrías entre ellos debido a la asimetría introducida por el hecho de compartir
bloques de polarización cada 8 canales. Esto implica que el layout de una columna
de ADC, por ejemplo, a pesar de tener idéntico layout, puede llevar algunas señales
verticales diferentes.\\

Lo que una extracción hace básicamente es calcular las capacidades que se ven
entre líneas cercanas por layout y resistencias debidas a líneas metálicas o
de poly. Posteriormente crea un nuevo circuito añadiendo todas las capacidades
y resistencias que sean mayores que un cierto umbral seleccionado.\\

\section{Simulación}\label{cap:simulacion}

La simuación, como ya hemos dicho, es un punto importante en el diseño de un circuito
microelectrónico. Con una simulación se trata de modelar o imitar el comportamiento
de los dispositivos cuando estén fabricados en silicio. Para lo cual, cada
dispositivo instanciado consta de un model que define como son las tensiones y
corrientes que se establezerán en sus nodos en función de las tensiones y/o
corrientes que reciba y de las cualidades y dimensiones del dispositivo en concreto.\\

Tras establecer las relaciones de dependencias de unas variables con otras en la malla
del circuito, el simulador resolverá el sistema de ecuaciones, y, si converge, dará
una solución.\\

Las simulaciones pueden hacerse de varios tipos, estáticas o \textit{dc}, estas
solo calculan el punto de operación de todos los dispositivos y las corrientes y
voltajes en cada rama y nodo, las dinámicas o transitorias, que calculan las
evoluciones temporales de los voltajes y tensiones de los nodos y ramas partiendo
desde una condiciones iniciales. Adicionalmente hay otros tipos de simulaciones,
como barridos en frecuencia (\textit{ac}), análisis de ruido en frecuencia, que
tiene en cuenta los ruidos que generan los distintos dispositivos, análisis temporal
de ruido, que es una simulación transitoria pero con ruidos añadidos.\\

Al igual que en el diseño de cualquier bloque, el diseñador debe pasar por varias
etapas de simulado. Inicialmente, tras el diseño de los bloques pequeños, se harán
simulaciones sencillas para comprobar que el bloque diseñado se ajusta a los valores
calculados de punto de operación, ganancia, respuesta temporal, ruido...\\

En un estado más avanzado de diseño se integrarán los diferentes bloques unitarios
para comprobar que juntos siguen actuando como se espera, sin fijarnos tanto en el
comportamiento específico de una parte del mismo, sino en el rendimiento general del
conjunto.\\

En cuanto el layout de los bloques esté diseñado, al menos una primera versión, es
recomendable empezar a simularlo usando el extraído del mismo, ya que en según que
casos, puede afectar considerablemente al rendimiento general. En una simulación
post-layout lo que esperamos obtener son por ejemplo, formas de ondas más suaves
y al mismo tiempo con pequeñas perturbaciones, al contrario de las simulaciones
con esquemático, que suelen dar formas de ondas con bordes abruptos y sin perturbaciones.\\

Si por alguna circunstancia no es posible simular el circuito con el extraído, ya
sea porque todavía no está diseñado, o porque es demasiado grande y es difícil
la extracción, siempre es buena práctica realizar alguna simulación en la que el
diseñador incluya ``a mano'' los parásitos que considere más importante,
calculándolos del existente o previsto layout.\\

Esta circunstancia se da muy habitualmente en el caso de las alimentaciones por ejemplo.
Normalmente no es viable hacer un extraído de toda la línea que alimenta a un circuito
desde los PADs de entrada al chip. Y por otro lado, solo nos interesa la posible
caída de tensión que se produzca por el camino, y esta se obtiene con un cálculo
simple. Añadiremos una resistencia estimada usando la resistividad, anchura y longitud
de cada alimentación. Además se suele incluir un modelo experimental del PAD de entrada.
El PAD es el área metálica cuyo aislante superior se eliminará para poder acceder
con un hilo de oro y conectar una señal o alimentación interna con el exterior.
El PAD consta normalmente de algunos diodos de protección ESD (descarga electrostática).
Lo que se suele hacer habitualmente es simular usando el extraído de dicho PAD e
incluir además un modelo eléctrico del hilo de oro, mediante una resistencia,
capacidad e inductancia determinadas experimentalmente. La inclusión de dicho modelo
podrá causar que en nuestra simulación veamos caídas de tensiones o efectos de
segundo órden como rebotes o rizados en las señales, que se deberían estudiar y
tratar de reducir.\\

Otro caso en el que no podríamos usar el extraído de todo el bloque sería al tratar
de simular todo el canal de lectura, en nuestro caso, las 1320 columnas de canales
correspondientes a las 2640 colúmnas de píxeles totales, activos, OB y dummies.
Una simulación de el canal al completo es interesante desde el punto de vista de
sistemas para analizar si hay problemas debidos a la propagación como el retraso
o la degradación de las señales. Pero lo cierto es que no estamos interesados
en obtener datos perfectos y precisos de todas y cada una de las columnas, sino que
habitualmente solo queremos conocer el comportamiento en algunas columnas concretas,
como por ejemplo la primera, última y alguna de la parte central.\\

Para esto, lo que se suele hacer es montar una siulación en la que los bloques
de interés estén instanciados usando su circuito extraído, y el resto estarían
agrupados en paquetes de varios de forma que la carga total de sus líneas sea
equivalente, y estos unidos horizontalmente por resistencias metálicas que
emulen la resistencia total de la longitud del grupo de canales elegido. Por
ejemplo, podríamos agrupar los canales en grupos de 128 canales, y con 10 grupos
como este cubrimos los 1280 canales de la parte activa. De entre ellos podríamos
escoger los extremos y uno del centro para separarlos en $127 + 1$ y tomar medidas
en ese. También podríamos añadir canales OB y dummies ajustando el tamaño de los
grupos.\\

Con una simulacón así podríamos medir el retraso en las diferentes fases y la
degradación que sufrirían los flancos en cuanto a \textit{slew rate}, o distorsiones
por acoplos durante el camino. Y lo más importante, analizar si dichos efectos
son perjudiciales al rendimiento final, o si se observan diferencias apreciables
en los valores leídos por las diferentes columnas.\\

Si en esta simulación añadimos un adecuado modelo de distribución de alimentaciones
y emulamos que el array de píxeles esté iluminado con valores blancos y negros en
filas alternativas, podríamos ver si existe un acoplo entre canales contiguos y
que parte de la carga se transfiera a canales cercanos.\\

Por último, debemos mencionar las simulaciones de funcionalidad que se llevan
a cabo en las fases finales del proyecto, poco antes de ser enviado a fabricar.
Estas simulaciones consideran todo el chip, usando modelos Verilog, para las partes
digitales y VerilogAMS para las partes analógicas. Dichos modelos simplifican
muchísmimo el funcionamiento del circuito; en la parte digital con valores
digitales ceros y unos, y en la parte analógica se puede tratar con números reales.
Con esto podemos simular la funcionalidad general del circuito con menor costo
computacional, y así abarcar diseños mucho mayores. Con esto se pretende verificar
que todas las señales activan correctamente el funcionamiento de los bloques, y estos
envían sus salidas a los siguientes bloques correctamente.\\
