(二) 報告內容 
2-1研究計畫之背景及目的 
延遲鎖相迴路（Delay Locked-Loops, DLLs）主要作用於不同電路模組或電路系統間的時
脈訊號同步與追蹤。進一步而言，延遲鎖相迴路具有動態調整訊號時脈源與內部經時脈驅動器
輸出之時脈訊號兩者相位同步之能力。 
一個基本的DLL架構，改善相位誤差的發生可從相位頻率偵測器(PFD)或相位偵測器(PD)、
充電泵（Charge Pump, CP）來改善，其中以充電泵（Charge Pump, CP）的充放電流不匹配（Current 
mismatch）是最主要的原因，故許多的文獻中有提出幾種解決充電泵的充放電流不匹配的問題。
而改善的方法不外乎分為類比方式跟數位方式的兩種校正方式。本文主要以數位的方式來校正；
而數位最主要有幾項特性，面積小、受製程變異引響較小、不受溫度影響、所需的校正時間也
比較短。但同時也具有幾項劣勢；解析度較差、受限於製程的logic cell的生產延遲。而在有些
類比方式校正裡有時用到運算放大器（Operational Amplifier, Op Amp），而運算放大器本身的
設計也會有偏移（offset）與穩定性上的問題存在。 
由於充電泵中（Charge Pump, CP）NMOS與PMOS的製程差異，造成相位誤差的發生的充放
電流不匹配（Current mismatch），故許多的文獻中有提出幾種解決充電泵的充放電流不匹配的
問題，其改善的方法不外乎分為類比方式跟數位方式的兩種校正方式。 
綜合以上的比較，故如何改善延遲鎖相迴路系統中的相位誤差的校正設計是我們當下的目
標。所以我們提出一種方法，使用setup time方式校正。運用D型正反器與counter來決定輸出位
元，藉此來縮小誤差直到D型正反器的狀態輸出為0，此時便可得到Δt+τ≦testup。 
 
2-2國內外有關本計畫之研究情況與重要參考文獻之評述 
以下列出幾個近年來的相關研究計畫以及參考文獻，做為本計劃可參考或改良的對象。 
1.A Delay-Locked Loop With Statistical Background Calibration[3] 
Start-
controlled
PD
Cki_b
CKo_d
CP
UP
DN
CKi
CKo
VCDL
CKo
CKi
Vctrl
Statistical 
Background
Calibration 
Circuit Inc/Dec
 
圖 2-1 DLL using a SBCC 
如圖 2-1，這是一個利用 Statistical Background Calibration Circuit (SBCC)來做校正的 DLL。
當 DLL 鎖定時，SBCC 啟用。SBCC 用於統計檢測靜態相位誤差，然後調整數個控制 CP，
以盡量減少靜態相位誤差。當兩個時脈，CKi 和 CKo 進入 SBCC 裡。假設 CKi 早於 CKo ，
arbiter 輸出一個邏輯“1”，否則 arbiter輸出一個邏輯“0”。而相位誤差時，CKi 及 CKo
之間接近於零，其中 80 組的某些閂鎖輸出為 0 和某些輸出為 1。如果靜態相位誤差之間的
CKi 及 CKo，數字為 1的不同於 0。在 SBCC 中，20％的電流不匹配假設在 CP 裡，20個控
Start 
controlled
PFD CP
VCDL CKo
CKi
CKo
Jitter 
Calibration 
Circuit
C
start
Vref
Vcdl
UP+
DN+
Vctrl
Lock 
Detector
setup
LD
CP[0:5]
UP-
DN-
 
圖 2-3系統電路 
   
  本架構是設計一種利用不同的方法來改善相位的Calibration，系統方塊如圖2-3所示。
我們利用jitter Calibration方式，當DLL接近鎖定時，Lock Detector產生high，使jitter Calibration
啟動。然而在還沒開始鎖定之前，jitter Calibration由於製程電壓變異，故會先做testup的校正。
當鎖定之後，此時Vcdl和Vref的輸入jitter將找到最小的相位控制CP，如此一來便是我們所要的
最小誤差量。  
 
(1)啟動控制電路(Start-Controlled Circuit) 
  如圖2-4提出一種新的啟動電路，主要是避免系統進入諧波鎖定或是鎖定失敗。當Start
為high時Setup為low，Vc電壓為零，將使電壓控制延遲線delay為最小。其時序圖如圖2-5所示。
CKo
Start
CKi
Setup
Vref
Vcdl
QD
CLR
QD
CLR
 
圖 2-4啟動控制電路架構 
 
CKi
CKo
start
setup
Vref
Vcdl
 
圖 2-5啟動控制電路時序圖 
(2)相位頻率偵測器(PFD) 
  圖2-6為PFD的電路圖，運用兩個負緣觸發的D型正反器與一個NAND邏輯閘所組成，
當鎖定時，Charge Pump會看到相同的Iup與Idn脈波寬度。 
圖 2-9電壓控制延遲線基本單元 
 
(5)鎖定偵測器(Lock Detector) 
如圖2-10，為一個基本的鎖定偵測。若A領先或落後B與C，鎖定偵測則不會啟動。反之，
如果落在B跟C之間，鎖定偵測則啟動。其判斷圖為圖2-11所示。 
D Q
CLK
D
CLK Q
T
2T
Vref
Vcdl
LD
A
B
C
 
圖 2-10鎖定偵測器 
 
A
B
C
A
B
C
A
B
C
 
圖 2-11鎖定偵測器時序圖 
(6)設定時間校正電路(jitter Calibration Circuit) 
由於 DFF 有 setup time 的問題存在，故我們想利用這種方法來改善相位誤差。如圖 2-12
為提出的一種抖動校正電路，先是把 Vref 跟 Vcdl 分別經過選擇器輸入至 D，而 Vref 在經過一
個選擇器及延遲後再輸入至 CLK 裡(在加一個選擇器主要是為了抵銷 Vref 跟 Vcdl 經過選擇器
輸入至 D 的 delay)，由 Q 輸出的訊號 Qout 送至 counter 當作重置信號，而這個 counter 是能夠
上數跟下數的計數器。由於一開始 DLL 未鎖定時誤差很大，此時校正電路正在做找尋最小於
setup time(Tsetup time)的時間(τ< Tsetup time)，所以 τ=2τp+τc(τp 是反向器的 delay、τc 是增加延
遲的電容)，但是由於 DLL 還沒鎖定，所以 Lock Detector 信號為 low。校正電路 encoder 先是
一個下數從 11111 開始計數。當下數 encoder 一直數到 BX[0:N]的某一個值時，此時 τ<Tsetup 
time，而 Qout 會轉為 low。所以我們找到最小的 setup time 時間，這時候停止下數 encoder。當
DLL 鎖定時，因為 Charge Pump 內部充放電泵的不匹配，導致 Vref 和 Vcdl 有相位誤差(△ φ)。
當 Vref 經過 τ delay 時，Vref 和 Vcdl 的相位誤差變成△ φ+τ> Tsetup time，所以 Qout 為 High，
啟動校正 CP 內部，此時 encoder 為上數。上數值會去校正 CP，使放電的電流等於充電的電流，
Qout 轉 low，encoder 裡面的 Latch 會把 CP[0:N]值鎖住。代表 Vcdl 和 Vref 相位誤差幾乎等於
零。 
(2)900MHz 校正前 
 
相位誤差 67.6ps 
 
抖動峰值 15.4ps 
 
校正後 
 
相位誤差 3.2ps 
 
抖動峰值 14ps 
 
 
(4)量測結果比較表 
0
10
20
30
40
50
60
70
80
900M 800M 700M
校正前
校正後
Frequency(Hz)
S
ta
ti
c 
ph
as
e 
er
ro
r(
ps
)
 
 國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用
價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否
適合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
█ 達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿■撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
本計劃對於學術研究是基礎的、必須的而且是非常重要的。對於學生累積積體電路的設
計、模擬、測試等能力和經驗，有助於建立發展系統之能力，同時又學習電路與系統面的整
合，學習分析既有的電路，進而思考創新的技術來改善。目前我們所提出的電路架構，仍然
有改善和進步的空間，像是頻率範圍還能再更廣，抖動峰對峰值的能在更低，而這些將會是
本實驗室繼續往下研究和發展的重點，希望日後能提出有建設性的設計概念或是有價值的電
路架構，對於國內學術研究與科技發展將有所助益。  
 
  
工作週期。Poster session中” A CMOS 6 bit 250MS/s A/D Converter with input voltage range detectors”提
出偵測輸入的信號的電壓範圍，選擇適當的latch comparators，如此做可以減少動態功率消耗。   
三、考察參觀活動(無是項活動者略) 
四、建議 
無 
五、攜回資料名稱及內容 
2010 SOCCS會議時程表，論文集光碟一片，內容包含本次會議發表的所有論文。 
六、其他 
感謝國科會在經費上的補助，使得此次的研討會之行得以實現 
 
 
 
Clock buffer with duty cycle corrector 
Shao-Ku Kao, and Yong-De You 
Department of Electrical Engineering and Green Technology Research center 
Chang Gung University, Tao-Yuan, Taiwan, R.O.C. 
Email: kaosk@mail.cgu.edu.tw 
Abstract - A clock buffer with duty cycle corrector circuit is 
presented. The proposed circuit can generate either 50% 
duty cycle or maintain duty cycle of input clock. It corrects 
the input duty cycle of 1 0% � 90% for generated 50% duty 
cycle of output clock. Moreover, it enhances the input clock 
signal driving ability and keeps duty cycle the same as duty 
cycle of input clock with range from 20% � 80%. The 
proposed circuit operation frequency range is from 100MHz 
� IGHz. The proposed circuit has been fabricated in a 
0.18um CMOS technology. 
Keyword: Duty cycle corrector (DCC), buffer. 
I. Introduction 
In the VLSI system, the clock is required to pass 
through several buffers in a large system. The duty cycle 
distortion can become significant due to the unmatched 
rising/falling time III the clocking paths and 
process-voltage-temperature (PVT) variations. If duty cycle 
distortion does occur, unless steps are taken to insure that 
the distortion of the clocking circuit is minimal and the duty 
cycle is preserved or corrected. The duty cycle of clock can 
be either 50% or non-50% dependence on the applications. 
Such architecture have already been proposed in many 
previous papers [1�6]. The 50% duty cycle can be used in 
DDR-SDRAMs and double-sampling analog-to-digital 
converters sampling clock signal. In others applications such 
as time-interleaved analog-to-digital converter [7] and the 
pulse width modulation in a DC-DC converter require the 
non-50% duty cycle clocks. 
In this paper, clock buffer with duty cycle corrector is 
present to achieve two functions; preserve the duty cycle of 
input clock or generate 50% duty cycle. The proposed circuit 
preserves the duty cycle of output clock after passing 
through the buffer, when the input duty cycle is 20%�80%. 
The proposed corrects the input duty cycle between 
1 0%�90% and generates 50% duty cycle of output clock. 
In this paper is organized as follows. S ection II gives 
the circuit description. The experimental results are given in 
Section III. Finally, the conclusions are given in Section IV. 
II. Circuit Description 
The propose circuit consists of a control stage, a buffer, 
an interpolator, two charge pumps; "CP1" and "CPl", and a 
multiplexer is shown in Fig. 1. The signal, "select" is to 
control the duty cycle of output clock, "Clkout". When 
"select" signals is low, it allows the duty cycle of "Clkout" 
same as the duty cycle of input clock, "Clkin". When 
"select" signals is high, the 50% duty cycle of "Clkout" is 
generated. The control stage adjusts the duty cycle of the 
"Clkin" according to the voltage of "Vctrl". The charge 
pimp detects the error between two input clock pulses. The 
CPl generates 50% duty cycle by compare the "Clkout " and 
"Clkoutb". The CP2 generates the same duty cycle as 
"Clkin" by compare the "Clkout " and "Clkin". The 
function of buffer and interpolator generate two pulses, 
"Clkout " and "Clkoutb " with inverted duty cycle form 
single clock, "clk _ d". The remaining circuits are described 
as follows. 
978-1-4244-6683-2/10/$26.00 ©2010 IEEE 293 
CMOS process. Its die photo is shown in Fig. 6. The active 
area is 0.0772 mm2. The supply is 1.8V and the power 
consumption is 22mW at IGHz. Fig. 7(a) and (b) shows the 
measured output clock is 1 GHz with duty cycle of input 
clock is 20% and 80 %. The Fig. 7(a) and (b) shows the 
proposed circuit is preserved the duty cycle of input clock. 
Fig. 8(a) and (b) shows the 50% duty cycle of output clocks 
with input clock is 1 GHz with 10% and 90%. Fig. 9 gives 
the measured duty cycle errors at 1 GHz with respect for 
preservation and correction the duty cycle. In Fig. 9, duty 
cycle errors are between 0.1% and 0.5% with 20%�80% 
input duty cycle at IGHz for preservation duty cycle. And, 
with desired 50% duty cycle, the measured duty cycle error 
is between 0. 1 % and 0.9% with 1 0%�90% input duty cycle 
at IGHz . With desired 50% duty cycle, Fig. 10 shows the 
measured peak-peak jitter of the output clock at 1 GHz is 
17.55ps. The comparisons between this proposed circuit and 
the several previous works are listed in Table 1. 
Fig. 6 Die photo of the proposed circuit 
f\ 
@out 
'Cli<'o lilt v 
(a) 
(b) 
Fig. 7 The measured signal atlGHz (a) 20% duty cycle (b) 
80% duty cycle 
Clkin '� I 
A � , .,jVVV"' '\, \ fV' '"'" /'v \ 
(a) 
Clkin .f 
(b) 
Fig. 8 The measured signal at 10Hz (a) 10% duty cycle of 
input clock (b) 90% duty cycle of input clock 
o Correction 
Input Clock Duty Cycle 
Fig. 9 Measured duty cycle error over different input duty 
cycle at 1 GHz 
295 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/09/08
國科會補助計畫
計畫名稱: 具有相位誤差校正的延遲鎖項迴路
計畫主持人: 高少谷
計畫編號: 99-2221-E-182-064- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
