%!TEX TS-program = xelatex

% Шаблон документа LaTeX создан в 2018 году
% Алексеем Подчезерцевым
% В качестве исходных использованы шаблоны
% 	Данилом Фёдоровых (danil@fedorovykh.ru) 
%		https://www.writelatex.com/coursera/latex/5.2.2
%	LaTeX-шаблон для русской кандидатской диссертации и её автореферата.
%		https://github.com/AndreyAkinshin/Russian-Phd-LaTeX-Dissertation-Template

\documentclass[a4paper,14pt]{article}

\input{data/preambular.tex}
\begin{document} % конец преамбулы, начало документа
	\input{data/title.tex}
	\tableofcontents
	\pagebreak
	\section{Задание}
	
	\begin{enumerate}
		\item Используя статический временной анализ, получите оценку максимальной тактовой частоты
		для сумматоров различной разрядности (8, 16, 32, 64, 128, 256 бит). На основе указанных
		оценок опишите зависимость роста данного параметра от разрядности сумматора в виде
		функции.
		
		\item Модифицируйте АЛУ, приведенное в Листинге 5.12, таким образом, чтобы оно
		поддерживало 4 новых операции и имело ряд дополнительных выходов, которые реализуют
		флаги переполнения для арифметических операций. Создайте соответствующую
		структурную реализацию модифицированного АЛУ.
		
		\item Реализуйте блочный сумматор с каскадным переносом разрядности 16, 32, 64 и 128 бит.
		Варьируя значения параметров разрядности блока (WIDTH) и количества
		блоков (BLOCK\_COUNT), найдите их оптимальное соотношение с точки зрения задержки
		реализуемого блока, то есть такое соотношение, на котором достигается максимальная
		тактовая частота . Объясните полученные результаты.
		
		\item Используя статический временной анализ, получите оценку максимальной тактовой частоты
		сумматора с предварительным вычислением переноса для разных значений разрядности (8,
		16, 32, 64 и 128 бит). Опишите зависимость изменения данного параметра как функцию от
		разрядности исследуемого сумматора.
		
		\item Используя статический временной анализ, опишите зависимость максимальной тактовой
		частоты префиксного сумматора как функцию от разрядности исследуемого устройства .
		Сравните это поведение с поведением аналогичных функций для сумматора с
		последовательным вычислением переноса и для блочного сумматора с предварительным
		вычислением переноса.
		
	\end{enumerate}
	
	\section{Дополнительные задания}
	
	
	
	\section{Задания для самостоятельной работы}
	
	Используя примеры кода из данного пособия , реализуйте следующие комбинационные
	блоки:
	Блочный сумматор с выбором переноса, имеющий настраиваемое число блоков
	BLOCK\_COUNТ и размер блока BLOCK\_SIZE.
	
	\section{Контрольные вопросы}
	
	\begin{enumerate}
		\item Что такое комбинационный сумматор? Приведите примеры реализаций.
		
		\item С помощью каких средств Quartus Prime можно проанализировать технологически
		зависимую и структурную реализацию блоков проекта?
		
		\item Опишите пример сумматора с синхронизированными входами и выходами. Для чего
		он использовался в данной главе?
		
		\item Опишите, для чего нужен статический временной анализ . Как осуществляется
		статический временной анализ в Quartus Prime?
		
		\item Опишите назначение компаратора и приведите примеры его реализации .
		
		\item Опишите назначение устройства сдвига и приведите пример его реализации. Каких
		типов бывают устройства сдвига?
		
		\item АЛУ - назначение и пример реализации. Почему АЛУ обычно реализуют как
		комбинационное устройство?
		
		\item Иерархический подход к проектированию сумматоров различной размерности. Как
		осуществляется перенос и каскадное соединение сумматоров при иерархическом
		подходе?
		
		\item Как осуществляется построение сумматоров с ускоренным групповым переносом?
		
		\item Опишите, как выполняется двухуровневая реализация сумматора с ускоренным
		групповым переносом.
		
		\item Опишите, как реализуется префиксный сумматор, и в чем его отличие от других типов
		сумматоров.
		
	\end{enumerate}
	
	\section{Выводы по работе}
	
	В ходе работы получен опыт проектирования схем в программе Quartus с помощью языка Verilog.
	%Полученное устройство было протестировано с помощью бенчтестов в программе Quartus Simulation Waveform editor и ModelSim.
	В процессе работы были смоделированы различные арифметические и другие логические устройства.
	%В процессе работы были смоделированы различные шифраторы и дешифраторы, протестированы способы оптимизации схемы, а так же рассчитаны временные параметры схемы с различными способами оптимизации.
	В процессе был получен опыт работы с платой DE10-Lite, на которой проверялась работоспособность полученного устройства.
	
	\newpage 
	\renewcommand{\refname}{{\normalsize Список использованных источников}} 
	\centering 
	\begin{thebibliography}{9} 
		\addcontentsline{toc}{section}{\refname} 
		\bibitem{Verilog} Thomas D., Moorby P. The Verilog Hardware Description Language. – Springer Science \& Business Media, 2008.
		\bibitem{citekey} Khor W. Y. et al. Evaluation of FPGA Based QSPI Flash Access Using Partial Reconfiguration //2019 7th International Conference on Smart Computing \& Communications (ICSCC). – IEEE, 2019. – С. 1-5
	\end{thebibliography}
	
\end{document} % конец документа
