# linux中断子系统 - arm gicV2 简介

起初对于中断的了解，仅仅是外设产生中断，CPU 接受中断，随着对中断的深入学习，发现事情并非这么简单，在一个系统上，外设的中断可能出现几十甚至上百个，而 CPU 对应的中断引脚寥寥无几，对于 arm 来说，仅有 FIQ 和 IRQ 两根中断线。   

那么，问题就来了，这么多的中断是怎样被管理的？这就涉及到我们一直在使用，但是很少关注的一个硬件控制器：中断控制器。顾名思义，这个硬件控制器的主要作用就是管理外设控制器与CPU之间的中断信号的传递，需要达到的目的是让 CPU 能有条不紊地处理每一个硬件产生的中断。  

CPU 的中断资源无疑是非常紧张的，而多个外设硬件控制器分享有限的 CPU 中断线，这必然会带来一些问题：

* 最基本的问题，既然外设产生的中断由中断控制器来传递，那么这其中的传递链路是怎样的？
* 在多个中断同时产生时，中断控制器是如何处理竞争的？
* 针对系统的实时性，每个外设应该对应不同的优先级，这个优先级是如何制定的？是否支持外设中断的嵌套？

中断控制器的功能类似于交换机，

