现代数字电路与系统设计 PDF下载 江国强 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712131571
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712131571
<p>书名:现代数字电路与系统设计</p><p>作者:江国强</p><p>页数:248</p><p>定价:¥49.9</p><p>出版社:电子工业出版社</p><p>出版日期:2017-07-01</p><p>ISBN:9787121315718</p><p><h2>本书特色</h2></p>[<p>
全书共8章，包括Verilog HDL、门电路的设计、组合逻辑电路的设计、触发器的设计、时序逻辑电路的设计、存储器的设计、常用EDA软件。数字电路及系统设计都是基于Verilog HDL完成的，每个设计都经过了电子设计自动化（EDA）软件的编译和仿真，或经过EDA试验开发系统平台的验证，确保无误。
                                        </p>]<p><h2>作者简介</h2></p>[<p>江国强，桂林电子科技大学信息科技学院，教授，主持编写了《数字逻辑电路技术》、《EDA技术与应用》等多本教材</p>]<p><h2>目录</h2></p>
    目  录	第1章  Verilog HDL	91.1  Verilog HDL设计模块的基本结构	91.1.1  模块端口定义	91.1.2  模块内容	101.2  Verilog HDL的词法	121.2.1 空白符和注释	121.2.2 常数	121.2.3 字符串	131.2.4 关键词	131.2.5 标识符	141.2.6 操作符	141.2.7  Verilog HDL数据对象	171.3  Verilog HDL的语句	201.3.1 赋值语句	201.3.2 条件语句	211.3.3 循环语句	231.3.4 结构声明语句	241.3.5 语句的顺序执行与并行执行	261.4  Verilog HDL仿真	261.4.1 Verilog HDL仿真支持语句	271.4.2 Verilog HDL测试平台软件的设计	31第2章 门电路的设计	352.1 用assign语句设计门电路	352.1.1 四-2输入与非门7400的设计	362.1.2 六反相器7404的设计	372.2  用门级元件例化方式设计门电路	382.2.1用元件例化方式设计四-2输入端与非门7400	382.2.2 用门级元件例化方式设计六反相器7404	392.3 三态输出电路的设计	392.3.1 三态输出门的设计	392.3.2 集成三态输出缓冲器的设计	41第3章  组合逻辑电路的设计	443.1 算术运算电路的设计	443.1.1 一般运算电路的设计	443.1.2 集成运算电路的设计	513.2 编码器的设计	553.2.1 普通编码器的设计	553.2.2 集成编码器的设计	593.3 译码器的设计	633.3.1 4线-10线BCD译码器7442的设计	633.3.2 4线-16译码器74154的设计	643.3.3 3线-8线译码器74138的设计	663.3.4 七段显示译码器7448的设计	673.4 数据选择器的设计	693.4.1 8选1数据选择器74151的设计	693.4.2 双4选1数据选择器74153的设计	713.4.3 16选1数据选择器161mux的设计	723.4.4 三态输出8选1数据选择器74251的设计	733.5 数值比较器的设计	753.5.1 4位数值比较器7485的设计	753.5.2 8位数值比较器74684的设计	763.5.3 带使能控制的8位数值比较器74686的设计	773.6 奇偶校验器的设计	783.6.1 8位奇偶产生器/校验器74180的设计	793.6.2 9位奇偶产生器74280	803.7 码转换器的设计	813.7.1 BCD编码之间的码转换器的设计	813.7.2 数制之间的码转换器的设计	843.7.3 明码与密码转换器的设计	88第4章  触发器的设计	914.1 RS触发器的设计	914.1.1 基本RS触发器的设计	914.1.2 钟控RS触发器的设计	934.2 D触发器的设计	944.2.1 D锁存器的设计	944.2.2  D触发器的设计	944.2.3 集成D触发器的设计	954.3  JK触发器的设计	964.3.1具有置位端的JK触发器7471的设计	964.3.2 具有异步复位的JK触发器7472	984.3.3 具有异步置位和共用异步复位与时钟的双JK触发器7478的设计	99第5章  时序逻辑电路的设计	1015.1  数码寄存器的设计	1015.1.1 8D锁存器74273的设计	1015.1.2 8D锁存器（三态输出）CT74373的设计	1025.2  移位寄存器的设计	1035.2.1  4位移位寄存器74178的设计	1045.2.2 双向移位寄存器74194的设计	1055.3  计数器的设计	1064.3.1 十进制同步计数器（异步复位）74160的设计	1065.3.2 4位二进制同步计数器（异步复位）74161的设计	1085.3.3 4位二进制同步计数器（同步复位）74163的设计	1105.3.4 4位二进制同步加/减计数器74191的设计	1115.4 专用数字电路的设计	1125.4.1 顺序脉冲发生器的设计	1125.4.2 序列信号发生器的设计	1145.4.3 伪随机信号发生器的设计	1145.4.4 序列信号检测器的设计	1165.4.5 流水灯控制器的设计	1175.4.6 抢答器的设计	1185.4.7 串行数据检测器的设计	120第6章  存储器的设计	1246.1  RAM的设计	1246.2  ROM的设计	125第7章  数字电路系统的设计	1287.1 数字电路系统的设计方法	1287.1.1 数字电路系统设计的图形编辑方式	1287.1.2 用元件例化方式实现系统设计	1307.2 8位串行加法器的设计	1327.2.1 基本元件的设计	1327.2.2 8位串行加法器的顶层设计	1357.3 24小时计时器的设计	1377.3.1 2千万分频器的设计	1377.3.2 60进制分频器的设计	1387.3.3 24进制分频器的设计	1397.3.4 24小时计时器的顶层设计	1407.4 万年历的设计	1407.4.1 控制器的设计	1417.4.2 数据选择器mux_4的设计	1427.4.3 数据选择器mux_16的设计	1427.4.4年月日计时器的设计	1437.4.5 万年历的顶层设计	1457.5 倒计时器的设计	1467.5.1 控制器contr100_s的设计	1467.5.2 60进制减法计数器的设计	1477.5.3 24进制减法计数器的设计	1487.5.4 100进制减法计数器的设计	1497.5.5 倒计时器的顶层设计	1497.6 交通灯控制器的设计	1507.6.1 100进制减法计数器的设计	1517.6.2 控制器的设计	1517.6.3 交通灯控制器的顶层设计	1527.7 出租车计费器的设计	1547.7.1 计费器的设计	1557.7.2 出租车计费器的顶层设计	1567.8 波形发生器的设计	1567.8.1 计数器cnt256的设计	1577.8.2 存储器rom0的设计	1587.8.3多路选择器mux_1的设计	1617.8.4 波形发生器的顶层设计	1617.9 数字电压表的设计	1627.9.1 分频器clkgen的设计	1637.9.2 控制器contr_2的设计	1637.9.3 存储器myrom_dyb的设计	1657.9.4 数字电压表的顶层设计	1687.10 8位十进制频率计设计	1697.10.1 测频控制信号发生器testctl的设计	1697.10.2 十进制加法计数器cnt10x8的设计	1707.10.3 8位十进制锁存器reg4x8的设计	1727.10.4 频率计的顶层设计	172第8章 常用EDA软件	1748.1  Quartus II 13.0软件	1748.1.1  Quartus II软件的主界面	1748.1.2  Quartus II的图形编辑输入法	1758.1.3  Quartus II的文本编辑输入法	1908.1.4  嵌入式逻辑分析仪的使用方法	1928.1.5  嵌入式锁相环的设计方法	1958.1.6  设计优化	1998.1.7  Quartus II的RTL阅读器	2008.2  ModelSim	2028.2.1  ModelSim的图形用户交互方式	2028.2.2  ModelSim的交互命令方式	2068.2.3  ModelSim的批处理工作方式	2088.2.4 在Quartus II 13.0中使用ModelSim仿真	2098.3  基于Matlab/DSP Builder的DSP模块设计	2148.3.1 设计原理	2148.3.2 DSP Builder的层次设计	2268.4  Nios II嵌入式系统开发软件	2278.4.1  Nios II的硬件开发	2278.4.2  Qsys系统的编译与下载	2328.4.3  Nios II嵌入式系统的软件调试	2568.4.4  Nios II的常用组件与编程	2618.4.5  基于Nios II的Qsys系统应用	272主要参考文献	284
