FILE_TYPE=VERILOG_MAP;
PRIMITIVE 'AD876';
    DEFAULT_MODEL=AD876;
    UPPER_CASE=TRUE;
    MODEL 'AD876';
        PIN_MAP
            'D'<9>='()';
            'D'<8>='()';
            'D'<7>='()';
            'D'<6>='((5)';
            'D'<5>='()';
            'D'<4>='()';
            'D'<3>='()';
            'D'<2>='()';
            'D'<1>='()';
            'D'<0>='()';
            'AIN'='()';
            'CML'='()';
            'REFBF'='()';
            'REFTF'='()';
            'REFBS'='()';
            'REFTS'='()';
            'STBY'='()';
            'THREE_STATE'='()';
            'CLK'='()';
        END_PIN;
    END_MODEL;
END_PRIMITIVE;
END.
