TimeQuest Timing Analyzer report for completeDataPath
Thu Oct 20 01:43:09 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock'
 22. Slow 1200mV 0C Model Hold: 'clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock'
 30. Fast 1200mV 0C Model Hold: 'clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                               ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition ;
; Timing Analyzer       ; TimeQuest                                               ;
; Revision Name         ; completeDataPath                                        ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C6                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 125.99 MHz ; 125.99 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -6.937 ; -1021.366          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.341 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -240.696                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                  ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.937 ; register16:PC|dataOut[0]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.059     ; 7.873      ;
; -6.807 ; register16:Register_B|dataOut[0] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.060     ; 7.742      ;
; -6.802 ; register16:PC|dataOut[0]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.060     ; 7.737      ;
; -6.793 ; register16:PC|dataOut[1]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.059     ; 7.729      ;
; -6.779 ; register16:Register_B|dataOut[1] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.060     ; 7.714      ;
; -6.747 ; register16:Register_A|dataOut[0] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.060     ; 7.682      ;
; -6.672 ; register16:Register_B|dataOut[0] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.061     ; 7.606      ;
; -6.658 ; register16:PC|dataOut[1]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.060     ; 7.593      ;
; -6.646 ; register16:IR|dataOut[0]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.061     ; 7.580      ;
; -6.644 ; register16:Register_B|dataOut[1] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.061     ; 7.578      ;
; -6.640 ; register16:Register_A|dataOut[1] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.066     ; 7.569      ;
; -6.616 ; register16:PC|dataOut[2]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.065     ; 7.546      ;
; -6.612 ; register16:Register_A|dataOut[0] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.061     ; 7.546      ;
; -6.574 ; register16:Register_B|dataOut[2] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.060     ; 7.509      ;
; -6.546 ; register16:IR|dataOut[1]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.061     ; 7.480      ;
; -6.528 ; register16:IR|dataOut[3]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.061     ; 7.462      ;
; -6.511 ; register16:IR|dataOut[0]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.062     ; 7.444      ;
; -6.508 ; register16:PC|dataOut[0]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.059     ; 7.444      ;
; -6.505 ; register16:Register_A|dataOut[1] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.067     ; 7.433      ;
; -6.481 ; register16:PC|dataOut[2]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.066     ; 7.410      ;
; -6.446 ; register16:IR|dataOut[2]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.061     ; 7.380      ;
; -6.439 ; register16:Register_B|dataOut[2] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.061     ; 7.373      ;
; -6.424 ; register16:Register_A|dataOut[2] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.058     ; 7.361      ;
; -6.411 ; register16:IR|dataOut[1]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.062     ; 7.344      ;
; -6.393 ; register16:IR|dataOut[3]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.062     ; 7.326      ;
; -6.378 ; register16:Register_B|dataOut[0] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.060     ; 7.313      ;
; -6.377 ; register16:PC|dataOut[0]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.289      ; 7.661      ;
; -6.364 ; register16:PC|dataOut[1]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.059     ; 7.300      ;
; -6.350 ; register16:IR|dataOut[4]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.064     ; 7.281      ;
; -6.350 ; register16:Register_B|dataOut[1] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.060     ; 7.285      ;
; -6.318 ; register16:Register_A|dataOut[0] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.060     ; 7.253      ;
; -6.311 ; register16:IR|dataOut[2]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.062     ; 7.244      ;
; -6.297 ; register16:PC|dataOut[3]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.065     ; 7.227      ;
; -6.289 ; register16:Register_A|dataOut[2] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.059     ; 7.225      ;
; -6.255 ; register16:Register_A|dataOut[5] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.060     ; 7.190      ;
; -6.247 ; register16:Register_B|dataOut[0] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.288      ; 7.530      ;
; -6.242 ; register16:Register_B|dataOut[3] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.057     ; 7.180      ;
; -6.233 ; register16:PC|dataOut[1]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.289      ; 7.517      ;
; -6.219 ; register16:Register_B|dataOut[1] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.288      ; 7.502      ;
; -6.217 ; register16:IR|dataOut[0]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.061     ; 7.151      ;
; -6.215 ; register16:IR|dataOut[4]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.065     ; 7.145      ;
; -6.211 ; register16:Register_A|dataOut[1] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.066     ; 7.140      ;
; -6.187 ; register16:PC|dataOut[2]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.065     ; 7.117      ;
; -6.187 ; register16:Register_A|dataOut[0] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.288      ; 7.470      ;
; -6.162 ; register16:PC|dataOut[3]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.066     ; 7.091      ;
; -6.159 ; register16:PC|dataOut[0]         ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.270      ; 7.424      ;
; -6.145 ; register16:Register_B|dataOut[2] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.060     ; 7.080      ;
; -6.120 ; register16:Register_A|dataOut[5] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.061     ; 7.054      ;
; -6.117 ; register16:PC|dataOut[4]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.065     ; 7.047      ;
; -6.117 ; register16:IR|dataOut[1]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.061     ; 7.051      ;
; -6.109 ; register16:PC|dataOut[0]         ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.298      ; 7.402      ;
; -6.107 ; register16:Register_B|dataOut[3] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.058     ; 7.044      ;
; -6.104 ; register16:Register_A|dataOut[4] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.060     ; 7.039      ;
; -6.099 ; register16:IR|dataOut[3]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.061     ; 7.033      ;
; -6.092 ; register16:IR|dataOut[5]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.428     ; 6.659      ;
; -6.086 ; register16:IR|dataOut[0]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.287      ; 7.368      ;
; -6.080 ; register16:Register_A|dataOut[1] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.282      ; 7.357      ;
; -6.056 ; register16:PC|dataOut[2]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.283      ; 7.334      ;
; -6.029 ; register16:Register_B|dataOut[0] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.269      ; 7.293      ;
; -6.017 ; register16:IR|dataOut[2]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.061     ; 6.951      ;
; -6.015 ; register16:PC|dataOut[1]         ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.270      ; 7.280      ;
; -6.014 ; register16:Register_B|dataOut[2] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.288      ; 7.297      ;
; -6.009 ; register16:PC|dataOut[0]         ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.060     ; 6.944      ;
; -6.008 ; register16:PC|dataOut[0]         ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.060     ; 6.943      ;
; -6.001 ; register16:Register_B|dataOut[1] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.269      ; 7.265      ;
; -5.996 ; register16:PC|dataOut[5]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.065     ; 6.926      ;
; -5.995 ; register16:Register_A|dataOut[2] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.058     ; 6.932      ;
; -5.992 ; register16:Register_A|dataOut[3] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.058     ; 6.929      ;
; -5.987 ; register16:PC|dataOut[0]         ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.060     ; 6.922      ;
; -5.986 ; register16:IR|dataOut[1]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.287      ; 7.268      ;
; -5.982 ; register16:PC|dataOut[4]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.066     ; 6.911      ;
; -5.979 ; register16:Register_B|dataOut[0] ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.297      ; 7.271      ;
; -5.969 ; register16:Register_A|dataOut[0] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.269      ; 7.233      ;
; -5.969 ; register16:Register_A|dataOut[4] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.061     ; 6.903      ;
; -5.968 ; register16:IR|dataOut[3]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.287      ; 7.250      ;
; -5.965 ; register16:PC|dataOut[1]         ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.298      ; 7.258      ;
; -5.957 ; register16:IR|dataOut[5]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.429     ; 6.523      ;
; -5.951 ; register16:Register_B|dataOut[1] ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.297      ; 7.243      ;
; -5.921 ; register16:IR|dataOut[4]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.064     ; 6.852      ;
; -5.919 ; register16:Register_A|dataOut[0] ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.297      ; 7.211      ;
; -5.886 ; register16:IR|dataOut[2]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.287      ; 7.168      ;
; -5.879 ; register16:Register_B|dataOut[0] ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.061     ; 6.813      ;
; -5.878 ; register16:Register_B|dataOut[0] ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.061     ; 6.812      ;
; -5.877 ; register16:Register_B|dataOut[5] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.057     ; 6.815      ;
; -5.868 ; register16:PC|dataOut[3]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.065     ; 6.798      ;
; -5.868 ; register16:IR|dataOut[0]         ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.268      ; 7.131      ;
; -5.865 ; register16:PC|dataOut[1]         ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.060     ; 6.800      ;
; -5.864 ; register16:Register_A|dataOut[2] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.290      ; 7.149      ;
; -5.864 ; register16:PC|dataOut[1]         ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.060     ; 6.799      ;
; -5.862 ; register16:Register_A|dataOut[1] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.263      ; 7.120      ;
; -5.861 ; register16:PC|dataOut[5]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.066     ; 6.790      ;
; -5.857 ; register16:Register_A|dataOut[3] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.059     ; 6.793      ;
; -5.857 ; register16:Register_B|dataOut[0] ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.061     ; 6.791      ;
; -5.856 ; register16:PC|dataOut[0]         ; register16:PC|dataOut[13]           ; clock        ; clock       ; 1.000        ; -0.059     ; 6.792      ;
; -5.856 ; register16:PC|dataOut[0]         ; register16:ALU_register|dataOut[13] ; clock        ; clock       ; 1.000        ; -0.059     ; 6.792      ;
; -5.851 ; register16:Register_B|dataOut[1] ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.061     ; 6.785      ;
; -5.850 ; register16:Register_B|dataOut[1] ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.061     ; 6.784      ;
; -5.843 ; register16:PC|dataOut[1]         ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.060     ; 6.778      ;
; -5.838 ; register16:PC|dataOut[2]         ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.264      ; 7.097      ;
; -5.829 ; register16:Register_B|dataOut[1] ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.061     ; 6.763      ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; alu:ALU_1|register_1bit:reg1|data                                                          ; alu:ALU_1|register_1bit:reg1|data                                                                         ; clock        ; clock       ; 0.000        ; 0.079      ; 0.577      ;
; 0.342 ; alu:ALU_1|register_1bit:reg2|data                                                          ; alu:ALU_1|register_1bit:reg2|data                                                                         ; clock        ; clock       ; 0.000        ; 0.078      ; 0.577      ;
; 0.559 ; register16:ALU_register|dataOut[8]                                                         ; register16:PC|dataOut[8]                                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.779      ;
; 0.561 ; register16:ALU_register|dataOut[13]                                                        ; register16:PC|dataOut[13]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.781      ;
; 0.568 ; register16:ALU_register|dataOut[1]                                                         ; register16:PC|dataOut[1]                                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; register16:ALU_register|dataOut[5]                                                         ; register16:PC|dataOut[5]                                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.789      ;
; 0.570 ; register16:ALU_register|dataOut[0]                                                         ; register16:PC|dataOut[0]                                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1]                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.790      ;
; 0.589 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2]                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.809      ;
; 0.621 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0]                ; clock        ; clock       ; 0.000        ; 0.063      ; 0.841      ;
; 0.686 ; register16:PC|dataOut[1]                                                                   ; registerBank:RF|register16:register7|dataOut[1]                                                           ; clock        ; clock       ; 0.000        ; 0.062      ; 0.905      ;
; 0.691 ; register16:PC|dataOut[0]                                                                   ; registerBank:RF|register16:register7|dataOut[0]                                                           ; clock        ; clock       ; 0.000        ; 0.062      ; 0.910      ;
; 0.691 ; register16:ALU_register|dataOut[10]                                                        ; register16:PC|dataOut[10]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.912      ;
; 0.692 ; register16:ALU_register|dataOut[11]                                                        ; register16:PC|dataOut[11]                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.913      ;
; 0.694 ; register16:ALU_register|dataOut[7]                                                         ; register16:PC|dataOut[7]                                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.914      ;
; 0.733 ; register16:PC|dataOut[0]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.303      ;
; 0.749 ; register16:PC|dataOut[8]                                                                   ; registerBank:RF|register16:register7|dataOut[8]                                                           ; clock        ; clock       ; 0.000        ; 0.060      ; 0.966      ;
; 0.763 ; register16:Register_A|dataOut[12]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.384      ; 1.334      ;
; 0.777 ; register16:PC|dataOut[4]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 1.341      ;
; 0.789 ; register16:Register_B|dataOut[5]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.389      ; 1.365      ;
; 0.796 ; registerBank:RF|register16:register4|dataOut[15]                                           ; register16:Register_B|dataOut[15]                                                                         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.017      ;
; 0.808 ; registerBank:RF|register16:register5|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.027      ;
; 0.810 ; register16:Register_B|dataOut[8]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 1.384      ;
; 0.822 ; register16:ALU_register|dataOut[0]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.392      ;
; 0.825 ; registerBank:RF|register16:register7|dataOut[14]                                           ; register16:Register_B|dataOut[14]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.044      ;
; 0.838 ; register16:ALU_register|dataOut[5]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 1.402      ;
; 0.841 ; register16:ALU_register|dataOut[3]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.412      ;
; 0.844 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2]                ; clock        ; clock       ; 0.000        ; 0.063      ; 1.064      ;
; 0.876 ; register16:Register_B|dataOut[14]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.389      ; 1.452      ;
; 0.882 ; register16:ALU_register|dataOut[6]                                                         ; register16:PC|dataOut[6]                                                                                  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.102      ;
; 0.888 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1]                ; clock        ; clock       ; 0.000        ; 0.063      ; 1.108      ;
; 0.890 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2]                ; clock        ; clock       ; 0.000        ; 0.063      ; 1.110      ;
; 0.894 ; registerBank:RF|register16:register5|dataOut[11]                                           ; register16:Register_B|dataOut[11]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.113      ;
; 0.910 ; register16:ALU_register|dataOut[12]                                                        ; register16:PC|dataOut[12]                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 1.130      ;
; 0.913 ; register16:ALU_register|dataOut[4]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.484      ;
; 0.916 ; register16:ALU_register|dataOut[2]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.487      ;
; 0.923 ; register16:Register_B|dataOut[0]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 1.497      ;
; 0.926 ; registerBank:RF|register16:register5|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.145      ;
; 0.955 ; register16:ALU_register|dataOut[3]                                                         ; register16:PC|dataOut[3]                                                                                  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.182      ;
; 0.964 ; register16:ALU_register|dataOut[1]                                                         ; registerBank:RF|register16:register7|dataOut[1]                                                           ; clock        ; clock       ; 0.000        ; 0.062      ; 1.183      ;
; 0.969 ; register16:PC|dataOut[3]                                                                   ; registerBank:RF|register16:register7|dataOut[3]                                                           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.187      ;
; 0.975 ; register16:PC|dataOut[9]                                                                   ; registerBank:RF|register16:register7|dataOut[9]                                                           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.192      ;
; 0.979 ; register16:ALU_register|dataOut[1]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.549      ;
; 0.980 ; register16:ALU_register|dataOut[4]                                                         ; register16:PC|dataOut[4]                                                                                  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.207      ;
; 0.985 ; register16:ALU_register|dataOut[2]                                                         ; register16:PC|dataOut[2]                                                                                  ; clock        ; clock       ; 0.000        ; 0.070      ; 1.212      ;
; 0.992 ; register16:PC|dataOut[15]                                                                  ; registerBank:RF|register16:register7|dataOut[15]                                                          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.207      ;
; 0.995 ; registerBank:RF|register16:register5|dataOut[15]                                           ; register16:Register_B|dataOut[15]                                                                         ; clock        ; clock       ; 0.000        ; 0.064      ; 1.216      ;
; 0.998 ; register16:Register_A|dataOut[5]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.386      ; 1.571      ;
; 1.003 ; registerBank:RF|register16:register7|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.061      ; 1.221      ;
; 1.009 ; registerBank:RF|register16:register6|dataOut[14]                                           ; register16:Register_B|dataOut[14]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.228      ;
; 1.012 ; register16:PC|dataOut[2]                                                                   ; registerBank:RF|register16:register7|dataOut[2]                                                           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.230      ;
; 1.012 ; register16:Register_A|dataOut[8]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.380      ; 1.579      ;
; 1.017 ; register16:Register_A|dataOut[13]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.384      ; 1.588      ;
; 1.020 ; register16:Register_A|dataOut[4]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.386      ; 1.593      ;
; 1.023 ; register16:PC|dataOut[5]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 1.587      ;
; 1.026 ; register16:PC|dataOut[6]                                                                   ; registerBank:RF|register16:register7|dataOut[6]                                                           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.243      ;
; 1.032 ; register16:PC|dataOut[14]                                                                  ; registerBank:RF|register16:register7|dataOut[14]                                                          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.247      ;
; 1.046 ; registerBank:RF|register16:register5|dataOut[2]                                            ; register16:Register_B|dataOut[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.067      ; 1.270      ;
; 1.051 ; registerBank:RF|register16:register5|dataOut[5]                                            ; register16:Register_B|dataOut[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.064      ; 1.272      ;
; 1.053 ; registerBank:RF|register16:register5|dataOut[6]                                            ; register16:Register_B|dataOut[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.064      ; 1.274      ;
; 1.055 ; register16:Register_B|dataOut[11]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.393      ; 1.635      ;
; 1.056 ; register16:Register_B|dataOut[1]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 1.630      ;
; 1.057 ; registerBank:RF|register16:register5|dataOut[8]                                            ; register16:Register_B|dataOut[8]                                                                          ; clock        ; clock       ; 0.000        ; 0.068      ; 1.282      ;
; 1.068 ; registerBank:RF|register16:register3|dataOut[11]                                           ; register16:Register_B|dataOut[11]                                                                         ; clock        ; clock       ; 0.000        ; 0.056      ; 1.281      ;
; 1.068 ; registerBank:RF|register16:register4|dataOut[6]                                            ; register16:Register_B|dataOut[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.064      ; 1.289      ;
; 1.069 ; registerBank:RF|register16:register5|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.288      ;
; 1.070 ; registerBank:RF|register16:register1|dataOut[1]                                            ; register16:Register_B|dataOut[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.068      ; 1.295      ;
; 1.072 ; register16:PC|dataOut[1]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.383      ; 1.642      ;
; 1.082 ; registerBank:RF|register16:register5|dataOut[3]                                            ; register16:Register_B|dataOut[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.064      ; 1.303      ;
; 1.088 ; registerBank:RF|register16:register4|dataOut[11]                                           ; register16:Register_B|dataOut[11]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.307      ;
; 1.090 ; registerBank:RF|register16:register7|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.059      ; 1.306      ;
; 1.096 ; registerBank:RF|register16:register1|dataOut[9]                                            ; register16:Register_B|dataOut[9]                                                                          ; clock        ; clock       ; 0.000        ; 0.066      ; 1.319      ;
; 1.097 ; register16:Register_A|dataOut[7]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.380      ; 1.664      ;
; 1.113 ; registerBank:RF|register16:register7|dataOut[6]                                            ; register16:Register_B|dataOut[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.328      ;
; 1.116 ; register16:Register_B|dataOut[3]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.389      ; 1.692      ;
; 1.119 ; registerBank:RF|register16:register4|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.338      ;
; 1.127 ; registerBank:RF|register16:register1|dataOut[8]                                            ; register16:Register_B|dataOut[8]                                                                          ; clock        ; clock       ; 0.000        ; 0.068      ; 1.352      ;
; 1.129 ; registerBank:RF|register16:register1|dataOut[0]                                            ; register16:Register_B|dataOut[0]                                                                          ; clock        ; clock       ; 0.000        ; 0.068      ; 1.354      ;
; 1.129 ; registerBank:RF|register16:register5|dataOut[1]                                            ; register16:Register_B|dataOut[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.067      ; 1.353      ;
; 1.135 ; registerBank:RF|register16:register1|dataOut[7]                                            ; register16:Register_B|dataOut[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.068      ; 1.360      ;
; 1.135 ; register16:Register_B|dataOut[4]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 1.709      ;
; 1.135 ; registerBank:RF|register16:register6|dataOut[9]                                            ; register16:Register_B|dataOut[9]                                                                          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.357      ;
; 1.144 ; registerBank:RF|register16:register4|dataOut[1]                                            ; register16:Register_B|dataOut[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.067      ; 1.368      ;
; 1.155 ; registerBank:RF|register16:register1|dataOut[2]                                            ; register16:Register_B|dataOut[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.068      ; 1.380      ;
; 1.165 ; registerBank:RF|register16:register1|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.384      ;
; 1.166 ; register16:ALU_register|dataOut[0]                                                         ; registerBank:RF|register16:register7|dataOut[0]                                                           ; clock        ; clock       ; 0.000        ; 0.062      ; 1.385      ;
; 1.169 ; registerBank:RF|register16:register7|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.061      ; 1.387      ;
; 1.170 ; register16:PC|dataOut[3]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 1.734      ;
; 1.170 ; registerBank:RF|register16:register0|dataOut[2]                                            ; register16:Register_B|dataOut[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.068      ; 1.395      ;
; 1.171 ; registerBank:RF|register16:register5|dataOut[4]                                            ; register16:Register_B|dataOut[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.067      ; 1.395      ;
; 1.172 ; registerBank:RF|register16:register3|dataOut[3]                                            ; register16:Register_B|dataOut[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.064      ; 1.393      ;
; 1.174 ; registerBank:RF|register16:register1|dataOut[5]                                            ; register16:Register_B|dataOut[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.065      ; 1.396      ;
; 1.177 ; registerBank:RF|register16:register4|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.396      ;
; 1.178 ; registerBank:RF|register16:register1|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.397      ;
; 1.180 ; register16:PC|dataOut[10]                                                                  ; registerBank:RF|register16:register7|dataOut[10]                                                          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.393      ;
; 1.184 ; registerBank:RF|register16:register6|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.061      ; 1.402      ;
; 1.187 ; register16:IR|dataOut[14]                                                                  ; alu:ALU_1|register_1bit:reg1|data                                                                         ; clock        ; clock       ; 0.000        ; 0.435      ; 1.779      ;
; 1.188 ; register16:Memory_data|dataOut[9]                                                          ; registerBank:RF|register16:register6|dataOut[9]                                                           ; clock        ; clock       ; 0.000        ; 0.057      ; 1.402      ;
; 1.192 ; registerBank:RF|register16:register6|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.061      ; 1.410      ;
; 1.195 ; register16:Register_B|dataOut[2]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.387      ; 1.769      ;
+-------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 140.39 MHz ; 140.39 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -6.123 ; -894.065          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -240.696                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                   ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.123 ; register16:PC|dataOut[0]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.052     ; 7.066      ;
; -6.018 ; register16:PC|dataOut[1]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.052     ; 6.961      ;
; -6.015 ; register16:PC|dataOut[0]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.052     ; 6.958      ;
; -5.998 ; register16:Register_B|dataOut[0] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.053     ; 6.940      ;
; -5.969 ; register16:Register_B|dataOut[1] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.053     ; 6.911      ;
; -5.949 ; register16:Register_A|dataOut[0] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.054     ; 6.890      ;
; -5.910 ; register16:PC|dataOut[1]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.052     ; 6.853      ;
; -5.893 ; register16:Register_B|dataOut[0] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.053     ; 6.835      ;
; -5.864 ; register16:Register_B|dataOut[1] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.053     ; 6.806      ;
; -5.849 ; register16:Register_A|dataOut[1] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.057     ; 6.787      ;
; -5.844 ; register16:Register_A|dataOut[0] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.054     ; 6.785      ;
; -5.842 ; register16:IR|dataOut[0]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.055     ; 6.782      ;
; -5.827 ; register16:PC|dataOut[2]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.056     ; 6.766      ;
; -5.793 ; register16:Register_B|dataOut[2] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.053     ; 6.735      ;
; -5.778 ; register16:IR|dataOut[3]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.055     ; 6.718      ;
; -5.758 ; register16:IR|dataOut[1]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.055     ; 6.698      ;
; -5.746 ; register16:PC|dataOut[0]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.052     ; 6.689      ;
; -5.741 ; register16:Register_A|dataOut[1] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.057     ; 6.679      ;
; -5.737 ; register16:IR|dataOut[0]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.055     ; 6.677      ;
; -5.722 ; register16:PC|dataOut[2]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.056     ; 6.661      ;
; -5.701 ; register16:IR|dataOut[2]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.055     ; 6.641      ;
; -5.688 ; register16:Register_B|dataOut[2] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.053     ; 6.630      ;
; -5.670 ; register16:IR|dataOut[3]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.055     ; 6.610      ;
; -5.653 ; register16:IR|dataOut[1]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.055     ; 6.593      ;
; -5.650 ; register16:Register_A|dataOut[2] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.051     ; 6.594      ;
; -5.632 ; register16:Register_B|dataOut[0] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.053     ; 6.574      ;
; -5.613 ; register16:PC|dataOut[1]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.052     ; 6.556      ;
; -5.603 ; register16:Register_B|dataOut[1] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.053     ; 6.545      ;
; -5.593 ; register16:IR|dataOut[2]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.055     ; 6.533      ;
; -5.584 ; register16:IR|dataOut[4]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.054     ; 6.525      ;
; -5.583 ; register16:Register_A|dataOut[0] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.054     ; 6.524      ;
; -5.573 ; register16:PC|dataOut[0]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.272      ; 6.840      ;
; -5.545 ; register16:Register_A|dataOut[2] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.051     ; 6.489      ;
; -5.543 ; register16:PC|dataOut[3]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.056     ; 6.482      ;
; -5.488 ; register16:Register_A|dataOut[5] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.054     ; 6.429      ;
; -5.480 ; register16:Register_B|dataOut[3] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.051     ; 6.424      ;
; -5.480 ; register16:Register_A|dataOut[1] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.057     ; 6.418      ;
; -5.479 ; register16:IR|dataOut[4]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.054     ; 6.420      ;
; -5.476 ; register16:IR|dataOut[0]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.055     ; 6.416      ;
; -5.461 ; register16:PC|dataOut[2]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.056     ; 6.400      ;
; -5.459 ; register16:Register_B|dataOut[0] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.271      ; 6.725      ;
; -5.441 ; register16:PC|dataOut[1]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.272      ; 6.708      ;
; -5.438 ; register16:PC|dataOut[3]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.056     ; 6.377      ;
; -5.430 ; register16:Register_B|dataOut[1] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.271      ; 6.696      ;
; -5.427 ; register16:Register_B|dataOut[2] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.053     ; 6.369      ;
; -5.410 ; register16:Register_A|dataOut[0] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.270      ; 6.675      ;
; -5.400 ; register16:PC|dataOut[0]         ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.253      ; 6.648      ;
; -5.394 ; register16:PC|dataOut[4]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.056     ; 6.333      ;
; -5.392 ; register16:IR|dataOut[1]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.055     ; 6.332      ;
; -5.383 ; register16:Register_A|dataOut[5] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.054     ; 6.324      ;
; -5.375 ; register16:Register_B|dataOut[3] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.051     ; 6.319      ;
; -5.371 ; register16:IR|dataOut[3]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.055     ; 6.311      ;
; -5.360 ; register16:Register_A|dataOut[4] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.054     ; 6.301      ;
; -5.356 ; register16:IR|dataOut[5]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.393     ; 5.958      ;
; -5.355 ; register16:PC|dataOut[0]         ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.280      ; 6.630      ;
; -5.307 ; register16:Register_A|dataOut[1] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.267      ; 6.569      ;
; -5.303 ; register16:IR|dataOut[0]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.269      ; 6.567      ;
; -5.295 ; register16:PC|dataOut[1]         ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.253      ; 6.543      ;
; -5.294 ; register16:IR|dataOut[2]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.055     ; 6.234      ;
; -5.288 ; register16:PC|dataOut[2]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.268      ; 6.551      ;
; -5.286 ; register16:PC|dataOut[4]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.056     ; 6.225      ;
; -5.284 ; register16:Register_A|dataOut[2] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.051     ; 6.228      ;
; -5.281 ; register16:PC|dataOut[0]         ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.052     ; 6.224      ;
; -5.278 ; register16:PC|dataOut[0]         ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 6.221      ;
; -5.278 ; register16:Register_B|dataOut[0] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.252      ; 6.525      ;
; -5.267 ; register16:PC|dataOut[0]         ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.052     ; 6.210      ;
; -5.266 ; register16:PC|dataOut[5]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.056     ; 6.205      ;
; -5.260 ; register16:Register_A|dataOut[3] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.051     ; 6.204      ;
; -5.254 ; register16:Register_B|dataOut[2] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.271      ; 6.520      ;
; -5.252 ; register16:Register_A|dataOut[4] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.054     ; 6.193      ;
; -5.251 ; register16:IR|dataOut[5]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.393     ; 5.853      ;
; -5.250 ; register16:PC|dataOut[1]         ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.280      ; 6.525      ;
; -5.249 ; register16:Register_B|dataOut[1] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.252      ; 6.496      ;
; -5.229 ; register16:Register_A|dataOut[0] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.251      ; 6.475      ;
; -5.219 ; register16:IR|dataOut[1]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.269      ; 6.483      ;
; -5.218 ; register16:IR|dataOut[4]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.054     ; 6.159      ;
; -5.216 ; register16:Register_B|dataOut[0] ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.279      ; 6.490      ;
; -5.201 ; register16:IR|dataOut[3]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.269      ; 6.465      ;
; -5.187 ; register16:Register_B|dataOut[1] ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.279      ; 6.461      ;
; -5.177 ; register16:PC|dataOut[3]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.056     ; 6.116      ;
; -5.167 ; register16:Register_A|dataOut[0] ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.278      ; 6.440      ;
; -5.167 ; register16:Register_B|dataOut[0] ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.053     ; 6.109      ;
; -5.164 ; register16:Register_B|dataOut[0] ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.053     ; 6.106      ;
; -5.162 ; register16:PC|dataOut[1]         ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.052     ; 6.105      ;
; -5.158 ; register16:PC|dataOut[5]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.056     ; 6.097      ;
; -5.157 ; register16:Register_B|dataOut[5] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.050     ; 6.102      ;
; -5.155 ; register16:Register_A|dataOut[3] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.051     ; 6.099      ;
; -5.150 ; register16:Register_B|dataOut[0] ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.053     ; 6.092      ;
; -5.148 ; register16:PC|dataOut[1]         ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.052     ; 6.091      ;
; -5.145 ; register16:PC|dataOut[1]         ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 6.088      ;
; -5.138 ; register16:Register_B|dataOut[1] ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.053     ; 6.080      ;
; -5.135 ; register16:Register_B|dataOut[1] ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.053     ; 6.077      ;
; -5.132 ; register16:PC|dataOut[0]         ; register16:PC|dataOut[13]           ; clock        ; clock       ; 1.000        ; -0.052     ; 6.075      ;
; -5.132 ; register16:PC|dataOut[0]         ; register16:ALU_register|dataOut[13] ; clock        ; clock       ; 1.000        ; -0.052     ; 6.075      ;
; -5.126 ; register16:Register_A|dataOut[1] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.248      ; 6.369      ;
; -5.124 ; register16:IR|dataOut[2]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.269      ; 6.388      ;
; -5.122 ; register16:Register_A|dataOut[5] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.054     ; 6.063      ;
; -5.122 ; register16:IR|dataOut[0]         ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.250      ; 6.367      ;
; -5.121 ; register16:Register_B|dataOut[1] ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.053     ; 6.063      ;
; -5.118 ; register16:Register_A|dataOut[0] ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.054     ; 6.059      ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; alu:ALU_1|register_1bit:reg1|data                                                          ; alu:ALU_1|register_1bit:reg1|data                                                                         ; clock        ; clock       ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; alu:ALU_1|register_1bit:reg2|data                                                          ; alu:ALU_1|register_1bit:reg2|data                                                                         ; clock        ; clock       ; 0.000        ; 0.070      ; 0.511      ;
; 0.502 ; register16:ALU_register|dataOut[8]                                                         ; register16:PC|dataOut[8]                                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.702      ;
; 0.503 ; register16:ALU_register|dataOut[13]                                                        ; register16:PC|dataOut[13]                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.704      ;
; 0.508 ; register16:ALU_register|dataOut[1]                                                         ; register16:PC|dataOut[1]                                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.708      ;
; 0.510 ; register16:ALU_register|dataOut[0]                                                         ; register16:PC|dataOut[0]                                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; register16:ALU_register|dataOut[5]                                                         ; register16:PC|dataOut[5]                                                                                  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.710      ;
; 0.512 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1]                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.712      ;
; 0.528 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2]                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.728      ;
; 0.552 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0]                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.752      ;
; 0.628 ; register16:ALU_register|dataOut[10]                                                        ; register16:PC|dataOut[10]                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.829      ;
; 0.628 ; register16:ALU_register|dataOut[11]                                                        ; register16:PC|dataOut[11]                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.829      ;
; 0.630 ; register16:PC|dataOut[1]                                                                   ; registerBank:RF|register16:register7|dataOut[1]                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.830      ;
; 0.630 ; register16:ALU_register|dataOut[7]                                                         ; register16:PC|dataOut[7]                                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 0.831      ;
; 0.635 ; register16:PC|dataOut[0]                                                                   ; registerBank:RF|register16:register7|dataOut[0]                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 0.835      ;
; 0.686 ; register16:PC|dataOut[0]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.341      ; 1.196      ;
; 0.695 ; register16:PC|dataOut[8]                                                                   ; registerBank:RF|register16:register7|dataOut[8]                                                           ; clock        ; clock       ; 0.000        ; 0.054      ; 0.893      ;
; 0.704 ; registerBank:RF|register16:register4|dataOut[15]                                           ; register16:Register_B|dataOut[15]                                                                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.905      ;
; 0.708 ; registerBank:RF|register16:register5|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.055      ; 0.907      ;
; 0.726 ; register16:Register_A|dataOut[12]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.341      ; 1.236      ;
; 0.730 ; register16:PC|dataOut[4]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.337      ; 1.236      ;
; 0.736 ; register16:Register_B|dataOut[5]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 1.252      ;
; 0.757 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2]                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.957      ;
; 0.759 ; registerBank:RF|register16:register7|dataOut[14]                                           ; register16:Register_B|dataOut[14]                                                                         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.959      ;
; 0.759 ; register16:Register_B|dataOut[8]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.347      ; 1.275      ;
; 0.761 ; register16:ALU_register|dataOut[0]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.341      ; 1.271      ;
; 0.785 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1]                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.985      ;
; 0.790 ; register16:ALU_register|dataOut[3]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.342      ; 1.301      ;
; 0.792 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2]                ; clock        ; clock       ; 0.000        ; 0.056      ; 0.992      ;
; 0.793 ; register16:ALU_register|dataOut[5]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.337      ; 1.299      ;
; 0.806 ; register16:ALU_register|dataOut[6]                                                         ; register16:PC|dataOut[6]                                                                                  ; clock        ; clock       ; 0.000        ; 0.057      ; 1.007      ;
; 0.809 ; registerBank:RF|register16:register5|dataOut[11]                                           ; register16:Register_B|dataOut[11]                                                                         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.008      ;
; 0.821 ; register16:Register_B|dataOut[14]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.346      ; 1.336      ;
; 0.836 ; registerBank:RF|register16:register5|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.035      ;
; 0.837 ; register16:ALU_register|dataOut[12]                                                        ; register16:PC|dataOut[12]                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.038      ;
; 0.854 ; register16:ALU_register|dataOut[4]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.342      ; 1.365      ;
; 0.867 ; register16:ALU_register|dataOut[2]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.342      ; 1.378      ;
; 0.868 ; register16:Register_B|dataOut[0]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.345      ; 1.382      ;
; 0.874 ; register16:ALU_register|dataOut[3]                                                         ; register16:PC|dataOut[3]                                                                                  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.882 ; register16:ALU_register|dataOut[1]                                                         ; registerBank:RF|register16:register7|dataOut[1]                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 1.082      ;
; 0.890 ; register16:PC|dataOut[3]                                                                   ; registerBank:RF|register16:register7|dataOut[3]                                                           ; clock        ; clock       ; 0.000        ; 0.053      ; 1.087      ;
; 0.898 ; register16:PC|dataOut[9]                                                                   ; registerBank:RF|register16:register7|dataOut[9]                                                           ; clock        ; clock       ; 0.000        ; 0.052      ; 1.094      ;
; 0.899 ; register16:ALU_register|dataOut[2]                                                         ; register16:PC|dataOut[2]                                                                                  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.104      ;
; 0.901 ; register16:PC|dataOut[15]                                                                  ; registerBank:RF|register16:register7|dataOut[15]                                                          ; clock        ; clock       ; 0.000        ; 0.052      ; 1.097      ;
; 0.904 ; register16:ALU_register|dataOut[4]                                                         ; register16:PC|dataOut[4]                                                                                  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.109      ;
; 0.905 ; registerBank:RF|register16:register5|dataOut[15]                                           ; register16:Register_B|dataOut[15]                                                                         ; clock        ; clock       ; 0.000        ; 0.057      ; 1.106      ;
; 0.911 ; register16:ALU_register|dataOut[1]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.341      ; 1.421      ;
; 0.922 ; registerBank:RF|register16:register6|dataOut[14]                                           ; register16:Register_B|dataOut[14]                                                                         ; clock        ; clock       ; 0.000        ; 0.056      ; 1.122      ;
; 0.923 ; registerBank:RF|register16:register5|dataOut[2]                                            ; register16:Register_B|dataOut[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.060      ; 1.127      ;
; 0.925 ; registerBank:RF|register16:register7|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.123      ;
; 0.926 ; register16:PC|dataOut[2]                                                                   ; registerBank:RF|register16:register7|dataOut[2]                                                           ; clock        ; clock       ; 0.000        ; 0.053      ; 1.123      ;
; 0.939 ; registerBank:RF|register16:register5|dataOut[5]                                            ; register16:Register_B|dataOut[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.057      ; 1.140      ;
; 0.941 ; register16:PC|dataOut[6]                                                                   ; registerBank:RF|register16:register7|dataOut[6]                                                           ; clock        ; clock       ; 0.000        ; 0.052      ; 1.137      ;
; 0.942 ; registerBank:RF|register16:register1|dataOut[1]                                            ; register16:Register_B|dataOut[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.147      ;
; 0.944 ; registerBank:RF|register16:register5|dataOut[6]                                            ; register16:Register_B|dataOut[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.057      ; 1.145      ;
; 0.945 ; register16:PC|dataOut[14]                                                                  ; registerBank:RF|register16:register7|dataOut[14]                                                          ; clock        ; clock       ; 0.000        ; 0.052      ; 1.141      ;
; 0.947 ; registerBank:RF|register16:register5|dataOut[8]                                            ; register16:Register_B|dataOut[8]                                                                          ; clock        ; clock       ; 0.000        ; 0.059      ; 1.150      ;
; 0.948 ; register16:Register_A|dataOut[5]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.344      ; 1.461      ;
; 0.949 ; register16:Register_A|dataOut[8]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.341      ; 1.459      ;
; 0.952 ; register16:Register_A|dataOut[13]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.341      ; 1.462      ;
; 0.952 ; registerBank:RF|register16:register3|dataOut[11]                                           ; register16:Register_B|dataOut[11]                                                                         ; clock        ; clock       ; 0.000        ; 0.051      ; 1.147      ;
; 0.956 ; registerBank:RF|register16:register5|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.155      ;
; 0.958 ; register16:PC|dataOut[5]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.337      ; 1.464      ;
; 0.967 ; registerBank:RF|register16:register5|dataOut[3]                                            ; register16:Register_B|dataOut[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.169      ;
; 0.968 ; register16:Register_A|dataOut[4]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.344      ; 1.481      ;
; 0.975 ; registerBank:RF|register16:register4|dataOut[6]                                            ; register16:Register_B|dataOut[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.057      ; 1.176      ;
; 0.978 ; registerBank:RF|register16:register1|dataOut[9]                                            ; register16:Register_B|dataOut[9]                                                                          ; clock        ; clock       ; 0.000        ; 0.060      ; 1.182      ;
; 0.983 ; register16:Register_B|dataOut[1]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.345      ; 1.497      ;
; 0.991 ; registerBank:RF|register16:register4|dataOut[11]                                           ; register16:Register_B|dataOut[11]                                                                         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.190      ;
; 0.993 ; registerBank:RF|register16:register7|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.052      ; 1.189      ;
; 0.993 ; register16:PC|dataOut[1]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.341      ; 1.503      ;
; 0.995 ; register16:Register_B|dataOut[11]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.350      ; 1.514      ;
; 1.009 ; registerBank:RF|register16:register1|dataOut[8]                                            ; register16:Register_B|dataOut[8]                                                                          ; clock        ; clock       ; 0.000        ; 0.059      ; 1.212      ;
; 1.015 ; registerBank:RF|register16:register1|dataOut[7]                                            ; register16:Register_B|dataOut[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.059      ; 1.218      ;
; 1.018 ; registerBank:RF|register16:register1|dataOut[0]                                            ; register16:Register_B|dataOut[0]                                                                          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.223      ;
; 1.021 ; registerBank:RF|register16:register4|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.220      ;
; 1.023 ; registerBank:RF|register16:register5|dataOut[1]                                            ; register16:Register_B|dataOut[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.060      ; 1.227      ;
; 1.026 ; registerBank:RF|register16:register7|dataOut[6]                                            ; register16:Register_B|dataOut[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.053      ; 1.223      ;
; 1.029 ; register16:Register_A|dataOut[7]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.341      ; 1.539      ;
; 1.036 ; registerBank:RF|register16:register1|dataOut[5]                                            ; register16:Register_B|dataOut[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.238      ;
; 1.036 ; registerBank:RF|register16:register6|dataOut[9]                                            ; register16:Register_B|dataOut[9]                                                                          ; clock        ; clock       ; 0.000        ; 0.059      ; 1.239      ;
; 1.038 ; registerBank:RF|register16:register1|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.237      ;
; 1.041 ; registerBank:RF|register16:register1|dataOut[2]                                            ; register16:Register_B|dataOut[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.246      ;
; 1.042 ; register16:Register_B|dataOut[3]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.346      ; 1.557      ;
; 1.043 ; register16:IR|dataOut[14]                                                                  ; alu:ALU_1|register_1bit:reg1|data                                                                         ; clock        ; clock       ; 0.000        ; 0.403      ; 1.590      ;
; 1.052 ; registerBank:RF|register16:register5|dataOut[4]                                            ; register16:Register_B|dataOut[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.060      ; 1.256      ;
; 1.055 ; registerBank:RF|register16:register1|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.254      ;
; 1.055 ; registerBank:RF|register16:register3|dataOut[3]                                            ; register16:Register_B|dataOut[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.058      ; 1.257      ;
; 1.055 ; registerBank:RF|register16:register4|dataOut[1]                                            ; register16:Register_B|dataOut[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.060      ; 1.259      ;
; 1.062 ; register16:ALU_register|dataOut[0]                                                         ; registerBank:RF|register16:register7|dataOut[0]                                                           ; clock        ; clock       ; 0.000        ; 0.056      ; 1.262      ;
; 1.067 ; registerBank:RF|register16:register7|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.265      ;
; 1.074 ; register16:Register_B|dataOut[4]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.345      ; 1.588      ;
; 1.074 ; registerBank:RF|register16:register0|dataOut[2]                                            ; register16:Register_B|dataOut[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.279      ;
; 1.076 ; register16:PC|dataOut[3]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.337      ; 1.582      ;
; 1.078 ; registerBank:RF|register16:register4|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.277      ;
; 1.084 ; registerBank:RF|register16:register6|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.282      ;
; 1.087 ; register16:Memory_data|dataOut[9]                                                          ; registerBank:RF|register16:register6|dataOut[9]                                                           ; clock        ; clock       ; 0.000        ; 0.052      ; 1.283      ;
; 1.087 ; register16:PC|dataOut[10]                                                                  ; registerBank:RF|register16:register7|dataOut[10]                                                          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.281      ;
; 1.089 ; registerBank:RF|register16:register6|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.287      ;
; 1.093 ; registerBank:RF|register16:register1|dataOut[15]                                           ; register16:Register_B|dataOut[15]                                                                         ; clock        ; clock       ; 0.000        ; 0.058      ; 1.295      ;
+-------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -3.456 ; -481.681          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -251.259                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                   ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.456 ; register16:PC|dataOut[0]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.032     ; 4.411      ;
; -3.402 ; register16:Register_B|dataOut[0] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.034     ; 4.355      ;
; -3.385 ; register16:PC|dataOut[0]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.032     ; 4.340      ;
; -3.379 ; register16:Register_B|dataOut[1] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.034     ; 4.332      ;
; -3.376 ; register16:PC|dataOut[1]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.032     ; 4.331      ;
; -3.359 ; register16:Register_A|dataOut[0] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.035     ; 4.311      ;
; -3.331 ; register16:Register_B|dataOut[0] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.034     ; 4.284      ;
; -3.308 ; register16:Register_B|dataOut[1] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.034     ; 4.261      ;
; -3.305 ; register16:PC|dataOut[1]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.032     ; 4.260      ;
; -3.303 ; register16:Register_A|dataOut[1] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.039     ; 4.251      ;
; -3.288 ; register16:PC|dataOut[2]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.039     ; 4.236      ;
; -3.288 ; register16:Register_A|dataOut[0] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.035     ; 4.240      ;
; -3.278 ; register16:IR|dataOut[0]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.036     ; 4.229      ;
; -3.266 ; register16:Register_B|dataOut[2] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.034     ; 4.219      ;
; -3.261 ; register16:IR|dataOut[3]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.036     ; 4.212      ;
; -3.232 ; register16:Register_A|dataOut[1] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.039     ; 4.180      ;
; -3.217 ; register16:PC|dataOut[2]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.039     ; 4.165      ;
; -3.213 ; register16:IR|dataOut[1]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.036     ; 4.164      ;
; -3.207 ; register16:IR|dataOut[0]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.036     ; 4.158      ;
; -3.205 ; register16:PC|dataOut[0]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.032     ; 4.160      ;
; -3.195 ; register16:Register_B|dataOut[2] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.034     ; 4.148      ;
; -3.190 ; register16:IR|dataOut[3]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.036     ; 4.141      ;
; -3.178 ; register16:IR|dataOut[2]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.036     ; 4.129      ;
; -3.170 ; register16:IR|dataOut[4]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.038     ; 4.119      ;
; -3.167 ; register16:Register_A|dataOut[2] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.032     ; 4.122      ;
; -3.151 ; register16:Register_B|dataOut[0] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.034     ; 4.104      ;
; -3.142 ; register16:IR|dataOut[1]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.036     ; 4.093      ;
; -3.128 ; register16:Register_B|dataOut[1] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.034     ; 4.081      ;
; -3.127 ; register16:PC|dataOut[0]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.159      ; 4.273      ;
; -3.125 ; register16:PC|dataOut[1]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.032     ; 4.080      ;
; -3.110 ; register16:PC|dataOut[3]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.039     ; 4.058      ;
; -3.108 ; register16:Register_A|dataOut[0] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.035     ; 4.060      ;
; -3.107 ; register16:Register_A|dataOut[5] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.035     ; 4.059      ;
; -3.107 ; register16:IR|dataOut[2]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.036     ; 4.058      ;
; -3.099 ; register16:IR|dataOut[4]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.038     ; 4.048      ;
; -3.096 ; register16:Register_A|dataOut[2] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.032     ; 4.051      ;
; -3.073 ; register16:Register_B|dataOut[0] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.157      ; 4.217      ;
; -3.067 ; register16:Register_B|dataOut[3] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.031     ; 4.023      ;
; -3.052 ; register16:Register_A|dataOut[1] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.039     ; 4.000      ;
; -3.050 ; register16:Register_B|dataOut[1] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.157      ; 4.194      ;
; -3.047 ; register16:PC|dataOut[1]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.159      ; 4.193      ;
; -3.039 ; register16:PC|dataOut[3]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.039     ; 3.987      ;
; -3.037 ; register16:PC|dataOut[2]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.039     ; 3.985      ;
; -3.036 ; register16:Register_A|dataOut[5] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.035     ; 3.988      ;
; -3.030 ; register16:Register_A|dataOut[0] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.156      ; 4.173      ;
; -3.027 ; register16:IR|dataOut[0]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.036     ; 3.978      ;
; -3.016 ; register16:PC|dataOut[0]         ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.151      ; 4.154      ;
; -3.015 ; register16:Register_B|dataOut[2] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.034     ; 3.968      ;
; -3.014 ; register16:PC|dataOut[4]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.039     ; 3.962      ;
; -3.010 ; register16:IR|dataOut[3]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.036     ; 3.961      ;
; -3.009 ; register16:Register_A|dataOut[4] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.035     ; 3.961      ;
; -2.996 ; register16:Register_B|dataOut[3] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.031     ; 3.952      ;
; -2.995 ; register16:IR|dataOut[5]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.238     ; 3.744      ;
; -2.990 ; register16:PC|dataOut[0]         ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.165      ; 4.142      ;
; -2.974 ; register16:Register_A|dataOut[1] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.152      ; 4.113      ;
; -2.962 ; register16:IR|dataOut[1]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.036     ; 3.913      ;
; -2.962 ; register16:Register_B|dataOut[0] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.149      ; 4.098      ;
; -2.959 ; register16:PC|dataOut[2]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.152      ; 4.098      ;
; -2.957 ; register16:PC|dataOut[5]         ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.038     ; 3.906      ;
; -2.949 ; register16:IR|dataOut[0]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.155      ; 4.091      ;
; -2.943 ; register16:PC|dataOut[4]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.039     ; 3.891      ;
; -2.939 ; register16:Register_B|dataOut[1] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.149      ; 4.075      ;
; -2.938 ; register16:Register_A|dataOut[4] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.035     ; 3.890      ;
; -2.937 ; register16:Register_B|dataOut[2] ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.157      ; 4.081      ;
; -2.936 ; register16:PC|dataOut[1]         ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.151      ; 4.074      ;
; -2.936 ; register16:Register_B|dataOut[0] ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.163      ; 4.086      ;
; -2.932 ; register16:IR|dataOut[3]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.155      ; 4.074      ;
; -2.927 ; register16:IR|dataOut[2]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.036     ; 3.878      ;
; -2.926 ; register16:PC|dataOut[0]         ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.032     ; 3.881      ;
; -2.924 ; register16:IR|dataOut[5]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.238     ; 3.673      ;
; -2.923 ; register16:PC|dataOut[0]         ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.032     ; 3.878      ;
; -2.920 ; register16:PC|dataOut[0]         ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.032     ; 3.875      ;
; -2.919 ; register16:IR|dataOut[4]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.038     ; 3.868      ;
; -2.919 ; register16:Register_A|dataOut[0] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.148      ; 4.054      ;
; -2.916 ; register16:Register_A|dataOut[2] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.032     ; 3.871      ;
; -2.913 ; register16:Register_B|dataOut[1] ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.163      ; 4.063      ;
; -2.910 ; register16:Register_A|dataOut[3] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.032     ; 3.865      ;
; -2.910 ; register16:PC|dataOut[1]         ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.165      ; 4.062      ;
; -2.909 ; register16:Register_B|dataOut[5] ; register16:PC|dataOut[15]           ; clock        ; clock       ; 1.000        ; -0.031     ; 3.865      ;
; -2.893 ; register16:Register_A|dataOut[0] ; alu:ALU_1|register_1bit:reg1|data   ; clock        ; clock       ; 1.000        ; 0.162      ; 4.042      ;
; -2.886 ; register16:PC|dataOut[5]         ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.038     ; 3.835      ;
; -2.884 ; register16:IR|dataOut[1]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.155      ; 4.026      ;
; -2.872 ; register16:Register_B|dataOut[0] ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.034     ; 3.825      ;
; -2.869 ; register16:Register_B|dataOut[0] ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.034     ; 3.822      ;
; -2.866 ; register16:Register_B|dataOut[0] ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.819      ;
; -2.863 ; register16:Register_A|dataOut[1] ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.994      ;
; -2.859 ; register16:PC|dataOut[3]         ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.039     ; 3.807      ;
; -2.856 ; register16:Register_A|dataOut[5] ; register16:PC|dataOut[14]           ; clock        ; clock       ; 1.000        ; -0.035     ; 3.808      ;
; -2.849 ; register16:IR|dataOut[2]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.155      ; 3.991      ;
; -2.849 ; register16:Register_B|dataOut[1] ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.034     ; 3.802      ;
; -2.848 ; register16:PC|dataOut[0]         ; register16:ALU_register|dataOut[13] ; clock        ; clock       ; 1.000        ; -0.032     ; 3.803      ;
; -2.848 ; register16:PC|dataOut[2]         ; register16:ALU_register|dataOut[15] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.979      ;
; -2.847 ; register16:PC|dataOut[0]         ; register16:PC|dataOut[13]           ; clock        ; clock       ; 1.000        ; -0.032     ; 3.802      ;
; -2.846 ; register16:PC|dataOut[1]         ; register16:Register_A|dataOut[13]   ; clock        ; clock       ; 1.000        ; -0.032     ; 3.801      ;
; -2.846 ; register16:Register_B|dataOut[1] ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.034     ; 3.799      ;
; -2.843 ; register16:PC|dataOut[1]         ; register16:Register_A|dataOut[14]   ; clock        ; clock       ; 1.000        ; -0.032     ; 3.798      ;
; -2.843 ; register16:Register_B|dataOut[1] ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.796      ;
; -2.841 ; register16:IR|dataOut[4]         ; alu:ALU_1|register_1bit:reg2|data   ; clock        ; clock       ; 1.000        ; 0.153      ; 3.981      ;
; -2.840 ; register16:PC|dataOut[1]         ; register16:ALU_register|dataOut[14] ; clock        ; clock       ; 1.000        ; -0.032     ; 3.795      ;
; -2.839 ; register16:Register_A|dataOut[3] ; register16:Register_A|dataOut[15]   ; clock        ; clock       ; 1.000        ; -0.032     ; 3.794      ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; alu:ALU_1|register_1bit:reg1|data                                                          ; alu:ALU_1|register_1bit:reg1|data                                                                         ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; alu:ALU_1|register_1bit:reg2|data                                                          ; alu:ALU_1|register_1bit:reg2|data                                                                         ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.298 ; register16:ALU_register|dataOut[13]                                                        ; register16:PC|dataOut[13]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.419      ;
; 0.300 ; register16:ALU_register|dataOut[8]                                                         ; register16:PC|dataOut[8]                                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; register16:ALU_register|dataOut[1]                                                         ; register16:PC|dataOut[1]                                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; register16:ALU_register|dataOut[5]                                                         ; register16:PC|dataOut[5]                                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; register16:ALU_register|dataOut[0]                                                         ; register16:PC|dataOut[0]                                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.316 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.436      ;
; 0.333 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.453      ;
; 0.359 ; register16:PC|dataOut[1]                                                                   ; registerBank:RF|register16:register7|dataOut[1]                                                           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.478      ;
; 0.363 ; register16:PC|dataOut[0]                                                                   ; registerBank:RF|register16:register7|dataOut[0]                                                           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.482      ;
; 0.364 ; register16:ALU_register|dataOut[10]                                                        ; register16:PC|dataOut[10]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.485      ;
; 0.364 ; register16:ALU_register|dataOut[11]                                                        ; register16:PC|dataOut[11]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.485      ;
; 0.366 ; register16:ALU_register|dataOut[7]                                                         ; register16:PC|dataOut[7]                                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.486      ;
; 0.382 ; register16:PC|dataOut[0]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.710      ;
; 0.384 ; register16:Register_A|dataOut[12]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.710      ;
; 0.390 ; register16:PC|dataOut[8]                                                                   ; registerBank:RF|register16:register7|dataOut[8]                                                           ; clock        ; clock       ; 0.000        ; 0.033      ; 0.507      ;
; 0.391 ; register16:PC|dataOut[4]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.713      ;
; 0.401 ; register16:Register_B|dataOut[8]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.227      ; 0.732      ;
; 0.414 ; registerBank:RF|register16:register4|dataOut[15]                                           ; register16:Register_B|dataOut[15]                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.535      ;
; 0.418 ; register16:Register_B|dataOut[5]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.227      ; 0.749      ;
; 0.419 ; registerBank:RF|register16:register5|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.538      ;
; 0.429 ; register16:ALU_register|dataOut[0]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.757      ;
; 0.430 ; registerBank:RF|register16:register7|dataOut[14]                                           ; register16:Register_B|dataOut[14]                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.550      ;
; 0.430 ; register16:ALU_register|dataOut[5]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.752      ;
; 0.435 ; register16:Register_B|dataOut[14]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.227      ; 0.766      ;
; 0.440 ; register16:ALU_register|dataOut[3]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.768      ;
; 0.455 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.575      ;
; 0.465 ; register16:ALU_register|dataOut[6]                                                         ; register16:PC|dataOut[6]                                                                                  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.585      ;
; 0.469 ; registerBank:RF|register16:register5|dataOut[11]                                           ; register16:Register_B|dataOut[11]                                                                         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; register16:ALU_register|dataOut[4]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.798      ;
; 0.479 ; register16:ALU_register|dataOut[12]                                                        ; register16:PC|dataOut[12]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.600      ;
; 0.480 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[1]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.600      ;
; 0.481 ; register16:ALU_register|dataOut[2]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.809      ;
; 0.483 ; registerBank:RF|register16:register5|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.602      ;
; 0.483 ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[0] ; counter:count|lpm_counter:LPM_COUNTER_component|cntr_2si:auto_generated|counter_reg_bit[2]                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.603      ;
; 0.488 ; register16:Register_B|dataOut[0]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.816      ;
; 0.505 ; register16:ALU_register|dataOut[1]                                                         ; registerBank:RF|register16:register7|dataOut[1]                                                           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.624      ;
; 0.520 ; register16:ALU_register|dataOut[1]                                                         ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.848      ;
; 0.524 ; register16:ALU_register|dataOut[3]                                                         ; register16:PC|dataOut[3]                                                                                  ; clock        ; clock       ; 0.000        ; 0.043      ; 0.651      ;
; 0.524 ; registerBank:RF|register16:register5|dataOut[15]                                           ; register16:Register_B|dataOut[15]                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; registerBank:RF|register16:register7|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.034      ; 0.643      ;
; 0.526 ; register16:PC|dataOut[3]                                                                   ; registerBank:RF|register16:register7|dataOut[3]                                                           ; clock        ; clock       ; 0.000        ; 0.033      ; 0.643      ;
; 0.526 ; register16:Register_A|dataOut[13]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.852      ;
; 0.526 ; register16:Register_A|dataOut[8]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.219      ; 0.849      ;
; 0.528 ; register16:Register_A|dataOut[5]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.856      ;
; 0.529 ; register16:PC|dataOut[9]                                                                   ; registerBank:RF|register16:register7|dataOut[9]                                                           ; clock        ; clock       ; 0.000        ; 0.032      ; 0.645      ;
; 0.531 ; register16:PC|dataOut[15]                                                                  ; registerBank:RF|register16:register7|dataOut[15]                                                          ; clock        ; clock       ; 0.000        ; 0.031      ; 0.646      ;
; 0.532 ; register16:ALU_register|dataOut[2]                                                         ; register16:PC|dataOut[2]                                                                                  ; clock        ; clock       ; 0.000        ; 0.043      ; 0.659      ;
; 0.533 ; register16:ALU_register|dataOut[4]                                                         ; register16:PC|dataOut[4]                                                                                  ; clock        ; clock       ; 0.000        ; 0.043      ; 0.660      ;
; 0.533 ; register16:PC|dataOut[5]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.855      ;
; 0.534 ; registerBank:RF|register16:register6|dataOut[14]                                           ; register16:Register_B|dataOut[14]                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.654      ;
; 0.536 ; register16:Register_A|dataOut[4]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.864      ;
; 0.540 ; register16:PC|dataOut[2]                                                                   ; registerBank:RF|register16:register7|dataOut[2]                                                           ; clock        ; clock       ; 0.000        ; 0.033      ; 0.657      ;
; 0.547 ; register16:Register_B|dataOut[11]                                                          ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.232      ; 0.883      ;
; 0.550 ; register16:PC|dataOut[6]                                                                   ; registerBank:RF|register16:register7|dataOut[6]                                                           ; clock        ; clock       ; 0.000        ; 0.032      ; 0.666      ;
; 0.554 ; registerBank:RF|register16:register5|dataOut[5]                                            ; register16:Register_B|dataOut[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.675      ;
; 0.555 ; registerBank:RF|register16:register5|dataOut[6]                                            ; register16:Register_B|dataOut[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.676      ;
; 0.555 ; register16:PC|dataOut[14]                                                                  ; registerBank:RF|register16:register7|dataOut[14]                                                          ; clock        ; clock       ; 0.000        ; 0.031      ; 0.670      ;
; 0.556 ; registerBank:RF|register16:register5|dataOut[2]                                            ; register16:Register_B|dataOut[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.680      ;
; 0.559 ; register16:Register_A|dataOut[7]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.219      ; 0.882      ;
; 0.562 ; registerBank:RF|register16:register5|dataOut[8]                                            ; register16:Register_B|dataOut[8]                                                                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.686      ;
; 0.562 ; registerBank:RF|register16:register4|dataOut[6]                                            ; register16:Register_B|dataOut[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.683      ;
; 0.563 ; registerBank:RF|register16:register1|dataOut[1]                                            ; register16:Register_B|dataOut[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.689      ;
; 0.566 ; registerBank:RF|register16:register5|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.685      ;
; 0.569 ; register16:Register_B|dataOut[1]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.897      ;
; 0.572 ; register16:PC|dataOut[1]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.900      ;
; 0.573 ; registerBank:RF|register16:register1|dataOut[9]                                            ; register16:Register_B|dataOut[9]                                                                          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.696      ;
; 0.575 ; registerBank:RF|register16:register5|dataOut[3]                                            ; register16:Register_B|dataOut[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; register16:Register_B|dataOut[3]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.227      ; 0.906      ;
; 0.575 ; registerBank:RF|register16:register7|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.033      ; 0.692      ;
; 0.576 ; registerBank:RF|register16:register3|dataOut[11]                                           ; register16:Register_B|dataOut[11]                                                                         ; clock        ; clock       ; 0.000        ; 0.029      ; 0.689      ;
; 0.577 ; registerBank:RF|register16:register4|dataOut[11]                                           ; register16:Register_B|dataOut[11]                                                                         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.696      ;
; 0.586 ; registerBank:RF|register16:register6|dataOut[9]                                            ; register16:Register_B|dataOut[9]                                                                          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.709      ;
; 0.590 ; registerBank:RF|register16:register4|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.709      ;
; 0.598 ; registerBank:RF|register16:register1|dataOut[8]                                            ; register16:Register_B|dataOut[8]                                                                          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.721      ;
; 0.599 ; register16:PC|dataOut[3]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.921      ;
; 0.602 ; registerBank:RF|register16:register7|dataOut[6]                                            ; register16:Register_B|dataOut[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.032      ; 0.718      ;
; 0.604 ; registerBank:RF|register16:register1|dataOut[7]                                            ; register16:Register_B|dataOut[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.727      ;
; 0.604 ; registerBank:RF|register16:register5|dataOut[1]                                            ; register16:Register_B|dataOut[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.728      ;
; 0.605 ; registerBank:RF|register16:register1|dataOut[0]                                            ; register16:Register_B|dataOut[0]                                                                          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.731      ;
; 0.605 ; register16:Register_B|dataOut[4]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.933      ;
; 0.607 ; register16:PC|dataOut[2]                                                                   ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.929      ;
; 0.608 ; registerBank:RF|register16:register7|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.034      ; 0.726      ;
; 0.611 ; registerBank:RF|register16:register4|dataOut[1]                                            ; register16:Register_B|dataOut[1]                                                                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.735      ;
; 0.613 ; registerBank:RF|register16:register4|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.732      ;
; 0.615 ; registerBank:RF|register16:register1|dataOut[2]                                            ; register16:Register_B|dataOut[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.741      ;
; 0.616 ; register16:ALU_register|dataOut[0]                                                         ; registerBank:RF|register16:register7|dataOut[0]                                                           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.735      ;
; 0.618 ; registerBank:RF|register16:register1|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.034      ; 0.736      ;
; 0.622 ; registerBank:RF|register16:register3|dataOut[3]                                            ; register16:Register_B|dataOut[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.038      ; 0.744      ;
; 0.622 ; registerBank:RF|register16:register0|dataOut[2]                                            ; register16:Register_B|dataOut[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.042      ; 0.748      ;
; 0.623 ; registerBank:RF|register16:register1|dataOut[10]                                           ; register16:Register_B|dataOut[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.034      ; 0.741      ;
; 0.623 ; registerBank:RF|register16:register1|dataOut[5]                                            ; register16:Register_B|dataOut[5]                                                                          ; clock        ; clock       ; 0.000        ; 0.039      ; 0.746      ;
; 0.625 ; registerBank:RF|register16:register5|dataOut[4]                                            ; register16:Register_B|dataOut[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.040      ; 0.749      ;
; 0.627 ; registerBank:RF|register16:register6|dataOut[13]                                           ; register16:Register_B|dataOut[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.034      ; 0.745      ;
; 0.630 ; registerBank:RF|register16:register6|dataOut[12]                                           ; register16:Register_B|dataOut[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.034      ; 0.748      ;
; 0.637 ; register16:PC|dataOut[10]                                                                  ; registerBank:RF|register16:register7|dataOut[10]                                                          ; clock        ; clock       ; 0.000        ; 0.029      ; 0.750      ;
; 0.637 ; register16:Register_B|dataOut[2]                                                           ; memory:RAM|altsyncram:altsyncram_component|altsyncram_rfr3:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.224      ; 0.965      ;
; 0.638 ; register16:Memory_data|dataOut[9]                                                          ; registerBank:RF|register16:register6|dataOut[9]                                                           ; clock        ; clock       ; 0.000        ; 0.030      ; 0.752      ;
+-------+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.937    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -6.937    ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1021.366 ; 0.0   ; 0.0      ; 0.0     ; -251.259            ;
;  clock           ; -1021.366 ; 0.000 ; N/A      ; N/A     ; -251.259            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ir_toFSM[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ir_toFSM[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ir_toFSM[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ir_toFSM[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; carry         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zero          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; add_signal              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ir_crtl                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_carry            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_b_sel[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_b_sel[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_a_sel[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_a_sel[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_zero             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wren                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; store_crtl              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rden                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; load_crtl               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_in_mux_ctrl    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address_crtl            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_A_sel               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_A_crtl              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pc_source_crtl          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_data_crtl[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_data_crtl[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_sel_crtl[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_sel_crtl[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pc_reg_crtl             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_sel_Rb                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_B_crtl              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; counter_clr             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; counter_enable          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_reg_crtl            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regWrite                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; r7_select               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_data_crtl           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ir_toFSM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ir_toFSM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ir_toFSM[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ir_toFSM[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; carry         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ir_toFSM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ir_toFSM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ir_toFSM[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ir_toFSM[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; carry         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ir_toFSM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ir_toFSM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ir_toFSM[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ir_toFSM[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; carry         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 10262    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 10262    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 31    ; 31   ;
; Unconstrained Input Port Paths  ; 1482  ; 1482 ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                   ;
+----------------------+--------------------------------------------------------------------------------------+
; Input Port           ; Comment                                                                              ;
+----------------------+--------------------------------------------------------------------------------------+
; B_sel_Rb             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; add_signal           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; address_crtl         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_a_sel[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_a_sel[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_b_sel[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_b_sel[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_reg_crtl         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; counter_clr          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; counter_enable       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_carry         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_zero          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ir_crtl              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; load_crtl            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mem_data_crtl        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mem_data_in_mux_ctrl ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_reg_crtl          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_source_crtl       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r7_select            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rden                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; regWrite             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_A_crtl           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_A_sel            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_B_crtl           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_data_crtl[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_data_crtl[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_sel_crtl[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_sel_crtl[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; store_crtl           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wren                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; carry       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ir_toFSM[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ir_toFSM[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ir_toFSM[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ir_toFSM[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zero        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                   ;
+----------------------+--------------------------------------------------------------------------------------+
; Input Port           ; Comment                                                                              ;
+----------------------+--------------------------------------------------------------------------------------+
; B_sel_Rb             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; add_signal           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; address_crtl         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_a_sel[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_a_sel[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_b_sel[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_b_sel[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_reg_crtl         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; counter_clr          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; counter_enable       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_carry         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_zero          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ir_crtl              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; load_crtl            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mem_data_crtl        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mem_data_in_mux_ctrl ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_reg_crtl          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_source_crtl       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r7_select            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rden                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; regWrite             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_A_crtl           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_A_sel            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_B_crtl           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_data_crtl[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_data_crtl[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_sel_crtl[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_sel_crtl[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; store_crtl           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wren                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; carry       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ir_toFSM[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ir_toFSM[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ir_toFSM[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ir_toFSM[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zero        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition
    Info: Processing started: Thu Oct 20 01:43:06 2016
Info: Command: quartus_sta completeDataPath -c completeDataPath
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'completeDataPath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.937
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.937           -1021.366 clock 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -240.696 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.123
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.123            -894.065 clock 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -240.696 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.456
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.456            -481.681 clock 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -251.259 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 854 megabytes
    Info: Processing ended: Thu Oct 20 01:43:09 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


