addi		ra	,	a0	,	1
addi		sp	,	a0	,	1
addi		t0	,	a0	,	1
addi		t1	,	a0	,	1
addi		t2	,	a0	,	1
addi		s0	,	a0	,	1
addi		s1	,	a0	,	1
addi		a0	,	a0	,	1
sll 		s1	,	sp	,	sp
mulhu 		sp	,	a0	,	ra
srl  		sp	,	t2	,	sp
add 		s1	,	a0	,	sp
mulhu 		a0	,	t0	,	t0
sll 		t1	,	t0	,	s1
xor  		a0	,	a0	,	ra
sub		a0	,	t2	,	s1
or  		t1	,	sp	,	t2
or  		t0	,	a0	,	s0
xor  		s0	,	s0	,	s1
mulh		s1	,	t2	,	ra
and  		ra	,	s1	,	a0
srl  		a0	,	s0	,	s1
srl  		sp	,	t0	,	sp
add  		a0	,	sp	,	sp
add  		t2	,	sp	,	ra
add  		t1	,	s1	,	s1
slt  		t1	,	ra	,	t0
sll 		t0	,	s1	,	sp
or  		a0	,	s0	,	t1
sll 		t1	,	t2	,	sp
slt  		t0	,	sp	,	a0
and  		s0	,	a0	,	a0
slt  		t2	,	t1	,	t2
xor  		a0	,	s0	,	s0
add 		ra	,	t1	,	t2
and  		sp	,	ra	,	s0
sll 		sp	,	a0	,	s1
add  		s0	,	a0	,	s0
or  		t2	,	sp	,	t2
mulhu 		t1	,	t2	,	ra
slt  		ra	,	t0	,	t2
srl  		t0	,	t2	,	s1
sub		sp	,	s0	,	t0
sra  		ra	,	ra	,	t2
mulh		t2	,	t1	,	s0
and  		t0	,	t0	,	sp
add  		t1	,	t1	,	a0
sll 		ra	,	t0	,	s1
and  		t2	,	s1	,	t2
slt  		a0	,	sp	,	t1
or  		s0	,	ra	,	t2
add  		a0	,	ra	,	t1
add 		s0	,	sp	,	sp
add  		t2	,	t2	,	t0
add 		s0	,	t1	,	s0
mul		a0	,	ra	,	s0
slt  		s1	,	ra	,	a0
add  		sp	,	a0	,	a0
sll 		s0	,	ra	,	t1
add  		ra	,	t0	,	t0
add 		ra	,	ra	,	sp
and  		t2	,	t1	,	a0
add  		t1	,	t2	,	s1
add  		s0	,	s1	,	ra
mul		sp	,	s1	,	s0
mulh		sp	,	s0	,	s0
add  		t2	,	t0	,	t1
add  		t1	,	t2	,	ra
xor  		a0	,	t2	,	t0
sub		t2	,	ra	,	t1
sll 		s1	,	a0	,	s1
add  		a0	,	t0	,	t0
sub		t1	,	t1	,	s1
and  		s0	,	a0	,	t1
mulh		s0	,	a0	,	a0
add  		sp	,	s0	,	t1
slt  		s0	,	sp	,	t2
sub		t0	,	ra	,	t0
sll 		ra	,	ra	,	t0
mul		t0	,	sp	,	t1
sll 		t0	,	s1	,	t0
add  		a0	,	t1	,	t2
xor  		ra	,	sp	,	sp
add  		sp	,	ra	,	s0
sll 		t1	,	t1	,	t0
and  		t2	,	t2	,	t1
and  		s1	,	ra	,	a0
sub		sp	,	t1	,	s1
mul		t2	,	a0	,	t2
mul		sp	,	s0	,	a0
add  		t1	,	t1	,	a0
or  		t2	,	t1	,	t1
mulh		t2	,	t2	,	sp
add  		s0	,	s0	,	s1
and  		t2	,	s0	,	sp
or  		sp	,	s1	,	ra
srl  		t2	,	t1	,	sp
add  		s0	,	t0	,	s0
add  		t0	,	a0	,	t0
sll 		ra	,	s1	,	sp
add  		t0	,	s0	,	sp
xor  		s1	,	sp	,	t2
slt  		s0	,	t1	,	s1
mulh		s1	,	a0	,	t2
add 		ra	,	t0	,	ra
and  		ra	,	s1	,	a0
slt  		t0	,	s0	,	t0
add  		s0	,	a0	,	s0
add  		s1	,	s1	,	t1
sub		s0	,	a0	,	a0
xor  		s1	,	ra	,	t1
add 		sp	,	t2	,	t2
add  		a0	,	sp	,	s1
or  		s1	,	t0	,	t0
xor  		t0	,	t2	,	a0
srl  		s1	,	s0	,	s1
add 		sp	,	sp	,	ra
srl  		s1	,	s1	,	t0
sra  		s0	,	a0	,	t0
add 		a0	,	a0	,	t0
xor  		a0	,	sp	,	t0
sra  		t0	,	t1	,	s1
xor  		t2	,	t2	,	s0
add  		ra	,	t0	,	s1
sra  		t0	,	ra	,	s0
or  		sp	,	s0	,	s1
mulhu 		a0	,	s1	,	t1
add  		s0	,	sp	,	a0
sll 		s0	,	t0	,	t1
mul		t1	,	sp	,	ra
xor  		a0	,	ra	,	ra
and  		a0	,	s0	,	t0
mulhu 		s0	,	s1	,	t2
mulh		s0	,	t0	,	t1
add  		s0	,	t1	,	ra
add 		t1	,	s0	,	s0
sub		t1	,	t0	,	s0
srl  		a0	,	s0	,	sp
or  		s0	,	a0	,	s1
add  		sp	,	s0	,	sp
slt  		t0	,	t2	,	t1
or  		sp	,	sp	,	a0
mulh		s1	,	s0	,	sp
sub		s1	,	sp	,	s0
mulhu 		s1	,	t0	,	s0
mulhu 		t0	,	ra	,	t1
and  		t2	,	s1	,	s0
sra  		t2	,	ra	,	s0
add 		t2	,	t2	,	a0
add 		t2	,	s0	,	s0
add 		t0	,	t2	,	ra
mulh		t1	,	t0	,	t2
mulhu 		ra	,	a0	,	ra
sra  		s0	,	ra	,	t0
mulhu 		t2	,	ra	,	ra
sra  		a0	,	t0	,	ra
and  		s0	,	a0	,	sp
slt  		s1	,	sp	,	t1
srl  		t2	,	s1	,	t2
srl  		ra	,	ra	,	s0
sra  		t0	,	sp	,	a0
mulh		t2	,	sp	,	sp
sll 		s0	,	a0	,	t2
sll 		sp	,	sp	,	sp
srl  		ra	,	s0	,	t0
sll 		ra	,	s0	,	t0
sub		s0	,	a0	,	a0
sll 		t1	,	t2	,	t1
add  		t2	,	s0	,	ra
add  		t0	,	t2	,	a0
xor  		t1	,	sp	,	t1
add  		t1	,	sp	,	t2
mul		t0	,	s0	,	t1
add  		t0	,	t2	,	sp
sub		ra	,	s0	,	ra
mul		ra	,	t0	,	t1
sra  		s1	,	s1	,	t2
sub		s0	,	ra	,	s1
srl  		s1	,	t2	,	t2
xor  		s0	,	sp	,	a0
add  		t1	,	t1	,	s1
or  		a0	,	t1	,	sp
sra  		t2	,	ra	,	ra
or  		t0	,	ra	,	ra
mul		s0	,	t0	,	t1
srl  		t1	,	a0	,	s1
mul		t1	,	a0	,	t2
sub		sp	,	sp	,	t1
xor  		ra	,	t1	,	t2
and  		t2	,	t1	,	ra
and  		t2	,	t1	,	sp
add 		s0	,	t0	,	t0
mul		t2	,	t2	,	a0
sll 		a0	,	t1	,	t0
or  		t1	,	t2	,	sp
slt  		t1	,	t2	,	s1
add  		t0	,	ra	,	a0
slt  		t0	,	s0	,	t0
add  		ra	,	t1	,	s1
mul		a0	,	s1	,	t2
mulh		ra	,	t1	,	t2
add  		t0	,	a0	,	a0
xor  		t2	,	t0	,	s1
slt  		ra	,	a0	,	t1
mulhu 		s0	,	ra	,	s1
sra  		a0	,	t2	,	t0
mulhu 		t1	,	t2	,	s0
mulhu 		s0	,	sp	,	s0
sra  		sp	,	s0	,	s1
add  		s0	,	t0	,	t2
sll 		a0	,	ra	,	s0
add  		t0	,	t1	,	ra
mul		t1	,	s1	,	t0
add  		t1	,	s1	,	ra
and  		t0	,	ra	,	t0
and  		t0	,	t2	,	s0
add 		t2	,	ra	,	t1
sub		s1	,	s1	,	ra
xor  		a0	,	t0	,	ra
add 		ra	,	s1	,	ra
xor  		ra	,	s0	,	t1
mulh		a0	,	s0	,	a0
srl  		sp	,	ra	,	s0
mulhu 		s0	,	t0	,	s1
add 		a0	,	t2	,	a0
and  		s0	,	s1	,	t1
sub		t0	,	t0	,	t1
srl  		ra	,	t1	,	sp
add  		t0	,	s0	,	s0
srl  		sp	,	ra	,	a0
add  		t2	,	t1	,	sp
mulhu 		t2	,	sp	,	s1
sll 		a0	,	t2	,	ra
mul		a0	,	t0	,	t1
slt  		ra	,	ra	,	a0
or  		a0	,	s1	,	sp
add  		t1	,	ra	,	a0
mul		sp	,	t1	,	sp
mulh		s1	,	s1	,	a0
sub		s1	,	sp	,	a0
srl  		t2	,	a0	,	t2
and  		sp	,	t1	,	s1
add  		sp	,	t2	,	s1
or  		t0	,	t2	,	s0
slt  		s0	,	t0	,	ra
and  		t0	,	s0	,	t2
srl  		a0	,	sp	,	s1
and  		t2	,	s0	,	t0
and  		t1	,	sp	,	s0
add 		sp	,	s0	,	t1
or  		t2	,	ra	,	ra
add 		a0	,	t2	,	s1
mulhu 		sp	,	t1	,	s0
add 		t2	,	t1	,	s0
slt  		s0	,	t1	,	t0
mulhu 		sp	,	sp	,	s1
sll 		s0	,	a0	,	t2
add 		ra	,	ra	,	a0
sub		t1	,	t2	,	sp
mulhu 		ra	,	s0	,	s1
sra  		ra	,	s0	,	a0
srl  		s1	,	sp	,	t2
sub		sp	,	s0	,	sp
mulhu 		s0	,	a0	,	ra
add 		s1	,	ra	,	t0
add  		t2	,	t0	,	s1
sra  		ra	,	sp	,	s0
mulhu 		t2	,	t0	,	ra
add  		s0	,	t2	,	t0
or  		t2	,	s0	,	ra
mulh		sp	,	t0	,	t2
add  		sp	,	s1	,	a0
xor  		a0	,	s1	,	a0
mul		t2	,	t0	,	s1
sra  		t0	,	t0	,	s0
sub		t0	,	sp	,	s1
and  		a0	,	t2	,	t2
mulh		t0	,	t2	,	t2
srl  		a0	,	s0	,	s0
sra  		s1	,	t2	,	s1
add  		t1	,	sp	,	ra
add 		s0	,	sp	,	ra
add  		ra	,	t0	,	ra
add  		a0	,	s1	,	t2
add 		ra	,	sp	,	sp
and  		t2	,	t0	,	a0
or  		t0	,	s1	,	s0
sra  		t0	,	s1	,	t0
sub		s0	,	t2	,	sp
mul		t2	,	ra	,	t2
slt  		a0	,	ra	,	ra
srl  		t0	,	t2	,	s0
or  		t1	,	s1	,	ra
srl  		s1	,	a0	,	ra
srl  		t1	,	sp	,	s1
sub		t1	,	sp	,	t2
mulh		ra	,	s1	,	s0
and  		s1	,	t2	,	a0
add  		s1	,	t1	,	sp
slt  		sp	,	ra	,	a0
sub		ra	,	t1	,	a0
slt  		sp	,	sp	,	t2
srl  		sp	,	s1	,	s0
sll 		t0	,	t0	,	t2
sra  		s0	,	t2	,	ra
mul		t0	,	a0	,	ra
sll 		sp	,	s0	,	t0
sub		ra	,	t0	,	ra
add  		sp	,	t2	,	a0
or  		ra	,	t2	,	t0
mulhu 		s0	,	sp	,	sp
add  		s1	,	t0	,	s1
or  		s1	,	a0	,	t0
mul		sp	,	s0	,	s0
add  		ra	,	s1	,	t0
sra  		s0	,	s1	,	ra
sub		sp	,	t0	,	s1
srl  		s1	,	s0	,	t2
sub		t0	,	s1	,	sp
slt  		s1	,	a0	,	sp
mul		a0	,	a0	,	sp
sll 		a0	,	t1	,	t1
xor  		t2	,	ra	,	t2
slt  		s0	,	t0	,	ra
mulh		sp	,	sp	,	ra
sll 		sp	,	t1	,	s0
srl  		s1	,	sp	,	t1
add 		t2	,	s0	,	s1
add  		t0	,	s1	,	sp
mulh		sp	,	a0	,	a0
and  		sp	,	t1	,	t1
sub		t1	,	t0	,	a0
mul		t0	,	s0	,	s0
mulhu 		t0	,	s1	,	t1
sra  		s1	,	s0	,	ra
slt  		t1	,	t2	,	s0
sll 		ra	,	t1	,	s0
sub		t1	,	ra	,	t1
add  		t2	,	a0	,	t0
add 		a0	,	a0	,	s0
slt  		t1	,	s1	,	a0
mul		sp	,	s1	,	s1
or  		ra	,	s1	,	s0
sub		t0	,	t0	,	t0
srl  		t2	,	s1	,	s1
sll 		ra	,	ra	,	s1
mulh		t1	,	ra	,	t0
srl  		s0	,	a0	,	sp
mulhu 		s1	,	ra	,	s1
add 		s0	,	ra	,	s0
mulhu 		ra	,	s0	,	t0
and  		s1	,	s0	,	ra
xor  		t1	,	a0	,	t1
mulh		s0	,	t2	,	s0
xor  		s0	,	s0	,	s0
sra  		t2	,	s1	,	ra
add  		t1	,	s0	,	t1
sub		sp	,	s0	,	s0
sll 		s1	,	ra	,	a0
add  		s1	,	ra	,	s0
slt  		t1	,	t0	,	s1
or  		t2	,	s0	,	s0
add 		ra	,	ra	,	t2
sra  		t0	,	s1	,	ra
srl  		t1	,	t0	,	sp
add  		a0	,	ra	,	s0
srl  		t0	,	ra	,	t0
and  		ra	,	t1	,	s0
sra  		t0	,	sp	,	ra
mulhu 		a0	,	t0	,	ra
xor  		t1	,	t0	,	a0
srl  		ra	,	ra	,	t1
add  		s0	,	t0	,	sp
add  		t0	,	s1	,	ra
mulh		t2	,	t2	,	a0
add  		s0	,	ra	,	t2
slt  		ra	,	ra	,	t0
srl  		t1	,	a0	,	ra
sub		ra	,	s0	,	s0
mul		t2	,	s0	,	ra
add  		t2	,	sp	,	t2
add 		t1	,	t0	,	s1
add  		t1	,	s1	,	s0
srl  		t0	,	t0	,	sp
mulhu 		a0	,	s0	,	s1
or  		s0	,	sp	,	t1
sra  		t0	,	a0	,	t1
and  		s0	,	sp	,	s1
sll 		s1	,	t2	,	s1
xor  		t2	,	t2	,	t2
add  		a0	,	t1	,	s1
mul		sp	,	a0	,	sp
add 		t0	,	sp	,	s1
mulhu 		s1	,	s1	,	t1
mulh		t1	,	t0	,	a0
add  		t1	,	s0	,	sp
add  		t0	,	sp	,	s0
xor  		ra	,	ra	,	sp
sub		t2	,	t0	,	t2
sub		t1	,	t1	,	t0
mulhu 		t0	,	ra	,	t2
slt  		s1	,	s1	,	t1
or  		s0	,	s0	,	s1
or  		ra	,	t1	,	a0
mulhu 		sp	,	ra	,	t0
or  		t2	,	s1	,	a0
xor  		ra	,	t1	,	t1
and  		s1	,	sp	,	t1
add 		t0	,	t2	,	t1
mulhu 		s1	,	a0	,	s1
srl  		s1	,	s1	,	sp
sll 		t0	,	t0	,	ra
xor  		sp	,	t0	,	sp
slt  		t0	,	t2	,	t0
mulhu 		t2	,	t1	,	s0
mulhu 		a0	,	sp	,	t0
srl  		t2	,	s1	,	sp
xor  		ra	,	ra	,	sp
mulh		t1	,	t2	,	a0
mulhu 		s1	,	t1	,	sp
xor  		ra	,	ra	,	sp
sub		a0	,	sp	,	s0
srl  		ra	,	ra	,	t2
mul		t0	,	t1	,	t0
slt  		t2	,	ra	,	t0
srl  		a0	,	t0	,	s1
mulh		t1	,	a0	,	ra
sll 		s1	,	a0	,	s0
sll 		ra	,	t1	,	ra
sub		t1	,	t2	,	t2
add 		a0	,	s0	,	ra
add 		s1	,	s1	,	t0
mul		ra	,	t0	,	s1
sll 		s1	,	a0	,	s0
slt  		t1	,	t2	,	sp
add  		sp	,	s1	,	s1
mul		s1	,	ra	,	t1
mul		s0	,	t2	,	t2
mulh		sp	,	a0	,	s1
srl  		ra	,	a0	,	ra
and  		t1	,	sp	,	sp
srl  		s1	,	s0	,	a0
add  		ra	,	t1	,	s1
add 		t2	,	a0	,	t1
mulh		t0	,	t2	,	s1
mul		t0	,	a0	,	a0
slt  		a0	,	t0	,	t0
or  		s0	,	s0	,	t2
add  		s0	,	sp	,	a0
mul		t1	,	s0	,	t1
srl  		s0	,	a0	,	ra
or  		t0	,	ra	,	a0
mulh		s1	,	a0	,	a0
and  		a0	,	t0	,	t1
and  		sp	,	t1	,	t2
srl  		t1	,	ra	,	t0
mul		t1	,	t2	,	t1
sub		sp	,	t2	,	s1
add  		t1	,	s1	,	s0
mul		ra	,	sp	,	t2
xor  		ra	,	s0	,	t1
sub		s0	,	a0	,	t2
srl  		t2	,	s1	,	s0
xor  		ra	,	sp	,	sp
add  		t2	,	t1	,	t1
add 		a0	,	sp	,	t2
or  		t0	,	a0	,	s1
add  		t0	,	t2	,	sp
mulhu 		s0	,	t0	,	s1
mulhu 		t2	,	a0	,	ra
add  		t2	,	t2	,	t0
or  		a0	,	s0	,	ra
sll 		a0	,	s1	,	t0
sra  		t1	,	sp	,	ra
or  		sp	,	s1	,	s0
srl  		ra	,	a0	,	a0
sll 		t0	,	t0	,	sp
sll 		s1	,	ra	,	s1
and  		t2	,	a0	,	t1
mulh		sp	,	sp	,	ra
mul		sp	,	t0	,	t0
and  		s0	,	t1	,	t2
mul		s1	,	ra	,	t1
srl  		sp	,	sp	,	a0
srl  		t1	,	t2	,	ra
xor  		ra	,	s0	,	t2
sra  		s0	,	t0	,	ra
sll 		a0	,	t2	,	a0
mulh		t0	,	a0	,	a0
sll 		ra	,	s1	,	a0
add 		t2	,	t2	,	t1
mulhu 		ra	,	t2	,	sp
add  		t0	,	sp	,	t2
and  		s1	,	t1	,	t0
sub		t1	,	ra	,	t0
add  		a0	,	s0	,	a0
add 		ra	,	s0	,	t2
mulhu 		s0	,	t0	,	t1
add 		t2	,	t2	,	s0
mulh		a0	,	ra	,	t1
xor  		s1	,	a0	,	sp
xor  		t0	,	sp	,	a0
add  		t0	,	t1	,	t0
sub		t2	,	t1	,	s0
mul		sp	,	t1	,	t2
mulh		t2	,	s1	,	s0
and  		s1	,	ra	,	t1
or  		t1	,	a0	,	sp
sub		s1	,	s1	,	t2
sub		a0	,	a0	,	s0
and  		ra	,	sp	,	ra
and  		ra	,	t0	,	t1
mul		ra	,	s0	,	t0
mulh		t0	,	a0	,	t2
mulh		s0	,	s0	,	t1
sll 		sp	,	t2	,	s1
mulh		s1	,	s1	,	s0
mul		t0	,	sp	,	t1
mul		a0	,	a0	,	sp
sll 		sp	,	a0	,	s1
add  		sp	,	t0	,	a0
xor  		s1	,	s0	,	a0
or  		s1	,	s0	,	a0
xor  		t1	,	s0	,	ra
sll 		t1	,	t2	,	sp
sra  		t1	,	t1	,	s1
or  		t0	,	t0	,	a0
and  		s0	,	ra	,	sp
mul		sp	,	s1	,	t0
mulhu 		t1	,	t1	,	ra
xor  		t1	,	t2	,	t0
mulh		t0	,	a0	,	t1
add 		s1	,	sp	,	ra
sra  		t1	,	a0	,	a0
mulh		s1	,	sp	,	t2
sub		s0	,	sp	,	sp
srl  		s1	,	s0	,	a0
sll 		ra	,	t0	,	sp
add  		ra	,	t0	,	sp
mul		ra	,	a0	,	s0
or  		a0	,	t0	,	t1
add 		ra	,	ra	,	sp
add  		ra	,	s1	,	t1
add 		a0	,	t1	,	s1
srl  		s1	,	s0	,	s0
slt  		sp	,	t1	,	sp
mul		ra	,	t0	,	t2
or  		t0	,	sp	,	a0
mulh		t2	,	t2	,	ra
mulh		a0	,	s0	,	s0
sub		sp	,	sp	,	a0
slt  		sp	,	s0	,	t0
and  		s1	,	s1	,	s0
sub		s1	,	s0	,	s0
sll 		s0	,	a0	,	ra
mul		t1	,	a0	,	t1
mulh		t0	,	ra	,	t1
sll 		ra	,	t2	,	t0
srl  		ra	,	t0	,	t1
sub		s1	,	sp	,	t1
mulh		s1	,	s0	,	t1
mulhu 		a0	,	t1	,	t0
sub		ra	,	t1	,	sp
or  		s1	,	t1	,	s0
mulh		a0	,	t0	,	t1
or  		sp	,	t0	,	a0
xor  		t1	,	t2	,	s1
sll 		t0	,	s0	,	ra
add  		a0	,	ra	,	t2
slt  		sp	,	a0	,	t0
add  		sp	,	s0	,	sp
add 		sp	,	a0	,	t0
add  		sp	,	t0	,	t2
or  		a0	,	a0	,	s0
add  		s1	,	a0	,	t1
xor  		a0	,	ra	,	ra
sll 		a0	,	s1	,	s0
mul		s0	,	s0	,	a0
and  		s0	,	a0	,	ra
add  		t0	,	ra	,	t0
add  		s1	,	s0	,	s0
xor  		t1	,	s0	,	s0
add 		t2	,	a0	,	sp
add  		t1	,	a0	,	s1
mulh		t0	,	ra	,	ra
mul		a0	,	ra	,	a0
mulh		s0	,	t1	,	t1
sub		a0	,	t0	,	t0
sll 		a0	,	sp	,	t0
sub		s1	,	t0	,	ra
or  		sp	,	t1	,	t2
sub		s0	,	t2	,	t1
mulhu 		t0	,	a0	,	s1
sra  		sp	,	t0	,	ra
srl  		t0	,	s1	,	s1
add  		s1	,	t2	,	a0
slt  		sp	,	sp	,	s0
add  		ra	,	s1	,	t2
add  		s1	,	ra	,	t0
mulhu 		ra	,	t2	,	t1
add  		t0	,	sp	,	t2
sra  		t1	,	t0	,	s1
mulh		s1	,	t1	,	t2
add 		t2	,	s1	,	s0
slt  		a0	,	s0	,	sp
sll 		a0	,	a0	,	t2
xor  		t2	,	sp	,	ra
mulhu 		ra	,	t2	,	sp
or  		t0	,	t2	,	ra
mulhu 		t0	,	a0	,	ra
mulhu 		s1	,	t2	,	a0
sll 		s0	,	a0	,	ra
srl  		ra	,	s1	,	s1
and  		sp	,	ra	,	t0
slt  		s1	,	t2	,	s0
and  		sp	,	a0	,	t0
sll 		a0	,	s1	,	t1
and  		s1	,	sp	,	s1
add  		t2	,	t1	,	t0
xor  		s1	,	ra	,	s1
mulh		a0	,	s1	,	t0
add  		ra	,	s1	,	a0
sub		s0	,	a0	,	s0
mulh		sp	,	t0	,	t0
slt  		s0	,	t1	,	sp
xor  		t1	,	t1	,	t0
mulh		t1	,	sp	,	t0
add  		t2	,	sp	,	t2
add  		sp	,	t0	,	s1
and  		ra	,	s1	,	t1
sra  		sp	,	s0	,	t1
xor  		ra	,	t2	,	t2
add  		t1	,	s1	,	s0
sra  		sp	,	sp	,	t0
slt  		t0	,	ra	,	t1
sra  		ra	,	s0	,	t2
add  		sp	,	t1	,	sp
slt  		s0	,	ra	,	ra
mul		a0	,	t1	,	s0
sra  		a0	,	sp	,	sp
add 		sp	,	sp	,	ra
slt  		t0	,	ra	,	s0
mul		s1	,	t2	,	sp
add  		s1	,	t1	,	a0
mulh		t2	,	a0	,	a0
srl  		t2	,	sp	,	a0
mulh		ra	,	sp	,	ra
add  		s0	,	s1	,	t2
slt  		ra	,	a0	,	a0
mulhu 		s0	,	s1	,	t2
or  		ra	,	t1	,	sp
mulhu 		a0	,	t1	,	t1
xor  		t0	,	t1	,	t1
sra  		a0	,	t1	,	t2
xor  		t0	,	t1	,	t0
slt  		t2	,	t2	,	a0
or  		a0	,	s0	,	sp
sra  		t2	,	a0	,	s0
slt  		a0	,	ra	,	t0
and  		t1	,	t1	,	t1
sra  		t2	,	ra	,	a0
mulhu 		s1	,	s1	,	t0
add  		t1	,	t1	,	t0
and  		s0	,	ra	,	t2
slt  		t1	,	sp	,	s0
sub		t1	,	s0	,	s1
sra  		a0	,	t1	,	t0
or  		t0	,	s0	,	t0
mulhu 		ra	,	s1	,	t2
sub		t2	,	sp	,	t1
add 		t2	,	a0	,	a0
xor  		t1	,	t1	,	t0
or  		t2	,	t0	,	t2
sub		s0	,	t2	,	sp
xor  		ra	,	s0	,	sp
srl  		s1	,	t2	,	sp
add 		t2	,	t0	,	a0
mulh		s0	,	t2	,	s0
slt  		t1	,	t2	,	s1
mulhu 		a0	,	s1	,	t0
slt  		sp	,	sp	,	a0
mul		s0	,	t1	,	s1
add  		sp	,	s0	,	sp
mul		s0	,	s1	,	a0
sll 		s1	,	t0	,	a0
srl  		a0	,	t2	,	t2
sra  		sp	,	sp	,	s1
mulhu 		s1	,	ra	,	t2
slt  		t1	,	t1	,	t1
mul		s0	,	s1	,	s0
or  		ra	,	a0	,	t1
slt  		sp	,	t1	,	ra
or  		t1	,	t0	,	a0
add  		ra	,	t1	,	sp
add  		s1	,	s1	,	ra
slt  		t2	,	t0	,	a0
slt  		sp	,	ra	,	a0
xor  		ra	,	t1	,	t1
add 		t0	,	t1	,	t2
mul		a0	,	s0	,	t2
add  		a0	,	t2	,	t2
mulh		sp	,	ra	,	t2
xor  		s0	,	t0	,	t1
srl  		a0	,	t2	,	t2
mulh		t1	,	t0	,	s1
mul		t2	,	sp	,	t2
mul		sp	,	t0	,	s1
mul		a0	,	t1	,	t2
add  		t1	,	s1	,	ra
add 		s1	,	s1	,	s0
add  		t1	,	s1	,	t0
or  		t2	,	t2	,	sp
add 		t1	,	t0	,	t0
mulhu 		a0	,	t0	,	ra
mulh		s0	,	t0	,	t0
or  		s0	,	ra	,	a0
srl  		s0	,	s0	,	s0
add 		a0	,	t0	,	s0
add 		a0	,	a0	,	s1
sra  		t1	,	t0	,	s1
add  		s1	,	s1	,	s1
or  		sp	,	s0	,	sp
slt  		a0	,	sp	,	ra
sub		s0	,	sp	,	ra
add  		t0	,	ra	,	t1
mulhu 		t1	,	a0	,	ra
and  		sp	,	s1	,	ra
add  		t2	,	a0	,	sp
add  		t2	,	t1	,	sp
mulh		t0	,	ra	,	t0
srl  		t0	,	t1	,	s1
sub		t1	,	t0	,	s1
sra  		t2	,	sp	,	sp
add 		s1	,	t0	,	sp
add 		s0	,	s1	,	a0
sub		t2	,	a0	,	t2
slt  		t2	,	s1	,	sp
add  		s0	,	t1	,	s1
mul		s0	,	s0	,	a0
or  		a0	,	t2	,	t1
add 		s1	,	ra	,	t1
mulhu 		sp	,	sp	,	t2
mulh		s0	,	t1	,	a0
sra  		s1	,	t2	,	s0
mulh		t0	,	s1	,	t1
xor  		a0	,	s1	,	sp
srl  		t0	,	ra	,	t2
mul		sp	,	a0	,	s1
slt  		t1	,	s1	,	s1
and  		sp	,	sp	,	t2
sub		ra	,	t2	,	ra
or  		t1	,	t2	,	t0
sll 		ra	,	ra	,	ra
sra  		ra	,	t2	,	t0
or  		s1	,	s1	,	s1
and  		t2	,	sp	,	a0
mulhu 		sp	,	a0	,	t0
sub		t2	,	s0	,	t0
add  		t0	,	s0	,	t2
add 		sp	,	t0	,	t0
mulhu 		t1	,	a0	,	s0
or  		t2	,	t1	,	t2
sra  		t2	,	t1	,	t2
mul		s1	,	s1	,	t2
xor  		s0	,	s1	,	sp
mulh		a0	,	sp	,	t1
sra  		t0	,	t1	,	ra
or  		s1	,	t1	,	t1
xor  		t0	,	s1	,	sp
xor  		s1	,	ra	,	s1
sra  		t2	,	a0	,	a0
add  		t2	,	t2	,	t1
add  		s0	,	t1	,	s0
mulhu 		t1	,	s0	,	sp
sll 		sp	,	t2	,	t0
or  		s1	,	s0	,	t1
sll 		s1	,	sp	,	sp
mulhu 		sp	,	a0	,	ra
srl  		sp	,	t2	,	sp
add 		s1	,	a0	,	sp
mulhu 		a0	,	t0	,	t0
sll 		t1	,	t0	,	s1
xor  		a0	,	a0	,	ra
sub		a0	,	t2	,	s1
or  		t1	,	sp	,	t2
or  		t0	,	a0	,	s0
xor  		s0	,	s0	,	s1
mulh		s1	,	t2	,	ra
and  		ra	,	s1	,	a0
srl  		a0	,	s0	,	s1
srl  		sp	,	t0	,	sp
add  		a0	,	sp	,	sp
add  		t2	,	sp	,	ra
add  		t1	,	s1	,	s1
slt  		t1	,	ra	,	t0
sll 		t0	,	s1	,	sp
or  		a0	,	s0	,	t1
sll 		t1	,	t2	,	sp
slt  		t0	,	sp	,	a0
and  		s0	,	a0	,	a0
slt  		t2	,	t1	,	t2
xor  		a0	,	s0	,	s0
add 		ra	,	t1	,	t2
and  		sp	,	ra	,	s0
sll 		sp	,	a0	,	s1
add  		s0	,	a0	,	s0
or  		t2	,	sp	,	t2
mulhu 		t1	,	t2	,	ra
slt  		ra	,	t0	,	t2
srl  		t0	,	t2	,	s1
sub		sp	,	s0	,	t0
sra  		ra	,	ra	,	t2
mulh		t2	,	t1	,	s0
and  		t0	,	t0	,	sp
add  		t1	,	t1	,	a0
sll 		ra	,	t0	,	s1
and  		t2	,	s1	,	t2
slt  		a0	,	sp	,	t1
or  		s0	,	ra	,	t2
add  		a0	,	ra	,	t1
add 		s0	,	sp	,	sp
add  		t2	,	t2	,	t0
add 		s0	,	t1	,	s0
mul		a0	,	ra	,	s0
slt  		s1	,	ra	,	a0
add  		sp	,	a0	,	a0
sll 		s0	,	ra	,	t1
add  		ra	,	t0	,	t0
add 		ra	,	ra	,	sp
and  		t2	,	t1	,	a0
add  		t1	,	t2	,	s1
add  		s0	,	s1	,	ra
mul		sp	,	s1	,	s0
mulh		sp	,	s0	,	s0
add  		t2	,	t0	,	t1
add  		t1	,	t2	,	ra
xor  		a0	,	t2	,	t0
sub		t2	,	ra	,	t1
sll 		s1	,	a0	,	s1
add  		a0	,	t0	,	t0
sub		t1	,	t1	,	s1
and  		s0	,	a0	,	t1
mulh		s0	,	a0	,	a0
add  		sp	,	s0	,	t1
slt  		s0	,	sp	,	t2
sub		t0	,	ra	,	t0
sll 		ra	,	ra	,	t0
mul		t0	,	sp	,	t1
sll 		t0	,	s1	,	t0
add  		a0	,	t1	,	t2
xor  		ra	,	sp	,	sp
add  		sp	,	ra	,	s0
sll 		t1	,	t1	,	t0
and  		t2	,	t2	,	t1
and  		s1	,	ra	,	a0
sub		sp	,	t1	,	s1
mul		t2	,	a0	,	t2
mul		sp	,	s0	,	a0
add  		t1	,	t1	,	a0
or  		t2	,	t1	,	t1
mulh		t2	,	t2	,	sp
add  		s0	,	s0	,	s1
and  		t2	,	s0	,	sp
or  		sp	,	s1	,	ra
srl  		t2	,	t1	,	sp
add  		s0	,	t0	,	s0
add  		t0	,	a0	,	t0
sll 		ra	,	s1	,	sp
add  		t0	,	s0	,	sp
xor  		s1	,	sp	,	t2
slt  		s0	,	t1	,	s1
mulh		s1	,	a0	,	t2
add 		ra	,	t0	,	ra
and  		ra	,	s1	,	a0
slt  		t0	,	s0	,	t0
add  		s0	,	a0	,	s0
add  		s1	,	s1	,	t1
sub		s0	,	a0	,	a0
xor  		s1	,	ra	,	t1
add 		sp	,	t2	,	t2
add  		a0	,	sp	,	s1
or  		s1	,	t0	,	t0
xor  		t0	,	t2	,	a0
srl  		s1	,	s0	,	s1
add 		sp	,	sp	,	ra
srl  		s1	,	s1	,	t0
sra  		s0	,	a0	,	t0
add 		a0	,	a0	,	t0
xor  		a0	,	sp	,	t0
sra  		t0	,	t1	,	s1
xor  		t2	,	t2	,	s0
add  		ra	,	t0	,	s1
sra  		t0	,	ra	,	s0
or  		sp	,	s0	,	s1
mulhu 		a0	,	s1	,	t1
add  		s0	,	sp	,	a0
sll 		s0	,	t0	,	t1
mul		t1	,	sp	,	ra
xor  		a0	,	ra	,	ra
and  		a0	,	s0	,	t0
mulhu 		s0	,	s1	,	t2
mulh		s0	,	t0	,	t1
add  		s0	,	t1	,	ra
add 		t1	,	s0	,	s0
sub		t1	,	t0	,	s0
srl  		a0	,	s0	,	sp
or  		s0	,	a0	,	s1
add  		sp	,	s0	,	sp
slt  		t0	,	t2	,	t1
or  		sp	,	sp	,	a0
mulh		s1	,	s0	,	sp
sub		s1	,	sp	,	s0
mulhu 		s1	,	t0	,	s0
mulhu 		t0	,	ra	,	t1
and  		t2	,	s1	,	s0
sra  		t2	,	ra	,	s0
add 		t2	,	t2	,	a0
add 		t2	,	s0	,	s0
add 		t0	,	t2	,	ra
mulh		t1	,	t0	,	t2
mulhu 		ra	,	a0	,	ra
sra  		s0	,	ra	,	t0
mulhu 		t2	,	ra	,	ra
sra  		a0	,	t0	,	ra
and  		s0	,	a0	,	sp
slt  		s1	,	sp	,	t1
srl  		t2	,	s1	,	t2
srl  		ra	,	ra	,	s0
sra  		t0	,	sp	,	a0
mulh		t2	,	sp	,	sp
sll 		s0	,	a0	,	t2
sll 		sp	,	sp	,	sp
srl  		ra	,	s0	,	t0
sll 		ra	,	s0	,	t0
sub		s0	,	a0	,	a0
sll 		t1	,	t2	,	t1
add  		t2	,	s0	,	ra
add  		t0	,	t2	,	a0
xor  		t1	,	sp	,	t1
add  		t1	,	sp	,	t2
mul		t0	,	s0	,	t1
add  		t0	,	t2	,	sp
sub		ra	,	s0	,	ra
mul		ra	,	t0	,	t1
sra  		s1	,	s1	,	t2
sub		s0	,	ra	,	s1
srl  		s1	,	t2	,	t2
xor  		s0	,	sp	,	a0
add  		t1	,	t1	,	s1
or  		a0	,	t1	,	sp
sra  		t2	,	ra	,	ra
or  		t0	,	ra	,	ra
mul		s0	,	t0	,	t1
srl  		t1	,	a0	,	s1
mul		t1	,	a0	,	t2
sub		sp	,	sp	,	t1
xor  		ra	,	t1	,	t2
and  		t2	,	t1	,	ra
and  		t2	,	t1	,	sp
add 		s0	,	t0	,	t0
mul		t2	,	t2	,	a0
sll 		a0	,	t1	,	t0
or  		t1	,	t2	,	sp
slt  		t1	,	t2	,	s1
add  		t0	,	ra	,	a0
slt  		t0	,	s0	,	t0
add  		ra	,	t1	,	s1
mul		a0	,	s1	,	t2
mulh		ra	,	t1	,	t2
add  		t0	,	a0	,	a0
xor  		t2	,	t0	,	s1
slt  		ra	,	a0	,	t1
mulhu 		s0	,	ra	,	s1
sra  		a0	,	t2	,	t0
mulhu 		t1	,	t2	,	s0
mulhu 		s0	,	sp	,	s0
sra  		sp	,	s0	,	s1
add  		s0	,	t0	,	t2
sll 		a0	,	ra	,	s0
add  		t0	,	t1	,	ra
mul		t1	,	s1	,	t0
add  		t1	,	s1	,	ra
and  		t0	,	ra	,	t0
and  		t0	,	t2	,	s0
add 		t2	,	ra	,	t1
sub		s1	,	s1	,	ra
xor  		a0	,	t0	,	ra
add 		ra	,	s1	,	ra
xor  		ra	,	s0	,	t1
mulh		a0	,	s0	,	a0
srl  		sp	,	ra	,	s0
mulhu 		s0	,	t0	,	s1
add 		a0	,	t2	,	a0
and  		s0	,	s1	,	t1
sub		t0	,	t0	,	t1
srl  		ra	,	t1	,	sp
add  		t0	,	s0	,	s0
srl  		sp	,	ra	,	a0
add  		t2	,	t1	,	sp
mulhu 		t2	,	sp	,	s1
sll 		a0	,	t2	,	ra
mul		a0	,	t0	,	t1
slt  		ra	,	ra	,	a0
or  		a0	,	s1	,	sp
add  		t1	,	ra	,	a0
mul		sp	,	t1	,	sp
mulh		s1	,	s1	,	a0
sub		s1	,	sp	,	a0
srl  		t2	,	a0	,	t2
and  		sp	,	t1	,	s1
add  		sp	,	t2	,	s1
or  		t0	,	t2	,	s0
slt  		s0	,	t0	,	ra
and  		t0	,	s0	,	t2
srl  		a0	,	sp	,	s1
and  		t2	,	s0	,	t0
and  		t1	,	sp	,	s0
add 		sp	,	s0	,	t1
or  		t2	,	ra	,	ra
add 		a0	,	t2	,	s1
mulhu 		sp	,	t1	,	s0
add 		t2	,	t1	,	s0
slt  		s0	,	t1	,	t0
mulhu 		sp	,	sp	,	s1
sll 		s0	,	a0	,	t2
add 		ra	,	ra	,	a0
sub		t1	,	t2	,	sp
mulhu 		ra	,	s0	,	s1
sra  		ra	,	s0	,	a0
srl  		s1	,	sp	,	t2
sub		sp	,	s0	,	sp
mulhu 		s0	,	a0	,	ra
add 		s1	,	ra	,	t0
add  		t2	,	t0	,	s1
sra  		ra	,	sp	,	s0
mulhu 		t2	,	t0	,	ra
add  		s0	,	t2	,	t0
or  		t2	,	s0	,	ra
mulh		sp	,	t0	,	t2
add  		sp	,	s1	,	a0
xor  		a0	,	s1	,	a0
mul		t2	,	t0	,	s1
sra  		t0	,	t0	,	s0
sub		t0	,	sp	,	s1
and  		a0	,	t2	,	t2
mulh		t0	,	t2	,	t2
srl  		a0	,	s0	,	s0
sra  		s1	,	t2	,	s1
add  		t1	,	sp	,	ra
add 		s0	,	sp	,	ra
add  		ra	,	t0	,	ra
add  		a0	,	s1	,	t2
add 		ra	,	sp	,	sp
and  		t2	,	t0	,	a0
or  		t0	,	s1	,	s0
sra  		t0	,	s1	,	t0
sub		s0	,	t2	,	sp
mul		t2	,	ra	,	t2
slt  		a0	,	ra	,	ra
srl  		t0	,	t2	,	s0
or  		t1	,	s1	,	ra
srl  		s1	,	a0	,	ra
srl  		t1	,	sp	,	s1
sub		t1	,	sp	,	t2
mulh		ra	,	s1	,	s0
and  		s1	,	t2	,	a0
add  		s1	,	t1	,	sp
slt  		sp	,	ra	,	a0
sub		ra	,	t1	,	a0
slt  		sp	,	sp	,	t2
srl  		sp	,	s1	,	s0
sll 		t0	,	t0	,	t2
sra  		s0	,	t2	,	ra
mul		t0	,	a0	,	ra
sll 		sp	,	s0	,	t0
sub		ra	,	t0	,	ra
add  		sp	,	t2	,	a0
or  		ra	,	t2	,	t0
mulhu 		s0	,	sp	,	sp
add  		s1	,	t0	,	s1
or  		s1	,	a0	,	t0
mul		sp	,	s0	,	s0
add  		ra	,	s1	,	t0
sra  		s0	,	s1	,	ra
sub		sp	,	t0	,	s1
srl  		s1	,	s0	,	t2
sub		t0	,	s1	,	sp
slt  		s1	,	a0	,	sp
mul		a0	,	a0	,	sp
sll 		a0	,	t1	,	t1
xor  		t2	,	ra	,	t2
slt  		s0	,	t0	,	ra
mulh		sp	,	sp	,	ra
sll 		sp	,	t1	,	s0
srl  		s1	,	sp	,	t1
add 		t2	,	s0	,	s1
add  		t0	,	s1	,	sp
mulh		sp	,	a0	,	a0
and  		sp	,	t1	,	t1
sub		t1	,	t0	,	a0
mul		t0	,	s0	,	s0
mulhu 		t0	,	s1	,	t1
sra  		s1	,	s0	,	ra
slt  		t1	,	t2	,	s0
sll 		ra	,	t1	,	s0
sub		t1	,	ra	,	t1
add  		t2	,	a0	,	t0
add 		a0	,	a0	,	s0
slt  		t1	,	s1	,	a0
mul		sp	,	s1	,	s1
or  		ra	,	s1	,	s0
sub		t0	,	t0	,	t0
srl  		t2	,	s1	,	s1
sll 		ra	,	ra	,	s1
mulh		t1	,	ra	,	t0
srl  		s0	,	a0	,	sp
mulhu 		s1	,	ra	,	s1
add 		s0	,	ra	,	s0
mulhu 		ra	,	s0	,	t0
and  		s1	,	s0	,	ra
xor  		t1	,	a0	,	t1
mulh		s0	,	t2	,	s0
xor  		s0	,	s0	,	s0
sra  		t2	,	s1	,	ra
add  		t1	,	s0	,	t1
sub		sp	,	s0	,	s0
sll 		s1	,	ra	,	a0
add  		s1	,	ra	,	s0
slt  		t1	,	t0	,	s1
or  		t2	,	s0	,	s0
add 		ra	,	ra	,	t2
sra  		t0	,	s1	,	ra
srl  		t1	,	t0	,	sp
add  		a0	,	ra	,	s0
srl  		t0	,	ra	,	t0
and  		ra	,	t1	,	s0
sra  		t0	,	sp	,	ra
mulhu 		a0	,	t0	,	ra
xor  		t1	,	t0	,	a0
srl  		ra	,	ra	,	t1
add  		s0	,	t0	,	sp
add  		t0	,	s1	,	ra
mulh		t2	,	t2	,	a0
add  		s0	,	ra	,	t2
slt  		ra	,	ra	,	t0
srl  		t1	,	a0	,	ra
sub		ra	,	s0	,	s0
mul		t2	,	s0	,	ra
add  		t2	,	sp	,	t2
add 		t1	,	t0	,	s1
add  		t1	,	s1	,	s0
srl  		t0	,	t0	,	sp
mulhu 		a0	,	s0	,	s1
or  		s0	,	sp	,	t1
sra  		t0	,	a0	,	t1
and  		s0	,	sp	,	s1
sll 		s1	,	t2	,	s1
xor  		t2	,	t2	,	t2
add  		a0	,	t1	,	s1
mul		sp	,	a0	,	sp
add 		t0	,	sp	,	s1
mulhu 		s1	,	s1	,	t1
mulh		t1	,	t0	,	a0
add  		t1	,	s0	,	sp
add  		t0	,	sp	,	s0
xor  		ra	,	ra	,	sp
sub		t2	,	t0	,	t2
sub		t1	,	t1	,	t0
mulhu 		t0	,	ra	,	t2
slt  		s1	,	s1	,	t1
or  		s0	,	s0	,	s1
or  		ra	,	t1	,	a0
mulhu 		sp	,	ra	,	t0
or  		t2	,	s1	,	a0
xor  		ra	,	t1	,	t1
and  		s1	,	sp	,	t1
add 		t0	,	t2	,	t1
mulhu 		s1	,	a0	,	s1
srl  		s1	,	s1	,	sp
sll 		t0	,	t0	,	ra
xor  		sp	,	t0	,	sp
slt  		t0	,	t2	,	t0
mulhu 		t2	,	t1	,	s0
mulhu 		a0	,	sp	,	t0
srl  		t2	,	s1	,	sp
xor  		ra	,	ra	,	sp
mulh		t1	,	t2	,	a0
mulhu 		s1	,	t1	,	sp
xor  		ra	,	ra	,	sp
sub		a0	,	sp	,	s0
srl  		ra	,	ra	,	t2
mul		t0	,	t1	,	t0
slt  		t2	,	ra	,	t0
srl  		a0	,	t0	,	s1
mulh		t1	,	a0	,	ra
sll 		s1	,	a0	,	s0
sll 		ra	,	t1	,	ra
sub		t1	,	t2	,	t2
add 		a0	,	s0	,	ra
add 		s1	,	s1	,	t0
mul		ra	,	t0	,	s1
sll 		s1	,	a0	,	s0
slt  		t1	,	t2	,	sp
add  		sp	,	s1	,	s1
mul		s1	,	ra	,	t1
mul		s0	,	t2	,	t2
mulh		sp	,	a0	,	s1
srl  		ra	,	a0	,	ra
and  		t1	,	sp	,	sp
srl  		s1	,	s0	,	a0
add  		ra	,	t1	,	s1
add 		t2	,	a0	,	t1
mulh		t0	,	t2	,	s1
mul		t0	,	a0	,	a0
slt  		a0	,	t0	,	t0
or  		s0	,	s0	,	t2
add  		s0	,	sp	,	a0
mul		t1	,	s0	,	t1
srl  		s0	,	a0	,	ra
or  		t0	,	ra	,	a0
mulh		s1	,	a0	,	a0
and  		a0	,	t0	,	t1
and  		sp	,	t1	,	t2
srl  		t1	,	ra	,	t0
mul		t1	,	t2	,	t1
sub		sp	,	t2	,	s1
add  		t1	,	s1	,	s0
mul		ra	,	sp	,	t2
xor  		ra	,	s0	,	t1
sub		s0	,	a0	,	t2
srl  		t2	,	s1	,	s0
xor  		ra	,	sp	,	sp
add  		t2	,	t1	,	t1
add 		a0	,	sp	,	t2
or  		t0	,	a0	,	s1
add  		t0	,	t2	,	sp
mulhu 		s0	,	t0	,	s1
mulhu 		t2	,	a0	,	ra
add  		t2	,	t2	,	t0
or  		a0	,	s0	,	ra
sll 		a0	,	s1	,	t0
sra  		t1	,	sp	,	ra
or  		sp	,	s1	,	s0
srl  		ra	,	a0	,	a0
sll 		t0	,	t0	,	sp
sll 		s1	,	ra	,	s1
and  		t2	,	a0	,	t1
mulh		sp	,	sp	,	ra
mul		sp	,	t0	,	t0
and  		s0	,	t1	,	t2
mul		s1	,	ra	,	t1
srl  		sp	,	sp	,	a0
srl  		t1	,	t2	,	ra
xor  		ra	,	s0	,	t2
sra  		s0	,	t0	,	ra
sll 		a0	,	t2	,	a0
mulh		t0	,	a0	,	a0
sll 		ra	,	s1	,	a0
add 		t2	,	t2	,	t1
mulhu 		ra	,	t2	,	sp
add  		t0	,	sp	,	t2
and  		s1	,	t1	,	t0
sub		t1	,	ra	,	t0
add  		a0	,	s0	,	a0
add 		ra	,	s0	,	t2
mulhu 		s0	,	t0	,	t1
add 		t2	,	t2	,	s0
mulh		a0	,	ra	,	t1
xor  		s1	,	a0	,	sp
xor  		t0	,	sp	,	a0
add  		t0	,	t1	,	t0
sub		t2	,	t1	,	s0
mul		sp	,	t1	,	t2
mulh		t2	,	s1	,	s0
and  		s1	,	ra	,	t1
or  		t1	,	a0	,	sp
sub		s1	,	s1	,	t2
sub		a0	,	a0	,	s0
and  		ra	,	sp	,	ra
and  		ra	,	t0	,	t1
mul		ra	,	s0	,	t0
mulh		t0	,	a0	,	t2
mulh		s0	,	s0	,	t1
sll 		sp	,	t2	,	s1
mulh		s1	,	s1	,	s0
mul		t0	,	sp	,	t1
mul		a0	,	a0	,	sp
sll 		sp	,	a0	,	s1
add  		sp	,	t0	,	a0
xor  		s1	,	s0	,	a0
or  		s1	,	s0	,	a0
xor  		t1	,	s0	,	ra
sll 		t1	,	t2	,	sp
sra  		t1	,	t1	,	s1
or  		t0	,	t0	,	a0
and  		s0	,	ra	,	sp
mul		sp	,	s1	,	t0
mulhu 		t1	,	t1	,	ra
xor  		t1	,	t2	,	t0
mulh		t0	,	a0	,	t1
add 		s1	,	sp	,	ra
sra  		t1	,	a0	,	a0
mulh		s1	,	sp	,	t2
sub		s0	,	sp	,	sp
srl  		s1	,	s0	,	a0
sll 		ra	,	t0	,	sp
add  		ra	,	t0	,	sp
mul		ra	,	a0	,	s0
or  		a0	,	t0	,	t1
add 		ra	,	ra	,	sp
add  		ra	,	s1	,	t1
add 		a0	,	t1	,	s1
srl  		s1	,	s0	,	s0
slt  		sp	,	t1	,	sp
mul		ra	,	t0	,	t2
or  		t0	,	sp	,	a0
mulh		t2	,	t2	,	ra
mulh		a0	,	s0	,	s0
sub		sp	,	sp	,	a0
slt  		sp	,	s0	,	t0
and  		s1	,	s1	,	s0
sub		s1	,	s0	,	s0
sll 		s0	,	a0	,	ra
mul		t1	,	a0	,	t1
mulh		t0	,	ra	,	t1
sll 		ra	,	t2	,	t0
srl  		ra	,	t0	,	t1
sub		s1	,	sp	,	t1
mulh		s1	,	s0	,	t1
mulhu 		a0	,	t1	,	t0
sub		ra	,	t1	,	sp
or  		s1	,	t1	,	s0
mulh		a0	,	t0	,	t1
or  		sp	,	t0	,	a0
xor  		t1	,	t2	,	s1
sll 		t0	,	s0	,	ra
add  		a0	,	ra	,	t2
slt  		sp	,	a0	,	t0
add  		sp	,	s0	,	sp
add 		sp	,	a0	,	t0
add  		sp	,	t0	,	t2
or  		a0	,	a0	,	s0
add  		s1	,	a0	,	t1
xor  		a0	,	ra	,	ra
sll 		a0	,	s1	,	s0
mul		s0	,	s0	,	a0
and  		s0	,	a0	,	ra
add  		t0	,	ra	,	t0
add  		s1	,	s0	,	s0
xor  		t1	,	s0	,	s0
add 		t2	,	a0	,	sp
add  		t1	,	a0	,	s1
mulh		t0	,	ra	,	ra
mul		a0	,	ra	,	a0
mulh		s0	,	t1	,	t1
sub		a0	,	t0	,	t0
sll 		a0	,	sp	,	t0
sub		s1	,	t0	,	ra
or  		sp	,	t1	,	t2
sub		s0	,	t2	,	t1
mulhu 		t0	,	a0	,	s1
sra  		sp	,	t0	,	ra
srl  		t0	,	s1	,	s1
add  		s1	,	t2	,	a0
slt  		sp	,	sp	,	s0
add  		ra	,	s1	,	t2
add  		s1	,	ra	,	t0
mulhu 		ra	,	t2	,	t1
add  		t0	,	sp	,	t2
sra  		t1	,	t0	,	s1
mulh		s1	,	t1	,	t2
add 		t2	,	s1	,	s0
slt  		a0	,	s0	,	sp
sll 		a0	,	a0	,	t2
xor  		t2	,	sp	,	ra
mulhu 		ra	,	t2	,	sp
or  		t0	,	t2	,	ra
mulhu 		t0	,	a0	,	ra
mulhu 		s1	,	t2	,	a0
sll 		s0	,	a0	,	ra
srl  		ra	,	s1	,	s1
and  		sp	,	ra	,	t0
slt  		s1	,	t2	,	s0
and  		sp	,	a0	,	t0
sll 		a0	,	s1	,	t1
and  		s1	,	sp	,	s1
add  		t2	,	t1	,	t0
xor  		s1	,	ra	,	s1
mulh		a0	,	s1	,	t0
add  		ra	,	s1	,	a0
sub		s0	,	a0	,	s0
mulh		sp	,	t0	,	t0
slt  		s0	,	t1	,	sp
xor  		t1	,	t1	,	t0
mulh		t1	,	sp	,	t0
add  		t2	,	sp	,	t2
add  		sp	,	t0	,	s1
and  		ra	,	s1	,	t1
sra  		sp	,	s0	,	t1
xor  		ra	,	t2	,	t2
add  		t1	,	s1	,	s0
sra  		sp	,	sp	,	t0
slt  		t0	,	ra	,	t1
sra  		ra	,	s0	,	t2
add  		sp	,	t1	,	sp
slt  		s0	,	ra	,	ra
mul		a0	,	t1	,	s0
sra  		a0	,	sp	,	sp
add 		sp	,	sp	,	ra
slt  		t0	,	ra	,	s0
mul		s1	,	t2	,	sp
add  		s1	,	t1	,	a0
mulh		t2	,	a0	,	a0
srl  		t2	,	sp	,	a0
mulh		ra	,	sp	,	ra
add  		s0	,	s1	,	t2
slt  		ra	,	a0	,	a0
mulhu 		s0	,	s1	,	t2
or  		ra	,	t1	,	sp
mulhu 		a0	,	t1	,	t1
xor  		t0	,	t1	,	t1
sra  		a0	,	t1	,	t2
xor  		t0	,	t1	,	t0
slt  		t2	,	t2	,	a0
or  		a0	,	s0	,	sp
sra  		t2	,	a0	,	s0
slt  		a0	,	ra	,	t0
and  		t1	,	t1	,	t1
sra  		t2	,	ra	,	a0
mulhu 		s1	,	s1	,	t0
add  		t1	,	t1	,	t0
and  		s0	,	ra	,	t2
slt  		t1	,	sp	,	s0
sub		t1	,	s0	,	s1
sra  		a0	,	t1	,	t0
or  		t0	,	s0	,	t0
mulhu 		ra	,	s1	,	t2
sub		t2	,	sp	,	t1
add 		t2	,	a0	,	a0
xor  		t1	,	t1	,	t0
or  		t2	,	t0	,	t2
sub		s0	,	t2	,	sp
xor  		ra	,	s0	,	sp
srl  		s1	,	t2	,	sp
add 		t2	,	t0	,	a0
mulh		s0	,	t2	,	s0
slt  		t1	,	t2	,	s1
mulhu 		a0	,	s1	,	t0
slt  		sp	,	sp	,	a0
mul		s0	,	t1	,	s1
add  		sp	,	s0	,	sp
mul		s0	,	s1	,	a0
sll 		s1	,	t0	,	a0
srl  		a0	,	t2	,	t2
sra  		sp	,	sp	,	s1
mulhu 		s1	,	ra	,	t2
slt  		t1	,	t1	,	t1
mul		s0	,	s1	,	s0
or  		ra	,	a0	,	t1
slt  		sp	,	t1	,	ra
or  		t1	,	t0	,	a0
add  		ra	,	t1	,	sp
add  		s1	,	s1	,	ra
slt  		t2	,	t0	,	a0
slt  		sp	,	ra	,	a0
xor  		ra	,	t1	,	t1
add 		t0	,	t1	,	t2
mul		a0	,	s0	,	t2
add  		a0	,	t2	,	t2
mulh		sp	,	ra	,	t2
xor  		s0	,	t0	,	t1
srl  		a0	,	t2	,	t2
mulh		t1	,	t0	,	s1
mul		t2	,	sp	,	t2
mul		sp	,	t0	,	s1
mul		a0	,	t1	,	t2
add  		t1	,	s1	,	ra
add 		s1	,	s1	,	s0
add  		t1	,	s1	,	t0
or  		t2	,	t2	,	sp
add 		t1	,	t0	,	t0
mulhu 		a0	,	t0	,	ra
mulh		s0	,	t0	,	t0
or  		s0	,	ra	,	a0
srl  		s0	,	s0	,	s0
add 		a0	,	t0	,	s0
add 		a0	,	a0	,	s1
sra  		t1	,	t0	,	s1
add  		s1	,	s1	,	s1
or  		sp	,	s0	,	sp
slt  		a0	,	sp	,	ra
sub		s0	,	sp	,	ra
add  		t0	,	ra	,	t1
mulhu 		t1	,	a0	,	ra
and  		sp	,	s1	,	ra
add  		t2	,	a0	,	sp
add  		t2	,	t1	,	sp
mulh		t0	,	ra	,	t0
srl  		t0	,	t1	,	s1
sub		t1	,	t0	,	s1
sra  		t2	,	sp	,	sp
add 		s1	,	t0	,	sp
add 		s0	,	s1	,	a0
sub		t2	,	a0	,	t2
slt  		t2	,	s1	,	sp
add  		s0	,	t1	,	s1
mul		s0	,	s0	,	a0
or  		a0	,	t2	,	t1
add 		s1	,	ra	,	t1
mulhu 		sp	,	sp	,	t2
mulh		s0	,	t1	,	a0
sra  		s1	,	t2	,	s0
mulh		t0	,	s1	,	t1
xor  		a0	,	s1	,	sp
srl  		t0	,	ra	,	t2
mul		sp	,	a0	,	s1
slt  		t1	,	s1	,	s1
and  		sp	,	sp	,	t2
sub		ra	,	t2	,	ra
or  		t1	,	t2	,	t0
sll 		ra	,	ra	,	ra
sra  		ra	,	t2	,	t0
or  		s1	,	s1	,	s1
and  		t2	,	sp	,	a0
mulhu 		sp	,	a0	,	t0
sub		t2	,	s0	,	t0
add  		t0	,	s0	,	t2
add 		sp	,	t0	,	t0
mulhu 		t1	,	a0	,	s0
or  		t2	,	t1	,	t2
sra  		t2	,	t1	,	t2
mul		s1	,	s1	,	t2
xor  		s0	,	s1	,	sp
mulh		a0	,	sp	,	t1
sra  		t0	,	t1	,	ra
or  		s1	,	t1	,	t1
xor  		t0	,	s1	,	sp
xor  		s1	,	ra	,	s1
sra  		t2	,	a0	,	a0
add  		t2	,	t2	,	t1
add  		s0	,	t1	,	s0
mulhu 		t1	,	s0	,	sp
sll 		sp	,	t2	,	t0
or  		s1	,	s0	,	t1
sll 		s1	,	sp	,	sp
mulhu 		sp	,	a0	,	ra
srl  		sp	,	t2	,	sp
add 		s1	,	a0	,	sp
mulhu 		a0	,	t0	,	t0
sll 		t1	,	t0	,	s1
xor  		a0	,	a0	,	ra
sub		a0	,	t2	,	s1
or  		t1	,	sp	,	t2
or  		t0	,	a0	,	s0
xor  		s0	,	s0	,	s1
mulh		s1	,	t2	,	ra
and  		ra	,	s1	,	a0
srl  		a0	,	s0	,	s1
srl  		sp	,	t0	,	sp
add  		a0	,	sp	,	sp
add  		t2	,	sp	,	ra
add  		t1	,	s1	,	s1
slt  		t1	,	ra	,	t0
sll 		t0	,	s1	,	sp
or  		a0	,	s0	,	t1
sll 		t1	,	t2	,	sp
slt  		t0	,	sp	,	a0
and  		s0	,	a0	,	a0
slt  		t2	,	t1	,	t2
xor  		a0	,	s0	,	s0
add 		ra	,	t1	,	t2
and  		sp	,	ra	,	s0
sll 		sp	,	a0	,	s1
add  		s0	,	a0	,	s0
or  		t2	,	sp	,	t2
mulhu 		t1	,	t2	,	ra
slt  		ra	,	t0	,	t2
srl  		t0	,	t2	,	s1
sub		sp	,	s0	,	t0
sra  		ra	,	ra	,	t2
mulh		t2	,	t1	,	s0
and  		t0	,	t0	,	sp
add  		t1	,	t1	,	a0
sll 		ra	,	t0	,	s1
and  		t2	,	s1	,	t2
slt  		a0	,	sp	,	t1
or  		s0	,	ra	,	t2
add  		a0	,	ra	,	t1
add 		s0	,	sp	,	sp
add  		t2	,	t2	,	t0
add 		s0	,	t1	,	s0
mul		a0	,	ra	,	s0
slt  		s1	,	ra	,	a0
add  		sp	,	a0	,	a0
sll 		s0	,	ra	,	t1
add  		ra	,	t0	,	t0
add 		ra	,	ra	,	sp
and  		t2	,	t1	,	a0
add  		t1	,	t2	,	s1
add  		s0	,	s1	,	ra
mul		sp	,	s1	,	s0
mulh		sp	,	s0	,	s0
add  		t2	,	t0	,	t1
add  		t1	,	t2	,	ra
xor  		a0	,	t2	,	t0
sub		t2	,	ra	,	t1
sll 		s1	,	a0	,	s1
add  		a0	,	t0	,	t0
sub		t1	,	t1	,	s1
and  		s0	,	a0	,	t1
mulh		s0	,	a0	,	a0
add  		sp	,	s0	,	t1
slt  		s0	,	sp	,	t2
sub		t0	,	ra	,	t0
sll 		ra	,	ra	,	t0
mul		t0	,	sp	,	t1
sll 		t0	,	s1	,	t0
add  		a0	,	t1	,	t2
xor  		ra	,	sp	,	sp
add  		sp	,	ra	,	s0
sll 		t1	,	t1	,	t0
and  		t2	,	t2	,	t1
and  		s1	,	ra	,	a0
sub		sp	,	t1	,	s1
mul		t2	,	a0	,	t2
mul		sp	,	s0	,	a0
add  		t1	,	t1	,	a0
or  		t2	,	t1	,	t1
mulh		t2	,	t2	,	sp
add  		s0	,	s0	,	s1
and  		t2	,	s0	,	sp
or  		sp	,	s1	,	ra
srl  		t2	,	t1	,	sp
add  		s0	,	t0	,	s0
add  		t0	,	a0	,	t0
sll 		ra	,	s1	,	sp
add  		t0	,	s0	,	sp
xor  		s1	,	sp	,	t2
slt  		s0	,	t1	,	s1
mulh		s1	,	a0	,	t2
add 		ra	,	t0	,	ra
and  		ra	,	s1	,	a0
slt  		t0	,	s0	,	t0
add  		s0	,	a0	,	s0
add  		s1	,	s1	,	t1
sub		s0	,	a0	,	a0
xor  		s1	,	ra	,	t1
add 		sp	,	t2	,	t2
add  		a0	,	sp	,	s1
or  		s1	,	t0	,	t0
xor  		t0	,	t2	,	a0
srl  		s1	,	s0	,	s1
add 		sp	,	sp	,	ra
srl  		s1	,	s1	,	t0
sra  		s0	,	a0	,	t0
add 		a0	,	a0	,	t0
xor  		a0	,	sp	,	t0
sra  		t0	,	t1	,	s1
xor  		t2	,	t2	,	s0
add  		ra	,	t0	,	s1
sra  		t0	,	ra	,	s0
or  		sp	,	s0	,	s1
mulhu 		a0	,	s1	,	t1
add  		s0	,	sp	,	a0
sll 		s0	,	t0	,	t1
mul		t1	,	sp	,	ra
xor  		a0	,	ra	,	ra
and  		a0	,	s0	,	t0
mulhu 		s0	,	s1	,	t2
mulh		s0	,	t0	,	t1
add  		s0	,	t1	,	ra
add 		t1	,	s0	,	s0
sub		t1	,	t0	,	s0
srl  		a0	,	s0	,	sp
or  		s0	,	a0	,	s1
add  		sp	,	s0	,	sp
slt  		t0	,	t2	,	t1
or  		sp	,	sp	,	a0
mulh		s1	,	s0	,	sp
sub		s1	,	sp	,	s0
mulhu 		s1	,	t0	,	s0
mulhu 		t0	,	ra	,	t1
and  		t2	,	s1	,	s0
sra  		t2	,	ra	,	s0
add 		t2	,	t2	,	a0
add 		t2	,	s0	,	s0
add 		t0	,	t2	,	ra
mulh		t1	,	t0	,	t2
mulhu 		ra	,	a0	,	ra
sra  		s0	,	ra	,	t0
mulhu 		t2	,	ra	,	ra
sra  		a0	,	t0	,	ra
and  		s0	,	a0	,	sp
slt  		s1	,	sp	,	t1
srl  		t2	,	s1	,	t2
srl  		ra	,	ra	,	s0
sra  		t0	,	sp	,	a0
mulh		t2	,	sp	,	sp
sll 		s0	,	a0	,	t2
sll 		sp	,	sp	,	sp
srl  		ra	,	s0	,	t0
sll 		ra	,	s0	,	t0
sub		s0	,	a0	,	a0
sll 		t1	,	t2	,	t1
add  		t2	,	s0	,	ra
add  		t0	,	t2	,	a0
xor  		t1	,	sp	,	t1
add  		t1	,	sp	,	t2
mul		t0	,	s0	,	t1
add  		t0	,	t2	,	sp
sub		ra	,	s0	,	ra
mul		ra	,	t0	,	t1
sra  		s1	,	s1	,	t2
sub		s0	,	ra	,	s1
srl  		s1	,	t2	,	t2
xor  		s0	,	sp	,	a0
add  		t1	,	t1	,	s1
or  		a0	,	t1	,	sp
sra  		t2	,	ra	,	ra
or  		t0	,	ra	,	ra
mul		s0	,	t0	,	t1
srl  		t1	,	a0	,	s1
mul		t1	,	a0	,	t2
sub		sp	,	sp	,	t1
xor  		ra	,	t1	,	t2
and  		t2	,	t1	,	ra
and  		t2	,	t1	,	sp
add 		s0	,	t0	,	t0
mul		t2	,	t2	,	a0
sll 		a0	,	t1	,	t0
or  		t1	,	t2	,	sp
slt  		t1	,	t2	,	s1
add  		t0	,	ra	,	a0
slt  		t0	,	s0	,	t0
add  		ra	,	t1	,	s1
mul		a0	,	s1	,	t2
mulh		ra	,	t1	,	t2
add  		t0	,	a0	,	a0
xor  		t2	,	t0	,	s1
slt  		ra	,	a0	,	t1
mulhu 		s0	,	ra	,	s1
sra  		a0	,	t2	,	t0
mulhu 		t1	,	t2	,	s0
mulhu 		s0	,	sp	,	s0
sra  		sp	,	s0	,	s1
add  		s0	,	t0	,	t2
sll 		a0	,	ra	,	s0
add  		t0	,	t1	,	ra
mul		t1	,	s1	,	t0
add  		t1	,	s1	,	ra
and  		t0	,	ra	,	t0
and  		t0	,	t2	,	s0
add 		t2	,	ra	,	t1
sub		s1	,	s1	,	ra
xor  		a0	,	t0	,	ra
add 		ra	,	s1	,	ra
xor  		ra	,	s0	,	t1
mulh		a0	,	s0	,	a0
srl  		sp	,	ra	,	s0
mulhu 		s0	,	t0	,	s1
add 		a0	,	t2	,	a0
and  		s0	,	s1	,	t1
sub		t0	,	t0	,	t1
srl  		ra	,	t1	,	sp
add  		t0	,	s0	,	s0
srl  		sp	,	ra	,	a0
add  		t2	,	t1	,	sp
mulhu 		t2	,	sp	,	s1
sll 		a0	,	t2	,	ra
mul		a0	,	t0	,	t1
slt  		ra	,	ra	,	a0
or  		a0	,	s1	,	sp
add  		t1	,	ra	,	a0
mul		sp	,	t1	,	sp
mulh		s1	,	s1	,	a0
sub		s1	,	sp	,	a0
srl  		t2	,	a0	,	t2
and  		sp	,	t1	,	s1
add  		sp	,	t2	,	s1
or  		t0	,	t2	,	s0
slt  		s0	,	t0	,	ra
and  		t0	,	s0	,	t2
srl  		a0	,	sp	,	s1
and  		t2	,	s0	,	t0
and  		t1	,	sp	,	s0
add 		sp	,	s0	,	t1
or  		t2	,	ra	,	ra
add 		a0	,	t2	,	s1
mulhu 		sp	,	t1	,	s0
add 		t2	,	t1	,	s0
slt  		s0	,	t1	,	t0
mulhu 		sp	,	sp	,	s1
sll 		s0	,	a0	,	t2
add 		ra	,	ra	,	a0
sub		t1	,	t2	,	sp
mulhu 		ra	,	s0	,	s1
sra  		ra	,	s0	,	a0
srl  		s1	,	sp	,	t2
sub		sp	,	s0	,	sp
mulhu 		s0	,	a0	,	ra
add 		s1	,	ra	,	t0
add  		t2	,	t0	,	s1
sra  		ra	,	sp	,	s0
mulhu 		t2	,	t0	,	ra
add  		s0	,	t2	,	t0
or  		t2	,	s0	,	ra
mulh		sp	,	t0	,	t2
add  		sp	,	s1	,	a0
xor  		a0	,	s1	,	a0
mul		t2	,	t0	,	s1
sra  		t0	,	t0	,	s0
sub		t0	,	sp	,	s1
and  		a0	,	t2	,	t2
mulh		t0	,	t2	,	t2
srl  		a0	,	s0	,	s0
sra  		s1	,	t2	,	s1
add  		t1	,	sp	,	ra
add 		s0	,	sp	,	ra
add  		ra	,	t0	,	ra
add  		a0	,	s1	,	t2
add 		ra	,	sp	,	sp
and  		t2	,	t0	,	a0
or  		t0	,	s1	,	s0
sra  		t0	,	s1	,	t0
sub		s0	,	t2	,	sp
mul		t2	,	ra	,	t2
slt  		a0	,	ra	,	ra
srl  		t0	,	t2	,	s0
or  		t1	,	s1	,	ra
srl  		s1	,	a0	,	ra
srl  		t1	,	sp	,	s1
sub		t1	,	sp	,	t2
mulh		ra	,	s1	,	s0
and  		s1	,	t2	,	a0
add  		s1	,	t1	,	sp
slt  		sp	,	ra	,	a0
sub		ra	,	t1	,	a0
slt  		sp	,	sp	,	t2
srl  		sp	,	s1	,	s0
sll 		t0	,	t0	,	t2
sra  		s0	,	t2	,	ra
mul		t0	,	a0	,	ra
sll 		sp	,	s0	,	t0
sub		ra	,	t0	,	ra
add  		sp	,	t2	,	a0
or  		ra	,	t2	,	t0
mulhu 		s0	,	sp	,	sp
add  		s1	,	t0	,	s1
or  		s1	,	a0	,	t0
mul		sp	,	s0	,	s0
add  		ra	,	s1	,	t0
sra  		s0	,	s1	,	ra
sub		sp	,	t0	,	s1
srl  		s1	,	s0	,	t2
sub		t0	,	s1	,	sp
slt  		s1	,	a0	,	sp
mul		a0	,	a0	,	sp
sll 		a0	,	t1	,	t1
xor  		t2	,	ra	,	t2
slt  		s0	,	t0	,	ra
mulh		sp	,	sp	,	ra
sll 		sp	,	t1	,	s0
srl  		s1	,	sp	,	t1
add 		t2	,	s0	,	s1
add  		t0	,	s1	,	sp
mulh		sp	,	a0	,	a0
and  		sp	,	t1	,	t1
sub		t1	,	t0	,	a0
mul		t0	,	s0	,	s0
mulhu 		t0	,	s1	,	t1
sra  		s1	,	s0	,	ra
slt  		t1	,	t2	,	s0
sll 		ra	,	t1	,	s0
sub		t1	,	ra	,	t1
add  		t2	,	a0	,	t0
add 		a0	,	a0	,	s0
slt  		t1	,	s1	,	a0
mul		sp	,	s1	,	s1
or  		ra	,	s1	,	s0
sub		t0	,	t0	,	t0
srl  		t2	,	s1	,	s1
sll 		ra	,	ra	,	s1
mulh		t1	,	ra	,	t0
srl  		s0	,	a0	,	sp
mulhu 		s1	,	ra	,	s1
add 		s0	,	ra	,	s0
mulhu 		ra	,	s0	,	t0
and  		s1	,	s0	,	ra
xor  		t1	,	a0	,	t1
mulh		s0	,	t2	,	s0
xor  		s0	,	s0	,	s0
sra  		t2	,	s1	,	ra
add  		t1	,	s0	,	t1
sub		sp	,	s0	,	s0
sll 		s1	,	ra	,	a0
add  		s1	,	ra	,	s0
slt  		t1	,	t0	,	s1
or  		t2	,	s0	,	s0
add 		ra	,	ra	,	t2
sra  		t0	,	s1	,	ra
srl  		t1	,	t0	,	sp
add  		a0	,	ra	,	s0
srl  		t0	,	ra	,	t0
and  		ra	,	t1	,	s0
sra  		t0	,	sp	,	ra
mulhu 		a0	,	t0	,	ra
xor  		t1	,	t0	,	a0
srl  		ra	,	ra	,	t1
add  		s0	,	t0	,	sp
add  		t0	,	s1	,	ra
mulh		t2	,	t2	,	a0
add  		s0	,	ra	,	t2
slt  		ra	,	ra	,	t0
srl  		t1	,	a0	,	ra
sub		ra	,	s0	,	s0
mul		t2	,	s0	,	ra
add  		t2	,	sp	,	t2
add 		t1	,	t0	,	s1
add  		t1	,	s1	,	s0
srl  		t0	,	t0	,	sp
mulhu 		a0	,	s0	,	s1
or  		s0	,	sp	,	t1
sra  		t0	,	a0	,	t1
and  		s0	,	sp	,	s1
sll 		s1	,	t2	,	s1
xor  		t2	,	t2	,	t2
add  		a0	,	t1	,	s1
mul		sp	,	a0	,	sp
add 		t0	,	sp	,	s1
mulhu 		s1	,	s1	,	t1
mulh		t1	,	t0	,	a0
add  		t1	,	s0	,	sp
add  		t0	,	sp	,	s0
xor  		ra	,	ra	,	sp
sub		t2	,	t0	,	t2
sub		t1	,	t1	,	t0
mulhu 		t0	,	ra	,	t2
slt  		s1	,	s1	,	t1
or  		s0	,	s0	,	s1
or  		ra	,	t1	,	a0
mulhu 		sp	,	ra	,	t0
or  		t2	,	s1	,	a0
xor  		ra	,	t1	,	t1
and  		s1	,	sp	,	t1
add 		t0	,	t2	,	t1
mulhu 		s1	,	a0	,	s1
srl  		s1	,	s1	,	sp
sll 		t0	,	t0	,	ra
xor  		sp	,	t0	,	sp
slt  		t0	,	t2	,	t0
mulhu 		t2	,	t1	,	s0
mulhu 		a0	,	sp	,	t0
srl  		t2	,	s1	,	sp
xor  		ra	,	ra	,	sp
mulh		t1	,	t2	,	a0
mulhu 		s1	,	t1	,	sp
xor  		ra	,	ra	,	sp
sub		a0	,	sp	,	s0
srl  		ra	,	ra	,	t2
mul		t0	,	t1	,	t0
slt  		t2	,	ra	,	t0
srl  		a0	,	t0	,	s1
mulh		t1	,	a0	,	ra
sll 		s1	,	a0	,	s0
sll 		ra	,	t1	,	ra
sub		t1	,	t2	,	t2
add 		a0	,	s0	,	ra
add 		s1	,	s1	,	t0
mul		ra	,	t0	,	s1
sll 		s1	,	a0	,	s0
slt  		t1	,	t2	,	sp
add  		sp	,	s1	,	s1
mul		s1	,	ra	,	t1
mul		s0	,	t2	,	t2
mulh		sp	,	a0	,	s1
srl  		ra	,	a0	,	ra
and  		t1	,	sp	,	sp
srl  		s1	,	s0	,	a0
add  		ra	,	t1	,	s1
add 		t2	,	a0	,	t1
mulh		t0	,	t2	,	s1
mul		t0	,	a0	,	a0
slt  		a0	,	t0	,	t0
or  		s0	,	s0	,	t2
add  		s0	,	sp	,	a0
mul		t1	,	s0	,	t1
srl  		s0	,	a0	,	ra
or  		t0	,	ra	,	a0
mulh		s1	,	a0	,	a0
and  		a0	,	t0	,	t1
and  		sp	,	t1	,	t2
srl  		t1	,	ra	,	t0
mul		t1	,	t2	,	t1
sub		sp	,	t2	,	s1
add  		t1	,	s1	,	s0
mul		ra	,	sp	,	t2
xor  		ra	,	s0	,	t1
sub		s0	,	a0	,	t2
srl  		t2	,	s1	,	s0
xor  		ra	,	sp	,	sp
add  		t2	,	t1	,	t1
add 		a0	,	sp	,	t2
or  		t0	,	a0	,	s1
add  		t0	,	t2	,	sp
mulhu 		s0	,	t0	,	s1
mulhu 		t2	,	a0	,	ra
add  		t2	,	t2	,	t0
or  		a0	,	s0	,	ra
sll 		a0	,	s1	,	t0
sra  		t1	,	sp	,	ra
or  		sp	,	s1	,	s0
srl  		ra	,	a0	,	a0
sll 		t0	,	t0	,	sp
sll 		s1	,	ra	,	s1
and  		t2	,	a0	,	t1
mulh		sp	,	sp	,	ra
mul		sp	,	t0	,	t0
and  		s0	,	t1	,	t2
mul		s1	,	ra	,	t1
srl  		sp	,	sp	,	a0
srl  		t1	,	t2	,	ra
xor  		ra	,	s0	,	t2
sra  		s0	,	t0	,	ra
sll 		a0	,	t2	,	a0
mulh		t0	,	a0	,	a0
sll 		ra	,	s1	,	a0
add 		t2	,	t2	,	t1
mulhu 		ra	,	t2	,	sp
add  		t0	,	sp	,	t2
and  		s1	,	t1	,	t0
sub		t1	,	ra	,	t0
add  		a0	,	s0	,	a0
add 		ra	,	s0	,	t2
mulhu 		s0	,	t0	,	t1
add 		t2	,	t2	,	s0
mulh		a0	,	ra	,	t1
xor  		s1	,	a0	,	sp
xor  		t0	,	sp	,	a0
add  		t0	,	t1	,	t0
sub		t2	,	t1	,	s0
mul		sp	,	t1	,	t2
mulh		t2	,	s1	,	s0
and  		s1	,	ra	,	t1
or  		t1	,	a0	,	sp
sub		s1	,	s1	,	t2
sub		a0	,	a0	,	s0
and  		ra	,	sp	,	ra
and  		ra	,	t0	,	t1
mul		ra	,	s0	,	t0
mulh		t0	,	a0	,	t2
mulh		s0	,	s0	,	t1
sll 		sp	,	t2	,	s1
mulh		s1	,	s1	,	s0
mul		t0	,	sp	,	t1
mul		a0	,	a0	,	sp
sll 		sp	,	a0	,	s1
add  		sp	,	t0	,	a0
xor  		s1	,	s0	,	a0
or  		s1	,	s0	,	a0
xor  		t1	,	s0	,	ra
sll 		t1	,	t2	,	sp
sra  		t1	,	t1	,	s1
or  		t0	,	t0	,	a0
and  		s0	,	ra	,	sp
mul		sp	,	s1	,	t0
mulhu 		t1	,	t1	,	ra
xor  		t1	,	t2	,	t0
mulh		t0	,	a0	,	t1
add 		s1	,	sp	,	ra
sra  		t1	,	a0	,	a0
mulh		s1	,	sp	,	t2
sub		s0	,	sp	,	sp
srl  		s1	,	s0	,	a0
sll 		ra	,	t0	,	sp
add  		ra	,	t0	,	sp
mul		ra	,	a0	,	s0
or  		a0	,	t0	,	t1
add 		ra	,	ra	,	sp
add  		ra	,	s1	,	t1
add 		a0	,	t1	,	s1
srl  		s1	,	s0	,	s0
slt  		sp	,	t1	,	sp
mul		ra	,	t0	,	t2
or  		t0	,	sp	,	a0
mulh		t2	,	t2	,	ra
mulh		a0	,	s0	,	s0
sub		sp	,	sp	,	a0
slt  		sp	,	s0	,	t0
and  		s1	,	s1	,	s0
sub		s1	,	s0	,	s0
sll 		s0	,	a0	,	ra
mul		t1	,	a0	,	t1
mulh		t0	,	ra	,	t1
sll 		ra	,	t2	,	t0
srl  		ra	,	t0	,	t1
sub		s1	,	sp	,	t1
mulh		s1	,	s0	,	t1
mulhu 		a0	,	t1	,	t0
sub		ra	,	t1	,	sp
or  		s1	,	t1	,	s0
mulh		a0	,	t0	,	t1
or  		sp	,	t0	,	a0
xor  		t1	,	t2	,	s1
sll 		t0	,	s0	,	ra
add  		a0	,	ra	,	t2
slt  		sp	,	a0	,	t0
add  		sp	,	s0	,	sp
add 		sp	,	a0	,	t0
add  		sp	,	t0	,	t2
or  		a0	,	a0	,	s0
add  		s1	,	a0	,	t1
xor  		a0	,	ra	,	ra
sll 		a0	,	s1	,	s0
mul		s0	,	s0	,	a0
and  		s0	,	a0	,	ra
add  		t0	,	ra	,	t0
add  		s1	,	s0	,	s0
xor  		t1	,	s0	,	s0
add 		t2	,	a0	,	sp
add  		t1	,	a0	,	s1
mulh		t0	,	ra	,	ra
mul		a0	,	ra	,	a0
mulh		s0	,	t1	,	t1
sub		a0	,	t0	,	t0
sll 		a0	,	sp	,	t0
sub		s1	,	t0	,	ra
or  		sp	,	t1	,	t2
sub		s0	,	t2	,	t1
mulhu 		t0	,	a0	,	s1
sra  		sp	,	t0	,	ra
srl  		t0	,	s1	,	s1
add  		s1	,	t2	,	a0
slt  		sp	,	sp	,	s0
add  		ra	,	s1	,	t2
add  		s1	,	ra	,	t0
mulhu 		ra	,	t2	,	t1
add  		t0	,	sp	,	t2
sra  		t1	,	t0	,	s1
mulh		s1	,	t1	,	t2
add 		t2	,	s1	,	s0
slt  		a0	,	s0	,	sp
sll 		a0	,	a0	,	t2
xor  		t2	,	sp	,	ra
mulhu 		ra	,	t2	,	sp
or  		t0	,	t2	,	ra
mulhu 		t0	,	a0	,	ra
mulhu 		s1	,	t2	,	a0
sll 		s0	,	a0	,	ra
srl  		ra	,	s1	,	s1
and  		sp	,	ra	,	t0
slt  		s1	,	t2	,	s0
and  		sp	,	a0	,	t0
sll 		a0	,	s1	,	t1
and  		s1	,	sp	,	s1
add  		t2	,	t1	,	t0
xor  		s1	,	ra	,	s1
mulh		a0	,	s1	,	t0
add  		ra	,	s1	,	a0
sub		s0	,	a0	,	s0
mulh		sp	,	t0	,	t0
slt  		s0	,	t1	,	sp
xor  		t1	,	t1	,	t0
mulh		t1	,	sp	,	t0
add  		t2	,	sp	,	t2
add  		sp	,	t0	,	s1
and  		ra	,	s1	,	t1
sra  		sp	,	s0	,	t1
xor  		ra	,	t2	,	t2
add  		t1	,	s1	,	s0
sra  		sp	,	sp	,	t0
slt  		t0	,	ra	,	t1
sra  		ra	,	s0	,	t2
add  		sp	,	t1	,	sp
slt  		s0	,	ra	,	ra
mul		a0	,	t1	,	s0
sra  		a0	,	sp	,	sp
add 		sp	,	sp	,	ra
slt  		t0	,	ra	,	s0
mul		s1	,	t2	,	sp
add  		s1	,	t1	,	a0
mulh		t2	,	a0	,	a0
srl  		t2	,	sp	,	a0
mulh		ra	,	sp	,	ra
add  		s0	,	s1	,	t2
slt  		ra	,	a0	,	a0
mulhu 		s0	,	s1	,	t2
or  		ra	,	t1	,	sp
mulhu 		a0	,	t1	,	t1
xor  		t0	,	t1	,	t1
sra  		a0	,	t1	,	t2
xor  		t0	,	t1	,	t0
slt  		t2	,	t2	,	a0
or  		a0	,	s0	,	sp
sra  		t2	,	a0	,	s0
slt  		a0	,	ra	,	t0
and  		t1	,	t1	,	t1
sra  		t2	,	ra	,	a0
mulhu 		s1	,	s1	,	t0
add  		t1	,	t1	,	t0
and  		s0	,	ra	,	t2
slt  		t1	,	sp	,	s0
sub		t1	,	s0	,	s1
sra  		a0	,	t1	,	t0
or  		t0	,	s0	,	t0
mulhu 		ra	,	s1	,	t2
sub		t2	,	sp	,	t1
add 		t2	,	a0	,	a0
xor  		t1	,	t1	,	t0
or  		t2	,	t0	,	t2
sub		s0	,	t2	,	sp
xor  		ra	,	s0	,	sp
srl  		s1	,	t2	,	sp
add 		t2	,	t0	,	a0
mulh		s0	,	t2	,	s0
slt  		t1	,	t2	,	s1
mulhu 		a0	,	s1	,	t0
slt  		sp	,	sp	,	a0
mul		s0	,	t1	,	s1
add  		sp	,	s0	,	sp
mul		s0	,	s1	,	a0
sll 		s1	,	t0	,	a0
srl  		a0	,	t2	,	t2
sra  		sp	,	sp	,	s1
mulhu 		s1	,	ra	,	t2
slt  		t1	,	t1	,	t1
mul		s0	,	s1	,	s0
or  		ra	,	a0	,	t1
slt  		sp	,	t1	,	ra
or  		t1	,	t0	,	a0
add  		ra	,	t1	,	sp
add  		s1	,	s1	,	ra
slt  		t2	,	t0	,	a0
slt  		sp	,	ra	,	a0
xor  		ra	,	t1	,	t1
add 		t0	,	t1	,	t2
mul		a0	,	s0	,	t2
add  		a0	,	t2	,	t2
mulh		sp	,	ra	,	t2
xor  		s0	,	t0	,	t1
srl  		a0	,	t2	,	t2
mulh		t1	,	t0	,	s1
mul		t2	,	sp	,	t2
mul		sp	,	t0	,	s1
mul		a0	,	t1	,	t2
add  		t1	,	s1	,	ra
add 		s1	,	s1	,	s0
add  		t1	,	s1	,	t0
or  		t2	,	t2	,	sp
add 		t1	,	t0	,	t0
mulhu 		a0	,	t0	,	ra
mulh		s0	,	t0	,	t0
or  		s0	,	ra	,	a0
srl  		s0	,	s0	,	s0
add 		a0	,	t0	,	s0
add 		a0	,	a0	,	s1
sra  		t1	,	t0	,	s1
add  		s1	,	s1	,	s1
or  		sp	,	s0	,	sp
slt  		a0	,	sp	,	ra
sub		s0	,	sp	,	ra
add  		t0	,	ra	,	t1
mulhu 		t1	,	a0	,	ra
and  		sp	,	s1	,	ra
add  		t2	,	a0	,	sp
add  		t2	,	t1	,	sp
mulh		t0	,	ra	,	t0
srl  		t0	,	t1	,	s1
sub		t1	,	t0	,	s1
sra  		t2	,	sp	,	sp
add 		s1	,	t0	,	sp
add 		s0	,	s1	,	a0
sub		t2	,	a0	,	t2
slt  		t2	,	s1	,	sp
add  		s0	,	t1	,	s1
mul		s0	,	s0	,	a0
or  		a0	,	t2	,	t1
add 		s1	,	ra	,	t1
mulhu 		sp	,	sp	,	t2
mulh		s0	,	t1	,	a0
sra  		s1	,	t2	,	s0
mulh		t0	,	s1	,	t1
xor  		a0	,	s1	,	sp
srl  		t0	,	ra	,	t2
mul		sp	,	a0	,	s1
slt  		t1	,	s1	,	s1
and  		sp	,	sp	,	t2
sub		ra	,	t2	,	ra
or  		t1	,	t2	,	t0
sll 		ra	,	ra	,	ra
sra  		ra	,	t2	,	t0
or  		s1	,	s1	,	s1
and  		t2	,	sp	,	a0
mulhu 		sp	,	a0	,	t0
sub		t2	,	s0	,	t0
add  		t0	,	s0	,	t2
add 		sp	,	t0	,	t0
mulhu 		t1	,	a0	,	s0
or  		t2	,	t1	,	t2
sra  		t2	,	t1	,	t2
mul		s1	,	s1	,	t2
xor  		s0	,	s1	,	sp
mulh		a0	,	sp	,	t1
sra  		t0	,	t1	,	ra
or  		s1	,	t1	,	t1
xor  		t0	,	s1	,	sp
xor  		s1	,	ra	,	s1
sra  		t2	,	a0	,	a0
add  		t2	,	t2	,	t1
add  		s0	,	t1	,	s0
mulhu 		t1	,	s0	,	sp
sll 		sp	,	t2	,	t0
or  		s1	,	s0	,	t1

