<?xml version="1.0" encoding="utf-8"?>
<AdditionalInfo>
  <CTypeInfo>
      <RtlPort>
        <name>input_data_0_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_0_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_0_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_0_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_0_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_0_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_0_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_0_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_0_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_0_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_1_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_1_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_1_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_1_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_1_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_1_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_1_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_1_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_1_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_1_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_2_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_2_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_2_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_2_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_2_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_2_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_2_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_2_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_2_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_2_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_3_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_3_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_3_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_3_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_3_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_3_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_3_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_3_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_3_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_3_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_4_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_4_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_4_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_4_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_4_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_4_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_4_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_4_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_4_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_4_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_5_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_5_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_5_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_5_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_5_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_5_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_5_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_5_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_5_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_5_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_6_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_6_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_6_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_6_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_6_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_6_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_6_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_6_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_6_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_6_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_7_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_7_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_7_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_7_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_7_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_7_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_7_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_7_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_7_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>input_data_7_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_0_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_0_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_0_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_0_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_0_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_0_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_0_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_0_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_0_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_0_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_1_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_1_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_1_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_1_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_1_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_1_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_1_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_1_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_1_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_1_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_2_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_2_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_2_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_2_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_2_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_2_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_2_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_2_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_2_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_2_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_3_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_3_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_3_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_3_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_3_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_3_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_3_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_3_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_3_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_3_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_4_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_4_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_4_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_4_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_4_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_4_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_4_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_4_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_4_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_4_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_5_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_5_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_5_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_5_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_5_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_5_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_5_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_5_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_5_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_5_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_6_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_6_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_6_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_6_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_6_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_6_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_6_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_6_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_6_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_6_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_7_address0</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_7_address1</name>
        <type>Unsigned</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_7_ce0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_7_ce1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_7_d0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_7_d1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_7_q0</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_7_q1</name>
        <type>Signed</type>
        <fractionWidth>10</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_7_we0</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
      <RtlPort>
        <name>output_data_7_we1</name>
        <type>bool</type>
        <fractionWidth>0</fractionWidth>
      </RtlPort>
  </CTypeInfo>
  <DesignConstraint>
    <clk_period>10</clk_period>
  </DesignConstraint>
  <Machine>64</Machine>
  <modelParameters>
    <combinational>0</combinational>
    <latency>45</latency>
    <II>8</II>
  </modelParameters>
</AdditionalInfo>
