//  ----------------------------------------------------------------------
//  File Name   : GenCFold/core_iomux_reg_venusa.h
//  Description : C header file generated by Python script.
//  Author      : dlchang
//  Script Ver  : LS.AUTO_REG.2024.12.12
//  SVN Revision: Can't find <<VenusA_SoC_Memory_Mapping.xlsx>> SVN detail info,pls chk£¡£¡
//  Create Time : 2025-04-18 09:52:08
//  Comments    : 
//  ----------------------------------------------------------------------

#ifndef __CORE_IOMUX_REGFILE_H__
#define __CORE_IOMUX_REGFILE_H__

#include <stdint.h>

#define CORE_IOMUX_PAD_GPIOA_00_OFFSET              0x000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_00_PAD_GPIOA_00_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_01_OFFSET              0x004
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_01_PAD_GPIOA_01_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_02_OFFSET              0x008
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_02_PAD_GPIOA_02_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_03_OFFSET              0x00C
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_03_PAD_GPIOA_03_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_04_OFFSET              0x010
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_04_PAD_GPIOA_04_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_05_OFFSET              0x014
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_05_PAD_GPIOA_05_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_06_OFFSET              0x018
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_06_PAD_GPIOA_06_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_07_OFFSET              0x01C
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_07_PAD_GPIOA_07_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_08_OFFSET              0x020
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_08_PAD_GPIOA_08_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_09_OFFSET              0x024
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_09_PAD_GPIOA_09_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_10_OFFSET              0x028
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_10_PAD_GPIOA_10_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_11_OFFSET              0x02C
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_11_PAD_GPIOA_11_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_12_OFFSET              0x030
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_12_PAD_GPIOA_12_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_13_OFFSET              0x034
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_13_PAD_GPIOA_13_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_14_OFFSET              0x038
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_14_PAD_GPIOA_14_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_15_OFFSET              0x03C
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_15_PAD_GPIOA_15_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_16_OFFSET              0x040
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_16_PAD_GPIOA_16_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_17_OFFSET              0x044
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_17_PAD_GPIOA_17_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_18_OFFSET              0x048
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_18_PAD_GPIOA_18_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_19_OFFSET              0x04C
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_19_PAD_GPIOA_19_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_20_OFFSET              0x050
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_20_PAD_GPIOA_20_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_21_OFFSET              0x054
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_21_PAD_GPIOA_21_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_22_OFFSET              0x058
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_22_PAD_GPIOA_22_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_23_OFFSET              0x05C
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_23_PAD_GPIOA_23_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_24_OFFSET              0x060
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_24_PAD_GPIOA_24_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_25_OFFSET              0x064
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_25_PAD_GPIOA_25_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_26_OFFSET              0x068
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_26_PAD_GPIOA_26_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_27_OFFSET              0x06C
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_27_PAD_GPIOA_27_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_28_OFFSET              0x070
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_28_PAD_GPIOA_28_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_29_OFFSET              0x074
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_29_PAD_GPIOA_29_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_30_OFFSET              0x078
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_30_PAD_GPIOA_30_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOA_31_OFFSET              0x07C
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOA_31_PAD_GPIOA_31_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOB_00_OFFSET              0x080
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOB_00_PAD_GPIOB_00_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOB_01_OFFSET              0x084
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOB_01_PAD_GPIOB_01_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOB_02_OFFSET              0x088
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOB_02_PAD_GPIOB_02_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOB_03_OFFSET              0x08C
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOB_03_PAD_GPIOB_03_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOB_04_OFFSET              0x090
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOB_04_PAD_GPIOB_04_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOB_05_OFFSET              0x094
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOB_05_PAD_GPIOB_05_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOC_00_OFFSET              0x098
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOC_00_PAD_GPIOC_00_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOC_01_OFFSET              0x09C
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOC_01_PAD_GPIOC_01_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOC_02_OFFSET              0x0A0
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOC_02_PAD_GPIOC_02_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_GPIOC_03_OFFSET              0x0A4
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_SR_Pos    29
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_ST_Pos    28
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_DRV_Pos    25
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_IE_REG_Pos    19
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_OD_EN_Pos    9
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_FSEL_Pos    0
#define CORE_IOMUX_PAD_GPIOC_03_PAD_GPIOC_03_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_SDIO_00_OFFSET               0x0A8
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_SR_Pos    29
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_ST_Pos    28
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_DRV_Pos    25
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_DRV_Msk    0xe000000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_IE_REG_Pos    19
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_OD_EN_Pos    9
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_FSEL_Pos    0
#define CORE_IOMUX_PAD_SDIO_00_PAD_SDIO_00_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_SDIO_01_OFFSET               0x0AC
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_SR_Pos    29
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_ST_Pos    28
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_DRV_Pos    25
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_DRV_Msk    0xe000000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_IE_REG_Pos    19
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_OD_EN_Pos    9
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_FSEL_Pos    0
#define CORE_IOMUX_PAD_SDIO_01_PAD_SDIO_01_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_SDIO_02_OFFSET               0x0B0
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_SR_Pos    29
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_ST_Pos    28
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_DRV_Pos    25
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_DRV_Msk    0xe000000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_IE_REG_Pos    19
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_OD_EN_Pos    9
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_FSEL_Pos    0
#define CORE_IOMUX_PAD_SDIO_02_PAD_SDIO_02_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_SDIO_03_OFFSET               0x0B4
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_SR_Pos    29
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_ST_Pos    28
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_DRV_Pos    25
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_DRV_Msk    0xe000000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_IE_REG_Pos    19
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_OD_EN_Pos    9
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_FSEL_Pos    0
#define CORE_IOMUX_PAD_SDIO_03_PAD_SDIO_03_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_SDIO_04_OFFSET               0x0B8
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_SR_Pos    29
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_ST_Pos    28
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_DRV_Pos    25
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_DRV_Msk    0xe000000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_IE_REG_Pos    19
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_OD_EN_Pos    9
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_FSEL_Pos    0
#define CORE_IOMUX_PAD_SDIO_04_PAD_SDIO_04_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_SDIO_05_OFFSET               0x0BC
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_SR_Pos    29
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_ST_Pos    28
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_DRV_Pos    25
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_DRV_Msk    0xe000000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_IE_REG_Pos    19
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_OD_EN_Pos    9
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_FSEL_Pos    0
#define CORE_IOMUX_PAD_SDIO_05_PAD_SDIO_05_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_FLASHIO_00_OFFSET            0x0C0
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_SR_Pos    29
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_ST_Pos    28
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_DRV_Pos    25
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_IE_REG_Pos    19
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_OD_EN_Pos    9
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_FSEL_Pos    0
#define CORE_IOMUX_PAD_FLASHIO_00_PAD_FLASHIO_00_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_FLASHIO_01_OFFSET            0x0C4
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_SR_Pos    29
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_ST_Pos    28
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_DRV_Pos    25
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_IE_REG_Pos    19
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_OD_EN_Pos    9
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_FSEL_Pos    0
#define CORE_IOMUX_PAD_FLASHIO_01_PAD_FLASHIO_01_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_FLASHIO_02_OFFSET            0x0C8
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_SR_Pos    29
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_ST_Pos    28
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_DRV_Pos    25
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_IE_REG_Pos    19
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_OD_EN_Pos    9
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_FSEL_Pos    0
#define CORE_IOMUX_PAD_FLASHIO_02_PAD_FLASHIO_02_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_FLASHIO_03_OFFSET            0x0CC
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_SR_Pos    29
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_ST_Pos    28
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_DRV_Pos    25
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_IE_REG_Pos    19
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_OD_EN_Pos    9
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_FSEL_Pos    0
#define CORE_IOMUX_PAD_FLASHIO_03_PAD_FLASHIO_03_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_FLASHIO_04_OFFSET            0x0D0
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_SR_Pos    29
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_ST_Pos    28
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_DRV_Pos    25
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_IE_REG_Pos    19
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_OD_EN_Pos    9
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_FSEL_Pos    0
#define CORE_IOMUX_PAD_FLASHIO_04_PAD_FLASHIO_04_FSEL_Msk    0x1f

#define CORE_IOMUX_PAD_FLASHIO_05_OFFSET            0x0D4
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_SR_Pos    29
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_SR_Msk    0x20000000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_ST_Pos    28
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_ST_Msk    0x10000000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_DRV_Pos    25
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_DRV_Msk    0x6000000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_OUT_FRC_Pos    24
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_OUT_FRC_Msk    0x1000000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_OUT_REG_Pos    23
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_OUT_REG_Msk    0x800000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_OEN_FRC_Pos    22
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_OEN_FRC_Msk    0x400000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_OEN_REG_Pos    21
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_OEN_REG_Msk    0x200000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_IE_FRC_Pos    20
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_IE_FRC_Msk    0x100000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_IE_REG_Pos    19
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_IE_REG_Msk    0x80000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_PULL_FRC_Pos    18
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_PULL_FRC_Msk    0x40000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_PULL_UP_Pos    17
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_PULL_UP_Msk    0x20000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_PULL_DN_Pos    16
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_PULL_DN_Msk    0x10000
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_OD_EN_Pos    9
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_OD_EN_Msk    0x200
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_ANA_SEL_Pos    5
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_ANA_SEL_Msk    0x1e0
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_FSEL_Pos    0
#define CORE_IOMUX_PAD_FLASHIO_05_PAD_FLASHIO_05_FSEL_Msk    0x1f

struct CORE_IOMUX_REG_PAD_GPIOA_00_BITS
{
    volatile uint32_t PAD_GPIOA_00_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_00_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_00_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_00_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_00_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_00_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_00_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_00_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_00_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_00_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_00_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_00_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_00_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_00_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_00_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_00 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_00_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_01_BITS
{
    volatile uint32_t PAD_GPIOA_01_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_01_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_01_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_01_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_01_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_01_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_01_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_01_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_01_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_01_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_01_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_01_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_01_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_01_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_01_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_01 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_01_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_02_BITS
{
    volatile uint32_t PAD_GPIOA_02_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_02_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_02_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_02_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_02_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_02_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_02_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_02_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_02_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_02_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_02_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_02_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_02_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_02_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_02_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_02 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_02_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_03_BITS
{
    volatile uint32_t PAD_GPIOA_03_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_03_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_03_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_03_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_03_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_03_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_03_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_03_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_03_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_03_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_03_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_03_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_03_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_03_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_03_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_03 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_03_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_04_BITS
{
    volatile uint32_t PAD_GPIOA_04_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_04_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_04_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_04_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_04_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_04_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_04_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_04_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_04_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_04_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_04_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_04_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_04_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_04_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_04_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_04 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_04_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_05_BITS
{
    volatile uint32_t PAD_GPIOA_05_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_05_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_05_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_05_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_05_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_05_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_05_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_05_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_05_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_05_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_05_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_05_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_05_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_05_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_05_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_05 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_05_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_06_BITS
{
    volatile uint32_t PAD_GPIOA_06_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_06_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_06_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_06_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_06_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_06_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_06_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_06_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_06_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_06_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_06_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_06_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_06_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_06_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_06_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_06 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_06_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_07_BITS
{
    volatile uint32_t PAD_GPIOA_07_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_07_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_07_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_07_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_07_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_07_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_07_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_07_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_07_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_07_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_07_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_07_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_07_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_07_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_07_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_07 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_07_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_08_BITS
{
    volatile uint32_t PAD_GPIOA_08_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_08_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_08_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_08_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_08_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_08_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_08_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_08_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_08_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_08_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_08_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_08_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_08_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_08_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_08_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_08 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_08_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_09_BITS
{
    volatile uint32_t PAD_GPIOA_09_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_09_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_09_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_09_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_09_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_09_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_09_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_09_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_09_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_09_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_09_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_09_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_09_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_09_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_09_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_09 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_09_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_10_BITS
{
    volatile uint32_t PAD_GPIOA_10_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_10_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_10_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_10_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_10_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_10_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_10_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_10_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_10_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_10_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_10_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_10_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_10_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_10_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_10_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_10 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_10_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_11_BITS
{
    volatile uint32_t PAD_GPIOA_11_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_11_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_11_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_11_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_11_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_11_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_11_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_11_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_11_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_11_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_11_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_11_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_11_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_11_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_11_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_11 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_11_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_12_BITS
{
    volatile uint32_t PAD_GPIOA_12_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_12_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_12_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_12_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_12_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_12_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_12_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_12_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_12_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_12_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_12_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_12_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_12_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_12_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_12_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_12 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_12_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_13_BITS
{
    volatile uint32_t PAD_GPIOA_13_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_13_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_13_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_13_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_13_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_13_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_13_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_13_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_13_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_13_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_13_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_13_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_13_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_13_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_13_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_13 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_13_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_14_BITS
{
    volatile uint32_t PAD_GPIOA_14_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_14_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_14_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_14_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_14_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_14_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_14_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_14_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_14_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_14_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_14_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_14_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_14_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_14_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_14_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_14 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_14_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_15_BITS
{
    volatile uint32_t PAD_GPIOA_15_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_15_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_15_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_15_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_15_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_15_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_15_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_15_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_15_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_15_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_15_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_15_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_15_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_15_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_15_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_15 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_15_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_16_BITS
{
    volatile uint32_t PAD_GPIOA_16_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_16_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_16_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_16_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_16_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_16_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_16_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_16_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_16_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_16_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_16_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_16_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_16_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_16_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_16_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_16 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_16_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_17_BITS
{
    volatile uint32_t PAD_GPIOA_17_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_17_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_17_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_17_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_17_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_17_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_17_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_17_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_17_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_17_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_17_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_17_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_17_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_17_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_17_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_17 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_17_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_18_BITS
{
    volatile uint32_t PAD_GPIOA_18_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_18_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_18_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_18_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_18_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_18_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_18_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_18_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_18_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_18_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_18_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_18_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_18_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_18_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_18_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_18 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_18_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_19_BITS
{
    volatile uint32_t PAD_GPIOA_19_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_19_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_19_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_19_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_19_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_19_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_19_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_19_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_19_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_19_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_19_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_19_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_19_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_19_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_19_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_19 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_19_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_20_BITS
{
    volatile uint32_t PAD_GPIOA_20_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_20_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_20_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_20_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_20_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_20_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_20_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_20_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_20_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_20_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_20_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_20_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_20_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_20_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_20_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_20 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_20_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_21_BITS
{
    volatile uint32_t PAD_GPIOA_21_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_21_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_21_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_21_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_21_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_21_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_21_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_21_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_21_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_21_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_21_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_21_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_21_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_21_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_21_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_21 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_21_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_22_BITS
{
    volatile uint32_t PAD_GPIOA_22_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_22_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_22_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_22_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_22_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_22_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_22_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_22_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_22_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_22_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_22_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_22_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_22_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_22_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_22_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_22 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_22_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_23_BITS
{
    volatile uint32_t PAD_GPIOA_23_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_23_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_23_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_23_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_23_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_23_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_23_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_23_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_23_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_23_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_23_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_23_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_23_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_23_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_23_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_23 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_23_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_24_BITS
{
    volatile uint32_t PAD_GPIOA_24_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_24_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_24_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_24_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_24_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_24_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_24_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_24_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_24_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_24_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_24_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_24_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_24_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_24_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_24_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_24 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_24_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_25_BITS
{
    volatile uint32_t PAD_GPIOA_25_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_25_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_25_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_25_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_25_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_25_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_25_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_25_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_25_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_25_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_25_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_25_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_25_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_25_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_25_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_25 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_25_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_26_BITS
{
    volatile uint32_t PAD_GPIOA_26_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_26_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_26_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_26_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_26_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_26_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_26_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_26_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_26_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_26_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_26_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_26_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_26_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_26_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_26_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_26 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_26_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_27_BITS
{
    volatile uint32_t PAD_GPIOA_27_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_27_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_27_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_27_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_27_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_27_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_27_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_27_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_27_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_27_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_27_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_27_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_27_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_27_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_27_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_27 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_27_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_28_BITS
{
    volatile uint32_t PAD_GPIOA_28_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_28_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_28_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_28_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_28_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_28_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_28_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_28_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_28_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_28_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_28_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_28_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_28_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_28_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_28_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_28 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_28_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_29_BITS
{
    volatile uint32_t PAD_GPIOA_29_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_29_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_29_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_29_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_29_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_29_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_29_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_29_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_29_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_29_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_29_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_29_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_29_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_29_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_29_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_29 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_29_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_30_BITS
{
    volatile uint32_t PAD_GPIOA_30_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_30_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_30_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_30_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_30_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_30_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_30_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_30_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_30_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_30_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_30_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_30_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_30_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_30_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_30_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_30 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_30_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOA_31_BITS
{
    volatile uint32_t PAD_GPIOA_31_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOA_31_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOA_31_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOA_31_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOA_31_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOA_31_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOA_31_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOA_31_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOA_31_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOA_31_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOA_31_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOA_31_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOA_31_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOA_31_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOA_31_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOA_31 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOA_31_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOB_00_BITS
{
    volatile uint32_t PAD_GPIOB_00_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOB_00_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOB_00_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOB_00_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOB_00_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOB_00_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOB_00_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOB_00_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOB_00_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOB_00_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOB_00_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOB_00_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOB_00_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOB_00_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOB_00_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOB_00 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOB_00_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOB_01_BITS
{
    volatile uint32_t PAD_GPIOB_01_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOB_01_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOB_01_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOB_01_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOB_01_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOB_01_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOB_01_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOB_01_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOB_01_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOB_01_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOB_01_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOB_01_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOB_01_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOB_01_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOB_01_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOB_01 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOB_01_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOB_02_BITS
{
    volatile uint32_t PAD_GPIOB_02_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOB_02_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOB_02_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOB_02_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOB_02_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOB_02_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOB_02_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOB_02_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOB_02_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOB_02_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOB_02_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOB_02_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOB_02_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOB_02_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOB_02_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOB_02 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOB_02_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOB_03_BITS
{
    volatile uint32_t PAD_GPIOB_03_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOB_03_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOB_03_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOB_03_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOB_03_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOB_03_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOB_03_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOB_03_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOB_03_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOB_03_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOB_03_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOB_03_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOB_03_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOB_03_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOB_03_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOB_03 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOB_03_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOB_04_BITS
{
    volatile uint32_t PAD_GPIOB_04_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOB_04_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOB_04_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOB_04_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOB_04_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOB_04_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOB_04_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOB_04_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOB_04_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOB_04_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOB_04_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOB_04_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOB_04_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOB_04_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOB_04_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOB_04 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOB_04_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOB_05_BITS
{
    volatile uint32_t PAD_GPIOB_05_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOB_05_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOB_05_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOB_05_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOB_05_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOB_05_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOB_05_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOB_05_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOB_05_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOB_05_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOB_05_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOB_05_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOB_05_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOB_05_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOB_05_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOB_05 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOB_05_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOC_00_BITS
{
    volatile uint32_t PAD_GPIOC_00_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOC_00_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOC_00_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOC_00_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOC_00_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOC_00_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOC_00_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOC_00_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOC_00_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOC_00_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOC_00_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOC_00_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOC_00_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOC_00_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOC_00_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOC_00 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOC_00_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOC_01_BITS
{
    volatile uint32_t PAD_GPIOC_01_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOC_01_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOC_01_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOC_01_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOC_01_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOC_01_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOC_01_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOC_01_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOC_01_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOC_01_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOC_01_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOC_01_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOC_01_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOC_01_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOC_01_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOC_01 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOC_01_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOC_02_BITS
{
    volatile uint32_t PAD_GPIOC_02_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOC_02_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOC_02_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOC_02_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOC_02_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOC_02_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOC_02_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOC_02_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOC_02_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOC_02_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOC_02_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOC_02_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOC_02_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOC_02_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOC_02_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOC_02 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOC_02_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_GPIOC_03_BITS
{
    volatile uint32_t PAD_GPIOC_03_FSEL             : 5; // bit 0~4
    volatile uint32_t PAD_GPIOC_03_ANA_SEL          : 4; // bit 5~8
    volatile uint32_t PAD_GPIOC_03_OD_EN            : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_GPIOC_03_PULL_DN          : 1; // bit 16~16
    volatile uint32_t PAD_GPIOC_03_PULL_UP          : 1; // bit 17~17
    volatile uint32_t PAD_GPIOC_03_PULL_FRC         : 1; // bit 18~18
    volatile uint32_t PAD_GPIOC_03_IE_REG           : 1; // bit 19~19
    volatile uint32_t PAD_GPIOC_03_IE_FRC           : 1; // bit 20~20
    volatile uint32_t PAD_GPIOC_03_OEN_REG          : 1; // bit 21~21
    volatile uint32_t PAD_GPIOC_03_OEN_FRC          : 1; // bit 22~22
    volatile uint32_t PAD_GPIOC_03_OUT_REG          : 1; // bit 23~23
    volatile uint32_t PAD_GPIOC_03_OUT_FRC          : 1; // bit 24~24
    volatile uint32_t PAD_GPIOC_03_DRV              : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_GPIOC_03_ST               : 1; // bit 28~28
    volatile uint32_t PAD_GPIOC_03_SR               : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_GPIOC_03 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_GPIOC_03_BITS         bit;
};

struct CORE_IOMUX_REG_PAD_SDIO_00_BITS
{
    volatile uint32_t PAD_SDIO_00_FSEL              : 5; // bit 0~4
    volatile uint32_t PAD_SDIO_00_ANA_SEL           : 4; // bit 5~8
    volatile uint32_t PAD_SDIO_00_OD_EN             : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_SDIO_00_PULL_DN           : 1; // bit 16~16
    volatile uint32_t PAD_SDIO_00_PULL_UP           : 1; // bit 17~17
    volatile uint32_t PAD_SDIO_00_PULL_FRC          : 1; // bit 18~18
    volatile uint32_t PAD_SDIO_00_IE_REG            : 1; // bit 19~19
    volatile uint32_t PAD_SDIO_00_IE_FRC            : 1; // bit 20~20
    volatile uint32_t PAD_SDIO_00_OEN_REG           : 1; // bit 21~21
    volatile uint32_t PAD_SDIO_00_OEN_FRC           : 1; // bit 22~22
    volatile uint32_t PAD_SDIO_00_OUT_REG           : 1; // bit 23~23
    volatile uint32_t PAD_SDIO_00_OUT_FRC           : 1; // bit 24~24
    volatile uint32_t PAD_SDIO_00_DRV               : 3; // bit 25~27
    volatile uint32_t PAD_SDIO_00_ST                : 1; // bit 28~28
    volatile uint32_t PAD_SDIO_00_SR                : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_SDIO_00 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_SDIO_00_BITS          bit;
};

struct CORE_IOMUX_REG_PAD_SDIO_01_BITS
{
    volatile uint32_t PAD_SDIO_01_FSEL              : 5; // bit 0~4
    volatile uint32_t PAD_SDIO_01_ANA_SEL           : 4; // bit 5~8
    volatile uint32_t PAD_SDIO_01_OD_EN             : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_SDIO_01_PULL_DN           : 1; // bit 16~16
    volatile uint32_t PAD_SDIO_01_PULL_UP           : 1; // bit 17~17
    volatile uint32_t PAD_SDIO_01_PULL_FRC          : 1; // bit 18~18
    volatile uint32_t PAD_SDIO_01_IE_REG            : 1; // bit 19~19
    volatile uint32_t PAD_SDIO_01_IE_FRC            : 1; // bit 20~20
    volatile uint32_t PAD_SDIO_01_OEN_REG           : 1; // bit 21~21
    volatile uint32_t PAD_SDIO_01_OEN_FRC           : 1; // bit 22~22
    volatile uint32_t PAD_SDIO_01_OUT_REG           : 1; // bit 23~23
    volatile uint32_t PAD_SDIO_01_OUT_FRC           : 1; // bit 24~24
    volatile uint32_t PAD_SDIO_01_DRV               : 3; // bit 25~27
    volatile uint32_t PAD_SDIO_01_ST                : 1; // bit 28~28
    volatile uint32_t PAD_SDIO_01_SR                : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_SDIO_01 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_SDIO_01_BITS          bit;
};

struct CORE_IOMUX_REG_PAD_SDIO_02_BITS
{
    volatile uint32_t PAD_SDIO_02_FSEL              : 5; // bit 0~4
    volatile uint32_t PAD_SDIO_02_ANA_SEL           : 4; // bit 5~8
    volatile uint32_t PAD_SDIO_02_OD_EN             : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_SDIO_02_PULL_DN           : 1; // bit 16~16
    volatile uint32_t PAD_SDIO_02_PULL_UP           : 1; // bit 17~17
    volatile uint32_t PAD_SDIO_02_PULL_FRC          : 1; // bit 18~18
    volatile uint32_t PAD_SDIO_02_IE_REG            : 1; // bit 19~19
    volatile uint32_t PAD_SDIO_02_IE_FRC            : 1; // bit 20~20
    volatile uint32_t PAD_SDIO_02_OEN_REG           : 1; // bit 21~21
    volatile uint32_t PAD_SDIO_02_OEN_FRC           : 1; // bit 22~22
    volatile uint32_t PAD_SDIO_02_OUT_REG           : 1; // bit 23~23
    volatile uint32_t PAD_SDIO_02_OUT_FRC           : 1; // bit 24~24
    volatile uint32_t PAD_SDIO_02_DRV               : 3; // bit 25~27
    volatile uint32_t PAD_SDIO_02_ST                : 1; // bit 28~28
    volatile uint32_t PAD_SDIO_02_SR                : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_SDIO_02 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_SDIO_02_BITS          bit;
};

struct CORE_IOMUX_REG_PAD_SDIO_03_BITS
{
    volatile uint32_t PAD_SDIO_03_FSEL              : 5; // bit 0~4
    volatile uint32_t PAD_SDIO_03_ANA_SEL           : 4; // bit 5~8
    volatile uint32_t PAD_SDIO_03_OD_EN             : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_SDIO_03_PULL_DN           : 1; // bit 16~16
    volatile uint32_t PAD_SDIO_03_PULL_UP           : 1; // bit 17~17
    volatile uint32_t PAD_SDIO_03_PULL_FRC          : 1; // bit 18~18
    volatile uint32_t PAD_SDIO_03_IE_REG            : 1; // bit 19~19
    volatile uint32_t PAD_SDIO_03_IE_FRC            : 1; // bit 20~20
    volatile uint32_t PAD_SDIO_03_OEN_REG           : 1; // bit 21~21
    volatile uint32_t PAD_SDIO_03_OEN_FRC           : 1; // bit 22~22
    volatile uint32_t PAD_SDIO_03_OUT_REG           : 1; // bit 23~23
    volatile uint32_t PAD_SDIO_03_OUT_FRC           : 1; // bit 24~24
    volatile uint32_t PAD_SDIO_03_DRV               : 3; // bit 25~27
    volatile uint32_t PAD_SDIO_03_ST                : 1; // bit 28~28
    volatile uint32_t PAD_SDIO_03_SR                : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_SDIO_03 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_SDIO_03_BITS          bit;
};

struct CORE_IOMUX_REG_PAD_SDIO_04_BITS
{
    volatile uint32_t PAD_SDIO_04_FSEL              : 5; // bit 0~4
    volatile uint32_t PAD_SDIO_04_ANA_SEL           : 4; // bit 5~8
    volatile uint32_t PAD_SDIO_04_OD_EN             : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_SDIO_04_PULL_DN           : 1; // bit 16~16
    volatile uint32_t PAD_SDIO_04_PULL_UP           : 1; // bit 17~17
    volatile uint32_t PAD_SDIO_04_PULL_FRC          : 1; // bit 18~18
    volatile uint32_t PAD_SDIO_04_IE_REG            : 1; // bit 19~19
    volatile uint32_t PAD_SDIO_04_IE_FRC            : 1; // bit 20~20
    volatile uint32_t PAD_SDIO_04_OEN_REG           : 1; // bit 21~21
    volatile uint32_t PAD_SDIO_04_OEN_FRC           : 1; // bit 22~22
    volatile uint32_t PAD_SDIO_04_OUT_REG           : 1; // bit 23~23
    volatile uint32_t PAD_SDIO_04_OUT_FRC           : 1; // bit 24~24
    volatile uint32_t PAD_SDIO_04_DRV               : 3; // bit 25~27
    volatile uint32_t PAD_SDIO_04_ST                : 1; // bit 28~28
    volatile uint32_t PAD_SDIO_04_SR                : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_SDIO_04 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_SDIO_04_BITS          bit;
};

struct CORE_IOMUX_REG_PAD_SDIO_05_BITS
{
    volatile uint32_t PAD_SDIO_05_FSEL              : 5; // bit 0~4
    volatile uint32_t PAD_SDIO_05_ANA_SEL           : 4; // bit 5~8
    volatile uint32_t PAD_SDIO_05_OD_EN             : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_SDIO_05_PULL_DN           : 1; // bit 16~16
    volatile uint32_t PAD_SDIO_05_PULL_UP           : 1; // bit 17~17
    volatile uint32_t PAD_SDIO_05_PULL_FRC          : 1; // bit 18~18
    volatile uint32_t PAD_SDIO_05_IE_REG            : 1; // bit 19~19
    volatile uint32_t PAD_SDIO_05_IE_FRC            : 1; // bit 20~20
    volatile uint32_t PAD_SDIO_05_OEN_REG           : 1; // bit 21~21
    volatile uint32_t PAD_SDIO_05_OEN_FRC           : 1; // bit 22~22
    volatile uint32_t PAD_SDIO_05_OUT_REG           : 1; // bit 23~23
    volatile uint32_t PAD_SDIO_05_OUT_FRC           : 1; // bit 24~24
    volatile uint32_t PAD_SDIO_05_DRV               : 3; // bit 25~27
    volatile uint32_t PAD_SDIO_05_ST                : 1; // bit 28~28
    volatile uint32_t PAD_SDIO_05_SR                : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_SDIO_05 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_SDIO_05_BITS          bit;
};

struct CORE_IOMUX_REG_PAD_FLASHIO_00_BITS
{
    volatile uint32_t PAD_FLASHIO_00_FSEL           : 5; // bit 0~4
    volatile uint32_t PAD_FLASHIO_00_ANA_SEL        : 4; // bit 5~8
    volatile uint32_t PAD_FLASHIO_00_OD_EN          : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_FLASHIO_00_PULL_DN        : 1; // bit 16~16
    volatile uint32_t PAD_FLASHIO_00_PULL_UP        : 1; // bit 17~17
    volatile uint32_t PAD_FLASHIO_00_PULL_FRC       : 1; // bit 18~18
    volatile uint32_t PAD_FLASHIO_00_IE_REG         : 1; // bit 19~19
    volatile uint32_t PAD_FLASHIO_00_IE_FRC         : 1; // bit 20~20
    volatile uint32_t PAD_FLASHIO_00_OEN_REG        : 1; // bit 21~21
    volatile uint32_t PAD_FLASHIO_00_OEN_FRC        : 1; // bit 22~22
    volatile uint32_t PAD_FLASHIO_00_OUT_REG        : 1; // bit 23~23
    volatile uint32_t PAD_FLASHIO_00_OUT_FRC        : 1; // bit 24~24
    volatile uint32_t PAD_FLASHIO_00_DRV            : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_FLASHIO_00_ST             : 1; // bit 28~28
    volatile uint32_t PAD_FLASHIO_00_SR             : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_FLASHIO_00 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_FLASHIO_00_BITS       bit;
};

struct CORE_IOMUX_REG_PAD_FLASHIO_01_BITS
{
    volatile uint32_t PAD_FLASHIO_01_FSEL           : 5; // bit 0~4
    volatile uint32_t PAD_FLASHIO_01_ANA_SEL        : 4; // bit 5~8
    volatile uint32_t PAD_FLASHIO_01_OD_EN          : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_FLASHIO_01_PULL_DN        : 1; // bit 16~16
    volatile uint32_t PAD_FLASHIO_01_PULL_UP        : 1; // bit 17~17
    volatile uint32_t PAD_FLASHIO_01_PULL_FRC       : 1; // bit 18~18
    volatile uint32_t PAD_FLASHIO_01_IE_REG         : 1; // bit 19~19
    volatile uint32_t PAD_FLASHIO_01_IE_FRC         : 1; // bit 20~20
    volatile uint32_t PAD_FLASHIO_01_OEN_REG        : 1; // bit 21~21
    volatile uint32_t PAD_FLASHIO_01_OEN_FRC        : 1; // bit 22~22
    volatile uint32_t PAD_FLASHIO_01_OUT_REG        : 1; // bit 23~23
    volatile uint32_t PAD_FLASHIO_01_OUT_FRC        : 1; // bit 24~24
    volatile uint32_t PAD_FLASHIO_01_DRV            : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_FLASHIO_01_ST             : 1; // bit 28~28
    volatile uint32_t PAD_FLASHIO_01_SR             : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_FLASHIO_01 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_FLASHIO_01_BITS       bit;
};

struct CORE_IOMUX_REG_PAD_FLASHIO_02_BITS
{
    volatile uint32_t PAD_FLASHIO_02_FSEL           : 5; // bit 0~4
    volatile uint32_t PAD_FLASHIO_02_ANA_SEL        : 4; // bit 5~8
    volatile uint32_t PAD_FLASHIO_02_OD_EN          : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_FLASHIO_02_PULL_DN        : 1; // bit 16~16
    volatile uint32_t PAD_FLASHIO_02_PULL_UP        : 1; // bit 17~17
    volatile uint32_t PAD_FLASHIO_02_PULL_FRC       : 1; // bit 18~18
    volatile uint32_t PAD_FLASHIO_02_IE_REG         : 1; // bit 19~19
    volatile uint32_t PAD_FLASHIO_02_IE_FRC         : 1; // bit 20~20
    volatile uint32_t PAD_FLASHIO_02_OEN_REG        : 1; // bit 21~21
    volatile uint32_t PAD_FLASHIO_02_OEN_FRC        : 1; // bit 22~22
    volatile uint32_t PAD_FLASHIO_02_OUT_REG        : 1; // bit 23~23
    volatile uint32_t PAD_FLASHIO_02_OUT_FRC        : 1; // bit 24~24
    volatile uint32_t PAD_FLASHIO_02_DRV            : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_FLASHIO_02_ST             : 1; // bit 28~28
    volatile uint32_t PAD_FLASHIO_02_SR             : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_FLASHIO_02 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_FLASHIO_02_BITS       bit;
};

struct CORE_IOMUX_REG_PAD_FLASHIO_03_BITS
{
    volatile uint32_t PAD_FLASHIO_03_FSEL           : 5; // bit 0~4
    volatile uint32_t PAD_FLASHIO_03_ANA_SEL        : 4; // bit 5~8
    volatile uint32_t PAD_FLASHIO_03_OD_EN          : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_FLASHIO_03_PULL_DN        : 1; // bit 16~16
    volatile uint32_t PAD_FLASHIO_03_PULL_UP        : 1; // bit 17~17
    volatile uint32_t PAD_FLASHIO_03_PULL_FRC       : 1; // bit 18~18
    volatile uint32_t PAD_FLASHIO_03_IE_REG         : 1; // bit 19~19
    volatile uint32_t PAD_FLASHIO_03_IE_FRC         : 1; // bit 20~20
    volatile uint32_t PAD_FLASHIO_03_OEN_REG        : 1; // bit 21~21
    volatile uint32_t PAD_FLASHIO_03_OEN_FRC        : 1; // bit 22~22
    volatile uint32_t PAD_FLASHIO_03_OUT_REG        : 1; // bit 23~23
    volatile uint32_t PAD_FLASHIO_03_OUT_FRC        : 1; // bit 24~24
    volatile uint32_t PAD_FLASHIO_03_DRV            : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_FLASHIO_03_ST             : 1; // bit 28~28
    volatile uint32_t PAD_FLASHIO_03_SR             : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_FLASHIO_03 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_FLASHIO_03_BITS       bit;
};

struct CORE_IOMUX_REG_PAD_FLASHIO_04_BITS
{
    volatile uint32_t PAD_FLASHIO_04_FSEL           : 5; // bit 0~4
    volatile uint32_t PAD_FLASHIO_04_ANA_SEL        : 4; // bit 5~8
    volatile uint32_t PAD_FLASHIO_04_OD_EN          : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_FLASHIO_04_PULL_DN        : 1; // bit 16~16
    volatile uint32_t PAD_FLASHIO_04_PULL_UP        : 1; // bit 17~17
    volatile uint32_t PAD_FLASHIO_04_PULL_FRC       : 1; // bit 18~18
    volatile uint32_t PAD_FLASHIO_04_IE_REG         : 1; // bit 19~19
    volatile uint32_t PAD_FLASHIO_04_IE_FRC         : 1; // bit 20~20
    volatile uint32_t PAD_FLASHIO_04_OEN_REG        : 1; // bit 21~21
    volatile uint32_t PAD_FLASHIO_04_OEN_FRC        : 1; // bit 22~22
    volatile uint32_t PAD_FLASHIO_04_OUT_REG        : 1; // bit 23~23
    volatile uint32_t PAD_FLASHIO_04_OUT_FRC        : 1; // bit 24~24
    volatile uint32_t PAD_FLASHIO_04_DRV            : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_FLASHIO_04_ST             : 1; // bit 28~28
    volatile uint32_t PAD_FLASHIO_04_SR             : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_FLASHIO_04 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_FLASHIO_04_BITS       bit;
};

struct CORE_IOMUX_REG_PAD_FLASHIO_05_BITS
{
    volatile uint32_t PAD_FLASHIO_05_FSEL           : 5; // bit 0~4
    volatile uint32_t PAD_FLASHIO_05_ANA_SEL        : 4; // bit 5~8
    volatile uint32_t PAD_FLASHIO_05_OD_EN          : 1; // bit 9~9
    volatile uint32_t RESV_10_15                    : 6; // bit 10~15
    volatile uint32_t PAD_FLASHIO_05_PULL_DN        : 1; // bit 16~16
    volatile uint32_t PAD_FLASHIO_05_PULL_UP        : 1; // bit 17~17
    volatile uint32_t PAD_FLASHIO_05_PULL_FRC       : 1; // bit 18~18
    volatile uint32_t PAD_FLASHIO_05_IE_REG         : 1; // bit 19~19
    volatile uint32_t PAD_FLASHIO_05_IE_FRC         : 1; // bit 20~20
    volatile uint32_t PAD_FLASHIO_05_OEN_REG        : 1; // bit 21~21
    volatile uint32_t PAD_FLASHIO_05_OEN_FRC        : 1; // bit 22~22
    volatile uint32_t PAD_FLASHIO_05_OUT_REG        : 1; // bit 23~23
    volatile uint32_t PAD_FLASHIO_05_OUT_FRC        : 1; // bit 24~24
    volatile uint32_t PAD_FLASHIO_05_DRV            : 2; // bit 25~26
    volatile uint32_t RESV_27_27                    : 1; // bit 27~27
    volatile uint32_t PAD_FLASHIO_05_ST             : 1; // bit 28~28
    volatile uint32_t PAD_FLASHIO_05_SR             : 1; // bit 29~29
    volatile uint32_t RESV_30_31                    : 2; // bit 30~31
};

union CORE_IOMUX_REG_PAD_FLASHIO_05 {
    volatile uint32_t                               all;
    struct CORE_IOMUX_REG_PAD_FLASHIO_05_BITS       bit;
};

typedef struct
{
    union CORE_IOMUX_REG_PAD_GPIOA_00               REG_PAD_GPIOA_00; // 0x000
    union CORE_IOMUX_REG_PAD_GPIOA_01               REG_PAD_GPIOA_01; // 0x004
    union CORE_IOMUX_REG_PAD_GPIOA_02               REG_PAD_GPIOA_02; // 0x008
    union CORE_IOMUX_REG_PAD_GPIOA_03               REG_PAD_GPIOA_03; // 0x00C
    union CORE_IOMUX_REG_PAD_GPIOA_04               REG_PAD_GPIOA_04; // 0x010
    union CORE_IOMUX_REG_PAD_GPIOA_05               REG_PAD_GPIOA_05; // 0x014
    union CORE_IOMUX_REG_PAD_GPIOA_06               REG_PAD_GPIOA_06; // 0x018
    union CORE_IOMUX_REG_PAD_GPIOA_07               REG_PAD_GPIOA_07; // 0x01C
    union CORE_IOMUX_REG_PAD_GPIOA_08               REG_PAD_GPIOA_08; // 0x020
    union CORE_IOMUX_REG_PAD_GPIOA_09               REG_PAD_GPIOA_09; // 0x024
    union CORE_IOMUX_REG_PAD_GPIOA_10               REG_PAD_GPIOA_10; // 0x028
    union CORE_IOMUX_REG_PAD_GPIOA_11               REG_PAD_GPIOA_11; // 0x02C
    union CORE_IOMUX_REG_PAD_GPIOA_12               REG_PAD_GPIOA_12; // 0x030
    union CORE_IOMUX_REG_PAD_GPIOA_13               REG_PAD_GPIOA_13; // 0x034
    union CORE_IOMUX_REG_PAD_GPIOA_14               REG_PAD_GPIOA_14; // 0x038
    union CORE_IOMUX_REG_PAD_GPIOA_15               REG_PAD_GPIOA_15; // 0x03C
    union CORE_IOMUX_REG_PAD_GPIOA_16               REG_PAD_GPIOA_16; // 0x040
    union CORE_IOMUX_REG_PAD_GPIOA_17               REG_PAD_GPIOA_17; // 0x044
    union CORE_IOMUX_REG_PAD_GPIOA_18               REG_PAD_GPIOA_18; // 0x048
    union CORE_IOMUX_REG_PAD_GPIOA_19               REG_PAD_GPIOA_19; // 0x04C
    union CORE_IOMUX_REG_PAD_GPIOA_20               REG_PAD_GPIOA_20; // 0x050
    union CORE_IOMUX_REG_PAD_GPIOA_21               REG_PAD_GPIOA_21; // 0x054
    union CORE_IOMUX_REG_PAD_GPIOA_22               REG_PAD_GPIOA_22; // 0x058
    union CORE_IOMUX_REG_PAD_GPIOA_23               REG_PAD_GPIOA_23; // 0x05C
    union CORE_IOMUX_REG_PAD_GPIOA_24               REG_PAD_GPIOA_24; // 0x060
    union CORE_IOMUX_REG_PAD_GPIOA_25               REG_PAD_GPIOA_25; // 0x064
    union CORE_IOMUX_REG_PAD_GPIOA_26               REG_PAD_GPIOA_26; // 0x068
    union CORE_IOMUX_REG_PAD_GPIOA_27               REG_PAD_GPIOA_27; // 0x06C
    union CORE_IOMUX_REG_PAD_GPIOA_28               REG_PAD_GPIOA_28; // 0x070
    union CORE_IOMUX_REG_PAD_GPIOA_29               REG_PAD_GPIOA_29; // 0x074
    union CORE_IOMUX_REG_PAD_GPIOA_30               REG_PAD_GPIOA_30; // 0x078
    union CORE_IOMUX_REG_PAD_GPIOA_31               REG_PAD_GPIOA_31; // 0x07C
    union CORE_IOMUX_REG_PAD_GPIOB_00               REG_PAD_GPIOB_00; // 0x080
    union CORE_IOMUX_REG_PAD_GPIOB_01               REG_PAD_GPIOB_01; // 0x084
    union CORE_IOMUX_REG_PAD_GPIOB_02               REG_PAD_GPIOB_02; // 0x088
    union CORE_IOMUX_REG_PAD_GPIOB_03               REG_PAD_GPIOB_03; // 0x08C
    union CORE_IOMUX_REG_PAD_GPIOB_04               REG_PAD_GPIOB_04; // 0x090
    union CORE_IOMUX_REG_PAD_GPIOB_05               REG_PAD_GPIOB_05; // 0x094
    union CORE_IOMUX_REG_PAD_GPIOC_00               REG_PAD_GPIOC_00; // 0x098
    union CORE_IOMUX_REG_PAD_GPIOC_01               REG_PAD_GPIOC_01; // 0x09C
    union CORE_IOMUX_REG_PAD_GPIOC_02               REG_PAD_GPIOC_02; // 0x0A0
    union CORE_IOMUX_REG_PAD_GPIOC_03               REG_PAD_GPIOC_03; // 0x0A4
    union CORE_IOMUX_REG_PAD_SDIO_00                REG_PAD_SDIO_00; // 0x0A8
    union CORE_IOMUX_REG_PAD_SDIO_01                REG_PAD_SDIO_01; // 0x0AC
    union CORE_IOMUX_REG_PAD_SDIO_02                REG_PAD_SDIO_02; // 0x0B0
    union CORE_IOMUX_REG_PAD_SDIO_03                REG_PAD_SDIO_03; // 0x0B4
    union CORE_IOMUX_REG_PAD_SDIO_04                REG_PAD_SDIO_04; // 0x0B8
    union CORE_IOMUX_REG_PAD_SDIO_05                REG_PAD_SDIO_05; // 0x0BC
    union CORE_IOMUX_REG_PAD_FLASHIO_00             REG_PAD_FLASHIO_00; // 0x0C0
    union CORE_IOMUX_REG_PAD_FLASHIO_01             REG_PAD_FLASHIO_01; // 0x0C4
    union CORE_IOMUX_REG_PAD_FLASHIO_02             REG_PAD_FLASHIO_02; // 0x0C8
    union CORE_IOMUX_REG_PAD_FLASHIO_03             REG_PAD_FLASHIO_03; // 0x0CC
    union CORE_IOMUX_REG_PAD_FLASHIO_04             REG_PAD_FLASHIO_04; // 0x0D0
    union CORE_IOMUX_REG_PAD_FLASHIO_05             REG_PAD_FLASHIO_05; // 0x0D4
} CORE_IOMUX_RegDef;


#endif // __CORE_IOMUX_REGFILE_H__

