|LCD_Test
clk => E~reg0.CLK
clk => RW~reg0.CLK
clk => RS~reg0.CLK
clk => temp[0].CLK
clk => temp[1].CLK
clk => temp[2].CLK
clk => temp[3].CLK
clk => temp[4].CLK
clk => temp[5].CLK
clk => temp[6].CLK
clk => temp[7].CLK
clk => D[0]~reg0.CLK
clk => D[1]~reg0.CLK
clk => D[2]~reg0.CLK
clk => D[3]~reg0.CLK
clk => D[4]~reg0.CLK
clk => D[5]~reg0.CLK
clk => D[6]~reg0.CLK
clk => D[7]~reg0.CLK
clr => E.OUTPUTSELECT
clr => RW.OUTPUTSELECT
clr => RS.OUTPUTSELECT
clr => D[0]~reg0.ACLR
clr => D[1]~reg0.ACLR
clr => D[2]~reg0.ACLR
clr => D[3]~reg0.ACLR
clr => D[4]~reg0.ACLR
clr => D[5]~reg0.ACLR
clr => D[6]~reg0.ACLR
clr => D[7]~reg0.ACLR
clr => temp[7].ENA
clr => temp[6].ENA
clr => temp[5].ENA
clr => temp[4].ENA
clr => temp[3].ENA
clr => temp[2].ENA
clr => temp[1].ENA
clr => temp[0].ENA
E <> E~reg0
RS <> RS~reg0
RW <> RW~reg0
D[0] <> D[0]~reg0
D[1] <> D[1]~reg0
D[2] <> D[2]~reg0
D[3] <> D[3]~reg0
D[4] <> D[4]~reg0
D[5] <> D[5]~reg0
D[6] <> D[6]~reg0
D[7] <> D[7]~reg0


