network gen_ent_10 {
  in  u1  i_0;
  in  u2  i_1;
  in  u3  i_2;
  in  u4  i_3;

  out u12 o_0;
  out u15 o_1;
  out u18 o_2;
  out u21 o_3;

  gen for (u5 n <= 3) {
    fsm connect {
      param uint             W;
      param uint(W + 10 + n) PADDING;

      in       uint(W)            p_i;
      out wire uint(2*W + 10 + n) p_o;

      void main() {
        p_o = {PADDING, p_i};
        fence;
      }
    }

    inst = new connect(W = 'n + 1, PADDING = 'n * 10);

    gen if (n == 0) {
      i_0 -> inst.p_i; inst.p_o -> o_0;
    } else if (n == 1) {
      i_1 -> inst.p_i; inst.p_o -> o_1;
    } else if (n == 2) {
      i_2 -> inst.p_i; inst.p_o -> o_2;
    } else {
      i_3 -> inst.p_i; inst.p_o -> o_3;
    }
  }
}
// @fec-golden {{{
//  module gen_ent_10(
//    input  wire        i_0,
//    input  wire [ 1:0] i_1,
//    input  wire [ 2:0] i_2,
//    input  wire [ 3:0] i_3,
//    output wire [11:0] o_0,
//    output wire [14:0] o_1,
//    output wire [17:0] o_2,
//    output wire [20:0] o_3
//  );
//
//    assign o_0 = {11'd0 , i_0};
//    assign o_1 = {13'd10, i_1};
//    assign o_2 = {15'd20, i_2};
//    assign o_3 = {17'd30, i_3};
//
//  endmodule
// }}}
