# Generated by Yosys 0.18+10 (git sha1 c98b0e94e, gcc 9.4.0 -fPIC -Os)

.model hop0_design
.inputs clock0 rst start
.outputs ff2
.names $false
.names $true
1
.names $undef
.subckt dffsre C=clock0 D=$abc$212$li0_li0 E=$true Q=$abc$212$lo0 R=$true S=$true
.subckt dffsre C=clock0 D=$abc$212$li1_li1 E=$true Q=ff2 R=$true S=$true
.names start rst $abc$212$li0_li0
10 1
.names $abc$212$lo0 rst $abc$212$li1_li1
10 1
.end
