<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:27:56.2756</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.02.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0026220</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>발광 소자 및 그 제조 방법</inventionTitle><inventionTitleEng>Light emitting device and method for manufacturing  the same</inventionTitleEng><openDate>2023.09.05</openDate><openNumber>10-2023-0128829</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.01.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/816</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/819</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 발광 소자가 제공된다. 이 발광 소자는 제1 반도체 층, 상기 제1 반도체 층 상에 위치하며 복수의 홀을 포함하는 전위(dislocation) 차단 층, 상기 전위 차단 층 상의 제2 반도체 층, 상기 제1 반도체 층과 상기 제2 반도체 층 사이에 위치하며 평면적 관점에서(in planar view) 상기 복수의 홀과 각각 중첩되는 복수의 보이드, 상기 제2 반도체 층 상의 제3 반도체 층, 상기 제3 반도체 층 상의 활성 층, 및 상기 활성 층 상의 제4 반도체 층을 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 반도체 층;상기 제1 반도체 층 상에 위치하며 복수의 홀을 포함하는 전위(dislocation) 차단 층;상기 전위 차단 층 상의 제2 반도체 층;상기 제1 반도체 층과 상기 제2 반도체 층 사이에 위치하며 평면적 관점에서(in planar view) 상기 복수의 홀과 각각 중첩되는 복수의 보이드;상기 제2 반도체 층 상의 제3 반도체 층;상기 제3 반도체 층 상의 활성 층; 및상기 활성 층 상의 제4 반도체 층을 포함하는 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 복수의 보이드는 전위들을 차단하는 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 복수의 홀은 상기 제2 반도체 층에 의해 적어도 부분적으로 채워지는 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 복수의 보이드는 제1 보이드를 포함하고,상기 제1 보이드의 상면과 상기 제1 반도체 층의 하면 사이의 거리는 상기 제1 반도체 층의 두께보다 작은 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 복수의 보이드는 제2 보이드를 더 포함하고,상기 제2 보이드의 상면과 상기 제1 보이드의 상면은 수직 방향으로 서로 다른 레벨에 위치하는 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>6. 제4 항에 있어서,상기 복수의 보이드는 제2 보이드를 더 포함하고,상기 제1 보이드의 하단과 상기 제2 보이드의 하단은 수직 방향으로 서로 같은 레벨에 위치하는 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>7. 제4 항에 있어서,평면적 관점에서 상기 복수의 보이드 사이의 간격은 일정하지 않은 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 복수의 보이드 각각의 단면은 역삼각형인 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,평면적 관점에서 상기 복수의 보이드 각각의 최대 치수는 10nm 내지 500nm인 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,상기 복수의 보이드 각각의 수직 방향으로의 치수는 10nm 내지 500nm인 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,평면적 관점에서 상기 복수의 보이드의 밀도는 103/cm2 내지 1010/cm2인 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>12. 개구를 가지는 격벽 구조체; 및상기 격벽 구조체 상의 발광 구조체를 포함하고,상기 발광 구조체는 상기 격벽 구조체 상에 차례로 적층된 제1 반도체 층, 전위 차단 층, 제2 반도체 층, 제3 반도체 층, 활성 층, 및 제4 반도체 층을 포함하고,상기 제1 반도체 층은 복수의 리세스를 포함하고,상기 발광 구조체는 상기 복수의 리세스 중 적어도 하나 내에 위치하는 적어도 하나의 보이드를 더 포함하는 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제2 반도체 층은 상기 복수의 리세스 중 상기 적어도 하나를 부분적으로만 채우는 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>14. 제12 항에 있어서,상기 제2 반도체 층은 상기 복수의 리세스 중 다른 적어도 하나를 전체적으로 채우는 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>15. 제12 항에 있어서,상기 전위 차단 층은 평면적 관점에서 상기 복수의 리세스와 각각 중첩되는 복수의 홀을 포함하고,평면적 관점에서 상기 복수의 홀의 최대 치수는 10nm 내지 500nm인 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>16. 제12 항에 있어서,상기 전위 차단 층의 두께는 1.5μm 내지 3.5μm인 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>17. 제12 항에 있어서,상기 전위 차단 층은 평면적 관점에서 상기 복수의 리세스와 각각 중첩되는 복수의 홀을 포함하고,평면적 관점에서 상기 복수의 홀의 밀도는 103/cm2 내지 1010/cm2인 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>18. 제12 항에 있어서,상기 전위 차단 층은 평면적 관점에서 상기 복수의 리세스와 각각 중첩되는 복수의 홀을 포함하고,평면적 관점에서 상기 적어도 하나의 보이드의 밀도는 상기 복수의 홀의 밀도보다 작은 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>19. 제12 항에 있어서,상기 복수의 리세스 각각의 단면은 역삼각형인 것을 특징으로 하는 발광 소자.</claim></claimInfo><claimInfo><claim>20. 개구를 가지는 실리콘 격벽 구조체; 및상기 실리콘 격벽 구조체 상의 발광 구조체를 포함하고,상기 발광 구조체는 상기 실리콘 격벽 구조체 상에 차례로 적층된 제1 반도체 층, 실리콘 질화물 층, 제2 반도체 층, 제3 반도체 층, 활성 층, 및 제4 반도체 층을 포함하고,상기 제1 반도체 층은 복수의 리세스를 포함하고,상기 발광 구조체는 상기 복수의 리세스 중 적어도 하나 내에 각각 위치하는 적어도 하나의 보이드를 더 포함하는 것을 특징으로 하는 발광 소자.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>JEAN, Jai Won</engName><name>전재원</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Nam Sung</engName><name>김남성</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>SOHN, Yu Ri</engName><name>손유리</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHUN, Dae Myung</engName><name>천대명</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.02.28</receiptDate><receiptNumber>1-1-2022-0225165-32</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.01.23</receiptDate><receiptNumber>1-1-2025-0097022-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.16</receiptDate><receiptNumber>9-5-2025-1000482-19</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220026220.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93da6e2d1e635397a9591aa1a661216260f36e5e7edf871c8ea57e6b9bb9c71e8b3894cbbe91f39db3089035224454f8dc34ad1a1e1a7c648d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf89f47133f07bfbb9a3c99842e9581d0e562d1fae362c3577eecfe7b8908d47994ae4e7840912309ba27bf4c8bfb008845118a220389c9b0b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>