TimeQuest Timing Analyzer report for FPGA2AR9331
Sat Sep 12 18:09:54 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; FPGA2AR9331                                                        ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5T144C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 234.91 MHz ; 234.91 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.257 ; -85.022       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.777 ; -61.137               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.257 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.296      ;
; -3.257 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.296      ;
; -3.209 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.007      ; 4.256      ;
; -3.209 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 4.256      ;
; -3.209 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 4.256      ;
; -3.209 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 4.256      ;
; -3.209 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 4.256      ;
; -3.209 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 4.256      ;
; -3.209 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 4.256      ;
; -3.209 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 4.256      ;
; -3.209 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 4.256      ;
; -2.839 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.878      ;
; -2.839 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.878      ;
; -2.798 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.837      ;
; -2.798 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.837      ;
; -2.791 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.007      ; 3.838      ;
; -2.791 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.838      ;
; -2.791 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.838      ;
; -2.791 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.838      ;
; -2.791 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.838      ;
; -2.791 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.838      ;
; -2.791 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.838      ;
; -2.791 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.838      ;
; -2.791 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.838      ;
; -2.763 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.802      ;
; -2.763 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.802      ;
; -2.759 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.798      ;
; -2.758 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.797      ;
; -2.755 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.794      ;
; -2.752 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.791      ;
; -2.751 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.790      ;
; -2.750 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[0]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.789      ;
; -2.635 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|ack_save              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.675      ;
; -2.609 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.648      ;
; -2.609 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.648      ;
; -2.586 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.626      ;
; -2.526 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.565      ;
; -2.525 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.564      ;
; -2.499 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.539      ;
; -2.473 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.007      ; 3.520      ;
; -2.473 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.520      ;
; -2.473 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.520      ;
; -2.473 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.520      ;
; -2.473 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.520      ;
; -2.473 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.520      ;
; -2.473 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.520      ;
; -2.473 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.520      ;
; -2.473 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.520      ;
; -2.467 ; FPGA2AR9331:inst|data_out[7]~en        ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.507      ;
; -2.455 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.495      ;
; -2.432 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.471      ;
; -2.432 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.471      ;
; -2.418 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.458      ;
; -2.412 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.452      ;
; -2.381 ; FPGA2AR9331:inst|data_out[7]~en        ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.421      ;
; -2.368 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.408      ;
; -2.341 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.380      ;
; -2.340 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.379      ;
; -2.333 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.372      ;
; -2.332 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.371      ;
; -2.332 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.371      ;
; -2.332 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[0]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.371      ;
; -2.331 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.371      ;
; -2.317 ; FPGA2AR9331:inst|len[3]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.357      ;
; -2.311 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.352      ;
; -2.300 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.339      ;
; -2.299 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.338      ;
; -2.296 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.335      ;
; -2.295 ; FPGA2AR9331:inst|data_out[7]~en        ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.335      ;
; -2.293 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.332      ;
; -2.292 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.331      ;
; -2.291 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[0]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.330      ;
; -2.285 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.326      ;
; -2.284 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[7]~en        ; clk          ; clk         ; 1.000        ; 0.007      ; 3.331      ;
; -2.284 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.331      ;
; -2.284 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.331      ;
; -2.284 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.331      ;
; -2.284 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.331      ;
; -2.284 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.331      ;
; -2.284 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.331      ;
; -2.284 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.331      ;
; -2.284 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.331      ;
; -2.281 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.321      ;
; -2.265 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.304      ;
; -2.264 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.303      ;
; -2.261 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.300      ;
; -2.258 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.297      ;
; -2.257 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.296      ;
; -2.256 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[0]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.295      ;
; -2.246 ; FPGA2AR9331:inst|len[4]                ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.286      ;
; -2.244 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.284      ;
; -2.239 ; FPGA2AR9331:inst|data_out[0]~reg0      ; FPGA2AR9331:inst|data_out[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.279      ;
; -2.223 ; FPGA2AR9331:inst|delay_counter[0]      ; FPGA2AR9331:inst|delay_counter[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.263      ;
; -2.217 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|ack_save              ; clk          ; clk         ; 1.000        ; 0.000      ; 3.257      ;
; -2.215 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|delay_counter[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.255      ;
; -2.215 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|delay_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.255      ;
; -2.215 ; FPGA2AR9331:inst|next_state.IDLE       ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.254      ;
; -2.215 ; FPGA2AR9331:inst|next_state.IDLE       ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.254      ;
; -2.214 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|delay_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.254      ;
; -2.211 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|delay_counter[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.251      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|len[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|len[0]                   ; FPGA2AR9331:inst|len[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|len[4]                   ; FPGA2AR9331:inst|len[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|len[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|len[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|len[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|delay_counter[0]         ; FPGA2AR9331:inst|delay_counter[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|delay_counter[1]         ; FPGA2AR9331:inst|delay_counter[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|delay_counter[2]         ; FPGA2AR9331:inst|delay_counter[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|delay_counter[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|delay_counter[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|clk_out                  ; FPGA2AR9331:inst|clk_out                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.916 ; FPGA2AR9331:inst|next_state.DELAY_2       ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.222      ;
; 0.936 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.943 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.952 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.953 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.259      ;
; 1.050 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.356      ;
; 1.154 ; FPGA2AR9331:inst|next_state.DELAY_1       ; FPGA2AR9331:inst|current_state.DELAY_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.162 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.467      ;
; 1.174 ; FPGA2AR9331:inst|current_state.DELAY_1    ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.230 ; FPGA2AR9331:inst|current_state.DELAY_3    ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; FPGA2AR9331:inst|current_state.DELAY_3    ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.244 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.550      ;
; 1.331 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.637      ;
; 1.417 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|len[1]                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.722      ;
; 1.509 ; FPGA2AR9331:inst|next_state.DELAY_2       ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.533 ; FPGA2AR9331:inst|current_state.DELAY_2    ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.839      ;
; 1.544 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.850      ;
; 1.551 ; FPGA2AR9331:inst|current_state.SEND_START ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.857      ;
; 1.562 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.868      ;
; 1.566 ; FPGA2AR9331:inst|next_state.SEND_END      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.872      ;
; 1.585 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.600 ; FPGA2AR9331:inst|next_state.IDLE          ; FPGA2AR9331:inst|current_state.IDLE       ; clk          ; clk         ; 0.000        ; 0.003      ; 1.909      ;
; 1.614 ; FPGA2AR9331:inst|next_state.DELAY_1       ; FPGA2AR9331:inst|data_out[7]~en           ; clk          ; clk         ; 0.000        ; 0.007      ; 1.927      ;
; 1.651 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.957      ;
; 1.698 ; FPGA2AR9331:inst|next_state.SEND_END      ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.749 ; FPGA2AR9331:inst|data_out[1]~reg0         ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.055      ;
; 1.749 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.055      ;
; 1.783 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.089      ;
; 1.798 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.104      ;
; 1.800 ; FPGA2AR9331:inst|data_out[2]~reg0         ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.106      ;
; 1.800 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.106      ;
; 1.803 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.109      ;
; 1.803 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.109      ;
; 1.840 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.850 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.156      ;
; 1.851 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.853 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.863 ; FPGA2AR9331:inst|data_out[3]~reg0         ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.169      ;
; 1.871 ; FPGA2AR9331:inst|data_out[6]~reg0         ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.177      ;
; 1.875 ; FPGA2AR9331:inst|data_out[0]~reg0         ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.181      ;
; 1.878 ; FPGA2AR9331:inst|data_out[4]~reg0         ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.184      ;
; 1.892 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.198      ;
; 1.892 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.198      ;
; 1.902 ; FPGA2AR9331:inst|next_state.IDLE          ; FPGA2AR9331:inst|data_out[7]~en           ; clk          ; clk         ; 0.000        ; 0.007      ; 2.215      ;
; 1.913 ; FPGA2AR9331:inst|data_out[7]~reg0         ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.219      ;
; 1.922 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|next_state.SEND_START    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.228      ;
; 1.956 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|current_state.SEND_START ; clk          ; clk         ; 0.000        ; -0.003     ; 2.259      ;
; 1.965 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|clk_out                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.271      ;
; 1.984 ; FPGA2AR9331:inst|delay_counter[2]         ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.290      ;
; 1.984 ; FPGA2AR9331:inst|delay_counter[2]         ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.290      ;
; 2.083 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk          ; clk         ; 0.000        ; 0.007      ; 2.396      ;
; 2.083 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.007      ; 2.396      ;
; 2.083 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.007      ; 2.396      ;
; 2.083 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.007      ; 2.396      ;
; 2.083 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk          ; clk         ; 0.000        ; 0.007      ; 2.396      ;
; 2.083 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk          ; clk         ; 0.000        ; 0.007      ; 2.396      ;
; 2.083 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk          ; clk         ; 0.000        ; 0.007      ; 2.396      ;
; 2.083 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk          ; clk         ; 0.000        ; 0.007      ; 2.396      ;
; 2.097 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.403      ;
; 2.152 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.458      ;
; 2.152 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.458      ;
; 2.168 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|delay_counter[0]         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.471      ;
; 2.168 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|delay_counter[4]         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.471      ;
; 2.171 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|delay_counter[3]         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.474      ;
; 2.172 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|delay_counter[1]         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.475      ;
; 2.172 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|delay_counter[2]         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.475      ;
; 2.172 ; FPGA2AR9331:inst|next_state.IDLE          ; FPGA2AR9331:inst|clk_out                  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.481      ;
; 2.186 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.001      ; 2.493      ;
; 2.187 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.001      ; 2.494      ;
; 2.188 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.494      ;
; 2.228 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.534      ;
; 2.228 ; FPGA2AR9331:inst|data_out[1]~reg0         ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.534      ;
; 2.240 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.546      ;
; 2.251 ; FPGA2AR9331:inst|data_out[5]~reg0         ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.557      ;
; 2.277 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.583      ;
; 2.280 ; FPGA2AR9331:inst|data_out[2]~reg0         ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.586      ;
; 2.314 ; FPGA2AR9331:inst|data_out[1]~reg0         ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.620      ;
; 2.315 ; FPGA2AR9331:inst|len[0]                   ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.621      ;
; 2.318 ; FPGA2AR9331:inst|delay_counter[1]         ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.624      ;
; 2.318 ; FPGA2AR9331:inst|delay_counter[1]         ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.624      ;
; 2.350 ; FPGA2AR9331:inst|data_out[6]~reg0         ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.656      ;
; 2.353 ; FPGA2AR9331:inst|data_out[0]~reg0         ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.659      ;
; 2.354 ; FPGA2AR9331:inst|len[0]                   ; FPGA2AR9331:inst|len[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.660      ;
; 2.357 ; FPGA2AR9331:inst|data_out[4]~reg0         ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.663      ;
; 2.407 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|delay_counter[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.713      ;
; 2.407 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|delay_counter[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.713      ;
; 2.410 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|delay_counter[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.716      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_3       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_3       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_START    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_START    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|ack_save|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|ack_save|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|clk_out|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|clk_out|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.DELAY_1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.DELAY_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.DELAY_3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.IDLE|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.IDLE|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.SEND_END|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ack       ; clk        ; -0.834 ; -0.834 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 7.885 ; 7.885 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 7.462 ; 7.462 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.139 ; 7.139 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 6.805 ; 6.805 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 7.180 ; 7.180 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 7.148 ; 7.148 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 7.462 ; 7.462 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.327 ; 7.327 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.423 ; 7.423 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 7.885 ; 7.885 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.139 ; 7.139 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 6.805 ; 6.805 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 7.180 ; 7.180 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 7.148 ; 7.148 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 7.462 ; 7.462 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.327 ; 7.327 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.423 ; 7.423 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 6.757 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.429 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.429 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 6.757 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 7.154 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 7.161 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 7.252 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.262 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.299 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 6.757 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.429 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.429 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 6.757 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 7.154 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 7.161 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 7.252 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.262 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.299 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 6.757     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.429     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.429     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 6.757     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 7.154     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 7.161     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 7.252     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.262     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.299     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 6.757     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.429     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.429     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 6.757     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 7.154     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 7.161     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 7.252     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.262     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.299     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.445 ; -6.130        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -41.222               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                   ;
+--------+----------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.445 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.476      ;
; -0.445 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.476      ;
; -0.415 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[7]~en   ; clk          ; clk         ; 1.000        ; 0.004      ; 1.451      ;
; -0.415 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.451      ;
; -0.415 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.451      ;
; -0.415 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.451      ;
; -0.415 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.451      ;
; -0.415 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.451      ;
; -0.415 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.451      ;
; -0.415 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.451      ;
; -0.415 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.451      ;
; -0.346 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.377      ;
; -0.346 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.377      ;
; -0.328 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.359      ;
; -0.328 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.359      ;
; -0.310 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.341      ;
; -0.310 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.341      ;
; -0.280 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[7]~en   ; clk          ; clk         ; 1.000        ; 0.004      ; 1.316      ;
; -0.280 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.316      ;
; -0.280 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.316      ;
; -0.280 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.316      ;
; -0.280 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.316      ;
; -0.280 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.316      ;
; -0.280 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.316      ;
; -0.280 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.316      ;
; -0.280 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.316      ;
; -0.261 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.292      ;
; -0.261 ; FPGA2AR9331:inst|next_state.DELAY_2    ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.292      ;
; -0.239 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[7]~en   ; clk          ; clk         ; 1.000        ; 0.004      ; 1.275      ;
; -0.239 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.275      ;
; -0.239 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.275      ;
; -0.239 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.275      ;
; -0.239 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.275      ;
; -0.239 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.275      ;
; -0.239 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.275      ;
; -0.239 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.275      ;
; -0.239 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.275      ;
; -0.209 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.240      ;
; -0.209 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.240      ;
; -0.189 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.221      ;
; -0.179 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[3]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.210      ;
; -0.179 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[5]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.210      ;
; -0.175 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[4]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.206      ;
; -0.175 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[6]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.206      ;
; -0.173 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[7]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.204      ;
; -0.172 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|len[0]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.203      ;
; -0.162 ; FPGA2AR9331:inst|data_out[7]~en        ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.194      ;
; -0.161 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.192      ;
; -0.161 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.192      ;
; -0.153 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.185      ;
; -0.145 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.177      ;
; -0.138 ; FPGA2AR9331:inst|next_state.IDLE       ; FPGA2AR9331:inst|len[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.169      ;
; -0.138 ; FPGA2AR9331:inst|next_state.IDLE       ; FPGA2AR9331:inst|len[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.169      ;
; -0.133 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[7]~en   ; clk          ; clk         ; 1.000        ; 0.004      ; 1.169      ;
; -0.133 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.169      ;
; -0.133 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.169      ;
; -0.133 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.169      ;
; -0.133 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.169      ;
; -0.133 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.169      ;
; -0.133 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.169      ;
; -0.133 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.169      ;
; -0.133 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.169      ;
; -0.131 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[7]~en   ; clk          ; clk         ; 1.000        ; 0.004      ; 1.167      ;
; -0.131 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.167      ;
; -0.131 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.167      ;
; -0.131 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.167      ;
; -0.131 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.167      ;
; -0.131 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.167      ;
; -0.131 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.167      ;
; -0.131 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.167      ;
; -0.131 ; FPGA2AR9331:inst|next_state.DELAY_3    ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.167      ;
; -0.127 ; FPGA2AR9331:inst|data_out[7]~en        ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.159      ;
; -0.124 ; FPGA2AR9331:inst|len[0]                ; FPGA2AR9331:inst|len[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.156      ;
; -0.123 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[4]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.154      ;
; -0.122 ; FPGA2AR9331:inst|ack_save              ; FPGA2AR9331:inst|len[6]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.153      ;
; -0.120 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; FPGA2AR9331:inst|ack_save         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.152      ;
; -0.117 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.149      ;
; -0.110 ; FPGA2AR9331:inst|data_out[0]~reg0      ; FPGA2AR9331:inst|data_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.142      ;
; -0.109 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.141      ;
; -0.092 ; FPGA2AR9331:inst|data_out[7]~en        ; FPGA2AR9331:inst|data_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.124      ;
; -0.088 ; FPGA2AR9331:inst|len[1]                ; FPGA2AR9331:inst|len[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.120      ;
; -0.080 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[3]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.111      ;
; -0.080 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[5]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.111      ;
; -0.077 ; FPGA2AR9331:inst|len[3]                ; FPGA2AR9331:inst|len[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.109      ;
; -0.076 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[4]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.107      ;
; -0.076 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[6]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.107      ;
; -0.075 ; FPGA2AR9331:inst|data_out[0]~reg0      ; FPGA2AR9331:inst|data_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.107      ;
; -0.074 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[7]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.105      ;
; -0.073 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|len[0]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.104      ;
; -0.073 ; FPGA2AR9331:inst|len[2]                ; FPGA2AR9331:inst|len[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.105      ;
; -0.062 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[3]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.093      ;
; -0.062 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[5]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.093      ;
; -0.058 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[4]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.089      ;
; -0.058 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[6]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.089      ;
; -0.057 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|delay_counter[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.088      ;
; -0.057 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|delay_counter[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.088      ;
; -0.057 ; FPGA2AR9331:inst|data_out[7]~en        ; FPGA2AR9331:inst|data_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.089      ;
; -0.056 ; FPGA2AR9331:inst|next_state.SEND_END   ; FPGA2AR9331:inst|delay_counter[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.087      ;
; -0.056 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[7]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.087      ;
; -0.055 ; FPGA2AR9331:inst|next_state.DELAY_1    ; FPGA2AR9331:inst|len[0]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.086      ;
+--------+----------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|len[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|len[0]                   ; FPGA2AR9331:inst|len[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|len[4]                   ; FPGA2AR9331:inst|len[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|len[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|len[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|len[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|delay_counter[0]         ; FPGA2AR9331:inst|delay_counter[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|delay_counter[1]         ; FPGA2AR9331:inst|delay_counter[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|delay_counter[2]         ; FPGA2AR9331:inst|delay_counter[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|delay_counter[3]         ; FPGA2AR9331:inst|delay_counter[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|delay_counter[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|clk_out                  ; FPGA2AR9331:inst|clk_out                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.306 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.307 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.308 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.325 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.333 ; FPGA2AR9331:inst|next_state.DELAY_2       ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.364 ; FPGA2AR9331:inst|current_state.DELAY_1    ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.376 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.527      ;
; 0.377 ; FPGA2AR9331:inst|current_state.DELAY_3    ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; FPGA2AR9331:inst|current_state.DELAY_3    ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.385 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.413 ; FPGA2AR9331:inst|next_state.DELAY_1       ; FPGA2AR9331:inst|current_state.DELAY_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.415 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.567      ;
; 0.445 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|len[1]                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.596      ;
; 0.458 ; FPGA2AR9331:inst|current_state.DELAY_2    ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.468 ; FPGA2AR9331:inst|next_state.DELAY_2       ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.489 ; FPGA2AR9331:inst|next_state.DELAY_1       ; FPGA2AR9331:inst|data_out[7]~en           ; clk          ; clk         ; 0.000        ; 0.004      ; 0.645      ;
; 0.497 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.502 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.511 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|current_state.DELAY_3    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; FPGA2AR9331:inst|current_state.SEND_START ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; FPGA2AR9331:inst|next_state.SEND_END      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.528 ; FPGA2AR9331:inst|data_out[1]~reg0         ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.533 ; FPGA2AR9331:inst|next_state.IDLE          ; FPGA2AR9331:inst|current_state.IDLE       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.687      ;
; 0.541 ; FPGA2AR9331:inst|data_out[2]~reg0         ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.553 ; FPGA2AR9331:inst|next_state.SEND_END      ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[0]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.707      ;
; 0.557 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[4]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.708      ;
; 0.558 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.560 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[2]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.711      ;
; 0.564 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[3]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.715      ;
; 0.565 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|delay_counter[1]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.716      ;
; 0.567 ; FPGA2AR9331:inst|data_out[7]~reg0         ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.573 ; FPGA2AR9331:inst|next_state.IDLE          ; FPGA2AR9331:inst|data_out[7]~en           ; clk          ; clk         ; 0.000        ; 0.004      ; 0.729      ;
; 0.575 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; FPGA2AR9331:inst|data_out[3]~reg0         ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; FPGA2AR9331:inst|data_out[6]~reg0         ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.583 ; FPGA2AR9331:inst|data_out[0]~reg0         ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.587 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; FPGA2AR9331:inst|data_out[4]~reg0         ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.592 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|next_state.SEND_START    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|clk_out                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.745      ;
; 0.598 ; FPGA2AR9331:inst|delay_counter[2]         ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.751      ;
; 0.619 ; FPGA2AR9331:inst|delay_counter[2]         ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.772      ;
; 0.621 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.639 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|current_state.SEND_START ; clk          ; clk         ; 0.000        ; -0.002     ; 0.789      ;
; 0.645 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.798      ;
; 0.654 ; FPGA2AR9331:inst|next_state.IDLE          ; FPGA2AR9331:inst|clk_out                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.663 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.816      ;
; 0.663 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.816      ;
; 0.666 ; FPGA2AR9331:inst|data_out[1]~reg0         ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; FPGA2AR9331:inst|delay_counter[4]         ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.819      ;
; 0.667 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.670 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.673 ; FPGA2AR9331:inst|data_out[5]~reg0         ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.677 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|delay_counter[0]         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.826      ;
; 0.677 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|delay_counter[4]         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.826      ;
; 0.679 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|delay_counter[3]         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.828      ;
; 0.680 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|delay_counter[1]         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.829      ;
; 0.680 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|delay_counter[2]         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.829      ;
; 0.681 ; FPGA2AR9331:inst|data_out[2]~reg0         ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.833      ;
; 0.684 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.701 ; FPGA2AR9331:inst|data_out[1]~reg0         ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.853      ;
; 0.703 ; FPGA2AR9331:inst|len[0]                   ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.855      ;
; 0.708 ; FPGA2AR9331:inst|data_out[7]~en           ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.860      ;
; 0.716 ; FPGA2AR9331:inst|next_state.DELAY_3       ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.868      ;
; 0.718 ; FPGA2AR9331:inst|data_out[6]~reg0         ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.870      ;
; 0.719 ; FPGA2AR9331:inst|len[0]                   ; FPGA2AR9331:inst|len[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.871      ;
; 0.719 ; FPGA2AR9331:inst|len[4]                   ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.872      ;
; 0.719 ; FPGA2AR9331:inst|len[4]                   ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.872      ;
; 0.720 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.873      ;
; 0.721 ; FPGA2AR9331:inst|delay_counter[1]         ; FPGA2AR9331:inst|next_state.DELAY_3       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.874      ;
; 0.721 ; FPGA2AR9331:inst|data_out[0]~reg0         ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.873      ;
; 0.722 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[0]~reg0         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.878      ;
; 0.722 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.878      ;
; 0.722 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.878      ;
; 0.722 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.878      ;
; 0.722 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[4]~reg0         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.878      ;
; 0.722 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.878      ;
; 0.722 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[6]~reg0         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.878      ;
; 0.722 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|data_out[7]~reg0         ; clk          ; clk         ; 0.000        ; 0.004      ; 0.878      ;
; 0.725 ; FPGA2AR9331:inst|data_out[4]~reg0         ; FPGA2AR9331:inst|data_out[5]~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.877      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~en           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|delay_counter[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_START    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_START    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|ack_save|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|ack_save|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|clk_out|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|clk_out|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.DELAY_1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.DELAY_2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.DELAY_3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.DELAY_3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.IDLE|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|current_state.IDLE|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|current_state.SEND_END|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.968 ; 0.968 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.071 ; 0.071 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.399 ; 3.399 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.512 ; 3.512 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.496 ; 3.496 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.491 ; 3.491 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.540 ; 3.540 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.399 ; 3.399 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.512 ; 3.512 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.496 ; 3.496 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.491 ; 3.491 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.540 ; 3.540 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 3.408 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.588 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.588 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.408 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.535 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.539 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.506 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.516 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.532 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; data_out[*]  ; clk        ; 3.408 ;      ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.588 ;      ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.588 ;      ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.408 ;      ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.535 ;      ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.539 ;      ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.506 ;      ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.516 ;      ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.532 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 3.408     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.588     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.588     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.408     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.535     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.539     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.506     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.516     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.532     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; data_out[*]  ; clk        ; 3.408     ;           ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.588     ;           ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.588     ;           ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.408     ;           ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.535     ;           ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.539     ;           ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.506     ;           ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.516     ;           ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.532     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.257  ; 0.215 ; N/A      ; N/A     ; -1.777              ;
;  clk             ; -3.257  ; 0.215 ; N/A      ; N/A     ; -1.777              ;
; Design-wide TNS  ; -85.022 ; 0.0   ; 0.0      ; 0.0     ; -61.137             ;
;  clk             ; -85.022 ; 0.000 ; N/A      ; N/A     ; -61.137             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.071 ; 0.071 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 7.885 ; 7.885 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 7.462 ; 7.462 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 7.139 ; 7.139 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 6.805 ; 6.805 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 7.180 ; 7.180 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 7.148 ; 7.148 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 7.462 ; 7.462 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.327 ; 7.327 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.423 ; 7.423 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.720 ; 3.720 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.399 ; 3.399 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.512 ; 3.512 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.496 ; 3.496 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.491 ; 3.491 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.540 ; 3.540 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 380      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 380      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Sep 12 18:09:52 2015
Info: Command: quartus_sta FPGA2AR9331 -c FPGA2AR9331
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA2AR9331.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.257
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.257       -85.022 clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.777       -61.137 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.445        -6.130 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -41.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 455 megabytes
    Info: Processing ended: Sat Sep 12 18:09:54 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


