TimeQuest Timing Analyzer report for mp
Wed May 25 18:12:45 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock'
 13. Slow 1200mV 85C Model Hold: 'Clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Clock'
 27. Slow 1200mV 0C Model Hold: 'Clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Clock'
 40. Fast 1200mV 0C Model Hold: 'Clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; mp                                                 ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 362.84 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clock ; -1.756 ; -28.398            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clock ; 0.317 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clock ; -3.000 ; -35.392                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.449 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.380      ;
; -1.449 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.380      ;
; -1.449 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.380      ;
; -1.449 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.380      ;
; -1.387 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.320      ;
; -1.387 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.320      ;
; -1.387 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.320      ;
; -1.387 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.320      ;
; -1.377 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.310      ;
; -1.377 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.310      ;
; -1.377 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.310      ;
; -1.377 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.310      ;
; -1.318 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.249      ;
; -1.318 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.249      ;
; -1.318 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.249      ;
; -1.318 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.249      ;
; -1.248 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.181      ;
; -1.248 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.181      ;
; -1.248 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.181      ;
; -1.248 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.181      ;
; -1.241 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.174      ;
; -1.241 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.174      ;
; -1.241 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.174      ;
; -1.241 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.174      ;
; -1.218 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.151      ;
; -1.218 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.151      ;
; -1.218 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.151      ;
; -1.218 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.151      ;
; -1.205 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.136      ;
; -1.205 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.136      ;
; -1.205 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.136      ;
; -1.205 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.136      ;
; -1.152 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.348     ; 1.799      ;
; -1.130 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.282      ;
; -1.130 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.282      ;
; -1.130 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.282      ;
; -1.130 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.282      ;
; -1.130 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.282      ;
; -1.130 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.282      ;
; -1.130 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.282      ;
; -1.116 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.049      ;
; -1.116 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.049      ;
; -1.080 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.013      ;
; -1.080 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.013      ;
; -1.080 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.013      ;
; -1.080 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 2.013      ;
; -1.057 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.348     ; 1.704      ;
; -1.013 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.348     ; 1.660      ;
; -0.982 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 1.915      ;
; -0.982 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 1.915      ;
; -0.982 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 1.915      ;
; -0.982 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.062     ; 1.915      ;
; -0.977 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.129      ;
; -0.977 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.129      ;
; -0.977 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.129      ;
; -0.977 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.129      ;
; -0.977 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.129      ;
; -0.977 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.129      ;
; -0.977 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.129      ;
; -0.917 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.847      ;
; -0.917 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.847      ;
; -0.917 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.847      ;
; -0.917 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.847      ;
; -0.917 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.847      ;
; -0.917 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.847      ;
; -0.917 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.847      ;
; -0.917 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.847      ;
; -0.914 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.844      ;
; -0.914 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.844      ;
; -0.914 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.844      ;
; -0.914 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.844      ;
; -0.914 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.844      ;
; -0.914 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.844      ;
; -0.914 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.844      ;
; -0.914 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.844      ;
; -0.894 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.348     ; 1.541      ;
; -0.866 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.348     ; 1.513      ;
; -0.855 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.007      ;
; -0.855 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.007      ;
; -0.855 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.007      ;
; -0.855 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.007      ;
; -0.855 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.007      ;
; -0.855 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.007      ;
; -0.855 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.223      ; 2.007      ;
; -0.852 ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.348     ; 1.499      ;
; -0.825 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.757      ;
; -0.824 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.756      ;
; -0.819 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.751      ;
; -0.809 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[2]       ; Clock        ; Clock       ; 1.000        ; -0.348     ; 1.456      ;
; -0.746 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.678      ;
; -0.744 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.348     ; 1.391      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                                                                                                                       ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.317 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.381      ; 0.885      ;
; 0.322 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.381      ; 0.890      ;
; 0.333 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.381      ; 0.901      ;
; 0.341 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.381      ; 0.909      ;
; 0.356 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; cu:U0|state[0]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; cu:U0|state[2]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.580      ;
; 0.397 ; dp:U1|reg:U6_A|Q[7]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.617      ;
; 0.425 ; cu:U0|state[1]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.646      ;
; 0.576 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.796      ;
; 0.577 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.797      ;
; 0.578 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.798      ;
; 0.578 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.798      ;
; 0.580 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.800      ;
; 0.582 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.802      ;
; 0.598 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.819      ;
; 0.599 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.819      ;
; 0.599 ; cu:U0|state[2]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.820      ;
; 0.609 ; cu:U0|state[1]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.830      ;
; 0.612 ; cu:U0|state[0]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.833      ;
; 0.673 ; cu:U0|state[0]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.894      ;
; 0.685 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.906      ;
; 0.704 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.925      ;
; 0.718 ; cu:U0|state[1]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.939      ;
; 0.798 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.019      ;
; 0.799 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.020      ;
; 0.850 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.070      ;
; 0.852 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.072      ;
; 0.854 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.074      ;
; 0.866 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.086      ;
; 0.866 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.086      ;
; 0.867 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.087      ;
; 0.868 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.088      ;
; 0.868 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.088      ;
; 0.869 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.089      ;
; 0.869 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.089      ;
; 0.874 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.095      ;
; 0.905 ; cu:U0|state[2]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.126      ;
; 0.909 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.130      ;
; 0.919 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.140      ;
; 0.925 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.146      ;
; 0.927 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.148      ;
; 0.947 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.168      ;
; 0.950 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.171      ;
; 0.960 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.180      ;
; 0.962 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.182      ;
; 0.962 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.182      ;
; 0.964 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.184      ;
; 0.964 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.184      ;
; 0.978 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.198      ;
; 0.978 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.198      ;
; 0.979 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.199      ;
; 0.980 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.200      ;
; 0.981 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.201      ;
; 1.072 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.292      ;
; 1.074 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.294      ;
; 1.074 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.294      ;
; 1.085 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.306      ;
; 1.089 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.310      ;
; 1.090 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.310      ;
; 1.091 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.311      ;
; 1.092 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.312      ;
; 1.094 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.315      ;
; 1.100 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.321      ;
; 1.101 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.322      ;
; 1.102 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.323      ;
; 1.122 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.343      ;
; 1.125 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.346      ;
; 1.184 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.404      ;
; 1.202 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.422      ;
; 1.216 ; dp:U1|reg:U0_IR|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.223     ; 1.150      ;
; 1.219 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.438      ;
; 1.219 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.438      ;
; 1.219 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.438      ;
; 1.219 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.438      ;
; 1.219 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.438      ;
; 1.219 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.438      ;
; 1.219 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.438      ;
; 1.219 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.438      ;
; 1.220 ; dp:U1|reg:U0_IR|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.223     ; 1.154      ;
; 1.252 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.348      ; 1.759      ;
; 1.252 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.348      ; 1.759      ;
; 1.252 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.348      ; 1.759      ;
; 1.252 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.348      ; 1.759      ;
; 1.252 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.348      ; 1.759      ;
; 1.252 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.348      ; 1.759      ;
; 1.252 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.348      ; 1.759      ;
; 1.286 ; dp:U1|reg:U0_IR|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.223     ; 1.220      ;
; 1.349 ; dp:U1|reg:U0_IR|Q[7] ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; -0.223     ; 1.283      ;
; 1.380 ; dp:U1|reg:U0_IR|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.223     ; 1.314      ;
; 1.387 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.606      ;
; 1.387 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.606      ;
; 1.429 ; dp:U1|reg:U0_IR|Q[7] ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; -0.223     ; 1.363      ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.060  ; 0.290        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.064  ; 0.294        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; 0.064  ; 0.294        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; 0.064  ; 0.294        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; 0.064  ; 0.294        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; 0.064  ; 0.294        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; 0.064  ; 0.294        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; 0.064  ; 0.294        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[2]|clk                                                                                                    ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[3]|clk                                                                                                    ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[0]|clk                                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[1]|clk                                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[2]|clk                                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[3]|clk                                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[4]|clk                                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[5]|clk                                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[6]|clk                                                                                                     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[7]|clk                                                                                                     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                                                                                        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                            ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.460  ; 0.690        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; 0.460  ; 0.690        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; 0.460  ; 0.690        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; 0.460  ; 0.690        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; 0.460  ; 0.690        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; 0.460  ; 0.690        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; 0.460  ; 0.690        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; 0.464  ; 0.694        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                          ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                            ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|o                                                                                                        ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Input[*]  ; Clock      ; 2.198 ; 2.687 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 0.486 ; 0.612 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 0.713 ; 0.765 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 1.961 ; 2.408 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 1.681 ; 2.092 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 2.198 ; 2.687 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 2.188 ; 2.583 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 1.958 ; 2.382 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 1.933 ; 2.366 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; -0.193 ; -0.320 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -0.193 ; -0.320 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -0.411 ; -0.468 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -1.600 ; -2.037 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -1.332 ; -1.734 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -1.828 ; -2.305 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.819 ; -2.205 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -1.597 ; -2.012 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -1.573 ; -1.996 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 7.720 ; 7.858 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 6.833 ; 6.911 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.833 ; 6.911 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.762 ; 6.853 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 5.437 ; 5.436 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.851 ; 5.900 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 5.429 ; 5.433 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.743 ; 6.832 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.903 ; 5.899 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 5.705 ; 5.759 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 7.318 ; 7.402 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 5.258 ; 5.261 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.606 ; 6.680 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.538 ; 6.624 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 5.266 ; 5.264 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.664 ; 5.709 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 5.258 ; 5.261 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.520 ; 6.604 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.713 ; 5.708 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 5.524 ; 5.574 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 402.58 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -1.484 ; -23.345           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -35.392                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.201 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.139      ;
; -1.201 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.139      ;
; -1.201 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.139      ;
; -1.201 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.139      ;
; -1.161 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 2.101      ;
; -1.161 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 2.101      ;
; -1.161 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 2.101      ;
; -1.161 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 2.101      ;
; -1.151 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 2.091      ;
; -1.151 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 2.091      ;
; -1.151 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 2.091      ;
; -1.151 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 2.091      ;
; -1.084 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.022      ;
; -1.084 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.022      ;
; -1.084 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.022      ;
; -1.084 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.022      ;
; -1.035 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.975      ;
; -1.035 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.975      ;
; -1.035 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.975      ;
; -1.035 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.975      ;
; -1.028 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.968      ;
; -1.028 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.968      ;
; -1.028 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.968      ;
; -1.028 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.968      ;
; -1.018 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.958      ;
; -1.018 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.958      ;
; -1.018 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.958      ;
; -1.018 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.958      ;
; -0.981 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.919      ;
; -0.981 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.919      ;
; -0.981 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.919      ;
; -0.981 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.919      ;
; -0.941 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 2.072      ;
; -0.941 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 2.072      ;
; -0.941 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 2.072      ;
; -0.941 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 2.072      ;
; -0.941 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 2.072      ;
; -0.941 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 2.072      ;
; -0.941 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 2.072      ;
; -0.922 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.862      ;
; -0.922 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.862      ;
; -0.922 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.862      ;
; -0.922 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.862      ;
; -0.915 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.311     ; 1.599      ;
; -0.893 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.833      ;
; -0.893 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.833      ;
; -0.838 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.311     ; 1.522      ;
; -0.812 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.311     ; 1.496      ;
; -0.802 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.742      ;
; -0.802 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.742      ;
; -0.802 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.742      ;
; -0.802 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.055     ; 1.742      ;
; -0.777 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.908      ;
; -0.777 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.908      ;
; -0.777 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.908      ;
; -0.777 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.908      ;
; -0.777 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.908      ;
; -0.777 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.908      ;
; -0.777 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.908      ;
; -0.727 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.664      ;
; -0.727 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.664      ;
; -0.727 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.664      ;
; -0.727 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.664      ;
; -0.727 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.664      ;
; -0.727 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.664      ;
; -0.727 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.664      ;
; -0.727 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.664      ;
; -0.721 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.658      ;
; -0.721 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.658      ;
; -0.721 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.658      ;
; -0.721 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.658      ;
; -0.721 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.658      ;
; -0.721 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.658      ;
; -0.721 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.658      ;
; -0.721 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.658      ;
; -0.692 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.823      ;
; -0.692 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.823      ;
; -0.692 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.823      ;
; -0.692 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.823      ;
; -0.692 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.823      ;
; -0.692 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.823      ;
; -0.692 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.193      ; 1.823      ;
; -0.691 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.311     ; 1.375      ;
; -0.663 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.311     ; 1.347      ;
; -0.645 ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.311     ; 1.329      ;
; -0.615 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.554      ;
; -0.614 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.553      ;
; -0.610 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[2]       ; Clock        ; Clock       ; 1.000        ; -0.311     ; 1.294      ;
; -0.596 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.535      ;
; -0.558 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.311     ; 1.242      ;
; -0.547 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.486      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                                                                                                        ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cu:U0|state[0]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cu:U0|state[2]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.341      ; 0.821      ;
; 0.317 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.341      ; 0.827      ;
; 0.318 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.519      ;
; 0.330 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.341      ; 0.840      ;
; 0.336 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.341      ; 0.846      ;
; 0.354 ; dp:U1|reg:U6_A|Q[7]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.554      ;
; 0.384 ; cu:U0|state[1]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.585      ;
; 0.517 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.717      ;
; 0.518 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.718      ;
; 0.519 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.719      ;
; 0.519 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.719      ;
; 0.520 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.720      ;
; 0.522 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.722      ;
; 0.536 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.736      ;
; 0.538 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.739      ;
; 0.538 ; cu:U0|state[2]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.739      ;
; 0.544 ; cu:U0|state[0]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.745      ;
; 0.548 ; cu:U0|state[1]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.749      ;
; 0.600 ; cu:U0|state[0]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.801      ;
; 0.612 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.813      ;
; 0.627 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.828      ;
; 0.646 ; cu:U0|state[1]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.847      ;
; 0.710 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.911      ;
; 0.712 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.913      ;
; 0.760 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.960      ;
; 0.762 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.962      ;
; 0.765 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.965      ;
; 0.768 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.968      ;
; 0.769 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.969      ;
; 0.770 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.970      ;
; 0.771 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.971      ;
; 0.775 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.975      ;
; 0.776 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.976      ;
; 0.777 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.977      ;
; 0.790 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.991      ;
; 0.815 ; cu:U0|state[2]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.016      ;
; 0.820 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.021      ;
; 0.829 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.030      ;
; 0.835 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.036      ;
; 0.837 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.038      ;
; 0.849 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.049      ;
; 0.851 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.051      ;
; 0.854 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.055      ;
; 0.854 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.054      ;
; 0.855 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.056      ;
; 0.856 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.056      ;
; 0.858 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.058      ;
; 0.864 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.064      ;
; 0.865 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.065      ;
; 0.866 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.066      ;
; 0.872 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.072      ;
; 0.873 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.073      ;
; 0.945 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.145      ;
; 0.947 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.147      ;
; 0.952 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.152      ;
; 0.961 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.162      ;
; 0.961 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.161      ;
; 0.962 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.162      ;
; 0.966 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.167      ;
; 0.968 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.168      ;
; 0.972 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.173      ;
; 0.977 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.178      ;
; 0.990 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.191      ;
; 0.992 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.193      ;
; 1.009 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.210      ;
; 1.010 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.211      ;
; 1.041 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.241      ;
; 1.057 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.257      ;
; 1.089 ; dp:U1|reg:U0_IR|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.193     ; 1.040      ;
; 1.095 ; dp:U1|reg:U0_IR|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.193     ; 1.046      ;
; 1.110 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.309      ;
; 1.110 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.309      ;
; 1.110 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.309      ;
; 1.110 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.309      ;
; 1.110 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.309      ;
; 1.110 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.309      ;
; 1.110 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.309      ;
; 1.110 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.309      ;
; 1.143 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.311      ; 1.596      ;
; 1.143 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.311      ; 1.596      ;
; 1.143 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.311      ; 1.596      ;
; 1.143 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.311      ; 1.596      ;
; 1.143 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.311      ; 1.596      ;
; 1.143 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.311      ; 1.596      ;
; 1.143 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.311      ; 1.596      ;
; 1.163 ; dp:U1|reg:U0_IR|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.193     ; 1.114      ;
; 1.217 ; dp:U1|reg:U0_IR|Q[7] ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; -0.193     ; 1.168      ;
; 1.249 ; dp:U1|reg:U0_IR|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.193     ; 1.200      ;
; 1.259 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.458      ;
; 1.259 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.458      ;
; 1.259 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.458      ;
; 1.259 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.458      ;
; 1.259 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.458      ;
; 1.259 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.458      ;
; 1.259 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.458      ;
; 1.259 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.055      ; 1.458      ;
; 1.283 ; dp:U1|reg:U0_IR|Q[7] ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; -0.193     ; 1.234      ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.089  ; 0.319        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.093  ; 0.323        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; 0.093  ; 0.323        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; 0.093  ; 0.323        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; 0.093  ; 0.323        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; 0.093  ; 0.323        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; 0.093  ; 0.323        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; 0.093  ; 0.323        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[2]|clk                                                                                                    ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[3]|clk                                                                                                    ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[0]|clk                                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[1]|clk                                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[2]|clk                                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[3]|clk                                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[4]|clk                                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[5]|clk                                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[6]|clk                                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[7]|clk                                                                                                     ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                                                                                        ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                            ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.445  ; 0.675        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; 0.445  ; 0.675        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; 0.445  ; 0.675        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; 0.445  ; 0.675        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; 0.445  ; 0.675        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; 0.445  ; 0.675        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; 0.445  ; 0.675        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; 0.449  ; 0.679        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                          ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                            ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|o                                                                                                        ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Input[*]  ; Clock      ; 1.906 ; 2.285 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 0.462 ; 0.603 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 0.666 ; 0.753 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 1.687 ; 2.042 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 1.419 ; 1.753 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 1.906 ; 2.285 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 1.895 ; 2.192 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 1.685 ; 2.010 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 1.663 ; 1.995 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; -0.199 ; -0.339 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -0.199 ; -0.339 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -0.394 ; -0.483 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -1.369 ; -1.716 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -1.112 ; -1.438 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -1.580 ; -1.949 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.569 ; -1.859 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -1.368 ; -1.685 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -1.346 ; -1.671 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 6.931 ; 6.973 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 6.154 ; 6.185 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.154 ; 6.185 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.092 ; 6.099 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 4.871 ; 4.861 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.258 ; 5.292 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 4.861 ; 4.859 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.076 ; 6.078 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.302 ; 5.266 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 5.119 ; 5.154 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 6.557 ; 6.554 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 4.697 ; 4.695 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 5.938 ; 5.968 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 5.879 ; 5.885 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 4.707 ; 4.697 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.078 ; 5.110 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 4.697 ; 4.695 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 5.863 ; 5.866 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.121 ; 5.086 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 4.945 ; 4.978 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -0.368 ; -4.858            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.149 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -27.969                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.368 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.319      ;
; -0.368 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.319      ;
; -0.368 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.319      ;
; -0.368 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.319      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.311 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.263      ;
; -0.311 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.263      ;
; -0.311 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.263      ;
; -0.311 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.263      ;
; -0.303 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.255      ;
; -0.303 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.255      ;
; -0.303 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.255      ;
; -0.303 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.255      ;
; -0.286 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.237      ;
; -0.286 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.237      ;
; -0.286 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.237      ;
; -0.286 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.237      ;
; -0.280 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.208     ; 1.059      ;
; -0.239 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.191      ;
; -0.239 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.191      ;
; -0.239 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.191      ;
; -0.239 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.191      ;
; -0.233 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.185      ;
; -0.233 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.185      ;
; -0.233 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.185      ;
; -0.233 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.185      ;
; -0.225 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.208     ; 1.004      ;
; -0.222 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.173      ;
; -0.222 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.173      ;
; -0.222 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.173      ;
; -0.222 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.173      ;
; -0.207 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.159      ;
; -0.207 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.159      ;
; -0.207 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.159      ;
; -0.207 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.159      ;
; -0.186 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.208     ; 0.965      ;
; -0.184 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.267      ;
; -0.184 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.267      ;
; -0.184 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.267      ;
; -0.184 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.267      ;
; -0.184 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.267      ;
; -0.184 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.267      ;
; -0.184 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.267      ;
; -0.154 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.106      ;
; -0.154 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.106      ;
; -0.137 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.089      ;
; -0.137 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.089      ;
; -0.137 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.089      ;
; -0.137 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.089      ;
; -0.134 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.208     ; 0.913      ;
; -0.119 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.202      ;
; -0.119 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.202      ;
; -0.119 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.202      ;
; -0.119 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.202      ;
; -0.119 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.202      ;
; -0.119 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.202      ;
; -0.119 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.202      ;
; -0.115 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.208     ; 0.894      ;
; -0.106 ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.208     ; 0.885      ;
; -0.086 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.038      ;
; -0.086 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.038      ;
; -0.086 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.038      ;
; -0.086 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.038      ;
; -0.084 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[2]       ; Clock        ; Clock       ; 1.000        ; -0.208     ; 0.863      ;
; -0.071 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.021      ;
; -0.071 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.021      ;
; -0.071 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.021      ;
; -0.071 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.021      ;
; -0.071 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.021      ;
; -0.071 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.021      ;
; -0.071 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.021      ;
; -0.071 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.021      ;
; -0.070 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.020      ;
; -0.070 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.020      ;
; -0.070 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.020      ;
; -0.070 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.020      ;
; -0.070 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.020      ;
; -0.070 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.020      ;
; -0.070 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.020      ;
; -0.070 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.020      ;
; -0.050 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.208     ; 0.829      ;
; -0.027 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.978      ;
; -0.023 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.974      ;
; -0.017 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.100      ;
; -0.017 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.100      ;
; -0.017 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.100      ;
; -0.017 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.100      ;
; -0.017 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.100      ;
; -0.017 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.100      ;
; -0.017 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.128      ; 1.100      ;
; -0.015 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.966      ;
; 0.002  ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.208     ; 0.777      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                                                                                                        ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.149 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.226      ; 0.479      ;
; 0.152 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.226      ; 0.482      ;
; 0.157 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.226      ; 0.487      ;
; 0.161 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.226      ; 0.491      ;
; 0.187 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cu:U0|state[0]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cu:U0|state[2]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.209 ; dp:U1|reg:U6_A|Q[7]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.329      ;
; 0.228 ; cu:U0|state[1]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.348      ;
; 0.310 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.432      ;
; 0.322 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.443      ;
; 0.326 ; cu:U0|state[2]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.446      ;
; 0.331 ; cu:U0|state[1]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.451      ;
; 0.331 ; cu:U0|state[0]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.451      ;
; 0.359 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.479      ;
; 0.369 ; cu:U0|state[0]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.489      ;
; 0.371 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.491      ;
; 0.384 ; cu:U0|state[1]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.504      ;
; 0.422 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.542      ;
; 0.423 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.543      ;
; 0.458 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.580      ;
; 0.469 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.593      ;
; 0.487 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.607      ;
; 0.490 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.610      ;
; 0.491 ; cu:U0|state[2]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.611      ;
; 0.498 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.618      ;
; 0.501 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.621      ;
; 0.508 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.628      ;
; 0.511 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.631      ;
; 0.521 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.645      ;
; 0.535 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.656      ;
; 0.538 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.658      ;
; 0.539 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.659      ;
; 0.587 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.707      ;
; 0.588 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.708      ;
; 0.590 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.710      ;
; 0.597 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.717      ;
; 0.601 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.721      ;
; 0.602 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.722      ;
; 0.603 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.723      ;
; 0.603 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.723      ;
; 0.604 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.724      ;
; 0.606 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.726      ;
; 0.610 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.730      ;
; 0.613 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.733      ;
; 0.616 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.736      ;
; 0.646 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.765      ;
; 0.646 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.765      ;
; 0.646 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.765      ;
; 0.646 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.765      ;
; 0.646 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.765      ;
; 0.646 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.765      ;
; 0.646 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.765      ;
; 0.646 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.765      ;
; 0.653 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.773      ;
; 0.667 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.787      ;
; 0.676 ; dp:U1|reg:U0_IR|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.128     ; 0.632      ;
; 0.678 ; dp:U1|reg:U0_IR|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.128     ; 0.634      ;
; 0.715 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.013      ;
; 0.715 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.013      ;
; 0.715 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.013      ;
; 0.715 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.013      ;
; 0.715 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.013      ;
; 0.715 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.013      ;
; 0.715 ; cu:U0|state[1]       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.013      ;
; 0.722 ; dp:U1|reg:U0_IR|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.128     ; 0.678      ;
; 0.741 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.860      ;
; 0.741 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.860      ;
; 0.750 ; dp:U1|reg:U0_IR|Q[7] ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; -0.128     ; 0.706      ;
; 0.772 ; dp:U1|reg:U0_IR|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.128     ; 0.728      ;
; 0.782 ; cu:U0|state[0]       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.208      ; 1.080      ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[2]|clk                                                                                                    ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[3]|clk                                                                                                    ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[0]|clk                                                                                                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[1]|clk                                                                                                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[2]|clk                                                                                                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[3]|clk                                                                                                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[4]|clk                                                                                                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[5]|clk                                                                                                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[6]|clk                                                                                                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[7]|clk                                                                                                     ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                                                                                        ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                          ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; 0.661  ; 0.891        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; 0.661  ; 0.891        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; 0.661  ; 0.891        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; 0.661  ; 0.891        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; 0.661  ; 0.891        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; 0.661  ; 0.891        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; 0.661  ; 0.891        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.663  ; 0.893        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_ea01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                          ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|o                                                                                                        ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[2]|clk                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Input[*]  ; Clock      ; 1.243 ; 1.878 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 0.329 ; 0.591 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 0.498 ; 0.718 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 1.150 ; 1.754 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 0.955 ; 1.512 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 1.243 ; 1.878 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 1.232 ; 1.824 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 1.117 ; 1.701 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 1.096 ; 1.681 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; -0.162 ; -0.428 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -0.162 ; -0.428 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -0.324 ; -0.551 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -0.947 ; -1.541 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -0.760 ; -1.310 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -1.036 ; -1.661 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.026 ; -1.609 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -0.915 ; -1.491 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -0.895 ; -1.471 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 4.677 ; 4.859 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 4.034 ; 4.190 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 4.034 ; 4.190 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 3.994 ; 4.136 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.195 ; 3.239 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.459 ; 3.557 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.191 ; 3.239 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.983 ; 4.125 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.457 ; 3.525 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.373 ; 3.465 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 4.439 ; 4.591 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 3.090 ; 3.136 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 3.899 ; 4.049 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 3.861 ; 3.997 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.094 ; 3.137 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.348 ; 3.442 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.090 ; 3.136 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.850 ; 3.987 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.345 ; 3.411 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.265 ; 3.354 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.756  ; 0.149 ; N/A      ; N/A     ; -3.000              ;
;  Clock           ; -1.756  ; 0.149 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -28.398 ; 0.0   ; 0.0      ; 0.0     ; -35.392             ;
;  Clock           ; -28.398 ; 0.000 ; N/A      ; N/A     ; -35.392             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Input[*]  ; Clock      ; 2.198 ; 2.687 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 0.486 ; 0.612 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 0.713 ; 0.765 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 1.961 ; 2.408 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 1.681 ; 2.092 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 2.198 ; 2.687 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 2.188 ; 2.583 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 1.958 ; 2.382 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 1.933 ; 2.366 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; -0.162 ; -0.320 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -0.162 ; -0.320 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -0.324 ; -0.468 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -0.947 ; -1.541 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -0.760 ; -1.310 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -1.036 ; -1.661 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.026 ; -1.609 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -0.915 ; -1.491 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -0.895 ; -1.471 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 7.720 ; 7.858 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 6.833 ; 6.911 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.833 ; 6.911 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.762 ; 6.853 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 5.437 ; 5.436 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.851 ; 5.900 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 5.429 ; 5.433 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.743 ; 6.832 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.903 ; 5.899 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 5.705 ; 5.759 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 4.439 ; 4.591 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 3.090 ; 3.136 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 3.899 ; 4.049 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 3.861 ; 3.997 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.094 ; 3.137 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.348 ; 3.442 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.090 ; 3.136 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.850 ; 3.987 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.345 ; 3.411 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.265 ; 3.354 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Halt          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 215      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 215      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed May 25 18:12:36 2022
Info: Command: quartus_sta mp -c mp
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.756             -28.398 Clock 
Info (332146): Worst-case hold slack is 0.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.317               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.392 Clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.484             -23.345 Clock 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.392 Clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.368
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.368              -4.858 Clock 
Info (332146): Worst-case hold slack is 0.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.149               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.969 Clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4645 megabytes
    Info: Processing ended: Wed May 25 18:12:45 2022
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:07


