 1 
可供推廣之研發成果資料表 
■ 可申請專利  ■ 可技術移轉                                      日期： 98 年 10 月 20 日 
國科會補助計畫 
計畫名稱：用於高密度高速連結系統之矽光電積體電路 
計畫主持人：陳巍仁        
計畫編號：NSC 98-2221-E-009-134- 
學門領域：微電子 
技術/創作名稱 
矽光接收機  
發明人/創作人 黃世豪, 陳巍仁 
中文：本計劃完成一個 10 Gbps 且整合光感測器之光接收機. 其中轉阻放大器
結合巢狀式回授及串聯共振技術, 以達到高速操作之目的. 光感測器採用二維
對稱結構以提升頻率響應. 本接收機提供 25 k   增益以推動外接 50   負載.
其速度為傳統架構三倍.晶片面積為 0.95 mm x 0.8 mm. 操作於 1.8 V 之下, 接
收機共消耗  118 mW. 
技術說明 
英文：  A 10-Gbps optical receiver with monolithically integrated photo 
detector is implemented in generic 0.18-m CMOS technology. A 
transimpedance amplifier with nested feedback and shunt-peaking is proposed 
for broad-band and high gain operations. Incorporating a 2-D meshed 
spatially-modulated light detector, the optical receiver is capable of delivering 25 
k  transimpedance gain whe n driving output loads of 50 . The operating 
speed is improved by 3X over the prior art with the same technology. The chip 
size is 0.95 mm x 0.8 mm. This receiver core drains 118 mW from 1.8 V supply.  
 
可利用之產業 
及 
可開發之產品 
光連結系統 
技術特點 
1. 整合 CMOS 光感測器 
2. 為目前單晶片最高速度 
推廣及運用的價值 
降低系統成本 
提升速度 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位研發成果
推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 
附件二 
 2 
 
本計劃的內容包括了：雷射二極體驅動電
路、矽光電接收機電路、可調增益放大器與等
化器電路，以下將依序介紹每個電路架構。而
本計畫的研究成果已經整理且發表了數篇論
文，包括：國際期刊、國際研討會論文與國內
研討會論文。 
 
(1) 雷射二極體驅動電路[1]-[3] 
 
為解決雷射二極體驅動電路輸出級在高速
操作下所面臨的阻抗匹配，傳統的方法是雷射
二極體驅動電路輸出端採用被動性負載來匹配
傳輸線特性阻抗，如圖一所示，RM為匹配傳輸
線阻抗之電阻，當傳輸線終端與負載阻抗不匹
配產生反射返回驅動電路輸出級時，反射波會
被RM所吸收，但是輸出的調變電流會消耗一半
於RM上，因此要達到同樣的光輸出功率，輸出
級之調變電流源必須至少為兩倍Imod，以消耗功
率的觀點來看是非常沒有效率的。因此，本計
劃提出利用主動性元件作為負載，來取代被動
性負載的雷射二極體驅動電路，除了有作為阻
抗匹配的功能之外，相較於傳統採用被動性負
載的雷射二極體驅動電路，它能減少驅動電路
功率消耗。 
雷射二極體其發光的功率大小，是由電流
大小來決定，可將雷射二極體輸出光功率代表
數位訊號一和數位訊號零，為了能於有限頻寬
內傳送更多的資料，於此利用脈衝振幅調變
(PAM)的方式，將欲傳送的資料先進行調變，將
流過雷射二極體的電流振幅劃分成四種不同大
小的振幅，其中每種振幅大小分別代表兩個位
元的資料，如此可達到總資料傳送量為頻寬的
兩倍。編碼上在此使用葛雷碼(Gray Code)，每
一等份的振幅變化只改變一個位元，如此一來
可降低誤碼率(BER)。 
所提出之雷射驅動電路如圖二所示，由
Ibias定義最低的光輸出功率，再加上額外的三
組同樣大小電流源的輸出級(M7~M12)，來產生
4 PAM的光輸出波形，使用M1及由M3~M6的
Gilbert Cell組態達到主動式阻抗匹配的功能。當
 
 
圖二. 所提出之用於 4-PAM主動負載雷射二極體驅動電路。 
 
 
圖一. 傳統的被動性負載之雷射二極體驅動電路。 
 4 
 
(3) 用於 4PAM 之自動增益控制放大器[13]-[17] 
 
本計劃提出一個無電感下資料傳輸速率達
8Gbps，以數位方式控制增益的自動增益控制系
統，系統如圖七所示。內含之可調增益放大器
之部份，提出巢狀主動回授架構來增加傳輸頻
寬，且使其轉移函式符合貝索濾波器響應，以
減少群體延遲變異量。 
若視核心 Cherry-Hooper 放大器為二階轉移
函式，而輸入以及回授轉導級為單零點系統，
則整體 VGA 系統轉移函式可堆導成為： 
)21)(1(
'
1)1(
)1(
 
2
2
nnpxzf
zi
si
sf
in
out
s
s
s
A
s
s
R
R
V
V
ωω
ζ
ωω
ω
+++⋅++
+
⋅≈
   (1) 
其中 Rsi、Rsf、ωzi、ωzf 分別代表輸入以及回授
級的源級退化阻值與其產生的零點，ωpx 為回授
節點形成的極點，δ與ωn 為二階 Cherry-Hooper
放大器的 damping factor 與 natural frequency，A’
為這些因子所形成的變異量。 
再利用數位電路實現具有【二分搜尋/線性搜
尋】雙模式的增益控制電路達到快速鎖定、長
時穩定的設計考量。電壓偵測器中利用數位電
路設置了開關機制來減少重置時間以及趨穩時
間；比較器亦使其具有遲滯效應，避免雜訊干
R1 R2
M1 M2
VDD
M3 M4
IB2
M8M7
IB4
L1 L2
R5 R6
M5 M6
IB3
VDD
L5 L6
R3
VDD
L3
R4
L4
IB1
vout1
vout2
RF1
RF2
SML Detector
iin
Dlight Ddark
VSML
VR
 
 
圖五. 本計劃所提出之轉阻放大器電路圖。 
    
 
圖六. 所量測到OEIC之10-Gbps眼圖。                          圖七. 自動增益控制電路。  
 
 6 
調增益的濾波器，使用被動元件來實現架構中
的的 delay，將輸入經過 delay 乘上權重後相加
可得輸出，適當的調整權重後可消去訊號
pre-cursor 的效應。 
決策回饋等化器使用 sign-sign LMS 演算法
實現，以解決 post-cursor 的問題。sign-sign LMS
演算法如下式所示，輸出是經由權重乘上各個
tap 的決策值之後相加所得： 
1
0
[ ] [ ] [ ]
−
=
= ⋅ −∑
N
i
i
y n W n a n i
    
 
而更新權重的式子如下： 
[ 1] [ ] [ ] [ ]+ = + ⋅ ⋅ −i iW n W n e n a n iµ  
 
其中 Wi[n]為第 i 個 tap 的權重。µ為 step size。 
依上述演算法，實做架構如圖十二所示，將
接受到的訊號經過比較器量化出二位元訊號
a[n]為決策值，此決策值經過 delay 可得到
a[n-i]。將之與積分器內存值 Wi[n]相乘後
feedback回來相加，此值即是前幾個 bit對現在
需決策的 bit 所造成的影響，將之與 input 相加
可消去 post-cursor 所帶來的影響。此外為了更
新 Wi[n]需要誤差值，此值可由取量化前後的結
果輸入另一個比較器得到，輸入比較器的目的
為將誤差量化為另一個二位元訊號 e[n]，即可由
上式 2更新 Wi[n]。 
 
 
四、結論與討論 
此整合型計畫之子計畫六已完整的執行完
畢，由實際晶片驗證並與模擬結果獲得相互的
佐證並且獲得預期的研究結果。更詳細的研究
成果內容，敬請參閱本研究群所發表之論文。 
本計劃的主持人與其執行團隊對於國科會
在研究計畫經費支持，表示非常感謝。 
 
五、計劃成果 
[1] Song-Yu Yang, Wei-Zen Chen, and Tai-You 
Lu, “A 7.1mW, 10GHz All Digital Frequency 
Synthesizer with Dynamically Reconfigured 
Digital Loop Filter in 90nm CMOS Technology”, 
IEEE Journal of Solid-State Circuits, accepted for 
publication. 
[2] Wei-Zen Chen, Ruei-Ming Gan, and 
Shih-Hao Huang, ”A Single Chip 2.5 Gbps 
CMOS Burst Mode Optical Receiver”, IEEE 
Transactions on Circuits and Systems-(I), vol. 56, 
NO. 10, pp. 2325-2331, Oct., 2009. 
 
[3] Song-Yu Yang and  Wei-Zen Chen, “ A 7.1 
mW, 10-GHz All Digital Frequency Synthesizer 
with Dynamically Reconfigured Digital Loop 
Filter in 90 nm CMOS Technology”, 2009 IEEE 
International Solid-State Circuits Conference Dig. 
of Tech. Papers, pp. 90-91. 
[4]  Wei-Zen Chen and Shih-Hao Huang,“ A 
10-Gbps CMOS Single Chip Optical Receiver 
with 2-D Meshed Spatially-Modulated Light 
Detector”, 2009 IEEE Custom Integrated Circuit 
Conference, September, 2009. 
[5] Guo-Wei Wu, Wei-Zen Chen, and Shih-Hao 
Huang,“ An 8 Gbps Fast-Locked Automatic Gain 
Control for PAM Receiver,”, 2008 IEEE Asian 
Solid-State Circuits Conference, Nov. 2009.  
[6] 2009 中國工程師學會青年論文獎 (黃世豪) 
[7] 2009 Electronic Technology Symposium 最佳
論文獎 (黃世豪) 
[8] 國科會晶片設計製作中心 (CIC) 2009 特別
設計獎 (楊松諭)  
 
六、參考文獻 
 
[1] H. Ransijn, G. Salvador, D. D. Daugherty, and K. D 
Gaynor, “A 10-Gb/s Laser/Modulator Driver IC with a 
Dual-Mode Actively Matched Output Buffer,” IEEE J. 
Solid-State Circuits, vol. 36, no. 9, pp. 1314-1320, 
Sept. 2001. 
[2] R. Farjad-Rad, C.-K Ken Yang, M. Horowitz, and T. 
Lee. “A 0.4µum CMOS 10 Gb/s 4-PAM Pre-Emphasis 
Serial Link Transmitter,” IEEE J. Solid-State Circuits, 
vol. 34, no. 5, pp. 580-585, May 1999. 
[3] C.-H. Lin and S.-J, Jou “A 4/2 PAM Pre-emphasis 
Transmitter with Combined,” ASSCC, pp. 189-192, 
Nov. 2005. 
[4] S.M. Csutak, et al., ”High-speed monolithically 
integrated silicon photoreceivers fabricated in 130-nm 
CMOS technology,” IEEE Photonics Technology 
Letters, pp. 516-518, Apr. 2002. 
