Fitter report for mips_cpu
Mon Dec 04 19:42:44 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ALTSYNCRAM
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 04 19:42:44 2023       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; mips_cpu                                    ;
; Top-level Entity Name              ; mipsboard                                   ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 3,226 / 49,760 ( 6 % )                      ;
;     Total combinational functions  ; 3,079 / 49,760 ( 6 % )                      ;
;     Dedicated logic registers      ; 1,559 / 49,760 ( 3 % )                      ;
; Total registers                    ; 1559                                        ;
; Total pins                         ; 55 / 360 ( 15 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 8,192 / 1,677,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 16 / 288 ( 6 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES    ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.91        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.0%      ;
;     Processor 3            ;  13.0%      ;
;     Processor 4            ;  12.9%      ;
;     Processor 5            ;  12.9%      ;
;     Processor 6            ;  12.9%      ;
;     Processor 7            ;  12.9%      ;
;     Processor 8            ;  12.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                     ;
+--------------+----------------+--------------+-----------------+-----------------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To      ; Ignored Value         ; Ignored Source ;
+--------------+----------------+--------------+-----------------+-----------------------+----------------+
; Location     ;                ;              ; ADC_CLK_10      ; PIN_N5                ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[0]   ; PIN_AB5               ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[10]  ; PIN_AB19              ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[11]  ; PIN_AA19              ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[12]  ; PIN_Y19               ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[13]  ; PIN_AB20              ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[14]  ; PIN_AB21              ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[15]  ; PIN_AA20              ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[1]   ; PIN_AB6               ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[2]   ; PIN_AB7               ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[3]   ; PIN_AB8               ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[4]   ; PIN_AB9               ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[5]   ; PIN_Y10               ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[6]   ; PIN_AA11              ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[7]   ; PIN_AA12              ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[8]   ; PIN_AB17              ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO[9]   ; PIN_AA17              ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_RESET_N ; PIN_F16               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]    ; PIN_U17               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10]   ; PIN_T20               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11]   ; PIN_P20               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12]   ; PIN_R20               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]    ; PIN_W19               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]    ; PIN_V18               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]    ; PIN_U18               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]    ; PIN_U19               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]    ; PIN_T18               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]    ; PIN_T19               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]    ; PIN_R18               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]    ; PIN_P18               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]    ; PIN_P19               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[0]      ; PIN_T21               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[1]      ; PIN_T22               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N      ; PIN_U21               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE        ; PIN_N22               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK        ; PIN_L14               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N       ; PIN_U20               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]      ; PIN_Y21               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]     ; PIN_H21               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]     ; PIN_H22               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]     ; PIN_G22               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]     ; PIN_G20               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]     ; PIN_G19               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]     ; PIN_F22               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]      ; PIN_Y20               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]      ; PIN_AA22              ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]      ; PIN_AA21              ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]      ; PIN_Y22               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]      ; PIN_W22               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]      ; PIN_W20               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]      ; PIN_V21               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]      ; PIN_P21               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]      ; PIN_J22               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM       ; PIN_V22               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N      ; PIN_U22               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM       ; PIN_J21               ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N       ; PIN_V20               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[0]         ; PIN_V10               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[10]        ; PIN_W5                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[11]        ; PIN_AA15              ; QSF Assignment ;
; Location     ;                ;              ; GPIO[12]        ; PIN_AA14              ; QSF Assignment ;
; Location     ;                ;              ; GPIO[13]        ; PIN_W13               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[14]        ; PIN_W12               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[15]        ; PIN_AB13              ; QSF Assignment ;
; Location     ;                ;              ; GPIO[16]        ; PIN_AB12              ; QSF Assignment ;
; Location     ;                ;              ; GPIO[17]        ; PIN_Y11               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[18]        ; PIN_AB11              ; QSF Assignment ;
; Location     ;                ;              ; GPIO[19]        ; PIN_W11               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[1]         ; PIN_W10               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[20]        ; PIN_AB10              ; QSF Assignment ;
; Location     ;                ;              ; GPIO[21]        ; PIN_AA10              ; QSF Assignment ;
; Location     ;                ;              ; GPIO[22]        ; PIN_AA9               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[23]        ; PIN_Y8                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[24]        ; PIN_AA8               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[25]        ; PIN_Y7                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[26]        ; PIN_AA7               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[27]        ; PIN_Y6                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[28]        ; PIN_AA6               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[29]        ; PIN_Y5                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[2]         ; PIN_V9                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[30]        ; PIN_AA5               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[31]        ; PIN_Y4                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[32]        ; PIN_AB3               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[33]        ; PIN_Y3                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[34]        ; PIN_AB2               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[35]        ; PIN_AA2               ; QSF Assignment ;
; Location     ;                ;              ; GPIO[3]         ; PIN_W9                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[4]         ; PIN_V8                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[5]         ; PIN_W8                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[6]         ; PIN_V7                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[7]         ; PIN_W7                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[8]         ; PIN_W6                ; QSF Assignment ;
; Location     ;                ;              ; GPIO[9]         ; PIN_V5                ; QSF Assignment ;
; Location     ;                ;              ; GSENSOR_CS_N    ; PIN_AB16              ; QSF Assignment ;
; Location     ;                ;              ; GSENSOR_INT[1]  ; PIN_Y14               ; QSF Assignment ;
; Location     ;                ;              ; GSENSOR_INT[2]  ; PIN_Y13               ; QSF Assignment ;
; Location     ;                ;              ; GSENSOR_SCLK    ; PIN_AB15              ; QSF Assignment ;
; Location     ;                ;              ; GSENSOR_SDI     ; PIN_V11               ; QSF Assignment ;
; Location     ;                ;              ; GSENSOR_SDO     ; PIN_V12               ; QSF Assignment ;
; Location     ;                ;              ; LEDR[0]         ; PIN_A8                ; QSF Assignment ;
; Location     ;                ;              ; LEDR[1]         ; PIN_A9                ; QSF Assignment ;
; Location     ;                ;              ; LEDR[2]         ; PIN_A10               ; QSF Assignment ;
; Location     ;                ;              ; LEDR[3]         ; PIN_B10               ; QSF Assignment ;
; Location     ;                ;              ; LEDR[4]         ; PIN_D13               ; QSF Assignment ;
; Location     ;                ;              ; LEDR[5]         ; PIN_C13               ; QSF Assignment ;
; Location     ;                ;              ; LEDR[6]         ; PIN_E14               ; QSF Assignment ;
; Location     ;                ;              ; LEDR[7]         ; PIN_D14               ; QSF Assignment ;
; Location     ;                ;              ; LEDR[8]         ; PIN_A11               ; QSF Assignment ;
; Location     ;                ;              ; LEDR[9]         ; PIN_B11               ; QSF Assignment ;
; Location     ;                ;              ; MAX10_CLK2_50   ; PIN_N14               ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]        ; PIN_P1                ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]        ; PIN_T1                ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]        ; PIN_P4                ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]        ; PIN_N2                ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]        ; PIN_W1                ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]        ; PIN_T2                ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]        ; PIN_R2                ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]        ; PIN_R1                ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS          ; PIN_N3                ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]        ; PIN_AA1               ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]        ; PIN_V1                ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]        ; PIN_Y2                ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]        ; PIN_Y1                ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS          ; PIN_N1                ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ADC_CLK_10      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[0]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[10]  ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[11]  ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[12]  ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[13]  ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[14]  ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[15]  ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[1]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[2]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[3]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[4]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[5]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[6]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[7]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[8]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_IO[9]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; ARDUINO_RESET_N ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[0]    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[10]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[11]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[12]   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[1]    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[2]    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[3]    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[4]    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[5]    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[6]    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[7]    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[8]    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_ADDR[9]    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_BA[0]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_BA[1]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_CAS_N      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_CKE        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_CLK        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_CS_N       ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[0]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[10]     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[11]     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[12]     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[13]     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[14]     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[15]     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[1]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[2]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[3]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[4]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[5]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[6]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[7]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[8]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_DQ[9]      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_LDQM       ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_RAS_N      ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_UDQM       ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; DRAM_WE_N       ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[0]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[10]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[11]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[12]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[13]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[14]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[15]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[16]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[17]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[18]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[19]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[1]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[20]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[21]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[22]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[23]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[24]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[25]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[26]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[27]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[28]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[29]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[2]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[30]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[31]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[32]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[33]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[34]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[35]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[3]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[4]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[5]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[6]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[7]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[8]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GPIO[9]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GSENSOR_CS_N    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GSENSOR_INT[1]  ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GSENSOR_INT[2]  ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GSENSOR_SCLK    ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GSENSOR_SDI     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; GSENSOR_SDO     ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; HEX0[7]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; HEX1[7]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; HEX2[7]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; HEX3[7]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; HEX4[7]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; HEX5[7]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; KEY[0]          ; 3.3 V SCHMITT TRIGGER ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; KEY[1]          ; 3.3 V SCHMITT TRIGGER ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; LEDR[0]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; LEDR[1]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; LEDR[2]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; LEDR[3]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; LEDR[4]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; LEDR[5]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; LEDR[6]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; LEDR[7]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; LEDR[8]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; LEDR[9]         ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; MAX10_CLK1_50   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; MAX10_CLK2_50   ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; SW[0]           ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; SW[1]           ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; SW[2]           ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; SW[3]           ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; SW[4]           ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; SW[5]           ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; SW[6]           ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; SW[7]           ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; SW[8]           ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; SW[9]           ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_B[0]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_B[1]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_B[2]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_B[3]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_G[0]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_G[1]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_G[2]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_G[3]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_HS          ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_R[0]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_R[1]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_R[2]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_R[3]        ; 3.3-V LVTTL           ; QSF Assignment ;
; I/O Standard ; mipsboard      ;              ; VGA_VS          ; 3.3-V LVTTL           ; QSF Assignment ;
+--------------+----------------+--------------+-----------------+-----------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4818 ) ; 0.00 % ( 0 / 4818 )        ; 0.00 % ( 0 / 4818 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4818 ) ; 0.00 % ( 0 / 4818 )        ; 0.00 % ( 0 / 4818 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4603 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 207 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/steve/git_repos/school/EEL4712/mini-project/output_files/mips_cpu.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 3,226 / 49,760 ( 6 % )      ;
;     -- Combinational with no register       ; 1667                        ;
;     -- Register only                        ; 147                         ;
;     -- Combinational with a register        ; 1412                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2251                        ;
;     -- 3 input functions                    ; 630                         ;
;     -- <=2 input functions                  ; 198                         ;
;     -- Register only                        ; 147                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 2794                        ;
;     -- arithmetic mode                      ; 285                         ;
;                                             ;                             ;
; Total registers*                            ; 1,559 / 51,509 ( 3 % )      ;
;     -- Dedicated logic registers            ; 1,559 / 49,760 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 270 / 3,110 ( 9 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 55 / 360 ( 15 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 2 / 182 ( 1 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 8,192 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 1,677,312 ( 1 % )  ;
; Embedded Multiplier 9-bit elements          ; 16 / 288 ( 6 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 2                           ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 3.7% / 3.6% / 3.8%          ;
; Peak interconnect usage (total/H/V)         ; 37.4% / 36.2% / 39.0%       ;
; Maximum fan-out                             ; 1411                        ;
; Highest non-global fan-out                  ; 1303                        ;
; Total fan-out                               ; 17903                       ;
; Average fan-out                             ; 3.63                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;
; Total logic elements                        ; 3082 / 49760 ( 6 % ) ; 144 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1609                 ; 58                    ; 0                              ;
;     -- Register only                        ; 124                  ; 23                    ; 0                              ;
;     -- Combinational with a register        ; 1349                 ; 63                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;
;     -- 4 input functions                    ; 2201                 ; 50                    ; 0                              ;
;     -- 3 input functions                    ; 596                  ; 34                    ; 0                              ;
;     -- <=2 input functions                  ; 161                  ; 37                    ; 0                              ;
;     -- Register only                        ; 124                  ; 23                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;
;     -- normal mode                          ; 2681                 ; 113                   ; 0                              ;
;     -- arithmetic mode                      ; 277                  ; 8                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total registers                             ; 1473                 ; 86                    ; 0                              ;
;     -- Dedicated logic registers            ; 1473 / 49760 ( 3 % ) ; 86 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total LABs:  partially or completely used   ; 258 / 3110 ( 8 % )   ; 13 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ;
; I/O pins                                    ; 55                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 16 / 288 ( 6 % )     ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 8192                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 2 / 182 ( 1 % )      ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;
;     -- Input Connections                    ; 135                  ; 127                   ; 0                              ;
;     -- Registered Input Connections         ; 81                   ; 93                    ; 0                              ;
;     -- Output Connections                   ; 197                  ; 65                    ; 0                              ;
;     -- Registered Output Connections        ; 8                    ; 65                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;
;     -- Total Connections                    ; 17642                ; 746                   ; 4                              ;
;     -- Registered Connections               ; 5579                 ; 491                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;
;     -- Top                                  ; 140                  ; 192                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 192                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;
;     -- Input Ports                          ; 34                   ; 43                    ; 0                              ;
;     -- Output Ports                         ; 52                   ; 60                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 27                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 1                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 25                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 30                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 44                    ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; clk         ; P11   ; 3        ; 34           ; 0            ; 28           ; 1411                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; inport_en   ; B8    ; 7        ; 46           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; input_sw[0] ; C10   ; 7        ; 51           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; input_sw[1] ; C11   ; 7        ; 51           ; 54           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; input_sw[2] ; D12   ; 7        ; 51           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; input_sw[3] ; C12   ; 7        ; 54           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; input_sw[4] ; A12   ; 7        ; 54           ; 54           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; input_sw[5] ; B12   ; 7        ; 49           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; input_sw[6] ; A13   ; 7        ; 54           ; 54           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; input_sw[7] ; A14   ; 7        ; 58           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; input_sw[8] ; B14   ; 7        ; 56           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; input_sw[9] ; F15   ; 7        ; 69           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; reset       ; A7    ; 7        ; 49           ; 54           ; 28           ; 1303                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; hex0[0] ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[1] ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[2] ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[3] ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[4] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[5] ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[6] ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[0] ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[1] ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[2] ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[3] ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[4] ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[5] ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[6] ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[0] ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[1] ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[2] ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[3] ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[4] ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[5] ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[6] ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[0] ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[1] ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[2] ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[3] ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[4] ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[5] ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[6] ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[0] ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[1] ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[2] ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[3] ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[4] ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[5] ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[6] ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[0] ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[1] ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[2] ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[3] ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[4] ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[5] ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[6] ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 27 / 60 ( 45 % ) ; 3.3V          ; --           ;
; 7        ; 27 / 52 ( 52 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 483        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 475        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 473        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 471        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 445        ; 7        ; reset                                ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 449        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 439        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 437        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 435        ; 7        ; input_sw[4]                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; input_sw[6]                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; input_sw[7]                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 419        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 407        ; 7        ; hex1[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; hex1[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 401        ; 7        ; hex2[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; hex2[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B2       ; 493        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 484        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 486        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 485        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 451        ; 7        ; inport_en                            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 443        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 441        ; 7        ; input_sw[5]                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; input_sw[8]                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; hex1[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; hex1[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; hex2[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; hex2[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; hex2[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; hex2[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C3       ; 497        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 487        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 489        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 477        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 467        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 465        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 442        ; 7        ; input_sw[0]                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; input_sw[1]                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; input_sw[3]                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 424        ; 7        ; hex0[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; hex0[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; hex0[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; hex0[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; hex1[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; hex3[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; hex3[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 343        ; 6        ; hex2[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 496        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 479        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 474        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 476        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; input_sw[2]                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 428        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; hex0[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; hex1[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; hex3[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 478        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 466        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 430        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 406        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 390        ; 7        ; hex0[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; hex0[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; hex3[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; hex1[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; hex4[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; hex4[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; hex3[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; hex3[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; input_sw[9]                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 364        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ; 354        ; 6        ; hex4[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; hex4[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; hex4[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; hex3[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 328        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 444        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 432        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 420        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 374        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 372        ; 6        ; hex4[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 323        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 321        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ; 434        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 422        ; 7        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 368        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 370        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; hex4[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; hex5[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 325        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 358        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 361        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 363        ; 6        ; hex5[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 324        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; hex5[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 77         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 332        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; hex5[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 315        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 87         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 73         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 58         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 86         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; hex5[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; hex5[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; hex5[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 307        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 85         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ; 142        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 154        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 166        ; 3        ; clk                                  ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 198        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 306        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 304        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 309        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 311        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 305        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 123        ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 80         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 82         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 152        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 164        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 196        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 294        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R15      ; 292        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 81         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 83         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 122        ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 296        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 297        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 293        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 295        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 90         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 93         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 92         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 94         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 128        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 130        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 244        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 282        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 290        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 300        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 302        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 125        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ; 127        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 138        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 162        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 174        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 204        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 216        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 210        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 242        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 280        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 289        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 291        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W4       ; 132        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W5       ; 124        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ; 126        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 148        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 150        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 144        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 146        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 193        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ; 195        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 194        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 206        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 218        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 240        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 226        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W19      ; 284        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 286        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT                       ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT                       ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; hex0[0]  ; Missing drive strength ;
; hex0[1]  ; Missing drive strength ;
; hex0[2]  ; Missing drive strength ;
; hex0[3]  ; Missing drive strength ;
; hex0[4]  ; Missing drive strength ;
; hex0[5]  ; Missing drive strength ;
; hex0[6]  ; Missing drive strength ;
; hex1[0]  ; Missing drive strength ;
; hex1[1]  ; Missing drive strength ;
; hex1[2]  ; Missing drive strength ;
; hex1[3]  ; Missing drive strength ;
; hex1[4]  ; Missing drive strength ;
; hex1[5]  ; Missing drive strength ;
; hex1[6]  ; Missing drive strength ;
; hex2[0]  ; Missing drive strength ;
; hex2[1]  ; Missing drive strength ;
; hex2[2]  ; Missing drive strength ;
; hex2[3]  ; Missing drive strength ;
; hex2[4]  ; Missing drive strength ;
; hex2[5]  ; Missing drive strength ;
; hex2[6]  ; Missing drive strength ;
; hex3[0]  ; Missing drive strength ;
; hex3[1]  ; Missing drive strength ;
; hex3[2]  ; Missing drive strength ;
; hex3[3]  ; Missing drive strength ;
; hex3[4]  ; Missing drive strength ;
; hex3[5]  ; Missing drive strength ;
; hex3[6]  ; Missing drive strength ;
; hex4[0]  ; Missing drive strength ;
; hex4[1]  ; Missing drive strength ;
; hex4[2]  ; Missing drive strength ;
; hex4[3]  ; Missing drive strength ;
; hex4[4]  ; Missing drive strength ;
; hex4[5]  ; Missing drive strength ;
; hex4[6]  ; Missing drive strength ;
; hex5[0]  ; Missing drive strength ;
; hex5[1]  ; Missing drive strength ;
; hex5[2]  ; Missing drive strength ;
; hex5[3]  ; Missing drive strength ;
; hex5[4]  ; Missing drive strength ;
; hex5[5]  ; Missing drive strength ;
; hex5[6]  ; Missing drive strength ;
+----------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                   ; Entity Name                          ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+
; |mipsboard                                                                                                                              ; 3226 (2)    ; 1559 (0)                  ; 0 (0)         ; 8192        ; 2    ; 1          ; 16           ; 0       ; 8         ; 55   ; 0            ; 1667 (2)     ; 147 (0)           ; 1412 (0)         ; 0          ; |mipsboard                                                                                                                                                                                                                                                                                                                                            ; mipsboard                            ; work         ;
;    |MIPS4712:cpu|                                                                                                                       ; 3057 (0)    ; 1473 (0)                  ; 0 (0)         ; 8192        ; 2    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 1584 (0)     ; 124 (0)           ; 1349 (0)         ; 0          ; |mipsboard|MIPS4712:cpu                                                                                                                                                                                                                                                                                                                               ; MIPS4712                             ; work         ;
;       |MIPS_controller:controllercircuit|                                                                                               ; 61 (61)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 2 (2)             ; 25 (25)          ; 0          ; |mipsboard|MIPS4712:cpu|MIPS_controller:controllercircuit                                                                                                                                                                                                                                                                                             ; MIPS_controller                      ; work         ;
;       |datapath:datapathcircuit|                                                                                                        ; 3001 (4)    ; 1450 (0)                  ; 0 (0)         ; 8192        ; 2    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 1550 (4)     ; 122 (0)           ; 1329 (0)         ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit                                                                                                                                                                                                                                                                                                      ; datapath                             ; work         ;
;          |MIPS_ALU:alu|                                                                                                                 ; 995 (824)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 930 (763)    ; 0 (0)             ; 65 (61)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu                                                                                                                                                                                                                                                                                         ; MIPS_ALU                             ; work         ;
;             |lpm_mult:Mult0|                                                                                                            ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult0                                                                                                                                                                                                                                                                          ; lpm_mult                             ; work         ;
;                |mult_qgs:auto_generated|                                                                                                ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult0|mult_qgs:auto_generated                                                                                                                                                                                                                                                  ; mult_qgs                             ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult1                                                                                                                                                                                                                                                                          ; lpm_mult                             ; work         ;
;                |mult_tns:auto_generated|                                                                                                ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 4 (4)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult1|mult_tns:auto_generated                                                                                                                                                                                                                                                  ; mult_tns                             ; work         ;
;          |alu_controller:alucontroller|                                                                                                 ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 2 (2)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|alu_controller:alucontroller                                                                                                                                                                                                                                                                         ; alu_controller                       ; work         ;
;          |instruction_register:instructionregister|                                                                                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 23 (23)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|instruction_register:instructionregister                                                                                                                                                                                                                                                             ; instruction_register                 ; work         ;
;          |mux2to1:instructionregistermux|                                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|mux2to1:instructionregistermux                                                                                                                                                                                                                                                                       ; mux2to1                              ; work         ;
;          |mux2to1:programcountermux|                                                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|mux2to1:programcountermux                                                                                                                                                                                                                                                                            ; mux2to1                              ; work         ;
;          |mux2to1:registerfileoutputmux|                                                                                                ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|mux2to1:registerfileoutputmux                                                                                                                                                                                                                                                                        ; mux2to1                              ; work         ;
;          |mux4to1:alu_inputb_4x1mux|                                                                                                    ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 13 (13)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|mux4to1:alu_inputb_4x1mux                                                                                                                                                                                                                                                                            ; mux4to1                              ; work         ;
;          |mux4to1:aluresultmux|                                                                                                         ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 44 (44)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|mux4to1:aluresultmux                                                                                                                                                                                                                                                                                 ; mux4to1                              ; work         ;
;          |mux4to1:pcsourcemux|                                                                                                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|mux4to1:pcsourcemux                                                                                                                                                                                                                                                                                  ; mux4to1                              ; work         ;
;          |register_file:registerfile|                                                                                                   ; 1476 (1476) ; 1056 (1056)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 399 (399)    ; 47 (47)           ; 1030 (1030)      ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile                                                                                                                                                                                                                                                                           ; register_file                        ; work         ;
;          |sramandio:memoryunit|                                                                                                         ; 204 (0)     ; 138 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 27 (0)            ; 111 (2)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit                                                                                                                                                                                                                                                                                 ; sramandio                            ; work         ;
;             |SRAM:sram_mem|                                                                                                             ; 98 (0)      ; 64 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 7 (0)             ; 57 (0)           ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem                                                                                                                                                                                                                                                                   ; SRAM                                 ; work         ;
;                |altsyncram:altsyncram_component|                                                                                        ; 98 (0)      ; 64 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 7 (0)             ; 57 (0)           ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ; altsyncram                           ; work         ;
;                   |altsyncram_o4t3:auto_generated|                                                                                      ; 98 (0)      ; 64 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 7 (0)             ; 57 (0)           ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated                                                                                                                                                                                                    ; altsyncram_o4t3                      ; work         ;
;                      |altsyncram_3hq2:altsyncram1|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1                                                                                                                                                                        ; altsyncram_3hq2                      ; work         ;
;                      |sld_mod_ram_rom:mgl_prim2|                                                                                        ; 98 (78)     ; 64 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (23)      ; 7 (7)             ; 57 (48)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                          ; sld_mod_ram_rom                      ; work         ;
;                         |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                            ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                       ; sld_rom_sr                           ; work         ;
;             |sramandio_outputlogic:outputlogic|                                                                                         ; 62 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 32 (0)           ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|sramandio_outputlogic:outputlogic                                                                                                                                                                                                                                               ; sramandio_outputlogic                ; work         ;
;                |mux4to1:sramandio_outputlogic_mux|                                                                                      ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|sramandio_outputlogic:outputlogic|mux4to1:sramandio_outputlogic_mux                                                                                                                                                                                                             ; mux4to1                              ; work         ;
;                |sramandio_outputlogic_addressdecoder:sramandio_outputlogic_decoderlogic|                                                ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|sramandio_outputlogic:outputlogic|sramandio_outputlogic_addressdecoder:sramandio_outputlogic_decoderlogic                                                                                                                                                                       ; sramandio_outputlogic_addressdecoder ; work         ;
;                |thirtytwobitregister:sramandio_outputlogic_dff|                                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|sramandio_outputlogic:outputlogic|thirtytwobitregister:sramandio_outputlogic_dff                                                                                                                                                                                                ; thirtytwobitregister                 ; work         ;
;             |sramandio_sramenablelogic:sram_enablelogic|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|sramandio_sramenablelogic:sram_enablelogic                                                                                                                                                                                                                                      ; sramandio_sramenablelogic            ; work         ;
;             |thirtytwobitregister:inport0|                                                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 2 (2)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport0                                                                                                                                                                                                                                                    ; thirtytwobitregister                 ; work         ;
;             |thirtytwobitregister:inport1|                                                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 0 (0)            ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport1                                                                                                                                                                                                                                                    ; thirtytwobitregister                 ; work         ;
;             |thirtytwobitregister:outport|                                                                                              ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 20 (20)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:outport                                                                                                                                                                                                                                                    ; thirtytwobitregister                 ; work         ;
;          |thirtytwobitregister:aluresultregister|                                                                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister                                                                                                                                                                                                                                                               ; thirtytwobitregister                 ; work         ;
;          |thirtytwobitregister:hiregister|                                                                                              ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister                                                                                                                                                                                                                                                                      ; thirtytwobitregister                 ; work         ;
;          |thirtytwobitregister:loregister|                                                                                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister                                                                                                                                                                                                                                                                      ; thirtytwobitregister                 ; work         ;
;          |thirtytwobitregister:memorydataregister|                                                                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister                                                                                                                                                                                                                                                              ; thirtytwobitregister                 ; work         ;
;          |thirtytwobitregister:programcounter|                                                                                          ; 47 (47)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 5 (5)             ; 30 (30)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter                                                                                                                                                                                                                                                                  ; thirtytwobitregister                 ; work         ;
;          |thirtytwobitregister:registerfilerega|                                                                                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega                                                                                                                                                                                                                                                                ; thirtytwobitregister                 ; work         ;
;          |thirtytwobitregister:registerfileregb|                                                                                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; 0          ; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb                                                                                                                                                                                                                                                                ; thirtytwobitregister                 ; work         ;
;    |decoder7seg:decoder0|                                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |mipsboard|decoder7seg:decoder0                                                                                                                                                                                                                                                                                                                       ; decoder7seg                          ; work         ;
;    |decoder7seg:decoder1|                                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; 0          ; |mipsboard|decoder7seg:decoder1                                                                                                                                                                                                                                                                                                                       ; decoder7seg                          ; work         ;
;    |decoder7seg:decoder2|                                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; 0          ; |mipsboard|decoder7seg:decoder2                                                                                                                                                                                                                                                                                                                       ; decoder7seg                          ; work         ;
;    |decoder7seg:decoder3|                                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |mipsboard|decoder7seg:decoder3                                                                                                                                                                                                                                                                                                                       ; decoder7seg                          ; work         ;
;    |decoder7seg:decoder4|                                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |mipsboard|decoder7seg:decoder4                                                                                                                                                                                                                                                                                                                       ; decoder7seg                          ; work         ;
;    |decoder7seg:decoder5|                                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0          ; |mipsboard|decoder7seg:decoder5                                                                                                                                                                                                                                                                                                                       ; decoder7seg                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 144 (1)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (1)       ; 23 (0)            ; 63 (0)           ; 0          ; |mipsboard|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                              ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 143 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 23 (0)            ; 63 (0)           ; 0          ; |mipsboard|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input          ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 143 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 23 (0)            ; 63 (0)           ; 0          ; |mipsboard|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                          ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 143 (6)     ; 86 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (1)       ; 23 (4)            ; 63 (0)           ; 0          ; |mipsboard|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab              ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 138 (0)     ; 81 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 19 (0)            ; 63 (0)           ; 0          ; |mipsboard|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric    ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 138 (100)   ; 81 (53)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (46)      ; 19 (18)           ; 63 (37)          ; 0          ; |mipsboard|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                         ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; 0          ; |mipsboard|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                           ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; 0          ; |mipsboard|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                       ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; hex0[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input_sw[4] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; inport_en   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input_sw[9] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; input_sw[0] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input_sw[2] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; input_sw[5] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input_sw[3] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input_sw[1] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; input_sw[7] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; input_sw[6] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; input_sw[8] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                             ;                   ;         ;
; reset                                                                                                           ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[0]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[1]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[2]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[3]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[4]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[5]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[6]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[7]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[8]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[9]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[10]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[11]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[12]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[13]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[14]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[15]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[16]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[17]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[18]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[19]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[20]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[21]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[22]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[23]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[0]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[1]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[2]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[3]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[4]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[5]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[6]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[7]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[8]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[9]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[10]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[11]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[12]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[13]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[14]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[15]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[16]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[17]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[18]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[19]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[20]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[21]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[22]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[23]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[24]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[25]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[26]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[27]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[28]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[29]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[30]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:aluresultregister|sigout[31]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[0]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[1]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[2]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[3]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[4]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[5]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[6]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[7]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[8]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[9]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[10]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[11]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[12]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[13]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[14]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[15]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[16]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[17]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[18]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[19]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[20]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[21]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[22]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[23]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[24]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[25]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[26]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[27]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[28]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[29]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[30]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:loregister|sigout[31]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[0]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[1]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[2]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[3]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[4]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[5]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[6]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[7]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[8]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[9]                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[10]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[11]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[12]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[13]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[14]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[15]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[16]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[17]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[18]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[19]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[20]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[21]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[22]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[23]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[24]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[25]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[26]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[27]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[28]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[29]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[30]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:hiregister|sigout[31]                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[0]                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[1]                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[30]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[31]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.compute_R                                           ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.store_inregisterfile_R                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.compute_I                                           ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.memaccess_SW                                        ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.memaccess_lw                                        ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.memaccess_lw_buffer0                                ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.memaccess_lw_buffer1                                ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.storein_memorydataregister                          ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.store_inregisterfile_lw                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.determine_branch                                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.halt                                                ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[5]                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[8]                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[7]                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[6]                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[4]                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[3]                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[2]                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[26]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[29]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[14]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[15]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[16]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[17]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[18]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[28]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[27]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[25]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[24]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[23]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[22]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[21]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[20]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[19]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[13]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[12]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[11]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[10]                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[9]                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.compute_address                                     ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[2]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.decode                                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.compute_jal                                         ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.load_aluinputregs                                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.compute_branch                                      ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.fetch                                               ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.fetch_buffer0                                       ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.fetch_buffer1                                       ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[31]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[30]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[29]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[27]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[28]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[26]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[25]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfileregb|sigout[24]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[1]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[0]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.store_inregisterfile_I                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.jump_register                                       ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.jump_address                                        ; 0                 ; 6       ;
;      - MIPS4712:cpu|MIPS_controller:controllercircuit|state.store_jal                                           ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[5]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[4]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[3]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[6]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[7]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[8]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[9]                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[10]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[11]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[12]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[13]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[14]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[15]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[16]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[17]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[18]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[19]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[20]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[21]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[22]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[23]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[24]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[25]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[26]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[27]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[28]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[29]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[30]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:registerfilerega|sigout[31]                   ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][3]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][3]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][3]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][3]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][3]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][3]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][3]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][3]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][3]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data1[24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[3]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|rd_data0[31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][1]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][1]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][1]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][1]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][1]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][1]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][1]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][1]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][1]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][1]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][0]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][0]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][0]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][0]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][0]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][0]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][0]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][0]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][0]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][0]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][2]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][2]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][2]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][2]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][2]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][2]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][2]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][2]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][2]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][2]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][7]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][7]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][7]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][7]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][7]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][7]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][7]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][7]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][7]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][7]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][5]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][5]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][5]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][5]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][5]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][5]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][5]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][5]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][5]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][5]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][4]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][4]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][4]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][4]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][4]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][4]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][4]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][4]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][4]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][4]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][6]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][6]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][6]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][6]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][6]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][6]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][6]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][6]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][6]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][6]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][11]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][11]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][11]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][11]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][11]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][11]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][11]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][11]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][11]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][11]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][9]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][9]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][9]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][9]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][9]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][9]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][9]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][9]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][9]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][9]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][8]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][8]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][8]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][8]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][8]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][8]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][8]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][8]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][8]                              ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][8]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][10]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][10]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][10]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][10]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][10]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][10]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][10]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][10]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][10]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][10]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][15]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][15]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][15]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][15]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][15]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][15]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][15]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][15]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][15]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][15]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][13]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][13]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][13]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][13]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][13]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][13]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][13]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][13]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][13]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][13]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][12]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][12]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][12]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][12]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][12]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][12]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][12]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][12]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][12]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][12]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][14]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][14]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][14]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][14]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][14]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][14]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][14]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][14]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][14]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][14]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][19]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][19]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][19]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][19]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][19]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][19]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][19]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][19]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][19]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][19]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][17]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][17]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][17]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][17]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][17]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][17]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][17]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][17]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][17]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][17]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][16]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][16]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][16]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][16]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][16]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][16]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][16]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][16]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][16]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][16]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][18]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][18]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][18]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][18]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][18]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][18]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][18]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][18]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][18]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][18]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][23]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][23]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][23]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][23]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][23]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][23]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][23]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][23]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][23]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][23]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][21]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][21]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][21]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][21]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][21]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][21]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][21]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][21]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][21]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][21]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][20]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][20]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][20]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][20]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][20]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][20]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][20]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][20]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][20]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][20]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][22]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][22]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][22]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][22]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][22]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][22]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][22]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][22]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][22]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][22]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[3]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][31]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][31]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][31]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][31]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][31]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][31]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][31]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][31]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][31]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][31]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][30]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][30]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][30]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][30]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][30]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][30]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][30]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][30]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][30]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][30]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][29]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][29]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][29]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][29]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][29]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][29]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][29]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][29]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][29]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][29]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][27]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][27]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][27]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][27]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][27]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][27]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][27]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][27]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][27]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][27]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][28]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][28]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][28]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][28]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][28]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][28]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][28]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][28]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][28]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][28]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][26]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][26]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][26]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][26]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][26]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][26]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][26]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][26]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][26]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][26]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][25]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][25]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][25]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][25]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][25]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][25]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][25]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][25]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][25]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][25]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[26][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[22][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[18][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[30][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[21][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[25][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[17][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[29][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[20][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[24][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[16][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[28][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[27][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[23][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[19][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[9][24]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[10][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[8][24]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[11][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[6][24]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[5][24]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[4][24]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[7][24]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[2][24]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[1][24]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[3][24]                             ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[14][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[13][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[12][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[15][24]                            ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[1]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[0]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[2]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[7]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[5]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[4]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[6]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[11]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[9]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[8]                  ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[10]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[15]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[13]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[12]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[14]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[19]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[17]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[16]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[18]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[23]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[21]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[20]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[22]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[31]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[30]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[29]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[27]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[28]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[26]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[25]                 ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:memorydataregister|sigout[24]                 ; 0                 ; 6       ;
; input_sw[4]                                                                                                     ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport0|sigout[4]        ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport1|sigout[4]~feeder ; 0                 ; 6       ;
; inport_en                                                                                                       ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|inport0_en                                    ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|inport1_en                                    ; 0                 ; 6       ;
; input_sw[9]                                                                                                     ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|inport0_en                                    ; 1                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|inport1_en                                    ; 1                 ; 6       ;
; input_sw[0]                                                                                                     ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport0|sigout[0]~feeder ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport1|sigout[0]~feeder ; 0                 ; 6       ;
; input_sw[2]                                                                                                     ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport0|sigout[2]        ; 1                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport1|sigout[2]~feeder ; 1                 ; 6       ;
; input_sw[5]                                                                                                     ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport0|sigout[5]~feeder ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport1|sigout[5]~feeder ; 0                 ; 6       ;
; input_sw[3]                                                                                                     ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport0|sigout[3]~feeder ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport1|sigout[3]~feeder ; 0                 ; 6       ;
; input_sw[1]                                                                                                     ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport0|sigout[1]~feeder ; 1                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport1|sigout[1]~feeder ; 1                 ; 6       ;
; input_sw[7]                                                                                                     ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport0|sigout[7]~feeder ; 0                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport1|sigout[7]~feeder ; 0                 ; 6       ;
; input_sw[6]                                                                                                     ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport0|sigout[6]~feeder ; 1                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport1|sigout[6]~feeder ; 1                 ; 6       ;
; input_sw[8]                                                                                                     ;                   ;         ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport1|sigout[8]~feeder ; 1                 ; 6       ;
;      - MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|thirtytwobitregister:inport0|sigout[8]~feeder ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; MIPS4712:cpu|MIPS_controller:controllercircuit|WideOr18                                                                                                                                                                                                                                                                                                     ; LCCOMB_X47_Y29_N0  ; 34      ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|MIPS_controller:controllercircuit|WideOr20~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X54_Y29_N10 ; 33      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|MIPS_controller:controllercircuit|WideOr28~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X51_Y29_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|MIPS_controller:controllercircuit|irwrite~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y29_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|MIPS_controller:controllercircuit|state.determine_branch                                                                                                                                                                                                                                                                                       ; FF_X56_Y26_N3      ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|MIPS_controller:controllercircuit|state.store_jal                                                                                                                                                                                                                                                                                              ; FF_X51_Y29_N25     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|alu_controller:alucontroller|lo_en~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y25_N10 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|pc_enable~3                                                                                                                                                                                                                                                                                                           ; LCCOMB_X54_Y29_N12 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~15                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~16                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~17                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~18                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~20                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~21                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~22                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~23                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~24                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~25                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~26                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~27                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~29                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y26_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~30                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y27_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~31                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~32                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~33                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~34                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~36                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~37                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~38                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~39                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~40                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y27_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~41                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~42                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y27_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~43                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~44                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y28_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~45                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~46                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|Decoder0~47                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|register_file:registerfile|regs[31][23]~32                                                                                                                                                                                                                                                                            ; LCCOMB_X49_Y26_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                            ; LCCOMB_X37_Y34_N30 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                               ; LCCOMB_X37_Y34_N6  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                               ; LCCOMB_X38_Y34_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                               ; LCCOMB_X37_Y34_N26 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~12                                                                                                                                                                    ; LCCOMB_X37_Y34_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~2                                                                                                                                                                     ; LCCOMB_X37_Y34_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~3                                                                                                                           ; LCCOMB_X43_Y34_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~16                                                                                                                     ; LCCOMB_X43_Y34_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~19                                                                                                                     ; LCCOMB_X43_Y34_N6  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|inport0_en                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y37_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|inport1_en                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y37_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|sramandio_outputlogic:outputlogic|sramandio_outputlogic_addressdecoder:sramandio_outputlogic_decoderlogic|Equal1~28                                                                                                                                                                              ; LCCOMB_X50_Y28_N24 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|sramandio_sramenablelogic:sram_enablelogic|sram_enable_logic~0                                                                                                                                                                                                                                   ; LCCOMB_X44_Y33_N28 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|sramandio_sramenablelogic:sram_enablelogic|sram_write_en~0                                                                                                                                                                                                                                       ; LCCOMB_X44_Y33_N4  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[29]~38                                                                                                                                                                                                                                                                     ; LCCOMB_X54_Y29_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 152     ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                         ; PIN_P11            ; 1411    ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; reset                                                                                                                                                                                                                                                                                                                                                       ; PIN_A7             ; 1303    ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X42_Y37_N21     ; 23      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X40_Y37_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X40_Y37_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X40_Y37_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X40_Y37_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; FF_X39_Y38_N27     ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X38_Y38_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                              ; FF_X39_Y38_N25     ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X38_Y38_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~10              ; LCCOMB_X40_Y37_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19              ; LCCOMB_X42_Y35_N30 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~12      ; LCCOMB_X40_Y37_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~22 ; LCCOMB_X39_Y36_N10 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~23 ; LCCOMB_X39_Y36_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X38_Y37_N21     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X42_Y37_N7      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X39_Y37_N11     ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X42_Y37_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X42_Y37_N27     ; 22      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X40_Y37_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                           ;
+------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X43_Y40_N0 ; 152     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; clk                          ; PIN_P11         ; 1411    ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; reset~input ; 1303              ;
+-------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+--------------------------------+----------------------+-----------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                           ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF     ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+--------------------------------+----------------------+-----------------+------------------------+----------+------------------------+---------------+
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; gcd.mif ; M9K_X33_Y34_N0, M9K_X33_Y33_N0 ; Don't care           ; Old data        ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+--------------------------------+----------------------+-----------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |mipsboard|MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ALTSYNCRAM                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10001100000100001111111111111000) (68850934) (-1945042952) (-7-3-14-15000-8)    ;(10001100000100011111111111111100) (69050940) (-1944977412) (-7-3-14-14000-4)   ;(00010010001100000000000000000110) (-2080967290) (305135622) (12300006)   ;(00000010001100000100000000101011) (214040053) (36716587) (230402B)   ;(00010101000000000000000000000010) (-1794967294) (352321538) (15000002)   ;(00000010001100001000100000100011) (214104043) (36735011) (2308823)   ;(00001000000000000000000000000010) (1000000002) (134217730) (8000002)   ;(00000010000100011000000000100011) (204300043) (34701347) (2118023)   ;
;8;(00001000000000000000000000000010) (1000000002) (134217730) (8000002)    ;(10101100000100001111111111111100) (-226116356) (-1408172036) (-5-3-14-15000-4)   ;(00001000000000000000000000001010) (1000000012) (134217738) (800000A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 5           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult1|mult_tns:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y29_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult1|mult_tns:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y32_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult1|mult_tns:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y30_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y28_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y29_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult0|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y30_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult1|mult_tns:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ;                            ; DSPMULT_X48_Y28_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS4712:cpu|datapath:datapathcircuit|MIPS_ALU:alu|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ;                            ; DSPMULT_X68_Y27_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,215 / 148,641 ( 4 % ) ;
; C16 interconnects     ; 81 / 5,382 ( 2 % )      ;
; C4 interconnects      ; 4,141 / 106,704 ( 4 % ) ;
; Direct links          ; 523 / 148,641 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 1,552 / 49,760 ( 3 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 101 / 5,406 ( 2 % )     ;
; R4 interconnects      ; 5,555 / 147,764 ( 4 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.95) ; Number of LABs  (Total = 270) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 36                            ;
; 2                                           ; 9                             ;
; 3                                           ; 2                             ;
; 4                                           ; 3                             ;
; 5                                           ; 4                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 6                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 8                             ;
; 12                                          ; 9                             ;
; 13                                          ; 12                            ;
; 14                                          ; 14                            ;
; 15                                          ; 38                            ;
; 16                                          ; 117                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.04) ; Number of LABs  (Total = 270) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 167                           ;
; 1 Clock                            ; 200                           ;
; 1 Clock enable                     ; 70                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 12                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 99                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.47) ; Number of LABs  (Total = 270) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 15                            ;
; 2                                            ; 23                            ;
; 3                                            ; 2                             ;
; 4                                            ; 10                            ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 7                             ;
; 14                                           ; 6                             ;
; 15                                           ; 19                            ;
; 16                                           ; 33                            ;
; 17                                           ; 10                            ;
; 18                                           ; 6                             ;
; 19                                           ; 5                             ;
; 20                                           ; 12                            ;
; 21                                           ; 8                             ;
; 22                                           ; 11                            ;
; 23                                           ; 6                             ;
; 24                                           ; 7                             ;
; 25                                           ; 6                             ;
; 26                                           ; 10                            ;
; 27                                           ; 7                             ;
; 28                                           ; 7                             ;
; 29                                           ; 4                             ;
; 30                                           ; 8                             ;
; 31                                           ; 4                             ;
; 32                                           ; 28                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.49) ; Number of LABs  (Total = 270) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 3                             ;
; 1                                                ; 33                            ;
; 2                                                ; 12                            ;
; 3                                                ; 8                             ;
; 4                                                ; 6                             ;
; 5                                                ; 6                             ;
; 6                                                ; 12                            ;
; 7                                                ; 13                            ;
; 8                                                ; 12                            ;
; 9                                                ; 8                             ;
; 10                                               ; 20                            ;
; 11                                               ; 12                            ;
; 12                                               ; 15                            ;
; 13                                               ; 8                             ;
; 14                                               ; 18                            ;
; 15                                               ; 21                            ;
; 16                                               ; 25                            ;
; 17                                               ; 11                            ;
; 18                                               ; 3                             ;
; 19                                               ; 3                             ;
; 20                                               ; 4                             ;
; 21                                               ; 0                             ;
; 22                                               ; 7                             ;
; 23                                               ; 4                             ;
; 24                                               ; 1                             ;
; 25                                               ; 2                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 2                             ;
; 29                                               ; 0                             ;
; 30                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.96) ; Number of LABs  (Total = 270) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 12                            ;
; 4                                            ; 12                            ;
; 5                                            ; 4                             ;
; 6                                            ; 4                             ;
; 7                                            ; 7                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 7                             ;
; 11                                           ; 3                             ;
; 12                                           ; 6                             ;
; 13                                           ; 3                             ;
; 14                                           ; 4                             ;
; 15                                           ; 6                             ;
; 16                                           ; 18                            ;
; 17                                           ; 4                             ;
; 18                                           ; 11                            ;
; 19                                           ; 10                            ;
; 20                                           ; 7                             ;
; 21                                           ; 5                             ;
; 22                                           ; 4                             ;
; 23                                           ; 7                             ;
; 24                                           ; 8                             ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 5                             ;
; 28                                           ; 12                            ;
; 29                                           ; 5                             ;
; 30                                           ; 11                            ;
; 31                                           ; 14                            ;
; 32                                           ; 10                            ;
; 33                                           ; 18                            ;
; 34                                           ; 13                            ;
; 35                                           ; 6                             ;
; 36                                           ; 3                             ;
; 37                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 55           ; 0            ; 55           ; 0            ; 0            ; 59        ; 55           ; 0            ; 59        ; 59        ; 0            ; 0            ; 0            ; 0            ; 13           ; 0            ; 0            ; 13           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 59        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 59           ; 4            ; 59           ; 59           ; 0         ; 4            ; 59           ; 0         ; 0         ; 59           ; 59           ; 59           ; 59           ; 46           ; 59           ; 59           ; 46           ; 59           ; 59           ; 59           ; 59           ; 59           ; 59           ; 59           ; 59           ; 59           ; 0         ; 59           ; 59           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; hex0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_sw[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_en           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_sw[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_sw[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_sw[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_sw[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_sw[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_sw[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_sw[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_sw[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_sw[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; On                     ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 3.6               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                        ; Destination Register                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a8~portb_datain_reg0   ; 0.298             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a9~portb_datain_reg0   ; 0.298             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a15~portb_datain_reg0  ; 0.298             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a14~portb_datain_reg0  ; 0.298             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a13~portb_datain_reg0  ; 0.298             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a12~portb_datain_reg0  ; 0.298             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a11~portb_datain_reg0  ; 0.298             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a10~portb_datain_reg0  ; 0.298             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a6~portb_datain_reg0   ; 0.298             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a0~portb_datain_reg0   ; 0.298             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a1~portb_address_reg0  ; 0.119             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a31~portb_address_reg0 ; 0.087             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a31~portb_address_reg0 ; 0.065             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a31~portb_address_reg0 ; 0.055             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a31~portb_address_reg0 ; 0.055             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a31~portb_address_reg0 ; 0.054             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]  ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a31~portb_address_reg0 ; 0.044             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[31] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a31~portb_datain_reg0  ; 0.016             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[29] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a29~portb_datain_reg0  ; 0.016             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[27] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a27~portb_datain_reg0  ; 0.016             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[20] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a20~portb_datain_reg0  ; 0.016             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[17] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a17~portb_datain_reg0  ; 0.016             ;
; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16] ; MIPS4712:cpu|datapath:datapathcircuit|sramandio:memoryunit|SRAM:sram_mem|altsyncram:altsyncram_component|altsyncram_o4t3:auto_generated|altsyncram_3hq2:altsyncram1|ram_block3a16~portb_datain_reg0  ; 0.014             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 23 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "mips_cpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips_cpu.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register MIPS4712:cpu|datapath:datapathcircuit|thirtytwobitregister:programcounter|sigout[2] is being clocked by clk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 19
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CLK_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MAX10_CLK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X33_Y22 to location X44_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.48 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 13 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at P11 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 19
    Info (169178): Pin reset uses I/O standard 3.3 V Schmitt Trigger at A7 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 20
    Info (169178): Pin input_sw[4] uses I/O standard 3.3-V LVTTL at A12 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 11
    Info (169178): Pin inport_en uses I/O standard 3.3 V Schmitt Trigger at B8 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 10
    Info (169178): Pin input_sw[9] uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 11
    Info (169178): Pin input_sw[0] uses I/O standard 3.3-V LVTTL at C10 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 11
    Info (169178): Pin input_sw[2] uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 11
    Info (169178): Pin input_sw[5] uses I/O standard 3.3-V LVTTL at B12 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 11
    Info (169178): Pin input_sw[3] uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 11
    Info (169178): Pin input_sw[1] uses I/O standard 3.3-V LVTTL at C11 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 11
    Info (169178): Pin input_sw[7] uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 11
    Info (169178): Pin input_sw[6] uses I/O standard 3.3-V LVTTL at A13 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 11
    Info (169178): Pin input_sw[8] uses I/O standard 3.3-V LVTTL at B14 File: C:/Users/steve/git_repos/school/EEL4712/mini-project/mipsboard.vhd Line: 11
Info (144001): Generated suppressed messages file C:/Users/steve/git_repos/school/EEL4712/mini-project/output_files/mips_cpu.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 137 warnings
    Info: Peak virtual memory: 5974 megabytes
    Info: Processing ended: Mon Dec 04 19:42:45 2023
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/steve/git_repos/school/EEL4712/mini-project/output_files/mips_cpu.fit.smsg.


