// package NHSN

// import chisel3._
// import chisel3.util._
// import org.chipsalliance.cde.config._
// import NHDSU._
// import NHDSU.CHI._

// class AddrIncrementer(implicit p : Parameters) extends DSUModule {
// //------------------------------- IO define ---------------------------//
//     val io = IO(new Bundle {
//         val unpkAddr       = Input(UInt(dsuparam.addressBits.W))
//         val unpkAddrIncr   = Output(UInt(dsuparam.addressBits.W))
//         val unpkLast       = Output(Bool())
//         val reqBeats       = Input(UInt(2.W))
//         val unpkValid      = Output(Bool())
//         val reqValid       = Input(Bool())
//     })
// //----------------------------- Reg/Wire define ----------------------//

//   val addrCount            = RegInit(0.U(2.W))
//   val addrIncr             = RegInit(0.U(dsuparam.addressBits.W))
//   val addrWe               = WireInit(false.B)
 


// //------------------------------- Logic define ------------------------//


    

  
// }
