
`default_nettype none

module seg7_dec(
	input 			i_m3,
	input 			i_m2,
	input 			i_m1,
	input 			i_m0,
	output [7:0]	o_seg
);

	// Combinational Logic only
	// TODO

endmodule
