平成１９年３月２６日判決言渡
平成１８年（行ケ）第１０２９６号 審決取消請求事件
平成１９年３月１２日口頭弁論終結
判 決
原 告 ナショナル・セミコンダクター
・コーポレイション
（審決上の表示） ナショナル セミコンダクタ
コーポレイション
訴訟代理人弁理士 古 谷 聡
同 溝 部 孝 彦
同 西 山 清 春
被 告 特許庁長官 中 嶋 誠
指 定 代 理 人 工 藤 一 光
同 藤 内 光 武
同 右 田 勝 則
同 立 川 功
同 大 場 義 則
主 文
日と定める。
事 実 及 び 理 由
第１ 請求
特許庁が不服２００３−２０３４６号事件について平成１８年２月１５日に
した審決を取り消す。
第２ 当事者間に争いのない事実
原告は，平成５年（１９９３年）１２月２１日（優先権主張１９９２年１２
月２１日 米国 発明の名称を フィールド酸化膜アイランドが除去されたメ
， ）
， 「
モリアレー及び方法」とする国際特許出願（特願平６−５１５３９４号，以下
「本願」という ）をした。
。
原告は，平成１５年７月２２日付けで拒絶査定を受けたので，同年１０月１
範囲の記載を補正する手続補正（以下，この補正を「本件補正」といい，本件
補正後の本願に係る明細書及び図面を 本願明細書 という をし 上記審判
「 」 。
） ，
請求は不服２００３−２０３４６号事件として特許庁に係属した。
特許庁は，平成１８年２月１５日 「本件審判の請求は，成り立たない 」と
， 。
の審決（附加期間９０日）をし，平成１８年２月２８日，その謄本を原告に送
達した。
， （ ，
本願明細書の特許請求の範囲の請求項１の記載は 次のとおりである 以下
この発明を「本願発明」という 。
。
）
請求項１ 電気的にプログラム可能な不揮発性半導体メモリであって Ｙ
「
【 】 ，
個の行とＸ個の列に配列され，メモリセルとして指定されるセルの少なくと
， ，
も１つの列と 選択セルとして指定されるセルの少なくとも２つの列を含み
前記２つの列における各々のセルのゲートに接続している２つの選択線が隣
接して配置される，プログラム可能なトランジスタセルのアレーと，前記選
択セルがメモリセルの選択されたものに対してプログラム電圧を供給するよ
うにせしめる制御手段と，からなり，プログラム可能なトランジスタが，低
閾値状態か，高閾値状態のどちらかにプログラム可能であり，前記少なくと
も２つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一
つおきとなるようプログラムされているメモリ 」
。
別紙審決書写しのとおりである。要するに，本願発明は，本願の優先権主張
日前の他の出願であって，その出願後に出願公開された特願平３−３４２１５
開平６−１１１５９２号公報 甲３ 参照 に記載された発明 以下 先願発
（ ） 。
） （ 「
明 という と同一であり 本願発明の発明者が先願発明の発明者と同一であ
」 。
） ，
るとも，本願の出願時にその出願人が先願発明に係る特許出願の出願人と同一
であるとも認められないので，本願発明は特許法２９条の２の規定により特許
を受けることができない，としたものである。
審決は 上記結論を導くに当たり 下記(1)のとおり 先願発明の内容を認定
， ， ，
し 下記(2)のとおり 本願発明と先願発明とを対比し 両者は同一である判断
， ， ，
した。
(1) 先願発明の内容
「電気的にコア注入可能な不揮発性メモリであって，規則的な格子パターン
に配列され，メモリセルとして指定されるセルの少なくとも１つの列と，選
択用トランジスタとして指定されるセルの少なくとも２つの列を含み，前記
置される，コア注入可能なフラットセル・トランジスタのアレイと，前記選
択用トランジスタがメモリトランジスタの選択されたものに対して電圧を供
給する手段と，からなり，コア注入可能なトランジスタが，高Ｖ 状態か，
ＴＨ
前記高Ｖ ではない状態のどちらかにコア注入可能であり，前記少なくとも
ＴＨ
ＴＨ
ではない状態とで一つおきとなるようコア注入されている不揮発性メモ
ＴＨ
リ 」
。
(2) 本願発明と先願発明の対比・判断
ア 本願発明と先願発明とはいずれも「電気的にプログラム可能な不揮発性
半導体メモリであって，Ｙ個の行とＸ個の列に配列され，メモリセルとし
て指定されるセルの少なくとも１つの列と，選択セルとして指定されるセ
ルの少なくとも２つの列を含み，前記２つの列における各々のセルのゲー
トに接続している２つの選択線が配置される，プログラム可能なトランジ
スタセルのアレーと，前記選択セルがメモリセルの選択されたものに対し
てプログラム電圧を供給するようにせしめる制御手段と，からなり，プロ
グラム可能なトランジスタが，低閾値状態か，高閾値状態のどちらかにプ
ログラム可能であり，前記少なくとも２つの列及び行における前記選択セ
ルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされて
いるメモリ 」である点で一致する。
。
イ 本願発明では，上記選択セルとして指定されるセルの少なくとも２つの
列における各々のセルのゲートに接続している２つの選択線が，隣接して
配置されているのに対して，先願発明では，隣接して配置されていない。
しかし，選択セルとして指定されるセルの少なくとも２つの列について，
前記２つの列における各々のセルに接続している２つの選択線を隣接して
配置した半導体メモリは，不揮発性半導体メモリの１タイプとして常套の
ものにすぎず（特開平１−１１９９９２号公報（甲４）の第３図に関する
記載等を参照 先願発明でも２つの選択線を隣接して配置することを特に
）
，
排除しているわけではないから，本願発明は，上記２つの選択線の配置に
ついての特定事項において，先願発明とは異なる発明ではない。
第３ 取消事由に係る原告の主張
本願発明と先願発明とは，以下の点において相違し，両者は同一の発明では
ないから，これを同一の発明であると認定判断した審決には違法がある。
本願発明において「選択セルとして指定されるセルの・・・列」は，選択セ
， ，
ル以外のセルを含まないと理解すべきであるのに対して 先願発明においては
， 。
選択セル以外のセルである分離用セルを含んでいる点において 両者は異なる
また 本願発明は 前記選択セルが 高閾値状態と低閾値状態とで一つおきと
， ，
「 ，
なるようプログラムされている」のに対して，先願発明は，分離用トランジス
タを含む全体のトランジスタについて，高閾値状態と低閾値状態とが一つおき
になっていない点で，両者は異なる。
したがって，審決の認定には誤りがある。
(1) 本願発明は 「選択セルとして指定されるセルの少なくとも２つの列」を
，
その構成としているが 以下の理由から 選択セルの列 は 選択セル以外
， ，
「 」 ，
のセルを一切除外する意味に理解すべきである。
， （ ， ） （ ）
，
すなわち 本願明細書 甲１ ２ の図８ メモリセグメントの概略図
間に，先願発明における分離用トランジスタに相当する構成を含むことは何
ら示唆していないし，選択セルの列にメモリセグメントを物理的に分離する
目的で選択セル以外の要素を含めることは記載していない。したがって，本
願発明のメモリは，メモリセグメント間に，メモリセグメントを電気的かつ
物理的に分離するための何らかの要素を設けた構成を含むものではなく，図
らなるものである。
なお，本願発明は，選択トランジスタ間の電気的絶縁を達成するために，
従来必要とされた選択トランジスタ間のＦＯＸアイランド（フィールド酸化
膜領域を指す を除去することを目的とし そのための手段として ＦＯＸ
。
） ， ，
アイランドを高閾値状態の選択トランジスタで置き換えるようにしたもので
ある。
(2) これに対して 確かに 先願明細書 甲３ の図１では 列と行に 右バ
， ， （ ） ， ，
ンク選択用トランジスタＱＲ ，ＱＲ ……及び左バンク選択用トランジス
タＱＬ ，ＱＬ ……が配置され，高Ｖ 状態とそうでない状態が一つおき
に配置されているが，他方，右選択用トランジスタ及び左バンク選択用トラ
ンジスタに，分離用トランジスタＳ が接続されている。つまり，先願発明
ｉｊ
におけるトランジスタの列には，選択用トランジスタのみでなく，分離用ト
ランジスタを含んでいる。
先願発明は，従来のメモリ構成において，メモリセルトランジスタが横方
向に接続されているために生じる他のメモリセルとの干渉を防止することを
目的とし，そのための解決手段として，メモリ領域を複数のブロックに分割
するとともに，ブロック同士を分離するための分離領域を所定間隔で設ける
ようにしたものである。以上のとおり，先願発明において，メモリ領域を複
数のブロックに分割し，分離用トランジスタを設けることは必須の構成要件
であるから，分離用トランジスタを設ける構成要件を備えない本願発明は，
先願発明の技術的範囲に含まれない別個の発明である。また，本願出願（優
先権主張）時点において，先願明細書は公知ではなかったのであるから，先
願発明から単に分離用トランジスタを設けない構成が技術常識であったとい
うことはできない。
なお，先願明細書の段落【００２４】に記載されているように，分離用ト
， ， ，
ランジスタは 横方向のセル間干渉を防止するために メモリセルに対して
コア注入を行って高Ｖ 状態としたものであるから，右バンク選択ラインＳ
ＴＨ
Ｒ１や左バンク選択ラインＳＬ１に接続された分離用トランジスタは，本願
発明の高閾値状態にプログラムされた選択セルと，機能上格別な差異を有す
るものでもない。本願発明と先願発明との対比においては，本願発明の「半
導体メモリ」と先願発明の「半導体記憶装置」の全体とを対比すべきであっ
て，先願発明から分離用トランジスタを除いた部分を対比して，同一である
と判断することは許されない。
る周知技術の付加のものではない。
したがって，審決の認定判断には誤りがある。
(1) 本願発明は，２つの選択線を隣接して配置した従来のメモリ構成におい
て，隣接する選択トランジスタ間に設けられた電気的絶縁のためのＦＯＸア
イランドを除去することを目的に，その解決手段として，選択線が隣接して
いることにより選択トランジスタの周りを囲むように配置されたＦＯＸアイ
ランドを，高閾値状態の選択トランジスタで置き換えるものである。本願発
明によれば，ＦＯＸアイランドを高閾値状態の選択トランジスタで置き換え
た場合に，選択トランジスタが，行方向（選択線と直交する方向）にも高閾
値状態と低閾値状態が一つおきとなるように配置されるため，選択トランジ
スタが行方向に隣接することによる電気的干渉を受けにくい。つまり，選択
セル間の電気的絶縁をもたらす目的で使用されるＦＯＸアイランド（フィー
ルド酸化膜）を不要にするとの効果は，選択線を隣接させる構成を採ること
によって格別なものとなる。また，本願発明は，選択線を隣接させることに
より，選択トランジスタをチップ内の隣接した領域に配置することができる
ので，選択トランジスタの特性を揃えやすいという効果も有する。
これに対して，先願発明は，メモリセル間の干渉を防止することを目的と
しているのであって，上下左右に隣接する選択セル間の酸化膜領域を除去す
ることは目的としていないから，選択線が隣接配置させることを必須の構成
としていない。この点で，本願発明と先願発明とは異なる。
(2) 被告は 先願発明の右バンク選択ラインＳＲ１及び左バンク選択ラインＳ
，
Ｌ１を配置する際に，隣接して配置することは単なる設計的事項にすぎず，
その効果も，格別顕著とはいえない旨主張する。しかし，選択ラインを隣接
させた構成自体が公知であったとしても，先願明細書，甲４，乙１（特開平
）
， （ ） ，
方向及び行方向において電気的干渉を防止するという効果を維持しつつ，高
閾値状態にプログラムされた選択セルでＦＯＸアイランドを置換することが
開示されていない以上，先願発明において，右バンク選択ラインＳＲ１と左
バンク選択ラインＳＬ１を隣接して配置することに，特段の動機付けとなる
ものはないので，本願発明に係る配置は単なる設計的事項とはいえない。
第４ 取消事由に対する被告の反論
以下のとおりの理由から，審決の認定判断に誤りはない。
(1) 本願発明において，メモリは 「Ｙ個の行とＸ個の列に配列され，メモリ
，
セルとして指定されるセルの少なくとも１つの列と，選択セルとして指定さ
れるセルの少なくとも２つの列を含 むものであり プログラム可能なトラ
」 ，
「
， ， ，
ンジスタが 低閾値状態か 高閾値状態のどちらかにプログラム可能であり
前記少なくとも２つの列及び行における前記選択セルが，高閾値状態と低閾
値状態とで一つおきとなるようプログラムされて」おり，また，本願明細書
（甲１，２）の図８及びその説明には，実施例として，４行×５列のメモリ
セル及び選択セルからなるメモリセグメントが記載されている。
(2) 先願発明のメモリは 記憶素子であるメモリセルＭ Ｍ Ｍ 及びＭ
， ， ，
の列，Ｍ ，Ｍ ，Ｍ 及びＭ の列，ないし，Ｍ ，Ｍ ，Ｍ 及びＭ
の列，並びに，これらのメモリセルを選択する選択セルである右バンク選
Ｍ４
択用トランジスタＱＲ ，ＱＲ ，ＱＲ 及びＱＲ の列と，左バンク選択
用トランジスタＱＬ ，ＱＬ ，ＱＬ 及びＱＬ の列でブロックが構成さ
れ，上記ブロックを単位として，メモリセルの書き込みや読み出しがなされ
るものである。上記ブロックは，４個の行とＭ＋２個の列に配列され，メモ
リセルとして指定されるセルの列，並びに，選択セルとして指定されるセル
の列を含むことは，明らかである。
先願発明は，記憶素子であるメモリセルの列，並びに，これらのメモリセ
ルを選択する選択セルである右バンク選択用トランジスタの列と，左バンク
， ，
選択用トランジスタの列でブロックが構成され 前記ブロックを単位として
メモリセルの書き込みや読み出しがなされる。これらのメモリセルを選択す
， ，
る選択セルである右バンク選択用トランジスタの列は ＱＲ 及びＱＲ が
高Ｖ 状態（高閾値状態）となっていることから，１つおきに，高Ｖ 状態
ＴＨ ＴＨ
（高閾値状態）とそうでない状態（低閾値状態）が，交互になっている。同
様に，選択セルである左バンク選択用トランジスタの列は，ＱＬ 及びＱＬ
が，高Ｖ 状態（高閾値状態）となっていることから，１つおきに，高Ｖ
状態（高閾値状態）とそうでない状態（低閾値状態）が，交互になってい
ＴＨ
る。さらに，ＱＲ とＱＬ ，ＱＲ とＱＬ ，ＱＲ とＱＬ ，及び，Ｑ
Ｒ とＱＬ は行方向，すなわち，選択線に直交する方向にも，高Ｖ 状態
（高閾値状態）とそうでない状態（低閾値状態）となっている。
(3) そして，先願発明における 「分離用トランジスタ」は，メモリ領域を複
，
数のブロックに分割し，それらのブロック同士を分離するために設けられた
ものにすぎず，右バンク及び左バンクのメモリセルの選択に係るものでない
から，本願発明における「選択セルの列」に，先願発明における「分離用ト
ランジスタ」を含めて，同一性を判断すべきではない。
したがって，本願発明と先願発明とはいずれも「電気的にプログラム可能
な不揮発性半導体メモリであって，Ｙ個の行とＸ個の列に配列され，メモリ
セルとして指定されるセルの少なくとも１つの列と，選択セルとして指定さ
」
，
「 ，
れるセルの少なくとも２つの列を含み プログラム可能なトランジスタが
低閾値状態か，高閾値状態のどちらかにプログラム可能であり，前記少なく
とも２つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで
一つおきとなるようプログラムされて」いる点において，一致している。
(1) 不揮発性半導体メモリにおいて 選択セルとして指定されるセルの 少な
， ，
くとも２つの列について，前記２つの列における各々のセルに接続している
乙１ ２ 先願発明の右バンク選択ラインＳＲ１及び左バンク選択ラインＳ
， ）
，
Ｌ１を配置する際に，隣接して配置することは，単なる設計的事項にすぎな
い。
(2) 不揮発性半導体メモリは 半導体基板上に回路パターンを転写して製造さ
，
れることが普通であるから，半導体基板上のトランジスタの配置に当たり，
互いに隔てた領域より，隣接した領域の方が，特性が揃うことは，当業者に
おいて自明である。
また，不揮発性半導体メモリにおいて，選択セルとして指定されるセルの
少なくとも２つの列について，選択トランジスタが列方向に高Ｖ 状態（高
ＴＨ
閾値状態）とそうでない状態（低閾値状態）の１つおきになり，行方向（選
択線に直交する方向）にも高Ｖ 状態（高閾値状態）とそうでない状態（低
ＴＨ
閾値状態）となるように配置しない限り，書き込みや読み出しをする際に選
択できないメモリセルが生ずることになるから，すべてのメモリセルを選択
し，書き込みや読みと出しをするためには，上記のように交互に配置するこ
とが必然となる。したがって，原告主張の効果は，選択線を隣接して配置す
る構成を採ることによる当然の効果にすぎず，格別顕著な効果であるとは認
められない。
(3) 以上のとおり 先願発明において メモリセルの選択線を隣接して配置す
， ，
ることは，単なる設計的事項にすぎず，隣接配置による効果も格別顕著なも
のとはいえないから，本願発明と先願発明とは別異の発明ということはでき
ない。
第５ 当裁判所の判断
原告は 本願発明においては 選択セルとして指定されるセルの少なくとも
， ，
「
願発明においては，選択セルのみならず分離用セルを含んでいるから，両者は
この点において異なり，これに反する審決の認定には誤りがある旨主張する。
しかし，この点に係る原告の主張は，以下のとおりの理由により，採用でき
ない。
(1) 本願発明に係る特許請求の範囲 請求項１ の記載は 前記第２の２ 特
（ ） ， 「
許請求の範囲 のとおりである これよれば 本願発明において Ｙ個の行
」 。 ， ，
「
とＸ個の列に配列された・・・トランジスタセルのアレー 「前記少なくと
」
，
も２つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一
つおきとなるようプログラムされているメモリ を構成要件とするものであ
。
」
る。
(2) これに対して 先願明細書 甲３ の図１ 実施例の回路図 には 列と
， （ ） （ ） ，
行に，右バンク選択用トランジスタ及び左バンク選択用トランジスタが配置
， ， （ ）
されており これによると 高Ｖ 状態とそうでない状態が一つおき 交互
ＴＨ
となっている 当事者間に争いはない が 他方 右選択用トランジスタ及
（ 。
） ， ，
び左バンク選択用トランジスタに加えて，分離用トランジスタＳ が接続さ
ｉｊ
れている。
ところで 先願明細書の 発明の詳細な説明 欄 段落 ００１５ 〜 ０
， 「 」 （ 【 】 【
】
， 】 ，
よる電流差の減少を防ぐため 本実施例では ・・・メモリセルに対してコア
， ，
注入を行って，高Ｖ 状態とすることで横方向のセル間干渉を防止する。つ
ＴＨ
まり記憶素子として働くメモリセル４列とブロック間分離用セル１列にて小
ブロックを構成する このように 上記実施例によれば フラットセル構
。
」
，
「 ， ，
造のメモリアレイにおいて，メモリトランジスタにコア注入を行ったものを
ブロック間の分離として１列追加することにより，セル間の干渉電流を排除
すると同時に接地線を固定（常時接地）にでき，集積度をあまり劣化させる
ことなくオン電流（Ｉ ）を増大でき，高速のメモリが得られる効果があ
ＯＮ
る なお 分離用のメモリセルを用いず 例えばＬＯＣＯＳ分離を用いる
。
」
，
「 ， ，
ことも可能であるが，ＬＯＣＯＳ分離を用いると厚い酸化膜とフラットセル
領域の境界条件により，大きな領域を必要とし，高集積という点からみて得
策ではない さらに フラットセル構造やＸセル構造に限らず 横方向に
。
」
，
「 ， ，
メモり素子がつながることにより，メモリセル間に干渉が生じる素子であれ
ば 適用できることは言うまでもない 等の記載があり これらの記載によ
， 。
」 ，
れば，メモリトランジスタにコア注入を行って高Ｖ 状態とすることでセル
ＴＨ
間干渉を防止することが開示されていると認められる。
そうすると，先願発明に係る図面（図１）には，分離用トランジスタが用
いられている態様が示されているけれども，先願明細書の全体の記載からす
れば，セル間干渉による電流差の減少を防止するとの課題に照らして，その
解決手段として，選択用トランジスタにコア注入を行って高Ｖ 状態とする
ＴＨ
。 ，
ことも当然に示唆されているということができる 以上のとおりであるから
先願明細書に開示された発明の内容としては，分離用トランジスタを設ける
ことが，必須の構成であるとすることはできない。
(3) 以上によれば 先願明細書の図１に記載された先願発明の具体的な態様に
，
， ，
おいて Ｙ個の行とＸ個の列に配列されたトランジスタセルのアレー以外に
分離用トランジスタを有することは，先願発明の内容を理解する上で，付加
的な構成にすぎないというべきであるから，これをもって本願発明との実質
的な相違点ということはできない。
なお，原告は，先願発明について，分離用トランジスタを含む全体のトラ
ンジスタについて，高閾値状態と低閾値状態とが一つおきになっていないこ
とをも指摘するが，かかる原告の主張は，先願発明が分離用トランジスタを
有することを本願発明との相違点ととらえることを前提とするものであり，
その前提において採用できないことは，上記のとおりである。
原告は，本願発明において，２つの選択線を隣接して配置する構成を採用し
たことは，単なる周知技術の付加ではない旨主張し，これに反する審決の認定
判断には誤りがある旨主張する。
しかし，この点に係る原告の主張は，以下のとおりの理由により採用できな
い。
(1) まず 先願に係る特許請求の範囲 先願明細書及び図面によれば 先願発
， ， ，
明の内容は 前記１(2)のとおりである すなわち 先願明細書及び図１によ
， 。 ，
， ， ， ，
れば 先願発明は セル間干渉による電流差の減少を防ぐため 実施例では
メモリセルに対してコア注入を行って，高Ｖ 状態とすることで横方向のセ
ＴＨ
ル間干渉を防止するとの課題に対して，その解決手段として，列と行に，右
バンク選択用トランジスタ及び左バンク選択用トランジスタを配置し，高Ｖ
状態とそうでない状態が一つおき（交互）に配置されていること（争いが
ＴＨ
ない ，メモリセルの２つの選択線は，メモリセルを挟んで配置させている
。
）
こと，図１には，分離用トランジスタが用いられている態様のみが示されて
いるけれども，先願明細書の全体の記載からすれば，セル間干渉による電流
差の減少を防止するとの課題に照らして，その解決手段として，選択用トラ
ンジスタにコア注入を行って高Ｖ 状態とすることも当然に示唆されている
ＴＨ
ということが認められる。
ところで，不揮発性半導体メモリにおいて，互いに隔てた領域に配置され
たトランジスタに比べて，隣接した領域に配置されたトランジスタの方がそ
の特性が揃えやすく，互いに隣接した領域にトランジスタを配置させること
は技術常識であるといえるから，メモリセルを２つの選択線により選択する
， （ ） ，
場合には ２つの選択線をメモリセルを挟んで配置する方法 先願発明 か
が自然である。なお，甲４の第３図，乙１の図６，乙２の第６図に示される
ように，不揮発性半導体メモリにおいて２つの選択線を隣接して配置するこ
とは，ごく普通に行われていることであるといえる。
そうすると，先願明細書，図１には，メモリセルの２つの選択線は，メモ
リセルを挟んで配置させている態様のみが示されているけれども，先願発明
の内容としては，２つの選択線を隣接して配置する方法を除外しているもの
ではないと理解するのが相当である。
(2) 以上のとおり 本願発明において メモリセルを２つの選択線で選択する
， ，
場合に，２つの選択線を隣接して配置するとの構成は，先願発明の技術的範
囲に含まれるとみるべきであり，当業者が必要により適宜選択すべき技術的
事項にすぎず（本願明細書における図４の従来技術や，甲４の第３図の実施
例として，２つの選択線を隣接して配置することが，何らの説明もなく記載
されていることも，上記の判断の裏付となる ，また，選択線を隣接して配
。
）
置したことによる格別顕著な効果もない。したがって，本願発明において，
明との相違点ということはできない。
その他，原告は縷々主張するがいずれも理由がない。
以上のとおりであるから，原告主張の取消事由は理由がなく，審決にこれを
取り消すべき違法はない。原告の本訴請求は理由がないから，これを棄却する
こととし，主文のとおり判決する。
知的財産高等裁判所第３部
裁 判 長 裁 判 官 飯 村 敏 明
裁 判 官 大 鷹 一 郎
裁 判 官 嶋 末 和 秀
