# ğŸ§  **Proyecto: JerarquÃ­a de Memoria con CachÃ© Direct-Mapped (Write-Back)**
### *SimulaciÃ³n en SystemVerilog â€“ CPU Dummy Â· Data Cache Â· Main Memory Â· Testbench Autoverificable*

---

## ğŸ“Œ **DescripciÃ³n general**

Este proyecto implementa una **jerarquÃ­a de memoria completa** utilizando SystemVerilog.  
Incluye:

- una **cachÃ© direct-mapped** de 1 KiB,
- polÃ­tica **write-back** y **write-allocate**,
- bloques de **32 bytes**,
- una memoria principal de **64 KiB**,
- un CPU de prueba (*cpu_dummy*),
- y un **testbench autoverificable** que confirma el correcto funcionamiento del sistema.

El objetivo educativo es comprender:

- organizaciÃ³n de cachÃ©,  
- detecciÃ³n de *hits* y *misses*,  
- reemplazo y manejo de lÃ­neas sucias (*dirty*),  
- interacciÃ³n CPU â†” CachÃ© â†” Memoria,  
- verificaciÃ³n automÃ¡tica mediante scoreboards.

---

## ğŸ§© **Arquitectura del sistema**

```
             +-----------------+
             |    CPU Dummy    |
             | (genera accesos)|
             +--------+--------+
                      |
                      | addr, r/w, data
                      v
             +--------+--------+
             |    Data Cache   |
             | Direct-Mapped   |
             | Write-Back/W-A  |
             +--------+--------+
                      |
                      | bloques 256 bits
                      v
             +--------+--------+
             |  Main Memory    |
             |     64 KiB      |
             |  Latencia 2c    |
             +-----------------+
```

---

## ğŸ“ **Estructura del repositorio**

```
â”œâ”€â”€ cpu_dummy.sv
â”œâ”€â”€ data_cache.sv
â”œâ”€â”€ main_memory.sv
â”œâ”€â”€ cache_top.sv
â”œâ”€â”€ tb_cache_top.sv
â””â”€â”€ README.md   (este archivo)
```

---

## ğŸ”¹ **1. MÃ³dulo `data_cache.sv` â€” CachÃ© Direct-Mapped**

Implementa:

- 32 lÃ­neas de cachÃ©  
- tamaÃ±o total: 1024 bytes  
- bloques: 32B (256 bits)  
- *write-back*  
- *write-allocate*  
- manejo de `valid`, `dirty` y `tag`

### âœ” CaracterÃ­sticas clave

- Divide la direcciÃ³n en **tag / Ã­ndice / offset**.
- En *hit*:
  - lectura directa del bloque,
  - escritura de palabra y marcado de lÃ­nea sucia.
- En *miss*:
  - si la lÃ­nea vÃ­ctima estÃ¡ dirty â†’ write-back,
  - realiza fetch del nuevo bloque desde memoria,
  - actualiza `tag`, `valid`, `dirty`.

### âœ” FSM interna

```
S_IDLE
   â†“
S_LOOKUP  â†â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
   â†“ (miss sucia)         â”‚
S_WRITEBACK               â”‚
   â†“                      â”‚
S_MEM_READ â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

## ğŸ”¹ **2. MÃ³dulo `main_memory.sv` â€” Memoria de 64 KiB**

- Memoria modelada para simulaciÃ³n.
- Acceso **por bloques de 256 bits**.
- Latencia configurable (2 ciclos).
- InicializaciÃ³n con patrÃ³n reconocible para debugging.

### âœ” Flujo interno

```
Nueva operaciÃ³n â†’
    latchea parÃ¡metros â†’
        espera latencia â†’
            ejecuta read/write â†’
                mem_ready = 1
```

---

## ğŸ”¹ **3. MÃ³dulo `cpu_dummy.sv` â€” Generador de accesos**

Simula un mini procesador produciendo **una secuencia diseÃ±ada para probar la cachÃ©**.

### âœ” Secuencia de operaciones

| Op | DirecciÃ³n | Tipo | Resultado Esperado |
|----|-----------|------|--------------------|
| 0 | 0x0000 | Read | Miss |
| 1 | 0x0004 | Read | Hit |
| 2 | 0x0008 | Write | Hit (dirty=1) |
| 3 | 0x0400 | Read | Miss + Write-back |
| 4 | 0x0000 | Read | Miss |
| 5 | 0x0400 | Read | Miss |

### âœ” FSM del CPU dummy

```
ST_IDLE â†’ ST_REQ â†’ ST_WAIT â†’ ST_IDLE â†’ ... â†’ ST_DONE
```

---

## ğŸ”¹ **4. MÃ³dulo `cache_top.sv` â€” IntegraciÃ³n del sistema**

Une:

- `cpu_dummy`  
- `data_cache`  
- `main_memory`

ActÃºa como **DUT** para la verificaciÃ³n.

---

## ğŸ”¹ **5. Testbench `tb_cache_top.sv` â€” Scoreboard autoverificable**

Implementa:

- reloj y reset,
- instancia del DUT,
- **scoreboard** con resultados esperados de cada operaciÃ³n,
- comparaciÃ³n automÃ¡tica entre resultados reales y esperados,
- informe final en consola.

### âœ” Ejemplo de salida

```
====================================================
   RESUMEN TEST CACHE
   Chequeos realizados : 6
   Errores encontrados  : 0
   RESULTADO: ** TEST PASSED âœ… **
====================================================
```

---

## â–¶ï¸ **CÃ³mo ejecutar la simulaciÃ³n**

### Requisitos

- Icarus Verilog  
- Verilator  
- Vivado Simulator  
- EDA Playground  

### Comando tÃ­pico

```sh
iverilog -g2012 -o cache_sim   cpu_dummy.sv data_cache.sv main_memory.sv cache_top.sv tb_cache_top.sv

vvp cache_sim
```

### Ver ondas

```sh
gtkwave cache_wave.vcd
```

---

## ğŸ“š **Conceptos demostrados**

- OrganizaciÃ³n y funcionamiento de una **cachÃ© direct-mapped**.  
- Manejo completo de *hits* y *misses*.  
- Ciclo write-back y write-allocate.  
- ComunicaciÃ³n bloque-a-bloque entre cachÃ© y memoria.  
- VerificaciÃ³n automÃ¡tica con *scoreboard*.  
- DiseÃ±o modular en SystemVerilog.

---

## ğŸ **Estado del proyecto**

âœ” SimulaciÃ³n funcional  
âœ” Testbench autoverificable  
âœ” JerarquÃ­a CPUâ€“Cacheâ€“Memoria verificada  
âœ” Resultados correctos  

---

