# üó∫Ô∏è Feuille de Route : Projet IDM 2025-2026
## Suite de Mod√©lisation et Validation de Circuits √âlectroniques

[cite_start]Ce document d√©finit les √©tapes cl√©s pour la r√©alisation de la suite logicielle d√©di√©e aux syst√®mes embarqu√©s critiques[cite: 1, 2, 3].

---

### üü¢ Phase 1 : Consolidation de la Syntaxe Abstraite (Termin√©/En cours)
**Objectif :** Finaliser les m√©ta-mod√®les Ecore bas√©s sur les √©bauches PlantUML.

* [cite_start]**Impl√©mentation Ecore :** Transformer les fichiers `.wsd` en mod√®les `.ecore` r√©els dans Eclipse[cite: 56, 57].
* [cite_start]**Gestion des R√©f√©rences Crois√©es :** * Lier `Netlist` vers `Catalogue` (Instance -> Composant)[cite: 59, 61, 113].
    * [cite_start]Lier `Layout` vers `Netlist` (Emplacement -> Instance)[cite: 117].
* [cite_start]**Structuration des URI :** Assurer des namespaces distincts pour la maintenance et la s√©paration des pr√©occupations[cite: 58].

### üîµ Phase 2 : √âdition du Catalogue et DSL de Contraintes (F1)
**Objectif :** Permettre la cr√©ation de biblioth√®ques de composants robustes.

* [cite_start]**Interface Catalogue :** Cr√©er une interface ergonomique pour l'√©dition des m√©tadonn√©es (nom, fabricant)[cite: 20, 25].
* [cite_start]**Mod√©lisation Physique :** Impl√©menter la d√©finition des empreintes (hauteur, largeur) et des pads associ√©s aux ports[cite: 21, 22, 107, 108].
* [cite_start]**Langage de Contraintes (Xtext) :** D√©velopper la syntaxe textuelle pour les r√®gles logiques (Et, Ou, Non) et g√©om√©triques (distances, redondance)[cite: 23, 24, 120].

### üü° Phase 3 : Conception de la Netlist et Sirius (F2)
**Objectif :** Visualiser et connecter les composants logiquement.

* [cite_start]**√âditeur Graphique Sirius :** R√©aliser un diagramme permettant de d√©poser des instances et de cr√©er des connexions[cite: 26, 27].
* [cite_start]**Syst√®me de Commentaires :** Permettre l'annotation des composants ou du circuit global[cite: 28, 111].
* [cite_start]**Export BOM :** D√©velopper une transformation de mod√®le vers texte pour g√©n√©rer la liste des composants (Bill of Materials)[cite: 29, 48].

### üî¥ Phase 4 : Layout et Placement Physique (F3)
**Objectif :** Disposer les √©l√©ments sur une carte r√©elle.

* [cite_start]**Gestion Multi-couches :** Impl√©menter la structure des boards avec couches internes et externes[cite: 31, 32].
* [cite_start]**Placement et Routage :** * G√©rer les coordonn√©es cart√©siennes sur les couches externes[cite: 33, 116].
    * [cite_start]Mod√©liser les pistes (polylignes) reliant les composants[cite: 33, 116].
* [cite_start]**Export Image :** G√©n√©rer des fichiers SVG pour chaque couche pour la revue de design[cite: 35, 45].

### üõ°Ô∏è Phase 5 : Moteur de Validation et Coh√©rence
**Objectif :** V√©rifier automatiquement le respect des contraintes m√©tier.

* [cite_start]**Coh√©rence Layout/Netlist :** V√©rifier que chaque piste physique correspond bien √† une connexion logique de la netlist[cite: 34, 118].
* [cite_start]**Calculateur G√©om√©trique :** Impl√©menter la v√©rification des distances minimales et des zones d'exclusion[cite: 34, 54].
* [cite_start]**Validation de R√©silience :** V√©rifier les contraintes de redondance pour les composants critiques[cite: 5, 24].

### üìã Phase 6 : Finalisation et Livrables
**Objectif :** Pr√©parer le rendu et la d√©fense du projet.

* [cite_start]**R√©daction du Rapport :** Respecter les normes strictes (Serif 11pt, marges 3cm/2.5cm) et inclure les sch√©mas Ecore comment√©s[cite: 69, 70, 71, 73].
* [cite_start]**Sc√©nario de D√©monstration :** Pr√©parer un exemple original montrant le passage d'un circuit invalide √† un circuit valide[cite: 78, 80, 93, 94].
* [cite_start]**Organisation Git :** Nettoyer la branche `main` et structurer les workspaces Eclipse[cite: 81, 88].

---
