#ifndef __HWIO_PERIPH_H__
#define __HWIO_PERIPH_H__
/*
===========================================================================
*/
/**
  @file hwio_periph.h
  @brief Auto-generated HWIO interface include file.

  This file contains HWIO register definitions for the following bases:
    PERIPH_PERIPH_MOD

  'Exclude' filters applied: DUMMY RESERVED 

  Generation parameters: 
  { 'bases': ['PERIPH_PERIPH_MOD'],
    'exclude-no-doc': True,
    'exclude-reserved': True,
    'explicit-addressing': True,
    'filename': 'inc/hwio_periph.h',
    'header': '#include "HALhwio.h"\n#include "hwio_base.h"',
    'output_fvals': True}
*/
/*
  ===========================================================================

  Copyright (c) 2021 Qualcomm Technologies, Inc.
  All Rights Reserved.
  Confidential and Proprietary - Qualcomm Technologies, Inc.

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies, Inc. and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies, Inc.

  ===========================================================================

  $Header: $
  $DateTime: $
  $Author: $

  ===========================================================================
*/

#include "HALhwio.h"
#include "hwio_base.h"

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_MOD_CSR
 *--------------------------------------------------------------------------*/

#define PERIPH_MOD_CSR_REG_BASE                                 (PERIPH_PERIPH_MOD_BASE      + 0x00300000)
#define PERIPH_MOD_CSR_REG_BASE_SIZE                            0x5000
#define PERIPH_MOD_CSR_REG_BASE_USED                            0x4000

#define HWIO_PERIPH_LED_CFG_ADDR(x)                             ((x) + 0x00000000)
#define HWIO_PERIPH_LED_CFG_RMSK                                      0x7f
#define HWIO_PERIPH_LED_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_LED_CFG_ADDR(x))
#define HWIO_PERIPH_LED_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_LED_CFG_ADDR(x), m)
#define HWIO_PERIPH_LED_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_LED_CFG_ADDR(x),v)
#define HWIO_PERIPH_LED_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_LED_CFG_ADDR(x),m,v,HWIO_PERIPH_LED_CFG_IN(x))
#define HWIO_PERIPH_LED_CFG_LED_3_CODE_EN_BMSK                        0x40
#define HWIO_PERIPH_LED_CFG_LED_3_CODE_EN_SHFT                         0x6
#define HWIO_PERIPH_LED_CFG_SPI_MOSI_SEL_BMSK                         0x30
#define HWIO_PERIPH_LED_CFG_SPI_MOSI_SEL_SHFT                          0x4
#define HWIO_PERIPH_LED_CFG_LED_EN_BMSK                                0xf
#define HWIO_PERIPH_LED_CFG_LED_EN_SHFT                                0x0

#define HWIO_PERIPH_CLOCK_CFG_ADDR(x)                           ((x) + 0x00001000)
#define HWIO_PERIPH_CLOCK_CFG_RMSK                                 0xfffff
#define HWIO_PERIPH_CLOCK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_CLOCK_CFG_ADDR(x))
#define HWIO_PERIPH_CLOCK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_CLOCK_CFG_ADDR(x), m)
#define HWIO_PERIPH_CLOCK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_CLOCK_CFG_ADDR(x),v)
#define HWIO_PERIPH_CLOCK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_CLOCK_CFG_ADDR(x),m,v,HWIO_PERIPH_CLOCK_CFG_IN(x))
#define HWIO_PERIPH_CLOCK_CFG_I2C_PCLK_EN_BMSK                     0x80000
#define HWIO_PERIPH_CLOCK_CFG_I2C_PCLK_EN_SHFT                        0x13
#define HWIO_PERIPH_CLOCK_CFG_I2C_CLK_EN_BMSK                      0x40000
#define HWIO_PERIPH_CLOCK_CFG_I2C_CLK_EN_SHFT                         0x12
#define HWIO_PERIPH_CLOCK_CFG_QSPI_REF_CLK_EN_BMSK                 0x20000
#define HWIO_PERIPH_CLOCK_CFG_QSPI_REF_CLK_EN_SHFT                    0x11
#define HWIO_PERIPH_CLOCK_CFG_QSPI_HCLK_EN_BMSK                    0x10000
#define HWIO_PERIPH_CLOCK_CFG_QSPI_HCLK_EN_SHFT                       0x10
#define HWIO_PERIPH_CLOCK_CFG_QUP_SCLK_EN_BMSK                      0xf000
#define HWIO_PERIPH_CLOCK_CFG_QUP_SCLK_EN_SHFT                         0xc
#define HWIO_PERIPH_CLOCK_CFG_QUP_HCLK_EN_BMSK                       0x800
#define HWIO_PERIPH_CLOCK_CFG_QUP_HCLK_EN_SHFT                         0xb
#define HWIO_PERIPH_CLOCK_CFG_QUP_CORE_CLK_EN_BMSK                   0x400
#define HWIO_PERIPH_CLOCK_CFG_QUP_CORE_CLK_EN_SHFT                     0xa
#define HWIO_PERIPH_CLOCK_CFG_FTC_CORE_EN_BMSK                       0x200
#define HWIO_PERIPH_CLOCK_CFG_FTC_CORE_EN_SHFT                         0x9
#define HWIO_PERIPH_CLOCK_CFG_DYN_CLK_GATE_DIS_BMSK                  0x100
#define HWIO_PERIPH_CLOCK_CFG_DYN_CLK_GATE_DIS_SHFT                    0x8
#define HWIO_PERIPH_CLOCK_CFG_FTC_CLK_EN_BMSK                         0xf0
#define HWIO_PERIPH_CLOCK_CFG_FTC_CLK_EN_SHFT                          0x4
#define HWIO_PERIPH_CLOCK_CFG_QUP_SCLK_SEL_BMSK                        0xf
#define HWIO_PERIPH_CLOCK_CFG_QUP_SCLK_SEL_SHFT                        0x0

#define HWIO_PERIPH_AC_QUP_ADDR(x)                              ((x) + 0x00002000)
#define HWIO_PERIPH_AC_QUP_RMSK                                        0xf
#define HWIO_PERIPH_AC_QUP_IN(x)      \
        in_dword(HWIO_PERIPH_AC_QUP_ADDR(x))
#define HWIO_PERIPH_AC_QUP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_QUP_ADDR(x), m)
#define HWIO_PERIPH_AC_QUP_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_QUP_ADDR(x),v)
#define HWIO_PERIPH_AC_QUP_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_QUP_ADDR(x),m,v,HWIO_PERIPH_AC_QUP_IN(x))
#define HWIO_PERIPH_AC_QUP_DEBUG_BMSK                                  0x8
#define HWIO_PERIPH_AC_QUP_DEBUG_SHFT                                  0x3
#define HWIO_PERIPH_AC_QUP_BTSS_BMSK                                   0x4
#define HWIO_PERIPH_AC_QUP_BTSS_SHFT                                   0x2
#define HWIO_PERIPH_AC_QUP_APPSS_BMSK                                  0x2
#define HWIO_PERIPH_AC_QUP_APPSS_SHFT                                  0x1
#define HWIO_PERIPH_AC_QUP_TME_BMSK                                    0x1
#define HWIO_PERIPH_AC_QUP_TME_SHFT                                    0x0

#define HWIO_PERIPH_AC_QUP_DMA_HAUSER_ADDR(x)                   ((x) + 0x00002004)
#define HWIO_PERIPH_AC_QUP_DMA_HAUSER_RMSK                             0x3
#define HWIO_PERIPH_AC_QUP_DMA_HAUSER_IN(x)      \
        in_dword(HWIO_PERIPH_AC_QUP_DMA_HAUSER_ADDR(x))
#define HWIO_PERIPH_AC_QUP_DMA_HAUSER_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_QUP_DMA_HAUSER_ADDR(x), m)
#define HWIO_PERIPH_AC_QUP_DMA_HAUSER_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_QUP_DMA_HAUSER_ADDR(x),v)
#define HWIO_PERIPH_AC_QUP_DMA_HAUSER_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_QUP_DMA_HAUSER_ADDR(x),m,v,HWIO_PERIPH_AC_QUP_DMA_HAUSER_IN(x))
#define HWIO_PERIPH_AC_QUP_DMA_HAUSER_HAUSER_BMSK                      0x3
#define HWIO_PERIPH_AC_QUP_DMA_HAUSER_HAUSER_SHFT                      0x0

#define HWIO_PERIPH_AC_QSPI_ADDR(x)                             ((x) + 0x00002008)
#define HWIO_PERIPH_AC_QSPI_RMSK                                       0xf
#define HWIO_PERIPH_AC_QSPI_IN(x)      \
        in_dword(HWIO_PERIPH_AC_QSPI_ADDR(x))
#define HWIO_PERIPH_AC_QSPI_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_QSPI_ADDR(x), m)
#define HWIO_PERIPH_AC_QSPI_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_QSPI_ADDR(x),v)
#define HWIO_PERIPH_AC_QSPI_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_QSPI_ADDR(x),m,v,HWIO_PERIPH_AC_QSPI_IN(x))
#define HWIO_PERIPH_AC_QSPI_DEBUG_BMSK                                 0x8
#define HWIO_PERIPH_AC_QSPI_DEBUG_SHFT                                 0x3
#define HWIO_PERIPH_AC_QSPI_BTSS_BMSK                                  0x4
#define HWIO_PERIPH_AC_QSPI_BTSS_SHFT                                  0x2
#define HWIO_PERIPH_AC_QSPI_APPSS_BMSK                                 0x2
#define HWIO_PERIPH_AC_QSPI_APPSS_SHFT                                 0x1
#define HWIO_PERIPH_AC_QSPI_TME_BMSK                                   0x1
#define HWIO_PERIPH_AC_QSPI_TME_SHFT                                   0x0

#define HWIO_PERIPH_AC_QSPI_DMA_HAUSER_ADDR(x)                  ((x) + 0x0000200c)
#define HWIO_PERIPH_AC_QSPI_DMA_HAUSER_RMSK                            0x3
#define HWIO_PERIPH_AC_QSPI_DMA_HAUSER_IN(x)      \
        in_dword(HWIO_PERIPH_AC_QSPI_DMA_HAUSER_ADDR(x))
#define HWIO_PERIPH_AC_QSPI_DMA_HAUSER_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_QSPI_DMA_HAUSER_ADDR(x), m)
#define HWIO_PERIPH_AC_QSPI_DMA_HAUSER_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_QSPI_DMA_HAUSER_ADDR(x),v)
#define HWIO_PERIPH_AC_QSPI_DMA_HAUSER_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_QSPI_DMA_HAUSER_ADDR(x),m,v,HWIO_PERIPH_AC_QSPI_DMA_HAUSER_IN(x))
#define HWIO_PERIPH_AC_QSPI_DMA_HAUSER_HAUSER_BMSK                     0x3
#define HWIO_PERIPH_AC_QSPI_DMA_HAUSER_HAUSER_SHFT                     0x0

#define HWIO_PERIPH_AC_FTC_ADDR(x)                              ((x) + 0x00002010)
#define HWIO_PERIPH_AC_FTC_RMSK                                        0xf
#define HWIO_PERIPH_AC_FTC_IN(x)      \
        in_dword(HWIO_PERIPH_AC_FTC_ADDR(x))
#define HWIO_PERIPH_AC_FTC_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_FTC_ADDR(x), m)
#define HWIO_PERIPH_AC_FTC_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_FTC_ADDR(x),v)
#define HWIO_PERIPH_AC_FTC_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_FTC_ADDR(x),m,v,HWIO_PERIPH_AC_FTC_IN(x))
#define HWIO_PERIPH_AC_FTC_DEBUG_BMSK                                  0x8
#define HWIO_PERIPH_AC_FTC_DEBUG_SHFT                                  0x3
#define HWIO_PERIPH_AC_FTC_BTSS_BMSK                                   0x4
#define HWIO_PERIPH_AC_FTC_BTSS_SHFT                                   0x2
#define HWIO_PERIPH_AC_FTC_APPSS_BMSK                                  0x2
#define HWIO_PERIPH_AC_FTC_APPSS_SHFT                                  0x1
#define HWIO_PERIPH_AC_FTC_TME_BMSK                                    0x1
#define HWIO_PERIPH_AC_FTC_TME_SHFT                                    0x0

#define HWIO_PERIPH_AC_LED_ADDR(x)                              ((x) + 0x00002014)
#define HWIO_PERIPH_AC_LED_RMSK                                        0xf
#define HWIO_PERIPH_AC_LED_IN(x)      \
        in_dword(HWIO_PERIPH_AC_LED_ADDR(x))
#define HWIO_PERIPH_AC_LED_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_LED_ADDR(x), m)
#define HWIO_PERIPH_AC_LED_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_LED_ADDR(x),v)
#define HWIO_PERIPH_AC_LED_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_LED_ADDR(x),m,v,HWIO_PERIPH_AC_LED_IN(x))
#define HWIO_PERIPH_AC_LED_DEBUG_BMSK                                  0x8
#define HWIO_PERIPH_AC_LED_DEBUG_SHFT                                  0x3
#define HWIO_PERIPH_AC_LED_BTSS_BMSK                                   0x4
#define HWIO_PERIPH_AC_LED_BTSS_SHFT                                   0x2
#define HWIO_PERIPH_AC_LED_APPSS_BMSK                                  0x2
#define HWIO_PERIPH_AC_LED_APPSS_SHFT                                  0x1
#define HWIO_PERIPH_AC_LED_TME_BMSK                                    0x1
#define HWIO_PERIPH_AC_LED_TME_SHFT                                    0x0

#define HWIO_PERIPH_AC_CLOCK_ADDR(x)                            ((x) + 0x00002018)
#define HWIO_PERIPH_AC_CLOCK_RMSK                                      0xf
#define HWIO_PERIPH_AC_CLOCK_IN(x)      \
        in_dword(HWIO_PERIPH_AC_CLOCK_ADDR(x))
#define HWIO_PERIPH_AC_CLOCK_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_CLOCK_ADDR(x), m)
#define HWIO_PERIPH_AC_CLOCK_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_CLOCK_ADDR(x),v)
#define HWIO_PERIPH_AC_CLOCK_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_CLOCK_ADDR(x),m,v,HWIO_PERIPH_AC_CLOCK_IN(x))
#define HWIO_PERIPH_AC_CLOCK_DEBUG_BMSK                                0x8
#define HWIO_PERIPH_AC_CLOCK_DEBUG_SHFT                                0x3
#define HWIO_PERIPH_AC_CLOCK_BTSS_BMSK                                 0x4
#define HWIO_PERIPH_AC_CLOCK_BTSS_SHFT                                 0x2
#define HWIO_PERIPH_AC_CLOCK_APPSS_BMSK                                0x2
#define HWIO_PERIPH_AC_CLOCK_APPSS_SHFT                                0x1
#define HWIO_PERIPH_AC_CLOCK_TME_BMSK                                  0x1
#define HWIO_PERIPH_AC_CLOCK_TME_SHFT                                  0x0

#define HWIO_PERIPH_AC_DEBUG_ADDR(x)                            ((x) + 0x0000201c)
#define HWIO_PERIPH_AC_DEBUG_RMSK                                      0xf
#define HWIO_PERIPH_AC_DEBUG_IN(x)      \
        in_dword(HWIO_PERIPH_AC_DEBUG_ADDR(x))
#define HWIO_PERIPH_AC_DEBUG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_DEBUG_ADDR(x), m)
#define HWIO_PERIPH_AC_DEBUG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_DEBUG_ADDR(x),v)
#define HWIO_PERIPH_AC_DEBUG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_DEBUG_ADDR(x),m,v,HWIO_PERIPH_AC_DEBUG_IN(x))
#define HWIO_PERIPH_AC_DEBUG_DEBUG_BMSK                                0x8
#define HWIO_PERIPH_AC_DEBUG_DEBUG_SHFT                                0x3
#define HWIO_PERIPH_AC_DEBUG_BTSS_BMSK                                 0x4
#define HWIO_PERIPH_AC_DEBUG_BTSS_SHFT                                 0x2
#define HWIO_PERIPH_AC_DEBUG_APPSS_BMSK                                0x2
#define HWIO_PERIPH_AC_DEBUG_APPSS_SHFT                                0x1
#define HWIO_PERIPH_AC_DEBUG_TME_BMSK                                  0x1
#define HWIO_PERIPH_AC_DEBUG_TME_SHFT                                  0x0

#define HWIO_PERIPH_AC_ACCESS_ADDR(x)                           ((x) + 0x00002020)
#define HWIO_PERIPH_AC_ACCESS_RMSK                                     0xf
#define HWIO_PERIPH_AC_ACCESS_IN(x)      \
        in_dword(HWIO_PERIPH_AC_ACCESS_ADDR(x))
#define HWIO_PERIPH_AC_ACCESS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_ACCESS_ADDR(x), m)
#define HWIO_PERIPH_AC_ACCESS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_ACCESS_ADDR(x),v)
#define HWIO_PERIPH_AC_ACCESS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_ACCESS_ADDR(x),m,v,HWIO_PERIPH_AC_ACCESS_IN(x))
#define HWIO_PERIPH_AC_ACCESS_DEBUG_BMSK                               0x8
#define HWIO_PERIPH_AC_ACCESS_DEBUG_SHFT                               0x3
#define HWIO_PERIPH_AC_ACCESS_BTSS_BMSK                                0x4
#define HWIO_PERIPH_AC_ACCESS_BTSS_SHFT                                0x2
#define HWIO_PERIPH_AC_ACCESS_APPSS_BMSK                               0x2
#define HWIO_PERIPH_AC_ACCESS_APPSS_SHFT                               0x1
#define HWIO_PERIPH_AC_ACCESS_TME_BMSK                                 0x1
#define HWIO_PERIPH_AC_ACCESS_TME_SHFT                                 0x0

#define HWIO_PERIPH_AC_IRQ_STATUS_ADDR(x)                       ((x) + 0x00002024)
#define HWIO_PERIPH_AC_IRQ_STATUS_RMSK                                 0x1
#define HWIO_PERIPH_AC_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_AC_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_AC_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_AC_IRQ_STATUS_IRQ_STATUS_BMSK                      0x1
#define HWIO_PERIPH_AC_IRQ_STATUS_IRQ_STATUS_SHFT                      0x0

#define HWIO_PERIPH_AC_IRQ_CLEAR_ADDR(x)                        ((x) + 0x00002028)
#define HWIO_PERIPH_AC_IRQ_CLEAR_RMSK                                  0x1
#define HWIO_PERIPH_AC_IRQ_CLEAR_IN(x)      \
        in_dword(HWIO_PERIPH_AC_IRQ_CLEAR_ADDR(x))
#define HWIO_PERIPH_AC_IRQ_CLEAR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_IRQ_CLEAR_ADDR(x), m)
#define HWIO_PERIPH_AC_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_AC_IRQ_CLEAR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_IRQ_CLEAR_ADDR(x),m,v,HWIO_PERIPH_AC_IRQ_CLEAR_IN(x))
#define HWIO_PERIPH_AC_IRQ_CLEAR_IRQ_CLR_BMSK                          0x1
#define HWIO_PERIPH_AC_IRQ_CLEAR_IRQ_CLR_SHFT                          0x0

#define HWIO_PERIPH_AC_I2C_ADDR(x)                              ((x) + 0x0000202c)
#define HWIO_PERIPH_AC_I2C_RMSK                                        0xf
#define HWIO_PERIPH_AC_I2C_IN(x)      \
        in_dword(HWIO_PERIPH_AC_I2C_ADDR(x))
#define HWIO_PERIPH_AC_I2C_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_AC_I2C_ADDR(x), m)
#define HWIO_PERIPH_AC_I2C_OUT(x, v)      \
        out_dword(HWIO_PERIPH_AC_I2C_ADDR(x),v)
#define HWIO_PERIPH_AC_I2C_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_AC_I2C_ADDR(x),m,v,HWIO_PERIPH_AC_I2C_IN(x))
#define HWIO_PERIPH_AC_I2C_DEBUG_BMSK                                  0x8
#define HWIO_PERIPH_AC_I2C_DEBUG_SHFT                                  0x3
#define HWIO_PERIPH_AC_I2C_BTSS_BMSK                                   0x4
#define HWIO_PERIPH_AC_I2C_BTSS_SHFT                                   0x2
#define HWIO_PERIPH_AC_I2C_APPSS_BMSK                                  0x2
#define HWIO_PERIPH_AC_I2C_APPSS_SHFT                                  0x1
#define HWIO_PERIPH_AC_I2C_TME_BMSK                                    0x1
#define HWIO_PERIPH_AC_I2C_TME_SHFT                                    0x0

#define HWIO_PERIPH_TEST_CFG_ADDR(x)                            ((x) + 0x00003000)
#define HWIO_PERIPH_TEST_CFG_RMSK                                      0xf
#define HWIO_PERIPH_TEST_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_TEST_CFG_ADDR(x))
#define HWIO_PERIPH_TEST_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_TEST_CFG_ADDR(x), m)
#define HWIO_PERIPH_TEST_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_TEST_CFG_ADDR(x),v)
#define HWIO_PERIPH_TEST_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_TEST_CFG_ADDR(x),m,v,HWIO_PERIPH_TEST_CFG_IN(x))
#define HWIO_PERIPH_TEST_CFG_QUP_TEST_BUS_DISABLE_BMSK                 0x8
#define HWIO_PERIPH_TEST_CFG_QUP_TEST_BUS_DISABLE_SHFT                 0x3
#define HWIO_PERIPH_TEST_CFG_TEST_BUS_SEL_BMSK                         0x7
#define HWIO_PERIPH_TEST_CFG_TEST_BUS_SEL_SHFT                         0x0

#define HWIO_PERIPH_IRQ_SUMMARY_ADDR(x)                         ((x) + 0x00004000)
#define HWIO_PERIPH_IRQ_SUMMARY_RMSK                                 0xfff
#define HWIO_PERIPH_IRQ_SUMMARY_IN(x)      \
        in_dword(HWIO_PERIPH_IRQ_SUMMARY_ADDR(x))
#define HWIO_PERIPH_IRQ_SUMMARY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_IRQ_SUMMARY_ADDR(x), m)
#define HWIO_PERIPH_IRQ_SUMMARY_PERIPH_I2C_INT_BMSK                  0x800
#define HWIO_PERIPH_IRQ_SUMMARY_PERIPH_I2C_INT_SHFT                    0xb
#define HWIO_PERIPH_IRQ_SUMMARY_ACCESS_IRQ_BMSK                      0x400
#define HWIO_PERIPH_IRQ_SUMMARY_ACCESS_IRQ_SHFT                        0xa
#define HWIO_PERIPH_IRQ_SUMMARY_QUPV3_SE_IRQ_3_BMSK                  0x200
#define HWIO_PERIPH_IRQ_SUMMARY_QUPV3_SE_IRQ_3_SHFT                    0x9
#define HWIO_PERIPH_IRQ_SUMMARY_QUPV3_SE_IRQ_2_BMSK                  0x100
#define HWIO_PERIPH_IRQ_SUMMARY_QUPV3_SE_IRQ_2_SHFT                    0x8
#define HWIO_PERIPH_IRQ_SUMMARY_QUPV3_SE_IRQ_1_BMSK                   0x80
#define HWIO_PERIPH_IRQ_SUMMARY_QUPV3_SE_IRQ_1_SHFT                    0x7
#define HWIO_PERIPH_IRQ_SUMMARY_QUPV3_SE_IRQ_0_BMSK                   0x40
#define HWIO_PERIPH_IRQ_SUMMARY_QUPV3_SE_IRQ_0_SHFT                    0x6
#define HWIO_PERIPH_IRQ_SUMMARY_QSPI_IRQ1_BMSK                        0x20
#define HWIO_PERIPH_IRQ_SUMMARY_QSPI_IRQ1_SHFT                         0x5
#define HWIO_PERIPH_IRQ_SUMMARY_QSPI_IRQ0_BMSK                        0x10
#define HWIO_PERIPH_IRQ_SUMMARY_QSPI_IRQ0_SHFT                         0x4
#define HWIO_PERIPH_IRQ_SUMMARY_FTC3_INTR_OUT_BMSK                     0x8
#define HWIO_PERIPH_IRQ_SUMMARY_FTC3_INTR_OUT_SHFT                     0x3
#define HWIO_PERIPH_IRQ_SUMMARY_FTC2_INTR_OUT_BMSK                     0x4
#define HWIO_PERIPH_IRQ_SUMMARY_FTC2_INTR_OUT_SHFT                     0x2
#define HWIO_PERIPH_IRQ_SUMMARY_FTC1_INTR_OUT_BMSK                     0x2
#define HWIO_PERIPH_IRQ_SUMMARY_FTC1_INTR_OUT_SHFT                     0x1
#define HWIO_PERIPH_IRQ_SUMMARY_FTC0_INTR_OUT_BMSK                     0x1
#define HWIO_PERIPH_IRQ_SUMMARY_FTC0_INTR_OUT_SHFT                     0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_APP_I2C
 *--------------------------------------------------------------------------*/

#define PERIPH_APP_I2C_REG_BASE                                                         (PERIPH_PERIPH_MOD_BASE      + 0x00208000)
#define PERIPH_APP_I2C_REG_BASE_SIZE                                                    0x1000
#define PERIPH_APP_I2C_REG_BASE_USED                                                    0x6c

#define HWIO_PERIPH_APP_I2C_CONTROL_1_ADDR(x)                                           ((x) + 0x00000000)
#define HWIO_PERIPH_APP_I2C_CONTROL_1_RMSK                                                  0x37ff
#define HWIO_PERIPH_APP_I2C_CONTROL_1_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_CONTROL_1_ADDR(x))
#define HWIO_PERIPH_APP_I2C_CONTROL_1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_CONTROL_1_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_CONTROL_1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_CONTROL_1_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_CONTROL_1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_CONTROL_1_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_CONTROL_1_IN(x))
#define HWIO_PERIPH_APP_I2C_CONTROL_1_FIX_SL_SCL_LOGIC_EN_BMSK                              0x2000
#define HWIO_PERIPH_APP_I2C_CONTROL_1_FIX_SL_SCL_LOGIC_EN_SHFT                                 0xd
#define HWIO_PERIPH_APP_I2C_CONTROL_1_ENABLE_FILTER_BMSK                                    0x1000
#define HWIO_PERIPH_APP_I2C_CONTROL_1_ENABLE_FILTER_SHFT                                       0xc
#define HWIO_PERIPH_APP_I2C_CONTROL_1_RX2FULL_BMSK                                           0x400
#define HWIO_PERIPH_APP_I2C_CONTROL_1_RX2FULL_SHFT                                             0xa
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SEND2EMPTY_BMSK                                        0x200
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SEND2EMPTY_SHFT                                          0x9
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SENDIFAV_BMSK                                          0x100
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SENDIFAV_SHFT                                            0x8
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SLASTACKEN_BMSK                                         0x80
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SLASTACKEN_SHFT                                          0x7
#define HWIO_PERIPH_APP_I2C_CONTROL_1_BYPEN_BMSK                                              0x40
#define HWIO_PERIPH_APP_I2C_CONTROL_1_BYPEN_SHFT                                               0x6
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SCLTX_BMSK                                              0x20
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SCLTX_SHFT                                               0x5
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SDATX_BMSK                                              0x10
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SDATX_SHFT                                               0x4
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SL1EN_BMSK                                               0x8
#define HWIO_PERIPH_APP_I2C_CONTROL_1_SL1EN_SHFT                                               0x3
#define HWIO_PERIPH_APP_I2C_CONTROL_1_ACK_BMSK                                                 0x4
#define HWIO_PERIPH_APP_I2C_CONTROL_1_ACK_SHFT                                                 0x2
#define HWIO_PERIPH_APP_I2C_CONTROL_1_MSTEN_BMSK                                               0x2
#define HWIO_PERIPH_APP_I2C_CONTROL_1_MSTEN_SHFT                                               0x1
#define HWIO_PERIPH_APP_I2C_CONTROL_1_RDWR_BMSK                                                0x1
#define HWIO_PERIPH_APP_I2C_CONTROL_1_RDWR_SHFT                                                0x0

#define HWIO_PERIPH_APP_I2C_CONTROL_2_ADDR(x)                                           ((x) + 0x00000004)
#define HWIO_PERIPH_APP_I2C_CONTROL_2_RMSK                                                   0xf0f
#define HWIO_PERIPH_APP_I2C_CONTROL_2_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_CONTROL_2_ADDR(x))
#define HWIO_PERIPH_APP_I2C_CONTROL_2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_CONTROL_2_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_CONTROL_2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_CONTROL_2_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_CONTROL_2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_CONTROL_2_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_CONTROL_2_IN(x))
#define HWIO_PERIPH_APP_I2C_CONTROL_2_TXVLBY_BMSK                                            0xf00
#define HWIO_PERIPH_APP_I2C_CONTROL_2_TXVLBY_SHFT                                              0x8
#define HWIO_PERIPH_APP_I2C_CONTROL_2_RXVLBY_BMSK                                              0xf
#define HWIO_PERIPH_APP_I2C_CONTROL_2_RXVLBY_SHFT                                              0x0

#define HWIO_PERIPH_APP_I2C_CONTROL_3_ADDR(x)                                           ((x) + 0x00000008)
#define HWIO_PERIPH_APP_I2C_CONTROL_3_RMSK                                                  0x1111
#define HWIO_PERIPH_APP_I2C_CONTROL_3_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_CONTROL_3_ADDR(x))
#define HWIO_PERIPH_APP_I2C_CONTROL_3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_CONTROL_3_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_CONTROL_3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_CONTROL_3_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_CONTROL_3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_CONTROL_3_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_CONTROL_3_IN(x))
#define HWIO_PERIPH_APP_I2C_CONTROL_3_SLCNFDN_BMSK                                          0x1000
#define HWIO_PERIPH_APP_I2C_CONTROL_3_SLCNFDN_SHFT                                             0xc
#define HWIO_PERIPH_APP_I2C_CONTROL_3_MSCNFDN_BMSK                                           0x100
#define HWIO_PERIPH_APP_I2C_CONTROL_3_MSCNFDN_SHFT                                             0x8
#define HWIO_PERIPH_APP_I2C_CONTROL_3_START_BMSK                                              0x10
#define HWIO_PERIPH_APP_I2C_CONTROL_3_START_SHFT                                               0x4
#define HWIO_PERIPH_APP_I2C_CONTROL_3_STOP_BMSK                                                0x1
#define HWIO_PERIPH_APP_I2C_CONTROL_3_STOP_SHFT                                                0x0

#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_ADDR(x)                                         ((x) + 0x0000000c)
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_RMSK                                                 0x3ff
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_MS_STATUS_1_ADDR(x))
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_MS_STATUS_1_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MS_SCL_BMSK                                          0x200
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MS_SCL_SHFT                                            0x9
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MS_SDA_BMSK                                          0x100
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MS_SDA_SHFT                                            0x8
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MS_I2CBUSY_BMSK                                       0x80
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MS_I2CBUSY_SHFT                                        0x7
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MS_TOST_BMSK                                          0x40
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MS_TOST_SHFT                                           0x6
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MSBUSY_BMSK                                           0x20
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MSBUSY_SHFT                                            0x5
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MSNAST_BMSK                                           0x10
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MSNAST_SHFT                                            0x4
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MSTRCP_BMSK                                            0x8
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MSTRCP_SHFT                                            0x3
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MSRXFL_BMSK                                            0x4
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MSRXFL_SHFT                                            0x2
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MSTXEP_BMSK                                            0x2
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_MSTXEP_SHFT                                            0x1
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_ARBLOST_BMSK                                           0x1
#define HWIO_PERIPH_APP_I2C_MS_STATUS_1_ARBLOST_SHFT                                           0x0

#define HWIO_PERIPH_APP_I2C_MS_STATUS_2_ADDR(x)                                         ((x) + 0x00000010)
#define HWIO_PERIPH_APP_I2C_MS_STATUS_2_RMSK                                                0x7fff
#define HWIO_PERIPH_APP_I2C_MS_STATUS_2_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_MS_STATUS_2_ADDR(x))
#define HWIO_PERIPH_APP_I2C_MS_STATUS_2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_MS_STATUS_2_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_MS_STATUS_2_MRXBYRE_BMSK                                        0x7f00
#define HWIO_PERIPH_APP_I2C_MS_STATUS_2_MRXBYRE_SHFT                                           0x8
#define HWIO_PERIPH_APP_I2C_MS_STATUS_2_UNUSED_MS_STATUS_2_BMSK                               0x80
#define HWIO_PERIPH_APP_I2C_MS_STATUS_2_UNUSED_MS_STATUS_2_SHFT                                0x7
#define HWIO_PERIPH_APP_I2C_MS_STATUS_2_MTXBYTR_BMSK                                          0x7f
#define HWIO_PERIPH_APP_I2C_MS_STATUS_2_MTXBYTR_SHFT                                           0x0

#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_ADDR(x)                                         ((x) + 0x00000014)
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_RMSK                                                 0xfff
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_SL_STATUS_1_ADDR(x))
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_SL_STATUS_1_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_GNCALL_BMSK                                          0x800
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_GNCALL_SHFT                                            0xb
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SL_I2CBUSY_BMSK                                      0x400
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SL_I2CBUSY_SHFT                                        0xa
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SL_SCL_BMSK                                          0x200
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SL_SCL_SHFT                                            0x9
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SL_SDA_BMSK                                          0x100
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SL_SDA_SHFT                                            0x8
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SRDWR_BMSK                                            0x80
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SRDWR_SHFT                                             0x7
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SL_TOST_BMSK                                          0x40
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SL_TOST_SHFT                                           0x6
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLBUSY_BMSK                                           0x20
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLBUSY_SHFT                                            0x5
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLNAST_BMSK                                           0x10
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLNAST_SHFT                                            0x4
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLTRCP_BMSK                                            0x8
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLTRCP_SHFT                                            0x3
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLRXFL_BMSK                                            0x4
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLRXFL_SHFT                                            0x2
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLTXEP_BMSK                                            0x2
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLTXEP_SHFT                                            0x1
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLSEL1_BMSK                                            0x1
#define HWIO_PERIPH_APP_I2C_SL_STATUS_1_SLSEL1_SHFT                                            0x0

#define HWIO_PERIPH_APP_I2C_SL_STATUS_2_ADDR(x)                                         ((x) + 0x00000018)
#define HWIO_PERIPH_APP_I2C_SL_STATUS_2_RMSK                                                0x7fff
#define HWIO_PERIPH_APP_I2C_SL_STATUS_2_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_SL_STATUS_2_ADDR(x))
#define HWIO_PERIPH_APP_I2C_SL_STATUS_2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_SL_STATUS_2_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_SL_STATUS_2_SLXBYRE_BMSK                                        0x7f00
#define HWIO_PERIPH_APP_I2C_SL_STATUS_2_SLXBYRE_SHFT                                           0x8
#define HWIO_PERIPH_APP_I2C_SL_STATUS_2_UNUSED_SL_STATUS_2_BMSK                               0x80
#define HWIO_PERIPH_APP_I2C_SL_STATUS_2_UNUSED_SL_STATUS_2_SHFT                                0x7
#define HWIO_PERIPH_APP_I2C_SL_STATUS_2_SLXBYTR_BMSK                                          0x7f
#define HWIO_PERIPH_APP_I2C_SL_STATUS_2_SLXBYTR_SHFT                                           0x0

#define HWIO_PERIPH_APP_I2C_MS_MASK_ADDR(x)                                             ((x) + 0x0000001c)
#define HWIO_PERIPH_APP_I2C_MS_MASK_RMSK                                                      0x5f
#define HWIO_PERIPH_APP_I2C_MS_MASK_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_MS_MASK_ADDR(x))
#define HWIO_PERIPH_APP_I2C_MS_MASK_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_MS_MASK_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_MS_MASK_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_MS_MASK_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_MS_MASK_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_MS_MASK_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_MS_MASK_IN(x))
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_MSTOST_BMSK                                           0x40
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_MSTOST_SHFT                                            0x6
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_MSNAST_BMSK                                           0x10
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_MSNAST_SHFT                                            0x4
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_MSTRCP_BMSK                                            0x8
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_MSTRCP_SHFT                                            0x3
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_MSRXFL_BMSK                                            0x4
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_MSRXFL_SHFT                                            0x2
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_MSTXEP_BMSK                                            0x2
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_MSTXEP_SHFT                                            0x1
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_ARBLOST_BMSK                                           0x1
#define HWIO_PERIPH_APP_I2C_MS_MASK_MSK_ARBLOST_SHFT                                           0x0

#define HWIO_PERIPH_APP_I2C_SL_MASK_ADDR(x)                                             ((x) + 0x00000020)
#define HWIO_PERIPH_APP_I2C_SL_MASK_RMSK                                                     0x85f
#define HWIO_PERIPH_APP_I2C_SL_MASK_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_SL_MASK_ADDR(x))
#define HWIO_PERIPH_APP_I2C_SL_MASK_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_SL_MASK_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_SL_MASK_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_SL_MASK_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_SL_MASK_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_SL_MASK_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_SL_MASK_IN(x))
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_GNCALL_BMSK                                          0x800
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_GNCALL_SHFT                                            0xb
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLTOST_BMSK                                           0x40
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLTOST_SHFT                                            0x6
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLNAST_BMSK                                           0x10
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLNAST_SHFT                                            0x4
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLTRCP_BMSK                                            0x8
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLTRCP_SHFT                                            0x3
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLRXFL_BMSK                                            0x4
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLRXFL_SHFT                                            0x2
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLTXEP_BMSK                                            0x2
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLTXEP_SHFT                                            0x1
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLSEL1_BMSK                                            0x1
#define HWIO_PERIPH_APP_I2C_SL_MASK_MSK_SLSEL1_SHFT                                            0x0

#define HWIO_PERIPH_APP_I2C_TX_DATA_ADDR(x)                                             ((x) + 0x00000024)
#define HWIO_PERIPH_APP_I2C_TX_DATA_RMSK                                                    0xffff
#define HWIO_PERIPH_APP_I2C_TX_DATA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_TX_DATA_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_TX_DATA_TXDATA_BMSK                                             0xffff
#define HWIO_PERIPH_APP_I2C_TX_DATA_TXDATA_SHFT                                                0x0

#define HWIO_PERIPH_APP_I2C_RX_DATA_ADDR(x)                                             ((x) + 0x00000028)
#define HWIO_PERIPH_APP_I2C_RX_DATA_RMSK                                                    0xffff
#define HWIO_PERIPH_APP_I2C_RX_DATA_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_RX_DATA_ADDR(x))
#define HWIO_PERIPH_APP_I2C_RX_DATA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_RX_DATA_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_RX_DATA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_RX_DATA_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_RX_DATA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_RX_DATA_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_RX_DATA_IN(x))
#define HWIO_PERIPH_APP_I2C_RX_DATA_RXDATA_BMSK                                             0xffff
#define HWIO_PERIPH_APP_I2C_RX_DATA_RXDATA_SHFT                                                0x0

#define HWIO_PERIPH_APP_I2C_SLAVE_ADDR_ADDR(x)                                          ((x) + 0x0000002c)
#define HWIO_PERIPH_APP_I2C_SLAVE_ADDR_RMSK                                                  0x7ff
#define HWIO_PERIPH_APP_I2C_SLAVE_ADDR_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_SLAVE_ADDR_ADDR(x))
#define HWIO_PERIPH_APP_I2C_SLAVE_ADDR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_SLAVE_ADDR_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_SLAVE_ADDR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_SLAVE_ADDR_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_SLAVE_ADDR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_SLAVE_ADDR_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_SLAVE_ADDR_IN(x))
#define HWIO_PERIPH_APP_I2C_SLAVE_ADDR_SLVADDRFR_BMSK                                        0x400
#define HWIO_PERIPH_APP_I2C_SLAVE_ADDR_SLVADDRFR_SHFT                                          0xa
#define HWIO_PERIPH_APP_I2C_SLAVE_ADDR_SLVADDR_BMSK                                          0x3ff
#define HWIO_PERIPH_APP_I2C_SLAVE_ADDR_SLVADDR_SHFT                                            0x0

#define HWIO_PERIPH_APP_I2C_SELF_ADDR_1_ADDR(x)                                         ((x) + 0x00000030)
#define HWIO_PERIPH_APP_I2C_SELF_ADDR_1_RMSK                                                 0x7ff
#define HWIO_PERIPH_APP_I2C_SELF_ADDR_1_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_SELF_ADDR_1_ADDR(x))
#define HWIO_PERIPH_APP_I2C_SELF_ADDR_1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_SELF_ADDR_1_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_SELF_ADDR_1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_SELF_ADDR_1_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_SELF_ADDR_1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_SELF_ADDR_1_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_SELF_ADDR_1_IN(x))
#define HWIO_PERIPH_APP_I2C_SELF_ADDR_1_SLFADDRFR_1_BMSK                                     0x400
#define HWIO_PERIPH_APP_I2C_SELF_ADDR_1_SLFADDRFR_1_SHFT                                       0xa
#define HWIO_PERIPH_APP_I2C_SELF_ADDR_1_SLFADDR_1_BMSK                                       0x3ff
#define HWIO_PERIPH_APP_I2C_SELF_ADDR_1_SLFADDR_1_SHFT                                         0x0

#define HWIO_PERIPH_APP_I2C_CDIV_LOW_ADDR(x)                                            ((x) + 0x00000034)
#define HWIO_PERIPH_APP_I2C_CDIV_LOW_RMSK                                                    0x3ff
#define HWIO_PERIPH_APP_I2C_CDIV_LOW_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_CDIV_LOW_ADDR(x))
#define HWIO_PERIPH_APP_I2C_CDIV_LOW_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_CDIV_LOW_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_CDIV_LOW_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_CDIV_LOW_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_CDIV_LOW_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_CDIV_LOW_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_CDIV_LOW_IN(x))
#define HWIO_PERIPH_APP_I2C_CDIV_LOW_CLOCK_DIV_LOW_BMSK                                      0x3ff
#define HWIO_PERIPH_APP_I2C_CDIV_LOW_CLOCK_DIV_LOW_SHFT                                        0x0

#define HWIO_PERIPH_APP_I2C_CDIV_HIGH_ADDR(x)                                           ((x) + 0x00000038)
#define HWIO_PERIPH_APP_I2C_CDIV_HIGH_RMSK                                                   0x3ff
#define HWIO_PERIPH_APP_I2C_CDIV_HIGH_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_CDIV_HIGH_ADDR(x))
#define HWIO_PERIPH_APP_I2C_CDIV_HIGH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_CDIV_HIGH_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_CDIV_HIGH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_CDIV_HIGH_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_CDIV_HIGH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_CDIV_HIGH_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_CDIV_HIGH_IN(x))
#define HWIO_PERIPH_APP_I2C_CDIV_HIGH_CLOCK_DIV_HIGH_BMSK                                    0x3ff
#define HWIO_PERIPH_APP_I2C_CDIV_HIGH_CLOCK_DIV_HIGH_SHFT                                      0x0

#define HWIO_PERIPH_APP_I2C_CTO_ADDR(x)                                                 ((x) + 0x0000003c)
#define HWIO_PERIPH_APP_I2C_CTO_RMSK                                                          0x17
#define HWIO_PERIPH_APP_I2C_CTO_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_CTO_ADDR(x))
#define HWIO_PERIPH_APP_I2C_CTO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_CTO_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_CTO_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_CTO_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_CTO_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_CTO_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_CTO_IN(x))
#define HWIO_PERIPH_APP_I2C_CTO_I2C_TIME_OUT_EN_BMSK                                          0x10
#define HWIO_PERIPH_APP_I2C_CTO_I2C_TIME_OUT_EN_SHFT                                           0x4
#define HWIO_PERIPH_APP_I2C_CTO_I2C_TIME_OUT_BMSK                                              0x7
#define HWIO_PERIPH_APP_I2C_CTO_I2C_TIME_OUT_SHFT                                              0x0

#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_ADDR(x)                                        ((x) + 0x00000040)
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_RMSK                                               0xffff
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_FIFO_CONTROL_ADDR(x))
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_FIFO_CONTROL_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_FIFO_CONTROL_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_FIFO_CONTROL_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_FIFO_CONTROL_IN(x))
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_TX_FIFO_FLUSH_BMSK                                 0x8000
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_TX_FIFO_FLUSH_SHFT                                    0xf
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_TX_LEVEL_TRIG_BMSK                                 0x7f00
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_TX_LEVEL_TRIG_SHFT                                    0x8
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_RX_FIFO_FLUSH_BMSK                                   0x80
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_RX_FIFO_FLUSH_SHFT                                    0x7
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_RX_LEVEL_TRIG_BMSK                                   0x7f
#define HWIO_PERIPH_APP_I2C_FIFO_CONTROL_RX_LEVEL_TRIG_SHFT                                    0x0

#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_ADDR(x)                                      ((x) + 0x00000044)
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_RMSK                                              0x7ff
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_TX_FIFO_ERROR_BMSK                                0x400
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_TX_FIFO_ERROR_SHFT                                  0xa
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_TX_FIFO_FULL_BMSK                                 0x200
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_TX_FIFO_FULL_SHFT                                   0x9
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_TX_FIFO_LEVEL_FLAG_BMSK                           0x100
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_TX_FIFO_LEVEL_FLAG_SHFT                             0x8
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_TX_FIFO_EMPTY_BMSK                                 0x80
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_TX_FIFO_EMPTY_SHFT                                  0x7
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_TX_FIFO_LEVEL_BMSK                                 0x7f
#define HWIO_PERIPH_APP_I2C_TX_FIFO_STATUS_TX_FIFO_LEVEL_SHFT                                  0x0

#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_ADDR(x)                                      ((x) + 0x00000048)
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RMSK                                              0x7ff
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RX_FIFO_ERROR_BMSK                                0x400
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RX_FIFO_ERROR_SHFT                                  0xa
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RX_FIFO_FULL_BMSK                                 0x200
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RX_FIFO_FULL_SHFT                                   0x9
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RX_FIFO_LEVEL_FLAG_BMSK                           0x100
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RX_FIFO_LEVEL_FLAG_SHFT                             0x8
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RX_FIFO_EMPTY_BMSK                                 0x80
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RX_FIFO_EMPTY_SHFT                                  0x7
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RX_FIFO_LEVEL_BMSK                                 0x7f
#define HWIO_PERIPH_APP_I2C_RX_FIFO_STATUS_RX_FIFO_LEVEL_SHFT                                  0x0

#define HWIO_PERIPH_APP_I2C_FIFO_MASK_ADDR(x)                                           ((x) + 0x0000004c)
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_RMSK                                                    0xff
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_FIFO_MASK_ADDR(x))
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_FIFO_MASK_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_FIFO_MASK_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_FIFO_MASK_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_FIFO_MASK_IN(x))
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_TX_FIFO_ERROR_BMSK                                 0x80
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_TX_FIFO_ERROR_SHFT                                  0x7
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_TX_FIFO_FULL_BMSK                                  0x40
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_TX_FIFO_FULL_SHFT                                   0x6
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_TX_FIFO_LVL_FLAG_BMSK                              0x20
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_TX_FIFO_LVL_FLAG_SHFT                               0x5
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_TX_FIFO_EMPTY_BMSK                                 0x10
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_TX_FIFO_EMPTY_SHFT                                  0x4
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_RX_FIFO_ERROR_BMSK                                  0x8
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_RX_FIFO_ERROR_SHFT                                  0x3
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_RX_FIFO_FULL_BMSK                                   0x4
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_RX_FIFO_FULL_SHFT                                   0x2
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_RX_FIFO_LVL_FLAG_BMSK                               0x2
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_RX_FIFO_LVL_FLAG_SHFT                               0x1
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_RX_FIFO_EMPTY_BMSK                                  0x1
#define HWIO_PERIPH_APP_I2C_FIFO_MASK_MASK_RX_FIFO_EMPTY_SHFT                                  0x0

#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_ADDR(x)                                     ((x) + 0x00000050)
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_RMSK                                            0xffff
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_ADDR(x))
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_IN(x))
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_TX_WR_DBG_PTR_EN_BMSK                           0x8000
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_TX_WR_DBG_PTR_EN_SHFT                              0xf
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_TX_WR_DBG_PTR_BMSK                              0x7f00
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_TX_WR_DBG_PTR_SHFT                                 0x8
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_TX_RD_DBG_PTR_EN_BMSK                             0x80
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_TX_RD_DBG_PTR_EN_SHFT                              0x7
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_TX_RD_DBG_PTR_BMSK                                0x7f
#define HWIO_PERIPH_APP_I2C_TX_FIFO_DBG_CTL_TX_RD_DBG_PTR_SHFT                                 0x0

#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_ADDR(x)                                     ((x) + 0x00000054)
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_RMSK                                            0xffff
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_ADDR(x))
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_IN(x))
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_RX_WR_DBG_PTR_EN_BMSK                           0x8000
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_RX_WR_DBG_PTR_EN_SHFT                              0xf
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_RX_WR_DBG_PTR_BMSK                              0x7f00
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_RX_WR_DBG_PTR_SHFT                                 0x8
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_RX_RD_DBG_PTR_EN_BMSK                             0x80
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_RX_RD_DBG_PTR_EN_SHFT                              0x7
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_RX_RD_DBG_PTR_BMSK                                0x7f
#define HWIO_PERIPH_APP_I2C_RX_FIFO_DBG_CTL_RX_RD_DBG_PTR_SHFT                                 0x0

#define HWIO_PERIPH_APP_I2C_TX_DATA_DBG_ADDR(x)                                         ((x) + 0x00000058)
#define HWIO_PERIPH_APP_I2C_TX_DATA_DBG_RMSK                                                0xffff
#define HWIO_PERIPH_APP_I2C_TX_DATA_DBG_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_TX_DATA_DBG_ADDR(x))
#define HWIO_PERIPH_APP_I2C_TX_DATA_DBG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_TX_DATA_DBG_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_TX_DATA_DBG_TXDATA_DBG_BMSK                                     0xffff
#define HWIO_PERIPH_APP_I2C_TX_DATA_DBG_TXDATA_DBG_SHFT                                        0x0

#define HWIO_PERIPH_APP_I2C_RX_DATA_DBG_ADDR(x)                                         ((x) + 0x0000005c)
#define HWIO_PERIPH_APP_I2C_RX_DATA_DBG_RMSK                                                0xffff
#define HWIO_PERIPH_APP_I2C_RX_DATA_DBG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_RX_DATA_DBG_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_RX_DATA_DBG_RXDATA_DBG_BMSK                                     0xffff
#define HWIO_PERIPH_APP_I2C_RX_DATA_DBG_RXDATA_DBG_SHFT                                        0x0

#define HWIO_PERIPH_APP_I2C_CLEAR_FIFO_STATUS_ADDR(x)                                   ((x) + 0x00000060)
#define HWIO_PERIPH_APP_I2C_CLEAR_FIFO_STATUS_RMSK                                             0x3
#define HWIO_PERIPH_APP_I2C_CLEAR_FIFO_STATUS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_CLEAR_FIFO_STATUS_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_CLEAR_FIFO_STATUS_CLEAR_RX_FIFO_STATUS_BMSK                        0x2
#define HWIO_PERIPH_APP_I2C_CLEAR_FIFO_STATUS_CLEAR_RX_FIFO_STATUS_SHFT                        0x1
#define HWIO_PERIPH_APP_I2C_CLEAR_FIFO_STATUS_CLEAR_TX_FIFO_STATUS_BMSK                        0x1
#define HWIO_PERIPH_APP_I2C_CLEAR_FIFO_STATUS_CLEAR_TX_FIFO_STATUS_SHFT                        0x0

#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_ADDR(x)                                   ((x) + 0x00000064)
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_RMSK                                            0x5f
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_ADDR(x))
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_IN(x))
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_MSTOST_BMSK                               0x40
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_MSTOST_SHFT                                0x6
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_MSNAST_BMSK                               0x10
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_MSNAST_SHFT                                0x4
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_MSTRCP_BMSK                                0x8
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_MSTRCP_SHFT                                0x3
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_MSRXFL_BMSK                                0x4
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_MSRXFL_SHFT                                0x2
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_MSTXEP_BMSK                                0x2
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_MSTXEP_SHFT                                0x1
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_ARBLOST_BMSK                               0x1
#define HWIO_PERIPH_APP_I2C_CLEAR_MS_STATUS_1_CLEAR_ARBLOST_SHFT                               0x0

#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_ADDR(x)                                   ((x) + 0x00000068)
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_RMSK                                           0x85f
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_ADDR(x))
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_IN(x))
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_GNCALL_BMSK                              0x800
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_GNCALL_SHFT                                0xb
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLTOST_BMSK                               0x40
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLTOST_SHFT                                0x6
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLNAST_BMSK                               0x10
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLNAST_SHFT                                0x4
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLTRCP_BMSK                                0x8
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLTRCP_SHFT                                0x3
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLRXFL_BMSK                                0x4
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLRXFL_SHFT                                0x2
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLTXEP_BMSK                                0x2
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLTXEP_SHFT                                0x1
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLSEL1_BMSK                                0x1
#define HWIO_PERIPH_APP_I2C_CLEAR_SL_STATUS_1_CLEAR_SLSEL1_SHFT                                0x0

#define HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_ADDR(x)                              ((x) + 0x0000006c)
#define HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_RMSK                                        0x1
#define HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_IN(x)      \
        in_dword(HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_ADDR(x))
#define HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_ADDR(x), m)
#define HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_ADDR(x),v)
#define HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_ADDR(x),m,v,HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_IN(x))
#define HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_TX_FIFO_WRITE_ONE_BYTE_BMSK                 0x1
#define HWIO_PERIPH_APP_I2C_TX_FIFO_WRITE_ONE_BYTE_TX_FIFO_WRITE_ONE_BYTE_SHFT                 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_FTC_3_FTC_3_FTC
 *--------------------------------------------------------------------------*/

#define PERIPH_FTC_3_FTC_3_FTC_REG_BASE                                                       (PERIPH_PERIPH_MOD_BASE      + 0x00204000)
#define PERIPH_FTC_3_FTC_3_FTC_REG_BASE_SIZE                                                  0x1000
#define PERIPH_FTC_3_FTC_3_FTC_REG_BASE_USED                                                  0x78

#define HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_ADDR(x)                                             ((x) + 0x00000000)
#define HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_RMSK                                                       0x3
#define HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_CNT_CLK_SEL_BMSK                                           0x3
#define HWIO_PERIPH_FTC_3_FTC_CNT_CLK_SEL_CNT_CLK_SEL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_3_FTC_CTRL1_ADDR(x)                                                   ((x) + 0x00000004)
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_RMSK                                                         0xf07f1
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_CTRL1_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_CTRL1_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CTRL1_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_CTRL1_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_CTRL1_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_EXT_FLT_SMP_NUM_BMSK                                         0xf0000
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_EXT_FLT_SMP_NUM_SHFT                                            0x10
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_EXT_FLT_CLK_DIV_BMSK                                           0x600
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_EXT_FLT_CLK_DIV_SHFT                                             0x9
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_EXT_FLT_CLK_SEL_BMSK                                           0x100
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_EXT_FLT_CLK_SEL_SHFT                                             0x8
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_FTC_PSC_CFG_BMSK                                                0xf0
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_FTC_PSC_CFG_SHFT                                                 0x4
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_FTC_PSC_BMSK                                                     0x1
#define HWIO_PERIPH_FTC_3_FTC_CTRL1_FTC_PSC_SHFT                                                     0x0

#define HWIO_PERIPH_FTC_3_FTC_CTRL2_ADDR(x)                                                   ((x) + 0x00000008)
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_RMSK                                                         0x3771f
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_CTRL2_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_CTRL2_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CTRL2_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_CTRL2_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_CTRL2_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_CNT_INIT_VAL_SEL_BMSK                                    0x20000
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_CNT_INIT_VAL_SEL_SHFT                                       0x11
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_MAX_CMP_FUNC_BMSK                                        0x10000
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_MAX_CMP_FUNC_SHFT                                           0x10
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_CH_B_SEL_BMSK                                             0x7000
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_CH_B_SEL_SHFT                                                0xc
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_CH_A_SEL_BMSK                                              0x700
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_CH_A_SEL_SHFT                                                0x8
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_CNT_SUB_MODE_BMSK                                           0x18
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_CNT_SUB_MODE_SHFT                                            0x3
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_CNT_MODE_BMSK                                                0x7
#define HWIO_PERIPH_FTC_3_FTC_CTRL2_FTC_CNT_MODE_SHFT                                                0x0

#define HWIO_PERIPH_FTC_3_FTC_CTRL3_ADDR(x)                                                   ((x) + 0x0000000c)
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_RMSK                                                           0x333
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_CTRL3_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_CTRL3_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CTRL3_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_CTRL3_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_CTRL3_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_FTC_CH_2_CTRL_BMSK                                             0x300
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_FTC_CH_2_CTRL_SHFT                                               0x8
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_FTC_CH_1_CTRL_BMSK                                              0x30
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_FTC_CH_1_CTRL_SHFT                                               0x4
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_FTC_CH_0_CTRL_BMSK                                               0x3
#define HWIO_PERIPH_FTC_3_FTC_CTRL3_FTC_CH_0_CTRL_SHFT                                               0x0

#define HWIO_PERIPH_FTC_3_FTC_CMD_ADDR(x)                                                     ((x) + 0x00000010)
#define HWIO_PERIPH_FTC_3_FTC_CMD_RMSK                                                              0x7f
#define HWIO_PERIPH_FTC_3_FTC_CMD_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CMD_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CMD_FTC_CMD_BMSK                                                      0x7f
#define HWIO_PERIPH_FTC_3_FTC_CMD_FTC_CMD_SHFT                                                       0x0

#define HWIO_PERIPH_FTC_3_FTC_STATUS_ADDR(x)                                                  ((x) + 0x00000014)
#define HWIO_PERIPH_FTC_3_FTC_STATUS_RMSK                                                     0xffff8073
#define HWIO_PERIPH_FTC_3_FTC_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_STATUS_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_STATUS_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_CYC_DCNT_VAL_BMSK                                    0xffff0000
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_CYC_DCNT_VAL_SHFT                                          0x10
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_MAX_CMP_DB_FLAG_BMSK                                     0x8000
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_MAX_CMP_DB_FLAG_SHFT                                        0xf
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_CMP_2_DB_FLAG_BMSK                                         0x40
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_CMP_2_DB_FLAG_SHFT                                          0x6
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_CMP_1_DB_FLAG_BMSK                                         0x20
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_CMP_1_DB_FLAG_SHFT                                          0x5
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_CMP_0_DB_FLAG_BMSK                                         0x10
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_CMP_0_DB_FLAG_SHFT                                          0x4
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_STATUS_DIR_BMSK                                             0x2
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_STATUS_DIR_SHFT                                             0x1
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_STATUS_EN_BMSK                                              0x1
#define HWIO_PERIPH_FTC_3_FTC_STATUS_FTC_STATUS_EN_SHFT                                              0x0

#define HWIO_PERIPH_FTC_3_FTC_CNT_ADDR(x)                                                     ((x) + 0x00000018)
#define HWIO_PERIPH_FTC_3_FTC_CNT_RMSK                                                            0xffff
#define HWIO_PERIPH_FTC_3_FTC_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_CNT_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_CNT_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CNT_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_CNT_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_CNT_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_CNT_FTC_CNT_VAL_BMSK                                                0xffff
#define HWIO_PERIPH_FTC_3_FTC_CNT_FTC_CNT_VAL_SHFT                                                   0x0

#define HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_ADDR(x)                                                ((x) + 0x0000001c)
#define HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_FTC_CYC_DCNT_NUM_BMSK                                      0xffff
#define HWIO_PERIPH_FTC_3_FTC_CYC_DCNT_FTC_CYC_DCNT_NUM_SHFT                                         0x0

#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_ADDR(x)                                                 ((x) + 0x00000020)
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_RMSK                                                        0xffff
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_MAX_CMP_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_MAX_CMP_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_MAX_CMP_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_MAX_CMP_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_MAX_CMP_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_FTC_MAX_CMP_BMSK                                            0xffff
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_FTC_MAX_CMP_SHFT                                               0x0

#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_FORCE_DB_ADDR(x)                                        ((x) + 0x00000024)
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_FORCE_DB_RMSK                                                  0x1
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_FORCE_DB_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_MAX_CMP_FORCE_DB_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_FORCE_DB_FTC_MAX_CMP_FORCE_DB_BMSK                             0x1
#define HWIO_PERIPH_FTC_3_FTC_MAX_CMP_FORCE_DB_FTC_MAX_CMP_FORCE_DB_SHFT                             0x0

#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_ADDR(x)                                                ((x) + 0x00000028)
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_3_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_ADDR(x)                                                ((x) + 0x0000002c)
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_3_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_ADDR(x)                                                ((x) + 0x00000030)
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_3_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_ADDR(x)                                               ((x) + 0x00000034)
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_3_FTC_OUT0_CTRL_OUT0_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_ADDR(x)                                               ((x) + 0x00000038)
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_3_FTC_OUT1_CTRL_OUT1_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_ADDR(x)                                               ((x) + 0x0000003c)
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_3_FTC_OUT2_CTRL_OUT2_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_3_FTC_OUT0_SW_VAL_ADDR(x)                                             ((x) + 0x00000040)
#define HWIO_PERIPH_FTC_3_FTC_OUT0_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_3_FTC_OUT0_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_OUT0_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_OUT0_SW_VAL_OUT0_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_3_FTC_OUT0_SW_VAL_OUT0_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_3_FTC_OUT1_SW_VAL_ADDR(x)                                             ((x) + 0x00000044)
#define HWIO_PERIPH_FTC_3_FTC_OUT1_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_3_FTC_OUT1_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_OUT1_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_OUT1_SW_VAL_OUT1_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_3_FTC_OUT1_SW_VAL_OUT1_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_3_FTC_OUT2_SW_VAL_ADDR(x)                                             ((x) + 0x00000048)
#define HWIO_PERIPH_FTC_3_FTC_OUT2_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_3_FTC_OUT2_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_OUT2_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_OUT2_SW_VAL_OUT2_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_3_FTC_OUT2_SW_VAL_OUT2_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_ADDR(x)                                                ((x) + 0x0000004c)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_CAP_CMP0_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP0_CAP_CMP0_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_ADDR(x)                                                ((x) + 0x00000050)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_CAP_CMP1_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP1_CAP_CMP1_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_ADDR(x)                                                ((x) + 0x00000054)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_CAP_CMP2_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP2_CAP_CMP2_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP_FORCE_DB_ADDR(x)                                        ((x) + 0x00000058)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP_FORCE_DB_RMSK                                                  0x7
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP_FORCE_DB_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_CAP_CMP_FORCE_DB_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP_FORCE_DB_CAP_CMP2_FORCE_DB_BMSK                                0x4
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP_FORCE_DB_CAP_CMP2_FORCE_DB_SHFT                                0x2
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP_FORCE_DB_CAP_CMP1_FORCE_DB_BMSK                                0x2
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP_FORCE_DB_CAP_CMP1_FORCE_DB_SHFT                                0x1
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP_FORCE_DB_CAP_CMP0_FORCE_DB_BMSK                                0x1
#define HWIO_PERIPH_FTC_3_FTC_CAP_CMP_FORCE_DB_CAP_CMP0_FORCE_DB_SHFT                                0x0

#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_ADDR(x)                                                 ((x) + 0x0000005c)
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_RMSK                                                       0x1ffff
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_INTR_EN_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_INTR_EN_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_INTR_EN_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_INTR_EN_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_INTR_EN_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CMP2_INTR_EN_BMSK                                          0x10000
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CMP2_INTR_EN_SHFT                                             0x10
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP2_OVFW_INTR_EN_BMSK                                      0x8000
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP2_OVFW_INTR_EN_SHFT                                         0xf
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP2_INTR_EN_BMSK                                           0x4000
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP2_INTR_EN_SHFT                                              0xe
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CH2_ED_INTR_EN_BMSK                                         0x2000
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CH2_ED_INTR_EN_SHFT                                            0xd
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CMP1_INTR_EN_BMSK                                           0x1000
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CMP1_INTR_EN_SHFT                                              0xc
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP1_OVFW_INTR_EN_BMSK                                       0x800
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP1_OVFW_INTR_EN_SHFT                                         0xb
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP1_INTR_EN_BMSK                                            0x400
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP1_INTR_EN_SHFT                                              0xa
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CH1_ED_INTR_EN_BMSK                                          0x200
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CH1_ED_INTR_EN_SHFT                                            0x9
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CMP0_INTR_EN_BMSK                                            0x100
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CMP0_INTR_EN_SHFT                                              0x8
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP0_OVFW_INTR_EN_BMSK                                        0x80
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP0_OVFW_INTR_EN_SHFT                                         0x7
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP0_INTR_EN_BMSK                                             0x40
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CAP0_INTR_EN_SHFT                                              0x6
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CH0_ED_INTR_EN_BMSK                                           0x20
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CH0_ED_INTR_EN_SHFT                                            0x5
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CMMN_INTR_EN_BMSK                                             0x10
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CMMN_INTR_EN_SHFT                                              0x4
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CNT_CHNG_INTR_EN_BMSK                                          0x8
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CNT_CHNG_INTR_EN_SHFT                                          0x3
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CYC_DCNT_INTR_EN_BMSK                                          0x4
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CYC_DCNT_INTR_EN_SHFT                                          0x2
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CNT_UDFW_INTR_EN_BMSK                                          0x2
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CNT_UDFW_INTR_EN_SHFT                                          0x1
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CNT_OVFW_INTR_EN_BMSK                                          0x1
#define HWIO_PERIPH_FTC_3_FTC_INTR_EN_CNT_OVFW_INTR_EN_SHFT                                          0x0

#define HWIO_PERIPH_FTC_3_FTC_INTR_ADDR(x)                                                    ((x) + 0x00000060)
#define HWIO_PERIPH_FTC_3_FTC_INTR_RMSK                                                          0x1ffff
#define HWIO_PERIPH_FTC_3_FTC_INTR_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_INTR_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_INTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_INTR_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_INTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_INTR_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_INTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_INTR_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_INTR_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_INTR_CMP2_INTR_BMSK                                                0x10000
#define HWIO_PERIPH_FTC_3_FTC_INTR_CMP2_INTR_SHFT                                                   0x10
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP2_OVFW_INTR_BMSK                                            0x8000
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP2_OVFW_INTR_SHFT                                               0xf
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP2_INTR_BMSK                                                 0x4000
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP2_INTR_SHFT                                                    0xe
#define HWIO_PERIPH_FTC_3_FTC_INTR_CH2_ED_INTR_BMSK                                               0x2000
#define HWIO_PERIPH_FTC_3_FTC_INTR_CH2_ED_INTR_SHFT                                                  0xd
#define HWIO_PERIPH_FTC_3_FTC_INTR_CMP1_INTR_BMSK                                                 0x1000
#define HWIO_PERIPH_FTC_3_FTC_INTR_CMP1_INTR_SHFT                                                    0xc
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP1_OVFW_INTR_BMSK                                             0x800
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP1_OVFW_INTR_SHFT                                               0xb
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP1_INTR_BMSK                                                  0x400
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP1_INTR_SHFT                                                    0xa
#define HWIO_PERIPH_FTC_3_FTC_INTR_CH1_ED_INTR_BMSK                                                0x200
#define HWIO_PERIPH_FTC_3_FTC_INTR_CH1_ED_INTR_SHFT                                                  0x9
#define HWIO_PERIPH_FTC_3_FTC_INTR_CMP0_INTR_BMSK                                                  0x100
#define HWIO_PERIPH_FTC_3_FTC_INTR_CMP0_INTR_SHFT                                                    0x8
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP0_OVFW_INTR_BMSK                                              0x80
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP0_OVFW_INTR_SHFT                                               0x7
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP0_INTR_BMSK                                                   0x40
#define HWIO_PERIPH_FTC_3_FTC_INTR_CAP0_INTR_SHFT                                                    0x6
#define HWIO_PERIPH_FTC_3_FTC_INTR_CH0_ED_INTR_BMSK                                                 0x20
#define HWIO_PERIPH_FTC_3_FTC_INTR_CH0_ED_INTR_SHFT                                                  0x5
#define HWIO_PERIPH_FTC_3_FTC_INTR_CMMN_INTR_BMSK                                                   0x10
#define HWIO_PERIPH_FTC_3_FTC_INTR_CMMN_INTR_SHFT                                                    0x4
#define HWIO_PERIPH_FTC_3_FTC_INTR_CNT_CHNG_INTR_BMSK                                                0x8
#define HWIO_PERIPH_FTC_3_FTC_INTR_CNT_CHNG_INTR_SHFT                                                0x3
#define HWIO_PERIPH_FTC_3_FTC_INTR_CYC_DCNT_INTR_BMSK                                                0x4
#define HWIO_PERIPH_FTC_3_FTC_INTR_CYC_DCNT_INTR_SHFT                                                0x2
#define HWIO_PERIPH_FTC_3_FTC_INTR_CNT_UDFW_INTR_BMSK                                                0x2
#define HWIO_PERIPH_FTC_3_FTC_INTR_CNT_UDFW_INTR_SHFT                                                0x1
#define HWIO_PERIPH_FTC_3_FTC_INTR_CNT_OVFW_INTR_BMSK                                                0x1
#define HWIO_PERIPH_FTC_3_FTC_INTR_CNT_OVFW_INTR_SHFT                                                0x0

#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_UPDATE_ADDR(x)                                          ((x) + 0x00000064)
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_UPDATE_RMSK                                                    0x1
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_UPDATE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_REGS_WR_UPDATE_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_UPDATE_FTC_REGS_WR_UPDATE_BMSK                                 0x1
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_UPDATE_FTC_REGS_WR_UPDATE_SHFT                                 0x0

#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_ADDR(x)                                           ((x) + 0x00000068)
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_RMSK                                                  0x1fff
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CAP_CMP_FORCE_DB_WR_READY_BMSK                    0x1000
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CAP_CMP_FORCE_DB_WR_READY_SHFT                       0xc
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_MAX_CMP_FORCE_DB_WR_READY_BMSK                     0x800
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_MAX_CMP_FORCE_DB_WR_READY_SHFT                       0xb
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CAP_CMP2_WR_READY_BMSK                             0x400
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CAP_CMP2_WR_READY_SHFT                               0xa
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CAP_CMP1_WR_READY_BMSK                             0x200
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CAP_CMP1_WR_READY_SHFT                               0x9
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CAP_CMP0_WR_READY_BMSK                             0x100
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CAP_CMP0_WR_READY_SHFT                               0x8
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_OUT2_SW_VAL_WR_READY_BMSK                           0x80
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_OUT2_SW_VAL_WR_READY_SHFT                            0x7
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_OUT1_SW_VAL_WR_READY_BMSK                           0x40
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_OUT1_SW_VAL_WR_READY_SHFT                            0x6
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_OUT0_SW_VAL_WR_READY_BMSK                           0x20
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_OUT0_SW_VAL_WR_READY_SHFT                            0x5
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_INTR_WR_READY_BMSK                                  0x10
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_INTR_WR_READY_SHFT                                   0x4
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_MAX_CMP_WR_READY_BMSK                                0x8
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_MAX_CMP_WR_READY_SHFT                                0x3
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CNT_WR_READY_BMSK                                    0x4
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CNT_WR_READY_SHFT                                    0x2
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CMD_WR_READY_BMSK                                    0x2
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_FTC_CMD_WR_READY_SHFT                                    0x1
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_REGS_UPDATE_READY_BMSK                                   0x1
#define HWIO_PERIPH_FTC_3_FTC_REGS_WR_READY_REGS_UPDATE_READY_SHFT                                   0x0

#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_ADDR(x)                                             ((x) + 0x0000006c)
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_RMSK                                                      0x3f
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_INT_RD_REQ_BMSK                                           0x20
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_INT_RD_REQ_SHFT                                            0x5
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_CAP_CMP2_RD_REQ_BMSK                                      0x10
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_CAP_CMP2_RD_REQ_SHFT                                       0x4
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_CAP_CMP1_RD_REQ_BMSK                                       0x8
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_CAP_CMP1_RD_REQ_SHFT                                       0x3
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_CAP_CMP0_RD_REQ_BMSK                                       0x4
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_CAP_CMP0_RD_REQ_SHFT                                       0x2
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_STATUS_RD_REQ_BMSK                                         0x2
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_STATUS_RD_REQ_SHFT                                         0x1
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_CNT_VAL_RD_REQ_BMSK                                        0x1
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_REQ_CNT_VAL_RD_REQ_SHFT                                        0x0

#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_READY_ADDR(x)                                           ((x) + 0x00000070)
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_READY_RMSK                                                     0x1
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_REGS_RD_READY_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_REGS_RD_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_READY_FTC_REGS_RD_READY_BMSK                                   0x1
#define HWIO_PERIPH_FTC_3_FTC_REGS_RD_READY_FTC_REGS_RD_READY_SHFT                                   0x0

#define HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_ADDR(x)                                               ((x) + 0x00000074)
#define HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_RMSK                                                         0x1
#define HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_FTC_DEBUG_SEL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_3_FTC_DEBUG_SEL_FTC_DEBUG_SEL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x)                                  ((x) + 0x00000078)
#define HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_RMSK                                            0x1
#define HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x))
#define HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x), m)
#define HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x),v)
#define HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x),m,v,HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_IN(x))
#define HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_FTC_OUT_CH_CLK_GATE_BYPASS_BMSK                 0x1
#define HWIO_PERIPH_FTC_3_FTC_OUT_CH_CLK_GATE_BYPASS_FTC_OUT_CH_CLK_GATE_BYPASS_SHFT                 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_FTC_2_FTC_2_FTC
 *--------------------------------------------------------------------------*/

#define PERIPH_FTC_2_FTC_2_FTC_REG_BASE                                                       (PERIPH_PERIPH_MOD_BASE      + 0x00203000)
#define PERIPH_FTC_2_FTC_2_FTC_REG_BASE_SIZE                                                  0x1000
#define PERIPH_FTC_2_FTC_2_FTC_REG_BASE_USED                                                  0x78

#define HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_ADDR(x)                                             ((x) + 0x00000000)
#define HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_RMSK                                                       0x3
#define HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_CNT_CLK_SEL_BMSK                                           0x3
#define HWIO_PERIPH_FTC_2_FTC_CNT_CLK_SEL_CNT_CLK_SEL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_2_FTC_CTRL1_ADDR(x)                                                   ((x) + 0x00000004)
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_RMSK                                                         0xf07f1
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_CTRL1_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_CTRL1_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CTRL1_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_CTRL1_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_CTRL1_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_EXT_FLT_SMP_NUM_BMSK                                         0xf0000
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_EXT_FLT_SMP_NUM_SHFT                                            0x10
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_EXT_FLT_CLK_DIV_BMSK                                           0x600
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_EXT_FLT_CLK_DIV_SHFT                                             0x9
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_EXT_FLT_CLK_SEL_BMSK                                           0x100
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_EXT_FLT_CLK_SEL_SHFT                                             0x8
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_FTC_PSC_CFG_BMSK                                                0xf0
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_FTC_PSC_CFG_SHFT                                                 0x4
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_FTC_PSC_BMSK                                                     0x1
#define HWIO_PERIPH_FTC_2_FTC_CTRL1_FTC_PSC_SHFT                                                     0x0

#define HWIO_PERIPH_FTC_2_FTC_CTRL2_ADDR(x)                                                   ((x) + 0x00000008)
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_RMSK                                                         0x3771f
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_CTRL2_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_CTRL2_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CTRL2_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_CTRL2_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_CTRL2_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_CNT_INIT_VAL_SEL_BMSK                                    0x20000
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_CNT_INIT_VAL_SEL_SHFT                                       0x11
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_MAX_CMP_FUNC_BMSK                                        0x10000
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_MAX_CMP_FUNC_SHFT                                           0x10
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_CH_B_SEL_BMSK                                             0x7000
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_CH_B_SEL_SHFT                                                0xc
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_CH_A_SEL_BMSK                                              0x700
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_CH_A_SEL_SHFT                                                0x8
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_CNT_SUB_MODE_BMSK                                           0x18
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_CNT_SUB_MODE_SHFT                                            0x3
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_CNT_MODE_BMSK                                                0x7
#define HWIO_PERIPH_FTC_2_FTC_CTRL2_FTC_CNT_MODE_SHFT                                                0x0

#define HWIO_PERIPH_FTC_2_FTC_CTRL3_ADDR(x)                                                   ((x) + 0x0000000c)
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_RMSK                                                           0x333
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_CTRL3_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_CTRL3_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CTRL3_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_CTRL3_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_CTRL3_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_FTC_CH_2_CTRL_BMSK                                             0x300
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_FTC_CH_2_CTRL_SHFT                                               0x8
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_FTC_CH_1_CTRL_BMSK                                              0x30
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_FTC_CH_1_CTRL_SHFT                                               0x4
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_FTC_CH_0_CTRL_BMSK                                               0x3
#define HWIO_PERIPH_FTC_2_FTC_CTRL3_FTC_CH_0_CTRL_SHFT                                               0x0

#define HWIO_PERIPH_FTC_2_FTC_CMD_ADDR(x)                                                     ((x) + 0x00000010)
#define HWIO_PERIPH_FTC_2_FTC_CMD_RMSK                                                              0x7f
#define HWIO_PERIPH_FTC_2_FTC_CMD_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CMD_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CMD_FTC_CMD_BMSK                                                      0x7f
#define HWIO_PERIPH_FTC_2_FTC_CMD_FTC_CMD_SHFT                                                       0x0

#define HWIO_PERIPH_FTC_2_FTC_STATUS_ADDR(x)                                                  ((x) + 0x00000014)
#define HWIO_PERIPH_FTC_2_FTC_STATUS_RMSK                                                     0xffff8073
#define HWIO_PERIPH_FTC_2_FTC_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_STATUS_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_STATUS_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_CYC_DCNT_VAL_BMSK                                    0xffff0000
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_CYC_DCNT_VAL_SHFT                                          0x10
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_MAX_CMP_DB_FLAG_BMSK                                     0x8000
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_MAX_CMP_DB_FLAG_SHFT                                        0xf
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_CMP_2_DB_FLAG_BMSK                                         0x40
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_CMP_2_DB_FLAG_SHFT                                          0x6
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_CMP_1_DB_FLAG_BMSK                                         0x20
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_CMP_1_DB_FLAG_SHFT                                          0x5
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_CMP_0_DB_FLAG_BMSK                                         0x10
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_CMP_0_DB_FLAG_SHFT                                          0x4
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_STATUS_DIR_BMSK                                             0x2
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_STATUS_DIR_SHFT                                             0x1
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_STATUS_EN_BMSK                                              0x1
#define HWIO_PERIPH_FTC_2_FTC_STATUS_FTC_STATUS_EN_SHFT                                              0x0

#define HWIO_PERIPH_FTC_2_FTC_CNT_ADDR(x)                                                     ((x) + 0x00000018)
#define HWIO_PERIPH_FTC_2_FTC_CNT_RMSK                                                            0xffff
#define HWIO_PERIPH_FTC_2_FTC_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_CNT_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_CNT_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CNT_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_CNT_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_CNT_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_CNT_FTC_CNT_VAL_BMSK                                                0xffff
#define HWIO_PERIPH_FTC_2_FTC_CNT_FTC_CNT_VAL_SHFT                                                   0x0

#define HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_ADDR(x)                                                ((x) + 0x0000001c)
#define HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_FTC_CYC_DCNT_NUM_BMSK                                      0xffff
#define HWIO_PERIPH_FTC_2_FTC_CYC_DCNT_FTC_CYC_DCNT_NUM_SHFT                                         0x0

#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_ADDR(x)                                                 ((x) + 0x00000020)
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_RMSK                                                        0xffff
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_MAX_CMP_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_MAX_CMP_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_MAX_CMP_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_MAX_CMP_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_MAX_CMP_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_FTC_MAX_CMP_BMSK                                            0xffff
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_FTC_MAX_CMP_SHFT                                               0x0

#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_FORCE_DB_ADDR(x)                                        ((x) + 0x00000024)
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_FORCE_DB_RMSK                                                  0x1
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_FORCE_DB_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_MAX_CMP_FORCE_DB_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_FORCE_DB_FTC_MAX_CMP_FORCE_DB_BMSK                             0x1
#define HWIO_PERIPH_FTC_2_FTC_MAX_CMP_FORCE_DB_FTC_MAX_CMP_FORCE_DB_SHFT                             0x0

#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_ADDR(x)                                                ((x) + 0x00000028)
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_2_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_ADDR(x)                                                ((x) + 0x0000002c)
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_2_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_ADDR(x)                                                ((x) + 0x00000030)
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_2_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_ADDR(x)                                               ((x) + 0x00000034)
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_2_FTC_OUT0_CTRL_OUT0_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_ADDR(x)                                               ((x) + 0x00000038)
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_2_FTC_OUT1_CTRL_OUT1_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_ADDR(x)                                               ((x) + 0x0000003c)
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_2_FTC_OUT2_CTRL_OUT2_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_2_FTC_OUT0_SW_VAL_ADDR(x)                                             ((x) + 0x00000040)
#define HWIO_PERIPH_FTC_2_FTC_OUT0_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_2_FTC_OUT0_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_OUT0_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_OUT0_SW_VAL_OUT0_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_2_FTC_OUT0_SW_VAL_OUT0_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_2_FTC_OUT1_SW_VAL_ADDR(x)                                             ((x) + 0x00000044)
#define HWIO_PERIPH_FTC_2_FTC_OUT1_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_2_FTC_OUT1_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_OUT1_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_OUT1_SW_VAL_OUT1_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_2_FTC_OUT1_SW_VAL_OUT1_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_2_FTC_OUT2_SW_VAL_ADDR(x)                                             ((x) + 0x00000048)
#define HWIO_PERIPH_FTC_2_FTC_OUT2_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_2_FTC_OUT2_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_OUT2_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_OUT2_SW_VAL_OUT2_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_2_FTC_OUT2_SW_VAL_OUT2_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_ADDR(x)                                                ((x) + 0x0000004c)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_CAP_CMP0_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP0_CAP_CMP0_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_ADDR(x)                                                ((x) + 0x00000050)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_CAP_CMP1_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP1_CAP_CMP1_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_ADDR(x)                                                ((x) + 0x00000054)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_CAP_CMP2_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP2_CAP_CMP2_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP_FORCE_DB_ADDR(x)                                        ((x) + 0x00000058)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP_FORCE_DB_RMSK                                                  0x7
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP_FORCE_DB_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_CAP_CMP_FORCE_DB_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP_FORCE_DB_CAP_CMP2_FORCE_DB_BMSK                                0x4
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP_FORCE_DB_CAP_CMP2_FORCE_DB_SHFT                                0x2
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP_FORCE_DB_CAP_CMP1_FORCE_DB_BMSK                                0x2
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP_FORCE_DB_CAP_CMP1_FORCE_DB_SHFT                                0x1
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP_FORCE_DB_CAP_CMP0_FORCE_DB_BMSK                                0x1
#define HWIO_PERIPH_FTC_2_FTC_CAP_CMP_FORCE_DB_CAP_CMP0_FORCE_DB_SHFT                                0x0

#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_ADDR(x)                                                 ((x) + 0x0000005c)
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_RMSK                                                       0x1ffff
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_INTR_EN_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_INTR_EN_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_INTR_EN_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_INTR_EN_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_INTR_EN_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CMP2_INTR_EN_BMSK                                          0x10000
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CMP2_INTR_EN_SHFT                                             0x10
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP2_OVFW_INTR_EN_BMSK                                      0x8000
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP2_OVFW_INTR_EN_SHFT                                         0xf
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP2_INTR_EN_BMSK                                           0x4000
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP2_INTR_EN_SHFT                                              0xe
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CH2_ED_INTR_EN_BMSK                                         0x2000
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CH2_ED_INTR_EN_SHFT                                            0xd
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CMP1_INTR_EN_BMSK                                           0x1000
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CMP1_INTR_EN_SHFT                                              0xc
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP1_OVFW_INTR_EN_BMSK                                       0x800
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP1_OVFW_INTR_EN_SHFT                                         0xb
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP1_INTR_EN_BMSK                                            0x400
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP1_INTR_EN_SHFT                                              0xa
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CH1_ED_INTR_EN_BMSK                                          0x200
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CH1_ED_INTR_EN_SHFT                                            0x9
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CMP0_INTR_EN_BMSK                                            0x100
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CMP0_INTR_EN_SHFT                                              0x8
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP0_OVFW_INTR_EN_BMSK                                        0x80
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP0_OVFW_INTR_EN_SHFT                                         0x7
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP0_INTR_EN_BMSK                                             0x40
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CAP0_INTR_EN_SHFT                                              0x6
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CH0_ED_INTR_EN_BMSK                                           0x20
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CH0_ED_INTR_EN_SHFT                                            0x5
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CMMN_INTR_EN_BMSK                                             0x10
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CMMN_INTR_EN_SHFT                                              0x4
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CNT_CHNG_INTR_EN_BMSK                                          0x8
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CNT_CHNG_INTR_EN_SHFT                                          0x3
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CYC_DCNT_INTR_EN_BMSK                                          0x4
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CYC_DCNT_INTR_EN_SHFT                                          0x2
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CNT_UDFW_INTR_EN_BMSK                                          0x2
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CNT_UDFW_INTR_EN_SHFT                                          0x1
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CNT_OVFW_INTR_EN_BMSK                                          0x1
#define HWIO_PERIPH_FTC_2_FTC_INTR_EN_CNT_OVFW_INTR_EN_SHFT                                          0x0

#define HWIO_PERIPH_FTC_2_FTC_INTR_ADDR(x)                                                    ((x) + 0x00000060)
#define HWIO_PERIPH_FTC_2_FTC_INTR_RMSK                                                          0x1ffff
#define HWIO_PERIPH_FTC_2_FTC_INTR_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_INTR_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_INTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_INTR_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_INTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_INTR_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_INTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_INTR_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_INTR_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_INTR_CMP2_INTR_BMSK                                                0x10000
#define HWIO_PERIPH_FTC_2_FTC_INTR_CMP2_INTR_SHFT                                                   0x10
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP2_OVFW_INTR_BMSK                                            0x8000
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP2_OVFW_INTR_SHFT                                               0xf
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP2_INTR_BMSK                                                 0x4000
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP2_INTR_SHFT                                                    0xe
#define HWIO_PERIPH_FTC_2_FTC_INTR_CH2_ED_INTR_BMSK                                               0x2000
#define HWIO_PERIPH_FTC_2_FTC_INTR_CH2_ED_INTR_SHFT                                                  0xd
#define HWIO_PERIPH_FTC_2_FTC_INTR_CMP1_INTR_BMSK                                                 0x1000
#define HWIO_PERIPH_FTC_2_FTC_INTR_CMP1_INTR_SHFT                                                    0xc
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP1_OVFW_INTR_BMSK                                             0x800
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP1_OVFW_INTR_SHFT                                               0xb
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP1_INTR_BMSK                                                  0x400
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP1_INTR_SHFT                                                    0xa
#define HWIO_PERIPH_FTC_2_FTC_INTR_CH1_ED_INTR_BMSK                                                0x200
#define HWIO_PERIPH_FTC_2_FTC_INTR_CH1_ED_INTR_SHFT                                                  0x9
#define HWIO_PERIPH_FTC_2_FTC_INTR_CMP0_INTR_BMSK                                                  0x100
#define HWIO_PERIPH_FTC_2_FTC_INTR_CMP0_INTR_SHFT                                                    0x8
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP0_OVFW_INTR_BMSK                                              0x80
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP0_OVFW_INTR_SHFT                                               0x7
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP0_INTR_BMSK                                                   0x40
#define HWIO_PERIPH_FTC_2_FTC_INTR_CAP0_INTR_SHFT                                                    0x6
#define HWIO_PERIPH_FTC_2_FTC_INTR_CH0_ED_INTR_BMSK                                                 0x20
#define HWIO_PERIPH_FTC_2_FTC_INTR_CH0_ED_INTR_SHFT                                                  0x5
#define HWIO_PERIPH_FTC_2_FTC_INTR_CMMN_INTR_BMSK                                                   0x10
#define HWIO_PERIPH_FTC_2_FTC_INTR_CMMN_INTR_SHFT                                                    0x4
#define HWIO_PERIPH_FTC_2_FTC_INTR_CNT_CHNG_INTR_BMSK                                                0x8
#define HWIO_PERIPH_FTC_2_FTC_INTR_CNT_CHNG_INTR_SHFT                                                0x3
#define HWIO_PERIPH_FTC_2_FTC_INTR_CYC_DCNT_INTR_BMSK                                                0x4
#define HWIO_PERIPH_FTC_2_FTC_INTR_CYC_DCNT_INTR_SHFT                                                0x2
#define HWIO_PERIPH_FTC_2_FTC_INTR_CNT_UDFW_INTR_BMSK                                                0x2
#define HWIO_PERIPH_FTC_2_FTC_INTR_CNT_UDFW_INTR_SHFT                                                0x1
#define HWIO_PERIPH_FTC_2_FTC_INTR_CNT_OVFW_INTR_BMSK                                                0x1
#define HWIO_PERIPH_FTC_2_FTC_INTR_CNT_OVFW_INTR_SHFT                                                0x0

#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_UPDATE_ADDR(x)                                          ((x) + 0x00000064)
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_UPDATE_RMSK                                                    0x1
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_UPDATE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_REGS_WR_UPDATE_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_UPDATE_FTC_REGS_WR_UPDATE_BMSK                                 0x1
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_UPDATE_FTC_REGS_WR_UPDATE_SHFT                                 0x0

#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_ADDR(x)                                           ((x) + 0x00000068)
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_RMSK                                                  0x1fff
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CAP_CMP_FORCE_DB_WR_READY_BMSK                    0x1000
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CAP_CMP_FORCE_DB_WR_READY_SHFT                       0xc
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_MAX_CMP_FORCE_DB_WR_READY_BMSK                     0x800
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_MAX_CMP_FORCE_DB_WR_READY_SHFT                       0xb
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CAP_CMP2_WR_READY_BMSK                             0x400
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CAP_CMP2_WR_READY_SHFT                               0xa
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CAP_CMP1_WR_READY_BMSK                             0x200
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CAP_CMP1_WR_READY_SHFT                               0x9
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CAP_CMP0_WR_READY_BMSK                             0x100
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CAP_CMP0_WR_READY_SHFT                               0x8
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_OUT2_SW_VAL_WR_READY_BMSK                           0x80
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_OUT2_SW_VAL_WR_READY_SHFT                            0x7
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_OUT1_SW_VAL_WR_READY_BMSK                           0x40
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_OUT1_SW_VAL_WR_READY_SHFT                            0x6
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_OUT0_SW_VAL_WR_READY_BMSK                           0x20
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_OUT0_SW_VAL_WR_READY_SHFT                            0x5
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_INTR_WR_READY_BMSK                                  0x10
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_INTR_WR_READY_SHFT                                   0x4
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_MAX_CMP_WR_READY_BMSK                                0x8
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_MAX_CMP_WR_READY_SHFT                                0x3
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CNT_WR_READY_BMSK                                    0x4
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CNT_WR_READY_SHFT                                    0x2
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CMD_WR_READY_BMSK                                    0x2
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_FTC_CMD_WR_READY_SHFT                                    0x1
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_REGS_UPDATE_READY_BMSK                                   0x1
#define HWIO_PERIPH_FTC_2_FTC_REGS_WR_READY_REGS_UPDATE_READY_SHFT                                   0x0

#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_ADDR(x)                                             ((x) + 0x0000006c)
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_RMSK                                                      0x3f
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_INT_RD_REQ_BMSK                                           0x20
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_INT_RD_REQ_SHFT                                            0x5
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_CAP_CMP2_RD_REQ_BMSK                                      0x10
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_CAP_CMP2_RD_REQ_SHFT                                       0x4
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_CAP_CMP1_RD_REQ_BMSK                                       0x8
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_CAP_CMP1_RD_REQ_SHFT                                       0x3
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_CAP_CMP0_RD_REQ_BMSK                                       0x4
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_CAP_CMP0_RD_REQ_SHFT                                       0x2
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_STATUS_RD_REQ_BMSK                                         0x2
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_STATUS_RD_REQ_SHFT                                         0x1
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_CNT_VAL_RD_REQ_BMSK                                        0x1
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_REQ_CNT_VAL_RD_REQ_SHFT                                        0x0

#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_READY_ADDR(x)                                           ((x) + 0x00000070)
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_READY_RMSK                                                     0x1
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_REGS_RD_READY_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_REGS_RD_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_READY_FTC_REGS_RD_READY_BMSK                                   0x1
#define HWIO_PERIPH_FTC_2_FTC_REGS_RD_READY_FTC_REGS_RD_READY_SHFT                                   0x0

#define HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_ADDR(x)                                               ((x) + 0x00000074)
#define HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_RMSK                                                         0x1
#define HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_FTC_DEBUG_SEL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_2_FTC_DEBUG_SEL_FTC_DEBUG_SEL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x)                                  ((x) + 0x00000078)
#define HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_RMSK                                            0x1
#define HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x))
#define HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x), m)
#define HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x),v)
#define HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x),m,v,HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_IN(x))
#define HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_FTC_OUT_CH_CLK_GATE_BYPASS_BMSK                 0x1
#define HWIO_PERIPH_FTC_2_FTC_OUT_CH_CLK_GATE_BYPASS_FTC_OUT_CH_CLK_GATE_BYPASS_SHFT                 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_FTC_1_FTC_1_FTC
 *--------------------------------------------------------------------------*/

#define PERIPH_FTC_1_FTC_1_FTC_REG_BASE                                                       (PERIPH_PERIPH_MOD_BASE      + 0x00202000)
#define PERIPH_FTC_1_FTC_1_FTC_REG_BASE_SIZE                                                  0x1000
#define PERIPH_FTC_1_FTC_1_FTC_REG_BASE_USED                                                  0x78

#define HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_ADDR(x)                                             ((x) + 0x00000000)
#define HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_RMSK                                                       0x3
#define HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_CNT_CLK_SEL_BMSK                                           0x3
#define HWIO_PERIPH_FTC_1_FTC_CNT_CLK_SEL_CNT_CLK_SEL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_1_FTC_CTRL1_ADDR(x)                                                   ((x) + 0x00000004)
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_RMSK                                                         0xf07f1
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_CTRL1_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_CTRL1_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CTRL1_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_CTRL1_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_CTRL1_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_EXT_FLT_SMP_NUM_BMSK                                         0xf0000
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_EXT_FLT_SMP_NUM_SHFT                                            0x10
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_EXT_FLT_CLK_DIV_BMSK                                           0x600
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_EXT_FLT_CLK_DIV_SHFT                                             0x9
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_EXT_FLT_CLK_SEL_BMSK                                           0x100
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_EXT_FLT_CLK_SEL_SHFT                                             0x8
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_FTC_PSC_CFG_BMSK                                                0xf0
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_FTC_PSC_CFG_SHFT                                                 0x4
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_FTC_PSC_BMSK                                                     0x1
#define HWIO_PERIPH_FTC_1_FTC_CTRL1_FTC_PSC_SHFT                                                     0x0

#define HWIO_PERIPH_FTC_1_FTC_CTRL2_ADDR(x)                                                   ((x) + 0x00000008)
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_RMSK                                                         0x3771f
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_CTRL2_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_CTRL2_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CTRL2_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_CTRL2_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_CTRL2_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_CNT_INIT_VAL_SEL_BMSK                                    0x20000
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_CNT_INIT_VAL_SEL_SHFT                                       0x11
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_MAX_CMP_FUNC_BMSK                                        0x10000
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_MAX_CMP_FUNC_SHFT                                           0x10
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_CH_B_SEL_BMSK                                             0x7000
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_CH_B_SEL_SHFT                                                0xc
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_CH_A_SEL_BMSK                                              0x700
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_CH_A_SEL_SHFT                                                0x8
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_CNT_SUB_MODE_BMSK                                           0x18
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_CNT_SUB_MODE_SHFT                                            0x3
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_CNT_MODE_BMSK                                                0x7
#define HWIO_PERIPH_FTC_1_FTC_CTRL2_FTC_CNT_MODE_SHFT                                                0x0

#define HWIO_PERIPH_FTC_1_FTC_CTRL3_ADDR(x)                                                   ((x) + 0x0000000c)
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_RMSK                                                           0x333
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_CTRL3_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_CTRL3_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CTRL3_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_CTRL3_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_CTRL3_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_FTC_CH_2_CTRL_BMSK                                             0x300
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_FTC_CH_2_CTRL_SHFT                                               0x8
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_FTC_CH_1_CTRL_BMSK                                              0x30
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_FTC_CH_1_CTRL_SHFT                                               0x4
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_FTC_CH_0_CTRL_BMSK                                               0x3
#define HWIO_PERIPH_FTC_1_FTC_CTRL3_FTC_CH_0_CTRL_SHFT                                               0x0

#define HWIO_PERIPH_FTC_1_FTC_CMD_ADDR(x)                                                     ((x) + 0x00000010)
#define HWIO_PERIPH_FTC_1_FTC_CMD_RMSK                                                              0x7f
#define HWIO_PERIPH_FTC_1_FTC_CMD_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CMD_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CMD_FTC_CMD_BMSK                                                      0x7f
#define HWIO_PERIPH_FTC_1_FTC_CMD_FTC_CMD_SHFT                                                       0x0

#define HWIO_PERIPH_FTC_1_FTC_STATUS_ADDR(x)                                                  ((x) + 0x00000014)
#define HWIO_PERIPH_FTC_1_FTC_STATUS_RMSK                                                     0xffff8073
#define HWIO_PERIPH_FTC_1_FTC_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_STATUS_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_STATUS_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_CYC_DCNT_VAL_BMSK                                    0xffff0000
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_CYC_DCNT_VAL_SHFT                                          0x10
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_MAX_CMP_DB_FLAG_BMSK                                     0x8000
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_MAX_CMP_DB_FLAG_SHFT                                        0xf
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_CMP_2_DB_FLAG_BMSK                                         0x40
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_CMP_2_DB_FLAG_SHFT                                          0x6
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_CMP_1_DB_FLAG_BMSK                                         0x20
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_CMP_1_DB_FLAG_SHFT                                          0x5
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_CMP_0_DB_FLAG_BMSK                                         0x10
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_CMP_0_DB_FLAG_SHFT                                          0x4
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_STATUS_DIR_BMSK                                             0x2
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_STATUS_DIR_SHFT                                             0x1
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_STATUS_EN_BMSK                                              0x1
#define HWIO_PERIPH_FTC_1_FTC_STATUS_FTC_STATUS_EN_SHFT                                              0x0

#define HWIO_PERIPH_FTC_1_FTC_CNT_ADDR(x)                                                     ((x) + 0x00000018)
#define HWIO_PERIPH_FTC_1_FTC_CNT_RMSK                                                            0xffff
#define HWIO_PERIPH_FTC_1_FTC_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_CNT_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_CNT_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CNT_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_CNT_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_CNT_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_CNT_FTC_CNT_VAL_BMSK                                                0xffff
#define HWIO_PERIPH_FTC_1_FTC_CNT_FTC_CNT_VAL_SHFT                                                   0x0

#define HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_ADDR(x)                                                ((x) + 0x0000001c)
#define HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_FTC_CYC_DCNT_NUM_BMSK                                      0xffff
#define HWIO_PERIPH_FTC_1_FTC_CYC_DCNT_FTC_CYC_DCNT_NUM_SHFT                                         0x0

#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_ADDR(x)                                                 ((x) + 0x00000020)
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_RMSK                                                        0xffff
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_MAX_CMP_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_MAX_CMP_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_MAX_CMP_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_MAX_CMP_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_MAX_CMP_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_FTC_MAX_CMP_BMSK                                            0xffff
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_FTC_MAX_CMP_SHFT                                               0x0

#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_FORCE_DB_ADDR(x)                                        ((x) + 0x00000024)
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_FORCE_DB_RMSK                                                  0x1
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_FORCE_DB_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_MAX_CMP_FORCE_DB_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_FORCE_DB_FTC_MAX_CMP_FORCE_DB_BMSK                             0x1
#define HWIO_PERIPH_FTC_1_FTC_MAX_CMP_FORCE_DB_FTC_MAX_CMP_FORCE_DB_SHFT                             0x0

#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_ADDR(x)                                                ((x) + 0x00000028)
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_1_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_ADDR(x)                                                ((x) + 0x0000002c)
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_1_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_ADDR(x)                                                ((x) + 0x00000030)
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_1_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_ADDR(x)                                               ((x) + 0x00000034)
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_1_FTC_OUT0_CTRL_OUT0_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_ADDR(x)                                               ((x) + 0x00000038)
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_1_FTC_OUT1_CTRL_OUT1_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_ADDR(x)                                               ((x) + 0x0000003c)
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_1_FTC_OUT2_CTRL_OUT2_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_1_FTC_OUT0_SW_VAL_ADDR(x)                                             ((x) + 0x00000040)
#define HWIO_PERIPH_FTC_1_FTC_OUT0_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_1_FTC_OUT0_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_OUT0_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_OUT0_SW_VAL_OUT0_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_1_FTC_OUT0_SW_VAL_OUT0_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_1_FTC_OUT1_SW_VAL_ADDR(x)                                             ((x) + 0x00000044)
#define HWIO_PERIPH_FTC_1_FTC_OUT1_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_1_FTC_OUT1_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_OUT1_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_OUT1_SW_VAL_OUT1_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_1_FTC_OUT1_SW_VAL_OUT1_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_1_FTC_OUT2_SW_VAL_ADDR(x)                                             ((x) + 0x00000048)
#define HWIO_PERIPH_FTC_1_FTC_OUT2_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_1_FTC_OUT2_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_OUT2_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_OUT2_SW_VAL_OUT2_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_1_FTC_OUT2_SW_VAL_OUT2_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_ADDR(x)                                                ((x) + 0x0000004c)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_CAP_CMP0_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP0_CAP_CMP0_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_ADDR(x)                                                ((x) + 0x00000050)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_CAP_CMP1_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP1_CAP_CMP1_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_ADDR(x)                                                ((x) + 0x00000054)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_CAP_CMP2_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP2_CAP_CMP2_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP_FORCE_DB_ADDR(x)                                        ((x) + 0x00000058)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP_FORCE_DB_RMSK                                                  0x7
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP_FORCE_DB_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_CAP_CMP_FORCE_DB_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP_FORCE_DB_CAP_CMP2_FORCE_DB_BMSK                                0x4
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP_FORCE_DB_CAP_CMP2_FORCE_DB_SHFT                                0x2
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP_FORCE_DB_CAP_CMP1_FORCE_DB_BMSK                                0x2
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP_FORCE_DB_CAP_CMP1_FORCE_DB_SHFT                                0x1
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP_FORCE_DB_CAP_CMP0_FORCE_DB_BMSK                                0x1
#define HWIO_PERIPH_FTC_1_FTC_CAP_CMP_FORCE_DB_CAP_CMP0_FORCE_DB_SHFT                                0x0

#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_ADDR(x)                                                 ((x) + 0x0000005c)
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_RMSK                                                       0x1ffff
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_INTR_EN_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_INTR_EN_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_INTR_EN_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_INTR_EN_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_INTR_EN_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CMP2_INTR_EN_BMSK                                          0x10000
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CMP2_INTR_EN_SHFT                                             0x10
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP2_OVFW_INTR_EN_BMSK                                      0x8000
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP2_OVFW_INTR_EN_SHFT                                         0xf
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP2_INTR_EN_BMSK                                           0x4000
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP2_INTR_EN_SHFT                                              0xe
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CH2_ED_INTR_EN_BMSK                                         0x2000
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CH2_ED_INTR_EN_SHFT                                            0xd
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CMP1_INTR_EN_BMSK                                           0x1000
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CMP1_INTR_EN_SHFT                                              0xc
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP1_OVFW_INTR_EN_BMSK                                       0x800
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP1_OVFW_INTR_EN_SHFT                                         0xb
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP1_INTR_EN_BMSK                                            0x400
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP1_INTR_EN_SHFT                                              0xa
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CH1_ED_INTR_EN_BMSK                                          0x200
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CH1_ED_INTR_EN_SHFT                                            0x9
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CMP0_INTR_EN_BMSK                                            0x100
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CMP0_INTR_EN_SHFT                                              0x8
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP0_OVFW_INTR_EN_BMSK                                        0x80
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP0_OVFW_INTR_EN_SHFT                                         0x7
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP0_INTR_EN_BMSK                                             0x40
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CAP0_INTR_EN_SHFT                                              0x6
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CH0_ED_INTR_EN_BMSK                                           0x20
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CH0_ED_INTR_EN_SHFT                                            0x5
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CMMN_INTR_EN_BMSK                                             0x10
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CMMN_INTR_EN_SHFT                                              0x4
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CNT_CHNG_INTR_EN_BMSK                                          0x8
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CNT_CHNG_INTR_EN_SHFT                                          0x3
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CYC_DCNT_INTR_EN_BMSK                                          0x4
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CYC_DCNT_INTR_EN_SHFT                                          0x2
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CNT_UDFW_INTR_EN_BMSK                                          0x2
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CNT_UDFW_INTR_EN_SHFT                                          0x1
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CNT_OVFW_INTR_EN_BMSK                                          0x1
#define HWIO_PERIPH_FTC_1_FTC_INTR_EN_CNT_OVFW_INTR_EN_SHFT                                          0x0

#define HWIO_PERIPH_FTC_1_FTC_INTR_ADDR(x)                                                    ((x) + 0x00000060)
#define HWIO_PERIPH_FTC_1_FTC_INTR_RMSK                                                          0x1ffff
#define HWIO_PERIPH_FTC_1_FTC_INTR_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_INTR_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_INTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_INTR_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_INTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_INTR_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_INTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_INTR_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_INTR_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_INTR_CMP2_INTR_BMSK                                                0x10000
#define HWIO_PERIPH_FTC_1_FTC_INTR_CMP2_INTR_SHFT                                                   0x10
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP2_OVFW_INTR_BMSK                                            0x8000
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP2_OVFW_INTR_SHFT                                               0xf
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP2_INTR_BMSK                                                 0x4000
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP2_INTR_SHFT                                                    0xe
#define HWIO_PERIPH_FTC_1_FTC_INTR_CH2_ED_INTR_BMSK                                               0x2000
#define HWIO_PERIPH_FTC_1_FTC_INTR_CH2_ED_INTR_SHFT                                                  0xd
#define HWIO_PERIPH_FTC_1_FTC_INTR_CMP1_INTR_BMSK                                                 0x1000
#define HWIO_PERIPH_FTC_1_FTC_INTR_CMP1_INTR_SHFT                                                    0xc
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP1_OVFW_INTR_BMSK                                             0x800
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP1_OVFW_INTR_SHFT                                               0xb
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP1_INTR_BMSK                                                  0x400
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP1_INTR_SHFT                                                    0xa
#define HWIO_PERIPH_FTC_1_FTC_INTR_CH1_ED_INTR_BMSK                                                0x200
#define HWIO_PERIPH_FTC_1_FTC_INTR_CH1_ED_INTR_SHFT                                                  0x9
#define HWIO_PERIPH_FTC_1_FTC_INTR_CMP0_INTR_BMSK                                                  0x100
#define HWIO_PERIPH_FTC_1_FTC_INTR_CMP0_INTR_SHFT                                                    0x8
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP0_OVFW_INTR_BMSK                                              0x80
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP0_OVFW_INTR_SHFT                                               0x7
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP0_INTR_BMSK                                                   0x40
#define HWIO_PERIPH_FTC_1_FTC_INTR_CAP0_INTR_SHFT                                                    0x6
#define HWIO_PERIPH_FTC_1_FTC_INTR_CH0_ED_INTR_BMSK                                                 0x20
#define HWIO_PERIPH_FTC_1_FTC_INTR_CH0_ED_INTR_SHFT                                                  0x5
#define HWIO_PERIPH_FTC_1_FTC_INTR_CMMN_INTR_BMSK                                                   0x10
#define HWIO_PERIPH_FTC_1_FTC_INTR_CMMN_INTR_SHFT                                                    0x4
#define HWIO_PERIPH_FTC_1_FTC_INTR_CNT_CHNG_INTR_BMSK                                                0x8
#define HWIO_PERIPH_FTC_1_FTC_INTR_CNT_CHNG_INTR_SHFT                                                0x3
#define HWIO_PERIPH_FTC_1_FTC_INTR_CYC_DCNT_INTR_BMSK                                                0x4
#define HWIO_PERIPH_FTC_1_FTC_INTR_CYC_DCNT_INTR_SHFT                                                0x2
#define HWIO_PERIPH_FTC_1_FTC_INTR_CNT_UDFW_INTR_BMSK                                                0x2
#define HWIO_PERIPH_FTC_1_FTC_INTR_CNT_UDFW_INTR_SHFT                                                0x1
#define HWIO_PERIPH_FTC_1_FTC_INTR_CNT_OVFW_INTR_BMSK                                                0x1
#define HWIO_PERIPH_FTC_1_FTC_INTR_CNT_OVFW_INTR_SHFT                                                0x0

#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_UPDATE_ADDR(x)                                          ((x) + 0x00000064)
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_UPDATE_RMSK                                                    0x1
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_UPDATE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_REGS_WR_UPDATE_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_UPDATE_FTC_REGS_WR_UPDATE_BMSK                                 0x1
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_UPDATE_FTC_REGS_WR_UPDATE_SHFT                                 0x0

#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_ADDR(x)                                           ((x) + 0x00000068)
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_RMSK                                                  0x1fff
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CAP_CMP_FORCE_DB_WR_READY_BMSK                    0x1000
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CAP_CMP_FORCE_DB_WR_READY_SHFT                       0xc
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_MAX_CMP_FORCE_DB_WR_READY_BMSK                     0x800
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_MAX_CMP_FORCE_DB_WR_READY_SHFT                       0xb
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CAP_CMP2_WR_READY_BMSK                             0x400
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CAP_CMP2_WR_READY_SHFT                               0xa
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CAP_CMP1_WR_READY_BMSK                             0x200
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CAP_CMP1_WR_READY_SHFT                               0x9
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CAP_CMP0_WR_READY_BMSK                             0x100
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CAP_CMP0_WR_READY_SHFT                               0x8
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_OUT2_SW_VAL_WR_READY_BMSK                           0x80
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_OUT2_SW_VAL_WR_READY_SHFT                            0x7
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_OUT1_SW_VAL_WR_READY_BMSK                           0x40
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_OUT1_SW_VAL_WR_READY_SHFT                            0x6
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_OUT0_SW_VAL_WR_READY_BMSK                           0x20
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_OUT0_SW_VAL_WR_READY_SHFT                            0x5
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_INTR_WR_READY_BMSK                                  0x10
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_INTR_WR_READY_SHFT                                   0x4
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_MAX_CMP_WR_READY_BMSK                                0x8
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_MAX_CMP_WR_READY_SHFT                                0x3
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CNT_WR_READY_BMSK                                    0x4
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CNT_WR_READY_SHFT                                    0x2
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CMD_WR_READY_BMSK                                    0x2
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_FTC_CMD_WR_READY_SHFT                                    0x1
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_REGS_UPDATE_READY_BMSK                                   0x1
#define HWIO_PERIPH_FTC_1_FTC_REGS_WR_READY_REGS_UPDATE_READY_SHFT                                   0x0

#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_ADDR(x)                                             ((x) + 0x0000006c)
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_RMSK                                                      0x3f
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_INT_RD_REQ_BMSK                                           0x20
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_INT_RD_REQ_SHFT                                            0x5
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_CAP_CMP2_RD_REQ_BMSK                                      0x10
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_CAP_CMP2_RD_REQ_SHFT                                       0x4
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_CAP_CMP1_RD_REQ_BMSK                                       0x8
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_CAP_CMP1_RD_REQ_SHFT                                       0x3
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_CAP_CMP0_RD_REQ_BMSK                                       0x4
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_CAP_CMP0_RD_REQ_SHFT                                       0x2
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_STATUS_RD_REQ_BMSK                                         0x2
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_STATUS_RD_REQ_SHFT                                         0x1
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_CNT_VAL_RD_REQ_BMSK                                        0x1
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_REQ_CNT_VAL_RD_REQ_SHFT                                        0x0

#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_READY_ADDR(x)                                           ((x) + 0x00000070)
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_READY_RMSK                                                     0x1
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_REGS_RD_READY_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_REGS_RD_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_READY_FTC_REGS_RD_READY_BMSK                                   0x1
#define HWIO_PERIPH_FTC_1_FTC_REGS_RD_READY_FTC_REGS_RD_READY_SHFT                                   0x0

#define HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_ADDR(x)                                               ((x) + 0x00000074)
#define HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_RMSK                                                         0x1
#define HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_FTC_DEBUG_SEL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_1_FTC_DEBUG_SEL_FTC_DEBUG_SEL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x)                                  ((x) + 0x00000078)
#define HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_RMSK                                            0x1
#define HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x))
#define HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x), m)
#define HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x),v)
#define HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x),m,v,HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_IN(x))
#define HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_FTC_OUT_CH_CLK_GATE_BYPASS_BMSK                 0x1
#define HWIO_PERIPH_FTC_1_FTC_OUT_CH_CLK_GATE_BYPASS_FTC_OUT_CH_CLK_GATE_BYPASS_SHFT                 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_FTC_0_FTC_0_FTC
 *--------------------------------------------------------------------------*/

#define PERIPH_FTC_0_FTC_0_FTC_REG_BASE                                                       (PERIPH_PERIPH_MOD_BASE      + 0x00201000)
#define PERIPH_FTC_0_FTC_0_FTC_REG_BASE_SIZE                                                  0x1000
#define PERIPH_FTC_0_FTC_0_FTC_REG_BASE_USED                                                  0x78

#define HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_ADDR(x)                                             ((x) + 0x00000000)
#define HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_RMSK                                                       0x3
#define HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_CNT_CLK_SEL_BMSK                                           0x3
#define HWIO_PERIPH_FTC_0_FTC_CNT_CLK_SEL_CNT_CLK_SEL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_0_FTC_CTRL1_ADDR(x)                                                   ((x) + 0x00000004)
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_RMSK                                                         0xf07f1
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_CTRL1_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_CTRL1_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CTRL1_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_CTRL1_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_CTRL1_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_EXT_FLT_SMP_NUM_BMSK                                         0xf0000
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_EXT_FLT_SMP_NUM_SHFT                                            0x10
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_EXT_FLT_CLK_DIV_BMSK                                           0x600
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_EXT_FLT_CLK_DIV_SHFT                                             0x9
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_EXT_FLT_CLK_SEL_BMSK                                           0x100
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_EXT_FLT_CLK_SEL_SHFT                                             0x8
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_FTC_PSC_CFG_BMSK                                                0xf0
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_FTC_PSC_CFG_SHFT                                                 0x4
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_FTC_PSC_BMSK                                                     0x1
#define HWIO_PERIPH_FTC_0_FTC_CTRL1_FTC_PSC_SHFT                                                     0x0

#define HWIO_PERIPH_FTC_0_FTC_CTRL2_ADDR(x)                                                   ((x) + 0x00000008)
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_RMSK                                                         0x3771f
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_CTRL2_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_CTRL2_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CTRL2_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_CTRL2_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_CTRL2_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_CNT_INIT_VAL_SEL_BMSK                                    0x20000
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_CNT_INIT_VAL_SEL_SHFT                                       0x11
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_MAX_CMP_FUNC_BMSK                                        0x10000
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_MAX_CMP_FUNC_SHFT                                           0x10
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_CH_B_SEL_BMSK                                             0x7000
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_CH_B_SEL_SHFT                                                0xc
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_CH_A_SEL_BMSK                                              0x700
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_CH_A_SEL_SHFT                                                0x8
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_CNT_SUB_MODE_BMSK                                           0x18
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_CNT_SUB_MODE_SHFT                                            0x3
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_CNT_MODE_BMSK                                                0x7
#define HWIO_PERIPH_FTC_0_FTC_CTRL2_FTC_CNT_MODE_SHFT                                                0x0

#define HWIO_PERIPH_FTC_0_FTC_CTRL3_ADDR(x)                                                   ((x) + 0x0000000c)
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_RMSK                                                           0x333
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_CTRL3_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_CTRL3_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CTRL3_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_CTRL3_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_CTRL3_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_FTC_CH_2_CTRL_BMSK                                             0x300
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_FTC_CH_2_CTRL_SHFT                                               0x8
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_FTC_CH_1_CTRL_BMSK                                              0x30
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_FTC_CH_1_CTRL_SHFT                                               0x4
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_FTC_CH_0_CTRL_BMSK                                               0x3
#define HWIO_PERIPH_FTC_0_FTC_CTRL3_FTC_CH_0_CTRL_SHFT                                               0x0

#define HWIO_PERIPH_FTC_0_FTC_CMD_ADDR(x)                                                     ((x) + 0x00000010)
#define HWIO_PERIPH_FTC_0_FTC_CMD_RMSK                                                              0x7f
#define HWIO_PERIPH_FTC_0_FTC_CMD_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CMD_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CMD_FTC_CMD_BMSK                                                      0x7f
#define HWIO_PERIPH_FTC_0_FTC_CMD_FTC_CMD_SHFT                                                       0x0

#define HWIO_PERIPH_FTC_0_FTC_STATUS_ADDR(x)                                                  ((x) + 0x00000014)
#define HWIO_PERIPH_FTC_0_FTC_STATUS_RMSK                                                     0xffff8073
#define HWIO_PERIPH_FTC_0_FTC_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_STATUS_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_STATUS_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_CYC_DCNT_VAL_BMSK                                    0xffff0000
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_CYC_DCNT_VAL_SHFT                                          0x10
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_MAX_CMP_DB_FLAG_BMSK                                     0x8000
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_MAX_CMP_DB_FLAG_SHFT                                        0xf
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_CMP_2_DB_FLAG_BMSK                                         0x40
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_CMP_2_DB_FLAG_SHFT                                          0x6
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_CMP_1_DB_FLAG_BMSK                                         0x20
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_CMP_1_DB_FLAG_SHFT                                          0x5
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_CMP_0_DB_FLAG_BMSK                                         0x10
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_CMP_0_DB_FLAG_SHFT                                          0x4
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_STATUS_DIR_BMSK                                             0x2
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_STATUS_DIR_SHFT                                             0x1
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_STATUS_EN_BMSK                                              0x1
#define HWIO_PERIPH_FTC_0_FTC_STATUS_FTC_STATUS_EN_SHFT                                              0x0

#define HWIO_PERIPH_FTC_0_FTC_CNT_ADDR(x)                                                     ((x) + 0x00000018)
#define HWIO_PERIPH_FTC_0_FTC_CNT_RMSK                                                            0xffff
#define HWIO_PERIPH_FTC_0_FTC_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_CNT_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_CNT_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CNT_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_CNT_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_CNT_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_CNT_FTC_CNT_VAL_BMSK                                                0xffff
#define HWIO_PERIPH_FTC_0_FTC_CNT_FTC_CNT_VAL_SHFT                                                   0x0

#define HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_ADDR(x)                                                ((x) + 0x0000001c)
#define HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_FTC_CYC_DCNT_NUM_BMSK                                      0xffff
#define HWIO_PERIPH_FTC_0_FTC_CYC_DCNT_FTC_CYC_DCNT_NUM_SHFT                                         0x0

#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_ADDR(x)                                                 ((x) + 0x00000020)
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_RMSK                                                        0xffff
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_MAX_CMP_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_MAX_CMP_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_MAX_CMP_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_MAX_CMP_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_MAX_CMP_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_FTC_MAX_CMP_BMSK                                            0xffff
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_FTC_MAX_CMP_SHFT                                               0x0

#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_FORCE_DB_ADDR(x)                                        ((x) + 0x00000024)
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_FORCE_DB_RMSK                                                  0x1
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_FORCE_DB_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_MAX_CMP_FORCE_DB_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_FORCE_DB_FTC_MAX_CMP_FORCE_DB_BMSK                             0x1
#define HWIO_PERIPH_FTC_0_FTC_MAX_CMP_FORCE_DB_FTC_MAX_CMP_FORCE_DB_SHFT                             0x0

#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_ADDR(x)                                                ((x) + 0x00000028)
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_0_FTC_IN0_CTRL_IN0_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_ADDR(x)                                                ((x) + 0x0000002c)
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_0_FTC_IN1_CTRL_IN1_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_ADDR(x)                                                ((x) + 0x00000030)
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_RMSK                                                    0x311f310
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_EDGE_SEL_BMSK                                  0x3000000
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_EDGE_SEL_SHFT                                       0x18
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_IN_INV_BMSK                                     0x100000
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_IN_INV_SHFT                                         0x14
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_FLT_SYNC_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_FLT_SYNC_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_FLT_SMP_NUM_BMSK                                  0xf000
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_FLT_SMP_NUM_SHFT                                     0xc
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_DIV_BMSK                                   0x300
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_DIV_SHFT                                     0x8
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_SEL_BMSK                                    0x10
#define HWIO_PERIPH_FTC_0_FTC_IN2_CTRL_IN2_CTRL_FLT_CLK_SEL_SHFT                                     0x4

#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_ADDR(x)                                               ((x) + 0x00000034)
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_0_FTC_OUT0_CTRL_OUT0_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_ADDR(x)                                               ((x) + 0x00000038)
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_0_FTC_OUT1_CTRL_OUT1_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_ADDR(x)                                               ((x) + 0x0000003c)
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_RMSK                                                  0x11010fff
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_OUT_INIT_BMSK                                    0x10000000
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_OUT_INIT_SHFT                                          0x1c
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_OUT_INV_BMSK                                      0x1000000
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_OUT_INV_SHFT                                           0x18
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_SW_OVERRIDE_EN_BMSK                                 0x10000
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_SW_OVERRIDE_EN_SHFT                                    0x10
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_DW_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_DW_SHFT                                      0xa
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_UP_BMSK                                    0x300
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_CH_UP_SHFT                                      0x8
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_DW_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_DW_SHFT                                     0x6
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_UP_BMSK                                    0x30
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_CMN_UP_SHFT                                     0x4
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_UDFW_BMSK                                       0xc
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_UDFW_SHFT                                       0x2
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_OVFW_BMSK                                       0x3
#define HWIO_PERIPH_FTC_0_FTC_OUT2_CTRL_OUT2_CTRL_OP_OVFW_SHFT                                       0x0

#define HWIO_PERIPH_FTC_0_FTC_OUT0_SW_VAL_ADDR(x)                                             ((x) + 0x00000040)
#define HWIO_PERIPH_FTC_0_FTC_OUT0_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_0_FTC_OUT0_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_OUT0_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_OUT0_SW_VAL_OUT0_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_0_FTC_OUT0_SW_VAL_OUT0_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_0_FTC_OUT1_SW_VAL_ADDR(x)                                             ((x) + 0x00000044)
#define HWIO_PERIPH_FTC_0_FTC_OUT1_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_0_FTC_OUT1_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_OUT1_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_OUT1_SW_VAL_OUT1_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_0_FTC_OUT1_SW_VAL_OUT1_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_0_FTC_OUT2_SW_VAL_ADDR(x)                                             ((x) + 0x00000048)
#define HWIO_PERIPH_FTC_0_FTC_OUT2_SW_VAL_RMSK                                                       0x1
#define HWIO_PERIPH_FTC_0_FTC_OUT2_SW_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_OUT2_SW_VAL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_OUT2_SW_VAL_OUT2_SW_VAL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_0_FTC_OUT2_SW_VAL_OUT2_SW_VAL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_ADDR(x)                                                ((x) + 0x0000004c)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_CAP_CMP0_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP0_CAP_CMP0_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_ADDR(x)                                                ((x) + 0x00000050)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_CAP_CMP1_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP1_CAP_CMP1_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_ADDR(x)                                                ((x) + 0x00000054)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_RMSK                                                       0xffff
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_CAP_CMP2_VAL_BMSK                                          0xffff
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP2_CAP_CMP2_VAL_SHFT                                             0x0

#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP_FORCE_DB_ADDR(x)                                        ((x) + 0x00000058)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP_FORCE_DB_RMSK                                                  0x7
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP_FORCE_DB_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_CAP_CMP_FORCE_DB_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP_FORCE_DB_CAP_CMP2_FORCE_DB_BMSK                                0x4
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP_FORCE_DB_CAP_CMP2_FORCE_DB_SHFT                                0x2
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP_FORCE_DB_CAP_CMP1_FORCE_DB_BMSK                                0x2
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP_FORCE_DB_CAP_CMP1_FORCE_DB_SHFT                                0x1
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP_FORCE_DB_CAP_CMP0_FORCE_DB_BMSK                                0x1
#define HWIO_PERIPH_FTC_0_FTC_CAP_CMP_FORCE_DB_CAP_CMP0_FORCE_DB_SHFT                                0x0

#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_ADDR(x)                                                 ((x) + 0x0000005c)
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_RMSK                                                       0x1ffff
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_INTR_EN_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_INTR_EN_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_INTR_EN_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_INTR_EN_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_INTR_EN_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CMP2_INTR_EN_BMSK                                          0x10000
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CMP2_INTR_EN_SHFT                                             0x10
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP2_OVFW_INTR_EN_BMSK                                      0x8000
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP2_OVFW_INTR_EN_SHFT                                         0xf
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP2_INTR_EN_BMSK                                           0x4000
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP2_INTR_EN_SHFT                                              0xe
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CH2_ED_INTR_EN_BMSK                                         0x2000
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CH2_ED_INTR_EN_SHFT                                            0xd
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CMP1_INTR_EN_BMSK                                           0x1000
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CMP1_INTR_EN_SHFT                                              0xc
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP1_OVFW_INTR_EN_BMSK                                       0x800
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP1_OVFW_INTR_EN_SHFT                                         0xb
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP1_INTR_EN_BMSK                                            0x400
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP1_INTR_EN_SHFT                                              0xa
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CH1_ED_INTR_EN_BMSK                                          0x200
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CH1_ED_INTR_EN_SHFT                                            0x9
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CMP0_INTR_EN_BMSK                                            0x100
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CMP0_INTR_EN_SHFT                                              0x8
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP0_OVFW_INTR_EN_BMSK                                        0x80
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP0_OVFW_INTR_EN_SHFT                                         0x7
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP0_INTR_EN_BMSK                                             0x40
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CAP0_INTR_EN_SHFT                                              0x6
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CH0_ED_INTR_EN_BMSK                                           0x20
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CH0_ED_INTR_EN_SHFT                                            0x5
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CMMN_INTR_EN_BMSK                                             0x10
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CMMN_INTR_EN_SHFT                                              0x4
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CNT_CHNG_INTR_EN_BMSK                                          0x8
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CNT_CHNG_INTR_EN_SHFT                                          0x3
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CYC_DCNT_INTR_EN_BMSK                                          0x4
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CYC_DCNT_INTR_EN_SHFT                                          0x2
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CNT_UDFW_INTR_EN_BMSK                                          0x2
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CNT_UDFW_INTR_EN_SHFT                                          0x1
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CNT_OVFW_INTR_EN_BMSK                                          0x1
#define HWIO_PERIPH_FTC_0_FTC_INTR_EN_CNT_OVFW_INTR_EN_SHFT                                          0x0

#define HWIO_PERIPH_FTC_0_FTC_INTR_ADDR(x)                                                    ((x) + 0x00000060)
#define HWIO_PERIPH_FTC_0_FTC_INTR_RMSK                                                          0x1ffff
#define HWIO_PERIPH_FTC_0_FTC_INTR_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_INTR_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_INTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_INTR_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_INTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_INTR_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_INTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_INTR_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_INTR_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_INTR_CMP2_INTR_BMSK                                                0x10000
#define HWIO_PERIPH_FTC_0_FTC_INTR_CMP2_INTR_SHFT                                                   0x10
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP2_OVFW_INTR_BMSK                                            0x8000
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP2_OVFW_INTR_SHFT                                               0xf
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP2_INTR_BMSK                                                 0x4000
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP2_INTR_SHFT                                                    0xe
#define HWIO_PERIPH_FTC_0_FTC_INTR_CH2_ED_INTR_BMSK                                               0x2000
#define HWIO_PERIPH_FTC_0_FTC_INTR_CH2_ED_INTR_SHFT                                                  0xd
#define HWIO_PERIPH_FTC_0_FTC_INTR_CMP1_INTR_BMSK                                                 0x1000
#define HWIO_PERIPH_FTC_0_FTC_INTR_CMP1_INTR_SHFT                                                    0xc
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP1_OVFW_INTR_BMSK                                             0x800
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP1_OVFW_INTR_SHFT                                               0xb
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP1_INTR_BMSK                                                  0x400
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP1_INTR_SHFT                                                    0xa
#define HWIO_PERIPH_FTC_0_FTC_INTR_CH1_ED_INTR_BMSK                                                0x200
#define HWIO_PERIPH_FTC_0_FTC_INTR_CH1_ED_INTR_SHFT                                                  0x9
#define HWIO_PERIPH_FTC_0_FTC_INTR_CMP0_INTR_BMSK                                                  0x100
#define HWIO_PERIPH_FTC_0_FTC_INTR_CMP0_INTR_SHFT                                                    0x8
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP0_OVFW_INTR_BMSK                                              0x80
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP0_OVFW_INTR_SHFT                                               0x7
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP0_INTR_BMSK                                                   0x40
#define HWIO_PERIPH_FTC_0_FTC_INTR_CAP0_INTR_SHFT                                                    0x6
#define HWIO_PERIPH_FTC_0_FTC_INTR_CH0_ED_INTR_BMSK                                                 0x20
#define HWIO_PERIPH_FTC_0_FTC_INTR_CH0_ED_INTR_SHFT                                                  0x5
#define HWIO_PERIPH_FTC_0_FTC_INTR_CMMN_INTR_BMSK                                                   0x10
#define HWIO_PERIPH_FTC_0_FTC_INTR_CMMN_INTR_SHFT                                                    0x4
#define HWIO_PERIPH_FTC_0_FTC_INTR_CNT_CHNG_INTR_BMSK                                                0x8
#define HWIO_PERIPH_FTC_0_FTC_INTR_CNT_CHNG_INTR_SHFT                                                0x3
#define HWIO_PERIPH_FTC_0_FTC_INTR_CYC_DCNT_INTR_BMSK                                                0x4
#define HWIO_PERIPH_FTC_0_FTC_INTR_CYC_DCNT_INTR_SHFT                                                0x2
#define HWIO_PERIPH_FTC_0_FTC_INTR_CNT_UDFW_INTR_BMSK                                                0x2
#define HWIO_PERIPH_FTC_0_FTC_INTR_CNT_UDFW_INTR_SHFT                                                0x1
#define HWIO_PERIPH_FTC_0_FTC_INTR_CNT_OVFW_INTR_BMSK                                                0x1
#define HWIO_PERIPH_FTC_0_FTC_INTR_CNT_OVFW_INTR_SHFT                                                0x0

#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_UPDATE_ADDR(x)                                          ((x) + 0x00000064)
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_UPDATE_RMSK                                                    0x1
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_UPDATE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_REGS_WR_UPDATE_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_UPDATE_FTC_REGS_WR_UPDATE_BMSK                                 0x1
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_UPDATE_FTC_REGS_WR_UPDATE_SHFT                                 0x0

#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_ADDR(x)                                           ((x) + 0x00000068)
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_RMSK                                                  0x1fff
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CAP_CMP_FORCE_DB_WR_READY_BMSK                    0x1000
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CAP_CMP_FORCE_DB_WR_READY_SHFT                       0xc
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_MAX_CMP_FORCE_DB_WR_READY_BMSK                     0x800
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_MAX_CMP_FORCE_DB_WR_READY_SHFT                       0xb
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CAP_CMP2_WR_READY_BMSK                             0x400
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CAP_CMP2_WR_READY_SHFT                               0xa
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CAP_CMP1_WR_READY_BMSK                             0x200
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CAP_CMP1_WR_READY_SHFT                               0x9
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CAP_CMP0_WR_READY_BMSK                             0x100
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CAP_CMP0_WR_READY_SHFT                               0x8
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_OUT2_SW_VAL_WR_READY_BMSK                           0x80
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_OUT2_SW_VAL_WR_READY_SHFT                            0x7
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_OUT1_SW_VAL_WR_READY_BMSK                           0x40
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_OUT1_SW_VAL_WR_READY_SHFT                            0x6
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_OUT0_SW_VAL_WR_READY_BMSK                           0x20
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_OUT0_SW_VAL_WR_READY_SHFT                            0x5
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_INTR_WR_READY_BMSK                                  0x10
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_INTR_WR_READY_SHFT                                   0x4
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_MAX_CMP_WR_READY_BMSK                                0x8
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_MAX_CMP_WR_READY_SHFT                                0x3
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CNT_WR_READY_BMSK                                    0x4
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CNT_WR_READY_SHFT                                    0x2
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CMD_WR_READY_BMSK                                    0x2
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_FTC_CMD_WR_READY_SHFT                                    0x1
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_REGS_UPDATE_READY_BMSK                                   0x1
#define HWIO_PERIPH_FTC_0_FTC_REGS_WR_READY_REGS_UPDATE_READY_SHFT                                   0x0

#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_ADDR(x)                                             ((x) + 0x0000006c)
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_RMSK                                                      0x3f
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_INT_RD_REQ_BMSK                                           0x20
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_INT_RD_REQ_SHFT                                            0x5
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_CAP_CMP2_RD_REQ_BMSK                                      0x10
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_CAP_CMP2_RD_REQ_SHFT                                       0x4
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_CAP_CMP1_RD_REQ_BMSK                                       0x8
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_CAP_CMP1_RD_REQ_SHFT                                       0x3
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_CAP_CMP0_RD_REQ_BMSK                                       0x4
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_CAP_CMP0_RD_REQ_SHFT                                       0x2
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_STATUS_RD_REQ_BMSK                                         0x2
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_STATUS_RD_REQ_SHFT                                         0x1
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_CNT_VAL_RD_REQ_BMSK                                        0x1
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_REQ_CNT_VAL_RD_REQ_SHFT                                        0x0

#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_READY_ADDR(x)                                           ((x) + 0x00000070)
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_READY_RMSK                                                     0x1
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_REGS_RD_READY_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_REGS_RD_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_READY_FTC_REGS_RD_READY_BMSK                                   0x1
#define HWIO_PERIPH_FTC_0_FTC_REGS_RD_READY_FTC_REGS_RD_READY_SHFT                                   0x0

#define HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_ADDR(x)                                               ((x) + 0x00000074)
#define HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_RMSK                                                         0x1
#define HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_FTC_DEBUG_SEL_BMSK                                           0x1
#define HWIO_PERIPH_FTC_0_FTC_DEBUG_SEL_FTC_DEBUG_SEL_SHFT                                           0x0

#define HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x)                                  ((x) + 0x00000078)
#define HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_RMSK                                            0x1
#define HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x))
#define HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x), m)
#define HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x),v)
#define HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_ADDR(x),m,v,HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_IN(x))
#define HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_FTC_OUT_CH_CLK_GATE_BYPASS_BMSK                 0x1
#define HWIO_PERIPH_FTC_0_FTC_OUT_CH_CLK_GATE_BYPASS_FTC_OUT_CH_CLK_GATE_BYPASS_SHFT                 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_FTC_TOP
 *--------------------------------------------------------------------------*/

#define PERIPH_FTC_TOP_REG_BASE                                                      (PERIPH_PERIPH_MOD_BASE      + 0x00200000)
#define PERIPH_FTC_TOP_REG_BASE_SIZE                                                 0x1000
#define PERIPH_FTC_TOP_REG_BASE_USED                                                 0x24

#define HWIO_PERIPH_FTC_CMN_CMD_ADDR(x)                                              ((x) + 0x00000000)
#define HWIO_PERIPH_FTC_CMN_CMD_RMSK                                                 0x7f7f7f7f
#define HWIO_PERIPH_FTC_CMN_CMD_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_CMN_CMD_ADDR(x),v)
#define HWIO_PERIPH_FTC_CMN_CMD_FTC3_CMN_CMD_BMSK                                    0x7f000000
#define HWIO_PERIPH_FTC_CMN_CMD_FTC3_CMN_CMD_SHFT                                          0x18
#define HWIO_PERIPH_FTC_CMN_CMD_FTC2_CMN_CMD_BMSK                                      0x7f0000
#define HWIO_PERIPH_FTC_CMN_CMD_FTC2_CMN_CMD_SHFT                                          0x10
#define HWIO_PERIPH_FTC_CMN_CMD_FTC1_CMN_CMD_BMSK                                        0x7f00
#define HWIO_PERIPH_FTC_CMN_CMD_FTC1_CMN_CMD_SHFT                                           0x8
#define HWIO_PERIPH_FTC_CMN_CMD_FTC0_CMN_CMD_BMSK                                          0x7f
#define HWIO_PERIPH_FTC_CMN_CMD_FTC0_CMN_CMD_SHFT                                           0x0

#define HWIO_PERIPH_FTC_CMN_CTRL1_ADDR(x)                                            ((x) + 0x00000004)
#define HWIO_PERIPH_FTC_CMN_CTRL1_RMSK                                               0xffffffff
#define HWIO_PERIPH_FTC_CMN_CTRL1_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_CMN_CTRL1_ADDR(x))
#define HWIO_PERIPH_FTC_CMN_CTRL1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_CMN_CTRL1_ADDR(x), m)
#define HWIO_PERIPH_FTC_CMN_CTRL1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_CMN_CTRL1_ADDR(x),v)
#define HWIO_PERIPH_FTC_CMN_CTRL1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_CMN_CTRL1_ADDR(x),m,v,HWIO_PERIPH_FTC_CMN_CTRL1_IN(x))
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC3_EXT_CLK_SEL_BMSK                              0xc0000000
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC3_EXT_CLK_SEL_SHFT                                    0x1e
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC3_CH_IN2_SEL_BMSK                               0x30000000
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC3_CH_IN2_SEL_SHFT                                     0x1c
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC3_CH_IN1_SEL_BMSK                                0xc000000
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC3_CH_IN1_SEL_SHFT                                     0x1a
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC3_CH_IN0_SEL_BMSK                                0x3000000
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC3_CH_IN0_SEL_SHFT                                     0x18
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC2_EXT_CLK_SEL_BMSK                                0xc00000
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC2_EXT_CLK_SEL_SHFT                                    0x16
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC2_CH_IN2_SEL_BMSK                                 0x300000
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC2_CH_IN2_SEL_SHFT                                     0x14
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC2_CH_IN1_SEL_BMSK                                  0xc0000
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC2_CH_IN1_SEL_SHFT                                     0x12
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC2_CH_IN0_SEL_BMSK                                  0x30000
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC2_CH_IN0_SEL_SHFT                                     0x10
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC1_EXT_CLK_SEL_BMSK                                  0xc000
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC1_EXT_CLK_SEL_SHFT                                     0xe
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC1_CH_IN2_SEL_BMSK                                   0x3000
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC1_CH_IN2_SEL_SHFT                                      0xc
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC1_CH_IN1_SEL_BMSK                                    0xc00
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC1_CH_IN1_SEL_SHFT                                      0xa
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC1_CH_IN0_SEL_BMSK                                    0x300
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC1_CH_IN0_SEL_SHFT                                      0x8
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC0_EXT_CLK_SEL_BMSK                                    0xc0
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC0_EXT_CLK_SEL_SHFT                                     0x6
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC0_CH_IN2_SEL_BMSK                                     0x30
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC0_CH_IN2_SEL_SHFT                                      0x4
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC0_CH_IN1_SEL_BMSK                                      0xc
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC0_CH_IN1_SEL_SHFT                                      0x2
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC0_CH_IN0_SEL_BMSK                                      0x3
#define HWIO_PERIPH_FTC_CMN_CTRL1_FTC0_CH_IN0_SEL_SHFT                                      0x0

#define HWIO_PERIPH_FTC_CMN_CTRL2_ADDR(x)                                            ((x) + 0x00000008)
#define HWIO_PERIPH_FTC_CMN_CTRL2_RMSK                                                  0x33337
#define HWIO_PERIPH_FTC_CMN_CTRL2_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_CMN_CTRL2_ADDR(x))
#define HWIO_PERIPH_FTC_CMN_CTRL2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_CMN_CTRL2_ADDR(x), m)
#define HWIO_PERIPH_FTC_CMN_CTRL2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_CMN_CTRL2_ADDR(x),v)
#define HWIO_PERIPH_FTC_CMN_CTRL2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_CMN_CTRL2_ADDR(x),m,v,HWIO_PERIPH_FTC_CMN_CTRL2_IN(x))
#define HWIO_PERIPH_FTC_CMN_CTRL2_FTC3_FTC_CLK_SEL_BMSK                                 0x30000
#define HWIO_PERIPH_FTC_CMN_CTRL2_FTC3_FTC_CLK_SEL_SHFT                                    0x10
#define HWIO_PERIPH_FTC_CMN_CTRL2_FTC2_FTC_CLK_SEL_BMSK                                  0x3000
#define HWIO_PERIPH_FTC_CMN_CTRL2_FTC2_FTC_CLK_SEL_SHFT                                     0xc
#define HWIO_PERIPH_FTC_CMN_CTRL2_FTC1_FTC_CLK_SEL_BMSK                                   0x300
#define HWIO_PERIPH_FTC_CMN_CTRL2_FTC1_FTC_CLK_SEL_SHFT                                     0x8
#define HWIO_PERIPH_FTC_CMN_CTRL2_FTC0_FTC_CLK_SEL_BMSK                                    0x30
#define HWIO_PERIPH_FTC_CMN_CTRL2_FTC0_FTC_CLK_SEL_SHFT                                     0x4
#define HWIO_PERIPH_FTC_CMN_CTRL2_CASCADED_MODE_BMSK                                        0x7
#define HWIO_PERIPH_FTC_CMN_CTRL2_CASCADED_MODE_SHFT                                        0x0

#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_ADDR(x)                                       ((x) + 0x0000001c)
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_RMSK                                                 0xf
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_CMN_CNT_UPDATE_ADDR(x),v)
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_FTC3_CMN_CNT_UPDATE_BMSK                             0x8
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_FTC3_CMN_CNT_UPDATE_SHFT                             0x3
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_FTC2_CMN_CNT_UPDATE_BMSK                             0x4
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_FTC2_CMN_CNT_UPDATE_SHFT                             0x2
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_FTC1_CMN_CNT_UPDATE_BMSK                             0x2
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_FTC1_CMN_CNT_UPDATE_SHFT                             0x1
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_FTC0_CMN_CNT_UPDATE_BMSK                             0x1
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_FTC0_CMN_CNT_UPDATE_SHFT                             0x0

#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_ADDR(x)                                       ((x) + 0x00000020)
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_RMSK                                                 0xf
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_ADDR(x),v)
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_FTC3_CMN_CNT_RD_REQ_BMSK                             0x8
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_FTC3_CMN_CNT_RD_REQ_SHFT                             0x3
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_FTC2_CMN_CNT_RD_REQ_BMSK                             0x4
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_FTC2_CMN_CNT_RD_REQ_SHFT                             0x2
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_FTC1_CMN_CNT_RD_REQ_BMSK                             0x2
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_FTC1_CMN_CNT_RD_REQ_SHFT                             0x1
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_FTC0_CMN_CNT_RD_REQ_BMSK                             0x1
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_FTC0_CMN_CNT_RD_REQ_SHFT                             0x0

#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_ADDR(x)                                     ((x) + 0x00000010)
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_RMSK                                               0xf
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_CMN_CMD_WR_READY_ADDR(x))
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_CMN_CMD_WR_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_FTC3_CMN_CMD_WR_READY_BMSK                         0x8
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_FTC3_CMN_CMD_WR_READY_SHFT                         0x3
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_FTC2_CMN_CMD_WR_READY_BMSK                         0x4
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_FTC2_CMN_CMD_WR_READY_SHFT                         0x2
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_FTC1_CMN_CMD_WR_READY_BMSK                         0x2
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_FTC1_CMN_CMD_WR_READY_SHFT                         0x1
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_FTC0_CMN_CMD_WR_READY_BMSK                         0x1
#define HWIO_PERIPH_FTC_CMN_CMD_WR_READY_FTC0_CMN_CMD_WR_READY_SHFT                         0x0

#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_ADDR(x)                                 ((x) + 0x00000014)
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_RMSK                                           0xf
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_ADDR(x))
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_FTC3_CMN_CNT_UPDATE_READY_BMSK                 0x8
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_FTC3_CMN_CNT_UPDATE_READY_SHFT                 0x3
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_FTC2_CMN_CNT_UPDATE_READY_BMSK                 0x4
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_FTC2_CMN_CNT_UPDATE_READY_SHFT                 0x2
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_FTC1_CMN_CNT_UPDATE_READY_BMSK                 0x2
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_FTC1_CMN_CNT_UPDATE_READY_SHFT                 0x1
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_FTC0_CMN_CNT_UPDATE_READY_BMSK                 0x1
#define HWIO_PERIPH_FTC_CMN_CNT_UPDATE_READY_FTC0_CMN_CNT_UPDATE_READY_SHFT                 0x0

#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_ADDR(x)                                 ((x) + 0x00000018)
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_RMSK                                           0xf
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_ADDR(x))
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_ADDR(x), m)
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_FTC3_CMN_CNT_RD_REQ_READY_BMSK                 0x8
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_FTC3_CMN_CNT_RD_REQ_READY_SHFT                 0x3
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_FTC2_CMN_CNT_RD_REQ_READY_BMSK                 0x4
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_FTC2_CMN_CNT_RD_REQ_READY_SHFT                 0x2
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_FTC1_CMN_CNT_RD_REQ_READY_BMSK                 0x2
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_FTC1_CMN_CNT_RD_REQ_READY_SHFT                 0x1
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_FTC0_CMN_CNT_RD_REQ_READY_BMSK                 0x1
#define HWIO_PERIPH_FTC_CMN_CNT_RD_REQ_READY_FTC0_CMN_CNT_RD_REQ_READY_SHFT                 0x0

#define HWIO_PERIPH_FTC_CMN_DEBUG_SEL_ADDR(x)                                        ((x) + 0x00000024)
#define HWIO_PERIPH_FTC_CMN_DEBUG_SEL_RMSK                                                  0x3
#define HWIO_PERIPH_FTC_CMN_DEBUG_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_FTC_CMN_DEBUG_SEL_ADDR(x))
#define HWIO_PERIPH_FTC_CMN_DEBUG_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_FTC_CMN_DEBUG_SEL_ADDR(x), m)
#define HWIO_PERIPH_FTC_CMN_DEBUG_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_FTC_CMN_DEBUG_SEL_ADDR(x),v)
#define HWIO_PERIPH_FTC_CMN_DEBUG_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_FTC_CMN_DEBUG_SEL_ADDR(x),m,v,HWIO_PERIPH_FTC_CMN_DEBUG_SEL_IN(x))
#define HWIO_PERIPH_FTC_CMN_DEBUG_SEL_FTC_CMN_DEBUG_SEL_BMSK                                0x3
#define HWIO_PERIPH_FTC_CMN_DEBUG_SEL_FTC_CMN_DEBUG_SEL_SHFT                                0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_QSPI
 *--------------------------------------------------------------------------*/

#define PERIPH_QSPI_REG_BASE                                                                   (PERIPH_PERIPH_MOD_BASE      + 0x00100000)
#define PERIPH_QSPI_REG_BASE_SIZE                                                              0x1000
#define PERIPH_QSPI_REG_BASE_USED                                                              0x310

#define HWIO_PERIPH_QSPI_MSTR_CONFIG_ADDR(x)                                                   ((x) + 0x00000000)
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_RMSK                                                      0x7fffffd8
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_MSTR_CONFIG_ADDR(x))
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_MSTR_CONFIG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_MSTR_CONFIG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_MSTR_CONFIG_ADDR(x),m,v,HWIO_PERIPH_QSPI_MSTR_CONFIG_IN(x))
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_LPA_BASE_SELECT_BMSK                                      0x40000000
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_LPA_BASE_SELECT_SHFT                                            0x1e
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_LPA_BASE_DATA_DESC_BMSK                                   0x3c000000
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_LPA_BASE_DATA_DESC_SHFT                                         0x1a
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_TX_DATA_OE_DELAY_BMSK                                      0x3000000
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_TX_DATA_OE_DELAY_SHFT                                           0x18
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_TX_CS_N_DELAY_BMSK                                          0xc00000
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_TX_CS_N_DELAY_SHFT                                              0x16
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_TX_CLK_DELAY_BMSK                                           0x300000
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_TX_CLK_DELAY_SHFT                                               0x14
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_TX_DATA_DELAY_BMSK                                           0xc0000
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_TX_DATA_DELAY_SHFT                                              0x12
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_LPA_BASE_BMSK                                                0x3c000
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_LPA_BASE_SHFT                                                    0xe
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_SBL_EN_BMSK                                                   0x2000
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_SBL_EN_SHFT                                                      0xd
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_CHIP_SELECT_NUM_BMSK                                          0x1000
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_CHIP_SELECT_NUM_SHFT                                             0xc
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_SPI_MODE_BMSK                                                  0xc00
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_SPI_MODE_SHFT                                                    0xa
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_BIG_ENDIAN_MODE_BMSK                                           0x200
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_BIG_ENDIAN_MODE_SHFT                                             0x9
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_DMA_ENABLE_BMSK                                                0x100
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_DMA_ENABLE_SHFT                                                  0x8
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_PIN_WPN_BMSK                                                    0x80
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_PIN_WPN_SHFT                                                     0x7
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_PIN_HOLDN_BMSK                                                  0x40
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_PIN_HOLDN_SHFT                                                   0x6
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_FB_CLK_EN_BMSK                                                  0x10
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_FB_CLK_EN_SHFT                                                   0x4
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_FULL_CYCLE_MODE_BMSK                                             0x8
#define HWIO_PERIPH_QSPI_MSTR_CONFIG_FULL_CYCLE_MODE_SHFT                                             0x3

#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_ADDR(x)                                                ((x) + 0x00000004)
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_RMSK                                                       0x3fff
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_AHB_MASTER_CFG_ADDR(x))
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_AHB_MASTER_CFG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_AHB_MASTER_CFG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_AHB_MASTER_CFG_ADDR(x),m,v,HWIO_PERIPH_QSPI_AHB_MASTER_CFG_IN(x))
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_DMA_DONE_WAIT4RDY_DISABLE_BMSK                             0x2000
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_DMA_DONE_WAIT4RDY_DISABLE_SHFT                                0xd
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_HINNERSHARED_BMSK                                          0x1000
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_HINNERSHARED_SHFT                                             0xc
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_HSHARED_BMSK                                                0x800
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_HSHARED_SHFT                                                  0xb
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_HMEMTYPE_READ_TRANS_BMSK                                    0x700
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_HMEMTYPE_READ_TRANS_SHFT                                      0x8
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_USE_HMEMTYPE_LAST_ON_DESC_OR_CHAIN_BMSK                      0xc0
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_USE_HMEMTYPE_LAST_ON_DESC_OR_CHAIN_SHFT                       0x6
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_HMEMTYPE_LAST_TRANS_BMSK                                     0x38
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_HMEMTYPE_LAST_TRANS_SHFT                                      0x3
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_HMEMTYPE_START_MID_TRANS_BMSK                                 0x7
#define HWIO_PERIPH_QSPI_AHB_MASTER_CFG_HMEMTYPE_START_MID_TRANS_SHFT                                 0x0

#define HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_ADDR(x)                                              ((x) + 0x00000008)
#define HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_RMSK                                                 0x800000ff
#define HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_ADDR(x))
#define HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_ADDR(x),m,v,HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_IN(x))
#define HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_REF_CLK_GATE_EN_BMSK                                 0x80000000
#define HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_REF_CLK_GATE_EN_SHFT                                       0x1f
#define HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_REF_CLK_GATE_WAIT_CNT_BMSK                                 0xff
#define HWIO_PERIPH_QSPI_REF_CLK_GATE_CFG_REF_CLK_GATE_WAIT_CNT_SHFT                                  0x0

#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_ADDR(x)                                               ((x) + 0x0000000c)
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_RMSK                                                  0xf0030e0f
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_ADDR(x))
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_ADDR(x),m,v,HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_IN(x))
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_DMA_CHAIN_DONE_BMSK                                0x80000000
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_DMA_CHAIN_DONE_SHFT                                      0x1f
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_XIP_ACCESS_DURING_DMA_BMSK                         0x40000000
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_XIP_ACCESS_DURING_DMA_SHFT                               0x1e
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_XIP_ACCESS_UNMAPPED_SEGMENT_BMSK                   0x20000000
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_XIP_ACCESS_UNMAPPED_SEGMENT_SHFT                         0x1d
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_XIP_ACCESS_NOT_ENABLE_BMSK                         0x10000000
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_XIP_ACCESS_NOT_ENABLE_SHFT                               0x1c
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_DMA_ACCESS_DURING_XIP_BMSK                            0x20000
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_DMA_ACCESS_DURING_XIP_SHFT                               0x11
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_TRANSACTION_DONE_BMSK                                 0x10000
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_TRANSACTION_DONE_SHFT                                    0x10
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_WRITE_FIFO_OVERRUN_BMSK                                 0x800
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_WRITE_FIFO_OVERRUN_SHFT                                   0xb
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_WRITE_FIFO_FULL_BMSK                                    0x400
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_WRITE_FIFO_FULL_SHFT                                      0xa
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_WRITE_FIFO_EMPTY_BMSK                                   0x200
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_WRITE_FIFO_EMPTY_SHFT                                     0x9
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_HRESP_FROM_NOC_ERR_BMSK                                   0x8
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_HRESP_FROM_NOC_ERR_SHFT                                   0x3
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_RESP_FIFO_RDY_BMSK                                        0x4
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_RESP_FIFO_RDY_SHFT                                        0x2
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_RESP_FIFO_NOT_EMPTY_BMSK                                  0x2
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_RESP_FIFO_NOT_EMPTY_SHFT                                  0x1
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_RESP_FIFO_UNDERRUN_BMSK                                   0x1
#define HWIO_PERIPH_QSPI_MSTR_INT_ENABLE_EN_RESP_FIFO_UNDERRUN_SHFT                                   0x0

#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_ADDR(x)                                               ((x) + 0x00000010)
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_RMSK                                                  0xf8030e0f
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_MSTR_INT_STATUS_ADDR(x))
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_MSTR_INT_STATUS_ADDR(x), m)
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_MSTR_INT_STATUS_ADDR(x),v)
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_MSTR_INT_STATUS_ADDR(x),m,v,HWIO_PERIPH_QSPI_MSTR_INT_STATUS_IN(x))
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_DMA_CHAIN_DONE_BMSK                                   0x80000000
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_DMA_CHAIN_DONE_SHFT                                         0x1f
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_XIP_ACCESS_DURING_DMA_BMSK                            0x40000000
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_XIP_ACCESS_DURING_DMA_SHFT                                  0x1e
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_XIP_ACCESS_UNMAPPED_SEGMENT_BMSK                      0x20000000
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_XIP_ACCESS_UNMAPPED_SEGMENT_SHFT                            0x1d
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_XIP_ACCESS_NOT_ENABLE_BMSK                            0x10000000
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_XIP_ACCESS_NOT_ENABLE_SHFT                                  0x1c
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_DMA_STATUS_BMSK                                        0x8000000
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_DMA_STATUS_SHFT                                             0x1b
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_DMA_ACCESS_DURING_XIP_BMSK                               0x20000
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_DMA_ACCESS_DURING_XIP_SHFT                                  0x11
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_TRANSACTION_DONE_BMSK                                    0x10000
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_TRANSACTION_DONE_SHFT                                       0x10
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_WRITE_FIFO_OVERRUN_BMSK                                    0x800
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_WRITE_FIFO_OVERRUN_SHFT                                      0xb
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_WRITE_FIFO_FULL_BMSK                                       0x400
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_WRITE_FIFO_FULL_SHFT                                         0xa
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_WRITE_FIFO_EMPTY_BMSK                                      0x200
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_WRITE_FIFO_EMPTY_SHFT                                        0x9
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_HRESP_FROM_NOC_ERR_BMSK                                      0x8
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_HRESP_FROM_NOC_ERR_SHFT                                      0x3
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_RESP_FIFO_RDY_BMSK                                           0x4
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_RESP_FIFO_RDY_SHFT                                           0x2
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_RESP_FIFO_NOT_EMPTY_BMSK                                     0x2
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_RESP_FIFO_NOT_EMPTY_SHFT                                     0x1
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_RESP_FIFO_UNDERRUN_BMSK                                      0x1
#define HWIO_PERIPH_QSPI_MSTR_INT_STATUS_RESP_FIFO_UNDERRUN_SHFT                                      0x0

#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_ADDR(x)                                          ((x) + 0x00000014)
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_RMSK                                                 0xffff
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_ADDR(x))
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_ADDR(x), m)
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_ADDR(x),v)
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_ADDR(x),m,v,HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_IN(x))
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_REQUEST_COUNT_BMSK                                   0xffff
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONTROL_REQUEST_COUNT_SHFT                                      0x0

#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_ADDR(x)                                           ((x) + 0x00000018)
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_RMSK                                                   0x10f
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_ADDR(x))
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_ADDR(x),m,v,HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_IN(x))
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_TRANSFER_FRAGMENT_BMSK                                 0x100
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_TRANSFER_FRAGMENT_SHFT                                   0x8
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_MULTI_IO_MODE_BMSK                                       0xe
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_MULTI_IO_MODE_SHFT                                       0x1
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_TRANSFER_DIRECTION_BMSK                                  0x1
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_CONFIG_TRANSFER_DIRECTION_SHFT                                  0x0

#define HWIO_PERIPH_QSPI_PIO_TRANSFER_STATUS_ADDR(x)                                           ((x) + 0x0000001c)
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_STATUS_RMSK                                              0xffff0000
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_PIO_TRANSFER_STATUS_ADDR(x))
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_PIO_TRANSFER_STATUS_ADDR(x), m)
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_STATUS_WR_FIFO_BYTES_BMSK                                0xffff0000
#define HWIO_PERIPH_QSPI_PIO_TRANSFER_STATUS_WR_FIFO_BYTES_SHFT                                      0x10

#define HWIO_PERIPH_QSPI_PIO_DATAOUT_1BYTE_ADDR(x)                                             ((x) + 0x00000020)
#define HWIO_PERIPH_QSPI_PIO_DATAOUT_1BYTE_RMSK                                                      0xff
#define HWIO_PERIPH_QSPI_PIO_DATAOUT_1BYTE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_PIO_DATAOUT_1BYTE_ADDR(x),v)
#define HWIO_PERIPH_QSPI_PIO_DATAOUT_1BYTE_DATAIN_BMSK                                               0xff
#define HWIO_PERIPH_QSPI_PIO_DATAOUT_1BYTE_DATAIN_SHFT                                                0x0

#define HWIO_PERIPH_QSPI_PIO_DATAOUT_4BYTE_ADDR(x)                                             ((x) + 0x00000024)
#define HWIO_PERIPH_QSPI_PIO_DATAOUT_4BYTE_RMSK                                                0xffffffff
#define HWIO_PERIPH_QSPI_PIO_DATAOUT_4BYTE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_PIO_DATAOUT_4BYTE_ADDR(x),v)
#define HWIO_PERIPH_QSPI_PIO_DATAOUT_4BYTE_DATAIN_BMSK                                         0xffffffff
#define HWIO_PERIPH_QSPI_PIO_DATAOUT_4BYTE_DATAIN_SHFT                                                0x0

#define HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_ADDR(x)                                                ((x) + 0x00000028)
#define HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_RMSK                                                          0x1
#define HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_ADDR(x))
#define HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_ADDR(x),m,v,HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_IN(x))
#define HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_CONTINUOUS_MODE_BMSK                                          0x1
#define HWIO_PERIPH_QSPI_RD_FIFO_CONFIG_CONTINUOUS_MODE_SHFT                                          0x0

#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_ADDR(x)                                                ((x) + 0x0000002c)
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_RMSK                                                        0xfff
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_RD_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_RD_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_FIFO_EMPTY_BMSK                                             0x800
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_FIFO_EMPTY_SHFT                                               0xb
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_WR_CNTS_BMSK                                                0x7f0
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_WR_CNTS_SHFT                                                  0x4
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_RDY_64BYTE_BMSK                                               0x8
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_RDY_64BYTE_SHFT                                               0x3
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_RDY_32BYTE_BMSK                                               0x4
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_RDY_32BYTE_SHFT                                               0x2
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_RDY_16BYTE_BMSK                                               0x2
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_RDY_16BYTE_SHFT                                               0x1
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_FIFO_RDY_BMSK                                                 0x1
#define HWIO_PERIPH_QSPI_RD_FIFO_STATUS_FIFO_RDY_SHFT                                                 0x0

#define HWIO_PERIPH_QSPI_RD_FIFO_RESET_ADDR(x)                                                 ((x) + 0x00000030)
#define HWIO_PERIPH_QSPI_RD_FIFO_RESET_RMSK                                                           0x1
#define HWIO_PERIPH_QSPI_RD_FIFO_RESET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_RD_FIFO_RESET_ADDR(x),v)
#define HWIO_PERIPH_QSPI_RD_FIFO_RESET_RESET_FIFO_BMSK                                                0x1
#define HWIO_PERIPH_QSPI_RD_FIFO_RESET_RESET_FIFO_SHFT                                                0x0

#define HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_ADDR(x)                                            ((x) + 0x00000040)
#define HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_RMSK                                               0xffffffff
#define HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_ADDR(x))
#define HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_ADDR(x), m)
#define HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_ADDR(x),v)
#define HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_ADDR(x),m,v,HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_IN(x))
#define HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_DMA_NEXT_DESCRIPTOR_BMSK                           0xffffffff
#define HWIO_PERIPH_QSPI_NEXT_DMA_DESC_ADDR_DMA_NEXT_DESCRIPTOR_SHFT                                  0x0

#define HWIO_PERIPH_QSPI_CURRENT_DMA_DESC_ADDR_ADDR(x)                                         ((x) + 0x00000044)
#define HWIO_PERIPH_QSPI_CURRENT_DMA_DESC_ADDR_RMSK                                            0xffffffff
#define HWIO_PERIPH_QSPI_CURRENT_DMA_DESC_ADDR_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_CURRENT_DMA_DESC_ADDR_ADDR(x))
#define HWIO_PERIPH_QSPI_CURRENT_DMA_DESC_ADDR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_CURRENT_DMA_DESC_ADDR_ADDR(x), m)
#define HWIO_PERIPH_QSPI_CURRENT_DMA_DESC_ADDR_DMA_CURRENT_DESCRIPTOR_BMSK                     0xffffffff
#define HWIO_PERIPH_QSPI_CURRENT_DMA_DESC_ADDR_DMA_CURRENT_DESCRIPTOR_SHFT                            0x0

#define HWIO_PERIPH_QSPI_CURRENT_MEM_ADDR_ADDR(x)                                              ((x) + 0x00000048)
#define HWIO_PERIPH_QSPI_CURRENT_MEM_ADDR_RMSK                                                 0xffffffff
#define HWIO_PERIPH_QSPI_CURRENT_MEM_ADDR_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_CURRENT_MEM_ADDR_ADDR(x))
#define HWIO_PERIPH_QSPI_CURRENT_MEM_ADDR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_CURRENT_MEM_ADDR_ADDR(x), m)
#define HWIO_PERIPH_QSPI_CURRENT_MEM_ADDR_DMA_MEM_PTR_BMSK                                     0xffffffff
#define HWIO_PERIPH_QSPI_CURRENT_MEM_ADDR_DMA_MEM_PTR_SHFT                                            0x0

#define HWIO_PERIPH_QSPI_HW_VERSION_ADDR(x)                                                    ((x) + 0x0000004c)
#define HWIO_PERIPH_QSPI_HW_VERSION_RMSK                                                       0xffffffff
#define HWIO_PERIPH_QSPI_HW_VERSION_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_HW_VERSION_ADDR(x))
#define HWIO_PERIPH_QSPI_HW_VERSION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_HW_VERSION_ADDR(x), m)
#define HWIO_PERIPH_QSPI_HW_VERSION_HW_VERSION_MAJOR_BMSK                                      0xf0000000
#define HWIO_PERIPH_QSPI_HW_VERSION_HW_VERSION_MAJOR_SHFT                                            0x1c
#define HWIO_PERIPH_QSPI_HW_VERSION_HW_VERSION_MINOR_BMSK                                       0xfff0000
#define HWIO_PERIPH_QSPI_HW_VERSION_HW_VERSION_MINOR_SHFT                                            0x10
#define HWIO_PERIPH_QSPI_HW_VERSION_HW_VERSION_STEP_BMSK                                           0xffff
#define HWIO_PERIPH_QSPI_HW_VERSION_HW_VERSION_STEP_SHFT                                              0x0

#define HWIO_PERIPH_QSPI_RD_FIFOn_ADDR(base,n)                                                 ((base) + 0x00000050 + 0x4 * (n))
#define HWIO_PERIPH_QSPI_RD_FIFOn_RMSK                                                         0xffffffff
#define HWIO_PERIPH_QSPI_RD_FIFOn_MAXn                                                                 15
#define HWIO_PERIPH_QSPI_RD_FIFOn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_QSPI_RD_FIFOn_ADDR(base,n), HWIO_PERIPH_QSPI_RD_FIFOn_RMSK)
#define HWIO_PERIPH_QSPI_RD_FIFOn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_QSPI_RD_FIFOn_ADDR(base,n), mask)
#define HWIO_PERIPH_QSPI_RD_FIFOn_QSPI_RD_FIFO_DATA_BMSK                                       0xffffffff
#define HWIO_PERIPH_QSPI_RD_FIFOn_QSPI_RD_FIFO_DATA_SHFT                                              0x0

#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_ADDR(x)                                           ((x) + 0x00000090)
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_RMSK                                                  0x1fff
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_ADDR(x))
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_ADDR(x),m,v,HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_IN(x))
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_EN_LOAD_CLK_CNTR_BMSK                                 0x1000
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_EN_LOAD_CLK_CNTR_SHFT                                    0xc
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_LANE3_CLK_CNTR_INIT_VAL_BMSK                           0xe00
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_LANE3_CLK_CNTR_INIT_VAL_SHFT                             0x9
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_LANE2_CLK_CNTR_INIT_VAL_BMSK                           0x1c0
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_LANE2_CLK_CNTR_INIT_VAL_SHFT                             0x6
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_LANE1_CLK_CNTR_INIT_VAL_BMSK                            0x38
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_LANE1_CLK_CNTR_INIT_VAL_SHFT                             0x3
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_LANE0_CLK_CNTR_INIT_VAL_BMSK                             0x7
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_CONFIG_LANE0_CLK_CNTR_INIT_VAL_SHFT                             0x0

#define HWIO_PERIPH_QSPI_SAMPLING_CLK_STATUS_ADDR(x)                                           ((x) + 0x00000094)
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_STATUS_RMSK                                                     0x1
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_SAMPLING_CLK_STATUS_ADDR(x))
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_SAMPLING_CLK_STATUS_ADDR(x), m)
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_STATUS_LOAD_CLK_CNTR_ACK_BMSK                                   0x1
#define HWIO_PERIPH_QSPI_SAMPLING_CLK_STATUS_LOAD_CLK_CNTR_ACK_SHFT                                   0x0

#define HWIO_PERIPH_QSPI_CHAR_CFG_ADDR(x)                                                      ((x) + 0x00000098)
#define HWIO_PERIPH_QSPI_CHAR_CFG_RMSK                                                              0x1f1
#define HWIO_PERIPH_QSPI_CHAR_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_CHAR_CFG_ADDR(x))
#define HWIO_PERIPH_QSPI_CHAR_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_CHAR_CFG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_CHAR_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_CHAR_CFG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_CHAR_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_CHAR_CFG_ADDR(x),m,v,HWIO_PERIPH_QSPI_CHAR_CFG_IN(x))
#define HWIO_PERIPH_QSPI_CHAR_CFG_CHAR_STATUS_BMSK                                                  0x1e0
#define HWIO_PERIPH_QSPI_CHAR_CFG_CHAR_STATUS_SHFT                                                    0x5
#define HWIO_PERIPH_QSPI_CHAR_CFG_DIRECTION_BMSK                                                     0x10
#define HWIO_PERIPH_QSPI_CHAR_CFG_DIRECTION_SHFT                                                      0x4
#define HWIO_PERIPH_QSPI_CHAR_CFG_ENABLE_BMSK                                                         0x1
#define HWIO_PERIPH_QSPI_CHAR_CFG_ENABLE_SHFT                                                         0x0

#define HWIO_PERIPH_QSPI_TEST_BUS_SEL_ADDR(x)                                                  ((x) + 0x000000c4)
#define HWIO_PERIPH_QSPI_TEST_BUS_SEL_RMSK                                                           0x1f
#define HWIO_PERIPH_QSPI_TEST_BUS_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_TEST_BUS_SEL_ADDR(x))
#define HWIO_PERIPH_QSPI_TEST_BUS_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_TEST_BUS_SEL_ADDR(x), m)
#define HWIO_PERIPH_QSPI_TEST_BUS_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_TEST_BUS_SEL_ADDR(x),v)
#define HWIO_PERIPH_QSPI_TEST_BUS_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_TEST_BUS_SEL_ADDR(x),m,v,HWIO_PERIPH_QSPI_TEST_BUS_SEL_IN(x))
#define HWIO_PERIPH_QSPI_TEST_BUS_SEL_TEST_BUS_SEL_BMSK                                              0x1f
#define HWIO_PERIPH_QSPI_TEST_BUS_SEL_TEST_BUS_SEL_SHFT                                               0x0

#define HWIO_PERIPH_QSPI_TEST_BUS_REG_ADDR(x)                                                  ((x) + 0x000000c8)
#define HWIO_PERIPH_QSPI_TEST_BUS_REG_RMSK                                                     0xffffffff
#define HWIO_PERIPH_QSPI_TEST_BUS_REG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_TEST_BUS_REG_ADDR(x))
#define HWIO_PERIPH_QSPI_TEST_BUS_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_TEST_BUS_REG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_TEST_BUS_REG_TEST_BUS_BMSK                                            0xffffffff
#define HWIO_PERIPH_QSPI_TEST_BUS_REG_TEST_BUS_SHFT                                                   0x0

#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_ADDR(x)                                              ((x) + 0x000000d0)
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_RMSK                                                 0xf0030e0f
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_ADDR(x))
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_ADDR(x),m,v,HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_IN(x))
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_DMA_CHAIN_DONE_BMSK                               0x80000000
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_DMA_CHAIN_DONE_SHFT                                     0x1f
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_XIP_ACCESS_DURING_DMA_BMSK                        0x40000000
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_XIP_ACCESS_DURING_DMA_SHFT                              0x1e
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_XIP_ACCESS_UNMAPPED_SEGMENT_BMSK                  0x20000000
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_XIP_ACCESS_UNMAPPED_SEGMENT_SHFT                        0x1d
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_XIP_ACCESS_NOT_ENABLE_BMSK                        0x10000000
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_XIP_ACCESS_NOT_ENABLE_SHFT                              0x1c
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_DMA_ACCESS_DURING_XIP_BMSK                           0x20000
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_DMA_ACCESS_DURING_XIP_SHFT                              0x11
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_TRANSACTION_DONE_BMSK                                0x10000
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_TRANSACTION_DONE_SHFT                                   0x10
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_WRITE_FIFO_OVERRUN_BMSK                                0x800
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_WRITE_FIFO_OVERRUN_SHFT                                  0xb
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_WRITE_FIFO_FULL_BMSK                                   0x400
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_WRITE_FIFO_FULL_SHFT                                     0xa
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_WRITE_FIFO_EMPTY_BMSK                                  0x200
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_WRITE_FIFO_EMPTY_SHFT                                    0x9
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_HRESP_FROM_NOC_ERR_BMSK                                  0x8
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_HRESP_FROM_NOC_ERR_SHFT                                  0x3
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_RESP_FIFO_RDY_BMSK                                       0x4
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_RESP_FIFO_RDY_SHFT                                       0x2
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_RESP_FIFO_NOT_EMPTY_BMSK                                 0x2
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_RESP_FIFO_NOT_EMPTY_SHFT                                 0x1
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_RESP_FIFO_UNDERRUN_BMSK                                  0x1
#define HWIO_PERIPH_QSPI_MSTR_INT1_ENABLE_EN_RESP_FIFO_UNDERRUN_SHFT                                  0x0

#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_ADDR(x)                                              ((x) + 0x000000d4)
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_RMSK                                                 0xf0030e0f
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_ADDR(x))
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_ADDR(x), m)
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_ADDR(x),v)
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_ADDR(x),m,v,HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_IN(x))
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_DMA_CHAIN_DONE_BMSK                                  0x80000000
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_DMA_CHAIN_DONE_SHFT                                        0x1f
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_XIP_ACCESS_DURING_DMA_BMSK                           0x40000000
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_XIP_ACCESS_DURING_DMA_SHFT                                 0x1e
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_XIP_ACCESS_UNMAPPED_SEGMENT_BMSK                     0x20000000
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_XIP_ACCESS_UNMAPPED_SEGMENT_SHFT                           0x1d
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_XIP_ACCESS_NOT_ENABLE_BMSK                           0x10000000
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_XIP_ACCESS_NOT_ENABLE_SHFT                                 0x1c
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_DMA_ACCESS_DURING_XIP_BMSK                              0x20000
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_DMA_ACCESS_DURING_XIP_SHFT                                 0x11
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_TRANSACTION_DONE_BMSK                                   0x10000
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_TRANSACTION_DONE_SHFT                                      0x10
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_WRITE_FIFO_OVERRUN_BMSK                                   0x800
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_WRITE_FIFO_OVERRUN_SHFT                                     0xb
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_WRITE_FIFO_FULL_BMSK                                      0x400
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_WRITE_FIFO_FULL_SHFT                                        0xa
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_WRITE_FIFO_EMPTY_BMSK                                     0x200
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_WRITE_FIFO_EMPTY_SHFT                                       0x9
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_HRESP_FROM_NOC_ERR_BMSK                                     0x8
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_HRESP_FROM_NOC_ERR_SHFT                                     0x3
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_RESP_FIFO_RDY_BMSK                                          0x4
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_RESP_FIFO_RDY_SHFT                                          0x2
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_RESP_FIFO_NOT_EMPTY_BMSK                                    0x2
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_RESP_FIFO_NOT_EMPTY_SHFT                                    0x1
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_RESP_FIFO_UNDERRUN_BMSK                                     0x1
#define HWIO_PERIPH_QSPI_MSTR_INT1_STATUS_RESP_FIFO_UNDERRUN_SHFT                                     0x0

#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDR(x)                                                ((x) + 0x00000200)
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_RMSK                                                      0xeff19
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDR(x))
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDR(x),m,v,HWIO_PERIPH_QSPI_XIP_MASTER_CFG_IN(x))
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDRESS_TRANSLATION_EN_REGION_3_BMSK                      0x80000
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDRESS_TRANSLATION_EN_REGION_3_SHFT                         0x13
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDRESS_TRANSLATION_EN_REGION_2_BMSK                      0x40000
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDRESS_TRANSLATION_EN_REGION_2_SHFT                         0x12
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDRESS_TRANSLATION_EN_REGION_1_BMSK                      0x20000
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_ADDRESS_TRANSLATION_EN_REGION_1_SHFT                         0x11
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_AHBCLK_FREQ_BMSK                                           0xff00
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_AHBCLK_FREQ_SHFT                                              0x8
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_DMA_TRANS_BOUNDARY_BMSK                                      0x10
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_DMA_TRANS_BOUNDARY_SHFT                                       0x4
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_PROGRAM_ERASE_ONGOING_BMSK                                    0x8
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_PROGRAM_ERASE_ONGOING_SHFT                                    0x3
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_XIP_ENABLE_BMSK                                               0x1
#define HWIO_PERIPH_QSPI_XIP_MASTER_CFG_XIP_ENABLE_SHFT                                               0x0

#define HWIO_PERIPH_QSPI_XIP_MASTER_STATUS_ADDR(x)                                             ((x) + 0x00000204)
#define HWIO_PERIPH_QSPI_XIP_MASTER_STATUS_RMSK                                                       0x3
#define HWIO_PERIPH_QSPI_XIP_MASTER_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_XIP_MASTER_STATUS_ADDR(x))
#define HWIO_PERIPH_QSPI_XIP_MASTER_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_MASTER_STATUS_ADDR(x), m)
#define HWIO_PERIPH_QSPI_XIP_MASTER_STATUS_XIP_AWAITING_ARBITRATION_BMSK                              0x2
#define HWIO_PERIPH_QSPI_XIP_MASTER_STATUS_XIP_AWAITING_ARBITRATION_SHFT                              0x1
#define HWIO_PERIPH_QSPI_XIP_MASTER_STATUS_XIP_ACTIVE_BMSK                                            0x1
#define HWIO_PERIPH_QSPI_XIP_MASTER_STATUS_XIP_ACTIVE_SHFT                                            0x0

#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_ADDR(x)                                               ((x) + 0x00000208)
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_RMSK                                                       0x7ff
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_ADDR(x))
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_ADDR(x),m,v,HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_IN(x))
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_PIO_DISABLE_BMSK                                       0x400
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_PIO_DISABLE_SHFT                                         0xa
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_CLEAR_ERR_UPON_IDLE_BMSK                               0x200
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_CLEAR_ERR_UPON_IDLE_SHFT                                 0x9
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_MOSI_OE_DELAY_FIX_DIS_BMSK                                 0x100
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_MOSI_OE_DELAY_FIX_DIS_SHFT                                   0x8
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_DMA_ARB_PRIORITY_BMSK                                   0x80
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_DMA_ARB_PRIORITY_SHFT                                    0x7
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_ACCESS_UNMAPPED_SEGMENT_REGION_MASK_BMSK                0x40
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_ACCESS_UNMAPPED_SEGMENT_REGION_MASK_SHFT                 0x6
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_ACCESS_UNMAPPED_SEGMENT_OFFSET_MASK_BMSK                0x20
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_ACCESS_UNMAPPED_SEGMENT_OFFSET_MASK_SHFT                 0x5
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_ACCESS_NOT_ENABLE_MASK_BMSK                             0x10
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_ACCESS_NOT_ENABLE_MASK_SHFT                              0x4
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_CGC_EN_BMSK                                              0x8
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_CGC_EN_SHFT                                              0x3
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_SWAP_RD_BYTES_BMSK                                       0x4
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_XIP_SWAP_RD_BYTES_SHFT                                       0x2
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_GENERATE_PATTERN_UPON_ACCESS_ERR_BMSK                        0x2
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_GENERATE_PATTERN_UPON_ACCESS_ERR_SHFT                        0x1
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_BYPASS_DISABLE_BMSK                                          0x1
#define HWIO_PERIPH_QSPI_XIP_GENERAL_CFG_BYPASS_DISABLE_SHFT                                          0x0

#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_ADDR(x)                                            ((x) + 0x00000210)
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_RMSK                                               0xffff0006
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_ADDR(x))
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_ADDR(x),m,v,HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_IN(x))
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_LINEAR_BURST_INST_OPCODE_BMSK                      0xff000000
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_LINEAR_BURST_INST_OPCODE_SHFT                            0x18
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_WRAP_BURST_INST_OPCODE_BMSK                          0xff0000
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_WRAP_BURST_INST_OPCODE_SHFT                              0x10
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_DDR_SDR_SELECTOR_BMSK                                     0x4
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_DDR_SDR_SELECTOR_SHFT                                     0x2
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_BUS_WIDTH_SELECTOR_BMSK                                   0x2
#define HWIO_PERIPH_QSPI_XIP_INST_PH_CONFIG_BUS_WIDTH_SELECTOR_SHFT                                   0x1

#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_ADDR(x)                                            ((x) + 0x00000214)
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_RMSK                                                   0xff06
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_ADDR(x))
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_ADDR(x),m,v,HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_IN(x))
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_ADDRESS_LENGTH_BMSK                                    0xff00
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_ADDRESS_LENGTH_SHFT                                       0x8
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_DDR_SDR_SELECTOR_BMSK                                     0x4
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_DDR_SDR_SELECTOR_SHFT                                     0x2
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_BUS_WIDTH_SELECTOR_BMSK                                   0x2
#define HWIO_PERIPH_QSPI_XIP_ADDR_PH_CONFIG_BUS_WIDTH_SELECTOR_SHFT                                   0x1

#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_ADDR(x)                                            ((x) + 0x00000218)
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_RMSK                                               0xff000007
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_ADDR(x))
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_ADDR(x),m,v,HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_IN(x))
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_MODE_BYTE_VALUE_BMSK                               0xff000000
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_MODE_BYTE_VALUE_SHFT                                     0x18
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_DDR_SDR_SELECTOR_BMSK                                     0x4
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_DDR_SDR_SELECTOR_SHFT                                     0x2
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_BUS_WIDTH_SELECTOR_BMSK                                   0x2
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_BUS_WIDTH_SELECTOR_SHFT                                   0x1
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_MODE_PHASE_ENABLE_BMSK                                    0x1
#define HWIO_PERIPH_QSPI_XIP_MODE_PH_CONFIG_MODE_PHASE_ENABLE_SHFT                                    0x0

#define HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_ADDR(x)                                            ((x) + 0x00000220)
#define HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_RMSK                                                      0x6
#define HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_ADDR(x))
#define HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_ADDR(x),m,v,HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_IN(x))
#define HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_DDR_SDR_SELECTOR_BMSK                                     0x4
#define HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_DDR_SDR_SELECTOR_SHFT                                     0x2
#define HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_BUS_WIDTH_SELECTOR_BMSK                                   0x2
#define HWIO_PERIPH_QSPI_XIP_DATA_PH_CONFIG_BUS_WIDTH_SELECTOR_SHFT                                   0x1

#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_ADDR(x)                                         ((x) + 0x00000224)
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_RMSK                                            0xff03ff07
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_ADDR(x))
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_ADDR(x),m,v,HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_IN(x))
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_SUSPEND_OP_CODE_BMSK                            0xff000000
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_SUSPEND_OP_CODE_SHFT                                  0x18
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_T_SUSPEND_PROG_DELAY_BMSK                          0x3ff00
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_T_SUSPEND_PROG_DELAY_SHFT                              0x8
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_DDR_SDR_SELECTOR_BMSK                                  0x4
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_DDR_SDR_SELECTOR_SHFT                                  0x2
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_BUS_WIDTH_SELECTOR_BMSK                                0x2
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_BUS_WIDTH_SELECTOR_SHFT                                0x1
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_SUSPEND_ENABLE_BMSK                                    0x1
#define HWIO_PERIPH_QSPI_XIP_SUSPEND_PH_CONFIG_SUSPEND_ENABLE_SHFT                                    0x0

#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_ADDR(x)                                          ((x) + 0x00000228)
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_RMSK                                             0xff03ff07
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_ADDR(x))
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_ADDR(x), m)
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_ADDR(x),v)
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_ADDR(x),m,v,HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_IN(x))
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_RESUME_OP_CODE_BMSK                              0xff000000
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_RESUME_OP_CODE_SHFT                                    0x18
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_T_RESUME_PROG_DELAY_BMSK                            0x3ff00
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_T_RESUME_PROG_DELAY_SHFT                                0x8
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_DDR_SDR_SELECTOR_BMSK                                   0x4
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_DDR_SDR_SELECTOR_SHFT                                   0x2
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_BUS_WIDTH_SELECTOR_BMSK                                 0x2
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_BUS_WIDTH_SELECTOR_SHFT                                 0x1
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_RESUME_ENABLE_BMSK                                      0x1
#define HWIO_PERIPH_QSPI_XIP_RESUME_PH_CONFIG_RESUME_ENABLE_SHFT                                      0x0

#define HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_ADDR(base,n)                                        ((base) + 0x00000230 + 0x4 * (n))
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_RMSK                                                    0x1fff
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_MAXn                                                         3
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_ADDR(base,n), HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_RMSK)
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_ADDR(base,n), mask)
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_ADDR(base,n),val)
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_OUTMI(base,n,mask,val) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_ADDR(base,n),mask,val,HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_INI(base,n))
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_REGION_SIZE_BMSK                                        0x1fff
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SIZE_REGION_SIZE_SHFT                                           0x0

#define HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_ADDR(base,n)                                    ((base) + 0x00000270 + 0x4 * (n))
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_RMSK                                            0xfffff000
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_MAXn                                                     3
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_ADDR(base,n), HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_RMSK)
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_ADDR(base,n), mask)
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_ADDR(base,n),val)
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_OUTMI(base,n,mask,val) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_ADDR(base,n),mask,val,HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_INI(base,n))
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_REGION_SPI_BASE_BMSK                            0xfffff000
#define HWIO_PERIPH_QSPI_XIP_REGION_n_SPI_BASE_REGION_SPI_BASE_SHFT                                   0xc

#define HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_ADDR(x)                                               ((x) + 0x00000310)
#define HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_RMSK                                                  0xffffffff
#define HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_IN(x)      \
        in_dword(HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_ADDR(x))
#define HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_ADDR(x), m)
#define HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_ADDR(x),v)
#define HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_ADDR(x),m,v,HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_IN(x))
#define HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_ERR_PATTERN_BMSK                                      0xffffffff
#define HWIO_PERIPH_QSPI_XIP_ERR_PATTERN_ERR_PATTERN_SHFT                                             0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_QUPV3_ID_3
 *--------------------------------------------------------------------------*/

#define PERIPH_QUPV3_ID_3_REG_BASE (PERIPH_PERIPH_MOD_BASE      + 0x00000000)
#define PERIPH_QUPV3_ID_3_REG_BASE_SIZE 0x100000
#define PERIPH_QUPV3_ID_3_REG_BASE_USED 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_QUPV3_SE_WRAPPER
 *--------------------------------------------------------------------------*/

#define PERIPH_QUPV3_SE_WRAPPER_REG_BASE (PERIPH_PERIPH_MOD_BASE      + 0x00080000)
#define PERIPH_QUPV3_SE_WRAPPER_REG_BASE_SIZE 0x20000
#define PERIPH_QUPV3_SE_WRAPPER_REG_BASE_USED 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE0
 *--------------------------------------------------------------------------*/

#define PERIPH_SE0_REG_BASE  (PERIPH_PERIPH_MOD_BASE      + 0x00080000)
#define PERIPH_SE0_REG_BASE_SIZE 0x4000
#define PERIPH_SE0_REG_BASE_USED 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE0_GENI4_CFG
 *--------------------------------------------------------------------------*/

#define PERIPH_SE0_GENI4_CFG_REG_BASE                                                      (PERIPH_PERIPH_MOD_BASE      + 0x00080000)
#define PERIPH_SE0_GENI4_CFG_REG_BASE_SIZE                                                 0x100
#define PERIPH_SE0_GENI4_CFG_REG_BASE_USED                                                 0x88

#define HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_ADDR(x)                                     ((x) + 0x00000000)
#define HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_RMSK                                              0xff
#define HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_IN(x))
#define HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_VERSION_BMSK                                      0xff
#define HWIO_PERIPH_SE0_GENI_INIT_CFG_REVISION_VERSION_SHFT                                       0x0

#define HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_ADDR(x)                                   ((x) + 0x00000004)
#define HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_RMSK                                            0xff
#define HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_IN(x))
#define HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_VERSION_BMSK                                    0xff
#define HWIO_PERIPH_SE0_GENI_S_INIT_CFG_REVISION_VERSION_SHFT                                     0x0

#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_ADDR(x)                                           ((x) + 0x00000010)
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_RMSK                                                  0x3fff
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_GENERAL_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_GENERAL_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_GENERAL_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_GENERAL_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_GENERAL_CFG_IN(x))
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_FW_FLUSH_WITHOUT_RX_FIFO_WE_DISABLE_BMSK              0x2000
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_FW_FLUSH_WITHOUT_RX_FIFO_WE_DISABLE_SHFT                 0xd
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_FW_READ_LAST_ADDRESS_DIS_BMSK                         0x1000
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_FW_READ_LAST_ADDRESS_DIS_SHFT                            0xc
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_SW_IRQ_IO3_DATA_BMSK                                   0x800
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_SW_IRQ_IO3_DATA_SHFT                                     0xb
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_GENI_RX_FIFO_BLOCK_WAIT_DIS_BMSK                       0x400
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_GENI_RX_FIFO_BLOCK_WAIT_DIS_SHFT                         0xa
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_FIFO_LAST_IND_WAIT_DIS_BMSK                            0x200
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_FIFO_LAST_IND_WAIT_DIS_SHFT                              0x9
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_HRESP_ERR_GENI_RAM_WRITE_EN_BMSK                       0x100
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_HRESP_ERR_GENI_RAM_WRITE_EN_SHFT                         0x8
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_HW_IRQ_PEND_CMD_SUPPORT_BMSK                            0x80
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_HW_IRQ_PEND_CMD_SUPPORT_SHFT                             0x7
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_HW_IRQ_ACCESS_CLK_SWITCH_EN_BMSK                        0x40
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_HW_IRQ_ACCESS_CLK_SWITCH_EN_SHFT                         0x6
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_TX_CRC_MSB_LSB_BMSK                                     0x20
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_TX_CRC_MSB_LSB_SHFT                                      0x5
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_CHAR_HUNT_SR_MSB_LSB_BMSK                               0x10
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_CHAR_HUNT_SR_MSB_LSB_SHFT                                0x4
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_AUTO_CANCEL_RX_STATUS_SET_BMSK                           0x8
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_AUTO_CANCEL_RX_STATUS_SET_SHFT                           0x3
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_CLEAR_IRQS_CMD_START_BMSK                                0x4
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_CLEAR_IRQS_CMD_START_SHFT                                0x2
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_SW_IRQ_IO2_RX_DATA_BMSK                                  0x2
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_SW_IRQ_IO2_RX_DATA_SHFT                                  0x1
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_SW_RX_FIFO_FLUSH_NO_FW_BMSK                              0x1
#define HWIO_PERIPH_SE0_GENI_GENERAL_CFG_SW_RX_FIFO_FLUSH_NO_FW_SHFT                              0x0

#define HWIO_PERIPH_SE0_GENI_RX_FIFO_CTRL_ADDR(x)                                          ((x) + 0x00000014)
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_CTRL_RMSK                                                    0x1
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_RX_FIFO_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_CTRL_SW_RX_FIFO_FLUSH_BMSK                                   0x1
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_CTRL_SW_RX_FIFO_FLUSH_SHFT                                   0x0

#define HWIO_PERIPH_SE0_GENI_FORCE_DEFAULT_REG_ADDR(x)                                     ((x) + 0x00000020)
#define HWIO_PERIPH_SE0_GENI_FORCE_DEFAULT_REG_RMSK                                               0x1
#define HWIO_PERIPH_SE0_GENI_FORCE_DEFAULT_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_FORCE_DEFAULT_REG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_BMSK                                 0x1
#define HWIO_PERIPH_SE0_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_SHFT                                 0x0

#define HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_ADDR(x)                                           ((x) + 0x00000024)
#define HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_RMSK                                                    0x7f
#define HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_IN(x))
#define HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_IO_OUTPUT_CTRL_BMSK                                     0x7f
#define HWIO_PERIPH_SE0_GENI_OUTPUT_CTRL_IO_OUTPUT_CTRL_SHFT                                      0x0

#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_ADDR(x)                                              ((x) + 0x00000028)
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_RMSK                                                      0x37f
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CGC_CTRL_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CGC_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CGC_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CGC_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CGC_CTRL_IN(x))
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_BMSK                                    0x200
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_SHFT                                      0x9
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_BMSK                                    0x100
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_SHFT                                      0x8
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_EXT_CLK_CGC_ON_BMSK                                        0x40
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_EXT_CLK_CGC_ON_SHFT                                         0x6
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_RX_CLK_CGC_ON_BMSK                                         0x20
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_RX_CLK_CGC_ON_SHFT                                          0x5
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_TX_CLK_CGC_ON_BMSK                                         0x10
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_TX_CLK_CGC_ON_SHFT                                          0x4
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_SCLK_CGC_ON_BMSK                                            0x8
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_SCLK_CGC_ON_SHFT                                            0x3
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_BMSK                                    0x4
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_SHFT                                    0x2
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_BMSK                                  0x2
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_SHFT                                  0x1
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_BMSK                                     0x1
#define HWIO_PERIPH_SE0_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_SHFT                                     0x0

#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_ADDR(x)                                              ((x) + 0x0000002c)
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_RMSK                                                  0xf9fff03
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CHAR_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CHAR_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CHAR_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CHAR_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CHAR_CFG_IN(x))
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_NEG_SEL_BMSK                         0x8000000
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_NEG_SEL_SHFT                              0x1b
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_MUXED_POS_SEL_BMSK                   0x4000000
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_MUXED_POS_SEL_SHFT                        0x1a
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_POS_SEL_BMSK                         0x2000000
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_POS_SEL_SHFT                              0x19
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_TX_SOE_SOUT_POS_SEL_BMSK                         0x1000000
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_TX_SOE_SOUT_POS_SEL_SHFT                              0x18
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_CLK_GEN_OUTPUT_SEL_BMSK                           0x800000
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_CLK_GEN_OUTPUT_SEL_SHFT                               0x17
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_DDR_MODE_BMSK                                     0x100000
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_DDR_MODE_SHFT                                         0x14
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_MODE_BMSK                                          0xff000
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_MODE_SHFT                                              0xc
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_STATUS_BMSK                                          0xf00
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_CHAR_STATUS_SHFT                                            0x8
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_ENGINE_SEL_BMSK                                             0x2
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_ENGINE_SEL_SHFT                                             0x1
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_ENABLE_BMSK                                                 0x1
#define HWIO_PERIPH_SE0_GENI_CHAR_CFG_ENABLE_SHFT                                                 0x0

#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_ADDR(base,n)                                      ((base) + 0x00000030 + 0x4 * (n))
#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_RMSK                                                  0xffff
#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_MAXn                                                       1
#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_ADDR(base,n), HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_RMSK)
#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_ADDR(base,n), mask)
#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_ADDR(base,n),val)
#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_OUTMI(base,n,mask,val) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_ADDR(base,n),mask,val,HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_INI(base,n))
#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_DIN_ACTUAL_BMSK                                       0xff00
#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_DIN_ACTUAL_SHFT                                          0x8
#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_BMSK                                  0xff
#define HWIO_PERIPH_SE0_GENI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_SHFT                                   0x0

#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_ADDR(x)                                              ((x) + 0x0000003c)
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_RMSK                                                    0xfffff
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CHAR_DLY_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CHAR_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CHAR_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CHAR_DLY_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CHAR_DLY_IN(x))
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_CHAR_DDR_DELAY_BMSK                                     0xf0000
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_CHAR_DDR_DELAY_SHFT                                        0x10
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_BMSK                                    0xf000
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_SHFT                                       0xc
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_START_BMSK                               0xf00
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_START_SHFT                                 0x8
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_CHAR_CLK_DIV_BMSK                                          0xf0
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_CHAR_CLK_DIV_SHFT                                           0x4
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_CHAR_CLK_LOW_EXT_BMSK                                       0xf
#define HWIO_PERIPH_SE0_GENI_CHAR_DLY_CHAR_CLK_LOW_EXT_SHFT                                       0x0

#define HWIO_PERIPH_SE0_GENI_STATUS_ADDR(x)                                                ((x) + 0x00000040)
#define HWIO_PERIPH_SE0_GENI_STATUS_RMSK                                                     0x1fffff
#define HWIO_PERIPH_SE0_GENI_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_STATUS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_STATUS_S_GENI_CMD_FSM_STATE_BMSK                                0x1f0000
#define HWIO_PERIPH_SE0_GENI_STATUS_S_GENI_CMD_FSM_STATE_SHFT                                    0x10
#define HWIO_PERIPH_SE0_GENI_STATUS_S_GENI_CMD_ACTIVE_BMSK                                     0x1000
#define HWIO_PERIPH_SE0_GENI_STATUS_S_GENI_CMD_ACTIVE_SHFT                                        0xc
#define HWIO_PERIPH_SE0_GENI_STATUS_M_GENI_CMD_FSM_STATE_BMSK                                   0x1f0
#define HWIO_PERIPH_SE0_GENI_STATUS_M_GENI_CMD_FSM_STATE_SHFT                                     0x4
#define HWIO_PERIPH_SE0_GENI_STATUS_M_GENI_CMD_ACTIVE_BMSK                                        0x1
#define HWIO_PERIPH_SE0_GENI_STATUS_M_GENI_CMD_ACTIVE_SHFT                                        0x0

#define HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_ADDR(x)                                         ((x) + 0x00000044)
#define HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_RMSK                                                  0x3f
#define HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_TEST_BUS_SEL_BMSK                                     0x3f
#define HWIO_PERIPH_SE0_GENI_TEST_BUS_CTRL_TEST_BUS_SEL_SHFT                                      0x0

#define HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_ADDR(x)                                         ((x) + 0x00000048)
#define HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_RMSK                                              0xfffff1
#define HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_IN(x))
#define HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_CLK_DIV_VALUE_BMSK                                0xfffff0
#define HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_CLK_DIV_VALUE_SHFT                                     0x4
#define HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_SER_CLK_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE0_GENI_SER_M_CLK_CFG_SER_CLK_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_ADDR(x)                                         ((x) + 0x0000004c)
#define HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_RMSK                                              0xfffff1
#define HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_IN(x))
#define HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_CLK_DIV_VALUE_BMSK                                0xfffff0
#define HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_CLK_DIV_VALUE_SHFT                                     0x4
#define HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_SER_CLK_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE0_GENI_SER_S_CLK_CFG_SER_CLK_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_RO_ADDR(x)                                           ((x) + 0x00000060)
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_RO_RMSK                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CLK_CTRL_RO_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CLK_CTRL_RO_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_RO_SER_CLK_SEL_BMSK                                         0x1
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_RO_SER_CLK_SEL_SHFT                                         0x0

#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_RO_ADDR(x)                                         ((x) + 0x00000064)
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_RO_RMSK                                                   0x1
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_FIFO_IF_DISABLE_RO_ADDR(x))
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_FIFO_IF_DISABLE_RO_ADDR(x), m)
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_RO_FIFO_IF_DISABLE_BMSK                                   0x1
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_RO_FIFO_IF_DISABLE_SHFT                                   0x0

#define HWIO_PERIPH_SE0_GENI_FW_REVISION_RO_ADDR(x)                                        ((x) + 0x00000068)
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_RO_RMSK                                               0xffff
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_FW_REVISION_RO_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_FW_REVISION_RO_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_RO_PROTOCOL_BMSK                                      0xff00
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_RO_PROTOCOL_SHFT                                         0x8
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_RO_VERSION_BMSK                                         0xff
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_RO_VERSION_SHFT                                          0x0

#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RO_ADDR(x)                                      ((x) + 0x0000006c)
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RO_RMSK                                             0xffff
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RO_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RO_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RO_PROTOCOL_BMSK                                    0xff00
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RO_PROTOCOL_SHFT                                       0x8
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RO_VERSION_BMSK                                       0xff
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RO_VERSION_SHFT                                        0x0

#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x)                                ((x) + 0x00000070)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_RO_RMSK                                          0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_RO_GENI_FW_MULTILOCK_PROTNS_BMSK                 0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_RO_GENI_FW_MULTILOCK_PROTNS_SHFT                 0x0

#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_RO_ADDR(x)                                   ((x) + 0x00000074)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_RO_RMSK                                             0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_RO_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_RO_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_RO_GENI_FW_MULTILOCK_MSA_BMSK                       0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_RO_GENI_FW_MULTILOCK_MSA_SHFT                       0x0

#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_RO_ADDR(x)                                    ((x) + 0x00000078)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_RO_RMSK                                              0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_RO_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_RO_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_RO_GENI_FW_MULTILOCK_SP_BMSK                         0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_RO_GENI_FW_MULTILOCK_SP_SHFT                         0x0

#define HWIO_PERIPH_SE0_GENI_CLK_SEL_ADDR(x)                                               ((x) + 0x0000007c)
#define HWIO_PERIPH_SE0_GENI_CLK_SEL_RMSK                                                         0x7
#define HWIO_PERIPH_SE0_GENI_CLK_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CLK_SEL_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CLK_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CLK_SEL_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CLK_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CLK_SEL_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CLK_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CLK_SEL_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CLK_SEL_IN(x))
#define HWIO_PERIPH_SE0_GENI_CLK_SEL_CLK_SEL_BMSK                                                 0x7
#define HWIO_PERIPH_SE0_GENI_CLK_SEL_CLK_SEL_SHFT                                                 0x0

#define HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_ADDR(x)                                            ((x) + 0x00000080)
#define HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_RMSK                                                    0x701
#define HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_IN(x))
#define HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_NUM_WAIT_STATES_BMSK                                    0x700
#define HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_NUM_WAIT_STATES_SHFT                                      0x8
#define HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_DFS_IF_EN_BMSK                                            0x1
#define HWIO_PERIPH_SE0_GENI_DFS_IF_CFG_DFS_IF_EN_SHFT                                            0x0

#define HWIO_PERIPH_SE0_GENI_CFG_SEQ_START_ADDR(x)                                         ((x) + 0x00000084)
#define HWIO_PERIPH_SE0_GENI_CFG_SEQ_START_RMSK                                                   0x1
#define HWIO_PERIPH_SE0_GENI_CFG_SEQ_START_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_SEQ_START_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_SEQ_START_START_TRIGGER_BMSK                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_SEQ_START_START_TRIGGER_SHFT                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_STATUS_ADDR(x)                                            ((x) + 0x00000088)
#define HWIO_PERIPH_SE0_GENI_CFG_STATUS_RMSK                                                      0x3
#define HWIO_PERIPH_SE0_GENI_CFG_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_STATUS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_STATUS_CFG_SEQ_DONE_BMSK                                         0x2
#define HWIO_PERIPH_SE0_GENI_CFG_STATUS_CFG_SEQ_DONE_SHFT                                         0x1
#define HWIO_PERIPH_SE0_GENI_CFG_STATUS_CLK_MODE_CHANGE_IN_PROGRESS_BMSK                          0x1
#define HWIO_PERIPH_SE0_GENI_CFG_STATUS_CLK_MODE_CHANGE_IN_PROGRESS_SHFT                          0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE0_GENI4_IMAGE_REGS
 *--------------------------------------------------------------------------*/

#define PERIPH_SE0_GENI4_IMAGE_REGS_REG_BASE                                                        (PERIPH_PERIPH_MOD_BASE      + 0x00080100)
#define PERIPH_SE0_GENI4_IMAGE_REGS_REG_BASE_SIZE                                                   0x500
#define PERIPH_SE0_GENI4_IMAGE_REGS_REG_BASE_USED                                                   0x1c4

#define HWIO_PERIPH_SE0_GENI_CFG_REG0_ADDR(x)                                                       ((x) + 0x00000000)
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG0_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG0_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG0_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG0_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG0_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_11_TX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_11_TX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_10_TX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_10_TX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_9_TX_DURATION_BMSK                                          0xc0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_9_TX_DURATION_SHFT                                             0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_8_TX_DURATION_BMSK                                          0x30000
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_8_TX_DURATION_SHFT                                             0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_7_TX_DURATION_BMSK                                           0xc000
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_7_TX_DURATION_SHFT                                              0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_6_TX_DURATION_BMSK                                           0x3000
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_6_TX_DURATION_SHFT                                              0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_5_TX_DURATION_BMSK                                            0xc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_5_TX_DURATION_SHFT                                              0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_4_TX_DURATION_BMSK                                            0x300
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_4_TX_DURATION_SHFT                                              0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_3_TX_DURATION_BMSK                                             0xc0
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_3_TX_DURATION_SHFT                                              0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_2_TX_DURATION_BMSK                                             0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_2_TX_DURATION_SHFT                                              0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_1_TX_DURATION_BMSK                                              0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_1_TX_DURATION_SHFT                                              0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_0_TX_DURATION_BMSK                                              0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG0_PRIM_0_TX_DURATION_SHFT                                              0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG1_ADDR(x)                                                       ((x) + 0x00000004)
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG1_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG1_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG1_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG1_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG1_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_23_TX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_23_TX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_22_TX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_22_TX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_21_TX_DURATION_BMSK                                         0xc0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_21_TX_DURATION_SHFT                                            0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_20_TX_DURATION_BMSK                                         0x30000
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_20_TX_DURATION_SHFT                                            0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_19_TX_DURATION_BMSK                                          0xc000
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_19_TX_DURATION_SHFT                                             0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_18_TX_DURATION_BMSK                                          0x3000
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_18_TX_DURATION_SHFT                                             0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_17_TX_DURATION_BMSK                                           0xc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_17_TX_DURATION_SHFT                                             0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_16_TX_DURATION_BMSK                                           0x300
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_16_TX_DURATION_SHFT                                             0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_15_TX_DURATION_BMSK                                            0xc0
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_15_TX_DURATION_SHFT                                             0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_14_TX_DURATION_BMSK                                            0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_14_TX_DURATION_SHFT                                             0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_13_TX_DURATION_BMSK                                             0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_13_TX_DURATION_SHFT                                             0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_12_TX_DURATION_BMSK                                             0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG1_PRIM_12_TX_DURATION_SHFT                                             0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG2_ADDR(x)                                                       ((x) + 0x00000008)
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG2_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG2_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG2_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG2_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG2_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_11_RX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_11_RX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_10_RX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_10_RX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_9_RX_DURATION_BMSK                                          0xc0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_9_RX_DURATION_SHFT                                             0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_8_RX_DURATION_BMSK                                          0x30000
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_8_RX_DURATION_SHFT                                             0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_7_RX_DURATION_BMSK                                           0xc000
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_7_RX_DURATION_SHFT                                              0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_6_RX_DURATION_BMSK                                           0x3000
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_6_RX_DURATION_SHFT                                              0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_5_RX_DURATION_BMSK                                            0xc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_5_RX_DURATION_SHFT                                              0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_4_RX_DURATION_BMSK                                            0x300
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_4_RX_DURATION_SHFT                                              0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_3_RX_DURATION_BMSK                                             0xc0
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_3_RX_DURATION_SHFT                                              0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_2_RX_DURATION_BMSK                                             0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_2_RX_DURATION_SHFT                                              0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_1_RX_DURATION_BMSK                                              0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_1_RX_DURATION_SHFT                                              0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_0_RX_DURATION_BMSK                                              0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG2_PRIM_0_RX_DURATION_SHFT                                              0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG3_ADDR(x)                                                       ((x) + 0x0000000c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG3_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG3_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG3_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG3_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG3_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_23_RX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_23_RX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_22_RX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_22_RX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_21_RX_DURATION_BMSK                                         0xc0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_21_RX_DURATION_SHFT                                            0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_20_RX_DURATION_BMSK                                         0x30000
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_20_RX_DURATION_SHFT                                            0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_19_RX_DURATION_BMSK                                          0xc000
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_19_RX_DURATION_SHFT                                             0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_18_RX_DURATION_BMSK                                          0x3000
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_18_RX_DURATION_SHFT                                             0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_17_RX_DURATION_BMSK                                           0xc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_17_RX_DURATION_SHFT                                             0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_16_RX_DURATION_BMSK                                           0x300
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_16_RX_DURATION_SHFT                                             0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_15_RX_DURATION_BMSK                                            0xc0
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_15_RX_DURATION_SHFT                                             0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_14_RX_DURATION_BMSK                                            0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_14_RX_DURATION_SHFT                                             0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_13_RX_DURATION_BMSK                                             0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_13_RX_DURATION_SHFT                                             0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_12_RX_DURATION_BMSK                                             0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG3_PRIM_12_RX_DURATION_SHFT                                             0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG4_ADDR(x)                                                       ((x) + 0x00000010)
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG4_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG4_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG4_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG4_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG4_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_7_TX_FUNC_SEL_BMSK                                         0xe00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_7_TX_FUNC_SEL_SHFT                                             0x15
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_6_TX_FUNC_SEL_BMSK                                         0x1c0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_6_TX_FUNC_SEL_SHFT                                             0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_5_TX_FUNC_SEL_BMSK                                          0x38000
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_5_TX_FUNC_SEL_SHFT                                              0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_4_TX_FUNC_SEL_BMSK                                           0x7000
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_4_TX_FUNC_SEL_SHFT                                              0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_3_TX_FUNC_SEL_BMSK                                            0xe00
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_3_TX_FUNC_SEL_SHFT                                              0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_2_TX_FUNC_SEL_BMSK                                            0x1c0
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_2_TX_FUNC_SEL_SHFT                                              0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_1_TX_FUNC_SEL_BMSK                                             0x38
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_1_TX_FUNC_SEL_SHFT                                              0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_0_TX_FUNC_SEL_BMSK                                              0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG4_PRIM_0_TX_FUNC_SEL_SHFT                                              0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG5_ADDR(x)                                                       ((x) + 0x00000014)
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG5_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG5_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG5_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG5_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG5_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_15_TX_FUNC_SEL_BMSK                                        0xe00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_15_TX_FUNC_SEL_SHFT                                            0x15
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_14_TX_FUNC_SEL_BMSK                                        0x1c0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_14_TX_FUNC_SEL_SHFT                                            0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_13_TX_FUNC_SEL_BMSK                                         0x38000
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_13_TX_FUNC_SEL_SHFT                                             0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_12_TX_FUNC_SEL_BMSK                                          0x7000
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_12_TX_FUNC_SEL_SHFT                                             0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_11_TX_FUNC_SEL_BMSK                                           0xe00
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_11_TX_FUNC_SEL_SHFT                                             0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_10_TX_FUNC_SEL_BMSK                                           0x1c0
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_10_TX_FUNC_SEL_SHFT                                             0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_9_TX_FUNC_SEL_BMSK                                             0x38
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_9_TX_FUNC_SEL_SHFT                                              0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_8_TX_FUNC_SEL_BMSK                                              0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG5_PRIM_8_TX_FUNC_SEL_SHFT                                              0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG6_ADDR(x)                                                       ((x) + 0x00000018)
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG6_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG6_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG6_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG6_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG6_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_23_TX_FUNC_SEL_BMSK                                        0xe00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_23_TX_FUNC_SEL_SHFT                                            0x15
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_22_TX_FUNC_SEL_BMSK                                        0x1c0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_22_TX_FUNC_SEL_SHFT                                            0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_21_TX_FUNC_SEL_BMSK                                         0x38000
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_21_TX_FUNC_SEL_SHFT                                             0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_20_TX_FUNC_SEL_BMSK                                          0x7000
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_20_TX_FUNC_SEL_SHFT                                             0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_19_TX_FUNC_SEL_BMSK                                           0xe00
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_19_TX_FUNC_SEL_SHFT                                             0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_18_TX_FUNC_SEL_BMSK                                           0x1c0
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_18_TX_FUNC_SEL_SHFT                                             0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_17_TX_FUNC_SEL_BMSK                                            0x38
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_17_TX_FUNC_SEL_SHFT                                             0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_16_TX_FUNC_SEL_BMSK                                             0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG6_PRIM_16_TX_FUNC_SEL_SHFT                                             0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG7_ADDR(x)                                                       ((x) + 0x0000001c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG7_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG7_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG7_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG7_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG7_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_23_TX_PAR_FIRST_BMSK                                       0x800000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_23_TX_PAR_FIRST_SHFT                                           0x17
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_22_TX_PAR_FIRST_BMSK                                       0x400000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_22_TX_PAR_FIRST_SHFT                                           0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_21_TX_PAR_FIRST_BMSK                                       0x200000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_21_TX_PAR_FIRST_SHFT                                           0x15
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_20_TX_PAR_FIRST_BMSK                                       0x100000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_20_TX_PAR_FIRST_SHFT                                           0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_19_TX_PAR_FIRST_BMSK                                        0x80000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_19_TX_PAR_FIRST_SHFT                                           0x13
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_18_TX_PAR_FIRST_BMSK                                        0x40000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_18_TX_PAR_FIRST_SHFT                                           0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_17_TX_PAR_FIRST_BMSK                                        0x20000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_17_TX_PAR_FIRST_SHFT                                           0x11
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_16_TX_PAR_FIRST_BMSK                                        0x10000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_16_TX_PAR_FIRST_SHFT                                           0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_15_TX_PAR_FIRST_BMSK                                         0x8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_15_TX_PAR_FIRST_SHFT                                            0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_14_TX_PAR_FIRST_BMSK                                         0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_14_TX_PAR_FIRST_SHFT                                            0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_13_TX_PAR_FIRST_BMSK                                         0x2000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_13_TX_PAR_FIRST_SHFT                                            0xd
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_12_TX_PAR_FIRST_BMSK                                         0x1000
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_12_TX_PAR_FIRST_SHFT                                            0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_11_TX_PAR_FIRST_BMSK                                          0x800
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_11_TX_PAR_FIRST_SHFT                                            0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_10_TX_PAR_FIRST_BMSK                                          0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_10_TX_PAR_FIRST_SHFT                                            0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_9_TX_PAR_FIRST_BMSK                                           0x200
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_9_TX_PAR_FIRST_SHFT                                             0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_8_TX_PAR_FIRST_BMSK                                           0x100
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_8_TX_PAR_FIRST_SHFT                                             0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_7_TX_PAR_FIRST_BMSK                                            0x80
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_7_TX_PAR_FIRST_SHFT                                             0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_6_TX_PAR_FIRST_BMSK                                            0x40
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_6_TX_PAR_FIRST_SHFT                                             0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_5_TX_PAR_FIRST_BMSK                                            0x20
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_5_TX_PAR_FIRST_SHFT                                             0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_4_TX_PAR_FIRST_BMSK                                            0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_4_TX_PAR_FIRST_SHFT                                             0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_3_TX_PAR_FIRST_BMSK                                             0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_3_TX_PAR_FIRST_SHFT                                             0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_2_TX_PAR_FIRST_BMSK                                             0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_2_TX_PAR_FIRST_SHFT                                             0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_1_TX_PAR_FIRST_BMSK                                             0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_1_TX_PAR_FIRST_SHFT                                             0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_0_TX_PAR_FIRST_BMSK                                             0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG7_PRIM_0_TX_PAR_FIRST_SHFT                                             0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG8_ADDR(x)                                                       ((x) + 0x00000020)
#define HWIO_PERIPH_SE0_GENI_CFG_REG8_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG8_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG8_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG8_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG8_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG8_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG8_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG8_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG8_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG8_IN(x))

#define HWIO_PERIPH_SE0_GENI_CFG_REG9_ADDR(x)                                                       ((x) + 0x00000024)
#define HWIO_PERIPH_SE0_GENI_CFG_REG9_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG9_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG9_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG9_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG9_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG9_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG9_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG9_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG9_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG9_IN(x))

#define HWIO_PERIPH_SE0_GENI_CFG_REG10_ADDR(x)                                                      ((x) + 0x00000028)
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG10_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG10_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG10_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG10_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG10_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_23_RX_SI_EN_BMSK                                          0x800000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_23_RX_SI_EN_SHFT                                              0x17
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_22_RX_SI_EN_BMSK                                          0x400000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_22_RX_SI_EN_SHFT                                              0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_21_RX_SI_EN_BMSK                                          0x200000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_21_RX_SI_EN_SHFT                                              0x15
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_20_RX_SI_EN_BMSK                                          0x100000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_20_RX_SI_EN_SHFT                                              0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_19_RX_SI_EN_BMSK                                           0x80000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_19_RX_SI_EN_SHFT                                              0x13
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_18_RX_SI_EN_BMSK                                           0x40000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_18_RX_SI_EN_SHFT                                              0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_17_RX_SI_EN_BMSK                                           0x20000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_17_RX_SI_EN_SHFT                                              0x11
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_16_RX_SI_EN_BMSK                                           0x10000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_16_RX_SI_EN_SHFT                                              0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_15_RX_SI_EN_BMSK                                            0x8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_15_RX_SI_EN_SHFT                                               0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_14_RX_SI_EN_BMSK                                            0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_14_RX_SI_EN_SHFT                                               0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_13_RX_SI_EN_BMSK                                            0x2000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_13_RX_SI_EN_SHFT                                               0xd
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_12_RX_SI_EN_BMSK                                            0x1000
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_12_RX_SI_EN_SHFT                                               0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_11_RX_SI_EN_BMSK                                             0x800
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_11_RX_SI_EN_SHFT                                               0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_10_RX_SI_EN_BMSK                                             0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_10_RX_SI_EN_SHFT                                               0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_9_RX_SI_EN_BMSK                                              0x200
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_9_RX_SI_EN_SHFT                                                0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_8_RX_SI_EN_BMSK                                              0x100
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_8_RX_SI_EN_SHFT                                                0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_7_RX_SI_EN_BMSK                                               0x80
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_7_RX_SI_EN_SHFT                                                0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_6_RX_SI_EN_BMSK                                               0x40
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_6_RX_SI_EN_SHFT                                                0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_5_RX_SI_EN_BMSK                                               0x20
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_5_RX_SI_EN_SHFT                                                0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_4_RX_SI_EN_BMSK                                               0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_4_RX_SI_EN_SHFT                                                0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_3_RX_SI_EN_BMSK                                                0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_3_RX_SI_EN_SHFT                                                0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_2_RX_SI_EN_BMSK                                                0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_2_RX_SI_EN_SHFT                                                0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_1_RX_SI_EN_BMSK                                                0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_1_RX_SI_EN_SHFT                                                0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_0_RX_SI_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG10_PRIM_0_RX_SI_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG11_ADDR(x)                                                      ((x) + 0x0000002c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG11_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG11_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG11_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG11_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG11_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_23_RX_PAR_EN_BMSK                                         0x800000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_23_RX_PAR_EN_SHFT                                             0x17
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_22_RX_PAR_EN_BMSK                                         0x400000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_22_RX_PAR_EN_SHFT                                             0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_21_RX_PAR_EN_BMSK                                         0x200000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_21_RX_PAR_EN_SHFT                                             0x15
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_20_RX_PAR_EN_BMSK                                         0x100000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_20_RX_PAR_EN_SHFT                                             0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_19_RX_PAR_EN_BMSK                                          0x80000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_19_RX_PAR_EN_SHFT                                             0x13
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_18_RX_PAR_EN_BMSK                                          0x40000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_18_RX_PAR_EN_SHFT                                             0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_17_RX_PAR_EN_BMSK                                          0x20000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_17_RX_PAR_EN_SHFT                                             0x11
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_16_RX_PAR_EN_BMSK                                          0x10000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_16_RX_PAR_EN_SHFT                                             0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_15_RX_PAR_EN_BMSK                                           0x8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_15_RX_PAR_EN_SHFT                                              0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_14_RX_PAR_EN_BMSK                                           0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_14_RX_PAR_EN_SHFT                                              0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_13_RX_PAR_EN_BMSK                                           0x2000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_13_RX_PAR_EN_SHFT                                              0xd
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_12_RX_PAR_EN_BMSK                                           0x1000
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_12_RX_PAR_EN_SHFT                                              0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_11_RX_PAR_EN_BMSK                                            0x800
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_11_RX_PAR_EN_SHFT                                              0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_10_RX_PAR_EN_BMSK                                            0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_10_RX_PAR_EN_SHFT                                              0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_9_RX_PAR_EN_BMSK                                             0x200
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_9_RX_PAR_EN_SHFT                                               0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_8_RX_PAR_EN_BMSK                                             0x100
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_8_RX_PAR_EN_SHFT                                               0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_7_RX_PAR_EN_BMSK                                              0x80
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_7_RX_PAR_EN_SHFT                                               0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_6_RX_PAR_EN_BMSK                                              0x40
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_6_RX_PAR_EN_SHFT                                               0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_5_RX_PAR_EN_BMSK                                              0x20
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_5_RX_PAR_EN_SHFT                                               0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_4_RX_PAR_EN_BMSK                                              0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_4_RX_PAR_EN_SHFT                                               0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_3_RX_PAR_EN_BMSK                                               0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_3_RX_PAR_EN_SHFT                                               0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_2_RX_PAR_EN_BMSK                                               0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_2_RX_PAR_EN_SHFT                                               0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_1_RX_PAR_EN_BMSK                                               0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_1_RX_PAR_EN_SHFT                                               0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_0_RX_PAR_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG11_PRIM_0_RX_PAR_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG12_ADDR(x)                                                      ((x) + 0x00000030)
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG12_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG12_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG12_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG12_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG12_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_23_RX_PAR_FIRST_BMSK                                      0x800000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_23_RX_PAR_FIRST_SHFT                                          0x17
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_22_RX_PAR_FIRST_BMSK                                      0x400000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_22_RX_PAR_FIRST_SHFT                                          0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_21_RX_PAR_FIRST_BMSK                                      0x200000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_21_RX_PAR_FIRST_SHFT                                          0x15
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_20_RX_PAR_FIRST_BMSK                                      0x100000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_20_RX_PAR_FIRST_SHFT                                          0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_19_RX_PAR_FIRST_BMSK                                       0x80000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_19_RX_PAR_FIRST_SHFT                                          0x13
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_18_RX_PAR_FIRST_BMSK                                       0x40000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_18_RX_PAR_FIRST_SHFT                                          0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_17_RX_PAR_FIRST_BMSK                                       0x20000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_17_RX_PAR_FIRST_SHFT                                          0x11
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_16_RX_PAR_FIRST_BMSK                                       0x10000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_16_RX_PAR_FIRST_SHFT                                          0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_15_RX_PAR_FIRST_BMSK                                        0x8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_15_RX_PAR_FIRST_SHFT                                           0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_14_RX_PAR_FIRST_BMSK                                        0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_14_RX_PAR_FIRST_SHFT                                           0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_13_RX_PAR_FIRST_BMSK                                        0x2000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_13_RX_PAR_FIRST_SHFT                                           0xd
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_12_RX_PAR_FIRST_BMSK                                        0x1000
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_12_RX_PAR_FIRST_SHFT                                           0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_11_RX_PAR_FIRST_BMSK                                         0x800
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_11_RX_PAR_FIRST_SHFT                                           0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_10_RX_PAR_FIRST_BMSK                                         0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_10_RX_PAR_FIRST_SHFT                                           0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_9_RX_PAR_FIRST_BMSK                                          0x200
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_9_RX_PAR_FIRST_SHFT                                            0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_8_RX_PAR_FIRST_BMSK                                          0x100
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_8_RX_PAR_FIRST_SHFT                                            0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_7_RX_PAR_FIRST_BMSK                                           0x80
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_7_RX_PAR_FIRST_SHFT                                            0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_6_RX_PAR_FIRST_BMSK                                           0x40
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_6_RX_PAR_FIRST_SHFT                                            0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_5_RX_PAR_FIRST_BMSK                                           0x20
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_5_RX_PAR_FIRST_SHFT                                            0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_4_RX_PAR_FIRST_BMSK                                           0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_4_RX_PAR_FIRST_SHFT                                            0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_3_RX_PAR_FIRST_BMSK                                            0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_3_RX_PAR_FIRST_SHFT                                            0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_2_RX_PAR_FIRST_BMSK                                            0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_2_RX_PAR_FIRST_SHFT                                            0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_1_RX_PAR_FIRST_BMSK                                            0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_1_RX_PAR_FIRST_SHFT                                            0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_0_RX_PAR_FIRST_BMSK                                            0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG12_PRIM_0_RX_PAR_FIRST_SHFT                                            0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG13_ADDR(x)                                                      ((x) + 0x00000034)
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG13_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG13_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG13_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG13_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG13_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_23_ACC_PAR_EN_BMSK                                        0x800000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_23_ACC_PAR_EN_SHFT                                            0x17
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_22_ACC_PAR_EN_BMSK                                        0x400000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_22_ACC_PAR_EN_SHFT                                            0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_21_ACC_PAR_EN_BMSK                                        0x200000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_21_ACC_PAR_EN_SHFT                                            0x15
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_20_ACC_PAR_EN_BMSK                                        0x100000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_20_ACC_PAR_EN_SHFT                                            0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_19_ACC_PAR_EN_BMSK                                         0x80000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_19_ACC_PAR_EN_SHFT                                            0x13
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_18_ACC_PAR_EN_BMSK                                         0x40000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_18_ACC_PAR_EN_SHFT                                            0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_17_ACC_PAR_EN_BMSK                                         0x20000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_17_ACC_PAR_EN_SHFT                                            0x11
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_16_ACC_PAR_EN_BMSK                                         0x10000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_16_ACC_PAR_EN_SHFT                                            0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_15_ACC_PAR_EN_BMSK                                          0x8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_15_ACC_PAR_EN_SHFT                                             0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_14_ACC_PAR_EN_BMSK                                          0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_14_ACC_PAR_EN_SHFT                                             0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_13_ACC_PAR_EN_BMSK                                          0x2000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_13_ACC_PAR_EN_SHFT                                             0xd
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_12_ACC_PAR_EN_BMSK                                          0x1000
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_12_ACC_PAR_EN_SHFT                                             0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_11_ACC_PAR_EN_BMSK                                           0x800
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_11_ACC_PAR_EN_SHFT                                             0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_10_ACC_PAR_EN_BMSK                                           0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_10_ACC_PAR_EN_SHFT                                             0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_9_ACC_PAR_EN_BMSK                                            0x200
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_9_ACC_PAR_EN_SHFT                                              0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_8_ACC_PAR_EN_BMSK                                            0x100
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_8_ACC_PAR_EN_SHFT                                              0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_7_ACC_PAR_EN_BMSK                                             0x80
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_7_ACC_PAR_EN_SHFT                                              0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_6_ACC_PAR_EN_BMSK                                             0x40
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_6_ACC_PAR_EN_SHFT                                              0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_5_ACC_PAR_EN_BMSK                                             0x20
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_5_ACC_PAR_EN_SHFT                                              0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_4_ACC_PAR_EN_BMSK                                             0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_4_ACC_PAR_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_3_ACC_PAR_EN_BMSK                                              0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_3_ACC_PAR_EN_SHFT                                              0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_2_ACC_PAR_EN_BMSK                                              0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_2_ACC_PAR_EN_SHFT                                              0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_1_ACC_PAR_EN_BMSK                                              0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_1_ACC_PAR_EN_SHFT                                              0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_0_ACC_PAR_EN_BMSK                                              0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG13_PRIM_0_ACC_PAR_EN_SHFT                                              0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG14_ADDR(x)                                                      ((x) + 0x00000038)
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG14_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG14_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG14_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG14_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG14_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_11_IO2_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_11_IO2_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_10_IO2_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_10_IO2_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_9_IO2_FUNC_SEL_BMSK                                        0xc0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_9_IO2_FUNC_SEL_SHFT                                           0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_8_IO2_FUNC_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_8_IO2_FUNC_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_7_IO2_FUNC_SEL_BMSK                                         0xc000
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_7_IO2_FUNC_SEL_SHFT                                            0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_6_IO2_FUNC_SEL_BMSK                                         0x3000
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_6_IO2_FUNC_SEL_SHFT                                            0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_5_IO2_FUNC_SEL_BMSK                                          0xc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_5_IO2_FUNC_SEL_SHFT                                            0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_4_IO2_FUNC_SEL_BMSK                                          0x300
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_4_IO2_FUNC_SEL_SHFT                                            0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_3_IO2_FUNC_SEL_BMSK                                           0xc0
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_3_IO2_FUNC_SEL_SHFT                                            0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_2_IO2_FUNC_SEL_BMSK                                           0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_2_IO2_FUNC_SEL_SHFT                                            0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_1_IO2_FUNC_SEL_BMSK                                            0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_1_IO2_FUNC_SEL_SHFT                                            0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_0_IO2_FUNC_SEL_BMSK                                            0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG14_PRIM_0_IO2_FUNC_SEL_SHFT                                            0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG15_ADDR(x)                                                      ((x) + 0x0000003c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG15_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG15_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG15_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG15_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG15_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_23_IO2_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_23_IO2_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_22_IO2_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_22_IO2_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_21_IO2_FUNC_SEL_BMSK                                       0xc0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_21_IO2_FUNC_SEL_SHFT                                          0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_20_IO2_FUNC_SEL_BMSK                                       0x30000
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_20_IO2_FUNC_SEL_SHFT                                          0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_19_IO2_FUNC_SEL_BMSK                                        0xc000
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_19_IO2_FUNC_SEL_SHFT                                           0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_18_IO2_FUNC_SEL_BMSK                                        0x3000
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_18_IO2_FUNC_SEL_SHFT                                           0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_17_IO2_FUNC_SEL_BMSK                                         0xc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_17_IO2_FUNC_SEL_SHFT                                           0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_16_IO2_FUNC_SEL_BMSK                                         0x300
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_16_IO2_FUNC_SEL_SHFT                                           0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_15_IO2_FUNC_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_15_IO2_FUNC_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_14_IO2_FUNC_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_14_IO2_FUNC_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_13_IO2_FUNC_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_13_IO2_FUNC_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_12_IO2_FUNC_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG15_PRIM_12_IO2_FUNC_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG16_ADDR(x)                                                      ((x) + 0x00000040)
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG16_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG16_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG16_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG16_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG16_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_11_IO3_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_11_IO3_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_10_IO3_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_10_IO3_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_9_IO3_FUNC_SEL_BMSK                                        0xc0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_9_IO3_FUNC_SEL_SHFT                                           0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_8_IO3_FUNC_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_8_IO3_FUNC_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_7_IO3_FUNC_SEL_BMSK                                         0xc000
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_7_IO3_FUNC_SEL_SHFT                                            0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_6_IO3_FUNC_SEL_BMSK                                         0x3000
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_6_IO3_FUNC_SEL_SHFT                                            0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_5_IO3_FUNC_SEL_BMSK                                          0xc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_5_IO3_FUNC_SEL_SHFT                                            0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_4_IO3_FUNC_SEL_BMSK                                          0x300
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_4_IO3_FUNC_SEL_SHFT                                            0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_3_IO3_FUNC_SEL_BMSK                                           0xc0
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_3_IO3_FUNC_SEL_SHFT                                            0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_2_IO3_FUNC_SEL_BMSK                                           0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_2_IO3_FUNC_SEL_SHFT                                            0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_1_IO3_FUNC_SEL_BMSK                                            0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_1_IO3_FUNC_SEL_SHFT                                            0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_0_IO3_FUNC_SEL_BMSK                                            0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG16_PRIM_0_IO3_FUNC_SEL_SHFT                                            0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG17_ADDR(x)                                                      ((x) + 0x00000044)
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG17_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG17_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG17_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG17_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG17_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_23_IO3_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_23_IO3_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_22_IO3_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_22_IO3_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_21_IO3_FUNC_SEL_BMSK                                       0xc0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_21_IO3_FUNC_SEL_SHFT                                          0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_20_IO3_FUNC_SEL_BMSK                                       0x30000
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_20_IO3_FUNC_SEL_SHFT                                          0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_19_IO3_FUNC_SEL_BMSK                                        0xc000
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_19_IO3_FUNC_SEL_SHFT                                           0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_18_IO3_FUNC_SEL_BMSK                                        0x3000
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_18_IO3_FUNC_SEL_SHFT                                           0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_17_IO3_FUNC_SEL_BMSK                                         0xc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_17_IO3_FUNC_SEL_SHFT                                           0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_16_IO3_FUNC_SEL_BMSK                                         0x300
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_16_IO3_FUNC_SEL_SHFT                                           0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_15_IO3_FUNC_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_15_IO3_FUNC_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_14_IO3_FUNC_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_14_IO3_FUNC_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_13_IO3_FUNC_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_13_IO3_FUNC_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_12_IO3_FUNC_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG17_PRIM_12_IO3_FUNC_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG18_ADDR(x)                                                      ((x) + 0x00000048)
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG18_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG18_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG18_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG18_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG18_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_23_RX_CHAR_HUNT_EN_BMSK                                   0x800000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_23_RX_CHAR_HUNT_EN_SHFT                                       0x17
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_22_RX_CHAR_HUNT_EN_BMSK                                   0x400000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_22_RX_CHAR_HUNT_EN_SHFT                                       0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_21_RX_CHAR_HUNT_EN_BMSK                                   0x200000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_21_RX_CHAR_HUNT_EN_SHFT                                       0x15
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_20_RX_CHAR_HUNT_EN_BMSK                                   0x100000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_20_RX_CHAR_HUNT_EN_SHFT                                       0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_19_RX_CHAR_HUNT_EN_BMSK                                    0x80000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_19_RX_CHAR_HUNT_EN_SHFT                                       0x13
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_18_RX_CHAR_HUNT_EN_BMSK                                    0x40000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_18_RX_CHAR_HUNT_EN_SHFT                                       0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_17_RX_CHAR_HUNT_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_17_RX_CHAR_HUNT_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_16_RX_CHAR_HUNT_EN_BMSK                                    0x10000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_16_RX_CHAR_HUNT_EN_SHFT                                       0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_15_RX_CHAR_HUNT_EN_BMSK                                     0x8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_15_RX_CHAR_HUNT_EN_SHFT                                        0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_14_RX_CHAR_HUNT_EN_BMSK                                     0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_14_RX_CHAR_HUNT_EN_SHFT                                        0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_13_RX_CHAR_HUNT_EN_BMSK                                     0x2000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_13_RX_CHAR_HUNT_EN_SHFT                                        0xd
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_12_RX_CHAR_HUNT_EN_BMSK                                     0x1000
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_12_RX_CHAR_HUNT_EN_SHFT                                        0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_11_RX_CHAR_HUNT_EN_BMSK                                      0x800
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_11_RX_CHAR_HUNT_EN_SHFT                                        0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_10_RX_CHAR_HUNT_EN_BMSK                                      0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_10_RX_CHAR_HUNT_EN_SHFT                                        0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_9_RX_CHAR_HUNT_EN_BMSK                                       0x200
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_9_RX_CHAR_HUNT_EN_SHFT                                         0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_8_RX_CHAR_HUNT_EN_BMSK                                       0x100
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_8_RX_CHAR_HUNT_EN_SHFT                                         0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_7_RX_CHAR_HUNT_EN_BMSK                                        0x80
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_7_RX_CHAR_HUNT_EN_SHFT                                         0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_6_RX_CHAR_HUNT_EN_BMSK                                        0x40
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_6_RX_CHAR_HUNT_EN_SHFT                                         0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_5_RX_CHAR_HUNT_EN_BMSK                                        0x20
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_5_RX_CHAR_HUNT_EN_SHFT                                         0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_4_RX_CHAR_HUNT_EN_BMSK                                        0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_4_RX_CHAR_HUNT_EN_SHFT                                         0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_3_RX_CHAR_HUNT_EN_BMSK                                         0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_3_RX_CHAR_HUNT_EN_SHFT                                         0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_2_RX_CHAR_HUNT_EN_BMSK                                         0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_2_RX_CHAR_HUNT_EN_SHFT                                         0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_1_RX_CHAR_HUNT_EN_BMSK                                         0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_1_RX_CHAR_HUNT_EN_SHFT                                         0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_0_RX_CHAR_HUNT_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG18_PRIM_0_RX_CHAR_HUNT_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG64_ADDR(x)                                                      ((x) + 0x00000100)
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_RMSK                                                            0x3023b
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG64_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG64_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG64_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG64_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG64_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_M_IO_DATA_IRQ_FW_EN_BMSK                                        0x20000
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_M_IO_DATA_IRQ_FW_EN_SHFT                                           0x11
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_S_IO_DATA_IRQ_FW_EN_BMSK                                        0x10000
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_S_IO_DATA_IRQ_FW_EN_SHFT                                           0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_DATA_CNT_MODE_BMSK                                                0x200
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_DATA_CNT_MODE_SHFT                                                  0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_GENI_MODE_BMSK                                                     0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_GENI_MODE_SHFT                                                      0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_SLAVE_MODE_EN_BMSK                                                  0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_SLAVE_MODE_EN_SHFT                                                  0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_EXT_ARB_EN_BMSK                                                     0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_EXT_ARB_EN_SHFT                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_M_PROG_RAM_SEC_WORD_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG64_M_PROG_RAM_SEC_WORD_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG65_ADDR(x)                                                      ((x) + 0x00000104)
#define HWIO_PERIPH_SE0_GENI_CFG_REG65_RMSK                                                            0x3ffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG65_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG65_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG65_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG65_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG65_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG65_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG65_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG65_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG65_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_1_BMSK                                       0x3fe00
#define HWIO_PERIPH_SE0_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_1_SHFT                                           0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_0_BMSK                                         0x1ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_0_SHFT                                           0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG66_ADDR(x)                                                      ((x) + 0x00000108)
#define HWIO_PERIPH_SE0_GENI_CFG_REG66_RMSK                                                            0x3ffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG66_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG66_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG66_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG66_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG66_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG66_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG66_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG66_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG66_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_3_BMSK                                       0x3fe00
#define HWIO_PERIPH_SE0_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_3_SHFT                                           0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_2_BMSK                                         0x1ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_2_SHFT                                           0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG67_ADDR(x)                                                      ((x) + 0x0000010c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_RMSK                                                          0xfdffffc
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG67_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG67_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG67_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG67_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG67_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_M_AUTO_OPCODE_CANCEL_BMSK                                     0x8000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_M_AUTO_OPCODE_CANCEL_SHFT                                          0x1b
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_M_OPCODE_CMD_CANCEL_BMSK                                      0x7c00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_M_OPCODE_CMD_CANCEL_SHFT                                           0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_DRIVE_DEFAULT_ON_START_EN_BMSK                                 0x100000
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_DRIVE_DEFAULT_ON_START_EN_SHFT                                     0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_BP_MODE_BMSK                                                 0x80000
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_BP_MODE_SHFT                                                    0x13
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_SOE_EDGE_SEL_BMSK                                            0x40000
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_SOE_EDGE_SEL_SHFT                                               0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_SOUT_EDGE_SEL_BMSK                                           0x20000
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_SOUT_EDGE_SEL_SHFT                                              0x11
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOE_VALUE_BMSK                                  0x10000
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOUT_VALUE_BMSK                                  0x8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOUT_VALUE_SHFT                                     0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_DEFAULT_SOE_VALUE_BMSK                                        0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_DEFAULT_SOE_VALUE_SHFT                                           0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_DEFAULT_SOUT_VALUE_BMSK                                       0x2000
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_DEFAULT_SOUT_VALUE_SHFT                                          0xd
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_CONST1_EFF_SIZE_BMSK                                          0x1c00
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_CONST1_EFF_SIZE_SHFT                                             0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_CONST1_REG_BMSK                                                0x3fc
#define HWIO_PERIPH_SE0_GENI_CFG_REG67_TX_CONST1_REG_SHFT                                                  0x2

#define HWIO_PERIPH_SE0_GENI_CFG_REG68_ADDR(x)                                                      ((x) + 0x00000110)
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_RMSK                                                         0xe0f07f3f
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG68_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG68_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG68_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG68_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG68_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_M_TIME_CNT_FR_DIV_BMSK                                       0xc0000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_M_TIME_CNT_FR_DIV_SHFT                                             0x1e
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_M_TIME_CNT_EN_FR_SEL_BMSK                                    0x20000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_M_TIME_CNT_EN_FR_SEL_SHFT                                          0x1d
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_CLK_DIV_INIT_SEL_BMSK                                      0x800000
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_CLK_DIV_INIT_SEL_SHFT                                          0x17
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_TX_IO_NEG_SEL_BMSK                                             0x400000
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_TX_IO_NEG_SEL_SHFT                                                 0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_M_GP_SYNC_CANCEL_CLEAR_BMSK                                    0x200000
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_M_GP_SYNC_CANCEL_CLEAR_SHFT                                        0x15
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_M_GP_CNT_DIRECTION_BMSK                                        0x100000
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_M_GP_CNT_DIRECTION_SHFT                                            0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_TX_LOAD_PAR_EN_BMSK                                              0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_TX_LOAD_PAR_EN_SHFT                                                 0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_TX_PARAM_PAR_EN_BMSK                                             0x1000
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_TX_PARAM_PAR_EN_SHFT                                                0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_TX_FIFO_PAR_EN_BMSK                                               0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_TX_FIFO_PAR_EN_SHFT                                                 0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_CLK_PULSE_INIT_SEL_BMSK                                       0x200
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_CLK_PULSE_INIT_SEL_SHFT                                         0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_CONST_EFF_SIZE_BMSK                                           0x100
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_CONST_EFF_SIZE_SHFT                                             0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_CONST_REG_BMSK                                                 0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_CONST_REG_SHFT                                                  0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOE_VALUE_BMSK                                     0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOUT_VALUE_BMSK                                    0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOUT_VALUE_SHFT                                    0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_DEFAULT_SOE_VALUE_BMSK                                          0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_DEFAULT_SOE_VALUE_SHFT                                          0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_DEFAULT_SOUT_VALUE_BMSK                                         0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG68_IO2_DEFAULT_SOUT_VALUE_SHFT                                         0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG69_ADDR(x)                                                      ((x) + 0x00000114)
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_RMSK                                                         0x4ec03ff1
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG69_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG69_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG69_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG69_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG69_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_GENI_RX_MODE_BMSK                                            0x40000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_GENI_RX_MODE_SHFT                                                  0x1e
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_RX_IO_SIN_SEL_BMSK                                            0xe000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_RX_IO_SIN_SEL_SHFT                                                 0x19
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_RX_SIN_SEL_BMSK                                                0xc00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_RX_SIN_SEL_SHFT                                                    0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_S_GP_SYNC_CANCEL_CLEAR_BMSK                                      0x2000
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_S_GP_SYNC_CANCEL_CLEAR_SHFT                                         0xd
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_SW_FLUSH_SYNC_EN_BMSK                                            0x1000
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_SW_FLUSH_SYNC_EN_SHFT                                               0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_AUTO_SYNC_FIFO_CLEAR_BMSK                                         0x800
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_AUTO_SYNC_FIFO_CLEAR_SHFT                                           0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_LAST_IS_DONE_BMSK                                                 0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_LAST_IS_DONE_SHFT                                                   0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_S_AUTO_OPCODE_CANCEL_BMSK                                         0x200
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_S_AUTO_OPCODE_CANCEL_SHFT                                           0x9
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_S_OPCODE_CMD_CANCEL_BMSK                                          0x1f0
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_S_OPCODE_CMD_CANCEL_SHFT                                            0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_S_DATA_CNT_MODE_BMSK                                                0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG69_S_DATA_CNT_MODE_SHFT                                                0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG70_ADDR(x)                                                      ((x) + 0x00000118)
#define HWIO_PERIPH_SE0_GENI_CFG_REG70_RMSK                                                              0x401
#define HWIO_PERIPH_SE0_GENI_CFG_REG70_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG70_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG70_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG70_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG70_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG70_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG70_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG70_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG70_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG70_S_GP_CNT_DIRECTION_BMSK                                           0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG70_S_GP_CNT_DIRECTION_SHFT                                             0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG70_S_PROG_RAM_SEC_WORD_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG70_S_PROG_RAM_SEC_WORD_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG71_ADDR(x)                                                      ((x) + 0x0000011c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG71_RMSK                                                         0x3ffffc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG71_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG71_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG71_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG71_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG71_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG71_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG71_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG71_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG71_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_EXT_BMSK                          0x3ff00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_EXT_SHFT                                0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_BMSK                                 0xffc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_SHFT                                     0xa

#define HWIO_PERIPH_SE0_GENI_CFG_REG72_ADDR(x)                                                      ((x) + 0x00000120)
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_RMSK                                                         0x3fffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG72_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG72_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG72_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG72_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG72_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_EXT_BMSK                        0x3ff00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_EXT_SHFT                              0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_BMSK                               0xffc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_SHFT                                   0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_S_COND_COMP_IN_VEC_BMSK                                           0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG72_S_COND_COMP_IN_VEC_SHFT                                             0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG73_ADDR(x)                                                      ((x) + 0x00000124)
#define HWIO_PERIPH_SE0_GENI_CFG_REG73_RMSK                                                                0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG73_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG73_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG73_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG73_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG73_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG73_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG73_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG73_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG73_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG73_SPI_CPHASE_BMSK                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG73_SPI_CPHASE_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG74_ADDR(x)                                                      ((x) + 0x00000128)
#define HWIO_PERIPH_SE0_GENI_CFG_REG74_RMSK                                                                0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG74_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG74_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG74_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG74_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG74_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG74_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG74_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG74_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG74_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG74_NOT_USED_BMSK                                                       0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG74_NOT_USED_SHFT                                                       0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG75_ADDR(x)                                                      ((x) + 0x0000012c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG75_RMSK                                                                0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG75_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG75_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG75_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG75_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG75_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG75_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG75_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG75_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG75_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG75_LOOPBACK_MODE_BMSK                                                  0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG75_LOOPBACK_MODE_SHFT                                                  0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG76_ADDR(x)                                                      ((x) + 0x00000130)
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_RMSK                                                                0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG76_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG76_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG76_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG76_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG76_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_IO2_ENGINE_INV_EN_BMSK                                              0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_IO2_ENGINE_INV_EN_SHFT                                              0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_RX_ENGINE_INV_EN_BMSK                                               0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_RX_ENGINE_INV_EN_SHFT                                               0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_TX_ENGINE_INV_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG76_TX_ENGINE_INV_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG77_ADDR(x)                                                      ((x) + 0x00000134)
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_RMSK                                                               0x1f
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG77_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG77_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG77_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG77_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG77_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_SDA_NOISE_REJECT_BMSK                                              0x18
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_SDA_NOISE_REJECT_SHFT                                               0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_SCL_NOISE_REJECT_BMSK                                               0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_SCL_NOISE_REJECT_SHFT                                               0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_LOW_PERIOD_NOISE_REJECT_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG77_LOW_PERIOD_NOISE_REJECT_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG78_ADDR(x)                                                      ((x) + 0x00000138)
#define HWIO_PERIPH_SE0_GENI_CFG_REG78_RMSK                                                                0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG78_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG78_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG78_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG78_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG78_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG78_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG78_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG78_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG78_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG78_BUSY_INDICATION_SELECT_BMSK                                         0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG78_BUSY_INDICATION_SELECT_SHFT                                         0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG78_SDA_DELAYED_DETECTION_BMSK                                          0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG78_SDA_DELAYED_DETECTION_SHFT                                          0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG79_ADDR(x)                                                      ((x) + 0x0000013c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG79_RMSK                                                                0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG79_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG79_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG79_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG79_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG79_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG79_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG79_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG79_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG79_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG79_IO3_S_FE_FORCE_BMSK                                                 0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG79_IO3_S_FE_FORCE_SHFT                                                 0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG80_ADDR(x)                                                      ((x) + 0x00000140)
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_RMSK                                                             0xffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG80_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG80_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG80_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG80_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG80_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO3_DATA_IN_SEL_BMSK                                    0xc000
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO3_DATA_IN_SEL_SHFT                                       0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO0_PULLH_OE_BMSK                                       0x2000
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO0_PULLH_OE_SHFT                                          0xd
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_OTHER_IO_OE_BMSK                                        0x1000
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_OTHER_IO_OE_SHFT                                           0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO2_DATA_IN_SEL_BMSK                                     0xc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO2_DATA_IN_SEL_SHFT                                       0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_RX_DATA_IN_SEL_BMSK                                      0x300
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_RX_DATA_IN_SEL_SHFT                                        0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO3_SEL_BMSK                                              0xc0
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO3_SEL_SHFT                                               0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO2_SEL_BMSK                                              0x30
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO2_SEL_SHFT                                               0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO1_SEL_BMSK                                               0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO1_SEL_SHFT                                               0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO0_SEL_BMSK                                               0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG80_IO_MACRO_IO0_SEL_SHFT                                               0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG81_ADDR(x)                                                      ((x) + 0x00000144)
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_RMSK                                                                0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG81_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG81_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG81_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG81_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG81_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_GENI_IO3_SOUT2_PULL_UP_EN_BMSK                                      0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_GENI_IO3_SOUT2_PULL_UP_EN_SHFT                                      0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_GENI_IO3_SOUT0_PULL_UP_EN_BMSK                                      0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_GENI_IO3_SOUT0_PULL_UP_EN_SHFT                                      0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_GENI_SOUT2_PULL_UP_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_GENI_SOUT2_PULL_UP_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_GENI_SOUT0_PULL_UP_EN_BMSK                                          0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG81_GENI_SOUT0_PULL_UP_EN_SHFT                                          0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG82_ADDR(x)                                                      ((x) + 0x00000148)
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_RMSK                                                                0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG82_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG82_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG82_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG82_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG82_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOE_VALUE_BMSK                                     0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOUT_VALUE_BMSK                                    0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOUT_VALUE_SHFT                                    0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_IO3_DEFAULT_SOE_VALUE_BMSK                                          0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_IO3_DEFAULT_SOE_VALUE_SHFT                                          0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_IO3_DEFAULT_SOUT_VALUE_BMSK                                         0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG82_IO3_DEFAULT_SOUT_VALUE_SHFT                                         0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG83_ADDR(x)                                                      ((x) + 0x0000014c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG83_RMSK                                                                0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG83_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG83_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG83_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG83_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG83_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG83_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG83_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG83_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG83_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG83_IO3_DEMUX_OUTPUT_INV_BMSK                                           0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG83_IO3_DEMUX_OUTPUT_INV_SHFT                                           0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG84_ADDR(x)                                                      ((x) + 0x00000150)
#define HWIO_PERIPH_SE0_GENI_CFG_REG84_RMSK                                                               0x1f
#define HWIO_PERIPH_SE0_GENI_CFG_REG84_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG84_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG84_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG84_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG84_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG84_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG84_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG84_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG84_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG84_IO3_DEMUX_FW_EN_BMSK                                               0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG84_IO3_DEMUX_FW_EN_SHFT                                                0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG84_IO3_DEMUX_SEL_BMSK                                                  0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG84_IO3_DEMUX_SEL_SHFT                                                  0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG85_ADDR(x)                                                      ((x) + 0x00000154)
#define HWIO_PERIPH_SE0_GENI_CFG_REG85_RMSK                                                                0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG85_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG85_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG85_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG85_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG85_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG85_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG85_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG85_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG85_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG85_GENI_BYTE_GRANULARITY_BMSK                                          0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG85_GENI_BYTE_GRANULARITY_SHFT                                          0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG86_ADDR(x)                                                      ((x) + 0x00000158)
#define HWIO_PERIPH_SE0_GENI_CFG_REG86_RMSK                                                                0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG86_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG86_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG86_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG86_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG86_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG86_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG86_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG86_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG86_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG86_GENI_DMA_MODE_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG86_GENI_DMA_MODE_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG87_ADDR(x)                                                      ((x) + 0x0000015c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_RMSK                                                               0x3f
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG87_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG87_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG87_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG87_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG87_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP5_BMSK                                                    0x20
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP5_SHFT                                                     0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP4_BMSK                                                    0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP4_SHFT                                                     0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP3_BMSK                                                     0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP3_SHFT                                                     0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP2_BMSK                                                     0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP2_SHFT                                                     0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP1_BMSK                                                     0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP1_SHFT                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP0_BMSK                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG87_M_SW_COMP0_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG90_ADDR(x)                                                      ((x) + 0x00000168)
#define HWIO_PERIPH_SE0_GENI_CFG_REG90_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG90_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG90_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG90_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG90_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG90_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG90_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG90_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG90_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG90_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG90_M_GP_CNT0_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG90_M_GP_CNT0_SHFT                                                      0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG91_ADDR(x)                                                      ((x) + 0x0000016c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG91_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG91_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG91_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG91_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG91_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG91_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG91_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG91_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG91_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG91_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG91_M_GP_CNT1_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG91_M_GP_CNT1_SHFT                                                      0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG92_ADDR(x)                                                      ((x) + 0x00000170)
#define HWIO_PERIPH_SE0_GENI_CFG_REG92_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG92_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG92_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG92_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG92_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG92_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG92_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG92_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG92_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG92_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG92_M_GP_CNT2_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG92_M_GP_CNT2_SHFT                                                      0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG93_ADDR(x)                                                      ((x) + 0x00000174)
#define HWIO_PERIPH_SE0_GENI_CFG_REG93_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG93_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG93_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG93_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG93_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG93_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG93_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG93_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG93_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG93_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG93_M_GP_CNT3_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG93_M_GP_CNT3_SHFT                                                      0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG94_ADDR(x)                                                      ((x) + 0x00000178)
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_RMSK                                                         0x3fffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG94_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG94_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG94_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG94_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG94_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_M_GP_CNT6_BMSK                                               0x3ff00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_M_GP_CNT6_SHFT                                                     0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_M_GP_CNT5_BMSK                                                  0xffc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_M_GP_CNT5_SHFT                                                      0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_M_GP_CNT4_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG94_M_GP_CNT4_SHFT                                                      0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG95_ADDR(x)                                                      ((x) + 0x0000017c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG95_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG95_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG95_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG95_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG95_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG95_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG95_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG95_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG95_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG95_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG95_M_GP_CNT7_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG95_M_GP_CNT7_SHFT                                                      0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG96_ADDR(x)                                                      ((x) + 0x00000180)
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_RMSK                                                               0x3f
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG96_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG96_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG96_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG96_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG96_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP5_BMSK                                                    0x20
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP5_SHFT                                                     0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP4_BMSK                                                    0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP4_SHFT                                                     0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP3_BMSK                                                     0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP3_SHFT                                                     0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP2_BMSK                                                     0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP2_SHFT                                                     0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP1_BMSK                                                     0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP1_SHFT                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP0_BMSK                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG96_S_SW_COMP0_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG99_ADDR(x)                                                      ((x) + 0x0000018c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG99_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG99_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG99_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG99_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG99_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG99_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG99_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG99_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG99_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG99_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG99_S_GP_CNT0_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG99_S_GP_CNT0_SHFT                                                      0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG100_ADDR(x)                                                     ((x) + 0x00000190)
#define HWIO_PERIPH_SE0_GENI_CFG_REG100_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG100_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG100_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG100_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG100_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG100_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG100_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG100_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG100_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG100_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG100_S_GP_CNT1_BMSK                                                0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG100_S_GP_CNT1_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG101_ADDR(x)                                                     ((x) + 0x00000194)
#define HWIO_PERIPH_SE0_GENI_CFG_REG101_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG101_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG101_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG101_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG101_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG101_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG101_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG101_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG101_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG101_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG101_S_GP_CNT2_BMSK                                                0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG101_S_GP_CNT2_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG102_ADDR(x)                                                     ((x) + 0x00000198)
#define HWIO_PERIPH_SE0_GENI_CFG_REG102_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG102_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG102_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG102_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG102_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG102_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG102_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG102_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG102_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG102_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG102_S_GP_CNT3_BMSK                                                0xffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG102_S_GP_CNT3_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG103_ADDR(x)                                                     ((x) + 0x0000019c)
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_RMSK                                                        0x3fffffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG103_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG103_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG103_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG103_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG103_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_S_GP_CNT6_BMSK                                              0x3ff00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_S_GP_CNT6_SHFT                                                    0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_S_GP_CNT5_BMSK                                                 0xffc00
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_S_GP_CNT5_SHFT                                                     0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_S_GP_CNT4_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG103_S_GP_CNT4_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG104_ADDR(x)                                                     ((x) + 0x000001a0)
#define HWIO_PERIPH_SE0_GENI_CFG_REG104_RMSK                                                             0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG104_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG104_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG104_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG104_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG104_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG104_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG104_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG104_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG104_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG104_S_GP_CNT7_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE0_GENI_CFG_REG104_S_GP_CNT7_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG105_ADDR(x)                                                     ((x) + 0x000001a4)
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_RMSK                                                              0x1f
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG105_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG105_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG105_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG105_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG105_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_TX_PARITY_TOGGLE_EN_BMSK                                          0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_TX_PARITY_TOGGLE_EN_SHFT                                           0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_TX_FW_PAR_SEL_BMSK                                                 0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_TX_FW_PAR_SEL_SHFT                                                 0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_TX_PAR_MODE_BMSK                                                   0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_TX_PAR_MODE_SHFT                                                   0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_TX_PAR_CALC_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG105_TX_PAR_CALC_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG106_ADDR(x)                                                     ((x) + 0x000001a8)
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_RMSK                                                              0x1f
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG106_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG106_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG106_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG106_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG106_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_RX_PARITY_TOGGLE_EN_BMSK                                          0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_RX_PARITY_TOGGLE_EN_SHFT                                           0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_RX_FW_PAR_SEL_BMSK                                                 0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_RX_FW_PAR_SEL_SHFT                                                 0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_RX_PAR_MODE_BMSK                                                   0x6
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_RX_PAR_MODE_SHFT                                                   0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_RX_PAR_CALC_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG106_RX_PAR_CALC_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG107_ADDR(x)                                                     ((x) + 0x000001ac)
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_RMSK                                                        0x80000003
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG107_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG107_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG107_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG107_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG107_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_IO3_SW_CONTROL_BMSK                                         0x80000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_IO3_SW_CONTROL_SHFT                                               0x1f
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_IO3_FORCE_HIGH_BMSK                                                0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_IO3_FORCE_HIGH_SHFT                                                0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_IO3_FORCE_LOW_BMSK                                                 0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG107_IO3_FORCE_LOW_SHFT                                                 0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG108_ADDR(x)                                                     ((x) + 0x000001b0)
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RMSK                                                        0x7fff773f
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG108_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG108_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG108_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG108_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG108_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_MAIN_SIN_NEG_SEL_BMSK                                    0x40000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_MAIN_SIN_NEG_SEL_SHFT                                          0x1e
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_MAIN_SIN_MUXED_POS_SEL_BMSK                              0x20000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_MAIN_SIN_MUXED_POS_SEL_SHFT                                    0x1d
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_MAIN_SIN_POS_SEL_BMSK                                    0x10000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_MAIN_SIN_POS_SEL_SHFT                                          0x1c
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_TX_SOE_SOUT_POS_SEL_BMSK                                     0x8000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_TX_SOE_SOUT_POS_SEL_SHFT                                          0x1b
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_CLK_GEN_OUTPUT_SEL_BMSK                                      0x4000000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_CLK_GEN_OUTPUT_SEL_SHFT                                           0x1a
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_IO2_SIN_DATA_DLY_BMSK                                        0x3c00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_IO2_SIN_DATA_DLY_SHFT                                             0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SB_PIPE_SEL_BMSK                                              0x300000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SB_PIPE_SEL_SHFT                                                  0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_CLK_GEN_PIPE_SEL_BMSK                                          0xc0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_CLK_GEN_PIPE_SEL_SHFT                                             0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_TX_PIPE_SEL_BMSK                                               0x30000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_TX_PIPE_SEL_SHFT                                                  0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_SI_EN2IO_DELAY_BMSK                                          0x7000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_SI_EN2IO_DELAY_SHFT                                             0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_IO_EN2CORE_EN_DELAY_BMSK                                      0x700
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_IO_EN2CORE_EN_DELAY_SHFT                                        0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_POS_FF_EN_SEL_BMSK                                             0x20
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_POS_FF_EN_SEL_SHFT                                              0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_IO_POS_FF_EN_SEL_BMSK                                          0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_IO_POS_FF_EN_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_IO_INT_CLK_SAMP_EN_BMSK                                         0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_IO_INT_CLK_SAMP_EN_SHFT                                         0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_IO_PIPE_STAGE_SEL_BMSK                                          0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_RX_IO_PIPE_STAGE_SEL_SHFT                                          0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_CPOL_CTRL_BMSK                                                     0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_CPOL_CTRL_SHFT                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_CPHA_CTRL_BMSK                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_CPHA_CTRL_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG109_ADDR(x)                                                     ((x) + 0x000001b4)
#define HWIO_PERIPH_SE0_GENI_CFG_REG109_RMSK                                                               0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG109_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG109_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG109_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG109_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG109_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG109_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG109_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG109_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG109_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG109_RX_CPOL_BMSK                                                       0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG109_RX_CPOL_SHFT                                                       0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG110_ADDR(x)                                                     ((x) + 0x000001b8)
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_RMSK                                                            0x7ff7
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG110_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG110_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG110_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG110_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG110_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_GENI_CRC_NEXT0_MUX_SEL_BMSK                                     0x7000
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_GENI_CRC_NEXT0_MUX_SEL_SHFT                                        0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_GENI_CRC_POLY_EN_BMSK                                            0xff0
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_GENI_CRC_POLY_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_GENI_CRC_POLY_MAX_BMSK                                             0x7
#define HWIO_PERIPH_SE0_GENI_CFG_REG110_GENI_CRC_POLY_MAX_SHFT                                             0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG111_ADDR(x)                                                     ((x) + 0x000001bc)
#define HWIO_PERIPH_SE0_GENI_CFG_REG111_RMSK                                                               0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG111_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG111_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG111_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG111_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG111_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG111_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG111_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG111_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG111_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG111_SPI_SLAVE_EN_BMSK                                                  0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG111_SPI_SLAVE_EN_SHFT                                                  0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG112_ADDR(x)                                                     ((x) + 0x000001c0)
#define HWIO_PERIPH_SE0_GENI_CFG_REG112_RMSK                                                               0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG112_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG112_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG112_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG112_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG112_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG112_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG112_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG112_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG112_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG112_RX_GENI_BYTE_GRANULARITY_BMSK                                      0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG112_RX_GENI_BYTE_GRANULARITY_SHFT                                      0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG113_ADDR(x)                                                     ((x) + 0x000001c4)
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_RMSK                                                              0xff
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG113_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG113_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG113_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG113_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG113_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_TX_PARAM_SEQ_WR_DATA_BMSK                                         0xff
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_TX_PARAM_SEQ_WR_DATA_SHFT                                          0x0

#define HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_ADDR(x)                                               ((x) + 0x00000154)
#define HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_RMSK                                                         0x3
#define HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_IN(x))
#define HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_GENI_BYTE_GRANULARITY_BMSK                                   0x3
#define HWIO_PERIPH_SE0_GENI_BYTE_GRANULARITY_GENI_BYTE_GRANULARITY_SHFT                                   0x0

#define HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_ADDR(x)                                                    ((x) + 0x00000158)
#define HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_RMSK                                                              0x1
#define HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_IN(x))
#define HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_GENI_DMA_MODE_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE0_GENI_DMA_MODE_EN_GENI_DMA_MODE_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG88_ADDR(x)                                                      ((x) + 0x00000160)
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG88_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG88_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG88_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG88_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG88_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_1_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_1_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_1_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_1_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_1_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_1_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_1_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_1_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_0_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_0_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_0_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_0_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_0_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_0_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_0_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG88_VEC_0_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_ADDR(x)                                                ((x) + 0x00000160)
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_IN(x))
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_1_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_1_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_1_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_1_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_1_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_1_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_1_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_1_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_0_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_0_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_0_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_0_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_0_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_0_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_0_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG0_VEC_0_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG89_ADDR(x)                                                      ((x) + 0x00000164)
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG89_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG89_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG89_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG89_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG89_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_3_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_3_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_3_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_3_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_3_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_3_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_3_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_3_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_2_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_2_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_2_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_2_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_2_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_2_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_2_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG89_VEC_2_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_ADDR(x)                                                ((x) + 0x00000164)
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_IN(x))
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_3_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_3_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_3_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_3_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_3_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_3_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_3_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_3_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_2_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_2_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_2_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_2_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_2_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_2_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_2_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE0_GENI_TX_PACKING_CFG1_VEC_2_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG97_ADDR(x)                                                      ((x) + 0x00000184)
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG97_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG97_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG97_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG97_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG97_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_1_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_1_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_1_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_1_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_1_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_1_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_1_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_1_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_0_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_0_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_0_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_0_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_0_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_0_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_0_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG97_VEC_0_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_ADDR(x)                                                ((x) + 0x00000184)
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_IN(x))
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_1_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_1_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_1_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_1_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_1_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_1_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_1_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_1_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_0_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_0_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_0_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_0_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_0_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_0_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_0_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG0_VEC_0_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG98_ADDR(x)                                                      ((x) + 0x00000188)
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG98_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG98_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG98_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG98_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG98_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_3_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_3_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_3_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_3_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_3_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_3_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_3_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_3_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_2_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_2_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_2_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_2_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_2_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_2_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_2_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG98_VEC_2_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_ADDR(x)                                                ((x) + 0x00000188)
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_IN(x))
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_3_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_3_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_3_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_3_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_3_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_3_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_3_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_3_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_2_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_2_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_2_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_2_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_2_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_2_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_2_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE0_GENI_RX_PACKING_CFG1_VEC_2_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_ADDR(x)                                              ((x) + 0x000001b0)
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RMSK                                                  0x3ff773f
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_IO2_SIN_DATA_DLY_BMSK                                 0x3c00000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_IO2_SIN_DATA_DLY_SHFT                                      0x16
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_SB_PIPE_SEL_BMSK                                       0x300000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_SB_PIPE_SEL_SHFT                                           0x14
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_CLK_GEN_PIPE_SEL_BMSK                                   0xc0000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_CLK_GEN_PIPE_SEL_SHFT                                      0x12
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_TX_PIPE_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_TX_PIPE_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_SI_EN2IO_DELAY_BMSK                                   0x7000
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_SI_EN2IO_DELAY_SHFT                                      0xc
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_IO_EN2CORE_EN_DELAY_BMSK                               0x700
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_IO_EN2CORE_EN_DELAY_SHFT                                 0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_POS_FF_EN_SEL_BMSK                                      0x20
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_POS_FF_EN_SEL_SHFT                                       0x5
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_IO_POS_FF_EN_SEL_BMSK                                   0x10
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_IO_POS_FF_EN_SEL_SHFT                                    0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_IO_INT_CLK_SAMP_EN_BMSK                                  0x8
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_IO_INT_CLK_SAMP_EN_SHFT                                  0x3
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_IO_PIPE_STAGE_SEL_BMSK                                   0x4
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_RX_IO_PIPE_STAGE_SEL_SHFT                                   0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_CPOL_CTRL_BMSK                                              0x2
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_CPOL_CTRL_SHFT                                              0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_CPHA_CTRL_BMSK                                              0x1
#define HWIO_PERIPH_SE0_GENI_CFG_REG108_SHARED_CPHA_CTRL_SHFT                                              0x0

#define HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_ADDR(x)                                            ((x) + 0x000001c0)
#define HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_RMSK                                                      0x3
#define HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_IN(x))
#define HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_GENI_RX_BYTE_GRANULARITY_BMSK                             0x3
#define HWIO_PERIPH_SE0_GENI_RX_BYTE_GRANULARITY_GENI_RX_BYTE_GRANULARITY_SHFT                             0x0

#define HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_ADDR(x)                                              ((x) + 0x000001c4)
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_RMSK                                                       0xff
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_IN(x))
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_TX_PARAM_SEQ_WR_DATA_BMSK                                  0xff
#define HWIO_PERIPH_SE0_GENI_CFG_REG113_SHARED_TX_PARAM_SEQ_WR_DATA_SHFT                                   0x0

#define HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_ADDR(x)                                                   ((x) + 0x0000012c)
#define HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_RMSK                                                             0x3
#define HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_IN(x))
#define HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_LOOPBACK_MODE_BMSK                                               0x3
#define HWIO_PERIPH_SE0_UART_LOOPBACK_CFG_LOOPBACK_MODE_SHFT                                               0x0

#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_ADDR(x)                                                  ((x) + 0x00000140)
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_RMSK                                                         0xffff
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_ADDR(x))
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IN(x))
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO3_DATA_IN_SEL_BMSK                                0xc000
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO3_DATA_IN_SEL_SHFT                                   0xe
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO0_PULLH_OE_BMSK                                   0x2000
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO0_PULLH_OE_SHFT                                      0xd
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_OTHER_IO_OE_BMSK                                    0x1000
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_OTHER_IO_OE_SHFT                                       0xc
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO2_DATA_IN_SEL_BMSK                                 0xc00
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO2_DATA_IN_SEL_SHFT                                   0xa
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_RX_DATA_IN_SEL_BMSK                                  0x300
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_RX_DATA_IN_SEL_SHFT                                    0x8
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO3_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO3_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO2_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO2_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO1_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO1_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO0_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE0_UART_IO_MACRO_CTRL_IO_MACRO_IO0_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE0_UART_IO3_VAL_ADDR(x)                                                        ((x) + 0x00000148)
#define HWIO_PERIPH_SE0_UART_IO3_VAL_RMSK                                                                  0xf
#define HWIO_PERIPH_SE0_UART_IO3_VAL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_IO3_VAL_ADDR(x))
#define HWIO_PERIPH_SE0_UART_IO3_VAL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_IO3_VAL_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_IO3_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_IO3_VAL_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_IO3_VAL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_IO3_VAL_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_IO3_VAL_IN(x))
#define HWIO_PERIPH_SE0_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOE_VALUE_BMSK                                       0x8
#define HWIO_PERIPH_SE0_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOE_VALUE_SHFT                                       0x3
#define HWIO_PERIPH_SE0_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOUT_VALUE_BMSK                                      0x4
#define HWIO_PERIPH_SE0_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOUT_VALUE_SHFT                                      0x2
#define HWIO_PERIPH_SE0_UART_IO3_VAL_IO3_DEFAULT_SOE_VALUE_BMSK                                            0x2
#define HWIO_PERIPH_SE0_UART_IO3_VAL_IO3_DEFAULT_SOE_VALUE_SHFT                                            0x1
#define HWIO_PERIPH_SE0_UART_IO3_VAL_IO3_DEFAULT_SOUT_VALUE_BMSK                                           0x1
#define HWIO_PERIPH_SE0_UART_IO3_VAL_IO3_DEFAULT_SOUT_VALUE_SHFT                                           0x0

#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_ADDR(x)                                                   ((x) + 0x0000015c)
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_RMSK                                                             0x7
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_LM_UART_EN_BMSK                                                  0x4
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_LM_UART_EN_SHFT                                                  0x2
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_UART_CTS_MASK_BMSK                                               0x2
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_UART_CTS_MASK_SHFT                                               0x1
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_UART_PARITY_EN_BMSK                                              0x1
#define HWIO_PERIPH_SE0_UART_TX_TRANS_CFG_UART_PARITY_EN_SHFT                                              0x0

#define HWIO_PERIPH_SE0_UART_TX_WORD_LEN_ADDR(x)                                                    ((x) + 0x00000168)
#define HWIO_PERIPH_SE0_UART_TX_WORD_LEN_RMSK                                                            0x3ff
#define HWIO_PERIPH_SE0_UART_TX_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_TX_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE0_UART_TX_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_TX_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_TX_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_TX_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_TX_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_TX_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_TX_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE0_UART_TX_WORD_LEN_UART_TX_WORD_LEN_BMSK                                           0x3ff
#define HWIO_PERIPH_SE0_UART_TX_WORD_LEN_UART_TX_WORD_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_ADDR(x)                                                ((x) + 0x0000016c)
#define HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_RMSK                                                     0xffffff
#define HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_ADDR(x))
#define HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_IN(x))
#define HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_UART_TX_STOP_BIT_LEN_BMSK                                0xffffff
#define HWIO_PERIPH_SE0_UART_TX_STOP_BIT_LEN_UART_TX_STOP_BIT_LEN_SHFT                                     0x0

#define HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_ADDR(x)                                                   ((x) + 0x00000170)
#define HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_UART_TX_TRANS_LEN_BMSK                                      0xffffff
#define HWIO_PERIPH_SE0_UART_TX_TRANS_LEN_UART_TX_TRANS_LEN_SHFT                                           0x0

#define HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x)                                      ((x) + 0x00000174)
#define HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_RMSK                                           0xffffff
#define HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x))
#define HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x), m)
#define HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x),v)
#define HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x),m,v,HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_IN(x))
#define HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_LM_UART_CYCLES_TO_CTS_OVERRIDE_BMSK            0xffffff
#define HWIO_PERIPH_SE0_LM_UART_CYCLES_TO_CTS_OVERRIDE_LM_UART_CYCLES_TO_CTS_OVERRIDE_SHFT                 0x0

#define HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_ADDR(x)                                                   ((x) + 0x00000178)
#define HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_RMSK                                                           0x3ff
#define HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_ADDR(x))
#define HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_IN(x))
#define HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_CHAR_HUNT_PATTERN_BMSK                                         0x3ff
#define HWIO_PERIPH_SE0_UART_RX_CHAR_HUNT_CHAR_HUNT_PATTERN_SHFT                                           0x0

#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_ADDR(x)                                                   ((x) + 0x00000180)
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_RMSK                                                            0x17
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_UART_PARITY_EN_BMSK                                             0x10
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_UART_PARITY_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_UART_RX_INSERT_STATUS_BIT_BMSK                                   0x4
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_UART_RX_INSERT_STATUS_BIT_SHFT                                   0x2
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_LM_UART_LOOPBACK_BMSK                                            0x2
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_LM_UART_LOOPBACK_SHFT                                            0x1
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_LM_UART_EN_BMSK                                                  0x1
#define HWIO_PERIPH_SE0_UART_RX_TRANS_CFG_LM_UART_EN_SHFT                                                  0x0

#define HWIO_PERIPH_SE0_UART_RX_WORD_LEN_ADDR(x)                                                    ((x) + 0x0000018c)
#define HWIO_PERIPH_SE0_UART_RX_WORD_LEN_RMSK                                                            0x3ff
#define HWIO_PERIPH_SE0_UART_RX_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_RX_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE0_UART_RX_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_RX_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_RX_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_RX_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_RX_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_RX_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_RX_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE0_UART_RX_WORD_LEN_UART_RX_WORD_LEN_BMSK                                           0x3ff
#define HWIO_PERIPH_SE0_UART_RX_WORD_LEN_UART_RX_WORD_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_ADDR(x)                                                    ((x) + 0x00000190)
#define HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_ADDR(x))
#define HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_ADDR(x), m)
#define HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_ADDR(x),v)
#define HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_ADDR(x),m,v,HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_IN(x))
#define HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_S_GP_CNT1_BMSK                                               0xffffff
#define HWIO_PERIPH_SE0_LM_UART_S_GP_CNT_S_GP_CNT1_SHFT                                                    0x0

#define HWIO_PERIPH_SE0_UART_RX_STALE_CNT_ADDR(x)                                                   ((x) + 0x00000194)
#define HWIO_PERIPH_SE0_UART_RX_STALE_CNT_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE0_UART_RX_STALE_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_RX_STALE_CNT_ADDR(x))
#define HWIO_PERIPH_SE0_UART_RX_STALE_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_RX_STALE_CNT_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_RX_STALE_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_RX_STALE_CNT_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_RX_STALE_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_RX_STALE_CNT_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_RX_STALE_CNT_IN(x))
#define HWIO_PERIPH_SE0_UART_RX_STALE_CNT_UART_RX_STALE_CNT_BMSK                                      0xffffff
#define HWIO_PERIPH_SE0_UART_RX_STALE_CNT_UART_RX_STALE_CNT_SHFT                                           0x0

#define HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_ADDR(x)                                                  ((x) + 0x000001a4)
#define HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_RMSK                                                            0x7
#define HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_IN(x))
#define HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_TX_PAR_MODE_BMSK                                                0x6
#define HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_TX_PAR_MODE_SHFT                                                0x1
#define HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_TX_PAR_CALC_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE0_UART_TX_PARITY_CFG_TX_PAR_CALC_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_ADDR(x)                                                  ((x) + 0x000001a8)
#define HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_RMSK                                                            0x7
#define HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_IN(x))
#define HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_RX_PAR_MODE_BMSK                                                0x6
#define HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_RX_PAR_MODE_SHFT                                                0x1
#define HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_RX_PAR_CALC_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE0_UART_RX_PARITY_CFG_RX_PAR_CALC_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_ADDR(x)                                                     ((x) + 0x000001ac)
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_RMSK                                                        0x80000003
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_UART_MANUAL_RFR_ADDR(x))
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_UART_MANUAL_RFR_ADDR(x), m)
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_UART_MANUAL_RFR_ADDR(x),v)
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_UART_MANUAL_RFR_ADDR(x),m,v,HWIO_PERIPH_SE0_UART_MANUAL_RFR_IN(x))
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_UART_MANUAL_RFR_EN_BMSK                                     0x80000000
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_UART_MANUAL_RFR_EN_SHFT                                           0x1f
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_UART_RFR_NOT_READY_BMSK                                            0x2
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_UART_RFR_NOT_READY_SHFT                                            0x1
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_UART_RFR_READY_BMSK                                                0x1
#define HWIO_PERIPH_SE0_UART_MANUAL_RFR_UART_RFR_READY_SHFT                                                0x0

#define HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_ADDR(x)                                                     ((x) + 0x00000170)
#define HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_ADDR(x))
#define HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_ADDR(x),m,v,HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_IN(x))
#define HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_AFC_PRE_CMD_DLY_BMSK                                          0xffffff
#define HWIO_PERIPH_SE0_AFC_PRE_CMD_DLY_AFC_PRE_CMD_DLY_SHFT                                               0x0

#define HWIO_PERIPH_SE0_SPI_CPHA_ADDR(x)                                                            ((x) + 0x00000124)
#define HWIO_PERIPH_SE0_SPI_CPHA_RMSK                                                                      0xf
#define HWIO_PERIPH_SE0_SPI_CPHA_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_CPHA_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_CPHA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_CPHA_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_CPHA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_CPHA_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_CPHA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_CPHA_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_CPHA_IN(x))
#define HWIO_PERIPH_SE0_SPI_CPHA_CPHA_BMSK                                                                 0xf
#define HWIO_PERIPH_SE0_SPI_CPHA_CPHA_SHFT                                                                 0x0

#define HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_ADDR(x)                                                    ((x) + 0x0000012c)
#define HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_RMSK                                                              0x3
#define HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_IN(x))
#define HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_LOOPBACK_MODE_BMSK                                                0x3
#define HWIO_PERIPH_SE0_SPI_LOOPBACK_CFG_LOOPBACK_MODE_SHFT                                                0x0

#define HWIO_PERIPH_SE0_SPI_CPOL_ADDR(x)                                                            ((x) + 0x00000130)
#define HWIO_PERIPH_SE0_SPI_CPOL_RMSK                                                                      0x4
#define HWIO_PERIPH_SE0_SPI_CPOL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_CPOL_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_CPOL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_CPOL_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_CPOL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_CPOL_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_CPOL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_CPOL_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_CPOL_IN(x))
#define HWIO_PERIPH_SE0_SPI_CPOL_CPOL_BMSK                                                                 0x4
#define HWIO_PERIPH_SE0_SPI_CPOL_CPOL_SHFT                                                                 0x2

#define HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_ADDR(x)                                                ((x) + 0x0000014c)
#define HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_RMSK                                                          0xf
#define HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_IN(x))
#define HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_CS_DEMUX_OUTPUT_INV_BMSK                                      0xf
#define HWIO_PERIPH_SE0_SPI_DEMUX_OUTPUT_INV_CS_DEMUX_OUTPUT_INV_SHFT                                      0x0

#define HWIO_PERIPH_SE0_SPI_DEMUX_SEL_ADDR(x)                                                       ((x) + 0x00000150)
#define HWIO_PERIPH_SE0_SPI_DEMUX_SEL_RMSK                                                                0x1f
#define HWIO_PERIPH_SE0_SPI_DEMUX_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_DEMUX_SEL_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_DEMUX_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_DEMUX_SEL_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_DEMUX_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_DEMUX_SEL_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_DEMUX_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_DEMUX_SEL_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_DEMUX_SEL_IN(x))
#define HWIO_PERIPH_SE0_SPI_DEMUX_SEL_CS_DEMUX_FW_EN_BMSK                                                 0x10
#define HWIO_PERIPH_SE0_SPI_DEMUX_SEL_CS_DEMUX_FW_EN_SHFT                                                  0x4
#define HWIO_PERIPH_SE0_SPI_DEMUX_SEL_CS_DEMUX_SEL_BMSK                                                    0xf
#define HWIO_PERIPH_SE0_SPI_DEMUX_SEL_CS_DEMUX_SEL_SHFT                                                    0x0

#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_ADDR(x)                                                       ((x) + 0x0000015c)
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_RMSK                                                                 0xe
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_SPI_NOT_USED_CFG2_BMSK                                               0x8
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_SPI_NOT_USED_CFG2_SHFT                                               0x3
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_SPI_NOT_USED_CFG1_BMSK                                               0x4
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_SPI_NOT_USED_CFG1_SHFT                                               0x2
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_SPI_CS_TOGGLE_BMSK                                                   0x2
#define HWIO_PERIPH_SE0_SPI_TRANS_CFG_SPI_CS_TOGGLE_SHFT                                                   0x1

#define HWIO_PERIPH_SE0_SPI_WORD_LEN_ADDR(x)                                                        ((x) + 0x00000168)
#define HWIO_PERIPH_SE0_SPI_WORD_LEN_RMSK                                                                0x3ff
#define HWIO_PERIPH_SE0_SPI_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE0_SPI_WORD_LEN_SPI_WORD_LEN_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE0_SPI_WORD_LEN_SPI_WORD_LEN_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x0000016c)
#define HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_SPI_TX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE0_SPI_TX_TRANS_LEN_SPI_TX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x00000170)
#define HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_SPI_RX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE0_SPI_RX_TRANS_LEN_SPI_RX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_ADDR(x)                                                ((x) + 0x00000174)
#define HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_RMSK                                                     0xffffff
#define HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_IN(x))
#define HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_SPI_PRE_POST_CMD_DLY_BMSK                                0xffffff
#define HWIO_PERIPH_SE0_SPI_PRE_POST_CMD_DLY_SPI_PRE_POST_CMD_DLY_SHFT                                     0x0

#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_ADDR(x)                                                 ((x) + 0x00000178)
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_RMSK                                                    0x3fffffff
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_IN(x))
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_SPI_PIPE_DLY_TPM_BMSK                                   0x3ff00000
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_SPI_PIPE_DLY_TPM_SHFT                                         0x14
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_SPI_CS_CLK_DLY_BMSK                                        0xffc00
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_SPI_CS_CLK_DLY_SHFT                                            0xa
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_SPI_INTER_WORDS_DLY_BMSK                                     0x3ff
#define HWIO_PERIPH_SE0_SPI_DELAYS_COUNTERS_SPI_INTER_WORDS_DLY_SHFT                                       0x0

#define HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_ADDR(x)                                                  ((x) + 0x00000168)
#define HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_RMSK                                                          0x3ff
#define HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_SPI_SLAVE_WORD_LEN_BMSK                                       0x3ff
#define HWIO_PERIPH_SE0_SPI_SLAVE_WORD_LEN_SPI_SLAVE_WORD_LEN_SHFT                                         0x0

#define HWIO_PERIPH_SE0_SPI_SLAVE_EN_ADDR(x)                                                        ((x) + 0x000001bc)
#define HWIO_PERIPH_SE0_SPI_SLAVE_EN_RMSK                                                                  0x1
#define HWIO_PERIPH_SE0_SPI_SLAVE_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SPI_SLAVE_EN_ADDR(x))
#define HWIO_PERIPH_SE0_SPI_SLAVE_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SPI_SLAVE_EN_ADDR(x), m)
#define HWIO_PERIPH_SE0_SPI_SLAVE_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SPI_SLAVE_EN_ADDR(x),v)
#define HWIO_PERIPH_SE0_SPI_SLAVE_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SPI_SLAVE_EN_ADDR(x),m,v,HWIO_PERIPH_SE0_SPI_SLAVE_EN_IN(x))
#define HWIO_PERIPH_SE0_SPI_SLAVE_EN_SPI_SLAVE_EN_BMSK                                                     0x1
#define HWIO_PERIPH_SE0_SPI_SLAVE_EN_SPI_SLAVE_EN_SHFT                                                     0x0

#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_ADDR(x)                                           ((x) + 0x00000134)
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_RMSK                                                    0x1f
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_ADDR(x))
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_ADDR(x), m)
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_ADDR(x),v)
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_ADDR(x),m,v,HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_IN(x))
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_SDA_NOISE_REJECT_BMSK                                   0x18
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_SDA_NOISE_REJECT_SHFT                                    0x3
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_SCL_NOISE_REJECT_BMSK                                    0x6
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_SCL_NOISE_REJECT_SHFT                                    0x1
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_LOW_PERIOD_NOISE_REJECT_EN_BMSK                          0x1
#define HWIO_PERIPH_SE0_I2C_NOISE_CANCELATION_CTL_LOW_PERIOD_NOISE_REJECT_EN_SHFT                          0x0

#define HWIO_PERIPH_SE0_I2C_MONITOR_CTL_ADDR(x)                                                     ((x) + 0x00000138)
#define HWIO_PERIPH_SE0_I2C_MONITOR_CTL_RMSK                                                               0x1
#define HWIO_PERIPH_SE0_I2C_MONITOR_CTL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_I2C_MONITOR_CTL_ADDR(x))
#define HWIO_PERIPH_SE0_I2C_MONITOR_CTL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_I2C_MONITOR_CTL_ADDR(x), m)
#define HWIO_PERIPH_SE0_I2C_MONITOR_CTL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_I2C_MONITOR_CTL_ADDR(x),v)
#define HWIO_PERIPH_SE0_I2C_MONITOR_CTL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_I2C_MONITOR_CTL_ADDR(x),m,v,HWIO_PERIPH_SE0_I2C_MONITOR_CTL_IN(x))
#define HWIO_PERIPH_SE0_I2C_MONITOR_CTL_SDA_DELAYED_DETECTION_BMSK                                         0x1
#define HWIO_PERIPH_SE0_I2C_MONITOR_CTL_SDA_DELAYED_DETECTION_SHFT                                         0x0

#define HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x0000016c)
#define HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_I2C_TX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE0_I2C_TX_TRANS_LEN_I2C_TX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x00000170)
#define HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_I2C_RX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE0_I2C_RX_TRANS_LEN_I2C_RX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_ADDR(x)                                                   ((x) + 0x00000174)
#define HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_ADDR(x))
#define HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_ADDR(x), m)
#define HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_ADDR(x),v)
#define HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_ADDR(x),m,v,HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_IN(x))
#define HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_I2C_DELAY_COUNTER_BMSK                                      0xffffff
#define HWIO_PERIPH_SE0_I2C_DELAY_COUNTER_I2C_DELAY_COUNTER_SHFT                                           0x0

#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_ADDR(x)                                                    ((x) + 0x00000178)
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_RMSK                                                       0x3fffffff
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_ADDR(x))
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_ADDR(x), m)
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_ADDR(x),v)
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_ADDR(x),m,v,HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_IN(x))
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_I2C_SCL_HIGH_COUNTER_BMSK                                  0x3ff00000
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_I2C_SCL_HIGH_COUNTER_SHFT                                        0x14
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_I2C_SCL_LOW_COUNTER_BMSK                                      0xffc00
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_I2C_SCL_LOW_COUNTER_SHFT                                          0xa
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_I2C_SCL_CYCLE_COUNTER_BMSK                                      0x3ff
#define HWIO_PERIPH_SE0_I2C_SCL_COUNTERS_I2C_SCL_CYCLE_COUNTER_SHFT                                        0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE0_GENI4_DATA
 *--------------------------------------------------------------------------*/

#define PERIPH_SE0_GENI4_DATA_REG_BASE                                                   (PERIPH_PERIPH_MOD_BASE      + 0x00080600)
#define PERIPH_SE0_GENI4_DATA_REG_BASE_SIZE                                              0x600
#define PERIPH_SE0_GENI4_DATA_REG_BASE_USED                                              0x4a0

#define HWIO_PERIPH_SE0_GENI_M_CMD0_ADDR(x)                                              ((x) + 0x00000000)
#define HWIO_PERIPH_SE0_GENI_M_CMD0_RMSK                                                 0xffffffff
#define HWIO_PERIPH_SE0_GENI_M_CMD0_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_M_CMD0_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_M_CMD0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_M_CMD0_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_M_CMD0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_M_CMD0_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_M_CMD0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_M_CMD0_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_M_CMD0_IN(x))
#define HWIO_PERIPH_SE0_GENI_M_CMD0_OPCODE_BMSK                                          0xf8000000
#define HWIO_PERIPH_SE0_GENI_M_CMD0_OPCODE_SHFT                                                0x1b
#define HWIO_PERIPH_SE0_GENI_M_CMD0_PARAM_BMSK                                            0x7ffffff
#define HWIO_PERIPH_SE0_GENI_M_CMD0_PARAM_SHFT                                                  0x0

#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_ADDR(x)                                      ((x) + 0x00000004)
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_RMSK                                                0x7
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_IN(x))
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_M_GENI_CMD_CANCEL_BMSK                              0x4
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_M_GENI_CMD_CANCEL_SHFT                              0x2
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_M_GENI_CMD_ABORT_BMSK                               0x2
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_M_GENI_CMD_ABORT_SHFT                               0x1
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_M_GENI_DISABLE_BMSK                                 0x1
#define HWIO_PERIPH_SE0_GENI_M_CMD_CTRL_REG_M_GENI_DISABLE_SHFT                                 0x0

#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_ADDR(x)                                        ((x) + 0x00000010)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_SEC_IRQ_BMSK                                   0x80000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_SEC_IRQ_SHFT                                         0x1f
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_BMSK                         0x40000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_SHFT                               0x1e
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_TX_FIFO_WR_ERR_BMSK                            0x20000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_TX_FIFO_WR_ERR_SHFT                                  0x1d
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_TX_FIFO_RD_ERR_BMSK                            0x10000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_TX_FIFO_RD_ERR_SHFT                                  0x1c
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_RX_FIFO_LAST_BMSK                               0x8000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_RX_FIFO_LAST_SHFT                                    0x1b
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK                          0x4000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_RX_FIFO_WATERMARK_SHFT                               0x1a
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_RX_FIFO_WR_ERR_BMSK                             0x2000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_RX_FIFO_WR_ERR_SHFT                                  0x19
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_RX_FIFO_RD_ERR_BMSK                             0x1000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_RX_FIFO_RD_ERR_SHFT                                  0x18
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_IO_DATA_ASSERT_BMSK                              0x800000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_IO_DATA_ASSERT_SHFT                                  0x17
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_IO_DATA_DEASSERT_BMSK                            0x400000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_IO_DATA_DEASSERT_SHFT                                0x16
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_TX_FIFO_NOT_EMPTY_BMSK                           0x200000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_TX_FIFO_NOT_EMPTY_SHFT                               0x15
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_HW_IRQ_BMSK                                    0x100000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_HW_IRQ_SHFT                                        0x14
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_7_BMSK                                   0x10000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_7_SHFT                                      0x10
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_6_BMSK                                    0x8000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_6_SHFT                                       0xf
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_5_BMSK                                    0x4000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_5_SHFT                                       0xe
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_4_BMSK                                    0x2000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_4_SHFT                                       0xd
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_3_BMSK                                    0x1000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_3_SHFT                                       0xc
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_2_BMSK                                     0x800
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_2_SHFT                                       0xb
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_1_BMSK                                     0x400
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_1_SHFT                                       0xa
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_0_BMSK                                     0x200
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_IRQ_0_SHFT                                       0x9
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_SYNC_IRQ_0_BMSK                                0x100
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_GP_SYNC_IRQ_0_SHFT                                  0x8
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_RX_IRQ_BMSK                                        0x80
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_RX_IRQ_SHFT                                         0x7
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_TIMESTAMP_BMSK                                     0x40
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_TIMESTAMP_SHFT                                      0x6
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_CMD_ABORT_BMSK                                     0x20
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_CMD_ABORT_SHFT                                      0x5
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_CMD_CANCEL_BMSK                                    0x10
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_CMD_CANCEL_SHFT                                     0x4
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_CMD_FAILURE_BMSK                                    0x8
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_CMD_FAILURE_SHFT                                    0x3
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_ILLEGAL_CMD_BMSK                                    0x4
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_ILLEGAL_CMD_SHFT                                    0x2
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_CMD_OVERRUN_BMSK                                    0x2
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_CMD_OVERRUN_SHFT                                    0x1
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_CMD_DONE_BMSK                                       0x1
#define HWIO_PERIPH_SE0_GENI_M_IRQ_STATUS_M_CMD_DONE_SHFT                                       0x0

#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_ADDR(x)                                        ((x) + 0x00000014)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_SEC_IRQ_EN_BMSK                                0x80000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_SEC_IRQ_EN_SHFT                                      0x1f
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_TX_FIFO_WATERMARK_EN_BMSK                      0x40000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_TX_FIFO_WATERMARK_EN_SHFT                            0x1e
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_TX_FIFO_WR_ERR_EN_BMSK                         0x20000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_TX_FIFO_WR_ERR_EN_SHFT                               0x1d
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_TX_FIFO_RD_ERR_EN_BMSK                         0x10000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_TX_FIFO_RD_ERR_EN_SHFT                               0x1c
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_RX_FIFO_LAST_EN_BMSK                            0x8000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_RX_FIFO_LAST_EN_SHFT                                 0x1b
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_BMSK                       0x4000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_SHFT                            0x1a
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_BMSK                          0x2000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_SHFT                               0x19
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_BMSK                          0x1000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_SHFT                               0x18
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_IO_DATA_ASSERT_EN_BMSK                           0x800000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_IO_DATA_ASSERT_EN_SHFT                               0x17
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_IO_DATA_DEASSERT_EN_BMSK                         0x400000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_IO_DATA_DEASSERT_EN_SHFT                             0x16
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_TX_FIFO_NOT_EMPTY_EN_BMSK                        0x200000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_TX_FIFO_NOT_EMPTY_EN_SHFT                            0x15
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_HW_IRQ_EN_BMSK                                 0x100000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_HW_IRQ_EN_SHFT                                     0x14
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_7_EN_BMSK                                0x10000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_7_EN_SHFT                                   0x10
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_6_EN_BMSK                                 0x8000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_6_EN_SHFT                                    0xf
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_5_EN_BMSK                                 0x4000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_5_EN_SHFT                                    0xe
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_4_EN_BMSK                                 0x2000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_4_EN_SHFT                                    0xd
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_3_EN_BMSK                                 0x1000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_3_EN_SHFT                                    0xc
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_2_EN_BMSK                                  0x800
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_2_EN_SHFT                                    0xb
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_1_EN_BMSK                                  0x400
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_1_EN_SHFT                                    0xa
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_0_EN_BMSK                                  0x200
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_IRQ_0_EN_SHFT                                    0x9
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_SYNC_IRQ_0_EN_BMSK                             0x100
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_GP_SYNC_IRQ_0_EN_SHFT                               0x8
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_RX_IRQ_EN_BMSK                                     0x80
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_RX_IRQ_EN_SHFT                                      0x7
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_TIMESTAMP_EN_BMSK                                  0x40
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_TIMESTAMP_EN_SHFT                                   0x6
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_CMD_ABORT_EN_BMSK                                  0x20
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_CMD_ABORT_EN_SHFT                                   0x5
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_CMD_CANCEL_EN_BMSK                                 0x10
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_CMD_CANCEL_EN_SHFT                                  0x4
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_CMD_FAILURE_EN_BMSK                                 0x8
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_CMD_FAILURE_EN_SHFT                                 0x3
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_ILLEGAL_CMD_EN_BMSK                                 0x4
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_ILLEGAL_CMD_EN_SHFT                                 0x2
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_CMD_OVERRUN_EN_BMSK                                 0x2
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_CMD_OVERRUN_EN_SHFT                                 0x1
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_CMD_DONE_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE0_GENI_M_IRQ_ENABLE_M_CMD_DONE_EN_SHFT                                    0x0

#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_ADDR(x)                                         ((x) + 0x00000018)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_RMSK                                            0xfff1ffff
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_SEC_IRQ_CLEAR_BMSK                              0x80000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_SEC_IRQ_CLEAR_SHFT                                    0x1f
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_TX_FIFO_WATERMARK_CLEAR_BMSK                    0x40000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_TX_FIFO_WATERMARK_CLEAR_SHFT                          0x1e
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_TX_FIFO_WR_ERR_CLEAR_BMSK                       0x20000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_TX_FIFO_WR_ERR_CLEAR_SHFT                             0x1d
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_TX_FIFO_RD_ERR_CLEAR_BMSK                       0x10000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_TX_FIFO_RD_ERR_CLEAR_SHFT                             0x1c
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_BMSK                          0x8000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_SHFT                               0x1b
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_BMSK                     0x4000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_SHFT                          0x1a
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_BMSK                        0x2000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_SHFT                             0x19
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_BMSK                        0x1000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_SHFT                             0x18
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_BMSK                         0x800000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_SHFT                             0x17
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_BMSK                       0x400000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_SHFT                           0x16
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_TX_FIFO_NOT_EMPTY_CLEAR_BMSK                      0x200000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_TX_FIFO_NOT_EMPTY_CLEAR_SHFT                          0x15
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_HW_IRQ_CLEAR_BMSK                               0x100000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_HW_IRQ_CLEAR_SHFT                                   0x14
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_7_CLEAR_BMSK                              0x10000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_7_CLEAR_SHFT                                 0x10
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_6_CLEAR_BMSK                               0x8000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_6_CLEAR_SHFT                                  0xf
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_5_CLEAR_BMSK                               0x4000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_5_CLEAR_SHFT                                  0xe
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_4_CLEAR_BMSK                               0x2000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_4_CLEAR_SHFT                                  0xd
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_3_CLEAR_BMSK                               0x1000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_3_CLEAR_SHFT                                  0xc
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_2_CLEAR_BMSK                                0x800
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_2_CLEAR_SHFT                                  0xb
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_1_CLEAR_BMSK                                0x400
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_1_CLEAR_SHFT                                  0xa
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_0_CLEAR_BMSK                                0x200
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_IRQ_0_CLEAR_SHFT                                  0x9
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_SYNC_IRQ_0_CLEAR_BMSK                           0x100
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_GP_SYNC_IRQ_0_CLEAR_SHFT                             0x8
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_RX_IRQ_CLEAR_BMSK                                   0x80
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_RX_IRQ_CLEAR_SHFT                                    0x7
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_TIMESTAMP_CLEAR_BMSK                                0x40
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_TIMESTAMP_CLEAR_SHFT                                 0x6
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_CMD_ABORT_CLEAR_BMSK                                0x20
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_CMD_ABORT_CLEAR_SHFT                                 0x5
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_CMD_CANCEL_CLEAR_BMSK                               0x10
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_CMD_CANCEL_CLEAR_SHFT                                0x4
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_CMD_FAILURE_CLEAR_BMSK                               0x8
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_CMD_FAILURE_CLEAR_SHFT                               0x3
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_ILLEGAL_CMD_CLEAR_BMSK                               0x4
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_ILLEGAL_CMD_CLEAR_SHFT                               0x2
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_CMD_OVERRUN_CLEAR_BMSK                               0x2
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_CMD_OVERRUN_CLEAR_SHFT                               0x1
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_CMD_DONE_CLEAR_BMSK                                  0x1
#define HWIO_PERIPH_SE0_GENI_M_IRQ_CLEAR_M_CMD_DONE_CLEAR_SHFT                                  0x0

#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_ADDR(x)                                        ((x) + 0x0000001c)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_SEC_IRQ_EN_SET_BMSK                            0x80000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_SEC_IRQ_EN_SET_SHFT                                  0x1f
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_TX_FIFO_WATERMARK_EN_SET_BMSK                  0x40000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_TX_FIFO_WATERMARK_EN_SET_SHFT                        0x1e
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_TX_FIFO_WR_ERR_EN_SET_BMSK                     0x20000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_TX_FIFO_WR_ERR_EN_SET_SHFT                           0x1d
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_TX_FIFO_RD_ERR_EN_SET_BMSK                     0x10000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_TX_FIFO_RD_ERR_EN_SET_SHFT                           0x1c
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_BMSK                        0x8000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_SHFT                             0x1b
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_BMSK                   0x4000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_SHFT                        0x1a
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_BMSK                      0x2000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_SHFT                           0x19
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_BMSK                      0x1000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_SHFT                           0x18
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_BMSK                       0x800000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_SHFT                           0x17
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_BMSK                     0x400000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_SHFT                         0x16
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_TX_FIFO_NOT_EMPTY_EN_SET_BMSK                    0x200000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_TX_FIFO_NOT_EMPTY_EN_SET_SHFT                        0x15
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_HW_IRQ_EN_SET_BMSK                             0x100000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_HW_IRQ_EN_SET_SHFT                                 0x14
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_7_EN_SET_BMSK                            0x10000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_7_EN_SET_SHFT                               0x10
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_6_EN_SET_BMSK                             0x8000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_6_EN_SET_SHFT                                0xf
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_5_EN_SET_BMSK                             0x4000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_5_EN_SET_SHFT                                0xe
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_4_EN_SET_BMSK                             0x2000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_4_EN_SET_SHFT                                0xd
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_3_EN_SET_BMSK                             0x1000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_3_EN_SET_SHFT                                0xc
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_2_EN_SET_BMSK                              0x800
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_2_EN_SET_SHFT                                0xb
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_1_EN_SET_BMSK                              0x400
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_1_EN_SET_SHFT                                0xa
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_0_EN_SET_BMSK                              0x200
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_IRQ_0_EN_SET_SHFT                                0x9
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_SYNC_IRQ_0_EN_SET_BMSK                         0x100
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_GP_SYNC_IRQ_0_EN_SET_SHFT                           0x8
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_RX_IRQ_EN_SET_BMSK                                 0x80
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_RX_IRQ_EN_SET_SHFT                                  0x7
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_TIMESTAMP_EN_SET_BMSK                              0x40
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_TIMESTAMP_EN_SET_SHFT                               0x6
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_CMD_ABORT_EN_SET_BMSK                              0x20
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_CMD_ABORT_EN_SET_SHFT                               0x5
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_CMD_CANCEL_EN_SET_BMSK                             0x10
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_CMD_CANCEL_EN_SET_SHFT                              0x4
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_CMD_FAILURE_EN_SET_BMSK                             0x8
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_CMD_FAILURE_EN_SET_SHFT                             0x3
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_ILLEGAL_CMD_EN_SET_BMSK                             0x4
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_ILLEGAL_CMD_EN_SET_SHFT                             0x2
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_CMD_OVERRUN_EN_SET_BMSK                             0x2
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_CMD_OVERRUN_EN_SET_SHFT                             0x1
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_CMD_DONE_EN_SET_BMSK                                0x1
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_SET_M_CMD_DONE_EN_SET_SHFT                                0x0

#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_ADDR(x)                                      ((x) + 0x00000020)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_RMSK                                         0xfff1ffff
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_SEC_IRQ_EN_CLEAR_BMSK                        0x80000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_SEC_IRQ_EN_CLEAR_SHFT                              0x1f
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WATERMARK_EN_CLEAR_BMSK              0x40000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1e
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WR_ERR_EN_CLEAR_BMSK                 0x20000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x1d
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_TX_FIFO_RD_ERR_EN_CLEAR_BMSK                 0x10000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_TX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x1c
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_BMSK                    0x8000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_SHFT                         0x1b
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_BMSK               0x4000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1a
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_BMSK                  0x2000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x19
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_BMSK                  0x1000000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x18
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_BMSK                   0x800000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_SHFT                       0x17
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_BMSK                 0x400000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_SHFT                     0x16
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_TX_FIFO_NOT_EMPTY_EN_CLEAR_BMSK                0x200000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_TX_FIFO_NOT_EMPTY_EN_CLEAR_SHFT                    0x15
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_HW_IRQ_EN_CLEAR_BMSK                         0x100000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_HW_IRQ_EN_CLEAR_SHFT                             0x14
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_7_EN_CLEAR_BMSK                        0x10000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_7_EN_CLEAR_SHFT                           0x10
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_6_EN_CLEAR_BMSK                         0x8000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_6_EN_CLEAR_SHFT                            0xf
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_5_EN_CLEAR_BMSK                         0x4000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_5_EN_CLEAR_SHFT                            0xe
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_4_EN_CLEAR_BMSK                         0x2000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_4_EN_CLEAR_SHFT                            0xd
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_3_EN_CLEAR_BMSK                         0x1000
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_3_EN_CLEAR_SHFT                            0xc
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_2_EN_CLEAR_BMSK                          0x800
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_2_EN_CLEAR_SHFT                            0xb
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_1_EN_CLEAR_BMSK                          0x400
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_1_EN_CLEAR_SHFT                            0xa
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_0_EN_CLEAR_BMSK                          0x200
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_0_EN_CLEAR_SHFT                            0x9
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_SYNC_IRQ_0_EN_CLEAR_BMSK                     0x100
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_GP_SYNC_IRQ_0_EN_CLEAR_SHFT                       0x8
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_RX_IRQ_EN_CLEAR_BMSK                             0x80
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_RX_IRQ_EN_CLEAR_SHFT                              0x7
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_TIMESTAMP_EN_CLEAR_BMSK                          0x40
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_TIMESTAMP_EN_CLEAR_SHFT                           0x6
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_CMD_ABORT_EN_CLEAR_BMSK                          0x20
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_CMD_ABORT_EN_CLEAR_SHFT                           0x5
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_CMD_CANCEL_EN_CLEAR_BMSK                         0x10
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_CMD_CANCEL_EN_CLEAR_SHFT                          0x4
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_CMD_FAILURE_EN_CLEAR_BMSK                         0x8
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_CMD_FAILURE_EN_CLEAR_SHFT                         0x3
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_ILLEGAL_CMD_EN_CLEAR_BMSK                         0x4
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_ILLEGAL_CMD_EN_CLEAR_SHFT                         0x2
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_CMD_OVERRUN_EN_CLEAR_BMSK                         0x2
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_CMD_OVERRUN_EN_CLEAR_SHFT                         0x1
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_CMD_DONE_EN_CLEAR_BMSK                            0x1
#define HWIO_PERIPH_SE0_GENI_M_IRQ_EN_CLEAR_M_CMD_DONE_EN_CLEAR_SHFT                            0x0

#define HWIO_PERIPH_SE0_GENI_M_CMD_ERR_STATUS_ADDR(x)                                    ((x) + 0x00000024)
#define HWIO_PERIPH_SE0_GENI_M_CMD_ERR_STATUS_RMSK                                              0xf
#define HWIO_PERIPH_SE0_GENI_M_CMD_ERR_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_M_CMD_ERR_STATUS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_M_CMD_ERR_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_M_CMD_ERR_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_M_CMD_ERR_STATUS_GENI_M_CMD_ERR_CODE_BMSK                          0xf
#define HWIO_PERIPH_SE0_GENI_M_CMD_ERR_STATUS_GENI_M_CMD_ERR_CODE_SHFT                          0x0

#define HWIO_PERIPH_SE0_GENI_M_FW_ERR_STATUS_ADDR(x)                                     ((x) + 0x00000028)
#define HWIO_PERIPH_SE0_GENI_M_FW_ERR_STATUS_RMSK                                               0xf
#define HWIO_PERIPH_SE0_GENI_M_FW_ERR_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_M_FW_ERR_STATUS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_M_FW_ERR_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_M_FW_ERR_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_M_FW_ERR_STATUS_GENI_M_FW_ERR_CODE_BMSK                            0xf
#define HWIO_PERIPH_SE0_GENI_M_FW_ERR_STATUS_GENI_M_FW_ERR_CODE_SHFT                            0x0

#define HWIO_PERIPH_SE0_GENI_S_CMD0_ADDR(x)                                              ((x) + 0x00000030)
#define HWIO_PERIPH_SE0_GENI_S_CMD0_RMSK                                                 0xffffffff
#define HWIO_PERIPH_SE0_GENI_S_CMD0_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_S_CMD0_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_S_CMD0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_S_CMD0_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_S_CMD0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_S_CMD0_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_S_CMD0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_S_CMD0_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_S_CMD0_IN(x))
#define HWIO_PERIPH_SE0_GENI_S_CMD0_OPCODE_BMSK                                          0xf8000000
#define HWIO_PERIPH_SE0_GENI_S_CMD0_OPCODE_SHFT                                                0x1b
#define HWIO_PERIPH_SE0_GENI_S_CMD0_PARAM_BMSK                                            0x7ffffff
#define HWIO_PERIPH_SE0_GENI_S_CMD0_PARAM_SHFT                                                  0x0

#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_ADDR(x)                                      ((x) + 0x00000034)
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_RMSK                                                0x7
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_IN(x))
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_S_GENI_CMD_CANCEL_BMSK                              0x4
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_S_GENI_CMD_CANCEL_SHFT                              0x2
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_S_GENI_CMD_ABORT_BMSK                               0x2
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_S_GENI_CMD_ABORT_SHFT                               0x1
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_S_GENI_DISABLE_BMSK                                 0x1
#define HWIO_PERIPH_SE0_GENI_S_CMD_CTRL_REG_S_GENI_DISABLE_SHFT                                 0x0

#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_ADDR(x)                                        ((x) + 0x00000040)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_RX_FIFO_LAST_BMSK                               0x8000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_RX_FIFO_LAST_SHFT                                    0x1b
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK                          0x4000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_SHFT                               0x1a
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_RX_FIFO_WR_ERR_BMSK                             0x2000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_RX_FIFO_WR_ERR_SHFT                                  0x19
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_RX_FIFO_RD_ERR_BMSK                             0x1000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_RX_FIFO_RD_ERR_SHFT                                  0x18
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_IO_DATA_ASSERT_BMSK                              0x800000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_IO_DATA_ASSERT_SHFT                                  0x17
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_IO_DATA_DEASSERT_BMSK                            0x400000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_IO_DATA_DEASSERT_SHFT                                0x16
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_7_BMSK                                   0x10000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_7_SHFT                                      0x10
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_6_BMSK                                    0x8000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_6_SHFT                                       0xf
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_5_BMSK                                    0x4000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_5_SHFT                                       0xe
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_4_BMSK                                    0x2000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_4_SHFT                                       0xd
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_3_BMSK                                    0x1000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_3_SHFT                                       0xc
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_2_BMSK                                     0x800
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_2_SHFT                                       0xb
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_1_BMSK                                     0x400
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_1_SHFT                                       0xa
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_0_BMSK                                     0x200
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_IRQ_0_SHFT                                       0x9
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_SYNC_IRQ_0_BMSK                                0x100
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_GP_SYNC_IRQ_0_SHFT                                  0x8
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_CMD_ABORT_BMSK                                     0x20
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_CMD_ABORT_SHFT                                      0x5
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_CMD_CANCEL_BMSK                                    0x10
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_CMD_CANCEL_SHFT                                     0x4
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_CMD_FAILURE_BMSK                                    0x8
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_CMD_FAILURE_SHFT                                    0x3
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_ILLEGAL_CMD_BMSK                                    0x4
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_ILLEGAL_CMD_SHFT                                    0x2
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_CMD_OVERRUN_BMSK                                    0x2
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_CMD_OVERRUN_SHFT                                    0x1
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_CMD_DONE_BMSK                                       0x1
#define HWIO_PERIPH_SE0_GENI_S_IRQ_STATUS_S_CMD_DONE_SHFT                                       0x0

#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_ADDR(x)                                        ((x) + 0x00000044)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_RX_FIFO_LAST_EN_BMSK                            0x8000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_RX_FIFO_LAST_EN_SHFT                                 0x1b
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_BMSK                       0x4000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_SHFT                            0x1a
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_BMSK                          0x2000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_SHFT                               0x19
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_BMSK                          0x1000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_SHFT                               0x18
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_IO_DATA_ASSERT_EN_BMSK                           0x800000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_IO_DATA_ASSERT_EN_SHFT                               0x17
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_IO_DATA_DEASSERT_EN_BMSK                         0x400000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_IO_DATA_DEASSERT_EN_SHFT                             0x16
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_7_EN_BMSK                                0x10000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_7_EN_SHFT                                   0x10
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_6_EN_BMSK                                 0x8000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_6_EN_SHFT                                    0xf
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_5_EN_BMSK                                 0x4000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_5_EN_SHFT                                    0xe
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_4_EN_BMSK                                 0x2000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_4_EN_SHFT                                    0xd
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_3_EN_BMSK                                 0x1000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_3_EN_SHFT                                    0xc
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_2_EN_BMSK                                  0x800
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_2_EN_SHFT                                    0xb
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_1_EN_BMSK                                  0x400
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_1_EN_SHFT                                    0xa
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_0_EN_BMSK                                  0x200
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_IRQ_0_EN_SHFT                                    0x9
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_SYNC_IRQ_0_EN_BMSK                             0x100
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_GP_SYNC_IRQ_0_EN_SHFT                               0x8
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_CMD_ABORT_EN_BMSK                                  0x20
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_CMD_ABORT_EN_SHFT                                   0x5
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_CMD_CANCEL_EN_BMSK                                 0x10
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_CMD_CANCEL_EN_SHFT                                  0x4
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_CMD_FAILURE_EN_BMSK                                 0x8
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_CMD_FAILURE_EN_SHFT                                 0x3
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_ILLEGAL_CMD_EN_BMSK                                 0x4
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_ILLEGAL_CMD_EN_SHFT                                 0x2
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_CMD_OVERRUN_EN_BMSK                                 0x2
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_CMD_OVERRUN_EN_SHFT                                 0x1
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_CMD_DONE_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE0_GENI_S_IRQ_ENABLE_S_CMD_DONE_EN_SHFT                                    0x0

#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_ADDR(x)                                         ((x) + 0x00000048)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_RMSK                                             0xfc1ff3f
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_BMSK                          0x8000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_SHFT                               0x1b
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_BMSK                     0x4000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_SHFT                          0x1a
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_BMSK                        0x2000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_SHFT                             0x19
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_BMSK                        0x1000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_SHFT                             0x18
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_BMSK                         0x800000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_SHFT                             0x17
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_BMSK                       0x400000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_SHFT                           0x16
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_7_CLEAR_BMSK                              0x10000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_7_CLEAR_SHFT                                 0x10
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_6_CLEAR_BMSK                               0x8000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_6_CLEAR_SHFT                                  0xf
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_5_CLEAR_BMSK                               0x4000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_5_CLEAR_SHFT                                  0xe
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_4_CLEAR_BMSK                               0x2000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_4_CLEAR_SHFT                                  0xd
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_3_CLEAR_BMSK                               0x1000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_3_CLEAR_SHFT                                  0xc
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_2_CLEAR_BMSK                                0x800
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_2_CLEAR_SHFT                                  0xb
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_1_CLEAR_BMSK                                0x400
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_1_CLEAR_SHFT                                  0xa
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_0_CLEAR_BMSK                                0x200
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_IRQ_0_CLEAR_SHFT                                  0x9
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_SYNC_IRQ_0_CLEAR_BMSK                           0x100
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_GP_SYNC_IRQ_0_CLEAR_SHFT                             0x8
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_CMD_ABORT_CLEAR_BMSK                                0x20
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_CMD_ABORT_CLEAR_SHFT                                 0x5
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_CMD_CANCEL_CLEAR_BMSK                               0x10
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_CMD_CANCEL_CLEAR_SHFT                                0x4
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_CMD_FAILURE_CLEAR_BMSK                               0x8
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_CMD_FAILURE_CLEAR_SHFT                               0x3
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_ILLEGAL_CMD_CLEAR_BMSK                               0x4
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_ILLEGAL_CMD_CLEAR_SHFT                               0x2
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_CMD_OVERRUN_CLEAR_BMSK                               0x2
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_CMD_OVERRUN_CLEAR_SHFT                               0x1
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_CMD_DONE_CLEAR_BMSK                                  0x1
#define HWIO_PERIPH_SE0_GENI_S_IRQ_CLEAR_S_CMD_DONE_CLEAR_SHFT                                  0x0

#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_ADDR(x)                                        ((x) + 0x0000004c)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_BMSK                        0x8000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_SHFT                             0x1b
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_BMSK                   0x4000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_SHFT                        0x1a
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_BMSK                      0x2000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_SHFT                           0x19
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_BMSK                      0x1000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_SHFT                           0x18
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_BMSK                       0x800000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_SHFT                           0x17
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_BMSK                     0x400000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_SHFT                         0x16
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_7_EN_SET_BMSK                            0x10000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_7_EN_SET_SHFT                               0x10
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_6_EN_SET_BMSK                             0x8000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_6_EN_SET_SHFT                                0xf
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_5_EN_SET_BMSK                             0x4000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_5_EN_SET_SHFT                                0xe
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_4_EN_SET_BMSK                             0x2000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_4_EN_SET_SHFT                                0xd
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_3_EN_SET_BMSK                             0x1000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_3_EN_SET_SHFT                                0xc
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_2_EN_SET_BMSK                              0x800
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_2_EN_SET_SHFT                                0xb
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_1_EN_SET_BMSK                              0x400
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_1_EN_SET_SHFT                                0xa
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_0_EN_SET_BMSK                              0x200
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_IRQ_0_EN_SET_SHFT                                0x9
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_SYNC_IRQ_0_EN_SET_BMSK                         0x100
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_GP_SYNC_IRQ_0_EN_SET_SHFT                           0x8
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_CMD_ABORT_EN_SET_BMSK                              0x20
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_CMD_ABORT_EN_SET_SHFT                               0x5
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_CMD_CANCEL_EN_SET_BMSK                             0x10
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_CMD_CANCEL_EN_SET_SHFT                              0x4
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_CMD_FAILURE_EN_SET_BMSK                             0x8
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_CMD_FAILURE_EN_SET_SHFT                             0x3
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_ILLEGAL_CMD_EN_SET_BMSK                             0x4
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_ILLEGAL_CMD_EN_SET_SHFT                             0x2
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_CMD_OVERRUN_EN_SET_BMSK                             0x2
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_CMD_OVERRUN_EN_SET_SHFT                             0x1
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_CMD_DONE_EN_SET_BMSK                                0x1
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_SET_S_CMD_DONE_EN_SET_SHFT                                0x0

#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_ADDR(x)                                      ((x) + 0x00000050)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_RMSK                                          0xfc1ff3f
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_BMSK                    0x8000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_SHFT                         0x1b
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_BMSK               0x4000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1a
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_BMSK                  0x2000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x19
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_BMSK                  0x1000000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x18
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_BMSK                   0x800000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_SHFT                       0x17
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_BMSK                 0x400000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_SHFT                     0x16
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_7_EN_CLEAR_BMSK                        0x10000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_7_EN_CLEAR_SHFT                           0x10
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_6_EN_CLEAR_BMSK                         0x8000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_6_EN_CLEAR_SHFT                            0xf
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_5_EN_CLEAR_BMSK                         0x4000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_5_EN_CLEAR_SHFT                            0xe
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_4_EN_CLEAR_BMSK                         0x2000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_4_EN_CLEAR_SHFT                            0xd
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_3_EN_CLEAR_BMSK                         0x1000
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_3_EN_CLEAR_SHFT                            0xc
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_2_EN_CLEAR_BMSK                          0x800
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_2_EN_CLEAR_SHFT                            0xb
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_1_EN_CLEAR_BMSK                          0x400
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_1_EN_CLEAR_SHFT                            0xa
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_0_EN_CLEAR_BMSK                          0x200
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_0_EN_CLEAR_SHFT                            0x9
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_SYNC_IRQ_0_EN_CLEAR_BMSK                     0x100
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_GP_SYNC_IRQ_0_EN_CLEAR_SHFT                       0x8
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_CMD_ABORT_EN_CLEAR_BMSK                          0x20
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_CMD_ABORT_EN_CLEAR_SHFT                           0x5
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_CMD_CANCEL_EN_CLEAR_BMSK                         0x10
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_CMD_CANCEL_EN_CLEAR_SHFT                          0x4
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_CMD_FAILURE_EN_CLEAR_BMSK                         0x8
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_CMD_FAILURE_EN_CLEAR_SHFT                         0x3
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_ILLEGAL_CMD_EN_CLEAR_BMSK                         0x4
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_ILLEGAL_CMD_EN_CLEAR_SHFT                         0x2
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_CMD_OVERRUN_EN_CLEAR_BMSK                         0x2
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_CMD_OVERRUN_EN_CLEAR_SHFT                         0x1
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_CMD_DONE_EN_CLEAR_BMSK                            0x1
#define HWIO_PERIPH_SE0_GENI_S_IRQ_EN_CLEAR_S_CMD_DONE_EN_CLEAR_SHFT                            0x0

#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_ADDR(x)                                     ((x) + 0x00000060)
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_RMSK                                               0x7
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_M_RX_DATA_IRQ_BMSK                                 0x4
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_M_RX_DATA_IRQ_SHFT                                 0x2
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_M_IO3_IRQ_BMSK                                     0x2
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_M_IO3_IRQ_SHFT                                     0x1
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_M_IO2_IRQ_BMSK                                     0x1
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_STATUS_M_IO2_IRQ_SHFT                                     0x0

#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_ADDR(x)                                     ((x) + 0x00000064)
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_RMSK                                               0x7
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_M_RX_DATA_IRQ_EN_BMSK                              0x4
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_M_RX_DATA_IRQ_EN_SHFT                              0x2
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_M_IO3_IRQ_EN_BMSK                                  0x2
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_M_IO3_IRQ_EN_SHFT                                  0x1
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_M_IO2_IRQ_EN_BMSK                                  0x1
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_ENABLE_M_IO2_IRQ_EN_SHFT                                  0x0

#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_CLEAR_ADDR(x)                                      ((x) + 0x00000068)
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_CLEAR_RMSK                                                0x7
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_M_HW_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_CLEAR_M_RX_DATA_IRQ_CLEAR_BMSK                            0x4
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_CLEAR_M_RX_DATA_IRQ_CLEAR_SHFT                            0x2
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_CLEAR_M_IO3_IRQ_CLEAR_BMSK                                0x2
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_CLEAR_M_IO3_IRQ_CLEAR_SHFT                                0x1
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_CLEAR_M_IO2_IRQ_CLEAR_BMSK                                0x1
#define HWIO_PERIPH_SE0_GENI_M_HW_IRQ_CLEAR_M_IO2_IRQ_CLEAR_SHFT                                0x0

#define HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_ADDR(x)                                   ((x) + 0x00000070)
#define HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_RMSK                                             0x3
#define HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_IN(x))
#define HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_HIZ_CTRL_BMSK                          0x2
#define HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_HIZ_CTRL_SHFT                          0x1
#define HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_MODE_EN_BMSK                           0x1
#define HWIO_PERIPH_SE0_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_MODE_EN_SHFT                           0x0

#define HWIO_PERIPH_SE0_GENI_TX_FIFOn_ADDR(base,n)                                       ((base) + 0x00000100 + 0x4 * (n))
#define HWIO_PERIPH_SE0_GENI_TX_FIFOn_RMSK                                               0xffffffff
#define HWIO_PERIPH_SE0_GENI_TX_FIFOn_MAXn                                                       15
#define HWIO_PERIPH_SE0_GENI_TX_FIFOn_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_SE0_GENI_TX_FIFOn_ADDR(base,n),val)
#define HWIO_PERIPH_SE0_GENI_TX_FIFOn_TX_DATA_BMSK                                       0xffffffff
#define HWIO_PERIPH_SE0_GENI_TX_FIFOn_TX_DATA_SHFT                                              0x0

#define HWIO_PERIPH_SE0_GENI_RX_FIFOn_ADDR(base,n)                                       ((base) + 0x00000180 + 0x4 * (n))
#define HWIO_PERIPH_SE0_GENI_RX_FIFOn_RMSK                                               0xffffffff
#define HWIO_PERIPH_SE0_GENI_RX_FIFOn_MAXn                                                       15
#define HWIO_PERIPH_SE0_GENI_RX_FIFOn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_RX_FIFOn_ADDR(base,n), HWIO_PERIPH_SE0_GENI_RX_FIFOn_RMSK)
#define HWIO_PERIPH_SE0_GENI_RX_FIFOn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_RX_FIFOn_ADDR(base,n), mask)
#define HWIO_PERIPH_SE0_GENI_RX_FIFOn_RX_DATA_BMSK                                       0xffffffff
#define HWIO_PERIPH_SE0_GENI_RX_FIFOn_RX_DATA_SHFT                                              0x0

#define HWIO_PERIPH_SE0_GENI_TX_FIFO_STATUS_ADDR(x)                                      ((x) + 0x00000200)
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_STATUS_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_TX_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_TX_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_STATUS_TX_AFIFO_WC_BMSK                             0xf0000000
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_STATUS_TX_AFIFO_WC_SHFT                                   0x1c
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_STATUS_TX_FIFO_WC_BMSK                               0xfffffff
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_STATUS_TX_FIFO_WC_SHFT                                     0x0

#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_ADDR(x)                                      ((x) + 0x00000204)
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_RX_LAST_BMSK                                 0x80000000
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_RX_LAST_SHFT                                       0x1f
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_BMSK                      0x70000000
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_SHFT                            0x1c
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_RX_AFIFO_WC_BMSK                              0xe000000
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_RX_AFIFO_WC_SHFT                                   0x19
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_RX_FIFO_WC_BMSK                               0x1ffffff
#define HWIO_PERIPH_SE0_GENI_RX_FIFO_STATUS_RX_FIFO_WC_SHFT                                     0x0

#define HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_ADDR(x)                                   ((x) + 0x00000208)
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_RMSK                                            0x1f
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_IN(x))
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_TX_FIFO_THRESHOLD_BMSK                          0x1f
#define HWIO_PERIPH_SE0_GENI_TX_FIFO_THRESHOLD_TX_FIFO_THRESHOLD_SHFT                           0x0

#define HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_ADDR(x)                                    ((x) + 0x0000020c)
#define HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_RMSK                                             0x3f
#define HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_TX_WATERMARK_BMSK                                0x3f
#define HWIO_PERIPH_SE0_GENI_TX_WATERMARK_REG_TX_WATERMARK_SHFT                                 0x0

#define HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_ADDR(x)                                    ((x) + 0x00000210)
#define HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_RMSK                                             0x3f
#define HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_RX_WATERMARK_BMSK                                0x3f
#define HWIO_PERIPH_SE0_GENI_RX_WATERMARK_REG_RX_WATERMARK_SHFT                                 0x0

#define HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_ADDR(x)                                ((x) + 0x00000214)
#define HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_RMSK                                         0x3f
#define HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_RX_RFR_WATERMARK_BMSK                        0x3f
#define HWIO_PERIPH_SE0_GENI_RX_RFR_WATERMARK_REG_RX_RFR_WATERMARK_SHFT                         0x0

#define HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_ADDR(x)                                       ((x) + 0x00000300)
#define HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_RMSK                                                0x3f
#define HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_IN(x))
#define HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_GP_OUTPUT_BMSK                                      0x3f
#define HWIO_PERIPH_SE0_GENI_GP_OUTPUT_REG_GP_OUTPUT_SHFT                                       0x0

#define HWIO_PERIPH_SE0_GENI_IOS_ADDR(x)                                                 ((x) + 0x00000308)
#define HWIO_PERIPH_SE0_GENI_IOS_RMSK                                                           0x7
#define HWIO_PERIPH_SE0_GENI_IOS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_IOS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_IOS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_IOS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_IOS_IO3_DATA_IN_BMSK                                               0x4
#define HWIO_PERIPH_SE0_GENI_IOS_IO3_DATA_IN_SHFT                                               0x2
#define HWIO_PERIPH_SE0_GENI_IOS_IO2_DATA_IN_BMSK                                               0x2
#define HWIO_PERIPH_SE0_GENI_IOS_IO2_DATA_IN_SHFT                                               0x1
#define HWIO_PERIPH_SE0_GENI_IOS_RX_DATA_IN_BMSK                                                0x1
#define HWIO_PERIPH_SE0_GENI_IOS_RX_DATA_IN_SHFT                                                0x0

#define HWIO_PERIPH_SE0_GENI_M_GP_LENGTH_ADDR(x)                                         ((x) + 0x00000310)
#define HWIO_PERIPH_SE0_GENI_M_GP_LENGTH_RMSK                                            0xffffffff
#define HWIO_PERIPH_SE0_GENI_M_GP_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_M_GP_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_M_GP_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_M_GP_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_M_GP_LENGTH_M_GP_LENGTH_BMSK                                0xffffffff
#define HWIO_PERIPH_SE0_GENI_M_GP_LENGTH_M_GP_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE0_GENI_S_GP_LENGTH_ADDR(x)                                         ((x) + 0x00000314)
#define HWIO_PERIPH_SE0_GENI_S_GP_LENGTH_RMSK                                            0xffffffff
#define HWIO_PERIPH_SE0_GENI_S_GP_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_S_GP_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_S_GP_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_S_GP_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_S_GP_LENGTH_S_GP_LENGTH_BMSK                                0xffffffff
#define HWIO_PERIPH_SE0_GENI_S_GP_LENGTH_S_GP_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_ADDR(x)                                           ((x) + 0x00000320)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_RMSK                                                     0xf
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_M_RX_DATA_IRQ_EN_BMSK                                    0x8
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_M_RX_DATA_IRQ_EN_SHFT                                    0x3
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_M_IO3_IRQ_EN_BMSK                                        0x4
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_M_IO3_IRQ_EN_SHFT                                        0x2
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_M_IO2_IRQ_EN_BMSK                                        0x2
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_M_IO2_IRQ_EN_SHFT                                        0x1
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_M_IBI_IRQ_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_EN_M_IBI_IRQ_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x)                             ((x) + 0x00000324)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_RMSK                                       0xf
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_IN(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_RX_DATA_IRQ_IGNORE_BMSK                  0x8
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_RX_DATA_IRQ_IGNORE_SHFT                  0x3
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO3_IRQ_IGNORE_BMSK                      0x4
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO3_IRQ_IGNORE_SHFT                      0x2
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO2_IRQ_IGNORE_BMSK                      0x2
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO2_IRQ_IGNORE_SHFT                      0x1
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IBI_IRQ_IGNORE_BMSK                      0x1
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IBI_IRQ_IGNORE_SHFT                      0x0

#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x)                                  ((x) + 0x00000330)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_RMSK                                            0x3
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_IN(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_STOP_STALL_BMSK                 0x2
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_STOP_STALL_SHFT                 0x1
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_7E_BMSK                         0x1
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_7E_SHFT                         0x0

#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_ADDR(x)                                           ((x) + 0x00000340)
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_RMSK                                              0xffffffff
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_TIMESTAMP_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_TIMESTAMP_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_TIMESTAMP_BMSK                                    0xffffffff
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_TIMESTAMP_SHFT                                           0x0

#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_MSB_ADDR(x)                                       ((x) + 0x00000344)
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_MSB_RMSK                                          0xffffffff
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_MSB_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_TIMESTAMP_MSB_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_MSB_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_TIMESTAMP_MSB_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_MSB_TIMESTAMP_BMSK                                0xffffffff
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_MSB_TIMESTAMP_SHFT                                       0x0

#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x)                               ((x) + 0x00000348)
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_RMSK                                         0x1
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_IN(x))
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_HW_IRQ_SAMP_EN_BMSK                          0x1
#define HWIO_PERIPH_SE0_GENI_TIMESTAMP_SAMP_ENABLE_HW_IRQ_SAMP_EN_SHFT                          0x0

#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x)                                ((x) + 0x00000350)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_RMSK                                   0xffffffff
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_IN(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_OPCODE_BMSK                  0xf8000000
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_OPCODE_SHFT                        0x1b
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_PARAM_BMSK                    0x7ffffff
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_PARAM_SHFT                          0x0

#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x)                                ((x) + 0x00000354)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_RMSK                                   0xffffffff
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_IN(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_OPCODE_BMSK                  0xf8000000
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_OPCODE_SHFT                        0x1b
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_PARAM_BMSK                    0x7ffffff
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_PARAM_SHFT                          0x0

#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x)                            ((x) + 0x00000358)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_RMSK                               0xffffffff
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_IN(x))
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_OPCODE_BMSK          0xf8000000
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_OPCODE_SHFT                0x1b
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_PARAM_BMSK            0x7ffffff
#define HWIO_PERIPH_SE0_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_PARAM_SHFT                  0x0

#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_ADDR(x)                                           ((x) + 0x00000360)
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RMSK                                              0x13131300
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_STATUS_BMSK                        0x10000000
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_STATUS_SHFT                              0x1c
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RX_DATA_IN_DETECTION_VAL_BMSK                      0x2000000
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RX_DATA_IN_DETECTION_VAL_SHFT                           0x19
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_BMSK                                0x1000000
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_SHFT                                     0x18
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO3_IRQ_EN_STATUS_BMSK                              0x100000
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO3_IRQ_EN_STATUS_SHFT                                  0x14
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO3_IN_DETECTION_VAL_BMSK                            0x20000
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO3_IN_DETECTION_VAL_SHFT                               0x11
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO3_IRQ_EN_BMSK                                      0x10000
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO3_IRQ_EN_SHFT                                         0x10
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO2_IRQ_EN_STATUS_BMSK                                0x1000
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO2_IRQ_EN_STATUS_SHFT                                   0xc
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO2_IN_DETECTION_VAL_BMSK                              0x200
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO2_IN_DETECTION_VAL_SHFT                                0x9
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO2_IRQ_EN_BMSK                                        0x100
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_IO2_IRQ_EN_SHFT                                          0x8

#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_ADDR(x)                                   ((x) + 0x00000364)
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_RMSK                                           0x111
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_IN(x))
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_RX_DATA_IRQ_EN_RECOVER_SET_BMSK                0x100
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_RX_DATA_IRQ_EN_RECOVER_SET_SHFT                  0x8
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_IO3_IRQ_EN_RECOVER_SET_BMSK                     0x10
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_IO3_IRQ_EN_RECOVER_SET_SHFT                      0x4
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_IO2_IRQ_EN_RECOVER_SET_BMSK                      0x1
#define HWIO_PERIPH_SE0_GENI_SW_IRQ_EN_RECOVER_IO2_IRQ_EN_RECOVER_SET_SHFT                      0x0

#define HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_ADDR(x)                                         ((x) + 0x000004a0)
#define HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_RMSK                                                   0x1
#define HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_IN(x))
#define HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_MEM2MEM_DMA_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE0_GENI_MEM2MEM_DMA_MEM2MEM_DMA_EN_SHFT                                    0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE0_QUPV3_SE_DMA
 *--------------------------------------------------------------------------*/

#define PERIPH_SE0_QUPV3_SE_DMA_REG_BASE                                            (PERIPH_PERIPH_MOD_BASE      + 0x00080c00)
#define PERIPH_SE0_QUPV3_SE_DMA_REG_BASE_SIZE                                       0x400
#define PERIPH_SE0_QUPV3_SE_DMA_REG_BASE_USED                                       0x248

#define HWIO_PERIPH_SE0_DMA_TX_PTR_L_ADDR(x)                                        ((x) + 0x00000030)
#define HWIO_PERIPH_SE0_DMA_TX_PTR_L_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE0_DMA_TX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_TX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_TX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_TX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_TX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_TX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_TX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_TX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_TX_PTR_L_IN(x))
#define HWIO_PERIPH_SE0_DMA_TX_PTR_L_TX_PTR_L_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE0_DMA_TX_PTR_L_TX_PTR_L_SHFT                                         0x0

#define HWIO_PERIPH_SE0_DMA_TX_PTR_H_ADDR(x)                                        ((x) + 0x00000034)
#define HWIO_PERIPH_SE0_DMA_TX_PTR_H_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE0_DMA_TX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_TX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_TX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_TX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_TX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_TX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_TX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_TX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_TX_PTR_H_IN(x))
#define HWIO_PERIPH_SE0_DMA_TX_PTR_H_TX_PTR_H_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE0_DMA_TX_PTR_H_TX_PTR_H_SHFT                                         0x0

#define HWIO_PERIPH_SE0_DMA_TX_ATTR_ADDR(x)                                         ((x) + 0x00000038)
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_RMSK                                                 0xf0f
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_TX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_TX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_TX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_TX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_TX_ATTR_IN(x))
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_GPII_INDEX_BMSK                                      0xf00
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_GPII_INDEX_SHFT                                        0x8
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_REQ_PRIORITY_BMSK                                      0x8
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_REQ_PRIORITY_SHFT                                      0x3
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_DMA_OPERATION_BMSK                                     0x6
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_DMA_OPERATION_SHFT                                     0x1
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_EOT_BMSK                                               0x1
#define HWIO_PERIPH_SE0_DMA_TX_ATTR_EOT_SHFT                                               0x0

#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_ADDR(x)                                       ((x) + 0x0000003c)
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_RMSK                                            0xffffff
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_TX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_TX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_TX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_TX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_TX_LENGTH_IN(x))
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_TX_LENGTH_BMSK                                  0xffffff
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_TX_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_ADDR(x)                                     ((x) + 0x00000040)
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_RMSK                                           0x3dfef
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_EOT_2_BMSK                                     0x20000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_EOT_2_SHFT                                        0x11
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_DMA_2_DONE_BMSK                                0x10000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_DMA_2_DONE_SHFT                                   0x10
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_GENI_CMD_FAILURE_BMSK                           0x8000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_GENI_CMD_FAILURE_SHFT                              0xf
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_GENI_CANCEL_IRQ_BMSK                            0x4000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_GENI_CANCEL_IRQ_SHFT                               0xe
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_GENI_GP_IRQ_BMSK                                0x1fe0
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_GENI_GP_IRQ_SHFT                                   0x5
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_RESET_DONE_BMSK                                    0x8
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_RESET_DONE_SHFT                                    0x3
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_SBE_BMSK                                           0x4
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_SBE_SHFT                                           0x2
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_EOT_BMSK                                           0x2
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_EOT_SHFT                                           0x1
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_DMA_DONE_BMSK                                      0x1
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_STAT_DMA_DONE_SHFT                                      0x0

#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_ADDR(x)                                      ((x) + 0x00000044)
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_RMSK                                            0x3dfef
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_EOT_2_CLR_BMSK                                  0x20000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_EOT_2_CLR_SHFT                                     0x11
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_DMA_2_DONE_CLR_BMSK                             0x10000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_DMA_2_DONE_CLR_SHFT                                0x10
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_GENI_CMD_FAILURE_CLR_BMSK                        0x8000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_GENI_CMD_FAILURE_CLR_SHFT                           0xf
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_BMSK                         0x4000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_SHFT                            0xe
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_GENI_GP_IRQ_CLR_BMSK                             0x1fe0
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_GENI_GP_IRQ_CLR_SHFT                                0x5
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_RESET_DONE_CLR_BMSK                                 0x8
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_RESET_DONE_CLR_SHFT                                 0x3
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_SBE_CLR_BMSK                                        0x4
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_SBE_CLR_SHFT                                        0x2
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_EOT_CLR_BMSK                                        0x2
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_EOT_CLR_SHFT                                        0x1
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_DMA_DONE_CLR_BMSK                                   0x1
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_CLR_DMA_DONE_CLR_SHFT                                   0x0

#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_ADDR(x)                                       ((x) + 0x00000048)
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_RMSK                                             0x3dfef
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_EOT_2_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_EOT_2_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_DMA_2_DONE_EN_BMSK                               0x10000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_DMA_2_DONE_EN_SHFT                                  0x10
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_GENI_CMD_FAILURE_EN_BMSK                          0x8000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_GENI_CMD_FAILURE_EN_SHFT                             0xf
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_GENI_CANCEL_IRQ_EN_BMSK                           0x4000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_GENI_CANCEL_IRQ_EN_SHFT                              0xe
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_GENI_GP_IRQ_EN_BMSK                               0x1fe0
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_GENI_GP_IRQ_EN_SHFT                                  0x5
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_RESET_DONE_EN_BMSK                                   0x8
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_RESET_DONE_EN_SHFT                                   0x3
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SBE_EN_BMSK                                          0x4
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SBE_EN_SHFT                                          0x2
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_EOT_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_EOT_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_DMA_DONE_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_DMA_DONE_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_ADDR(x)                                   ((x) + 0x0000004c)
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_RMSK                                         0x3dfef
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_EOT_2_EN_SET_BMSK                            0x20000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_EOT_2_EN_SET_SHFT                               0x11
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_DMA_2_DONE_EN_SET_BMSK                       0x10000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_DMA_2_DONE_EN_SET_SHFT                          0x10
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_BMSK                  0x8000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_SHFT                     0xf
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_BMSK                   0x4000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_SHFT                      0xe
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_BMSK                       0x1fe0
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_SHFT                          0x5
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_RESET_DONE_EN_SET_BMSK                           0x8
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_RESET_DONE_EN_SET_SHFT                           0x3
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_SBE_EN_SET_BMSK                                  0x4
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_SBE_EN_SET_SHFT                                  0x2
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_EOT_EN_SET_BMSK                                  0x2
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_EOT_EN_SET_SHFT                                  0x1
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_DMA_DONE_EN_SET_BMSK                             0x1
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_SET_DMA_DONE_EN_SET_SHFT                             0x0

#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_ADDR(x)                                   ((x) + 0x00000050)
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_RMSK                                         0x3dfef
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_EOT_2_EN_CLR_BMSK                            0x20000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_EOT_2_EN_CLR_SHFT                               0x11
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_BMSK                       0x10000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_SHFT                          0x10
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_BMSK                  0x8000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_SHFT                     0xf
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_BMSK                   0x4000
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_SHFT                      0xe
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_BMSK                       0x1fe0
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_SHFT                          0x5
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_RESET_DONE_EN_CLR_BMSK                           0x8
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_RESET_DONE_EN_CLR_SHFT                           0x3
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_SBE_EN_CLR_BMSK                                  0x4
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_SBE_EN_CLR_SHFT                                  0x2
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_EOT_EN_CLR_BMSK                                  0x2
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_EOT_EN_CLR_SHFT                                  0x1
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_DMA_DONE_EN_CLR_BMSK                             0x1
#define HWIO_PERIPH_SE0_DMA_TX_IRQ_EN_CLR_DMA_DONE_EN_CLR_SHFT                             0x0

#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_IN_ADDR(x)                                    ((x) + 0x00000054)
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_IN_RMSK                                         0xffffff
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_IN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_TX_LENGTH_IN_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_IN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_TX_LENGTH_IN_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_IN_TX_LENGTH_IN_BMSK                            0xffffff
#define HWIO_PERIPH_SE0_DMA_TX_LENGTH_IN_TX_LENGTH_IN_SHFT                                 0x0

#define HWIO_PERIPH_SE0_DMA_TX_FSM_RST_ADDR(x)                                      ((x) + 0x00000058)
#define HWIO_PERIPH_SE0_DMA_TX_FSM_RST_RMSK                                                0x1
#define HWIO_PERIPH_SE0_DMA_TX_FSM_RST_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_TX_FSM_RST_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_TX_FSM_RST_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_TX_FSM_RST_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_TX_FSM_RST_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_TX_FSM_RST_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_TX_FSM_RST_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_TX_FSM_RST_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_TX_FSM_RST_IN(x))
#define HWIO_PERIPH_SE0_DMA_TX_FSM_RST_TX_FSM_RST_BMSK                                     0x1
#define HWIO_PERIPH_SE0_DMA_TX_FSM_RST_TX_FSM_RST_SHFT                                     0x0

#define HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_ADDR(x)                               ((x) + 0x0000005c)
#define HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_RMSK                                         0x3
#define HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_IN(x))
#define HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_TX_MAX_BURST_SIZE_BMSK                       0x3
#define HWIO_PERIPH_SE0_DMA_TX_MAX_BURST_SIZE_TX_MAX_BURST_SIZE_SHFT                       0x0

#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_ADDR(x)                                      ((x) + 0x00000060)
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_IN(x))
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_TX_PTR_L_BMSK                                0xffffffff
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_L_TX_PTR_L_SHFT                                       0x0

#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_ADDR(x)                                      ((x) + 0x00000064)
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_IN(x))
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_TX_PTR_H_BMSK                                0xffffffff
#define HWIO_PERIPH_SE0_DMA_2_TX_PTR_H_TX_PTR_H_SHFT                                       0x0

#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_ADDR(x)                                       ((x) + 0x00000068)
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_RMSK                                               0xf0f
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_2_TX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_2_TX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_2_TX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_2_TX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_2_TX_ATTR_IN(x))
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_GPII_INDEX_BMSK                                    0xf00
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_GPII_INDEX_SHFT                                      0x8
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_REQ_PRIORITY_BMSK                                    0x8
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_REQ_PRIORITY_SHFT                                    0x3
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_DMA_OPERATION_BMSK                                   0x6
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_DMA_OPERATION_SHFT                                   0x1
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_EOT_BMSK                                             0x1
#define HWIO_PERIPH_SE0_DMA_2_TX_ATTR_EOT_SHFT                                             0x0

#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_ADDR(x)                                     ((x) + 0x0000006c)
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_RMSK                                          0xffffff
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_IN(x))
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_TX_LENGTH_BMSK                                0xffffff
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_TX_LENGTH_SHFT                                     0x0

#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_IN_ADDR(x)                                  ((x) + 0x00000070)
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_IN_RMSK                                       0xffffff
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_IN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_IN_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_IN_TX_LENGTH_IN_BMSK                          0xffffff
#define HWIO_PERIPH_SE0_DMA_2_TX_LENGTH_IN_TX_LENGTH_IN_SHFT                               0x0

#define HWIO_PERIPH_SE0_DMA_RX_PTR_L_ADDR(x)                                        ((x) + 0x00000130)
#define HWIO_PERIPH_SE0_DMA_RX_PTR_L_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE0_DMA_RX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_RX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_RX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_RX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_RX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_RX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_RX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_RX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_RX_PTR_L_IN(x))
#define HWIO_PERIPH_SE0_DMA_RX_PTR_L_RX_PTR_L_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE0_DMA_RX_PTR_L_RX_PTR_L_SHFT                                         0x0

#define HWIO_PERIPH_SE0_DMA_RX_PTR_H_ADDR(x)                                        ((x) + 0x00000134)
#define HWIO_PERIPH_SE0_DMA_RX_PTR_H_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE0_DMA_RX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_RX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_RX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_RX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_RX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_RX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_RX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_RX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_RX_PTR_H_IN(x))
#define HWIO_PERIPH_SE0_DMA_RX_PTR_H_RX_PTR_H_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE0_DMA_RX_PTR_H_RX_PTR_H_SHFT                                         0x0

#define HWIO_PERIPH_SE0_DMA_RX_ATTR_ADDR(x)                                         ((x) + 0x00000138)
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_RMSK                                                 0xf0e
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_RX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_RX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_RX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_RX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_RX_ATTR_IN(x))
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_GPII_INDEX_BMSK                                      0xf00
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_GPII_INDEX_SHFT                                        0x8
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_REQ_PRIORITY_BMSK                                      0x8
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_REQ_PRIORITY_SHFT                                      0x3
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_DMA_OPERATION_BMSK                                     0x6
#define HWIO_PERIPH_SE0_DMA_RX_ATTR_DMA_OPERATION_SHFT                                     0x1

#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_ADDR(x)                                       ((x) + 0x0000013c)
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_RMSK                                            0xffffff
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_RX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_RX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_RX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_RX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_RX_LENGTH_IN(x))
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_RX_LENGTH_BMSK                                  0xffffff
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_RX_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_ADDR(x)                                     ((x) + 0x00000140)
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_RMSK                                           0x3dfff
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_EOT_2_BMSK                                     0x20000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_EOT_2_SHFT                                        0x11
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_DMA_2_DONE_BMSK                                0x10000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_DMA_2_DONE_SHFT                                   0x10
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_GENI_CMD_FAILURE_BMSK                           0x8000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_GENI_CMD_FAILURE_SHFT                              0xf
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_GENI_CANCEL_IRQ_BMSK                            0x4000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_GENI_CANCEL_IRQ_SHFT                               0xe
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_GENI_GP_IRQ_BMSK                                0x1fe0
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_GENI_GP_IRQ_SHFT                                   0x5
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_FLUSH_DONE_BMSK                                   0x10
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_FLUSH_DONE_SHFT                                    0x4
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_RESET_DONE_BMSK                                    0x8
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_RESET_DONE_SHFT                                    0x3
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_SBE_BMSK                                           0x4
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_SBE_SHFT                                           0x2
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_EOT_BMSK                                           0x2
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_EOT_SHFT                                           0x1
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_DMA_DONE_BMSK                                      0x1
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_STAT_DMA_DONE_SHFT                                      0x0

#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_ADDR(x)                                      ((x) + 0x00000144)
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_RMSK                                            0x3dfff
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_EOT_2_CLR_BMSK                                  0x20000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_EOT_2_CLR_SHFT                                     0x11
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_DMA_2_DONE_CLR_BMSK                             0x10000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_DMA_2_DONE_CLR_SHFT                                0x10
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_GENI_CMD_FAILURE_CLR_BMSK                        0x8000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_GENI_CMD_FAILURE_CLR_SHFT                           0xf
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_BMSK                         0x4000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_SHFT                            0xe
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_GENI_GP_IRQ_CLR_BMSK                             0x1fe0
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_GENI_GP_IRQ_CLR_SHFT                                0x5
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_FLUSH_DONE_CLR_BMSK                                0x10
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_FLUSH_DONE_CLR_SHFT                                 0x4
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_RESET_DONE_CLR_BMSK                                 0x8
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_RESET_DONE_CLR_SHFT                                 0x3
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_SBE_CLR_BMSK                                        0x4
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_SBE_CLR_SHFT                                        0x2
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_EOT_CLR_BMSK                                        0x2
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_EOT_CLR_SHFT                                        0x1
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_DMA_DONE_CLR_BMSK                                   0x1
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_CLR_DMA_DONE_CLR_SHFT                                   0x0

#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_ADDR(x)                                       ((x) + 0x00000148)
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_RMSK                                             0x3dfff
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_EOT_2_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_EOT_2_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_DMA_2_DONE_EN_BMSK                               0x10000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_DMA_2_DONE_EN_SHFT                                  0x10
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_GENI_CMD_FAILURE_EN_BMSK                          0x8000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_GENI_CMD_FAILURE_EN_SHFT                             0xf
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_GENI_CANCEL_IRQ_EN_BMSK                           0x4000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_GENI_CANCEL_IRQ_EN_SHFT                              0xe
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_GENI_GP_IRQ_EN_BMSK                               0x1fe0
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_GENI_GP_IRQ_EN_SHFT                                  0x5
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_FLUSH_DONE_EN_BMSK                                  0x10
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_FLUSH_DONE_EN_SHFT                                   0x4
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_RESET_DONE_EN_BMSK                                   0x8
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_RESET_DONE_EN_SHFT                                   0x3
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SBE_EN_BMSK                                          0x4
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SBE_EN_SHFT                                          0x2
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_EOT_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_EOT_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_DMA_DONE_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_DMA_DONE_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_ADDR(x)                                   ((x) + 0x0000014c)
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_RMSK                                         0x3dfff
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_EOT_2_EN_SET_BMSK                            0x20000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_EOT_2_EN_SET_SHFT                               0x11
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_DMA_2_DONE_EN_SET_BMSK                       0x10000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_DMA_2_DONE_EN_SET_SHFT                          0x10
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_BMSK                  0x8000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_SHFT                     0xf
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_BMSK                   0x4000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_SHFT                      0xe
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_BMSK                       0x1fe0
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_SHFT                          0x5
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_FLUSH_DONE_EN_SET_BMSK                          0x10
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_FLUSH_DONE_EN_SET_SHFT                           0x4
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_RESET_DONE_EN_SET_BMSK                           0x8
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_RESET_DONE_EN_SET_SHFT                           0x3
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_SBE_EN_SET_BMSK                                  0x4
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_SBE_EN_SET_SHFT                                  0x2
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_EOT_EN_SET_BMSK                                  0x2
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_EOT_EN_SET_SHFT                                  0x1
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_DMA_DONE_EN_SET_BMSK                             0x1
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_SET_DMA_DONE_EN_SET_SHFT                             0x0

#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_ADDR(x)                                   ((x) + 0x00000150)
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_RMSK                                         0x3dfff
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_EOT_2_EN_CLR_BMSK                            0x20000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_EOT_2_EN_CLR_SHFT                               0x11
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_BMSK                       0x10000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_SHFT                          0x10
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_BMSK                  0x8000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_SHFT                     0xf
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_BMSK                   0x4000
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_SHFT                      0xe
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_BMSK                       0x1fe0
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_SHFT                          0x5
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_FLUSH_DONE_EN_CLR_BMSK                          0x10
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_FLUSH_DONE_EN_CLR_SHFT                           0x4
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_RESET_DONE_EN_CLR_BMSK                           0x8
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_RESET_DONE_EN_CLR_SHFT                           0x3
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_SBE_EN_CLR_BMSK                                  0x4
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_SBE_EN_CLR_SHFT                                  0x2
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_EOT_EN_CLR_BMSK                                  0x2
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_EOT_EN_CLR_SHFT                                  0x1
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_DMA_DONE_EN_CLR_BMSK                             0x1
#define HWIO_PERIPH_SE0_DMA_RX_IRQ_EN_CLR_DMA_DONE_EN_CLR_SHFT                             0x0

#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_IN_ADDR(x)                                    ((x) + 0x00000154)
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_IN_RMSK                                         0xffffff
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_IN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_RX_LENGTH_IN_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_IN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_RX_LENGTH_IN_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_IN_RX_LENGTH_IN_BMSK                            0xffffff
#define HWIO_PERIPH_SE0_DMA_RX_LENGTH_IN_RX_LENGTH_IN_SHFT                                 0x0

#define HWIO_PERIPH_SE0_DMA_RX_FSM_RST_ADDR(x)                                      ((x) + 0x00000158)
#define HWIO_PERIPH_SE0_DMA_RX_FSM_RST_RMSK                                                0x1
#define HWIO_PERIPH_SE0_DMA_RX_FSM_RST_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_RX_FSM_RST_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_RX_FSM_RST_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_RX_FSM_RST_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_RX_FSM_RST_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_RX_FSM_RST_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_RX_FSM_RST_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_RX_FSM_RST_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_RX_FSM_RST_IN(x))
#define HWIO_PERIPH_SE0_DMA_RX_FSM_RST_RX_FSM_RST_BMSK                                     0x1
#define HWIO_PERIPH_SE0_DMA_RX_FSM_RST_RX_FSM_RST_SHFT                                     0x0

#define HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_ADDR(x)                               ((x) + 0x0000015c)
#define HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_RMSK                                         0x3
#define HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_IN(x))
#define HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_RX_MAX_BURST_SIZE_BMSK                       0x3
#define HWIO_PERIPH_SE0_DMA_RX_MAX_BURST_SIZE_RX_MAX_BURST_SIZE_SHFT                       0x0

#define HWIO_PERIPH_SE0_DMA_RX_FLUSH_ADDR(x)                                        ((x) + 0x00000160)
#define HWIO_PERIPH_SE0_DMA_RX_FLUSH_RMSK                                                  0x1
#define HWIO_PERIPH_SE0_DMA_RX_FLUSH_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_RX_FLUSH_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_RX_FLUSH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_RX_FLUSH_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_RX_FLUSH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_RX_FLUSH_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_RX_FLUSH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_RX_FLUSH_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_RX_FLUSH_IN(x))
#define HWIO_PERIPH_SE0_DMA_RX_FLUSH_RX_FLUSH_BMSK                                         0x1
#define HWIO_PERIPH_SE0_DMA_RX_FLUSH_RX_FLUSH_SHFT                                         0x0

#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_ADDR(x)                                      ((x) + 0x00000164)
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_IN(x))
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_RX_PTR_L_BMSK                                0xffffffff
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_L_RX_PTR_L_SHFT                                       0x0

#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_ADDR(x)                                      ((x) + 0x00000168)
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_IN(x))
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_RX_PTR_H_BMSK                                0xffffffff
#define HWIO_PERIPH_SE0_DMA_2_RX_PTR_H_RX_PTR_H_SHFT                                       0x0

#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_ADDR(x)                                       ((x) + 0x0000016c)
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_RMSK                                               0xf0e
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_2_RX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_2_RX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_2_RX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_2_RX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_2_RX_ATTR_IN(x))
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_GPII_INDEX_BMSK                                    0xf00
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_GPII_INDEX_SHFT                                      0x8
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_REQ_PRIORITY_BMSK                                    0x8
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_REQ_PRIORITY_SHFT                                    0x3
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_DMA_OPERATION_BMSK                                   0x6
#define HWIO_PERIPH_SE0_DMA_2_RX_ATTR_DMA_OPERATION_SHFT                                   0x1

#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_ADDR(x)                                     ((x) + 0x00000170)
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_RMSK                                          0xffffff
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_IN(x))
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_RX_LENGTH_BMSK                                0xffffff
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_RX_LENGTH_SHFT                                     0x0

#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_IN_ADDR(x)                                  ((x) + 0x00000174)
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_IN_RMSK                                       0xffffff
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_IN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_IN_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_IN_RX_LENGTH_IN_BMSK                          0xffffff
#define HWIO_PERIPH_SE0_DMA_2_RX_LENGTH_IN_RX_LENGTH_IN_SHFT                               0x0

#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_ADDR(x)                                ((x) + 0x00000214)
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_RMSK                                          0xf
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_ADDR(x))
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_ADDR(x), m)
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_ADDR(x),v)
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_ADDR(x),m,v,HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_IN(x))
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_GENI_S_IRQ_HIGH_PRIORITY_BMSK                 0x8
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_GENI_S_IRQ_HIGH_PRIORITY_SHFT                 0x3
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_GENI_M_IRQ_HIGH_PRIORITY_BMSK                 0x4
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_GENI_M_IRQ_HIGH_PRIORITY_SHFT                 0x2
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_RX_IRQ_HIGH_PRIORITY_BMSK                     0x2
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_RX_IRQ_HIGH_PRIORITY_SHFT                     0x1
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_TX_IRQ_HIGH_PRIORITY_BMSK                     0x1
#define HWIO_PERIPH_SE0_SE_IRQ_HIGH_PRIORITY_TX_IRQ_HIGH_PRIORITY_SHFT                     0x0

#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_ADDR(x)                                     ((x) + 0x00000218)
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_RMSK                                               0xf
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_ADDR(x))
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_ADDR(x), m)
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_ADDR(x),v)
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_ADDR(x),m,v,HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_IN(x))
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_GENI_S_EVENT_EN_BMSK                               0x8
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_GENI_S_EVENT_EN_SHFT                               0x3
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_GENI_M_EVENT_EN_BMSK                               0x4
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_GENI_M_EVENT_EN_SHFT                               0x2
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_DMA_TX_EVENT_EN_BMSK                               0x2
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_DMA_TX_EVENT_EN_SHFT                               0x1
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_DMA_RX_EVENT_EN_BMSK                               0x1
#define HWIO_PERIPH_SE0_SE_GSI_EVENT_EN_DMA_RX_EVENT_EN_SHFT                               0x0

#define HWIO_PERIPH_SE0_SE_IRQ_EN_ADDR(x)                                           ((x) + 0x0000021c)
#define HWIO_PERIPH_SE0_SE_IRQ_EN_RMSK                                                     0xf
#define HWIO_PERIPH_SE0_SE_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SE_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE0_SE_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SE_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE0_SE_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SE_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE0_SE_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SE_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE0_SE_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE0_SE_IRQ_EN_GENI_S_IRQ_EN_BMSK                                       0x8
#define HWIO_PERIPH_SE0_SE_IRQ_EN_GENI_S_IRQ_EN_SHFT                                       0x3
#define HWIO_PERIPH_SE0_SE_IRQ_EN_GENI_M_IRQ_EN_BMSK                                       0x4
#define HWIO_PERIPH_SE0_SE_IRQ_EN_GENI_M_IRQ_EN_SHFT                                       0x2
#define HWIO_PERIPH_SE0_SE_IRQ_EN_DMA_TX_IRQ_EN_BMSK                                       0x2
#define HWIO_PERIPH_SE0_SE_IRQ_EN_DMA_TX_IRQ_EN_SHFT                                       0x1
#define HWIO_PERIPH_SE0_SE_IRQ_EN_DMA_RX_IRQ_EN_BMSK                                       0x1
#define HWIO_PERIPH_SE0_SE_IRQ_EN_DMA_RX_IRQ_EN_SHFT                                       0x0

#define HWIO_PERIPH_SE0_DMA_IF_EN_RO_ADDR(x)                                        ((x) + 0x00000220)
#define HWIO_PERIPH_SE0_DMA_IF_EN_RO_RMSK                                                  0x1
#define HWIO_PERIPH_SE0_DMA_IF_EN_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_IF_EN_RO_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_IF_EN_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_IF_EN_RO_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_IF_EN_RO_DMA_IF_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE0_DMA_IF_EN_RO_DMA_IF_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_ADDR(x)                                       ((x) + 0x00000224)
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_RMSK                                          0x3f3f7bff
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SE_HW_PARAM_0_ADDR(x))
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SE_HW_PARAM_0_ADDR(x), m)
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_TX_FIFO_WIDTH_BMSK                            0x3f000000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_TX_FIFO_WIDTH_SHFT                                  0x18
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_TX_FIFO_DEPTH_BMSK                              0x3f0000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_TX_FIFO_DEPTH_SHFT                                  0x10
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_TX_ASYNC_FIFO_DEPTH_BMSK                          0x7000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_TX_ASYNC_FIFO_DEPTH_SHFT                             0xc
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_TX_FIFO_EN_BMSK                                    0x800
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_TX_FIFO_EN_SHFT                                      0xb
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_GEN_SPI_SLAVE_EN_BMSK                              0x200
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_GEN_SPI_SLAVE_EN_SHFT                                0x9
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_GEN_I3C_BMSK                                       0x100
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_GEN_I3C_SHFT                                         0x8
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_GEN_I3C_IBI_CTRL_BMSK                               0x80
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_GEN_I3C_IBI_CTRL_SHFT                                0x7
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_GEN_SCND_SEQUENCER_BMSK                             0x40
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_GEN_SCND_SEQUENCER_SHFT                              0x6
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_AHB_M_ADDR_W_BMSK                                   0x3f
#define HWIO_PERIPH_SE0_SE_HW_PARAM_0_AHB_M_ADDR_W_SHFT                                    0x0

#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_ADDR(x)                                       ((x) + 0x00000228)
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_RMSK                                          0x3f3f7800
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SE_HW_PARAM_1_ADDR(x))
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SE_HW_PARAM_1_ADDR(x), m)
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_RX_FIFO_WIDTH_BMSK                            0x3f000000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_RX_FIFO_WIDTH_SHFT                                  0x18
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_RX_FIFO_DEPTH_BMSK                              0x3f0000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_RX_FIFO_DEPTH_SHFT                                  0x10
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_RX_ASYNC_FIFO_DEPTH_BMSK                          0x7000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_RX_ASYNC_FIFO_DEPTH_SHFT                             0xc
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_RX_FIFO_EN_BMSK                                    0x800
#define HWIO_PERIPH_SE0_SE_HW_PARAM_1_RX_FIFO_EN_SHFT                                      0xb

#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_ADDR(x)                                       ((x) + 0x0000022c)
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_RMSK                                             0x3f7ff
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SE_HW_PARAM_2_ADDR(x))
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SE_HW_PARAM_2_ADDR(x), m)
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_HW_FSM_SPI_S_BMSK                            0x20000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_HW_FSM_SPI_S_SHFT                               0x11
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_HW_FSM_I3C_BMSK                              0x10000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_HW_FSM_I3C_SHFT                                 0x10
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_HW_FSM_I2C_BMSK                               0x8000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_HW_FSM_I2C_SHFT                                  0xf
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_HW_FSM_UART_BMSK                              0x4000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_HW_FSM_UART_SHFT                                 0xe
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_HW_FSM_SPI_BMSK                               0x2000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_HW_FSM_SPI_SHFT                                  0xd
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_USE_MINICORES_BMSK                            0x1000
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_GEN_USE_MINICORES_SHFT                               0xc
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_PROG_RAM_DEPTH_BMSK                                0x7ff
#define HWIO_PERIPH_SE0_SE_HW_PARAM_2_PROG_RAM_DEPTH_SHFT                                  0x0

#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_ADDR(x)                                     ((x) + 0x00000230)
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_RMSK                                             0xfff
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_GENERAL_CFG_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_GENERAL_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_GENERAL_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_GENERAL_CFG_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_GENERAL_CFG_IN(x))
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_TX_IDLE_ABORT_EN_BMSK                        0x800
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_TX_IDLE_ABORT_EN_SHFT                          0xb
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_RX_DOUBLE_BUFF_DIS_BMSK                      0x400
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_RX_DOUBLE_BUFF_DIS_SHFT                        0xa
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_TX_DOUBLE_BUFF_DIS_BMSK                      0x200
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_TX_DOUBLE_BUFF_DIS_SHFT                        0x9
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_RX_DMA_IRQ_DELAY_BMSK                            0x1c0
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_RX_DMA_IRQ_DELAY_SHFT                              0x6
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_TX_DMA_ZERO_PADDING_EN_BMSK                       0x20
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_TX_DMA_ZERO_PADDING_EN_SHFT                        0x5
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_AHB_SEC_SLV_CLK_CGC_ON_BMSK                        0x8
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_AHB_SEC_SLV_CLK_CGC_ON_SHFT                        0x3
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_AHB_SLV_CLK_CGC_ON_BMSK                        0x4
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_AHB_SLV_CLK_CGC_ON_SHFT                        0x2
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_TX_CLK_CGC_ON_BMSK                             0x2
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_TX_CLK_CGC_ON_SHFT                             0x1
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_RX_CLK_CGC_ON_BMSK                             0x1
#define HWIO_PERIPH_SE0_DMA_GENERAL_CFG_DMA_RX_CLK_CGC_ON_SHFT                             0x0

#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_ADDR(x)                                      ((x) + 0x00000240)
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_RMSK                                              0xff3
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_DEBUG_REG0_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_DEBUG_REG0_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_DMA_RX_STATE_BMSK                                 0xf00
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_DMA_RX_STATE_SHFT                                   0x8
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_DMA_TX_STATE_BMSK                                  0xf0
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_DMA_TX_STATE_SHFT                                   0x4
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_DMA_RX_ACTIVE_BMSK                                  0x2
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_DMA_RX_ACTIVE_SHFT                                  0x1
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_DMA_TX_ACTIVE_BMSK                                  0x1
#define HWIO_PERIPH_SE0_DMA_DEBUG_REG0_DMA_TX_ACTIVE_SHFT                                  0x0

#define HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_ADDR(x)                                   ((x) + 0x00000244)
#define HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_RMSK                                             0x7
#define HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_DMA_TEST_BUS_SEL_BMSK                            0x7
#define HWIO_PERIPH_SE0_DMA_TEST_BUS_CTRL_DMA_TEST_BUS_SEL_SHFT                            0x0

#define HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_ADDR(x)                                ((x) + 0x00000248)
#define HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_RMSK                                          0x3
#define HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_SE_TOP_TEST_BUS_SEL_BMSK                      0x3
#define HWIO_PERIPH_SE0_SE_TOP_TEST_BUS_CTRL_SE_TOP_TEST_BUS_SEL_SHFT                      0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE0_GENI4_IMAGE
 *--------------------------------------------------------------------------*/

#define PERIPH_SE0_GENI4_IMAGE_REG_BASE                           (PERIPH_PERIPH_MOD_BASE      + 0x00081000)
#define PERIPH_SE0_GENI4_IMAGE_REG_BASE_SIZE                      0x1000
#define PERIPH_SE0_GENI4_IMAGE_REG_BASE_USED                      0x72c

#define HWIO_PERIPH_SE0_GENI_FW_REVISION_ADDR(x)                  ((x) + 0x00000000)
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_RMSK                         0xffff
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_FW_REVISION_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_FW_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_FW_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_FW_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_FW_REVISION_IN(x))
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_PROTOCOL_BMSK                0xff00
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_PROTOCOL_SHFT                   0x8
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_VERSION_BMSK                   0xff
#define HWIO_PERIPH_SE0_GENI_FW_REVISION_VERSION_SHFT                    0x0

#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_ADDR(x)                ((x) + 0x00000004)
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_RMSK                       0xffff
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_S_FW_REVISION_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_S_FW_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_S_FW_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_S_FW_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_S_FW_REVISION_IN(x))
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_PROTOCOL_BMSK              0xff00
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_PROTOCOL_SHFT                 0x8
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_VERSION_BMSK                 0xff
#define HWIO_PERIPH_SE0_GENI_S_FW_REVISION_VERSION_SHFT                  0x0

#define HWIO_PERIPH_SE0_GENI_CFG_RAMn_ADDR(base,n)                ((base) + 0x00000010 + 0x4 * (n))
#define HWIO_PERIPH_SE0_GENI_CFG_RAMn_RMSK                          0x7fffff
#define HWIO_PERIPH_SE0_GENI_CFG_RAMn_MAXn                               455
#define HWIO_PERIPH_SE0_GENI_CFG_RAMn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_RAMn_ADDR(base,n), HWIO_PERIPH_SE0_GENI_CFG_RAMn_RMSK)
#define HWIO_PERIPH_SE0_GENI_CFG_RAMn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CFG_RAMn_ADDR(base,n), mask)
#define HWIO_PERIPH_SE0_GENI_CFG_RAMn_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_SE0_GENI_CFG_RAMn_ADDR(base,n),val)
#define HWIO_PERIPH_SE0_GENI_CFG_RAMn_OUTMI(base,n,mask,val) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CFG_RAMn_ADDR(base,n),mask,val,HWIO_PERIPH_SE0_GENI_CFG_RAMn_INI(base,n))
#define HWIO_PERIPH_SE0_GENI_CFG_RAMn_TBD_BMSK                      0x7fffff
#define HWIO_PERIPH_SE0_GENI_CFG_RAMn_TBD_SHFT                           0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE0_QUPV3_SEC
 *--------------------------------------------------------------------------*/

#define PERIPH_SE0_QUPV3_SEC_REG_BASE                                                   (PERIPH_PERIPH_MOD_BASE      + 0x00082000)
#define PERIPH_SE0_QUPV3_SEC_REG_BASE_SIZE                                              0x1000
#define PERIPH_SE0_QUPV3_SEC_REG_BASE_USED                                              0x14

#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_ADDR(x)                                           ((x) + 0x00000000)
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_RMSK                                                     0x1
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_CLK_CTRL_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_CLK_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_CLK_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_CLK_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_CLK_CTRL_IN(x))
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_SER_CLK_SEL_BMSK                                         0x1
#define HWIO_PERIPH_SE0_GENI_CLK_CTRL_SER_CLK_SEL_SHFT                                         0x0

#define HWIO_PERIPH_SE0_DMA_IF_EN_ADDR(x)                                               ((x) + 0x00000004)
#define HWIO_PERIPH_SE0_DMA_IF_EN_RMSK                                                         0x1
#define HWIO_PERIPH_SE0_DMA_IF_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_DMA_IF_EN_ADDR(x))
#define HWIO_PERIPH_SE0_DMA_IF_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_DMA_IF_EN_ADDR(x), m)
#define HWIO_PERIPH_SE0_DMA_IF_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_DMA_IF_EN_ADDR(x),v)
#define HWIO_PERIPH_SE0_DMA_IF_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_DMA_IF_EN_ADDR(x),m,v,HWIO_PERIPH_SE0_DMA_IF_EN_IN(x))
#define HWIO_PERIPH_SE0_DMA_IF_EN_DMA_IF_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE0_DMA_IF_EN_DMA_IF_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_ADDR(x)                                         ((x) + 0x00000008)
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_RMSK                                                   0x1
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_FIFO_IF_DISABLE_ADDR(x))
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_FIFO_IF_DISABLE_ADDR(x), m)
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_FIFO_IF_DISABLE_ADDR(x),v)
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_FIFO_IF_DISABLE_ADDR(x),m,v,HWIO_PERIPH_SE0_FIFO_IF_DISABLE_IN(x))
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_FIFO_IF_DISABLE_BMSK                                   0x1
#define HWIO_PERIPH_SE0_FIFO_IF_DISABLE_FIFO_IF_DISABLE_SHFT                                   0x0

#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_ADDR(x)                                ((x) + 0x0000000c)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_RMSK                                          0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_IN(x))
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_GENI_FW_MULTILOCK_PROTNS_BMSK                 0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_PROTNS_GENI_FW_MULTILOCK_PROTNS_SHFT                 0x0

#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_ADDR(x)                                   ((x) + 0x00000010)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_RMSK                                             0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_IN(x))
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_GENI_FW_MULTILOCK_MSA_BMSK                       0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_MSA_GENI_FW_MULTILOCK_MSA_SHFT                       0x0

#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_ADDR(x)                                    ((x) + 0x00000014)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_RMSK                                              0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_IN(x)      \
        in_dword(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_ADDR(x))
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_ADDR(x), m)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_ADDR(x),v)
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_ADDR(x),m,v,HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_IN(x))
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_GENI_FW_MULTILOCK_SP_BMSK                         0x1
#define HWIO_PERIPH_SE0_GENI_FW_MULTILOCK_SP_GENI_FW_MULTILOCK_SP_SHFT                         0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE1
 *--------------------------------------------------------------------------*/

#define PERIPH_SE1_REG_BASE  (PERIPH_PERIPH_MOD_BASE      + 0x00084000)
#define PERIPH_SE1_REG_BASE_SIZE 0x4000
#define PERIPH_SE1_REG_BASE_USED 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE1_GENI4_CFG
 *--------------------------------------------------------------------------*/

#define PERIPH_SE1_GENI4_CFG_REG_BASE                                                      (PERIPH_PERIPH_MOD_BASE      + 0x00084000)
#define PERIPH_SE1_GENI4_CFG_REG_BASE_SIZE                                                 0x100
#define PERIPH_SE1_GENI4_CFG_REG_BASE_USED                                                 0x88

#define HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_ADDR(x)                                     ((x) + 0x00000000)
#define HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_RMSK                                              0xff
#define HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_IN(x))
#define HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_VERSION_BMSK                                      0xff
#define HWIO_PERIPH_SE1_GENI_INIT_CFG_REVISION_VERSION_SHFT                                       0x0

#define HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_ADDR(x)                                   ((x) + 0x00000004)
#define HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_RMSK                                            0xff
#define HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_IN(x))
#define HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_VERSION_BMSK                                    0xff
#define HWIO_PERIPH_SE1_GENI_S_INIT_CFG_REVISION_VERSION_SHFT                                     0x0

#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_ADDR(x)                                           ((x) + 0x00000010)
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_RMSK                                                  0x3fff
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_GENERAL_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_GENERAL_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_GENERAL_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_GENERAL_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_GENERAL_CFG_IN(x))
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_FW_FLUSH_WITHOUT_RX_FIFO_WE_DISABLE_BMSK              0x2000
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_FW_FLUSH_WITHOUT_RX_FIFO_WE_DISABLE_SHFT                 0xd
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_FW_READ_LAST_ADDRESS_DIS_BMSK                         0x1000
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_FW_READ_LAST_ADDRESS_DIS_SHFT                            0xc
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_SW_IRQ_IO3_DATA_BMSK                                   0x800
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_SW_IRQ_IO3_DATA_SHFT                                     0xb
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_GENI_RX_FIFO_BLOCK_WAIT_DIS_BMSK                       0x400
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_GENI_RX_FIFO_BLOCK_WAIT_DIS_SHFT                         0xa
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_FIFO_LAST_IND_WAIT_DIS_BMSK                            0x200
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_FIFO_LAST_IND_WAIT_DIS_SHFT                              0x9
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_HRESP_ERR_GENI_RAM_WRITE_EN_BMSK                       0x100
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_HRESP_ERR_GENI_RAM_WRITE_EN_SHFT                         0x8
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_HW_IRQ_PEND_CMD_SUPPORT_BMSK                            0x80
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_HW_IRQ_PEND_CMD_SUPPORT_SHFT                             0x7
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_HW_IRQ_ACCESS_CLK_SWITCH_EN_BMSK                        0x40
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_HW_IRQ_ACCESS_CLK_SWITCH_EN_SHFT                         0x6
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_TX_CRC_MSB_LSB_BMSK                                     0x20
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_TX_CRC_MSB_LSB_SHFT                                      0x5
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_CHAR_HUNT_SR_MSB_LSB_BMSK                               0x10
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_CHAR_HUNT_SR_MSB_LSB_SHFT                                0x4
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_AUTO_CANCEL_RX_STATUS_SET_BMSK                           0x8
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_AUTO_CANCEL_RX_STATUS_SET_SHFT                           0x3
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_CLEAR_IRQS_CMD_START_BMSK                                0x4
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_CLEAR_IRQS_CMD_START_SHFT                                0x2
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_SW_IRQ_IO2_RX_DATA_BMSK                                  0x2
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_SW_IRQ_IO2_RX_DATA_SHFT                                  0x1
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_SW_RX_FIFO_FLUSH_NO_FW_BMSK                              0x1
#define HWIO_PERIPH_SE1_GENI_GENERAL_CFG_SW_RX_FIFO_FLUSH_NO_FW_SHFT                              0x0

#define HWIO_PERIPH_SE1_GENI_RX_FIFO_CTRL_ADDR(x)                                          ((x) + 0x00000014)
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_CTRL_RMSK                                                    0x1
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_RX_FIFO_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_CTRL_SW_RX_FIFO_FLUSH_BMSK                                   0x1
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_CTRL_SW_RX_FIFO_FLUSH_SHFT                                   0x0

#define HWIO_PERIPH_SE1_GENI_FORCE_DEFAULT_REG_ADDR(x)                                     ((x) + 0x00000020)
#define HWIO_PERIPH_SE1_GENI_FORCE_DEFAULT_REG_RMSK                                               0x1
#define HWIO_PERIPH_SE1_GENI_FORCE_DEFAULT_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_FORCE_DEFAULT_REG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_BMSK                                 0x1
#define HWIO_PERIPH_SE1_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_SHFT                                 0x0

#define HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_ADDR(x)                                           ((x) + 0x00000024)
#define HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_RMSK                                                    0x7f
#define HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_IN(x))
#define HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_IO_OUTPUT_CTRL_BMSK                                     0x7f
#define HWIO_PERIPH_SE1_GENI_OUTPUT_CTRL_IO_OUTPUT_CTRL_SHFT                                      0x0

#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_ADDR(x)                                              ((x) + 0x00000028)
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_RMSK                                                      0x37f
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CGC_CTRL_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CGC_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CGC_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CGC_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CGC_CTRL_IN(x))
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_BMSK                                    0x200
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_SHFT                                      0x9
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_BMSK                                    0x100
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_SHFT                                      0x8
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_EXT_CLK_CGC_ON_BMSK                                        0x40
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_EXT_CLK_CGC_ON_SHFT                                         0x6
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_RX_CLK_CGC_ON_BMSK                                         0x20
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_RX_CLK_CGC_ON_SHFT                                          0x5
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_TX_CLK_CGC_ON_BMSK                                         0x10
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_TX_CLK_CGC_ON_SHFT                                          0x4
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_SCLK_CGC_ON_BMSK                                            0x8
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_SCLK_CGC_ON_SHFT                                            0x3
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_BMSK                                    0x4
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_SHFT                                    0x2
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_BMSK                                  0x2
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_SHFT                                  0x1
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_BMSK                                     0x1
#define HWIO_PERIPH_SE1_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_SHFT                                     0x0

#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_ADDR(x)                                              ((x) + 0x0000002c)
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_RMSK                                                  0xf9fff03
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CHAR_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CHAR_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CHAR_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CHAR_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CHAR_CFG_IN(x))
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_NEG_SEL_BMSK                         0x8000000
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_NEG_SEL_SHFT                              0x1b
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_MUXED_POS_SEL_BMSK                   0x4000000
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_MUXED_POS_SEL_SHFT                        0x1a
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_POS_SEL_BMSK                         0x2000000
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_POS_SEL_SHFT                              0x19
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_TX_SOE_SOUT_POS_SEL_BMSK                         0x1000000
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_TX_SOE_SOUT_POS_SEL_SHFT                              0x18
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_CLK_GEN_OUTPUT_SEL_BMSK                           0x800000
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_CLK_GEN_OUTPUT_SEL_SHFT                               0x17
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_DDR_MODE_BMSK                                     0x100000
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_DDR_MODE_SHFT                                         0x14
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_MODE_BMSK                                          0xff000
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_MODE_SHFT                                              0xc
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_STATUS_BMSK                                          0xf00
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_CHAR_STATUS_SHFT                                            0x8
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_ENGINE_SEL_BMSK                                             0x2
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_ENGINE_SEL_SHFT                                             0x1
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_ENABLE_BMSK                                                 0x1
#define HWIO_PERIPH_SE1_GENI_CHAR_CFG_ENABLE_SHFT                                                 0x0

#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_ADDR(base,n)                                      ((base) + 0x00000030 + 0x4 * (n))
#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_RMSK                                                  0xffff
#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_MAXn                                                       1
#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_ADDR(base,n), HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_RMSK)
#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_ADDR(base,n), mask)
#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_ADDR(base,n),val)
#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_OUTMI(base,n,mask,val) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_ADDR(base,n),mask,val,HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_INI(base,n))
#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_DIN_ACTUAL_BMSK                                       0xff00
#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_DIN_ACTUAL_SHFT                                          0x8
#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_BMSK                                  0xff
#define HWIO_PERIPH_SE1_GENI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_SHFT                                   0x0

#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_ADDR(x)                                              ((x) + 0x0000003c)
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_RMSK                                                    0xfffff
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CHAR_DLY_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CHAR_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CHAR_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CHAR_DLY_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CHAR_DLY_IN(x))
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_CHAR_DDR_DELAY_BMSK                                     0xf0000
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_CHAR_DDR_DELAY_SHFT                                        0x10
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_BMSK                                    0xf000
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_SHFT                                       0xc
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_START_BMSK                               0xf00
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_START_SHFT                                 0x8
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_CHAR_CLK_DIV_BMSK                                          0xf0
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_CHAR_CLK_DIV_SHFT                                           0x4
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_CHAR_CLK_LOW_EXT_BMSK                                       0xf
#define HWIO_PERIPH_SE1_GENI_CHAR_DLY_CHAR_CLK_LOW_EXT_SHFT                                       0x0

#define HWIO_PERIPH_SE1_GENI_STATUS_ADDR(x)                                                ((x) + 0x00000040)
#define HWIO_PERIPH_SE1_GENI_STATUS_RMSK                                                     0x1fffff
#define HWIO_PERIPH_SE1_GENI_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_STATUS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_STATUS_S_GENI_CMD_FSM_STATE_BMSK                                0x1f0000
#define HWIO_PERIPH_SE1_GENI_STATUS_S_GENI_CMD_FSM_STATE_SHFT                                    0x10
#define HWIO_PERIPH_SE1_GENI_STATUS_S_GENI_CMD_ACTIVE_BMSK                                     0x1000
#define HWIO_PERIPH_SE1_GENI_STATUS_S_GENI_CMD_ACTIVE_SHFT                                        0xc
#define HWIO_PERIPH_SE1_GENI_STATUS_M_GENI_CMD_FSM_STATE_BMSK                                   0x1f0
#define HWIO_PERIPH_SE1_GENI_STATUS_M_GENI_CMD_FSM_STATE_SHFT                                     0x4
#define HWIO_PERIPH_SE1_GENI_STATUS_M_GENI_CMD_ACTIVE_BMSK                                        0x1
#define HWIO_PERIPH_SE1_GENI_STATUS_M_GENI_CMD_ACTIVE_SHFT                                        0x0

#define HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_ADDR(x)                                         ((x) + 0x00000044)
#define HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_RMSK                                                  0x3f
#define HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_TEST_BUS_SEL_BMSK                                     0x3f
#define HWIO_PERIPH_SE1_GENI_TEST_BUS_CTRL_TEST_BUS_SEL_SHFT                                      0x0

#define HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_ADDR(x)                                         ((x) + 0x00000048)
#define HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_RMSK                                              0xfffff1
#define HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_IN(x))
#define HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_CLK_DIV_VALUE_BMSK                                0xfffff0
#define HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_CLK_DIV_VALUE_SHFT                                     0x4
#define HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_SER_CLK_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE1_GENI_SER_M_CLK_CFG_SER_CLK_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_ADDR(x)                                         ((x) + 0x0000004c)
#define HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_RMSK                                              0xfffff1
#define HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_IN(x))
#define HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_CLK_DIV_VALUE_BMSK                                0xfffff0
#define HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_CLK_DIV_VALUE_SHFT                                     0x4
#define HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_SER_CLK_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE1_GENI_SER_S_CLK_CFG_SER_CLK_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_RO_ADDR(x)                                           ((x) + 0x00000060)
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_RO_RMSK                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CLK_CTRL_RO_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CLK_CTRL_RO_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_RO_SER_CLK_SEL_BMSK                                         0x1
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_RO_SER_CLK_SEL_SHFT                                         0x0

#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_RO_ADDR(x)                                         ((x) + 0x00000064)
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_RO_RMSK                                                   0x1
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_FIFO_IF_DISABLE_RO_ADDR(x))
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_FIFO_IF_DISABLE_RO_ADDR(x), m)
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_RO_FIFO_IF_DISABLE_BMSK                                   0x1
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_RO_FIFO_IF_DISABLE_SHFT                                   0x0

#define HWIO_PERIPH_SE1_GENI_FW_REVISION_RO_ADDR(x)                                        ((x) + 0x00000068)
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_RO_RMSK                                               0xffff
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_FW_REVISION_RO_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_FW_REVISION_RO_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_RO_PROTOCOL_BMSK                                      0xff00
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_RO_PROTOCOL_SHFT                                         0x8
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_RO_VERSION_BMSK                                         0xff
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_RO_VERSION_SHFT                                          0x0

#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RO_ADDR(x)                                      ((x) + 0x0000006c)
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RO_RMSK                                             0xffff
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RO_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RO_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RO_PROTOCOL_BMSK                                    0xff00
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RO_PROTOCOL_SHFT                                       0x8
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RO_VERSION_BMSK                                       0xff
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RO_VERSION_SHFT                                        0x0

#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x)                                ((x) + 0x00000070)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_RO_RMSK                                          0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_RO_GENI_FW_MULTILOCK_PROTNS_BMSK                 0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_RO_GENI_FW_MULTILOCK_PROTNS_SHFT                 0x0

#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_RO_ADDR(x)                                   ((x) + 0x00000074)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_RO_RMSK                                             0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_RO_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_RO_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_RO_GENI_FW_MULTILOCK_MSA_BMSK                       0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_RO_GENI_FW_MULTILOCK_MSA_SHFT                       0x0

#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_RO_ADDR(x)                                    ((x) + 0x00000078)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_RO_RMSK                                              0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_RO_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_RO_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_RO_GENI_FW_MULTILOCK_SP_BMSK                         0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_RO_GENI_FW_MULTILOCK_SP_SHFT                         0x0

#define HWIO_PERIPH_SE1_GENI_CLK_SEL_ADDR(x)                                               ((x) + 0x0000007c)
#define HWIO_PERIPH_SE1_GENI_CLK_SEL_RMSK                                                         0x7
#define HWIO_PERIPH_SE1_GENI_CLK_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CLK_SEL_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CLK_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CLK_SEL_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CLK_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CLK_SEL_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CLK_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CLK_SEL_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CLK_SEL_IN(x))
#define HWIO_PERIPH_SE1_GENI_CLK_SEL_CLK_SEL_BMSK                                                 0x7
#define HWIO_PERIPH_SE1_GENI_CLK_SEL_CLK_SEL_SHFT                                                 0x0

#define HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_ADDR(x)                                            ((x) + 0x00000080)
#define HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_RMSK                                                    0x701
#define HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_IN(x))
#define HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_NUM_WAIT_STATES_BMSK                                    0x700
#define HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_NUM_WAIT_STATES_SHFT                                      0x8
#define HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_DFS_IF_EN_BMSK                                            0x1
#define HWIO_PERIPH_SE1_GENI_DFS_IF_CFG_DFS_IF_EN_SHFT                                            0x0

#define HWIO_PERIPH_SE1_GENI_CFG_SEQ_START_ADDR(x)                                         ((x) + 0x00000084)
#define HWIO_PERIPH_SE1_GENI_CFG_SEQ_START_RMSK                                                   0x1
#define HWIO_PERIPH_SE1_GENI_CFG_SEQ_START_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_SEQ_START_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_SEQ_START_START_TRIGGER_BMSK                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_SEQ_START_START_TRIGGER_SHFT                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_STATUS_ADDR(x)                                            ((x) + 0x00000088)
#define HWIO_PERIPH_SE1_GENI_CFG_STATUS_RMSK                                                      0x3
#define HWIO_PERIPH_SE1_GENI_CFG_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_STATUS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_STATUS_CFG_SEQ_DONE_BMSK                                         0x2
#define HWIO_PERIPH_SE1_GENI_CFG_STATUS_CFG_SEQ_DONE_SHFT                                         0x1
#define HWIO_PERIPH_SE1_GENI_CFG_STATUS_CLK_MODE_CHANGE_IN_PROGRESS_BMSK                          0x1
#define HWIO_PERIPH_SE1_GENI_CFG_STATUS_CLK_MODE_CHANGE_IN_PROGRESS_SHFT                          0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE1_GENI4_IMAGE_REGS
 *--------------------------------------------------------------------------*/

#define PERIPH_SE1_GENI4_IMAGE_REGS_REG_BASE                                                        (PERIPH_PERIPH_MOD_BASE      + 0x00084100)
#define PERIPH_SE1_GENI4_IMAGE_REGS_REG_BASE_SIZE                                                   0x500
#define PERIPH_SE1_GENI4_IMAGE_REGS_REG_BASE_USED                                                   0x1c4

#define HWIO_PERIPH_SE1_GENI_CFG_REG0_ADDR(x)                                                       ((x) + 0x00000000)
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG0_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG0_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG0_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG0_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG0_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_11_TX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_11_TX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_10_TX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_10_TX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_9_TX_DURATION_BMSK                                          0xc0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_9_TX_DURATION_SHFT                                             0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_8_TX_DURATION_BMSK                                          0x30000
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_8_TX_DURATION_SHFT                                             0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_7_TX_DURATION_BMSK                                           0xc000
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_7_TX_DURATION_SHFT                                              0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_6_TX_DURATION_BMSK                                           0x3000
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_6_TX_DURATION_SHFT                                              0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_5_TX_DURATION_BMSK                                            0xc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_5_TX_DURATION_SHFT                                              0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_4_TX_DURATION_BMSK                                            0x300
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_4_TX_DURATION_SHFT                                              0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_3_TX_DURATION_BMSK                                             0xc0
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_3_TX_DURATION_SHFT                                              0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_2_TX_DURATION_BMSK                                             0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_2_TX_DURATION_SHFT                                              0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_1_TX_DURATION_BMSK                                              0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_1_TX_DURATION_SHFT                                              0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_0_TX_DURATION_BMSK                                              0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG0_PRIM_0_TX_DURATION_SHFT                                              0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG1_ADDR(x)                                                       ((x) + 0x00000004)
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG1_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG1_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG1_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG1_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG1_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_23_TX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_23_TX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_22_TX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_22_TX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_21_TX_DURATION_BMSK                                         0xc0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_21_TX_DURATION_SHFT                                            0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_20_TX_DURATION_BMSK                                         0x30000
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_20_TX_DURATION_SHFT                                            0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_19_TX_DURATION_BMSK                                          0xc000
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_19_TX_DURATION_SHFT                                             0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_18_TX_DURATION_BMSK                                          0x3000
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_18_TX_DURATION_SHFT                                             0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_17_TX_DURATION_BMSK                                           0xc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_17_TX_DURATION_SHFT                                             0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_16_TX_DURATION_BMSK                                           0x300
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_16_TX_DURATION_SHFT                                             0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_15_TX_DURATION_BMSK                                            0xc0
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_15_TX_DURATION_SHFT                                             0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_14_TX_DURATION_BMSK                                            0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_14_TX_DURATION_SHFT                                             0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_13_TX_DURATION_BMSK                                             0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_13_TX_DURATION_SHFT                                             0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_12_TX_DURATION_BMSK                                             0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG1_PRIM_12_TX_DURATION_SHFT                                             0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG2_ADDR(x)                                                       ((x) + 0x00000008)
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG2_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG2_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG2_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG2_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG2_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_11_RX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_11_RX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_10_RX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_10_RX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_9_RX_DURATION_BMSK                                          0xc0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_9_RX_DURATION_SHFT                                             0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_8_RX_DURATION_BMSK                                          0x30000
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_8_RX_DURATION_SHFT                                             0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_7_RX_DURATION_BMSK                                           0xc000
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_7_RX_DURATION_SHFT                                              0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_6_RX_DURATION_BMSK                                           0x3000
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_6_RX_DURATION_SHFT                                              0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_5_RX_DURATION_BMSK                                            0xc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_5_RX_DURATION_SHFT                                              0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_4_RX_DURATION_BMSK                                            0x300
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_4_RX_DURATION_SHFT                                              0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_3_RX_DURATION_BMSK                                             0xc0
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_3_RX_DURATION_SHFT                                              0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_2_RX_DURATION_BMSK                                             0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_2_RX_DURATION_SHFT                                              0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_1_RX_DURATION_BMSK                                              0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_1_RX_DURATION_SHFT                                              0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_0_RX_DURATION_BMSK                                              0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG2_PRIM_0_RX_DURATION_SHFT                                              0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG3_ADDR(x)                                                       ((x) + 0x0000000c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG3_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG3_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG3_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG3_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG3_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_23_RX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_23_RX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_22_RX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_22_RX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_21_RX_DURATION_BMSK                                         0xc0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_21_RX_DURATION_SHFT                                            0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_20_RX_DURATION_BMSK                                         0x30000
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_20_RX_DURATION_SHFT                                            0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_19_RX_DURATION_BMSK                                          0xc000
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_19_RX_DURATION_SHFT                                             0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_18_RX_DURATION_BMSK                                          0x3000
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_18_RX_DURATION_SHFT                                             0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_17_RX_DURATION_BMSK                                           0xc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_17_RX_DURATION_SHFT                                             0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_16_RX_DURATION_BMSK                                           0x300
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_16_RX_DURATION_SHFT                                             0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_15_RX_DURATION_BMSK                                            0xc0
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_15_RX_DURATION_SHFT                                             0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_14_RX_DURATION_BMSK                                            0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_14_RX_DURATION_SHFT                                             0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_13_RX_DURATION_BMSK                                             0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_13_RX_DURATION_SHFT                                             0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_12_RX_DURATION_BMSK                                             0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG3_PRIM_12_RX_DURATION_SHFT                                             0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG4_ADDR(x)                                                       ((x) + 0x00000010)
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG4_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG4_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG4_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG4_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG4_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_7_TX_FUNC_SEL_BMSK                                         0xe00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_7_TX_FUNC_SEL_SHFT                                             0x15
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_6_TX_FUNC_SEL_BMSK                                         0x1c0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_6_TX_FUNC_SEL_SHFT                                             0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_5_TX_FUNC_SEL_BMSK                                          0x38000
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_5_TX_FUNC_SEL_SHFT                                              0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_4_TX_FUNC_SEL_BMSK                                           0x7000
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_4_TX_FUNC_SEL_SHFT                                              0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_3_TX_FUNC_SEL_BMSK                                            0xe00
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_3_TX_FUNC_SEL_SHFT                                              0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_2_TX_FUNC_SEL_BMSK                                            0x1c0
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_2_TX_FUNC_SEL_SHFT                                              0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_1_TX_FUNC_SEL_BMSK                                             0x38
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_1_TX_FUNC_SEL_SHFT                                              0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_0_TX_FUNC_SEL_BMSK                                              0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG4_PRIM_0_TX_FUNC_SEL_SHFT                                              0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG5_ADDR(x)                                                       ((x) + 0x00000014)
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG5_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG5_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG5_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG5_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG5_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_15_TX_FUNC_SEL_BMSK                                        0xe00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_15_TX_FUNC_SEL_SHFT                                            0x15
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_14_TX_FUNC_SEL_BMSK                                        0x1c0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_14_TX_FUNC_SEL_SHFT                                            0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_13_TX_FUNC_SEL_BMSK                                         0x38000
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_13_TX_FUNC_SEL_SHFT                                             0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_12_TX_FUNC_SEL_BMSK                                          0x7000
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_12_TX_FUNC_SEL_SHFT                                             0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_11_TX_FUNC_SEL_BMSK                                           0xe00
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_11_TX_FUNC_SEL_SHFT                                             0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_10_TX_FUNC_SEL_BMSK                                           0x1c0
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_10_TX_FUNC_SEL_SHFT                                             0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_9_TX_FUNC_SEL_BMSK                                             0x38
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_9_TX_FUNC_SEL_SHFT                                              0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_8_TX_FUNC_SEL_BMSK                                              0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG5_PRIM_8_TX_FUNC_SEL_SHFT                                              0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG6_ADDR(x)                                                       ((x) + 0x00000018)
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG6_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG6_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG6_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG6_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG6_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_23_TX_FUNC_SEL_BMSK                                        0xe00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_23_TX_FUNC_SEL_SHFT                                            0x15
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_22_TX_FUNC_SEL_BMSK                                        0x1c0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_22_TX_FUNC_SEL_SHFT                                            0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_21_TX_FUNC_SEL_BMSK                                         0x38000
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_21_TX_FUNC_SEL_SHFT                                             0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_20_TX_FUNC_SEL_BMSK                                          0x7000
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_20_TX_FUNC_SEL_SHFT                                             0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_19_TX_FUNC_SEL_BMSK                                           0xe00
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_19_TX_FUNC_SEL_SHFT                                             0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_18_TX_FUNC_SEL_BMSK                                           0x1c0
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_18_TX_FUNC_SEL_SHFT                                             0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_17_TX_FUNC_SEL_BMSK                                            0x38
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_17_TX_FUNC_SEL_SHFT                                             0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_16_TX_FUNC_SEL_BMSK                                             0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG6_PRIM_16_TX_FUNC_SEL_SHFT                                             0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG7_ADDR(x)                                                       ((x) + 0x0000001c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG7_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG7_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG7_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG7_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG7_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_23_TX_PAR_FIRST_BMSK                                       0x800000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_23_TX_PAR_FIRST_SHFT                                           0x17
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_22_TX_PAR_FIRST_BMSK                                       0x400000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_22_TX_PAR_FIRST_SHFT                                           0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_21_TX_PAR_FIRST_BMSK                                       0x200000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_21_TX_PAR_FIRST_SHFT                                           0x15
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_20_TX_PAR_FIRST_BMSK                                       0x100000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_20_TX_PAR_FIRST_SHFT                                           0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_19_TX_PAR_FIRST_BMSK                                        0x80000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_19_TX_PAR_FIRST_SHFT                                           0x13
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_18_TX_PAR_FIRST_BMSK                                        0x40000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_18_TX_PAR_FIRST_SHFT                                           0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_17_TX_PAR_FIRST_BMSK                                        0x20000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_17_TX_PAR_FIRST_SHFT                                           0x11
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_16_TX_PAR_FIRST_BMSK                                        0x10000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_16_TX_PAR_FIRST_SHFT                                           0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_15_TX_PAR_FIRST_BMSK                                         0x8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_15_TX_PAR_FIRST_SHFT                                            0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_14_TX_PAR_FIRST_BMSK                                         0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_14_TX_PAR_FIRST_SHFT                                            0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_13_TX_PAR_FIRST_BMSK                                         0x2000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_13_TX_PAR_FIRST_SHFT                                            0xd
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_12_TX_PAR_FIRST_BMSK                                         0x1000
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_12_TX_PAR_FIRST_SHFT                                            0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_11_TX_PAR_FIRST_BMSK                                          0x800
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_11_TX_PAR_FIRST_SHFT                                            0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_10_TX_PAR_FIRST_BMSK                                          0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_10_TX_PAR_FIRST_SHFT                                            0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_9_TX_PAR_FIRST_BMSK                                           0x200
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_9_TX_PAR_FIRST_SHFT                                             0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_8_TX_PAR_FIRST_BMSK                                           0x100
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_8_TX_PAR_FIRST_SHFT                                             0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_7_TX_PAR_FIRST_BMSK                                            0x80
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_7_TX_PAR_FIRST_SHFT                                             0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_6_TX_PAR_FIRST_BMSK                                            0x40
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_6_TX_PAR_FIRST_SHFT                                             0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_5_TX_PAR_FIRST_BMSK                                            0x20
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_5_TX_PAR_FIRST_SHFT                                             0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_4_TX_PAR_FIRST_BMSK                                            0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_4_TX_PAR_FIRST_SHFT                                             0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_3_TX_PAR_FIRST_BMSK                                             0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_3_TX_PAR_FIRST_SHFT                                             0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_2_TX_PAR_FIRST_BMSK                                             0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_2_TX_PAR_FIRST_SHFT                                             0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_1_TX_PAR_FIRST_BMSK                                             0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_1_TX_PAR_FIRST_SHFT                                             0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_0_TX_PAR_FIRST_BMSK                                             0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG7_PRIM_0_TX_PAR_FIRST_SHFT                                             0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG8_ADDR(x)                                                       ((x) + 0x00000020)
#define HWIO_PERIPH_SE1_GENI_CFG_REG8_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG8_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG8_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG8_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG8_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG8_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG8_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG8_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG8_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG8_IN(x))

#define HWIO_PERIPH_SE1_GENI_CFG_REG9_ADDR(x)                                                       ((x) + 0x00000024)
#define HWIO_PERIPH_SE1_GENI_CFG_REG9_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG9_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG9_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG9_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG9_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG9_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG9_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG9_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG9_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG9_IN(x))

#define HWIO_PERIPH_SE1_GENI_CFG_REG10_ADDR(x)                                                      ((x) + 0x00000028)
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG10_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG10_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG10_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG10_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG10_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_23_RX_SI_EN_BMSK                                          0x800000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_23_RX_SI_EN_SHFT                                              0x17
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_22_RX_SI_EN_BMSK                                          0x400000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_22_RX_SI_EN_SHFT                                              0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_21_RX_SI_EN_BMSK                                          0x200000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_21_RX_SI_EN_SHFT                                              0x15
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_20_RX_SI_EN_BMSK                                          0x100000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_20_RX_SI_EN_SHFT                                              0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_19_RX_SI_EN_BMSK                                           0x80000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_19_RX_SI_EN_SHFT                                              0x13
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_18_RX_SI_EN_BMSK                                           0x40000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_18_RX_SI_EN_SHFT                                              0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_17_RX_SI_EN_BMSK                                           0x20000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_17_RX_SI_EN_SHFT                                              0x11
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_16_RX_SI_EN_BMSK                                           0x10000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_16_RX_SI_EN_SHFT                                              0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_15_RX_SI_EN_BMSK                                            0x8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_15_RX_SI_EN_SHFT                                               0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_14_RX_SI_EN_BMSK                                            0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_14_RX_SI_EN_SHFT                                               0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_13_RX_SI_EN_BMSK                                            0x2000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_13_RX_SI_EN_SHFT                                               0xd
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_12_RX_SI_EN_BMSK                                            0x1000
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_12_RX_SI_EN_SHFT                                               0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_11_RX_SI_EN_BMSK                                             0x800
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_11_RX_SI_EN_SHFT                                               0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_10_RX_SI_EN_BMSK                                             0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_10_RX_SI_EN_SHFT                                               0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_9_RX_SI_EN_BMSK                                              0x200
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_9_RX_SI_EN_SHFT                                                0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_8_RX_SI_EN_BMSK                                              0x100
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_8_RX_SI_EN_SHFT                                                0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_7_RX_SI_EN_BMSK                                               0x80
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_7_RX_SI_EN_SHFT                                                0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_6_RX_SI_EN_BMSK                                               0x40
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_6_RX_SI_EN_SHFT                                                0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_5_RX_SI_EN_BMSK                                               0x20
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_5_RX_SI_EN_SHFT                                                0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_4_RX_SI_EN_BMSK                                               0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_4_RX_SI_EN_SHFT                                                0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_3_RX_SI_EN_BMSK                                                0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_3_RX_SI_EN_SHFT                                                0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_2_RX_SI_EN_BMSK                                                0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_2_RX_SI_EN_SHFT                                                0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_1_RX_SI_EN_BMSK                                                0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_1_RX_SI_EN_SHFT                                                0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_0_RX_SI_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG10_PRIM_0_RX_SI_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG11_ADDR(x)                                                      ((x) + 0x0000002c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG11_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG11_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG11_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG11_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG11_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_23_RX_PAR_EN_BMSK                                         0x800000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_23_RX_PAR_EN_SHFT                                             0x17
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_22_RX_PAR_EN_BMSK                                         0x400000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_22_RX_PAR_EN_SHFT                                             0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_21_RX_PAR_EN_BMSK                                         0x200000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_21_RX_PAR_EN_SHFT                                             0x15
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_20_RX_PAR_EN_BMSK                                         0x100000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_20_RX_PAR_EN_SHFT                                             0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_19_RX_PAR_EN_BMSK                                          0x80000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_19_RX_PAR_EN_SHFT                                             0x13
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_18_RX_PAR_EN_BMSK                                          0x40000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_18_RX_PAR_EN_SHFT                                             0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_17_RX_PAR_EN_BMSK                                          0x20000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_17_RX_PAR_EN_SHFT                                             0x11
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_16_RX_PAR_EN_BMSK                                          0x10000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_16_RX_PAR_EN_SHFT                                             0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_15_RX_PAR_EN_BMSK                                           0x8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_15_RX_PAR_EN_SHFT                                              0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_14_RX_PAR_EN_BMSK                                           0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_14_RX_PAR_EN_SHFT                                              0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_13_RX_PAR_EN_BMSK                                           0x2000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_13_RX_PAR_EN_SHFT                                              0xd
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_12_RX_PAR_EN_BMSK                                           0x1000
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_12_RX_PAR_EN_SHFT                                              0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_11_RX_PAR_EN_BMSK                                            0x800
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_11_RX_PAR_EN_SHFT                                              0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_10_RX_PAR_EN_BMSK                                            0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_10_RX_PAR_EN_SHFT                                              0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_9_RX_PAR_EN_BMSK                                             0x200
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_9_RX_PAR_EN_SHFT                                               0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_8_RX_PAR_EN_BMSK                                             0x100
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_8_RX_PAR_EN_SHFT                                               0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_7_RX_PAR_EN_BMSK                                              0x80
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_7_RX_PAR_EN_SHFT                                               0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_6_RX_PAR_EN_BMSK                                              0x40
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_6_RX_PAR_EN_SHFT                                               0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_5_RX_PAR_EN_BMSK                                              0x20
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_5_RX_PAR_EN_SHFT                                               0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_4_RX_PAR_EN_BMSK                                              0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_4_RX_PAR_EN_SHFT                                               0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_3_RX_PAR_EN_BMSK                                               0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_3_RX_PAR_EN_SHFT                                               0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_2_RX_PAR_EN_BMSK                                               0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_2_RX_PAR_EN_SHFT                                               0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_1_RX_PAR_EN_BMSK                                               0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_1_RX_PAR_EN_SHFT                                               0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_0_RX_PAR_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG11_PRIM_0_RX_PAR_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG12_ADDR(x)                                                      ((x) + 0x00000030)
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG12_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG12_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG12_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG12_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG12_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_23_RX_PAR_FIRST_BMSK                                      0x800000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_23_RX_PAR_FIRST_SHFT                                          0x17
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_22_RX_PAR_FIRST_BMSK                                      0x400000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_22_RX_PAR_FIRST_SHFT                                          0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_21_RX_PAR_FIRST_BMSK                                      0x200000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_21_RX_PAR_FIRST_SHFT                                          0x15
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_20_RX_PAR_FIRST_BMSK                                      0x100000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_20_RX_PAR_FIRST_SHFT                                          0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_19_RX_PAR_FIRST_BMSK                                       0x80000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_19_RX_PAR_FIRST_SHFT                                          0x13
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_18_RX_PAR_FIRST_BMSK                                       0x40000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_18_RX_PAR_FIRST_SHFT                                          0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_17_RX_PAR_FIRST_BMSK                                       0x20000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_17_RX_PAR_FIRST_SHFT                                          0x11
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_16_RX_PAR_FIRST_BMSK                                       0x10000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_16_RX_PAR_FIRST_SHFT                                          0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_15_RX_PAR_FIRST_BMSK                                        0x8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_15_RX_PAR_FIRST_SHFT                                           0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_14_RX_PAR_FIRST_BMSK                                        0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_14_RX_PAR_FIRST_SHFT                                           0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_13_RX_PAR_FIRST_BMSK                                        0x2000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_13_RX_PAR_FIRST_SHFT                                           0xd
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_12_RX_PAR_FIRST_BMSK                                        0x1000
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_12_RX_PAR_FIRST_SHFT                                           0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_11_RX_PAR_FIRST_BMSK                                         0x800
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_11_RX_PAR_FIRST_SHFT                                           0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_10_RX_PAR_FIRST_BMSK                                         0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_10_RX_PAR_FIRST_SHFT                                           0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_9_RX_PAR_FIRST_BMSK                                          0x200
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_9_RX_PAR_FIRST_SHFT                                            0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_8_RX_PAR_FIRST_BMSK                                          0x100
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_8_RX_PAR_FIRST_SHFT                                            0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_7_RX_PAR_FIRST_BMSK                                           0x80
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_7_RX_PAR_FIRST_SHFT                                            0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_6_RX_PAR_FIRST_BMSK                                           0x40
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_6_RX_PAR_FIRST_SHFT                                            0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_5_RX_PAR_FIRST_BMSK                                           0x20
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_5_RX_PAR_FIRST_SHFT                                            0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_4_RX_PAR_FIRST_BMSK                                           0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_4_RX_PAR_FIRST_SHFT                                            0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_3_RX_PAR_FIRST_BMSK                                            0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_3_RX_PAR_FIRST_SHFT                                            0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_2_RX_PAR_FIRST_BMSK                                            0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_2_RX_PAR_FIRST_SHFT                                            0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_1_RX_PAR_FIRST_BMSK                                            0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_1_RX_PAR_FIRST_SHFT                                            0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_0_RX_PAR_FIRST_BMSK                                            0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG12_PRIM_0_RX_PAR_FIRST_SHFT                                            0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG13_ADDR(x)                                                      ((x) + 0x00000034)
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG13_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG13_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG13_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG13_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG13_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_23_ACC_PAR_EN_BMSK                                        0x800000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_23_ACC_PAR_EN_SHFT                                            0x17
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_22_ACC_PAR_EN_BMSK                                        0x400000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_22_ACC_PAR_EN_SHFT                                            0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_21_ACC_PAR_EN_BMSK                                        0x200000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_21_ACC_PAR_EN_SHFT                                            0x15
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_20_ACC_PAR_EN_BMSK                                        0x100000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_20_ACC_PAR_EN_SHFT                                            0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_19_ACC_PAR_EN_BMSK                                         0x80000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_19_ACC_PAR_EN_SHFT                                            0x13
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_18_ACC_PAR_EN_BMSK                                         0x40000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_18_ACC_PAR_EN_SHFT                                            0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_17_ACC_PAR_EN_BMSK                                         0x20000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_17_ACC_PAR_EN_SHFT                                            0x11
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_16_ACC_PAR_EN_BMSK                                         0x10000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_16_ACC_PAR_EN_SHFT                                            0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_15_ACC_PAR_EN_BMSK                                          0x8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_15_ACC_PAR_EN_SHFT                                             0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_14_ACC_PAR_EN_BMSK                                          0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_14_ACC_PAR_EN_SHFT                                             0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_13_ACC_PAR_EN_BMSK                                          0x2000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_13_ACC_PAR_EN_SHFT                                             0xd
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_12_ACC_PAR_EN_BMSK                                          0x1000
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_12_ACC_PAR_EN_SHFT                                             0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_11_ACC_PAR_EN_BMSK                                           0x800
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_11_ACC_PAR_EN_SHFT                                             0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_10_ACC_PAR_EN_BMSK                                           0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_10_ACC_PAR_EN_SHFT                                             0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_9_ACC_PAR_EN_BMSK                                            0x200
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_9_ACC_PAR_EN_SHFT                                              0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_8_ACC_PAR_EN_BMSK                                            0x100
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_8_ACC_PAR_EN_SHFT                                              0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_7_ACC_PAR_EN_BMSK                                             0x80
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_7_ACC_PAR_EN_SHFT                                              0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_6_ACC_PAR_EN_BMSK                                             0x40
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_6_ACC_PAR_EN_SHFT                                              0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_5_ACC_PAR_EN_BMSK                                             0x20
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_5_ACC_PAR_EN_SHFT                                              0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_4_ACC_PAR_EN_BMSK                                             0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_4_ACC_PAR_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_3_ACC_PAR_EN_BMSK                                              0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_3_ACC_PAR_EN_SHFT                                              0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_2_ACC_PAR_EN_BMSK                                              0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_2_ACC_PAR_EN_SHFT                                              0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_1_ACC_PAR_EN_BMSK                                              0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_1_ACC_PAR_EN_SHFT                                              0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_0_ACC_PAR_EN_BMSK                                              0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG13_PRIM_0_ACC_PAR_EN_SHFT                                              0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG14_ADDR(x)                                                      ((x) + 0x00000038)
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG14_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG14_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG14_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG14_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG14_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_11_IO2_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_11_IO2_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_10_IO2_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_10_IO2_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_9_IO2_FUNC_SEL_BMSK                                        0xc0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_9_IO2_FUNC_SEL_SHFT                                           0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_8_IO2_FUNC_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_8_IO2_FUNC_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_7_IO2_FUNC_SEL_BMSK                                         0xc000
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_7_IO2_FUNC_SEL_SHFT                                            0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_6_IO2_FUNC_SEL_BMSK                                         0x3000
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_6_IO2_FUNC_SEL_SHFT                                            0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_5_IO2_FUNC_SEL_BMSK                                          0xc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_5_IO2_FUNC_SEL_SHFT                                            0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_4_IO2_FUNC_SEL_BMSK                                          0x300
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_4_IO2_FUNC_SEL_SHFT                                            0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_3_IO2_FUNC_SEL_BMSK                                           0xc0
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_3_IO2_FUNC_SEL_SHFT                                            0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_2_IO2_FUNC_SEL_BMSK                                           0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_2_IO2_FUNC_SEL_SHFT                                            0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_1_IO2_FUNC_SEL_BMSK                                            0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_1_IO2_FUNC_SEL_SHFT                                            0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_0_IO2_FUNC_SEL_BMSK                                            0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG14_PRIM_0_IO2_FUNC_SEL_SHFT                                            0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG15_ADDR(x)                                                      ((x) + 0x0000003c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG15_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG15_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG15_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG15_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG15_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_23_IO2_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_23_IO2_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_22_IO2_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_22_IO2_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_21_IO2_FUNC_SEL_BMSK                                       0xc0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_21_IO2_FUNC_SEL_SHFT                                          0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_20_IO2_FUNC_SEL_BMSK                                       0x30000
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_20_IO2_FUNC_SEL_SHFT                                          0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_19_IO2_FUNC_SEL_BMSK                                        0xc000
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_19_IO2_FUNC_SEL_SHFT                                           0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_18_IO2_FUNC_SEL_BMSK                                        0x3000
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_18_IO2_FUNC_SEL_SHFT                                           0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_17_IO2_FUNC_SEL_BMSK                                         0xc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_17_IO2_FUNC_SEL_SHFT                                           0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_16_IO2_FUNC_SEL_BMSK                                         0x300
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_16_IO2_FUNC_SEL_SHFT                                           0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_15_IO2_FUNC_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_15_IO2_FUNC_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_14_IO2_FUNC_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_14_IO2_FUNC_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_13_IO2_FUNC_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_13_IO2_FUNC_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_12_IO2_FUNC_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG15_PRIM_12_IO2_FUNC_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG16_ADDR(x)                                                      ((x) + 0x00000040)
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG16_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG16_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG16_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG16_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG16_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_11_IO3_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_11_IO3_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_10_IO3_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_10_IO3_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_9_IO3_FUNC_SEL_BMSK                                        0xc0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_9_IO3_FUNC_SEL_SHFT                                           0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_8_IO3_FUNC_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_8_IO3_FUNC_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_7_IO3_FUNC_SEL_BMSK                                         0xc000
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_7_IO3_FUNC_SEL_SHFT                                            0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_6_IO3_FUNC_SEL_BMSK                                         0x3000
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_6_IO3_FUNC_SEL_SHFT                                            0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_5_IO3_FUNC_SEL_BMSK                                          0xc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_5_IO3_FUNC_SEL_SHFT                                            0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_4_IO3_FUNC_SEL_BMSK                                          0x300
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_4_IO3_FUNC_SEL_SHFT                                            0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_3_IO3_FUNC_SEL_BMSK                                           0xc0
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_3_IO3_FUNC_SEL_SHFT                                            0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_2_IO3_FUNC_SEL_BMSK                                           0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_2_IO3_FUNC_SEL_SHFT                                            0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_1_IO3_FUNC_SEL_BMSK                                            0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_1_IO3_FUNC_SEL_SHFT                                            0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_0_IO3_FUNC_SEL_BMSK                                            0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG16_PRIM_0_IO3_FUNC_SEL_SHFT                                            0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG17_ADDR(x)                                                      ((x) + 0x00000044)
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG17_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG17_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG17_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG17_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG17_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_23_IO3_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_23_IO3_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_22_IO3_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_22_IO3_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_21_IO3_FUNC_SEL_BMSK                                       0xc0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_21_IO3_FUNC_SEL_SHFT                                          0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_20_IO3_FUNC_SEL_BMSK                                       0x30000
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_20_IO3_FUNC_SEL_SHFT                                          0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_19_IO3_FUNC_SEL_BMSK                                        0xc000
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_19_IO3_FUNC_SEL_SHFT                                           0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_18_IO3_FUNC_SEL_BMSK                                        0x3000
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_18_IO3_FUNC_SEL_SHFT                                           0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_17_IO3_FUNC_SEL_BMSK                                         0xc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_17_IO3_FUNC_SEL_SHFT                                           0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_16_IO3_FUNC_SEL_BMSK                                         0x300
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_16_IO3_FUNC_SEL_SHFT                                           0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_15_IO3_FUNC_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_15_IO3_FUNC_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_14_IO3_FUNC_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_14_IO3_FUNC_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_13_IO3_FUNC_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_13_IO3_FUNC_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_12_IO3_FUNC_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG17_PRIM_12_IO3_FUNC_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG18_ADDR(x)                                                      ((x) + 0x00000048)
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG18_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG18_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG18_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG18_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG18_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_23_RX_CHAR_HUNT_EN_BMSK                                   0x800000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_23_RX_CHAR_HUNT_EN_SHFT                                       0x17
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_22_RX_CHAR_HUNT_EN_BMSK                                   0x400000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_22_RX_CHAR_HUNT_EN_SHFT                                       0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_21_RX_CHAR_HUNT_EN_BMSK                                   0x200000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_21_RX_CHAR_HUNT_EN_SHFT                                       0x15
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_20_RX_CHAR_HUNT_EN_BMSK                                   0x100000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_20_RX_CHAR_HUNT_EN_SHFT                                       0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_19_RX_CHAR_HUNT_EN_BMSK                                    0x80000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_19_RX_CHAR_HUNT_EN_SHFT                                       0x13
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_18_RX_CHAR_HUNT_EN_BMSK                                    0x40000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_18_RX_CHAR_HUNT_EN_SHFT                                       0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_17_RX_CHAR_HUNT_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_17_RX_CHAR_HUNT_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_16_RX_CHAR_HUNT_EN_BMSK                                    0x10000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_16_RX_CHAR_HUNT_EN_SHFT                                       0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_15_RX_CHAR_HUNT_EN_BMSK                                     0x8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_15_RX_CHAR_HUNT_EN_SHFT                                        0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_14_RX_CHAR_HUNT_EN_BMSK                                     0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_14_RX_CHAR_HUNT_EN_SHFT                                        0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_13_RX_CHAR_HUNT_EN_BMSK                                     0x2000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_13_RX_CHAR_HUNT_EN_SHFT                                        0xd
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_12_RX_CHAR_HUNT_EN_BMSK                                     0x1000
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_12_RX_CHAR_HUNT_EN_SHFT                                        0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_11_RX_CHAR_HUNT_EN_BMSK                                      0x800
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_11_RX_CHAR_HUNT_EN_SHFT                                        0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_10_RX_CHAR_HUNT_EN_BMSK                                      0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_10_RX_CHAR_HUNT_EN_SHFT                                        0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_9_RX_CHAR_HUNT_EN_BMSK                                       0x200
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_9_RX_CHAR_HUNT_EN_SHFT                                         0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_8_RX_CHAR_HUNT_EN_BMSK                                       0x100
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_8_RX_CHAR_HUNT_EN_SHFT                                         0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_7_RX_CHAR_HUNT_EN_BMSK                                        0x80
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_7_RX_CHAR_HUNT_EN_SHFT                                         0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_6_RX_CHAR_HUNT_EN_BMSK                                        0x40
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_6_RX_CHAR_HUNT_EN_SHFT                                         0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_5_RX_CHAR_HUNT_EN_BMSK                                        0x20
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_5_RX_CHAR_HUNT_EN_SHFT                                         0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_4_RX_CHAR_HUNT_EN_BMSK                                        0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_4_RX_CHAR_HUNT_EN_SHFT                                         0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_3_RX_CHAR_HUNT_EN_BMSK                                         0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_3_RX_CHAR_HUNT_EN_SHFT                                         0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_2_RX_CHAR_HUNT_EN_BMSK                                         0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_2_RX_CHAR_HUNT_EN_SHFT                                         0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_1_RX_CHAR_HUNT_EN_BMSK                                         0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_1_RX_CHAR_HUNT_EN_SHFT                                         0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_0_RX_CHAR_HUNT_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG18_PRIM_0_RX_CHAR_HUNT_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG64_ADDR(x)                                                      ((x) + 0x00000100)
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_RMSK                                                            0x3023b
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG64_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG64_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG64_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG64_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG64_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_M_IO_DATA_IRQ_FW_EN_BMSK                                        0x20000
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_M_IO_DATA_IRQ_FW_EN_SHFT                                           0x11
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_S_IO_DATA_IRQ_FW_EN_BMSK                                        0x10000
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_S_IO_DATA_IRQ_FW_EN_SHFT                                           0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_DATA_CNT_MODE_BMSK                                                0x200
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_DATA_CNT_MODE_SHFT                                                  0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_GENI_MODE_BMSK                                                     0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_GENI_MODE_SHFT                                                      0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_SLAVE_MODE_EN_BMSK                                                  0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_SLAVE_MODE_EN_SHFT                                                  0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_EXT_ARB_EN_BMSK                                                     0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_EXT_ARB_EN_SHFT                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_M_PROG_RAM_SEC_WORD_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG64_M_PROG_RAM_SEC_WORD_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG65_ADDR(x)                                                      ((x) + 0x00000104)
#define HWIO_PERIPH_SE1_GENI_CFG_REG65_RMSK                                                            0x3ffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG65_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG65_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG65_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG65_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG65_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG65_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG65_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG65_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG65_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_1_BMSK                                       0x3fe00
#define HWIO_PERIPH_SE1_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_1_SHFT                                           0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_0_BMSK                                         0x1ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_0_SHFT                                           0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG66_ADDR(x)                                                      ((x) + 0x00000108)
#define HWIO_PERIPH_SE1_GENI_CFG_REG66_RMSK                                                            0x3ffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG66_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG66_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG66_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG66_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG66_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG66_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG66_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG66_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG66_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_3_BMSK                                       0x3fe00
#define HWIO_PERIPH_SE1_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_3_SHFT                                           0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_2_BMSK                                         0x1ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_2_SHFT                                           0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG67_ADDR(x)                                                      ((x) + 0x0000010c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_RMSK                                                          0xfdffffc
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG67_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG67_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG67_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG67_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG67_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_M_AUTO_OPCODE_CANCEL_BMSK                                     0x8000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_M_AUTO_OPCODE_CANCEL_SHFT                                          0x1b
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_M_OPCODE_CMD_CANCEL_BMSK                                      0x7c00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_M_OPCODE_CMD_CANCEL_SHFT                                           0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_DRIVE_DEFAULT_ON_START_EN_BMSK                                 0x100000
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_DRIVE_DEFAULT_ON_START_EN_SHFT                                     0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_BP_MODE_BMSK                                                 0x80000
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_BP_MODE_SHFT                                                    0x13
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_SOE_EDGE_SEL_BMSK                                            0x40000
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_SOE_EDGE_SEL_SHFT                                               0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_SOUT_EDGE_SEL_BMSK                                           0x20000
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_SOUT_EDGE_SEL_SHFT                                              0x11
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOE_VALUE_BMSK                                  0x10000
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOUT_VALUE_BMSK                                  0x8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOUT_VALUE_SHFT                                     0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_DEFAULT_SOE_VALUE_BMSK                                        0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_DEFAULT_SOE_VALUE_SHFT                                           0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_DEFAULT_SOUT_VALUE_BMSK                                       0x2000
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_DEFAULT_SOUT_VALUE_SHFT                                          0xd
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_CONST1_EFF_SIZE_BMSK                                          0x1c00
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_CONST1_EFF_SIZE_SHFT                                             0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_CONST1_REG_BMSK                                                0x3fc
#define HWIO_PERIPH_SE1_GENI_CFG_REG67_TX_CONST1_REG_SHFT                                                  0x2

#define HWIO_PERIPH_SE1_GENI_CFG_REG68_ADDR(x)                                                      ((x) + 0x00000110)
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_RMSK                                                         0xe0f07f3f
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG68_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG68_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG68_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG68_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG68_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_M_TIME_CNT_FR_DIV_BMSK                                       0xc0000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_M_TIME_CNT_FR_DIV_SHFT                                             0x1e
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_M_TIME_CNT_EN_FR_SEL_BMSK                                    0x20000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_M_TIME_CNT_EN_FR_SEL_SHFT                                          0x1d
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_CLK_DIV_INIT_SEL_BMSK                                      0x800000
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_CLK_DIV_INIT_SEL_SHFT                                          0x17
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_TX_IO_NEG_SEL_BMSK                                             0x400000
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_TX_IO_NEG_SEL_SHFT                                                 0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_M_GP_SYNC_CANCEL_CLEAR_BMSK                                    0x200000
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_M_GP_SYNC_CANCEL_CLEAR_SHFT                                        0x15
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_M_GP_CNT_DIRECTION_BMSK                                        0x100000
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_M_GP_CNT_DIRECTION_SHFT                                            0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_TX_LOAD_PAR_EN_BMSK                                              0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_TX_LOAD_PAR_EN_SHFT                                                 0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_TX_PARAM_PAR_EN_BMSK                                             0x1000
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_TX_PARAM_PAR_EN_SHFT                                                0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_TX_FIFO_PAR_EN_BMSK                                               0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_TX_FIFO_PAR_EN_SHFT                                                 0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_CLK_PULSE_INIT_SEL_BMSK                                       0x200
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_CLK_PULSE_INIT_SEL_SHFT                                         0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_CONST_EFF_SIZE_BMSK                                           0x100
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_CONST_EFF_SIZE_SHFT                                             0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_CONST_REG_BMSK                                                 0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_CONST_REG_SHFT                                                  0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOE_VALUE_BMSK                                     0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOUT_VALUE_BMSK                                    0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOUT_VALUE_SHFT                                    0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_DEFAULT_SOE_VALUE_BMSK                                          0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_DEFAULT_SOE_VALUE_SHFT                                          0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_DEFAULT_SOUT_VALUE_BMSK                                         0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG68_IO2_DEFAULT_SOUT_VALUE_SHFT                                         0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG69_ADDR(x)                                                      ((x) + 0x00000114)
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_RMSK                                                         0x4ec03ff1
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG69_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG69_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG69_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG69_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG69_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_GENI_RX_MODE_BMSK                                            0x40000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_GENI_RX_MODE_SHFT                                                  0x1e
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_RX_IO_SIN_SEL_BMSK                                            0xe000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_RX_IO_SIN_SEL_SHFT                                                 0x19
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_RX_SIN_SEL_BMSK                                                0xc00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_RX_SIN_SEL_SHFT                                                    0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_S_GP_SYNC_CANCEL_CLEAR_BMSK                                      0x2000
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_S_GP_SYNC_CANCEL_CLEAR_SHFT                                         0xd
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_SW_FLUSH_SYNC_EN_BMSK                                            0x1000
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_SW_FLUSH_SYNC_EN_SHFT                                               0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_AUTO_SYNC_FIFO_CLEAR_BMSK                                         0x800
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_AUTO_SYNC_FIFO_CLEAR_SHFT                                           0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_LAST_IS_DONE_BMSK                                                 0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_LAST_IS_DONE_SHFT                                                   0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_S_AUTO_OPCODE_CANCEL_BMSK                                         0x200
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_S_AUTO_OPCODE_CANCEL_SHFT                                           0x9
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_S_OPCODE_CMD_CANCEL_BMSK                                          0x1f0
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_S_OPCODE_CMD_CANCEL_SHFT                                            0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_S_DATA_CNT_MODE_BMSK                                                0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG69_S_DATA_CNT_MODE_SHFT                                                0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG70_ADDR(x)                                                      ((x) + 0x00000118)
#define HWIO_PERIPH_SE1_GENI_CFG_REG70_RMSK                                                              0x401
#define HWIO_PERIPH_SE1_GENI_CFG_REG70_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG70_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG70_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG70_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG70_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG70_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG70_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG70_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG70_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG70_S_GP_CNT_DIRECTION_BMSK                                           0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG70_S_GP_CNT_DIRECTION_SHFT                                             0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG70_S_PROG_RAM_SEC_WORD_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG70_S_PROG_RAM_SEC_WORD_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG71_ADDR(x)                                                      ((x) + 0x0000011c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG71_RMSK                                                         0x3ffffc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG71_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG71_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG71_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG71_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG71_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG71_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG71_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG71_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG71_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_EXT_BMSK                          0x3ff00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_EXT_SHFT                                0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_BMSK                                 0xffc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_SHFT                                     0xa

#define HWIO_PERIPH_SE1_GENI_CFG_REG72_ADDR(x)                                                      ((x) + 0x00000120)
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_RMSK                                                         0x3fffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG72_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG72_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG72_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG72_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG72_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_EXT_BMSK                        0x3ff00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_EXT_SHFT                              0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_BMSK                               0xffc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_SHFT                                   0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_S_COND_COMP_IN_VEC_BMSK                                           0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG72_S_COND_COMP_IN_VEC_SHFT                                             0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG73_ADDR(x)                                                      ((x) + 0x00000124)
#define HWIO_PERIPH_SE1_GENI_CFG_REG73_RMSK                                                                0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG73_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG73_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG73_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG73_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG73_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG73_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG73_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG73_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG73_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG73_SPI_CPHASE_BMSK                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG73_SPI_CPHASE_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG74_ADDR(x)                                                      ((x) + 0x00000128)
#define HWIO_PERIPH_SE1_GENI_CFG_REG74_RMSK                                                                0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG74_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG74_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG74_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG74_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG74_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG74_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG74_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG74_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG74_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG74_NOT_USED_BMSK                                                       0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG74_NOT_USED_SHFT                                                       0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG75_ADDR(x)                                                      ((x) + 0x0000012c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG75_RMSK                                                                0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG75_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG75_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG75_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG75_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG75_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG75_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG75_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG75_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG75_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG75_LOOPBACK_MODE_BMSK                                                  0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG75_LOOPBACK_MODE_SHFT                                                  0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG76_ADDR(x)                                                      ((x) + 0x00000130)
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_RMSK                                                                0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG76_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG76_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG76_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG76_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG76_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_IO2_ENGINE_INV_EN_BMSK                                              0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_IO2_ENGINE_INV_EN_SHFT                                              0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_RX_ENGINE_INV_EN_BMSK                                               0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_RX_ENGINE_INV_EN_SHFT                                               0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_TX_ENGINE_INV_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG76_TX_ENGINE_INV_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG77_ADDR(x)                                                      ((x) + 0x00000134)
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_RMSK                                                               0x1f
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG77_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG77_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG77_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG77_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG77_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_SDA_NOISE_REJECT_BMSK                                              0x18
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_SDA_NOISE_REJECT_SHFT                                               0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_SCL_NOISE_REJECT_BMSK                                               0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_SCL_NOISE_REJECT_SHFT                                               0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_LOW_PERIOD_NOISE_REJECT_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG77_LOW_PERIOD_NOISE_REJECT_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG78_ADDR(x)                                                      ((x) + 0x00000138)
#define HWIO_PERIPH_SE1_GENI_CFG_REG78_RMSK                                                                0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG78_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG78_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG78_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG78_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG78_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG78_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG78_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG78_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG78_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG78_BUSY_INDICATION_SELECT_BMSK                                         0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG78_BUSY_INDICATION_SELECT_SHFT                                         0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG78_SDA_DELAYED_DETECTION_BMSK                                          0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG78_SDA_DELAYED_DETECTION_SHFT                                          0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG79_ADDR(x)                                                      ((x) + 0x0000013c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG79_RMSK                                                                0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG79_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG79_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG79_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG79_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG79_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG79_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG79_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG79_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG79_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG79_IO3_S_FE_FORCE_BMSK                                                 0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG79_IO3_S_FE_FORCE_SHFT                                                 0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG80_ADDR(x)                                                      ((x) + 0x00000140)
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_RMSK                                                             0xffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG80_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG80_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG80_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG80_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG80_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO3_DATA_IN_SEL_BMSK                                    0xc000
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO3_DATA_IN_SEL_SHFT                                       0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO0_PULLH_OE_BMSK                                       0x2000
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO0_PULLH_OE_SHFT                                          0xd
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_OTHER_IO_OE_BMSK                                        0x1000
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_OTHER_IO_OE_SHFT                                           0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO2_DATA_IN_SEL_BMSK                                     0xc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO2_DATA_IN_SEL_SHFT                                       0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_RX_DATA_IN_SEL_BMSK                                      0x300
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_RX_DATA_IN_SEL_SHFT                                        0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO3_SEL_BMSK                                              0xc0
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO3_SEL_SHFT                                               0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO2_SEL_BMSK                                              0x30
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO2_SEL_SHFT                                               0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO1_SEL_BMSK                                               0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO1_SEL_SHFT                                               0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO0_SEL_BMSK                                               0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG80_IO_MACRO_IO0_SEL_SHFT                                               0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG81_ADDR(x)                                                      ((x) + 0x00000144)
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_RMSK                                                                0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG81_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG81_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG81_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG81_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG81_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_GENI_IO3_SOUT2_PULL_UP_EN_BMSK                                      0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_GENI_IO3_SOUT2_PULL_UP_EN_SHFT                                      0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_GENI_IO3_SOUT0_PULL_UP_EN_BMSK                                      0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_GENI_IO3_SOUT0_PULL_UP_EN_SHFT                                      0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_GENI_SOUT2_PULL_UP_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_GENI_SOUT2_PULL_UP_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_GENI_SOUT0_PULL_UP_EN_BMSK                                          0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG81_GENI_SOUT0_PULL_UP_EN_SHFT                                          0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG82_ADDR(x)                                                      ((x) + 0x00000148)
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_RMSK                                                                0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG82_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG82_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG82_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG82_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG82_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOE_VALUE_BMSK                                     0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOUT_VALUE_BMSK                                    0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOUT_VALUE_SHFT                                    0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_IO3_DEFAULT_SOE_VALUE_BMSK                                          0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_IO3_DEFAULT_SOE_VALUE_SHFT                                          0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_IO3_DEFAULT_SOUT_VALUE_BMSK                                         0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG82_IO3_DEFAULT_SOUT_VALUE_SHFT                                         0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG83_ADDR(x)                                                      ((x) + 0x0000014c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG83_RMSK                                                                0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG83_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG83_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG83_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG83_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG83_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG83_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG83_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG83_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG83_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG83_IO3_DEMUX_OUTPUT_INV_BMSK                                           0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG83_IO3_DEMUX_OUTPUT_INV_SHFT                                           0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG84_ADDR(x)                                                      ((x) + 0x00000150)
#define HWIO_PERIPH_SE1_GENI_CFG_REG84_RMSK                                                               0x1f
#define HWIO_PERIPH_SE1_GENI_CFG_REG84_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG84_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG84_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG84_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG84_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG84_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG84_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG84_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG84_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG84_IO3_DEMUX_FW_EN_BMSK                                               0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG84_IO3_DEMUX_FW_EN_SHFT                                                0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG84_IO3_DEMUX_SEL_BMSK                                                  0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG84_IO3_DEMUX_SEL_SHFT                                                  0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG85_ADDR(x)                                                      ((x) + 0x00000154)
#define HWIO_PERIPH_SE1_GENI_CFG_REG85_RMSK                                                                0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG85_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG85_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG85_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG85_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG85_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG85_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG85_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG85_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG85_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG85_GENI_BYTE_GRANULARITY_BMSK                                          0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG85_GENI_BYTE_GRANULARITY_SHFT                                          0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG86_ADDR(x)                                                      ((x) + 0x00000158)
#define HWIO_PERIPH_SE1_GENI_CFG_REG86_RMSK                                                                0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG86_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG86_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG86_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG86_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG86_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG86_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG86_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG86_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG86_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG86_GENI_DMA_MODE_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG86_GENI_DMA_MODE_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG87_ADDR(x)                                                      ((x) + 0x0000015c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_RMSK                                                               0x3f
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG87_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG87_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG87_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG87_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG87_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP5_BMSK                                                    0x20
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP5_SHFT                                                     0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP4_BMSK                                                    0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP4_SHFT                                                     0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP3_BMSK                                                     0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP3_SHFT                                                     0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP2_BMSK                                                     0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP2_SHFT                                                     0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP1_BMSK                                                     0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP1_SHFT                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP0_BMSK                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG87_M_SW_COMP0_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG90_ADDR(x)                                                      ((x) + 0x00000168)
#define HWIO_PERIPH_SE1_GENI_CFG_REG90_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG90_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG90_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG90_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG90_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG90_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG90_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG90_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG90_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG90_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG90_M_GP_CNT0_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG90_M_GP_CNT0_SHFT                                                      0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG91_ADDR(x)                                                      ((x) + 0x0000016c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG91_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG91_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG91_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG91_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG91_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG91_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG91_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG91_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG91_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG91_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG91_M_GP_CNT1_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG91_M_GP_CNT1_SHFT                                                      0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG92_ADDR(x)                                                      ((x) + 0x00000170)
#define HWIO_PERIPH_SE1_GENI_CFG_REG92_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG92_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG92_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG92_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG92_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG92_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG92_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG92_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG92_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG92_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG92_M_GP_CNT2_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG92_M_GP_CNT2_SHFT                                                      0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG93_ADDR(x)                                                      ((x) + 0x00000174)
#define HWIO_PERIPH_SE1_GENI_CFG_REG93_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG93_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG93_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG93_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG93_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG93_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG93_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG93_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG93_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG93_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG93_M_GP_CNT3_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG93_M_GP_CNT3_SHFT                                                      0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG94_ADDR(x)                                                      ((x) + 0x00000178)
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_RMSK                                                         0x3fffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG94_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG94_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG94_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG94_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG94_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_M_GP_CNT6_BMSK                                               0x3ff00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_M_GP_CNT6_SHFT                                                     0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_M_GP_CNT5_BMSK                                                  0xffc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_M_GP_CNT5_SHFT                                                      0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_M_GP_CNT4_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG94_M_GP_CNT4_SHFT                                                      0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG95_ADDR(x)                                                      ((x) + 0x0000017c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG95_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG95_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG95_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG95_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG95_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG95_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG95_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG95_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG95_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG95_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG95_M_GP_CNT7_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG95_M_GP_CNT7_SHFT                                                      0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG96_ADDR(x)                                                      ((x) + 0x00000180)
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_RMSK                                                               0x3f
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG96_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG96_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG96_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG96_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG96_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP5_BMSK                                                    0x20
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP5_SHFT                                                     0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP4_BMSK                                                    0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP4_SHFT                                                     0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP3_BMSK                                                     0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP3_SHFT                                                     0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP2_BMSK                                                     0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP2_SHFT                                                     0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP1_BMSK                                                     0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP1_SHFT                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP0_BMSK                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG96_S_SW_COMP0_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG99_ADDR(x)                                                      ((x) + 0x0000018c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG99_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG99_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG99_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG99_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG99_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG99_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG99_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG99_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG99_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG99_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG99_S_GP_CNT0_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG99_S_GP_CNT0_SHFT                                                      0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG100_ADDR(x)                                                     ((x) + 0x00000190)
#define HWIO_PERIPH_SE1_GENI_CFG_REG100_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG100_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG100_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG100_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG100_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG100_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG100_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG100_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG100_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG100_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG100_S_GP_CNT1_BMSK                                                0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG100_S_GP_CNT1_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG101_ADDR(x)                                                     ((x) + 0x00000194)
#define HWIO_PERIPH_SE1_GENI_CFG_REG101_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG101_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG101_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG101_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG101_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG101_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG101_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG101_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG101_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG101_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG101_S_GP_CNT2_BMSK                                                0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG101_S_GP_CNT2_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG102_ADDR(x)                                                     ((x) + 0x00000198)
#define HWIO_PERIPH_SE1_GENI_CFG_REG102_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG102_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG102_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG102_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG102_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG102_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG102_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG102_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG102_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG102_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG102_S_GP_CNT3_BMSK                                                0xffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG102_S_GP_CNT3_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG103_ADDR(x)                                                     ((x) + 0x0000019c)
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_RMSK                                                        0x3fffffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG103_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG103_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG103_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG103_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG103_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_S_GP_CNT6_BMSK                                              0x3ff00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_S_GP_CNT6_SHFT                                                    0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_S_GP_CNT5_BMSK                                                 0xffc00
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_S_GP_CNT5_SHFT                                                     0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_S_GP_CNT4_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG103_S_GP_CNT4_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG104_ADDR(x)                                                     ((x) + 0x000001a0)
#define HWIO_PERIPH_SE1_GENI_CFG_REG104_RMSK                                                             0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG104_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG104_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG104_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG104_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG104_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG104_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG104_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG104_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG104_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG104_S_GP_CNT7_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE1_GENI_CFG_REG104_S_GP_CNT7_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG105_ADDR(x)                                                     ((x) + 0x000001a4)
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_RMSK                                                              0x1f
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG105_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG105_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG105_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG105_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG105_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_TX_PARITY_TOGGLE_EN_BMSK                                          0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_TX_PARITY_TOGGLE_EN_SHFT                                           0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_TX_FW_PAR_SEL_BMSK                                                 0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_TX_FW_PAR_SEL_SHFT                                                 0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_TX_PAR_MODE_BMSK                                                   0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_TX_PAR_MODE_SHFT                                                   0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_TX_PAR_CALC_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG105_TX_PAR_CALC_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG106_ADDR(x)                                                     ((x) + 0x000001a8)
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_RMSK                                                              0x1f
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG106_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG106_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG106_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG106_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG106_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_RX_PARITY_TOGGLE_EN_BMSK                                          0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_RX_PARITY_TOGGLE_EN_SHFT                                           0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_RX_FW_PAR_SEL_BMSK                                                 0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_RX_FW_PAR_SEL_SHFT                                                 0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_RX_PAR_MODE_BMSK                                                   0x6
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_RX_PAR_MODE_SHFT                                                   0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_RX_PAR_CALC_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG106_RX_PAR_CALC_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG107_ADDR(x)                                                     ((x) + 0x000001ac)
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_RMSK                                                        0x80000003
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG107_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG107_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG107_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG107_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG107_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_IO3_SW_CONTROL_BMSK                                         0x80000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_IO3_SW_CONTROL_SHFT                                               0x1f
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_IO3_FORCE_HIGH_BMSK                                                0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_IO3_FORCE_HIGH_SHFT                                                0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_IO3_FORCE_LOW_BMSK                                                 0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG107_IO3_FORCE_LOW_SHFT                                                 0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG108_ADDR(x)                                                     ((x) + 0x000001b0)
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RMSK                                                        0x7fff773f
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG108_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG108_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG108_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG108_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG108_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_MAIN_SIN_NEG_SEL_BMSK                                    0x40000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_MAIN_SIN_NEG_SEL_SHFT                                          0x1e
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_MAIN_SIN_MUXED_POS_SEL_BMSK                              0x20000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_MAIN_SIN_MUXED_POS_SEL_SHFT                                    0x1d
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_MAIN_SIN_POS_SEL_BMSK                                    0x10000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_MAIN_SIN_POS_SEL_SHFT                                          0x1c
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_TX_SOE_SOUT_POS_SEL_BMSK                                     0x8000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_TX_SOE_SOUT_POS_SEL_SHFT                                          0x1b
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_CLK_GEN_OUTPUT_SEL_BMSK                                      0x4000000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_CLK_GEN_OUTPUT_SEL_SHFT                                           0x1a
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_IO2_SIN_DATA_DLY_BMSK                                        0x3c00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_IO2_SIN_DATA_DLY_SHFT                                             0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SB_PIPE_SEL_BMSK                                              0x300000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SB_PIPE_SEL_SHFT                                                  0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_CLK_GEN_PIPE_SEL_BMSK                                          0xc0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_CLK_GEN_PIPE_SEL_SHFT                                             0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_TX_PIPE_SEL_BMSK                                               0x30000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_TX_PIPE_SEL_SHFT                                                  0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_SI_EN2IO_DELAY_BMSK                                          0x7000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_SI_EN2IO_DELAY_SHFT                                             0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_IO_EN2CORE_EN_DELAY_BMSK                                      0x700
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_IO_EN2CORE_EN_DELAY_SHFT                                        0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_POS_FF_EN_SEL_BMSK                                             0x20
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_POS_FF_EN_SEL_SHFT                                              0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_IO_POS_FF_EN_SEL_BMSK                                          0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_IO_POS_FF_EN_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_IO_INT_CLK_SAMP_EN_BMSK                                         0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_IO_INT_CLK_SAMP_EN_SHFT                                         0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_IO_PIPE_STAGE_SEL_BMSK                                          0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_RX_IO_PIPE_STAGE_SEL_SHFT                                          0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_CPOL_CTRL_BMSK                                                     0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_CPOL_CTRL_SHFT                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_CPHA_CTRL_BMSK                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_CPHA_CTRL_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG109_ADDR(x)                                                     ((x) + 0x000001b4)
#define HWIO_PERIPH_SE1_GENI_CFG_REG109_RMSK                                                               0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG109_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG109_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG109_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG109_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG109_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG109_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG109_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG109_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG109_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG109_RX_CPOL_BMSK                                                       0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG109_RX_CPOL_SHFT                                                       0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG110_ADDR(x)                                                     ((x) + 0x000001b8)
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_RMSK                                                            0x7ff7
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG110_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG110_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG110_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG110_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG110_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_GENI_CRC_NEXT0_MUX_SEL_BMSK                                     0x7000
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_GENI_CRC_NEXT0_MUX_SEL_SHFT                                        0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_GENI_CRC_POLY_EN_BMSK                                            0xff0
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_GENI_CRC_POLY_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_GENI_CRC_POLY_MAX_BMSK                                             0x7
#define HWIO_PERIPH_SE1_GENI_CFG_REG110_GENI_CRC_POLY_MAX_SHFT                                             0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG111_ADDR(x)                                                     ((x) + 0x000001bc)
#define HWIO_PERIPH_SE1_GENI_CFG_REG111_RMSK                                                               0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG111_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG111_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG111_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG111_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG111_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG111_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG111_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG111_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG111_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG111_SPI_SLAVE_EN_BMSK                                                  0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG111_SPI_SLAVE_EN_SHFT                                                  0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG112_ADDR(x)                                                     ((x) + 0x000001c0)
#define HWIO_PERIPH_SE1_GENI_CFG_REG112_RMSK                                                               0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG112_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG112_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG112_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG112_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG112_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG112_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG112_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG112_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG112_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG112_RX_GENI_BYTE_GRANULARITY_BMSK                                      0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG112_RX_GENI_BYTE_GRANULARITY_SHFT                                      0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG113_ADDR(x)                                                     ((x) + 0x000001c4)
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_RMSK                                                              0xff
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG113_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG113_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG113_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG113_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG113_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_TX_PARAM_SEQ_WR_DATA_BMSK                                         0xff
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_TX_PARAM_SEQ_WR_DATA_SHFT                                          0x0

#define HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_ADDR(x)                                               ((x) + 0x00000154)
#define HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_RMSK                                                         0x3
#define HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_IN(x))
#define HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_GENI_BYTE_GRANULARITY_BMSK                                   0x3
#define HWIO_PERIPH_SE1_GENI_BYTE_GRANULARITY_GENI_BYTE_GRANULARITY_SHFT                                   0x0

#define HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_ADDR(x)                                                    ((x) + 0x00000158)
#define HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_RMSK                                                              0x1
#define HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_IN(x))
#define HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_GENI_DMA_MODE_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE1_GENI_DMA_MODE_EN_GENI_DMA_MODE_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG88_ADDR(x)                                                      ((x) + 0x00000160)
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG88_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG88_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG88_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG88_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG88_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_1_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_1_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_1_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_1_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_1_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_1_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_1_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_1_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_0_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_0_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_0_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_0_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_0_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_0_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_0_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG88_VEC_0_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_ADDR(x)                                                ((x) + 0x00000160)
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_IN(x))
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_1_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_1_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_1_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_1_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_1_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_1_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_1_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_1_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_0_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_0_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_0_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_0_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_0_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_0_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_0_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG0_VEC_0_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG89_ADDR(x)                                                      ((x) + 0x00000164)
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG89_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG89_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG89_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG89_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG89_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_3_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_3_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_3_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_3_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_3_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_3_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_3_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_3_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_2_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_2_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_2_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_2_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_2_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_2_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_2_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG89_VEC_2_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_ADDR(x)                                                ((x) + 0x00000164)
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_IN(x))
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_3_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_3_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_3_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_3_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_3_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_3_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_3_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_3_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_2_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_2_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_2_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_2_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_2_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_2_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_2_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE1_GENI_TX_PACKING_CFG1_VEC_2_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG97_ADDR(x)                                                      ((x) + 0x00000184)
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG97_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG97_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG97_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG97_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG97_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_1_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_1_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_1_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_1_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_1_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_1_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_1_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_1_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_0_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_0_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_0_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_0_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_0_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_0_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_0_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG97_VEC_0_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_ADDR(x)                                                ((x) + 0x00000184)
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_IN(x))
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_1_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_1_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_1_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_1_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_1_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_1_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_1_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_1_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_0_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_0_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_0_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_0_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_0_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_0_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_0_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG0_VEC_0_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG98_ADDR(x)                                                      ((x) + 0x00000188)
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG98_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG98_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG98_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG98_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG98_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_3_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_3_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_3_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_3_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_3_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_3_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_3_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_3_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_2_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_2_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_2_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_2_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_2_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_2_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_2_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG98_VEC_2_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_ADDR(x)                                                ((x) + 0x00000188)
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_IN(x))
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_3_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_3_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_3_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_3_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_3_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_3_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_3_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_3_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_2_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_2_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_2_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_2_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_2_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_2_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_2_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE1_GENI_RX_PACKING_CFG1_VEC_2_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_ADDR(x)                                              ((x) + 0x000001b0)
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RMSK                                                  0x3ff773f
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_IO2_SIN_DATA_DLY_BMSK                                 0x3c00000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_IO2_SIN_DATA_DLY_SHFT                                      0x16
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_SB_PIPE_SEL_BMSK                                       0x300000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_SB_PIPE_SEL_SHFT                                           0x14
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_CLK_GEN_PIPE_SEL_BMSK                                   0xc0000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_CLK_GEN_PIPE_SEL_SHFT                                      0x12
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_TX_PIPE_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_TX_PIPE_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_SI_EN2IO_DELAY_BMSK                                   0x7000
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_SI_EN2IO_DELAY_SHFT                                      0xc
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_IO_EN2CORE_EN_DELAY_BMSK                               0x700
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_IO_EN2CORE_EN_DELAY_SHFT                                 0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_POS_FF_EN_SEL_BMSK                                      0x20
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_POS_FF_EN_SEL_SHFT                                       0x5
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_IO_POS_FF_EN_SEL_BMSK                                   0x10
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_IO_POS_FF_EN_SEL_SHFT                                    0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_IO_INT_CLK_SAMP_EN_BMSK                                  0x8
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_IO_INT_CLK_SAMP_EN_SHFT                                  0x3
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_IO_PIPE_STAGE_SEL_BMSK                                   0x4
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_RX_IO_PIPE_STAGE_SEL_SHFT                                   0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_CPOL_CTRL_BMSK                                              0x2
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_CPOL_CTRL_SHFT                                              0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_CPHA_CTRL_BMSK                                              0x1
#define HWIO_PERIPH_SE1_GENI_CFG_REG108_SHARED_CPHA_CTRL_SHFT                                              0x0

#define HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_ADDR(x)                                            ((x) + 0x000001c0)
#define HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_RMSK                                                      0x3
#define HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_IN(x))
#define HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_GENI_RX_BYTE_GRANULARITY_BMSK                             0x3
#define HWIO_PERIPH_SE1_GENI_RX_BYTE_GRANULARITY_GENI_RX_BYTE_GRANULARITY_SHFT                             0x0

#define HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_ADDR(x)                                              ((x) + 0x000001c4)
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_RMSK                                                       0xff
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_IN(x))
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_TX_PARAM_SEQ_WR_DATA_BMSK                                  0xff
#define HWIO_PERIPH_SE1_GENI_CFG_REG113_SHARED_TX_PARAM_SEQ_WR_DATA_SHFT                                   0x0

#define HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_ADDR(x)                                                   ((x) + 0x0000012c)
#define HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_RMSK                                                             0x3
#define HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_IN(x))
#define HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_LOOPBACK_MODE_BMSK                                               0x3
#define HWIO_PERIPH_SE1_UART_LOOPBACK_CFG_LOOPBACK_MODE_SHFT                                               0x0

#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_ADDR(x)                                                  ((x) + 0x00000140)
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_RMSK                                                         0xffff
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_ADDR(x))
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IN(x))
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO3_DATA_IN_SEL_BMSK                                0xc000
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO3_DATA_IN_SEL_SHFT                                   0xe
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO0_PULLH_OE_BMSK                                   0x2000
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO0_PULLH_OE_SHFT                                      0xd
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_OTHER_IO_OE_BMSK                                    0x1000
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_OTHER_IO_OE_SHFT                                       0xc
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO2_DATA_IN_SEL_BMSK                                 0xc00
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO2_DATA_IN_SEL_SHFT                                   0xa
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_RX_DATA_IN_SEL_BMSK                                  0x300
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_RX_DATA_IN_SEL_SHFT                                    0x8
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO3_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO3_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO2_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO2_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO1_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO1_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO0_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE1_UART_IO_MACRO_CTRL_IO_MACRO_IO0_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE1_UART_IO3_VAL_ADDR(x)                                                        ((x) + 0x00000148)
#define HWIO_PERIPH_SE1_UART_IO3_VAL_RMSK                                                                  0xf
#define HWIO_PERIPH_SE1_UART_IO3_VAL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_IO3_VAL_ADDR(x))
#define HWIO_PERIPH_SE1_UART_IO3_VAL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_IO3_VAL_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_IO3_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_IO3_VAL_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_IO3_VAL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_IO3_VAL_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_IO3_VAL_IN(x))
#define HWIO_PERIPH_SE1_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOE_VALUE_BMSK                                       0x8
#define HWIO_PERIPH_SE1_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOE_VALUE_SHFT                                       0x3
#define HWIO_PERIPH_SE1_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOUT_VALUE_BMSK                                      0x4
#define HWIO_PERIPH_SE1_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOUT_VALUE_SHFT                                      0x2
#define HWIO_PERIPH_SE1_UART_IO3_VAL_IO3_DEFAULT_SOE_VALUE_BMSK                                            0x2
#define HWIO_PERIPH_SE1_UART_IO3_VAL_IO3_DEFAULT_SOE_VALUE_SHFT                                            0x1
#define HWIO_PERIPH_SE1_UART_IO3_VAL_IO3_DEFAULT_SOUT_VALUE_BMSK                                           0x1
#define HWIO_PERIPH_SE1_UART_IO3_VAL_IO3_DEFAULT_SOUT_VALUE_SHFT                                           0x0

#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_ADDR(x)                                                   ((x) + 0x0000015c)
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_RMSK                                                             0x7
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_LM_UART_EN_BMSK                                                  0x4
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_LM_UART_EN_SHFT                                                  0x2
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_UART_CTS_MASK_BMSK                                               0x2
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_UART_CTS_MASK_SHFT                                               0x1
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_UART_PARITY_EN_BMSK                                              0x1
#define HWIO_PERIPH_SE1_UART_TX_TRANS_CFG_UART_PARITY_EN_SHFT                                              0x0

#define HWIO_PERIPH_SE1_UART_TX_WORD_LEN_ADDR(x)                                                    ((x) + 0x00000168)
#define HWIO_PERIPH_SE1_UART_TX_WORD_LEN_RMSK                                                            0x3ff
#define HWIO_PERIPH_SE1_UART_TX_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_TX_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE1_UART_TX_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_TX_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_TX_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_TX_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_TX_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_TX_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_TX_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE1_UART_TX_WORD_LEN_UART_TX_WORD_LEN_BMSK                                           0x3ff
#define HWIO_PERIPH_SE1_UART_TX_WORD_LEN_UART_TX_WORD_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_ADDR(x)                                                ((x) + 0x0000016c)
#define HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_RMSK                                                     0xffffff
#define HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_ADDR(x))
#define HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_IN(x))
#define HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_UART_TX_STOP_BIT_LEN_BMSK                                0xffffff
#define HWIO_PERIPH_SE1_UART_TX_STOP_BIT_LEN_UART_TX_STOP_BIT_LEN_SHFT                                     0x0

#define HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_ADDR(x)                                                   ((x) + 0x00000170)
#define HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_UART_TX_TRANS_LEN_BMSK                                      0xffffff
#define HWIO_PERIPH_SE1_UART_TX_TRANS_LEN_UART_TX_TRANS_LEN_SHFT                                           0x0

#define HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x)                                      ((x) + 0x00000174)
#define HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_RMSK                                           0xffffff
#define HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x))
#define HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x), m)
#define HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x),v)
#define HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x),m,v,HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_IN(x))
#define HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_LM_UART_CYCLES_TO_CTS_OVERRIDE_BMSK            0xffffff
#define HWIO_PERIPH_SE1_LM_UART_CYCLES_TO_CTS_OVERRIDE_LM_UART_CYCLES_TO_CTS_OVERRIDE_SHFT                 0x0

#define HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_ADDR(x)                                                   ((x) + 0x00000178)
#define HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_RMSK                                                           0x3ff
#define HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_ADDR(x))
#define HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_IN(x))
#define HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_CHAR_HUNT_PATTERN_BMSK                                         0x3ff
#define HWIO_PERIPH_SE1_UART_RX_CHAR_HUNT_CHAR_HUNT_PATTERN_SHFT                                           0x0

#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_ADDR(x)                                                   ((x) + 0x00000180)
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_RMSK                                                            0x17
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_UART_PARITY_EN_BMSK                                             0x10
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_UART_PARITY_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_UART_RX_INSERT_STATUS_BIT_BMSK                                   0x4
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_UART_RX_INSERT_STATUS_BIT_SHFT                                   0x2
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_LM_UART_LOOPBACK_BMSK                                            0x2
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_LM_UART_LOOPBACK_SHFT                                            0x1
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_LM_UART_EN_BMSK                                                  0x1
#define HWIO_PERIPH_SE1_UART_RX_TRANS_CFG_LM_UART_EN_SHFT                                                  0x0

#define HWIO_PERIPH_SE1_UART_RX_WORD_LEN_ADDR(x)                                                    ((x) + 0x0000018c)
#define HWIO_PERIPH_SE1_UART_RX_WORD_LEN_RMSK                                                            0x3ff
#define HWIO_PERIPH_SE1_UART_RX_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_RX_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE1_UART_RX_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_RX_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_RX_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_RX_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_RX_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_RX_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_RX_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE1_UART_RX_WORD_LEN_UART_RX_WORD_LEN_BMSK                                           0x3ff
#define HWIO_PERIPH_SE1_UART_RX_WORD_LEN_UART_RX_WORD_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_ADDR(x)                                                    ((x) + 0x00000190)
#define HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_ADDR(x))
#define HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_ADDR(x), m)
#define HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_ADDR(x),v)
#define HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_ADDR(x),m,v,HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_IN(x))
#define HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_S_GP_CNT1_BMSK                                               0xffffff
#define HWIO_PERIPH_SE1_LM_UART_S_GP_CNT_S_GP_CNT1_SHFT                                                    0x0

#define HWIO_PERIPH_SE1_UART_RX_STALE_CNT_ADDR(x)                                                   ((x) + 0x00000194)
#define HWIO_PERIPH_SE1_UART_RX_STALE_CNT_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE1_UART_RX_STALE_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_RX_STALE_CNT_ADDR(x))
#define HWIO_PERIPH_SE1_UART_RX_STALE_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_RX_STALE_CNT_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_RX_STALE_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_RX_STALE_CNT_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_RX_STALE_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_RX_STALE_CNT_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_RX_STALE_CNT_IN(x))
#define HWIO_PERIPH_SE1_UART_RX_STALE_CNT_UART_RX_STALE_CNT_BMSK                                      0xffffff
#define HWIO_PERIPH_SE1_UART_RX_STALE_CNT_UART_RX_STALE_CNT_SHFT                                           0x0

#define HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_ADDR(x)                                                  ((x) + 0x000001a4)
#define HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_RMSK                                                            0x7
#define HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_IN(x))
#define HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_TX_PAR_MODE_BMSK                                                0x6
#define HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_TX_PAR_MODE_SHFT                                                0x1
#define HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_TX_PAR_CALC_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE1_UART_TX_PARITY_CFG_TX_PAR_CALC_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_ADDR(x)                                                  ((x) + 0x000001a8)
#define HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_RMSK                                                            0x7
#define HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_IN(x))
#define HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_RX_PAR_MODE_BMSK                                                0x6
#define HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_RX_PAR_MODE_SHFT                                                0x1
#define HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_RX_PAR_CALC_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE1_UART_RX_PARITY_CFG_RX_PAR_CALC_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_ADDR(x)                                                     ((x) + 0x000001ac)
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_RMSK                                                        0x80000003
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_UART_MANUAL_RFR_ADDR(x))
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_UART_MANUAL_RFR_ADDR(x), m)
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_UART_MANUAL_RFR_ADDR(x),v)
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_UART_MANUAL_RFR_ADDR(x),m,v,HWIO_PERIPH_SE1_UART_MANUAL_RFR_IN(x))
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_UART_MANUAL_RFR_EN_BMSK                                     0x80000000
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_UART_MANUAL_RFR_EN_SHFT                                           0x1f
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_UART_RFR_NOT_READY_BMSK                                            0x2
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_UART_RFR_NOT_READY_SHFT                                            0x1
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_UART_RFR_READY_BMSK                                                0x1
#define HWIO_PERIPH_SE1_UART_MANUAL_RFR_UART_RFR_READY_SHFT                                                0x0

#define HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_ADDR(x)                                                     ((x) + 0x00000170)
#define HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_ADDR(x))
#define HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_ADDR(x),m,v,HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_IN(x))
#define HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_AFC_PRE_CMD_DLY_BMSK                                          0xffffff
#define HWIO_PERIPH_SE1_AFC_PRE_CMD_DLY_AFC_PRE_CMD_DLY_SHFT                                               0x0

#define HWIO_PERIPH_SE1_SPI_CPHA_ADDR(x)                                                            ((x) + 0x00000124)
#define HWIO_PERIPH_SE1_SPI_CPHA_RMSK                                                                      0xf
#define HWIO_PERIPH_SE1_SPI_CPHA_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_CPHA_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_CPHA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_CPHA_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_CPHA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_CPHA_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_CPHA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_CPHA_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_CPHA_IN(x))
#define HWIO_PERIPH_SE1_SPI_CPHA_CPHA_BMSK                                                                 0xf
#define HWIO_PERIPH_SE1_SPI_CPHA_CPHA_SHFT                                                                 0x0

#define HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_ADDR(x)                                                    ((x) + 0x0000012c)
#define HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_RMSK                                                              0x3
#define HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_IN(x))
#define HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_LOOPBACK_MODE_BMSK                                                0x3
#define HWIO_PERIPH_SE1_SPI_LOOPBACK_CFG_LOOPBACK_MODE_SHFT                                                0x0

#define HWIO_PERIPH_SE1_SPI_CPOL_ADDR(x)                                                            ((x) + 0x00000130)
#define HWIO_PERIPH_SE1_SPI_CPOL_RMSK                                                                      0x4
#define HWIO_PERIPH_SE1_SPI_CPOL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_CPOL_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_CPOL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_CPOL_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_CPOL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_CPOL_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_CPOL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_CPOL_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_CPOL_IN(x))
#define HWIO_PERIPH_SE1_SPI_CPOL_CPOL_BMSK                                                                 0x4
#define HWIO_PERIPH_SE1_SPI_CPOL_CPOL_SHFT                                                                 0x2

#define HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_ADDR(x)                                                ((x) + 0x0000014c)
#define HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_RMSK                                                          0xf
#define HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_IN(x))
#define HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_CS_DEMUX_OUTPUT_INV_BMSK                                      0xf
#define HWIO_PERIPH_SE1_SPI_DEMUX_OUTPUT_INV_CS_DEMUX_OUTPUT_INV_SHFT                                      0x0

#define HWIO_PERIPH_SE1_SPI_DEMUX_SEL_ADDR(x)                                                       ((x) + 0x00000150)
#define HWIO_PERIPH_SE1_SPI_DEMUX_SEL_RMSK                                                                0x1f
#define HWIO_PERIPH_SE1_SPI_DEMUX_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_DEMUX_SEL_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_DEMUX_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_DEMUX_SEL_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_DEMUX_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_DEMUX_SEL_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_DEMUX_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_DEMUX_SEL_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_DEMUX_SEL_IN(x))
#define HWIO_PERIPH_SE1_SPI_DEMUX_SEL_CS_DEMUX_FW_EN_BMSK                                                 0x10
#define HWIO_PERIPH_SE1_SPI_DEMUX_SEL_CS_DEMUX_FW_EN_SHFT                                                  0x4
#define HWIO_PERIPH_SE1_SPI_DEMUX_SEL_CS_DEMUX_SEL_BMSK                                                    0xf
#define HWIO_PERIPH_SE1_SPI_DEMUX_SEL_CS_DEMUX_SEL_SHFT                                                    0x0

#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_ADDR(x)                                                       ((x) + 0x0000015c)
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_RMSK                                                                 0xe
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_SPI_NOT_USED_CFG2_BMSK                                               0x8
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_SPI_NOT_USED_CFG2_SHFT                                               0x3
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_SPI_NOT_USED_CFG1_BMSK                                               0x4
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_SPI_NOT_USED_CFG1_SHFT                                               0x2
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_SPI_CS_TOGGLE_BMSK                                                   0x2
#define HWIO_PERIPH_SE1_SPI_TRANS_CFG_SPI_CS_TOGGLE_SHFT                                                   0x1

#define HWIO_PERIPH_SE1_SPI_WORD_LEN_ADDR(x)                                                        ((x) + 0x00000168)
#define HWIO_PERIPH_SE1_SPI_WORD_LEN_RMSK                                                                0x3ff
#define HWIO_PERIPH_SE1_SPI_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE1_SPI_WORD_LEN_SPI_WORD_LEN_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE1_SPI_WORD_LEN_SPI_WORD_LEN_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x0000016c)
#define HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_SPI_TX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE1_SPI_TX_TRANS_LEN_SPI_TX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x00000170)
#define HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_SPI_RX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE1_SPI_RX_TRANS_LEN_SPI_RX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_ADDR(x)                                                ((x) + 0x00000174)
#define HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_RMSK                                                     0xffffff
#define HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_IN(x))
#define HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_SPI_PRE_POST_CMD_DLY_BMSK                                0xffffff
#define HWIO_PERIPH_SE1_SPI_PRE_POST_CMD_DLY_SPI_PRE_POST_CMD_DLY_SHFT                                     0x0

#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_ADDR(x)                                                 ((x) + 0x00000178)
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_RMSK                                                    0x3fffffff
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_IN(x))
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_SPI_PIPE_DLY_TPM_BMSK                                   0x3ff00000
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_SPI_PIPE_DLY_TPM_SHFT                                         0x14
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_SPI_CS_CLK_DLY_BMSK                                        0xffc00
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_SPI_CS_CLK_DLY_SHFT                                            0xa
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_SPI_INTER_WORDS_DLY_BMSK                                     0x3ff
#define HWIO_PERIPH_SE1_SPI_DELAYS_COUNTERS_SPI_INTER_WORDS_DLY_SHFT                                       0x0

#define HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_ADDR(x)                                                  ((x) + 0x00000168)
#define HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_RMSK                                                          0x3ff
#define HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_SPI_SLAVE_WORD_LEN_BMSK                                       0x3ff
#define HWIO_PERIPH_SE1_SPI_SLAVE_WORD_LEN_SPI_SLAVE_WORD_LEN_SHFT                                         0x0

#define HWIO_PERIPH_SE1_SPI_SLAVE_EN_ADDR(x)                                                        ((x) + 0x000001bc)
#define HWIO_PERIPH_SE1_SPI_SLAVE_EN_RMSK                                                                  0x1
#define HWIO_PERIPH_SE1_SPI_SLAVE_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SPI_SLAVE_EN_ADDR(x))
#define HWIO_PERIPH_SE1_SPI_SLAVE_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SPI_SLAVE_EN_ADDR(x), m)
#define HWIO_PERIPH_SE1_SPI_SLAVE_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SPI_SLAVE_EN_ADDR(x),v)
#define HWIO_PERIPH_SE1_SPI_SLAVE_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SPI_SLAVE_EN_ADDR(x),m,v,HWIO_PERIPH_SE1_SPI_SLAVE_EN_IN(x))
#define HWIO_PERIPH_SE1_SPI_SLAVE_EN_SPI_SLAVE_EN_BMSK                                                     0x1
#define HWIO_PERIPH_SE1_SPI_SLAVE_EN_SPI_SLAVE_EN_SHFT                                                     0x0

#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_ADDR(x)                                           ((x) + 0x00000134)
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_RMSK                                                    0x1f
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_ADDR(x))
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_ADDR(x), m)
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_ADDR(x),v)
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_ADDR(x),m,v,HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_IN(x))
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_SDA_NOISE_REJECT_BMSK                                   0x18
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_SDA_NOISE_REJECT_SHFT                                    0x3
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_SCL_NOISE_REJECT_BMSK                                    0x6
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_SCL_NOISE_REJECT_SHFT                                    0x1
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_LOW_PERIOD_NOISE_REJECT_EN_BMSK                          0x1
#define HWIO_PERIPH_SE1_I2C_NOISE_CANCELATION_CTL_LOW_PERIOD_NOISE_REJECT_EN_SHFT                          0x0

#define HWIO_PERIPH_SE1_I2C_MONITOR_CTL_ADDR(x)                                                     ((x) + 0x00000138)
#define HWIO_PERIPH_SE1_I2C_MONITOR_CTL_RMSK                                                               0x1
#define HWIO_PERIPH_SE1_I2C_MONITOR_CTL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_I2C_MONITOR_CTL_ADDR(x))
#define HWIO_PERIPH_SE1_I2C_MONITOR_CTL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_I2C_MONITOR_CTL_ADDR(x), m)
#define HWIO_PERIPH_SE1_I2C_MONITOR_CTL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_I2C_MONITOR_CTL_ADDR(x),v)
#define HWIO_PERIPH_SE1_I2C_MONITOR_CTL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_I2C_MONITOR_CTL_ADDR(x),m,v,HWIO_PERIPH_SE1_I2C_MONITOR_CTL_IN(x))
#define HWIO_PERIPH_SE1_I2C_MONITOR_CTL_SDA_DELAYED_DETECTION_BMSK                                         0x1
#define HWIO_PERIPH_SE1_I2C_MONITOR_CTL_SDA_DELAYED_DETECTION_SHFT                                         0x0

#define HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x0000016c)
#define HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_I2C_TX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE1_I2C_TX_TRANS_LEN_I2C_TX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x00000170)
#define HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_I2C_RX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE1_I2C_RX_TRANS_LEN_I2C_RX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_ADDR(x)                                                   ((x) + 0x00000174)
#define HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_ADDR(x))
#define HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_ADDR(x), m)
#define HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_ADDR(x),v)
#define HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_ADDR(x),m,v,HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_IN(x))
#define HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_I2C_DELAY_COUNTER_BMSK                                      0xffffff
#define HWIO_PERIPH_SE1_I2C_DELAY_COUNTER_I2C_DELAY_COUNTER_SHFT                                           0x0

#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_ADDR(x)                                                    ((x) + 0x00000178)
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_RMSK                                                       0x3fffffff
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_ADDR(x))
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_ADDR(x), m)
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_ADDR(x),v)
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_ADDR(x),m,v,HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_IN(x))
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_I2C_SCL_HIGH_COUNTER_BMSK                                  0x3ff00000
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_I2C_SCL_HIGH_COUNTER_SHFT                                        0x14
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_I2C_SCL_LOW_COUNTER_BMSK                                      0xffc00
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_I2C_SCL_LOW_COUNTER_SHFT                                          0xa
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_I2C_SCL_CYCLE_COUNTER_BMSK                                      0x3ff
#define HWIO_PERIPH_SE1_I2C_SCL_COUNTERS_I2C_SCL_CYCLE_COUNTER_SHFT                                        0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE1_GENI4_DATA
 *--------------------------------------------------------------------------*/

#define PERIPH_SE1_GENI4_DATA_REG_BASE                                                   (PERIPH_PERIPH_MOD_BASE      + 0x00084600)
#define PERIPH_SE1_GENI4_DATA_REG_BASE_SIZE                                              0x600
#define PERIPH_SE1_GENI4_DATA_REG_BASE_USED                                              0x4a0

#define HWIO_PERIPH_SE1_GENI_M_CMD0_ADDR(x)                                              ((x) + 0x00000000)
#define HWIO_PERIPH_SE1_GENI_M_CMD0_RMSK                                                 0xffffffff
#define HWIO_PERIPH_SE1_GENI_M_CMD0_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_M_CMD0_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_M_CMD0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_M_CMD0_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_M_CMD0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_M_CMD0_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_M_CMD0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_M_CMD0_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_M_CMD0_IN(x))
#define HWIO_PERIPH_SE1_GENI_M_CMD0_OPCODE_BMSK                                          0xf8000000
#define HWIO_PERIPH_SE1_GENI_M_CMD0_OPCODE_SHFT                                                0x1b
#define HWIO_PERIPH_SE1_GENI_M_CMD0_PARAM_BMSK                                            0x7ffffff
#define HWIO_PERIPH_SE1_GENI_M_CMD0_PARAM_SHFT                                                  0x0

#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_ADDR(x)                                      ((x) + 0x00000004)
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_RMSK                                                0x7
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_IN(x))
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_M_GENI_CMD_CANCEL_BMSK                              0x4
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_M_GENI_CMD_CANCEL_SHFT                              0x2
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_M_GENI_CMD_ABORT_BMSK                               0x2
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_M_GENI_CMD_ABORT_SHFT                               0x1
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_M_GENI_DISABLE_BMSK                                 0x1
#define HWIO_PERIPH_SE1_GENI_M_CMD_CTRL_REG_M_GENI_DISABLE_SHFT                                 0x0

#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_ADDR(x)                                        ((x) + 0x00000010)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_SEC_IRQ_BMSK                                   0x80000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_SEC_IRQ_SHFT                                         0x1f
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_BMSK                         0x40000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_SHFT                               0x1e
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_TX_FIFO_WR_ERR_BMSK                            0x20000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_TX_FIFO_WR_ERR_SHFT                                  0x1d
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_TX_FIFO_RD_ERR_BMSK                            0x10000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_TX_FIFO_RD_ERR_SHFT                                  0x1c
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_RX_FIFO_LAST_BMSK                               0x8000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_RX_FIFO_LAST_SHFT                                    0x1b
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK                          0x4000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_RX_FIFO_WATERMARK_SHFT                               0x1a
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_RX_FIFO_WR_ERR_BMSK                             0x2000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_RX_FIFO_WR_ERR_SHFT                                  0x19
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_RX_FIFO_RD_ERR_BMSK                             0x1000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_RX_FIFO_RD_ERR_SHFT                                  0x18
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_IO_DATA_ASSERT_BMSK                              0x800000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_IO_DATA_ASSERT_SHFT                                  0x17
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_IO_DATA_DEASSERT_BMSK                            0x400000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_IO_DATA_DEASSERT_SHFT                                0x16
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_TX_FIFO_NOT_EMPTY_BMSK                           0x200000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_TX_FIFO_NOT_EMPTY_SHFT                               0x15
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_HW_IRQ_BMSK                                    0x100000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_HW_IRQ_SHFT                                        0x14
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_7_BMSK                                   0x10000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_7_SHFT                                      0x10
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_6_BMSK                                    0x8000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_6_SHFT                                       0xf
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_5_BMSK                                    0x4000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_5_SHFT                                       0xe
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_4_BMSK                                    0x2000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_4_SHFT                                       0xd
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_3_BMSK                                    0x1000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_3_SHFT                                       0xc
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_2_BMSK                                     0x800
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_2_SHFT                                       0xb
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_1_BMSK                                     0x400
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_1_SHFT                                       0xa
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_0_BMSK                                     0x200
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_IRQ_0_SHFT                                       0x9
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_SYNC_IRQ_0_BMSK                                0x100
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_GP_SYNC_IRQ_0_SHFT                                  0x8
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_RX_IRQ_BMSK                                        0x80
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_RX_IRQ_SHFT                                         0x7
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_TIMESTAMP_BMSK                                     0x40
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_TIMESTAMP_SHFT                                      0x6
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_CMD_ABORT_BMSK                                     0x20
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_CMD_ABORT_SHFT                                      0x5
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_CMD_CANCEL_BMSK                                    0x10
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_CMD_CANCEL_SHFT                                     0x4
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_CMD_FAILURE_BMSK                                    0x8
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_CMD_FAILURE_SHFT                                    0x3
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_ILLEGAL_CMD_BMSK                                    0x4
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_ILLEGAL_CMD_SHFT                                    0x2
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_CMD_OVERRUN_BMSK                                    0x2
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_CMD_OVERRUN_SHFT                                    0x1
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_CMD_DONE_BMSK                                       0x1
#define HWIO_PERIPH_SE1_GENI_M_IRQ_STATUS_M_CMD_DONE_SHFT                                       0x0

#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_ADDR(x)                                        ((x) + 0x00000014)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_SEC_IRQ_EN_BMSK                                0x80000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_SEC_IRQ_EN_SHFT                                      0x1f
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_TX_FIFO_WATERMARK_EN_BMSK                      0x40000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_TX_FIFO_WATERMARK_EN_SHFT                            0x1e
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_TX_FIFO_WR_ERR_EN_BMSK                         0x20000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_TX_FIFO_WR_ERR_EN_SHFT                               0x1d
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_TX_FIFO_RD_ERR_EN_BMSK                         0x10000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_TX_FIFO_RD_ERR_EN_SHFT                               0x1c
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_RX_FIFO_LAST_EN_BMSK                            0x8000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_RX_FIFO_LAST_EN_SHFT                                 0x1b
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_BMSK                       0x4000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_SHFT                            0x1a
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_BMSK                          0x2000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_SHFT                               0x19
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_BMSK                          0x1000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_SHFT                               0x18
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_IO_DATA_ASSERT_EN_BMSK                           0x800000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_IO_DATA_ASSERT_EN_SHFT                               0x17
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_IO_DATA_DEASSERT_EN_BMSK                         0x400000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_IO_DATA_DEASSERT_EN_SHFT                             0x16
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_TX_FIFO_NOT_EMPTY_EN_BMSK                        0x200000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_TX_FIFO_NOT_EMPTY_EN_SHFT                            0x15
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_HW_IRQ_EN_BMSK                                 0x100000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_HW_IRQ_EN_SHFT                                     0x14
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_7_EN_BMSK                                0x10000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_7_EN_SHFT                                   0x10
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_6_EN_BMSK                                 0x8000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_6_EN_SHFT                                    0xf
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_5_EN_BMSK                                 0x4000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_5_EN_SHFT                                    0xe
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_4_EN_BMSK                                 0x2000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_4_EN_SHFT                                    0xd
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_3_EN_BMSK                                 0x1000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_3_EN_SHFT                                    0xc
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_2_EN_BMSK                                  0x800
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_2_EN_SHFT                                    0xb
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_1_EN_BMSK                                  0x400
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_1_EN_SHFT                                    0xa
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_0_EN_BMSK                                  0x200
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_IRQ_0_EN_SHFT                                    0x9
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_SYNC_IRQ_0_EN_BMSK                             0x100
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_GP_SYNC_IRQ_0_EN_SHFT                               0x8
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_RX_IRQ_EN_BMSK                                     0x80
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_RX_IRQ_EN_SHFT                                      0x7
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_TIMESTAMP_EN_BMSK                                  0x40
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_TIMESTAMP_EN_SHFT                                   0x6
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_CMD_ABORT_EN_BMSK                                  0x20
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_CMD_ABORT_EN_SHFT                                   0x5
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_CMD_CANCEL_EN_BMSK                                 0x10
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_CMD_CANCEL_EN_SHFT                                  0x4
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_CMD_FAILURE_EN_BMSK                                 0x8
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_CMD_FAILURE_EN_SHFT                                 0x3
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_ILLEGAL_CMD_EN_BMSK                                 0x4
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_ILLEGAL_CMD_EN_SHFT                                 0x2
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_CMD_OVERRUN_EN_BMSK                                 0x2
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_CMD_OVERRUN_EN_SHFT                                 0x1
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_CMD_DONE_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE1_GENI_M_IRQ_ENABLE_M_CMD_DONE_EN_SHFT                                    0x0

#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_ADDR(x)                                         ((x) + 0x00000018)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_RMSK                                            0xfff1ffff
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_SEC_IRQ_CLEAR_BMSK                              0x80000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_SEC_IRQ_CLEAR_SHFT                                    0x1f
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_TX_FIFO_WATERMARK_CLEAR_BMSK                    0x40000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_TX_FIFO_WATERMARK_CLEAR_SHFT                          0x1e
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_TX_FIFO_WR_ERR_CLEAR_BMSK                       0x20000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_TX_FIFO_WR_ERR_CLEAR_SHFT                             0x1d
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_TX_FIFO_RD_ERR_CLEAR_BMSK                       0x10000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_TX_FIFO_RD_ERR_CLEAR_SHFT                             0x1c
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_BMSK                          0x8000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_SHFT                               0x1b
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_BMSK                     0x4000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_SHFT                          0x1a
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_BMSK                        0x2000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_SHFT                             0x19
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_BMSK                        0x1000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_SHFT                             0x18
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_BMSK                         0x800000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_SHFT                             0x17
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_BMSK                       0x400000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_SHFT                           0x16
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_TX_FIFO_NOT_EMPTY_CLEAR_BMSK                      0x200000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_TX_FIFO_NOT_EMPTY_CLEAR_SHFT                          0x15
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_HW_IRQ_CLEAR_BMSK                               0x100000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_HW_IRQ_CLEAR_SHFT                                   0x14
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_7_CLEAR_BMSK                              0x10000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_7_CLEAR_SHFT                                 0x10
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_6_CLEAR_BMSK                               0x8000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_6_CLEAR_SHFT                                  0xf
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_5_CLEAR_BMSK                               0x4000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_5_CLEAR_SHFT                                  0xe
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_4_CLEAR_BMSK                               0x2000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_4_CLEAR_SHFT                                  0xd
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_3_CLEAR_BMSK                               0x1000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_3_CLEAR_SHFT                                  0xc
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_2_CLEAR_BMSK                                0x800
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_2_CLEAR_SHFT                                  0xb
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_1_CLEAR_BMSK                                0x400
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_1_CLEAR_SHFT                                  0xa
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_0_CLEAR_BMSK                                0x200
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_IRQ_0_CLEAR_SHFT                                  0x9
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_SYNC_IRQ_0_CLEAR_BMSK                           0x100
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_GP_SYNC_IRQ_0_CLEAR_SHFT                             0x8
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_RX_IRQ_CLEAR_BMSK                                   0x80
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_RX_IRQ_CLEAR_SHFT                                    0x7
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_TIMESTAMP_CLEAR_BMSK                                0x40
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_TIMESTAMP_CLEAR_SHFT                                 0x6
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_CMD_ABORT_CLEAR_BMSK                                0x20
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_CMD_ABORT_CLEAR_SHFT                                 0x5
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_CMD_CANCEL_CLEAR_BMSK                               0x10
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_CMD_CANCEL_CLEAR_SHFT                                0x4
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_CMD_FAILURE_CLEAR_BMSK                               0x8
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_CMD_FAILURE_CLEAR_SHFT                               0x3
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_ILLEGAL_CMD_CLEAR_BMSK                               0x4
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_ILLEGAL_CMD_CLEAR_SHFT                               0x2
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_CMD_OVERRUN_CLEAR_BMSK                               0x2
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_CMD_OVERRUN_CLEAR_SHFT                               0x1
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_CMD_DONE_CLEAR_BMSK                                  0x1
#define HWIO_PERIPH_SE1_GENI_M_IRQ_CLEAR_M_CMD_DONE_CLEAR_SHFT                                  0x0

#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_ADDR(x)                                        ((x) + 0x0000001c)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_SEC_IRQ_EN_SET_BMSK                            0x80000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_SEC_IRQ_EN_SET_SHFT                                  0x1f
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_TX_FIFO_WATERMARK_EN_SET_BMSK                  0x40000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_TX_FIFO_WATERMARK_EN_SET_SHFT                        0x1e
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_TX_FIFO_WR_ERR_EN_SET_BMSK                     0x20000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_TX_FIFO_WR_ERR_EN_SET_SHFT                           0x1d
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_TX_FIFO_RD_ERR_EN_SET_BMSK                     0x10000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_TX_FIFO_RD_ERR_EN_SET_SHFT                           0x1c
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_BMSK                        0x8000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_SHFT                             0x1b
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_BMSK                   0x4000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_SHFT                        0x1a
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_BMSK                      0x2000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_SHFT                           0x19
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_BMSK                      0x1000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_SHFT                           0x18
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_BMSK                       0x800000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_SHFT                           0x17
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_BMSK                     0x400000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_SHFT                         0x16
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_TX_FIFO_NOT_EMPTY_EN_SET_BMSK                    0x200000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_TX_FIFO_NOT_EMPTY_EN_SET_SHFT                        0x15
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_HW_IRQ_EN_SET_BMSK                             0x100000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_HW_IRQ_EN_SET_SHFT                                 0x14
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_7_EN_SET_BMSK                            0x10000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_7_EN_SET_SHFT                               0x10
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_6_EN_SET_BMSK                             0x8000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_6_EN_SET_SHFT                                0xf
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_5_EN_SET_BMSK                             0x4000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_5_EN_SET_SHFT                                0xe
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_4_EN_SET_BMSK                             0x2000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_4_EN_SET_SHFT                                0xd
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_3_EN_SET_BMSK                             0x1000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_3_EN_SET_SHFT                                0xc
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_2_EN_SET_BMSK                              0x800
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_2_EN_SET_SHFT                                0xb
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_1_EN_SET_BMSK                              0x400
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_1_EN_SET_SHFT                                0xa
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_0_EN_SET_BMSK                              0x200
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_IRQ_0_EN_SET_SHFT                                0x9
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_SYNC_IRQ_0_EN_SET_BMSK                         0x100
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_GP_SYNC_IRQ_0_EN_SET_SHFT                           0x8
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_RX_IRQ_EN_SET_BMSK                                 0x80
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_RX_IRQ_EN_SET_SHFT                                  0x7
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_TIMESTAMP_EN_SET_BMSK                              0x40
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_TIMESTAMP_EN_SET_SHFT                               0x6
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_CMD_ABORT_EN_SET_BMSK                              0x20
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_CMD_ABORT_EN_SET_SHFT                               0x5
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_CMD_CANCEL_EN_SET_BMSK                             0x10
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_CMD_CANCEL_EN_SET_SHFT                              0x4
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_CMD_FAILURE_EN_SET_BMSK                             0x8
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_CMD_FAILURE_EN_SET_SHFT                             0x3
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_ILLEGAL_CMD_EN_SET_BMSK                             0x4
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_ILLEGAL_CMD_EN_SET_SHFT                             0x2
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_CMD_OVERRUN_EN_SET_BMSK                             0x2
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_CMD_OVERRUN_EN_SET_SHFT                             0x1
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_CMD_DONE_EN_SET_BMSK                                0x1
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_SET_M_CMD_DONE_EN_SET_SHFT                                0x0

#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_ADDR(x)                                      ((x) + 0x00000020)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_RMSK                                         0xfff1ffff
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_SEC_IRQ_EN_CLEAR_BMSK                        0x80000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_SEC_IRQ_EN_CLEAR_SHFT                              0x1f
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WATERMARK_EN_CLEAR_BMSK              0x40000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1e
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WR_ERR_EN_CLEAR_BMSK                 0x20000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x1d
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_TX_FIFO_RD_ERR_EN_CLEAR_BMSK                 0x10000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_TX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x1c
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_BMSK                    0x8000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_SHFT                         0x1b
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_BMSK               0x4000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1a
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_BMSK                  0x2000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x19
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_BMSK                  0x1000000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x18
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_BMSK                   0x800000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_SHFT                       0x17
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_BMSK                 0x400000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_SHFT                     0x16
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_TX_FIFO_NOT_EMPTY_EN_CLEAR_BMSK                0x200000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_TX_FIFO_NOT_EMPTY_EN_CLEAR_SHFT                    0x15
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_HW_IRQ_EN_CLEAR_BMSK                         0x100000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_HW_IRQ_EN_CLEAR_SHFT                             0x14
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_7_EN_CLEAR_BMSK                        0x10000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_7_EN_CLEAR_SHFT                           0x10
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_6_EN_CLEAR_BMSK                         0x8000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_6_EN_CLEAR_SHFT                            0xf
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_5_EN_CLEAR_BMSK                         0x4000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_5_EN_CLEAR_SHFT                            0xe
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_4_EN_CLEAR_BMSK                         0x2000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_4_EN_CLEAR_SHFT                            0xd
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_3_EN_CLEAR_BMSK                         0x1000
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_3_EN_CLEAR_SHFT                            0xc
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_2_EN_CLEAR_BMSK                          0x800
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_2_EN_CLEAR_SHFT                            0xb
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_1_EN_CLEAR_BMSK                          0x400
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_1_EN_CLEAR_SHFT                            0xa
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_0_EN_CLEAR_BMSK                          0x200
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_0_EN_CLEAR_SHFT                            0x9
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_SYNC_IRQ_0_EN_CLEAR_BMSK                     0x100
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_GP_SYNC_IRQ_0_EN_CLEAR_SHFT                       0x8
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_RX_IRQ_EN_CLEAR_BMSK                             0x80
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_RX_IRQ_EN_CLEAR_SHFT                              0x7
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_TIMESTAMP_EN_CLEAR_BMSK                          0x40
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_TIMESTAMP_EN_CLEAR_SHFT                           0x6
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_CMD_ABORT_EN_CLEAR_BMSK                          0x20
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_CMD_ABORT_EN_CLEAR_SHFT                           0x5
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_CMD_CANCEL_EN_CLEAR_BMSK                         0x10
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_CMD_CANCEL_EN_CLEAR_SHFT                          0x4
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_CMD_FAILURE_EN_CLEAR_BMSK                         0x8
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_CMD_FAILURE_EN_CLEAR_SHFT                         0x3
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_ILLEGAL_CMD_EN_CLEAR_BMSK                         0x4
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_ILLEGAL_CMD_EN_CLEAR_SHFT                         0x2
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_CMD_OVERRUN_EN_CLEAR_BMSK                         0x2
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_CMD_OVERRUN_EN_CLEAR_SHFT                         0x1
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_CMD_DONE_EN_CLEAR_BMSK                            0x1
#define HWIO_PERIPH_SE1_GENI_M_IRQ_EN_CLEAR_M_CMD_DONE_EN_CLEAR_SHFT                            0x0

#define HWIO_PERIPH_SE1_GENI_M_CMD_ERR_STATUS_ADDR(x)                                    ((x) + 0x00000024)
#define HWIO_PERIPH_SE1_GENI_M_CMD_ERR_STATUS_RMSK                                              0xf
#define HWIO_PERIPH_SE1_GENI_M_CMD_ERR_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_M_CMD_ERR_STATUS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_M_CMD_ERR_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_M_CMD_ERR_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_M_CMD_ERR_STATUS_GENI_M_CMD_ERR_CODE_BMSK                          0xf
#define HWIO_PERIPH_SE1_GENI_M_CMD_ERR_STATUS_GENI_M_CMD_ERR_CODE_SHFT                          0x0

#define HWIO_PERIPH_SE1_GENI_M_FW_ERR_STATUS_ADDR(x)                                     ((x) + 0x00000028)
#define HWIO_PERIPH_SE1_GENI_M_FW_ERR_STATUS_RMSK                                               0xf
#define HWIO_PERIPH_SE1_GENI_M_FW_ERR_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_M_FW_ERR_STATUS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_M_FW_ERR_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_M_FW_ERR_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_M_FW_ERR_STATUS_GENI_M_FW_ERR_CODE_BMSK                            0xf
#define HWIO_PERIPH_SE1_GENI_M_FW_ERR_STATUS_GENI_M_FW_ERR_CODE_SHFT                            0x0

#define HWIO_PERIPH_SE1_GENI_S_CMD0_ADDR(x)                                              ((x) + 0x00000030)
#define HWIO_PERIPH_SE1_GENI_S_CMD0_RMSK                                                 0xffffffff
#define HWIO_PERIPH_SE1_GENI_S_CMD0_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_S_CMD0_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_S_CMD0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_S_CMD0_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_S_CMD0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_S_CMD0_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_S_CMD0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_S_CMD0_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_S_CMD0_IN(x))
#define HWIO_PERIPH_SE1_GENI_S_CMD0_OPCODE_BMSK                                          0xf8000000
#define HWIO_PERIPH_SE1_GENI_S_CMD0_OPCODE_SHFT                                                0x1b
#define HWIO_PERIPH_SE1_GENI_S_CMD0_PARAM_BMSK                                            0x7ffffff
#define HWIO_PERIPH_SE1_GENI_S_CMD0_PARAM_SHFT                                                  0x0

#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_ADDR(x)                                      ((x) + 0x00000034)
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_RMSK                                                0x7
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_IN(x))
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_S_GENI_CMD_CANCEL_BMSK                              0x4
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_S_GENI_CMD_CANCEL_SHFT                              0x2
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_S_GENI_CMD_ABORT_BMSK                               0x2
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_S_GENI_CMD_ABORT_SHFT                               0x1
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_S_GENI_DISABLE_BMSK                                 0x1
#define HWIO_PERIPH_SE1_GENI_S_CMD_CTRL_REG_S_GENI_DISABLE_SHFT                                 0x0

#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_ADDR(x)                                        ((x) + 0x00000040)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_RX_FIFO_LAST_BMSK                               0x8000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_RX_FIFO_LAST_SHFT                                    0x1b
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK                          0x4000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_SHFT                               0x1a
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_RX_FIFO_WR_ERR_BMSK                             0x2000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_RX_FIFO_WR_ERR_SHFT                                  0x19
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_RX_FIFO_RD_ERR_BMSK                             0x1000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_RX_FIFO_RD_ERR_SHFT                                  0x18
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_IO_DATA_ASSERT_BMSK                              0x800000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_IO_DATA_ASSERT_SHFT                                  0x17
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_IO_DATA_DEASSERT_BMSK                            0x400000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_IO_DATA_DEASSERT_SHFT                                0x16
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_7_BMSK                                   0x10000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_7_SHFT                                      0x10
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_6_BMSK                                    0x8000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_6_SHFT                                       0xf
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_5_BMSK                                    0x4000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_5_SHFT                                       0xe
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_4_BMSK                                    0x2000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_4_SHFT                                       0xd
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_3_BMSK                                    0x1000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_3_SHFT                                       0xc
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_2_BMSK                                     0x800
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_2_SHFT                                       0xb
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_1_BMSK                                     0x400
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_1_SHFT                                       0xa
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_0_BMSK                                     0x200
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_IRQ_0_SHFT                                       0x9
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_SYNC_IRQ_0_BMSK                                0x100
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_GP_SYNC_IRQ_0_SHFT                                  0x8
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_CMD_ABORT_BMSK                                     0x20
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_CMD_ABORT_SHFT                                      0x5
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_CMD_CANCEL_BMSK                                    0x10
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_CMD_CANCEL_SHFT                                     0x4
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_CMD_FAILURE_BMSK                                    0x8
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_CMD_FAILURE_SHFT                                    0x3
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_ILLEGAL_CMD_BMSK                                    0x4
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_ILLEGAL_CMD_SHFT                                    0x2
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_CMD_OVERRUN_BMSK                                    0x2
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_CMD_OVERRUN_SHFT                                    0x1
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_CMD_DONE_BMSK                                       0x1
#define HWIO_PERIPH_SE1_GENI_S_IRQ_STATUS_S_CMD_DONE_SHFT                                       0x0

#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_ADDR(x)                                        ((x) + 0x00000044)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_RX_FIFO_LAST_EN_BMSK                            0x8000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_RX_FIFO_LAST_EN_SHFT                                 0x1b
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_BMSK                       0x4000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_SHFT                            0x1a
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_BMSK                          0x2000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_SHFT                               0x19
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_BMSK                          0x1000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_SHFT                               0x18
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_IO_DATA_ASSERT_EN_BMSK                           0x800000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_IO_DATA_ASSERT_EN_SHFT                               0x17
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_IO_DATA_DEASSERT_EN_BMSK                         0x400000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_IO_DATA_DEASSERT_EN_SHFT                             0x16
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_7_EN_BMSK                                0x10000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_7_EN_SHFT                                   0x10
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_6_EN_BMSK                                 0x8000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_6_EN_SHFT                                    0xf
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_5_EN_BMSK                                 0x4000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_5_EN_SHFT                                    0xe
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_4_EN_BMSK                                 0x2000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_4_EN_SHFT                                    0xd
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_3_EN_BMSK                                 0x1000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_3_EN_SHFT                                    0xc
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_2_EN_BMSK                                  0x800
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_2_EN_SHFT                                    0xb
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_1_EN_BMSK                                  0x400
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_1_EN_SHFT                                    0xa
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_0_EN_BMSK                                  0x200
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_IRQ_0_EN_SHFT                                    0x9
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_SYNC_IRQ_0_EN_BMSK                             0x100
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_GP_SYNC_IRQ_0_EN_SHFT                               0x8
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_CMD_ABORT_EN_BMSK                                  0x20
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_CMD_ABORT_EN_SHFT                                   0x5
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_CMD_CANCEL_EN_BMSK                                 0x10
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_CMD_CANCEL_EN_SHFT                                  0x4
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_CMD_FAILURE_EN_BMSK                                 0x8
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_CMD_FAILURE_EN_SHFT                                 0x3
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_ILLEGAL_CMD_EN_BMSK                                 0x4
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_ILLEGAL_CMD_EN_SHFT                                 0x2
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_CMD_OVERRUN_EN_BMSK                                 0x2
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_CMD_OVERRUN_EN_SHFT                                 0x1
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_CMD_DONE_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE1_GENI_S_IRQ_ENABLE_S_CMD_DONE_EN_SHFT                                    0x0

#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_ADDR(x)                                         ((x) + 0x00000048)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_RMSK                                             0xfc1ff3f
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_BMSK                          0x8000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_SHFT                               0x1b
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_BMSK                     0x4000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_SHFT                          0x1a
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_BMSK                        0x2000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_SHFT                             0x19
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_BMSK                        0x1000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_SHFT                             0x18
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_BMSK                         0x800000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_SHFT                             0x17
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_BMSK                       0x400000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_SHFT                           0x16
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_7_CLEAR_BMSK                              0x10000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_7_CLEAR_SHFT                                 0x10
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_6_CLEAR_BMSK                               0x8000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_6_CLEAR_SHFT                                  0xf
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_5_CLEAR_BMSK                               0x4000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_5_CLEAR_SHFT                                  0xe
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_4_CLEAR_BMSK                               0x2000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_4_CLEAR_SHFT                                  0xd
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_3_CLEAR_BMSK                               0x1000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_3_CLEAR_SHFT                                  0xc
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_2_CLEAR_BMSK                                0x800
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_2_CLEAR_SHFT                                  0xb
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_1_CLEAR_BMSK                                0x400
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_1_CLEAR_SHFT                                  0xa
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_0_CLEAR_BMSK                                0x200
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_IRQ_0_CLEAR_SHFT                                  0x9
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_SYNC_IRQ_0_CLEAR_BMSK                           0x100
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_GP_SYNC_IRQ_0_CLEAR_SHFT                             0x8
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_CMD_ABORT_CLEAR_BMSK                                0x20
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_CMD_ABORT_CLEAR_SHFT                                 0x5
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_CMD_CANCEL_CLEAR_BMSK                               0x10
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_CMD_CANCEL_CLEAR_SHFT                                0x4
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_CMD_FAILURE_CLEAR_BMSK                               0x8
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_CMD_FAILURE_CLEAR_SHFT                               0x3
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_ILLEGAL_CMD_CLEAR_BMSK                               0x4
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_ILLEGAL_CMD_CLEAR_SHFT                               0x2
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_CMD_OVERRUN_CLEAR_BMSK                               0x2
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_CMD_OVERRUN_CLEAR_SHFT                               0x1
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_CMD_DONE_CLEAR_BMSK                                  0x1
#define HWIO_PERIPH_SE1_GENI_S_IRQ_CLEAR_S_CMD_DONE_CLEAR_SHFT                                  0x0

#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_ADDR(x)                                        ((x) + 0x0000004c)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_BMSK                        0x8000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_SHFT                             0x1b
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_BMSK                   0x4000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_SHFT                        0x1a
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_BMSK                      0x2000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_SHFT                           0x19
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_BMSK                      0x1000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_SHFT                           0x18
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_BMSK                       0x800000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_SHFT                           0x17
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_BMSK                     0x400000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_SHFT                         0x16
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_7_EN_SET_BMSK                            0x10000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_7_EN_SET_SHFT                               0x10
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_6_EN_SET_BMSK                             0x8000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_6_EN_SET_SHFT                                0xf
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_5_EN_SET_BMSK                             0x4000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_5_EN_SET_SHFT                                0xe
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_4_EN_SET_BMSK                             0x2000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_4_EN_SET_SHFT                                0xd
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_3_EN_SET_BMSK                             0x1000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_3_EN_SET_SHFT                                0xc
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_2_EN_SET_BMSK                              0x800
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_2_EN_SET_SHFT                                0xb
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_1_EN_SET_BMSK                              0x400
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_1_EN_SET_SHFT                                0xa
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_0_EN_SET_BMSK                              0x200
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_IRQ_0_EN_SET_SHFT                                0x9
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_SYNC_IRQ_0_EN_SET_BMSK                         0x100
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_GP_SYNC_IRQ_0_EN_SET_SHFT                           0x8
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_CMD_ABORT_EN_SET_BMSK                              0x20
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_CMD_ABORT_EN_SET_SHFT                               0x5
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_CMD_CANCEL_EN_SET_BMSK                             0x10
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_CMD_CANCEL_EN_SET_SHFT                              0x4
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_CMD_FAILURE_EN_SET_BMSK                             0x8
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_CMD_FAILURE_EN_SET_SHFT                             0x3
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_ILLEGAL_CMD_EN_SET_BMSK                             0x4
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_ILLEGAL_CMD_EN_SET_SHFT                             0x2
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_CMD_OVERRUN_EN_SET_BMSK                             0x2
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_CMD_OVERRUN_EN_SET_SHFT                             0x1
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_CMD_DONE_EN_SET_BMSK                                0x1
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_SET_S_CMD_DONE_EN_SET_SHFT                                0x0

#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_ADDR(x)                                      ((x) + 0x00000050)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_RMSK                                          0xfc1ff3f
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_BMSK                    0x8000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_SHFT                         0x1b
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_BMSK               0x4000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1a
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_BMSK                  0x2000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x19
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_BMSK                  0x1000000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x18
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_BMSK                   0x800000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_SHFT                       0x17
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_BMSK                 0x400000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_SHFT                     0x16
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_7_EN_CLEAR_BMSK                        0x10000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_7_EN_CLEAR_SHFT                           0x10
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_6_EN_CLEAR_BMSK                         0x8000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_6_EN_CLEAR_SHFT                            0xf
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_5_EN_CLEAR_BMSK                         0x4000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_5_EN_CLEAR_SHFT                            0xe
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_4_EN_CLEAR_BMSK                         0x2000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_4_EN_CLEAR_SHFT                            0xd
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_3_EN_CLEAR_BMSK                         0x1000
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_3_EN_CLEAR_SHFT                            0xc
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_2_EN_CLEAR_BMSK                          0x800
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_2_EN_CLEAR_SHFT                            0xb
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_1_EN_CLEAR_BMSK                          0x400
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_1_EN_CLEAR_SHFT                            0xa
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_0_EN_CLEAR_BMSK                          0x200
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_0_EN_CLEAR_SHFT                            0x9
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_SYNC_IRQ_0_EN_CLEAR_BMSK                     0x100
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_GP_SYNC_IRQ_0_EN_CLEAR_SHFT                       0x8
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_CMD_ABORT_EN_CLEAR_BMSK                          0x20
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_CMD_ABORT_EN_CLEAR_SHFT                           0x5
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_CMD_CANCEL_EN_CLEAR_BMSK                         0x10
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_CMD_CANCEL_EN_CLEAR_SHFT                          0x4
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_CMD_FAILURE_EN_CLEAR_BMSK                         0x8
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_CMD_FAILURE_EN_CLEAR_SHFT                         0x3
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_ILLEGAL_CMD_EN_CLEAR_BMSK                         0x4
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_ILLEGAL_CMD_EN_CLEAR_SHFT                         0x2
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_CMD_OVERRUN_EN_CLEAR_BMSK                         0x2
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_CMD_OVERRUN_EN_CLEAR_SHFT                         0x1
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_CMD_DONE_EN_CLEAR_BMSK                            0x1
#define HWIO_PERIPH_SE1_GENI_S_IRQ_EN_CLEAR_S_CMD_DONE_EN_CLEAR_SHFT                            0x0

#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_ADDR(x)                                     ((x) + 0x00000060)
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_RMSK                                               0x7
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_M_RX_DATA_IRQ_BMSK                                 0x4
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_M_RX_DATA_IRQ_SHFT                                 0x2
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_M_IO3_IRQ_BMSK                                     0x2
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_M_IO3_IRQ_SHFT                                     0x1
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_M_IO2_IRQ_BMSK                                     0x1
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_STATUS_M_IO2_IRQ_SHFT                                     0x0

#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_ADDR(x)                                     ((x) + 0x00000064)
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_RMSK                                               0x7
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_M_RX_DATA_IRQ_EN_BMSK                              0x4
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_M_RX_DATA_IRQ_EN_SHFT                              0x2
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_M_IO3_IRQ_EN_BMSK                                  0x2
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_M_IO3_IRQ_EN_SHFT                                  0x1
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_M_IO2_IRQ_EN_BMSK                                  0x1
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_ENABLE_M_IO2_IRQ_EN_SHFT                                  0x0

#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_CLEAR_ADDR(x)                                      ((x) + 0x00000068)
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_CLEAR_RMSK                                                0x7
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_M_HW_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_CLEAR_M_RX_DATA_IRQ_CLEAR_BMSK                            0x4
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_CLEAR_M_RX_DATA_IRQ_CLEAR_SHFT                            0x2
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_CLEAR_M_IO3_IRQ_CLEAR_BMSK                                0x2
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_CLEAR_M_IO3_IRQ_CLEAR_SHFT                                0x1
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_CLEAR_M_IO2_IRQ_CLEAR_BMSK                                0x1
#define HWIO_PERIPH_SE1_GENI_M_HW_IRQ_CLEAR_M_IO2_IRQ_CLEAR_SHFT                                0x0

#define HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_ADDR(x)                                   ((x) + 0x00000070)
#define HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_RMSK                                             0x3
#define HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_IN(x))
#define HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_HIZ_CTRL_BMSK                          0x2
#define HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_HIZ_CTRL_SHFT                          0x1
#define HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_MODE_EN_BMSK                           0x1
#define HWIO_PERIPH_SE1_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_MODE_EN_SHFT                           0x0

#define HWIO_PERIPH_SE1_GENI_TX_FIFOn_ADDR(base,n)                                       ((base) + 0x00000100 + 0x4 * (n))
#define HWIO_PERIPH_SE1_GENI_TX_FIFOn_RMSK                                               0xffffffff
#define HWIO_PERIPH_SE1_GENI_TX_FIFOn_MAXn                                                       15
#define HWIO_PERIPH_SE1_GENI_TX_FIFOn_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_SE1_GENI_TX_FIFOn_ADDR(base,n),val)
#define HWIO_PERIPH_SE1_GENI_TX_FIFOn_TX_DATA_BMSK                                       0xffffffff
#define HWIO_PERIPH_SE1_GENI_TX_FIFOn_TX_DATA_SHFT                                              0x0

#define HWIO_PERIPH_SE1_GENI_RX_FIFOn_ADDR(base,n)                                       ((base) + 0x00000180 + 0x4 * (n))
#define HWIO_PERIPH_SE1_GENI_RX_FIFOn_RMSK                                               0xffffffff
#define HWIO_PERIPH_SE1_GENI_RX_FIFOn_MAXn                                                       15
#define HWIO_PERIPH_SE1_GENI_RX_FIFOn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_RX_FIFOn_ADDR(base,n), HWIO_PERIPH_SE1_GENI_RX_FIFOn_RMSK)
#define HWIO_PERIPH_SE1_GENI_RX_FIFOn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_RX_FIFOn_ADDR(base,n), mask)
#define HWIO_PERIPH_SE1_GENI_RX_FIFOn_RX_DATA_BMSK                                       0xffffffff
#define HWIO_PERIPH_SE1_GENI_RX_FIFOn_RX_DATA_SHFT                                              0x0

#define HWIO_PERIPH_SE1_GENI_TX_FIFO_STATUS_ADDR(x)                                      ((x) + 0x00000200)
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_STATUS_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_TX_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_TX_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_STATUS_TX_AFIFO_WC_BMSK                             0xf0000000
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_STATUS_TX_AFIFO_WC_SHFT                                   0x1c
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_STATUS_TX_FIFO_WC_BMSK                               0xfffffff
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_STATUS_TX_FIFO_WC_SHFT                                     0x0

#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_ADDR(x)                                      ((x) + 0x00000204)
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_RX_LAST_BMSK                                 0x80000000
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_RX_LAST_SHFT                                       0x1f
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_BMSK                      0x70000000
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_SHFT                            0x1c
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_RX_AFIFO_WC_BMSK                              0xe000000
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_RX_AFIFO_WC_SHFT                                   0x19
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_RX_FIFO_WC_BMSK                               0x1ffffff
#define HWIO_PERIPH_SE1_GENI_RX_FIFO_STATUS_RX_FIFO_WC_SHFT                                     0x0

#define HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_ADDR(x)                                   ((x) + 0x00000208)
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_RMSK                                            0x1f
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_IN(x))
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_TX_FIFO_THRESHOLD_BMSK                          0x1f
#define HWIO_PERIPH_SE1_GENI_TX_FIFO_THRESHOLD_TX_FIFO_THRESHOLD_SHFT                           0x0

#define HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_ADDR(x)                                    ((x) + 0x0000020c)
#define HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_RMSK                                             0x3f
#define HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_TX_WATERMARK_BMSK                                0x3f
#define HWIO_PERIPH_SE1_GENI_TX_WATERMARK_REG_TX_WATERMARK_SHFT                                 0x0

#define HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_ADDR(x)                                    ((x) + 0x00000210)
#define HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_RMSK                                             0x3f
#define HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_RX_WATERMARK_BMSK                                0x3f
#define HWIO_PERIPH_SE1_GENI_RX_WATERMARK_REG_RX_WATERMARK_SHFT                                 0x0

#define HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_ADDR(x)                                ((x) + 0x00000214)
#define HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_RMSK                                         0x3f
#define HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_RX_RFR_WATERMARK_BMSK                        0x3f
#define HWIO_PERIPH_SE1_GENI_RX_RFR_WATERMARK_REG_RX_RFR_WATERMARK_SHFT                         0x0

#define HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_ADDR(x)                                       ((x) + 0x00000300)
#define HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_RMSK                                                0x3f
#define HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_IN(x))
#define HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_GP_OUTPUT_BMSK                                      0x3f
#define HWIO_PERIPH_SE1_GENI_GP_OUTPUT_REG_GP_OUTPUT_SHFT                                       0x0

#define HWIO_PERIPH_SE1_GENI_IOS_ADDR(x)                                                 ((x) + 0x00000308)
#define HWIO_PERIPH_SE1_GENI_IOS_RMSK                                                           0x7
#define HWIO_PERIPH_SE1_GENI_IOS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_IOS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_IOS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_IOS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_IOS_IO3_DATA_IN_BMSK                                               0x4
#define HWIO_PERIPH_SE1_GENI_IOS_IO3_DATA_IN_SHFT                                               0x2
#define HWIO_PERIPH_SE1_GENI_IOS_IO2_DATA_IN_BMSK                                               0x2
#define HWIO_PERIPH_SE1_GENI_IOS_IO2_DATA_IN_SHFT                                               0x1
#define HWIO_PERIPH_SE1_GENI_IOS_RX_DATA_IN_BMSK                                                0x1
#define HWIO_PERIPH_SE1_GENI_IOS_RX_DATA_IN_SHFT                                                0x0

#define HWIO_PERIPH_SE1_GENI_M_GP_LENGTH_ADDR(x)                                         ((x) + 0x00000310)
#define HWIO_PERIPH_SE1_GENI_M_GP_LENGTH_RMSK                                            0xffffffff
#define HWIO_PERIPH_SE1_GENI_M_GP_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_M_GP_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_M_GP_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_M_GP_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_M_GP_LENGTH_M_GP_LENGTH_BMSK                                0xffffffff
#define HWIO_PERIPH_SE1_GENI_M_GP_LENGTH_M_GP_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE1_GENI_S_GP_LENGTH_ADDR(x)                                         ((x) + 0x00000314)
#define HWIO_PERIPH_SE1_GENI_S_GP_LENGTH_RMSK                                            0xffffffff
#define HWIO_PERIPH_SE1_GENI_S_GP_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_S_GP_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_S_GP_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_S_GP_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_S_GP_LENGTH_S_GP_LENGTH_BMSK                                0xffffffff
#define HWIO_PERIPH_SE1_GENI_S_GP_LENGTH_S_GP_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_ADDR(x)                                           ((x) + 0x00000320)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_RMSK                                                     0xf
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_M_RX_DATA_IRQ_EN_BMSK                                    0x8
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_M_RX_DATA_IRQ_EN_SHFT                                    0x3
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_M_IO3_IRQ_EN_BMSK                                        0x4
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_M_IO3_IRQ_EN_SHFT                                        0x2
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_M_IO2_IRQ_EN_BMSK                                        0x2
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_M_IO2_IRQ_EN_SHFT                                        0x1
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_M_IBI_IRQ_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_EN_M_IBI_IRQ_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x)                             ((x) + 0x00000324)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_RMSK                                       0xf
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_IN(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_RX_DATA_IRQ_IGNORE_BMSK                  0x8
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_RX_DATA_IRQ_IGNORE_SHFT                  0x3
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO3_IRQ_IGNORE_BMSK                      0x4
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO3_IRQ_IGNORE_SHFT                      0x2
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO2_IRQ_IGNORE_BMSK                      0x2
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO2_IRQ_IGNORE_SHFT                      0x1
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IBI_IRQ_IGNORE_BMSK                      0x1
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IBI_IRQ_IGNORE_SHFT                      0x0

#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x)                                  ((x) + 0x00000330)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_RMSK                                            0x3
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_IN(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_STOP_STALL_BMSK                 0x2
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_STOP_STALL_SHFT                 0x1
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_7E_BMSK                         0x1
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_7E_SHFT                         0x0

#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_ADDR(x)                                           ((x) + 0x00000340)
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_RMSK                                              0xffffffff
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_TIMESTAMP_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_TIMESTAMP_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_TIMESTAMP_BMSK                                    0xffffffff
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_TIMESTAMP_SHFT                                           0x0

#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_MSB_ADDR(x)                                       ((x) + 0x00000344)
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_MSB_RMSK                                          0xffffffff
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_MSB_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_TIMESTAMP_MSB_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_MSB_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_TIMESTAMP_MSB_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_MSB_TIMESTAMP_BMSK                                0xffffffff
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_MSB_TIMESTAMP_SHFT                                       0x0

#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x)                               ((x) + 0x00000348)
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_RMSK                                         0x1
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_IN(x))
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_HW_IRQ_SAMP_EN_BMSK                          0x1
#define HWIO_PERIPH_SE1_GENI_TIMESTAMP_SAMP_ENABLE_HW_IRQ_SAMP_EN_SHFT                          0x0

#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x)                                ((x) + 0x00000350)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_RMSK                                   0xffffffff
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_IN(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_OPCODE_BMSK                  0xf8000000
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_OPCODE_SHFT                        0x1b
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_PARAM_BMSK                    0x7ffffff
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_PARAM_SHFT                          0x0

#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x)                                ((x) + 0x00000354)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_RMSK                                   0xffffffff
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_IN(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_OPCODE_BMSK                  0xf8000000
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_OPCODE_SHFT                        0x1b
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_PARAM_BMSK                    0x7ffffff
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_PARAM_SHFT                          0x0

#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x)                            ((x) + 0x00000358)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_RMSK                               0xffffffff
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_IN(x))
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_OPCODE_BMSK          0xf8000000
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_OPCODE_SHFT                0x1b
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_PARAM_BMSK            0x7ffffff
#define HWIO_PERIPH_SE1_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_PARAM_SHFT                  0x0

#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_ADDR(x)                                           ((x) + 0x00000360)
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RMSK                                              0x13131300
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_STATUS_BMSK                        0x10000000
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_STATUS_SHFT                              0x1c
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RX_DATA_IN_DETECTION_VAL_BMSK                      0x2000000
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RX_DATA_IN_DETECTION_VAL_SHFT                           0x19
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_BMSK                                0x1000000
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_SHFT                                     0x18
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO3_IRQ_EN_STATUS_BMSK                              0x100000
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO3_IRQ_EN_STATUS_SHFT                                  0x14
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO3_IN_DETECTION_VAL_BMSK                            0x20000
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO3_IN_DETECTION_VAL_SHFT                               0x11
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO3_IRQ_EN_BMSK                                      0x10000
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO3_IRQ_EN_SHFT                                         0x10
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO2_IRQ_EN_STATUS_BMSK                                0x1000
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO2_IRQ_EN_STATUS_SHFT                                   0xc
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO2_IN_DETECTION_VAL_BMSK                              0x200
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO2_IN_DETECTION_VAL_SHFT                                0x9
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO2_IRQ_EN_BMSK                                        0x100
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_IO2_IRQ_EN_SHFT                                          0x8

#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_ADDR(x)                                   ((x) + 0x00000364)
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_RMSK                                           0x111
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_IN(x))
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_RX_DATA_IRQ_EN_RECOVER_SET_BMSK                0x100
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_RX_DATA_IRQ_EN_RECOVER_SET_SHFT                  0x8
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_IO3_IRQ_EN_RECOVER_SET_BMSK                     0x10
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_IO3_IRQ_EN_RECOVER_SET_SHFT                      0x4
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_IO2_IRQ_EN_RECOVER_SET_BMSK                      0x1
#define HWIO_PERIPH_SE1_GENI_SW_IRQ_EN_RECOVER_IO2_IRQ_EN_RECOVER_SET_SHFT                      0x0

#define HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_ADDR(x)                                         ((x) + 0x000004a0)
#define HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_RMSK                                                   0x1
#define HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_IN(x))
#define HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_MEM2MEM_DMA_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE1_GENI_MEM2MEM_DMA_MEM2MEM_DMA_EN_SHFT                                    0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE1_QUPV3_SE_DMA
 *--------------------------------------------------------------------------*/

#define PERIPH_SE1_QUPV3_SE_DMA_REG_BASE                                            (PERIPH_PERIPH_MOD_BASE      + 0x00084c00)
#define PERIPH_SE1_QUPV3_SE_DMA_REG_BASE_SIZE                                       0x400
#define PERIPH_SE1_QUPV3_SE_DMA_REG_BASE_USED                                       0x248

#define HWIO_PERIPH_SE1_DMA_TX_PTR_L_ADDR(x)                                        ((x) + 0x00000030)
#define HWIO_PERIPH_SE1_DMA_TX_PTR_L_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE1_DMA_TX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_TX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_TX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_TX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_TX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_TX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_TX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_TX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_TX_PTR_L_IN(x))
#define HWIO_PERIPH_SE1_DMA_TX_PTR_L_TX_PTR_L_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE1_DMA_TX_PTR_L_TX_PTR_L_SHFT                                         0x0

#define HWIO_PERIPH_SE1_DMA_TX_PTR_H_ADDR(x)                                        ((x) + 0x00000034)
#define HWIO_PERIPH_SE1_DMA_TX_PTR_H_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE1_DMA_TX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_TX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_TX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_TX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_TX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_TX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_TX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_TX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_TX_PTR_H_IN(x))
#define HWIO_PERIPH_SE1_DMA_TX_PTR_H_TX_PTR_H_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE1_DMA_TX_PTR_H_TX_PTR_H_SHFT                                         0x0

#define HWIO_PERIPH_SE1_DMA_TX_ATTR_ADDR(x)                                         ((x) + 0x00000038)
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_RMSK                                                 0xf0f
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_TX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_TX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_TX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_TX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_TX_ATTR_IN(x))
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_GPII_INDEX_BMSK                                      0xf00
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_GPII_INDEX_SHFT                                        0x8
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_REQ_PRIORITY_BMSK                                      0x8
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_REQ_PRIORITY_SHFT                                      0x3
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_DMA_OPERATION_BMSK                                     0x6
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_DMA_OPERATION_SHFT                                     0x1
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_EOT_BMSK                                               0x1
#define HWIO_PERIPH_SE1_DMA_TX_ATTR_EOT_SHFT                                               0x0

#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_ADDR(x)                                       ((x) + 0x0000003c)
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_RMSK                                            0xffffff
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_TX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_TX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_TX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_TX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_TX_LENGTH_IN(x))
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_TX_LENGTH_BMSK                                  0xffffff
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_TX_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_ADDR(x)                                     ((x) + 0x00000040)
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_RMSK                                           0x3dfef
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_EOT_2_BMSK                                     0x20000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_EOT_2_SHFT                                        0x11
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_DMA_2_DONE_BMSK                                0x10000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_DMA_2_DONE_SHFT                                   0x10
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_GENI_CMD_FAILURE_BMSK                           0x8000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_GENI_CMD_FAILURE_SHFT                              0xf
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_GENI_CANCEL_IRQ_BMSK                            0x4000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_GENI_CANCEL_IRQ_SHFT                               0xe
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_GENI_GP_IRQ_BMSK                                0x1fe0
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_GENI_GP_IRQ_SHFT                                   0x5
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_RESET_DONE_BMSK                                    0x8
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_RESET_DONE_SHFT                                    0x3
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_SBE_BMSK                                           0x4
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_SBE_SHFT                                           0x2
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_EOT_BMSK                                           0x2
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_EOT_SHFT                                           0x1
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_DMA_DONE_BMSK                                      0x1
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_STAT_DMA_DONE_SHFT                                      0x0

#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_ADDR(x)                                      ((x) + 0x00000044)
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_RMSK                                            0x3dfef
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_EOT_2_CLR_BMSK                                  0x20000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_EOT_2_CLR_SHFT                                     0x11
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_DMA_2_DONE_CLR_BMSK                             0x10000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_DMA_2_DONE_CLR_SHFT                                0x10
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_GENI_CMD_FAILURE_CLR_BMSK                        0x8000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_GENI_CMD_FAILURE_CLR_SHFT                           0xf
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_BMSK                         0x4000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_SHFT                            0xe
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_GENI_GP_IRQ_CLR_BMSK                             0x1fe0
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_GENI_GP_IRQ_CLR_SHFT                                0x5
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_RESET_DONE_CLR_BMSK                                 0x8
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_RESET_DONE_CLR_SHFT                                 0x3
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_SBE_CLR_BMSK                                        0x4
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_SBE_CLR_SHFT                                        0x2
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_EOT_CLR_BMSK                                        0x2
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_EOT_CLR_SHFT                                        0x1
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_DMA_DONE_CLR_BMSK                                   0x1
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_CLR_DMA_DONE_CLR_SHFT                                   0x0

#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_ADDR(x)                                       ((x) + 0x00000048)
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_RMSK                                             0x3dfef
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_EOT_2_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_EOT_2_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_DMA_2_DONE_EN_BMSK                               0x10000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_DMA_2_DONE_EN_SHFT                                  0x10
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_GENI_CMD_FAILURE_EN_BMSK                          0x8000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_GENI_CMD_FAILURE_EN_SHFT                             0xf
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_GENI_CANCEL_IRQ_EN_BMSK                           0x4000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_GENI_CANCEL_IRQ_EN_SHFT                              0xe
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_GENI_GP_IRQ_EN_BMSK                               0x1fe0
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_GENI_GP_IRQ_EN_SHFT                                  0x5
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_RESET_DONE_EN_BMSK                                   0x8
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_RESET_DONE_EN_SHFT                                   0x3
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SBE_EN_BMSK                                          0x4
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SBE_EN_SHFT                                          0x2
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_EOT_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_EOT_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_DMA_DONE_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_DMA_DONE_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_ADDR(x)                                   ((x) + 0x0000004c)
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_RMSK                                         0x3dfef
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_EOT_2_EN_SET_BMSK                            0x20000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_EOT_2_EN_SET_SHFT                               0x11
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_DMA_2_DONE_EN_SET_BMSK                       0x10000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_DMA_2_DONE_EN_SET_SHFT                          0x10
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_BMSK                  0x8000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_SHFT                     0xf
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_BMSK                   0x4000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_SHFT                      0xe
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_BMSK                       0x1fe0
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_SHFT                          0x5
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_RESET_DONE_EN_SET_BMSK                           0x8
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_RESET_DONE_EN_SET_SHFT                           0x3
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_SBE_EN_SET_BMSK                                  0x4
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_SBE_EN_SET_SHFT                                  0x2
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_EOT_EN_SET_BMSK                                  0x2
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_EOT_EN_SET_SHFT                                  0x1
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_DMA_DONE_EN_SET_BMSK                             0x1
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_SET_DMA_DONE_EN_SET_SHFT                             0x0

#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_ADDR(x)                                   ((x) + 0x00000050)
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_RMSK                                         0x3dfef
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_EOT_2_EN_CLR_BMSK                            0x20000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_EOT_2_EN_CLR_SHFT                               0x11
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_BMSK                       0x10000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_SHFT                          0x10
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_BMSK                  0x8000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_SHFT                     0xf
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_BMSK                   0x4000
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_SHFT                      0xe
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_BMSK                       0x1fe0
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_SHFT                          0x5
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_RESET_DONE_EN_CLR_BMSK                           0x8
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_RESET_DONE_EN_CLR_SHFT                           0x3
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_SBE_EN_CLR_BMSK                                  0x4
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_SBE_EN_CLR_SHFT                                  0x2
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_EOT_EN_CLR_BMSK                                  0x2
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_EOT_EN_CLR_SHFT                                  0x1
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_DMA_DONE_EN_CLR_BMSK                             0x1
#define HWIO_PERIPH_SE1_DMA_TX_IRQ_EN_CLR_DMA_DONE_EN_CLR_SHFT                             0x0

#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_IN_ADDR(x)                                    ((x) + 0x00000054)
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_IN_RMSK                                         0xffffff
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_IN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_TX_LENGTH_IN_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_IN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_TX_LENGTH_IN_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_IN_TX_LENGTH_IN_BMSK                            0xffffff
#define HWIO_PERIPH_SE1_DMA_TX_LENGTH_IN_TX_LENGTH_IN_SHFT                                 0x0

#define HWIO_PERIPH_SE1_DMA_TX_FSM_RST_ADDR(x)                                      ((x) + 0x00000058)
#define HWIO_PERIPH_SE1_DMA_TX_FSM_RST_RMSK                                                0x1
#define HWIO_PERIPH_SE1_DMA_TX_FSM_RST_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_TX_FSM_RST_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_TX_FSM_RST_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_TX_FSM_RST_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_TX_FSM_RST_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_TX_FSM_RST_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_TX_FSM_RST_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_TX_FSM_RST_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_TX_FSM_RST_IN(x))
#define HWIO_PERIPH_SE1_DMA_TX_FSM_RST_TX_FSM_RST_BMSK                                     0x1
#define HWIO_PERIPH_SE1_DMA_TX_FSM_RST_TX_FSM_RST_SHFT                                     0x0

#define HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_ADDR(x)                               ((x) + 0x0000005c)
#define HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_RMSK                                         0x3
#define HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_IN(x))
#define HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_TX_MAX_BURST_SIZE_BMSK                       0x3
#define HWIO_PERIPH_SE1_DMA_TX_MAX_BURST_SIZE_TX_MAX_BURST_SIZE_SHFT                       0x0

#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_ADDR(x)                                      ((x) + 0x00000060)
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_IN(x))
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_TX_PTR_L_BMSK                                0xffffffff
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_L_TX_PTR_L_SHFT                                       0x0

#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_ADDR(x)                                      ((x) + 0x00000064)
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_IN(x))
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_TX_PTR_H_BMSK                                0xffffffff
#define HWIO_PERIPH_SE1_DMA_2_TX_PTR_H_TX_PTR_H_SHFT                                       0x0

#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_ADDR(x)                                       ((x) + 0x00000068)
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_RMSK                                               0xf0f
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_2_TX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_2_TX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_2_TX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_2_TX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_2_TX_ATTR_IN(x))
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_GPII_INDEX_BMSK                                    0xf00
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_GPII_INDEX_SHFT                                      0x8
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_REQ_PRIORITY_BMSK                                    0x8
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_REQ_PRIORITY_SHFT                                    0x3
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_DMA_OPERATION_BMSK                                   0x6
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_DMA_OPERATION_SHFT                                   0x1
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_EOT_BMSK                                             0x1
#define HWIO_PERIPH_SE1_DMA_2_TX_ATTR_EOT_SHFT                                             0x0

#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_ADDR(x)                                     ((x) + 0x0000006c)
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_RMSK                                          0xffffff
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_IN(x))
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_TX_LENGTH_BMSK                                0xffffff
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_TX_LENGTH_SHFT                                     0x0

#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_IN_ADDR(x)                                  ((x) + 0x00000070)
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_IN_RMSK                                       0xffffff
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_IN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_IN_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_IN_TX_LENGTH_IN_BMSK                          0xffffff
#define HWIO_PERIPH_SE1_DMA_2_TX_LENGTH_IN_TX_LENGTH_IN_SHFT                               0x0

#define HWIO_PERIPH_SE1_DMA_RX_PTR_L_ADDR(x)                                        ((x) + 0x00000130)
#define HWIO_PERIPH_SE1_DMA_RX_PTR_L_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE1_DMA_RX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_RX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_RX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_RX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_RX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_RX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_RX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_RX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_RX_PTR_L_IN(x))
#define HWIO_PERIPH_SE1_DMA_RX_PTR_L_RX_PTR_L_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE1_DMA_RX_PTR_L_RX_PTR_L_SHFT                                         0x0

#define HWIO_PERIPH_SE1_DMA_RX_PTR_H_ADDR(x)                                        ((x) + 0x00000134)
#define HWIO_PERIPH_SE1_DMA_RX_PTR_H_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE1_DMA_RX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_RX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_RX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_RX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_RX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_RX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_RX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_RX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_RX_PTR_H_IN(x))
#define HWIO_PERIPH_SE1_DMA_RX_PTR_H_RX_PTR_H_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE1_DMA_RX_PTR_H_RX_PTR_H_SHFT                                         0x0

#define HWIO_PERIPH_SE1_DMA_RX_ATTR_ADDR(x)                                         ((x) + 0x00000138)
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_RMSK                                                 0xf0e
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_RX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_RX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_RX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_RX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_RX_ATTR_IN(x))
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_GPII_INDEX_BMSK                                      0xf00
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_GPII_INDEX_SHFT                                        0x8
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_REQ_PRIORITY_BMSK                                      0x8
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_REQ_PRIORITY_SHFT                                      0x3
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_DMA_OPERATION_BMSK                                     0x6
#define HWIO_PERIPH_SE1_DMA_RX_ATTR_DMA_OPERATION_SHFT                                     0x1

#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_ADDR(x)                                       ((x) + 0x0000013c)
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_RMSK                                            0xffffff
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_RX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_RX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_RX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_RX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_RX_LENGTH_IN(x))
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_RX_LENGTH_BMSK                                  0xffffff
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_RX_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_ADDR(x)                                     ((x) + 0x00000140)
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_RMSK                                           0x3dfff
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_EOT_2_BMSK                                     0x20000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_EOT_2_SHFT                                        0x11
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_DMA_2_DONE_BMSK                                0x10000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_DMA_2_DONE_SHFT                                   0x10
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_GENI_CMD_FAILURE_BMSK                           0x8000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_GENI_CMD_FAILURE_SHFT                              0xf
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_GENI_CANCEL_IRQ_BMSK                            0x4000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_GENI_CANCEL_IRQ_SHFT                               0xe
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_GENI_GP_IRQ_BMSK                                0x1fe0
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_GENI_GP_IRQ_SHFT                                   0x5
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_FLUSH_DONE_BMSK                                   0x10
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_FLUSH_DONE_SHFT                                    0x4
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_RESET_DONE_BMSK                                    0x8
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_RESET_DONE_SHFT                                    0x3
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_SBE_BMSK                                           0x4
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_SBE_SHFT                                           0x2
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_EOT_BMSK                                           0x2
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_EOT_SHFT                                           0x1
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_DMA_DONE_BMSK                                      0x1
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_STAT_DMA_DONE_SHFT                                      0x0

#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_ADDR(x)                                      ((x) + 0x00000144)
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_RMSK                                            0x3dfff
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_EOT_2_CLR_BMSK                                  0x20000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_EOT_2_CLR_SHFT                                     0x11
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_DMA_2_DONE_CLR_BMSK                             0x10000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_DMA_2_DONE_CLR_SHFT                                0x10
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_GENI_CMD_FAILURE_CLR_BMSK                        0x8000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_GENI_CMD_FAILURE_CLR_SHFT                           0xf
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_BMSK                         0x4000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_SHFT                            0xe
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_GENI_GP_IRQ_CLR_BMSK                             0x1fe0
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_GENI_GP_IRQ_CLR_SHFT                                0x5
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_FLUSH_DONE_CLR_BMSK                                0x10
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_FLUSH_DONE_CLR_SHFT                                 0x4
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_RESET_DONE_CLR_BMSK                                 0x8
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_RESET_DONE_CLR_SHFT                                 0x3
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_SBE_CLR_BMSK                                        0x4
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_SBE_CLR_SHFT                                        0x2
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_EOT_CLR_BMSK                                        0x2
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_EOT_CLR_SHFT                                        0x1
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_DMA_DONE_CLR_BMSK                                   0x1
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_CLR_DMA_DONE_CLR_SHFT                                   0x0

#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_ADDR(x)                                       ((x) + 0x00000148)
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_RMSK                                             0x3dfff
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_EOT_2_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_EOT_2_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_DMA_2_DONE_EN_BMSK                               0x10000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_DMA_2_DONE_EN_SHFT                                  0x10
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_GENI_CMD_FAILURE_EN_BMSK                          0x8000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_GENI_CMD_FAILURE_EN_SHFT                             0xf
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_GENI_CANCEL_IRQ_EN_BMSK                           0x4000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_GENI_CANCEL_IRQ_EN_SHFT                              0xe
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_GENI_GP_IRQ_EN_BMSK                               0x1fe0
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_GENI_GP_IRQ_EN_SHFT                                  0x5
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_FLUSH_DONE_EN_BMSK                                  0x10
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_FLUSH_DONE_EN_SHFT                                   0x4
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_RESET_DONE_EN_BMSK                                   0x8
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_RESET_DONE_EN_SHFT                                   0x3
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SBE_EN_BMSK                                          0x4
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SBE_EN_SHFT                                          0x2
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_EOT_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_EOT_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_DMA_DONE_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_DMA_DONE_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_ADDR(x)                                   ((x) + 0x0000014c)
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_RMSK                                         0x3dfff
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_EOT_2_EN_SET_BMSK                            0x20000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_EOT_2_EN_SET_SHFT                               0x11
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_DMA_2_DONE_EN_SET_BMSK                       0x10000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_DMA_2_DONE_EN_SET_SHFT                          0x10
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_BMSK                  0x8000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_SHFT                     0xf
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_BMSK                   0x4000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_SHFT                      0xe
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_BMSK                       0x1fe0
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_SHFT                          0x5
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_FLUSH_DONE_EN_SET_BMSK                          0x10
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_FLUSH_DONE_EN_SET_SHFT                           0x4
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_RESET_DONE_EN_SET_BMSK                           0x8
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_RESET_DONE_EN_SET_SHFT                           0x3
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_SBE_EN_SET_BMSK                                  0x4
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_SBE_EN_SET_SHFT                                  0x2
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_EOT_EN_SET_BMSK                                  0x2
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_EOT_EN_SET_SHFT                                  0x1
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_DMA_DONE_EN_SET_BMSK                             0x1
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_SET_DMA_DONE_EN_SET_SHFT                             0x0

#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_ADDR(x)                                   ((x) + 0x00000150)
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_RMSK                                         0x3dfff
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_EOT_2_EN_CLR_BMSK                            0x20000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_EOT_2_EN_CLR_SHFT                               0x11
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_BMSK                       0x10000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_SHFT                          0x10
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_BMSK                  0x8000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_SHFT                     0xf
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_BMSK                   0x4000
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_SHFT                      0xe
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_BMSK                       0x1fe0
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_SHFT                          0x5
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_FLUSH_DONE_EN_CLR_BMSK                          0x10
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_FLUSH_DONE_EN_CLR_SHFT                           0x4
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_RESET_DONE_EN_CLR_BMSK                           0x8
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_RESET_DONE_EN_CLR_SHFT                           0x3
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_SBE_EN_CLR_BMSK                                  0x4
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_SBE_EN_CLR_SHFT                                  0x2
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_EOT_EN_CLR_BMSK                                  0x2
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_EOT_EN_CLR_SHFT                                  0x1
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_DMA_DONE_EN_CLR_BMSK                             0x1
#define HWIO_PERIPH_SE1_DMA_RX_IRQ_EN_CLR_DMA_DONE_EN_CLR_SHFT                             0x0

#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_IN_ADDR(x)                                    ((x) + 0x00000154)
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_IN_RMSK                                         0xffffff
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_IN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_RX_LENGTH_IN_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_IN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_RX_LENGTH_IN_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_IN_RX_LENGTH_IN_BMSK                            0xffffff
#define HWIO_PERIPH_SE1_DMA_RX_LENGTH_IN_RX_LENGTH_IN_SHFT                                 0x0

#define HWIO_PERIPH_SE1_DMA_RX_FSM_RST_ADDR(x)                                      ((x) + 0x00000158)
#define HWIO_PERIPH_SE1_DMA_RX_FSM_RST_RMSK                                                0x1
#define HWIO_PERIPH_SE1_DMA_RX_FSM_RST_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_RX_FSM_RST_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_RX_FSM_RST_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_RX_FSM_RST_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_RX_FSM_RST_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_RX_FSM_RST_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_RX_FSM_RST_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_RX_FSM_RST_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_RX_FSM_RST_IN(x))
#define HWIO_PERIPH_SE1_DMA_RX_FSM_RST_RX_FSM_RST_BMSK                                     0x1
#define HWIO_PERIPH_SE1_DMA_RX_FSM_RST_RX_FSM_RST_SHFT                                     0x0

#define HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_ADDR(x)                               ((x) + 0x0000015c)
#define HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_RMSK                                         0x3
#define HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_IN(x))
#define HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_RX_MAX_BURST_SIZE_BMSK                       0x3
#define HWIO_PERIPH_SE1_DMA_RX_MAX_BURST_SIZE_RX_MAX_BURST_SIZE_SHFT                       0x0

#define HWIO_PERIPH_SE1_DMA_RX_FLUSH_ADDR(x)                                        ((x) + 0x00000160)
#define HWIO_PERIPH_SE1_DMA_RX_FLUSH_RMSK                                                  0x1
#define HWIO_PERIPH_SE1_DMA_RX_FLUSH_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_RX_FLUSH_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_RX_FLUSH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_RX_FLUSH_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_RX_FLUSH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_RX_FLUSH_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_RX_FLUSH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_RX_FLUSH_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_RX_FLUSH_IN(x))
#define HWIO_PERIPH_SE1_DMA_RX_FLUSH_RX_FLUSH_BMSK                                         0x1
#define HWIO_PERIPH_SE1_DMA_RX_FLUSH_RX_FLUSH_SHFT                                         0x0

#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_ADDR(x)                                      ((x) + 0x00000164)
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_IN(x))
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_RX_PTR_L_BMSK                                0xffffffff
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_L_RX_PTR_L_SHFT                                       0x0

#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_ADDR(x)                                      ((x) + 0x00000168)
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_IN(x))
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_RX_PTR_H_BMSK                                0xffffffff
#define HWIO_PERIPH_SE1_DMA_2_RX_PTR_H_RX_PTR_H_SHFT                                       0x0

#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_ADDR(x)                                       ((x) + 0x0000016c)
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_RMSK                                               0xf0e
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_2_RX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_2_RX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_2_RX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_2_RX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_2_RX_ATTR_IN(x))
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_GPII_INDEX_BMSK                                    0xf00
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_GPII_INDEX_SHFT                                      0x8
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_REQ_PRIORITY_BMSK                                    0x8
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_REQ_PRIORITY_SHFT                                    0x3
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_DMA_OPERATION_BMSK                                   0x6
#define HWIO_PERIPH_SE1_DMA_2_RX_ATTR_DMA_OPERATION_SHFT                                   0x1

#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_ADDR(x)                                     ((x) + 0x00000170)
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_RMSK                                          0xffffff
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_IN(x))
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_RX_LENGTH_BMSK                                0xffffff
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_RX_LENGTH_SHFT                                     0x0

#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_IN_ADDR(x)                                  ((x) + 0x00000174)
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_IN_RMSK                                       0xffffff
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_IN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_IN_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_IN_RX_LENGTH_IN_BMSK                          0xffffff
#define HWIO_PERIPH_SE1_DMA_2_RX_LENGTH_IN_RX_LENGTH_IN_SHFT                               0x0

#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_ADDR(x)                                ((x) + 0x00000214)
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_RMSK                                          0xf
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_ADDR(x))
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_ADDR(x), m)
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_ADDR(x),v)
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_ADDR(x),m,v,HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_IN(x))
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_GENI_S_IRQ_HIGH_PRIORITY_BMSK                 0x8
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_GENI_S_IRQ_HIGH_PRIORITY_SHFT                 0x3
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_GENI_M_IRQ_HIGH_PRIORITY_BMSK                 0x4
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_GENI_M_IRQ_HIGH_PRIORITY_SHFT                 0x2
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_RX_IRQ_HIGH_PRIORITY_BMSK                     0x2
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_RX_IRQ_HIGH_PRIORITY_SHFT                     0x1
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_TX_IRQ_HIGH_PRIORITY_BMSK                     0x1
#define HWIO_PERIPH_SE1_SE_IRQ_HIGH_PRIORITY_TX_IRQ_HIGH_PRIORITY_SHFT                     0x0

#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_ADDR(x)                                     ((x) + 0x00000218)
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_RMSK                                               0xf
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_ADDR(x))
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_ADDR(x), m)
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_ADDR(x),v)
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_ADDR(x),m,v,HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_IN(x))
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_GENI_S_EVENT_EN_BMSK                               0x8
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_GENI_S_EVENT_EN_SHFT                               0x3
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_GENI_M_EVENT_EN_BMSK                               0x4
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_GENI_M_EVENT_EN_SHFT                               0x2
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_DMA_TX_EVENT_EN_BMSK                               0x2
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_DMA_TX_EVENT_EN_SHFT                               0x1
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_DMA_RX_EVENT_EN_BMSK                               0x1
#define HWIO_PERIPH_SE1_SE_GSI_EVENT_EN_DMA_RX_EVENT_EN_SHFT                               0x0

#define HWIO_PERIPH_SE1_SE_IRQ_EN_ADDR(x)                                           ((x) + 0x0000021c)
#define HWIO_PERIPH_SE1_SE_IRQ_EN_RMSK                                                     0xf
#define HWIO_PERIPH_SE1_SE_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SE_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE1_SE_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SE_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE1_SE_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SE_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE1_SE_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SE_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE1_SE_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE1_SE_IRQ_EN_GENI_S_IRQ_EN_BMSK                                       0x8
#define HWIO_PERIPH_SE1_SE_IRQ_EN_GENI_S_IRQ_EN_SHFT                                       0x3
#define HWIO_PERIPH_SE1_SE_IRQ_EN_GENI_M_IRQ_EN_BMSK                                       0x4
#define HWIO_PERIPH_SE1_SE_IRQ_EN_GENI_M_IRQ_EN_SHFT                                       0x2
#define HWIO_PERIPH_SE1_SE_IRQ_EN_DMA_TX_IRQ_EN_BMSK                                       0x2
#define HWIO_PERIPH_SE1_SE_IRQ_EN_DMA_TX_IRQ_EN_SHFT                                       0x1
#define HWIO_PERIPH_SE1_SE_IRQ_EN_DMA_RX_IRQ_EN_BMSK                                       0x1
#define HWIO_PERIPH_SE1_SE_IRQ_EN_DMA_RX_IRQ_EN_SHFT                                       0x0

#define HWIO_PERIPH_SE1_DMA_IF_EN_RO_ADDR(x)                                        ((x) + 0x00000220)
#define HWIO_PERIPH_SE1_DMA_IF_EN_RO_RMSK                                                  0x1
#define HWIO_PERIPH_SE1_DMA_IF_EN_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_IF_EN_RO_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_IF_EN_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_IF_EN_RO_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_IF_EN_RO_DMA_IF_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE1_DMA_IF_EN_RO_DMA_IF_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_ADDR(x)                                       ((x) + 0x00000224)
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_RMSK                                          0x3f3f7bff
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SE_HW_PARAM_0_ADDR(x))
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SE_HW_PARAM_0_ADDR(x), m)
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_TX_FIFO_WIDTH_BMSK                            0x3f000000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_TX_FIFO_WIDTH_SHFT                                  0x18
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_TX_FIFO_DEPTH_BMSK                              0x3f0000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_TX_FIFO_DEPTH_SHFT                                  0x10
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_TX_ASYNC_FIFO_DEPTH_BMSK                          0x7000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_TX_ASYNC_FIFO_DEPTH_SHFT                             0xc
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_TX_FIFO_EN_BMSK                                    0x800
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_TX_FIFO_EN_SHFT                                      0xb
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_GEN_SPI_SLAVE_EN_BMSK                              0x200
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_GEN_SPI_SLAVE_EN_SHFT                                0x9
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_GEN_I3C_BMSK                                       0x100
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_GEN_I3C_SHFT                                         0x8
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_GEN_I3C_IBI_CTRL_BMSK                               0x80
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_GEN_I3C_IBI_CTRL_SHFT                                0x7
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_GEN_SCND_SEQUENCER_BMSK                             0x40
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_GEN_SCND_SEQUENCER_SHFT                              0x6
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_AHB_M_ADDR_W_BMSK                                   0x3f
#define HWIO_PERIPH_SE1_SE_HW_PARAM_0_AHB_M_ADDR_W_SHFT                                    0x0

#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_ADDR(x)                                       ((x) + 0x00000228)
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_RMSK                                          0x3f3f7800
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SE_HW_PARAM_1_ADDR(x))
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SE_HW_PARAM_1_ADDR(x), m)
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_RX_FIFO_WIDTH_BMSK                            0x3f000000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_RX_FIFO_WIDTH_SHFT                                  0x18
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_RX_FIFO_DEPTH_BMSK                              0x3f0000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_RX_FIFO_DEPTH_SHFT                                  0x10
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_RX_ASYNC_FIFO_DEPTH_BMSK                          0x7000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_RX_ASYNC_FIFO_DEPTH_SHFT                             0xc
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_RX_FIFO_EN_BMSK                                    0x800
#define HWIO_PERIPH_SE1_SE_HW_PARAM_1_RX_FIFO_EN_SHFT                                      0xb

#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_ADDR(x)                                       ((x) + 0x0000022c)
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_RMSK                                             0x3f7ff
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SE_HW_PARAM_2_ADDR(x))
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SE_HW_PARAM_2_ADDR(x), m)
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_HW_FSM_SPI_S_BMSK                            0x20000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_HW_FSM_SPI_S_SHFT                               0x11
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_HW_FSM_I3C_BMSK                              0x10000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_HW_FSM_I3C_SHFT                                 0x10
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_HW_FSM_I2C_BMSK                               0x8000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_HW_FSM_I2C_SHFT                                  0xf
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_HW_FSM_UART_BMSK                              0x4000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_HW_FSM_UART_SHFT                                 0xe
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_HW_FSM_SPI_BMSK                               0x2000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_HW_FSM_SPI_SHFT                                  0xd
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_USE_MINICORES_BMSK                            0x1000
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_GEN_USE_MINICORES_SHFT                               0xc
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_PROG_RAM_DEPTH_BMSK                                0x7ff
#define HWIO_PERIPH_SE1_SE_HW_PARAM_2_PROG_RAM_DEPTH_SHFT                                  0x0

#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_ADDR(x)                                     ((x) + 0x00000230)
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_RMSK                                             0xfff
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_GENERAL_CFG_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_GENERAL_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_GENERAL_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_GENERAL_CFG_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_GENERAL_CFG_IN(x))
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_TX_IDLE_ABORT_EN_BMSK                        0x800
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_TX_IDLE_ABORT_EN_SHFT                          0xb
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_RX_DOUBLE_BUFF_DIS_BMSK                      0x400
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_RX_DOUBLE_BUFF_DIS_SHFT                        0xa
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_TX_DOUBLE_BUFF_DIS_BMSK                      0x200
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_TX_DOUBLE_BUFF_DIS_SHFT                        0x9
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_RX_DMA_IRQ_DELAY_BMSK                            0x1c0
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_RX_DMA_IRQ_DELAY_SHFT                              0x6
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_TX_DMA_ZERO_PADDING_EN_BMSK                       0x20
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_TX_DMA_ZERO_PADDING_EN_SHFT                        0x5
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_AHB_SEC_SLV_CLK_CGC_ON_BMSK                        0x8
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_AHB_SEC_SLV_CLK_CGC_ON_SHFT                        0x3
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_AHB_SLV_CLK_CGC_ON_BMSK                        0x4
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_AHB_SLV_CLK_CGC_ON_SHFT                        0x2
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_TX_CLK_CGC_ON_BMSK                             0x2
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_TX_CLK_CGC_ON_SHFT                             0x1
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_RX_CLK_CGC_ON_BMSK                             0x1
#define HWIO_PERIPH_SE1_DMA_GENERAL_CFG_DMA_RX_CLK_CGC_ON_SHFT                             0x0

#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_ADDR(x)                                      ((x) + 0x00000240)
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_RMSK                                              0xff3
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_DEBUG_REG0_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_DEBUG_REG0_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_DMA_RX_STATE_BMSK                                 0xf00
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_DMA_RX_STATE_SHFT                                   0x8
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_DMA_TX_STATE_BMSK                                  0xf0
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_DMA_TX_STATE_SHFT                                   0x4
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_DMA_RX_ACTIVE_BMSK                                  0x2
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_DMA_RX_ACTIVE_SHFT                                  0x1
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_DMA_TX_ACTIVE_BMSK                                  0x1
#define HWIO_PERIPH_SE1_DMA_DEBUG_REG0_DMA_TX_ACTIVE_SHFT                                  0x0

#define HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_ADDR(x)                                   ((x) + 0x00000244)
#define HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_RMSK                                             0x7
#define HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_DMA_TEST_BUS_SEL_BMSK                            0x7
#define HWIO_PERIPH_SE1_DMA_TEST_BUS_CTRL_DMA_TEST_BUS_SEL_SHFT                            0x0

#define HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_ADDR(x)                                ((x) + 0x00000248)
#define HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_RMSK                                          0x3
#define HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_SE_TOP_TEST_BUS_SEL_BMSK                      0x3
#define HWIO_PERIPH_SE1_SE_TOP_TEST_BUS_CTRL_SE_TOP_TEST_BUS_SEL_SHFT                      0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE1_GENI4_IMAGE
 *--------------------------------------------------------------------------*/

#define PERIPH_SE1_GENI4_IMAGE_REG_BASE                           (PERIPH_PERIPH_MOD_BASE      + 0x00085000)
#define PERIPH_SE1_GENI4_IMAGE_REG_BASE_SIZE                      0x1000
#define PERIPH_SE1_GENI4_IMAGE_REG_BASE_USED                      0x72c

#define HWIO_PERIPH_SE1_GENI_FW_REVISION_ADDR(x)                  ((x) + 0x00000000)
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_RMSK                         0xffff
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_FW_REVISION_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_FW_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_FW_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_FW_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_FW_REVISION_IN(x))
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_PROTOCOL_BMSK                0xff00
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_PROTOCOL_SHFT                   0x8
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_VERSION_BMSK                   0xff
#define HWIO_PERIPH_SE1_GENI_FW_REVISION_VERSION_SHFT                    0x0

#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_ADDR(x)                ((x) + 0x00000004)
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_RMSK                       0xffff
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_S_FW_REVISION_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_S_FW_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_S_FW_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_S_FW_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_S_FW_REVISION_IN(x))
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_PROTOCOL_BMSK              0xff00
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_PROTOCOL_SHFT                 0x8
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_VERSION_BMSK                 0xff
#define HWIO_PERIPH_SE1_GENI_S_FW_REVISION_VERSION_SHFT                  0x0

#define HWIO_PERIPH_SE1_GENI_CFG_RAMn_ADDR(base,n)                ((base) + 0x00000010 + 0x4 * (n))
#define HWIO_PERIPH_SE1_GENI_CFG_RAMn_RMSK                          0x7fffff
#define HWIO_PERIPH_SE1_GENI_CFG_RAMn_MAXn                               455
#define HWIO_PERIPH_SE1_GENI_CFG_RAMn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_RAMn_ADDR(base,n), HWIO_PERIPH_SE1_GENI_CFG_RAMn_RMSK)
#define HWIO_PERIPH_SE1_GENI_CFG_RAMn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CFG_RAMn_ADDR(base,n), mask)
#define HWIO_PERIPH_SE1_GENI_CFG_RAMn_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_SE1_GENI_CFG_RAMn_ADDR(base,n),val)
#define HWIO_PERIPH_SE1_GENI_CFG_RAMn_OUTMI(base,n,mask,val) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CFG_RAMn_ADDR(base,n),mask,val,HWIO_PERIPH_SE1_GENI_CFG_RAMn_INI(base,n))
#define HWIO_PERIPH_SE1_GENI_CFG_RAMn_TBD_BMSK                      0x7fffff
#define HWIO_PERIPH_SE1_GENI_CFG_RAMn_TBD_SHFT                           0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE1_QUPV3_SEC
 *--------------------------------------------------------------------------*/

#define PERIPH_SE1_QUPV3_SEC_REG_BASE                                                   (PERIPH_PERIPH_MOD_BASE      + 0x00086000)
#define PERIPH_SE1_QUPV3_SEC_REG_BASE_SIZE                                              0x1000
#define PERIPH_SE1_QUPV3_SEC_REG_BASE_USED                                              0x14

#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_ADDR(x)                                           ((x) + 0x00000000)
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_RMSK                                                     0x1
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_CLK_CTRL_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_CLK_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_CLK_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_CLK_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_CLK_CTRL_IN(x))
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_SER_CLK_SEL_BMSK                                         0x1
#define HWIO_PERIPH_SE1_GENI_CLK_CTRL_SER_CLK_SEL_SHFT                                         0x0

#define HWIO_PERIPH_SE1_DMA_IF_EN_ADDR(x)                                               ((x) + 0x00000004)
#define HWIO_PERIPH_SE1_DMA_IF_EN_RMSK                                                         0x1
#define HWIO_PERIPH_SE1_DMA_IF_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_DMA_IF_EN_ADDR(x))
#define HWIO_PERIPH_SE1_DMA_IF_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_DMA_IF_EN_ADDR(x), m)
#define HWIO_PERIPH_SE1_DMA_IF_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_DMA_IF_EN_ADDR(x),v)
#define HWIO_PERIPH_SE1_DMA_IF_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_DMA_IF_EN_ADDR(x),m,v,HWIO_PERIPH_SE1_DMA_IF_EN_IN(x))
#define HWIO_PERIPH_SE1_DMA_IF_EN_DMA_IF_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE1_DMA_IF_EN_DMA_IF_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_ADDR(x)                                         ((x) + 0x00000008)
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_RMSK                                                   0x1
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_FIFO_IF_DISABLE_ADDR(x))
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_FIFO_IF_DISABLE_ADDR(x), m)
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_FIFO_IF_DISABLE_ADDR(x),v)
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_FIFO_IF_DISABLE_ADDR(x),m,v,HWIO_PERIPH_SE1_FIFO_IF_DISABLE_IN(x))
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_FIFO_IF_DISABLE_BMSK                                   0x1
#define HWIO_PERIPH_SE1_FIFO_IF_DISABLE_FIFO_IF_DISABLE_SHFT                                   0x0

#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_ADDR(x)                                ((x) + 0x0000000c)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_RMSK                                          0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_IN(x))
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_GENI_FW_MULTILOCK_PROTNS_BMSK                 0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_PROTNS_GENI_FW_MULTILOCK_PROTNS_SHFT                 0x0

#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_ADDR(x)                                   ((x) + 0x00000010)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_RMSK                                             0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_IN(x))
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_GENI_FW_MULTILOCK_MSA_BMSK                       0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_MSA_GENI_FW_MULTILOCK_MSA_SHFT                       0x0

#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_ADDR(x)                                    ((x) + 0x00000014)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_RMSK                                              0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_IN(x)      \
        in_dword(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_ADDR(x))
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_ADDR(x), m)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_ADDR(x),v)
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_ADDR(x),m,v,HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_IN(x))
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_GENI_FW_MULTILOCK_SP_BMSK                         0x1
#define HWIO_PERIPH_SE1_GENI_FW_MULTILOCK_SP_GENI_FW_MULTILOCK_SP_SHFT                         0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE2
 *--------------------------------------------------------------------------*/

#define PERIPH_SE2_REG_BASE  (PERIPH_PERIPH_MOD_BASE      + 0x00088000)
#define PERIPH_SE2_REG_BASE_SIZE 0x4000
#define PERIPH_SE2_REG_BASE_USED 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE2_GENI4_CFG
 *--------------------------------------------------------------------------*/

#define PERIPH_SE2_GENI4_CFG_REG_BASE                                                      (PERIPH_PERIPH_MOD_BASE      + 0x00088000)
#define PERIPH_SE2_GENI4_CFG_REG_BASE_SIZE                                                 0x100
#define PERIPH_SE2_GENI4_CFG_REG_BASE_USED                                                 0x88

#define HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_ADDR(x)                                     ((x) + 0x00000000)
#define HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_RMSK                                              0xff
#define HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_IN(x))
#define HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_VERSION_BMSK                                      0xff
#define HWIO_PERIPH_SE2_GENI_INIT_CFG_REVISION_VERSION_SHFT                                       0x0

#define HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_ADDR(x)                                   ((x) + 0x00000004)
#define HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_RMSK                                            0xff
#define HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_IN(x))
#define HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_VERSION_BMSK                                    0xff
#define HWIO_PERIPH_SE2_GENI_S_INIT_CFG_REVISION_VERSION_SHFT                                     0x0

#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_ADDR(x)                                           ((x) + 0x00000010)
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_RMSK                                                  0x3fff
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_GENERAL_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_GENERAL_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_GENERAL_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_GENERAL_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_GENERAL_CFG_IN(x))
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_FW_FLUSH_WITHOUT_RX_FIFO_WE_DISABLE_BMSK              0x2000
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_FW_FLUSH_WITHOUT_RX_FIFO_WE_DISABLE_SHFT                 0xd
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_FW_READ_LAST_ADDRESS_DIS_BMSK                         0x1000
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_FW_READ_LAST_ADDRESS_DIS_SHFT                            0xc
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_SW_IRQ_IO3_DATA_BMSK                                   0x800
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_SW_IRQ_IO3_DATA_SHFT                                     0xb
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_GENI_RX_FIFO_BLOCK_WAIT_DIS_BMSK                       0x400
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_GENI_RX_FIFO_BLOCK_WAIT_DIS_SHFT                         0xa
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_FIFO_LAST_IND_WAIT_DIS_BMSK                            0x200
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_FIFO_LAST_IND_WAIT_DIS_SHFT                              0x9
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_HRESP_ERR_GENI_RAM_WRITE_EN_BMSK                       0x100
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_HRESP_ERR_GENI_RAM_WRITE_EN_SHFT                         0x8
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_HW_IRQ_PEND_CMD_SUPPORT_BMSK                            0x80
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_HW_IRQ_PEND_CMD_SUPPORT_SHFT                             0x7
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_HW_IRQ_ACCESS_CLK_SWITCH_EN_BMSK                        0x40
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_HW_IRQ_ACCESS_CLK_SWITCH_EN_SHFT                         0x6
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_TX_CRC_MSB_LSB_BMSK                                     0x20
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_TX_CRC_MSB_LSB_SHFT                                      0x5
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_CHAR_HUNT_SR_MSB_LSB_BMSK                               0x10
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_CHAR_HUNT_SR_MSB_LSB_SHFT                                0x4
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_AUTO_CANCEL_RX_STATUS_SET_BMSK                           0x8
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_AUTO_CANCEL_RX_STATUS_SET_SHFT                           0x3
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_CLEAR_IRQS_CMD_START_BMSK                                0x4
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_CLEAR_IRQS_CMD_START_SHFT                                0x2
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_SW_IRQ_IO2_RX_DATA_BMSK                                  0x2
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_SW_IRQ_IO2_RX_DATA_SHFT                                  0x1
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_SW_RX_FIFO_FLUSH_NO_FW_BMSK                              0x1
#define HWIO_PERIPH_SE2_GENI_GENERAL_CFG_SW_RX_FIFO_FLUSH_NO_FW_SHFT                              0x0

#define HWIO_PERIPH_SE2_GENI_RX_FIFO_CTRL_ADDR(x)                                          ((x) + 0x00000014)
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_CTRL_RMSK                                                    0x1
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_RX_FIFO_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_CTRL_SW_RX_FIFO_FLUSH_BMSK                                   0x1
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_CTRL_SW_RX_FIFO_FLUSH_SHFT                                   0x0

#define HWIO_PERIPH_SE2_GENI_FORCE_DEFAULT_REG_ADDR(x)                                     ((x) + 0x00000020)
#define HWIO_PERIPH_SE2_GENI_FORCE_DEFAULT_REG_RMSK                                               0x1
#define HWIO_PERIPH_SE2_GENI_FORCE_DEFAULT_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_FORCE_DEFAULT_REG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_BMSK                                 0x1
#define HWIO_PERIPH_SE2_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_SHFT                                 0x0

#define HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_ADDR(x)                                           ((x) + 0x00000024)
#define HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_RMSK                                                    0x7f
#define HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_IN(x))
#define HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_IO_OUTPUT_CTRL_BMSK                                     0x7f
#define HWIO_PERIPH_SE2_GENI_OUTPUT_CTRL_IO_OUTPUT_CTRL_SHFT                                      0x0

#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_ADDR(x)                                              ((x) + 0x00000028)
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_RMSK                                                      0x37f
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CGC_CTRL_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CGC_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CGC_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CGC_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CGC_CTRL_IN(x))
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_BMSK                                    0x200
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_SHFT                                      0x9
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_BMSK                                    0x100
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_SHFT                                      0x8
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_EXT_CLK_CGC_ON_BMSK                                        0x40
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_EXT_CLK_CGC_ON_SHFT                                         0x6
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_RX_CLK_CGC_ON_BMSK                                         0x20
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_RX_CLK_CGC_ON_SHFT                                          0x5
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_TX_CLK_CGC_ON_BMSK                                         0x10
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_TX_CLK_CGC_ON_SHFT                                          0x4
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_SCLK_CGC_ON_BMSK                                            0x8
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_SCLK_CGC_ON_SHFT                                            0x3
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_BMSK                                    0x4
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_SHFT                                    0x2
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_BMSK                                  0x2
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_SHFT                                  0x1
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_BMSK                                     0x1
#define HWIO_PERIPH_SE2_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_SHFT                                     0x0

#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_ADDR(x)                                              ((x) + 0x0000002c)
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_RMSK                                                  0xf9fff03
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CHAR_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CHAR_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CHAR_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CHAR_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CHAR_CFG_IN(x))
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_NEG_SEL_BMSK                         0x8000000
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_NEG_SEL_SHFT                              0x1b
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_MUXED_POS_SEL_BMSK                   0x4000000
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_MUXED_POS_SEL_SHFT                        0x1a
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_POS_SEL_BMSK                         0x2000000
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_POS_SEL_SHFT                              0x19
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_TX_SOE_SOUT_POS_SEL_BMSK                         0x1000000
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_TX_SOE_SOUT_POS_SEL_SHFT                              0x18
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_CLK_GEN_OUTPUT_SEL_BMSK                           0x800000
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_CLK_GEN_OUTPUT_SEL_SHFT                               0x17
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_DDR_MODE_BMSK                                     0x100000
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_DDR_MODE_SHFT                                         0x14
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_MODE_BMSK                                          0xff000
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_MODE_SHFT                                              0xc
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_STATUS_BMSK                                          0xf00
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_CHAR_STATUS_SHFT                                            0x8
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_ENGINE_SEL_BMSK                                             0x2
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_ENGINE_SEL_SHFT                                             0x1
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_ENABLE_BMSK                                                 0x1
#define HWIO_PERIPH_SE2_GENI_CHAR_CFG_ENABLE_SHFT                                                 0x0

#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_ADDR(base,n)                                      ((base) + 0x00000030 + 0x4 * (n))
#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_RMSK                                                  0xffff
#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_MAXn                                                       1
#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_ADDR(base,n), HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_RMSK)
#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_ADDR(base,n), mask)
#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_ADDR(base,n),val)
#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_OUTMI(base,n,mask,val) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_ADDR(base,n),mask,val,HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_INI(base,n))
#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_DIN_ACTUAL_BMSK                                       0xff00
#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_DIN_ACTUAL_SHFT                                          0x8
#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_BMSK                                  0xff
#define HWIO_PERIPH_SE2_GENI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_SHFT                                   0x0

#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_ADDR(x)                                              ((x) + 0x0000003c)
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_RMSK                                                    0xfffff
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CHAR_DLY_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CHAR_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CHAR_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CHAR_DLY_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CHAR_DLY_IN(x))
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_CHAR_DDR_DELAY_BMSK                                     0xf0000
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_CHAR_DDR_DELAY_SHFT                                        0x10
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_BMSK                                    0xf000
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_SHFT                                       0xc
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_START_BMSK                               0xf00
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_START_SHFT                                 0x8
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_CHAR_CLK_DIV_BMSK                                          0xf0
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_CHAR_CLK_DIV_SHFT                                           0x4
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_CHAR_CLK_LOW_EXT_BMSK                                       0xf
#define HWIO_PERIPH_SE2_GENI_CHAR_DLY_CHAR_CLK_LOW_EXT_SHFT                                       0x0

#define HWIO_PERIPH_SE2_GENI_STATUS_ADDR(x)                                                ((x) + 0x00000040)
#define HWIO_PERIPH_SE2_GENI_STATUS_RMSK                                                     0x1fffff
#define HWIO_PERIPH_SE2_GENI_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_STATUS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_STATUS_S_GENI_CMD_FSM_STATE_BMSK                                0x1f0000
#define HWIO_PERIPH_SE2_GENI_STATUS_S_GENI_CMD_FSM_STATE_SHFT                                    0x10
#define HWIO_PERIPH_SE2_GENI_STATUS_S_GENI_CMD_ACTIVE_BMSK                                     0x1000
#define HWIO_PERIPH_SE2_GENI_STATUS_S_GENI_CMD_ACTIVE_SHFT                                        0xc
#define HWIO_PERIPH_SE2_GENI_STATUS_M_GENI_CMD_FSM_STATE_BMSK                                   0x1f0
#define HWIO_PERIPH_SE2_GENI_STATUS_M_GENI_CMD_FSM_STATE_SHFT                                     0x4
#define HWIO_PERIPH_SE2_GENI_STATUS_M_GENI_CMD_ACTIVE_BMSK                                        0x1
#define HWIO_PERIPH_SE2_GENI_STATUS_M_GENI_CMD_ACTIVE_SHFT                                        0x0

#define HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_ADDR(x)                                         ((x) + 0x00000044)
#define HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_RMSK                                                  0x3f
#define HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_TEST_BUS_SEL_BMSK                                     0x3f
#define HWIO_PERIPH_SE2_GENI_TEST_BUS_CTRL_TEST_BUS_SEL_SHFT                                      0x0

#define HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_ADDR(x)                                         ((x) + 0x00000048)
#define HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_RMSK                                              0xfffff1
#define HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_IN(x))
#define HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_CLK_DIV_VALUE_BMSK                                0xfffff0
#define HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_CLK_DIV_VALUE_SHFT                                     0x4
#define HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_SER_CLK_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE2_GENI_SER_M_CLK_CFG_SER_CLK_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_ADDR(x)                                         ((x) + 0x0000004c)
#define HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_RMSK                                              0xfffff1
#define HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_IN(x))
#define HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_CLK_DIV_VALUE_BMSK                                0xfffff0
#define HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_CLK_DIV_VALUE_SHFT                                     0x4
#define HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_SER_CLK_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE2_GENI_SER_S_CLK_CFG_SER_CLK_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_RO_ADDR(x)                                           ((x) + 0x00000060)
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_RO_RMSK                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CLK_CTRL_RO_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CLK_CTRL_RO_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_RO_SER_CLK_SEL_BMSK                                         0x1
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_RO_SER_CLK_SEL_SHFT                                         0x0

#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_RO_ADDR(x)                                         ((x) + 0x00000064)
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_RO_RMSK                                                   0x1
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_FIFO_IF_DISABLE_RO_ADDR(x))
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_FIFO_IF_DISABLE_RO_ADDR(x), m)
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_RO_FIFO_IF_DISABLE_BMSK                                   0x1
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_RO_FIFO_IF_DISABLE_SHFT                                   0x0

#define HWIO_PERIPH_SE2_GENI_FW_REVISION_RO_ADDR(x)                                        ((x) + 0x00000068)
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_RO_RMSK                                               0xffff
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_FW_REVISION_RO_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_FW_REVISION_RO_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_RO_PROTOCOL_BMSK                                      0xff00
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_RO_PROTOCOL_SHFT                                         0x8
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_RO_VERSION_BMSK                                         0xff
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_RO_VERSION_SHFT                                          0x0

#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RO_ADDR(x)                                      ((x) + 0x0000006c)
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RO_RMSK                                             0xffff
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RO_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RO_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RO_PROTOCOL_BMSK                                    0xff00
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RO_PROTOCOL_SHFT                                       0x8
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RO_VERSION_BMSK                                       0xff
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RO_VERSION_SHFT                                        0x0

#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x)                                ((x) + 0x00000070)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_RO_RMSK                                          0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_RO_GENI_FW_MULTILOCK_PROTNS_BMSK                 0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_RO_GENI_FW_MULTILOCK_PROTNS_SHFT                 0x0

#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_RO_ADDR(x)                                   ((x) + 0x00000074)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_RO_RMSK                                             0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_RO_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_RO_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_RO_GENI_FW_MULTILOCK_MSA_BMSK                       0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_RO_GENI_FW_MULTILOCK_MSA_SHFT                       0x0

#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_RO_ADDR(x)                                    ((x) + 0x00000078)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_RO_RMSK                                              0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_RO_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_RO_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_RO_GENI_FW_MULTILOCK_SP_BMSK                         0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_RO_GENI_FW_MULTILOCK_SP_SHFT                         0x0

#define HWIO_PERIPH_SE2_GENI_CLK_SEL_ADDR(x)                                               ((x) + 0x0000007c)
#define HWIO_PERIPH_SE2_GENI_CLK_SEL_RMSK                                                         0x7
#define HWIO_PERIPH_SE2_GENI_CLK_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CLK_SEL_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CLK_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CLK_SEL_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CLK_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CLK_SEL_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CLK_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CLK_SEL_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CLK_SEL_IN(x))
#define HWIO_PERIPH_SE2_GENI_CLK_SEL_CLK_SEL_BMSK                                                 0x7
#define HWIO_PERIPH_SE2_GENI_CLK_SEL_CLK_SEL_SHFT                                                 0x0

#define HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_ADDR(x)                                            ((x) + 0x00000080)
#define HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_RMSK                                                    0x701
#define HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_IN(x))
#define HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_NUM_WAIT_STATES_BMSK                                    0x700
#define HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_NUM_WAIT_STATES_SHFT                                      0x8
#define HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_DFS_IF_EN_BMSK                                            0x1
#define HWIO_PERIPH_SE2_GENI_DFS_IF_CFG_DFS_IF_EN_SHFT                                            0x0

#define HWIO_PERIPH_SE2_GENI_CFG_SEQ_START_ADDR(x)                                         ((x) + 0x00000084)
#define HWIO_PERIPH_SE2_GENI_CFG_SEQ_START_RMSK                                                   0x1
#define HWIO_PERIPH_SE2_GENI_CFG_SEQ_START_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_SEQ_START_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_SEQ_START_START_TRIGGER_BMSK                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_SEQ_START_START_TRIGGER_SHFT                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_STATUS_ADDR(x)                                            ((x) + 0x00000088)
#define HWIO_PERIPH_SE2_GENI_CFG_STATUS_RMSK                                                      0x3
#define HWIO_PERIPH_SE2_GENI_CFG_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_STATUS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_STATUS_CFG_SEQ_DONE_BMSK                                         0x2
#define HWIO_PERIPH_SE2_GENI_CFG_STATUS_CFG_SEQ_DONE_SHFT                                         0x1
#define HWIO_PERIPH_SE2_GENI_CFG_STATUS_CLK_MODE_CHANGE_IN_PROGRESS_BMSK                          0x1
#define HWIO_PERIPH_SE2_GENI_CFG_STATUS_CLK_MODE_CHANGE_IN_PROGRESS_SHFT                          0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE2_GENI4_IMAGE_REGS
 *--------------------------------------------------------------------------*/

#define PERIPH_SE2_GENI4_IMAGE_REGS_REG_BASE                                                        (PERIPH_PERIPH_MOD_BASE      + 0x00088100)
#define PERIPH_SE2_GENI4_IMAGE_REGS_REG_BASE_SIZE                                                   0x500
#define PERIPH_SE2_GENI4_IMAGE_REGS_REG_BASE_USED                                                   0x1c4

#define HWIO_PERIPH_SE2_GENI_CFG_REG0_ADDR(x)                                                       ((x) + 0x00000000)
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG0_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG0_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG0_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG0_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG0_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_11_TX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_11_TX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_10_TX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_10_TX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_9_TX_DURATION_BMSK                                          0xc0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_9_TX_DURATION_SHFT                                             0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_8_TX_DURATION_BMSK                                          0x30000
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_8_TX_DURATION_SHFT                                             0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_7_TX_DURATION_BMSK                                           0xc000
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_7_TX_DURATION_SHFT                                              0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_6_TX_DURATION_BMSK                                           0x3000
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_6_TX_DURATION_SHFT                                              0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_5_TX_DURATION_BMSK                                            0xc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_5_TX_DURATION_SHFT                                              0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_4_TX_DURATION_BMSK                                            0x300
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_4_TX_DURATION_SHFT                                              0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_3_TX_DURATION_BMSK                                             0xc0
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_3_TX_DURATION_SHFT                                              0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_2_TX_DURATION_BMSK                                             0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_2_TX_DURATION_SHFT                                              0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_1_TX_DURATION_BMSK                                              0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_1_TX_DURATION_SHFT                                              0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_0_TX_DURATION_BMSK                                              0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG0_PRIM_0_TX_DURATION_SHFT                                              0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG1_ADDR(x)                                                       ((x) + 0x00000004)
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG1_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG1_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG1_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG1_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG1_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_23_TX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_23_TX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_22_TX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_22_TX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_21_TX_DURATION_BMSK                                         0xc0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_21_TX_DURATION_SHFT                                            0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_20_TX_DURATION_BMSK                                         0x30000
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_20_TX_DURATION_SHFT                                            0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_19_TX_DURATION_BMSK                                          0xc000
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_19_TX_DURATION_SHFT                                             0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_18_TX_DURATION_BMSK                                          0x3000
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_18_TX_DURATION_SHFT                                             0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_17_TX_DURATION_BMSK                                           0xc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_17_TX_DURATION_SHFT                                             0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_16_TX_DURATION_BMSK                                           0x300
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_16_TX_DURATION_SHFT                                             0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_15_TX_DURATION_BMSK                                            0xc0
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_15_TX_DURATION_SHFT                                             0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_14_TX_DURATION_BMSK                                            0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_14_TX_DURATION_SHFT                                             0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_13_TX_DURATION_BMSK                                             0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_13_TX_DURATION_SHFT                                             0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_12_TX_DURATION_BMSK                                             0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG1_PRIM_12_TX_DURATION_SHFT                                             0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG2_ADDR(x)                                                       ((x) + 0x00000008)
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG2_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG2_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG2_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG2_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG2_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_11_RX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_11_RX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_10_RX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_10_RX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_9_RX_DURATION_BMSK                                          0xc0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_9_RX_DURATION_SHFT                                             0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_8_RX_DURATION_BMSK                                          0x30000
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_8_RX_DURATION_SHFT                                             0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_7_RX_DURATION_BMSK                                           0xc000
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_7_RX_DURATION_SHFT                                              0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_6_RX_DURATION_BMSK                                           0x3000
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_6_RX_DURATION_SHFT                                              0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_5_RX_DURATION_BMSK                                            0xc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_5_RX_DURATION_SHFT                                              0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_4_RX_DURATION_BMSK                                            0x300
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_4_RX_DURATION_SHFT                                              0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_3_RX_DURATION_BMSK                                             0xc0
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_3_RX_DURATION_SHFT                                              0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_2_RX_DURATION_BMSK                                             0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_2_RX_DURATION_SHFT                                              0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_1_RX_DURATION_BMSK                                              0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_1_RX_DURATION_SHFT                                              0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_0_RX_DURATION_BMSK                                              0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG2_PRIM_0_RX_DURATION_SHFT                                              0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG3_ADDR(x)                                                       ((x) + 0x0000000c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG3_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG3_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG3_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG3_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG3_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_23_RX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_23_RX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_22_RX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_22_RX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_21_RX_DURATION_BMSK                                         0xc0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_21_RX_DURATION_SHFT                                            0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_20_RX_DURATION_BMSK                                         0x30000
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_20_RX_DURATION_SHFT                                            0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_19_RX_DURATION_BMSK                                          0xc000
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_19_RX_DURATION_SHFT                                             0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_18_RX_DURATION_BMSK                                          0x3000
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_18_RX_DURATION_SHFT                                             0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_17_RX_DURATION_BMSK                                           0xc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_17_RX_DURATION_SHFT                                             0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_16_RX_DURATION_BMSK                                           0x300
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_16_RX_DURATION_SHFT                                             0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_15_RX_DURATION_BMSK                                            0xc0
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_15_RX_DURATION_SHFT                                             0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_14_RX_DURATION_BMSK                                            0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_14_RX_DURATION_SHFT                                             0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_13_RX_DURATION_BMSK                                             0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_13_RX_DURATION_SHFT                                             0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_12_RX_DURATION_BMSK                                             0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG3_PRIM_12_RX_DURATION_SHFT                                             0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG4_ADDR(x)                                                       ((x) + 0x00000010)
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG4_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG4_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG4_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG4_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG4_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_7_TX_FUNC_SEL_BMSK                                         0xe00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_7_TX_FUNC_SEL_SHFT                                             0x15
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_6_TX_FUNC_SEL_BMSK                                         0x1c0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_6_TX_FUNC_SEL_SHFT                                             0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_5_TX_FUNC_SEL_BMSK                                          0x38000
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_5_TX_FUNC_SEL_SHFT                                              0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_4_TX_FUNC_SEL_BMSK                                           0x7000
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_4_TX_FUNC_SEL_SHFT                                              0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_3_TX_FUNC_SEL_BMSK                                            0xe00
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_3_TX_FUNC_SEL_SHFT                                              0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_2_TX_FUNC_SEL_BMSK                                            0x1c0
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_2_TX_FUNC_SEL_SHFT                                              0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_1_TX_FUNC_SEL_BMSK                                             0x38
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_1_TX_FUNC_SEL_SHFT                                              0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_0_TX_FUNC_SEL_BMSK                                              0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG4_PRIM_0_TX_FUNC_SEL_SHFT                                              0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG5_ADDR(x)                                                       ((x) + 0x00000014)
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG5_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG5_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG5_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG5_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG5_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_15_TX_FUNC_SEL_BMSK                                        0xe00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_15_TX_FUNC_SEL_SHFT                                            0x15
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_14_TX_FUNC_SEL_BMSK                                        0x1c0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_14_TX_FUNC_SEL_SHFT                                            0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_13_TX_FUNC_SEL_BMSK                                         0x38000
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_13_TX_FUNC_SEL_SHFT                                             0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_12_TX_FUNC_SEL_BMSK                                          0x7000
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_12_TX_FUNC_SEL_SHFT                                             0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_11_TX_FUNC_SEL_BMSK                                           0xe00
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_11_TX_FUNC_SEL_SHFT                                             0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_10_TX_FUNC_SEL_BMSK                                           0x1c0
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_10_TX_FUNC_SEL_SHFT                                             0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_9_TX_FUNC_SEL_BMSK                                             0x38
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_9_TX_FUNC_SEL_SHFT                                              0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_8_TX_FUNC_SEL_BMSK                                              0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG5_PRIM_8_TX_FUNC_SEL_SHFT                                              0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG6_ADDR(x)                                                       ((x) + 0x00000018)
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG6_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG6_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG6_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG6_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG6_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_23_TX_FUNC_SEL_BMSK                                        0xe00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_23_TX_FUNC_SEL_SHFT                                            0x15
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_22_TX_FUNC_SEL_BMSK                                        0x1c0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_22_TX_FUNC_SEL_SHFT                                            0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_21_TX_FUNC_SEL_BMSK                                         0x38000
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_21_TX_FUNC_SEL_SHFT                                             0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_20_TX_FUNC_SEL_BMSK                                          0x7000
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_20_TX_FUNC_SEL_SHFT                                             0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_19_TX_FUNC_SEL_BMSK                                           0xe00
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_19_TX_FUNC_SEL_SHFT                                             0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_18_TX_FUNC_SEL_BMSK                                           0x1c0
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_18_TX_FUNC_SEL_SHFT                                             0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_17_TX_FUNC_SEL_BMSK                                            0x38
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_17_TX_FUNC_SEL_SHFT                                             0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_16_TX_FUNC_SEL_BMSK                                             0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG6_PRIM_16_TX_FUNC_SEL_SHFT                                             0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG7_ADDR(x)                                                       ((x) + 0x0000001c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG7_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG7_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG7_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG7_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG7_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_23_TX_PAR_FIRST_BMSK                                       0x800000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_23_TX_PAR_FIRST_SHFT                                           0x17
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_22_TX_PAR_FIRST_BMSK                                       0x400000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_22_TX_PAR_FIRST_SHFT                                           0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_21_TX_PAR_FIRST_BMSK                                       0x200000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_21_TX_PAR_FIRST_SHFT                                           0x15
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_20_TX_PAR_FIRST_BMSK                                       0x100000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_20_TX_PAR_FIRST_SHFT                                           0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_19_TX_PAR_FIRST_BMSK                                        0x80000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_19_TX_PAR_FIRST_SHFT                                           0x13
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_18_TX_PAR_FIRST_BMSK                                        0x40000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_18_TX_PAR_FIRST_SHFT                                           0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_17_TX_PAR_FIRST_BMSK                                        0x20000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_17_TX_PAR_FIRST_SHFT                                           0x11
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_16_TX_PAR_FIRST_BMSK                                        0x10000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_16_TX_PAR_FIRST_SHFT                                           0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_15_TX_PAR_FIRST_BMSK                                         0x8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_15_TX_PAR_FIRST_SHFT                                            0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_14_TX_PAR_FIRST_BMSK                                         0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_14_TX_PAR_FIRST_SHFT                                            0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_13_TX_PAR_FIRST_BMSK                                         0x2000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_13_TX_PAR_FIRST_SHFT                                            0xd
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_12_TX_PAR_FIRST_BMSK                                         0x1000
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_12_TX_PAR_FIRST_SHFT                                            0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_11_TX_PAR_FIRST_BMSK                                          0x800
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_11_TX_PAR_FIRST_SHFT                                            0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_10_TX_PAR_FIRST_BMSK                                          0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_10_TX_PAR_FIRST_SHFT                                            0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_9_TX_PAR_FIRST_BMSK                                           0x200
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_9_TX_PAR_FIRST_SHFT                                             0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_8_TX_PAR_FIRST_BMSK                                           0x100
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_8_TX_PAR_FIRST_SHFT                                             0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_7_TX_PAR_FIRST_BMSK                                            0x80
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_7_TX_PAR_FIRST_SHFT                                             0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_6_TX_PAR_FIRST_BMSK                                            0x40
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_6_TX_PAR_FIRST_SHFT                                             0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_5_TX_PAR_FIRST_BMSK                                            0x20
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_5_TX_PAR_FIRST_SHFT                                             0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_4_TX_PAR_FIRST_BMSK                                            0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_4_TX_PAR_FIRST_SHFT                                             0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_3_TX_PAR_FIRST_BMSK                                             0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_3_TX_PAR_FIRST_SHFT                                             0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_2_TX_PAR_FIRST_BMSK                                             0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_2_TX_PAR_FIRST_SHFT                                             0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_1_TX_PAR_FIRST_BMSK                                             0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_1_TX_PAR_FIRST_SHFT                                             0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_0_TX_PAR_FIRST_BMSK                                             0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG7_PRIM_0_TX_PAR_FIRST_SHFT                                             0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG8_ADDR(x)                                                       ((x) + 0x00000020)
#define HWIO_PERIPH_SE2_GENI_CFG_REG8_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG8_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG8_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG8_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG8_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG8_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG8_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG8_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG8_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG8_IN(x))

#define HWIO_PERIPH_SE2_GENI_CFG_REG9_ADDR(x)                                                       ((x) + 0x00000024)
#define HWIO_PERIPH_SE2_GENI_CFG_REG9_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG9_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG9_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG9_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG9_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG9_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG9_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG9_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG9_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG9_IN(x))

#define HWIO_PERIPH_SE2_GENI_CFG_REG10_ADDR(x)                                                      ((x) + 0x00000028)
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG10_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG10_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG10_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG10_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG10_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_23_RX_SI_EN_BMSK                                          0x800000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_23_RX_SI_EN_SHFT                                              0x17
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_22_RX_SI_EN_BMSK                                          0x400000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_22_RX_SI_EN_SHFT                                              0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_21_RX_SI_EN_BMSK                                          0x200000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_21_RX_SI_EN_SHFT                                              0x15
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_20_RX_SI_EN_BMSK                                          0x100000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_20_RX_SI_EN_SHFT                                              0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_19_RX_SI_EN_BMSK                                           0x80000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_19_RX_SI_EN_SHFT                                              0x13
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_18_RX_SI_EN_BMSK                                           0x40000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_18_RX_SI_EN_SHFT                                              0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_17_RX_SI_EN_BMSK                                           0x20000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_17_RX_SI_EN_SHFT                                              0x11
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_16_RX_SI_EN_BMSK                                           0x10000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_16_RX_SI_EN_SHFT                                              0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_15_RX_SI_EN_BMSK                                            0x8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_15_RX_SI_EN_SHFT                                               0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_14_RX_SI_EN_BMSK                                            0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_14_RX_SI_EN_SHFT                                               0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_13_RX_SI_EN_BMSK                                            0x2000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_13_RX_SI_EN_SHFT                                               0xd
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_12_RX_SI_EN_BMSK                                            0x1000
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_12_RX_SI_EN_SHFT                                               0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_11_RX_SI_EN_BMSK                                             0x800
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_11_RX_SI_EN_SHFT                                               0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_10_RX_SI_EN_BMSK                                             0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_10_RX_SI_EN_SHFT                                               0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_9_RX_SI_EN_BMSK                                              0x200
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_9_RX_SI_EN_SHFT                                                0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_8_RX_SI_EN_BMSK                                              0x100
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_8_RX_SI_EN_SHFT                                                0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_7_RX_SI_EN_BMSK                                               0x80
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_7_RX_SI_EN_SHFT                                                0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_6_RX_SI_EN_BMSK                                               0x40
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_6_RX_SI_EN_SHFT                                                0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_5_RX_SI_EN_BMSK                                               0x20
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_5_RX_SI_EN_SHFT                                                0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_4_RX_SI_EN_BMSK                                               0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_4_RX_SI_EN_SHFT                                                0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_3_RX_SI_EN_BMSK                                                0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_3_RX_SI_EN_SHFT                                                0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_2_RX_SI_EN_BMSK                                                0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_2_RX_SI_EN_SHFT                                                0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_1_RX_SI_EN_BMSK                                                0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_1_RX_SI_EN_SHFT                                                0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_0_RX_SI_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG10_PRIM_0_RX_SI_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG11_ADDR(x)                                                      ((x) + 0x0000002c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG11_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG11_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG11_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG11_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG11_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_23_RX_PAR_EN_BMSK                                         0x800000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_23_RX_PAR_EN_SHFT                                             0x17
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_22_RX_PAR_EN_BMSK                                         0x400000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_22_RX_PAR_EN_SHFT                                             0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_21_RX_PAR_EN_BMSK                                         0x200000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_21_RX_PAR_EN_SHFT                                             0x15
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_20_RX_PAR_EN_BMSK                                         0x100000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_20_RX_PAR_EN_SHFT                                             0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_19_RX_PAR_EN_BMSK                                          0x80000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_19_RX_PAR_EN_SHFT                                             0x13
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_18_RX_PAR_EN_BMSK                                          0x40000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_18_RX_PAR_EN_SHFT                                             0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_17_RX_PAR_EN_BMSK                                          0x20000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_17_RX_PAR_EN_SHFT                                             0x11
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_16_RX_PAR_EN_BMSK                                          0x10000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_16_RX_PAR_EN_SHFT                                             0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_15_RX_PAR_EN_BMSK                                           0x8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_15_RX_PAR_EN_SHFT                                              0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_14_RX_PAR_EN_BMSK                                           0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_14_RX_PAR_EN_SHFT                                              0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_13_RX_PAR_EN_BMSK                                           0x2000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_13_RX_PAR_EN_SHFT                                              0xd
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_12_RX_PAR_EN_BMSK                                           0x1000
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_12_RX_PAR_EN_SHFT                                              0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_11_RX_PAR_EN_BMSK                                            0x800
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_11_RX_PAR_EN_SHFT                                              0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_10_RX_PAR_EN_BMSK                                            0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_10_RX_PAR_EN_SHFT                                              0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_9_RX_PAR_EN_BMSK                                             0x200
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_9_RX_PAR_EN_SHFT                                               0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_8_RX_PAR_EN_BMSK                                             0x100
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_8_RX_PAR_EN_SHFT                                               0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_7_RX_PAR_EN_BMSK                                              0x80
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_7_RX_PAR_EN_SHFT                                               0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_6_RX_PAR_EN_BMSK                                              0x40
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_6_RX_PAR_EN_SHFT                                               0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_5_RX_PAR_EN_BMSK                                              0x20
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_5_RX_PAR_EN_SHFT                                               0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_4_RX_PAR_EN_BMSK                                              0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_4_RX_PAR_EN_SHFT                                               0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_3_RX_PAR_EN_BMSK                                               0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_3_RX_PAR_EN_SHFT                                               0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_2_RX_PAR_EN_BMSK                                               0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_2_RX_PAR_EN_SHFT                                               0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_1_RX_PAR_EN_BMSK                                               0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_1_RX_PAR_EN_SHFT                                               0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_0_RX_PAR_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG11_PRIM_0_RX_PAR_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG12_ADDR(x)                                                      ((x) + 0x00000030)
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG12_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG12_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG12_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG12_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG12_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_23_RX_PAR_FIRST_BMSK                                      0x800000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_23_RX_PAR_FIRST_SHFT                                          0x17
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_22_RX_PAR_FIRST_BMSK                                      0x400000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_22_RX_PAR_FIRST_SHFT                                          0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_21_RX_PAR_FIRST_BMSK                                      0x200000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_21_RX_PAR_FIRST_SHFT                                          0x15
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_20_RX_PAR_FIRST_BMSK                                      0x100000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_20_RX_PAR_FIRST_SHFT                                          0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_19_RX_PAR_FIRST_BMSK                                       0x80000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_19_RX_PAR_FIRST_SHFT                                          0x13
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_18_RX_PAR_FIRST_BMSK                                       0x40000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_18_RX_PAR_FIRST_SHFT                                          0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_17_RX_PAR_FIRST_BMSK                                       0x20000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_17_RX_PAR_FIRST_SHFT                                          0x11
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_16_RX_PAR_FIRST_BMSK                                       0x10000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_16_RX_PAR_FIRST_SHFT                                          0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_15_RX_PAR_FIRST_BMSK                                        0x8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_15_RX_PAR_FIRST_SHFT                                           0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_14_RX_PAR_FIRST_BMSK                                        0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_14_RX_PAR_FIRST_SHFT                                           0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_13_RX_PAR_FIRST_BMSK                                        0x2000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_13_RX_PAR_FIRST_SHFT                                           0xd
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_12_RX_PAR_FIRST_BMSK                                        0x1000
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_12_RX_PAR_FIRST_SHFT                                           0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_11_RX_PAR_FIRST_BMSK                                         0x800
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_11_RX_PAR_FIRST_SHFT                                           0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_10_RX_PAR_FIRST_BMSK                                         0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_10_RX_PAR_FIRST_SHFT                                           0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_9_RX_PAR_FIRST_BMSK                                          0x200
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_9_RX_PAR_FIRST_SHFT                                            0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_8_RX_PAR_FIRST_BMSK                                          0x100
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_8_RX_PAR_FIRST_SHFT                                            0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_7_RX_PAR_FIRST_BMSK                                           0x80
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_7_RX_PAR_FIRST_SHFT                                            0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_6_RX_PAR_FIRST_BMSK                                           0x40
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_6_RX_PAR_FIRST_SHFT                                            0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_5_RX_PAR_FIRST_BMSK                                           0x20
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_5_RX_PAR_FIRST_SHFT                                            0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_4_RX_PAR_FIRST_BMSK                                           0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_4_RX_PAR_FIRST_SHFT                                            0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_3_RX_PAR_FIRST_BMSK                                            0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_3_RX_PAR_FIRST_SHFT                                            0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_2_RX_PAR_FIRST_BMSK                                            0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_2_RX_PAR_FIRST_SHFT                                            0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_1_RX_PAR_FIRST_BMSK                                            0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_1_RX_PAR_FIRST_SHFT                                            0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_0_RX_PAR_FIRST_BMSK                                            0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG12_PRIM_0_RX_PAR_FIRST_SHFT                                            0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG13_ADDR(x)                                                      ((x) + 0x00000034)
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG13_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG13_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG13_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG13_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG13_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_23_ACC_PAR_EN_BMSK                                        0x800000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_23_ACC_PAR_EN_SHFT                                            0x17
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_22_ACC_PAR_EN_BMSK                                        0x400000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_22_ACC_PAR_EN_SHFT                                            0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_21_ACC_PAR_EN_BMSK                                        0x200000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_21_ACC_PAR_EN_SHFT                                            0x15
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_20_ACC_PAR_EN_BMSK                                        0x100000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_20_ACC_PAR_EN_SHFT                                            0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_19_ACC_PAR_EN_BMSK                                         0x80000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_19_ACC_PAR_EN_SHFT                                            0x13
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_18_ACC_PAR_EN_BMSK                                         0x40000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_18_ACC_PAR_EN_SHFT                                            0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_17_ACC_PAR_EN_BMSK                                         0x20000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_17_ACC_PAR_EN_SHFT                                            0x11
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_16_ACC_PAR_EN_BMSK                                         0x10000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_16_ACC_PAR_EN_SHFT                                            0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_15_ACC_PAR_EN_BMSK                                          0x8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_15_ACC_PAR_EN_SHFT                                             0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_14_ACC_PAR_EN_BMSK                                          0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_14_ACC_PAR_EN_SHFT                                             0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_13_ACC_PAR_EN_BMSK                                          0x2000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_13_ACC_PAR_EN_SHFT                                             0xd
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_12_ACC_PAR_EN_BMSK                                          0x1000
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_12_ACC_PAR_EN_SHFT                                             0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_11_ACC_PAR_EN_BMSK                                           0x800
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_11_ACC_PAR_EN_SHFT                                             0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_10_ACC_PAR_EN_BMSK                                           0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_10_ACC_PAR_EN_SHFT                                             0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_9_ACC_PAR_EN_BMSK                                            0x200
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_9_ACC_PAR_EN_SHFT                                              0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_8_ACC_PAR_EN_BMSK                                            0x100
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_8_ACC_PAR_EN_SHFT                                              0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_7_ACC_PAR_EN_BMSK                                             0x80
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_7_ACC_PAR_EN_SHFT                                              0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_6_ACC_PAR_EN_BMSK                                             0x40
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_6_ACC_PAR_EN_SHFT                                              0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_5_ACC_PAR_EN_BMSK                                             0x20
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_5_ACC_PAR_EN_SHFT                                              0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_4_ACC_PAR_EN_BMSK                                             0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_4_ACC_PAR_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_3_ACC_PAR_EN_BMSK                                              0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_3_ACC_PAR_EN_SHFT                                              0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_2_ACC_PAR_EN_BMSK                                              0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_2_ACC_PAR_EN_SHFT                                              0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_1_ACC_PAR_EN_BMSK                                              0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_1_ACC_PAR_EN_SHFT                                              0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_0_ACC_PAR_EN_BMSK                                              0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG13_PRIM_0_ACC_PAR_EN_SHFT                                              0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG14_ADDR(x)                                                      ((x) + 0x00000038)
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG14_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG14_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG14_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG14_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG14_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_11_IO2_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_11_IO2_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_10_IO2_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_10_IO2_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_9_IO2_FUNC_SEL_BMSK                                        0xc0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_9_IO2_FUNC_SEL_SHFT                                           0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_8_IO2_FUNC_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_8_IO2_FUNC_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_7_IO2_FUNC_SEL_BMSK                                         0xc000
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_7_IO2_FUNC_SEL_SHFT                                            0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_6_IO2_FUNC_SEL_BMSK                                         0x3000
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_6_IO2_FUNC_SEL_SHFT                                            0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_5_IO2_FUNC_SEL_BMSK                                          0xc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_5_IO2_FUNC_SEL_SHFT                                            0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_4_IO2_FUNC_SEL_BMSK                                          0x300
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_4_IO2_FUNC_SEL_SHFT                                            0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_3_IO2_FUNC_SEL_BMSK                                           0xc0
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_3_IO2_FUNC_SEL_SHFT                                            0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_2_IO2_FUNC_SEL_BMSK                                           0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_2_IO2_FUNC_SEL_SHFT                                            0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_1_IO2_FUNC_SEL_BMSK                                            0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_1_IO2_FUNC_SEL_SHFT                                            0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_0_IO2_FUNC_SEL_BMSK                                            0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG14_PRIM_0_IO2_FUNC_SEL_SHFT                                            0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG15_ADDR(x)                                                      ((x) + 0x0000003c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG15_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG15_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG15_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG15_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG15_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_23_IO2_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_23_IO2_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_22_IO2_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_22_IO2_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_21_IO2_FUNC_SEL_BMSK                                       0xc0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_21_IO2_FUNC_SEL_SHFT                                          0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_20_IO2_FUNC_SEL_BMSK                                       0x30000
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_20_IO2_FUNC_SEL_SHFT                                          0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_19_IO2_FUNC_SEL_BMSK                                        0xc000
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_19_IO2_FUNC_SEL_SHFT                                           0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_18_IO2_FUNC_SEL_BMSK                                        0x3000
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_18_IO2_FUNC_SEL_SHFT                                           0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_17_IO2_FUNC_SEL_BMSK                                         0xc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_17_IO2_FUNC_SEL_SHFT                                           0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_16_IO2_FUNC_SEL_BMSK                                         0x300
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_16_IO2_FUNC_SEL_SHFT                                           0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_15_IO2_FUNC_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_15_IO2_FUNC_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_14_IO2_FUNC_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_14_IO2_FUNC_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_13_IO2_FUNC_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_13_IO2_FUNC_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_12_IO2_FUNC_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG15_PRIM_12_IO2_FUNC_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG16_ADDR(x)                                                      ((x) + 0x00000040)
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG16_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG16_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG16_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG16_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG16_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_11_IO3_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_11_IO3_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_10_IO3_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_10_IO3_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_9_IO3_FUNC_SEL_BMSK                                        0xc0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_9_IO3_FUNC_SEL_SHFT                                           0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_8_IO3_FUNC_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_8_IO3_FUNC_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_7_IO3_FUNC_SEL_BMSK                                         0xc000
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_7_IO3_FUNC_SEL_SHFT                                            0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_6_IO3_FUNC_SEL_BMSK                                         0x3000
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_6_IO3_FUNC_SEL_SHFT                                            0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_5_IO3_FUNC_SEL_BMSK                                          0xc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_5_IO3_FUNC_SEL_SHFT                                            0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_4_IO3_FUNC_SEL_BMSK                                          0x300
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_4_IO3_FUNC_SEL_SHFT                                            0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_3_IO3_FUNC_SEL_BMSK                                           0xc0
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_3_IO3_FUNC_SEL_SHFT                                            0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_2_IO3_FUNC_SEL_BMSK                                           0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_2_IO3_FUNC_SEL_SHFT                                            0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_1_IO3_FUNC_SEL_BMSK                                            0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_1_IO3_FUNC_SEL_SHFT                                            0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_0_IO3_FUNC_SEL_BMSK                                            0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG16_PRIM_0_IO3_FUNC_SEL_SHFT                                            0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG17_ADDR(x)                                                      ((x) + 0x00000044)
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG17_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG17_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG17_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG17_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG17_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_23_IO3_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_23_IO3_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_22_IO3_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_22_IO3_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_21_IO3_FUNC_SEL_BMSK                                       0xc0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_21_IO3_FUNC_SEL_SHFT                                          0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_20_IO3_FUNC_SEL_BMSK                                       0x30000
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_20_IO3_FUNC_SEL_SHFT                                          0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_19_IO3_FUNC_SEL_BMSK                                        0xc000
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_19_IO3_FUNC_SEL_SHFT                                           0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_18_IO3_FUNC_SEL_BMSK                                        0x3000
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_18_IO3_FUNC_SEL_SHFT                                           0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_17_IO3_FUNC_SEL_BMSK                                         0xc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_17_IO3_FUNC_SEL_SHFT                                           0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_16_IO3_FUNC_SEL_BMSK                                         0x300
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_16_IO3_FUNC_SEL_SHFT                                           0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_15_IO3_FUNC_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_15_IO3_FUNC_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_14_IO3_FUNC_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_14_IO3_FUNC_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_13_IO3_FUNC_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_13_IO3_FUNC_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_12_IO3_FUNC_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG17_PRIM_12_IO3_FUNC_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG18_ADDR(x)                                                      ((x) + 0x00000048)
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG18_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG18_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG18_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG18_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG18_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_23_RX_CHAR_HUNT_EN_BMSK                                   0x800000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_23_RX_CHAR_HUNT_EN_SHFT                                       0x17
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_22_RX_CHAR_HUNT_EN_BMSK                                   0x400000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_22_RX_CHAR_HUNT_EN_SHFT                                       0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_21_RX_CHAR_HUNT_EN_BMSK                                   0x200000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_21_RX_CHAR_HUNT_EN_SHFT                                       0x15
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_20_RX_CHAR_HUNT_EN_BMSK                                   0x100000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_20_RX_CHAR_HUNT_EN_SHFT                                       0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_19_RX_CHAR_HUNT_EN_BMSK                                    0x80000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_19_RX_CHAR_HUNT_EN_SHFT                                       0x13
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_18_RX_CHAR_HUNT_EN_BMSK                                    0x40000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_18_RX_CHAR_HUNT_EN_SHFT                                       0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_17_RX_CHAR_HUNT_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_17_RX_CHAR_HUNT_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_16_RX_CHAR_HUNT_EN_BMSK                                    0x10000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_16_RX_CHAR_HUNT_EN_SHFT                                       0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_15_RX_CHAR_HUNT_EN_BMSK                                     0x8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_15_RX_CHAR_HUNT_EN_SHFT                                        0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_14_RX_CHAR_HUNT_EN_BMSK                                     0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_14_RX_CHAR_HUNT_EN_SHFT                                        0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_13_RX_CHAR_HUNT_EN_BMSK                                     0x2000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_13_RX_CHAR_HUNT_EN_SHFT                                        0xd
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_12_RX_CHAR_HUNT_EN_BMSK                                     0x1000
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_12_RX_CHAR_HUNT_EN_SHFT                                        0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_11_RX_CHAR_HUNT_EN_BMSK                                      0x800
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_11_RX_CHAR_HUNT_EN_SHFT                                        0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_10_RX_CHAR_HUNT_EN_BMSK                                      0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_10_RX_CHAR_HUNT_EN_SHFT                                        0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_9_RX_CHAR_HUNT_EN_BMSK                                       0x200
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_9_RX_CHAR_HUNT_EN_SHFT                                         0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_8_RX_CHAR_HUNT_EN_BMSK                                       0x100
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_8_RX_CHAR_HUNT_EN_SHFT                                         0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_7_RX_CHAR_HUNT_EN_BMSK                                        0x80
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_7_RX_CHAR_HUNT_EN_SHFT                                         0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_6_RX_CHAR_HUNT_EN_BMSK                                        0x40
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_6_RX_CHAR_HUNT_EN_SHFT                                         0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_5_RX_CHAR_HUNT_EN_BMSK                                        0x20
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_5_RX_CHAR_HUNT_EN_SHFT                                         0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_4_RX_CHAR_HUNT_EN_BMSK                                        0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_4_RX_CHAR_HUNT_EN_SHFT                                         0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_3_RX_CHAR_HUNT_EN_BMSK                                         0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_3_RX_CHAR_HUNT_EN_SHFT                                         0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_2_RX_CHAR_HUNT_EN_BMSK                                         0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_2_RX_CHAR_HUNT_EN_SHFT                                         0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_1_RX_CHAR_HUNT_EN_BMSK                                         0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_1_RX_CHAR_HUNT_EN_SHFT                                         0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_0_RX_CHAR_HUNT_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG18_PRIM_0_RX_CHAR_HUNT_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG64_ADDR(x)                                                      ((x) + 0x00000100)
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_RMSK                                                            0x3023b
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG64_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG64_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG64_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG64_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG64_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_M_IO_DATA_IRQ_FW_EN_BMSK                                        0x20000
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_M_IO_DATA_IRQ_FW_EN_SHFT                                           0x11
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_S_IO_DATA_IRQ_FW_EN_BMSK                                        0x10000
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_S_IO_DATA_IRQ_FW_EN_SHFT                                           0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_DATA_CNT_MODE_BMSK                                                0x200
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_DATA_CNT_MODE_SHFT                                                  0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_GENI_MODE_BMSK                                                     0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_GENI_MODE_SHFT                                                      0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_SLAVE_MODE_EN_BMSK                                                  0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_SLAVE_MODE_EN_SHFT                                                  0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_EXT_ARB_EN_BMSK                                                     0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_EXT_ARB_EN_SHFT                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_M_PROG_RAM_SEC_WORD_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG64_M_PROG_RAM_SEC_WORD_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG65_ADDR(x)                                                      ((x) + 0x00000104)
#define HWIO_PERIPH_SE2_GENI_CFG_REG65_RMSK                                                            0x3ffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG65_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG65_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG65_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG65_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG65_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG65_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG65_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG65_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG65_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_1_BMSK                                       0x3fe00
#define HWIO_PERIPH_SE2_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_1_SHFT                                           0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_0_BMSK                                         0x1ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_0_SHFT                                           0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG66_ADDR(x)                                                      ((x) + 0x00000108)
#define HWIO_PERIPH_SE2_GENI_CFG_REG66_RMSK                                                            0x3ffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG66_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG66_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG66_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG66_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG66_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG66_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG66_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG66_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG66_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_3_BMSK                                       0x3fe00
#define HWIO_PERIPH_SE2_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_3_SHFT                                           0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_2_BMSK                                         0x1ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_2_SHFT                                           0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG67_ADDR(x)                                                      ((x) + 0x0000010c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_RMSK                                                          0xfdffffc
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG67_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG67_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG67_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG67_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG67_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_M_AUTO_OPCODE_CANCEL_BMSK                                     0x8000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_M_AUTO_OPCODE_CANCEL_SHFT                                          0x1b
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_M_OPCODE_CMD_CANCEL_BMSK                                      0x7c00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_M_OPCODE_CMD_CANCEL_SHFT                                           0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_DRIVE_DEFAULT_ON_START_EN_BMSK                                 0x100000
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_DRIVE_DEFAULT_ON_START_EN_SHFT                                     0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_BP_MODE_BMSK                                                 0x80000
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_BP_MODE_SHFT                                                    0x13
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_SOE_EDGE_SEL_BMSK                                            0x40000
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_SOE_EDGE_SEL_SHFT                                               0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_SOUT_EDGE_SEL_BMSK                                           0x20000
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_SOUT_EDGE_SEL_SHFT                                              0x11
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOE_VALUE_BMSK                                  0x10000
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOUT_VALUE_BMSK                                  0x8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOUT_VALUE_SHFT                                     0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_DEFAULT_SOE_VALUE_BMSK                                        0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_DEFAULT_SOE_VALUE_SHFT                                           0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_DEFAULT_SOUT_VALUE_BMSK                                       0x2000
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_DEFAULT_SOUT_VALUE_SHFT                                          0xd
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_CONST1_EFF_SIZE_BMSK                                          0x1c00
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_CONST1_EFF_SIZE_SHFT                                             0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_CONST1_REG_BMSK                                                0x3fc
#define HWIO_PERIPH_SE2_GENI_CFG_REG67_TX_CONST1_REG_SHFT                                                  0x2

#define HWIO_PERIPH_SE2_GENI_CFG_REG68_ADDR(x)                                                      ((x) + 0x00000110)
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_RMSK                                                         0xe0f07f3f
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG68_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG68_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG68_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG68_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG68_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_M_TIME_CNT_FR_DIV_BMSK                                       0xc0000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_M_TIME_CNT_FR_DIV_SHFT                                             0x1e
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_M_TIME_CNT_EN_FR_SEL_BMSK                                    0x20000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_M_TIME_CNT_EN_FR_SEL_SHFT                                          0x1d
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_CLK_DIV_INIT_SEL_BMSK                                      0x800000
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_CLK_DIV_INIT_SEL_SHFT                                          0x17
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_TX_IO_NEG_SEL_BMSK                                             0x400000
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_TX_IO_NEG_SEL_SHFT                                                 0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_M_GP_SYNC_CANCEL_CLEAR_BMSK                                    0x200000
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_M_GP_SYNC_CANCEL_CLEAR_SHFT                                        0x15
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_M_GP_CNT_DIRECTION_BMSK                                        0x100000
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_M_GP_CNT_DIRECTION_SHFT                                            0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_TX_LOAD_PAR_EN_BMSK                                              0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_TX_LOAD_PAR_EN_SHFT                                                 0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_TX_PARAM_PAR_EN_BMSK                                             0x1000
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_TX_PARAM_PAR_EN_SHFT                                                0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_TX_FIFO_PAR_EN_BMSK                                               0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_TX_FIFO_PAR_EN_SHFT                                                 0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_CLK_PULSE_INIT_SEL_BMSK                                       0x200
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_CLK_PULSE_INIT_SEL_SHFT                                         0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_CONST_EFF_SIZE_BMSK                                           0x100
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_CONST_EFF_SIZE_SHFT                                             0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_CONST_REG_BMSK                                                 0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_CONST_REG_SHFT                                                  0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOE_VALUE_BMSK                                     0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOUT_VALUE_BMSK                                    0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOUT_VALUE_SHFT                                    0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_DEFAULT_SOE_VALUE_BMSK                                          0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_DEFAULT_SOE_VALUE_SHFT                                          0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_DEFAULT_SOUT_VALUE_BMSK                                         0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG68_IO2_DEFAULT_SOUT_VALUE_SHFT                                         0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG69_ADDR(x)                                                      ((x) + 0x00000114)
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_RMSK                                                         0x4ec03ff1
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG69_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG69_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG69_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG69_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG69_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_GENI_RX_MODE_BMSK                                            0x40000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_GENI_RX_MODE_SHFT                                                  0x1e
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_RX_IO_SIN_SEL_BMSK                                            0xe000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_RX_IO_SIN_SEL_SHFT                                                 0x19
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_RX_SIN_SEL_BMSK                                                0xc00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_RX_SIN_SEL_SHFT                                                    0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_S_GP_SYNC_CANCEL_CLEAR_BMSK                                      0x2000
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_S_GP_SYNC_CANCEL_CLEAR_SHFT                                         0xd
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_SW_FLUSH_SYNC_EN_BMSK                                            0x1000
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_SW_FLUSH_SYNC_EN_SHFT                                               0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_AUTO_SYNC_FIFO_CLEAR_BMSK                                         0x800
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_AUTO_SYNC_FIFO_CLEAR_SHFT                                           0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_LAST_IS_DONE_BMSK                                                 0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_LAST_IS_DONE_SHFT                                                   0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_S_AUTO_OPCODE_CANCEL_BMSK                                         0x200
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_S_AUTO_OPCODE_CANCEL_SHFT                                           0x9
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_S_OPCODE_CMD_CANCEL_BMSK                                          0x1f0
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_S_OPCODE_CMD_CANCEL_SHFT                                            0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_S_DATA_CNT_MODE_BMSK                                                0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG69_S_DATA_CNT_MODE_SHFT                                                0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG70_ADDR(x)                                                      ((x) + 0x00000118)
#define HWIO_PERIPH_SE2_GENI_CFG_REG70_RMSK                                                              0x401
#define HWIO_PERIPH_SE2_GENI_CFG_REG70_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG70_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG70_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG70_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG70_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG70_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG70_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG70_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG70_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG70_S_GP_CNT_DIRECTION_BMSK                                           0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG70_S_GP_CNT_DIRECTION_SHFT                                             0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG70_S_PROG_RAM_SEC_WORD_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG70_S_PROG_RAM_SEC_WORD_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG71_ADDR(x)                                                      ((x) + 0x0000011c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG71_RMSK                                                         0x3ffffc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG71_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG71_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG71_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG71_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG71_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG71_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG71_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG71_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG71_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_EXT_BMSK                          0x3ff00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_EXT_SHFT                                0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_BMSK                                 0xffc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_SHFT                                     0xa

#define HWIO_PERIPH_SE2_GENI_CFG_REG72_ADDR(x)                                                      ((x) + 0x00000120)
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_RMSK                                                         0x3fffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG72_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG72_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG72_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG72_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG72_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_EXT_BMSK                        0x3ff00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_EXT_SHFT                              0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_BMSK                               0xffc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_SHFT                                   0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_S_COND_COMP_IN_VEC_BMSK                                           0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG72_S_COND_COMP_IN_VEC_SHFT                                             0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG73_ADDR(x)                                                      ((x) + 0x00000124)
#define HWIO_PERIPH_SE2_GENI_CFG_REG73_RMSK                                                                0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG73_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG73_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG73_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG73_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG73_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG73_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG73_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG73_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG73_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG73_SPI_CPHASE_BMSK                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG73_SPI_CPHASE_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG74_ADDR(x)                                                      ((x) + 0x00000128)
#define HWIO_PERIPH_SE2_GENI_CFG_REG74_RMSK                                                                0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG74_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG74_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG74_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG74_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG74_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG74_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG74_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG74_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG74_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG74_NOT_USED_BMSK                                                       0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG74_NOT_USED_SHFT                                                       0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG75_ADDR(x)                                                      ((x) + 0x0000012c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG75_RMSK                                                                0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG75_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG75_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG75_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG75_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG75_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG75_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG75_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG75_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG75_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG75_LOOPBACK_MODE_BMSK                                                  0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG75_LOOPBACK_MODE_SHFT                                                  0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG76_ADDR(x)                                                      ((x) + 0x00000130)
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_RMSK                                                                0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG76_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG76_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG76_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG76_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG76_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_IO2_ENGINE_INV_EN_BMSK                                              0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_IO2_ENGINE_INV_EN_SHFT                                              0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_RX_ENGINE_INV_EN_BMSK                                               0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_RX_ENGINE_INV_EN_SHFT                                               0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_TX_ENGINE_INV_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG76_TX_ENGINE_INV_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG77_ADDR(x)                                                      ((x) + 0x00000134)
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_RMSK                                                               0x1f
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG77_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG77_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG77_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG77_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG77_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_SDA_NOISE_REJECT_BMSK                                              0x18
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_SDA_NOISE_REJECT_SHFT                                               0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_SCL_NOISE_REJECT_BMSK                                               0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_SCL_NOISE_REJECT_SHFT                                               0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_LOW_PERIOD_NOISE_REJECT_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG77_LOW_PERIOD_NOISE_REJECT_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG78_ADDR(x)                                                      ((x) + 0x00000138)
#define HWIO_PERIPH_SE2_GENI_CFG_REG78_RMSK                                                                0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG78_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG78_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG78_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG78_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG78_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG78_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG78_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG78_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG78_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG78_BUSY_INDICATION_SELECT_BMSK                                         0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG78_BUSY_INDICATION_SELECT_SHFT                                         0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG78_SDA_DELAYED_DETECTION_BMSK                                          0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG78_SDA_DELAYED_DETECTION_SHFT                                          0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG79_ADDR(x)                                                      ((x) + 0x0000013c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG79_RMSK                                                                0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG79_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG79_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG79_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG79_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG79_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG79_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG79_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG79_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG79_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG79_IO3_S_FE_FORCE_BMSK                                                 0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG79_IO3_S_FE_FORCE_SHFT                                                 0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG80_ADDR(x)                                                      ((x) + 0x00000140)
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_RMSK                                                             0xffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG80_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG80_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG80_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG80_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG80_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO3_DATA_IN_SEL_BMSK                                    0xc000
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO3_DATA_IN_SEL_SHFT                                       0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO0_PULLH_OE_BMSK                                       0x2000
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO0_PULLH_OE_SHFT                                          0xd
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_OTHER_IO_OE_BMSK                                        0x1000
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_OTHER_IO_OE_SHFT                                           0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO2_DATA_IN_SEL_BMSK                                     0xc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO2_DATA_IN_SEL_SHFT                                       0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_RX_DATA_IN_SEL_BMSK                                      0x300
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_RX_DATA_IN_SEL_SHFT                                        0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO3_SEL_BMSK                                              0xc0
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO3_SEL_SHFT                                               0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO2_SEL_BMSK                                              0x30
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO2_SEL_SHFT                                               0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO1_SEL_BMSK                                               0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO1_SEL_SHFT                                               0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO0_SEL_BMSK                                               0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG80_IO_MACRO_IO0_SEL_SHFT                                               0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG81_ADDR(x)                                                      ((x) + 0x00000144)
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_RMSK                                                                0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG81_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG81_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG81_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG81_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG81_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_GENI_IO3_SOUT2_PULL_UP_EN_BMSK                                      0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_GENI_IO3_SOUT2_PULL_UP_EN_SHFT                                      0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_GENI_IO3_SOUT0_PULL_UP_EN_BMSK                                      0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_GENI_IO3_SOUT0_PULL_UP_EN_SHFT                                      0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_GENI_SOUT2_PULL_UP_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_GENI_SOUT2_PULL_UP_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_GENI_SOUT0_PULL_UP_EN_BMSK                                          0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG81_GENI_SOUT0_PULL_UP_EN_SHFT                                          0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG82_ADDR(x)                                                      ((x) + 0x00000148)
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_RMSK                                                                0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG82_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG82_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG82_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG82_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG82_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOE_VALUE_BMSK                                     0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOUT_VALUE_BMSK                                    0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOUT_VALUE_SHFT                                    0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_IO3_DEFAULT_SOE_VALUE_BMSK                                          0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_IO3_DEFAULT_SOE_VALUE_SHFT                                          0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_IO3_DEFAULT_SOUT_VALUE_BMSK                                         0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG82_IO3_DEFAULT_SOUT_VALUE_SHFT                                         0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG83_ADDR(x)                                                      ((x) + 0x0000014c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG83_RMSK                                                                0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG83_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG83_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG83_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG83_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG83_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG83_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG83_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG83_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG83_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG83_IO3_DEMUX_OUTPUT_INV_BMSK                                           0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG83_IO3_DEMUX_OUTPUT_INV_SHFT                                           0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG84_ADDR(x)                                                      ((x) + 0x00000150)
#define HWIO_PERIPH_SE2_GENI_CFG_REG84_RMSK                                                               0x1f
#define HWIO_PERIPH_SE2_GENI_CFG_REG84_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG84_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG84_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG84_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG84_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG84_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG84_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG84_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG84_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG84_IO3_DEMUX_FW_EN_BMSK                                               0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG84_IO3_DEMUX_FW_EN_SHFT                                                0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG84_IO3_DEMUX_SEL_BMSK                                                  0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG84_IO3_DEMUX_SEL_SHFT                                                  0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG85_ADDR(x)                                                      ((x) + 0x00000154)
#define HWIO_PERIPH_SE2_GENI_CFG_REG85_RMSK                                                                0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG85_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG85_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG85_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG85_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG85_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG85_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG85_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG85_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG85_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG85_GENI_BYTE_GRANULARITY_BMSK                                          0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG85_GENI_BYTE_GRANULARITY_SHFT                                          0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG86_ADDR(x)                                                      ((x) + 0x00000158)
#define HWIO_PERIPH_SE2_GENI_CFG_REG86_RMSK                                                                0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG86_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG86_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG86_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG86_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG86_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG86_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG86_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG86_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG86_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG86_GENI_DMA_MODE_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG86_GENI_DMA_MODE_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG87_ADDR(x)                                                      ((x) + 0x0000015c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_RMSK                                                               0x3f
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG87_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG87_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG87_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG87_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG87_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP5_BMSK                                                    0x20
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP5_SHFT                                                     0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP4_BMSK                                                    0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP4_SHFT                                                     0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP3_BMSK                                                     0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP3_SHFT                                                     0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP2_BMSK                                                     0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP2_SHFT                                                     0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP1_BMSK                                                     0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP1_SHFT                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP0_BMSK                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG87_M_SW_COMP0_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG90_ADDR(x)                                                      ((x) + 0x00000168)
#define HWIO_PERIPH_SE2_GENI_CFG_REG90_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG90_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG90_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG90_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG90_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG90_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG90_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG90_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG90_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG90_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG90_M_GP_CNT0_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG90_M_GP_CNT0_SHFT                                                      0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG91_ADDR(x)                                                      ((x) + 0x0000016c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG91_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG91_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG91_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG91_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG91_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG91_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG91_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG91_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG91_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG91_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG91_M_GP_CNT1_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG91_M_GP_CNT1_SHFT                                                      0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG92_ADDR(x)                                                      ((x) + 0x00000170)
#define HWIO_PERIPH_SE2_GENI_CFG_REG92_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG92_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG92_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG92_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG92_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG92_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG92_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG92_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG92_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG92_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG92_M_GP_CNT2_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG92_M_GP_CNT2_SHFT                                                      0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG93_ADDR(x)                                                      ((x) + 0x00000174)
#define HWIO_PERIPH_SE2_GENI_CFG_REG93_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG93_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG93_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG93_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG93_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG93_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG93_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG93_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG93_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG93_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG93_M_GP_CNT3_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG93_M_GP_CNT3_SHFT                                                      0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG94_ADDR(x)                                                      ((x) + 0x00000178)
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_RMSK                                                         0x3fffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG94_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG94_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG94_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG94_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG94_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_M_GP_CNT6_BMSK                                               0x3ff00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_M_GP_CNT6_SHFT                                                     0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_M_GP_CNT5_BMSK                                                  0xffc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_M_GP_CNT5_SHFT                                                      0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_M_GP_CNT4_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG94_M_GP_CNT4_SHFT                                                      0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG95_ADDR(x)                                                      ((x) + 0x0000017c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG95_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG95_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG95_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG95_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG95_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG95_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG95_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG95_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG95_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG95_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG95_M_GP_CNT7_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG95_M_GP_CNT7_SHFT                                                      0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG96_ADDR(x)                                                      ((x) + 0x00000180)
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_RMSK                                                               0x3f
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG96_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG96_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG96_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG96_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG96_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP5_BMSK                                                    0x20
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP5_SHFT                                                     0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP4_BMSK                                                    0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP4_SHFT                                                     0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP3_BMSK                                                     0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP3_SHFT                                                     0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP2_BMSK                                                     0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP2_SHFT                                                     0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP1_BMSK                                                     0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP1_SHFT                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP0_BMSK                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG96_S_SW_COMP0_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG99_ADDR(x)                                                      ((x) + 0x0000018c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG99_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG99_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG99_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG99_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG99_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG99_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG99_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG99_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG99_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG99_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG99_S_GP_CNT0_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG99_S_GP_CNT0_SHFT                                                      0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG100_ADDR(x)                                                     ((x) + 0x00000190)
#define HWIO_PERIPH_SE2_GENI_CFG_REG100_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG100_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG100_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG100_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG100_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG100_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG100_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG100_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG100_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG100_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG100_S_GP_CNT1_BMSK                                                0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG100_S_GP_CNT1_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG101_ADDR(x)                                                     ((x) + 0x00000194)
#define HWIO_PERIPH_SE2_GENI_CFG_REG101_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG101_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG101_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG101_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG101_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG101_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG101_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG101_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG101_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG101_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG101_S_GP_CNT2_BMSK                                                0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG101_S_GP_CNT2_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG102_ADDR(x)                                                     ((x) + 0x00000198)
#define HWIO_PERIPH_SE2_GENI_CFG_REG102_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG102_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG102_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG102_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG102_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG102_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG102_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG102_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG102_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG102_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG102_S_GP_CNT3_BMSK                                                0xffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG102_S_GP_CNT3_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG103_ADDR(x)                                                     ((x) + 0x0000019c)
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_RMSK                                                        0x3fffffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG103_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG103_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG103_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG103_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG103_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_S_GP_CNT6_BMSK                                              0x3ff00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_S_GP_CNT6_SHFT                                                    0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_S_GP_CNT5_BMSK                                                 0xffc00
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_S_GP_CNT5_SHFT                                                     0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_S_GP_CNT4_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG103_S_GP_CNT4_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG104_ADDR(x)                                                     ((x) + 0x000001a0)
#define HWIO_PERIPH_SE2_GENI_CFG_REG104_RMSK                                                             0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG104_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG104_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG104_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG104_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG104_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG104_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG104_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG104_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG104_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG104_S_GP_CNT7_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE2_GENI_CFG_REG104_S_GP_CNT7_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG105_ADDR(x)                                                     ((x) + 0x000001a4)
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_RMSK                                                              0x1f
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG105_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG105_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG105_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG105_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG105_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_TX_PARITY_TOGGLE_EN_BMSK                                          0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_TX_PARITY_TOGGLE_EN_SHFT                                           0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_TX_FW_PAR_SEL_BMSK                                                 0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_TX_FW_PAR_SEL_SHFT                                                 0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_TX_PAR_MODE_BMSK                                                   0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_TX_PAR_MODE_SHFT                                                   0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_TX_PAR_CALC_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG105_TX_PAR_CALC_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG106_ADDR(x)                                                     ((x) + 0x000001a8)
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_RMSK                                                              0x1f
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG106_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG106_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG106_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG106_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG106_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_RX_PARITY_TOGGLE_EN_BMSK                                          0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_RX_PARITY_TOGGLE_EN_SHFT                                           0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_RX_FW_PAR_SEL_BMSK                                                 0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_RX_FW_PAR_SEL_SHFT                                                 0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_RX_PAR_MODE_BMSK                                                   0x6
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_RX_PAR_MODE_SHFT                                                   0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_RX_PAR_CALC_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG106_RX_PAR_CALC_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG107_ADDR(x)                                                     ((x) + 0x000001ac)
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_RMSK                                                        0x80000003
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG107_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG107_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG107_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG107_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG107_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_IO3_SW_CONTROL_BMSK                                         0x80000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_IO3_SW_CONTROL_SHFT                                               0x1f
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_IO3_FORCE_HIGH_BMSK                                                0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_IO3_FORCE_HIGH_SHFT                                                0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_IO3_FORCE_LOW_BMSK                                                 0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG107_IO3_FORCE_LOW_SHFT                                                 0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG108_ADDR(x)                                                     ((x) + 0x000001b0)
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RMSK                                                        0x7fff773f
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG108_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG108_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG108_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG108_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG108_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_MAIN_SIN_NEG_SEL_BMSK                                    0x40000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_MAIN_SIN_NEG_SEL_SHFT                                          0x1e
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_MAIN_SIN_MUXED_POS_SEL_BMSK                              0x20000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_MAIN_SIN_MUXED_POS_SEL_SHFT                                    0x1d
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_MAIN_SIN_POS_SEL_BMSK                                    0x10000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_MAIN_SIN_POS_SEL_SHFT                                          0x1c
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_TX_SOE_SOUT_POS_SEL_BMSK                                     0x8000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_TX_SOE_SOUT_POS_SEL_SHFT                                          0x1b
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_CLK_GEN_OUTPUT_SEL_BMSK                                      0x4000000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_CLK_GEN_OUTPUT_SEL_SHFT                                           0x1a
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_IO2_SIN_DATA_DLY_BMSK                                        0x3c00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_IO2_SIN_DATA_DLY_SHFT                                             0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SB_PIPE_SEL_BMSK                                              0x300000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SB_PIPE_SEL_SHFT                                                  0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_CLK_GEN_PIPE_SEL_BMSK                                          0xc0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_CLK_GEN_PIPE_SEL_SHFT                                             0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_TX_PIPE_SEL_BMSK                                               0x30000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_TX_PIPE_SEL_SHFT                                                  0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_SI_EN2IO_DELAY_BMSK                                          0x7000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_SI_EN2IO_DELAY_SHFT                                             0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_IO_EN2CORE_EN_DELAY_BMSK                                      0x700
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_IO_EN2CORE_EN_DELAY_SHFT                                        0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_POS_FF_EN_SEL_BMSK                                             0x20
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_POS_FF_EN_SEL_SHFT                                              0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_IO_POS_FF_EN_SEL_BMSK                                          0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_IO_POS_FF_EN_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_IO_INT_CLK_SAMP_EN_BMSK                                         0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_IO_INT_CLK_SAMP_EN_SHFT                                         0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_IO_PIPE_STAGE_SEL_BMSK                                          0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_RX_IO_PIPE_STAGE_SEL_SHFT                                          0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_CPOL_CTRL_BMSK                                                     0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_CPOL_CTRL_SHFT                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_CPHA_CTRL_BMSK                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_CPHA_CTRL_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG109_ADDR(x)                                                     ((x) + 0x000001b4)
#define HWIO_PERIPH_SE2_GENI_CFG_REG109_RMSK                                                               0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG109_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG109_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG109_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG109_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG109_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG109_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG109_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG109_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG109_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG109_RX_CPOL_BMSK                                                       0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG109_RX_CPOL_SHFT                                                       0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG110_ADDR(x)                                                     ((x) + 0x000001b8)
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_RMSK                                                            0x7ff7
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG110_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG110_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG110_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG110_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG110_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_GENI_CRC_NEXT0_MUX_SEL_BMSK                                     0x7000
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_GENI_CRC_NEXT0_MUX_SEL_SHFT                                        0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_GENI_CRC_POLY_EN_BMSK                                            0xff0
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_GENI_CRC_POLY_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_GENI_CRC_POLY_MAX_BMSK                                             0x7
#define HWIO_PERIPH_SE2_GENI_CFG_REG110_GENI_CRC_POLY_MAX_SHFT                                             0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG111_ADDR(x)                                                     ((x) + 0x000001bc)
#define HWIO_PERIPH_SE2_GENI_CFG_REG111_RMSK                                                               0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG111_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG111_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG111_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG111_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG111_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG111_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG111_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG111_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG111_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG111_SPI_SLAVE_EN_BMSK                                                  0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG111_SPI_SLAVE_EN_SHFT                                                  0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG112_ADDR(x)                                                     ((x) + 0x000001c0)
#define HWIO_PERIPH_SE2_GENI_CFG_REG112_RMSK                                                               0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG112_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG112_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG112_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG112_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG112_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG112_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG112_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG112_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG112_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG112_RX_GENI_BYTE_GRANULARITY_BMSK                                      0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG112_RX_GENI_BYTE_GRANULARITY_SHFT                                      0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG113_ADDR(x)                                                     ((x) + 0x000001c4)
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_RMSK                                                              0xff
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG113_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG113_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG113_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG113_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG113_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_TX_PARAM_SEQ_WR_DATA_BMSK                                         0xff
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_TX_PARAM_SEQ_WR_DATA_SHFT                                          0x0

#define HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_ADDR(x)                                               ((x) + 0x00000154)
#define HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_RMSK                                                         0x3
#define HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_IN(x))
#define HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_GENI_BYTE_GRANULARITY_BMSK                                   0x3
#define HWIO_PERIPH_SE2_GENI_BYTE_GRANULARITY_GENI_BYTE_GRANULARITY_SHFT                                   0x0

#define HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_ADDR(x)                                                    ((x) + 0x00000158)
#define HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_RMSK                                                              0x1
#define HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_IN(x))
#define HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_GENI_DMA_MODE_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE2_GENI_DMA_MODE_EN_GENI_DMA_MODE_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG88_ADDR(x)                                                      ((x) + 0x00000160)
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG88_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG88_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG88_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG88_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG88_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_1_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_1_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_1_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_1_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_1_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_1_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_1_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_1_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_0_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_0_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_0_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_0_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_0_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_0_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_0_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG88_VEC_0_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_ADDR(x)                                                ((x) + 0x00000160)
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_IN(x))
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_1_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_1_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_1_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_1_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_1_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_1_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_1_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_1_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_0_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_0_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_0_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_0_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_0_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_0_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_0_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG0_VEC_0_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG89_ADDR(x)                                                      ((x) + 0x00000164)
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG89_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG89_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG89_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG89_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG89_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_3_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_3_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_3_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_3_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_3_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_3_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_3_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_3_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_2_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_2_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_2_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_2_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_2_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_2_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_2_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG89_VEC_2_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_ADDR(x)                                                ((x) + 0x00000164)
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_IN(x))
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_3_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_3_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_3_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_3_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_3_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_3_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_3_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_3_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_2_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_2_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_2_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_2_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_2_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_2_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_2_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE2_GENI_TX_PACKING_CFG1_VEC_2_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG97_ADDR(x)                                                      ((x) + 0x00000184)
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG97_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG97_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG97_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG97_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG97_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_1_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_1_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_1_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_1_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_1_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_1_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_1_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_1_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_0_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_0_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_0_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_0_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_0_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_0_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_0_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG97_VEC_0_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_ADDR(x)                                                ((x) + 0x00000184)
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_IN(x))
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_1_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_1_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_1_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_1_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_1_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_1_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_1_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_1_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_0_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_0_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_0_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_0_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_0_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_0_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_0_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG0_VEC_0_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG98_ADDR(x)                                                      ((x) + 0x00000188)
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG98_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG98_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG98_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG98_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG98_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_3_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_3_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_3_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_3_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_3_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_3_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_3_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_3_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_2_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_2_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_2_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_2_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_2_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_2_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_2_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG98_VEC_2_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_ADDR(x)                                                ((x) + 0x00000188)
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_IN(x))
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_3_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_3_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_3_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_3_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_3_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_3_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_3_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_3_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_2_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_2_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_2_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_2_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_2_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_2_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_2_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE2_GENI_RX_PACKING_CFG1_VEC_2_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_ADDR(x)                                              ((x) + 0x000001b0)
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RMSK                                                  0x3ff773f
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_IO2_SIN_DATA_DLY_BMSK                                 0x3c00000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_IO2_SIN_DATA_DLY_SHFT                                      0x16
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_SB_PIPE_SEL_BMSK                                       0x300000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_SB_PIPE_SEL_SHFT                                           0x14
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_CLK_GEN_PIPE_SEL_BMSK                                   0xc0000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_CLK_GEN_PIPE_SEL_SHFT                                      0x12
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_TX_PIPE_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_TX_PIPE_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_SI_EN2IO_DELAY_BMSK                                   0x7000
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_SI_EN2IO_DELAY_SHFT                                      0xc
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_IO_EN2CORE_EN_DELAY_BMSK                               0x700
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_IO_EN2CORE_EN_DELAY_SHFT                                 0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_POS_FF_EN_SEL_BMSK                                      0x20
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_POS_FF_EN_SEL_SHFT                                       0x5
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_IO_POS_FF_EN_SEL_BMSK                                   0x10
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_IO_POS_FF_EN_SEL_SHFT                                    0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_IO_INT_CLK_SAMP_EN_BMSK                                  0x8
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_IO_INT_CLK_SAMP_EN_SHFT                                  0x3
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_IO_PIPE_STAGE_SEL_BMSK                                   0x4
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_RX_IO_PIPE_STAGE_SEL_SHFT                                   0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_CPOL_CTRL_BMSK                                              0x2
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_CPOL_CTRL_SHFT                                              0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_CPHA_CTRL_BMSK                                              0x1
#define HWIO_PERIPH_SE2_GENI_CFG_REG108_SHARED_CPHA_CTRL_SHFT                                              0x0

#define HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_ADDR(x)                                            ((x) + 0x000001c0)
#define HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_RMSK                                                      0x3
#define HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_IN(x))
#define HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_GENI_RX_BYTE_GRANULARITY_BMSK                             0x3
#define HWIO_PERIPH_SE2_GENI_RX_BYTE_GRANULARITY_GENI_RX_BYTE_GRANULARITY_SHFT                             0x0

#define HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_ADDR(x)                                              ((x) + 0x000001c4)
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_RMSK                                                       0xff
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_IN(x))
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_TX_PARAM_SEQ_WR_DATA_BMSK                                  0xff
#define HWIO_PERIPH_SE2_GENI_CFG_REG113_SHARED_TX_PARAM_SEQ_WR_DATA_SHFT                                   0x0

#define HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_ADDR(x)                                                   ((x) + 0x0000012c)
#define HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_RMSK                                                             0x3
#define HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_IN(x))
#define HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_LOOPBACK_MODE_BMSK                                               0x3
#define HWIO_PERIPH_SE2_UART_LOOPBACK_CFG_LOOPBACK_MODE_SHFT                                               0x0

#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_ADDR(x)                                                  ((x) + 0x00000140)
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_RMSK                                                         0xffff
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_ADDR(x))
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IN(x))
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO3_DATA_IN_SEL_BMSK                                0xc000
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO3_DATA_IN_SEL_SHFT                                   0xe
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO0_PULLH_OE_BMSK                                   0x2000
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO0_PULLH_OE_SHFT                                      0xd
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_OTHER_IO_OE_BMSK                                    0x1000
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_OTHER_IO_OE_SHFT                                       0xc
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO2_DATA_IN_SEL_BMSK                                 0xc00
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO2_DATA_IN_SEL_SHFT                                   0xa
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_RX_DATA_IN_SEL_BMSK                                  0x300
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_RX_DATA_IN_SEL_SHFT                                    0x8
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO3_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO3_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO2_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO2_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO1_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO1_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO0_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE2_UART_IO_MACRO_CTRL_IO_MACRO_IO0_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE2_UART_IO3_VAL_ADDR(x)                                                        ((x) + 0x00000148)
#define HWIO_PERIPH_SE2_UART_IO3_VAL_RMSK                                                                  0xf
#define HWIO_PERIPH_SE2_UART_IO3_VAL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_IO3_VAL_ADDR(x))
#define HWIO_PERIPH_SE2_UART_IO3_VAL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_IO3_VAL_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_IO3_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_IO3_VAL_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_IO3_VAL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_IO3_VAL_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_IO3_VAL_IN(x))
#define HWIO_PERIPH_SE2_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOE_VALUE_BMSK                                       0x8
#define HWIO_PERIPH_SE2_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOE_VALUE_SHFT                                       0x3
#define HWIO_PERIPH_SE2_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOUT_VALUE_BMSK                                      0x4
#define HWIO_PERIPH_SE2_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOUT_VALUE_SHFT                                      0x2
#define HWIO_PERIPH_SE2_UART_IO3_VAL_IO3_DEFAULT_SOE_VALUE_BMSK                                            0x2
#define HWIO_PERIPH_SE2_UART_IO3_VAL_IO3_DEFAULT_SOE_VALUE_SHFT                                            0x1
#define HWIO_PERIPH_SE2_UART_IO3_VAL_IO3_DEFAULT_SOUT_VALUE_BMSK                                           0x1
#define HWIO_PERIPH_SE2_UART_IO3_VAL_IO3_DEFAULT_SOUT_VALUE_SHFT                                           0x0

#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_ADDR(x)                                                   ((x) + 0x0000015c)
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_RMSK                                                             0x7
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_LM_UART_EN_BMSK                                                  0x4
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_LM_UART_EN_SHFT                                                  0x2
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_UART_CTS_MASK_BMSK                                               0x2
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_UART_CTS_MASK_SHFT                                               0x1
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_UART_PARITY_EN_BMSK                                              0x1
#define HWIO_PERIPH_SE2_UART_TX_TRANS_CFG_UART_PARITY_EN_SHFT                                              0x0

#define HWIO_PERIPH_SE2_UART_TX_WORD_LEN_ADDR(x)                                                    ((x) + 0x00000168)
#define HWIO_PERIPH_SE2_UART_TX_WORD_LEN_RMSK                                                            0x3ff
#define HWIO_PERIPH_SE2_UART_TX_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_TX_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE2_UART_TX_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_TX_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_TX_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_TX_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_TX_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_TX_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_TX_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE2_UART_TX_WORD_LEN_UART_TX_WORD_LEN_BMSK                                           0x3ff
#define HWIO_PERIPH_SE2_UART_TX_WORD_LEN_UART_TX_WORD_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_ADDR(x)                                                ((x) + 0x0000016c)
#define HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_RMSK                                                     0xffffff
#define HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_ADDR(x))
#define HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_IN(x))
#define HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_UART_TX_STOP_BIT_LEN_BMSK                                0xffffff
#define HWIO_PERIPH_SE2_UART_TX_STOP_BIT_LEN_UART_TX_STOP_BIT_LEN_SHFT                                     0x0

#define HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_ADDR(x)                                                   ((x) + 0x00000170)
#define HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_UART_TX_TRANS_LEN_BMSK                                      0xffffff
#define HWIO_PERIPH_SE2_UART_TX_TRANS_LEN_UART_TX_TRANS_LEN_SHFT                                           0x0

#define HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x)                                      ((x) + 0x00000174)
#define HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_RMSK                                           0xffffff
#define HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x))
#define HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x), m)
#define HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x),v)
#define HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x),m,v,HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_IN(x))
#define HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_LM_UART_CYCLES_TO_CTS_OVERRIDE_BMSK            0xffffff
#define HWIO_PERIPH_SE2_LM_UART_CYCLES_TO_CTS_OVERRIDE_LM_UART_CYCLES_TO_CTS_OVERRIDE_SHFT                 0x0

#define HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_ADDR(x)                                                   ((x) + 0x00000178)
#define HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_RMSK                                                           0x3ff
#define HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_ADDR(x))
#define HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_IN(x))
#define HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_CHAR_HUNT_PATTERN_BMSK                                         0x3ff
#define HWIO_PERIPH_SE2_UART_RX_CHAR_HUNT_CHAR_HUNT_PATTERN_SHFT                                           0x0

#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_ADDR(x)                                                   ((x) + 0x00000180)
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_RMSK                                                            0x17
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_UART_PARITY_EN_BMSK                                             0x10
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_UART_PARITY_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_UART_RX_INSERT_STATUS_BIT_BMSK                                   0x4
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_UART_RX_INSERT_STATUS_BIT_SHFT                                   0x2
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_LM_UART_LOOPBACK_BMSK                                            0x2
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_LM_UART_LOOPBACK_SHFT                                            0x1
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_LM_UART_EN_BMSK                                                  0x1
#define HWIO_PERIPH_SE2_UART_RX_TRANS_CFG_LM_UART_EN_SHFT                                                  0x0

#define HWIO_PERIPH_SE2_UART_RX_WORD_LEN_ADDR(x)                                                    ((x) + 0x0000018c)
#define HWIO_PERIPH_SE2_UART_RX_WORD_LEN_RMSK                                                            0x3ff
#define HWIO_PERIPH_SE2_UART_RX_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_RX_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE2_UART_RX_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_RX_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_RX_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_RX_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_RX_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_RX_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_RX_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE2_UART_RX_WORD_LEN_UART_RX_WORD_LEN_BMSK                                           0x3ff
#define HWIO_PERIPH_SE2_UART_RX_WORD_LEN_UART_RX_WORD_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_ADDR(x)                                                    ((x) + 0x00000190)
#define HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_ADDR(x))
#define HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_ADDR(x), m)
#define HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_ADDR(x),v)
#define HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_ADDR(x),m,v,HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_IN(x))
#define HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_S_GP_CNT1_BMSK                                               0xffffff
#define HWIO_PERIPH_SE2_LM_UART_S_GP_CNT_S_GP_CNT1_SHFT                                                    0x0

#define HWIO_PERIPH_SE2_UART_RX_STALE_CNT_ADDR(x)                                                   ((x) + 0x00000194)
#define HWIO_PERIPH_SE2_UART_RX_STALE_CNT_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE2_UART_RX_STALE_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_RX_STALE_CNT_ADDR(x))
#define HWIO_PERIPH_SE2_UART_RX_STALE_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_RX_STALE_CNT_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_RX_STALE_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_RX_STALE_CNT_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_RX_STALE_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_RX_STALE_CNT_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_RX_STALE_CNT_IN(x))
#define HWIO_PERIPH_SE2_UART_RX_STALE_CNT_UART_RX_STALE_CNT_BMSK                                      0xffffff
#define HWIO_PERIPH_SE2_UART_RX_STALE_CNT_UART_RX_STALE_CNT_SHFT                                           0x0

#define HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_ADDR(x)                                                  ((x) + 0x000001a4)
#define HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_RMSK                                                            0x7
#define HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_IN(x))
#define HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_TX_PAR_MODE_BMSK                                                0x6
#define HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_TX_PAR_MODE_SHFT                                                0x1
#define HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_TX_PAR_CALC_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE2_UART_TX_PARITY_CFG_TX_PAR_CALC_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_ADDR(x)                                                  ((x) + 0x000001a8)
#define HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_RMSK                                                            0x7
#define HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_IN(x))
#define HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_RX_PAR_MODE_BMSK                                                0x6
#define HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_RX_PAR_MODE_SHFT                                                0x1
#define HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_RX_PAR_CALC_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE2_UART_RX_PARITY_CFG_RX_PAR_CALC_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_ADDR(x)                                                     ((x) + 0x000001ac)
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_RMSK                                                        0x80000003
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_UART_MANUAL_RFR_ADDR(x))
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_UART_MANUAL_RFR_ADDR(x), m)
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_UART_MANUAL_RFR_ADDR(x),v)
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_UART_MANUAL_RFR_ADDR(x),m,v,HWIO_PERIPH_SE2_UART_MANUAL_RFR_IN(x))
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_UART_MANUAL_RFR_EN_BMSK                                     0x80000000
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_UART_MANUAL_RFR_EN_SHFT                                           0x1f
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_UART_RFR_NOT_READY_BMSK                                            0x2
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_UART_RFR_NOT_READY_SHFT                                            0x1
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_UART_RFR_READY_BMSK                                                0x1
#define HWIO_PERIPH_SE2_UART_MANUAL_RFR_UART_RFR_READY_SHFT                                                0x0

#define HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_ADDR(x)                                                     ((x) + 0x00000170)
#define HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_ADDR(x))
#define HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_ADDR(x),m,v,HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_IN(x))
#define HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_AFC_PRE_CMD_DLY_BMSK                                          0xffffff
#define HWIO_PERIPH_SE2_AFC_PRE_CMD_DLY_AFC_PRE_CMD_DLY_SHFT                                               0x0

#define HWIO_PERIPH_SE2_SPI_CPHA_ADDR(x)                                                            ((x) + 0x00000124)
#define HWIO_PERIPH_SE2_SPI_CPHA_RMSK                                                                      0xf
#define HWIO_PERIPH_SE2_SPI_CPHA_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_CPHA_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_CPHA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_CPHA_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_CPHA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_CPHA_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_CPHA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_CPHA_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_CPHA_IN(x))
#define HWIO_PERIPH_SE2_SPI_CPHA_CPHA_BMSK                                                                 0xf
#define HWIO_PERIPH_SE2_SPI_CPHA_CPHA_SHFT                                                                 0x0

#define HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_ADDR(x)                                                    ((x) + 0x0000012c)
#define HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_RMSK                                                              0x3
#define HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_IN(x))
#define HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_LOOPBACK_MODE_BMSK                                                0x3
#define HWIO_PERIPH_SE2_SPI_LOOPBACK_CFG_LOOPBACK_MODE_SHFT                                                0x0

#define HWIO_PERIPH_SE2_SPI_CPOL_ADDR(x)                                                            ((x) + 0x00000130)
#define HWIO_PERIPH_SE2_SPI_CPOL_RMSK                                                                      0x4
#define HWIO_PERIPH_SE2_SPI_CPOL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_CPOL_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_CPOL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_CPOL_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_CPOL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_CPOL_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_CPOL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_CPOL_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_CPOL_IN(x))
#define HWIO_PERIPH_SE2_SPI_CPOL_CPOL_BMSK                                                                 0x4
#define HWIO_PERIPH_SE2_SPI_CPOL_CPOL_SHFT                                                                 0x2

#define HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_ADDR(x)                                                ((x) + 0x0000014c)
#define HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_RMSK                                                          0xf
#define HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_IN(x))
#define HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_CS_DEMUX_OUTPUT_INV_BMSK                                      0xf
#define HWIO_PERIPH_SE2_SPI_DEMUX_OUTPUT_INV_CS_DEMUX_OUTPUT_INV_SHFT                                      0x0

#define HWIO_PERIPH_SE2_SPI_DEMUX_SEL_ADDR(x)                                                       ((x) + 0x00000150)
#define HWIO_PERIPH_SE2_SPI_DEMUX_SEL_RMSK                                                                0x1f
#define HWIO_PERIPH_SE2_SPI_DEMUX_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_DEMUX_SEL_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_DEMUX_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_DEMUX_SEL_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_DEMUX_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_DEMUX_SEL_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_DEMUX_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_DEMUX_SEL_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_DEMUX_SEL_IN(x))
#define HWIO_PERIPH_SE2_SPI_DEMUX_SEL_CS_DEMUX_FW_EN_BMSK                                                 0x10
#define HWIO_PERIPH_SE2_SPI_DEMUX_SEL_CS_DEMUX_FW_EN_SHFT                                                  0x4
#define HWIO_PERIPH_SE2_SPI_DEMUX_SEL_CS_DEMUX_SEL_BMSK                                                    0xf
#define HWIO_PERIPH_SE2_SPI_DEMUX_SEL_CS_DEMUX_SEL_SHFT                                                    0x0

#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_ADDR(x)                                                       ((x) + 0x0000015c)
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_RMSK                                                                 0xe
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_SPI_NOT_USED_CFG2_BMSK                                               0x8
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_SPI_NOT_USED_CFG2_SHFT                                               0x3
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_SPI_NOT_USED_CFG1_BMSK                                               0x4
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_SPI_NOT_USED_CFG1_SHFT                                               0x2
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_SPI_CS_TOGGLE_BMSK                                                   0x2
#define HWIO_PERIPH_SE2_SPI_TRANS_CFG_SPI_CS_TOGGLE_SHFT                                                   0x1

#define HWIO_PERIPH_SE2_SPI_WORD_LEN_ADDR(x)                                                        ((x) + 0x00000168)
#define HWIO_PERIPH_SE2_SPI_WORD_LEN_RMSK                                                                0x3ff
#define HWIO_PERIPH_SE2_SPI_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE2_SPI_WORD_LEN_SPI_WORD_LEN_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE2_SPI_WORD_LEN_SPI_WORD_LEN_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x0000016c)
#define HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_SPI_TX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE2_SPI_TX_TRANS_LEN_SPI_TX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x00000170)
#define HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_SPI_RX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE2_SPI_RX_TRANS_LEN_SPI_RX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_ADDR(x)                                                ((x) + 0x00000174)
#define HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_RMSK                                                     0xffffff
#define HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_IN(x))
#define HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_SPI_PRE_POST_CMD_DLY_BMSK                                0xffffff
#define HWIO_PERIPH_SE2_SPI_PRE_POST_CMD_DLY_SPI_PRE_POST_CMD_DLY_SHFT                                     0x0

#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_ADDR(x)                                                 ((x) + 0x00000178)
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_RMSK                                                    0x3fffffff
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_IN(x))
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_SPI_PIPE_DLY_TPM_BMSK                                   0x3ff00000
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_SPI_PIPE_DLY_TPM_SHFT                                         0x14
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_SPI_CS_CLK_DLY_BMSK                                        0xffc00
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_SPI_CS_CLK_DLY_SHFT                                            0xa
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_SPI_INTER_WORDS_DLY_BMSK                                     0x3ff
#define HWIO_PERIPH_SE2_SPI_DELAYS_COUNTERS_SPI_INTER_WORDS_DLY_SHFT                                       0x0

#define HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_ADDR(x)                                                  ((x) + 0x00000168)
#define HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_RMSK                                                          0x3ff
#define HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_SPI_SLAVE_WORD_LEN_BMSK                                       0x3ff
#define HWIO_PERIPH_SE2_SPI_SLAVE_WORD_LEN_SPI_SLAVE_WORD_LEN_SHFT                                         0x0

#define HWIO_PERIPH_SE2_SPI_SLAVE_EN_ADDR(x)                                                        ((x) + 0x000001bc)
#define HWIO_PERIPH_SE2_SPI_SLAVE_EN_RMSK                                                                  0x1
#define HWIO_PERIPH_SE2_SPI_SLAVE_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SPI_SLAVE_EN_ADDR(x))
#define HWIO_PERIPH_SE2_SPI_SLAVE_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SPI_SLAVE_EN_ADDR(x), m)
#define HWIO_PERIPH_SE2_SPI_SLAVE_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SPI_SLAVE_EN_ADDR(x),v)
#define HWIO_PERIPH_SE2_SPI_SLAVE_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SPI_SLAVE_EN_ADDR(x),m,v,HWIO_PERIPH_SE2_SPI_SLAVE_EN_IN(x))
#define HWIO_PERIPH_SE2_SPI_SLAVE_EN_SPI_SLAVE_EN_BMSK                                                     0x1
#define HWIO_PERIPH_SE2_SPI_SLAVE_EN_SPI_SLAVE_EN_SHFT                                                     0x0

#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_ADDR(x)                                           ((x) + 0x00000134)
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_RMSK                                                    0x1f
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_ADDR(x))
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_ADDR(x), m)
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_ADDR(x),v)
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_ADDR(x),m,v,HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_IN(x))
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_SDA_NOISE_REJECT_BMSK                                   0x18
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_SDA_NOISE_REJECT_SHFT                                    0x3
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_SCL_NOISE_REJECT_BMSK                                    0x6
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_SCL_NOISE_REJECT_SHFT                                    0x1
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_LOW_PERIOD_NOISE_REJECT_EN_BMSK                          0x1
#define HWIO_PERIPH_SE2_I2C_NOISE_CANCELATION_CTL_LOW_PERIOD_NOISE_REJECT_EN_SHFT                          0x0

#define HWIO_PERIPH_SE2_I2C_MONITOR_CTL_ADDR(x)                                                     ((x) + 0x00000138)
#define HWIO_PERIPH_SE2_I2C_MONITOR_CTL_RMSK                                                               0x1
#define HWIO_PERIPH_SE2_I2C_MONITOR_CTL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_I2C_MONITOR_CTL_ADDR(x))
#define HWIO_PERIPH_SE2_I2C_MONITOR_CTL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_I2C_MONITOR_CTL_ADDR(x), m)
#define HWIO_PERIPH_SE2_I2C_MONITOR_CTL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_I2C_MONITOR_CTL_ADDR(x),v)
#define HWIO_PERIPH_SE2_I2C_MONITOR_CTL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_I2C_MONITOR_CTL_ADDR(x),m,v,HWIO_PERIPH_SE2_I2C_MONITOR_CTL_IN(x))
#define HWIO_PERIPH_SE2_I2C_MONITOR_CTL_SDA_DELAYED_DETECTION_BMSK                                         0x1
#define HWIO_PERIPH_SE2_I2C_MONITOR_CTL_SDA_DELAYED_DETECTION_SHFT                                         0x0

#define HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x0000016c)
#define HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_I2C_TX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE2_I2C_TX_TRANS_LEN_I2C_TX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x00000170)
#define HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_I2C_RX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE2_I2C_RX_TRANS_LEN_I2C_RX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_ADDR(x)                                                   ((x) + 0x00000174)
#define HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_ADDR(x))
#define HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_ADDR(x), m)
#define HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_ADDR(x),v)
#define HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_ADDR(x),m,v,HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_IN(x))
#define HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_I2C_DELAY_COUNTER_BMSK                                      0xffffff
#define HWIO_PERIPH_SE2_I2C_DELAY_COUNTER_I2C_DELAY_COUNTER_SHFT                                           0x0

#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_ADDR(x)                                                    ((x) + 0x00000178)
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_RMSK                                                       0x3fffffff
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_ADDR(x))
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_ADDR(x), m)
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_ADDR(x),v)
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_ADDR(x),m,v,HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_IN(x))
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_I2C_SCL_HIGH_COUNTER_BMSK                                  0x3ff00000
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_I2C_SCL_HIGH_COUNTER_SHFT                                        0x14
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_I2C_SCL_LOW_COUNTER_BMSK                                      0xffc00
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_I2C_SCL_LOW_COUNTER_SHFT                                          0xa
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_I2C_SCL_CYCLE_COUNTER_BMSK                                      0x3ff
#define HWIO_PERIPH_SE2_I2C_SCL_COUNTERS_I2C_SCL_CYCLE_COUNTER_SHFT                                        0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE2_GENI4_DATA
 *--------------------------------------------------------------------------*/

#define PERIPH_SE2_GENI4_DATA_REG_BASE                                                   (PERIPH_PERIPH_MOD_BASE      + 0x00088600)
#define PERIPH_SE2_GENI4_DATA_REG_BASE_SIZE                                              0x600
#define PERIPH_SE2_GENI4_DATA_REG_BASE_USED                                              0x4a0

#define HWIO_PERIPH_SE2_GENI_M_CMD0_ADDR(x)                                              ((x) + 0x00000000)
#define HWIO_PERIPH_SE2_GENI_M_CMD0_RMSK                                                 0xffffffff
#define HWIO_PERIPH_SE2_GENI_M_CMD0_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_M_CMD0_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_M_CMD0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_M_CMD0_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_M_CMD0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_M_CMD0_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_M_CMD0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_M_CMD0_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_M_CMD0_IN(x))
#define HWIO_PERIPH_SE2_GENI_M_CMD0_OPCODE_BMSK                                          0xf8000000
#define HWIO_PERIPH_SE2_GENI_M_CMD0_OPCODE_SHFT                                                0x1b
#define HWIO_PERIPH_SE2_GENI_M_CMD0_PARAM_BMSK                                            0x7ffffff
#define HWIO_PERIPH_SE2_GENI_M_CMD0_PARAM_SHFT                                                  0x0

#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_ADDR(x)                                      ((x) + 0x00000004)
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_RMSK                                                0x7
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_IN(x))
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_M_GENI_CMD_CANCEL_BMSK                              0x4
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_M_GENI_CMD_CANCEL_SHFT                              0x2
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_M_GENI_CMD_ABORT_BMSK                               0x2
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_M_GENI_CMD_ABORT_SHFT                               0x1
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_M_GENI_DISABLE_BMSK                                 0x1
#define HWIO_PERIPH_SE2_GENI_M_CMD_CTRL_REG_M_GENI_DISABLE_SHFT                                 0x0

#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_ADDR(x)                                        ((x) + 0x00000010)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_SEC_IRQ_BMSK                                   0x80000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_SEC_IRQ_SHFT                                         0x1f
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_BMSK                         0x40000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_SHFT                               0x1e
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_TX_FIFO_WR_ERR_BMSK                            0x20000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_TX_FIFO_WR_ERR_SHFT                                  0x1d
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_TX_FIFO_RD_ERR_BMSK                            0x10000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_TX_FIFO_RD_ERR_SHFT                                  0x1c
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_RX_FIFO_LAST_BMSK                               0x8000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_RX_FIFO_LAST_SHFT                                    0x1b
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK                          0x4000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_RX_FIFO_WATERMARK_SHFT                               0x1a
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_RX_FIFO_WR_ERR_BMSK                             0x2000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_RX_FIFO_WR_ERR_SHFT                                  0x19
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_RX_FIFO_RD_ERR_BMSK                             0x1000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_RX_FIFO_RD_ERR_SHFT                                  0x18
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_IO_DATA_ASSERT_BMSK                              0x800000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_IO_DATA_ASSERT_SHFT                                  0x17
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_IO_DATA_DEASSERT_BMSK                            0x400000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_IO_DATA_DEASSERT_SHFT                                0x16
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_TX_FIFO_NOT_EMPTY_BMSK                           0x200000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_TX_FIFO_NOT_EMPTY_SHFT                               0x15
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_HW_IRQ_BMSK                                    0x100000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_HW_IRQ_SHFT                                        0x14
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_7_BMSK                                   0x10000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_7_SHFT                                      0x10
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_6_BMSK                                    0x8000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_6_SHFT                                       0xf
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_5_BMSK                                    0x4000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_5_SHFT                                       0xe
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_4_BMSK                                    0x2000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_4_SHFT                                       0xd
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_3_BMSK                                    0x1000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_3_SHFT                                       0xc
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_2_BMSK                                     0x800
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_2_SHFT                                       0xb
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_1_BMSK                                     0x400
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_1_SHFT                                       0xa
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_0_BMSK                                     0x200
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_IRQ_0_SHFT                                       0x9
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_SYNC_IRQ_0_BMSK                                0x100
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_GP_SYNC_IRQ_0_SHFT                                  0x8
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_RX_IRQ_BMSK                                        0x80
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_RX_IRQ_SHFT                                         0x7
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_TIMESTAMP_BMSK                                     0x40
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_TIMESTAMP_SHFT                                      0x6
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_CMD_ABORT_BMSK                                     0x20
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_CMD_ABORT_SHFT                                      0x5
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_CMD_CANCEL_BMSK                                    0x10
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_CMD_CANCEL_SHFT                                     0x4
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_CMD_FAILURE_BMSK                                    0x8
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_CMD_FAILURE_SHFT                                    0x3
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_ILLEGAL_CMD_BMSK                                    0x4
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_ILLEGAL_CMD_SHFT                                    0x2
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_CMD_OVERRUN_BMSK                                    0x2
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_CMD_OVERRUN_SHFT                                    0x1
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_CMD_DONE_BMSK                                       0x1
#define HWIO_PERIPH_SE2_GENI_M_IRQ_STATUS_M_CMD_DONE_SHFT                                       0x0

#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_ADDR(x)                                        ((x) + 0x00000014)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_SEC_IRQ_EN_BMSK                                0x80000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_SEC_IRQ_EN_SHFT                                      0x1f
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_TX_FIFO_WATERMARK_EN_BMSK                      0x40000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_TX_FIFO_WATERMARK_EN_SHFT                            0x1e
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_TX_FIFO_WR_ERR_EN_BMSK                         0x20000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_TX_FIFO_WR_ERR_EN_SHFT                               0x1d
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_TX_FIFO_RD_ERR_EN_BMSK                         0x10000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_TX_FIFO_RD_ERR_EN_SHFT                               0x1c
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_RX_FIFO_LAST_EN_BMSK                            0x8000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_RX_FIFO_LAST_EN_SHFT                                 0x1b
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_BMSK                       0x4000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_SHFT                            0x1a
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_BMSK                          0x2000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_SHFT                               0x19
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_BMSK                          0x1000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_SHFT                               0x18
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_IO_DATA_ASSERT_EN_BMSK                           0x800000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_IO_DATA_ASSERT_EN_SHFT                               0x17
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_IO_DATA_DEASSERT_EN_BMSK                         0x400000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_IO_DATA_DEASSERT_EN_SHFT                             0x16
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_TX_FIFO_NOT_EMPTY_EN_BMSK                        0x200000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_TX_FIFO_NOT_EMPTY_EN_SHFT                            0x15
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_HW_IRQ_EN_BMSK                                 0x100000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_HW_IRQ_EN_SHFT                                     0x14
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_7_EN_BMSK                                0x10000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_7_EN_SHFT                                   0x10
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_6_EN_BMSK                                 0x8000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_6_EN_SHFT                                    0xf
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_5_EN_BMSK                                 0x4000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_5_EN_SHFT                                    0xe
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_4_EN_BMSK                                 0x2000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_4_EN_SHFT                                    0xd
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_3_EN_BMSK                                 0x1000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_3_EN_SHFT                                    0xc
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_2_EN_BMSK                                  0x800
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_2_EN_SHFT                                    0xb
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_1_EN_BMSK                                  0x400
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_1_EN_SHFT                                    0xa
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_0_EN_BMSK                                  0x200
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_IRQ_0_EN_SHFT                                    0x9
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_SYNC_IRQ_0_EN_BMSK                             0x100
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_GP_SYNC_IRQ_0_EN_SHFT                               0x8
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_RX_IRQ_EN_BMSK                                     0x80
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_RX_IRQ_EN_SHFT                                      0x7
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_TIMESTAMP_EN_BMSK                                  0x40
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_TIMESTAMP_EN_SHFT                                   0x6
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_CMD_ABORT_EN_BMSK                                  0x20
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_CMD_ABORT_EN_SHFT                                   0x5
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_CMD_CANCEL_EN_BMSK                                 0x10
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_CMD_CANCEL_EN_SHFT                                  0x4
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_CMD_FAILURE_EN_BMSK                                 0x8
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_CMD_FAILURE_EN_SHFT                                 0x3
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_ILLEGAL_CMD_EN_BMSK                                 0x4
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_ILLEGAL_CMD_EN_SHFT                                 0x2
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_CMD_OVERRUN_EN_BMSK                                 0x2
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_CMD_OVERRUN_EN_SHFT                                 0x1
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_CMD_DONE_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE2_GENI_M_IRQ_ENABLE_M_CMD_DONE_EN_SHFT                                    0x0

#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_ADDR(x)                                         ((x) + 0x00000018)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_RMSK                                            0xfff1ffff
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_SEC_IRQ_CLEAR_BMSK                              0x80000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_SEC_IRQ_CLEAR_SHFT                                    0x1f
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_TX_FIFO_WATERMARK_CLEAR_BMSK                    0x40000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_TX_FIFO_WATERMARK_CLEAR_SHFT                          0x1e
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_TX_FIFO_WR_ERR_CLEAR_BMSK                       0x20000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_TX_FIFO_WR_ERR_CLEAR_SHFT                             0x1d
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_TX_FIFO_RD_ERR_CLEAR_BMSK                       0x10000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_TX_FIFO_RD_ERR_CLEAR_SHFT                             0x1c
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_BMSK                          0x8000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_SHFT                               0x1b
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_BMSK                     0x4000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_SHFT                          0x1a
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_BMSK                        0x2000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_SHFT                             0x19
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_BMSK                        0x1000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_SHFT                             0x18
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_BMSK                         0x800000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_SHFT                             0x17
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_BMSK                       0x400000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_SHFT                           0x16
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_TX_FIFO_NOT_EMPTY_CLEAR_BMSK                      0x200000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_TX_FIFO_NOT_EMPTY_CLEAR_SHFT                          0x15
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_HW_IRQ_CLEAR_BMSK                               0x100000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_HW_IRQ_CLEAR_SHFT                                   0x14
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_7_CLEAR_BMSK                              0x10000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_7_CLEAR_SHFT                                 0x10
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_6_CLEAR_BMSK                               0x8000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_6_CLEAR_SHFT                                  0xf
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_5_CLEAR_BMSK                               0x4000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_5_CLEAR_SHFT                                  0xe
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_4_CLEAR_BMSK                               0x2000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_4_CLEAR_SHFT                                  0xd
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_3_CLEAR_BMSK                               0x1000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_3_CLEAR_SHFT                                  0xc
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_2_CLEAR_BMSK                                0x800
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_2_CLEAR_SHFT                                  0xb
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_1_CLEAR_BMSK                                0x400
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_1_CLEAR_SHFT                                  0xa
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_0_CLEAR_BMSK                                0x200
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_IRQ_0_CLEAR_SHFT                                  0x9
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_SYNC_IRQ_0_CLEAR_BMSK                           0x100
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_GP_SYNC_IRQ_0_CLEAR_SHFT                             0x8
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_RX_IRQ_CLEAR_BMSK                                   0x80
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_RX_IRQ_CLEAR_SHFT                                    0x7
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_TIMESTAMP_CLEAR_BMSK                                0x40
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_TIMESTAMP_CLEAR_SHFT                                 0x6
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_CMD_ABORT_CLEAR_BMSK                                0x20
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_CMD_ABORT_CLEAR_SHFT                                 0x5
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_CMD_CANCEL_CLEAR_BMSK                               0x10
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_CMD_CANCEL_CLEAR_SHFT                                0x4
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_CMD_FAILURE_CLEAR_BMSK                               0x8
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_CMD_FAILURE_CLEAR_SHFT                               0x3
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_ILLEGAL_CMD_CLEAR_BMSK                               0x4
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_ILLEGAL_CMD_CLEAR_SHFT                               0x2
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_CMD_OVERRUN_CLEAR_BMSK                               0x2
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_CMD_OVERRUN_CLEAR_SHFT                               0x1
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_CMD_DONE_CLEAR_BMSK                                  0x1
#define HWIO_PERIPH_SE2_GENI_M_IRQ_CLEAR_M_CMD_DONE_CLEAR_SHFT                                  0x0

#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_ADDR(x)                                        ((x) + 0x0000001c)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_SEC_IRQ_EN_SET_BMSK                            0x80000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_SEC_IRQ_EN_SET_SHFT                                  0x1f
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_TX_FIFO_WATERMARK_EN_SET_BMSK                  0x40000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_TX_FIFO_WATERMARK_EN_SET_SHFT                        0x1e
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_TX_FIFO_WR_ERR_EN_SET_BMSK                     0x20000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_TX_FIFO_WR_ERR_EN_SET_SHFT                           0x1d
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_TX_FIFO_RD_ERR_EN_SET_BMSK                     0x10000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_TX_FIFO_RD_ERR_EN_SET_SHFT                           0x1c
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_BMSK                        0x8000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_SHFT                             0x1b
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_BMSK                   0x4000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_SHFT                        0x1a
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_BMSK                      0x2000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_SHFT                           0x19
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_BMSK                      0x1000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_SHFT                           0x18
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_BMSK                       0x800000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_SHFT                           0x17
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_BMSK                     0x400000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_SHFT                         0x16
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_TX_FIFO_NOT_EMPTY_EN_SET_BMSK                    0x200000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_TX_FIFO_NOT_EMPTY_EN_SET_SHFT                        0x15
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_HW_IRQ_EN_SET_BMSK                             0x100000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_HW_IRQ_EN_SET_SHFT                                 0x14
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_7_EN_SET_BMSK                            0x10000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_7_EN_SET_SHFT                               0x10
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_6_EN_SET_BMSK                             0x8000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_6_EN_SET_SHFT                                0xf
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_5_EN_SET_BMSK                             0x4000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_5_EN_SET_SHFT                                0xe
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_4_EN_SET_BMSK                             0x2000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_4_EN_SET_SHFT                                0xd
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_3_EN_SET_BMSK                             0x1000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_3_EN_SET_SHFT                                0xc
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_2_EN_SET_BMSK                              0x800
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_2_EN_SET_SHFT                                0xb
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_1_EN_SET_BMSK                              0x400
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_1_EN_SET_SHFT                                0xa
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_0_EN_SET_BMSK                              0x200
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_IRQ_0_EN_SET_SHFT                                0x9
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_SYNC_IRQ_0_EN_SET_BMSK                         0x100
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_GP_SYNC_IRQ_0_EN_SET_SHFT                           0x8
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_RX_IRQ_EN_SET_BMSK                                 0x80
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_RX_IRQ_EN_SET_SHFT                                  0x7
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_TIMESTAMP_EN_SET_BMSK                              0x40
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_TIMESTAMP_EN_SET_SHFT                               0x6
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_CMD_ABORT_EN_SET_BMSK                              0x20
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_CMD_ABORT_EN_SET_SHFT                               0x5
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_CMD_CANCEL_EN_SET_BMSK                             0x10
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_CMD_CANCEL_EN_SET_SHFT                              0x4
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_CMD_FAILURE_EN_SET_BMSK                             0x8
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_CMD_FAILURE_EN_SET_SHFT                             0x3
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_ILLEGAL_CMD_EN_SET_BMSK                             0x4
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_ILLEGAL_CMD_EN_SET_SHFT                             0x2
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_CMD_OVERRUN_EN_SET_BMSK                             0x2
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_CMD_OVERRUN_EN_SET_SHFT                             0x1
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_CMD_DONE_EN_SET_BMSK                                0x1
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_SET_M_CMD_DONE_EN_SET_SHFT                                0x0

#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_ADDR(x)                                      ((x) + 0x00000020)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_RMSK                                         0xfff1ffff
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_SEC_IRQ_EN_CLEAR_BMSK                        0x80000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_SEC_IRQ_EN_CLEAR_SHFT                              0x1f
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WATERMARK_EN_CLEAR_BMSK              0x40000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1e
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WR_ERR_EN_CLEAR_BMSK                 0x20000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x1d
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_TX_FIFO_RD_ERR_EN_CLEAR_BMSK                 0x10000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_TX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x1c
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_BMSK                    0x8000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_SHFT                         0x1b
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_BMSK               0x4000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1a
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_BMSK                  0x2000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x19
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_BMSK                  0x1000000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x18
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_BMSK                   0x800000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_SHFT                       0x17
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_BMSK                 0x400000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_SHFT                     0x16
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_TX_FIFO_NOT_EMPTY_EN_CLEAR_BMSK                0x200000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_TX_FIFO_NOT_EMPTY_EN_CLEAR_SHFT                    0x15
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_HW_IRQ_EN_CLEAR_BMSK                         0x100000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_HW_IRQ_EN_CLEAR_SHFT                             0x14
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_7_EN_CLEAR_BMSK                        0x10000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_7_EN_CLEAR_SHFT                           0x10
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_6_EN_CLEAR_BMSK                         0x8000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_6_EN_CLEAR_SHFT                            0xf
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_5_EN_CLEAR_BMSK                         0x4000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_5_EN_CLEAR_SHFT                            0xe
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_4_EN_CLEAR_BMSK                         0x2000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_4_EN_CLEAR_SHFT                            0xd
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_3_EN_CLEAR_BMSK                         0x1000
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_3_EN_CLEAR_SHFT                            0xc
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_2_EN_CLEAR_BMSK                          0x800
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_2_EN_CLEAR_SHFT                            0xb
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_1_EN_CLEAR_BMSK                          0x400
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_1_EN_CLEAR_SHFT                            0xa
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_0_EN_CLEAR_BMSK                          0x200
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_0_EN_CLEAR_SHFT                            0x9
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_SYNC_IRQ_0_EN_CLEAR_BMSK                     0x100
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_GP_SYNC_IRQ_0_EN_CLEAR_SHFT                       0x8
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_RX_IRQ_EN_CLEAR_BMSK                             0x80
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_RX_IRQ_EN_CLEAR_SHFT                              0x7
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_TIMESTAMP_EN_CLEAR_BMSK                          0x40
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_TIMESTAMP_EN_CLEAR_SHFT                           0x6
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_CMD_ABORT_EN_CLEAR_BMSK                          0x20
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_CMD_ABORT_EN_CLEAR_SHFT                           0x5
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_CMD_CANCEL_EN_CLEAR_BMSK                         0x10
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_CMD_CANCEL_EN_CLEAR_SHFT                          0x4
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_CMD_FAILURE_EN_CLEAR_BMSK                         0x8
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_CMD_FAILURE_EN_CLEAR_SHFT                         0x3
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_ILLEGAL_CMD_EN_CLEAR_BMSK                         0x4
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_ILLEGAL_CMD_EN_CLEAR_SHFT                         0x2
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_CMD_OVERRUN_EN_CLEAR_BMSK                         0x2
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_CMD_OVERRUN_EN_CLEAR_SHFT                         0x1
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_CMD_DONE_EN_CLEAR_BMSK                            0x1
#define HWIO_PERIPH_SE2_GENI_M_IRQ_EN_CLEAR_M_CMD_DONE_EN_CLEAR_SHFT                            0x0

#define HWIO_PERIPH_SE2_GENI_M_CMD_ERR_STATUS_ADDR(x)                                    ((x) + 0x00000024)
#define HWIO_PERIPH_SE2_GENI_M_CMD_ERR_STATUS_RMSK                                              0xf
#define HWIO_PERIPH_SE2_GENI_M_CMD_ERR_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_M_CMD_ERR_STATUS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_M_CMD_ERR_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_M_CMD_ERR_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_M_CMD_ERR_STATUS_GENI_M_CMD_ERR_CODE_BMSK                          0xf
#define HWIO_PERIPH_SE2_GENI_M_CMD_ERR_STATUS_GENI_M_CMD_ERR_CODE_SHFT                          0x0

#define HWIO_PERIPH_SE2_GENI_M_FW_ERR_STATUS_ADDR(x)                                     ((x) + 0x00000028)
#define HWIO_PERIPH_SE2_GENI_M_FW_ERR_STATUS_RMSK                                               0xf
#define HWIO_PERIPH_SE2_GENI_M_FW_ERR_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_M_FW_ERR_STATUS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_M_FW_ERR_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_M_FW_ERR_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_M_FW_ERR_STATUS_GENI_M_FW_ERR_CODE_BMSK                            0xf
#define HWIO_PERIPH_SE2_GENI_M_FW_ERR_STATUS_GENI_M_FW_ERR_CODE_SHFT                            0x0

#define HWIO_PERIPH_SE2_GENI_S_CMD0_ADDR(x)                                              ((x) + 0x00000030)
#define HWIO_PERIPH_SE2_GENI_S_CMD0_RMSK                                                 0xffffffff
#define HWIO_PERIPH_SE2_GENI_S_CMD0_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_S_CMD0_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_S_CMD0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_S_CMD0_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_S_CMD0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_S_CMD0_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_S_CMD0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_S_CMD0_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_S_CMD0_IN(x))
#define HWIO_PERIPH_SE2_GENI_S_CMD0_OPCODE_BMSK                                          0xf8000000
#define HWIO_PERIPH_SE2_GENI_S_CMD0_OPCODE_SHFT                                                0x1b
#define HWIO_PERIPH_SE2_GENI_S_CMD0_PARAM_BMSK                                            0x7ffffff
#define HWIO_PERIPH_SE2_GENI_S_CMD0_PARAM_SHFT                                                  0x0

#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_ADDR(x)                                      ((x) + 0x00000034)
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_RMSK                                                0x7
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_IN(x))
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_S_GENI_CMD_CANCEL_BMSK                              0x4
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_S_GENI_CMD_CANCEL_SHFT                              0x2
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_S_GENI_CMD_ABORT_BMSK                               0x2
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_S_GENI_CMD_ABORT_SHFT                               0x1
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_S_GENI_DISABLE_BMSK                                 0x1
#define HWIO_PERIPH_SE2_GENI_S_CMD_CTRL_REG_S_GENI_DISABLE_SHFT                                 0x0

#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_ADDR(x)                                        ((x) + 0x00000040)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_RX_FIFO_LAST_BMSK                               0x8000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_RX_FIFO_LAST_SHFT                                    0x1b
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK                          0x4000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_SHFT                               0x1a
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_RX_FIFO_WR_ERR_BMSK                             0x2000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_RX_FIFO_WR_ERR_SHFT                                  0x19
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_RX_FIFO_RD_ERR_BMSK                             0x1000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_RX_FIFO_RD_ERR_SHFT                                  0x18
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_IO_DATA_ASSERT_BMSK                              0x800000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_IO_DATA_ASSERT_SHFT                                  0x17
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_IO_DATA_DEASSERT_BMSK                            0x400000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_IO_DATA_DEASSERT_SHFT                                0x16
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_7_BMSK                                   0x10000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_7_SHFT                                      0x10
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_6_BMSK                                    0x8000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_6_SHFT                                       0xf
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_5_BMSK                                    0x4000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_5_SHFT                                       0xe
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_4_BMSK                                    0x2000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_4_SHFT                                       0xd
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_3_BMSK                                    0x1000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_3_SHFT                                       0xc
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_2_BMSK                                     0x800
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_2_SHFT                                       0xb
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_1_BMSK                                     0x400
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_1_SHFT                                       0xa
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_0_BMSK                                     0x200
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_IRQ_0_SHFT                                       0x9
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_SYNC_IRQ_0_BMSK                                0x100
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_GP_SYNC_IRQ_0_SHFT                                  0x8
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_CMD_ABORT_BMSK                                     0x20
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_CMD_ABORT_SHFT                                      0x5
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_CMD_CANCEL_BMSK                                    0x10
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_CMD_CANCEL_SHFT                                     0x4
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_CMD_FAILURE_BMSK                                    0x8
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_CMD_FAILURE_SHFT                                    0x3
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_ILLEGAL_CMD_BMSK                                    0x4
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_ILLEGAL_CMD_SHFT                                    0x2
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_CMD_OVERRUN_BMSK                                    0x2
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_CMD_OVERRUN_SHFT                                    0x1
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_CMD_DONE_BMSK                                       0x1
#define HWIO_PERIPH_SE2_GENI_S_IRQ_STATUS_S_CMD_DONE_SHFT                                       0x0

#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_ADDR(x)                                        ((x) + 0x00000044)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_RX_FIFO_LAST_EN_BMSK                            0x8000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_RX_FIFO_LAST_EN_SHFT                                 0x1b
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_BMSK                       0x4000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_SHFT                            0x1a
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_BMSK                          0x2000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_SHFT                               0x19
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_BMSK                          0x1000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_SHFT                               0x18
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_IO_DATA_ASSERT_EN_BMSK                           0x800000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_IO_DATA_ASSERT_EN_SHFT                               0x17
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_IO_DATA_DEASSERT_EN_BMSK                         0x400000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_IO_DATA_DEASSERT_EN_SHFT                             0x16
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_7_EN_BMSK                                0x10000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_7_EN_SHFT                                   0x10
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_6_EN_BMSK                                 0x8000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_6_EN_SHFT                                    0xf
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_5_EN_BMSK                                 0x4000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_5_EN_SHFT                                    0xe
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_4_EN_BMSK                                 0x2000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_4_EN_SHFT                                    0xd
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_3_EN_BMSK                                 0x1000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_3_EN_SHFT                                    0xc
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_2_EN_BMSK                                  0x800
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_2_EN_SHFT                                    0xb
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_1_EN_BMSK                                  0x400
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_1_EN_SHFT                                    0xa
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_0_EN_BMSK                                  0x200
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_IRQ_0_EN_SHFT                                    0x9
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_SYNC_IRQ_0_EN_BMSK                             0x100
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_GP_SYNC_IRQ_0_EN_SHFT                               0x8
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_CMD_ABORT_EN_BMSK                                  0x20
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_CMD_ABORT_EN_SHFT                                   0x5
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_CMD_CANCEL_EN_BMSK                                 0x10
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_CMD_CANCEL_EN_SHFT                                  0x4
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_CMD_FAILURE_EN_BMSK                                 0x8
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_CMD_FAILURE_EN_SHFT                                 0x3
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_ILLEGAL_CMD_EN_BMSK                                 0x4
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_ILLEGAL_CMD_EN_SHFT                                 0x2
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_CMD_OVERRUN_EN_BMSK                                 0x2
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_CMD_OVERRUN_EN_SHFT                                 0x1
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_CMD_DONE_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE2_GENI_S_IRQ_ENABLE_S_CMD_DONE_EN_SHFT                                    0x0

#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_ADDR(x)                                         ((x) + 0x00000048)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_RMSK                                             0xfc1ff3f
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_BMSK                          0x8000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_SHFT                               0x1b
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_BMSK                     0x4000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_SHFT                          0x1a
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_BMSK                        0x2000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_SHFT                             0x19
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_BMSK                        0x1000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_SHFT                             0x18
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_BMSK                         0x800000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_SHFT                             0x17
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_BMSK                       0x400000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_SHFT                           0x16
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_7_CLEAR_BMSK                              0x10000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_7_CLEAR_SHFT                                 0x10
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_6_CLEAR_BMSK                               0x8000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_6_CLEAR_SHFT                                  0xf
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_5_CLEAR_BMSK                               0x4000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_5_CLEAR_SHFT                                  0xe
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_4_CLEAR_BMSK                               0x2000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_4_CLEAR_SHFT                                  0xd
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_3_CLEAR_BMSK                               0x1000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_3_CLEAR_SHFT                                  0xc
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_2_CLEAR_BMSK                                0x800
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_2_CLEAR_SHFT                                  0xb
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_1_CLEAR_BMSK                                0x400
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_1_CLEAR_SHFT                                  0xa
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_0_CLEAR_BMSK                                0x200
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_IRQ_0_CLEAR_SHFT                                  0x9
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_SYNC_IRQ_0_CLEAR_BMSK                           0x100
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_GP_SYNC_IRQ_0_CLEAR_SHFT                             0x8
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_CMD_ABORT_CLEAR_BMSK                                0x20
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_CMD_ABORT_CLEAR_SHFT                                 0x5
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_CMD_CANCEL_CLEAR_BMSK                               0x10
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_CMD_CANCEL_CLEAR_SHFT                                0x4
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_CMD_FAILURE_CLEAR_BMSK                               0x8
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_CMD_FAILURE_CLEAR_SHFT                               0x3
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_ILLEGAL_CMD_CLEAR_BMSK                               0x4
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_ILLEGAL_CMD_CLEAR_SHFT                               0x2
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_CMD_OVERRUN_CLEAR_BMSK                               0x2
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_CMD_OVERRUN_CLEAR_SHFT                               0x1
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_CMD_DONE_CLEAR_BMSK                                  0x1
#define HWIO_PERIPH_SE2_GENI_S_IRQ_CLEAR_S_CMD_DONE_CLEAR_SHFT                                  0x0

#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_ADDR(x)                                        ((x) + 0x0000004c)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_BMSK                        0x8000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_SHFT                             0x1b
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_BMSK                   0x4000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_SHFT                        0x1a
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_BMSK                      0x2000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_SHFT                           0x19
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_BMSK                      0x1000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_SHFT                           0x18
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_BMSK                       0x800000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_SHFT                           0x17
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_BMSK                     0x400000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_SHFT                         0x16
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_7_EN_SET_BMSK                            0x10000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_7_EN_SET_SHFT                               0x10
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_6_EN_SET_BMSK                             0x8000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_6_EN_SET_SHFT                                0xf
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_5_EN_SET_BMSK                             0x4000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_5_EN_SET_SHFT                                0xe
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_4_EN_SET_BMSK                             0x2000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_4_EN_SET_SHFT                                0xd
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_3_EN_SET_BMSK                             0x1000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_3_EN_SET_SHFT                                0xc
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_2_EN_SET_BMSK                              0x800
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_2_EN_SET_SHFT                                0xb
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_1_EN_SET_BMSK                              0x400
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_1_EN_SET_SHFT                                0xa
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_0_EN_SET_BMSK                              0x200
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_IRQ_0_EN_SET_SHFT                                0x9
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_SYNC_IRQ_0_EN_SET_BMSK                         0x100
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_GP_SYNC_IRQ_0_EN_SET_SHFT                           0x8
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_CMD_ABORT_EN_SET_BMSK                              0x20
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_CMD_ABORT_EN_SET_SHFT                               0x5
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_CMD_CANCEL_EN_SET_BMSK                             0x10
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_CMD_CANCEL_EN_SET_SHFT                              0x4
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_CMD_FAILURE_EN_SET_BMSK                             0x8
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_CMD_FAILURE_EN_SET_SHFT                             0x3
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_ILLEGAL_CMD_EN_SET_BMSK                             0x4
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_ILLEGAL_CMD_EN_SET_SHFT                             0x2
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_CMD_OVERRUN_EN_SET_BMSK                             0x2
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_CMD_OVERRUN_EN_SET_SHFT                             0x1
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_CMD_DONE_EN_SET_BMSK                                0x1
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_SET_S_CMD_DONE_EN_SET_SHFT                                0x0

#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_ADDR(x)                                      ((x) + 0x00000050)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_RMSK                                          0xfc1ff3f
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_BMSK                    0x8000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_SHFT                         0x1b
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_BMSK               0x4000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1a
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_BMSK                  0x2000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x19
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_BMSK                  0x1000000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x18
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_BMSK                   0x800000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_SHFT                       0x17
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_BMSK                 0x400000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_SHFT                     0x16
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_7_EN_CLEAR_BMSK                        0x10000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_7_EN_CLEAR_SHFT                           0x10
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_6_EN_CLEAR_BMSK                         0x8000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_6_EN_CLEAR_SHFT                            0xf
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_5_EN_CLEAR_BMSK                         0x4000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_5_EN_CLEAR_SHFT                            0xe
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_4_EN_CLEAR_BMSK                         0x2000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_4_EN_CLEAR_SHFT                            0xd
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_3_EN_CLEAR_BMSK                         0x1000
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_3_EN_CLEAR_SHFT                            0xc
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_2_EN_CLEAR_BMSK                          0x800
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_2_EN_CLEAR_SHFT                            0xb
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_1_EN_CLEAR_BMSK                          0x400
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_1_EN_CLEAR_SHFT                            0xa
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_0_EN_CLEAR_BMSK                          0x200
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_0_EN_CLEAR_SHFT                            0x9
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_SYNC_IRQ_0_EN_CLEAR_BMSK                     0x100
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_GP_SYNC_IRQ_0_EN_CLEAR_SHFT                       0x8
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_CMD_ABORT_EN_CLEAR_BMSK                          0x20
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_CMD_ABORT_EN_CLEAR_SHFT                           0x5
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_CMD_CANCEL_EN_CLEAR_BMSK                         0x10
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_CMD_CANCEL_EN_CLEAR_SHFT                          0x4
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_CMD_FAILURE_EN_CLEAR_BMSK                         0x8
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_CMD_FAILURE_EN_CLEAR_SHFT                         0x3
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_ILLEGAL_CMD_EN_CLEAR_BMSK                         0x4
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_ILLEGAL_CMD_EN_CLEAR_SHFT                         0x2
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_CMD_OVERRUN_EN_CLEAR_BMSK                         0x2
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_CMD_OVERRUN_EN_CLEAR_SHFT                         0x1
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_CMD_DONE_EN_CLEAR_BMSK                            0x1
#define HWIO_PERIPH_SE2_GENI_S_IRQ_EN_CLEAR_S_CMD_DONE_EN_CLEAR_SHFT                            0x0

#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_ADDR(x)                                     ((x) + 0x00000060)
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_RMSK                                               0x7
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_M_RX_DATA_IRQ_BMSK                                 0x4
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_M_RX_DATA_IRQ_SHFT                                 0x2
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_M_IO3_IRQ_BMSK                                     0x2
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_M_IO3_IRQ_SHFT                                     0x1
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_M_IO2_IRQ_BMSK                                     0x1
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_STATUS_M_IO2_IRQ_SHFT                                     0x0

#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_ADDR(x)                                     ((x) + 0x00000064)
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_RMSK                                               0x7
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_M_RX_DATA_IRQ_EN_BMSK                              0x4
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_M_RX_DATA_IRQ_EN_SHFT                              0x2
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_M_IO3_IRQ_EN_BMSK                                  0x2
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_M_IO3_IRQ_EN_SHFT                                  0x1
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_M_IO2_IRQ_EN_BMSK                                  0x1
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_ENABLE_M_IO2_IRQ_EN_SHFT                                  0x0

#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_CLEAR_ADDR(x)                                      ((x) + 0x00000068)
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_CLEAR_RMSK                                                0x7
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_M_HW_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_CLEAR_M_RX_DATA_IRQ_CLEAR_BMSK                            0x4
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_CLEAR_M_RX_DATA_IRQ_CLEAR_SHFT                            0x2
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_CLEAR_M_IO3_IRQ_CLEAR_BMSK                                0x2
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_CLEAR_M_IO3_IRQ_CLEAR_SHFT                                0x1
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_CLEAR_M_IO2_IRQ_CLEAR_BMSK                                0x1
#define HWIO_PERIPH_SE2_GENI_M_HW_IRQ_CLEAR_M_IO2_IRQ_CLEAR_SHFT                                0x0

#define HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_ADDR(x)                                   ((x) + 0x00000070)
#define HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_RMSK                                             0x3
#define HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_IN(x))
#define HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_HIZ_CTRL_BMSK                          0x2
#define HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_HIZ_CTRL_SHFT                          0x1
#define HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_MODE_EN_BMSK                           0x1
#define HWIO_PERIPH_SE2_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_MODE_EN_SHFT                           0x0

#define HWIO_PERIPH_SE2_GENI_TX_FIFOn_ADDR(base,n)                                       ((base) + 0x00000100 + 0x4 * (n))
#define HWIO_PERIPH_SE2_GENI_TX_FIFOn_RMSK                                               0xffffffff
#define HWIO_PERIPH_SE2_GENI_TX_FIFOn_MAXn                                                       15
#define HWIO_PERIPH_SE2_GENI_TX_FIFOn_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_SE2_GENI_TX_FIFOn_ADDR(base,n),val)
#define HWIO_PERIPH_SE2_GENI_TX_FIFOn_TX_DATA_BMSK                                       0xffffffff
#define HWIO_PERIPH_SE2_GENI_TX_FIFOn_TX_DATA_SHFT                                              0x0

#define HWIO_PERIPH_SE2_GENI_RX_FIFOn_ADDR(base,n)                                       ((base) + 0x00000180 + 0x4 * (n))
#define HWIO_PERIPH_SE2_GENI_RX_FIFOn_RMSK                                               0xffffffff
#define HWIO_PERIPH_SE2_GENI_RX_FIFOn_MAXn                                                       15
#define HWIO_PERIPH_SE2_GENI_RX_FIFOn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_RX_FIFOn_ADDR(base,n), HWIO_PERIPH_SE2_GENI_RX_FIFOn_RMSK)
#define HWIO_PERIPH_SE2_GENI_RX_FIFOn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_RX_FIFOn_ADDR(base,n), mask)
#define HWIO_PERIPH_SE2_GENI_RX_FIFOn_RX_DATA_BMSK                                       0xffffffff
#define HWIO_PERIPH_SE2_GENI_RX_FIFOn_RX_DATA_SHFT                                              0x0

#define HWIO_PERIPH_SE2_GENI_TX_FIFO_STATUS_ADDR(x)                                      ((x) + 0x00000200)
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_STATUS_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_TX_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_TX_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_STATUS_TX_AFIFO_WC_BMSK                             0xf0000000
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_STATUS_TX_AFIFO_WC_SHFT                                   0x1c
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_STATUS_TX_FIFO_WC_BMSK                               0xfffffff
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_STATUS_TX_FIFO_WC_SHFT                                     0x0

#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_ADDR(x)                                      ((x) + 0x00000204)
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_RX_LAST_BMSK                                 0x80000000
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_RX_LAST_SHFT                                       0x1f
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_BMSK                      0x70000000
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_SHFT                            0x1c
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_RX_AFIFO_WC_BMSK                              0xe000000
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_RX_AFIFO_WC_SHFT                                   0x19
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_RX_FIFO_WC_BMSK                               0x1ffffff
#define HWIO_PERIPH_SE2_GENI_RX_FIFO_STATUS_RX_FIFO_WC_SHFT                                     0x0

#define HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_ADDR(x)                                   ((x) + 0x00000208)
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_RMSK                                            0x1f
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_IN(x))
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_TX_FIFO_THRESHOLD_BMSK                          0x1f
#define HWIO_PERIPH_SE2_GENI_TX_FIFO_THRESHOLD_TX_FIFO_THRESHOLD_SHFT                           0x0

#define HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_ADDR(x)                                    ((x) + 0x0000020c)
#define HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_RMSK                                             0x3f
#define HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_TX_WATERMARK_BMSK                                0x3f
#define HWIO_PERIPH_SE2_GENI_TX_WATERMARK_REG_TX_WATERMARK_SHFT                                 0x0

#define HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_ADDR(x)                                    ((x) + 0x00000210)
#define HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_RMSK                                             0x3f
#define HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_RX_WATERMARK_BMSK                                0x3f
#define HWIO_PERIPH_SE2_GENI_RX_WATERMARK_REG_RX_WATERMARK_SHFT                                 0x0

#define HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_ADDR(x)                                ((x) + 0x00000214)
#define HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_RMSK                                         0x3f
#define HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_RX_RFR_WATERMARK_BMSK                        0x3f
#define HWIO_PERIPH_SE2_GENI_RX_RFR_WATERMARK_REG_RX_RFR_WATERMARK_SHFT                         0x0

#define HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_ADDR(x)                                       ((x) + 0x00000300)
#define HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_RMSK                                                0x3f
#define HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_IN(x))
#define HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_GP_OUTPUT_BMSK                                      0x3f
#define HWIO_PERIPH_SE2_GENI_GP_OUTPUT_REG_GP_OUTPUT_SHFT                                       0x0

#define HWIO_PERIPH_SE2_GENI_IOS_ADDR(x)                                                 ((x) + 0x00000308)
#define HWIO_PERIPH_SE2_GENI_IOS_RMSK                                                           0x7
#define HWIO_PERIPH_SE2_GENI_IOS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_IOS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_IOS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_IOS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_IOS_IO3_DATA_IN_BMSK                                               0x4
#define HWIO_PERIPH_SE2_GENI_IOS_IO3_DATA_IN_SHFT                                               0x2
#define HWIO_PERIPH_SE2_GENI_IOS_IO2_DATA_IN_BMSK                                               0x2
#define HWIO_PERIPH_SE2_GENI_IOS_IO2_DATA_IN_SHFT                                               0x1
#define HWIO_PERIPH_SE2_GENI_IOS_RX_DATA_IN_BMSK                                                0x1
#define HWIO_PERIPH_SE2_GENI_IOS_RX_DATA_IN_SHFT                                                0x0

#define HWIO_PERIPH_SE2_GENI_M_GP_LENGTH_ADDR(x)                                         ((x) + 0x00000310)
#define HWIO_PERIPH_SE2_GENI_M_GP_LENGTH_RMSK                                            0xffffffff
#define HWIO_PERIPH_SE2_GENI_M_GP_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_M_GP_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_M_GP_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_M_GP_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_M_GP_LENGTH_M_GP_LENGTH_BMSK                                0xffffffff
#define HWIO_PERIPH_SE2_GENI_M_GP_LENGTH_M_GP_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE2_GENI_S_GP_LENGTH_ADDR(x)                                         ((x) + 0x00000314)
#define HWIO_PERIPH_SE2_GENI_S_GP_LENGTH_RMSK                                            0xffffffff
#define HWIO_PERIPH_SE2_GENI_S_GP_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_S_GP_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_S_GP_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_S_GP_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_S_GP_LENGTH_S_GP_LENGTH_BMSK                                0xffffffff
#define HWIO_PERIPH_SE2_GENI_S_GP_LENGTH_S_GP_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_ADDR(x)                                           ((x) + 0x00000320)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_RMSK                                                     0xf
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_M_RX_DATA_IRQ_EN_BMSK                                    0x8
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_M_RX_DATA_IRQ_EN_SHFT                                    0x3
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_M_IO3_IRQ_EN_BMSK                                        0x4
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_M_IO3_IRQ_EN_SHFT                                        0x2
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_M_IO2_IRQ_EN_BMSK                                        0x2
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_M_IO2_IRQ_EN_SHFT                                        0x1
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_M_IBI_IRQ_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_EN_M_IBI_IRQ_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x)                             ((x) + 0x00000324)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_RMSK                                       0xf
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_IN(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_RX_DATA_IRQ_IGNORE_BMSK                  0x8
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_RX_DATA_IRQ_IGNORE_SHFT                  0x3
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO3_IRQ_IGNORE_BMSK                      0x4
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO3_IRQ_IGNORE_SHFT                      0x2
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO2_IRQ_IGNORE_BMSK                      0x2
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO2_IRQ_IGNORE_SHFT                      0x1
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IBI_IRQ_IGNORE_BMSK                      0x1
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IBI_IRQ_IGNORE_SHFT                      0x0

#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x)                                  ((x) + 0x00000330)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_RMSK                                            0x3
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_IN(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_STOP_STALL_BMSK                 0x2
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_STOP_STALL_SHFT                 0x1
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_7E_BMSK                         0x1
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_7E_SHFT                         0x0

#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_ADDR(x)                                           ((x) + 0x00000340)
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_RMSK                                              0xffffffff
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_TIMESTAMP_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_TIMESTAMP_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_TIMESTAMP_BMSK                                    0xffffffff
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_TIMESTAMP_SHFT                                           0x0

#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_MSB_ADDR(x)                                       ((x) + 0x00000344)
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_MSB_RMSK                                          0xffffffff
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_MSB_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_TIMESTAMP_MSB_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_MSB_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_TIMESTAMP_MSB_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_MSB_TIMESTAMP_BMSK                                0xffffffff
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_MSB_TIMESTAMP_SHFT                                       0x0

#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x)                               ((x) + 0x00000348)
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_RMSK                                         0x1
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_IN(x))
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_HW_IRQ_SAMP_EN_BMSK                          0x1
#define HWIO_PERIPH_SE2_GENI_TIMESTAMP_SAMP_ENABLE_HW_IRQ_SAMP_EN_SHFT                          0x0

#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x)                                ((x) + 0x00000350)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_RMSK                                   0xffffffff
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_IN(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_OPCODE_BMSK                  0xf8000000
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_OPCODE_SHFT                        0x1b
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_PARAM_BMSK                    0x7ffffff
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_PARAM_SHFT                          0x0

#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x)                                ((x) + 0x00000354)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_RMSK                                   0xffffffff
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_IN(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_OPCODE_BMSK                  0xf8000000
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_OPCODE_SHFT                        0x1b
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_PARAM_BMSK                    0x7ffffff
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_PARAM_SHFT                          0x0

#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x)                            ((x) + 0x00000358)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_RMSK                               0xffffffff
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_IN(x))
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_OPCODE_BMSK          0xf8000000
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_OPCODE_SHFT                0x1b
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_PARAM_BMSK            0x7ffffff
#define HWIO_PERIPH_SE2_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_PARAM_SHFT                  0x0

#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_ADDR(x)                                           ((x) + 0x00000360)
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RMSK                                              0x13131300
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_STATUS_BMSK                        0x10000000
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_STATUS_SHFT                              0x1c
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RX_DATA_IN_DETECTION_VAL_BMSK                      0x2000000
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RX_DATA_IN_DETECTION_VAL_SHFT                           0x19
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_BMSK                                0x1000000
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_SHFT                                     0x18
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO3_IRQ_EN_STATUS_BMSK                              0x100000
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO3_IRQ_EN_STATUS_SHFT                                  0x14
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO3_IN_DETECTION_VAL_BMSK                            0x20000
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO3_IN_DETECTION_VAL_SHFT                               0x11
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO3_IRQ_EN_BMSK                                      0x10000
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO3_IRQ_EN_SHFT                                         0x10
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO2_IRQ_EN_STATUS_BMSK                                0x1000
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO2_IRQ_EN_STATUS_SHFT                                   0xc
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO2_IN_DETECTION_VAL_BMSK                              0x200
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO2_IN_DETECTION_VAL_SHFT                                0x9
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO2_IRQ_EN_BMSK                                        0x100
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_IO2_IRQ_EN_SHFT                                          0x8

#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_ADDR(x)                                   ((x) + 0x00000364)
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_RMSK                                           0x111
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_IN(x))
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_RX_DATA_IRQ_EN_RECOVER_SET_BMSK                0x100
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_RX_DATA_IRQ_EN_RECOVER_SET_SHFT                  0x8
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_IO3_IRQ_EN_RECOVER_SET_BMSK                     0x10
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_IO3_IRQ_EN_RECOVER_SET_SHFT                      0x4
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_IO2_IRQ_EN_RECOVER_SET_BMSK                      0x1
#define HWIO_PERIPH_SE2_GENI_SW_IRQ_EN_RECOVER_IO2_IRQ_EN_RECOVER_SET_SHFT                      0x0

#define HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_ADDR(x)                                         ((x) + 0x000004a0)
#define HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_RMSK                                                   0x1
#define HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_IN(x))
#define HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_MEM2MEM_DMA_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE2_GENI_MEM2MEM_DMA_MEM2MEM_DMA_EN_SHFT                                    0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE2_QUPV3_SE_DMA
 *--------------------------------------------------------------------------*/

#define PERIPH_SE2_QUPV3_SE_DMA_REG_BASE                                            (PERIPH_PERIPH_MOD_BASE      + 0x00088c00)
#define PERIPH_SE2_QUPV3_SE_DMA_REG_BASE_SIZE                                       0x400
#define PERIPH_SE2_QUPV3_SE_DMA_REG_BASE_USED                                       0x248

#define HWIO_PERIPH_SE2_DMA_TX_PTR_L_ADDR(x)                                        ((x) + 0x00000030)
#define HWIO_PERIPH_SE2_DMA_TX_PTR_L_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE2_DMA_TX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_TX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_TX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_TX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_TX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_TX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_TX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_TX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_TX_PTR_L_IN(x))
#define HWIO_PERIPH_SE2_DMA_TX_PTR_L_TX_PTR_L_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE2_DMA_TX_PTR_L_TX_PTR_L_SHFT                                         0x0

#define HWIO_PERIPH_SE2_DMA_TX_PTR_H_ADDR(x)                                        ((x) + 0x00000034)
#define HWIO_PERIPH_SE2_DMA_TX_PTR_H_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE2_DMA_TX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_TX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_TX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_TX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_TX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_TX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_TX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_TX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_TX_PTR_H_IN(x))
#define HWIO_PERIPH_SE2_DMA_TX_PTR_H_TX_PTR_H_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE2_DMA_TX_PTR_H_TX_PTR_H_SHFT                                         0x0

#define HWIO_PERIPH_SE2_DMA_TX_ATTR_ADDR(x)                                         ((x) + 0x00000038)
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_RMSK                                                 0xf0f
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_TX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_TX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_TX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_TX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_TX_ATTR_IN(x))
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_GPII_INDEX_BMSK                                      0xf00
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_GPII_INDEX_SHFT                                        0x8
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_REQ_PRIORITY_BMSK                                      0x8
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_REQ_PRIORITY_SHFT                                      0x3
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_DMA_OPERATION_BMSK                                     0x6
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_DMA_OPERATION_SHFT                                     0x1
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_EOT_BMSK                                               0x1
#define HWIO_PERIPH_SE2_DMA_TX_ATTR_EOT_SHFT                                               0x0

#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_ADDR(x)                                       ((x) + 0x0000003c)
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_RMSK                                            0xffffff
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_TX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_TX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_TX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_TX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_TX_LENGTH_IN(x))
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_TX_LENGTH_BMSK                                  0xffffff
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_TX_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_ADDR(x)                                     ((x) + 0x00000040)
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_RMSK                                           0x3dfef
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_EOT_2_BMSK                                     0x20000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_EOT_2_SHFT                                        0x11
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_DMA_2_DONE_BMSK                                0x10000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_DMA_2_DONE_SHFT                                   0x10
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_GENI_CMD_FAILURE_BMSK                           0x8000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_GENI_CMD_FAILURE_SHFT                              0xf
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_GENI_CANCEL_IRQ_BMSK                            0x4000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_GENI_CANCEL_IRQ_SHFT                               0xe
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_GENI_GP_IRQ_BMSK                                0x1fe0
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_GENI_GP_IRQ_SHFT                                   0x5
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_RESET_DONE_BMSK                                    0x8
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_RESET_DONE_SHFT                                    0x3
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_SBE_BMSK                                           0x4
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_SBE_SHFT                                           0x2
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_EOT_BMSK                                           0x2
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_EOT_SHFT                                           0x1
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_DMA_DONE_BMSK                                      0x1
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_STAT_DMA_DONE_SHFT                                      0x0

#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_ADDR(x)                                      ((x) + 0x00000044)
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_RMSK                                            0x3dfef
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_EOT_2_CLR_BMSK                                  0x20000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_EOT_2_CLR_SHFT                                     0x11
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_DMA_2_DONE_CLR_BMSK                             0x10000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_DMA_2_DONE_CLR_SHFT                                0x10
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_GENI_CMD_FAILURE_CLR_BMSK                        0x8000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_GENI_CMD_FAILURE_CLR_SHFT                           0xf
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_BMSK                         0x4000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_SHFT                            0xe
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_GENI_GP_IRQ_CLR_BMSK                             0x1fe0
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_GENI_GP_IRQ_CLR_SHFT                                0x5
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_RESET_DONE_CLR_BMSK                                 0x8
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_RESET_DONE_CLR_SHFT                                 0x3
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_SBE_CLR_BMSK                                        0x4
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_SBE_CLR_SHFT                                        0x2
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_EOT_CLR_BMSK                                        0x2
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_EOT_CLR_SHFT                                        0x1
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_DMA_DONE_CLR_BMSK                                   0x1
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_CLR_DMA_DONE_CLR_SHFT                                   0x0

#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_ADDR(x)                                       ((x) + 0x00000048)
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_RMSK                                             0x3dfef
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_EOT_2_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_EOT_2_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_DMA_2_DONE_EN_BMSK                               0x10000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_DMA_2_DONE_EN_SHFT                                  0x10
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_GENI_CMD_FAILURE_EN_BMSK                          0x8000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_GENI_CMD_FAILURE_EN_SHFT                             0xf
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_GENI_CANCEL_IRQ_EN_BMSK                           0x4000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_GENI_CANCEL_IRQ_EN_SHFT                              0xe
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_GENI_GP_IRQ_EN_BMSK                               0x1fe0
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_GENI_GP_IRQ_EN_SHFT                                  0x5
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_RESET_DONE_EN_BMSK                                   0x8
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_RESET_DONE_EN_SHFT                                   0x3
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SBE_EN_BMSK                                          0x4
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SBE_EN_SHFT                                          0x2
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_EOT_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_EOT_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_DMA_DONE_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_DMA_DONE_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_ADDR(x)                                   ((x) + 0x0000004c)
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_RMSK                                         0x3dfef
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_EOT_2_EN_SET_BMSK                            0x20000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_EOT_2_EN_SET_SHFT                               0x11
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_DMA_2_DONE_EN_SET_BMSK                       0x10000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_DMA_2_DONE_EN_SET_SHFT                          0x10
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_BMSK                  0x8000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_SHFT                     0xf
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_BMSK                   0x4000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_SHFT                      0xe
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_BMSK                       0x1fe0
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_SHFT                          0x5
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_RESET_DONE_EN_SET_BMSK                           0x8
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_RESET_DONE_EN_SET_SHFT                           0x3
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_SBE_EN_SET_BMSK                                  0x4
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_SBE_EN_SET_SHFT                                  0x2
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_EOT_EN_SET_BMSK                                  0x2
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_EOT_EN_SET_SHFT                                  0x1
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_DMA_DONE_EN_SET_BMSK                             0x1
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_SET_DMA_DONE_EN_SET_SHFT                             0x0

#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_ADDR(x)                                   ((x) + 0x00000050)
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_RMSK                                         0x3dfef
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_EOT_2_EN_CLR_BMSK                            0x20000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_EOT_2_EN_CLR_SHFT                               0x11
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_BMSK                       0x10000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_SHFT                          0x10
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_BMSK                  0x8000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_SHFT                     0xf
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_BMSK                   0x4000
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_SHFT                      0xe
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_BMSK                       0x1fe0
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_SHFT                          0x5
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_RESET_DONE_EN_CLR_BMSK                           0x8
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_RESET_DONE_EN_CLR_SHFT                           0x3
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_SBE_EN_CLR_BMSK                                  0x4
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_SBE_EN_CLR_SHFT                                  0x2
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_EOT_EN_CLR_BMSK                                  0x2
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_EOT_EN_CLR_SHFT                                  0x1
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_DMA_DONE_EN_CLR_BMSK                             0x1
#define HWIO_PERIPH_SE2_DMA_TX_IRQ_EN_CLR_DMA_DONE_EN_CLR_SHFT                             0x0

#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_IN_ADDR(x)                                    ((x) + 0x00000054)
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_IN_RMSK                                         0xffffff
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_IN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_TX_LENGTH_IN_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_IN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_TX_LENGTH_IN_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_IN_TX_LENGTH_IN_BMSK                            0xffffff
#define HWIO_PERIPH_SE2_DMA_TX_LENGTH_IN_TX_LENGTH_IN_SHFT                                 0x0

#define HWIO_PERIPH_SE2_DMA_TX_FSM_RST_ADDR(x)                                      ((x) + 0x00000058)
#define HWIO_PERIPH_SE2_DMA_TX_FSM_RST_RMSK                                                0x1
#define HWIO_PERIPH_SE2_DMA_TX_FSM_RST_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_TX_FSM_RST_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_TX_FSM_RST_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_TX_FSM_RST_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_TX_FSM_RST_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_TX_FSM_RST_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_TX_FSM_RST_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_TX_FSM_RST_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_TX_FSM_RST_IN(x))
#define HWIO_PERIPH_SE2_DMA_TX_FSM_RST_TX_FSM_RST_BMSK                                     0x1
#define HWIO_PERIPH_SE2_DMA_TX_FSM_RST_TX_FSM_RST_SHFT                                     0x0

#define HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_ADDR(x)                               ((x) + 0x0000005c)
#define HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_RMSK                                         0x3
#define HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_IN(x))
#define HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_TX_MAX_BURST_SIZE_BMSK                       0x3
#define HWIO_PERIPH_SE2_DMA_TX_MAX_BURST_SIZE_TX_MAX_BURST_SIZE_SHFT                       0x0

#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_ADDR(x)                                      ((x) + 0x00000060)
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_IN(x))
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_TX_PTR_L_BMSK                                0xffffffff
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_L_TX_PTR_L_SHFT                                       0x0

#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_ADDR(x)                                      ((x) + 0x00000064)
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_IN(x))
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_TX_PTR_H_BMSK                                0xffffffff
#define HWIO_PERIPH_SE2_DMA_2_TX_PTR_H_TX_PTR_H_SHFT                                       0x0

#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_ADDR(x)                                       ((x) + 0x00000068)
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_RMSK                                               0xf0f
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_2_TX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_2_TX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_2_TX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_2_TX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_2_TX_ATTR_IN(x))
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_GPII_INDEX_BMSK                                    0xf00
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_GPII_INDEX_SHFT                                      0x8
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_REQ_PRIORITY_BMSK                                    0x8
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_REQ_PRIORITY_SHFT                                    0x3
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_DMA_OPERATION_BMSK                                   0x6
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_DMA_OPERATION_SHFT                                   0x1
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_EOT_BMSK                                             0x1
#define HWIO_PERIPH_SE2_DMA_2_TX_ATTR_EOT_SHFT                                             0x0

#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_ADDR(x)                                     ((x) + 0x0000006c)
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_RMSK                                          0xffffff
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_IN(x))
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_TX_LENGTH_BMSK                                0xffffff
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_TX_LENGTH_SHFT                                     0x0

#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_IN_ADDR(x)                                  ((x) + 0x00000070)
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_IN_RMSK                                       0xffffff
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_IN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_IN_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_IN_TX_LENGTH_IN_BMSK                          0xffffff
#define HWIO_PERIPH_SE2_DMA_2_TX_LENGTH_IN_TX_LENGTH_IN_SHFT                               0x0

#define HWIO_PERIPH_SE2_DMA_RX_PTR_L_ADDR(x)                                        ((x) + 0x00000130)
#define HWIO_PERIPH_SE2_DMA_RX_PTR_L_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE2_DMA_RX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_RX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_RX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_RX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_RX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_RX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_RX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_RX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_RX_PTR_L_IN(x))
#define HWIO_PERIPH_SE2_DMA_RX_PTR_L_RX_PTR_L_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE2_DMA_RX_PTR_L_RX_PTR_L_SHFT                                         0x0

#define HWIO_PERIPH_SE2_DMA_RX_PTR_H_ADDR(x)                                        ((x) + 0x00000134)
#define HWIO_PERIPH_SE2_DMA_RX_PTR_H_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE2_DMA_RX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_RX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_RX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_RX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_RX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_RX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_RX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_RX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_RX_PTR_H_IN(x))
#define HWIO_PERIPH_SE2_DMA_RX_PTR_H_RX_PTR_H_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE2_DMA_RX_PTR_H_RX_PTR_H_SHFT                                         0x0

#define HWIO_PERIPH_SE2_DMA_RX_ATTR_ADDR(x)                                         ((x) + 0x00000138)
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_RMSK                                                 0xf0e
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_RX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_RX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_RX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_RX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_RX_ATTR_IN(x))
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_GPII_INDEX_BMSK                                      0xf00
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_GPII_INDEX_SHFT                                        0x8
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_REQ_PRIORITY_BMSK                                      0x8
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_REQ_PRIORITY_SHFT                                      0x3
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_DMA_OPERATION_BMSK                                     0x6
#define HWIO_PERIPH_SE2_DMA_RX_ATTR_DMA_OPERATION_SHFT                                     0x1

#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_ADDR(x)                                       ((x) + 0x0000013c)
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_RMSK                                            0xffffff
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_RX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_RX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_RX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_RX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_RX_LENGTH_IN(x))
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_RX_LENGTH_BMSK                                  0xffffff
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_RX_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_ADDR(x)                                     ((x) + 0x00000140)
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_RMSK                                           0x3dfff
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_EOT_2_BMSK                                     0x20000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_EOT_2_SHFT                                        0x11
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_DMA_2_DONE_BMSK                                0x10000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_DMA_2_DONE_SHFT                                   0x10
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_GENI_CMD_FAILURE_BMSK                           0x8000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_GENI_CMD_FAILURE_SHFT                              0xf
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_GENI_CANCEL_IRQ_BMSK                            0x4000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_GENI_CANCEL_IRQ_SHFT                               0xe
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_GENI_GP_IRQ_BMSK                                0x1fe0
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_GENI_GP_IRQ_SHFT                                   0x5
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_FLUSH_DONE_BMSK                                   0x10
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_FLUSH_DONE_SHFT                                    0x4
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_RESET_DONE_BMSK                                    0x8
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_RESET_DONE_SHFT                                    0x3
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_SBE_BMSK                                           0x4
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_SBE_SHFT                                           0x2
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_EOT_BMSK                                           0x2
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_EOT_SHFT                                           0x1
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_DMA_DONE_BMSK                                      0x1
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_STAT_DMA_DONE_SHFT                                      0x0

#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_ADDR(x)                                      ((x) + 0x00000144)
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_RMSK                                            0x3dfff
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_EOT_2_CLR_BMSK                                  0x20000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_EOT_2_CLR_SHFT                                     0x11
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_DMA_2_DONE_CLR_BMSK                             0x10000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_DMA_2_DONE_CLR_SHFT                                0x10
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_GENI_CMD_FAILURE_CLR_BMSK                        0x8000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_GENI_CMD_FAILURE_CLR_SHFT                           0xf
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_BMSK                         0x4000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_SHFT                            0xe
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_GENI_GP_IRQ_CLR_BMSK                             0x1fe0
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_GENI_GP_IRQ_CLR_SHFT                                0x5
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_FLUSH_DONE_CLR_BMSK                                0x10
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_FLUSH_DONE_CLR_SHFT                                 0x4
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_RESET_DONE_CLR_BMSK                                 0x8
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_RESET_DONE_CLR_SHFT                                 0x3
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_SBE_CLR_BMSK                                        0x4
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_SBE_CLR_SHFT                                        0x2
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_EOT_CLR_BMSK                                        0x2
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_EOT_CLR_SHFT                                        0x1
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_DMA_DONE_CLR_BMSK                                   0x1
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_CLR_DMA_DONE_CLR_SHFT                                   0x0

#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_ADDR(x)                                       ((x) + 0x00000148)
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_RMSK                                             0x3dfff
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_EOT_2_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_EOT_2_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_DMA_2_DONE_EN_BMSK                               0x10000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_DMA_2_DONE_EN_SHFT                                  0x10
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_GENI_CMD_FAILURE_EN_BMSK                          0x8000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_GENI_CMD_FAILURE_EN_SHFT                             0xf
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_GENI_CANCEL_IRQ_EN_BMSK                           0x4000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_GENI_CANCEL_IRQ_EN_SHFT                              0xe
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_GENI_GP_IRQ_EN_BMSK                               0x1fe0
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_GENI_GP_IRQ_EN_SHFT                                  0x5
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_FLUSH_DONE_EN_BMSK                                  0x10
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_FLUSH_DONE_EN_SHFT                                   0x4
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_RESET_DONE_EN_BMSK                                   0x8
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_RESET_DONE_EN_SHFT                                   0x3
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SBE_EN_BMSK                                          0x4
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SBE_EN_SHFT                                          0x2
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_EOT_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_EOT_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_DMA_DONE_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_DMA_DONE_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_ADDR(x)                                   ((x) + 0x0000014c)
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_RMSK                                         0x3dfff
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_EOT_2_EN_SET_BMSK                            0x20000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_EOT_2_EN_SET_SHFT                               0x11
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_DMA_2_DONE_EN_SET_BMSK                       0x10000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_DMA_2_DONE_EN_SET_SHFT                          0x10
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_BMSK                  0x8000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_SHFT                     0xf
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_BMSK                   0x4000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_SHFT                      0xe
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_BMSK                       0x1fe0
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_SHFT                          0x5
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_FLUSH_DONE_EN_SET_BMSK                          0x10
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_FLUSH_DONE_EN_SET_SHFT                           0x4
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_RESET_DONE_EN_SET_BMSK                           0x8
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_RESET_DONE_EN_SET_SHFT                           0x3
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_SBE_EN_SET_BMSK                                  0x4
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_SBE_EN_SET_SHFT                                  0x2
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_EOT_EN_SET_BMSK                                  0x2
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_EOT_EN_SET_SHFT                                  0x1
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_DMA_DONE_EN_SET_BMSK                             0x1
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_SET_DMA_DONE_EN_SET_SHFT                             0x0

#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_ADDR(x)                                   ((x) + 0x00000150)
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_RMSK                                         0x3dfff
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_EOT_2_EN_CLR_BMSK                            0x20000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_EOT_2_EN_CLR_SHFT                               0x11
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_BMSK                       0x10000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_SHFT                          0x10
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_BMSK                  0x8000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_SHFT                     0xf
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_BMSK                   0x4000
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_SHFT                      0xe
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_BMSK                       0x1fe0
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_SHFT                          0x5
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_FLUSH_DONE_EN_CLR_BMSK                          0x10
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_FLUSH_DONE_EN_CLR_SHFT                           0x4
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_RESET_DONE_EN_CLR_BMSK                           0x8
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_RESET_DONE_EN_CLR_SHFT                           0x3
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_SBE_EN_CLR_BMSK                                  0x4
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_SBE_EN_CLR_SHFT                                  0x2
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_EOT_EN_CLR_BMSK                                  0x2
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_EOT_EN_CLR_SHFT                                  0x1
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_DMA_DONE_EN_CLR_BMSK                             0x1
#define HWIO_PERIPH_SE2_DMA_RX_IRQ_EN_CLR_DMA_DONE_EN_CLR_SHFT                             0x0

#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_IN_ADDR(x)                                    ((x) + 0x00000154)
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_IN_RMSK                                         0xffffff
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_IN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_RX_LENGTH_IN_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_IN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_RX_LENGTH_IN_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_IN_RX_LENGTH_IN_BMSK                            0xffffff
#define HWIO_PERIPH_SE2_DMA_RX_LENGTH_IN_RX_LENGTH_IN_SHFT                                 0x0

#define HWIO_PERIPH_SE2_DMA_RX_FSM_RST_ADDR(x)                                      ((x) + 0x00000158)
#define HWIO_PERIPH_SE2_DMA_RX_FSM_RST_RMSK                                                0x1
#define HWIO_PERIPH_SE2_DMA_RX_FSM_RST_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_RX_FSM_RST_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_RX_FSM_RST_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_RX_FSM_RST_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_RX_FSM_RST_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_RX_FSM_RST_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_RX_FSM_RST_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_RX_FSM_RST_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_RX_FSM_RST_IN(x))
#define HWIO_PERIPH_SE2_DMA_RX_FSM_RST_RX_FSM_RST_BMSK                                     0x1
#define HWIO_PERIPH_SE2_DMA_RX_FSM_RST_RX_FSM_RST_SHFT                                     0x0

#define HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_ADDR(x)                               ((x) + 0x0000015c)
#define HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_RMSK                                         0x3
#define HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_IN(x))
#define HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_RX_MAX_BURST_SIZE_BMSK                       0x3
#define HWIO_PERIPH_SE2_DMA_RX_MAX_BURST_SIZE_RX_MAX_BURST_SIZE_SHFT                       0x0

#define HWIO_PERIPH_SE2_DMA_RX_FLUSH_ADDR(x)                                        ((x) + 0x00000160)
#define HWIO_PERIPH_SE2_DMA_RX_FLUSH_RMSK                                                  0x1
#define HWIO_PERIPH_SE2_DMA_RX_FLUSH_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_RX_FLUSH_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_RX_FLUSH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_RX_FLUSH_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_RX_FLUSH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_RX_FLUSH_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_RX_FLUSH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_RX_FLUSH_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_RX_FLUSH_IN(x))
#define HWIO_PERIPH_SE2_DMA_RX_FLUSH_RX_FLUSH_BMSK                                         0x1
#define HWIO_PERIPH_SE2_DMA_RX_FLUSH_RX_FLUSH_SHFT                                         0x0

#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_ADDR(x)                                      ((x) + 0x00000164)
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_IN(x))
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_RX_PTR_L_BMSK                                0xffffffff
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_L_RX_PTR_L_SHFT                                       0x0

#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_ADDR(x)                                      ((x) + 0x00000168)
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_IN(x))
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_RX_PTR_H_BMSK                                0xffffffff
#define HWIO_PERIPH_SE2_DMA_2_RX_PTR_H_RX_PTR_H_SHFT                                       0x0

#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_ADDR(x)                                       ((x) + 0x0000016c)
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_RMSK                                               0xf0e
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_2_RX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_2_RX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_2_RX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_2_RX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_2_RX_ATTR_IN(x))
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_GPII_INDEX_BMSK                                    0xf00
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_GPII_INDEX_SHFT                                      0x8
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_REQ_PRIORITY_BMSK                                    0x8
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_REQ_PRIORITY_SHFT                                    0x3
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_DMA_OPERATION_BMSK                                   0x6
#define HWIO_PERIPH_SE2_DMA_2_RX_ATTR_DMA_OPERATION_SHFT                                   0x1

#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_ADDR(x)                                     ((x) + 0x00000170)
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_RMSK                                          0xffffff
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_IN(x))
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_RX_LENGTH_BMSK                                0xffffff
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_RX_LENGTH_SHFT                                     0x0

#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_IN_ADDR(x)                                  ((x) + 0x00000174)
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_IN_RMSK                                       0xffffff
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_IN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_IN_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_IN_RX_LENGTH_IN_BMSK                          0xffffff
#define HWIO_PERIPH_SE2_DMA_2_RX_LENGTH_IN_RX_LENGTH_IN_SHFT                               0x0

#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_ADDR(x)                                ((x) + 0x00000214)
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_RMSK                                          0xf
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_ADDR(x))
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_ADDR(x), m)
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_ADDR(x),v)
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_ADDR(x),m,v,HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_IN(x))
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_GENI_S_IRQ_HIGH_PRIORITY_BMSK                 0x8
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_GENI_S_IRQ_HIGH_PRIORITY_SHFT                 0x3
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_GENI_M_IRQ_HIGH_PRIORITY_BMSK                 0x4
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_GENI_M_IRQ_HIGH_PRIORITY_SHFT                 0x2
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_RX_IRQ_HIGH_PRIORITY_BMSK                     0x2
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_RX_IRQ_HIGH_PRIORITY_SHFT                     0x1
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_TX_IRQ_HIGH_PRIORITY_BMSK                     0x1
#define HWIO_PERIPH_SE2_SE_IRQ_HIGH_PRIORITY_TX_IRQ_HIGH_PRIORITY_SHFT                     0x0

#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_ADDR(x)                                     ((x) + 0x00000218)
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_RMSK                                               0xf
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_ADDR(x))
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_ADDR(x), m)
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_ADDR(x),v)
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_ADDR(x),m,v,HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_IN(x))
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_GENI_S_EVENT_EN_BMSK                               0x8
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_GENI_S_EVENT_EN_SHFT                               0x3
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_GENI_M_EVENT_EN_BMSK                               0x4
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_GENI_M_EVENT_EN_SHFT                               0x2
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_DMA_TX_EVENT_EN_BMSK                               0x2
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_DMA_TX_EVENT_EN_SHFT                               0x1
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_DMA_RX_EVENT_EN_BMSK                               0x1
#define HWIO_PERIPH_SE2_SE_GSI_EVENT_EN_DMA_RX_EVENT_EN_SHFT                               0x0

#define HWIO_PERIPH_SE2_SE_IRQ_EN_ADDR(x)                                           ((x) + 0x0000021c)
#define HWIO_PERIPH_SE2_SE_IRQ_EN_RMSK                                                     0xf
#define HWIO_PERIPH_SE2_SE_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SE_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE2_SE_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SE_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE2_SE_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SE_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE2_SE_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SE_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE2_SE_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE2_SE_IRQ_EN_GENI_S_IRQ_EN_BMSK                                       0x8
#define HWIO_PERIPH_SE2_SE_IRQ_EN_GENI_S_IRQ_EN_SHFT                                       0x3
#define HWIO_PERIPH_SE2_SE_IRQ_EN_GENI_M_IRQ_EN_BMSK                                       0x4
#define HWIO_PERIPH_SE2_SE_IRQ_EN_GENI_M_IRQ_EN_SHFT                                       0x2
#define HWIO_PERIPH_SE2_SE_IRQ_EN_DMA_TX_IRQ_EN_BMSK                                       0x2
#define HWIO_PERIPH_SE2_SE_IRQ_EN_DMA_TX_IRQ_EN_SHFT                                       0x1
#define HWIO_PERIPH_SE2_SE_IRQ_EN_DMA_RX_IRQ_EN_BMSK                                       0x1
#define HWIO_PERIPH_SE2_SE_IRQ_EN_DMA_RX_IRQ_EN_SHFT                                       0x0

#define HWIO_PERIPH_SE2_DMA_IF_EN_RO_ADDR(x)                                        ((x) + 0x00000220)
#define HWIO_PERIPH_SE2_DMA_IF_EN_RO_RMSK                                                  0x1
#define HWIO_PERIPH_SE2_DMA_IF_EN_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_IF_EN_RO_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_IF_EN_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_IF_EN_RO_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_IF_EN_RO_DMA_IF_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE2_DMA_IF_EN_RO_DMA_IF_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_ADDR(x)                                       ((x) + 0x00000224)
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_RMSK                                          0x3f3f7bff
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SE_HW_PARAM_0_ADDR(x))
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SE_HW_PARAM_0_ADDR(x), m)
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_TX_FIFO_WIDTH_BMSK                            0x3f000000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_TX_FIFO_WIDTH_SHFT                                  0x18
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_TX_FIFO_DEPTH_BMSK                              0x3f0000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_TX_FIFO_DEPTH_SHFT                                  0x10
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_TX_ASYNC_FIFO_DEPTH_BMSK                          0x7000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_TX_ASYNC_FIFO_DEPTH_SHFT                             0xc
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_TX_FIFO_EN_BMSK                                    0x800
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_TX_FIFO_EN_SHFT                                      0xb
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_GEN_SPI_SLAVE_EN_BMSK                              0x200
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_GEN_SPI_SLAVE_EN_SHFT                                0x9
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_GEN_I3C_BMSK                                       0x100
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_GEN_I3C_SHFT                                         0x8
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_GEN_I3C_IBI_CTRL_BMSK                               0x80
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_GEN_I3C_IBI_CTRL_SHFT                                0x7
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_GEN_SCND_SEQUENCER_BMSK                             0x40
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_GEN_SCND_SEQUENCER_SHFT                              0x6
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_AHB_M_ADDR_W_BMSK                                   0x3f
#define HWIO_PERIPH_SE2_SE_HW_PARAM_0_AHB_M_ADDR_W_SHFT                                    0x0

#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_ADDR(x)                                       ((x) + 0x00000228)
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_RMSK                                          0x3f3f7800
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SE_HW_PARAM_1_ADDR(x))
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SE_HW_PARAM_1_ADDR(x), m)
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_RX_FIFO_WIDTH_BMSK                            0x3f000000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_RX_FIFO_WIDTH_SHFT                                  0x18
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_RX_FIFO_DEPTH_BMSK                              0x3f0000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_RX_FIFO_DEPTH_SHFT                                  0x10
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_RX_ASYNC_FIFO_DEPTH_BMSK                          0x7000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_RX_ASYNC_FIFO_DEPTH_SHFT                             0xc
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_RX_FIFO_EN_BMSK                                    0x800
#define HWIO_PERIPH_SE2_SE_HW_PARAM_1_RX_FIFO_EN_SHFT                                      0xb

#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_ADDR(x)                                       ((x) + 0x0000022c)
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_RMSK                                             0x3f7ff
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SE_HW_PARAM_2_ADDR(x))
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SE_HW_PARAM_2_ADDR(x), m)
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_HW_FSM_SPI_S_BMSK                            0x20000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_HW_FSM_SPI_S_SHFT                               0x11
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_HW_FSM_I3C_BMSK                              0x10000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_HW_FSM_I3C_SHFT                                 0x10
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_HW_FSM_I2C_BMSK                               0x8000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_HW_FSM_I2C_SHFT                                  0xf
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_HW_FSM_UART_BMSK                              0x4000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_HW_FSM_UART_SHFT                                 0xe
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_HW_FSM_SPI_BMSK                               0x2000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_HW_FSM_SPI_SHFT                                  0xd
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_USE_MINICORES_BMSK                            0x1000
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_GEN_USE_MINICORES_SHFT                               0xc
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_PROG_RAM_DEPTH_BMSK                                0x7ff
#define HWIO_PERIPH_SE2_SE_HW_PARAM_2_PROG_RAM_DEPTH_SHFT                                  0x0

#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_ADDR(x)                                     ((x) + 0x00000230)
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_RMSK                                             0xfff
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_GENERAL_CFG_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_GENERAL_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_GENERAL_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_GENERAL_CFG_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_GENERAL_CFG_IN(x))
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_TX_IDLE_ABORT_EN_BMSK                        0x800
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_TX_IDLE_ABORT_EN_SHFT                          0xb
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_RX_DOUBLE_BUFF_DIS_BMSK                      0x400
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_RX_DOUBLE_BUFF_DIS_SHFT                        0xa
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_TX_DOUBLE_BUFF_DIS_BMSK                      0x200
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_TX_DOUBLE_BUFF_DIS_SHFT                        0x9
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_RX_DMA_IRQ_DELAY_BMSK                            0x1c0
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_RX_DMA_IRQ_DELAY_SHFT                              0x6
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_TX_DMA_ZERO_PADDING_EN_BMSK                       0x20
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_TX_DMA_ZERO_PADDING_EN_SHFT                        0x5
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_AHB_SEC_SLV_CLK_CGC_ON_BMSK                        0x8
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_AHB_SEC_SLV_CLK_CGC_ON_SHFT                        0x3
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_AHB_SLV_CLK_CGC_ON_BMSK                        0x4
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_AHB_SLV_CLK_CGC_ON_SHFT                        0x2
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_TX_CLK_CGC_ON_BMSK                             0x2
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_TX_CLK_CGC_ON_SHFT                             0x1
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_RX_CLK_CGC_ON_BMSK                             0x1
#define HWIO_PERIPH_SE2_DMA_GENERAL_CFG_DMA_RX_CLK_CGC_ON_SHFT                             0x0

#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_ADDR(x)                                      ((x) + 0x00000240)
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_RMSK                                              0xff3
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_DEBUG_REG0_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_DEBUG_REG0_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_DMA_RX_STATE_BMSK                                 0xf00
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_DMA_RX_STATE_SHFT                                   0x8
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_DMA_TX_STATE_BMSK                                  0xf0
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_DMA_TX_STATE_SHFT                                   0x4
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_DMA_RX_ACTIVE_BMSK                                  0x2
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_DMA_RX_ACTIVE_SHFT                                  0x1
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_DMA_TX_ACTIVE_BMSK                                  0x1
#define HWIO_PERIPH_SE2_DMA_DEBUG_REG0_DMA_TX_ACTIVE_SHFT                                  0x0

#define HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_ADDR(x)                                   ((x) + 0x00000244)
#define HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_RMSK                                             0x7
#define HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_DMA_TEST_BUS_SEL_BMSK                            0x7
#define HWIO_PERIPH_SE2_DMA_TEST_BUS_CTRL_DMA_TEST_BUS_SEL_SHFT                            0x0

#define HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_ADDR(x)                                ((x) + 0x00000248)
#define HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_RMSK                                          0x3
#define HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_SE_TOP_TEST_BUS_SEL_BMSK                      0x3
#define HWIO_PERIPH_SE2_SE_TOP_TEST_BUS_CTRL_SE_TOP_TEST_BUS_SEL_SHFT                      0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE2_GENI4_IMAGE
 *--------------------------------------------------------------------------*/

#define PERIPH_SE2_GENI4_IMAGE_REG_BASE                           (PERIPH_PERIPH_MOD_BASE      + 0x00089000)
#define PERIPH_SE2_GENI4_IMAGE_REG_BASE_SIZE                      0x1000
#define PERIPH_SE2_GENI4_IMAGE_REG_BASE_USED                      0xffc

#define HWIO_PERIPH_SE2_GENI_FW_REVISION_ADDR(x)                  ((x) + 0x00000000)
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_RMSK                         0xffff
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_FW_REVISION_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_FW_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_FW_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_FW_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_FW_REVISION_IN(x))
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_PROTOCOL_BMSK                0xff00
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_PROTOCOL_SHFT                   0x8
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_VERSION_BMSK                   0xff
#define HWIO_PERIPH_SE2_GENI_FW_REVISION_VERSION_SHFT                    0x0

#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_ADDR(x)                ((x) + 0x00000004)
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_RMSK                       0xffff
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_S_FW_REVISION_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_S_FW_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_S_FW_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_S_FW_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_S_FW_REVISION_IN(x))
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_PROTOCOL_BMSK              0xff00
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_PROTOCOL_SHFT                 0x8
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_VERSION_BMSK                 0xff
#define HWIO_PERIPH_SE2_GENI_S_FW_REVISION_VERSION_SHFT                  0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE2_QUPV3_SEC
 *--------------------------------------------------------------------------*/

#define PERIPH_SE2_QUPV3_SEC_REG_BASE                                                   (PERIPH_PERIPH_MOD_BASE      + 0x0008a000)
#define PERIPH_SE2_QUPV3_SEC_REG_BASE_SIZE                                              0x1000
#define PERIPH_SE2_QUPV3_SEC_REG_BASE_USED                                              0x14

#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_ADDR(x)                                           ((x) + 0x00000000)
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_RMSK                                                     0x1
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_CLK_CTRL_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_CLK_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_CLK_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_CLK_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_CLK_CTRL_IN(x))
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_SER_CLK_SEL_BMSK                                         0x1
#define HWIO_PERIPH_SE2_GENI_CLK_CTRL_SER_CLK_SEL_SHFT                                         0x0

#define HWIO_PERIPH_SE2_DMA_IF_EN_ADDR(x)                                               ((x) + 0x00000004)
#define HWIO_PERIPH_SE2_DMA_IF_EN_RMSK                                                         0x1
#define HWIO_PERIPH_SE2_DMA_IF_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_DMA_IF_EN_ADDR(x))
#define HWIO_PERIPH_SE2_DMA_IF_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_DMA_IF_EN_ADDR(x), m)
#define HWIO_PERIPH_SE2_DMA_IF_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_DMA_IF_EN_ADDR(x),v)
#define HWIO_PERIPH_SE2_DMA_IF_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_DMA_IF_EN_ADDR(x),m,v,HWIO_PERIPH_SE2_DMA_IF_EN_IN(x))
#define HWIO_PERIPH_SE2_DMA_IF_EN_DMA_IF_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE2_DMA_IF_EN_DMA_IF_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_ADDR(x)                                         ((x) + 0x00000008)
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_RMSK                                                   0x1
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_FIFO_IF_DISABLE_ADDR(x))
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_FIFO_IF_DISABLE_ADDR(x), m)
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_FIFO_IF_DISABLE_ADDR(x),v)
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_FIFO_IF_DISABLE_ADDR(x),m,v,HWIO_PERIPH_SE2_FIFO_IF_DISABLE_IN(x))
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_FIFO_IF_DISABLE_BMSK                                   0x1
#define HWIO_PERIPH_SE2_FIFO_IF_DISABLE_FIFO_IF_DISABLE_SHFT                                   0x0

#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_ADDR(x)                                ((x) + 0x0000000c)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_RMSK                                          0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_IN(x))
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_GENI_FW_MULTILOCK_PROTNS_BMSK                 0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_PROTNS_GENI_FW_MULTILOCK_PROTNS_SHFT                 0x0

#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_ADDR(x)                                   ((x) + 0x00000010)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_RMSK                                             0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_IN(x))
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_GENI_FW_MULTILOCK_MSA_BMSK                       0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_MSA_GENI_FW_MULTILOCK_MSA_SHFT                       0x0

#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_ADDR(x)                                    ((x) + 0x00000014)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_RMSK                                              0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_IN(x)      \
        in_dword(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_ADDR(x))
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_ADDR(x), m)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_ADDR(x),v)
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_ADDR(x),m,v,HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_IN(x))
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_GENI_FW_MULTILOCK_SP_BMSK                         0x1
#define HWIO_PERIPH_SE2_GENI_FW_MULTILOCK_SP_GENI_FW_MULTILOCK_SP_SHFT                         0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE3
 *--------------------------------------------------------------------------*/

#define PERIPH_SE3_REG_BASE  (PERIPH_PERIPH_MOD_BASE      + 0x0008c000)
#define PERIPH_SE3_REG_BASE_SIZE 0x4000
#define PERIPH_SE3_REG_BASE_USED 0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE3_GENI4_CFG
 *--------------------------------------------------------------------------*/

#define PERIPH_SE3_GENI4_CFG_REG_BASE                                                      (PERIPH_PERIPH_MOD_BASE      + 0x0008c000)
#define PERIPH_SE3_GENI4_CFG_REG_BASE_SIZE                                                 0x100
#define PERIPH_SE3_GENI4_CFG_REG_BASE_USED                                                 0x88

#define HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_ADDR(x)                                     ((x) + 0x00000000)
#define HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_RMSK                                              0xff
#define HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_IN(x))
#define HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_VERSION_BMSK                                      0xff
#define HWIO_PERIPH_SE3_GENI_INIT_CFG_REVISION_VERSION_SHFT                                       0x0

#define HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_ADDR(x)                                   ((x) + 0x00000004)
#define HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_RMSK                                            0xff
#define HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_IN(x))
#define HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_VERSION_BMSK                                    0xff
#define HWIO_PERIPH_SE3_GENI_S_INIT_CFG_REVISION_VERSION_SHFT                                     0x0

#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_ADDR(x)                                           ((x) + 0x00000010)
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_RMSK                                                  0x3fff
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_GENERAL_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_GENERAL_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_GENERAL_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_GENERAL_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_GENERAL_CFG_IN(x))
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_FW_FLUSH_WITHOUT_RX_FIFO_WE_DISABLE_BMSK              0x2000
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_FW_FLUSH_WITHOUT_RX_FIFO_WE_DISABLE_SHFT                 0xd
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_FW_READ_LAST_ADDRESS_DIS_BMSK                         0x1000
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_FW_READ_LAST_ADDRESS_DIS_SHFT                            0xc
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_SW_IRQ_IO3_DATA_BMSK                                   0x800
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_SW_IRQ_IO3_DATA_SHFT                                     0xb
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_GENI_RX_FIFO_BLOCK_WAIT_DIS_BMSK                       0x400
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_GENI_RX_FIFO_BLOCK_WAIT_DIS_SHFT                         0xa
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_FIFO_LAST_IND_WAIT_DIS_BMSK                            0x200
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_FIFO_LAST_IND_WAIT_DIS_SHFT                              0x9
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_HRESP_ERR_GENI_RAM_WRITE_EN_BMSK                       0x100
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_HRESP_ERR_GENI_RAM_WRITE_EN_SHFT                         0x8
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_HW_IRQ_PEND_CMD_SUPPORT_BMSK                            0x80
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_HW_IRQ_PEND_CMD_SUPPORT_SHFT                             0x7
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_HW_IRQ_ACCESS_CLK_SWITCH_EN_BMSK                        0x40
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_HW_IRQ_ACCESS_CLK_SWITCH_EN_SHFT                         0x6
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_TX_CRC_MSB_LSB_BMSK                                     0x20
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_TX_CRC_MSB_LSB_SHFT                                      0x5
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_CHAR_HUNT_SR_MSB_LSB_BMSK                               0x10
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_CHAR_HUNT_SR_MSB_LSB_SHFT                                0x4
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_AUTO_CANCEL_RX_STATUS_SET_BMSK                           0x8
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_AUTO_CANCEL_RX_STATUS_SET_SHFT                           0x3
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_CLEAR_IRQS_CMD_START_BMSK                                0x4
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_CLEAR_IRQS_CMD_START_SHFT                                0x2
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_SW_IRQ_IO2_RX_DATA_BMSK                                  0x2
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_SW_IRQ_IO2_RX_DATA_SHFT                                  0x1
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_SW_RX_FIFO_FLUSH_NO_FW_BMSK                              0x1
#define HWIO_PERIPH_SE3_GENI_GENERAL_CFG_SW_RX_FIFO_FLUSH_NO_FW_SHFT                              0x0

#define HWIO_PERIPH_SE3_GENI_RX_FIFO_CTRL_ADDR(x)                                          ((x) + 0x00000014)
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_CTRL_RMSK                                                    0x1
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_RX_FIFO_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_CTRL_SW_RX_FIFO_FLUSH_BMSK                                   0x1
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_CTRL_SW_RX_FIFO_FLUSH_SHFT                                   0x0

#define HWIO_PERIPH_SE3_GENI_FORCE_DEFAULT_REG_ADDR(x)                                     ((x) + 0x00000020)
#define HWIO_PERIPH_SE3_GENI_FORCE_DEFAULT_REG_RMSK                                               0x1
#define HWIO_PERIPH_SE3_GENI_FORCE_DEFAULT_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_FORCE_DEFAULT_REG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_BMSK                                 0x1
#define HWIO_PERIPH_SE3_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_SHFT                                 0x0

#define HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_ADDR(x)                                           ((x) + 0x00000024)
#define HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_RMSK                                                    0x7f
#define HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_IN(x))
#define HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_IO_OUTPUT_CTRL_BMSK                                     0x7f
#define HWIO_PERIPH_SE3_GENI_OUTPUT_CTRL_IO_OUTPUT_CTRL_SHFT                                      0x0

#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_ADDR(x)                                              ((x) + 0x00000028)
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_RMSK                                                      0x37f
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CGC_CTRL_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CGC_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CGC_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CGC_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CGC_CTRL_IN(x))
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_BMSK                                    0x200
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_SHFT                                      0x9
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_BMSK                                    0x100
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_SHFT                                      0x8
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_EXT_CLK_CGC_ON_BMSK                                        0x40
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_EXT_CLK_CGC_ON_SHFT                                         0x6
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_RX_CLK_CGC_ON_BMSK                                         0x20
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_RX_CLK_CGC_ON_SHFT                                          0x5
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_TX_CLK_CGC_ON_BMSK                                         0x10
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_TX_CLK_CGC_ON_SHFT                                          0x4
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_SCLK_CGC_ON_BMSK                                            0x8
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_SCLK_CGC_ON_SHFT                                            0x3
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_BMSK                                    0x4
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_SHFT                                    0x2
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_BMSK                                  0x2
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_SHFT                                  0x1
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_BMSK                                     0x1
#define HWIO_PERIPH_SE3_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_SHFT                                     0x0

#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_ADDR(x)                                              ((x) + 0x0000002c)
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_RMSK                                                  0xf9fff03
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CHAR_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CHAR_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CHAR_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CHAR_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CHAR_CFG_IN(x))
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_NEG_SEL_BMSK                         0x8000000
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_NEG_SEL_SHFT                              0x1b
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_MUXED_POS_SEL_BMSK                   0x4000000
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_MUXED_POS_SEL_SHFT                        0x1a
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_POS_SEL_BMSK                         0x2000000
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_RX_MAIN_SIN_POS_SEL_SHFT                              0x19
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_TX_SOE_SOUT_POS_SEL_BMSK                         0x1000000
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_TX_SOE_SOUT_POS_SEL_SHFT                              0x18
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_CLK_GEN_OUTPUT_SEL_BMSK                           0x800000
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_CLK_GEN_OUTPUT_SEL_SHFT                               0x17
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_DDR_MODE_BMSK                                     0x100000
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_DDR_MODE_SHFT                                         0x14
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_MODE_BMSK                                          0xff000
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_MODE_SHFT                                              0xc
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_STATUS_BMSK                                          0xf00
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_CHAR_STATUS_SHFT                                            0x8
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_ENGINE_SEL_BMSK                                             0x2
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_ENGINE_SEL_SHFT                                             0x1
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_ENABLE_BMSK                                                 0x1
#define HWIO_PERIPH_SE3_GENI_CHAR_CFG_ENABLE_SHFT                                                 0x0

#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_ADDR(base,n)                                      ((base) + 0x00000030 + 0x4 * (n))
#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_RMSK                                                  0xffff
#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_MAXn                                                       1
#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_ADDR(base,n), HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_RMSK)
#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_ADDR(base,n), mask)
#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_ADDR(base,n),val)
#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_OUTMI(base,n,mask,val) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_ADDR(base,n),mask,val,HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_INI(base,n))
#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_DIN_ACTUAL_BMSK                                       0xff00
#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_DIN_ACTUAL_SHFT                                          0x8
#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_BMSK                                  0xff
#define HWIO_PERIPH_SE3_GENI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_SHFT                                   0x0

#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_ADDR(x)                                              ((x) + 0x0000003c)
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_RMSK                                                    0xfffff
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CHAR_DLY_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CHAR_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CHAR_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CHAR_DLY_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CHAR_DLY_IN(x))
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_CHAR_DDR_DELAY_BMSK                                     0xf0000
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_CHAR_DDR_DELAY_SHFT                                        0x10
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_BMSK                                    0xf000
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_SHFT                                       0xc
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_START_BMSK                               0xf00
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_CHAR_RX_TX_DELAY_START_SHFT                                 0x8
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_CHAR_CLK_DIV_BMSK                                          0xf0
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_CHAR_CLK_DIV_SHFT                                           0x4
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_CHAR_CLK_LOW_EXT_BMSK                                       0xf
#define HWIO_PERIPH_SE3_GENI_CHAR_DLY_CHAR_CLK_LOW_EXT_SHFT                                       0x0

#define HWIO_PERIPH_SE3_GENI_STATUS_ADDR(x)                                                ((x) + 0x00000040)
#define HWIO_PERIPH_SE3_GENI_STATUS_RMSK                                                     0x1fffff
#define HWIO_PERIPH_SE3_GENI_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_STATUS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_STATUS_S_GENI_CMD_FSM_STATE_BMSK                                0x1f0000
#define HWIO_PERIPH_SE3_GENI_STATUS_S_GENI_CMD_FSM_STATE_SHFT                                    0x10
#define HWIO_PERIPH_SE3_GENI_STATUS_S_GENI_CMD_ACTIVE_BMSK                                     0x1000
#define HWIO_PERIPH_SE3_GENI_STATUS_S_GENI_CMD_ACTIVE_SHFT                                        0xc
#define HWIO_PERIPH_SE3_GENI_STATUS_M_GENI_CMD_FSM_STATE_BMSK                                   0x1f0
#define HWIO_PERIPH_SE3_GENI_STATUS_M_GENI_CMD_FSM_STATE_SHFT                                     0x4
#define HWIO_PERIPH_SE3_GENI_STATUS_M_GENI_CMD_ACTIVE_BMSK                                        0x1
#define HWIO_PERIPH_SE3_GENI_STATUS_M_GENI_CMD_ACTIVE_SHFT                                        0x0

#define HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_ADDR(x)                                         ((x) + 0x00000044)
#define HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_RMSK                                                  0x3f
#define HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_TEST_BUS_SEL_BMSK                                     0x3f
#define HWIO_PERIPH_SE3_GENI_TEST_BUS_CTRL_TEST_BUS_SEL_SHFT                                      0x0

#define HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_ADDR(x)                                         ((x) + 0x00000048)
#define HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_RMSK                                              0xfffff1
#define HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_IN(x))
#define HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_CLK_DIV_VALUE_BMSK                                0xfffff0
#define HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_CLK_DIV_VALUE_SHFT                                     0x4
#define HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_SER_CLK_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE3_GENI_SER_M_CLK_CFG_SER_CLK_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_ADDR(x)                                         ((x) + 0x0000004c)
#define HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_RMSK                                              0xfffff1
#define HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_IN(x))
#define HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_CLK_DIV_VALUE_BMSK                                0xfffff0
#define HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_CLK_DIV_VALUE_SHFT                                     0x4
#define HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_SER_CLK_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE3_GENI_SER_S_CLK_CFG_SER_CLK_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_RO_ADDR(x)                                           ((x) + 0x00000060)
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_RO_RMSK                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CLK_CTRL_RO_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CLK_CTRL_RO_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_RO_SER_CLK_SEL_BMSK                                         0x1
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_RO_SER_CLK_SEL_SHFT                                         0x0

#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_RO_ADDR(x)                                         ((x) + 0x00000064)
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_RO_RMSK                                                   0x1
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_FIFO_IF_DISABLE_RO_ADDR(x))
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_FIFO_IF_DISABLE_RO_ADDR(x), m)
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_RO_FIFO_IF_DISABLE_BMSK                                   0x1
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_RO_FIFO_IF_DISABLE_SHFT                                   0x0

#define HWIO_PERIPH_SE3_GENI_FW_REVISION_RO_ADDR(x)                                        ((x) + 0x00000068)
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_RO_RMSK                                               0xffff
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_FW_REVISION_RO_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_FW_REVISION_RO_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_RO_PROTOCOL_BMSK                                      0xff00
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_RO_PROTOCOL_SHFT                                         0x8
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_RO_VERSION_BMSK                                         0xff
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_RO_VERSION_SHFT                                          0x0

#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RO_ADDR(x)                                      ((x) + 0x0000006c)
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RO_RMSK                                             0xffff
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RO_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RO_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RO_PROTOCOL_BMSK                                    0xff00
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RO_PROTOCOL_SHFT                                       0x8
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RO_VERSION_BMSK                                       0xff
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RO_VERSION_SHFT                                        0x0

#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x)                                ((x) + 0x00000070)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_RO_RMSK                                          0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_RO_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_RO_GENI_FW_MULTILOCK_PROTNS_BMSK                 0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_RO_GENI_FW_MULTILOCK_PROTNS_SHFT                 0x0

#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_RO_ADDR(x)                                   ((x) + 0x00000074)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_RO_RMSK                                             0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_RO_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_RO_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_RO_GENI_FW_MULTILOCK_MSA_BMSK                       0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_RO_GENI_FW_MULTILOCK_MSA_SHFT                       0x0

#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_RO_ADDR(x)                                    ((x) + 0x00000078)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_RO_RMSK                                              0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_RO_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_RO_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_RO_GENI_FW_MULTILOCK_SP_BMSK                         0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_RO_GENI_FW_MULTILOCK_SP_SHFT                         0x0

#define HWIO_PERIPH_SE3_GENI_CLK_SEL_ADDR(x)                                               ((x) + 0x0000007c)
#define HWIO_PERIPH_SE3_GENI_CLK_SEL_RMSK                                                         0x7
#define HWIO_PERIPH_SE3_GENI_CLK_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CLK_SEL_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CLK_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CLK_SEL_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CLK_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CLK_SEL_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CLK_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CLK_SEL_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CLK_SEL_IN(x))
#define HWIO_PERIPH_SE3_GENI_CLK_SEL_CLK_SEL_BMSK                                                 0x7
#define HWIO_PERIPH_SE3_GENI_CLK_SEL_CLK_SEL_SHFT                                                 0x0

#define HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_ADDR(x)                                            ((x) + 0x00000080)
#define HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_RMSK                                                    0x701
#define HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_IN(x))
#define HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_NUM_WAIT_STATES_BMSK                                    0x700
#define HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_NUM_WAIT_STATES_SHFT                                      0x8
#define HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_DFS_IF_EN_BMSK                                            0x1
#define HWIO_PERIPH_SE3_GENI_DFS_IF_CFG_DFS_IF_EN_SHFT                                            0x0

#define HWIO_PERIPH_SE3_GENI_CFG_SEQ_START_ADDR(x)                                         ((x) + 0x00000084)
#define HWIO_PERIPH_SE3_GENI_CFG_SEQ_START_RMSK                                                   0x1
#define HWIO_PERIPH_SE3_GENI_CFG_SEQ_START_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_SEQ_START_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_SEQ_START_START_TRIGGER_BMSK                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_SEQ_START_START_TRIGGER_SHFT                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_STATUS_ADDR(x)                                            ((x) + 0x00000088)
#define HWIO_PERIPH_SE3_GENI_CFG_STATUS_RMSK                                                      0x3
#define HWIO_PERIPH_SE3_GENI_CFG_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_STATUS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_STATUS_CFG_SEQ_DONE_BMSK                                         0x2
#define HWIO_PERIPH_SE3_GENI_CFG_STATUS_CFG_SEQ_DONE_SHFT                                         0x1
#define HWIO_PERIPH_SE3_GENI_CFG_STATUS_CLK_MODE_CHANGE_IN_PROGRESS_BMSK                          0x1
#define HWIO_PERIPH_SE3_GENI_CFG_STATUS_CLK_MODE_CHANGE_IN_PROGRESS_SHFT                          0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE3_GENI4_IMAGE_REGS
 *--------------------------------------------------------------------------*/

#define PERIPH_SE3_GENI4_IMAGE_REGS_REG_BASE                                                        (PERIPH_PERIPH_MOD_BASE      + 0x0008c100)
#define PERIPH_SE3_GENI4_IMAGE_REGS_REG_BASE_SIZE                                                   0x500
#define PERIPH_SE3_GENI4_IMAGE_REGS_REG_BASE_USED                                                   0x1c4

#define HWIO_PERIPH_SE3_GENI_CFG_REG0_ADDR(x)                                                       ((x) + 0x00000000)
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG0_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG0_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG0_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG0_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG0_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_11_TX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_11_TX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_10_TX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_10_TX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_9_TX_DURATION_BMSK                                          0xc0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_9_TX_DURATION_SHFT                                             0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_8_TX_DURATION_BMSK                                          0x30000
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_8_TX_DURATION_SHFT                                             0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_7_TX_DURATION_BMSK                                           0xc000
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_7_TX_DURATION_SHFT                                              0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_6_TX_DURATION_BMSK                                           0x3000
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_6_TX_DURATION_SHFT                                              0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_5_TX_DURATION_BMSK                                            0xc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_5_TX_DURATION_SHFT                                              0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_4_TX_DURATION_BMSK                                            0x300
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_4_TX_DURATION_SHFT                                              0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_3_TX_DURATION_BMSK                                             0xc0
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_3_TX_DURATION_SHFT                                              0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_2_TX_DURATION_BMSK                                             0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_2_TX_DURATION_SHFT                                              0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_1_TX_DURATION_BMSK                                              0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_1_TX_DURATION_SHFT                                              0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_0_TX_DURATION_BMSK                                              0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG0_PRIM_0_TX_DURATION_SHFT                                              0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG1_ADDR(x)                                                       ((x) + 0x00000004)
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG1_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG1_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG1_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG1_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG1_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_23_TX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_23_TX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_22_TX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_22_TX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_21_TX_DURATION_BMSK                                         0xc0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_21_TX_DURATION_SHFT                                            0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_20_TX_DURATION_BMSK                                         0x30000
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_20_TX_DURATION_SHFT                                            0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_19_TX_DURATION_BMSK                                          0xc000
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_19_TX_DURATION_SHFT                                             0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_18_TX_DURATION_BMSK                                          0x3000
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_18_TX_DURATION_SHFT                                             0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_17_TX_DURATION_BMSK                                           0xc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_17_TX_DURATION_SHFT                                             0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_16_TX_DURATION_BMSK                                           0x300
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_16_TX_DURATION_SHFT                                             0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_15_TX_DURATION_BMSK                                            0xc0
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_15_TX_DURATION_SHFT                                             0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_14_TX_DURATION_BMSK                                            0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_14_TX_DURATION_SHFT                                             0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_13_TX_DURATION_BMSK                                             0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_13_TX_DURATION_SHFT                                             0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_12_TX_DURATION_BMSK                                             0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG1_PRIM_12_TX_DURATION_SHFT                                             0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG2_ADDR(x)                                                       ((x) + 0x00000008)
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG2_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG2_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG2_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG2_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG2_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_11_RX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_11_RX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_10_RX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_10_RX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_9_RX_DURATION_BMSK                                          0xc0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_9_RX_DURATION_SHFT                                             0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_8_RX_DURATION_BMSK                                          0x30000
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_8_RX_DURATION_SHFT                                             0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_7_RX_DURATION_BMSK                                           0xc000
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_7_RX_DURATION_SHFT                                              0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_6_RX_DURATION_BMSK                                           0x3000
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_6_RX_DURATION_SHFT                                              0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_5_RX_DURATION_BMSK                                            0xc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_5_RX_DURATION_SHFT                                              0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_4_RX_DURATION_BMSK                                            0x300
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_4_RX_DURATION_SHFT                                              0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_3_RX_DURATION_BMSK                                             0xc0
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_3_RX_DURATION_SHFT                                              0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_2_RX_DURATION_BMSK                                             0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_2_RX_DURATION_SHFT                                              0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_1_RX_DURATION_BMSK                                              0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_1_RX_DURATION_SHFT                                              0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_0_RX_DURATION_BMSK                                              0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG2_PRIM_0_RX_DURATION_SHFT                                              0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG3_ADDR(x)                                                       ((x) + 0x0000000c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG3_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG3_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG3_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG3_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG3_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_23_RX_DURATION_BMSK                                        0xc00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_23_RX_DURATION_SHFT                                            0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_22_RX_DURATION_BMSK                                        0x300000
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_22_RX_DURATION_SHFT                                            0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_21_RX_DURATION_BMSK                                         0xc0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_21_RX_DURATION_SHFT                                            0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_20_RX_DURATION_BMSK                                         0x30000
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_20_RX_DURATION_SHFT                                            0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_19_RX_DURATION_BMSK                                          0xc000
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_19_RX_DURATION_SHFT                                             0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_18_RX_DURATION_BMSK                                          0x3000
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_18_RX_DURATION_SHFT                                             0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_17_RX_DURATION_BMSK                                           0xc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_17_RX_DURATION_SHFT                                             0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_16_RX_DURATION_BMSK                                           0x300
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_16_RX_DURATION_SHFT                                             0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_15_RX_DURATION_BMSK                                            0xc0
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_15_RX_DURATION_SHFT                                             0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_14_RX_DURATION_BMSK                                            0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_14_RX_DURATION_SHFT                                             0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_13_RX_DURATION_BMSK                                             0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_13_RX_DURATION_SHFT                                             0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_12_RX_DURATION_BMSK                                             0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG3_PRIM_12_RX_DURATION_SHFT                                             0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG4_ADDR(x)                                                       ((x) + 0x00000010)
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG4_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG4_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG4_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG4_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG4_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_7_TX_FUNC_SEL_BMSK                                         0xe00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_7_TX_FUNC_SEL_SHFT                                             0x15
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_6_TX_FUNC_SEL_BMSK                                         0x1c0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_6_TX_FUNC_SEL_SHFT                                             0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_5_TX_FUNC_SEL_BMSK                                          0x38000
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_5_TX_FUNC_SEL_SHFT                                              0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_4_TX_FUNC_SEL_BMSK                                           0x7000
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_4_TX_FUNC_SEL_SHFT                                              0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_3_TX_FUNC_SEL_BMSK                                            0xe00
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_3_TX_FUNC_SEL_SHFT                                              0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_2_TX_FUNC_SEL_BMSK                                            0x1c0
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_2_TX_FUNC_SEL_SHFT                                              0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_1_TX_FUNC_SEL_BMSK                                             0x38
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_1_TX_FUNC_SEL_SHFT                                              0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_0_TX_FUNC_SEL_BMSK                                              0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG4_PRIM_0_TX_FUNC_SEL_SHFT                                              0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG5_ADDR(x)                                                       ((x) + 0x00000014)
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG5_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG5_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG5_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG5_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG5_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_15_TX_FUNC_SEL_BMSK                                        0xe00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_15_TX_FUNC_SEL_SHFT                                            0x15
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_14_TX_FUNC_SEL_BMSK                                        0x1c0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_14_TX_FUNC_SEL_SHFT                                            0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_13_TX_FUNC_SEL_BMSK                                         0x38000
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_13_TX_FUNC_SEL_SHFT                                             0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_12_TX_FUNC_SEL_BMSK                                          0x7000
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_12_TX_FUNC_SEL_SHFT                                             0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_11_TX_FUNC_SEL_BMSK                                           0xe00
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_11_TX_FUNC_SEL_SHFT                                             0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_10_TX_FUNC_SEL_BMSK                                           0x1c0
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_10_TX_FUNC_SEL_SHFT                                             0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_9_TX_FUNC_SEL_BMSK                                             0x38
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_9_TX_FUNC_SEL_SHFT                                              0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_8_TX_FUNC_SEL_BMSK                                              0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG5_PRIM_8_TX_FUNC_SEL_SHFT                                              0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG6_ADDR(x)                                                       ((x) + 0x00000018)
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG6_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG6_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG6_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG6_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG6_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_23_TX_FUNC_SEL_BMSK                                        0xe00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_23_TX_FUNC_SEL_SHFT                                            0x15
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_22_TX_FUNC_SEL_BMSK                                        0x1c0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_22_TX_FUNC_SEL_SHFT                                            0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_21_TX_FUNC_SEL_BMSK                                         0x38000
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_21_TX_FUNC_SEL_SHFT                                             0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_20_TX_FUNC_SEL_BMSK                                          0x7000
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_20_TX_FUNC_SEL_SHFT                                             0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_19_TX_FUNC_SEL_BMSK                                           0xe00
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_19_TX_FUNC_SEL_SHFT                                             0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_18_TX_FUNC_SEL_BMSK                                           0x1c0
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_18_TX_FUNC_SEL_SHFT                                             0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_17_TX_FUNC_SEL_BMSK                                            0x38
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_17_TX_FUNC_SEL_SHFT                                             0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_16_TX_FUNC_SEL_BMSK                                             0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG6_PRIM_16_TX_FUNC_SEL_SHFT                                             0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG7_ADDR(x)                                                       ((x) + 0x0000001c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG7_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG7_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG7_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG7_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG7_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_23_TX_PAR_FIRST_BMSK                                       0x800000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_23_TX_PAR_FIRST_SHFT                                           0x17
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_22_TX_PAR_FIRST_BMSK                                       0x400000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_22_TX_PAR_FIRST_SHFT                                           0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_21_TX_PAR_FIRST_BMSK                                       0x200000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_21_TX_PAR_FIRST_SHFT                                           0x15
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_20_TX_PAR_FIRST_BMSK                                       0x100000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_20_TX_PAR_FIRST_SHFT                                           0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_19_TX_PAR_FIRST_BMSK                                        0x80000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_19_TX_PAR_FIRST_SHFT                                           0x13
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_18_TX_PAR_FIRST_BMSK                                        0x40000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_18_TX_PAR_FIRST_SHFT                                           0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_17_TX_PAR_FIRST_BMSK                                        0x20000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_17_TX_PAR_FIRST_SHFT                                           0x11
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_16_TX_PAR_FIRST_BMSK                                        0x10000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_16_TX_PAR_FIRST_SHFT                                           0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_15_TX_PAR_FIRST_BMSK                                         0x8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_15_TX_PAR_FIRST_SHFT                                            0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_14_TX_PAR_FIRST_BMSK                                         0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_14_TX_PAR_FIRST_SHFT                                            0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_13_TX_PAR_FIRST_BMSK                                         0x2000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_13_TX_PAR_FIRST_SHFT                                            0xd
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_12_TX_PAR_FIRST_BMSK                                         0x1000
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_12_TX_PAR_FIRST_SHFT                                            0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_11_TX_PAR_FIRST_BMSK                                          0x800
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_11_TX_PAR_FIRST_SHFT                                            0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_10_TX_PAR_FIRST_BMSK                                          0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_10_TX_PAR_FIRST_SHFT                                            0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_9_TX_PAR_FIRST_BMSK                                           0x200
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_9_TX_PAR_FIRST_SHFT                                             0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_8_TX_PAR_FIRST_BMSK                                           0x100
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_8_TX_PAR_FIRST_SHFT                                             0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_7_TX_PAR_FIRST_BMSK                                            0x80
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_7_TX_PAR_FIRST_SHFT                                             0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_6_TX_PAR_FIRST_BMSK                                            0x40
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_6_TX_PAR_FIRST_SHFT                                             0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_5_TX_PAR_FIRST_BMSK                                            0x20
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_5_TX_PAR_FIRST_SHFT                                             0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_4_TX_PAR_FIRST_BMSK                                            0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_4_TX_PAR_FIRST_SHFT                                             0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_3_TX_PAR_FIRST_BMSK                                             0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_3_TX_PAR_FIRST_SHFT                                             0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_2_TX_PAR_FIRST_BMSK                                             0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_2_TX_PAR_FIRST_SHFT                                             0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_1_TX_PAR_FIRST_BMSK                                             0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_1_TX_PAR_FIRST_SHFT                                             0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_0_TX_PAR_FIRST_BMSK                                             0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG7_PRIM_0_TX_PAR_FIRST_SHFT                                             0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG8_ADDR(x)                                                       ((x) + 0x00000020)
#define HWIO_PERIPH_SE3_GENI_CFG_REG8_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG8_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG8_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG8_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG8_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG8_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG8_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG8_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG8_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG8_IN(x))

#define HWIO_PERIPH_SE3_GENI_CFG_REG9_ADDR(x)                                                       ((x) + 0x00000024)
#define HWIO_PERIPH_SE3_GENI_CFG_REG9_RMSK                                                            0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG9_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG9_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG9_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG9_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG9_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG9_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG9_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG9_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG9_IN(x))

#define HWIO_PERIPH_SE3_GENI_CFG_REG10_ADDR(x)                                                      ((x) + 0x00000028)
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG10_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG10_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG10_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG10_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG10_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_23_RX_SI_EN_BMSK                                          0x800000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_23_RX_SI_EN_SHFT                                              0x17
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_22_RX_SI_EN_BMSK                                          0x400000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_22_RX_SI_EN_SHFT                                              0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_21_RX_SI_EN_BMSK                                          0x200000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_21_RX_SI_EN_SHFT                                              0x15
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_20_RX_SI_EN_BMSK                                          0x100000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_20_RX_SI_EN_SHFT                                              0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_19_RX_SI_EN_BMSK                                           0x80000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_19_RX_SI_EN_SHFT                                              0x13
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_18_RX_SI_EN_BMSK                                           0x40000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_18_RX_SI_EN_SHFT                                              0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_17_RX_SI_EN_BMSK                                           0x20000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_17_RX_SI_EN_SHFT                                              0x11
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_16_RX_SI_EN_BMSK                                           0x10000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_16_RX_SI_EN_SHFT                                              0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_15_RX_SI_EN_BMSK                                            0x8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_15_RX_SI_EN_SHFT                                               0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_14_RX_SI_EN_BMSK                                            0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_14_RX_SI_EN_SHFT                                               0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_13_RX_SI_EN_BMSK                                            0x2000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_13_RX_SI_EN_SHFT                                               0xd
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_12_RX_SI_EN_BMSK                                            0x1000
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_12_RX_SI_EN_SHFT                                               0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_11_RX_SI_EN_BMSK                                             0x800
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_11_RX_SI_EN_SHFT                                               0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_10_RX_SI_EN_BMSK                                             0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_10_RX_SI_EN_SHFT                                               0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_9_RX_SI_EN_BMSK                                              0x200
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_9_RX_SI_EN_SHFT                                                0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_8_RX_SI_EN_BMSK                                              0x100
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_8_RX_SI_EN_SHFT                                                0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_7_RX_SI_EN_BMSK                                               0x80
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_7_RX_SI_EN_SHFT                                                0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_6_RX_SI_EN_BMSK                                               0x40
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_6_RX_SI_EN_SHFT                                                0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_5_RX_SI_EN_BMSK                                               0x20
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_5_RX_SI_EN_SHFT                                                0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_4_RX_SI_EN_BMSK                                               0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_4_RX_SI_EN_SHFT                                                0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_3_RX_SI_EN_BMSK                                                0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_3_RX_SI_EN_SHFT                                                0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_2_RX_SI_EN_BMSK                                                0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_2_RX_SI_EN_SHFT                                                0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_1_RX_SI_EN_BMSK                                                0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_1_RX_SI_EN_SHFT                                                0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_0_RX_SI_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG10_PRIM_0_RX_SI_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG11_ADDR(x)                                                      ((x) + 0x0000002c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG11_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG11_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG11_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG11_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG11_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_23_RX_PAR_EN_BMSK                                         0x800000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_23_RX_PAR_EN_SHFT                                             0x17
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_22_RX_PAR_EN_BMSK                                         0x400000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_22_RX_PAR_EN_SHFT                                             0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_21_RX_PAR_EN_BMSK                                         0x200000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_21_RX_PAR_EN_SHFT                                             0x15
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_20_RX_PAR_EN_BMSK                                         0x100000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_20_RX_PAR_EN_SHFT                                             0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_19_RX_PAR_EN_BMSK                                          0x80000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_19_RX_PAR_EN_SHFT                                             0x13
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_18_RX_PAR_EN_BMSK                                          0x40000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_18_RX_PAR_EN_SHFT                                             0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_17_RX_PAR_EN_BMSK                                          0x20000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_17_RX_PAR_EN_SHFT                                             0x11
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_16_RX_PAR_EN_BMSK                                          0x10000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_16_RX_PAR_EN_SHFT                                             0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_15_RX_PAR_EN_BMSK                                           0x8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_15_RX_PAR_EN_SHFT                                              0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_14_RX_PAR_EN_BMSK                                           0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_14_RX_PAR_EN_SHFT                                              0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_13_RX_PAR_EN_BMSK                                           0x2000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_13_RX_PAR_EN_SHFT                                              0xd
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_12_RX_PAR_EN_BMSK                                           0x1000
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_12_RX_PAR_EN_SHFT                                              0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_11_RX_PAR_EN_BMSK                                            0x800
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_11_RX_PAR_EN_SHFT                                              0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_10_RX_PAR_EN_BMSK                                            0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_10_RX_PAR_EN_SHFT                                              0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_9_RX_PAR_EN_BMSK                                             0x200
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_9_RX_PAR_EN_SHFT                                               0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_8_RX_PAR_EN_BMSK                                             0x100
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_8_RX_PAR_EN_SHFT                                               0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_7_RX_PAR_EN_BMSK                                              0x80
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_7_RX_PAR_EN_SHFT                                               0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_6_RX_PAR_EN_BMSK                                              0x40
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_6_RX_PAR_EN_SHFT                                               0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_5_RX_PAR_EN_BMSK                                              0x20
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_5_RX_PAR_EN_SHFT                                               0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_4_RX_PAR_EN_BMSK                                              0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_4_RX_PAR_EN_SHFT                                               0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_3_RX_PAR_EN_BMSK                                               0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_3_RX_PAR_EN_SHFT                                               0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_2_RX_PAR_EN_BMSK                                               0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_2_RX_PAR_EN_SHFT                                               0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_1_RX_PAR_EN_BMSK                                               0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_1_RX_PAR_EN_SHFT                                               0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_0_RX_PAR_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG11_PRIM_0_RX_PAR_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG12_ADDR(x)                                                      ((x) + 0x00000030)
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG12_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG12_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG12_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG12_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG12_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_23_RX_PAR_FIRST_BMSK                                      0x800000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_23_RX_PAR_FIRST_SHFT                                          0x17
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_22_RX_PAR_FIRST_BMSK                                      0x400000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_22_RX_PAR_FIRST_SHFT                                          0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_21_RX_PAR_FIRST_BMSK                                      0x200000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_21_RX_PAR_FIRST_SHFT                                          0x15
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_20_RX_PAR_FIRST_BMSK                                      0x100000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_20_RX_PAR_FIRST_SHFT                                          0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_19_RX_PAR_FIRST_BMSK                                       0x80000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_19_RX_PAR_FIRST_SHFT                                          0x13
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_18_RX_PAR_FIRST_BMSK                                       0x40000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_18_RX_PAR_FIRST_SHFT                                          0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_17_RX_PAR_FIRST_BMSK                                       0x20000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_17_RX_PAR_FIRST_SHFT                                          0x11
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_16_RX_PAR_FIRST_BMSK                                       0x10000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_16_RX_PAR_FIRST_SHFT                                          0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_15_RX_PAR_FIRST_BMSK                                        0x8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_15_RX_PAR_FIRST_SHFT                                           0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_14_RX_PAR_FIRST_BMSK                                        0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_14_RX_PAR_FIRST_SHFT                                           0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_13_RX_PAR_FIRST_BMSK                                        0x2000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_13_RX_PAR_FIRST_SHFT                                           0xd
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_12_RX_PAR_FIRST_BMSK                                        0x1000
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_12_RX_PAR_FIRST_SHFT                                           0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_11_RX_PAR_FIRST_BMSK                                         0x800
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_11_RX_PAR_FIRST_SHFT                                           0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_10_RX_PAR_FIRST_BMSK                                         0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_10_RX_PAR_FIRST_SHFT                                           0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_9_RX_PAR_FIRST_BMSK                                          0x200
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_9_RX_PAR_FIRST_SHFT                                            0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_8_RX_PAR_FIRST_BMSK                                          0x100
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_8_RX_PAR_FIRST_SHFT                                            0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_7_RX_PAR_FIRST_BMSK                                           0x80
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_7_RX_PAR_FIRST_SHFT                                            0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_6_RX_PAR_FIRST_BMSK                                           0x40
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_6_RX_PAR_FIRST_SHFT                                            0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_5_RX_PAR_FIRST_BMSK                                           0x20
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_5_RX_PAR_FIRST_SHFT                                            0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_4_RX_PAR_FIRST_BMSK                                           0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_4_RX_PAR_FIRST_SHFT                                            0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_3_RX_PAR_FIRST_BMSK                                            0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_3_RX_PAR_FIRST_SHFT                                            0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_2_RX_PAR_FIRST_BMSK                                            0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_2_RX_PAR_FIRST_SHFT                                            0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_1_RX_PAR_FIRST_BMSK                                            0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_1_RX_PAR_FIRST_SHFT                                            0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_0_RX_PAR_FIRST_BMSK                                            0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG12_PRIM_0_RX_PAR_FIRST_SHFT                                            0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG13_ADDR(x)                                                      ((x) + 0x00000034)
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG13_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG13_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG13_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG13_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG13_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_23_ACC_PAR_EN_BMSK                                        0x800000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_23_ACC_PAR_EN_SHFT                                            0x17
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_22_ACC_PAR_EN_BMSK                                        0x400000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_22_ACC_PAR_EN_SHFT                                            0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_21_ACC_PAR_EN_BMSK                                        0x200000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_21_ACC_PAR_EN_SHFT                                            0x15
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_20_ACC_PAR_EN_BMSK                                        0x100000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_20_ACC_PAR_EN_SHFT                                            0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_19_ACC_PAR_EN_BMSK                                         0x80000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_19_ACC_PAR_EN_SHFT                                            0x13
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_18_ACC_PAR_EN_BMSK                                         0x40000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_18_ACC_PAR_EN_SHFT                                            0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_17_ACC_PAR_EN_BMSK                                         0x20000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_17_ACC_PAR_EN_SHFT                                            0x11
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_16_ACC_PAR_EN_BMSK                                         0x10000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_16_ACC_PAR_EN_SHFT                                            0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_15_ACC_PAR_EN_BMSK                                          0x8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_15_ACC_PAR_EN_SHFT                                             0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_14_ACC_PAR_EN_BMSK                                          0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_14_ACC_PAR_EN_SHFT                                             0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_13_ACC_PAR_EN_BMSK                                          0x2000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_13_ACC_PAR_EN_SHFT                                             0xd
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_12_ACC_PAR_EN_BMSK                                          0x1000
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_12_ACC_PAR_EN_SHFT                                             0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_11_ACC_PAR_EN_BMSK                                           0x800
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_11_ACC_PAR_EN_SHFT                                             0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_10_ACC_PAR_EN_BMSK                                           0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_10_ACC_PAR_EN_SHFT                                             0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_9_ACC_PAR_EN_BMSK                                            0x200
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_9_ACC_PAR_EN_SHFT                                              0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_8_ACC_PAR_EN_BMSK                                            0x100
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_8_ACC_PAR_EN_SHFT                                              0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_7_ACC_PAR_EN_BMSK                                             0x80
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_7_ACC_PAR_EN_SHFT                                              0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_6_ACC_PAR_EN_BMSK                                             0x40
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_6_ACC_PAR_EN_SHFT                                              0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_5_ACC_PAR_EN_BMSK                                             0x20
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_5_ACC_PAR_EN_SHFT                                              0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_4_ACC_PAR_EN_BMSK                                             0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_4_ACC_PAR_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_3_ACC_PAR_EN_BMSK                                              0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_3_ACC_PAR_EN_SHFT                                              0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_2_ACC_PAR_EN_BMSK                                              0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_2_ACC_PAR_EN_SHFT                                              0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_1_ACC_PAR_EN_BMSK                                              0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_1_ACC_PAR_EN_SHFT                                              0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_0_ACC_PAR_EN_BMSK                                              0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG13_PRIM_0_ACC_PAR_EN_SHFT                                              0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG14_ADDR(x)                                                      ((x) + 0x00000038)
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG14_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG14_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG14_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG14_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG14_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_11_IO2_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_11_IO2_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_10_IO2_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_10_IO2_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_9_IO2_FUNC_SEL_BMSK                                        0xc0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_9_IO2_FUNC_SEL_SHFT                                           0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_8_IO2_FUNC_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_8_IO2_FUNC_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_7_IO2_FUNC_SEL_BMSK                                         0xc000
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_7_IO2_FUNC_SEL_SHFT                                            0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_6_IO2_FUNC_SEL_BMSK                                         0x3000
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_6_IO2_FUNC_SEL_SHFT                                            0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_5_IO2_FUNC_SEL_BMSK                                          0xc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_5_IO2_FUNC_SEL_SHFT                                            0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_4_IO2_FUNC_SEL_BMSK                                          0x300
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_4_IO2_FUNC_SEL_SHFT                                            0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_3_IO2_FUNC_SEL_BMSK                                           0xc0
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_3_IO2_FUNC_SEL_SHFT                                            0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_2_IO2_FUNC_SEL_BMSK                                           0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_2_IO2_FUNC_SEL_SHFT                                            0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_1_IO2_FUNC_SEL_BMSK                                            0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_1_IO2_FUNC_SEL_SHFT                                            0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_0_IO2_FUNC_SEL_BMSK                                            0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG14_PRIM_0_IO2_FUNC_SEL_SHFT                                            0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG15_ADDR(x)                                                      ((x) + 0x0000003c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG15_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG15_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG15_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG15_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG15_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_23_IO2_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_23_IO2_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_22_IO2_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_22_IO2_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_21_IO2_FUNC_SEL_BMSK                                       0xc0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_21_IO2_FUNC_SEL_SHFT                                          0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_20_IO2_FUNC_SEL_BMSK                                       0x30000
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_20_IO2_FUNC_SEL_SHFT                                          0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_19_IO2_FUNC_SEL_BMSK                                        0xc000
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_19_IO2_FUNC_SEL_SHFT                                           0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_18_IO2_FUNC_SEL_BMSK                                        0x3000
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_18_IO2_FUNC_SEL_SHFT                                           0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_17_IO2_FUNC_SEL_BMSK                                         0xc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_17_IO2_FUNC_SEL_SHFT                                           0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_16_IO2_FUNC_SEL_BMSK                                         0x300
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_16_IO2_FUNC_SEL_SHFT                                           0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_15_IO2_FUNC_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_15_IO2_FUNC_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_14_IO2_FUNC_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_14_IO2_FUNC_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_13_IO2_FUNC_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_13_IO2_FUNC_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_12_IO2_FUNC_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG15_PRIM_12_IO2_FUNC_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG16_ADDR(x)                                                      ((x) + 0x00000040)
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG16_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG16_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG16_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG16_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG16_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_11_IO3_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_11_IO3_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_10_IO3_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_10_IO3_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_9_IO3_FUNC_SEL_BMSK                                        0xc0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_9_IO3_FUNC_SEL_SHFT                                           0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_8_IO3_FUNC_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_8_IO3_FUNC_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_7_IO3_FUNC_SEL_BMSK                                         0xc000
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_7_IO3_FUNC_SEL_SHFT                                            0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_6_IO3_FUNC_SEL_BMSK                                         0x3000
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_6_IO3_FUNC_SEL_SHFT                                            0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_5_IO3_FUNC_SEL_BMSK                                          0xc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_5_IO3_FUNC_SEL_SHFT                                            0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_4_IO3_FUNC_SEL_BMSK                                          0x300
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_4_IO3_FUNC_SEL_SHFT                                            0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_3_IO3_FUNC_SEL_BMSK                                           0xc0
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_3_IO3_FUNC_SEL_SHFT                                            0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_2_IO3_FUNC_SEL_BMSK                                           0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_2_IO3_FUNC_SEL_SHFT                                            0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_1_IO3_FUNC_SEL_BMSK                                            0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_1_IO3_FUNC_SEL_SHFT                                            0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_0_IO3_FUNC_SEL_BMSK                                            0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG16_PRIM_0_IO3_FUNC_SEL_SHFT                                            0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG17_ADDR(x)                                                      ((x) + 0x00000044)
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG17_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG17_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG17_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG17_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG17_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_23_IO3_FUNC_SEL_BMSK                                      0xc00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_23_IO3_FUNC_SEL_SHFT                                          0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_22_IO3_FUNC_SEL_BMSK                                      0x300000
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_22_IO3_FUNC_SEL_SHFT                                          0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_21_IO3_FUNC_SEL_BMSK                                       0xc0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_21_IO3_FUNC_SEL_SHFT                                          0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_20_IO3_FUNC_SEL_BMSK                                       0x30000
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_20_IO3_FUNC_SEL_SHFT                                          0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_19_IO3_FUNC_SEL_BMSK                                        0xc000
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_19_IO3_FUNC_SEL_SHFT                                           0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_18_IO3_FUNC_SEL_BMSK                                        0x3000
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_18_IO3_FUNC_SEL_SHFT                                           0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_17_IO3_FUNC_SEL_BMSK                                         0xc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_17_IO3_FUNC_SEL_SHFT                                           0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_16_IO3_FUNC_SEL_BMSK                                         0x300
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_16_IO3_FUNC_SEL_SHFT                                           0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_15_IO3_FUNC_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_15_IO3_FUNC_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_14_IO3_FUNC_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_14_IO3_FUNC_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_13_IO3_FUNC_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_13_IO3_FUNC_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_12_IO3_FUNC_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG17_PRIM_12_IO3_FUNC_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG18_ADDR(x)                                                      ((x) + 0x00000048)
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG18_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG18_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG18_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG18_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG18_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_23_RX_CHAR_HUNT_EN_BMSK                                   0x800000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_23_RX_CHAR_HUNT_EN_SHFT                                       0x17
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_22_RX_CHAR_HUNT_EN_BMSK                                   0x400000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_22_RX_CHAR_HUNT_EN_SHFT                                       0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_21_RX_CHAR_HUNT_EN_BMSK                                   0x200000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_21_RX_CHAR_HUNT_EN_SHFT                                       0x15
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_20_RX_CHAR_HUNT_EN_BMSK                                   0x100000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_20_RX_CHAR_HUNT_EN_SHFT                                       0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_19_RX_CHAR_HUNT_EN_BMSK                                    0x80000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_19_RX_CHAR_HUNT_EN_SHFT                                       0x13
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_18_RX_CHAR_HUNT_EN_BMSK                                    0x40000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_18_RX_CHAR_HUNT_EN_SHFT                                       0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_17_RX_CHAR_HUNT_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_17_RX_CHAR_HUNT_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_16_RX_CHAR_HUNT_EN_BMSK                                    0x10000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_16_RX_CHAR_HUNT_EN_SHFT                                       0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_15_RX_CHAR_HUNT_EN_BMSK                                     0x8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_15_RX_CHAR_HUNT_EN_SHFT                                        0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_14_RX_CHAR_HUNT_EN_BMSK                                     0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_14_RX_CHAR_HUNT_EN_SHFT                                        0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_13_RX_CHAR_HUNT_EN_BMSK                                     0x2000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_13_RX_CHAR_HUNT_EN_SHFT                                        0xd
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_12_RX_CHAR_HUNT_EN_BMSK                                     0x1000
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_12_RX_CHAR_HUNT_EN_SHFT                                        0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_11_RX_CHAR_HUNT_EN_BMSK                                      0x800
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_11_RX_CHAR_HUNT_EN_SHFT                                        0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_10_RX_CHAR_HUNT_EN_BMSK                                      0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_10_RX_CHAR_HUNT_EN_SHFT                                        0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_9_RX_CHAR_HUNT_EN_BMSK                                       0x200
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_9_RX_CHAR_HUNT_EN_SHFT                                         0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_8_RX_CHAR_HUNT_EN_BMSK                                       0x100
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_8_RX_CHAR_HUNT_EN_SHFT                                         0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_7_RX_CHAR_HUNT_EN_BMSK                                        0x80
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_7_RX_CHAR_HUNT_EN_SHFT                                         0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_6_RX_CHAR_HUNT_EN_BMSK                                        0x40
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_6_RX_CHAR_HUNT_EN_SHFT                                         0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_5_RX_CHAR_HUNT_EN_BMSK                                        0x20
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_5_RX_CHAR_HUNT_EN_SHFT                                         0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_4_RX_CHAR_HUNT_EN_BMSK                                        0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_4_RX_CHAR_HUNT_EN_SHFT                                         0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_3_RX_CHAR_HUNT_EN_BMSK                                         0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_3_RX_CHAR_HUNT_EN_SHFT                                         0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_2_RX_CHAR_HUNT_EN_BMSK                                         0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_2_RX_CHAR_HUNT_EN_SHFT                                         0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_1_RX_CHAR_HUNT_EN_BMSK                                         0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_1_RX_CHAR_HUNT_EN_SHFT                                         0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_0_RX_CHAR_HUNT_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG18_PRIM_0_RX_CHAR_HUNT_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG64_ADDR(x)                                                      ((x) + 0x00000100)
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_RMSK                                                            0x3023b
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG64_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG64_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG64_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG64_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG64_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_M_IO_DATA_IRQ_FW_EN_BMSK                                        0x20000
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_M_IO_DATA_IRQ_FW_EN_SHFT                                           0x11
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_S_IO_DATA_IRQ_FW_EN_BMSK                                        0x10000
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_S_IO_DATA_IRQ_FW_EN_SHFT                                           0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_DATA_CNT_MODE_BMSK                                                0x200
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_DATA_CNT_MODE_SHFT                                                  0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_GENI_MODE_BMSK                                                     0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_GENI_MODE_SHFT                                                      0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_SLAVE_MODE_EN_BMSK                                                  0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_SLAVE_MODE_EN_SHFT                                                  0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_EXT_ARB_EN_BMSK                                                     0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_EXT_ARB_EN_SHFT                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_M_PROG_RAM_SEC_WORD_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG64_M_PROG_RAM_SEC_WORD_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG65_ADDR(x)                                                      ((x) + 0x00000104)
#define HWIO_PERIPH_SE3_GENI_CFG_REG65_RMSK                                                            0x3ffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG65_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG65_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG65_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG65_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG65_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG65_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG65_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG65_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG65_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_1_BMSK                                       0x3fe00
#define HWIO_PERIPH_SE3_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_1_SHFT                                           0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_0_BMSK                                         0x1ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG65_TX_PARAM_TABLE_VEC_0_SHFT                                           0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG66_ADDR(x)                                                      ((x) + 0x00000108)
#define HWIO_PERIPH_SE3_GENI_CFG_REG66_RMSK                                                            0x3ffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG66_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG66_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG66_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG66_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG66_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG66_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG66_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG66_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG66_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_3_BMSK                                       0x3fe00
#define HWIO_PERIPH_SE3_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_3_SHFT                                           0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_2_BMSK                                         0x1ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG66_TX_PARAM_TABLE_VEC_2_SHFT                                           0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG67_ADDR(x)                                                      ((x) + 0x0000010c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_RMSK                                                          0xfdffffc
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG67_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG67_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG67_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG67_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG67_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_M_AUTO_OPCODE_CANCEL_BMSK                                     0x8000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_M_AUTO_OPCODE_CANCEL_SHFT                                          0x1b
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_M_OPCODE_CMD_CANCEL_BMSK                                      0x7c00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_M_OPCODE_CMD_CANCEL_SHFT                                           0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_DRIVE_DEFAULT_ON_START_EN_BMSK                                 0x100000
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_DRIVE_DEFAULT_ON_START_EN_SHFT                                     0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_BP_MODE_BMSK                                                 0x80000
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_BP_MODE_SHFT                                                    0x13
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_SOE_EDGE_SEL_BMSK                                            0x40000
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_SOE_EDGE_SEL_SHFT                                               0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_SOUT_EDGE_SEL_BMSK                                           0x20000
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_SOUT_EDGE_SEL_SHFT                                              0x11
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOE_VALUE_BMSK                                  0x10000
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOUT_VALUE_BMSK                                  0x8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_DEFAULT_PRIM_SOUT_VALUE_SHFT                                     0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_DEFAULT_SOE_VALUE_BMSK                                        0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_DEFAULT_SOE_VALUE_SHFT                                           0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_DEFAULT_SOUT_VALUE_BMSK                                       0x2000
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_DEFAULT_SOUT_VALUE_SHFT                                          0xd
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_CONST1_EFF_SIZE_BMSK                                          0x1c00
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_CONST1_EFF_SIZE_SHFT                                             0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_CONST1_REG_BMSK                                                0x3fc
#define HWIO_PERIPH_SE3_GENI_CFG_REG67_TX_CONST1_REG_SHFT                                                  0x2

#define HWIO_PERIPH_SE3_GENI_CFG_REG68_ADDR(x)                                                      ((x) + 0x00000110)
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_RMSK                                                         0xe0f07f3f
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG68_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG68_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG68_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG68_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG68_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_M_TIME_CNT_FR_DIV_BMSK                                       0xc0000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_M_TIME_CNT_FR_DIV_SHFT                                             0x1e
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_M_TIME_CNT_EN_FR_SEL_BMSK                                    0x20000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_M_TIME_CNT_EN_FR_SEL_SHFT                                          0x1d
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_CLK_DIV_INIT_SEL_BMSK                                      0x800000
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_CLK_DIV_INIT_SEL_SHFT                                          0x17
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_TX_IO_NEG_SEL_BMSK                                             0x400000
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_TX_IO_NEG_SEL_SHFT                                                 0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_M_GP_SYNC_CANCEL_CLEAR_BMSK                                    0x200000
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_M_GP_SYNC_CANCEL_CLEAR_SHFT                                        0x15
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_M_GP_CNT_DIRECTION_BMSK                                        0x100000
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_M_GP_CNT_DIRECTION_SHFT                                            0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_TX_LOAD_PAR_EN_BMSK                                              0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_TX_LOAD_PAR_EN_SHFT                                                 0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_TX_PARAM_PAR_EN_BMSK                                             0x1000
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_TX_PARAM_PAR_EN_SHFT                                                0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_TX_FIFO_PAR_EN_BMSK                                               0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_TX_FIFO_PAR_EN_SHFT                                                 0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_CLK_PULSE_INIT_SEL_BMSK                                       0x200
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_CLK_PULSE_INIT_SEL_SHFT                                         0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_CONST_EFF_SIZE_BMSK                                           0x100
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_CONST_EFF_SIZE_SHFT                                             0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_CONST_REG_BMSK                                                 0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_CONST_REG_SHFT                                                  0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOE_VALUE_BMSK                                     0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOUT_VALUE_BMSK                                    0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_DEFAULT_PRIM_SOUT_VALUE_SHFT                                    0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_DEFAULT_SOE_VALUE_BMSK                                          0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_DEFAULT_SOE_VALUE_SHFT                                          0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_DEFAULT_SOUT_VALUE_BMSK                                         0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG68_IO2_DEFAULT_SOUT_VALUE_SHFT                                         0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG69_ADDR(x)                                                      ((x) + 0x00000114)
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_RMSK                                                         0x4ec03ff1
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG69_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG69_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG69_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG69_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG69_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_GENI_RX_MODE_BMSK                                            0x40000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_GENI_RX_MODE_SHFT                                                  0x1e
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_RX_IO_SIN_SEL_BMSK                                            0xe000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_RX_IO_SIN_SEL_SHFT                                                 0x19
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_RX_SIN_SEL_BMSK                                                0xc00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_RX_SIN_SEL_SHFT                                                    0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_S_GP_SYNC_CANCEL_CLEAR_BMSK                                      0x2000
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_S_GP_SYNC_CANCEL_CLEAR_SHFT                                         0xd
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_SW_FLUSH_SYNC_EN_BMSK                                            0x1000
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_SW_FLUSH_SYNC_EN_SHFT                                               0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_AUTO_SYNC_FIFO_CLEAR_BMSK                                         0x800
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_AUTO_SYNC_FIFO_CLEAR_SHFT                                           0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_LAST_IS_DONE_BMSK                                                 0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_LAST_IS_DONE_SHFT                                                   0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_S_AUTO_OPCODE_CANCEL_BMSK                                         0x200
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_S_AUTO_OPCODE_CANCEL_SHFT                                           0x9
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_S_OPCODE_CMD_CANCEL_BMSK                                          0x1f0
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_S_OPCODE_CMD_CANCEL_SHFT                                            0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_S_DATA_CNT_MODE_BMSK                                                0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG69_S_DATA_CNT_MODE_SHFT                                                0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG70_ADDR(x)                                                      ((x) + 0x00000118)
#define HWIO_PERIPH_SE3_GENI_CFG_REG70_RMSK                                                              0x401
#define HWIO_PERIPH_SE3_GENI_CFG_REG70_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG70_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG70_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG70_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG70_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG70_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG70_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG70_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG70_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG70_S_GP_CNT_DIRECTION_BMSK                                           0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG70_S_GP_CNT_DIRECTION_SHFT                                             0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG70_S_PROG_RAM_SEC_WORD_EN_BMSK                                         0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG70_S_PROG_RAM_SEC_WORD_EN_SHFT                                         0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG71_ADDR(x)                                                      ((x) + 0x0000011c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG71_RMSK                                                         0x3ffffc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG71_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG71_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG71_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG71_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG71_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG71_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG71_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG71_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG71_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_EXT_BMSK                          0x3ff00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_EXT_SHFT                                0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_BMSK                                 0xffc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG71_COND_COMP_IN_0_SEL_RST_VAL_SHFT                                     0xa

#define HWIO_PERIPH_SE3_GENI_CFG_REG72_ADDR(x)                                                      ((x) + 0x00000120)
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_RMSK                                                         0x3fffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG72_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG72_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG72_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG72_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG72_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_EXT_BMSK                        0x3ff00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_EXT_SHFT                              0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_BMSK                               0xffc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_S_COND_COMP_IN_0_SEL_RST_VAL_SHFT                                   0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_S_COND_COMP_IN_VEC_BMSK                                           0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG72_S_COND_COMP_IN_VEC_SHFT                                             0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG73_ADDR(x)                                                      ((x) + 0x00000124)
#define HWIO_PERIPH_SE3_GENI_CFG_REG73_RMSK                                                                0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG73_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG73_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG73_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG73_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG73_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG73_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG73_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG73_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG73_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG73_SPI_CPHASE_BMSK                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG73_SPI_CPHASE_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG74_ADDR(x)                                                      ((x) + 0x00000128)
#define HWIO_PERIPH_SE3_GENI_CFG_REG74_RMSK                                                                0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG74_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG74_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG74_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG74_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG74_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG74_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG74_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG74_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG74_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG74_NOT_USED_BMSK                                                       0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG74_NOT_USED_SHFT                                                       0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG75_ADDR(x)                                                      ((x) + 0x0000012c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG75_RMSK                                                                0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG75_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG75_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG75_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG75_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG75_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG75_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG75_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG75_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG75_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG75_LOOPBACK_MODE_BMSK                                                  0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG75_LOOPBACK_MODE_SHFT                                                  0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG76_ADDR(x)                                                      ((x) + 0x00000130)
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_RMSK                                                                0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG76_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG76_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG76_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG76_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG76_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_IO2_ENGINE_INV_EN_BMSK                                              0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_IO2_ENGINE_INV_EN_SHFT                                              0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_RX_ENGINE_INV_EN_BMSK                                               0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_RX_ENGINE_INV_EN_SHFT                                               0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_TX_ENGINE_INV_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG76_TX_ENGINE_INV_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG77_ADDR(x)                                                      ((x) + 0x00000134)
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_RMSK                                                               0x1f
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG77_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG77_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG77_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG77_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG77_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_SDA_NOISE_REJECT_BMSK                                              0x18
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_SDA_NOISE_REJECT_SHFT                                               0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_SCL_NOISE_REJECT_BMSK                                               0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_SCL_NOISE_REJECT_SHFT                                               0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_LOW_PERIOD_NOISE_REJECT_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG77_LOW_PERIOD_NOISE_REJECT_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG78_ADDR(x)                                                      ((x) + 0x00000138)
#define HWIO_PERIPH_SE3_GENI_CFG_REG78_RMSK                                                                0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG78_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG78_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG78_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG78_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG78_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG78_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG78_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG78_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG78_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG78_BUSY_INDICATION_SELECT_BMSK                                         0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG78_BUSY_INDICATION_SELECT_SHFT                                         0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG78_SDA_DELAYED_DETECTION_BMSK                                          0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG78_SDA_DELAYED_DETECTION_SHFT                                          0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG79_ADDR(x)                                                      ((x) + 0x0000013c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG79_RMSK                                                                0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG79_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG79_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG79_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG79_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG79_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG79_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG79_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG79_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG79_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG79_IO3_S_FE_FORCE_BMSK                                                 0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG79_IO3_S_FE_FORCE_SHFT                                                 0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG80_ADDR(x)                                                      ((x) + 0x00000140)
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_RMSK                                                             0xffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG80_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG80_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG80_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG80_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG80_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO3_DATA_IN_SEL_BMSK                                    0xc000
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO3_DATA_IN_SEL_SHFT                                       0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO0_PULLH_OE_BMSK                                       0x2000
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO0_PULLH_OE_SHFT                                          0xd
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_OTHER_IO_OE_BMSK                                        0x1000
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_OTHER_IO_OE_SHFT                                           0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO2_DATA_IN_SEL_BMSK                                     0xc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO2_DATA_IN_SEL_SHFT                                       0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_RX_DATA_IN_SEL_BMSK                                      0x300
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_RX_DATA_IN_SEL_SHFT                                        0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO3_SEL_BMSK                                              0xc0
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO3_SEL_SHFT                                               0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO2_SEL_BMSK                                              0x30
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO2_SEL_SHFT                                               0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO1_SEL_BMSK                                               0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO1_SEL_SHFT                                               0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO0_SEL_BMSK                                               0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG80_IO_MACRO_IO0_SEL_SHFT                                               0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG81_ADDR(x)                                                      ((x) + 0x00000144)
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_RMSK                                                                0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG81_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG81_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG81_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG81_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG81_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_GENI_IO3_SOUT2_PULL_UP_EN_BMSK                                      0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_GENI_IO3_SOUT2_PULL_UP_EN_SHFT                                      0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_GENI_IO3_SOUT0_PULL_UP_EN_BMSK                                      0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_GENI_IO3_SOUT0_PULL_UP_EN_SHFT                                      0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_GENI_SOUT2_PULL_UP_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_GENI_SOUT2_PULL_UP_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_GENI_SOUT0_PULL_UP_EN_BMSK                                          0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG81_GENI_SOUT0_PULL_UP_EN_SHFT                                          0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG82_ADDR(x)                                                      ((x) + 0x00000148)
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_RMSK                                                                0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG82_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG82_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG82_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG82_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG82_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOE_VALUE_BMSK                                     0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOE_VALUE_SHFT                                     0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOUT_VALUE_BMSK                                    0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_IO3_DEFAULT_PRIM_SOUT_VALUE_SHFT                                    0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_IO3_DEFAULT_SOE_VALUE_BMSK                                          0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_IO3_DEFAULT_SOE_VALUE_SHFT                                          0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_IO3_DEFAULT_SOUT_VALUE_BMSK                                         0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG82_IO3_DEFAULT_SOUT_VALUE_SHFT                                         0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG83_ADDR(x)                                                      ((x) + 0x0000014c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG83_RMSK                                                                0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG83_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG83_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG83_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG83_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG83_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG83_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG83_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG83_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG83_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG83_IO3_DEMUX_OUTPUT_INV_BMSK                                           0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG83_IO3_DEMUX_OUTPUT_INV_SHFT                                           0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG84_ADDR(x)                                                      ((x) + 0x00000150)
#define HWIO_PERIPH_SE3_GENI_CFG_REG84_RMSK                                                               0x1f
#define HWIO_PERIPH_SE3_GENI_CFG_REG84_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG84_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG84_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG84_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG84_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG84_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG84_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG84_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG84_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG84_IO3_DEMUX_FW_EN_BMSK                                               0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG84_IO3_DEMUX_FW_EN_SHFT                                                0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG84_IO3_DEMUX_SEL_BMSK                                                  0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG84_IO3_DEMUX_SEL_SHFT                                                  0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG85_ADDR(x)                                                      ((x) + 0x00000154)
#define HWIO_PERIPH_SE3_GENI_CFG_REG85_RMSK                                                                0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG85_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG85_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG85_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG85_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG85_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG85_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG85_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG85_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG85_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG85_GENI_BYTE_GRANULARITY_BMSK                                          0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG85_GENI_BYTE_GRANULARITY_SHFT                                          0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG86_ADDR(x)                                                      ((x) + 0x00000158)
#define HWIO_PERIPH_SE3_GENI_CFG_REG86_RMSK                                                                0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG86_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG86_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG86_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG86_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG86_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG86_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG86_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG86_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG86_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG86_GENI_DMA_MODE_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG86_GENI_DMA_MODE_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG87_ADDR(x)                                                      ((x) + 0x0000015c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_RMSK                                                               0x3f
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG87_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG87_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG87_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG87_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG87_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP5_BMSK                                                    0x20
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP5_SHFT                                                     0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP4_BMSK                                                    0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP4_SHFT                                                     0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP3_BMSK                                                     0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP3_SHFT                                                     0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP2_BMSK                                                     0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP2_SHFT                                                     0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP1_BMSK                                                     0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP1_SHFT                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP0_BMSK                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG87_M_SW_COMP0_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG90_ADDR(x)                                                      ((x) + 0x00000168)
#define HWIO_PERIPH_SE3_GENI_CFG_REG90_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG90_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG90_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG90_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG90_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG90_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG90_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG90_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG90_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG90_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG90_M_GP_CNT0_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG90_M_GP_CNT0_SHFT                                                      0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG91_ADDR(x)                                                      ((x) + 0x0000016c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG91_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG91_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG91_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG91_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG91_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG91_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG91_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG91_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG91_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG91_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG91_M_GP_CNT1_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG91_M_GP_CNT1_SHFT                                                      0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG92_ADDR(x)                                                      ((x) + 0x00000170)
#define HWIO_PERIPH_SE3_GENI_CFG_REG92_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG92_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG92_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG92_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG92_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG92_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG92_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG92_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG92_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG92_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG92_M_GP_CNT2_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG92_M_GP_CNT2_SHFT                                                      0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG93_ADDR(x)                                                      ((x) + 0x00000174)
#define HWIO_PERIPH_SE3_GENI_CFG_REG93_RMSK                                                           0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG93_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG93_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG93_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG93_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG93_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG93_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG93_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG93_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG93_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG93_M_GP_CNT3_BMSK                                                 0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG93_M_GP_CNT3_SHFT                                                      0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG94_ADDR(x)                                                      ((x) + 0x00000178)
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_RMSK                                                         0x3fffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG94_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG94_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG94_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG94_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG94_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_M_GP_CNT6_BMSK                                               0x3ff00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_M_GP_CNT6_SHFT                                                     0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_M_GP_CNT5_BMSK                                                  0xffc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_M_GP_CNT5_SHFT                                                      0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_M_GP_CNT4_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG94_M_GP_CNT4_SHFT                                                      0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG95_ADDR(x)                                                      ((x) + 0x0000017c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG95_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG95_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG95_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG95_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG95_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG95_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG95_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG95_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG95_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG95_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG95_M_GP_CNT7_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG95_M_GP_CNT7_SHFT                                                      0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG96_ADDR(x)                                                      ((x) + 0x00000180)
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_RMSK                                                               0x3f
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG96_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG96_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG96_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG96_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG96_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP5_BMSK                                                    0x20
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP5_SHFT                                                     0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP4_BMSK                                                    0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP4_SHFT                                                     0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP3_BMSK                                                     0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP3_SHFT                                                     0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP2_BMSK                                                     0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP2_SHFT                                                     0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP1_BMSK                                                     0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP1_SHFT                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP0_BMSK                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG96_S_SW_COMP0_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG99_ADDR(x)                                                      ((x) + 0x0000018c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG99_RMSK                                                              0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG99_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG99_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG99_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG99_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG99_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG99_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG99_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG99_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG99_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG99_S_GP_CNT0_BMSK                                                    0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG99_S_GP_CNT0_SHFT                                                      0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG100_ADDR(x)                                                     ((x) + 0x00000190)
#define HWIO_PERIPH_SE3_GENI_CFG_REG100_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG100_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG100_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG100_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG100_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG100_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG100_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG100_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG100_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG100_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG100_S_GP_CNT1_BMSK                                                0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG100_S_GP_CNT1_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG101_ADDR(x)                                                     ((x) + 0x00000194)
#define HWIO_PERIPH_SE3_GENI_CFG_REG101_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG101_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG101_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG101_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG101_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG101_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG101_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG101_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG101_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG101_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG101_S_GP_CNT2_BMSK                                                0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG101_S_GP_CNT2_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG102_ADDR(x)                                                     ((x) + 0x00000198)
#define HWIO_PERIPH_SE3_GENI_CFG_REG102_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG102_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG102_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG102_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG102_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG102_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG102_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG102_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG102_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG102_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG102_S_GP_CNT3_BMSK                                                0xffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG102_S_GP_CNT3_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG103_ADDR(x)                                                     ((x) + 0x0000019c)
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_RMSK                                                        0x3fffffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG103_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG103_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG103_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG103_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG103_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_S_GP_CNT6_BMSK                                              0x3ff00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_S_GP_CNT6_SHFT                                                    0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_S_GP_CNT5_BMSK                                                 0xffc00
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_S_GP_CNT5_SHFT                                                     0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_S_GP_CNT4_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG103_S_GP_CNT4_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG104_ADDR(x)                                                     ((x) + 0x000001a0)
#define HWIO_PERIPH_SE3_GENI_CFG_REG104_RMSK                                                             0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG104_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG104_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG104_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG104_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG104_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG104_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG104_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG104_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG104_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG104_S_GP_CNT7_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE3_GENI_CFG_REG104_S_GP_CNT7_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG105_ADDR(x)                                                     ((x) + 0x000001a4)
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_RMSK                                                              0x1f
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG105_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG105_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG105_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG105_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG105_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_TX_PARITY_TOGGLE_EN_BMSK                                          0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_TX_PARITY_TOGGLE_EN_SHFT                                           0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_TX_FW_PAR_SEL_BMSK                                                 0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_TX_FW_PAR_SEL_SHFT                                                 0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_TX_PAR_MODE_BMSK                                                   0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_TX_PAR_MODE_SHFT                                                   0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_TX_PAR_CALC_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG105_TX_PAR_CALC_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG106_ADDR(x)                                                     ((x) + 0x000001a8)
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_RMSK                                                              0x1f
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG106_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG106_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG106_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG106_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG106_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_RX_PARITY_TOGGLE_EN_BMSK                                          0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_RX_PARITY_TOGGLE_EN_SHFT                                           0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_RX_FW_PAR_SEL_BMSK                                                 0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_RX_FW_PAR_SEL_SHFT                                                 0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_RX_PAR_MODE_BMSK                                                   0x6
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_RX_PAR_MODE_SHFT                                                   0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_RX_PAR_CALC_EN_BMSK                                                0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG106_RX_PAR_CALC_EN_SHFT                                                0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG107_ADDR(x)                                                     ((x) + 0x000001ac)
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_RMSK                                                        0x80000003
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG107_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG107_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG107_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG107_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG107_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_IO3_SW_CONTROL_BMSK                                         0x80000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_IO3_SW_CONTROL_SHFT                                               0x1f
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_IO3_FORCE_HIGH_BMSK                                                0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_IO3_FORCE_HIGH_SHFT                                                0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_IO3_FORCE_LOW_BMSK                                                 0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG107_IO3_FORCE_LOW_SHFT                                                 0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG108_ADDR(x)                                                     ((x) + 0x000001b0)
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RMSK                                                        0x7fff773f
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG108_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG108_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG108_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG108_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG108_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_MAIN_SIN_NEG_SEL_BMSK                                    0x40000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_MAIN_SIN_NEG_SEL_SHFT                                          0x1e
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_MAIN_SIN_MUXED_POS_SEL_BMSK                              0x20000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_MAIN_SIN_MUXED_POS_SEL_SHFT                                    0x1d
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_MAIN_SIN_POS_SEL_BMSK                                    0x10000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_MAIN_SIN_POS_SEL_SHFT                                          0x1c
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_TX_SOE_SOUT_POS_SEL_BMSK                                     0x8000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_TX_SOE_SOUT_POS_SEL_SHFT                                          0x1b
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_CLK_GEN_OUTPUT_SEL_BMSK                                      0x4000000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_CLK_GEN_OUTPUT_SEL_SHFT                                           0x1a
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_IO2_SIN_DATA_DLY_BMSK                                        0x3c00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_IO2_SIN_DATA_DLY_SHFT                                             0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SB_PIPE_SEL_BMSK                                              0x300000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SB_PIPE_SEL_SHFT                                                  0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_CLK_GEN_PIPE_SEL_BMSK                                          0xc0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_CLK_GEN_PIPE_SEL_SHFT                                             0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_TX_PIPE_SEL_BMSK                                               0x30000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_TX_PIPE_SEL_SHFT                                                  0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_SI_EN2IO_DELAY_BMSK                                          0x7000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_SI_EN2IO_DELAY_SHFT                                             0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_IO_EN2CORE_EN_DELAY_BMSK                                      0x700
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_IO_EN2CORE_EN_DELAY_SHFT                                        0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_POS_FF_EN_SEL_BMSK                                             0x20
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_POS_FF_EN_SEL_SHFT                                              0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_IO_POS_FF_EN_SEL_BMSK                                          0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_IO_POS_FF_EN_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_IO_INT_CLK_SAMP_EN_BMSK                                         0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_IO_INT_CLK_SAMP_EN_SHFT                                         0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_IO_PIPE_STAGE_SEL_BMSK                                          0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_RX_IO_PIPE_STAGE_SEL_SHFT                                          0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_CPOL_CTRL_BMSK                                                     0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_CPOL_CTRL_SHFT                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_CPHA_CTRL_BMSK                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_CPHA_CTRL_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG109_ADDR(x)                                                     ((x) + 0x000001b4)
#define HWIO_PERIPH_SE3_GENI_CFG_REG109_RMSK                                                               0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG109_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG109_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG109_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG109_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG109_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG109_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG109_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG109_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG109_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG109_RX_CPOL_BMSK                                                       0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG109_RX_CPOL_SHFT                                                       0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG110_ADDR(x)                                                     ((x) + 0x000001b8)
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_RMSK                                                            0x7ff7
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG110_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG110_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG110_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG110_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG110_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_GENI_CRC_NEXT0_MUX_SEL_BMSK                                     0x7000
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_GENI_CRC_NEXT0_MUX_SEL_SHFT                                        0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_GENI_CRC_POLY_EN_BMSK                                            0xff0
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_GENI_CRC_POLY_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_GENI_CRC_POLY_MAX_BMSK                                             0x7
#define HWIO_PERIPH_SE3_GENI_CFG_REG110_GENI_CRC_POLY_MAX_SHFT                                             0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG111_ADDR(x)                                                     ((x) + 0x000001bc)
#define HWIO_PERIPH_SE3_GENI_CFG_REG111_RMSK                                                               0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG111_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG111_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG111_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG111_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG111_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG111_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG111_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG111_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG111_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG111_SPI_SLAVE_EN_BMSK                                                  0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG111_SPI_SLAVE_EN_SHFT                                                  0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG112_ADDR(x)                                                     ((x) + 0x000001c0)
#define HWIO_PERIPH_SE3_GENI_CFG_REG112_RMSK                                                               0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG112_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG112_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG112_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG112_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG112_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG112_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG112_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG112_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG112_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG112_RX_GENI_BYTE_GRANULARITY_BMSK                                      0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG112_RX_GENI_BYTE_GRANULARITY_SHFT                                      0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG113_ADDR(x)                                                     ((x) + 0x000001c4)
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_RMSK                                                              0xff
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG113_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG113_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG113_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG113_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG113_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_TX_PARAM_SEQ_WR_DATA_BMSK                                         0xff
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_TX_PARAM_SEQ_WR_DATA_SHFT                                          0x0

#define HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_ADDR(x)                                               ((x) + 0x00000154)
#define HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_RMSK                                                         0x3
#define HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_IN(x))
#define HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_GENI_BYTE_GRANULARITY_BMSK                                   0x3
#define HWIO_PERIPH_SE3_GENI_BYTE_GRANULARITY_GENI_BYTE_GRANULARITY_SHFT                                   0x0

#define HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_ADDR(x)                                                    ((x) + 0x00000158)
#define HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_RMSK                                                              0x1
#define HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_IN(x))
#define HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_GENI_DMA_MODE_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE3_GENI_DMA_MODE_EN_GENI_DMA_MODE_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG88_ADDR(x)                                                      ((x) + 0x00000160)
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG88_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG88_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG88_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG88_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG88_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_1_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_1_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_1_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_1_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_1_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_1_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_1_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_1_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_0_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_0_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_0_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_0_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_0_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_0_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_0_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG88_VEC_0_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_ADDR(x)                                                ((x) + 0x00000160)
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_IN(x))
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_1_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_1_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_1_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_1_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_1_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_1_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_1_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_1_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_0_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_0_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_0_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_0_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_0_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_0_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_0_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG0_VEC_0_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG89_ADDR(x)                                                      ((x) + 0x00000164)
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG89_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG89_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG89_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG89_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG89_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_3_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_3_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_3_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_3_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_3_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_3_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_3_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_3_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_2_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_2_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_2_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_2_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_2_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_2_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_2_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG89_VEC_2_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_ADDR(x)                                                ((x) + 0x00000164)
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_IN(x))
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_3_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_3_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_3_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_3_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_3_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_3_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_3_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_3_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_2_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_2_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_2_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_2_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_2_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_2_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_2_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE3_GENI_TX_PACKING_CFG1_VEC_2_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG97_ADDR(x)                                                      ((x) + 0x00000184)
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG97_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG97_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG97_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG97_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG97_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_1_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_1_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_1_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_1_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_1_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_1_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_1_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_1_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_0_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_0_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_0_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_0_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_0_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_0_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_0_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG97_VEC_0_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_ADDR(x)                                                ((x) + 0x00000184)
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_IN(x))
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_1_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_1_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_1_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_1_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_1_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_1_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_1_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_1_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_0_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_0_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_0_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_0_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_0_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_0_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_0_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG0_VEC_0_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG98_ADDR(x)                                                      ((x) + 0x00000188)
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_RMSK                                                            0xfffff
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG98_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG98_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG98_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG98_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG98_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_3_START_INDEX_BMSK                                          0xf8000
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_3_START_INDEX_SHFT                                              0xf
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_3_DIRECTION_BMSK                                             0x4000
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_3_DIRECTION_SHFT                                                0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_3_LENGTH_BMSK                                                0x3800
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_3_LENGTH_SHFT                                                   0xb
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_3_STOP_BMSK                                                   0x400
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_3_STOP_SHFT                                                     0xa
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_2_START_INDEX_BMSK                                            0x3e0
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_2_START_INDEX_SHFT                                              0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_2_DIRECTION_BMSK                                               0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_2_DIRECTION_SHFT                                                0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_2_LENGTH_BMSK                                                   0xe
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_2_LENGTH_SHFT                                                   0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_2_STOP_BMSK                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG98_VEC_2_STOP_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_ADDR(x)                                                ((x) + 0x00000188)
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_RMSK                                                      0xfffff
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_IN(x))
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_3_START_INDEX_BMSK                                    0xf8000
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_3_START_INDEX_SHFT                                        0xf
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_3_DIRECTION_BMSK                                       0x4000
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_3_DIRECTION_SHFT                                          0xe
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_3_LENGTH_BMSK                                          0x3800
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_3_LENGTH_SHFT                                             0xb
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_3_STOP_BMSK                                             0x400
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_3_STOP_SHFT                                               0xa
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_2_START_INDEX_BMSK                                      0x3e0
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_2_START_INDEX_SHFT                                        0x5
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_2_DIRECTION_BMSK                                         0x10
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_2_DIRECTION_SHFT                                          0x4
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_2_LENGTH_BMSK                                             0xe
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_2_LENGTH_SHFT                                             0x1
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_2_STOP_BMSK                                               0x1
#define HWIO_PERIPH_SE3_GENI_RX_PACKING_CFG1_VEC_2_STOP_SHFT                                               0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_ADDR(x)                                              ((x) + 0x000001b0)
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RMSK                                                  0x3ff773f
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_IO2_SIN_DATA_DLY_BMSK                                 0x3c00000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_IO2_SIN_DATA_DLY_SHFT                                      0x16
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_SB_PIPE_SEL_BMSK                                       0x300000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_SB_PIPE_SEL_SHFT                                           0x14
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_CLK_GEN_PIPE_SEL_BMSK                                   0xc0000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_CLK_GEN_PIPE_SEL_SHFT                                      0x12
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_TX_PIPE_SEL_BMSK                                        0x30000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_TX_PIPE_SEL_SHFT                                           0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_SI_EN2IO_DELAY_BMSK                                   0x7000
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_SI_EN2IO_DELAY_SHFT                                      0xc
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_IO_EN2CORE_EN_DELAY_BMSK                               0x700
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_IO_EN2CORE_EN_DELAY_SHFT                                 0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_POS_FF_EN_SEL_BMSK                                      0x20
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_POS_FF_EN_SEL_SHFT                                       0x5
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_IO_POS_FF_EN_SEL_BMSK                                   0x10
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_IO_POS_FF_EN_SEL_SHFT                                    0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_IO_INT_CLK_SAMP_EN_BMSK                                  0x8
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_IO_INT_CLK_SAMP_EN_SHFT                                  0x3
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_IO_PIPE_STAGE_SEL_BMSK                                   0x4
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_RX_IO_PIPE_STAGE_SEL_SHFT                                   0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_CPOL_CTRL_BMSK                                              0x2
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_CPOL_CTRL_SHFT                                              0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_CPHA_CTRL_BMSK                                              0x1
#define HWIO_PERIPH_SE3_GENI_CFG_REG108_SHARED_CPHA_CTRL_SHFT                                              0x0

#define HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_ADDR(x)                                            ((x) + 0x000001c0)
#define HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_RMSK                                                      0x3
#define HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_IN(x))
#define HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_GENI_RX_BYTE_GRANULARITY_BMSK                             0x3
#define HWIO_PERIPH_SE3_GENI_RX_BYTE_GRANULARITY_GENI_RX_BYTE_GRANULARITY_SHFT                             0x0

#define HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_ADDR(x)                                              ((x) + 0x000001c4)
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_RMSK                                                       0xff
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_IN(x))
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_TX_PARAM_SEQ_WR_DATA_BMSK                                  0xff
#define HWIO_PERIPH_SE3_GENI_CFG_REG113_SHARED_TX_PARAM_SEQ_WR_DATA_SHFT                                   0x0

#define HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_ADDR(x)                                                   ((x) + 0x0000012c)
#define HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_RMSK                                                             0x3
#define HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_IN(x))
#define HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_LOOPBACK_MODE_BMSK                                               0x3
#define HWIO_PERIPH_SE3_UART_LOOPBACK_CFG_LOOPBACK_MODE_SHFT                                               0x0

#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_ADDR(x)                                                  ((x) + 0x00000140)
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_RMSK                                                         0xffff
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_ADDR(x))
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IN(x))
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO3_DATA_IN_SEL_BMSK                                0xc000
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO3_DATA_IN_SEL_SHFT                                   0xe
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO0_PULLH_OE_BMSK                                   0x2000
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO0_PULLH_OE_SHFT                                      0xd
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_OTHER_IO_OE_BMSK                                    0x1000
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_OTHER_IO_OE_SHFT                                       0xc
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO2_DATA_IN_SEL_BMSK                                 0xc00
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO2_DATA_IN_SEL_SHFT                                   0xa
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_RX_DATA_IN_SEL_BMSK                                  0x300
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_RX_DATA_IN_SEL_SHFT                                    0x8
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO3_SEL_BMSK                                          0xc0
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO3_SEL_SHFT                                           0x6
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO2_SEL_BMSK                                          0x30
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO2_SEL_SHFT                                           0x4
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO1_SEL_BMSK                                           0xc
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO1_SEL_SHFT                                           0x2
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO0_SEL_BMSK                                           0x3
#define HWIO_PERIPH_SE3_UART_IO_MACRO_CTRL_IO_MACRO_IO0_SEL_SHFT                                           0x0

#define HWIO_PERIPH_SE3_UART_IO3_VAL_ADDR(x)                                                        ((x) + 0x00000148)
#define HWIO_PERIPH_SE3_UART_IO3_VAL_RMSK                                                                  0xf
#define HWIO_PERIPH_SE3_UART_IO3_VAL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_IO3_VAL_ADDR(x))
#define HWIO_PERIPH_SE3_UART_IO3_VAL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_IO3_VAL_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_IO3_VAL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_IO3_VAL_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_IO3_VAL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_IO3_VAL_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_IO3_VAL_IN(x))
#define HWIO_PERIPH_SE3_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOE_VALUE_BMSK                                       0x8
#define HWIO_PERIPH_SE3_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOE_VALUE_SHFT                                       0x3
#define HWIO_PERIPH_SE3_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOUT_VALUE_BMSK                                      0x4
#define HWIO_PERIPH_SE3_UART_IO3_VAL_IO3_DEFAULT_PRIM_SOUT_VALUE_SHFT                                      0x2
#define HWIO_PERIPH_SE3_UART_IO3_VAL_IO3_DEFAULT_SOE_VALUE_BMSK                                            0x2
#define HWIO_PERIPH_SE3_UART_IO3_VAL_IO3_DEFAULT_SOE_VALUE_SHFT                                            0x1
#define HWIO_PERIPH_SE3_UART_IO3_VAL_IO3_DEFAULT_SOUT_VALUE_BMSK                                           0x1
#define HWIO_PERIPH_SE3_UART_IO3_VAL_IO3_DEFAULT_SOUT_VALUE_SHFT                                           0x0

#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_ADDR(x)                                                   ((x) + 0x0000015c)
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_RMSK                                                             0x7
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_LM_UART_EN_BMSK                                                  0x4
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_LM_UART_EN_SHFT                                                  0x2
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_UART_CTS_MASK_BMSK                                               0x2
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_UART_CTS_MASK_SHFT                                               0x1
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_UART_PARITY_EN_BMSK                                              0x1
#define HWIO_PERIPH_SE3_UART_TX_TRANS_CFG_UART_PARITY_EN_SHFT                                              0x0

#define HWIO_PERIPH_SE3_UART_TX_WORD_LEN_ADDR(x)                                                    ((x) + 0x00000168)
#define HWIO_PERIPH_SE3_UART_TX_WORD_LEN_RMSK                                                            0x3ff
#define HWIO_PERIPH_SE3_UART_TX_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_TX_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE3_UART_TX_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_TX_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_TX_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_TX_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_TX_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_TX_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_TX_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE3_UART_TX_WORD_LEN_UART_TX_WORD_LEN_BMSK                                           0x3ff
#define HWIO_PERIPH_SE3_UART_TX_WORD_LEN_UART_TX_WORD_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_ADDR(x)                                                ((x) + 0x0000016c)
#define HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_RMSK                                                     0xffffff
#define HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_ADDR(x))
#define HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_IN(x))
#define HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_UART_TX_STOP_BIT_LEN_BMSK                                0xffffff
#define HWIO_PERIPH_SE3_UART_TX_STOP_BIT_LEN_UART_TX_STOP_BIT_LEN_SHFT                                     0x0

#define HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_ADDR(x)                                                   ((x) + 0x00000170)
#define HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_UART_TX_TRANS_LEN_BMSK                                      0xffffff
#define HWIO_PERIPH_SE3_UART_TX_TRANS_LEN_UART_TX_TRANS_LEN_SHFT                                           0x0

#define HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x)                                      ((x) + 0x00000174)
#define HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_RMSK                                           0xffffff
#define HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x))
#define HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x), m)
#define HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x),v)
#define HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_ADDR(x),m,v,HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_IN(x))
#define HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_LM_UART_CYCLES_TO_CTS_OVERRIDE_BMSK            0xffffff
#define HWIO_PERIPH_SE3_LM_UART_CYCLES_TO_CTS_OVERRIDE_LM_UART_CYCLES_TO_CTS_OVERRIDE_SHFT                 0x0

#define HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_ADDR(x)                                                   ((x) + 0x00000178)
#define HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_RMSK                                                           0x3ff
#define HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_ADDR(x))
#define HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_IN(x))
#define HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_CHAR_HUNT_PATTERN_BMSK                                         0x3ff
#define HWIO_PERIPH_SE3_UART_RX_CHAR_HUNT_CHAR_HUNT_PATTERN_SHFT                                           0x0

#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_ADDR(x)                                                   ((x) + 0x00000180)
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_RMSK                                                            0x17
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_UART_PARITY_EN_BMSK                                             0x10
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_UART_PARITY_EN_SHFT                                              0x4
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_UART_RX_INSERT_STATUS_BIT_BMSK                                   0x4
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_UART_RX_INSERT_STATUS_BIT_SHFT                                   0x2
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_LM_UART_LOOPBACK_BMSK                                            0x2
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_LM_UART_LOOPBACK_SHFT                                            0x1
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_LM_UART_EN_BMSK                                                  0x1
#define HWIO_PERIPH_SE3_UART_RX_TRANS_CFG_LM_UART_EN_SHFT                                                  0x0

#define HWIO_PERIPH_SE3_UART_RX_WORD_LEN_ADDR(x)                                                    ((x) + 0x0000018c)
#define HWIO_PERIPH_SE3_UART_RX_WORD_LEN_RMSK                                                            0x3ff
#define HWIO_PERIPH_SE3_UART_RX_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_RX_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE3_UART_RX_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_RX_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_RX_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_RX_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_RX_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_RX_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_RX_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE3_UART_RX_WORD_LEN_UART_RX_WORD_LEN_BMSK                                           0x3ff
#define HWIO_PERIPH_SE3_UART_RX_WORD_LEN_UART_RX_WORD_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_ADDR(x)                                                    ((x) + 0x00000190)
#define HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_ADDR(x))
#define HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_ADDR(x), m)
#define HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_ADDR(x),v)
#define HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_ADDR(x),m,v,HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_IN(x))
#define HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_S_GP_CNT1_BMSK                                               0xffffff
#define HWIO_PERIPH_SE3_LM_UART_S_GP_CNT_S_GP_CNT1_SHFT                                                    0x0

#define HWIO_PERIPH_SE3_UART_RX_STALE_CNT_ADDR(x)                                                   ((x) + 0x00000194)
#define HWIO_PERIPH_SE3_UART_RX_STALE_CNT_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE3_UART_RX_STALE_CNT_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_RX_STALE_CNT_ADDR(x))
#define HWIO_PERIPH_SE3_UART_RX_STALE_CNT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_RX_STALE_CNT_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_RX_STALE_CNT_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_RX_STALE_CNT_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_RX_STALE_CNT_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_RX_STALE_CNT_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_RX_STALE_CNT_IN(x))
#define HWIO_PERIPH_SE3_UART_RX_STALE_CNT_UART_RX_STALE_CNT_BMSK                                      0xffffff
#define HWIO_PERIPH_SE3_UART_RX_STALE_CNT_UART_RX_STALE_CNT_SHFT                                           0x0

#define HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_ADDR(x)                                                  ((x) + 0x000001a4)
#define HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_RMSK                                                            0x7
#define HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_IN(x))
#define HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_TX_PAR_MODE_BMSK                                                0x6
#define HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_TX_PAR_MODE_SHFT                                                0x1
#define HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_TX_PAR_CALC_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE3_UART_TX_PARITY_CFG_TX_PAR_CALC_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_ADDR(x)                                                  ((x) + 0x000001a8)
#define HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_RMSK                                                            0x7
#define HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_IN(x))
#define HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_RX_PAR_MODE_BMSK                                                0x6
#define HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_RX_PAR_MODE_SHFT                                                0x1
#define HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_RX_PAR_CALC_EN_BMSK                                             0x1
#define HWIO_PERIPH_SE3_UART_RX_PARITY_CFG_RX_PAR_CALC_EN_SHFT                                             0x0

#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_ADDR(x)                                                     ((x) + 0x000001ac)
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_RMSK                                                        0x80000003
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_UART_MANUAL_RFR_ADDR(x))
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_UART_MANUAL_RFR_ADDR(x), m)
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_UART_MANUAL_RFR_ADDR(x),v)
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_UART_MANUAL_RFR_ADDR(x),m,v,HWIO_PERIPH_SE3_UART_MANUAL_RFR_IN(x))
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_UART_MANUAL_RFR_EN_BMSK                                     0x80000000
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_UART_MANUAL_RFR_EN_SHFT                                           0x1f
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_UART_RFR_NOT_READY_BMSK                                            0x2
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_UART_RFR_NOT_READY_SHFT                                            0x1
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_UART_RFR_READY_BMSK                                                0x1
#define HWIO_PERIPH_SE3_UART_MANUAL_RFR_UART_RFR_READY_SHFT                                                0x0

#define HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_ADDR(x)                                                     ((x) + 0x00000170)
#define HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_RMSK                                                          0xffffff
#define HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_ADDR(x))
#define HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_ADDR(x),m,v,HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_IN(x))
#define HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_AFC_PRE_CMD_DLY_BMSK                                          0xffffff
#define HWIO_PERIPH_SE3_AFC_PRE_CMD_DLY_AFC_PRE_CMD_DLY_SHFT                                               0x0

#define HWIO_PERIPH_SE3_SPI_CPHA_ADDR(x)                                                            ((x) + 0x00000124)
#define HWIO_PERIPH_SE3_SPI_CPHA_RMSK                                                                      0xf
#define HWIO_PERIPH_SE3_SPI_CPHA_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_CPHA_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_CPHA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_CPHA_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_CPHA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_CPHA_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_CPHA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_CPHA_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_CPHA_IN(x))
#define HWIO_PERIPH_SE3_SPI_CPHA_CPHA_BMSK                                                                 0xf
#define HWIO_PERIPH_SE3_SPI_CPHA_CPHA_SHFT                                                                 0x0

#define HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_ADDR(x)                                                    ((x) + 0x0000012c)
#define HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_RMSK                                                              0x3
#define HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_IN(x))
#define HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_LOOPBACK_MODE_BMSK                                                0x3
#define HWIO_PERIPH_SE3_SPI_LOOPBACK_CFG_LOOPBACK_MODE_SHFT                                                0x0

#define HWIO_PERIPH_SE3_SPI_CPOL_ADDR(x)                                                            ((x) + 0x00000130)
#define HWIO_PERIPH_SE3_SPI_CPOL_RMSK                                                                      0x4
#define HWIO_PERIPH_SE3_SPI_CPOL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_CPOL_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_CPOL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_CPOL_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_CPOL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_CPOL_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_CPOL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_CPOL_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_CPOL_IN(x))
#define HWIO_PERIPH_SE3_SPI_CPOL_CPOL_BMSK                                                                 0x4
#define HWIO_PERIPH_SE3_SPI_CPOL_CPOL_SHFT                                                                 0x2

#define HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_ADDR(x)                                                ((x) + 0x0000014c)
#define HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_RMSK                                                          0xf
#define HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_IN(x))
#define HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_CS_DEMUX_OUTPUT_INV_BMSK                                      0xf
#define HWIO_PERIPH_SE3_SPI_DEMUX_OUTPUT_INV_CS_DEMUX_OUTPUT_INV_SHFT                                      0x0

#define HWIO_PERIPH_SE3_SPI_DEMUX_SEL_ADDR(x)                                                       ((x) + 0x00000150)
#define HWIO_PERIPH_SE3_SPI_DEMUX_SEL_RMSK                                                                0x1f
#define HWIO_PERIPH_SE3_SPI_DEMUX_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_DEMUX_SEL_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_DEMUX_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_DEMUX_SEL_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_DEMUX_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_DEMUX_SEL_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_DEMUX_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_DEMUX_SEL_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_DEMUX_SEL_IN(x))
#define HWIO_PERIPH_SE3_SPI_DEMUX_SEL_CS_DEMUX_FW_EN_BMSK                                                 0x10
#define HWIO_PERIPH_SE3_SPI_DEMUX_SEL_CS_DEMUX_FW_EN_SHFT                                                  0x4
#define HWIO_PERIPH_SE3_SPI_DEMUX_SEL_CS_DEMUX_SEL_BMSK                                                    0xf
#define HWIO_PERIPH_SE3_SPI_DEMUX_SEL_CS_DEMUX_SEL_SHFT                                                    0x0

#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_ADDR(x)                                                       ((x) + 0x0000015c)
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_RMSK                                                                 0xe
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_TRANS_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_TRANS_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_TRANS_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_TRANS_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_TRANS_CFG_IN(x))
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_SPI_NOT_USED_CFG2_BMSK                                               0x8
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_SPI_NOT_USED_CFG2_SHFT                                               0x3
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_SPI_NOT_USED_CFG1_BMSK                                               0x4
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_SPI_NOT_USED_CFG1_SHFT                                               0x2
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_SPI_CS_TOGGLE_BMSK                                                   0x2
#define HWIO_PERIPH_SE3_SPI_TRANS_CFG_SPI_CS_TOGGLE_SHFT                                                   0x1

#define HWIO_PERIPH_SE3_SPI_WORD_LEN_ADDR(x)                                                        ((x) + 0x00000168)
#define HWIO_PERIPH_SE3_SPI_WORD_LEN_RMSK                                                                0x3ff
#define HWIO_PERIPH_SE3_SPI_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE3_SPI_WORD_LEN_SPI_WORD_LEN_BMSK                                                   0x3ff
#define HWIO_PERIPH_SE3_SPI_WORD_LEN_SPI_WORD_LEN_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x0000016c)
#define HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_SPI_TX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE3_SPI_TX_TRANS_LEN_SPI_TX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x00000170)
#define HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_SPI_RX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE3_SPI_RX_TRANS_LEN_SPI_RX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_ADDR(x)                                                ((x) + 0x00000174)
#define HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_RMSK                                                     0xffffff
#define HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_IN(x))
#define HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_SPI_PRE_POST_CMD_DLY_BMSK                                0xffffff
#define HWIO_PERIPH_SE3_SPI_PRE_POST_CMD_DLY_SPI_PRE_POST_CMD_DLY_SHFT                                     0x0

#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_ADDR(x)                                                 ((x) + 0x00000178)
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_RMSK                                                    0x3fffffff
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_IN(x))
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_SPI_PIPE_DLY_TPM_BMSK                                   0x3ff00000
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_SPI_PIPE_DLY_TPM_SHFT                                         0x14
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_SPI_CS_CLK_DLY_BMSK                                        0xffc00
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_SPI_CS_CLK_DLY_SHFT                                            0xa
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_SPI_INTER_WORDS_DLY_BMSK                                     0x3ff
#define HWIO_PERIPH_SE3_SPI_DELAYS_COUNTERS_SPI_INTER_WORDS_DLY_SHFT                                       0x0

#define HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_ADDR(x)                                                  ((x) + 0x00000168)
#define HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_RMSK                                                          0x3ff
#define HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_IN(x))
#define HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_SPI_SLAVE_WORD_LEN_BMSK                                       0x3ff
#define HWIO_PERIPH_SE3_SPI_SLAVE_WORD_LEN_SPI_SLAVE_WORD_LEN_SHFT                                         0x0

#define HWIO_PERIPH_SE3_SPI_SLAVE_EN_ADDR(x)                                                        ((x) + 0x000001bc)
#define HWIO_PERIPH_SE3_SPI_SLAVE_EN_RMSK                                                                  0x1
#define HWIO_PERIPH_SE3_SPI_SLAVE_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SPI_SLAVE_EN_ADDR(x))
#define HWIO_PERIPH_SE3_SPI_SLAVE_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SPI_SLAVE_EN_ADDR(x), m)
#define HWIO_PERIPH_SE3_SPI_SLAVE_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SPI_SLAVE_EN_ADDR(x),v)
#define HWIO_PERIPH_SE3_SPI_SLAVE_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SPI_SLAVE_EN_ADDR(x),m,v,HWIO_PERIPH_SE3_SPI_SLAVE_EN_IN(x))
#define HWIO_PERIPH_SE3_SPI_SLAVE_EN_SPI_SLAVE_EN_BMSK                                                     0x1
#define HWIO_PERIPH_SE3_SPI_SLAVE_EN_SPI_SLAVE_EN_SHFT                                                     0x0

#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_ADDR(x)                                           ((x) + 0x00000134)
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_RMSK                                                    0x1f
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_ADDR(x))
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_ADDR(x), m)
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_ADDR(x),v)
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_ADDR(x),m,v,HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_IN(x))
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_SDA_NOISE_REJECT_BMSK                                   0x18
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_SDA_NOISE_REJECT_SHFT                                    0x3
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_SCL_NOISE_REJECT_BMSK                                    0x6
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_SCL_NOISE_REJECT_SHFT                                    0x1
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_LOW_PERIOD_NOISE_REJECT_EN_BMSK                          0x1
#define HWIO_PERIPH_SE3_I2C_NOISE_CANCELATION_CTL_LOW_PERIOD_NOISE_REJECT_EN_SHFT                          0x0

#define HWIO_PERIPH_SE3_I2C_MONITOR_CTL_ADDR(x)                                                     ((x) + 0x00000138)
#define HWIO_PERIPH_SE3_I2C_MONITOR_CTL_RMSK                                                               0x1
#define HWIO_PERIPH_SE3_I2C_MONITOR_CTL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_I2C_MONITOR_CTL_ADDR(x))
#define HWIO_PERIPH_SE3_I2C_MONITOR_CTL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_I2C_MONITOR_CTL_ADDR(x), m)
#define HWIO_PERIPH_SE3_I2C_MONITOR_CTL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_I2C_MONITOR_CTL_ADDR(x),v)
#define HWIO_PERIPH_SE3_I2C_MONITOR_CTL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_I2C_MONITOR_CTL_ADDR(x),m,v,HWIO_PERIPH_SE3_I2C_MONITOR_CTL_IN(x))
#define HWIO_PERIPH_SE3_I2C_MONITOR_CTL_SDA_DELAYED_DETECTION_BMSK                                         0x1
#define HWIO_PERIPH_SE3_I2C_MONITOR_CTL_SDA_DELAYED_DETECTION_SHFT                                         0x0

#define HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x0000016c)
#define HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_I2C_TX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE3_I2C_TX_TRANS_LEN_I2C_TX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_ADDR(x)                                                    ((x) + 0x00000170)
#define HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_RMSK                                                         0xffffff
#define HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_ADDR(x))
#define HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_ADDR(x), m)
#define HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_ADDR(x),v)
#define HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_ADDR(x),m,v,HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_IN(x))
#define HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_I2C_RX_TRANS_LEN_BMSK                                        0xffffff
#define HWIO_PERIPH_SE3_I2C_RX_TRANS_LEN_I2C_RX_TRANS_LEN_SHFT                                             0x0

#define HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_ADDR(x)                                                   ((x) + 0x00000174)
#define HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_RMSK                                                        0xffffff
#define HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_ADDR(x))
#define HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_ADDR(x), m)
#define HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_ADDR(x),v)
#define HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_ADDR(x),m,v,HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_IN(x))
#define HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_I2C_DELAY_COUNTER_BMSK                                      0xffffff
#define HWIO_PERIPH_SE3_I2C_DELAY_COUNTER_I2C_DELAY_COUNTER_SHFT                                           0x0

#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_ADDR(x)                                                    ((x) + 0x00000178)
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_RMSK                                                       0x3fffffff
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_ADDR(x))
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_ADDR(x), m)
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_ADDR(x),v)
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_ADDR(x),m,v,HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_IN(x))
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_I2C_SCL_HIGH_COUNTER_BMSK                                  0x3ff00000
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_I2C_SCL_HIGH_COUNTER_SHFT                                        0x14
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_I2C_SCL_LOW_COUNTER_BMSK                                      0xffc00
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_I2C_SCL_LOW_COUNTER_SHFT                                          0xa
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_I2C_SCL_CYCLE_COUNTER_BMSK                                      0x3ff
#define HWIO_PERIPH_SE3_I2C_SCL_COUNTERS_I2C_SCL_CYCLE_COUNTER_SHFT                                        0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE3_GENI4_DATA
 *--------------------------------------------------------------------------*/

#define PERIPH_SE3_GENI4_DATA_REG_BASE                                                   (PERIPH_PERIPH_MOD_BASE      + 0x0008c600)
#define PERIPH_SE3_GENI4_DATA_REG_BASE_SIZE                                              0x600
#define PERIPH_SE3_GENI4_DATA_REG_BASE_USED                                              0x4a0

#define HWIO_PERIPH_SE3_GENI_M_CMD0_ADDR(x)                                              ((x) + 0x00000000)
#define HWIO_PERIPH_SE3_GENI_M_CMD0_RMSK                                                 0xffffffff
#define HWIO_PERIPH_SE3_GENI_M_CMD0_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_M_CMD0_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_M_CMD0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_M_CMD0_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_M_CMD0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_M_CMD0_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_M_CMD0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_M_CMD0_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_M_CMD0_IN(x))
#define HWIO_PERIPH_SE3_GENI_M_CMD0_OPCODE_BMSK                                          0xf8000000
#define HWIO_PERIPH_SE3_GENI_M_CMD0_OPCODE_SHFT                                                0x1b
#define HWIO_PERIPH_SE3_GENI_M_CMD0_PARAM_BMSK                                            0x7ffffff
#define HWIO_PERIPH_SE3_GENI_M_CMD0_PARAM_SHFT                                                  0x0

#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_ADDR(x)                                      ((x) + 0x00000004)
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_RMSK                                                0x7
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_IN(x))
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_M_GENI_CMD_CANCEL_BMSK                              0x4
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_M_GENI_CMD_CANCEL_SHFT                              0x2
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_M_GENI_CMD_ABORT_BMSK                               0x2
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_M_GENI_CMD_ABORT_SHFT                               0x1
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_M_GENI_DISABLE_BMSK                                 0x1
#define HWIO_PERIPH_SE3_GENI_M_CMD_CTRL_REG_M_GENI_DISABLE_SHFT                                 0x0

#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_ADDR(x)                                        ((x) + 0x00000010)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_SEC_IRQ_BMSK                                   0x80000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_SEC_IRQ_SHFT                                         0x1f
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_BMSK                         0x40000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_SHFT                               0x1e
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_TX_FIFO_WR_ERR_BMSK                            0x20000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_TX_FIFO_WR_ERR_SHFT                                  0x1d
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_TX_FIFO_RD_ERR_BMSK                            0x10000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_TX_FIFO_RD_ERR_SHFT                                  0x1c
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_RX_FIFO_LAST_BMSK                               0x8000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_RX_FIFO_LAST_SHFT                                    0x1b
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK                          0x4000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_RX_FIFO_WATERMARK_SHFT                               0x1a
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_RX_FIFO_WR_ERR_BMSK                             0x2000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_RX_FIFO_WR_ERR_SHFT                                  0x19
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_RX_FIFO_RD_ERR_BMSK                             0x1000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_RX_FIFO_RD_ERR_SHFT                                  0x18
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_IO_DATA_ASSERT_BMSK                              0x800000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_IO_DATA_ASSERT_SHFT                                  0x17
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_IO_DATA_DEASSERT_BMSK                            0x400000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_IO_DATA_DEASSERT_SHFT                                0x16
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_TX_FIFO_NOT_EMPTY_BMSK                           0x200000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_TX_FIFO_NOT_EMPTY_SHFT                               0x15
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_HW_IRQ_BMSK                                    0x100000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_HW_IRQ_SHFT                                        0x14
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_7_BMSK                                   0x10000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_7_SHFT                                      0x10
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_6_BMSK                                    0x8000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_6_SHFT                                       0xf
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_5_BMSK                                    0x4000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_5_SHFT                                       0xe
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_4_BMSK                                    0x2000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_4_SHFT                                       0xd
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_3_BMSK                                    0x1000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_3_SHFT                                       0xc
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_2_BMSK                                     0x800
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_2_SHFT                                       0xb
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_1_BMSK                                     0x400
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_1_SHFT                                       0xa
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_0_BMSK                                     0x200
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_IRQ_0_SHFT                                       0x9
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_SYNC_IRQ_0_BMSK                                0x100
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_GP_SYNC_IRQ_0_SHFT                                  0x8
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_RX_IRQ_BMSK                                        0x80
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_RX_IRQ_SHFT                                         0x7
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_TIMESTAMP_BMSK                                     0x40
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_TIMESTAMP_SHFT                                      0x6
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_CMD_ABORT_BMSK                                     0x20
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_CMD_ABORT_SHFT                                      0x5
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_CMD_CANCEL_BMSK                                    0x10
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_CMD_CANCEL_SHFT                                     0x4
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_CMD_FAILURE_BMSK                                    0x8
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_CMD_FAILURE_SHFT                                    0x3
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_ILLEGAL_CMD_BMSK                                    0x4
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_ILLEGAL_CMD_SHFT                                    0x2
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_CMD_OVERRUN_BMSK                                    0x2
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_CMD_OVERRUN_SHFT                                    0x1
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_CMD_DONE_BMSK                                       0x1
#define HWIO_PERIPH_SE3_GENI_M_IRQ_STATUS_M_CMD_DONE_SHFT                                       0x0

#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_ADDR(x)                                        ((x) + 0x00000014)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_SEC_IRQ_EN_BMSK                                0x80000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_SEC_IRQ_EN_SHFT                                      0x1f
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_TX_FIFO_WATERMARK_EN_BMSK                      0x40000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_TX_FIFO_WATERMARK_EN_SHFT                            0x1e
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_TX_FIFO_WR_ERR_EN_BMSK                         0x20000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_TX_FIFO_WR_ERR_EN_SHFT                               0x1d
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_TX_FIFO_RD_ERR_EN_BMSK                         0x10000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_TX_FIFO_RD_ERR_EN_SHFT                               0x1c
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_RX_FIFO_LAST_EN_BMSK                            0x8000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_RX_FIFO_LAST_EN_SHFT                                 0x1b
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_BMSK                       0x4000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_SHFT                            0x1a
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_BMSK                          0x2000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_SHFT                               0x19
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_BMSK                          0x1000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_SHFT                               0x18
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_IO_DATA_ASSERT_EN_BMSK                           0x800000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_IO_DATA_ASSERT_EN_SHFT                               0x17
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_IO_DATA_DEASSERT_EN_BMSK                         0x400000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_IO_DATA_DEASSERT_EN_SHFT                             0x16
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_TX_FIFO_NOT_EMPTY_EN_BMSK                        0x200000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_TX_FIFO_NOT_EMPTY_EN_SHFT                            0x15
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_HW_IRQ_EN_BMSK                                 0x100000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_HW_IRQ_EN_SHFT                                     0x14
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_7_EN_BMSK                                0x10000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_7_EN_SHFT                                   0x10
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_6_EN_BMSK                                 0x8000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_6_EN_SHFT                                    0xf
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_5_EN_BMSK                                 0x4000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_5_EN_SHFT                                    0xe
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_4_EN_BMSK                                 0x2000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_4_EN_SHFT                                    0xd
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_3_EN_BMSK                                 0x1000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_3_EN_SHFT                                    0xc
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_2_EN_BMSK                                  0x800
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_2_EN_SHFT                                    0xb
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_1_EN_BMSK                                  0x400
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_1_EN_SHFT                                    0xa
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_0_EN_BMSK                                  0x200
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_IRQ_0_EN_SHFT                                    0x9
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_SYNC_IRQ_0_EN_BMSK                             0x100
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_GP_SYNC_IRQ_0_EN_SHFT                               0x8
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_RX_IRQ_EN_BMSK                                     0x80
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_RX_IRQ_EN_SHFT                                      0x7
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_TIMESTAMP_EN_BMSK                                  0x40
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_TIMESTAMP_EN_SHFT                                   0x6
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_CMD_ABORT_EN_BMSK                                  0x20
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_CMD_ABORT_EN_SHFT                                   0x5
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_CMD_CANCEL_EN_BMSK                                 0x10
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_CMD_CANCEL_EN_SHFT                                  0x4
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_CMD_FAILURE_EN_BMSK                                 0x8
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_CMD_FAILURE_EN_SHFT                                 0x3
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_ILLEGAL_CMD_EN_BMSK                                 0x4
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_ILLEGAL_CMD_EN_SHFT                                 0x2
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_CMD_OVERRUN_EN_BMSK                                 0x2
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_CMD_OVERRUN_EN_SHFT                                 0x1
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_CMD_DONE_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE3_GENI_M_IRQ_ENABLE_M_CMD_DONE_EN_SHFT                                    0x0

#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_ADDR(x)                                         ((x) + 0x00000018)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_RMSK                                            0xfff1ffff
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_SEC_IRQ_CLEAR_BMSK                              0x80000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_SEC_IRQ_CLEAR_SHFT                                    0x1f
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_TX_FIFO_WATERMARK_CLEAR_BMSK                    0x40000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_TX_FIFO_WATERMARK_CLEAR_SHFT                          0x1e
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_TX_FIFO_WR_ERR_CLEAR_BMSK                       0x20000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_TX_FIFO_WR_ERR_CLEAR_SHFT                             0x1d
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_TX_FIFO_RD_ERR_CLEAR_BMSK                       0x10000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_TX_FIFO_RD_ERR_CLEAR_SHFT                             0x1c
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_BMSK                          0x8000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_SHFT                               0x1b
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_BMSK                     0x4000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_SHFT                          0x1a
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_BMSK                        0x2000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_SHFT                             0x19
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_BMSK                        0x1000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_SHFT                             0x18
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_BMSK                         0x800000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_SHFT                             0x17
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_BMSK                       0x400000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_SHFT                           0x16
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_TX_FIFO_NOT_EMPTY_CLEAR_BMSK                      0x200000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_TX_FIFO_NOT_EMPTY_CLEAR_SHFT                          0x15
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_HW_IRQ_CLEAR_BMSK                               0x100000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_HW_IRQ_CLEAR_SHFT                                   0x14
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_7_CLEAR_BMSK                              0x10000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_7_CLEAR_SHFT                                 0x10
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_6_CLEAR_BMSK                               0x8000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_6_CLEAR_SHFT                                  0xf
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_5_CLEAR_BMSK                               0x4000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_5_CLEAR_SHFT                                  0xe
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_4_CLEAR_BMSK                               0x2000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_4_CLEAR_SHFT                                  0xd
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_3_CLEAR_BMSK                               0x1000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_3_CLEAR_SHFT                                  0xc
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_2_CLEAR_BMSK                                0x800
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_2_CLEAR_SHFT                                  0xb
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_1_CLEAR_BMSK                                0x400
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_1_CLEAR_SHFT                                  0xa
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_0_CLEAR_BMSK                                0x200
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_IRQ_0_CLEAR_SHFT                                  0x9
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_SYNC_IRQ_0_CLEAR_BMSK                           0x100
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_GP_SYNC_IRQ_0_CLEAR_SHFT                             0x8
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_RX_IRQ_CLEAR_BMSK                                   0x80
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_RX_IRQ_CLEAR_SHFT                                    0x7
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_TIMESTAMP_CLEAR_BMSK                                0x40
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_TIMESTAMP_CLEAR_SHFT                                 0x6
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_CMD_ABORT_CLEAR_BMSK                                0x20
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_CMD_ABORT_CLEAR_SHFT                                 0x5
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_CMD_CANCEL_CLEAR_BMSK                               0x10
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_CMD_CANCEL_CLEAR_SHFT                                0x4
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_CMD_FAILURE_CLEAR_BMSK                               0x8
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_CMD_FAILURE_CLEAR_SHFT                               0x3
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_ILLEGAL_CMD_CLEAR_BMSK                               0x4
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_ILLEGAL_CMD_CLEAR_SHFT                               0x2
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_CMD_OVERRUN_CLEAR_BMSK                               0x2
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_CMD_OVERRUN_CLEAR_SHFT                               0x1
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_CMD_DONE_CLEAR_BMSK                                  0x1
#define HWIO_PERIPH_SE3_GENI_M_IRQ_CLEAR_M_CMD_DONE_CLEAR_SHFT                                  0x0

#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_ADDR(x)                                        ((x) + 0x0000001c)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_RMSK                                           0xfff1ffff
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_SEC_IRQ_EN_SET_BMSK                            0x80000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_SEC_IRQ_EN_SET_SHFT                                  0x1f
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_TX_FIFO_WATERMARK_EN_SET_BMSK                  0x40000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_TX_FIFO_WATERMARK_EN_SET_SHFT                        0x1e
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_TX_FIFO_WR_ERR_EN_SET_BMSK                     0x20000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_TX_FIFO_WR_ERR_EN_SET_SHFT                           0x1d
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_TX_FIFO_RD_ERR_EN_SET_BMSK                     0x10000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_TX_FIFO_RD_ERR_EN_SET_SHFT                           0x1c
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_BMSK                        0x8000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_SHFT                             0x1b
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_BMSK                   0x4000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_SHFT                        0x1a
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_BMSK                      0x2000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_SHFT                           0x19
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_BMSK                      0x1000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_SHFT                           0x18
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_BMSK                       0x800000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_SHFT                           0x17
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_BMSK                     0x400000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_SHFT                         0x16
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_TX_FIFO_NOT_EMPTY_EN_SET_BMSK                    0x200000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_TX_FIFO_NOT_EMPTY_EN_SET_SHFT                        0x15
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_HW_IRQ_EN_SET_BMSK                             0x100000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_HW_IRQ_EN_SET_SHFT                                 0x14
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_7_EN_SET_BMSK                            0x10000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_7_EN_SET_SHFT                               0x10
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_6_EN_SET_BMSK                             0x8000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_6_EN_SET_SHFT                                0xf
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_5_EN_SET_BMSK                             0x4000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_5_EN_SET_SHFT                                0xe
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_4_EN_SET_BMSK                             0x2000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_4_EN_SET_SHFT                                0xd
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_3_EN_SET_BMSK                             0x1000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_3_EN_SET_SHFT                                0xc
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_2_EN_SET_BMSK                              0x800
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_2_EN_SET_SHFT                                0xb
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_1_EN_SET_BMSK                              0x400
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_1_EN_SET_SHFT                                0xa
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_0_EN_SET_BMSK                              0x200
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_IRQ_0_EN_SET_SHFT                                0x9
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_SYNC_IRQ_0_EN_SET_BMSK                         0x100
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_GP_SYNC_IRQ_0_EN_SET_SHFT                           0x8
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_RX_IRQ_EN_SET_BMSK                                 0x80
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_RX_IRQ_EN_SET_SHFT                                  0x7
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_TIMESTAMP_EN_SET_BMSK                              0x40
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_TIMESTAMP_EN_SET_SHFT                               0x6
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_CMD_ABORT_EN_SET_BMSK                              0x20
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_CMD_ABORT_EN_SET_SHFT                               0x5
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_CMD_CANCEL_EN_SET_BMSK                             0x10
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_CMD_CANCEL_EN_SET_SHFT                              0x4
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_CMD_FAILURE_EN_SET_BMSK                             0x8
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_CMD_FAILURE_EN_SET_SHFT                             0x3
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_ILLEGAL_CMD_EN_SET_BMSK                             0x4
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_ILLEGAL_CMD_EN_SET_SHFT                             0x2
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_CMD_OVERRUN_EN_SET_BMSK                             0x2
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_CMD_OVERRUN_EN_SET_SHFT                             0x1
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_CMD_DONE_EN_SET_BMSK                                0x1
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_SET_M_CMD_DONE_EN_SET_SHFT                                0x0

#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_ADDR(x)                                      ((x) + 0x00000020)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_RMSK                                         0xfff1ffff
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_SEC_IRQ_EN_CLEAR_BMSK                        0x80000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_SEC_IRQ_EN_CLEAR_SHFT                              0x1f
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WATERMARK_EN_CLEAR_BMSK              0x40000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1e
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WR_ERR_EN_CLEAR_BMSK                 0x20000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_TX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x1d
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_TX_FIFO_RD_ERR_EN_CLEAR_BMSK                 0x10000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_TX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x1c
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_BMSK                    0x8000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_SHFT                         0x1b
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_BMSK               0x4000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1a
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_BMSK                  0x2000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x19
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_BMSK                  0x1000000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x18
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_BMSK                   0x800000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_SHFT                       0x17
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_BMSK                 0x400000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_SHFT                     0x16
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_TX_FIFO_NOT_EMPTY_EN_CLEAR_BMSK                0x200000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_TX_FIFO_NOT_EMPTY_EN_CLEAR_SHFT                    0x15
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_HW_IRQ_EN_CLEAR_BMSK                         0x100000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_HW_IRQ_EN_CLEAR_SHFT                             0x14
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_7_EN_CLEAR_BMSK                        0x10000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_7_EN_CLEAR_SHFT                           0x10
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_6_EN_CLEAR_BMSK                         0x8000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_6_EN_CLEAR_SHFT                            0xf
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_5_EN_CLEAR_BMSK                         0x4000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_5_EN_CLEAR_SHFT                            0xe
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_4_EN_CLEAR_BMSK                         0x2000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_4_EN_CLEAR_SHFT                            0xd
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_3_EN_CLEAR_BMSK                         0x1000
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_3_EN_CLEAR_SHFT                            0xc
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_2_EN_CLEAR_BMSK                          0x800
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_2_EN_CLEAR_SHFT                            0xb
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_1_EN_CLEAR_BMSK                          0x400
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_1_EN_CLEAR_SHFT                            0xa
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_0_EN_CLEAR_BMSK                          0x200
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_IRQ_0_EN_CLEAR_SHFT                            0x9
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_SYNC_IRQ_0_EN_CLEAR_BMSK                     0x100
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_GP_SYNC_IRQ_0_EN_CLEAR_SHFT                       0x8
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_RX_IRQ_EN_CLEAR_BMSK                             0x80
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_RX_IRQ_EN_CLEAR_SHFT                              0x7
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_TIMESTAMP_EN_CLEAR_BMSK                          0x40
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_TIMESTAMP_EN_CLEAR_SHFT                           0x6
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_CMD_ABORT_EN_CLEAR_BMSK                          0x20
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_CMD_ABORT_EN_CLEAR_SHFT                           0x5
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_CMD_CANCEL_EN_CLEAR_BMSK                         0x10
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_CMD_CANCEL_EN_CLEAR_SHFT                          0x4
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_CMD_FAILURE_EN_CLEAR_BMSK                         0x8
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_CMD_FAILURE_EN_CLEAR_SHFT                         0x3
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_ILLEGAL_CMD_EN_CLEAR_BMSK                         0x4
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_ILLEGAL_CMD_EN_CLEAR_SHFT                         0x2
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_CMD_OVERRUN_EN_CLEAR_BMSK                         0x2
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_CMD_OVERRUN_EN_CLEAR_SHFT                         0x1
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_CMD_DONE_EN_CLEAR_BMSK                            0x1
#define HWIO_PERIPH_SE3_GENI_M_IRQ_EN_CLEAR_M_CMD_DONE_EN_CLEAR_SHFT                            0x0

#define HWIO_PERIPH_SE3_GENI_M_CMD_ERR_STATUS_ADDR(x)                                    ((x) + 0x00000024)
#define HWIO_PERIPH_SE3_GENI_M_CMD_ERR_STATUS_RMSK                                              0xf
#define HWIO_PERIPH_SE3_GENI_M_CMD_ERR_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_M_CMD_ERR_STATUS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_M_CMD_ERR_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_M_CMD_ERR_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_M_CMD_ERR_STATUS_GENI_M_CMD_ERR_CODE_BMSK                          0xf
#define HWIO_PERIPH_SE3_GENI_M_CMD_ERR_STATUS_GENI_M_CMD_ERR_CODE_SHFT                          0x0

#define HWIO_PERIPH_SE3_GENI_M_FW_ERR_STATUS_ADDR(x)                                     ((x) + 0x00000028)
#define HWIO_PERIPH_SE3_GENI_M_FW_ERR_STATUS_RMSK                                               0xf
#define HWIO_PERIPH_SE3_GENI_M_FW_ERR_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_M_FW_ERR_STATUS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_M_FW_ERR_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_M_FW_ERR_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_M_FW_ERR_STATUS_GENI_M_FW_ERR_CODE_BMSK                            0xf
#define HWIO_PERIPH_SE3_GENI_M_FW_ERR_STATUS_GENI_M_FW_ERR_CODE_SHFT                            0x0

#define HWIO_PERIPH_SE3_GENI_S_CMD0_ADDR(x)                                              ((x) + 0x00000030)
#define HWIO_PERIPH_SE3_GENI_S_CMD0_RMSK                                                 0xffffffff
#define HWIO_PERIPH_SE3_GENI_S_CMD0_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_S_CMD0_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_S_CMD0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_S_CMD0_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_S_CMD0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_S_CMD0_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_S_CMD0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_S_CMD0_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_S_CMD0_IN(x))
#define HWIO_PERIPH_SE3_GENI_S_CMD0_OPCODE_BMSK                                          0xf8000000
#define HWIO_PERIPH_SE3_GENI_S_CMD0_OPCODE_SHFT                                                0x1b
#define HWIO_PERIPH_SE3_GENI_S_CMD0_PARAM_BMSK                                            0x7ffffff
#define HWIO_PERIPH_SE3_GENI_S_CMD0_PARAM_SHFT                                                  0x0

#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_ADDR(x)                                      ((x) + 0x00000034)
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_RMSK                                                0x7
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_IN(x))
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_S_GENI_CMD_CANCEL_BMSK                              0x4
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_S_GENI_CMD_CANCEL_SHFT                              0x2
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_S_GENI_CMD_ABORT_BMSK                               0x2
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_S_GENI_CMD_ABORT_SHFT                               0x1
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_S_GENI_DISABLE_BMSK                                 0x1
#define HWIO_PERIPH_SE3_GENI_S_CMD_CTRL_REG_S_GENI_DISABLE_SHFT                                 0x0

#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_ADDR(x)                                        ((x) + 0x00000040)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_RX_FIFO_LAST_BMSK                               0x8000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_RX_FIFO_LAST_SHFT                                    0x1b
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK                          0x4000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_SHFT                               0x1a
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_RX_FIFO_WR_ERR_BMSK                             0x2000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_RX_FIFO_WR_ERR_SHFT                                  0x19
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_RX_FIFO_RD_ERR_BMSK                             0x1000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_RX_FIFO_RD_ERR_SHFT                                  0x18
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_IO_DATA_ASSERT_BMSK                              0x800000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_IO_DATA_ASSERT_SHFT                                  0x17
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_IO_DATA_DEASSERT_BMSK                            0x400000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_IO_DATA_DEASSERT_SHFT                                0x16
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_7_BMSK                                   0x10000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_7_SHFT                                      0x10
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_6_BMSK                                    0x8000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_6_SHFT                                       0xf
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_5_BMSK                                    0x4000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_5_SHFT                                       0xe
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_4_BMSK                                    0x2000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_4_SHFT                                       0xd
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_3_BMSK                                    0x1000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_3_SHFT                                       0xc
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_2_BMSK                                     0x800
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_2_SHFT                                       0xb
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_1_BMSK                                     0x400
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_1_SHFT                                       0xa
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_0_BMSK                                     0x200
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_IRQ_0_SHFT                                       0x9
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_SYNC_IRQ_0_BMSK                                0x100
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_GP_SYNC_IRQ_0_SHFT                                  0x8
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_CMD_ABORT_BMSK                                     0x20
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_CMD_ABORT_SHFT                                      0x5
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_CMD_CANCEL_BMSK                                    0x10
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_CMD_CANCEL_SHFT                                     0x4
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_CMD_FAILURE_BMSK                                    0x8
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_CMD_FAILURE_SHFT                                    0x3
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_ILLEGAL_CMD_BMSK                                    0x4
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_ILLEGAL_CMD_SHFT                                    0x2
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_CMD_OVERRUN_BMSK                                    0x2
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_CMD_OVERRUN_SHFT                                    0x1
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_CMD_DONE_BMSK                                       0x1
#define HWIO_PERIPH_SE3_GENI_S_IRQ_STATUS_S_CMD_DONE_SHFT                                       0x0

#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_ADDR(x)                                        ((x) + 0x00000044)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_RX_FIFO_LAST_EN_BMSK                            0x8000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_RX_FIFO_LAST_EN_SHFT                                 0x1b
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_BMSK                       0x4000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_SHFT                            0x1a
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_BMSK                          0x2000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_SHFT                               0x19
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_BMSK                          0x1000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_SHFT                               0x18
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_IO_DATA_ASSERT_EN_BMSK                           0x800000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_IO_DATA_ASSERT_EN_SHFT                               0x17
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_IO_DATA_DEASSERT_EN_BMSK                         0x400000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_IO_DATA_DEASSERT_EN_SHFT                             0x16
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_7_EN_BMSK                                0x10000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_7_EN_SHFT                                   0x10
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_6_EN_BMSK                                 0x8000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_6_EN_SHFT                                    0xf
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_5_EN_BMSK                                 0x4000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_5_EN_SHFT                                    0xe
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_4_EN_BMSK                                 0x2000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_4_EN_SHFT                                    0xd
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_3_EN_BMSK                                 0x1000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_3_EN_SHFT                                    0xc
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_2_EN_BMSK                                  0x800
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_2_EN_SHFT                                    0xb
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_1_EN_BMSK                                  0x400
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_1_EN_SHFT                                    0xa
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_0_EN_BMSK                                  0x200
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_IRQ_0_EN_SHFT                                    0x9
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_SYNC_IRQ_0_EN_BMSK                             0x100
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_GP_SYNC_IRQ_0_EN_SHFT                               0x8
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_CMD_ABORT_EN_BMSK                                  0x20
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_CMD_ABORT_EN_SHFT                                   0x5
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_CMD_CANCEL_EN_BMSK                                 0x10
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_CMD_CANCEL_EN_SHFT                                  0x4
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_CMD_FAILURE_EN_BMSK                                 0x8
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_CMD_FAILURE_EN_SHFT                                 0x3
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_ILLEGAL_CMD_EN_BMSK                                 0x4
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_ILLEGAL_CMD_EN_SHFT                                 0x2
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_CMD_OVERRUN_EN_BMSK                                 0x2
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_CMD_OVERRUN_EN_SHFT                                 0x1
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_CMD_DONE_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE3_GENI_S_IRQ_ENABLE_S_CMD_DONE_EN_SHFT                                    0x0

#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_ADDR(x)                                         ((x) + 0x00000048)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_RMSK                                             0xfc1ff3f
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_BMSK                          0x8000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_SHFT                               0x1b
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_BMSK                     0x4000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_SHFT                          0x1a
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_BMSK                        0x2000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_SHFT                             0x19
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_BMSK                        0x1000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_SHFT                             0x18
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_BMSK                         0x800000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_SHFT                             0x17
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_BMSK                       0x400000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_SHFT                           0x16
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_7_CLEAR_BMSK                              0x10000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_7_CLEAR_SHFT                                 0x10
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_6_CLEAR_BMSK                               0x8000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_6_CLEAR_SHFT                                  0xf
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_5_CLEAR_BMSK                               0x4000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_5_CLEAR_SHFT                                  0xe
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_4_CLEAR_BMSK                               0x2000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_4_CLEAR_SHFT                                  0xd
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_3_CLEAR_BMSK                               0x1000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_3_CLEAR_SHFT                                  0xc
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_2_CLEAR_BMSK                                0x800
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_2_CLEAR_SHFT                                  0xb
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_1_CLEAR_BMSK                                0x400
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_1_CLEAR_SHFT                                  0xa
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_0_CLEAR_BMSK                                0x200
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_IRQ_0_CLEAR_SHFT                                  0x9
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_SYNC_IRQ_0_CLEAR_BMSK                           0x100
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_GP_SYNC_IRQ_0_CLEAR_SHFT                             0x8
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_CMD_ABORT_CLEAR_BMSK                                0x20
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_CMD_ABORT_CLEAR_SHFT                                 0x5
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_CMD_CANCEL_CLEAR_BMSK                               0x10
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_CMD_CANCEL_CLEAR_SHFT                                0x4
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_CMD_FAILURE_CLEAR_BMSK                               0x8
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_CMD_FAILURE_CLEAR_SHFT                               0x3
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_ILLEGAL_CMD_CLEAR_BMSK                               0x4
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_ILLEGAL_CMD_CLEAR_SHFT                               0x2
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_CMD_OVERRUN_CLEAR_BMSK                               0x2
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_CMD_OVERRUN_CLEAR_SHFT                               0x1
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_CMD_DONE_CLEAR_BMSK                                  0x1
#define HWIO_PERIPH_SE3_GENI_S_IRQ_CLEAR_S_CMD_DONE_CLEAR_SHFT                                  0x0

#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_ADDR(x)                                        ((x) + 0x0000004c)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_RMSK                                            0xfc1ff3f
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_BMSK                        0x8000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_RX_FIFO_LAST_EN_SET_SHFT                             0x1b
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_BMSK                   0x4000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_RX_FIFO_WATERMARK_EN_SET_SHFT                        0x1a
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_BMSK                      0x2000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_RX_FIFO_WR_ERR_EN_SET_SHFT                           0x19
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_BMSK                      0x1000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_RX_FIFO_RD_ERR_EN_SET_SHFT                           0x18
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_BMSK                       0x800000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_IO_DATA_ASSERT_EN_SET_SHFT                           0x17
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_BMSK                     0x400000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_IO_DATA_DEASSERT_EN_SET_SHFT                         0x16
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_7_EN_SET_BMSK                            0x10000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_7_EN_SET_SHFT                               0x10
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_6_EN_SET_BMSK                             0x8000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_6_EN_SET_SHFT                                0xf
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_5_EN_SET_BMSK                             0x4000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_5_EN_SET_SHFT                                0xe
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_4_EN_SET_BMSK                             0x2000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_4_EN_SET_SHFT                                0xd
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_3_EN_SET_BMSK                             0x1000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_3_EN_SET_SHFT                                0xc
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_2_EN_SET_BMSK                              0x800
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_2_EN_SET_SHFT                                0xb
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_1_EN_SET_BMSK                              0x400
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_1_EN_SET_SHFT                                0xa
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_0_EN_SET_BMSK                              0x200
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_IRQ_0_EN_SET_SHFT                                0x9
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_SYNC_IRQ_0_EN_SET_BMSK                         0x100
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_GP_SYNC_IRQ_0_EN_SET_SHFT                           0x8
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_CMD_ABORT_EN_SET_BMSK                              0x20
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_CMD_ABORT_EN_SET_SHFT                               0x5
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_CMD_CANCEL_EN_SET_BMSK                             0x10
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_CMD_CANCEL_EN_SET_SHFT                              0x4
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_CMD_FAILURE_EN_SET_BMSK                             0x8
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_CMD_FAILURE_EN_SET_SHFT                             0x3
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_ILLEGAL_CMD_EN_SET_BMSK                             0x4
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_ILLEGAL_CMD_EN_SET_SHFT                             0x2
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_CMD_OVERRUN_EN_SET_BMSK                             0x2
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_CMD_OVERRUN_EN_SET_SHFT                             0x1
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_CMD_DONE_EN_SET_BMSK                                0x1
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_SET_S_CMD_DONE_EN_SET_SHFT                                0x0

#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_ADDR(x)                                      ((x) + 0x00000050)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_RMSK                                          0xfc1ff3f
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_BMSK                    0x8000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_RX_FIFO_LAST_EN_CLEAR_SHFT                         0x1b
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_BMSK               0x4000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WATERMARK_EN_CLEAR_SHFT                    0x1a
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_BMSK                  0x2000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_RX_FIFO_WR_ERR_EN_CLEAR_SHFT                       0x19
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_BMSK                  0x1000000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_RX_FIFO_RD_ERR_EN_CLEAR_SHFT                       0x18
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_BMSK                   0x800000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_IO_DATA_ASSERT_EN_CLEAR_SHFT                       0x17
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_BMSK                 0x400000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_IO_DATA_DEASSERT_EN_CLEAR_SHFT                     0x16
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_7_EN_CLEAR_BMSK                        0x10000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_7_EN_CLEAR_SHFT                           0x10
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_6_EN_CLEAR_BMSK                         0x8000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_6_EN_CLEAR_SHFT                            0xf
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_5_EN_CLEAR_BMSK                         0x4000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_5_EN_CLEAR_SHFT                            0xe
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_4_EN_CLEAR_BMSK                         0x2000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_4_EN_CLEAR_SHFT                            0xd
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_3_EN_CLEAR_BMSK                         0x1000
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_3_EN_CLEAR_SHFT                            0xc
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_2_EN_CLEAR_BMSK                          0x800
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_2_EN_CLEAR_SHFT                            0xb
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_1_EN_CLEAR_BMSK                          0x400
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_1_EN_CLEAR_SHFT                            0xa
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_0_EN_CLEAR_BMSK                          0x200
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_IRQ_0_EN_CLEAR_SHFT                            0x9
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_SYNC_IRQ_0_EN_CLEAR_BMSK                     0x100
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_GP_SYNC_IRQ_0_EN_CLEAR_SHFT                       0x8
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_CMD_ABORT_EN_CLEAR_BMSK                          0x20
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_CMD_ABORT_EN_CLEAR_SHFT                           0x5
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_CMD_CANCEL_EN_CLEAR_BMSK                         0x10
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_CMD_CANCEL_EN_CLEAR_SHFT                          0x4
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_CMD_FAILURE_EN_CLEAR_BMSK                         0x8
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_CMD_FAILURE_EN_CLEAR_SHFT                         0x3
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_ILLEGAL_CMD_EN_CLEAR_BMSK                         0x4
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_ILLEGAL_CMD_EN_CLEAR_SHFT                         0x2
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_CMD_OVERRUN_EN_CLEAR_BMSK                         0x2
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_CMD_OVERRUN_EN_CLEAR_SHFT                         0x1
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_CMD_DONE_EN_CLEAR_BMSK                            0x1
#define HWIO_PERIPH_SE3_GENI_S_IRQ_EN_CLEAR_S_CMD_DONE_EN_CLEAR_SHFT                            0x0

#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_ADDR(x)                                     ((x) + 0x00000060)
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_RMSK                                               0x7
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_M_RX_DATA_IRQ_BMSK                                 0x4
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_M_RX_DATA_IRQ_SHFT                                 0x2
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_M_IO3_IRQ_BMSK                                     0x2
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_M_IO3_IRQ_SHFT                                     0x1
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_M_IO2_IRQ_BMSK                                     0x1
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_STATUS_M_IO2_IRQ_SHFT                                     0x0

#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_ADDR(x)                                     ((x) + 0x00000064)
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_RMSK                                               0x7
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_IN(x))
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_M_RX_DATA_IRQ_EN_BMSK                              0x4
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_M_RX_DATA_IRQ_EN_SHFT                              0x2
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_M_IO3_IRQ_EN_BMSK                                  0x2
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_M_IO3_IRQ_EN_SHFT                                  0x1
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_M_IO2_IRQ_EN_BMSK                                  0x1
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_ENABLE_M_IO2_IRQ_EN_SHFT                                  0x0

#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_CLEAR_ADDR(x)                                      ((x) + 0x00000068)
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_CLEAR_RMSK                                                0x7
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_CLEAR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_M_HW_IRQ_CLEAR_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_CLEAR_M_RX_DATA_IRQ_CLEAR_BMSK                            0x4
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_CLEAR_M_RX_DATA_IRQ_CLEAR_SHFT                            0x2
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_CLEAR_M_IO3_IRQ_CLEAR_BMSK                                0x2
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_CLEAR_M_IO3_IRQ_CLEAR_SHFT                                0x1
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_CLEAR_M_IO2_IRQ_CLEAR_BMSK                                0x1
#define HWIO_PERIPH_SE3_GENI_M_HW_IRQ_CLEAR_M_IO2_IRQ_CLEAR_SHFT                                0x0

#define HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_ADDR(x)                                   ((x) + 0x00000070)
#define HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_RMSK                                             0x3
#define HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_IN(x))
#define HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_HIZ_CTRL_BMSK                          0x2
#define HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_HIZ_CTRL_SHFT                          0x1
#define HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_MODE_EN_BMSK                           0x1
#define HWIO_PERIPH_SE3_GENI_SPMI_GPIO_CONTROL_SPMI_GPIO_MODE_EN_SHFT                           0x0

#define HWIO_PERIPH_SE3_GENI_TX_FIFOn_ADDR(base,n)                                       ((base) + 0x00000100 + 0x4 * (n))
#define HWIO_PERIPH_SE3_GENI_TX_FIFOn_RMSK                                               0xffffffff
#define HWIO_PERIPH_SE3_GENI_TX_FIFOn_MAXn                                                       15
#define HWIO_PERIPH_SE3_GENI_TX_FIFOn_OUTI(base,n,val)    \
        out_dword(HWIO_PERIPH_SE3_GENI_TX_FIFOn_ADDR(base,n),val)
#define HWIO_PERIPH_SE3_GENI_TX_FIFOn_TX_DATA_BMSK                                       0xffffffff
#define HWIO_PERIPH_SE3_GENI_TX_FIFOn_TX_DATA_SHFT                                              0x0

#define HWIO_PERIPH_SE3_GENI_RX_FIFOn_ADDR(base,n)                                       ((base) + 0x00000180 + 0x4 * (n))
#define HWIO_PERIPH_SE3_GENI_RX_FIFOn_RMSK                                               0xffffffff
#define HWIO_PERIPH_SE3_GENI_RX_FIFOn_MAXn                                                       15
#define HWIO_PERIPH_SE3_GENI_RX_FIFOn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_RX_FIFOn_ADDR(base,n), HWIO_PERIPH_SE3_GENI_RX_FIFOn_RMSK)
#define HWIO_PERIPH_SE3_GENI_RX_FIFOn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_RX_FIFOn_ADDR(base,n), mask)
#define HWIO_PERIPH_SE3_GENI_RX_FIFOn_RX_DATA_BMSK                                       0xffffffff
#define HWIO_PERIPH_SE3_GENI_RX_FIFOn_RX_DATA_SHFT                                              0x0

#define HWIO_PERIPH_SE3_GENI_TX_FIFO_STATUS_ADDR(x)                                      ((x) + 0x00000200)
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_STATUS_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_TX_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_TX_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_STATUS_TX_AFIFO_WC_BMSK                             0xf0000000
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_STATUS_TX_AFIFO_WC_SHFT                                   0x1c
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_STATUS_TX_FIFO_WC_BMSK                               0xfffffff
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_STATUS_TX_FIFO_WC_SHFT                                     0x0

#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_ADDR(x)                                      ((x) + 0x00000204)
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_RX_LAST_BMSK                                 0x80000000
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_RX_LAST_SHFT                                       0x1f
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_BMSK                      0x70000000
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_SHFT                            0x1c
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_RX_AFIFO_WC_BMSK                              0xe000000
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_RX_AFIFO_WC_SHFT                                   0x19
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_RX_FIFO_WC_BMSK                               0x1ffffff
#define HWIO_PERIPH_SE3_GENI_RX_FIFO_STATUS_RX_FIFO_WC_SHFT                                     0x0

#define HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_ADDR(x)                                   ((x) + 0x00000208)
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_RMSK                                            0x1f
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_IN(x))
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_TX_FIFO_THRESHOLD_BMSK                          0x1f
#define HWIO_PERIPH_SE3_GENI_TX_FIFO_THRESHOLD_TX_FIFO_THRESHOLD_SHFT                           0x0

#define HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_ADDR(x)                                    ((x) + 0x0000020c)
#define HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_RMSK                                             0x3f
#define HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_TX_WATERMARK_BMSK                                0x3f
#define HWIO_PERIPH_SE3_GENI_TX_WATERMARK_REG_TX_WATERMARK_SHFT                                 0x0

#define HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_ADDR(x)                                    ((x) + 0x00000210)
#define HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_RMSK                                             0x3f
#define HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_RX_WATERMARK_BMSK                                0x3f
#define HWIO_PERIPH_SE3_GENI_RX_WATERMARK_REG_RX_WATERMARK_SHFT                                 0x0

#define HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_ADDR(x)                                ((x) + 0x00000214)
#define HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_RMSK                                         0x3f
#define HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_IN(x))
#define HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_RX_RFR_WATERMARK_BMSK                        0x3f
#define HWIO_PERIPH_SE3_GENI_RX_RFR_WATERMARK_REG_RX_RFR_WATERMARK_SHFT                         0x0

#define HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_ADDR(x)                                       ((x) + 0x00000300)
#define HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_RMSK                                                0x3f
#define HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_IN(x))
#define HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_GP_OUTPUT_BMSK                                      0x3f
#define HWIO_PERIPH_SE3_GENI_GP_OUTPUT_REG_GP_OUTPUT_SHFT                                       0x0

#define HWIO_PERIPH_SE3_GENI_IOS_ADDR(x)                                                 ((x) + 0x00000308)
#define HWIO_PERIPH_SE3_GENI_IOS_RMSK                                                           0x7
#define HWIO_PERIPH_SE3_GENI_IOS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_IOS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_IOS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_IOS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_IOS_IO3_DATA_IN_BMSK                                               0x4
#define HWIO_PERIPH_SE3_GENI_IOS_IO3_DATA_IN_SHFT                                               0x2
#define HWIO_PERIPH_SE3_GENI_IOS_IO2_DATA_IN_BMSK                                               0x2
#define HWIO_PERIPH_SE3_GENI_IOS_IO2_DATA_IN_SHFT                                               0x1
#define HWIO_PERIPH_SE3_GENI_IOS_RX_DATA_IN_BMSK                                                0x1
#define HWIO_PERIPH_SE3_GENI_IOS_RX_DATA_IN_SHFT                                                0x0

#define HWIO_PERIPH_SE3_GENI_M_GP_LENGTH_ADDR(x)                                         ((x) + 0x00000310)
#define HWIO_PERIPH_SE3_GENI_M_GP_LENGTH_RMSK                                            0xffffffff
#define HWIO_PERIPH_SE3_GENI_M_GP_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_M_GP_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_M_GP_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_M_GP_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_M_GP_LENGTH_M_GP_LENGTH_BMSK                                0xffffffff
#define HWIO_PERIPH_SE3_GENI_M_GP_LENGTH_M_GP_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE3_GENI_S_GP_LENGTH_ADDR(x)                                         ((x) + 0x00000314)
#define HWIO_PERIPH_SE3_GENI_S_GP_LENGTH_RMSK                                            0xffffffff
#define HWIO_PERIPH_SE3_GENI_S_GP_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_S_GP_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_S_GP_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_S_GP_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_S_GP_LENGTH_S_GP_LENGTH_BMSK                                0xffffffff
#define HWIO_PERIPH_SE3_GENI_S_GP_LENGTH_S_GP_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_ADDR(x)                                           ((x) + 0x00000320)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_RMSK                                                     0xf
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_M_RX_DATA_IRQ_EN_BMSK                                    0x8
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_M_RX_DATA_IRQ_EN_SHFT                                    0x3
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_M_IO3_IRQ_EN_BMSK                                        0x4
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_M_IO3_IRQ_EN_SHFT                                        0x2
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_M_IO2_IRQ_EN_BMSK                                        0x2
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_M_IO2_IRQ_EN_SHFT                                        0x1
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_M_IBI_IRQ_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_EN_M_IBI_IRQ_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x)                             ((x) + 0x00000324)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_RMSK                                       0xf
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_IN(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_RX_DATA_IRQ_IGNORE_BMSK                  0x8
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_RX_DATA_IRQ_IGNORE_SHFT                  0x3
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO3_IRQ_IGNORE_BMSK                      0x4
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO3_IRQ_IGNORE_SHFT                      0x2
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO2_IRQ_IGNORE_BMSK                      0x2
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IO2_IRQ_IGNORE_SHFT                      0x1
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IBI_IRQ_IGNORE_BMSK                      0x1
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_IGNORE_ON_ACTIVE_M_IBI_IRQ_IGNORE_SHFT                      0x0

#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x)                                  ((x) + 0x00000330)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_RMSK                                            0x3
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_IN(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_STOP_STALL_BMSK                 0x2
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_STOP_STALL_SHFT                 0x1
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_7E_BMSK                         0x1
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_0_M_IBI_IRQ_PARAM_7E_SHFT                         0x0

#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_ADDR(x)                                           ((x) + 0x00000340)
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_RMSK                                              0xffffffff
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_TIMESTAMP_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_TIMESTAMP_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_TIMESTAMP_BMSK                                    0xffffffff
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_TIMESTAMP_SHFT                                           0x0

#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_MSB_ADDR(x)                                       ((x) + 0x00000344)
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_MSB_RMSK                                          0xffffffff
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_MSB_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_TIMESTAMP_MSB_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_MSB_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_TIMESTAMP_MSB_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_MSB_TIMESTAMP_BMSK                                0xffffffff
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_MSB_TIMESTAMP_SHFT                                       0x0

#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x)                               ((x) + 0x00000348)
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_RMSK                                         0x1
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_IN(x))
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_HW_IRQ_SAMP_EN_BMSK                          0x1
#define HWIO_PERIPH_SE3_GENI_TIMESTAMP_SAMP_ENABLE_HW_IRQ_SAMP_EN_SHFT                          0x0

#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x)                                ((x) + 0x00000350)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_RMSK                                   0xffffffff
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_IN(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_OPCODE_BMSK                  0xf8000000
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_OPCODE_SHFT                        0x1b
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_PARAM_BMSK                    0x7ffffff
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO2_M_IO2_IRQ_PARAM_SHFT                          0x0

#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x)                                ((x) + 0x00000354)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_RMSK                                   0xffffffff
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_IN(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_OPCODE_BMSK                  0xf8000000
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_OPCODE_SHFT                        0x1b
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_PARAM_BMSK                    0x7ffffff
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_IO3_M_IO3_IRQ_PARAM_SHFT                          0x0

#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x)                            ((x) + 0x00000358)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_RMSK                               0xffffffff
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_IN(x))
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_OPCODE_BMSK          0xf8000000
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_OPCODE_SHFT                0x1b
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_PARAM_BMSK            0x7ffffff
#define HWIO_PERIPH_SE3_GENI_HW_IRQ_CMD_PARAM_RX_DATA_M_RX_DATA_IRQ_PARAM_SHFT                  0x0

#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_ADDR(x)                                           ((x) + 0x00000360)
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RMSK                                              0x13131300
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_STATUS_BMSK                        0x10000000
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_STATUS_SHFT                              0x1c
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RX_DATA_IN_DETECTION_VAL_BMSK                      0x2000000
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RX_DATA_IN_DETECTION_VAL_SHFT                           0x19
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_BMSK                                0x1000000
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RX_DATA_IRQ_EN_SHFT                                     0x18
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO3_IRQ_EN_STATUS_BMSK                              0x100000
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO3_IRQ_EN_STATUS_SHFT                                  0x14
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO3_IN_DETECTION_VAL_BMSK                            0x20000
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO3_IN_DETECTION_VAL_SHFT                               0x11
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO3_IRQ_EN_BMSK                                      0x10000
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO3_IRQ_EN_SHFT                                         0x10
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO2_IRQ_EN_STATUS_BMSK                                0x1000
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO2_IRQ_EN_STATUS_SHFT                                   0xc
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO2_IN_DETECTION_VAL_BMSK                              0x200
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO2_IN_DETECTION_VAL_SHFT                                0x9
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO2_IRQ_EN_BMSK                                        0x100
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_IO2_IRQ_EN_SHFT                                          0x8

#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_ADDR(x)                                   ((x) + 0x00000364)
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_RMSK                                           0x111
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_IN(x))
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_RX_DATA_IRQ_EN_RECOVER_SET_BMSK                0x100
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_RX_DATA_IRQ_EN_RECOVER_SET_SHFT                  0x8
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_IO3_IRQ_EN_RECOVER_SET_BMSK                     0x10
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_IO3_IRQ_EN_RECOVER_SET_SHFT                      0x4
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_IO2_IRQ_EN_RECOVER_SET_BMSK                      0x1
#define HWIO_PERIPH_SE3_GENI_SW_IRQ_EN_RECOVER_IO2_IRQ_EN_RECOVER_SET_SHFT                      0x0

#define HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_ADDR(x)                                         ((x) + 0x000004a0)
#define HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_RMSK                                                   0x1
#define HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_IN(x))
#define HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_MEM2MEM_DMA_EN_BMSK                                    0x1
#define HWIO_PERIPH_SE3_GENI_MEM2MEM_DMA_MEM2MEM_DMA_EN_SHFT                                    0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE3_QUPV3_SE_DMA
 *--------------------------------------------------------------------------*/

#define PERIPH_SE3_QUPV3_SE_DMA_REG_BASE                                            (PERIPH_PERIPH_MOD_BASE      + 0x0008cc00)
#define PERIPH_SE3_QUPV3_SE_DMA_REG_BASE_SIZE                                       0x400
#define PERIPH_SE3_QUPV3_SE_DMA_REG_BASE_USED                                       0x248

#define HWIO_PERIPH_SE3_DMA_TX_PTR_L_ADDR(x)                                        ((x) + 0x00000030)
#define HWIO_PERIPH_SE3_DMA_TX_PTR_L_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE3_DMA_TX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_TX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_TX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_TX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_TX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_TX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_TX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_TX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_TX_PTR_L_IN(x))
#define HWIO_PERIPH_SE3_DMA_TX_PTR_L_TX_PTR_L_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE3_DMA_TX_PTR_L_TX_PTR_L_SHFT                                         0x0

#define HWIO_PERIPH_SE3_DMA_TX_PTR_H_ADDR(x)                                        ((x) + 0x00000034)
#define HWIO_PERIPH_SE3_DMA_TX_PTR_H_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE3_DMA_TX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_TX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_TX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_TX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_TX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_TX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_TX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_TX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_TX_PTR_H_IN(x))
#define HWIO_PERIPH_SE3_DMA_TX_PTR_H_TX_PTR_H_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE3_DMA_TX_PTR_H_TX_PTR_H_SHFT                                         0x0

#define HWIO_PERIPH_SE3_DMA_TX_ATTR_ADDR(x)                                         ((x) + 0x00000038)
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_RMSK                                                 0xf0f
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_TX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_TX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_TX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_TX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_TX_ATTR_IN(x))
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_GPII_INDEX_BMSK                                      0xf00
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_GPII_INDEX_SHFT                                        0x8
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_REQ_PRIORITY_BMSK                                      0x8
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_REQ_PRIORITY_SHFT                                      0x3
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_DMA_OPERATION_BMSK                                     0x6
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_DMA_OPERATION_SHFT                                     0x1
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_EOT_BMSK                                               0x1
#define HWIO_PERIPH_SE3_DMA_TX_ATTR_EOT_SHFT                                               0x0

#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_ADDR(x)                                       ((x) + 0x0000003c)
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_RMSK                                            0xffffff
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_TX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_TX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_TX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_TX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_TX_LENGTH_IN(x))
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_TX_LENGTH_BMSK                                  0xffffff
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_TX_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_ADDR(x)                                     ((x) + 0x00000040)
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_RMSK                                           0x3dfef
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_EOT_2_BMSK                                     0x20000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_EOT_2_SHFT                                        0x11
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_DMA_2_DONE_BMSK                                0x10000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_DMA_2_DONE_SHFT                                   0x10
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_GENI_CMD_FAILURE_BMSK                           0x8000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_GENI_CMD_FAILURE_SHFT                              0xf
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_GENI_CANCEL_IRQ_BMSK                            0x4000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_GENI_CANCEL_IRQ_SHFT                               0xe
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_GENI_GP_IRQ_BMSK                                0x1fe0
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_GENI_GP_IRQ_SHFT                                   0x5
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_RESET_DONE_BMSK                                    0x8
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_RESET_DONE_SHFT                                    0x3
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_SBE_BMSK                                           0x4
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_SBE_SHFT                                           0x2
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_EOT_BMSK                                           0x2
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_EOT_SHFT                                           0x1
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_DMA_DONE_BMSK                                      0x1
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_STAT_DMA_DONE_SHFT                                      0x0

#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_ADDR(x)                                      ((x) + 0x00000044)
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_RMSK                                            0x3dfef
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_EOT_2_CLR_BMSK                                  0x20000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_EOT_2_CLR_SHFT                                     0x11
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_DMA_2_DONE_CLR_BMSK                             0x10000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_DMA_2_DONE_CLR_SHFT                                0x10
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_GENI_CMD_FAILURE_CLR_BMSK                        0x8000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_GENI_CMD_FAILURE_CLR_SHFT                           0xf
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_BMSK                         0x4000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_SHFT                            0xe
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_GENI_GP_IRQ_CLR_BMSK                             0x1fe0
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_GENI_GP_IRQ_CLR_SHFT                                0x5
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_RESET_DONE_CLR_BMSK                                 0x8
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_RESET_DONE_CLR_SHFT                                 0x3
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_SBE_CLR_BMSK                                        0x4
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_SBE_CLR_SHFT                                        0x2
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_EOT_CLR_BMSK                                        0x2
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_EOT_CLR_SHFT                                        0x1
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_DMA_DONE_CLR_BMSK                                   0x1
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_CLR_DMA_DONE_CLR_SHFT                                   0x0

#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_ADDR(x)                                       ((x) + 0x00000048)
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_RMSK                                             0x3dfef
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_EOT_2_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_EOT_2_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_DMA_2_DONE_EN_BMSK                               0x10000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_DMA_2_DONE_EN_SHFT                                  0x10
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_GENI_CMD_FAILURE_EN_BMSK                          0x8000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_GENI_CMD_FAILURE_EN_SHFT                             0xf
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_GENI_CANCEL_IRQ_EN_BMSK                           0x4000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_GENI_CANCEL_IRQ_EN_SHFT                              0xe
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_GENI_GP_IRQ_EN_BMSK                               0x1fe0
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_GENI_GP_IRQ_EN_SHFT                                  0x5
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_RESET_DONE_EN_BMSK                                   0x8
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_RESET_DONE_EN_SHFT                                   0x3
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SBE_EN_BMSK                                          0x4
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SBE_EN_SHFT                                          0x2
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_EOT_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_EOT_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_DMA_DONE_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_DMA_DONE_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_ADDR(x)                                   ((x) + 0x0000004c)
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_RMSK                                         0x3dfef
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_EOT_2_EN_SET_BMSK                            0x20000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_EOT_2_EN_SET_SHFT                               0x11
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_DMA_2_DONE_EN_SET_BMSK                       0x10000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_DMA_2_DONE_EN_SET_SHFT                          0x10
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_BMSK                  0x8000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_SHFT                     0xf
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_BMSK                   0x4000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_SHFT                      0xe
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_BMSK                       0x1fe0
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_SHFT                          0x5
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_RESET_DONE_EN_SET_BMSK                           0x8
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_RESET_DONE_EN_SET_SHFT                           0x3
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_SBE_EN_SET_BMSK                                  0x4
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_SBE_EN_SET_SHFT                                  0x2
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_EOT_EN_SET_BMSK                                  0x2
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_EOT_EN_SET_SHFT                                  0x1
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_DMA_DONE_EN_SET_BMSK                             0x1
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_SET_DMA_DONE_EN_SET_SHFT                             0x0

#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_ADDR(x)                                   ((x) + 0x00000050)
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_RMSK                                         0x3dfef
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_EOT_2_EN_CLR_BMSK                            0x20000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_EOT_2_EN_CLR_SHFT                               0x11
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_BMSK                       0x10000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_SHFT                          0x10
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_BMSK                  0x8000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_SHFT                     0xf
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_BMSK                   0x4000
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_SHFT                      0xe
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_BMSK                       0x1fe0
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_SHFT                          0x5
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_RESET_DONE_EN_CLR_BMSK                           0x8
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_RESET_DONE_EN_CLR_SHFT                           0x3
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_SBE_EN_CLR_BMSK                                  0x4
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_SBE_EN_CLR_SHFT                                  0x2
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_EOT_EN_CLR_BMSK                                  0x2
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_EOT_EN_CLR_SHFT                                  0x1
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_DMA_DONE_EN_CLR_BMSK                             0x1
#define HWIO_PERIPH_SE3_DMA_TX_IRQ_EN_CLR_DMA_DONE_EN_CLR_SHFT                             0x0

#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_IN_ADDR(x)                                    ((x) + 0x00000054)
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_IN_RMSK                                         0xffffff
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_IN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_TX_LENGTH_IN_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_IN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_TX_LENGTH_IN_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_IN_TX_LENGTH_IN_BMSK                            0xffffff
#define HWIO_PERIPH_SE3_DMA_TX_LENGTH_IN_TX_LENGTH_IN_SHFT                                 0x0

#define HWIO_PERIPH_SE3_DMA_TX_FSM_RST_ADDR(x)                                      ((x) + 0x00000058)
#define HWIO_PERIPH_SE3_DMA_TX_FSM_RST_RMSK                                                0x1
#define HWIO_PERIPH_SE3_DMA_TX_FSM_RST_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_TX_FSM_RST_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_TX_FSM_RST_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_TX_FSM_RST_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_TX_FSM_RST_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_TX_FSM_RST_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_TX_FSM_RST_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_TX_FSM_RST_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_TX_FSM_RST_IN(x))
#define HWIO_PERIPH_SE3_DMA_TX_FSM_RST_TX_FSM_RST_BMSK                                     0x1
#define HWIO_PERIPH_SE3_DMA_TX_FSM_RST_TX_FSM_RST_SHFT                                     0x0

#define HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_ADDR(x)                               ((x) + 0x0000005c)
#define HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_RMSK                                         0x3
#define HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_IN(x))
#define HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_TX_MAX_BURST_SIZE_BMSK                       0x3
#define HWIO_PERIPH_SE3_DMA_TX_MAX_BURST_SIZE_TX_MAX_BURST_SIZE_SHFT                       0x0

#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_ADDR(x)                                      ((x) + 0x00000060)
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_IN(x))
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_TX_PTR_L_BMSK                                0xffffffff
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_L_TX_PTR_L_SHFT                                       0x0

#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_ADDR(x)                                      ((x) + 0x00000064)
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_IN(x))
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_TX_PTR_H_BMSK                                0xffffffff
#define HWIO_PERIPH_SE3_DMA_2_TX_PTR_H_TX_PTR_H_SHFT                                       0x0

#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_ADDR(x)                                       ((x) + 0x00000068)
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_RMSK                                               0xf0f
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_2_TX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_2_TX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_2_TX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_2_TX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_2_TX_ATTR_IN(x))
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_GPII_INDEX_BMSK                                    0xf00
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_GPII_INDEX_SHFT                                      0x8
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_REQ_PRIORITY_BMSK                                    0x8
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_REQ_PRIORITY_SHFT                                    0x3
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_DMA_OPERATION_BMSK                                   0x6
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_DMA_OPERATION_SHFT                                   0x1
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_EOT_BMSK                                             0x1
#define HWIO_PERIPH_SE3_DMA_2_TX_ATTR_EOT_SHFT                                             0x0

#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_ADDR(x)                                     ((x) + 0x0000006c)
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_RMSK                                          0xffffff
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_IN(x))
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_TX_LENGTH_BMSK                                0xffffff
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_TX_LENGTH_SHFT                                     0x0

#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_IN_ADDR(x)                                  ((x) + 0x00000070)
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_IN_RMSK                                       0xffffff
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_IN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_IN_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_IN_TX_LENGTH_IN_BMSK                          0xffffff
#define HWIO_PERIPH_SE3_DMA_2_TX_LENGTH_IN_TX_LENGTH_IN_SHFT                               0x0

#define HWIO_PERIPH_SE3_DMA_RX_PTR_L_ADDR(x)                                        ((x) + 0x00000130)
#define HWIO_PERIPH_SE3_DMA_RX_PTR_L_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE3_DMA_RX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_RX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_RX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_RX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_RX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_RX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_RX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_RX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_RX_PTR_L_IN(x))
#define HWIO_PERIPH_SE3_DMA_RX_PTR_L_RX_PTR_L_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE3_DMA_RX_PTR_L_RX_PTR_L_SHFT                                         0x0

#define HWIO_PERIPH_SE3_DMA_RX_PTR_H_ADDR(x)                                        ((x) + 0x00000134)
#define HWIO_PERIPH_SE3_DMA_RX_PTR_H_RMSK                                           0xffffffff
#define HWIO_PERIPH_SE3_DMA_RX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_RX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_RX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_RX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_RX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_RX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_RX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_RX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_RX_PTR_H_IN(x))
#define HWIO_PERIPH_SE3_DMA_RX_PTR_H_RX_PTR_H_BMSK                                  0xffffffff
#define HWIO_PERIPH_SE3_DMA_RX_PTR_H_RX_PTR_H_SHFT                                         0x0

#define HWIO_PERIPH_SE3_DMA_RX_ATTR_ADDR(x)                                         ((x) + 0x00000138)
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_RMSK                                                 0xf0e
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_RX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_RX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_RX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_RX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_RX_ATTR_IN(x))
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_GPII_INDEX_BMSK                                      0xf00
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_GPII_INDEX_SHFT                                        0x8
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_REQ_PRIORITY_BMSK                                      0x8
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_REQ_PRIORITY_SHFT                                      0x3
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_DMA_OPERATION_BMSK                                     0x6
#define HWIO_PERIPH_SE3_DMA_RX_ATTR_DMA_OPERATION_SHFT                                     0x1

#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_ADDR(x)                                       ((x) + 0x0000013c)
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_RMSK                                            0xffffff
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_RX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_RX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_RX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_RX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_RX_LENGTH_IN(x))
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_RX_LENGTH_BMSK                                  0xffffff
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_RX_LENGTH_SHFT                                       0x0

#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_ADDR(x)                                     ((x) + 0x00000140)
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_RMSK                                           0x3dfff
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_EOT_2_BMSK                                     0x20000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_EOT_2_SHFT                                        0x11
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_DMA_2_DONE_BMSK                                0x10000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_DMA_2_DONE_SHFT                                   0x10
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_GENI_CMD_FAILURE_BMSK                           0x8000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_GENI_CMD_FAILURE_SHFT                              0xf
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_GENI_CANCEL_IRQ_BMSK                            0x4000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_GENI_CANCEL_IRQ_SHFT                               0xe
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_GENI_GP_IRQ_BMSK                                0x1fe0
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_GENI_GP_IRQ_SHFT                                   0x5
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_FLUSH_DONE_BMSK                                   0x10
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_FLUSH_DONE_SHFT                                    0x4
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_RESET_DONE_BMSK                                    0x8
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_RESET_DONE_SHFT                                    0x3
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_SBE_BMSK                                           0x4
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_SBE_SHFT                                           0x2
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_EOT_BMSK                                           0x2
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_EOT_SHFT                                           0x1
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_DMA_DONE_BMSK                                      0x1
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_STAT_DMA_DONE_SHFT                                      0x0

#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_ADDR(x)                                      ((x) + 0x00000144)
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_RMSK                                            0x3dfff
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_EOT_2_CLR_BMSK                                  0x20000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_EOT_2_CLR_SHFT                                     0x11
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_DMA_2_DONE_CLR_BMSK                             0x10000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_DMA_2_DONE_CLR_SHFT                                0x10
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_GENI_CMD_FAILURE_CLR_BMSK                        0x8000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_GENI_CMD_FAILURE_CLR_SHFT                           0xf
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_BMSK                         0x4000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_GENI_CANCEL_IRQ_CLR_SHFT                            0xe
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_GENI_GP_IRQ_CLR_BMSK                             0x1fe0
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_GENI_GP_IRQ_CLR_SHFT                                0x5
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_FLUSH_DONE_CLR_BMSK                                0x10
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_FLUSH_DONE_CLR_SHFT                                 0x4
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_RESET_DONE_CLR_BMSK                                 0x8
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_RESET_DONE_CLR_SHFT                                 0x3
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_SBE_CLR_BMSK                                        0x4
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_SBE_CLR_SHFT                                        0x2
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_EOT_CLR_BMSK                                        0x2
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_EOT_CLR_SHFT                                        0x1
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_DMA_DONE_CLR_BMSK                                   0x1
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_CLR_DMA_DONE_CLR_SHFT                                   0x0

#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_ADDR(x)                                       ((x) + 0x00000148)
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_RMSK                                             0x3dfff
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_EOT_2_EN_BMSK                                    0x20000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_EOT_2_EN_SHFT                                       0x11
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_DMA_2_DONE_EN_BMSK                               0x10000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_DMA_2_DONE_EN_SHFT                                  0x10
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_GENI_CMD_FAILURE_EN_BMSK                          0x8000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_GENI_CMD_FAILURE_EN_SHFT                             0xf
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_GENI_CANCEL_IRQ_EN_BMSK                           0x4000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_GENI_CANCEL_IRQ_EN_SHFT                              0xe
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_GENI_GP_IRQ_EN_BMSK                               0x1fe0
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_GENI_GP_IRQ_EN_SHFT                                  0x5
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_FLUSH_DONE_EN_BMSK                                  0x10
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_FLUSH_DONE_EN_SHFT                                   0x4
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_RESET_DONE_EN_BMSK                                   0x8
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_RESET_DONE_EN_SHFT                                   0x3
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SBE_EN_BMSK                                          0x4
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SBE_EN_SHFT                                          0x2
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_EOT_EN_BMSK                                          0x2
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_EOT_EN_SHFT                                          0x1
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_DMA_DONE_EN_BMSK                                     0x1
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_DMA_DONE_EN_SHFT                                     0x0

#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_ADDR(x)                                   ((x) + 0x0000014c)
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_RMSK                                         0x3dfff
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_EOT_2_EN_SET_BMSK                            0x20000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_EOT_2_EN_SET_SHFT                               0x11
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_DMA_2_DONE_EN_SET_BMSK                       0x10000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_DMA_2_DONE_EN_SET_SHFT                          0x10
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_BMSK                  0x8000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_GENI_CMD_FAILURE_EN_SET_SHFT                     0xf
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_BMSK                   0x4000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_GENI_CANCEL_IRQ_EN_SET_SHFT                      0xe
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_BMSK                       0x1fe0
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_GENI_GP_IRQ_EN_SET_SHFT                          0x5
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_FLUSH_DONE_EN_SET_BMSK                          0x10
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_FLUSH_DONE_EN_SET_SHFT                           0x4
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_RESET_DONE_EN_SET_BMSK                           0x8
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_RESET_DONE_EN_SET_SHFT                           0x3
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_SBE_EN_SET_BMSK                                  0x4
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_SBE_EN_SET_SHFT                                  0x2
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_EOT_EN_SET_BMSK                                  0x2
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_EOT_EN_SET_SHFT                                  0x1
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_DMA_DONE_EN_SET_BMSK                             0x1
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_SET_DMA_DONE_EN_SET_SHFT                             0x0

#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_ADDR(x)                                   ((x) + 0x00000150)
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_RMSK                                         0x3dfff
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_EOT_2_EN_CLR_BMSK                            0x20000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_EOT_2_EN_CLR_SHFT                               0x11
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_BMSK                       0x10000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_DMA_2_DONE_EN_CLR_SHFT                          0x10
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_BMSK                  0x8000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_GENI_CMD_FAILURE_EN_CLR_SHFT                     0xf
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_BMSK                   0x4000
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_GENI_CANCEL_IRQ_EN_CLR_SHFT                      0xe
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_BMSK                       0x1fe0
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_GENI_GP_IRQ_EN_CLR_SHFT                          0x5
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_FLUSH_DONE_EN_CLR_BMSK                          0x10
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_FLUSH_DONE_EN_CLR_SHFT                           0x4
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_RESET_DONE_EN_CLR_BMSK                           0x8
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_RESET_DONE_EN_CLR_SHFT                           0x3
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_SBE_EN_CLR_BMSK                                  0x4
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_SBE_EN_CLR_SHFT                                  0x2
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_EOT_EN_CLR_BMSK                                  0x2
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_EOT_EN_CLR_SHFT                                  0x1
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_DMA_DONE_EN_CLR_BMSK                             0x1
#define HWIO_PERIPH_SE3_DMA_RX_IRQ_EN_CLR_DMA_DONE_EN_CLR_SHFT                             0x0

#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_IN_ADDR(x)                                    ((x) + 0x00000154)
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_IN_RMSK                                         0xffffff
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_IN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_RX_LENGTH_IN_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_IN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_RX_LENGTH_IN_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_IN_RX_LENGTH_IN_BMSK                            0xffffff
#define HWIO_PERIPH_SE3_DMA_RX_LENGTH_IN_RX_LENGTH_IN_SHFT                                 0x0

#define HWIO_PERIPH_SE3_DMA_RX_FSM_RST_ADDR(x)                                      ((x) + 0x00000158)
#define HWIO_PERIPH_SE3_DMA_RX_FSM_RST_RMSK                                                0x1
#define HWIO_PERIPH_SE3_DMA_RX_FSM_RST_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_RX_FSM_RST_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_RX_FSM_RST_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_RX_FSM_RST_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_RX_FSM_RST_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_RX_FSM_RST_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_RX_FSM_RST_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_RX_FSM_RST_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_RX_FSM_RST_IN(x))
#define HWIO_PERIPH_SE3_DMA_RX_FSM_RST_RX_FSM_RST_BMSK                                     0x1
#define HWIO_PERIPH_SE3_DMA_RX_FSM_RST_RX_FSM_RST_SHFT                                     0x0

#define HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_ADDR(x)                               ((x) + 0x0000015c)
#define HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_RMSK                                         0x3
#define HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_IN(x))
#define HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_RX_MAX_BURST_SIZE_BMSK                       0x3
#define HWIO_PERIPH_SE3_DMA_RX_MAX_BURST_SIZE_RX_MAX_BURST_SIZE_SHFT                       0x0

#define HWIO_PERIPH_SE3_DMA_RX_FLUSH_ADDR(x)                                        ((x) + 0x00000160)
#define HWIO_PERIPH_SE3_DMA_RX_FLUSH_RMSK                                                  0x1
#define HWIO_PERIPH_SE3_DMA_RX_FLUSH_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_RX_FLUSH_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_RX_FLUSH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_RX_FLUSH_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_RX_FLUSH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_RX_FLUSH_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_RX_FLUSH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_RX_FLUSH_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_RX_FLUSH_IN(x))
#define HWIO_PERIPH_SE3_DMA_RX_FLUSH_RX_FLUSH_BMSK                                         0x1
#define HWIO_PERIPH_SE3_DMA_RX_FLUSH_RX_FLUSH_SHFT                                         0x0

#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_ADDR(x)                                      ((x) + 0x00000164)
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_IN(x))
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_RX_PTR_L_BMSK                                0xffffffff
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_L_RX_PTR_L_SHFT                                       0x0

#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_ADDR(x)                                      ((x) + 0x00000168)
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_RMSK                                         0xffffffff
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_IN(x))
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_RX_PTR_H_BMSK                                0xffffffff
#define HWIO_PERIPH_SE3_DMA_2_RX_PTR_H_RX_PTR_H_SHFT                                       0x0

#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_ADDR(x)                                       ((x) + 0x0000016c)
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_RMSK                                               0xf0e
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_2_RX_ATTR_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_2_RX_ATTR_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_2_RX_ATTR_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_2_RX_ATTR_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_2_RX_ATTR_IN(x))
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_GPII_INDEX_BMSK                                    0xf00
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_GPII_INDEX_SHFT                                      0x8
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_REQ_PRIORITY_BMSK                                    0x8
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_REQ_PRIORITY_SHFT                                    0x3
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_DMA_OPERATION_BMSK                                   0x6
#define HWIO_PERIPH_SE3_DMA_2_RX_ATTR_DMA_OPERATION_SHFT                                   0x1

#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_ADDR(x)                                     ((x) + 0x00000170)
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_RMSK                                          0xffffff
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_IN(x))
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_RX_LENGTH_BMSK                                0xffffff
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_RX_LENGTH_SHFT                                     0x0

#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_IN_ADDR(x)                                  ((x) + 0x00000174)
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_IN_RMSK                                       0xffffff
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_IN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_IN_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_IN_RX_LENGTH_IN_BMSK                          0xffffff
#define HWIO_PERIPH_SE3_DMA_2_RX_LENGTH_IN_RX_LENGTH_IN_SHFT                               0x0

#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_ADDR(x)                                ((x) + 0x00000214)
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_RMSK                                          0xf
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_ADDR(x))
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_ADDR(x), m)
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_ADDR(x),v)
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_ADDR(x),m,v,HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_IN(x))
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_GENI_S_IRQ_HIGH_PRIORITY_BMSK                 0x8
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_GENI_S_IRQ_HIGH_PRIORITY_SHFT                 0x3
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_GENI_M_IRQ_HIGH_PRIORITY_BMSK                 0x4
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_GENI_M_IRQ_HIGH_PRIORITY_SHFT                 0x2
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_RX_IRQ_HIGH_PRIORITY_BMSK                     0x2
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_RX_IRQ_HIGH_PRIORITY_SHFT                     0x1
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_TX_IRQ_HIGH_PRIORITY_BMSK                     0x1
#define HWIO_PERIPH_SE3_SE_IRQ_HIGH_PRIORITY_TX_IRQ_HIGH_PRIORITY_SHFT                     0x0

#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_ADDR(x)                                     ((x) + 0x00000218)
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_RMSK                                               0xf
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_ADDR(x))
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_ADDR(x), m)
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_ADDR(x),v)
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_ADDR(x),m,v,HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_IN(x))
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_GENI_S_EVENT_EN_BMSK                               0x8
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_GENI_S_EVENT_EN_SHFT                               0x3
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_GENI_M_EVENT_EN_BMSK                               0x4
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_GENI_M_EVENT_EN_SHFT                               0x2
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_DMA_TX_EVENT_EN_BMSK                               0x2
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_DMA_TX_EVENT_EN_SHFT                               0x1
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_DMA_RX_EVENT_EN_BMSK                               0x1
#define HWIO_PERIPH_SE3_SE_GSI_EVENT_EN_DMA_RX_EVENT_EN_SHFT                               0x0

#define HWIO_PERIPH_SE3_SE_IRQ_EN_ADDR(x)                                           ((x) + 0x0000021c)
#define HWIO_PERIPH_SE3_SE_IRQ_EN_RMSK                                                     0xf
#define HWIO_PERIPH_SE3_SE_IRQ_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SE_IRQ_EN_ADDR(x))
#define HWIO_PERIPH_SE3_SE_IRQ_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SE_IRQ_EN_ADDR(x), m)
#define HWIO_PERIPH_SE3_SE_IRQ_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SE_IRQ_EN_ADDR(x),v)
#define HWIO_PERIPH_SE3_SE_IRQ_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SE_IRQ_EN_ADDR(x),m,v,HWIO_PERIPH_SE3_SE_IRQ_EN_IN(x))
#define HWIO_PERIPH_SE3_SE_IRQ_EN_GENI_S_IRQ_EN_BMSK                                       0x8
#define HWIO_PERIPH_SE3_SE_IRQ_EN_GENI_S_IRQ_EN_SHFT                                       0x3
#define HWIO_PERIPH_SE3_SE_IRQ_EN_GENI_M_IRQ_EN_BMSK                                       0x4
#define HWIO_PERIPH_SE3_SE_IRQ_EN_GENI_M_IRQ_EN_SHFT                                       0x2
#define HWIO_PERIPH_SE3_SE_IRQ_EN_DMA_TX_IRQ_EN_BMSK                                       0x2
#define HWIO_PERIPH_SE3_SE_IRQ_EN_DMA_TX_IRQ_EN_SHFT                                       0x1
#define HWIO_PERIPH_SE3_SE_IRQ_EN_DMA_RX_IRQ_EN_BMSK                                       0x1
#define HWIO_PERIPH_SE3_SE_IRQ_EN_DMA_RX_IRQ_EN_SHFT                                       0x0

#define HWIO_PERIPH_SE3_DMA_IF_EN_RO_ADDR(x)                                        ((x) + 0x00000220)
#define HWIO_PERIPH_SE3_DMA_IF_EN_RO_RMSK                                                  0x1
#define HWIO_PERIPH_SE3_DMA_IF_EN_RO_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_IF_EN_RO_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_IF_EN_RO_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_IF_EN_RO_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_IF_EN_RO_DMA_IF_EN_BMSK                                        0x1
#define HWIO_PERIPH_SE3_DMA_IF_EN_RO_DMA_IF_EN_SHFT                                        0x0

#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_ADDR(x)                                       ((x) + 0x00000224)
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_RMSK                                          0x3f3f7bff
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SE_HW_PARAM_0_ADDR(x))
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SE_HW_PARAM_0_ADDR(x), m)
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_TX_FIFO_WIDTH_BMSK                            0x3f000000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_TX_FIFO_WIDTH_SHFT                                  0x18
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_TX_FIFO_DEPTH_BMSK                              0x3f0000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_TX_FIFO_DEPTH_SHFT                                  0x10
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_TX_ASYNC_FIFO_DEPTH_BMSK                          0x7000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_TX_ASYNC_FIFO_DEPTH_SHFT                             0xc
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_TX_FIFO_EN_BMSK                                    0x800
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_TX_FIFO_EN_SHFT                                      0xb
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_GEN_SPI_SLAVE_EN_BMSK                              0x200
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_GEN_SPI_SLAVE_EN_SHFT                                0x9
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_GEN_I3C_BMSK                                       0x100
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_GEN_I3C_SHFT                                         0x8
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_GEN_I3C_IBI_CTRL_BMSK                               0x80
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_GEN_I3C_IBI_CTRL_SHFT                                0x7
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_GEN_SCND_SEQUENCER_BMSK                             0x40
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_GEN_SCND_SEQUENCER_SHFT                              0x6
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_AHB_M_ADDR_W_BMSK                                   0x3f
#define HWIO_PERIPH_SE3_SE_HW_PARAM_0_AHB_M_ADDR_W_SHFT                                    0x0

#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_ADDR(x)                                       ((x) + 0x00000228)
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_RMSK                                          0x3f3f7800
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SE_HW_PARAM_1_ADDR(x))
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SE_HW_PARAM_1_ADDR(x), m)
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_RX_FIFO_WIDTH_BMSK                            0x3f000000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_RX_FIFO_WIDTH_SHFT                                  0x18
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_RX_FIFO_DEPTH_BMSK                              0x3f0000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_RX_FIFO_DEPTH_SHFT                                  0x10
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_RX_ASYNC_FIFO_DEPTH_BMSK                          0x7000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_RX_ASYNC_FIFO_DEPTH_SHFT                             0xc
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_RX_FIFO_EN_BMSK                                    0x800
#define HWIO_PERIPH_SE3_SE_HW_PARAM_1_RX_FIFO_EN_SHFT                                      0xb

#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_ADDR(x)                                       ((x) + 0x0000022c)
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_RMSK                                             0x3f7ff
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SE_HW_PARAM_2_ADDR(x))
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SE_HW_PARAM_2_ADDR(x), m)
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_HW_FSM_SPI_S_BMSK                            0x20000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_HW_FSM_SPI_S_SHFT                               0x11
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_HW_FSM_I3C_BMSK                              0x10000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_HW_FSM_I3C_SHFT                                 0x10
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_HW_FSM_I2C_BMSK                               0x8000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_HW_FSM_I2C_SHFT                                  0xf
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_HW_FSM_UART_BMSK                              0x4000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_HW_FSM_UART_SHFT                                 0xe
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_HW_FSM_SPI_BMSK                               0x2000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_HW_FSM_SPI_SHFT                                  0xd
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_USE_MINICORES_BMSK                            0x1000
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_GEN_USE_MINICORES_SHFT                               0xc
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_PROG_RAM_DEPTH_BMSK                                0x7ff
#define HWIO_PERIPH_SE3_SE_HW_PARAM_2_PROG_RAM_DEPTH_SHFT                                  0x0

#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_ADDR(x)                                     ((x) + 0x00000230)
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_RMSK                                             0xfff
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_GENERAL_CFG_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_GENERAL_CFG_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_GENERAL_CFG_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_GENERAL_CFG_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_GENERAL_CFG_IN(x))
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_TX_IDLE_ABORT_EN_BMSK                        0x800
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_TX_IDLE_ABORT_EN_SHFT                          0xb
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_RX_DOUBLE_BUFF_DIS_BMSK                      0x400
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_RX_DOUBLE_BUFF_DIS_SHFT                        0xa
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_TX_DOUBLE_BUFF_DIS_BMSK                      0x200
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_TX_DOUBLE_BUFF_DIS_SHFT                        0x9
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_RX_DMA_IRQ_DELAY_BMSK                            0x1c0
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_RX_DMA_IRQ_DELAY_SHFT                              0x6
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_TX_DMA_ZERO_PADDING_EN_BMSK                       0x20
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_TX_DMA_ZERO_PADDING_EN_SHFT                        0x5
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_AHB_SEC_SLV_CLK_CGC_ON_BMSK                        0x8
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_AHB_SEC_SLV_CLK_CGC_ON_SHFT                        0x3
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_AHB_SLV_CLK_CGC_ON_BMSK                        0x4
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_AHB_SLV_CLK_CGC_ON_SHFT                        0x2
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_TX_CLK_CGC_ON_BMSK                             0x2
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_TX_CLK_CGC_ON_SHFT                             0x1
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_RX_CLK_CGC_ON_BMSK                             0x1
#define HWIO_PERIPH_SE3_DMA_GENERAL_CFG_DMA_RX_CLK_CGC_ON_SHFT                             0x0

#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_ADDR(x)                                      ((x) + 0x00000240)
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_RMSK                                              0xff3
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_DEBUG_REG0_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_DEBUG_REG0_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_DMA_RX_STATE_BMSK                                 0xf00
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_DMA_RX_STATE_SHFT                                   0x8
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_DMA_TX_STATE_BMSK                                  0xf0
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_DMA_TX_STATE_SHFT                                   0x4
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_DMA_RX_ACTIVE_BMSK                                  0x2
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_DMA_RX_ACTIVE_SHFT                                  0x1
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_DMA_TX_ACTIVE_BMSK                                  0x1
#define HWIO_PERIPH_SE3_DMA_DEBUG_REG0_DMA_TX_ACTIVE_SHFT                                  0x0

#define HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_ADDR(x)                                   ((x) + 0x00000244)
#define HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_RMSK                                             0x7
#define HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_DMA_TEST_BUS_SEL_BMSK                            0x7
#define HWIO_PERIPH_SE3_DMA_TEST_BUS_CTRL_DMA_TEST_BUS_SEL_SHFT                            0x0

#define HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_ADDR(x)                                ((x) + 0x00000248)
#define HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_RMSK                                          0x3
#define HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_ADDR(x))
#define HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_IN(x))
#define HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_SE_TOP_TEST_BUS_SEL_BMSK                      0x3
#define HWIO_PERIPH_SE3_SE_TOP_TEST_BUS_CTRL_SE_TOP_TEST_BUS_SEL_SHFT                      0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE3_GENI4_IMAGE
 *--------------------------------------------------------------------------*/

#define PERIPH_SE3_GENI4_IMAGE_REG_BASE                           (PERIPH_PERIPH_MOD_BASE      + 0x0008d000)
#define PERIPH_SE3_GENI4_IMAGE_REG_BASE_SIZE                      0x1000
#define PERIPH_SE3_GENI4_IMAGE_REG_BASE_USED                      0xffc

#define HWIO_PERIPH_SE3_GENI_FW_REVISION_ADDR(x)                  ((x) + 0x00000000)
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_RMSK                         0xffff
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_FW_REVISION_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_FW_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_FW_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_FW_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_FW_REVISION_IN(x))
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_PROTOCOL_BMSK                0xff00
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_PROTOCOL_SHFT                   0x8
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_VERSION_BMSK                   0xff
#define HWIO_PERIPH_SE3_GENI_FW_REVISION_VERSION_SHFT                    0x0

#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_ADDR(x)                ((x) + 0x00000004)
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_RMSK                       0xffff
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_S_FW_REVISION_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_S_FW_REVISION_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_S_FW_REVISION_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_S_FW_REVISION_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_S_FW_REVISION_IN(x))
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_PROTOCOL_BMSK              0xff00
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_PROTOCOL_SHFT                 0x8
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_VERSION_BMSK                 0xff
#define HWIO_PERIPH_SE3_GENI_S_FW_REVISION_VERSION_SHFT                  0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_SE3_QUPV3_SEC
 *--------------------------------------------------------------------------*/

#define PERIPH_SE3_QUPV3_SEC_REG_BASE                                                   (PERIPH_PERIPH_MOD_BASE      + 0x0008e000)
#define PERIPH_SE3_QUPV3_SEC_REG_BASE_SIZE                                              0x1000
#define PERIPH_SE3_QUPV3_SEC_REG_BASE_USED                                              0x14

#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_ADDR(x)                                           ((x) + 0x00000000)
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_RMSK                                                     0x1
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_CLK_CTRL_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_CLK_CTRL_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_CLK_CTRL_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_CLK_CTRL_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_CLK_CTRL_IN(x))
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_SER_CLK_SEL_BMSK                                         0x1
#define HWIO_PERIPH_SE3_GENI_CLK_CTRL_SER_CLK_SEL_SHFT                                         0x0

#define HWIO_PERIPH_SE3_DMA_IF_EN_ADDR(x)                                               ((x) + 0x00000004)
#define HWIO_PERIPH_SE3_DMA_IF_EN_RMSK                                                         0x1
#define HWIO_PERIPH_SE3_DMA_IF_EN_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_DMA_IF_EN_ADDR(x))
#define HWIO_PERIPH_SE3_DMA_IF_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_DMA_IF_EN_ADDR(x), m)
#define HWIO_PERIPH_SE3_DMA_IF_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_DMA_IF_EN_ADDR(x),v)
#define HWIO_PERIPH_SE3_DMA_IF_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_DMA_IF_EN_ADDR(x),m,v,HWIO_PERIPH_SE3_DMA_IF_EN_IN(x))
#define HWIO_PERIPH_SE3_DMA_IF_EN_DMA_IF_EN_BMSK                                               0x1
#define HWIO_PERIPH_SE3_DMA_IF_EN_DMA_IF_EN_SHFT                                               0x0

#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_ADDR(x)                                         ((x) + 0x00000008)
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_RMSK                                                   0x1
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_FIFO_IF_DISABLE_ADDR(x))
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_FIFO_IF_DISABLE_ADDR(x), m)
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_FIFO_IF_DISABLE_ADDR(x),v)
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_FIFO_IF_DISABLE_ADDR(x),m,v,HWIO_PERIPH_SE3_FIFO_IF_DISABLE_IN(x))
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_FIFO_IF_DISABLE_BMSK                                   0x1
#define HWIO_PERIPH_SE3_FIFO_IF_DISABLE_FIFO_IF_DISABLE_SHFT                                   0x0

#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_ADDR(x)                                ((x) + 0x0000000c)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_RMSK                                          0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_IN(x))
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_GENI_FW_MULTILOCK_PROTNS_BMSK                 0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_PROTNS_GENI_FW_MULTILOCK_PROTNS_SHFT                 0x0

#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_ADDR(x)                                   ((x) + 0x00000010)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_RMSK                                             0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_IN(x))
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_GENI_FW_MULTILOCK_MSA_BMSK                       0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_MSA_GENI_FW_MULTILOCK_MSA_SHFT                       0x0

#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_ADDR(x)                                    ((x) + 0x00000014)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_RMSK                                              0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_IN(x)      \
        in_dword(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_ADDR(x))
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_ADDR(x), m)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_OUT(x, v)      \
        out_dword(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_ADDR(x),v)
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_ADDR(x),m,v,HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_IN(x))
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_GENI_FW_MULTILOCK_SP_BMSK                         0x1
#define HWIO_PERIPH_SE3_GENI_FW_MULTILOCK_SP_GENI_FW_MULTILOCK_SP_SHFT                         0x0

/*----------------------------------------------------------------------------
 * MODULE: PERIPH_QUPV3_COMMON
 *--------------------------------------------------------------------------*/

#define PERIPH_QUPV3_COMMON_REG_BASE                                                               (PERIPH_PERIPH_MOD_BASE      + 0x000c0000)
#define PERIPH_QUPV3_COMMON_REG_BASE_SIZE                                                          0x2000
#define PERIPH_QUPV3_COMMON_REG_BASE_USED                                                          0x130c

#define HWIO_PERIPH_QUPV3_HW_PARAM_ADDR(x)                                                         ((x) + 0x00000000)
#define HWIO_PERIPH_QUPV3_HW_PARAM_RMSK                                                            0xffffff07
#define HWIO_PERIPH_QUPV3_HW_PARAM_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_HW_PARAM_ADDR(x))
#define HWIO_PERIPH_QUPV3_HW_PARAM_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_HW_PARAM_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_HW_PARAM_QUPV3_AHB_M_ADDR_W_BMSK                                         0xff000000
#define HWIO_PERIPH_QUPV3_HW_PARAM_QUPV3_AHB_M_ADDR_W_SHFT                                               0x18
#define HWIO_PERIPH_QUPV3_HW_PARAM_QUPV3_NUM_GPIIS_BMSK                                              0xff0000
#define HWIO_PERIPH_QUPV3_HW_PARAM_QUPV3_NUM_GPIIS_SHFT                                                  0x10
#define HWIO_PERIPH_QUPV3_HW_PARAM_QUPV3_NUM_SES_BMSK                                                  0xff00
#define HWIO_PERIPH_QUPV3_HW_PARAM_QUPV3_NUM_SES_SHFT                                                     0x8
#define HWIO_PERIPH_QUPV3_HW_PARAM_QUPV3_WRAPPER_ID_BMSK                                                  0x7
#define HWIO_PERIPH_QUPV3_HW_PARAM_QUPV3_WRAPPER_ID_SHFT                                                  0x0

#define HWIO_PERIPH_QUPV3_HW_VERSION_ADDR(x)                                                       ((x) + 0x00000004)
#define HWIO_PERIPH_QUPV3_HW_VERSION_RMSK                                                          0xffffffff
#define HWIO_PERIPH_QUPV3_HW_VERSION_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_HW_VERSION_ADDR(x))
#define HWIO_PERIPH_QUPV3_HW_VERSION_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_HW_VERSION_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_HW_VERSION_MAJOR_BMSK                                                    0xf0000000
#define HWIO_PERIPH_QUPV3_HW_VERSION_MAJOR_SHFT                                                          0x1c
#define HWIO_PERIPH_QUPV3_HW_VERSION_MINOR_BMSK                                                     0xfff0000
#define HWIO_PERIPH_QUPV3_HW_VERSION_MINOR_SHFT                                                          0x10
#define HWIO_PERIPH_QUPV3_HW_VERSION_STEP_BMSK                                                         0xffff
#define HWIO_PERIPH_QUPV3_HW_VERSION_STEP_SHFT                                                            0x0

#define HWIO_PERIPH_QUPV3_STATUS_ADDR(x)                                                           ((x) + 0x00000008)
#define HWIO_PERIPH_QUPV3_STATUS_RMSK                                                                     0x1
#define HWIO_PERIPH_QUPV3_STATUS_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_STATUS_ADDR(x))
#define HWIO_PERIPH_QUPV3_STATUS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_STATUS_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_STATUS_GSI_BUSY_BMSK                                                            0x1
#define HWIO_PERIPH_QUPV3_STATUS_GSI_BUSY_SHFT                                                            0x0

#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_ADDR(x)                                                  ((x) + 0x00000100)
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_RMSK                                                            0xf
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_ADDR(x))
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_ADDR(x),m,v,HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_IN(x))
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_ARB_TRANSITION_DEPENDS_HREADYIN_IDLE_BMSK                       0x8
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_ARB_TRANSITION_DEPENDS_HREADYIN_IDLE_SHFT                       0x3
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_UNLOCK_DEPENDS_HSEL_BMSK                                        0x4
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_UNLOCK_DEPENDS_HSEL_SHFT                                        0x2
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_USE_DYNAMIC_HSEL_BMSK                                           0x2
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_USE_DYNAMIC_HSEL_SHFT                                           0x1
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_ARBITRATION_TYPE_BMSK                                           0x1
#define HWIO_PERIPH_QUPV3_EXT_AHB_ARB_CFG_ARBITRATION_TYPE_SHFT                                           0x0

#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_ADDR(x)                                                  ((x) + 0x00000104)
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_RMSK                                                            0xf
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_ADDR(x))
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_ADDR(x),m,v,HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_IN(x))
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_ARB_TRANSITION_DEPENDS_HREADYIN_IDLE_BMSK                       0x8
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_ARB_TRANSITION_DEPENDS_HREADYIN_IDLE_SHFT                       0x3
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_UNLOCK_DEPENDS_HSEL_BMSK                                        0x4
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_UNLOCK_DEPENDS_HSEL_SHFT                                        0x2
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_USE_DYNAMIC_HSEL_BMSK                                           0x2
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_USE_DYNAMIC_HSEL_SHFT                                           0x1
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_ARBITRATION_TYPE_BMSK                                           0x1
#define HWIO_PERIPH_QUPV3_INT_AHB_ARB_CFG_ARBITRATION_TYPE_SHFT                                           0x0

#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_ADDR(x)                                            ((x) + 0x00000108)
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_RMSK                                                      0xf
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_ADDR(x))
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_ADDR(x),m,v,HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_IN(x))
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_ARB_TRANSITION_DEPENDS_HREADYIN_IDLE_BMSK                 0x8
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_ARB_TRANSITION_DEPENDS_HREADYIN_IDLE_SHFT                 0x3
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_UNLOCK_DEPENDS_HSEL_BMSK                                  0x4
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_UNLOCK_DEPENDS_HSEL_SHFT                                  0x2
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_USE_DYNAMIC_HSEL_BMSK                                     0x2
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_USE_DYNAMIC_HSEL_SHFT                                     0x1
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_ARBITRATION_TYPE_BMSK                                     0x1
#define HWIO_PERIPH_QUPV3_GSI_SLAVE_AHB_ARB_CFG_ARBITRATION_TYPE_SHFT                                     0x0

#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_ADDR(x)                                                 ((x) + 0x00000110)
#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_RMSK                                                    0xffffffff
#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_ADDR(x))
#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_SE_IF_IRQ_MASKED_BMSK                                   0xffffffff
#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_SE_IF_IRQ_MASKED_SHFT                                          0x0

#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_ADDR(x)                                                  ((x) + 0x00000114)
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_RMSK                                                          0x1ff
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_ADDR(x))
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_ADDR(x),m,v,HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_IN(x))
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_HMEMTYPE_WRITE_LAST_BMSK                                      0x1c0
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_HMEMTYPE_WRITE_LAST_SHFT                                        0x6
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_HMEMTYPE_WRITE_MID_TRANS_BMSK                                  0x38
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_HMEMTYPE_WRITE_MID_TRANS_SHFT                                   0x3
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_HMEMTYPE_READ_BMSK                                              0x7
#define HWIO_PERIPH_QUPV3_SE_HMEMTYPE_CFG_HMEMTYPE_READ_SHFT                                              0x0

#define HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_ADDR(x)                                                     ((x) + 0x00000118)
#define HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_RMSK                                                               0x1
#define HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_ADDR(x))
#define HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_ADDR(x),m,v,HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_IN(x))
#define HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_AHB_M_CLK_CGC_ON_BMSK                                              0x1
#define HWIO_PERIPH_QUPV3_SE_AHB_M_CFG_AHB_M_CLK_CGC_ON_SHFT                                              0x0

#define HWIO_PERIPH_QUPV3_COMMON_CFG_ADDR(x)                                                       ((x) + 0x00000120)
#define HWIO_PERIPH_QUPV3_COMMON_CFG_RMSK                                                                0x7f
#define HWIO_PERIPH_QUPV3_COMMON_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_COMMON_CFG_ADDR(x))
#define HWIO_PERIPH_QUPV3_COMMON_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_COMMON_CFG_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_COMMON_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_COMMON_CFG_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_COMMON_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_COMMON_CFG_ADDR(x),m,v,HWIO_PERIPH_QUPV3_COMMON_CFG_IN(x))
#define HWIO_PERIPH_QUPV3_COMMON_CFG_TLV_IN_TIMESTAMP_IRQ_STATUS_DISABLE_BMSK                            0x40
#define HWIO_PERIPH_QUPV3_COMMON_CFG_TLV_IN_TIMESTAMP_IRQ_STATUS_DISABLE_SHFT                             0x6
#define HWIO_PERIPH_QUPV3_COMMON_CFG_TLV_IN_TIMESTAMP_IRQ_DISABLE_BMSK                                   0x20
#define HWIO_PERIPH_QUPV3_COMMON_CFG_TLV_IN_TIMESTAMP_IRQ_DISABLE_SHFT                                    0x5
#define HWIO_PERIPH_QUPV3_COMMON_CFG_TLV_USER_DATA_READ_DIS_BMSK                                         0x10
#define HWIO_PERIPH_QUPV3_COMMON_CFG_TLV_USER_DATA_READ_DIS_SHFT                                          0x4
#define HWIO_PERIPH_QUPV3_COMMON_CFG_TIE_HREADY_IN_LOOPBACK_BMSK                                          0x8
#define HWIO_PERIPH_QUPV3_COMMON_CFG_TIE_HREADY_IN_LOOPBACK_SHFT                                          0x3
#define HWIO_PERIPH_QUPV3_COMMON_CFG_AHB2AHB_POST_EN_MASTER_BMSK                                          0x4
#define HWIO_PERIPH_QUPV3_COMMON_CFG_AHB2AHB_POST_EN_MASTER_SHFT                                          0x2
#define HWIO_PERIPH_QUPV3_COMMON_CFG_AHB2AHB_POST_EN_SLAVE_BMSK                                           0x2
#define HWIO_PERIPH_QUPV3_COMMON_CFG_AHB2AHB_POST_EN_SLAVE_SHFT                                           0x1
#define HWIO_PERIPH_QUPV3_COMMON_CFG_FAST_SWITCH_TO_HIGH_DISABLE_BMSK                                     0x1
#define HWIO_PERIPH_QUPV3_COMMON_CFG_FAST_SWITCH_TO_HIGH_DISABLE_SHFT                                     0x0

#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_H_ADDR(x)                                               ((x) + 0x00000124)
#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_H_RMSK                                                  0xffffffff
#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_H_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_H_ADDR(x))
#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_H_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_H_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_H_SE_IF_IRQ_MASKED_H_BMSK                               0xffffffff
#define HWIO_PERIPH_QUPV3_SE_IF_IRQ_MASKED_H_SE_IF_IRQ_MASKED_H_SHFT                                      0x0

#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_ADDR(x)                                                     ((x) + 0x00000200)
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_RMSK                                                           0x77f3f
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_TEST_BUS_SEL_ADDR(x))
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_TEST_BUS_SEL_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_TEST_BUS_SEL_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_TEST_BUS_SEL_ADDR(x),m,v,HWIO_PERIPH_QUPV3_TEST_BUS_SEL_IN(x))
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_SE_WRAPPER_TEST_BUS_SEL_BMSK                                   0x70000
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_SE_WRAPPER_TEST_BUS_SEL_SHFT                                      0x10
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_SE_WRAPPER_MASTER_TEST_BUS_SEL_BMSK                             0x7000
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_SE_WRAPPER_MASTER_TEST_BUS_SEL_SHFT                                0xc
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_SLAVE_BRIDGE_TEST_BUS_SEL_BMSK                                   0xc00
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_SLAVE_BRIDGE_TEST_BUS_SEL_SHFT                                     0xa
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_MASTER_BRIDGE_TEST_BUS_SEL_BMSK                                  0x300
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_MASTER_BRIDGE_TEST_BUS_SEL_SHFT                                    0x8
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_TOP_TEST_BUS_SEL_BMSK                                             0x3f
#define HWIO_PERIPH_QUPV3_TEST_BUS_SEL_TOP_TEST_BUS_SEL_SHFT                                              0x0

#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_ADDR(x)                                                      ((x) + 0x00000204)
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_RMSK                                                              0x111
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_TEST_BUS_EN_ADDR(x))
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_TEST_BUS_EN_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_TEST_BUS_EN_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_TEST_BUS_EN_ADDR(x),m,v,HWIO_PERIPH_QUPV3_TEST_BUS_EN_IN(x))
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_SW_TB_TOGGLE_BMSK                                                 0x100
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_SW_TB_TOGGLE_SHFT                                                   0x8
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_TEST_BUS_EN_BMSK                                                   0x10
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_TEST_BUS_EN_SHFT                                                    0x4
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_TEST_BUS_REG_EN_BMSK                                                0x1
#define HWIO_PERIPH_QUPV3_TEST_BUS_EN_TEST_BUS_REG_EN_SHFT                                                0x0

#define HWIO_PERIPH_QUPV3_TEST_BUS_REG_ADDR(x)                                                     ((x) + 0x00000208)
#define HWIO_PERIPH_QUPV3_TEST_BUS_REG_RMSK                                                        0xffffffff
#define HWIO_PERIPH_QUPV3_TEST_BUS_REG_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_TEST_BUS_REG_ADDR(x))
#define HWIO_PERIPH_QUPV3_TEST_BUS_REG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_TEST_BUS_REG_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_TEST_BUS_REG_TEST_BUS_VALUE_BMSK                                         0xffffffff
#define HWIO_PERIPH_QUPV3_TEST_BUS_REG_TEST_BUS_VALUE_SHFT                                                0x0

#define HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_ADDR(x)                                                ((x) + 0x0000020c)
#define HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_RMSK                                                   0x80003f00
#define HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_ADDR(x))
#define HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_ADDR(x),m,v,HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_IN(x))
#define HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_HW_EVENTS_EN_BMSK                                      0x80000000
#define HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_HW_EVENTS_EN_SHFT                                            0x1f
#define HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_HW_EVENTS_SEL_BMSK                                         0x3f00
#define HWIO_PERIPH_QUPV3_HW_EVENTS_MUX_CFG_HW_EVENTS_SEL_SHFT                                            0x8

#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_ADDR(x)                                         ((x) + 0x00000210)
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_RMSK                                                   0x1
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_ADDR(x))
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_ADDR(x),m,v,HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_IN(x))
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_FORCE_TLVOUT_LOOPBACK_NS_BMSK                          0x1
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_NS_FORCE_TLVOUT_LOOPBACK_NS_SHFT                          0x0

#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_ADDR(x)                                        ((x) + 0x00000214)
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_RMSK                                                  0x1
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_ADDR(x))
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_ADDR(x),m,v,HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_IN(x))
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_FORCE_TLVOUT_LOOPBACK_MSA_BMSK                        0x1
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_MSA_FORCE_TLVOUT_LOOPBACK_MSA_SHFT                        0x0

#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_ADDR(x)                                         ((x) + 0x00000218)
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_RMSK                                                   0x1
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_ADDR(x))
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_ADDR(x),m,v,HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_IN(x))
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_FORCE_TLVOUT_LOOPBACK_SP_BMSK                          0x1
#define HWIO_PERIPH_QUPV3_FORCE_TLVOUT_LOOPBACK_SP_FORCE_TLVOUT_LOOPBACK_SP_SHFT                          0x0

#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_ADDR(x)                                                  ((x) + 0x0000021c)
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_RMSK                                                            0x7
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_ADDR(x))
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_OUT(x, v)      \
        out_dword(HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_ADDR(x),v)
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_OUTM(x,m,v) \
        out_dword_masked_ns(HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_ADDR(x),m,v,HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_IN(x))
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_TLV_OUT_CLK_CGC_ON_BMSK                                         0x4
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_TLV_OUT_CLK_CGC_ON_SHFT                                         0x2
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_TLV_IN_CLK_CGC_ON_BMSK                                          0x2
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_TLV_IN_CLK_CGC_ON_SHFT                                          0x1
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_COMMON_CSR_SLV_CLK_CGC_ON_BMSK                                  0x1
#define HWIO_PERIPH_QUPV3_COMMON_CGC_CTRL_COMMON_CSR_SLV_CLK_CGC_ON_SHFT                                  0x0

#define HWIO_PERIPH_QUPV3_QTIMER_BIN_ADDR(x)                                                       ((x) + 0x00000220)
#define HWIO_PERIPH_QUPV3_QTIMER_BIN_RMSK                                                          0xffffffff
#define HWIO_PERIPH_QUPV3_QTIMER_BIN_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_QTIMER_BIN_ADDR(x))
#define HWIO_PERIPH_QUPV3_QTIMER_BIN_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_QTIMER_BIN_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_QTIMER_BIN_QTIMER_BIN_BMSK                                               0xffffffff
#define HWIO_PERIPH_QUPV3_QTIMER_BIN_QTIMER_BIN_SHFT                                                      0x0

#define HWIO_PERIPH_QUPV3_QTIMER_BIN_MSB_ADDR(x)                                                   ((x) + 0x00000224)
#define HWIO_PERIPH_QUPV3_QTIMER_BIN_MSB_RMSK                                                      0xffffffff
#define HWIO_PERIPH_QUPV3_QTIMER_BIN_MSB_IN(x)      \
        in_dword(HWIO_PERIPH_QUPV3_QTIMER_BIN_MSB_ADDR(x))
#define HWIO_PERIPH_QUPV3_QTIMER_BIN_MSB_INM(x, m)      \
        in_dword_masked(HWIO_PERIPH_QUPV3_QTIMER_BIN_MSB_ADDR(x), m)
#define HWIO_PERIPH_QUPV3_QTIMER_BIN_MSB_QTIMER_BIN_MSB_BMSK                                       0xffffffff
#define HWIO_PERIPH_QUPV3_QTIMER_BIN_MSB_QTIMER_BIN_MSB_SHFT                                              0x0

#define HWIO_PERIPH_QUPV3_USER_DATA_TX_SEn_ADDR(base,n)                                            ((base) + 0x00001000 + 0x100 * (n))
#define HWIO_PERIPH_QUPV3_USER_DATA_TX_SEn_RMSK                                                    0xffffffff
#define HWIO_PERIPH_QUPV3_USER_DATA_TX_SEn_MAXn                                                             3
#define HWIO_PERIPH_QUPV3_USER_DATA_TX_SEn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_QUPV3_USER_DATA_TX_SEn_ADDR(base,n), HWIO_PERIPH_QUPV3_USER_DATA_TX_SEn_RMSK)
#define HWIO_PERIPH_QUPV3_USER_DATA_TX_SEn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_QUPV3_USER_DATA_TX_SEn_ADDR(base,n), mask)
#define HWIO_PERIPH_QUPV3_USER_DATA_TX_SEn_USER_DATA_TX_SE_BMSK                                    0xffffffff
#define HWIO_PERIPH_QUPV3_USER_DATA_TX_SEn_USER_DATA_TX_SE_SHFT                                           0x0

#define HWIO_PERIPH_QUPV3_USER_DATA_RX_SEn_ADDR(base,n)                                            ((base) + 0x00001004 + 0x100 * (n))
#define HWIO_PERIPH_QUPV3_USER_DATA_RX_SEn_RMSK                                                    0xffffffff
#define HWIO_PERIPH_QUPV3_USER_DATA_RX_SEn_MAXn                                                             3
#define HWIO_PERIPH_QUPV3_USER_DATA_RX_SEn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_QUPV3_USER_DATA_RX_SEn_ADDR(base,n), HWIO_PERIPH_QUPV3_USER_DATA_RX_SEn_RMSK)
#define HWIO_PERIPH_QUPV3_USER_DATA_RX_SEn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_QUPV3_USER_DATA_RX_SEn_ADDR(base,n), mask)
#define HWIO_PERIPH_QUPV3_USER_DATA_RX_SEn_USER_DATA_RX_SE_BMSK                                    0xffffffff
#define HWIO_PERIPH_QUPV3_USER_DATA_RX_SEn_USER_DATA_RX_SE_SHFT                                           0x0

#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_M_SEn_ADDR(base,n)                                        ((base) + 0x00001008 + 0x100 * (n))
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_M_SEn_RMSK                                                0xffffffff
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_M_SEn_MAXn                                                         3
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_M_SEn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_QUPV3_USER_DATA_GENI_M_SEn_ADDR(base,n), HWIO_PERIPH_QUPV3_USER_DATA_GENI_M_SEn_RMSK)
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_M_SEn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_QUPV3_USER_DATA_GENI_M_SEn_ADDR(base,n), mask)
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_M_SEn_USER_DATA_GENI_M_SE_BMSK                            0xffffffff
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_M_SEn_USER_DATA_GENI_M_SE_SHFT                                   0x0

#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_S_SEn_ADDR(base,n)                                        ((base) + 0x0000100c + 0x100 * (n))
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_S_SEn_RMSK                                                0xffffffff
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_S_SEn_MAXn                                                         3
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_S_SEn_INI(base,n)        \
        in_dword_masked(HWIO_PERIPH_QUPV3_USER_DATA_GENI_S_SEn_ADDR(base,n), HWIO_PERIPH_QUPV3_USER_DATA_GENI_S_SEn_RMSK)
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_S_SEn_INMI(base,n,mask)    \
        in_dword_masked(HWIO_PERIPH_QUPV3_USER_DATA_GENI_S_SEn_ADDR(base,n), mask)
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_S_SEn_USER_DATA_GENI_S_SE_BMSK                            0xffffffff
#define HWIO_PERIPH_QUPV3_USER_DATA_GENI_S_SEn_USER_DATA_GENI_S_SE_SHFT                                   0x0


#endif /* __HWIO_PERIPH_H__ */
