 2
壓控制任務週期[10]等等。各種方式各有各
的優缺點，例如電流控制法的優勢是它易
設計並聯式的轉換器[9]但需要精確的電流
感測器或需要較大的功率消耗[8]；數位方
式的優點是可以具有可程式智慧型的的控
制[6], [7]但它往往需高位元的類比-數位轉
換器(ADC)或微處理機，因而較不適合使用
於行動式電子產品上；調變訊號與一個鋸
齒波載訊號比較法需要準確的三角波訊號
及大量的被動元是它最大的缺點[2]；單一
週期控制的方式往往需要重置積分電容使
得其操作頻率受到影響[3]。因此，為了解
決上述的問題，本計畫使用 CMOS 技術實
現以鎖相迴路為基礎的 PWM 電路，並完
成降壓式直流-直流轉換之設計，本轉換器
所需外接元件比較少，只需要外加低通濾
波電路及調整輸出電壓的分壓電阻，電路
可以在低電壓低功率的環境運作。 
 
三、研究方法: 
單晶片低電壓轉換器是由 CMOS 脈波
寬度調變電路、不重疊(non-overlap)電路、
頻率補償器、驅動器、開關電晶體及低通
濾波電路組合而成，其電路方塊如圖 1 所
示。其中的 PWM 電路是以鎖相迴路技術
加以實現，其電路方塊是由電流控制式環
型振盪器(Ring Oscillator)、相位比較器與
充電泵電路(Charge Pump)組合而成。相位
比較器的輸出有兩個用途，其一是作為
PWM 的輸出訊號，另一是作為充電泵電路
輸入訊號。本技術是將控制電壓(目標電壓)
轉換為電流用以改變 VCO 輸出訊與輸入
訊號之相位，因而達到 PWM 控制之目的。
PWM 電路是調整電路之輸出電壓在誤差
放大器所設定的電流漣波範圍之內，讓各
晶片之輸出電達到平衡的狀況，改變功率
開關之切換頻率與切換週期。整個轉換器
的設計具有高效率與高準確輸出位準的特
性。晶片的動態反應能力與輸出電流的特
性，主要由誤差放大器、Duty 調整電路
(PWM 控制電路)、因此晶片的電流輸出，
是依負載狀況調整輸出電流，並且將輸出
電流漣波限制在電流漣波控制電路與誤差
放大器所設定的範圍之內，為了讓轉換器
具有較快的動態反應能力與較佳的穩定
度，因此轉換器的回授網路路徑將縮短，
轉換函式將設計為一階本晶片亦設計了滿
載檢測電路，防止晶片過載，務使轉換器
操作在最佳狀況。 
 
四、結果與討論 
如圖 3 為型轉換器經過補償後的頻率
響應圖，增益邊限約為 10.1 度，相位邊限
約為 76.9 度。圖 4 為低電壓升壓型直流-
直流轉換器顯微照相與各功能方塊電路配
置圖，整體電路所使用的面積大約為
1.24¯1.33 μm2。圖 5 為降壓型直流-直流轉
換器電路的測量環境之建構圖，圖 6 為轉
換器量測時的 PCB 實體圖。圖 7 為轉換器
隱定嚮應(Settling response)之量測結果，誤
差 10% 之穩定時間約為 200μs，完全穩定
時間約為 430μs。圖 8 為定負載電阻 10 Ω
時不同輸出電壓下的測量結果，圖(A）之
直流輸出約為 0.6 V (Duty=50 %)，圖(B）
之直流輸出約為 1.2 V (Duty=80 %)。圖 9
為電源調整率的測量結果，當輸入電壓為
1.3V 與 1.6V 交替變化時，其輸出電壓約產
生 5 mV 的誤差。圖 10 為負載調整率的測
量結果，當負載電流 50 mA~100 mA 交互
變化時，輸出電壓產 10 mV 的誤差，圖 11
為低電壓降壓型轉換器效率的測量結果，
當輸出電壓固定在 1.2 V 時，觀察在不同負
載電流時的效率，最大效率大約為 88%，
而輸出功率介於48~240 mW時轉器之輸出
效率都可維持在 80%以上。表 1 列出轉換
器之主要規格表。 
 4
Electronics Specialists Conference, 
PESC’04, 20-25 June 2004, Aachen, 
Germany, pp. 1356-1358. 
 
附圖： 
 
圖 1 回授升壓型直流-直流轉換器 
 
圖 2 PWM 電路 
 
圖 3 降壓型轉換器經過補償後的頻率響應 
 
圖 4 轉換器電路顯微照相與配置圖 
 
圖 5 低電壓升壓型直流-直流轉換器電路
的測量環境圖 
 
圖 6 低電壓升壓型轉換器的 PCB 實體圖 
 
圖 7 穩定時間之量測果 
 
(A) 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                           2008 年 10 月 27 日 
報告人姓名 林永裁 服務機構 及職稱 
龍華科技大學電子工程系 
副教授 
時間 
會議地點 
10 月 20 日至 10 月 23 日 
中國, 北京市 
本會核定 
補助文號  NSC 97-2221-E-262-021 
會議 
名稱 
(中文)第 9 屆國際固態與積體電路技術研討會 
(英文) The 9th International Conference on Solid-State and Integrated-Circuit 
Technology (ICSICT 2008) 
發表論文題目 1. A PLL-Based Current-Mode PWM Circuit Suitable for Current-mode Controlled Techniques  
 
一、參加會議經過 
會議地點：中國北京市(Beijing, China) 
1. 本人於 10 月 21 日搭乘長榮航空(BR 851) 08:20 班機由台灣桃園國際機場前往香港
後，轉搭中國南方航空(CZ 309) 11:15 前往研討會目的地。10 月 21 日下午 2:20 到達
北京市，整理行李出關後隨即趨車前往會議現場 Jingyi Hotel 辦理報到並領論文集等
手續。 
2. 參與者都是來自世界各地之專家學者，會議主題為固態與積體電路技術。本人於 10
月 22日下午發表一編論文，題目為：「A PLL-Based Current-Mode PWM Circuit Suitable 
for Current-mode Controlled Techniques」，並與來自各地的專家學者互動、討論、切磋，
我們亦針對相關問題就教其他發表論文的專家並參與者討論及互相交換意見。在 10
月 24 日中午整行李後，於下午 4 點搭乘中國南方航空班機(CZ 310)至香港，轉搭我國
長榮航空(BR 858)晚上 9 點的班機，於晚上 10:40 返抵國門。 
 
二、與會心得 
本人發表的論文是屬於新型的脈波寬度調變電路，是行動式電子系統極為需要的電路
方塊之一，在會中與專家學者討論各項新技術與方向，並參觀許多國外業界的新科技產品
及參與相關領域的論文發表，其中有不少新技術與方案值得參考與研究，使我們獲益斐
淺，也使我們的視野開拓至全世界，對日後的研究方向與新技術研發獲得相當大的助益，
讓本人覺得不虛此行。希望將來能夠多參加國外的研討會，相信對於國內相關的研究在國
際視野上的推動會有很大的助益。 
 
三、考察參觀活動(無是項活動者省略) 
無 
 
四、建議 
無 
 
五、攜回資料名稱及內容 
ICSICT 2008 會議論文集一套共三冊(存本校圖書館)及會議論文 CD 一片。 
 
六、其他 
無 
 
A PLL-Based Current-Mode PWM Circuit Suitable for 
Current-mode Controlled Techniques 
 
 Yeong-Tsair Lin, Chi-Cheng Wu, Jia-Long Wu, Mei-Chu Jen, Dong-Shiuh Wu, and Huan-Ren Cheng  
Department of Electronics Engineering, Lunghwa University of Science and Technology  
Taoyuan, Taiwan, China  
*Email: tsair@mail.lhu.edu.tw  
 
Abstract 
 
A wide-range current-mode pulse-width modulation 
circuit for current-mode controlled techniques is 
presented in this paper. The proposed circuit has been 
designed and implemented using 0.35-μm CMOS 2P4M 
process. The core die size is around 2μm11595× . The 
experimental results show that the variation of the output 
frequency within ± 0.25%. The linear range of input 
current is from 114 to 297μA , and corresponding duty 
cycle of pulse-width output is from 2.5% to 93.5%.  
 
1. Introduction 
 
Due to the rapid progress of CMOS technology during 
the past fear years, the power supply voltage for most of 
commercial very large scale integrated (VLSI) chips 
have decreased to 3 V and will continue to decrease to 
lower levels. This trend is driven by feature size scaling 
down in VLSI technologies, power management in VLSI 
chip, and increasing market demands for portable battery 
powered products [1] simultaneously. As a result, battery 
powered electronic systems become an important 
application area for power semiconductor integrated 
circuits. Battery powered systems require high-efficiency 
low-voltage DC-DC converters to maximize the run time 
of the systems from a single battery source. The trend is 
focused on implementation of power converter with 
high-efficiency and low-power consumption [2][3]. 
Consequently, to select an appropriate technology is an 
important issue for these applications. Pulse- 
width-modulation (PWM) is the most frequently used 
technique in switching converters and control systems. 
Many techniques are available to modulate the 
pulse-width of the control signal, such as by voltage- 
mode control [2], by current -mode control [3], or by 
comparing a modulation reference signal to constant 
frequency carrier [4], etc. In basic voltage-mode PWM 
control, feedback error voltage is the only variable that 
determines the duty ratio. In the current-mode PWM 
control, both feedback error voltage and peak or average 
inductor current are participating in the decision-making 
of the duty ratio, and the controlled performance is 
enhanced.  
In order to implement the current-mode PWM circuit 
[3], a controlled current source is used in cascode to 
perform the delay cell. The main concern of this 
approach is its higher power supply voltage due to the 
cascode architecture. A high linearity, constant frequency 
voltage-mode PWM technique [4][5] had been used in 
DC converter. However, these circuits require a large 
number of passive components, which are difficult to 
fabricate by digital CMOS processes and to operate at 
low supply voltage.  
Motivated by the above concerns, a high linearity 
low-voltage current-mode PWM circuit is proposed in 
this paper that adopts a current controlled ring oscillator 
to achieve low supply operating purpose. The proposed 
PWM circuit has been implemented using 0.35-μm 
CMOS 2P4M processes and featured with 1.2 V supply. 
 
2. Circuit Descriptions 
 
An integrated low-voltage, high-linearity PLL-based 
PWM circuit is designed based on digital CMOS process. 
The simplified system block diagram of the PWM circuit 
is shown in Fig. 1, which consists of a voltage- 
controlled oscillator (VCO), a frequency divider, a 
phase-frequency detector (PFD), a charge pump circuit, 
and a low-pass filter. The VCO circuit is shown in Fig. 2, 
which is constructed with 7-stage ring oscillator. In 
general conditions, the aspect ratio of PMOS transistors 
M10-M16, are equal, as well as NMOS transistors 
M17-M23. Consequently, the cell-stage of the oscillator 
has same delay time. The transfer voltage VM of every 
stage can be, approximately, expressed as following  
odtn
oxn
b
tnM  
2
1   VV
L
WC
IVV +=+≅
μ
          (1) 
where Vtn is the threshold voltage, μn is the mobility of 
charge carrier, Cox is the gate oxide capacitance per unit 
area, Ib is the bias current and is controlled by VC, W is 
the channel width, and L is the channel length of the 
NMOS transistor, respectively. And  
L
WC
IV
oxn
b
od
2
1 μ
=  
The rise time of one stage can be derived as 
978-1-4244-2186-2/08/$25.00 ©2008 IEEE
