# 1. 基本CPU设计
![[$4$CPU设计1.excalidraw]]
# 2. 时钟周期设计
- **组合逻辑元件**
- **时序逻辑元件**：采用边沿触发：只有位于时钟下降时+写信号为1的时候才会进行写入
- 必须要保证组合逻辑元件必须在时钟信号稳定为1/0的时候完成（在一个时钟周期内完成）才能确保在上升沿/下降沿的时候时序逻辑元件可以安全地写入
- 
