> **이전 설계 자료** — 현재 3클래스 설계의 설명과 수치는 [2026 설계보고서](../../../../reports/INTEGRATED_TECHNICAL_REPORT_KR.md)를 기준으로 합니다. 이 문서는 당시의 코드·검증 이력을 보존합니다.

# Hardware Validation Result

## 요약

Locked RTL은 Python/XSim 비교, Vivado implementation, IP-XACT packaging, Vitis/MicroBlaze 36-case full-record replay까지 연결해 검증했다.

| Layer | 결과 |
|---|---|
| Python vs XSim locked final layer | final_pred/final_mem mismatch 0 over 36 final_test cases |
| Pure RTL Vivado | LUT/FF/BRAM/DSP 9719/5038/0/0, WNS 8.184 ns |
| OOC/profile Vivado | LUT/FF/BRAM/DSP 9905/5769/0/0, WNS 0.471 ns |
| IP packaging | AXI accelerator and sample feeder IP-XACT packages present |
| MicroBlaze full replay build | bitstream/XSA/ELF generated, timing met |
| Board replay | strict final_test 36 cases, final_pred 36/36, final_mem exact 36/36 |

## 주장 범위

이 결과는 FPGA/VLSI prototype의 engineering validation이다. Medical diagnosis validation, physical AFE board measurement, ADC silicon measurement, transistor-level layout verification을 의미하지 않는다.
