### VHDL . Verilog HDL

> 출처 http://wiki.vctec.co.kr/devboard/fpga/spartan-3a-fpga-gaebalbodeu--elbert

---

#### VHDL 이란?

* hardware description language

  하드웨어 시스템을 제어하고 디자인 디버깅하는 언어

#### Verilog 모듈

* Verilog 에서 모듈은 디지털회로의 하나의 컴포넌트 의미
  여러개의 메소드로 외부에 인터페이싱 된다는 점에서 C++과 유사 포트는 입력,출력 입출력 둘다가능 함.
* 포트의 크기와 방향 또한 모듈의 기능에 종속 됨.

##### 데이터타입

* 항상 input , output 존재
* wire : 두 개를 연결하는 전선과 같은 역할, 모듈 내의 것들 혹은 모듈끼리 연결
* reg : 로직상태(0,1)를 저장할 수 있고, 유지가능  (CPU 레지스터와 유사)
* wire는 모듈의 입,출력을 설정할 수 있고, reg는 출력으로 이용 가능

##### 모듈예시

~~~
module ABC(x, y)  // ABC 이라는 모듈선언
                  // 포트 x와 y선언
   input wire x;  // 포트 x 입력 선언
   output wire y; // 포트 y 출력 선언
   assign y = !x; // assign 조합논리회로 생성
   
   /* 
      !! 여기서 output 도 wire 로 선언한 이유는 NOT게이트이기 때문
         모듈의 출력값을 가지게 하려면 어딘가에선 입력해야하니까
   */
   
endmodule
~~~
