TimeQuest Timing Analyzer report for Microcomputer
Sun Nov 24 06:55:42 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 28. Slow Model Minimum Pulse Width: 'clk'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'clk'
 46. Fast Model Setup: 'cpuClock'
 47. Fast Model Setup: 'sdClock'
 48. Fast Model Setup: 'serialClkCount[15]'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'cpuClock'
 53. Fast Model Hold: 'serialClkCount[15]'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 59. Fast Model Removal: 'serialClkCount[15]'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 53.14 MHz  ; 53.14 MHz       ; clk                ;      ;
; 55.21 MHz  ; 55.21 MHz       ; cpuClock           ;      ;
; 82.1 MHz   ; 82.1 MHz        ; T80s:cpu1|IORQ_n   ;      ;
; 135.78 MHz ; 135.78 MHz      ; sdClock            ;      ;
; 177.4 MHz  ; 177.4 MHz       ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -17.817 ; -6701.750     ;
; cpuClock           ; -17.114 ; -4539.349     ;
; sdClock            ; -8.794  ; -940.999      ;
; serialClkCount[15] ; -7.150  ; -1121.795     ;
; T80s:cpu1|IORQ_n   ; -6.729  ; -338.783      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.947 ; -57.122       ;
; clk                ; -2.292 ; -3.760        ;
; cpuClock           ; -0.051 ; -0.051        ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -5.576 ; -148.937      ;
; sdClock            ; -1.646 ; -14.814       ;
; T80s:cpu1|IORQ_n   ; 0.910  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.879 ; -9.937        ;
; serialClkCount[15] ; 1.254  ; 0.000         ;
; sdClock            ; 2.207  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -3.643 ; -484.260      ;
; clk                ; -2.567 ; -2840.157     ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -258.216      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+---------+-------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.817 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.899     ;
; -17.727 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.809     ;
; -17.721 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.789     ;
; -17.610 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.692     ;
; -17.591 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.659     ;
; -17.589 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.137      ; 18.680     ;
; -17.586 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.668     ;
; -17.569 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.637     ;
; -17.567 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.635     ;
; -17.565 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.647     ;
; -17.561 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.114      ; 18.629     ;
; -17.561 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.643     ;
; -17.560 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.642     ;
; -17.555 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.637     ;
; -17.551 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.625     ;
; -17.547 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.621     ;
; -17.544 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.120      ; 18.618     ;
; -17.543 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.611     ;
; -17.539 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.613     ;
; -17.538 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.128      ; 18.620     ;
; -17.534 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.608     ;
; -17.527 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.609     ;
; -17.520 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.602     ;
; -17.519 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.587     ;
; -17.519 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.142      ; 18.615     ;
; -17.515 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.589     ;
; -17.514 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.582     ;
; -17.499 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.137      ; 18.590     ;
; -17.493 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.123      ; 18.570     ;
; -17.454 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.522     ;
; -17.441 ; SBCTextDisplayRGB:io2|cursorVert[1] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.137      ; 18.532     ;
; -17.437 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.519     ;
; -17.431 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.499     ;
; -17.416 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.132      ; 18.502     ;
; -17.395 ; SBCTextDisplayRGB:io2|startAddr[7]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.477     ;
; -17.386 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.460     ;
; -17.384 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.452     ;
; -17.379 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.461     ;
; -17.364 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.144      ; 18.462     ;
; -17.363 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.453     ;
; -17.363 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.123      ; 18.440     ;
; -17.362 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.430     ;
; -17.360 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.428     ;
; -17.358 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.137      ; 18.449     ;
; -17.358 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.440     ;
; -17.354 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1    ; clk          ; clk         ; 1.000        ; 0.077      ; 18.385     ;
; -17.354 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.114      ; 18.422     ;
; -17.354 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.436     ;
; -17.353 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.435     ;
; -17.351 ; SBCTextDisplayRGB:io2|cursorVert[1] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.137      ; 18.442     ;
; -17.348 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.430     ;
; -17.345 ; SBCTextDisplayRGB:io2|cursorVert[1] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.123      ; 18.422     ;
; -17.344 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.418     ;
; -17.344 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.418     ;
; -17.343 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 1.000        ; 0.077      ; 18.374     ;
; -17.341 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.123      ; 18.418     ;
; -17.340 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.414     ;
; -17.339 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.077      ; 18.370     ;
; -17.339 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.123      ; 18.416     ;
; -17.337 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.137      ; 18.428     ;
; -17.337 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.120      ; 18.411     ;
; -17.336 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.404     ;
; -17.333 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.123      ; 18.410     ;
; -17.333 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.137      ; 18.424     ;
; -17.332 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.137      ; 18.423     ;
; -17.332 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.406     ;
; -17.331 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.128      ; 18.413     ;
; -17.327 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2    ; clk          ; clk         ; 1.000        ; 0.091      ; 18.372     ;
; -17.327 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.137      ; 18.418     ;
; -17.327 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.401     ;
; -17.326 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.132      ; 18.412     ;
; -17.323 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.129      ; 18.406     ;
; -17.322 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 1.000        ; 0.083      ; 18.359     ;
; -17.322 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.136      ; 18.412     ;
; -17.321 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2    ; clk          ; clk         ; 1.000        ; 0.107      ; 18.382     ;
; -17.319 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.129      ; 18.402     ;
; -17.318 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.083      ; 18.355     ;
; -17.316 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.129      ; 18.399     ;
; -17.315 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.123      ; 18.392     ;
; -17.313 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.083      ; 18.350     ;
; -17.312 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.380     ;
; -17.312 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.142      ; 18.408     ;
; -17.311 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.129      ; 18.394     ;
; -17.310 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.137      ; 18.401     ;
; -17.309 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1    ; clk          ; clk         ; 1.000        ; 0.091      ; 18.354     ;
; -17.308 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.120      ; 18.382     ;
; -17.306 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ; clk          ; clk         ; 1.000        ; 0.095      ; 18.355     ;
; -17.306 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.129      ; 18.389     ;
; -17.305 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2    ; clk          ; clk         ; 1.000        ; 0.102      ; 18.361     ;
; -17.305 ; SBCTextDisplayRGB:io2|startAddr[7]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.387     ;
; -17.302 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.105      ; 18.361     ;
; -17.301 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.369     ;
; -17.299 ; SBCTextDisplayRGB:io2|startAddr[7]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.114      ; 18.367     ;
; -17.297 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1    ; clk          ; clk         ; 1.000        ; 0.102      ; 18.353     ;
; -17.296 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.378     ;
; -17.292 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.142      ; 18.388     ;
; -17.291 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.123      ; 18.368     ;
; -17.291 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.151      ; 18.396     ;
; -17.290 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.139      ; 18.383     ;
; -17.290 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.091      ; 18.335     ;
+---------+-------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.114 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.158     ;
; -17.110 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.154     ;
; -17.003 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.027     ;
; -17.002 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.026     ;
; -17.001 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.025     ;
; -17.000 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.024     ;
; -16.980 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.010     ;
; -16.973 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.017     ;
; -16.969 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 18.013     ;
; -16.931 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.961     ;
; -16.924 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.963     ;
; -16.920 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.959     ;
; -16.898 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 17.964     ;
; -16.894 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 17.960     ;
; -16.862 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.886     ;
; -16.861 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.885     ;
; -16.860 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.884     ;
; -16.859 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.883     ;
; -16.839 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.869     ;
; -16.834 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.858     ;
; -16.832 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.862     ;
; -16.832 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.855     ;
; -16.832 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.856     ;
; -16.831 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.861     ;
; -16.830 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.853     ;
; -16.829 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.859     ;
; -16.828 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.858     ;
; -16.813 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.832     ;
; -16.812 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.831     ;
; -16.811 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.830     ;
; -16.810 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.829     ;
; -16.803 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.826     ;
; -16.802 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.825     ;
; -16.792 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 17.829     ;
; -16.790 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.815     ;
; -16.790 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.820     ;
; -16.787 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.833     ;
; -16.786 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.832     ;
; -16.785 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.815     ;
; -16.785 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.831     ;
; -16.784 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.830     ;
; -16.781 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.811     ;
; -16.764 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.816     ;
; -16.760 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.794     ;
; -16.757 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.781     ;
; -16.756 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.790     ;
; -16.741 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.766     ;
; -16.726 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 17.767     ;
; -16.723 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 17.767     ;
; -16.715 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.767     ;
; -16.698 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 17.742     ;
; -16.694 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 17.738     ;
; -16.693 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.717     ;
; -16.691 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.721     ;
; -16.691 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.714     ;
; -16.691 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.715     ;
; -16.690 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.720     ;
; -16.689 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.712     ;
; -16.688 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.718     ;
; -16.687 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.726     ;
; -16.687 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 17.717     ;
; -16.674 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 17.684     ;
; -16.673 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 17.683     ;
; -16.672 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.711     ;
; -16.672 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 17.682     ;
; -16.671 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 17.681     ;
; -16.669 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.708     ;
; -16.662 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.685     ;
; -16.661 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.684     ;
; -16.658 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.681     ;
; -16.658 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.681     ;
; -16.651 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 17.667     ;
; -16.651 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 17.688     ;
; -16.649 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 17.663     ;
; -16.648 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.680     ;
; -16.648 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 17.662     ;
; -16.647 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 17.661     ;
; -16.646 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.026     ; 17.660     ;
; -16.644 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.663     ;
; -16.642 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.667     ;
; -16.642 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 17.660     ;
; -16.642 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 17.661     ;
; -16.641 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.666     ;
; -16.640 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 17.658     ;
; -16.639 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.664     ;
; -16.638 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.663     ;
; -16.637 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 17.678     ;
; -16.634 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.666     ;
; -16.631 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.663     ;
; -16.626 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 17.646     ;
; -16.621 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 17.654     ;
; -16.621 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 17.654     ;
; -16.619 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 17.652     ;
; -16.618 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.664     ;
; -16.616 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.640     ;
; -16.616 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.668     ;
; -16.616 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 17.661     ;
; -16.616 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.662     ;
; -16.615 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.667     ;
; -16.614 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 17.659     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -8.794 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.363     ; 5.971      ;
; -8.697 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.351     ; 5.886      ;
; -8.697 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.351     ; 5.886      ;
; -8.697 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.351     ; 5.886      ;
; -8.697 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.351     ; 5.886      ;
; -8.697 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.351     ; 5.886      ;
; -8.627 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.365     ; 5.802      ;
; -8.477 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.345     ; 5.672      ;
; -8.477 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.345     ; 5.672      ;
; -8.197 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.350     ; 5.387      ;
; -8.197 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.350     ; 5.387      ;
; -8.197 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.350     ; 5.387      ;
; -8.197 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.350     ; 5.387      ;
; -8.197 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.350     ; 5.387      ;
; -8.197 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.350     ; 5.387      ;
; -8.197 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.350     ; 5.387      ;
; -8.197 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.350     ; 5.387      ;
; -8.197 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.350     ; 5.387      ;
; -8.193 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.604     ; 5.129      ;
; -8.193 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.604     ; 5.129      ;
; -8.193 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.604     ; 5.129      ;
; -8.193 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.604     ; 5.129      ;
; -8.193 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.604     ; 5.129      ;
; -8.031 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.344     ; 5.227      ;
; -8.031 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.344     ; 5.227      ;
; -8.031 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.344     ; 5.227      ;
; -7.965 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.598     ; 4.907      ;
; -7.965 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.598     ; 4.907      ;
; -7.928 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.590     ; 4.878      ;
; -7.865 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.611     ; 4.794      ;
; -7.865 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.611     ; 4.794      ;
; -7.865 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.611     ; 4.794      ;
; -7.865 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.611     ; 4.794      ;
; -7.865 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.611     ; 4.794      ;
; -7.865 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.611     ; 4.794      ;
; -7.865 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.611     ; 4.794      ;
; -7.857 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.618     ; 4.779      ;
; -7.427 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.603     ; 4.364      ;
; -7.427 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.603     ; 4.364      ;
; -7.427 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.603     ; 4.364      ;
; -7.427 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.603     ; 4.364      ;
; -7.427 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.603     ; 4.364      ;
; -7.427 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.603     ; 4.364      ;
; -7.427 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.603     ; 4.364      ;
; -7.427 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.603     ; 4.364      ;
; -7.427 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.603     ; 4.364      ;
; -7.405 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.348     ; 4.597      ;
; -7.262 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.602     ; 4.200      ;
; -7.175 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.601     ; 4.114      ;
; -7.075 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.344     ; 4.271      ;
; -6.966 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.355     ; 4.151      ;
; -6.939 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.608     ; 3.871      ;
; -6.711 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.acmd41           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.343     ; 3.908      ;
; -6.711 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.343     ; 3.908      ;
; -6.708 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.cmd8             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.343     ; 3.905      ;
; -6.708 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.343     ; 3.905      ;
; -6.707 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.cardsel          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.343     ; 3.904      ;
; -6.705 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.343     ; 3.902      ;
; -6.703 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.343     ; 3.900      ;
; -6.466 ; sd_controller:sd1|din_latched[0]       ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.602     ; 3.404      ;
; -6.365 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.405      ;
; -6.365 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.405      ;
; -6.365 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.405      ;
; -6.365 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.405      ;
; -6.365 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.405      ;
; -6.345 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.385      ;
; -6.345 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.385      ;
; -6.345 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.385      ;
; -6.345 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.385      ;
; -6.345 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.385      ;
; -6.320 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.360      ;
; -6.320 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.360      ;
; -6.320 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.360      ;
; -6.320 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.360      ;
; -6.320 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.360      ;
; -6.260 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.608     ; 3.192      ;
; -6.254 ; sd_controller:sd1|\fsm:bit_counter[1]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.294      ;
; -6.254 ; sd_controller:sd1|\fsm:bit_counter[1]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.294      ;
; -6.254 ; sd_controller:sd1|\fsm:bit_counter[1]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.294      ;
; -6.254 ; sd_controller:sd1|\fsm:bit_counter[1]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.294      ;
; -6.254 ; sd_controller:sd1|\fsm:bit_counter[1]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.294      ;
; -6.209 ; sd_controller:sd1|\fsm:bit_counter[2]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.243      ;
; -6.209 ; sd_controller:sd1|\fsm:bit_counter[2]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.243      ;
; -6.209 ; sd_controller:sd1|\fsm:bit_counter[2]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.243      ;
; -6.209 ; sd_controller:sd1|\fsm:bit_counter[2]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.243      ;
; -6.209 ; sd_controller:sd1|\fsm:bit_counter[2]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; -0.006     ; 7.243      ;
; -6.161 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; -0.013     ; 7.188      ;
; -6.154 ; sd_controller:sd1|\fsm:byte_counter[2] ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; -0.013     ; 7.181      ;
; -6.145 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[0]           ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.191      ;
; -6.145 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[2]           ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.191      ;
; -6.135 ; sd_controller:sd1|din_latched[2]       ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.611     ; 3.064      ;
; -6.125 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[0]           ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.171      ;
; -6.125 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[2]           ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 7.171      ;
; -6.105 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|cmd_out[11]                   ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.164      ;
; -6.105 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|cmd_out[12]                   ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.164      ;
; -6.105 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|cmd_out[13]                   ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.164      ;
; -6.105 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|cmd_out[14]                   ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.164      ;
; -6.105 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|cmd_out[15]                   ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.164      ;
; -6.105 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|cmd_out[16]                   ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.164      ;
; -6.105 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|cmd_out[32]                   ; sdClock          ; sdClock     ; 1.000        ; 0.019      ; 7.164      ;
+--------+----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                     ;
+--------+--------------------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+
; -7.150 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~71    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.616     ; 6.074      ;
; -7.137 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[6]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.149     ; 4.028      ;
; -7.137 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[5]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.149     ; 4.028      ;
; -7.137 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[4]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.149     ; 4.028      ;
; -7.137 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[3]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.149     ; 4.028      ;
; -7.137 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[2]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.149     ; 4.028      ;
; -7.137 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[1]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.149     ; 4.028      ;
; -7.137 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[0]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.149     ; 4.028      ;
; -6.977 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~111   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.615     ; 5.902      ;
; -6.922 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~92    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.848      ;
; -6.922 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~86    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.848      ;
; -6.922 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~85    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.848      ;
; -6.922 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~90    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.848      ;
; -6.922 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~89    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.848      ;
; -6.922 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~88    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.848      ;
; -6.912 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~71    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.603     ; 5.849      ;
; -6.884 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~71    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.603     ; 5.821      ;
; -6.858 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~91    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.627     ; 5.771      ;
; -6.858 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~87    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.627     ; 5.771      ;
; -6.819 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~68    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.613     ; 5.746      ;
; -6.819 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~62    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.613     ; 5.746      ;
; -6.814 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~15    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.743      ;
; -6.809 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~22    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.738      ;
; -6.809 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~25    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.738      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~60    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.613     ; 5.713      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~59    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.613     ; 5.713      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~54    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.613     ; 5.713      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~53    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.613     ; 5.713      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~58    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.613     ; 5.713      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~55    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.613     ; 5.713      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~57    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.613     ; 5.713      ;
; -6.786 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~56    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.613     ; 5.713      ;
; -6.782 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~76    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.708      ;
; -6.782 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~75    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.708      ;
; -6.782 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~70    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.708      ;
; -6.782 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~69    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.708      ;
; -6.782 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~74    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.708      ;
; -6.782 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~73    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.708      ;
; -6.782 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~72    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.708      ;
; -6.760 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[0]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.152     ; 3.648      ;
; -6.760 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[3]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.152     ; 3.648      ;
; -6.758 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[2]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.152     ; 3.646      ;
; -6.757 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBitCount[1]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -4.152     ; 3.645      ;
; -6.739 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~111   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.602     ; 5.677      ;
; -6.731 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~84    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.660      ;
; -6.731 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~83    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.660      ;
; -6.731 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~78    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.660      ;
; -6.731 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~77    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.660      ;
; -6.731 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~82    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.660      ;
; -6.731 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~79    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.660      ;
; -6.731 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~81    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.660      ;
; -6.731 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~80    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.611     ; 5.660      ;
; -6.729 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~100   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.655      ;
; -6.729 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~99    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.655      ;
; -6.729 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~94    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.655      ;
; -6.729 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~93    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.655      ;
; -6.729 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~98    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.655      ;
; -6.729 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~95    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.655      ;
; -6.729 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~97    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.655      ;
; -6.729 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~96    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.655      ;
; -6.724 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[0] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.618     ; 5.646      ;
; -6.724 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[1] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.618     ; 5.646      ;
; -6.724 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[3] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.618     ; 5.646      ;
; -6.724 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[4] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.618     ; 5.646      ;
; -6.724 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[5] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.618     ; 5.646      ;
; -6.724 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxInPointer[2] ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.618     ; 5.646      ;
; -6.711 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~111   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.602     ; 5.649      ;
; -6.692 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~140   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.615     ; 5.617      ;
; -6.692 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~139   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.615     ; 5.617      ;
; -6.692 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~134   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.615     ; 5.617      ;
; -6.692 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~133   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.615     ; 5.617      ;
; -6.692 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~138   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.615     ; 5.617      ;
; -6.692 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~135   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.615     ; 5.617      ;
; -6.692 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~137   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.615     ; 5.617      ;
; -6.692 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~136   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.615     ; 5.617      ;
; -6.684 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~92    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.623      ;
; -6.684 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~86    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.623      ;
; -6.684 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~85    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.623      ;
; -6.684 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~90    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.623      ;
; -6.684 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~89    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.623      ;
; -6.684 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~88    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.623      ;
; -6.656 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~92    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.595      ;
; -6.656 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~86    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.595      ;
; -6.656 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~85    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.595      ;
; -6.656 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~90    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.595      ;
; -6.656 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~89    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.595      ;
; -6.656 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~88    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.601     ; 5.595      ;
; -6.653 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[6]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.633     ; 5.560      ;
; -6.653 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[5]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.633     ; 5.560      ;
; -6.653 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[4]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.633     ; 5.560      ;
; -6.653 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[3]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.633     ; 5.560      ;
; -6.653 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[2]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.633     ; 5.560      ;
; -6.653 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[1]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.633     ; 5.560      ;
; -6.653 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[0]    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.633     ; 5.560      ;
; -6.636 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~102   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.634     ; 5.542      ;
; -6.636 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~106   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.634     ; 5.542      ;
; -6.636 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~104   ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.634     ; 5.542      ;
; -6.620 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~91    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.546      ;
; -6.620 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~87    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.546      ;
; -6.592 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~91    ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.614     ; 5.518      ;
+--------+--------------------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -6.729 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.426     ; 5.343      ;
; -6.685 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.472     ; 6.253      ;
; -6.634 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.472     ; 6.202      ;
; -6.628 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.472     ; 6.196      ;
; -6.522 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 6.069      ;
; -6.460 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.477     ; 6.023      ;
; -6.435 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.241     ; 5.234      ;
; -6.428 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 5.975      ;
; -6.412 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 5.959      ;
; -6.399 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.477     ; 5.962      ;
; -6.381 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 5.928      ;
; -6.379 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.472     ; 5.947      ;
; -6.374 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.292     ; 5.122      ;
; -6.348 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.477     ; 4.911      ;
; -6.308 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 5.855      ;
; -6.204 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.477     ; 4.767      ;
; -6.187 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.292     ; 4.935      ;
; -6.175 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 5.722      ;
; -6.154 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.477     ; 5.717      ;
; -6.074 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.477     ; 5.637      ;
; -6.052 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.698     ; 5.394      ;
; -6.051 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.105     ; 4.986      ;
; -6.001 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.105     ; 4.936      ;
; -5.912 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.477     ; 5.475      ;
; -5.877 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.513     ; 5.404      ;
; -5.796 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.477     ; 5.359      ;
; -5.753 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.920     ; 4.873      ;
; -5.704 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.920     ; 4.824      ;
; -5.599 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.105     ; 4.534      ;
; -5.590 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.317     ; 3.813      ;
; -5.554 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.125     ; 4.469      ;
; -5.537 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.790     ; 4.787      ;
; -5.490 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.605     ; 4.925      ;
; -5.447 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.605     ; 4.882      ;
; -5.447 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.605     ; 4.882      ;
; -5.430 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.125     ; 4.345      ;
; -5.400 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.420     ; 5.020      ;
; -5.400 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.420     ; 5.020      ;
; -5.383 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.940     ; 4.483      ;
; -5.369 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.920     ; 4.489      ;
; -5.318 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.890     ; 3.968      ;
; -5.239 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 4.786      ;
; -5.203 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.105     ; 4.138      ;
; -5.203 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.105     ; 4.138      ;
; -5.199 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.105     ; 4.134      ;
; -5.191 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.317     ; 3.414      ;
; -5.180 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.472     ; 4.748      ;
; -5.105 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.426     ; 3.719      ;
; -5.070 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 4.617      ;
; -5.065 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 4.612      ;
; -5.058 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.618      ;
; -5.058 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.618      ;
; -5.058 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.618      ;
; -5.058 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.618      ;
; -5.058 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.618      ;
; -5.058 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.618      ;
; -5.011 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.472     ; 4.579      ;
; -5.006 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.472     ; 4.574      ;
; -4.954 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 4.501      ;
; -4.928 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.317     ; 3.151      ;
; -4.895 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.472     ; 4.463      ;
; -4.822 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.477     ; 3.385      ;
; -4.786 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.477     ; 3.349      ;
; -4.773 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.333      ;
; -4.773 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.333      ;
; -4.773 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.333      ;
; -4.773 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.333      ;
; -4.773 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.333      ;
; -4.773 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.333      ;
; -4.612 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.472     ; 4.180      ;
; -4.550 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.472     ; 4.118      ;
; -4.531 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.091      ;
; -4.531 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.091      ;
; -4.531 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.091      ;
; -4.531 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.091      ;
; -4.531 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.091      ;
; -4.531 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 4.091      ;
; -4.395 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.187     ; 2.748      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.477     ; 3.888      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.885      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.885      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.885      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.885      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.885      ;
; -4.325 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.885      ;
; -4.320 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.880      ;
; -4.320 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.880      ;
; -4.320 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.880      ;
; -4.320 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.880      ;
; -4.320 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.880      ;
; -4.320 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.880      ;
; -4.306 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.866      ;
; -4.306 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.866      ;
; -4.306 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.866      ;
; -4.306 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.866      ;
; -4.306 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.866      ;
; -4.306 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.480     ; 3.866      ;
; -4.273 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 3.820      ;
; -4.253 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.493     ; 3.800      ;
; -4.105 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.790     ; 3.355      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.947 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 4.125      ; 1.484      ;
; -2.396 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.603      ; 2.013      ;
; -2.338 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.889      ; 1.857      ;
; -2.326 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.889      ; 1.869      ;
; -2.134 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 2.056      ;
; -2.130 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.296      ; 2.472      ;
; -2.124 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.611      ; 1.293      ;
; -2.122 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.512      ; 1.696      ;
; -2.102 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.291      ; 2.495      ;
; -2.098 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 2.092      ;
; -1.962 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.889      ; 2.233      ;
; -1.938 ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.349      ; 1.217      ;
; -1.894 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.875      ; 2.287      ;
; -1.728 ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.517      ; 2.095      ;
; -1.724 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.201      ; 2.783      ;
; -1.722 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 2.468      ;
; -1.566 ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 2.624      ;
; -1.562 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.512      ; 2.256      ;
; -1.549 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.291      ; 3.048      ;
; -1.546 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 2.644      ;
; -1.541 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.517      ; 2.282      ;
; -1.453 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.568      ; 2.421      ;
; -1.396 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.889      ; 2.799      ;
; -1.349 ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.889      ; 2.846      ;
; -1.267 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.594      ; 3.133      ;
; -1.267 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.594      ; 3.133      ;
; -1.267 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.594      ; 3.133      ;
; -1.267 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.594      ; 3.133      ;
; -1.267 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.594      ; 3.133      ;
; -1.267 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.594      ; 3.133      ;
; -1.267 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.594      ; 3.133      ;
; -1.267 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.594      ; 3.133      ;
; -1.242 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.512      ; 2.576      ;
; -1.196 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 2.994      ;
; -1.163 ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 3.027      ;
; -1.140 ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.296      ; 3.462      ;
; -1.116 ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 3.074      ;
; -1.106 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.605      ; 0.805      ;
; -1.106 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.605      ; 0.805      ;
; -1.106 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.605      ; 0.805      ;
; -1.083 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.895      ; 3.118      ;
; -1.083 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.895      ; 3.118      ;
; -1.083 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.895      ; 3.118      ;
; -1.065 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.302      ; 3.543      ;
; -1.059 ; SBCTextDisplayRGB:io2|kbBuffer~12      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.291      ; 3.538      ;
; -1.057 ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.895      ; 3.144      ;
; -1.048 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.386      ; 3.644      ;
; -1.048 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.386      ; 3.644      ;
; -1.031 ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 3.159      ;
; -1.017 ; bufferedUART:io1|rxBuffer~127          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.417      ; 2.206      ;
; -0.996 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.517      ; 2.827      ;
; -0.991 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.563      ; 2.878      ;
; -0.987 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.889      ; 3.208      ;
; -0.970 ; bufferedUART:io1|rxBuffer~136          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.419      ; 2.255      ;
; -0.966 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.889      ; 3.229      ;
; -0.960 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.866      ; 3.212      ;
; -0.947 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.889      ; 3.248      ;
; -0.943 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.386      ; 3.749      ;
; -0.943 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.386      ; 3.749      ;
; -0.908 ; SBCTextDisplayRGB:io2|kbBuffer~16      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.512      ; 2.910      ;
; -0.885 ; SBCTextDisplayRGB:io2|kbBuffer~39      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.568      ; 2.989      ;
; -0.853 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.201      ; 3.654      ;
; -0.826 ; SBCTextDisplayRGB:io2|kbBuffer~42      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.889      ; 3.369      ;
; -0.805 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[15]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.614      ; 2.615      ;
; -0.797 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.517      ; 3.026      ;
; -0.777 ; bufferedUART:io1|rxBuffer~66           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.444      ;
; -0.769 ; bufferedUART:io1|rxBuffer~41           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.422      ; 2.459      ;
; -0.755 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 3.435      ;
; -0.735 ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.517      ; 3.088      ;
; -0.721 ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.512      ; 3.097      ;
; -0.703 ; bufferedUART:io1|rxBuffer~120          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.414      ; 2.517      ;
; -0.675 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.565      ; 3.196      ;
; -0.658 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.296      ; 3.944      ;
; -0.629 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.526      ; 3.703      ;
; -0.615 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[11]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.614      ; 2.805      ;
; -0.611 ; bufferedUART:io1|rxBuffer~106          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.438      ; 2.633      ;
; -0.609 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[10]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.613      ; 2.810      ;
; -0.608 ; SBCTextDisplayRGB:io2|kbBuffer~14      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 3.582      ;
; -0.599 ; bufferedUART:io1|rxBuffer~131          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.401      ; 2.608      ;
; -0.593 ; SBCTextDisplayRGB:io2|kbBuffer~54      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.296      ; 4.009      ;
; -0.575 ; bufferedUART:io1|rxBuffer~107          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.415      ; 2.646      ;
; -0.571 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[31]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.605      ; 2.840      ;
; -0.571 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[29]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.605      ; 2.840      ;
; -0.558 ; SBCTextDisplayRGB:io2|kbBuffer~15      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.884      ; 3.632      ;
; -0.556 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.568      ; 3.318      ;
; -0.555 ; bufferedUART:io1|rxBuffer~137          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.403      ; 2.654      ;
; -0.550 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.517      ; 3.273      ;
; -0.542 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[28]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.614      ; 2.878      ;
; -0.542 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[27]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.614      ; 2.878      ;
; -0.542 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[26]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.614      ; 2.878      ;
; -0.542 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[25]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.614      ; 2.878      ;
; -0.522 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[20]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.601      ; 2.885      ;
; -0.505 ; SBCTextDisplayRGB:io2|kbBuffer~19      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.291      ; 4.092      ;
; -0.499 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.866      ; 3.673      ;
; -0.484 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.565      ; 3.387      ;
; -0.482 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.386      ; 4.210      ;
; -0.482 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.386      ; 4.210      ;
; -0.481 ; bufferedUART:io1|rxBuffer~103          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.431      ; 2.756      ;
; -0.459 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[14]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.614      ; 2.961      ;
; -0.459 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[13]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.614      ; 2.961      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.292 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.737      ; 1.055      ;
; -1.792 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.737      ; 1.055      ;
; -0.632 ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.769      ; 1.404      ;
; -0.232 ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.769      ; 1.804      ;
; -0.204 ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.780      ; 1.843      ;
; -0.201 ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 1.850      ;
; -0.199 ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.782      ; 1.850      ;
; 0.100  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.452      ; 1.819      ;
; 0.147  ; T80s:cpu1|T80:u0|A[3]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.452      ; 1.866      ;
; 0.156  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.452      ; 1.875      ;
; 0.168  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.780      ; 2.215      ;
; 0.176  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.764      ; 2.207      ;
; 0.187  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.784      ; 2.238      ;
; 0.189  ; T80s:cpu1|T80:u0|A[5]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.764      ; 2.220      ;
; 0.192  ; T80s:cpu1|T80:u0|A[4]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.782      ; 2.241      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR              ; SBCTextDisplayRGB:io2|dispWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.505  ; T80s:cpu1|T80:u0|A[6]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 1.467      ; 2.239      ;
; 0.512  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 1.465      ; 2.244      ;
; 0.541  ; T80s:cpu1|T80:u0|A[3]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.465      ; 2.273      ;
; 0.545  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.447      ; 2.259      ;
; 0.550  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.463      ; 2.280      ;
; 0.551  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.465      ; 2.283      ;
; 0.565  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 1.447      ; 2.279      ;
; 0.569  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 1.467      ; 2.303      ;
; 0.615  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 1.467      ; 2.349      ;
; 0.749  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.463      ; 2.479      ;
; 0.754  ; T80s:cpu1|IORQ_n                          ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.751      ; 4.115      ;
; 0.758  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 1.465      ; 2.490      ;
; 0.765  ; T80s:cpu1|T80:u0|A[2]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 1.467      ; 2.499      ;
; 0.768  ; SBCTextDisplayRGB:io2|charHoriz[6]        ; SBCTextDisplayRGB:io2|charHoriz[6]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.770  ; SBCTextDisplayRGB:io2|startAddr[10]       ; SBCTextDisplayRGB:io2|startAddr[10]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.772  ; SBCTextDisplayRGB:io2|horizCount[11]      ; SBCTextDisplayRGB:io2|horizCount[11]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.778  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.084      ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -0.051 ; sd_controller:sd1|dout[6]                                                                              ; T80s:cpu1|DI_Reg[6]           ; sdClock          ; cpuClock    ; 0.000        ; 1.934      ; 2.189      ;
; 0.366  ; sd_controller:sd1|dout[5]                                                                              ; T80s:cpu1|DI_Reg[5]           ; sdClock          ; cpuClock    ; 0.000        ; 1.941      ; 2.613      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TState[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|Alternate                                                                             ; T80s:cpu1|T80:u0|Alternate    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|Halt_FF                                                                               ; T80s:cpu1|T80:u0|Halt_FF      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|IntE_FF2                                                                              ; T80s:cpu1|T80:u0|IntE_FF2     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|BTR_r                                                                                 ; T80s:cpu1|T80:u0|BTR_r        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|MCycle[0]                                                                             ; T80s:cpu1|T80:u0|MCycle[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[2]                                                                             ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.680  ; sd_controller:sd1|dout[4]                                                                              ; T80s:cpu1|DI_Reg[4]           ; sdClock          ; cpuClock    ; 0.000        ; 1.936      ; 2.922      ;
; 0.748  ; T80s:cpu1|T80:u0|R[6]                                                                                  ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.054      ;
; 0.766  ; T80s:cpu1|T80:u0|ACC[7]                                                                                ; T80s:cpu1|T80:u0|Ap[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.072      ;
; 0.821  ; sd_controller:sd1|dout[6]                                                                              ; T80s:cpu1|T80:u0|IR[6]        ; sdClock          ; cpuClock    ; 0.000        ; 1.936      ; 3.063      ;
; 0.836  ; sd_controller:sd1|dout[3]                                                                              ; T80s:cpu1|DI_Reg[3]           ; sdClock          ; cpuClock    ; 0.000        ; 1.940      ; 3.082      ;
; 0.901  ; T80s:cpu1|T80:u0|ACC[6]                                                                                ; T80s:cpu1|T80:u0|Ap[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.207      ;
; 0.907  ; T80s:cpu1|T80:u0|ACC[4]                                                                                ; T80s:cpu1|T80:u0|Ap[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.213      ;
; 0.923  ; T80s:cpu1|T80:u0|Ap[6]                                                                                 ; T80s:cpu1|T80:u0|ACC[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.229      ;
; 0.930  ; T80s:cpu1|T80:u0|F[7]                                                                                  ; T80s:cpu1|T80:u0|Fp[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.236      ;
; 0.954  ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.260      ;
; 1.024  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.258      ; 5.892      ;
; 1.025  ; sd_controller:sd1|dout[1]                                                                              ; T80s:cpu1|DI_Reg[1]           ; sdClock          ; cpuClock    ; 0.000        ; 1.940      ; 3.271      ;
; 1.038  ; T80s:cpu1|T80:u0|ACC[6]                                                                                ; T80s:cpu1|T80:u0|I[6]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.342      ;
; 1.079  ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|MREQ_n              ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.385      ;
; 1.106  ; T80s:cpu1|T80:u0|TState[2]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.412      ;
; 1.161  ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.467      ;
; 1.165  ; T80s:cpu1|T80:u0|Ap[7]                                                                                 ; T80s:cpu1|T80:u0|ACC[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.471      ;
; 1.166  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.253      ; 6.029      ;
; 1.166  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.253      ; 6.029      ;
; 1.172  ; T80s:cpu1|T80:u0|R[4]                                                                                  ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.177  ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.190  ; sd_controller:sd1|dout[7]                                                                              ; T80s:cpu1|DI_Reg[7]           ; sdClock          ; cpuClock    ; 0.000        ; 1.934      ; 3.430      ;
; 1.217  ; T80s:cpu1|T80:u0|TState[2]                                                                             ; T80s:cpu1|MREQ_n              ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.523      ;
; 1.221  ; T80s:cpu1|T80:u0|R[1]                                                                                  ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.225  ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225  ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.230  ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.536      ;
; 1.234  ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.540      ;
; 1.235  ; T80s:cpu1|T80:u0|R[5]                                                                                  ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.541      ;
; 1.241  ; T80s:cpu1|T80:u0|F[2]                                                                                  ; T80s:cpu1|T80:u0|Fp[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.547      ;
; 1.244  ; sd_controller:sd1|dout[5]                                                                              ; T80s:cpu1|T80:u0|IR[5]        ; sdClock          ; cpuClock    ; 0.000        ; 1.943      ; 3.493      ;
; 1.256  ; sd_controller:sd1|dout[0]                                                                              ; T80s:cpu1|DI_Reg[0]           ; sdClock          ; cpuClock    ; 0.000        ; 1.929      ; 3.491      ;
; 1.257  ; T80s:cpu1|T80:u0|ACC[3]                                                                                ; T80s:cpu1|T80:u0|Ap[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.563      ;
; 1.258  ; T80s:cpu1|T80:u0|MCycle[1]                                                                             ; T80s:cpu1|T80:u0|MCycle[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.564      ;
; 1.263  ; T80s:cpu1|T80:u0|F[1]                                                                                  ; T80s:cpu1|T80:u0|Fp[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.569      ;
; 1.265  ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.571      ;
; 1.287  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.251      ; 6.148      ;
; 1.296  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.251      ; 6.157      ;
; 1.358  ; sd_controller:sd1|dout[2]                                                                              ; T80s:cpu1|DI_Reg[2]           ; sdClock          ; cpuClock    ; 0.000        ; 1.942      ; 3.606      ;
; 1.379  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][3]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[3] ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.683      ;
; 1.380  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[6]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.258      ; 6.248      ;
; 1.402  ; sd_controller:sd1|dout[3]                                                                              ; T80s:cpu1|T80:u0|IR[3]        ; sdClock          ; cpuClock    ; 0.000        ; 1.940      ; 3.648      ;
; 1.467  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[0]           ; clk              ; cpuClock    ; 0.000        ; 1.502      ; 3.275      ;
; 1.502  ; T80s:cpu1|T80:u0|ACC[4]                                                                                ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.808      ;
; 1.504  ; T80s:cpu1|T80:u0|Ap[4]                                                                                 ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.810      ;
; 1.524  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.258      ; 5.892      ;
; 1.540  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[5]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.258      ; 6.408      ;
; 1.570  ; sd_controller:sd1|dout[4]                                                                              ; T80s:cpu1|T80:u0|IR[4]        ; sdClock          ; cpuClock    ; 0.000        ; 1.938      ; 3.814      ;
; 1.592  ; sd_controller:sd1|dout[1]                                                                              ; T80s:cpu1|T80:u0|IR[1]        ; sdClock          ; cpuClock    ; 0.000        ; 1.940      ; 3.838      ;
; 1.614  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.253      ; 6.477      ;
; 1.614  ; T80s:cpu1|T80:u0|I[6]                                                                                  ; T80s:cpu1|T80:u0|A[14]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.008      ; 1.928      ;
; 1.650  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[2]           ; clk              ; cpuClock    ; 0.000        ; 1.502      ; 3.458      ;
; 1.651  ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 1.960      ;
; 1.651  ; T80s:cpu1|T80:u0|R[4]                                                                                  ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.666  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.253      ; 6.029      ;
; 1.666  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.253      ; 6.029      ;
; 1.686  ; T80s:cpu1|T80:u0|IR[5]                                                                                 ; T80s:cpu1|T80:u0|XY_State[0]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.993      ;
; 1.687  ; T80s:cpu1|T80:u0|IR[5]                                                                                 ; T80s:cpu1|T80:u0|XY_State[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.994      ;
; 1.689  ; T80s:cpu1|T80:u0|ACC[5]                                                                                ; T80s:cpu1|T80:u0|Ap[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.995      ;
; 1.701  ; T80s:cpu1|T80:u0|R[1]                                                                                  ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.701  ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.705  ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.715  ; T80s:cpu1|T80:u0|R[5]                                                                                  ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.021      ;
; 1.733  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[4]           ; clk              ; cpuClock    ; 0.000        ; 1.502      ; 3.541      ;
; 1.737  ; T80s:cpu1|T80:u0|R[4]                                                                                  ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.765  ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 2.074      ;
; 1.766  ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.072      ;
; 1.787  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.251      ; 6.148      ;
; 1.787  ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.093      ;
; 1.791  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][2]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.023      ; 2.120      ;
; 1.791  ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.796  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.251      ; 6.157      ;
; 1.797  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][1]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[1] ; cpuClock         ; cpuClock    ; 0.000        ; 0.026      ; 2.129      ;
; 1.800  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[3]           ; clk              ; cpuClock    ; 0.000        ; 1.500      ; 3.606      ;
; 1.804  ; T80s:cpu1|T80:u0|PC[0]                                                                                 ; T80s:cpu1|T80:u0|PC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.110      ;
; 1.826  ; T80s:cpu1|T80:u0|Fp[4]                                                                                 ; T80s:cpu1|T80:u0|F[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.132      ;
; 1.852  ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.158      ;
; 1.853  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|T80:u0|IR[3]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.251      ; 6.714      ;
; 1.863  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|T80:u0|IR[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.251      ; 6.724      ;
; 1.868  ; T80s:cpu1|T80:u0|TState[2]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[7]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 2.177      ;
; 1.877  ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.183      ;
; 1.880  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[6]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.258      ; 6.248      ;
; 1.891  ; T80s:cpu1|T80:u0|Ap[5]                                                                                 ; T80s:cpu1|T80:u0|ACC[5]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.197      ;
; 1.891  ; T80s:cpu1|T80:u0|R[1]                                                                                  ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.197      ;
; 1.904  ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[7]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 2.213      ;
; 1.910  ; T80s:cpu1|T80:u0|I[0]                                                                                  ; T80s:cpu1|T80:u0|A[8]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.015      ; 2.231      ;
; 1.912  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[4] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.218      ;
; 1.915  ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|T80:u0|IR[7]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.260      ; 6.785      ;
; 1.922  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][3]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[3] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.228      ;
; 1.926  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.232      ;
+--------+--------------------------------------------------------------------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.737 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.043      ;
; 0.741 ; sd_controller:sd1|recv_data[9]                  ; sd_controller:sd1|recv_data[10]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sd_controller:sd1|recv_data[11]                 ; sd_controller:sd1|recv_data[12]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.743 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; sd_controller:sd1|recv_data[7]                  ; sd_controller:sd1|recv_data[8]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; sd_controller:sd1|recv_data[22]                 ; sd_controller:sd1|recv_data[23]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; sd_controller:sd1|recv_data[18]                 ; sd_controller:sd1|recv_data[19]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sd_controller:sd1|recv_data[21]                 ; sd_controller:sd1|recv_data[22]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; sd_controller:sd1|recv_data[24]                 ; sd_controller:sd1|recv_data[25]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; sd_controller:sd1|recv_data[25]                 ; sd_controller:sd1|recv_data[26]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; sd_controller:sd1|recv_data[16]                 ; sd_controller:sd1|recv_data[17]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sd_controller:sd1|recv_data[26]                 ; sd_controller:sd1|recv_data[27]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.750 ; sd_controller:sd1|recv_data[20]                 ; sd_controller:sd1|recv_data[21]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.056      ;
; 0.754 ; sd_controller:sd1|recv_data[30]                 ; sd_controller:sd1|recv_data[31]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; sd_controller:sd1|recv_data[13]                 ; sd_controller:sd1|recv_data[14]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.061      ;
; 0.783 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.089      ;
; 0.889 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.195      ;
; 0.936 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.242      ;
; 1.070 ; sd_controller:sd1|state.cardsel                 ; sd_controller:sd1|state.cmd58                   ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 1.378      ;
; 1.094 ; sd_controller:sd1|state.write_block_cmd         ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.400      ;
; 1.143 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.449      ;
; 1.152 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.458      ;
; 1.156 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.462      ;
; 1.160 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.466      ;
; 1.162 ; sd_controller:sd1|recv_data[27]                 ; sd_controller:sd1|recv_data[28]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.468      ;
; 1.162 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.468      ;
; 1.165 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; sd_controller:sd1|recv_data[28]                 ; sd_controller:sd1|recv_data[29]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; sd_controller:sd1|recv_data[29]                 ; sd_controller:sd1|recv_data[30]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.169 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.172 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.185 ; sd_controller:sd1|recv_data[10]                 ; sd_controller:sd1|recv_data[11]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.491      ;
; 1.187 ; sd_controller:sd1|recv_data[12]                 ; sd_controller:sd1|recv_data[13]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.493      ;
; 1.188 ; sd_controller:sd1|recv_data[14]                 ; sd_controller:sd1|recv_data[15]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.494      ;
; 1.190 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.496      ;
; 1.204 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.210 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.516      ;
; 1.211 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.517      ;
; 1.215 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.521      ;
; 1.217 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.524      ;
; 1.219 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.525      ;
; 1.219 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.525      ;
; 1.220 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; sd_controller:sd1|recv_data[17]                 ; sd_controller:sd1|recv_data[18]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.528      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.047      ;
; 0.751 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.057      ;
; 0.758 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.064      ;
; 0.766 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.072      ;
; 0.769 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.075      ;
; 0.771 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~56            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.077      ;
; 0.773 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~53            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.079      ;
; 0.775 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.081      ;
; 0.779 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.085      ;
; 0.779 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~55            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.085      ;
; 0.912 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.218      ;
; 0.918 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~57            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.224      ;
; 0.920 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.226      ;
; 0.929 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~59            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.235      ;
; 0.929 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.235      ;
; 0.938 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.244      ;
; 0.941 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.247      ;
; 0.941 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~54            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.247      ;
; 0.942 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~58            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.248      ;
; 1.171 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.477      ;
; 1.181 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.423      ;
; 1.192 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.498      ;
; 1.204 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.510      ;
; 1.221 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.527      ;
; 1.224 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.530      ;
; 1.226 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.532      ;
; 1.232 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.538      ;
; 1.232 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~60            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.538      ;
; 1.234 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.540      ;
; 1.241 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.547      ;
; 1.242 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.548      ;
; 1.244 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.550      ;
; 1.245 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~51            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.550      ;
; 1.246 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~75            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.551      ;
; 1.254 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~69            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.559      ;
; 1.255 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~45            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.560      ;
; 1.285 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~67            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.530      ;
; 1.285 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~61            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.530      ;
; 1.285 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~66            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.530      ;
; 1.285 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~63            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.530      ;
; 1.285 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~65            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.530      ;
; 1.285 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~64            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.530      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.536      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~131           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.536      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~126           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.536      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~125           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.536      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~130           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.536      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.536      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~129           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.536      ;
; 1.293 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~128           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.633      ; 4.536      ;
; 1.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.548      ;
; 1.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.548      ;
; 1.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.548      ;
; 1.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.548      ;
; 1.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.548      ;
; 1.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.548      ;
; 1.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.548      ;
; 1.325 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.631      ;
; 1.357 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.663      ;
; 1.376 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.613      ; 4.599      ;
; 1.376 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.613      ; 4.599      ;
; 1.376 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.613      ; 4.599      ;
; 1.376 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.613      ; 4.599      ;
; 1.376 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.613      ; 4.599      ;
; 1.376 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.613      ; 4.599      ;
; 1.376 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.613      ; 4.599      ;
; 1.396 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.702      ;
; 1.426 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~44            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.021     ; 1.711      ;
; 1.440 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~48            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.745      ;
; 1.442 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~72            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.747      ;
; 1.445 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.751      ;
; 1.446 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.752      ;
; 1.452 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.698      ;
; 1.452 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.698      ;
; 1.452 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.698      ;
; 1.452 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.698      ;
; 1.452 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.698      ;
; 1.452 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.698      ;
; 1.452 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.636      ; 4.698      ;
; 1.458 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.703      ;
; 1.458 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.703      ;
; 1.458 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.635      ; 4.703      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -5.576 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.623     ; 4.493      ;
; -5.576 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.623     ; 4.493      ;
; -5.576 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.623     ; 4.493      ;
; -5.576 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.623     ; 4.493      ;
; -5.551 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.602     ; 4.489      ;
; -5.551 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.602     ; 4.489      ;
; -5.551 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.602     ; 4.489      ;
; -5.532 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.476      ;
; -5.532 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.476      ;
; -5.532 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.476      ;
; -5.532 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.476      ;
; -5.532 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.476      ;
; -5.532 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.476      ;
; -5.532 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.476      ;
; -5.532 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.476      ;
; -5.532 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.476      ;
; -5.532 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.476      ;
; -5.466 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.388      ;
; -5.466 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.388      ;
; -5.466 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.388      ;
; -5.466 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.388      ;
; -5.466 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.388      ;
; -5.466 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.388      ;
; -5.466 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.388      ;
; -5.466 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.388      ;
; -5.466 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.388      ;
; -5.466 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.388      ;
; -5.396 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.623     ; 4.313      ;
; -5.396 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.623     ; 4.313      ;
; -5.396 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.623     ; 4.313      ;
; -5.396 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.623     ; 4.313      ;
; -5.371 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.602     ; 4.309      ;
; -5.371 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.602     ; 4.309      ;
; -5.371 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.602     ; 4.309      ;
; -5.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.296      ;
; -5.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.296      ;
; -5.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.296      ;
; -5.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.296      ;
; -5.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.296      ;
; -5.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.296      ;
; -5.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.296      ;
; -5.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.296      ;
; -5.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.296      ;
; -5.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.596     ; 4.296      ;
; -5.286 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.208      ;
; -5.286 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.208      ;
; -5.286 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.208      ;
; -5.286 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.208      ;
; -5.286 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.208      ;
; -5.286 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.208      ;
; -5.286 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.208      ;
; -5.286 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.208      ;
; -5.286 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.208      ;
; -5.286 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.618     ; 4.208      ;
; -5.075 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.636     ; 3.979      ;
; -5.075 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.636     ; 3.979      ;
; -5.075 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.636     ; 3.979      ;
; -5.075 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.636     ; 3.979      ;
; -5.050 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.615     ; 3.975      ;
; -5.050 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.615     ; 3.975      ;
; -5.050 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.615     ; 3.975      ;
; -5.031 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.609     ; 3.962      ;
; -5.031 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.609     ; 3.962      ;
; -5.031 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.609     ; 3.962      ;
; -5.031 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.609     ; 3.962      ;
; -5.031 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.609     ; 3.962      ;
; -5.031 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.609     ; 3.962      ;
; -5.031 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.609     ; 3.962      ;
; -5.031 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.609     ; 3.962      ;
; -5.031 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.609     ; 3.962      ;
; -5.031 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.609     ; 3.962      ;
; -4.965 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.631     ; 3.874      ;
; -4.965 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.631     ; 3.874      ;
; -4.965 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.631     ; 3.874      ;
; -4.965 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.631     ; 3.874      ;
; -4.965 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.631     ; 3.874      ;
; -4.965 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.631     ; 3.874      ;
; -4.965 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.631     ; 3.874      ;
; -4.965 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.631     ; 3.874      ;
; -4.965 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.631     ; 3.874      ;
; -4.965 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.631     ; 3.874      ;
; -4.638 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.215      ; 6.393      ;
; -4.638 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.215      ; 6.393      ;
; -4.638 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.215      ; 6.393      ;
; -4.638 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.215      ; 6.393      ;
; -4.613 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.236      ; 6.389      ;
; -4.613 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.236      ; 6.389      ;
; -4.613 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.236      ; 6.389      ;
; -4.594 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.242      ; 6.376      ;
; -4.594 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.242      ; 6.376      ;
; -4.594 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.242      ; 6.376      ;
; -4.594 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.242      ; 6.376      ;
; -4.594 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.242      ; 6.376      ;
; -4.594 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.242      ; 6.376      ;
; -4.594 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.242      ; 6.376      ;
; -4.594 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.242      ; 6.376      ;
; -4.594 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.242      ; 6.376      ;
; -4.594 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.242      ; 6.376      ;
; -4.534 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.215      ; 6.289      ;
; -4.534 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.215      ; 6.289      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.646 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.684      ;
; -1.646 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.684      ;
; -1.646 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.684      ;
; -1.646 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.684      ;
; -1.646 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.684      ;
; -1.646 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.684      ;
; -1.646 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.684      ;
; -1.646 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.684      ;
; -1.646 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.684      ;
; -1.473 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.511      ;
; -1.473 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.511      ;
; -1.473 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.511      ;
; -1.473 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.511      ;
; -1.473 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.511      ;
; -1.473 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.511      ;
; -1.473 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.511      ;
; -1.473 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.511      ;
; -1.473 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; -0.002     ; 2.511      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.910 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.768      ; 2.398      ;
; 0.910 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.768      ; 2.398      ;
; 1.081 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.768      ; 2.227      ;
; 1.081 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.768      ; 2.227      ;
; 1.470 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.790      ; 2.360      ;
; 1.470 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.790      ; 2.360      ;
; 2.008 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.605      ; 1.637      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -2.879 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.210      ; 1.637      ;
; -2.341 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.395      ; 2.360      ;
; -2.341 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.395      ; 2.360      ;
; -1.188 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.609      ; 2.227      ;
; -1.188 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.609      ; 2.227      ;
; -1.017 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.609      ; 2.398      ;
; -1.017 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.609      ; 2.398      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 1.254 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.615      ; 4.479      ;
; 1.254 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.615      ; 4.479      ;
; 1.254 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.615      ; 4.479      ;
; 1.254 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.615      ; 4.479      ;
; 1.254 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.615      ; 4.479      ;
; 1.254 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.615      ; 4.479      ;
; 1.254 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.615      ; 4.479      ;
; 1.254 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.615      ; 4.479      ;
; 1.254 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.615      ; 4.479      ;
; 1.254 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.615      ; 4.479      ;
; 1.320 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.637      ; 4.567      ;
; 1.320 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.637      ; 4.567      ;
; 1.320 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.637      ; 4.567      ;
; 1.320 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.637      ; 4.567      ;
; 1.320 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.637      ; 4.567      ;
; 1.320 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.637      ; 4.567      ;
; 1.320 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.637      ; 4.567      ;
; 1.320 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.637      ; 4.567      ;
; 1.320 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.637      ; 4.567      ;
; 1.320 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.637      ; 4.567      ;
; 1.339 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.580      ;
; 1.339 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.580      ;
; 1.339 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.631      ; 4.580      ;
; 1.364 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.610      ; 4.584      ;
; 1.364 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.610      ; 4.584      ;
; 1.364 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.610      ; 4.584      ;
; 1.364 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.610      ; 4.584      ;
; 1.754 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.615      ; 4.479      ;
; 1.754 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.615      ; 4.479      ;
; 1.754 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.615      ; 4.479      ;
; 1.754 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.615      ; 4.479      ;
; 1.754 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.615      ; 4.479      ;
; 1.754 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.615      ; 4.479      ;
; 1.754 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.615      ; 4.479      ;
; 1.754 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.615      ; 4.479      ;
; 1.754 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.615      ; 4.479      ;
; 1.754 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.615      ; 4.479      ;
; 1.820 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.637      ; 4.567      ;
; 1.820 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.637      ; 4.567      ;
; 1.820 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.637      ; 4.567      ;
; 1.820 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.637      ; 4.567      ;
; 1.820 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.637      ; 4.567      ;
; 1.820 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.637      ; 4.567      ;
; 1.820 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.637      ; 4.567      ;
; 1.820 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.637      ; 4.567      ;
; 1.820 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.637      ; 4.567      ;
; 1.820 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.637      ; 4.567      ;
; 1.839 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.631      ; 4.580      ;
; 1.839 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.631      ; 4.580      ;
; 1.839 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.631      ; 4.580      ;
; 1.864 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.610      ; 4.584      ;
; 1.864 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.610      ; 4.584      ;
; 1.864 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.610      ; 4.584      ;
; 1.864 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.610      ; 4.584      ;
; 3.998 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.831      ; 4.635      ;
; 3.998 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.831      ; 4.635      ;
; 3.998 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.831      ; 4.635      ;
; 3.998 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.831      ; 4.635      ;
; 3.998 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.831      ; 4.635      ;
; 3.998 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.831      ; 4.635      ;
; 3.998 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.831      ; 4.635      ;
; 3.998 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.831      ; 4.635      ;
; 3.998 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.831      ; 4.635      ;
; 3.998 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.831      ; 4.635      ;
; 4.064 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.853      ; 4.723      ;
; 4.064 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.853      ; 4.723      ;
; 4.064 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.853      ; 4.723      ;
; 4.064 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.853      ; 4.723      ;
; 4.064 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.853      ; 4.723      ;
; 4.064 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.853      ; 4.723      ;
; 4.064 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.853      ; 4.723      ;
; 4.064 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.853      ; 4.723      ;
; 4.064 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.853      ; 4.723      ;
; 4.064 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.853      ; 4.723      ;
; 4.083 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.847      ; 4.736      ;
; 4.083 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.847      ; 4.736      ;
; 4.083 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.847      ; 4.736      ;
; 4.108 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.826      ; 4.740      ;
; 4.108 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.826      ; 4.740      ;
; 4.108 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.826      ; 4.740      ;
; 4.108 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.826      ; 4.740      ;
; 4.254 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.220      ; 5.280      ;
; 4.254 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.220      ; 5.280      ;
; 4.254 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.220      ; 5.280      ;
; 4.254 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.220      ; 5.280      ;
; 4.254 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.220      ; 5.280      ;
; 4.254 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.220      ; 5.280      ;
; 4.254 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.220      ; 5.280      ;
; 4.254 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.220      ; 5.280      ;
; 4.254 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.220      ; 5.280      ;
; 4.254 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.220      ; 5.280      ;
; 4.320 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.242      ; 5.368      ;
; 4.320 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.242      ; 5.368      ;
; 4.320 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.242      ; 5.368      ;
; 4.320 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.242      ; 5.368      ;
; 4.320 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.242      ; 5.368      ;
; 4.320 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.242      ; 5.368      ;
; 4.320 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.242      ; 5.368      ;
; 4.320 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.242      ; 5.368      ;
; 4.320 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.242      ; 5.368      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.511      ;
; 2.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.511      ;
; 2.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.511      ;
; 2.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.511      ;
; 2.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.511      ;
; 2.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.511      ;
; 2.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.511      ;
; 2.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.511      ;
; 2.207 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.511      ;
; 2.380 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.684      ;
; 2.380 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.684      ;
; 2.380 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.684      ;
; 2.380 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.684      ;
; 2.380 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.684      ;
; 2.380 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.684      ;
; 2.380 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.684      ;
; 2.380 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.684      ;
; 2.380 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; -0.002     ; 2.684      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -3.643 ; -2.401       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -3.643 ; -2.401       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.401 ; -2.401       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~8|combout                         ;
; -2.401 ; -2.401       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~8|combout                         ;
; -2.401 ; -2.401       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd1|host_read_flag|clk                 ;
; -2.401 ; -2.401       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd1|host_read_flag|clk                 ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -2.347 ; -1.105       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -2.347 ; -1.105       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.222 ; -0.980       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -2.222 ; -0.980       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.992 ; -0.750       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.992 ; -0.750       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -1.697 ; -0.455       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -1.697 ; -0.455       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]          ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.633 ; 10.633 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.355  ; 7.355  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.518  ; 5.518  ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.650  ; 7.650  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.386  ; 7.386  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.770  ; 6.770  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.532  ; 6.532  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.020  ; 7.020  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 6.253  ; 6.253  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.386  ; 7.386  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.378  ; 6.378  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.751  ; 5.751  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.917  ; 5.917  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 10.680 ; 10.680 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.020 ; 10.020 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -4.913 ; -4.913 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -5.081 ; -5.081 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -5.252 ; -5.252 ; Rise       ; clk             ;
; rxd1         ; clk        ; -4.976 ; -4.976 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -4.613 ; -4.613 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -5.632 ; -5.632 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -5.699 ; -5.699 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -5.954 ; -5.954 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -5.421 ; -5.421 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.230 ; -6.230 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.234 ; -5.234 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -4.613 ; -4.613 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -4.760 ; -4.760 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -5.929 ; -5.929 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -5.373 ; -5.373 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.308  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.308  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 8.827  ; 8.827  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 8.729  ; 8.729  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 9.666  ; 9.666  ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 9.160  ; 9.160  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.838  ; 8.838  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.838  ; 8.838  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.814  ; 8.814  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.585  ; 8.585  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.833  ; 8.833  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.494  ; 8.494  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.469  ; 8.469  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.435  ; 8.435  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.439  ; 8.439  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 7.561  ; 7.561  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 7.543  ; 7.543  ; Rise       ; clk                ;
; vSync            ; clk                ; 8.549  ; 8.549  ; Rise       ; clk                ;
; video            ; clk                ; 7.174  ; 7.174  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.722  ; 8.722  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.730  ; 8.730  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.556  ; 8.556  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.755  ; 8.755  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.291  ; 8.291  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.115  ; 9.115  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.385 ; 10.385 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.078  ; 9.078  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.650 ; 10.650 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 12.125 ; 12.125 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 12.027 ; 12.027 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 12.964 ; 12.964 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.416 ; 11.416 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.238 ; 10.238 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.714  ; 6.714  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.231  ; 6.231  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 6.774  ; 6.774  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 6.806  ; 6.806  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 6.833  ; 6.833  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.412  ; 7.412  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.492  ; 7.492  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.910  ; 9.910  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.356 ; 10.356 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.609  ; 9.609  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.409 ; 10.409 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.416 ; 11.416 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.193 ; 10.193 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.123 ; 11.123 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.176 ; 10.176 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.562 ; 11.562 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.684 ; 10.684 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.133 ; 11.133 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.213 ; 11.213 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.531 ; 10.531 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.077 ; 11.077 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.994 ; 10.994 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.690 ; 10.690 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.562 ; 11.562 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.163  ; 8.163  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.578  ; 8.578  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.745 ; 10.745 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.625  ; 8.625  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.543  ; 8.543  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.110  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.110  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 8.827  ; 8.827  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 8.729  ; 8.729  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 9.666  ; 9.666  ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 9.160  ; 9.160  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.435  ; 8.435  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.838  ; 8.838  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.814  ; 8.814  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.585  ; 8.585  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.833  ; 8.833  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.494  ; 8.494  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.469  ; 8.469  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.435  ; 8.435  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.439  ; 8.439  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 7.561  ; 7.561  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 7.543  ; 7.543  ; Rise       ; clk                ;
; vSync            ; clk                ; 8.549  ; 8.549  ; Rise       ; clk                ;
; video            ; clk                ; 7.174  ; 7.174  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.722  ; 8.722  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.730  ; 8.730  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.556  ; 8.556  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.755  ; 8.755  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.291  ; 8.291  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.115  ; 9.115  ; Rise       ; clk                ;
; videoSync        ; clk                ; 9.540  ; 9.540  ; Rise       ; clk                ;
; rts1             ; clk                ; 9.078  ; 9.078  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 8.053  ; 8.053  ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 10.551 ; 10.551 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 9.775  ; 9.775  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 8.603  ; 8.603  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 6.231  ; 6.231  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.238 ; 10.238 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.714  ; 6.714  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.231  ; 6.231  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 6.774  ; 6.774  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 6.806  ; 6.806  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 6.833  ; 6.833  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.412  ; 7.412  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.492  ; 7.492  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.910  ; 9.910  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.356 ; 10.356 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.609  ; 9.609  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.409 ; 10.409 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.416 ; 11.416 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.193 ; 10.193 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.123 ; 11.123 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.176 ; 10.176 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.531 ; 10.531 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.684 ; 10.684 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.133 ; 11.133 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.213 ; 11.213 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.531 ; 10.531 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.077 ; 11.077 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.994 ; 10.994 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.690 ; 10.690 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.562 ; 11.562 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.163  ; 8.163  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.578  ; 8.578  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.249 ; 10.249 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.625  ; 8.625  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.543  ; 8.543  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.822 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.832 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.849 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.851 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.851 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.851 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.822 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.837 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.539 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.568 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.578 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.595 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.597 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.597 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.597 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.568 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.583 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.285 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.822    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.832    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.849    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.851    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.851    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.851    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.822    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.837    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.539    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.568     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.578     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.595     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.597     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.597     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.597     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.568     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 8.583     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.285     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -4.837 ; -1631.103     ;
; cpuClock           ; -4.691 ; -1184.502     ;
; sdClock            ; -2.261 ; -197.572      ;
; serialClkCount[15] ; -2.076 ; -310.675      ;
; T80s:cpu1|IORQ_n   ; -1.812 ; -76.317       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.319 ; -12.156       ;
; T80s:cpu1|IORQ_n   ; -0.958 ; -3.305        ;
; cpuClock           ; -0.183 ; -0.803        ;
; serialClkCount[15] ; -0.116 ; -0.116        ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.651 ; -43.759       ;
; sdClock            ; -0.001 ; -0.009        ;
; T80s:cpu1|IORQ_n   ; 0.426  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.241 ; -0.483        ;
; serialClkCount[15] ; 0.065  ; 0.000         ;
; sdClock            ; 0.829  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2000.732     ;
; T80s:cpu1|IORQ_n   ; -1.329 ; -152.626      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -174.000      ;
+--------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.837 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.888      ;
; -4.816 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.853      ;
; -4.810 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.861      ;
; -4.804 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.843      ;
; -4.798 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.837      ;
; -4.797 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.836      ;
; -4.794 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.831      ;
; -4.793 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.830      ;
; -4.791 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.828      ;
; -4.791 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.842      ;
; -4.789 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.038      ; 5.826      ;
; -4.788 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.839      ;
; -4.788 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.839      ;
; -4.787 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.838      ;
; -4.786 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.839      ;
; -4.785 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.836      ;
; -4.782 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.825      ;
; -4.780 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.817      ;
; -4.780 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.823      ;
; -4.779 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.820      ;
; -4.778 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.819      ;
; -4.777 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.042      ; 5.818      ;
; -4.776 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.817      ;
; -4.775 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2    ; clk          ; clk         ; 1.000        ; 0.067      ; 5.841      ;
; -4.775 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.052      ; 5.826      ;
; -4.775 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.818      ;
; -4.774 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.827      ;
; -4.770 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.807      ;
; -4.770 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.811      ;
; -4.762 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.815      ;
; -4.761 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.802      ;
; -4.760 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2    ; clk          ; clk         ; 1.000        ; 0.064      ; 5.823      ;
; -4.760 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.825      ;
; -4.759 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ; clk          ; clk         ; 1.000        ; 0.056      ; 5.814      ;
; -4.757 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.067      ; 5.823      ;
; -4.756 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.821      ;
; -4.755 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.064      ; 5.818      ;
; -4.754 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1    ; clk          ; clk         ; 1.000        ; 0.067      ; 5.820      ;
; -4.752 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1    ; clk          ; clk         ; 1.000        ; 0.064      ; 5.815      ;
; -4.752 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.056      ; 5.807      ;
; -4.751 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.816      ;
; -4.746 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.797      ;
; -4.744 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.064      ; 5.807      ;
; -4.736 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.773      ;
; -4.731 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.789      ;
; -4.725 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.762      ;
; -4.719 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.770      ;
; -4.712 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.763      ;
; -4.710 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.045      ; 5.754      ;
; -4.704 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.762      ;
; -4.703 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.740      ;
; -4.702 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.054      ; 5.755      ;
; -4.702 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.739      ;
; -4.700 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.737      ;
; -4.700 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.751      ;
; -4.698 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.737      ;
; -4.698 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.038      ; 5.735      ;
; -4.697 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.738      ;
; -4.697 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.748      ;
; -4.697 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.748      ;
; -4.696 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.747      ;
; -4.694 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.745      ;
; -4.692 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg2    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.731      ;
; -4.691 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg3    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.730      ;
; -4.691 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.728      ;
; -4.690 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.729      ;
; -4.689 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.726      ;
; -4.688 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.045      ; 5.732      ;
; -4.688 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.729      ;
; -4.687 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.045      ; 5.731      ;
; -4.687 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.728      ;
; -4.686 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.725      ;
; -4.686 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.725      ;
; -4.686 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.042      ; 5.727      ;
; -4.685 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.045      ; 5.729      ;
; -4.685 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.743      ;
; -4.685 ; SBCTextDisplayRGB:io2|startAddr[6]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.052      ; 5.736      ;
; -4.685 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.726      ;
; -4.684 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.737      ;
; -4.684 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.052      ; 5.735      ;
; -4.683 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.722      ;
; -4.683 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.727      ;
; -4.682 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.719      ;
; -4.682 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.740      ;
; -4.682 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.740      ;
; -4.681 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.739      ;
; -4.680 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg2    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.733      ;
; -4.679 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.737      ;
; -4.679 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.716      ;
; -4.679 ; SBCTextDisplayRGB:io2|startAddr[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.720      ;
; -4.678 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.731      ;
; -4.678 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.731      ;
; -4.677 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.716      ;
; -4.676 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.719      ;
; -4.675 ; SBCTextDisplayRGB:io2|cursorVert[1] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.059      ; 5.733      ;
; -4.674 ; SBCTextDisplayRGB:io2|charHoriz[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10   ; clk          ; clk         ; 1.000        ; 0.040      ; 5.713      ;
; -4.674 ; SBCTextDisplayRGB:io2|cursorVert[0] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.045      ; 5.718      ;
; -4.674 ; SBCTextDisplayRGB:io2|charHoriz[5]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.717      ;
; -4.673 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.038      ; 5.710      ;
; -4.673 ; SBCTextDisplayRGB:io2|startAddr[4]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.042      ; 5.714      ;
+--------+-------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.691 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.728      ;
; -4.685 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.722      ;
; -4.668 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.685      ;
; -4.667 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.699      ;
; -4.666 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.683      ;
; -4.661 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.693      ;
; -4.653 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.675      ;
; -4.649 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.703      ;
; -4.647 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.669      ;
; -4.646 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.683      ;
; -4.644 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.656      ;
; -4.643 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.697      ;
; -4.642 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.654      ;
; -4.640 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.677      ;
; -4.634 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.666      ;
; -4.633 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.649      ;
; -4.633 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.661      ;
; -4.631 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.647      ;
; -4.630 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 5.632      ;
; -4.628 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.660      ;
; -4.628 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 5.630      ;
; -4.627 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.655      ;
; -4.626 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.660      ;
; -4.624 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.641      ;
; -4.624 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.658      ;
; -4.623 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.640      ;
; -4.623 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.640      ;
; -4.621 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.638      ;
; -4.616 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.650      ;
; -4.614 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.630      ;
; -4.614 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.642      ;
; -4.613 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.629      ;
; -4.613 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.630      ;
; -4.611 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.628      ;
; -4.611 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.623      ;
; -4.610 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.644      ;
; -4.610 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.618      ;
; -4.609 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.621      ;
; -4.609 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.620      ;
; -4.608 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.616      ;
; -4.608 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.636      ;
; -4.607 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.618      ;
; -4.601 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.635      ;
; -4.600 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.612      ;
; -4.599 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.611      ;
; -4.595 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.031     ; 5.596      ;
; -4.595 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.629      ;
; -4.593 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.607      ;
; -4.593 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.031     ; 5.594      ;
; -4.591 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.618      ;
; -4.591 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.605      ;
; -4.591 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.624      ;
; -4.591 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.599      ;
; -4.591 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.613      ;
; -4.590 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.601      ;
; -4.589 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.622      ;
; -4.589 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.597      ;
; -4.589 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.600      ;
; -4.589 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.601      ;
; -4.588 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.604      ;
; -4.587 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.614      ;
; -4.587 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.599      ;
; -4.586 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 5.588      ;
; -4.586 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.602      ;
; -4.585 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.613      ;
; -4.585 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 5.587      ;
; -4.585 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.607      ;
; -4.582 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.616      ;
; -4.581 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.615      ;
; -4.579 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.607      ;
; -4.579 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.596      ;
; -4.578 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.592      ;
; -4.578 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.595      ;
; -4.577 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.614      ;
; -4.576 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.587      ;
; -4.576 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.031     ; 5.577      ;
; -4.576 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.590      ;
; -4.575 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 5.582      ;
; -4.575 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.031     ; 5.576      ;
; -4.575 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 5.577      ;
; -4.574 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.585      ;
; -4.573 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.025     ; 5.580      ;
; -4.573 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 5.575      ;
; -4.572 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.605      ;
; -4.571 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.608      ;
; -4.571 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.604      ;
; -4.571 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.605      ;
; -4.569 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.601      ;
; -4.569 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 5.603      ;
; -4.569 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.585      ;
; -4.568 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 5.570      ;
; -4.568 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.584      ;
; -4.568 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.585      ;
; -4.567 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.579      ;
; -4.567 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 5.589      ;
; -4.566 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.582      ;
; -4.566 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.024     ; 5.574      ;
; -4.566 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.578      ;
; -4.566 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.030     ; 5.568      ;
; -4.566 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 5.583      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.261 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.064     ; 1.729      ;
; -2.261 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.064     ; 1.729      ;
; -2.261 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.064     ; 1.729      ;
; -2.261 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.064     ; 1.729      ;
; -2.261 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.064     ; 1.729      ;
; -2.203 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.707     ; 2.028      ;
; -2.191 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.650      ;
; -2.191 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.650      ;
; -2.191 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.650      ;
; -2.191 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.650      ;
; -2.191 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.650      ;
; -2.191 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.650      ;
; -2.191 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.650      ;
; -2.190 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.058     ; 1.664      ;
; -2.190 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.058     ; 1.664      ;
; -2.178 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.078     ; 1.632      ;
; -2.144 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[1]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.695     ; 1.981      ;
; -2.144 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[3]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.695     ; 1.981      ;
; -2.144 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[6]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.695     ; 1.981      ;
; -2.144 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[7]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.695     ; 1.981      ;
; -2.144 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[4]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.695     ; 1.981      ;
; -2.128 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[1]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.709     ; 1.951      ;
; -2.072 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.055     ; 1.549      ;
; -2.072 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[0]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.689     ; 1.915      ;
; -2.072 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[2]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.689     ; 1.915      ;
; -2.033 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.063     ; 1.502      ;
; -2.033 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.063     ; 1.502      ;
; -2.033 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.063     ; 1.502      ;
; -2.033 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.063     ; 1.502      ;
; -2.033 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.063     ; 1.502      ;
; -2.033 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.063     ; 1.502      ;
; -2.033 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.063     ; 1.502      ;
; -2.033 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.063     ; 1.502      ;
; -2.033 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.063     ; 1.502      ;
; -1.983 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[0]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.694     ; 1.821      ;
; -1.983 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[2]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.694     ; 1.821      ;
; -1.983 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[3]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.694     ; 1.821      ;
; -1.983 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[4]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.694     ; 1.821      ;
; -1.983 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[6]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.694     ; 1.821      ;
; -1.983 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[7]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.694     ; 1.821      ;
; -1.983 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[8]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.694     ; 1.821      ;
; -1.983 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[9]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.694     ; 1.821      ;
; -1.983 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:byte_counter[5]          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.694     ; 1.821      ;
; -1.951 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.691     ; 1.792      ;
; -1.951 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.691     ; 1.792      ;
; -1.951 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.691     ; 1.792      ;
; -1.852 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.062     ; 1.322      ;
; -1.836 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.061     ; 1.307      ;
; -1.763 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.072     ; 1.223      ;
; -1.661 ; sd_controller:sd1|din_latched[0]       ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.062     ; 1.131      ;
; -1.605 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|\fsm:bit_counter[5]           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.692     ; 1.445      ;
; -1.551 ; sd_controller:sd1|din_latched[2]       ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 1.010      ;
; -1.546 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.072     ; 1.006      ;
; -1.522 ; sd_controller:sd1|din_latched[7]       ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 0.981      ;
; -1.513 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|state.read_block_data         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.691     ; 1.354      ;
; -1.506 ; sd_controller:sd1|host_write_flag      ; sd_controller:sd1|sd_write_flag                 ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.073     ; 0.965      ;
; -1.490 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.703     ; 1.319      ;
; -1.455 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; -0.013     ; 2.474      ;
; -1.453 ; sd_controller:sd1|\fsm:byte_counter[2] ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; -0.013     ; 2.472      ;
; -1.441 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.473      ;
; -1.441 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.473      ;
; -1.441 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.473      ;
; -1.441 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.473      ;
; -1.441 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.473      ;
; -1.426 ; sd_controller:sd1|block_read           ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.091     ; 0.867      ;
; -1.424 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.acmd41           ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.266      ;
; -1.424 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.266      ;
; -1.422 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.cmd8             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.264      ;
; -1.420 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.cardsel          ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.262      ;
; -1.420 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.262      ;
; -1.419 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.261      ;
; -1.417 ; sd_controller:sd1|host_read_flag       ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.690     ; 1.259      ;
; -1.402 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.434      ;
; -1.402 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.434      ;
; -1.402 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.434      ;
; -1.402 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.434      ;
; -1.402 ; sd_controller:sd1|\fsm:bit_counter[6]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.434      ;
; -1.398 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.430      ;
; -1.398 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.430      ;
; -1.398 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.430      ;
; -1.398 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.430      ;
; -1.398 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.430      ;
; -1.396 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.427      ;
; -1.396 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.427      ;
; -1.396 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.427      ;
; -1.396 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.427      ;
; -1.396 ; sd_controller:sd1|\fsm:byte_counter[3] ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.427      ;
; -1.394 ; sd_controller:sd1|\fsm:byte_counter[2] ; sd_controller:sd1|\fsm:bit_counter[1]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.425      ;
; -1.394 ; sd_controller:sd1|\fsm:byte_counter[2] ; sd_controller:sd1|\fsm:bit_counter[3]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.425      ;
; -1.394 ; sd_controller:sd1|\fsm:byte_counter[2] ; sd_controller:sd1|\fsm:bit_counter[6]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.425      ;
; -1.394 ; sd_controller:sd1|\fsm:byte_counter[2] ; sd_controller:sd1|\fsm:bit_counter[7]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.425      ;
; -1.394 ; sd_controller:sd1|\fsm:byte_counter[2] ; sd_controller:sd1|\fsm:bit_counter[4]           ; sdClock          ; sdClock     ; 1.000        ; -0.001     ; 2.425      ;
; -1.380 ; sd_controller:sd1|\fsm:byte_counter[4] ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; -0.013     ; 2.399      ;
; -1.374 ; sd_controller:sd1|\fsm:byte_counter[8] ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; -0.013     ; 2.393      ;
; -1.369 ; sd_controller:sd1|block_write          ; sd_controller:sd1|state.idle                    ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.091     ; 0.810      ;
; -1.369 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[0]           ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 2.407      ;
; -1.369 ; sd_controller:sd1|\fsm:bit_counter[7]  ; sd_controller:sd1|\fsm:bit_counter[2]           ; sdClock          ; sdClock     ; 1.000        ; 0.006      ; 2.407      ;
; -1.363 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|cmd_out[11]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.409      ;
; -1.363 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|cmd_out[12]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.409      ;
; -1.363 ; sd_controller:sd1|\fsm:bit_counter[3]  ; sd_controller:sd1|cmd_out[13]                   ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.409      ;
+--------+----------------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                                 ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -2.076 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 2.070      ;
; -2.023 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 2.019      ;
; -1.998 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~92            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.992      ;
; -1.998 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~86            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.992      ;
; -1.998 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~85            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.992      ;
; -1.998 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~90            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.992      ;
; -1.998 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~89            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.992      ;
; -1.998 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~88            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.992      ;
; -1.980 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~15            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.978      ;
; -1.979 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.989      ;
; -1.976 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~68            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.973      ;
; -1.976 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~62            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.973      ;
; -1.970 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[0]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.539     ; 1.963      ;
; -1.970 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[1]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.539     ; 1.963      ;
; -1.970 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[3]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.539     ; 1.963      ;
; -1.970 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[4]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.539     ; 1.963      ;
; -1.970 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[5]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.539     ; 1.963      ;
; -1.970 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxInPointer[2]         ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.539     ; 1.963      ;
; -1.969 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.979      ;
; -1.968 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~100           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.962      ;
; -1.968 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~99            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.962      ;
; -1.968 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~94            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.962      ;
; -1.968 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~93            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.962      ;
; -1.968 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~98            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.962      ;
; -1.968 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~95            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.962      ;
; -1.968 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~97            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.962      ;
; -1.968 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~96            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.962      ;
; -1.966 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.966      ;
; -1.966 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~25            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.966      ;
; -1.962 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~84            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.960      ;
; -1.962 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~83            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.960      ;
; -1.962 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~91            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.544     ; 1.950      ;
; -1.962 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~78            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.960      ;
; -1.962 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~77            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.960      ;
; -1.962 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~82            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.960      ;
; -1.962 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~79            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.960      ;
; -1.962 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~87            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.544     ; 1.950      ;
; -1.962 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~81            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.960      ;
; -1.962 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~80            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.534     ; 1.960      ;
; -1.956 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~60            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.952      ;
; -1.956 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~59            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.952      ;
; -1.956 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~54            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.952      ;
; -1.956 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~53            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.952      ;
; -1.956 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~58            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.952      ;
; -1.956 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~55            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.952      ;
; -1.956 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~57            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.952      ;
; -1.956 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~56            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.952      ;
; -1.955 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~76            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.537     ; 1.950      ;
; -1.955 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~75            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.537     ; 1.950      ;
; -1.955 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~70            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.537     ; 1.950      ;
; -1.955 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~69            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.537     ; 1.950      ;
; -1.955 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~74            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.537     ; 1.950      ;
; -1.955 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~73            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.537     ; 1.950      ;
; -1.955 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~72            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.537     ; 1.950      ;
; -1.948 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~140           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.944      ;
; -1.948 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~139           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.944      ;
; -1.948 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~134           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.944      ;
; -1.948 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~133           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.944      ;
; -1.948 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~138           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.944      ;
; -1.948 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~135           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.944      ;
; -1.948 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~137           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.944      ;
; -1.948 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~136           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.944      ;
; -1.932 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[6]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.549     ; 1.915      ;
; -1.932 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[5]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.549     ; 1.915      ;
; -1.932 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[4]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.549     ; 1.915      ;
; -1.932 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[3]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.549     ; 1.915      ;
; -1.932 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[2]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.549     ; 1.915      ;
; -1.932 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[1]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.549     ; 1.915      ;
; -1.932 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[0]            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.549     ; 1.915      ;
; -1.926 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.938      ;
; -1.922 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~102           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.550     ; 1.904      ;
; -1.922 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~106           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.550     ; 1.904      ;
; -1.922 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~104           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.550     ; 1.904      ;
; -1.916 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~111           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.520     ; 1.928      ;
; -1.901 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~92            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.911      ;
; -1.901 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~86            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.911      ;
; -1.901 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~85            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.911      ;
; -1.901 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~90            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.911      ;
; -1.901 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~89            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.911      ;
; -1.901 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~88            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.911      ;
; -1.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~20            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.899      ;
; -1.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~19            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.899      ;
; -1.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~14            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.899      ;
; -1.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~13            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.899      ;
; -1.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~18            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.899      ;
; -1.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~17            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.899      ;
; -1.900 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~16            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.533     ; 1.899      ;
; -1.894 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~108           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.544     ; 1.882      ;
; -1.894 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~107           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.544     ; 1.882      ;
; -1.894 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~101           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.544     ; 1.882      ;
; -1.894 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~103           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.544     ; 1.882      ;
; -1.894 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~105           ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.544     ; 1.882      ;
; -1.891 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~92            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.901      ;
; -1.891 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~86            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.901      ;
; -1.891 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~85            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.901      ;
; -1.891 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~90            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.901      ;
; -1.891 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~89            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.901      ;
; -1.891 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~88            ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.901      ;
; -1.889 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[7] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.885      ;
; -1.889 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxCurrentByteBuffer[6] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.536     ; 1.885      ;
+--------+------------------------+-----------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.812 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.033     ; 1.311      ;
; -1.761 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.898     ; 1.395      ;
; -1.705 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.033     ; 1.204      ;
; -1.671 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.033     ; 1.170      ;
; -1.387 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.759     ; 1.660      ;
; -1.333 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.397     ; 1.968      ;
; -1.301 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.783     ; 1.550      ;
; -1.295 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.764     ; 1.063      ;
; -1.293 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.678     ; 1.647      ;
; -1.276 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.397     ; 1.911      ;
; -1.264 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.413     ; 1.883      ;
; -1.263 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.783     ; 1.512      ;
; -1.257 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.397     ; 1.892      ;
; -1.243 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.397     ; 1.878      ;
; -1.240 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.404     ; 1.868      ;
; -1.239 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.654     ; 1.617      ;
; -1.236 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.413     ; 1.855      ;
; -1.233 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.678     ; 1.587      ;
; -1.221 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.685     ; 1.568      ;
; -1.215 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.413     ; 1.834      ;
; -1.211 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.685     ; 1.558      ;
; -1.208 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.413     ; 1.827      ;
; -1.204 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.404     ; 1.832      ;
; -1.204 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.045     ; 0.691      ;
; -1.201 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.413     ; 1.820      ;
; -1.196 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.545     ; 1.683      ;
; -1.160 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.413     ; 1.779      ;
; -1.126 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.404     ; 1.754      ;
; -1.116 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.404     ; 1.744      ;
; -1.108 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.440     ; 1.700      ;
; -1.071 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.592     ; 1.511      ;
; -1.071 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.685     ; 1.418      ;
; -1.070 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.699     ; 0.903      ;
; -1.067 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.680     ; 1.419      ;
; -1.063 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.580     ; 1.515      ;
; -1.062 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.607      ;
; -1.059 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.580     ; 1.511      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.404     ; 1.684      ;
; -1.035 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.680     ; 1.387      ;
; -1.035 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[30]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.230      ; 1.797      ;
; -1.030 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.404     ; 1.658      ;
; -1.026 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.575     ; 1.483      ;
; -1.012 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.557      ;
; -1.012 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.487     ; 1.557      ;
; -1.005 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[21]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.232      ; 1.769      ;
; -1.005 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[20]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.232      ; 1.769      ;
; -1.004 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.685     ; 1.351      ;
; -1.003 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.685     ; 1.350      ;
; -1.003 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.382     ; 1.653      ;
; -1.003 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.382     ; 1.653      ;
; -0.998 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.685     ; 1.345      ;
; -0.959 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.699     ; 0.792      ;
; -0.957 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.580     ; 1.409      ;
; -0.950 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.759     ; 1.223      ;
; -0.930 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.555      ;
; -0.930 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.555      ;
; -0.930 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.555      ;
; -0.930 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.555      ;
; -0.930 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.555      ;
; -0.930 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.555      ;
; -0.929 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.699     ; 0.762      ;
; -0.922 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[23]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.688      ;
; -0.922 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[22]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.688      ;
; -0.922 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[19]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.688      ;
; -0.922 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[18]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.688      ;
; -0.922 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[17]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.688      ;
; -0.921 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[7]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.687      ;
; -0.921 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[6]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.687      ;
; -0.921 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[5]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.687      ;
; -0.921 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[4]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.687      ;
; -0.921 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[3]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.687      ;
; -0.921 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[2]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.687      ;
; -0.921 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[1]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.687      ;
; -0.921 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[0]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.687      ;
; -0.908 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[28]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.245      ; 1.685      ;
; -0.908 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[27]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.245      ; 1.685      ;
; -0.908 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[26]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.245      ; 1.685      ;
; -0.908 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[25]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.245      ; 1.685      ;
; -0.897 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[31]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.238      ; 1.667      ;
; -0.897 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[29]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.238      ; 1.667      ;
; -0.894 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.413     ; 1.513      ;
; -0.891 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[10]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.245      ; 1.668      ;
; -0.891 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[9]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.245      ; 1.668      ;
; -0.864 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.413     ; 1.483      ;
; -0.860 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.413     ; 1.479      ;
; -0.847 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller:sd1|address[21]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.248      ; 1.627      ;
; -0.845 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.783     ; 1.094      ;
; -0.843 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.783     ; 1.092      ;
; -0.838 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.397     ; 1.473      ;
; -0.834 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller:sd1|address[21]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.234      ; 1.600      ;
; -0.829 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.699     ; 0.662      ;
; -0.827 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.799     ; 0.560      ;
; -0.826 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.451      ;
; -0.826 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.451      ;
; -0.826 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.451      ;
; -0.826 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.451      ;
; -0.826 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.451      ;
; -0.826 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.407     ; 1.451      ;
; -0.825 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_write_flag      ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.217      ; 1.574      ;
; -0.815 ; T80s:cpu1|T80:u0|DO[6]                 ; sd_controller:sd1|address[14]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.265      ; 1.612      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                              ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.319 ; serialClkCount[15]                    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.419      ; 0.393      ;
; -0.819 ; serialClkCount[15]                    ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.419      ; 0.393      ;
; -0.660 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 0.496      ;
; -0.525 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.026      ; 0.639      ;
; -0.525 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.018      ; 0.631      ;
; -0.517 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 0.650      ;
; -0.513 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.030      ; 0.655      ;
; -0.427 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.639      ;
; -0.403 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.026      ; 0.761      ;
; -0.401 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.665      ;
; -0.399 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.014      ; 0.753      ;
; -0.395 ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.671      ;
; -0.392 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.014      ; 0.760      ;
; -0.388 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.029      ; 0.779      ;
; -0.386 ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 1.030      ; 0.782      ;
; -0.308 ; T80s:cpu1|IORQ_n                      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.434      ; 1.419      ;
; -0.296 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.782      ;
; -0.295 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.782      ;
; -0.284 ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.790      ;
; -0.284 ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.778      ;
; -0.278 ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.799      ;
; -0.276 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.801      ;
; -0.272 ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.790      ;
; -0.267 ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.811      ;
; -0.235 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.843      ;
; -0.177 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.900      ;
; -0.169 ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.034      ; 1.003      ;
; -0.160 ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.914      ;
; -0.160 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.914      ;
; -0.159 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.915      ;
; -0.148 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.926      ;
; -0.145 ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.939      ; 0.932      ;
; -0.137 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.941      ;
; -0.136 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.930      ;
; -0.134 ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.944      ;
; -0.132 ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.930      ;
; -0.125 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 0.937      ;
; -0.119 ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.955      ;
; -0.093 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 0.981      ;
; -0.056 ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.944      ; 1.026      ;
; -0.044 ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a14~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.022      ;
; -0.016 ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.911      ; 1.033      ;
; -0.001 ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 1.049      ;
; 0.016  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 1.066      ;
; 0.020  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.082      ;
; 0.021  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.101      ;
; 0.024  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.102      ;
; 0.030  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.944      ; 1.112      ;
; 0.031  ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[0]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.735      ;
; 0.031  ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[1]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.735      ;
; 0.031  ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[2]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.735      ;
; 0.031  ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[3]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.735      ;
; 0.031  ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[4]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.735      ;
; 0.031  ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[5]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.735      ;
; 0.031  ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[6]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.735      ;
; 0.031  ; T80s:cpu1|IORQ_n                      ; OutLatch:latchIO|Q_tmp[7]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.735      ;
; 0.040  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.120      ;
; 0.046  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.944      ; 1.128      ;
; 0.071  ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.032      ; 1.241      ;
; 0.072  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.152      ;
; 0.077  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.911      ; 1.126      ;
; 0.078  ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.030      ; 1.246      ;
; 0.079  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 1.129      ;
; 0.080  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.944      ; 1.162      ;
; 0.081  ; T80s:cpu1|T80:u0|A[4]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 1.022      ; 1.241      ;
; 0.084  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.162      ;
; 0.092  ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.026      ; 1.256      ;
; 0.098  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.172      ;
; 0.099  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.161      ;
; 0.101  ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.022      ; 1.261      ;
; 0.102  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.168      ;
; 0.107  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.177      ;
; 0.110  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.180      ;
; 0.111  ; T80s:cpu1|T80:u0|A[3]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.912      ; 1.161      ;
; 0.112  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.926      ; 1.176      ;
; 0.119  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.185      ;
; 0.120  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.190      ;
; 0.124  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.911      ; 1.173      ;
; 0.126  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.196      ;
; 0.127  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.201      ;
; 0.127  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.189      ;
; 0.128  ; T80s:cpu1|T80:u0|A[6]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.198      ;
; 0.140  ; T80s:cpu1|T80:u0|A[5]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.022      ; 1.300      ;
; 0.142  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.911      ; 1.191      ;
; 0.144  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.924      ; 1.206      ;
; 0.145  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.223      ;
; 0.150  ; T80s:cpu1|T80:u0|A[1]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.216      ;
; 0.177  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.247      ;
; 0.192  ; T80s:cpu1|IORQ_n                      ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.434      ; 1.419      ;
; 0.198  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.278      ;
; 0.210  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.276      ;
; 0.211  ; T80s:cpu1|T80:u0|A[7]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.281      ;
; 0.213  ; T80s:cpu1|T80:u0|A[2]                 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_o681:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.291      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive         ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive         ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[3] ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[0] ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[1] ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[2] ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serialClkCount[4]                     ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+---------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.958 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.341      ; 0.535      ;
; -0.272 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.487      ; 0.367      ;
; -0.272 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.487      ; 0.367      ;
; -0.272 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.487      ; 0.367      ;
; -0.235 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.291      ; 0.708      ;
; -0.225 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.073      ; 0.500      ;
; -0.206 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.723      ; 0.669      ;
; -0.200 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.723      ; 0.675      ;
; -0.149 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.863      ; 0.866      ;
; -0.148 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.621      ; 0.625      ;
; -0.145 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.859      ; 0.866      ;
; -0.143 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.719      ; 0.728      ;
; -0.126 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.719      ; 0.745      ;
; -0.124 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.487      ; 0.515      ;
; -0.092 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.724      ; 0.784      ;
; -0.069 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.490      ;
; -0.068 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.656      ; 1.240      ;
; -0.038 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.816      ; 0.930      ;
; -0.038 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.521      ;
; -0.036 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.621      ; 0.737      ;
; -0.035 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.859      ; 0.976      ;
; -0.031 ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.625      ; 0.746      ;
; -0.030 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.529      ;
; -0.029 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.530      ;
; -0.015 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.719      ; 0.856      ;
; -0.014 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.719      ; 0.857      ;
; -0.003 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.734      ; 0.883      ;
; -0.002 ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.217      ; 0.367      ;
; -0.002 ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.217      ; 0.367      ;
; -0.002 ; sd_controller:sd1|address[24]          ; sd_controller:sd1|address[24]          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.217      ; 0.367      ;
; -0.002 ; sd_controller:sd1|address[16]          ; sd_controller:sd1|address[16]          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.217      ; 0.367      ;
; -0.002 ; sd_controller:sd1|address[8]           ; sd_controller:sd1|address[8]           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.217      ; 0.367      ;
; 0.001  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[16]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.656      ; 1.309      ;
; 0.022  ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.719      ; 0.893      ;
; 0.027  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.592      ; 0.771      ;
; 0.027  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.592      ; 0.771      ;
; 0.029  ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.625      ; 0.806      ;
; 0.042  ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.649      ; 0.843      ;
; 0.054  ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.621      ; 0.827      ;
; 0.058  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.487      ; 0.697      ;
; 0.065  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.624      ;
; 0.071  ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.724      ; 0.947      ;
; 0.071  ; bufferedUART:io1|rxBuffer~127          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.045      ; 0.768      ;
; 0.074  ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.723      ; 0.949      ;
; 0.084  ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.719      ; 0.955      ;
; 0.096  ; bufferedUART:io1|rxBuffer~136          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.046      ; 0.794      ;
; 0.110  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.669      ;
; 0.111  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.921      ; 1.184      ;
; 0.111  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.921      ; 1.184      ;
; 0.111  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.670      ;
; 0.125  ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.719      ; 0.996      ;
; 0.132  ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.863      ; 1.147      ;
; 0.135  ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.626      ; 0.913      ;
; 0.135  ; bufferedUART:io1|rxBuffer~66           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.044      ; 0.831      ;
; 0.138  ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.723      ; 1.013      ;
; 0.139  ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 0.693      ; 0.484      ;
; 0.142  ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.724      ; 1.018      ;
; 0.144  ; bufferedUART:io1|rxBuffer~41           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.051      ; 0.847      ;
; 0.145  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[0]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.501      ; 0.798      ;
; 0.146  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.705      ;
; 0.147  ; SBCTextDisplayRGB:io2|kbBuffer~12      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.859      ; 1.158      ;
; 0.147  ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.719      ; 1.018      ;
; 0.150  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.921      ; 1.223      ;
; 0.150  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.921      ; 1.223      ;
; 0.155  ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.719      ; 1.026      ;
; 0.155  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.714      ;
; 0.158  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.717      ;
; 0.158  ; bufferedUART:io1|rxBuffer~120          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.043      ; 0.853      ;
; 0.166  ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.645      ; 0.963      ;
; 0.167  ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.729      ; 1.048      ;
; 0.172  ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.724      ; 1.048      ;
; 0.173  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.728      ; 1.053      ;
; 0.182  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.283      ; 1.117      ;
; 0.182  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.283      ; 1.117      ;
; 0.182  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.283      ; 1.117      ;
; 0.182  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.283      ; 1.117      ;
; 0.182  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.283      ; 1.117      ;
; 0.182  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.283      ; 1.117      ;
; 0.182  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.283      ; 1.117      ;
; 0.182  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 1.283      ; 1.117      ;
; 0.182  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|block_read           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.656      ; 1.490      ;
; 0.184  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|block_write          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.656      ; 1.492      ;
; 0.187  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.429      ; 0.768      ;
; 0.191  ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.626      ; 0.969      ;
; 0.191  ; SBCTextDisplayRGB:io2|kbBuffer~42      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.723      ; 1.066      ;
; 0.194  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.410      ; 0.756      ;
; 0.197  ; bufferedUART:io1|rxBuffer~103          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.054      ; 0.903      ;
; 0.198  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.410      ; 0.760      ;
; 0.200  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[1]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.517      ; 0.869      ;
; 0.201  ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[15]          ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.075      ; 0.928      ;
; 0.204  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.763      ;
; 0.205  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.407      ; 0.764      ;
; 0.207  ; SBCTextDisplayRGB:io2|kbBuffer~39      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.649      ; 1.008      ;
; 0.207  ; bufferedUART:io1|rxBuffer~106          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.060      ; 0.919      ;
; 0.208  ; bufferedUART:io1|rxBuffer~107          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.045      ; 0.905      ;
; 0.208  ; bufferedUART:io1|rxBuffer~135          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.046      ; 0.906      ;
; 0.209  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.816      ; 1.177      ;
; 0.209  ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.719      ; 1.080      ;
; 0.209  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[15]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.664      ; 1.525      ;
; 0.209  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[14]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.664      ; 1.525      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -0.183 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.773      ; 1.883      ;
; -0.126 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.769      ; 1.936      ;
; -0.124 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.769      ; 1.938      ;
; -0.108 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.768      ; 1.953      ;
; -0.106 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.773      ; 1.960      ;
; -0.098 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.768      ; 1.963      ;
; -0.058 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.773      ; 2.008      ;
; -0.022 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]           ; sdClock          ; cpuClock    ; 0.000        ; 0.612      ; 0.742      ;
; 0.007  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.769      ; 2.069      ;
; 0.056  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.768      ; 2.117      ;
; 0.066  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.768      ; 2.127      ;
; 0.074  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.774      ; 2.141      ;
; 0.083  ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]           ; sdClock          ; cpuClock    ; 0.000        ; 0.619      ; 0.854      ;
; 0.117  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.770      ; 2.180      ;
; 0.120  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.768      ; 2.181      ;
; 0.140  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.774      ; 2.207      ;
; 0.190  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.774      ; 2.257      ;
; 0.195  ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]           ; sdClock          ; cpuClock    ; 0.000        ; 0.615      ; 0.962      ;
; 0.210  ; sd_controller:sd1|dout[3]                 ; T80s:cpu1|DI_Reg[3]           ; sdClock          ; cpuClock    ; 0.000        ; 0.619      ; 0.981      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.224  ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|T80:u0|IR[6]        ; sdClock          ; cpuClock    ; 0.000        ; 0.613      ; 0.989      ;
; 0.240  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.392      ;
; 0.250  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.402      ;
; 0.263  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.770      ; 2.326      ;
; 0.271  ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|DI_Reg[1]           ; sdClock          ; cpuClock    ; 0.000        ; 0.619      ; 1.042      ;
; 0.296  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.448      ;
; 0.317  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.773      ; 1.883      ;
; 0.326  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.328  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.480      ;
; 0.331  ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|T80:u0|IR[5]        ; sdClock          ; cpuClock    ; 0.000        ; 0.620      ; 1.103      ;
; 0.332  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.484      ;
; 0.337  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|MREQ_n              ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.489      ;
; 0.339  ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.491      ;
; 0.340  ; sd_controller:sd1|dout[7]                 ; T80s:cpu1|DI_Reg[7]           ; sdClock          ; cpuClock    ; 0.000        ; 0.612      ; 1.104      ;
; 0.358  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; sd_controller:sd1|dout[0]                 ; T80s:cpu1|DI_Reg[0]           ; sdClock          ; cpuClock    ; 0.000        ; 0.608      ; 1.118      ;
; 0.361  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]           ; sdClock          ; cpuClock    ; 0.000        ; 0.620      ; 1.135      ;
; 0.369  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.769      ; 1.936      ;
; 0.374  ; sd_controller:sd1|dout[3]                 ; T80s:cpu1|T80:u0|IR[3]        ; sdClock          ; cpuClock    ; 0.000        ; 0.619      ; 1.145      ;
; 0.375  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.769      ; 1.938      ;
; 0.379  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|I[6]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.008     ; 0.523      ;
; 0.385  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|MREQ_n              ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.537      ;
; 0.387  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.539      ;
; 0.389  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.541      ;
; 0.392  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.768      ; 1.953      ;
; 0.393  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.545      ;
; 0.394  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.773      ; 1.960      ;
; 0.401  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.553      ;
; 0.402  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.768      ; 1.963      ;
; 0.424  ; T80s:cpu1|T80:u0|F[2]                     ; T80s:cpu1|T80:u0|Fp[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.576      ;
; 0.434  ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.586      ;
; 0.435  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.587      ;
; 0.435  ; sd_controller:sd1|dout[1]                 ; T80s:cpu1|T80:u0|IR[1]        ; sdClock          ; cpuClock    ; 0.000        ; 0.619      ; 1.206      ;
; 0.436  ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.588      ;
; 0.442  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.773      ; 2.008      ;
; 0.451  ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|T80:u0|IR[4]        ; sdClock          ; cpuClock    ; 0.000        ; 0.616      ; 1.219      ;
; 0.462  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.614      ;
; 0.465  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][3] ; T80s:cpu1|T80:u0|RegBusA_r[3] ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 0.616      ;
; 0.466  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.618      ;
; 0.496  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.008      ; 0.657      ;
; 0.507  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.769      ; 2.069      ;
; 0.509  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; T80s:cpu1|T80:u0|A[5]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.297      ; 1.959      ;
; 0.511  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.515  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.667      ;
; 0.530  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[6]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.207      ; 1.889      ;
; 0.531  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; T80s:cpu1|T80:u0|IR[5]                    ; T80s:cpu1|T80:u0|XY_State[0]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.686      ;
; 0.536  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.690      ;
; 0.544  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.554  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.706      ;
; 0.556  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.768      ; 2.117      ;
; 0.556  ; T80s:cpu1|T80:u0|IR[5]                    ; T80s:cpu1|T80:u0|XY_State[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.709      ;
; 0.566  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.768      ; 2.127      ;
; 0.566  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[1]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.720      ;
; 0.568  ; T80s:cpu1|RD_n                            ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.082      ; 1.802      ;
; 0.574  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.774      ; 2.141      ;
; 0.574  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[4] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.726      ;
; 0.575  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[7]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.207      ; 1.934      ;
; 0.577  ; SBCTextDisplayRGB:io2|dataOut[6]          ; T80s:cpu1|DI_Reg[6]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.195      ; 0.924      ;
; 0.578  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[5]           ; cpuClock         ; cpuClock    ; 0.000        ; 1.207      ; 1.937      ;
; 0.578  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][3] ; T80s:cpu1|T80:u0|RegBusA_r[3] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.730      ;
; 0.579  ; SBCTextDisplayRGB:io2|dataOut[4]          ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.093      ; 0.824      ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                           ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.116 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[7]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.407      ;
; 0.004  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txd             ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.533      ;
; 0.047  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~67     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.574      ;
; 0.047  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~61     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.574      ;
; 0.047  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~66     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.574      ;
; 0.047  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~63     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.574      ;
; 0.047  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~65     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.574      ;
; 0.047  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~64     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.574      ;
; 0.053  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~132    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.233      ; 1.579      ;
; 0.053  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~131    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.233      ; 1.579      ;
; 0.053  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~126    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.233      ; 1.579      ;
; 0.053  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~125    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.233      ; 1.579      ;
; 0.053  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~130    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.233      ; 1.579      ;
; 0.053  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~127    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.233      ; 1.579      ;
; 0.053  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~129    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.233      ; 1.579      ;
; 0.053  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~128    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.233      ; 1.579      ;
; 0.058  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~20     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.586      ;
; 0.058  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~19     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.586      ;
; 0.058  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~14     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.586      ;
; 0.058  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~13     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.586      ;
; 0.058  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~18     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.586      ;
; 0.058  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~17     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.586      ;
; 0.058  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~16     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.586      ;
; 0.087  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[6]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.219      ; 1.599      ;
; 0.087  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[5]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.219      ; 1.599      ;
; 0.087  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[4]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.219      ; 1.599      ;
; 0.087  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[3]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.219      ; 1.599      ;
; 0.087  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[2]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.219      ; 1.599      ;
; 0.087  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[1]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.219      ; 1.599      ;
; 0.087  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[0]     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.219      ; 1.599      ;
; 0.098  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~116    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.626      ;
; 0.098  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~115    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.626      ;
; 0.098  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~110    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.626      ;
; 0.098  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~109    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.626      ;
; 0.098  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~114    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.626      ;
; 0.098  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~113    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.626      ;
; 0.098  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~112    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.626      ;
; 0.107  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~84     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.634      ;
; 0.107  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~83     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.634      ;
; 0.107  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~78     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.634      ;
; 0.107  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~77     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.634      ;
; 0.107  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~82     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.634      ;
; 0.107  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~79     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.634      ;
; 0.107  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~81     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.634      ;
; 0.107  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~80     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.634      ;
; 0.137  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~68     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.233      ; 1.663      ;
; 0.137  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~62     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.233      ; 1.663      ;
; 0.138  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~100    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.661      ;
; 0.138  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~99     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.661      ;
; 0.138  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~94     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.661      ;
; 0.138  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~93     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.661      ;
; 0.138  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~98     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.661      ;
; 0.138  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~95     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.661      ;
; 0.138  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~15     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.665      ;
; 0.138  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~97     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.661      ;
; 0.138  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~96     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.661      ;
; 0.156  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~36     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.683      ;
; 0.156  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~35     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.683      ;
; 0.156  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~30     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.683      ;
; 0.156  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~29     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.683      ;
; 0.156  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~34     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.683      ;
; 0.156  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~31     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.683      ;
; 0.156  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~33     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.683      ;
; 0.156  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~32     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.234      ; 1.683      ;
; 0.170  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~44     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.218      ; 1.681      ;
; 0.170  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~43     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.218      ; 1.681      ;
; 0.170  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~38     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.218      ; 1.681      ;
; 0.170  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~37     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.218      ; 1.681      ;
; 0.170  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~42     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.218      ; 1.681      ;
; 0.170  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~39     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.218      ; 1.681      ;
; 0.170  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~41     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.218      ; 1.681      ;
; 0.170  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~40     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.218      ; 1.681      ;
; 0.173  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~124    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.701      ;
; 0.173  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~123    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.701      ;
; 0.173  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~118    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.701      ;
; 0.173  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~117    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.701      ;
; 0.173  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~122    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.701      ;
; 0.173  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~119    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.701      ;
; 0.173  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~121    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.701      ;
; 0.173  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~120    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.701      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~52     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.231      ; 1.698      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~28     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.702      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~27     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.702      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~51     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.231      ; 1.698      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~46     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.231      ; 1.698      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~21     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.702      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~45     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.231      ; 1.698      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~50     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.231      ; 1.698      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~26     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.702      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~47     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.231      ; 1.698      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~23     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.702      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~49     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.231      ; 1.698      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~48     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.231      ; 1.698      ;
; 0.174  ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~24     ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.235      ; 1.702      ;
; 0.215  ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[2]   ; bufferedUART:io1|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[3]   ; bufferedUART:io1|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; sd_controller:sd1|recv_data[11]                 ; sd_controller:sd1|recv_data[12]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sd_controller:sd1|recv_data[7]                  ; sd_controller:sd1|recv_data[8]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller:sd1|recv_data[9]                  ; sd_controller:sd1|recv_data[10]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sd_controller:sd1|recv_data[22]                 ; sd_controller:sd1|recv_data[23]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sd_controller:sd1|recv_data[18]                 ; sd_controller:sd1|recv_data[19]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sd_controller:sd1|recv_data[21]                 ; sd_controller:sd1|recv_data[22]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sd_controller:sd1|recv_data[16]                 ; sd_controller:sd1|recv_data[17]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller:sd1|recv_data[24]                 ; sd_controller:sd1|recv_data[25]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller:sd1|recv_data[25]                 ; sd_controller:sd1|recv_data[26]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller:sd1|recv_data[30]                 ; sd_controller:sd1|recv_data[31]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller:sd1|recv_data[26]                 ; sd_controller:sd1|recv_data[27]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; sd_controller:sd1|recv_data[20]                 ; sd_controller:sd1|recv_data[21]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; sd_controller:sd1|recv_data[13]                 ; sd_controller:sd1|recv_data[14]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.397      ;
; 0.257 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.409      ;
; 0.322 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.331 ; sd_controller:sd1|state.cardsel                 ; sd_controller:sd1|state.cmd58                   ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.484      ;
; 0.358 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; sd_controller:sd1|recv_data[27]                 ; sd_controller:sd1|recv_data[28]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; sd_controller:sd1|recv_data[28]                 ; sd_controller:sd1|recv_data[29]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller:sd1|recv_data[29]                 ; sd_controller:sd1|recv_data[30]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.376 ; sd_controller:sd1|recv_data[10]                 ; sd_controller:sd1|recv_data[11]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; sd_controller:sd1|recv_data[17]                 ; sd_controller:sd1|recv_data[18]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; sd_controller:sd1|state.read_block_cmd          ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; sd_controller:sd1|recv_data[12]                 ; sd_controller:sd1|recv_data[13]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sd_controller:sd1|recv_data[14]                 ; sd_controller:sd1|recv_data[15]                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.531      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.651 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.648      ;
; -1.651 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.648      ;
; -1.651 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.648      ;
; -1.651 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.648      ;
; -1.635 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.645      ;
; -1.635 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.645      ;
; -1.635 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.645      ;
; -1.629 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.645      ;
; -1.629 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.645      ;
; -1.629 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.645      ;
; -1.629 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.645      ;
; -1.629 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.645      ;
; -1.629 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.645      ;
; -1.629 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.645      ;
; -1.629 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.645      ;
; -1.629 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.645      ;
; -1.629 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.645      ;
; -1.603 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.600      ;
; -1.603 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.600      ;
; -1.603 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.600      ;
; -1.603 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.535     ; 1.600      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.597      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.597      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.597      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.597      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.597      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.597      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.597      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.597      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.597      ;
; -1.596 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.597      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.597      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.597      ;
; -1.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.522     ; 1.597      ;
; -1.581 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.597      ;
; -1.581 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.597      ;
; -1.581 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.597      ;
; -1.581 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.597      ;
; -1.581 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.597      ;
; -1.581 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.597      ;
; -1.581 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.597      ;
; -1.581 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.597      ;
; -1.581 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.597      ;
; -1.581 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.516     ; 1.597      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.549      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.549      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.549      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.549      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.549      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.549      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.549      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.549      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.549      ;
; -1.548 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.531     ; 1.549      ;
; -1.471 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.551     ; 1.452      ;
; -1.471 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.551     ; 1.452      ;
; -1.471 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.551     ; 1.452      ;
; -1.471 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.551     ; 1.452      ;
; -1.455 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.449      ;
; -1.455 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.449      ;
; -1.455 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.538     ; 1.449      ;
; -1.449 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.449      ;
; -1.449 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.449      ;
; -1.449 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.449      ;
; -1.449 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.449      ;
; -1.449 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.449      ;
; -1.449 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.449      ;
; -1.449 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.449      ;
; -1.449 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.449      ;
; -1.449 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.449      ;
; -1.449 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.532     ; 1.449      ;
; -1.416 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.401      ;
; -1.416 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.401      ;
; -1.416 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.401      ;
; -1.416 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.401      ;
; -1.416 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.401      ;
; -1.416 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.401      ;
; -1.416 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.401      ;
; -1.416 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.401      ;
; -1.416 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.401      ;
; -1.416 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.547     ; 1.401      ;
; -1.004 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.651      ; 2.187      ;
; -1.004 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.651      ; 2.187      ;
; -1.004 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.651      ; 2.187      ;
; -1.004 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.651      ; 2.187      ;
; -0.993 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.651      ; 2.176      ;
; -0.993 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.651      ; 2.176      ;
; -0.993 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.651      ; 2.176      ;
; -0.993 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.651      ; 2.176      ;
; -0.988 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.664      ; 2.184      ;
; -0.988 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.664      ; 2.184      ;
; -0.988 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.664      ; 2.184      ;
; -0.982 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.670      ; 2.184      ;
; -0.982 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.670      ; 2.184      ;
; -0.982 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.670      ; 2.184      ;
; -0.982 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.670      ; 2.184      ;
; -0.982 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.670      ; 2.184      ;
; -0.982 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.670      ; 2.184      ;
; -0.982 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.670      ; 2.184      ;
; -0.982 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.670      ; 2.184      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.001 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 1.033      ;
; 0.051  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.981      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.426 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.855      ; 0.961      ;
; 0.426 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.855      ; 0.961      ;
; 0.476 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.855      ; 0.911      ;
; 0.476 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.855      ; 0.911      ;
; 0.514 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.440      ; 0.958      ;
; 0.514 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.440      ; 0.958      ;
; 0.634 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.335      ; 0.733      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.241 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.822      ; 0.733      ;
; -0.121 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.927      ; 0.958      ;
; -0.121 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.927      ; 0.958      ;
; 0.187  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.072      ; 0.911      ;
; 0.187  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.072      ; 0.911      ;
; 0.237  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.072      ; 0.961      ;
; 0.237  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.072      ; 0.961      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.065 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.221      ; 1.579      ;
; 0.065 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.221      ; 1.579      ;
; 0.065 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.221      ; 1.579      ;
; 0.065 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.221      ; 1.579      ;
; 0.065 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.221      ; 1.579      ;
; 0.065 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.221      ; 1.579      ;
; 0.065 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.221      ; 1.579      ;
; 0.065 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.221      ; 1.579      ;
; 0.065 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.221      ; 1.579      ;
; 0.065 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.221      ; 1.579      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.627      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.627      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.627      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.627      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.627      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.627      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.627      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.627      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.627      ;
; 0.098 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.236      ; 1.627      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.627      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.627      ;
; 0.104 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.230      ; 1.627      ;
; 0.120 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.217      ; 1.630      ;
; 0.120 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.217      ; 1.630      ;
; 0.120 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.217      ; 1.630      ;
; 0.120 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.217      ; 1.630      ;
; 0.565 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.221      ; 1.579      ;
; 0.565 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.221      ; 1.579      ;
; 0.565 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.221      ; 1.579      ;
; 0.565 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.221      ; 1.579      ;
; 0.565 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.221      ; 1.579      ;
; 0.565 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.221      ; 1.579      ;
; 0.565 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.221      ; 1.579      ;
; 0.565 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.221      ; 1.579      ;
; 0.565 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.221      ; 1.579      ;
; 0.565 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.221      ; 1.579      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.236      ; 1.627      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.236      ; 1.627      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.236      ; 1.627      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.236      ; 1.627      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.236      ; 1.627      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.236      ; 1.627      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.236      ; 1.627      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.236      ; 1.627      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.236      ; 1.627      ;
; 0.598 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.236      ; 1.627      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.230      ; 1.627      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.230      ; 1.627      ;
; 0.604 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.230      ; 1.627      ;
; 0.620 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.217      ; 1.630      ;
; 0.620 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.217      ; 1.630      ;
; 0.620 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.217      ; 1.630      ;
; 0.620 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.217      ; 1.630      ;
; 1.420 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 1.602      ;
; 1.420 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 1.602      ;
; 1.420 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 1.602      ;
; 1.420 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 1.602      ;
; 1.420 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 1.602      ;
; 1.420 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 1.602      ;
; 1.420 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 1.602      ;
; 1.420 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 1.602      ;
; 1.420 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 1.602      ;
; 1.420 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.530      ; 1.602      ;
; 1.453 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.545      ; 1.650      ;
; 1.453 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.545      ; 1.650      ;
; 1.453 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.545      ; 1.650      ;
; 1.453 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.545      ; 1.650      ;
; 1.453 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.545      ; 1.650      ;
; 1.453 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.545      ; 1.650      ;
; 1.453 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.545      ; 1.650      ;
; 1.453 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.545      ; 1.650      ;
; 1.453 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.545      ; 1.650      ;
; 1.453 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.545      ; 1.650      ;
; 1.459 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.650      ;
; 1.459 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.650      ;
; 1.459 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.539      ; 1.650      ;
; 1.475 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.653      ;
; 1.475 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.653      ;
; 1.475 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.653      ;
; 1.475 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.526      ; 1.653      ;
; 1.522 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.655      ; 1.829      ;
; 1.522 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.655      ; 1.829      ;
; 1.522 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.655      ; 1.829      ;
; 1.522 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.655      ; 1.829      ;
; 1.522 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.655      ; 1.829      ;
; 1.522 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.655      ; 1.829      ;
; 1.522 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.655      ; 1.829      ;
; 1.522 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.655      ; 1.829      ;
; 1.522 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.655      ; 1.829      ;
; 1.522 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.655      ; 1.829      ;
; 1.554 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.951      ;
; 1.554 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.951      ;
; 1.554 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.951      ;
; 1.554 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.951      ;
; 1.554 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.951      ;
; 1.554 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.951      ;
; 1.554 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.951      ;
; 1.554 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.951      ;
; 1.554 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.745      ; 1.951      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.829 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.981      ;
; 0.881 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.033      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.329 ; -0.329       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.329 ; -0.329       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.987 ; 0.013        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.987 ; 0.013        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -0.907 ; 0.093        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.907 ; 0.093        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.841 ; 0.159        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.841 ; 0.159        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.779 ; 0.221        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -0.779 ; 0.221        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|\fsm:byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]          ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.061 ; 4.061 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 2.942 ; 2.942 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.384 ; 2.384 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.176 ; 3.176 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.074 ; 3.074 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.869 ; 2.869 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.788 ; 2.788 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.909 ; 2.909 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 2.673 ; 2.673 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.074 ; 3.074 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.696 ; 2.696 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.504 ; 2.504 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.555 ; 2.555 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.372 ; 4.372 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.104 ; 4.104 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.282 ; -2.282 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.182 ; -2.182 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.264 ; -2.264 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.221 ; -2.221 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.138 ; -2.138 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.503 ; -2.503 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.504 ; -2.504 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.548 ; -2.548 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.389 ; -2.389 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.698 ; -2.698 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.328 ; -2.328 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.138 ; -2.138 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.178 ; -2.178 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.780 ; -2.780 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.510 ; -2.510 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 3.158 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 3.158 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.498 ; 3.498 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 3.463 ; 3.463 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 3.669 ; 3.669 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 4.059 ; 4.059 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.961 ; 3.961 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.960 ; 3.960 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.947 ; 3.947 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.919 ; 3.919 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.961 ; 3.961 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.867 ; 3.867 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.854 ; 3.854 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.828 ; 3.828 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.837 ; 3.837 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.489 ; 3.489 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.476 ; 3.476 ; Rise       ; clk                ;
; vSync            ; clk                ; 3.879 ; 3.879 ; Rise       ; clk                ;
; video            ; clk                ; 3.371 ; 3.371 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.892 ; 3.892 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.894 ; 3.894 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.872 ; 3.872 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.911 ; 3.911 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.829 ; 3.829 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.022 ; 4.022 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.342 ; 4.342 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.048 ; 4.048 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 4.071 ; 4.071 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.898 ; 4.898 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.863 ; 4.863 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.069 ; 5.069 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.567 ; 4.567 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.312 ; 4.312 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.847 ; 2.847 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 2.778 ; 2.778 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 2.892 ; 2.892 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 2.889 ; 2.889 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 2.907 ; 2.907 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.051 ; 3.051 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.110 ; 3.110 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.156 ; 4.156 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.304 ; 4.304 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.077 ; 4.077 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.326 ; 4.326 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.567 ; 4.567 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.168 ; 4.168 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.512 ; 4.512 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.163 ; 4.163 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.693 ; 4.693 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.386 ; 4.386 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.548 ; 4.548 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.619 ; 4.619 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.385 ; 4.385 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.510 ; 4.510 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.597 ; 4.597 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.381 ; 4.381 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.693 ; 4.693 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.599 ; 3.599 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.627 ; 3.627 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.291 ; 4.291 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.653 ; 3.653 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.710 ; 3.710 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 3.126 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 3.126 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.498 ; 3.498 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 3.463 ; 3.463 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 3.669 ; 3.669 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 4.059 ; 4.059 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.828 ; 3.828 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.960 ; 3.960 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.947 ; 3.947 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.919 ; 3.919 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.961 ; 3.961 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.867 ; 3.867 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.854 ; 3.854 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.828 ; 3.828 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.837 ; 3.837 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.489 ; 3.489 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.476 ; 3.476 ; Rise       ; clk                ;
; vSync            ; clk                ; 3.879 ; 3.879 ; Rise       ; clk                ;
; video            ; clk                ; 3.371 ; 3.371 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.892 ; 3.892 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.894 ; 3.894 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.872 ; 3.872 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.911 ; 3.911 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.829 ; 3.829 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.022 ; 4.022 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.132 ; 4.132 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.048 ; 4.048 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.313 ; 3.313 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.379 ; 4.379 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.824 ; 3.824 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.320 ; 3.320 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 2.778 ; 2.778 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.312 ; 4.312 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.847 ; 2.847 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 2.778 ; 2.778 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 2.892 ; 2.892 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 2.889 ; 2.889 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 2.907 ; 2.907 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.051 ; 3.051 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.110 ; 3.110 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.156 ; 4.156 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.304 ; 4.304 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.077 ; 4.077 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.326 ; 4.326 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.567 ; 4.567 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.168 ; 4.168 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.512 ; 4.512 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.163 ; 4.163 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.381 ; 4.381 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.386 ; 4.386 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.548 ; 4.548 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.619 ; 4.619 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.385 ; 4.385 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.510 ; 4.510 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.597 ; 4.597 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.381 ; 4.381 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.693 ; 4.693 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.599 ; 3.599 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.627 ; 3.627 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.120 ; 4.120 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.653 ; 3.653 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.710 ; 3.710 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.773 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.783 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.797 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.799 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.799 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.799 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.773 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.786 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.985 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.440 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.450 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.464 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.466 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.466 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.466 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.440 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.453 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.652 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.773     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.783     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.797     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.799     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.799     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.799     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.773     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.786     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.985     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.440     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.450     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.464     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.466     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.466     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.466     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.440     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.453     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.652     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -17.817    ; -2.947  ; -5.576   ; -2.879  ; -3.643              ;
;  T80s:cpu1|IORQ_n   ; -6.729     ; -2.947  ; 0.426    ; -2.879  ; -3.643              ;
;  clk                ; -17.817    ; -2.292  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -17.114    ; -0.183  ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -8.794     ; 0.215   ; -1.646   ; 0.829   ; -0.742              ;
;  serialClkCount[15] ; -7.150     ; -0.116  ; -5.576   ; 0.065   ; -0.742              ;
; Design-wide TNS     ; -13642.676 ; -60.933 ; -163.751 ; -9.937  ; -4360.249           ;
;  T80s:cpu1|IORQ_n   ; -338.783   ; -57.122 ; 0.000    ; -9.937  ; -484.260            ;
;  clk                ; -6701.750  ; -12.156 ; N/A      ; N/A     ; -2840.157           ;
;  cpuClock           ; -4539.349  ; -0.803  ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -940.999   ; 0.000   ; -14.814  ; 0.000   ; -258.216            ;
;  serialClkCount[15] ; -1121.795  ; -0.116  ; -148.937 ; 0.000   ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.633 ; 10.633 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.355  ; 7.355  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.518  ; 5.518  ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.650  ; 7.650  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.386  ; 7.386  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.770  ; 6.770  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.532  ; 6.532  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.020  ; 7.020  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 6.253  ; 6.253  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.386  ; 7.386  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 6.378  ; 6.378  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.751  ; 5.751  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.917  ; 5.917  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 10.680 ; 10.680 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 10.020 ; 10.020 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.282 ; -2.282 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.182 ; -2.182 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.264 ; -2.264 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.221 ; -2.221 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.138 ; -2.138 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.503 ; -2.503 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.504 ; -2.504 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.548 ; -2.548 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.389 ; -2.389 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.698 ; -2.698 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.328 ; -2.328 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.138 ; -2.138 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.178 ; -2.178 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.780 ; -2.780 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.510 ; -2.510 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.308  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.308  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 8.827  ; 8.827  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 8.729  ; 8.729  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 9.666  ; 9.666  ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 9.160  ; 9.160  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.838  ; 8.838  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.838  ; 8.838  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.814  ; 8.814  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.585  ; 8.585  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.833  ; 8.833  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.494  ; 8.494  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.469  ; 8.469  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.435  ; 8.435  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.439  ; 8.439  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 7.561  ; 7.561  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 7.543  ; 7.543  ; Rise       ; clk                ;
; vSync            ; clk                ; 8.549  ; 8.549  ; Rise       ; clk                ;
; video            ; clk                ; 7.174  ; 7.174  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.722  ; 8.722  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.730  ; 8.730  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.556  ; 8.556  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.755  ; 8.755  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.291  ; 8.291  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.115  ; 9.115  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.385 ; 10.385 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.078  ; 9.078  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.650 ; 10.650 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 12.125 ; 12.125 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 12.027 ; 12.027 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 12.964 ; 12.964 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.416 ; 11.416 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.238 ; 10.238 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 6.714  ; 6.714  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.231  ; 6.231  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 6.774  ; 6.774  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 6.806  ; 6.806  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 6.833  ; 6.833  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.412  ; 7.412  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.492  ; 7.492  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 9.910  ; 9.910  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.356 ; 10.356 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.609  ; 9.609  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.409 ; 10.409 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.416 ; 11.416 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.193 ; 10.193 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.123 ; 11.123 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.176 ; 10.176 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 11.562 ; 11.562 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.684 ; 10.684 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 11.133 ; 11.133 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 11.213 ; 11.213 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.531 ; 10.531 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 11.077 ; 11.077 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.994 ; 10.994 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.690 ; 10.690 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 11.562 ; 11.562 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.163  ; 8.163  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.578  ; 8.578  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.745 ; 10.745 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.625  ; 8.625  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.543  ; 8.543  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 3.126 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 3.126 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.498 ; 3.498 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 3.463 ; 3.463 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 3.669 ; 3.669 ; Fall       ; T80s:cpu1|IORQ_n   ;
; hSync            ; clk                ; 4.059 ; 4.059 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.828 ; 3.828 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.960 ; 3.960 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.947 ; 3.947 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.919 ; 3.919 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.961 ; 3.961 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.867 ; 3.867 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.854 ; 3.854 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.828 ; 3.828 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.837 ; 3.837 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.489 ; 3.489 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.476 ; 3.476 ; Rise       ; clk                ;
; vSync            ; clk                ; 3.879 ; 3.879 ; Rise       ; clk                ;
; video            ; clk                ; 3.371 ; 3.371 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.892 ; 3.892 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.894 ; 3.894 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.872 ; 3.872 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.911 ; 3.911 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.829 ; 3.829 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.022 ; 4.022 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.132 ; 4.132 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.048 ; 4.048 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.313 ; 3.313 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.379 ; 4.379 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.824 ; 3.824 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.320 ; 3.320 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 2.778 ; 2.778 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.312 ; 4.312 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 2.847 ; 2.847 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 2.778 ; 2.778 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 2.892 ; 2.892 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 2.889 ; 2.889 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 2.907 ; 2.907 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.051 ; 3.051 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.110 ; 3.110 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.156 ; 4.156 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.304 ; 4.304 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.077 ; 4.077 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.326 ; 4.326 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.567 ; 4.567 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.168 ; 4.168 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.512 ; 4.512 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.163 ; 4.163 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.381 ; 4.381 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.386 ; 4.386 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.548 ; 4.548 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.619 ; 4.619 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.385 ; 4.385 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.510 ; 4.510 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.597 ; 4.597 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.381 ; 4.381 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.693 ; 4.693 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.599 ; 3.599 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.627 ; 3.627 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.120 ; 4.120 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.653 ; 3.653 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.710 ; 3.710 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41139404 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 13579    ; 56       ; 0        ;
; clk                ; cpuClock           ; 400      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4918777  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 5669     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 115      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 56       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41139404 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 13579    ; 56       ; 0        ;
; clk                ; cpuClock           ; 400      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4918777  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 5669     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 115      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 9        ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 56       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 0        ; 0        ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 560   ; 560  ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 24 06:55:37 2019
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.817
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.817     -6701.750 clk 
    Info (332119):   -17.114     -4539.349 cpuClock 
    Info (332119):    -8.794      -940.999 sdClock 
    Info (332119):    -7.150     -1121.795 serialClkCount[15] 
    Info (332119):    -6.729      -338.783 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -2.947
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.947       -57.122 T80s:cpu1|IORQ_n 
    Info (332119):    -2.292        -3.760 clk 
    Info (332119):    -0.051        -0.051 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -5.576
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.576      -148.937 serialClkCount[15] 
    Info (332119):    -1.646       -14.814 sdClock 
    Info (332119):     0.910         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -2.879
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.879        -9.937 T80s:cpu1|IORQ_n 
    Info (332119):     1.254         0.000 serialClkCount[15] 
    Info (332119):     2.207         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -3.643
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.643      -484.260 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -2840.157 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -258.216 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.837
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.837     -1631.103 clk 
    Info (332119):    -4.691     -1184.502 cpuClock 
    Info (332119):    -2.261      -197.572 sdClock 
    Info (332119):    -2.076      -310.675 serialClkCount[15] 
    Info (332119):    -1.812       -76.317 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.319
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.319       -12.156 clk 
    Info (332119):    -0.958        -3.305 T80s:cpu1|IORQ_n 
    Info (332119):    -0.183        -0.803 cpuClock 
    Info (332119):    -0.116        -0.116 serialClkCount[15] 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.651
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.651       -43.759 serialClkCount[15] 
    Info (332119):    -0.001        -0.009 sdClock 
    Info (332119):     0.426         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.241
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.241        -0.483 T80s:cpu1|IORQ_n 
    Info (332119):     0.065         0.000 serialClkCount[15] 
    Info (332119):     0.829         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2000.732 clk 
    Info (332119):    -1.329      -152.626 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -174.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4607 megabytes
    Info: Processing ended: Sun Nov 24 06:55:42 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


