Fitter report for cpu0
Thu May 23 14:47:14 2024
Quartus II 64-Bit Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Interconnect Usage Summary
 20. LAB Logic Elements
 21. LAB-wide Signals
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. Fitter Device Options
 26. Estimated Delay Added for Hold Timing
 27. Fitter Messages
 28. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+---------------------------+------------------------------------------+
; Fitter Status             ; Successful - Thu May 23 14:47:14 2024    ;
; Quartus II 64-Bit Version ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name             ; cpu0                                     ;
; Top-level Entity Name     ; cpu0                                     ;
; Family                    ; Cyclone                                  ;
; Device                    ; EP1C12Q240C8                             ;
; Timing Models             ; Final                                    ;
; Total logic elements      ; 998 / 12,060 ( 8 % )                     ;
; Total pins                ; 61 / 173 ( 35 % )                        ;
; Total virtual pins        ; 0                                        ;
; Total memory bits         ; 0 / 239,616 ( 0 % )                      ;
; Total PLLs                ; 0 / 2 ( 0 % )                            ;
+---------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C12Q240C8                   ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Auto Register Duplication                                          ; Off                            ; Auto                           ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 14          ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-14 processors        ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Linsiri/Desktop/2024春/计算机组成/综合实验/cpu1/cpu0.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 998 / 12,060 ( 8 % ) ;
;     -- Combinational with no register       ; 670                  ;
;     -- Register only                        ; 1                    ;
;     -- Combinational with a register        ; 327                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 764                  ;
;     -- 3 input functions                    ; 148                  ;
;     -- 2 input functions                    ; 81                   ;
;     -- 1 input functions                    ; 3                    ;
;     -- 0 input functions                    ; 1                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 937                  ;
;     -- arithmetic mode                      ; 61                   ;
;     -- qfbk mode                            ; 290                  ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 305                  ;
;     -- asynchronous clear/load mode         ; 328                  ;
;                                             ;                      ;
; Total registers                             ; 328 / 12,567 ( 3 % ) ;
; Total LABs                                  ; 122 / 1,206 ( 10 % ) ;
; Logic elements in carry chains              ; 65                   ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 61 / 173 ( 35 % )    ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )       ;
; Global signals                              ; 6                    ;
; M4Ks                                        ; 0 / 52 ( 0 % )       ;
; Total memory bits                           ; 0 / 239,616 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 239,616 ( 0 % )  ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 6 / 8 ( 75 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 9% / 9% / 9%         ;
; Peak interconnect usage (total/H/V)         ; 51% / 50% / 51%      ;
; Maximum fan-out node                        ; clk                  ;
; Maximum fan-out                             ; 328                  ;
; Highest non-global fan-out signal           ; reg_sel[1]           ;
; Highest non-global fan-out                  ; 93                   ;
; Total fan-out                               ; 4765                 ;
; Average fan-out                             ; 4.49                 ;
+---------------------------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk        ; 29    ; 1        ; 0            ; 14           ; 0           ; 328                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reg_sel[0] ; 12    ; 1        ; 0            ; 23           ; 1           ; 83                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reg_sel[1] ; 13    ; 1        ; 0            ; 23           ; 2           ; 93                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reg_sel[2] ; 14    ; 1        ; 0            ; 22           ; 0           ; 93                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reg_sel[3] ; 15    ; 1        ; 0            ; 22           ; 1           ; 90                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset      ; 240   ; 2        ; 2            ; 27           ; 1           ; 328                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel[0]     ; 16    ; 1        ; 0            ; 22           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel[1]     ; 17    ; 1        ; 0            ; 21           ; 0           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                        ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; address_bus[0]  ; 41    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[10] ; 59    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[11] ; 60    ; 1        ; 0            ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[12] ; 61    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[13] ; 62    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[14] ; 63    ; 4        ; 4            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[15] ; 64    ; 4        ; 4            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[1]  ; 42    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[2]  ; 43    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[3]  ; 44    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[4]  ; 45    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[5]  ; 46    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[6]  ; 47    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[7]  ; 48    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[8]  ; 57    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; address_bus[9]  ; 58    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; c               ; 86    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[0]     ; 158   ; 3        ; 53           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[10]    ; 175   ; 3        ; 53           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[11]    ; 177   ; 3        ; 53           ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[12]    ; 178   ; 3        ; 53           ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[13]    ; 179   ; 3        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[14]    ; 180   ; 3        ; 53           ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[15]    ; 181   ; 2        ; 52           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[1]     ; 159   ; 3        ; 53           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[2]     ; 160   ; 3        ; 53           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[3]     ; 161   ; 3        ; 53           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[4]     ; 162   ; 3        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[5]     ; 163   ; 3        ; 53           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[6]     ; 164   ; 3        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[7]     ; 165   ; 3        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[8]     ; 173   ; 3        ; 53           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; reg_data[9]     ; 174   ; 3        ; 53           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; s               ; 83    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; v               ; 84    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; wr              ; 75    ; 4        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; z               ; 85    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; data_bus[0]  ; 200   ; 2        ; 32           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[10] ; 225   ; 2        ; 10           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[11] ; 226   ; 2        ; 10           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[12] ; 234   ; 2        ; 6            ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[13] ; 235   ; 2        ; 6            ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[14] ; 236   ; 2        ; 4            ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[15] ; 237   ; 2        ; 4            ; 27           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[1]  ; 201   ; 2        ; 32           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[2]  ; 202   ; 2        ; 32           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[3]  ; 203   ; 2        ; 30           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[4]  ; 214   ; 2        ; 16           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[5]  ; 215   ; 2        ; 16           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[6]  ; 216   ; 2        ; 16           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[7]  ; 217   ; 2        ; 14           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[8]  ; 223   ; 2        ; 12           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; data_bus[9]  ; 224   ; 2        ; 10           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 21 / 44 ( 48 % ) ; 3.3V          ; --           ;
; 2        ; 18 / 42 ( 43 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 45 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 9 / 42 ( 21 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; reg_sel[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; reg_sel[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; reg_sel[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 12         ; 1        ; reg_sel[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 13         ; 1        ; sel[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 14         ; 1        ; sel[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 29         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 30         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 31         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 32         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ; 33         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 34         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 36         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 37         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 38         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 52         ; 1        ; address_bus[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ; 53         ; 1        ; address_bus[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 43       ; 54         ; 1        ; address_bus[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 55         ; 1        ; address_bus[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 56         ; 1        ; address_bus[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 57         ; 1        ; address_bus[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ; 58         ; 1        ; address_bus[6]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ; 59         ; 1        ; address_bus[7]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 66         ; 1        ; address_bus[8]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ; 67         ; 1        ; address_bus[9]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 59       ; 68         ; 1        ; address_bus[10]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 60       ; 69         ; 1        ; address_bus[11]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 61       ; 70         ; 4        ; address_bus[12]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 71         ; 4        ; address_bus[13]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 72         ; 4        ; address_bus[14]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 73         ; 4        ; address_bus[15]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 80         ; 4        ; wr                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 82       ; 86         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 87         ; 4        ; s                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 88         ; 4        ; v                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ; 89         ; 4        ; z                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 90         ; 4        ; c                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 103        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 104        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 98       ; 106        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 107        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 108        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 109        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 104      ; 118        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 119        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 120        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 121        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 122        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 123        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 124        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 125        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 126        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 127        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 128        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 129        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 130        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 137        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 138        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 140        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 142        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 160        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 161        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 162        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 163        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 164        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 165        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 166        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 167        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 168        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 169        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 170        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 180        ; 3        ; reg_data[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 159      ; 181        ; 3        ; reg_data[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 182        ; 3        ; reg_data[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 183        ; 3        ; reg_data[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 184        ; 3        ; reg_data[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ; 185        ; 3        ; reg_data[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 164      ; 186        ; 3        ; reg_data[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 187        ; 3        ; reg_data[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 188        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 189        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 190        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 191        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ; 192        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 193        ; 3        ; reg_data[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 194        ; 3        ; reg_data[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 195        ; 3        ; reg_data[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 176      ; 196        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 197        ; 3        ; reg_data[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ; 198        ; 3        ; reg_data[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 179      ; 199        ; 3        ; reg_data[13]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 180      ; 200        ; 3        ; reg_data[14]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 181      ; 201        ; 2        ; reg_data[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 203        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 204        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 205        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 206        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 207        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 208        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 209        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 210        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 211        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 212        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 213        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 222        ; 2        ; data_bus[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 223        ; 2        ; data_bus[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 224        ; 2        ; data_bus[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 225        ; 2        ; data_bus[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ; 227        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 228        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 231        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 239        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 240        ; 2        ; data_bus[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ; 241        ; 2        ; data_bus[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 216      ; 242        ; 2        ; data_bus[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 243        ; 2        ; data_bus[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 244        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 245        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 247        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 248        ; 2        ; data_bus[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 249        ; 2        ; data_bus[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ; 250        ; 2        ; data_bus[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 226      ; 251        ; 2        ; data_bus[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ; 252        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 228      ; 253        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 254        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 255        ; 2        ; data_bus[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 256        ; 2        ; data_bus[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 257        ; 2        ; data_bus[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 258        ; 2        ; data_bus[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 259        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 260        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 261        ; 2        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                           ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name    ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------+--------------+
; |cpu0                      ; 998 (0)     ; 328          ; 0           ; 0    ; 61   ; 0            ; 670 (0)      ; 1 (0)             ; 327 (0)          ; 65 (0)          ; 290 (0)    ; |cpu0                  ; work         ;
;    |alu:inst|              ; 139 (139)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 139 (139)    ; 0 (0)             ; 0 (0)            ; 65 (65)         ; 0 (0)      ; |cpu0|alu:inst         ; work         ;
;    |ar:inst9|              ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|ar:inst9         ; work         ;
;    |bus_mux:inst28|        ; 108 (108)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 271 (271)  ; |cpu0|bus_mux:inst28   ; work         ;
;    |controller:inst8|      ; 100 (100)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 16 (16)    ; |cpu0|controller:inst8 ; work         ;
;    |flag_reg:inst2|        ; 8 (8)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |cpu0|flag_reg:inst2   ; work         ;
;    |ir:inst7|              ; 17 (17)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|ir:inst7         ; work         ;
;    |pc:inst10|             ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|pc:inst10        ; work         ;
;    |reg:inst12|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst12       ; work         ;
;    |reg:inst13|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst13       ; work         ;
;    |reg:inst14|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst14       ; work         ;
;    |reg:inst15|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst15       ; work         ;
;    |reg:inst16|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst16       ; work         ;
;    |reg:inst17|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst17       ; work         ;
;    |reg:inst18|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst18       ; work         ;
;    |reg:inst19|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst19       ; work         ;
;    |reg:inst20|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst20       ; work         ;
;    |reg:inst21|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst21       ; work         ;
;    |reg:inst22|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst22       ; work         ;
;    |reg:inst23|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst23       ; work         ;
;    |reg:inst24|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst24       ; work         ;
;    |reg:inst25|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst25       ; work         ;
;    |reg:inst26|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst26       ; work         ;
;    |reg:inst30|            ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg:inst30       ; work         ;
;    |reg_mux:inst27|        ; 32 (32)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu0|reg_mux:inst27   ; work         ;
;    |reg_out:inst33|        ; 283 (283)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 283 (283)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |cpu0|reg_out:inst33   ; work         ;
;    |reg_testa:inst1|       ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |cpu0|reg_testa:inst1  ; work         ;
;    |t1:inst31|             ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu0|t1:inst31        ; work         ;
;    |timer:inst6|           ; 8 (8)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; 0 (0)           ; 1 (1)      ; |cpu0|timer:inst6      ; work         ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; reg_sel[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; sel[0]          ; Input    ; ON            ; ON            ; --                    ; --  ;
; sel[1]          ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk             ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset           ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; wr              ; Output   ; --            ; --            ; --                    ; --  ;
; c               ; Output   ; --            ; --            ; --                    ; --  ;
; z               ; Output   ; --            ; --            ; --                    ; --  ;
; v               ; Output   ; --            ; --            ; --                    ; --  ;
; s               ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[15] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[14] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[13] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[12] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[11] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[10] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; data_bus[15]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[14]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[13]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[12]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[11]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[10]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[9]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[8]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[7]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[6]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[5]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[4]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[3]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[2]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[1]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; data_bus[0]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; reg_sel[3]                     ;                   ;         ;
;      - reg_out:inst33|Mux32~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~3  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~3  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~16 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~19 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~22 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~17 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~16 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~12 ; 1                 ; ON      ;
; reg_sel[1]                     ;                   ;         ;
;      - reg_out:inst33|Mux32~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~1  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux32~1  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux32~10 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux32~13 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux33~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux33~1  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux33~3  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux33~5  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux33~6  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux33~18 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux33~21 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux34~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux34~12 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux35~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux35~12 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux35~15 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~4  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~5  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~6  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~8  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~10 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~11 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~12 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~15 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~16 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux37~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux37~6  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux37~7  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux37~8  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux37~10 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux37~13 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux37~14 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux38~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux38~12 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux39~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux39~6  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux39~7  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux39~8  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux39~9  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux39~10 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux39~11 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux39~13 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux40~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux40~12 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux41~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux41~1  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux41~2  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux41~6  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux41~8  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux41~10 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux41~13 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux42~2  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux42~3  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux42~4  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux42~5  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux42~14 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux43~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux43~1  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux43~2  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux43~6  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux43~8  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux43~10 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux43~13 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux44~0  ; 0                 ; ON      ;
;      - reg_testa:inst1|q[3]    ; 0                 ; ON      ;
;      - reg_out:inst33|Mux44~2  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux44~3  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux44~12 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux44~15 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux45~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux45~1  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux45~2  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux45~6  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux45~8  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux45~9  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux45~10 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux45~13 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux45~14 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux46~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux46~1  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux46~2  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux46~3  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux46~12 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux47~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux47~1  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux47~2  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux47~6  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux47~8  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux47~9  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux47~10 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux47~11 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux47~13 ; 0                 ; ON      ;
; reg_sel[2]                     ;                   ;         ;
;      - reg_out:inst33|Mux32~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~3  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~5  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~3  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~5  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~16 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~17 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~19 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~20 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~15 ; 1                 ; ON      ;
; sel[0]                         ;                   ;         ;
;      - reg_out:inst33|Mux36~0  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux36~2  ; 0                 ; ON      ;
;      - reg_out:inst33|Mux33~11 ; 0                 ; ON      ;
;      - reg_out:inst33|Mux33~22 ; 0                 ; ON      ;
; sel[1]                         ;                   ;         ;
;      - reg_out:inst33|Mux36~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~22 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~18 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~4  ; 1                 ; ON      ;
; reg_sel[0]                     ;                   ;         ;
;      - reg_out:inst33|Mux36~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux32~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~1  ; 1                 ; ON      ;
;      - reg_testa:inst1|q[14]   ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux33~18 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux34~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux35~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~5  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux36~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux37~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux38~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux39~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux40~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~0  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~3  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux41~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~3  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~4  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~14 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux42~17 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~3  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~9  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux43~14 ; 1                 ; ON      ;
;      - reg_testa:inst1|q[3]    ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux44~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~3  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~11 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux45~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~12 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux46~15 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~1  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~2  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~3  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~6  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~7  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~8  ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~10 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~13 ; 1                 ; ON      ;
;      - reg_out:inst33|Mux47~14 ; 1                 ; ON      ;
; clk                            ;                   ;         ;
; reset                          ;                   ;         ;
;      - reg_testa:inst1|q[13]   ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[12]   ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[7]    ; 1                 ; OFF     ;
;      - ar:inst9|q[15]          ; 1                 ; OFF     ;
;      - ar:inst9|q[0]           ; 1                 ; OFF     ;
;      - flag_reg:inst2|flag_c   ; 1                 ; OFF     ;
;      - flag_reg:inst2|flag_z   ; 1                 ; OFF     ;
;      - flag_reg:inst2|flag_v   ; 1                 ; OFF     ;
;      - timer:inst6|state.s0    ; 1                 ; OFF     ;
;      - timer:inst6|state.s1    ; 1                 ; OFF     ;
;      - timer:inst6|state.s3    ; 1                 ; OFF     ;
;      - timer:inst6|state.s4    ; 1                 ; OFF     ;
;      - ar:inst9|q[14]          ; 1                 ; OFF     ;
;      - ar:inst9|q[13]          ; 1                 ; OFF     ;
;      - ar:inst9|q[12]          ; 1                 ; OFF     ;
;      - ar:inst9|q[11]          ; 1                 ; OFF     ;
;      - ar:inst9|q[10]          ; 1                 ; OFF     ;
;      - ar:inst9|q[9]           ; 1                 ; OFF     ;
;      - ar:inst9|q[8]           ; 1                 ; OFF     ;
;      - ar:inst9|q[7]           ; 1                 ; OFF     ;
;      - ar:inst9|q[6]           ; 1                 ; OFF     ;
;      - ar:inst9|q[5]           ; 1                 ; OFF     ;
;      - ar:inst9|q[4]           ; 1                 ; OFF     ;
;      - ar:inst9|q[3]           ; 1                 ; OFF     ;
;      - ar:inst9|q[2]           ; 1                 ; OFF     ;
;      - ar:inst9|q[1]           ; 1                 ; OFF     ;
;      - timer:inst6|state.s2    ; 1                 ; OFF     ;
;      - ir:inst7|q[11]          ; 1                 ; OFF     ;
;      - ir:inst7|q[10]          ; 1                 ; OFF     ;
;      - timer:inst6|state.s5    ; 1                 ; OFF     ;
;      - ir:inst7|q[14]          ; 1                 ; OFF     ;
;      - flag_reg:inst2|flag_s   ; 1                 ; OFF     ;
;      - ir:inst7|q[13]          ; 1                 ; OFF     ;
;      - ir:inst7|q[15]          ; 1                 ; OFF     ;
;      - ir:inst7|q[12]          ; 1                 ; OFF     ;
;      - ir:inst7|q[4]           ; 1                 ; OFF     ;
;      - ir:inst7|q[7]           ; 1                 ; OFF     ;
;      - ir:inst7|q[5]           ; 1                 ; OFF     ;
;      - ir:inst7|q[0]           ; 1                 ; OFF     ;
;      - ir:inst7|q[6]           ; 1                 ; OFF     ;
;      - ir:inst7|q[3]           ; 1                 ; OFF     ;
;      - ir:inst7|q[1]           ; 1                 ; OFF     ;
;      - ir:inst7|q[2]           ; 1                 ; OFF     ;
;      - ir:inst7|q[8]           ; 1                 ; OFF     ;
;      - pc:inst10|q[0]          ; 1                 ; OFF     ;
;      - ir:inst7|q[9]           ; 1                 ; OFF     ;
;      - reg:inst21|q[0]         ; 1                 ; OFF     ;
;      - reg:inst16|q[1]         ; 1                 ; OFF     ;
;      - reg:inst17|q[3]         ; 1                 ; OFF     ;
;      - reg:inst17|q[2]         ; 1                 ; OFF     ;
;      - reg:inst12|q[0]         ; 1                 ; OFF     ;
;      - reg:inst15|q[1]         ; 1                 ; OFF     ;
;      - reg:inst16|q[5]         ; 1                 ; OFF     ;
;      - reg:inst21|q[4]         ; 1                 ; OFF     ;
;      - reg:inst19|q[3]         ; 1                 ; OFF     ;
;      - reg:inst13|q[2]         ; 1                 ; OFF     ;
;      - reg:inst19|q[0]         ; 1                 ; OFF     ;
;      - reg:inst15|q[2]         ; 1                 ; OFF     ;
;      - reg:inst12|q[1]         ; 1                 ; OFF     ;
;      - reg:inst15|q[5]         ; 1                 ; OFF     ;
;      - reg:inst12|q[4]         ; 1                 ; OFF     ;
;      - reg:inst19|q[4]         ; 1                 ; OFF     ;
;      - reg:inst17|q[6]         ; 1                 ; OFF     ;
;      - reg:inst30|q[0]         ; 1                 ; OFF     ;
;      - reg:inst16|q[0]         ; 1                 ; OFF     ;
;      - reg:inst20|q[0]         ; 1                 ; OFF     ;
;      - reg:inst17|q[7]         ; 1                 ; OFF     ;
;      - reg:inst13|q[3]         ; 1                 ; OFF     ;
;      - reg:inst30|q[2]         ; 1                 ; OFF     ;
;      - reg:inst30|q[1]         ; 1                 ; OFF     ;
;      - reg:inst21|q[1]         ; 1                 ; OFF     ;
;      - reg:inst20|q[1]         ; 1                 ; OFF     ;
;      - reg:inst21|q[8]         ; 1                 ; OFF     ;
;      - reg:inst30|q[4]         ; 1                 ; OFF     ;
;      - reg:inst20|q[3]         ; 1                 ; OFF     ;
;      - reg:inst21|q[3]         ; 1                 ; OFF     ;
;      - reg:inst13|q[6]         ; 1                 ; OFF     ;
;      - reg:inst20|q[2]         ; 1                 ; OFF     ;
;      - reg:inst16|q[2]         ; 1                 ; OFF     ;
;      - reg:inst16|q[9]         ; 1                 ; OFF     ;
;      - reg:inst13|q[0]         ; 1                 ; OFF     ;
;      - reg:inst12|q[5]         ; 1                 ; OFF     ;
;      - reg:inst19|q[7]         ; 1                 ; OFF     ;
;      - reg:inst13|q[7]         ; 1                 ; OFF     ;
;      - reg:inst30|q[3]         ; 1                 ; OFF     ;
;      - reg:inst15|q[6]         ; 1                 ; OFF     ;
;      - reg:inst17|q[11]        ; 1                 ; OFF     ;
;      - reg:inst17|q[10]        ; 1                 ; OFF     ;
;      - reg:inst19|q[1]         ; 1                 ; OFF     ;
;      - reg:inst25|q[0]         ; 1                 ; OFF     ;
;      - reg:inst21|q[5]         ; 1                 ; OFF     ;
;      - reg:inst20|q[5]         ; 1                 ; OFF     ;
;      - reg:inst12|q[8]         ; 1                 ; OFF     ;
;      - reg:inst19|q[8]         ; 1                 ; OFF     ;
;      - reg:inst16|q[4]         ; 1                 ; OFF     ;
;      - reg:inst20|q[4]         ; 1                 ; OFF     ;
;      - reg:inst15|q[3]         ; 1                 ; OFF     ;
;      - reg:inst12|q[2]         ; 1                 ; OFF     ;
;      - reg:inst22|q[1]         ; 1                 ; OFF     ;
;      - reg:inst15|q[9]         ; 1                 ; OFF     ;
;      - reg:inst12|q[9]         ; 1                 ; OFF     ;
;      - reg:inst30|q[5]         ; 1                 ; OFF     ;
;      - reg:inst15|q[0]         ; 1                 ; OFF     ;
;      - reg:inst18|q[3]         ; 1                 ; OFF     ;
;      - reg:inst30|q[7]         ; 1                 ; OFF     ;
;      - reg:inst30|q[6]         ; 1                 ; OFF     ;
;      - reg:inst21|q[12]        ; 1                 ; OFF     ;
;      - reg:inst19|q[11]        ; 1                 ; OFF     ;
;      - reg:inst24|q[2]         ; 1                 ; OFF     ;
;      - reg:inst19|q[2]         ; 1                 ; OFF     ;
;      - reg:inst13|q[10]        ; 1                 ; OFF     ;
;      - reg:inst15|q[10]        ; 1                 ; OFF     ;
;      - reg:inst13|q[1]         ; 1                 ; OFF     ;
;      - reg:inst22|q[0]         ; 1                 ; OFF     ;
;      - reg:inst19|q[5]         ; 1                 ; OFF     ;
;      - reg:inst30|q[8]         ; 1                 ; OFF     ;
;      - reg:inst16|q[13]        ; 1                 ; OFF     ;
;      - reg:inst13|q[4]         ; 1                 ; OFF     ;
;      - reg:inst15|q[4]         ; 1                 ; OFF     ;
;      - reg:inst18|q[2]         ; 1                 ; OFF     ;
;      - reg:inst20|q[6]         ; 1                 ; OFF     ;
;      - reg:inst16|q[6]         ; 1                 ; OFF     ;
;      - reg:inst13|q[11]        ; 1                 ; OFF     ;
;      - reg:inst24|q[1]         ; 1                 ; OFF     ;
;      - reg:inst22|q[5]         ; 1                 ; OFF     ;
;      - reg:inst30|q[9]         ; 1                 ; OFF     ;
;      - reg:inst17|q[0]         ; 1                 ; OFF     ;
;      - reg:inst25|q[4]         ; 1                 ; OFF     ;
;      - reg:inst22|q[4]         ; 1                 ; OFF     ;
;      - reg:inst12|q[12]        ; 1                 ; OFF     ;
;      - reg:inst20|q[7]         ; 1                 ; OFF     ;
;      - reg:inst21|q[7]         ; 1                 ; OFF     ;
;      - reg:inst19|q[12]        ; 1                 ; OFF     ;
;      - reg:inst12|q[3]         ; 1                 ; OFF     ;
;      - reg:inst30|q[10]        ; 1                 ; OFF     ;
;      - reg:inst14|q[0]         ; 1                 ; OFF     ;
;      - reg:inst23|q[0]         ; 1                 ; OFF     ;
;      - reg:inst17|q[1]         ; 1                 ; OFF     ;
;      - reg:inst15|q[13]        ; 1                 ; OFF     ;
;      - reg:inst16|q[8]         ; 1                 ; OFF     ;
;      - reg:inst20|q[8]         ; 1                 ; OFF     ;
;      - reg:inst12|q[13]        ; 1                 ; OFF     ;
;      - reg:inst25|q[3]         ; 1                 ; OFF     ;
;      - reg:inst14|q[2]         ; 1                 ; OFF     ;
;      - reg:inst23|q[2]         ; 1                 ; OFF     ;
;      - reg:inst16|q[3]         ; 1                 ; OFF     ;
;      - reg:inst12|q[6]         ; 1                 ; OFF     ;
;      - reg:inst30|q[11]        ; 1                 ; OFF     ;
;      - reg:inst23|q[1]         ; 1                 ; OFF     ;
;      - reg:inst14|q[1]         ; 1                 ; OFF     ;
;      - reg:inst21|q[2]         ; 1                 ; OFF     ;
;      - reg:inst21|q[9]         ; 1                 ; OFF     ;
;      - reg:inst20|q[9]         ; 1                 ; OFF     ;
;      - reg:inst13|q[5]         ; 1                 ; OFF     ;
;      - reg:inst14|q[4]         ; 1                 ; OFF     ;
;      - reg:inst23|q[4]         ; 1                 ; OFF     ;
;      - reg:inst15|q[7]         ; 1                 ; OFF     ;
;      - reg:inst30|q[12]        ; 1                 ; OFF     ;
;      - reg:inst12|q[7]         ; 1                 ; OFF     ;
;      - reg:inst24|q[6]         ; 1                 ; OFF     ;
;      - reg:inst19|q[6]         ; 1                 ; OFF     ;
;      - reg:inst20|q[11]        ; 1                 ; OFF     ;
;      - reg:inst21|q[11]        ; 1                 ; OFF     ;
;      - reg:inst20|q[10]        ; 1                 ; OFF     ;
;      - reg:inst16|q[10]        ; 1                 ; OFF     ;
;      - reg:inst24|q[0]         ; 1                 ; OFF     ;
;      - reg:inst24|q[5]         ; 1                 ; OFF     ;
;      - reg:inst17|q[5]         ; 1                 ; OFF     ;
;      - reg:inst13|q[8]         ; 1                 ; OFF     ;
;      - reg:inst30|q[13]        ; 1                 ; OFF     ;
;      - reg:inst15|q[8]         ; 1                 ; OFF     ;
;      - reg:inst18|q[7]         ; 1                 ; OFF     ;
;      - reg:inst25|q[7]         ; 1                 ; OFF     ;
;      - reg:inst23|q[3]         ; 1                 ; OFF     ;
;      - reg:inst14|q[3]         ; 1                 ; OFF     ;
;      - reg:inst18|q[6]         ; 1                 ; OFF     ;
;      - reg:inst17|q[4]         ; 1                 ; OFF     ;
;      - reg:inst18|q[1]         ; 1                 ; OFF     ;
;      - reg:inst19|q[9]         ; 1                 ; OFF     ;
;      - reg:inst13|q[9]         ; 1                 ; OFF     ;
;      - reg:inst25|q[8]         ; 1                 ; OFF     ;
;      - reg:inst22|q[8]         ; 1                 ; OFF     ;
;      - reg:inst22|q[3]         ; 1                 ; OFF     ;
;      - reg:inst16|q[12]        ; 1                 ; OFF     ;
;      - reg:inst20|q[12]        ; 1                 ; OFF     ;
;      - reg:inst15|q[11]        ; 1                 ; OFF     ;
;      - reg:inst25|q[2]         ; 1                 ; OFF     ;
;      - reg:inst12|q[10]        ; 1                 ; OFF     ;
;      - reg:inst17|q[14]        ; 1                 ; OFF     ;
;      - reg:inst19|q[10]        ; 1                 ; OFF     ;
;      - reg:inst22|q[9]         ; 1                 ; OFF     ;
;      - reg:inst24|q[9]         ; 1                 ; OFF     ;
;      - reg:inst23|q[5]         ; 1                 ; OFF     ;
;      - reg:inst14|q[5]         ; 1                 ; OFF     ;
;      - reg:inst18|q[0]         ; 1                 ; OFF     ;
;      - reg:inst23|q[7]         ; 1                 ; OFF     ;
;      - reg:inst14|q[7]         ; 1                 ; OFF     ;
;      - reg:inst21|q[13]        ; 1                 ; OFF     ;
;      - reg:inst20|q[13]        ; 1                 ; OFF     ;
;      - reg:inst14|q[6]         ; 1                 ; OFF     ;
;      - reg:inst23|q[6]         ; 1                 ; OFF     ;
;      - reg:inst18|q[11]        ; 1                 ; OFF     ;
;      - reg:inst22|q[2]         ; 1                 ; OFF     ;
;      - reg:inst21|q[6]         ; 1                 ; OFF     ;
;      - reg:inst12|q[11]        ; 1                 ; OFF     ;
;      - reg:inst24|q[10]        ; 1                 ; OFF     ;
;      - reg:inst18|q[10]        ; 1                 ; OFF     ;
;      - reg:inst25|q[1]         ; 1                 ; OFF     ;
;      - reg:inst18|q[5]         ; 1                 ; OFF     ;
;      - reg:inst14|q[8]         ; 1                 ; OFF     ;
;      - reg:inst23|q[8]         ; 1                 ; OFF     ;
;      - reg:inst24|q[4]         ; 1                 ; OFF     ;
;      - reg:inst18|q[4]         ; 1                 ; OFF     ;
;      - reg:inst13|q[12]        ; 1                 ; OFF     ;
;      - reg:inst16|q[7]         ; 1                 ; OFF     ;
;      - reg:inst15|q[12]        ; 1                 ; OFF     ;
;      - reg:inst25|q[11]        ; 1                 ; OFF     ;
;      - reg:inst15|q[14]        ; 1                 ; OFF     ;
;      - reg:inst13|q[14]        ; 1                 ; OFF     ;
;      - reg:inst23|q[9]         ; 1                 ; OFF     ;
;      - reg:inst14|q[9]         ; 1                 ; OFF     ;
;      - reg:inst19|q[13]        ; 1                 ; OFF     ;
;      - reg:inst17|q[8]         ; 1                 ; OFF     ;
;      - reg:inst13|q[13]        ; 1                 ; OFF     ;
;      - reg:inst25|q[12]        ; 1                 ; OFF     ;
;      - reg:inst22|q[12]        ; 1                 ; OFF     ;
;      - reg:inst24|q[3]         ; 1                 ; OFF     ;
;      - reg:inst14|q[10]        ; 1                 ; OFF     ;
;      - reg:inst23|q[10]        ; 1                 ; OFF     ;
;      - reg:inst26|q[0]         ; 1                 ; OFF     ;
;      - reg:inst17|q[9]         ; 1                 ; OFF     ;
;      - reg:inst22|q[13]        ; 1                 ; OFF     ;
;      - reg:inst24|q[13]        ; 1                 ; OFF     ;
;      - reg:inst26|q[2]         ; 1                 ; OFF     ;
;      - reg:inst25|q[6]         ; 1                 ; OFF     ;
;      - reg:inst23|q[11]        ; 1                 ; OFF     ;
;      - reg:inst14|q[11]        ; 1                 ; OFF     ;
;      - reg:inst26|q[1]         ; 1                 ; OFF     ;
;      - reg:inst16|q[11]        ; 1                 ; OFF     ;
;      - reg:inst30|q[14]        ; 1                 ; OFF     ;
;      - reg:inst21|q[10]        ; 1                 ; OFF     ;
;      - reg:inst25|q[5]         ; 1                 ; OFF     ;
;      - reg:inst26|q[4]         ; 1                 ; OFF     ;
;      - reg:inst22|q[7]         ; 1                 ; OFF     ;
;      - reg:inst14|q[12]        ; 1                 ; OFF     ;
;      - reg:inst23|q[12]        ; 1                 ; OFF     ;
;      - reg:inst24|q[7]         ; 1                 ; OFF     ;
;      - reg:inst22|q[6]         ; 1                 ; OFF     ;
;      - reg:inst24|q[8]         ; 1                 ; OFF     ;
;      - reg:inst23|q[13]        ; 1                 ; OFF     ;
;      - reg:inst14|q[13]        ; 1                 ; OFF     ;
;      - reg:inst18|q[8]         ; 1                 ; OFF     ;
;      - reg:inst26|q[3]         ; 1                 ; OFF     ;
;      - reg:inst17|q[12]        ; 1                 ; OFF     ;
;      - reg:inst17|q[15]        ; 1                 ; OFF     ;
;      - reg:inst20|q[14]        ; 1                 ; OFF     ;
;      - reg:inst16|q[14]        ; 1                 ; OFF     ;
;      - reg:inst18|q[9]         ; 1                 ; OFF     ;
;      - reg:inst25|q[9]         ; 1                 ; OFF     ;
;      - reg:inst17|q[13]        ; 1                 ; OFF     ;
;      - reg:inst22|q[11]        ; 1                 ; OFF     ;
;      - reg:inst25|q[10]        ; 1                 ; OFF     ;
;      - reg:inst22|q[10]        ; 1                 ; OFF     ;
;      - reg:inst26|q[5]         ; 1                 ; OFF     ;
;      - reg:inst26|q[7]         ; 1                 ; OFF     ;
;      - reg:inst26|q[6]         ; 1                 ; OFF     ;
;      - reg:inst24|q[11]        ; 1                 ; OFF     ;
;      - reg:inst19|q[15]        ; 1                 ; OFF     ;
;      - reg:inst19|q[14]        ; 1                 ; OFF     ;
;      - reg:inst12|q[14]        ; 1                 ; OFF     ;
;      - reg:inst26|q[8]         ; 1                 ; OFF     ;
;      - reg:inst24|q[12]        ; 1                 ; OFF     ;
;      - reg:inst18|q[12]        ; 1                 ; OFF     ;
;      - reg:inst18|q[14]        ; 1                 ; OFF     ;
;      - reg:inst24|q[14]        ; 1                 ; OFF     ;
;      - reg:inst26|q[9]         ; 1                 ; OFF     ;
;      - reg:inst18|q[13]        ; 1                 ; OFF     ;
;      - reg:inst25|q[13]        ; 1                 ; OFF     ;
;      - reg:inst26|q[10]        ; 1                 ; OFF     ;
;      - reg:inst26|q[11]        ; 1                 ; OFF     ;
;      - reg:inst14|q[14]        ; 1                 ; OFF     ;
;      - reg:inst23|q[14]        ; 1                 ; OFF     ;
;      - reg:inst26|q[12]        ; 1                 ; OFF     ;
;      - reg:inst20|q[15]        ; 1                 ; OFF     ;
;      - reg:inst21|q[15]        ; 1                 ; OFF     ;
;      - reg:inst21|q[14]        ; 1                 ; OFF     ;
;      - reg:inst26|q[13]        ; 1                 ; OFF     ;
;      - reg:inst15|q[15]        ; 1                 ; OFF     ;
;      - reg:inst18|q[15]        ; 1                 ; OFF     ;
;      - reg:inst22|q[14]        ; 1                 ; OFF     ;
;      - reg:inst25|q[14]        ; 1                 ; OFF     ;
;      - reg:inst13|q[15]        ; 1                 ; OFF     ;
;      - reg:inst26|q[14]        ; 1                 ; OFF     ;
;      - reg:inst16|q[15]        ; 1                 ; OFF     ;
;      - reg:inst30|q[15]        ; 1                 ; OFF     ;
;      - pc:inst10|q[1]          ; 1                 ; OFF     ;
;      - reg:inst22|q[15]        ; 1                 ; OFF     ;
;      - pc:inst10|q[2]          ; 1                 ; OFF     ;
;      - reg:inst12|q[15]        ; 1                 ; OFF     ;
;      - pc:inst10|q[4]          ; 1                 ; OFF     ;
;      - pc:inst10|q[3]          ; 1                 ; OFF     ;
;      - reg:inst25|q[15]        ; 1                 ; OFF     ;
;      - pc:inst10|q[5]          ; 1                 ; OFF     ;
;      - pc:inst10|q[6]          ; 1                 ; OFF     ;
;      - reg:inst23|q[15]        ; 1                 ; OFF     ;
;      - reg:inst14|q[15]        ; 1                 ; OFF     ;
;      - pc:inst10|q[7]          ; 1                 ; OFF     ;
;      - pc:inst10|q[8]          ; 1                 ; OFF     ;
;      - pc:inst10|q[9]          ; 1                 ; OFF     ;
;      - pc:inst10|q[10]         ; 1                 ; OFF     ;
;      - reg:inst24|q[15]        ; 1                 ; OFF     ;
;      - pc:inst10|q[12]         ; 1                 ; OFF     ;
;      - pc:inst10|q[11]         ; 1                 ; OFF     ;
;      - pc:inst10|q[13]         ; 1                 ; OFF     ;
;      - reg:inst26|q[15]        ; 1                 ; OFF     ;
;      - pc:inst10|q[14]         ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[6]    ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[5]    ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[4]    ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[10]   ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[9]    ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[8]    ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[0]    ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[1]    ; 1                 ; OFF     ;
;      - pc:inst10|q[15]         ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[2]    ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[14]   ; 1                 ; OFF     ;
;      - reg_testa:inst1|q[3]    ; 1                 ; OFF     ;
; data_bus[15]                   ;                   ;         ;
;      - bus_mux:inst28|Mux16~12 ; 1                 ; ON      ;
;      - timer:inst6|state.s3    ; 1                 ; ON      ;
;      - timer:inst6|state.s4    ; 1                 ; ON      ;
;      - ir:inst7|q[15]          ; 1                 ; ON      ;
; data_bus[14]                   ;                   ;         ;
;      - bus_mux:inst28|Mux17~10 ; 1                 ; ON      ;
;      - ir:inst7|q[14]          ; 1                 ; ON      ;
; data_bus[13]                   ;                   ;         ;
;      - bus_mux:inst28|Mux18~10 ; 0                 ; ON      ;
;      - ir:inst7|q[13]          ; 0                 ; ON      ;
; data_bus[12]                   ;                   ;         ;
;      - bus_mux:inst28|Mux19~10 ; 1                 ; ON      ;
;      - ir:inst7|q[12]          ; 1                 ; ON      ;
; data_bus[11]                   ;                   ;         ;
;      - bus_mux:inst28|Mux20~11 ; 0                 ; ON      ;
;      - ir:inst7|q[11]          ; 0                 ; ON      ;
; data_bus[10]                   ;                   ;         ;
;      - bus_mux:inst28|Mux21~10 ; 1                 ; ON      ;
;      - ir:inst7|q[10]          ; 1                 ; ON      ;
; data_bus[9]                    ;                   ;         ;
;      - bus_mux:inst28|Mux22~10 ; 1                 ; ON      ;
;      - ir:inst7|q[9]           ; 1                 ; ON      ;
; data_bus[8]                    ;                   ;         ;
;      - bus_mux:inst28|Mux23~10 ; 0                 ; ON      ;
;      - ir:inst7|q[8]           ; 0                 ; ON      ;
; data_bus[7]                    ;                   ;         ;
;      - bus_mux:inst28|Mux24~10 ; 1                 ; ON      ;
;      - ir:inst7|q[7]           ; 1                 ; ON      ;
; data_bus[6]                    ;                   ;         ;
;      - bus_mux:inst28|Mux25~10 ; 0                 ; ON      ;
;      - ir:inst7|q[6]           ; 0                 ; ON      ;
; data_bus[5]                    ;                   ;         ;
;      - bus_mux:inst28|Mux26~10 ; 0                 ; ON      ;
;      - ir:inst7|q[5]           ; 0                 ; ON      ;
; data_bus[4]                    ;                   ;         ;
;      - bus_mux:inst28|Mux27~10 ; 1                 ; ON      ;
;      - ir:inst7|q[4]           ; 1                 ; ON      ;
; data_bus[3]                    ;                   ;         ;
;      - bus_mux:inst28|Mux28~10 ; 0                 ; ON      ;
;      - ir:inst7|q[3]           ; 0                 ; ON      ;
; data_bus[2]                    ;                   ;         ;
;      - bus_mux:inst28|Mux29~10 ; 0                 ; ON      ;
;      - ir:inst7|q[2]           ; 0                 ; ON      ;
; data_bus[1]                    ;                   ;         ;
;      - bus_mux:inst28|Mux30~10 ; 0                 ; ON      ;
;      - ir:inst7|q[1]           ; 0                 ; ON      ;
; data_bus[0]                    ;                   ;         ;
;      - bus_mux:inst28|Mux31~10 ; 0                 ; ON      ;
;      - ir:inst7|q[0]           ; 0                 ; ON      ;
+--------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                       ;
+--------------------------+---------------+---------+---------------+--------+----------------------+------------------+
; Name                     ; Location      ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------+---------------+---------+---------------+--------+----------------------+------------------+
; clk                      ; PIN_29        ; 328     ; Clock         ; yes    ; Global Clock         ; GCLK1            ;
; controller:inst8|Mux0~0  ; LC_X21_Y18_N8 ; 1       ; Latch enable  ; no     ; --                   ; --               ;
; controller:inst8|Mux12~0 ; LC_X21_Y18_N1 ; 2       ; Latch enable  ; yes    ; Global Clock         ; GCLK7            ;
; controller:inst8|Mux35~0 ; LC_X24_Y16_N8 ; 3       ; Latch enable  ; yes    ; Global Clock         ; GCLK2            ;
; controller:inst8|Mux49~0 ; LC_X21_Y18_N6 ; 2       ; Latch enable  ; yes    ; Global Clock         ; GCLK3            ;
; controller:inst8|Mux83~7 ; LC_X25_Y16_N6 ; 21      ; Latch enable  ; yes    ; Global Clock         ; GCLK0            ;
; controller:inst8|Mux8~7  ; LC_X24_Y15_N8 ; 20      ; Clock enable  ; no     ; --                   ; --               ;
; controller:inst8|rec[0]  ; LC_X22_Y19_N0 ; 18      ; Clock enable  ; no     ; --                   ; --               ;
; controller:inst8|rec[1]  ; LC_X22_Y19_N6 ; 19      ; Sync. load    ; no     ; --                   ; --               ;
; controller:inst8|wr      ; LC_X21_Y18_N3 ; 18      ; Output enable ; no     ; --                   ; --               ;
; flag_reg:inst2|Mux1~0    ; LC_X22_Y14_N1 ; 3       ; Clock enable  ; no     ; --                   ; --               ;
; ir:inst7|Mux0~0          ; LC_X22_Y19_N8 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_0~0    ; LC_X30_Y22_N2 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_1~0    ; LC_X30_Y22_N8 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_2~0    ; LC_X22_Y21_N9 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_3~0    ; LC_X22_Y21_N3 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_4~0    ; LC_X30_Y21_N2 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_5~0    ; LC_X30_Y22_N3 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_6~0    ; LC_X22_Y21_N2 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_7~0    ; LC_X30_Y21_N7 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_8~0    ; LC_X30_Y21_N4 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_9~0    ; LC_X30_Y22_N1 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_a~0    ; LC_X22_Y21_N4 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_b~0    ; LC_X30_Y21_N1 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_c~0    ; LC_X30_Y21_N8 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_d~0    ; LC_X30_Y22_N6 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_e~0    ; LC_X22_Y21_N7 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reg_mux:inst27|en_f~0    ; LC_X27_Y22_N2 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
; reset                    ; PIN_240       ; 328     ; Async. clear  ; yes    ; Global Clock         ; GCLK6            ;
+--------------------------+---------------+---------+---------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                  ;
+--------------------------+---------------+---------+----------------------+------------------+
; Name                     ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------+---------------+---------+----------------------+------------------+
; clk                      ; PIN_29        ; 328     ; Global Clock         ; GCLK1            ;
; controller:inst8|Mux12~0 ; LC_X21_Y18_N1 ; 2       ; Global Clock         ; GCLK7            ;
; controller:inst8|Mux35~0 ; LC_X24_Y16_N8 ; 3       ; Global Clock         ; GCLK2            ;
; controller:inst8|Mux49~0 ; LC_X21_Y18_N6 ; 2       ; Global Clock         ; GCLK3            ;
; controller:inst8|Mux83~7 ; LC_X25_Y16_N6 ; 21      ; Global Clock         ; GCLK0            ;
; reset                    ; PIN_240       ; 328     ; Global Clock         ; GCLK6            ;
+--------------------------+---------------+---------+----------------------+------------------+


+------------------------------------------+
; Non-Global High Fan-Out Signals          ;
+--------------------------------+---------+
; Name                           ; Fan-Out ;
+--------------------------------+---------+
; reg_sel[2]                     ; 93      ;
; reg_sel[1]                     ; 93      ;
; reg_sel[3]                     ; 90      ;
; reg_sel[0]                     ; 83      ;
; controller:inst8|dest_reg[1]   ; 77      ;
; controller:inst8|dest_reg[0]   ; 77      ;
; controller:inst8|dest_reg[3]   ; 77      ;
; controller:inst8|dest_reg[2]   ; 77      ;
; controller:inst8|sour_reg[1]   ; 61      ;
; controller:inst8|sour_reg[0]   ; 61      ;
; controller:inst8|sour_reg[3]   ; 61      ;
; controller:inst8|sour_reg[2]   ; 61      ;
; controller:inst8|alu_func[0]   ; 40      ;
; ir:inst7|q[14]                 ; 26      ;
; sel[1]                         ; 24      ;
; ir:inst7|q[8]                  ; 23      ;
; controller:inst8|alu_in_sel[2] ; 22      ;
; controller:inst8|Mux9~4        ; 22      ;
; ir:inst7|q[9]                  ; 22      ;
; ir:inst7|q[12]                 ; 22      ;
; alu:inst|Mux0~4                ; 22      ;
; controller:inst8|alu_in_sel[1] ; 21      ;
; ir:inst7|q[10]                 ; 21      ;
; controller:inst8|Mux8~7        ; 20      ;
; alu:inst|Mux15~1               ; 20      ;
; ar:inst9|q[1]~COMBOUT          ; 20      ;
; ar:inst9|q[2]~COMBOUT          ; 20      ;
; ar:inst9|q[3]~COMBOUT          ; 20      ;
; ar:inst9|q[4]~COMBOUT          ; 20      ;
; ar:inst9|q[5]~COMBOUT          ; 20      ;
; ar:inst9|q[6]~COMBOUT          ; 20      ;
; ar:inst9|q[7]~COMBOUT          ; 20      ;
; ar:inst9|q[8]~COMBOUT          ; 20      ;
; ar:inst9|q[9]~COMBOUT          ; 20      ;
; ar:inst9|q[10]~COMBOUT         ; 20      ;
; ar:inst9|q[11]~COMBOUT         ; 20      ;
; ar:inst9|q[12]~COMBOUT         ; 20      ;
; ar:inst9|q[13]~COMBOUT         ; 20      ;
; ar:inst9|q[14]~COMBOUT         ; 20      ;
; controller:inst8|rec[1]        ; 19      ;
; timer:inst6|state.s0           ; 19      ;
; controller:inst8|rec[0]        ; 18      ;
; controller:inst8|wr            ; 18      ;
; controller:inst8|Mux62~2       ; 17      ;
; ir:inst7|q[11]                 ; 17      ;
; bus_mux:inst28|Mux16~13        ; 17      ;
; reg_mux:inst27|en_f~0          ; 16      ;
; reg_mux:inst27|en_3~0          ; 16      ;
; reg_mux:inst27|en_7~0          ; 16      ;
; reg_mux:inst27|en_b~0          ; 16      ;
+--------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 2,507 / 30,600 ( 8 % ) ;
; Direct links               ; 92 / 43,552 ( < 1 % )  ;
; Global clocks              ; 6 / 8 ( 75 % )         ;
; LAB clocks                 ; 66 / 312 ( 21 % )      ;
; LUT chains                 ; 141 / 10,854 ( 1 % )   ;
; Local interconnects        ; 2,406 / 43,552 ( 6 % ) ;
; M4K buffers                ; 0 / 1,872 ( 0 % )      ;
; R4s                        ; 2,667 / 28,560 ( 9 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.18) ; Number of LABs  (Total = 122) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 7                             ;
; 2                                          ; 2                             ;
; 3                                          ; 1                             ;
; 4                                          ; 1                             ;
; 5                                          ; 1                             ;
; 6                                          ; 5                             ;
; 7                                          ; 14                            ;
; 8                                          ; 18                            ;
; 9                                          ; 27                            ;
; 10                                         ; 46                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.57) ; Number of LABs  (Total = 122) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 105                           ;
; 1 Clock                            ; 105                           ;
; 1 Clock enable                     ; 23                            ;
; 1 Sync. load                       ; 12                            ;
; 2 Clock enables                    ; 69                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 10.49) ; Number of LABs  (Total = 122) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 6                             ;
; 3                                            ; 3                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 11                            ;
; 10                                           ; 24                            ;
; 11                                           ; 21                            ;
; 12                                           ; 18                            ;
; 13                                           ; 7                             ;
; 14                                           ; 15                            ;
; 15                                           ; 6                             ;
; 16                                           ; 1                             ;
; 17                                           ; 1                             ;
; 18                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.89) ; Number of LABs  (Total = 122) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 5                             ;
; 2                                               ; 5                             ;
; 3                                               ; 5                             ;
; 4                                               ; 11                            ;
; 5                                               ; 18                            ;
; 6                                               ; 15                            ;
; 7                                               ; 9                             ;
; 8                                               ; 20                            ;
; 9                                               ; 8                             ;
; 10                                              ; 9                             ;
; 11                                              ; 7                             ;
; 12                                              ; 6                             ;
; 13                                              ; 4                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.85) ; Number of LABs  (Total = 122) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 4                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 2                             ;
; 14                                           ; 0                             ;
; 15                                           ; 2                             ;
; 16                                           ; 3                             ;
; 17                                           ; 4                             ;
; 18                                           ; 3                             ;
; 19                                           ; 5                             ;
; 20                                           ; 11                            ;
; 21                                           ; 33                            ;
; 22                                           ; 45                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Thu May 23 14:47:10 2024
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off cpu0 -c cpu0
Info: Parallel compilation is enabled and will use 4 of the 14 processors detected
Info: Selected device EP1C12Q240C8 for design "cpu0"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "clk" to use Global clock in PIN 29
Info: Automatically promoted signal "controller:inst8|Mux83~7" to use Global clock
Info: Automatically promoted signal "controller:inst8|Mux35~0" to use Global clock
Info: Automatically promoted signal "controller:inst8|Mux12~0" to use Global clock
Info: Automatically promoted signal "controller:inst8|Mux49~0" to use Global clock
Info: Automatically promoted signal "reset" to use Global clock
Info: Pin "reset" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Slack time is -21.167 ns between source register "ir:inst7|q[10]" and destination register "flag_reg:inst2|flag_z"
    Info: + Largest register to register requirement is 0.739 ns
    Info:   Shortest clock path from clock "clk" to destination register is 3.199 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 328; CLK Node = 'clk'
        Info: 2: + IC(1.019 ns) + CELL(0.711 ns) = 3.199 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'flag_reg:inst2|flag_z'
        Info: Total cell delay = 2.180 ns ( 68.15 % )
        Info: Total interconnect delay = 1.019 ns ( 31.85 % )
    Info:   Longest clock path from clock "clk" to destination register is 3.199 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 328; CLK Node = 'clk'
        Info: 2: + IC(1.019 ns) + CELL(0.711 ns) = 3.199 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'flag_reg:inst2|flag_z'
        Info: Total cell delay = 2.180 ns ( 68.15 % )
        Info: Total interconnect delay = 1.019 ns ( 31.85 % )
    Info:   Shortest clock path from clock "clk" to source register is 3.199 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 328; CLK Node = 'clk'
        Info: 2: + IC(1.019 ns) + CELL(0.711 ns) = 3.199 ns; Loc. = Unassigned; Fanout = 28; REG Node = 'ir:inst7|q[10]'
        Info: Total cell delay = 2.180 ns ( 68.15 % )
        Info: Total interconnect delay = 1.019 ns ( 31.85 % )
    Info:   Longest clock path from clock "clk" to source register is 3.199 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = Unassigned; Fanout = 328; CLK Node = 'clk'
        Info: 2: + IC(1.019 ns) + CELL(0.711 ns) = 3.199 ns; Loc. = Unassigned; Fanout = 28; REG Node = 'ir:inst7|q[10]'
        Info: Total cell delay = 2.180 ns ( 68.15 % )
        Info: Total interconnect delay = 1.019 ns ( 31.85 % )
    Info:   Micro clock to output delay of source is 0.224 ns
    Info:   Micro setup delay of destination is 0.037 ns
    Info: - Longest register to register delay is 21.906 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 28; REG Node = 'ir:inst7|q[10]'
        Info: 2: + IC(0.669 ns) + CELL(0.114 ns) = 0.783 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'controller:inst8|Mux82~0'
        Info: 3: + IC(0.388 ns) + CELL(0.590 ns) = 1.761 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'controller:inst8|Mux82~1'
        Info: 4: + IC(0.593 ns) + CELL(0.114 ns) = 2.468 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'controller:inst8|Mux82~2'
        Info: 5: + IC(0.211 ns) + CELL(0.442 ns) = 3.121 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'controller:inst8|Mux83~4'
        Info: 6: + IC(0.361 ns) + CELL(0.292 ns) = 3.774 ns; Loc. = Unassigned; Fanout = 42; COMB Node = 'controller:inst8|Mux83~7'
        Info: 7: + IC(0.000 ns) + CELL(0.914 ns) = 4.688 ns; Loc. = Unassigned; Fanout = 77; COMB LOOP Node = 'controller:inst8|dest_reg[2]'
            Info: Loc. = Unassigned; Node "controller:inst8|dest_reg[2]"
        Info: 8: + IC(1.305 ns) + CELL(0.442 ns) = 6.435 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'bus_mux:inst28|Mux30~2'
        Info: 9: + IC(1.125 ns) + CELL(0.590 ns) = 8.150 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'bus_mux:inst28|Mux30~3'
        Info: 10: + IC(0.211 ns) + CELL(0.442 ns) = 8.803 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'bus_mux:inst28|Mux30~6'
        Info: 11: + IC(0.361 ns) + CELL(0.292 ns) = 9.456 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'bus_mux:inst28|Mux30~9'
        Info: 12: + IC(1.700 ns) + CELL(0.114 ns) = 11.270 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'bus_mux:inst28|Mux30~10'
        Info: 13: + IC(0.765 ns) + CELL(0.590 ns) = 12.625 ns; Loc. = Unassigned; Fanout = 11; COMB Node = 'bus_mux:inst28|Mux30~11'
        Info: 14: + IC(1.238 ns) + CELL(0.692 ns) = 14.555 ns; Loc. = Unassigned; Fanout = 6; COMB Node = 'alu:inst|Add0~83'
        Info: 15: + IC(0.000 ns) + CELL(0.679 ns) = 15.234 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'alu:inst|Add0~76'
        Info: 16: + IC(0.451 ns) + CELL(0.442 ns) = 16.127 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'alu:inst|Mux11~0'
        Info: 17: + IC(0.973 ns) + CELL(0.292 ns) = 17.392 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'alu:inst|Mux11~1'
        Info: 18: + IC(0.735 ns) + CELL(0.590 ns) = 18.717 ns; Loc. = Unassigned; Fanout = 20; COMB Node = 'ar:inst9|q[4]~COMBOUT'
        Info: 19: + IC(1.405 ns) + CELL(0.292 ns) = 20.414 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'alu:inst|Equal0~2'
        Info: 20: + IC(0.063 ns) + CELL(0.590 ns) = 21.067 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'alu:inst|Equal0~3'
        Info: 21: + IC(0.361 ns) + CELL(0.478 ns) = 21.906 ns; Loc. = Unassigned; Fanout = 2; REG Node = 'flag_reg:inst2|flag_z'
        Info: Total cell delay = 8.991 ns ( 41.04 % )
        Info: Total interconnect delay = 12.915 ns ( 58.96 % )
Info: Estimated most critical path is register to register delay of 21.906 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X26_Y16; Fanout = 28; REG Node = 'ir:inst7|q[10]'
    Info: 2: + IC(0.669 ns) + CELL(0.114 ns) = 0.783 ns; Loc. = LAB_X26_Y16; Fanout = 1; COMB Node = 'controller:inst8|Mux82~0'
    Info: 3: + IC(0.388 ns) + CELL(0.590 ns) = 1.761 ns; Loc. = LAB_X25_Y16; Fanout = 1; COMB Node = 'controller:inst8|Mux82~1'
    Info: 4: + IC(0.593 ns) + CELL(0.114 ns) = 2.468 ns; Loc. = LAB_X25_Y16; Fanout = 1; COMB Node = 'controller:inst8|Mux82~2'
    Info: 5: + IC(0.211 ns) + CELL(0.442 ns) = 3.121 ns; Loc. = LAB_X25_Y16; Fanout = 3; COMB Node = 'controller:inst8|Mux83~4'
    Info: 6: + IC(0.361 ns) + CELL(0.292 ns) = 3.774 ns; Loc. = LAB_X25_Y16; Fanout = 42; COMB Node = 'controller:inst8|Mux83~7'
    Info: 7: + IC(0.000 ns) + CELL(0.914 ns) = 4.688 ns; Loc. = LAB_X27_Y16; Fanout = 77; COMB LOOP Node = 'controller:inst8|dest_reg[2]'
        Info: Loc. = LAB_X27_Y16; Node "controller:inst8|dest_reg[2]"
    Info: 8: + IC(1.305 ns) + CELL(0.442 ns) = 6.435 ns; Loc. = LAB_X25_Y15; Fanout = 1; COMB Node = 'bus_mux:inst28|Mux30~2'
    Info: 9: + IC(1.125 ns) + CELL(0.590 ns) = 8.150 ns; Loc. = LAB_X27_Y16; Fanout = 1; COMB Node = 'bus_mux:inst28|Mux30~3'
    Info: 10: + IC(0.211 ns) + CELL(0.442 ns) = 8.803 ns; Loc. = LAB_X27_Y16; Fanout = 1; COMB Node = 'bus_mux:inst28|Mux30~6'
    Info: 11: + IC(0.361 ns) + CELL(0.292 ns) = 9.456 ns; Loc. = LAB_X27_Y16; Fanout = 1; COMB Node = 'bus_mux:inst28|Mux30~9'
    Info: 12: + IC(1.700 ns) + CELL(0.114 ns) = 11.270 ns; Loc. = LAB_X27_Y11; Fanout = 2; COMB Node = 'bus_mux:inst28|Mux30~10'
    Info: 13: + IC(0.765 ns) + CELL(0.590 ns) = 12.625 ns; Loc. = LAB_X24_Y11; Fanout = 11; COMB Node = 'bus_mux:inst28|Mux30~11'
    Info: 14: + IC(1.238 ns) + CELL(0.692 ns) = 14.555 ns; Loc. = LAB_X24_Y13; Fanout = 6; COMB Node = 'alu:inst|Add0~83'
    Info: 15: + IC(0.000 ns) + CELL(0.679 ns) = 15.234 ns; Loc. = LAB_X24_Y13; Fanout = 1; COMB Node = 'alu:inst|Add0~76'
    Info: 16: + IC(0.451 ns) + CELL(0.442 ns) = 16.127 ns; Loc. = LAB_X23_Y13; Fanout = 1; COMB Node = 'alu:inst|Mux11~0'
    Info: 17: + IC(0.973 ns) + CELL(0.292 ns) = 17.392 ns; Loc. = LAB_X25_Y13; Fanout = 2; COMB Node = 'alu:inst|Mux11~1'
    Info: 18: + IC(0.735 ns) + CELL(0.590 ns) = 18.717 ns; Loc. = LAB_X29_Y13; Fanout = 20; COMB Node = 'ar:inst9|q[4]~COMBOUT'
    Info: 19: + IC(1.405 ns) + CELL(0.292 ns) = 20.414 ns; Loc. = LAB_X27_Y17; Fanout = 1; COMB Node = 'alu:inst|Equal0~2'
    Info: 20: + IC(0.063 ns) + CELL(0.590 ns) = 21.067 ns; Loc. = LAB_X27_Y17; Fanout = 1; COMB Node = 'alu:inst|Equal0~3'
    Info: 21: + IC(0.361 ns) + CELL(0.478 ns) = 21.906 ns; Loc. = LAB_X27_Y17; Fanout = 2; REG Node = 'flag_reg:inst2|flag_z'
    Info: Total cell delay = 8.991 ns ( 41.04 % )
    Info: Total interconnect delay = 12.915 ns ( 58.96 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 6% of the available device resources
    Info: Peak interconnect usage is 37% of the available device resources in the region that extends from location X21_Y14 to location X31_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: controller:inst8|wr (inverted)
        Info: Type bi-directional pin data_bus[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin data_bus[3] uses the 3.3-V LVTTL I/O standard
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file C:/Users/Linsiri/Desktop/2024春/计算机组成/综合实验/cpu1/cpu0.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4476 megabytes
    Info: Processing ended: Thu May 23 14:47:14 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Linsiri/Desktop/2024春/计算机组成/综合实验/cpu1/cpu0.fit.smsg.


