<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:07.247</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.05.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0058990</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2023.11.21</openDate><openNumber>10-2023-0159070</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/14</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 회로층; 상기 제1 회로층 상에 배치된 제1 버퍼층; 및 상기 제1 절연층 및 상기 제1 버퍼층 상에 배치된 제2 절연층을 포함하고, 상기 제1 회로층은, 질소(N)를 포함하는 표면층을 포함하고, 상기 제1 버퍼층은, 상기 표면층과 결합하는 제1 작용기; 및 상기 제2 절연층과 결합하는 제2 작용기를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치된 제1 회로층;상기 제1 회로층 상에 배치된 제1 버퍼층; 및상기 제1 절연층 및 상기 제1 버퍼층 상에 배치된 제2 절연층을 포함하고,상기 제1 회로층은,질소(N)를 포함하는 표면층을 포함하고,상기 제1 버퍼층은,상기 표면층과 결합하는 제1 작용기; 및상기 제2 절연층과 결합하는 제2 작용기를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 회로층의 표면층은, 상기 제1 회로층의 표면에 형성된 질화물층인,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 회로층의 상기 질화물층인 상기 제1 버퍼층의 상기 제1 작용기와 배위 결합하는 상기 질소(N)를 포함하는 제3 작용기를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 작용기는 다이아졸, 트리아졸, 테트라 아졸, 벤조 트리아졸, 벤조 싸이아졸, 및 나이트로 트리아졸 중 적어도 하나의 아졸기를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제2 작용기는 상기 제2 절연층과 공유결합하는 실록산기를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 버퍼층은 상기 제1 작용기에 대응하는 아졸기를 포함하는 유기 실란제로 형성된,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제1 절연층은,상기 제1 회로층과 두께 방향으로 중첩된 제1 영역과,상기 제1 영역을 제외한 제2 영역을 포함하고,상기 제1 절연층의 상기 제2 영역의 상면에는 질소(N)를 포함하는 제4 작용기가 형성된,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 회로층은 상기 제1 버퍼층과 접촉하는 제1 표면을 포함하고,상기 제1 회로층의 상기 제1 표면의 조도(Ra)는 0.1㎛ 내지 0.9㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1 회로층은 상기 제1 절연층과 접촉하는 제2 표면을 포함하고,상기 제1 회로층의 상기 제2 표면의 조도(Ra)는 상기 제1 표면의 조도(Ra)와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 제1 버퍼층의 조도(Ra)는 상기 제1 회로층의 상기 제1 표면의 조도(Ra)에 대응되는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서,상기 제1 버퍼층은 10nm 내지 50nm의 두께를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제8항에 있어서,상기 제1 절연층 및 제2 절연층 중 적어도 하나를 관통하는 관통 전극을 더 포함하고,상기 관통 전극의 측면의 조도(Ra)는 상기 제1 회로층의 상기 제1 표면의 조도(Ra)와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제5항 중 어느 한 항에 있어서,상기 제1 회로층과 상기 제2 절연층 사이의 밀착력(90° Peel Strength)은 0.55 내지 1.5 kgf/cm 사이의 범위를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제5항 중 어느 한 항에 있어서,상기 제2 절연층의 상면에 배치된 제2 회로층;상기 제2 회로층 상에 배치된 제2 버퍼층; 및상기 제2 절연층 및 상기 제2 버퍼층 상에 배치된 제1 보호층을 포함하고,상기 제2 버퍼층은,상기 제1 버퍼층의 상기 제1 및 제2 작용기에 대응하는 작용기를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제3항에 있어서,상기 제1 버퍼층은 상기 제1 작용기 및 상기 제3 작용기 중 어느 하나와 배우 결합하는 금속 이온을 더 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제1 절연층;상기 제1 절연층 상에 배치된 제1 회로층;상기 제1 회로층 상에 배치된 제1 버퍼층;상기 제1 절연층 및 상기 제1 버퍼층 상에 배치된 제2 절연층;상기 제2 절연층 상에 배치된 제2 회로층;상기 제2 회로층 상에 배치된 제2 버퍼층;상기 제2 절연층 및 상기 제2 버퍼층 상에 배치되고, 개구부를 포함하는 제1 보호층;상기 제1 보호층의 개구부와 두께 방향으로 중첩된 상기 제2 회로층 상에 배치된 제1 접속부; 및상기 제1 접속부 상에 실장된 칩을 포함하고,상기 제1 및 제2 회로층 각각은 질소(N)를 포함하는 표면층을 포함하고,상기 제1 및 제2 버퍼층 각각은,상기 제1 및 제2 회로층 중 어느 하나의 회로층의 표면층과 결합하는 제1 작용기; 및상기 제2 절연층과 결합하는 제2 작용기를 포함하고, 상기 제1 및 제2 버퍼층 각각은,상기 제1 작용기 및 상기 표면층과 배위 결합하는 금속 이온을 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>YOU, CHAE YOUNG</engName><name>유채영</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, HAN SANG</engName><name>김한상</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>PARK, JAE MAN</engName><name>박재만</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.05.13</receiptDate><receiptNumber>1-1-2022-0510307-37</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.05.13</receiptDate><receiptNumber>1-1-2025-0530605-11</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220058990.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932e6423c17ba1b58f82e67f87b3eaafd1696b8663f84b37e6fbc1a500c35708242bb433c76103234aa2de1884116d1683a4133d31373ea14b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf84b60fa7f1299404da2e920a4464f0d712192f27628bfdcfc68db196188af53f0c92469f8347a5363ffbab68cc298e42659f4325e2ff7395</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>