Classic Timing Analyzer report for DigiComV32_NewInst_BSF
Sat Oct 25 11:51:01 2008
Quartus II Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. Clock Setup: 'instructionStepMode'
  7. Clock Setup: 'clockStepMode'
  8. Clock Hold: 'clk'
  9. Clock Hold: 'clockStepMode'
 10. tsu
 11. tco
 12. tpd
 13. th
 14. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                                       ;
+------------------------------------+------------------------------------------+---------------+------------------------------------------------+---------------------------------------------------+-----------------------------------------------+---------------------+---------------------+--------------+
; Type                               ; Slack                                    ; Required Time ; Actual Time                                    ; From                                              ; To                                            ; From Clock          ; To Clock            ; Failed Paths ;
+------------------------------------+------------------------------------------+---------------+------------------------------------------------+---------------------------------------------------+-----------------------------------------------+---------------------+---------------------+--------------+
; Worst-case tsu                     ; N/A                                      ; None          ; 8.521 ns                                       ; outr_ld                                           ; simplecom_ro1:DC_inst|inpoutp:inst7|output[1] ; --                  ; clk                 ; 0            ;
; Worst-case tco                     ; N/A                                      ; None          ; 31.211 ns                                      ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[9]                               ; clk                 ; --                  ; 0            ;
; Worst-case tpd                     ; N/A                                      ; None          ; 19.769 ns                                      ; x[6]                                              ; cb[5]                                         ; --                  ; --                  ; 0            ;
; Worst-case th                      ; N/A                                      ; None          ; 9.432 ns                                       ; ir_ld                                             ; simplecom_ro1:DC_inst|reg:inst5|ir[11]        ; --                  ; clk                 ; 0            ;
; Clock Setup: 'clk'                 ; N/A                                      ; None          ; 42.01 MHz ( period = 23.806 ns )               ; simplecom_ro1:DC_inst|reg:inst5|ar[0]             ; simplecom_ro1:DC_inst|reg:inst5|address[0]    ; clk                 ; clk                 ; 0            ;
; Clock Setup: 'clockStepMode'       ; N/A                                      ; None          ; 69.72 MHz ( period = 14.344 ns )               ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]            ; simplecom_ro1:DC_inst|reg:inst5|ac[13]        ; clockStepMode       ; clockStepMode       ; 0            ;
; Clock Setup: 'instructionStepMode' ; N/A                                      ; None          ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4]   ; instructionStepMode ; instructionStepMode ; 0            ;
; Clock Hold: 'clk'                  ; Not operational: Clock Skew > Data Delay ; None          ; N/A                                            ; simplecom_ro1:DC_inst|addlogic:inst13|e2          ; simplecom_ro1:DC_inst|reg:inst5|ac[15]        ; clk                 ; clk                 ; 148          ;
; Clock Hold: 'clockStepMode'        ; Not operational: Clock Skew > Data Delay ; None          ; N/A                                            ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]   ; clockStepMode       ; clockStepMode       ; 10           ;
; Total number of failed paths       ;                                          ;               ;                                                ;                                                   ;                                               ;                     ;                     ; 158          ;
+------------------------------------+------------------------------------------+---------------+------------------------------------------------+---------------------------------------------------+-----------------------------------------------+---------------------+---------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C4F324C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                 ;
+---------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name     ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+---------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk                 ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; instructionStepMode ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; clockStepMode       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; reset_in            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+---------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                             ; To                                               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 42.01 MHz ( period = 23.806 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[0]            ; simplecom_ro1:DC_inst|reg:inst5|address[0]       ; clk        ; clk      ; None                        ; None                      ; 0.960 ns                ;
; N/A                                     ; 42.01 MHz ( period = 23.802 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[2]            ; simplecom_ro1:DC_inst|reg:inst5|address[2]       ; clk        ; clk      ; None                        ; None                      ; 0.958 ns                ;
; N/A                                     ; 42.03 MHz ( period = 23.794 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[10]           ; simplecom_ro1:DC_inst|reg:inst5|address[10]      ; clk        ; clk      ; None                        ; None                      ; 0.954 ns                ;
; N/A                                     ; 42.05 MHz ( period = 23.780 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[7]            ; simplecom_ro1:DC_inst|reg:inst5|address[7]       ; clk        ; clk      ; None                        ; None                      ; 0.947 ns                ;
; N/A                                     ; 42.42 MHz ( period = 23.574 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[5]            ; simplecom_ro1:DC_inst|reg:inst5|address[5]       ; clk        ; clk      ; None                        ; None                      ; 0.844 ns                ;
; N/A                                     ; 42.98 MHz ( period = 23.264 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[8]            ; simplecom_ro1:DC_inst|reg:inst5|address[8]       ; clk        ; clk      ; None                        ; None                      ; 0.689 ns                ;
; N/A                                     ; 42.99 MHz ( period = 23.262 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[6]            ; simplecom_ro1:DC_inst|reg:inst5|address[6]       ; clk        ; clk      ; None                        ; None                      ; 0.688 ns                ;
; N/A                                     ; 43.01 MHz ( period = 23.252 ns )                    ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; simplecom_ro1:DC_inst|addlogic:inst13|e2         ; clk        ; clk      ; None                        ; None                      ; 0.683 ns                ;
; N/A                                     ; 43.01 MHz ( period = 23.250 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[1]            ; simplecom_ro1:DC_inst|reg:inst5|address[1]       ; clk        ; clk      ; None                        ; None                      ; 0.684 ns                ;
; N/A                                     ; 43.02 MHz ( period = 23.244 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[11]           ; simplecom_ro1:DC_inst|reg:inst5|address[11]      ; clk        ; clk      ; None                        ; None                      ; 0.681 ns                ;
; N/A                                     ; 43.03 MHz ( period = 23.242 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[3]            ; simplecom_ro1:DC_inst|reg:inst5|address[3]       ; clk        ; clk      ; None                        ; None                      ; 0.680 ns                ;
; N/A                                     ; 43.06 MHz ( period = 23.226 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[9]            ; simplecom_ro1:DC_inst|reg:inst5|address[9]       ; clk        ; clk      ; None                        ; None                      ; 0.670 ns                ;
; N/A                                     ; 43.06 MHz ( period = 23.224 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[4]            ; simplecom_ro1:DC_inst|reg:inst5|address[4]       ; clk        ; clk      ; None                        ; None                      ; 0.670 ns                ;
; N/A                                     ; 52.02 MHz ( period = 19.224 ns )                    ; simplecom_ro1:DC_inst|inpoutp:inst7|fgi          ; simplecom_ro1:DC_inst|inpoutp:inst7|r            ; clk        ; clk      ; None                        ; None                      ; 5.042 ns                ;
; N/A                                     ; 55.63 MHz ( period = 17.976 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 6.888 ns                ;
; N/A                                     ; 57.55 MHz ( period = 17.376 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 6.611 ns                ;
; N/A                                     ; 58.69 MHz ( period = 17.040 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 6.420 ns                ;
; N/A                                     ; 58.75 MHz ( period = 17.022 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 6.384 ns                ;
; N/A                                     ; 58.97 MHz ( period = 16.958 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 6.402 ns                ;
; N/A                                     ; 59.16 MHz ( period = 16.902 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 6.374 ns                ;
; N/A                                     ; 59.33 MHz ( period = 16.854 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 59.89 MHz ( period = 16.698 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]          ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 6.272 ns                ;
; N/A                                     ; 59.97 MHz ( period = 16.674 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clk        ; clk      ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 60.39 MHz ( period = 16.560 ns )                    ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]     ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 60.89 MHz ( period = 16.422 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 6.107 ns                ;
; N/A                                     ; 60.91 MHz ( period = 16.418 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 6.132 ns                ;
; N/A                                     ; 61.52 MHz ( period = 16.256 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]          ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 6.051 ns                ;
; N/A                                     ; 61.52 MHz ( period = 16.254 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 6.050 ns                ;
; N/A                                     ; 61.87 MHz ( period = 16.162 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clk        ; clk      ; None                        ; None                      ; 6.027 ns                ;
; N/A                                     ; 62.14 MHz ( period = 16.092 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 5.969 ns                ;
; N/A                                     ; 62.17 MHz ( period = 16.086 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.916 ns                ;
; N/A                                     ; 62.21 MHz ( period = 16.074 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clk        ; clk      ; None                        ; None                      ; 5.983 ns                ;
; N/A                                     ; 62.32 MHz ( period = 16.046 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 5.946 ns                ;
; N/A                                     ; 62.48 MHz ( period = 16.004 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.898 ns                ;
; N/A                                     ; 62.69 MHz ( period = 15.952 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 5.899 ns                ;
; N/A                                     ; 62.70 MHz ( period = 15.948 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.870 ns                ;
; N/A                                     ; 62.82 MHz ( period = 15.918 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.859 ns                ;
; N/A                                     ; 62.99 MHz ( period = 15.876 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 5.838 ns                ;
; N/A                                     ; 63.01 MHz ( period = 15.870 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clk        ; clk      ; None                        ; None                      ; 5.881 ns                ;
; N/A                                     ; 63.15 MHz ( period = 15.836 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.841 ns                ;
; N/A                                     ; 63.24 MHz ( period = 15.814 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clk        ; clk      ; None                        ; None                      ; 5.853 ns                ;
; N/A                                     ; 63.37 MHz ( period = 15.780 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.813 ns                ;
; N/A                                     ; 63.40 MHz ( period = 15.772 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 5.809 ns                ;
; N/A                                     ; 63.52 MHz ( period = 15.744 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]          ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.768 ns                ;
; N/A                                     ; 63.87 MHz ( period = 15.656 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clk        ; clk      ; None                        ; None                      ; 5.774 ns                ;
; N/A                                     ; 63.91 MHz ( period = 15.646 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 5.723 ns                ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clk        ; clk      ; None                        ; None                      ; 5.746 ns                ;
; N/A                                     ; 64.20 MHz ( period = 15.576 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]          ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.711 ns                ;
; N/A                                     ; 64.24 MHz ( period = 15.566 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clk        ; clk      ; None                        ; None                      ; 5.706 ns                ;
; N/A                                     ; 64.54 MHz ( period = 15.494 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]      ; simplecom_ro1:DC_inst|inpoutp:inst7|r            ; clk        ; clk      ; None                        ; None                      ; 2.312 ns                ;
; N/A                                     ; 64.55 MHz ( period = 15.492 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[14]          ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.642 ns                ;
; N/A                                     ; 64.67 MHz ( period = 15.464 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.628 ns                ;
; N/A                                     ; 64.81 MHz ( period = 15.430 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]          ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 5.638 ns                ;
; N/A                                     ; 65.24 MHz ( period = 15.328 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]          ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.560 ns                ;
; N/A                                     ; 65.35 MHz ( period = 15.302 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]          ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.547 ns                ;
; N/A                                     ; 65.38 MHz ( period = 15.296 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.571 ns                ;
; N/A                                     ; 65.46 MHz ( period = 15.276 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 5.561 ns                ;
; N/A                                     ; 65.77 MHz ( period = 15.204 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clk        ; clk      ; None                        ; None                      ; 5.548 ns                ;
; N/A                                     ; 66.06 MHz ( period = 15.138 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.465 ns                ;
; N/A                                     ; 66.08 MHz ( period = 15.134 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]          ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.490 ns                ;
; N/A                                     ; 66.16 MHz ( period = 15.116 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clk        ; clk      ; None                        ; None                      ; 5.504 ns                ;
; N/A                                     ; 66.26 MHz ( period = 15.092 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 66.46 MHz ( period = 15.046 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 5.446 ns                ;
; N/A                                     ; 66.67 MHz ( period = 15.000 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]          ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.423 ns                ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.395 ns                ;
; N/A                                     ; 66.77 MHz ( period = 14.976 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clk        ; clk      ; None                        ; None                      ; 5.411 ns                ;
; N/A                                     ; 66.80 MHz ( period = 14.970 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.408 ns                ;
; N/A                                     ; 66.95 MHz ( period = 14.936 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 5.341 ns                ;
; N/A                                     ; 67.00 MHz ( period = 14.926 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]          ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clk        ; clk      ; None                        ; None                      ; 5.386 ns                ;
; N/A                                     ; 67.01 MHz ( period = 14.924 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.385 ns                ;
; N/A                                     ; 67.16 MHz ( period = 14.890 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clk        ; clk      ; None                        ; None                      ; 5.345 ns                ;
; N/A                                     ; 67.30 MHz ( period = 14.858 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 5.352 ns                ;
; N/A                                     ; 67.37 MHz ( period = 14.844 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clk        ; clk      ; None                        ; None                      ; 5.345 ns                ;
; N/A                                     ; 67.43 MHz ( period = 14.830 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.338 ns                ;
; N/A                                     ; 67.44 MHz ( period = 14.828 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clk        ; clk      ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 67.49 MHz ( period = 14.818 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.305 ns                ;
; N/A                                     ; 67.56 MHz ( period = 14.802 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 5.324 ns                ;
; N/A                                     ; 67.62 MHz ( period = 14.788 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clk        ; clk      ; None                        ; None                      ; 5.317 ns                ;
; N/A                                     ; 67.74 MHz ( period = 14.762 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]      ; simplecom_ro1:DC_inst|inpoutp:inst7|r            ; clk        ; clk      ; None                        ; None                      ; 1.946 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clk        ; clk      ; None                        ; None                      ; 5.318 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]           ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 5.272 ns                ;
; N/A                                     ; 67.89 MHz ( period = 14.730 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clk        ; clk      ; None                        ; None                      ; 5.311 ns                ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 5.250 ns                ;
; N/A                                     ; 68.10 MHz ( period = 14.684 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clk        ; clk      ; None                        ; None                      ; 5.288 ns                ;
; N/A                                     ; 68.26 MHz ( period = 14.650 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clk        ; clk      ; None                        ; None                      ; 5.271 ns                ;
; N/A                                     ; 68.26 MHz ( period = 14.650 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.248 ns                ;
; N/A                                     ; 68.36 MHz ( period = 14.628 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 5.237 ns                ;
; N/A                                     ; 68.62 MHz ( period = 14.572 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 5.209 ns                ;
; N/A                                     ; 68.85 MHz ( period = 14.524 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|step_clock  ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop   ; clk        ; clk      ; None                        ; None                      ; 3.587 ns                ;
; N/A                                     ; 68.91 MHz ( period = 14.512 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]      ; simplecom_ro1:DC_inst|inpoutp:inst7|r            ; clk        ; clk      ; None                        ; None                      ; 1.821 ns                ;
; N/A                                     ; 69.08 MHz ( period = 14.476 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]          ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.134 ns                ;
; N/A                                     ; 69.11 MHz ( period = 14.470 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clk        ; clk      ; None                        ; None                      ; 5.181 ns                ;
; N/A                                     ; 69.23 MHz ( period = 14.444 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clk        ; clk      ; None                        ; None                      ; 5.145 ns                ;
; N/A                                     ; 69.45 MHz ( period = 14.398 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]          ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 5.122 ns                ;
; N/A                                     ; 69.50 MHz ( period = 14.388 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clk        ; clk      ; None                        ; None                      ; 5.117 ns                ;
; N/A                                     ; 69.63 MHz ( period = 14.362 ns )                    ; simplecom_ro1:DC_inst|stepClkGen:inst8|step_node ; simplecom_ro1:DC_inst|stepClkGen:inst8|state[1]  ; clk        ; clk      ; None                        ; None                      ; 1.666 ns                ;
; N/A                                     ; 69.66 MHz ( period = 14.356 ns )                    ; simplecom_ro1:DC_inst|stepClkGen:inst8|step_node ; simplecom_ro1:DC_inst|stepClkGen:inst8|state[0]  ; clk        ; clk      ; None                        ; None                      ; 1.663 ns                ;
; N/A                                     ; 69.67 MHz ( period = 14.354 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 5.077 ns                ;
; N/A                                     ; 69.70 MHz ( period = 14.348 ns )                    ; simplecom_ro1:DC_inst|stepClkGen:inst8|step_node ; simplecom_ro1:DC_inst|stepClkGen:inst8|clkOnOff  ; clk        ; clk      ; None                        ; None                      ; 1.659 ns                ;
; N/A                                     ; 69.71 MHz ( period = 14.346 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[0]            ; clk        ; clk      ; None                        ; None                      ; 5.119 ns                ;
; N/A                                     ; 69.75 MHz ( period = 14.336 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 69.79 MHz ( period = 14.328 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[15]          ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clk        ; clk      ; None                        ; None                      ; 5.087 ns                ;
; N/A                                     ; 69.84 MHz ( period = 14.318 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 5.082 ns                ;
; N/A                                     ; 69.89 MHz ( period = 14.308 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]          ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 5.077 ns                ;
; N/A                                     ; 69.98 MHz ( period = 14.290 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clk        ; clk      ; None                        ; None                      ; 5.068 ns                ;
; N/A                                     ; 70.12 MHz ( period = 14.262 ns )                    ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1]     ; simplecom_ro1:DC_inst|reg:inst5|ac[1]            ; clk        ; clk      ; None                        ; None                      ; 2.526 ns                ;
; N/A                                     ; 70.17 MHz ( period = 14.252 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 5.022 ns                ;
; N/A                                     ; 70.73 MHz ( period = 14.138 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[14]          ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clk        ; clk      ; None                        ; None                      ; 4.992 ns                ;
; N/A                                     ; 70.84 MHz ( period = 14.116 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]      ; simplecom_ro1:DC_inst|inpoutp:inst7|r            ; clk        ; clk      ; None                        ; None                      ; 1.623 ns                ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 4.973 ns                ;
; N/A                                     ; 70.98 MHz ( period = 14.088 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 4.967 ns                ;
; N/A                                     ; 71.34 MHz ( period = 14.018 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clk        ; clk      ; None                        ; None                      ; 4.932 ns                ;
; N/A                                     ; 71.39 MHz ( period = 14.008 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]          ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 4.927 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]           ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.873 ns                ;
; N/A                                     ; 71.69 MHz ( period = 13.948 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]          ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 4.897 ns                ;
; N/A                                     ; 71.71 MHz ( period = 13.946 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 4.896 ns                ;
; N/A                                     ; 71.85 MHz ( period = 13.918 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.855 ns                ;
; N/A                                     ; 72.09 MHz ( period = 13.872 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clk        ; clk      ; None                        ; None                      ; 4.859 ns                ;
; N/A                                     ; 72.12 MHz ( period = 13.866 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]           ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clk        ; clk      ; None                        ; None                      ; 4.856 ns                ;
; N/A                                     ; 72.14 MHz ( period = 13.862 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.827 ns                ;
; N/A                                     ; 72.19 MHz ( period = 13.852 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 4.849 ns                ;
; N/A                                     ; 72.38 MHz ( period = 13.816 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clk        ; clk      ; None                        ; None                      ; 4.831 ns                ;
; N/A                                     ; 72.44 MHz ( period = 13.804 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clk        ; clk      ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 72.48 MHz ( period = 13.796 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]           ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 4.821 ns                ;
; N/A                                     ; 72.78 MHz ( period = 13.740 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[2]            ; clk        ; clk      ; None                        ; None                      ; 4.816 ns                ;
; N/A                                     ; 72.91 MHz ( period = 13.716 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 4.781 ns                ;
; N/A                                     ; 73.08 MHz ( period = 13.684 ns )                    ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2]     ; simplecom_ro1:DC_inst|reg:inst5|ac[2]            ; clk        ; clk      ; None                        ; None                      ; 2.237 ns                ;
; N/A                                     ; 73.09 MHz ( period = 13.682 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 4.764 ns                ;
; N/A                                     ; 73.12 MHz ( period = 13.676 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clk        ; clk      ; None                        ; None                      ; 4.761 ns                ;
; N/A                                     ; 73.14 MHz ( period = 13.672 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 4.759 ns                ;
; N/A                                     ; 73.22 MHz ( period = 13.658 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]          ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.725 ns                ;
; N/A                                     ; 73.22 MHz ( period = 13.658 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clk        ; clk      ; None                        ; None                      ; 4.752 ns                ;
; N/A                                     ; 73.27 MHz ( period = 13.648 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clk        ; clk      ; None                        ; None                      ; 4.747 ns                ;
; N/A                                     ; 73.30 MHz ( period = 13.642 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clk        ; clk      ; None                        ; None                      ; 4.744 ns                ;
; N/A                                     ; 73.39 MHz ( period = 13.626 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 4.736 ns                ;
; N/A                                     ; 73.41 MHz ( period = 13.622 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 4.734 ns                ;
; N/A                                     ; 73.42 MHz ( period = 13.620 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clk        ; clk      ; None                        ; None                      ; 4.733 ns                ;
; N/A                                     ; 73.71 MHz ( period = 13.566 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[14]          ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.679 ns                ;
; N/A                                     ; 74.39 MHz ( period = 13.442 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 4.644 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[15]          ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.637 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.406 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 74.62 MHz ( period = 13.402 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]          ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.597 ns                ;
; N/A                                     ; 74.75 MHz ( period = 13.378 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.585 ns                ;
; N/A                                     ; 75.01 MHz ( period = 13.332 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clk        ; clk      ; None                        ; None                      ; 4.589 ns                ;
; N/A                                     ; 75.31 MHz ( period = 13.278 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]           ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clk        ; clk      ; None                        ; None                      ; 4.539 ns                ;
; N/A                                     ; 75.43 MHz ( period = 13.258 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clk        ; clk      ; None                        ; None                      ; 4.552 ns                ;
; N/A                                     ; 75.48 MHz ( period = 13.248 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 4.524 ns                ;
; N/A                                     ; 75.67 MHz ( period = 13.216 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]          ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.504 ns                ;
; N/A                                     ; 76.09 MHz ( period = 13.142 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 4.494 ns                ;
; N/A                                     ; 76.62 MHz ( period = 13.052 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]           ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.422 ns                ;
; N/A                                     ; 76.89 MHz ( period = 13.006 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.399 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0]     ; simplecom_ro1:DC_inst|reg:inst5|ac[0]            ; clk        ; clk      ; None                        ; None                      ; 1.895 ns                ;
; N/A                                     ; 77.16 MHz ( period = 12.960 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clk        ; clk      ; None                        ; None                      ; 4.403 ns                ;
; N/A                                     ; 77.45 MHz ( period = 12.912 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.352 ns                ;
; N/A                                     ; 77.72 MHz ( period = 12.866 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clk        ; clk      ; None                        ; None                      ; 4.356 ns                ;
; N/A                                     ; 78.28 MHz ( period = 12.774 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[4]            ; clk        ; clk      ; None                        ; None                      ; 4.310 ns                ;
; N/A                                     ; 78.31 MHz ( period = 12.770 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 4.308 ns                ;
; N/A                                     ; 78.33 MHz ( period = 12.766 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]          ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 4.306 ns                ;
; N/A                                     ; 78.63 MHz ( period = 12.718 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[4]            ; clk        ; clk      ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 78.80 MHz ( period = 12.690 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clk        ; clk      ; None                        ; None                      ; 4.268 ns                ;
; N/A                                     ; 78.83 MHz ( period = 12.686 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clk        ; clk      ; None                        ; None                      ; 4.266 ns                ;
; N/A                                     ; 78.89 MHz ( period = 12.676 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 4.261 ns                ;
; N/A                                     ; 79.14 MHz ( period = 12.636 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]           ; simplecom_ro1:DC_inst|reg:inst5|ac[2]            ; clk        ; clk      ; None                        ; None                      ; 4.264 ns                ;
; N/A                                     ; 79.28 MHz ( period = 12.614 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[2]            ; clk        ; clk      ; None                        ; None                      ; 4.253 ns                ;
; N/A                                     ; 79.49 MHz ( period = 12.580 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|step_clock  ; simplecom_ro1:DC_inst|scounter:inst3|state1      ; clk        ; clk      ; None                        ; None                      ; 1.638 ns                ;
; N/A                                     ; 79.85 MHz ( period = 12.524 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]           ; simplecom_ro1:DC_inst|reg:inst5|ac[1]            ; clk        ; clk      ; None                        ; None                      ; 4.208 ns                ;
; N/A                                     ; 79.86 MHz ( period = 12.522 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]          ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clk        ; clk      ; None                        ; None                      ; 4.184 ns                ;
; N/A                                     ; 80.03 MHz ( period = 12.496 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 4.171 ns                ;
; N/A                                     ; 80.06 MHz ( period = 12.490 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clk        ; clk      ; None                        ; None                      ; 4.168 ns                ;
; N/A                                     ; 80.08 MHz ( period = 12.488 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[4]            ; clk        ; clk      ; None                        ; None                      ; 4.167 ns                ;
; N/A                                     ; 80.42 MHz ( period = 12.434 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[1]            ; clk        ; clk      ; None                        ; None                      ; 4.163 ns                ;
; N/A                                     ; 80.71 MHz ( period = 12.390 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]          ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clk        ; clk      ; None                        ; None                      ; 4.091 ns                ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 82.63 MHz ( period = 12.102 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clk        ; clk      ; None                        ; None                      ; 3.974 ns                ;
; N/A                                     ; 83.13 MHz ( period = 12.030 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[3] ; clk        ; clk      ; None                        ; None                      ; 2.171 ns                ;
; N/A                                     ; 83.68 MHz ( period = 11.950 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[3] ; clk        ; clk      ; None                        ; None                      ; 2.091 ns                ;
; N/A                                     ; 84.20 MHz ( period = 11.876 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]          ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clk        ; clk      ; None                        ; None                      ; 3.861 ns                ;
; N/A                                     ; 84.26 MHz ( period = 11.868 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[3] ; clk        ; clk      ; None                        ; None                      ; 2.009 ns                ;
; N/A                                     ; 84.47 MHz ( period = 11.838 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]           ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clk        ; clk      ; None                        ; None                      ; 3.842 ns                ;
; N/A                                     ; 85.59 MHz ( period = 11.684 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]          ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clk        ; clk      ; None                        ; None                      ; 3.765 ns                ;
; N/A                                     ; 86.00 MHz ( period = 11.628 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]           ; simplecom_ro1:DC_inst|reg:inst5|ac[4]            ; clk        ; clk      ; None                        ; None                      ; 3.737 ns                ;
; N/A                                     ; 86.30 MHz ( period = 11.588 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]           ; simplecom_ro1:DC_inst|reg:inst5|ac[4]            ; clk        ; clk      ; None                        ; None                      ; 3.717 ns                ;
; N/A                                     ; 86.63 MHz ( period = 11.544 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[3] ; clk        ; clk      ; None                        ; None                      ; 1.685 ns                ;
; N/A                                     ; 87.14 MHz ( period = 11.476 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[1] ; clk        ; clk      ; None                        ; None                      ; 1.617 ns                ;
; N/A                                     ; 87.14 MHz ( period = 11.476 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6] ; clk        ; clk      ; None                        ; None                      ; 1.617 ns                ;
; N/A                                     ; 87.16 MHz ( period = 11.473 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4] ; clk        ; clk      ; None                        ; None                      ; 1.614 ns                ;
; N/A                                     ; 87.18 MHz ( period = 11.471 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[5] ; clk        ; clk      ; None                        ; None                      ; 1.612 ns                ;
; N/A                                     ; 87.22 MHz ( period = 11.465 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[2] ; clk        ; clk      ; None                        ; None                      ; 1.606 ns                ;
; N/A                                     ; 87.29 MHz ( period = 11.456 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]           ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clk        ; clk      ; None                        ; None                      ; 3.628 ns                ;
; N/A                                     ; 88.26 MHz ( period = 11.330 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[1] ; clk        ; clk      ; None                        ; None                      ; 1.471 ns                ;
; N/A                                     ; 88.26 MHz ( period = 11.330 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6] ; clk        ; clk      ; None                        ; None                      ; 1.471 ns                ;
; N/A                                     ; 88.29 MHz ( period = 11.326 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4] ; clk        ; clk      ; None                        ; None                      ; 1.467 ns                ;
; N/A                                     ; 88.31 MHz ( period = 11.324 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[5] ; clk        ; clk      ; None                        ; None                      ; 1.465 ns                ;
; N/A                                     ; 88.35 MHz ( period = 11.319 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[2] ; clk        ; clk      ; None                        ; None                      ; 1.460 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.304 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]           ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clk        ; clk      ; None                        ; None                      ; 3.575 ns                ;
; N/A                                     ; 88.67 MHz ( period = 11.278 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]           ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clk        ; clk      ; None                        ; None                      ; 3.562 ns                ;
; N/A                                     ; 89.13 MHz ( period = 11.220 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[1] ; clk        ; clk      ; None                        ; None                      ; 1.361 ns                ;
; N/A                                     ; 89.13 MHz ( period = 11.219 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6] ; clk        ; clk      ; None                        ; None                      ; 1.360 ns                ;
; N/A                                     ; 89.16 MHz ( period = 11.216 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4] ; clk        ; clk      ; None                        ; None                      ; 1.357 ns                ;
; N/A                                     ; 89.17 MHz ( period = 11.214 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]      ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[5] ; clk        ; clk      ; None                        ; None                      ; 1.355 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                  ;                                                  ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'instructionStepMode'                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------+---------------------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                                        ; To                                          ; From Clock          ; To Clock            ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------+---------------------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 2.082 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 2.012 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 2.002 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.994 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.932 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.922 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.914 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.834 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.775 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.308 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.298 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.163 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.142 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4] ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4] ; instructionStepMode ; instructionStepMode ; None                        ; None                      ; 1.125 ns                ;
+-------+------------------------------------------------+---------------------------------------------+---------------------------------------------+---------------------+---------------------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clockStepMode'                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------+--------------------------------------------------+---------------+---------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                        ; To                                               ; From Clock    ; To Clock      ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------+--------------------------------------------------+---------------+---------------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 69.72 MHz ( period = 14.344 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.888 ns                ;
; N/A                                     ; 72.76 MHz ( period = 13.744 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.611 ns                ;
; N/A                                     ; 74.58 MHz ( period = 13.408 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]      ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.420 ns                ;
; N/A                                     ; 74.68 MHz ( period = 13.390 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.384 ns                ;
; N/A                                     ; 75.04 MHz ( period = 13.326 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.402 ns                ;
; N/A                                     ; 75.36 MHz ( period = 13.270 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.374 ns                ;
; N/A                                     ; 75.63 MHz ( period = 13.222 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 76.53 MHz ( period = 13.066 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]     ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.272 ns                ;
; N/A                                     ; 76.68 MHz ( period = 13.042 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 78.19 MHz ( period = 12.790 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.107 ns                ;
; N/A                                     ; 78.21 MHz ( period = 12.786 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.132 ns                ;
; N/A                                     ; 79.21 MHz ( period = 12.624 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]     ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.051 ns                ;
; N/A                                     ; 79.23 MHz ( period = 12.622 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.050 ns                ;
; N/A                                     ; 79.81 MHz ( period = 12.530 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 6.027 ns                ;
; N/A                                     ; 80.26 MHz ( period = 12.460 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]      ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.969 ns                ;
; N/A                                     ; 80.30 MHz ( period = 12.454 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]      ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.916 ns                ;
; N/A                                     ; 80.37 MHz ( period = 12.442 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.983 ns                ;
; N/A                                     ; 80.55 MHz ( period = 12.414 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.946 ns                ;
; N/A                                     ; 80.83 MHz ( period = 12.372 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.898 ns                ;
; N/A                                     ; 81.17 MHz ( period = 12.320 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.899 ns                ;
; N/A                                     ; 81.20 MHz ( period = 12.316 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.870 ns                ;
; N/A                                     ; 81.39 MHz ( period = 12.286 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]      ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.859 ns                ;
; N/A                                     ; 81.67 MHz ( period = 12.244 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.838 ns                ;
; N/A                                     ; 81.71 MHz ( period = 12.238 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.881 ns                ;
; N/A                                     ; 81.94 MHz ( period = 12.204 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.841 ns                ;
; N/A                                     ; 82.09 MHz ( period = 12.182 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.853 ns                ;
; N/A                                     ; 82.32 MHz ( period = 12.148 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.813 ns                ;
; N/A                                     ; 82.37 MHz ( period = 12.140 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.809 ns                ;
; N/A                                     ; 82.56 MHz ( period = 12.112 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]     ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.768 ns                ;
; N/A                                     ; 83.17 MHz ( period = 12.024 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.774 ns                ;
; N/A                                     ; 83.24 MHz ( period = 12.014 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.723 ns                ;
; N/A                                     ; 83.56 MHz ( period = 11.968 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.746 ns                ;
; N/A                                     ; 83.72 MHz ( period = 11.944 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]     ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.711 ns                ;
; N/A                                     ; 83.79 MHz ( period = 11.934 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.706 ns                ;
; N/A                                     ; 84.30 MHz ( period = 11.862 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|inpoutp:inst7|r            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 2.312 ns                ;
; N/A                                     ; 84.32 MHz ( period = 11.860 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[14]     ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.642 ns                ;
; N/A                                     ; 84.52 MHz ( period = 11.832 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.628 ns                ;
; N/A                                     ; 84.76 MHz ( period = 11.798 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]     ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.638 ns                ;
; N/A                                     ; 85.50 MHz ( period = 11.696 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]     ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.560 ns                ;
; N/A                                     ; 85.69 MHz ( period = 11.670 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]     ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.547 ns                ;
; N/A                                     ; 85.73 MHz ( period = 11.664 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.571 ns                ;
; N/A                                     ; 85.88 MHz ( period = 11.644 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.561 ns                ;
; N/A                                     ; 86.42 MHz ( period = 11.572 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.548 ns                ;
; N/A                                     ; 86.91 MHz ( period = 11.506 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]      ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.465 ns                ;
; N/A                                     ; 86.94 MHz ( period = 11.502 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]     ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.490 ns                ;
; N/A                                     ; 87.08 MHz ( period = 11.484 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.504 ns                ;
; N/A                                     ; 87.26 MHz ( period = 11.460 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 87.61 MHz ( period = 11.414 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.446 ns                ;
; N/A                                     ; 87.97 MHz ( period = 11.368 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]     ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.423 ns                ;
; N/A                                     ; 87.98 MHz ( period = 11.366 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.395 ns                ;
; N/A                                     ; 88.15 MHz ( period = 11.344 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.411 ns                ;
; N/A                                     ; 88.20 MHz ( period = 11.338 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]      ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.408 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.304 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.341 ns                ;
; N/A                                     ; 88.54 MHz ( period = 11.294 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]     ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.386 ns                ;
; N/A                                     ; 88.56 MHz ( period = 11.292 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.385 ns                ;
; N/A                                     ; 88.83 MHz ( period = 11.258 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.345 ns                ;
; N/A                                     ; 89.08 MHz ( period = 11.226 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.352 ns                ;
; N/A                                     ; 89.19 MHz ( period = 11.212 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.345 ns                ;
; N/A                                     ; 89.30 MHz ( period = 11.198 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.338 ns                ;
; N/A                                     ; 89.32 MHz ( period = 11.196 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 89.40 MHz ( period = 11.186 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.305 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.170 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.324 ns                ;
; N/A                                     ; 89.64 MHz ( period = 11.156 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.317 ns                ;
; N/A                                     ; 89.85 MHz ( period = 11.130 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; simplecom_ro1:DC_inst|inpoutp:inst7|r            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.946 ns                ;
; N/A                                     ; 89.99 MHz ( period = 11.112 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.318 ns                ;
; N/A                                     ; 89.99 MHz ( period = 11.112 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]      ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.272 ns                ;
; N/A                                     ; 90.11 MHz ( period = 11.098 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.311 ns                ;
; N/A                                     ; 90.35 MHz ( period = 11.068 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.250 ns                ;
; N/A                                     ; 90.48 MHz ( period = 11.052 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[7]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.288 ns                ;
; N/A                                     ; 90.76 MHz ( period = 11.018 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.271 ns                ;
; N/A                                     ; 90.76 MHz ( period = 11.018 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.248 ns                ;
; N/A                                     ; 90.94 MHz ( period = 10.996 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.237 ns                ;
; N/A                                     ; 91.41 MHz ( period = 10.940 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.209 ns                ;
; N/A                                     ; 91.91 MHz ( period = 10.880 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; simplecom_ro1:DC_inst|inpoutp:inst7|r            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.821 ns                ;
; N/A                                     ; 92.22 MHz ( period = 10.844 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]     ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.134 ns                ;
; N/A                                     ; 92.27 MHz ( period = 10.838 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.181 ns                ;
; N/A                                     ; 92.49 MHz ( period = 10.812 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.145 ns                ;
; N/A                                     ; 92.89 MHz ( period = 10.766 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]     ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.122 ns                ;
; N/A                                     ; 92.97 MHz ( period = 10.756 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.117 ns                ;
; N/A                                     ; 93.27 MHz ( period = 10.722 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]      ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.077 ns                ;
; N/A                                     ; 93.34 MHz ( period = 10.714 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[0]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.119 ns                ;
; N/A                                     ; 93.42 MHz ( period = 10.704 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 93.49 MHz ( period = 10.696 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[15]     ; simplecom_ro1:DC_inst|reg:inst5|ac[15]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.087 ns                ;
; N/A                                     ; 93.58 MHz ( period = 10.686 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.082 ns                ;
; N/A                                     ; 93.67 MHz ( period = 10.676 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]     ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.077 ns                ;
; N/A                                     ; 93.83 MHz ( period = 10.658 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.068 ns                ;
; N/A                                     ; 94.16 MHz ( period = 10.620 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 5.022 ns                ;
; N/A                                     ; 95.18 MHz ( period = 10.506 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[14]     ; simplecom_ro1:DC_inst|reg:inst5|ac[14]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.992 ns                ;
; N/A                                     ; 95.38 MHz ( period = 10.484 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|inpoutp:inst7|r            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.623 ns                ;
; N/A                                     ; 95.53 MHz ( period = 10.468 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.973 ns                ;
; N/A                                     ; 95.64 MHz ( period = 10.456 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.967 ns                ;
; N/A                                     ; 96.28 MHz ( period = 10.386 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.932 ns                ;
; N/A                                     ; 96.38 MHz ( period = 10.376 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]     ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.927 ns                ;
; N/A                                     ; 96.45 MHz ( period = 10.368 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]      ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.873 ns                ;
; N/A                                     ; 96.94 MHz ( period = 10.316 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]     ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.897 ns                ;
; N/A                                     ; 96.96 MHz ( period = 10.314 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.896 ns                ;
; N/A                                     ; 97.22 MHz ( period = 10.286 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.855 ns                ;
; N/A                                     ; 97.66 MHz ( period = 10.240 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.859 ns                ;
; N/A                                     ; 97.71 MHz ( period = 10.234 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]      ; simplecom_ro1:DC_inst|reg:inst5|ac[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.856 ns                ;
; N/A                                     ; 97.75 MHz ( period = 10.230 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.827 ns                ;
; N/A                                     ; 97.85 MHz ( period = 10.220 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.849 ns                ;
; N/A                                     ; 97.90 MHz ( period = 10.214 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[3] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 2.171 ns                ;
; N/A                                     ; 98.19 MHz ( period = 10.184 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.831 ns                ;
; N/A                                     ; 98.31 MHz ( period = 10.172 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.825 ns                ;
; N/A                                     ; 98.39 MHz ( period = 10.164 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]      ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.821 ns                ;
; N/A                                     ; 98.68 MHz ( period = 10.134 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[3] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 2.091 ns                ;
; N/A                                     ; 98.93 MHz ( period = 10.108 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[2]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.816 ns                ;
; N/A                                     ; 99.17 MHz ( period = 10.084 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.781 ns                ;
; N/A                                     ; 99.48 MHz ( period = 10.052 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[3] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 2.009 ns                ;
; N/A                                     ; 99.50 MHz ( period = 10.050 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.764 ns                ;
; N/A                                     ; 99.56 MHz ( period = 10.044 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.761 ns                ;
; N/A                                     ; 99.60 MHz ( period = 10.040 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.759 ns                ;
; N/A                                     ; 99.74 MHz ( period = 10.026 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]     ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.725 ns                ;
; N/A                                     ; 99.74 MHz ( period = 10.026 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.752 ns                ;
; N/A                                     ; 99.84 MHz ( period = 10.016 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.747 ns                ;
; N/A                                     ; 99.90 MHz ( period = 10.010 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.744 ns                ;
; N/A                                     ; 100.06 MHz ( period = 9.994 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.736 ns                ;
; N/A                                     ; 100.10 MHz ( period = 9.990 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.734 ns                ;
; N/A                                     ; 100.12 MHz ( period = 9.988 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.733 ns                ;
; N/A                                     ; 100.66 MHz ( period = 9.934 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[14]     ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.679 ns                ;
; N/A                                     ; 101.94 MHz ( period = 9.810 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.644 ns                ;
; N/A                                     ; 102.08 MHz ( period = 9.796 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[15]     ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.637 ns                ;
; N/A                                     ; 102.31 MHz ( period = 9.774 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]      ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 102.35 MHz ( period = 9.770 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]     ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.597 ns                ;
; N/A                                     ; 102.61 MHz ( period = 9.746 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.585 ns                ;
; N/A                                     ; 102.80 MHz ( period = 9.728 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[3] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.685 ns                ;
; N/A                                     ; 103.09 MHz ( period = 9.700 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.589 ns                ;
; N/A                                     ; 103.52 MHz ( period = 9.660 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[1] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.617 ns                ;
; N/A                                     ; 103.52 MHz ( period = 9.660 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.617 ns                ;
; N/A                                     ; 103.55 MHz ( period = 9.657 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.614 ns                ;
; N/A                                     ; 103.57 MHz ( period = 9.655 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[5] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.612 ns                ;
; N/A                                     ; 103.64 MHz ( period = 9.649 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[2] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.606 ns                ;
; N/A                                     ; 103.67 MHz ( period = 9.646 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]      ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.539 ns                ;
; N/A                                     ; 103.89 MHz ( period = 9.626 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.552 ns                ;
; N/A                                     ; 103.99 MHz ( period = 9.616 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]      ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.524 ns                ;
; N/A                                     ; 104.34 MHz ( period = 9.584 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]     ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.504 ns                ;
; N/A                                     ; 105.11 MHz ( period = 9.514 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[1] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.471 ns                ;
; N/A                                     ; 105.11 MHz ( period = 9.514 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.471 ns                ;
; N/A                                     ; 105.15 MHz ( period = 9.510 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.467 ns                ;
; N/A                                     ; 105.15 MHz ( period = 9.510 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.494 ns                ;
; N/A                                     ; 105.17 MHz ( period = 9.508 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[5] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.465 ns                ;
; N/A                                     ; 105.23 MHz ( period = 9.503 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[2] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.460 ns                ;
; N/A                                     ; 106.16 MHz ( period = 9.420 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]      ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.422 ns                ;
; N/A                                     ; 106.34 MHz ( period = 9.404 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[1] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.361 ns                ;
; N/A                                     ; 106.35 MHz ( period = 9.403 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.360 ns                ;
; N/A                                     ; 106.38 MHz ( period = 9.400 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.357 ns                ;
; N/A                                     ; 106.41 MHz ( period = 9.398 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[5] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.355 ns                ;
; N/A                                     ; 106.43 MHz ( period = 9.396 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[2] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.353 ns                ;
; N/A                                     ; 106.68 MHz ( period = 9.374 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.399 ns                ;
; N/A                                     ; 107.20 MHz ( period = 9.328 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.403 ns                ;
; N/A                                     ; 107.76 MHz ( period = 9.280 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.352 ns                ;
; N/A                                     ; 107.96 MHz ( period = 9.263 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[1] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.220 ns                ;
; N/A                                     ; 107.96 MHz ( period = 9.263 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[6] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.220 ns                ;
; N/A                                     ; 108.00 MHz ( period = 9.259 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[4] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.216 ns                ;
; N/A                                     ; 108.03 MHz ( period = 9.257 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[5] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.214 ns                ;
; N/A                                     ; 108.10 MHz ( period = 9.251 ns )                    ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; simplecom_ro1:DC_inst|scounter:inst3|M_t_node[2] ; clockStepMode ; clockStepMode ; None                        ; None                      ; 1.208 ns                ;
; N/A                                     ; 108.30 MHz ( period = 9.234 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.356 ns                ;
; N/A                                     ; 109.39 MHz ( period = 9.142 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[4]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.310 ns                ;
; N/A                                     ; 109.43 MHz ( period = 9.138 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.308 ns                ;
; N/A                                     ; 109.48 MHz ( period = 9.134 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]     ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.306 ns                ;
; N/A                                     ; 110.06 MHz ( period = 9.086 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[4]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 110.40 MHz ( period = 9.058 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.268 ns                ;
; N/A                                     ; 110.45 MHz ( period = 9.054 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.266 ns                ;
; N/A                                     ; 110.57 MHz ( period = 9.044 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]      ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.261 ns                ;
; N/A                                     ; 111.06 MHz ( period = 9.004 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[2]      ; simplecom_ro1:DC_inst|reg:inst5|ac[2]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.264 ns                ;
; N/A                                     ; 111.33 MHz ( period = 8.982 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[2]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.253 ns                ;
; N/A                                     ; 112.46 MHz ( period = 8.892 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[1]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.208 ns                ;
; N/A                                     ; 112.49 MHz ( period = 8.890 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]     ; simplecom_ro1:DC_inst|reg:inst5|ac[11]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.184 ns                ;
; N/A                                     ; 112.82 MHz ( period = 8.864 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.171 ns                ;
; N/A                                     ; 112.89 MHz ( period = 8.858 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.168 ns                ;
; N/A                                     ; 112.92 MHz ( period = 8.856 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[4]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.167 ns                ;
; N/A                                     ; 113.61 MHz ( period = 8.802 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[1]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.163 ns                ;
; N/A                                     ; 114.18 MHz ( period = 8.758 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]     ; simplecom_ro1:DC_inst|addlogic:inst13|e          ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.091 ns                ;
; N/A                                     ; 115.37 MHz ( period = 8.668 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]      ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 4.073 ns                ;
; N/A                                     ; 118.06 MHz ( period = 8.470 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 3.974 ns                ;
; N/A                                     ; 121.30 MHz ( period = 8.244 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]     ; simplecom_ro1:DC_inst|reg:inst5|ac[10]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 3.861 ns                ;
; N/A                                     ; 121.83 MHz ( period = 8.208 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac[5]       ; simplecom_ro1:DC_inst|reg:inst5|pc[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.920 ns                ;
; N/A                                     ; 121.86 MHz ( period = 8.206 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]      ; simplecom_ro1:DC_inst|reg:inst5|ac[3]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 3.842 ns                ;
; N/A                                     ; 123.90 MHz ( period = 8.071 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac[5]       ; simplecom_ro1:DC_inst|reg:inst5|dr[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.833 ns                ;
; N/A                                     ; 124.19 MHz ( period = 8.052 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]     ; simplecom_ro1:DC_inst|reg:inst5|ac[12]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 3.765 ns                ;
; N/A                                     ; 124.44 MHz ( period = 8.036 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac[0]       ; simplecom_ro1:DC_inst|reg:inst5|pc[0]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.725 ns                ;
; N/A                                     ; 124.70 MHz ( period = 8.019 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac[0]       ; simplecom_ro1:DC_inst|reg:inst5|dr[0]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.758 ns                ;
; N/A                                     ; 124.88 MHz ( period = 8.008 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac[5]       ; simplecom_ro1:DC_inst|reg:inst5|ar[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.720 ns                ;
; N/A                                     ; 124.91 MHz ( period = 8.006 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|pc[5]       ; simplecom_ro1:DC_inst|reg:inst5|pc[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.745 ns                ;
; N/A                                     ; 125.06 MHz ( period = 7.996 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]      ; simplecom_ro1:DC_inst|reg:inst5|ac[4]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 3.737 ns                ;
; N/A                                     ; 125.11 MHz ( period = 7.993 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ar[4]       ; simplecom_ro1:DC_inst|reg:inst5|dr[4]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.788 ns                ;
; N/A                                     ; 125.55 MHz ( period = 7.965 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac[6]       ; simplecom_ro1:DC_inst|reg:inst5|dr[6]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.727 ns                ;
; N/A                                     ; 125.69 MHz ( period = 7.956 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]      ; simplecom_ro1:DC_inst|reg:inst5|ac[4]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 3.717 ns                ;
; N/A                                     ; 127.08 MHz ( period = 7.869 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|pc[5]       ; simplecom_ro1:DC_inst|reg:inst5|dr[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.658 ns                ;
; N/A                                     ; 127.28 MHz ( period = 7.857 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|dr[6]       ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.573 ns                ;
; N/A                                     ; 127.81 MHz ( period = 7.824 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]      ; simplecom_ro1:DC_inst|reg:inst5|ac[6]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 3.628 ns                ;
; N/A                                     ; 127.94 MHz ( period = 7.816 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|dr[0]       ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.532 ns                ;
; N/A                                     ; 128.11 MHz ( period = 7.806 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|pc[5]       ; simplecom_ro1:DC_inst|reg:inst5|ar[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.545 ns                ;
; N/A                                     ; 128.58 MHz ( period = 7.777 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac[8]       ; simplecom_ro1:DC_inst|reg:inst5|dr[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.516 ns                ;
; N/A                                     ; 128.95 MHz ( period = 7.755 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|dr[3]       ; simplecom_ro1:DC_inst|reg:inst5|ac[13]           ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.471 ns                ;
; N/A                                     ; 130.34 MHz ( period = 7.672 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]      ; simplecom_ro1:DC_inst|reg:inst5|ac[9]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 3.575 ns                ;
; N/A                                     ; 130.79 MHz ( period = 7.646 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]      ; simplecom_ro1:DC_inst|reg:inst5|ac[5]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 3.562 ns                ;
; N/A                                     ; 131.58 MHz ( period = 7.600 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac[0]       ; simplecom_ro1:DC_inst|reg:inst5|ar[0]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.289 ns                ;
; N/A                                     ; 132.21 MHz ( period = 7.564 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac2[1]      ; simplecom_ro1:DC_inst|reg:inst5|ac[0]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 3.544 ns                ;
; N/A                                     ; 133.24 MHz ( period = 7.505 ns )                    ; simplecom_ro1:DC_inst|reg:inst5|ac[8]       ; simplecom_ro1:DC_inst|reg:inst5|pc[8]            ; clockStepMode ; clockStepMode ; None                        ; None                      ; 7.194 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                             ;                                                  ;               ;               ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------+--------------------------------------------------+---------------+---------------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                                               ;
+------------------------------------------+---------------------------------------------------+-----------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                              ; To                                                  ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+---------------------------------------------------+-----------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|addlogic:inst13|e2          ; simplecom_ro1:DC_inst|reg:inst5|ac[15]              ; clk        ; clk      ; None                       ; None                       ; 2.381 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|addlogic:inst13|e2          ; simplecom_ro1:DC_inst|reg:inst5|ac[0]               ; clk        ; clk      ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 1.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]         ; clk        ; clk      ; None                       ; None                       ; 1.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]         ; clk        ; clk      ; None                       ; None                       ; 1.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]         ; clk        ; clk      ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]         ; clk        ; clk      ; None                       ; None                       ; 1.308 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst7|fgo           ; simplecom_ro1:DC_inst|inpoutp:inst7|r               ; clk        ; clk      ; None                       ; None                       ; 3.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]         ; clk        ; clk      ; None                       ; None                       ; 1.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[8]               ; clk        ; clk      ; None                       ; None                       ; 3.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 1.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]         ; clk        ; clk      ; None                       ; None                       ; 1.819 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]         ; clk        ; clk      ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]         ; clk        ; clk      ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]         ; clk        ; clk      ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]         ; clk        ; clk      ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]         ; clk        ; clk      ; None                       ; None                       ; 1.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]         ; clk        ; clk      ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]         ; clk        ; clk      ; None                       ; None                       ; 1.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 1.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]         ; clk        ; clk      ; None                       ; None                       ; 1.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 1.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[1]               ; clk        ; clk      ; None                       ; None                       ; 4.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[15]              ; clk        ; clk      ; None                       ; None                       ; 4.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4]         ; clk        ; clk      ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[13]              ; clk        ; clk      ; None                       ; None                       ; 4.442 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[10]              ; clk        ; clk      ; None                       ; None                       ; 4.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[9]               ; clk        ; clk      ; None                       ; None                       ; 4.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[11]              ; clk        ; clk      ; None                       ; None                       ; 4.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[6]               ; clk        ; clk      ; None                       ; None                       ; 4.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[0]               ; clk        ; clk      ; None                       ; None                       ; 4.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[2]               ; clk        ; clk      ; None                       ; None                       ; 4.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[7]               ; clk        ; clk      ; None                       ; None                       ; 4.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[3]               ; clk        ; clk      ; None                       ; None                       ; 4.584 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[11]              ; clk        ; clk      ; None                       ; None                       ; 4.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[3]               ; clk        ; clk      ; None                       ; None                       ; 4.636 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[9]               ; clk        ; clk      ; None                       ; None                       ; 4.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|addlogic:inst13|e2          ; simplecom_ro1:DC_inst|addlogic:inst13|e             ; clk        ; clk      ; None                       ; None                       ; 4.791 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[10]              ; clk        ; clk      ; None                       ; None                       ; 4.819 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[4]               ; clk        ; clk      ; None                       ; None                       ; 4.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[1]               ; clk        ; clk      ; None                       ; None                       ; 4.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[3]               ; clk        ; clk      ; None                       ; None                       ; 4.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[4]               ; clk        ; clk      ; None                       ; None                       ; 4.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|pc[5]               ; clk        ; clk      ; None                       ; None                       ; 4.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[11]              ; clk        ; clk      ; None                       ; None                       ; 4.974 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[7]               ; clk        ; clk      ; None                       ; None                       ; 5.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[5]               ; clk        ; clk      ; None                       ; None                       ; 5.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[0]               ; clk        ; clk      ; None                       ; None                       ; 5.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[2]               ; clk        ; clk      ; None                       ; None                       ; 5.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[5]               ; clk        ; clk      ; None                       ; None                       ; 5.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[7]               ; clk        ; clk      ; None                       ; None                       ; 5.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[9]               ; clk        ; clk      ; None                       ; None                       ; 5.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[10]              ; clk        ; clk      ; None                       ; None                       ; 5.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[14]              ; clk        ; clk      ; None                       ; None                       ; 5.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[0]               ; clk        ; clk      ; None                       ; None                       ; 5.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[12]              ; clk        ; clk      ; None                       ; None                       ; 5.388 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[6]               ; clk        ; clk      ; None                       ; None                       ; 5.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|inpoutp:inst7|r               ; clk        ; clk      ; None                       ; None                       ; 5.464 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[8]               ; clk        ; clk      ; None                       ; None                       ; 5.470 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[6]               ; clk        ; clk      ; None                       ; None                       ; 5.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[1]               ; clk        ; clk      ; None                       ; None                       ; 5.614 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[2]               ; clk        ; clk      ; None                       ; None                       ; 5.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ar[4]               ; clk        ; clk      ; None                       ; None                       ; 5.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|reg:inst5|ac[8]               ; clk        ; clk      ; None                       ; None                       ; 6.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|inst_stop    ; simplecom_ro1:DC_inst|addlogic:inst13|e             ; clk        ; clk      ; None                       ; None                       ; 6.036 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]       ; simplecom_ro1:DC_inst|inpoutp:inst7|r               ; clk        ; clk      ; None                       ; None                       ; 1.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|stepClkGen:inst8|step_node  ; simplecom_ro1:DC_inst|scounter:inst3|state          ; clk        ; clk      ; None                       ; None                       ; 1.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]       ; simplecom_ro1:DC_inst|inpoutp:inst7|r               ; clk        ; clk      ; None                       ; None                       ; 1.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]       ; simplecom_ro1:DC_inst|inpoutp:inst7|r               ; clk        ; clk      ; None                       ; None                       ; 1.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|stepClkGen:inst8|step_node  ; simplecom_ro1:DC_inst|scounter:inst3|step_clock     ; clk        ; clk      ; None                       ; None                       ; 1.939 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]       ; simplecom_ro1:DC_inst|inpoutp:inst7|r               ; clk        ; clk      ; None                       ; None                       ; 1.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[1] ; clk        ; clk      ; None                       ; None                       ; 1.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[2] ; clk        ; clk      ; None                       ; None                       ; 1.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[1] ; clk        ; clk      ; None                       ; None                       ; 1.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]              ; clk        ; clk      ; None                       ; None                       ; 0.651 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]             ; clk        ; clk      ; None                       ; None                       ; 0.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[15]            ; simplecom_ro1:DC_inst|reg:inst5|ac2[15]             ; clk        ; clk      ; None                       ; None                       ; 0.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; simplecom_ro1:DC_inst|reg:inst5|ac2[7]              ; clk        ; clk      ; None                       ; None                       ; 0.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[11]            ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]             ; clk        ; clk      ; None                       ; None                       ; 0.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; simplecom_ro1:DC_inst|reg:inst5|ac2[12]             ; clk        ; clk      ; None                       ; None                       ; 0.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[8]             ; simplecom_ro1:DC_inst|reg:inst5|ac2[8]              ; clk        ; clk      ; None                       ; None                       ; 0.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[13]            ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]             ; clk        ; clk      ; None                       ; None                       ; 0.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]              ; clk        ; clk      ; None                       ; None                       ; 0.668 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]              ; clk        ; clk      ; None                       ; None                       ; 0.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; simplecom_ro1:DC_inst|reg:inst5|ac2[14]             ; clk        ; clk      ; None                       ; None                       ; 0.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[1] ; clk        ; clk      ; None                       ; None                       ; 1.734 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[6] ; clk        ; clk      ; None                       ; None                       ; 1.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[3] ; clk        ; clk      ; None                       ; None                       ; 1.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[2] ; clk        ; clk      ; None                       ; None                       ; 1.778 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[4] ; clk        ; clk      ; None                       ; None                       ; 1.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[0] ; clk        ; clk      ; None                       ; None                       ; 1.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|state        ; simplecom_ro1:DC_inst|scounter:inst3|step_clock     ; clk        ; clk      ; None                       ; None                       ; 0.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst7|ien           ; simplecom_ro1:DC_inst|inpoutp:inst7|ien             ; clk        ; clk      ; None                       ; None                       ; 0.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[5] ; clk        ; clk      ; None                       ; None                       ; 1.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[2] ; clk        ; clk      ; None                       ; None                       ; 1.880 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ir[15]            ; simplecom_ro1:DC_inst|reg:inst5|i                   ; clk        ; clk      ; None                       ; None                       ; 0.888 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[6] ; clk        ; clk      ; None                       ; None                       ; 1.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[3] ; clk        ; clk      ; None                       ; None                       ; 1.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[4] ; clk        ; clk      ; None                       ; None                       ; 1.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[0] ; clk        ; clk      ; None                       ; None                       ; 1.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[6] ; clk        ; clk      ; None                       ; None                       ; 2.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[3] ; clk        ; clk      ; None                       ; None                       ; 2.029 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[5] ; clk        ; clk      ; None                       ; None                       ; 2.034 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|clk2         ; simplecom_ro1:DC_inst|scounter:inst3|clk2           ; clk        ; clk      ; None                       ; None                       ; 1.014 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[7] ; clk        ; clk      ; None                       ; None                       ; 2.058 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|hlt_stop     ; simplecom_ro1:DC_inst|scounter:inst3|hlt_stop       ; clk        ; clk      ; None                       ; None                       ; 1.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|addlogic:inst13|e           ; simplecom_ro1:DC_inst|addlogic:inst13|e             ; clk        ; clk      ; None                       ; None                       ; 1.045 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[4] ; clk        ; clk      ; None                       ; None                       ; 2.000 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[0] ; clk        ; clk      ; None                       ; None                       ; 2.051 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[3]             ; simplecom_ro1:DC_inst|reg:inst5|dr[3]               ; clk        ; clk      ; None                       ; None                       ; 1.112 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; simplecom_ro1:DC_inst|reg:inst5|dr[1]               ; clk        ; clk      ; None                       ; None                       ; 1.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[12]            ; simplecom_ro1:DC_inst|reg:inst5|dr[12]              ; clk        ; clk      ; None                       ; None                       ; 1.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[5] ; clk        ; clk      ; None                       ; None                       ; 2.145 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[2]             ; simplecom_ro1:DC_inst|reg:inst5|dr[2]               ; clk        ; clk      ; None                       ; None                       ; 1.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[6]             ; simplecom_ro1:DC_inst|reg:inst5|dr[6]               ; clk        ; clk      ; None                       ; None                       ; 1.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[8]             ; simplecom_ro1:DC_inst|reg:inst5|dr[8]               ; clk        ; clk      ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[11]            ; simplecom_ro1:DC_inst|reg:inst5|dr[11]              ; clk        ; clk      ; None                       ; None                       ; 1.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[13]            ; simplecom_ro1:DC_inst|reg:inst5|dr[13]              ; clk        ; clk      ; None                       ; None                       ; 1.128 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[7] ; clk        ; clk      ; None                       ; None                       ; 2.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; simplecom_ro1:DC_inst|reg:inst5|dr[4]               ; clk        ; clk      ; None                       ; None                       ; 1.261 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[10]            ; simplecom_ro1:DC_inst|reg:inst5|dr[10]              ; clk        ; clk      ; None                       ; None                       ; 1.275 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[5]             ; simplecom_ro1:DC_inst|reg:inst5|dr[5]               ; clk        ; clk      ; None                       ; None                       ; 1.276 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[14]            ; simplecom_ro1:DC_inst|reg:inst5|dr[14]              ; clk        ; clk      ; None                       ; None                       ; 1.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[7]             ; simplecom_ro1:DC_inst|reg:inst5|dr[7]               ; clk        ; clk      ; None                       ; None                       ; 1.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[9]             ; simplecom_ro1:DC_inst|reg:inst5|dr[9]               ; clk        ; clk      ; None                       ; None                       ; 1.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[15]            ; simplecom_ro1:DC_inst|reg:inst5|dr[15]              ; clk        ; clk      ; None                       ; None                       ; 1.283 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|dr[0]             ; simplecom_ro1:DC_inst|reg:inst5|dr[0]               ; clk        ; clk      ; None                       ; None                       ; 1.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst7|r             ; simplecom_ro1:DC_inst|inpoutp:inst7|r               ; clk        ; clk      ; None                       ; None                       ; 1.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; simplecom_ro1:DC_inst|regOut:inst10|register_led[7] ; clk        ; clk      ; None                       ; None                       ; 2.312 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]              ; clk        ; clk      ; None                       ; None                       ; 1.308 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[3]             ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]              ; clk        ; clk      ; None                       ; None                       ; 1.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[3]            ; simplecom_ro1:DC_inst|reg:inst5|ac[4]               ; clk        ; clk      ; None                       ; None                       ; 1.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[15]           ; simplecom_ro1:DC_inst|reg:inst5|ac[15]              ; clk        ; clk      ; None                       ; None                       ; 1.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[13]           ; simplecom_ro1:DC_inst|reg:inst5|ac[13]              ; clk        ; clk      ; None                       ; None                       ; 1.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[6]            ; simplecom_ro1:DC_inst|reg:inst5|ac[6]               ; clk        ; clk      ; None                       ; None                       ; 1.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac[0]             ; simplecom_ro1:DC_inst|reg:inst5|ac2[0]              ; clk        ; clk      ; None                       ; None                       ; 1.402 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[10]           ; simplecom_ro1:DC_inst|reg:inst5|ac[10]              ; clk        ; clk      ; None                       ; None                       ; 1.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[11]           ; simplecom_ro1:DC_inst|reg:inst5|ac[11]              ; clk        ; clk      ; None                       ; None                       ; 1.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]            ; simplecom_ro1:DC_inst|reg:inst5|ac[6]               ; clk        ; clk      ; None                       ; None                       ; 1.459 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[5]            ; simplecom_ro1:DC_inst|reg:inst5|ac[5]               ; clk        ; clk      ; None                       ; None                       ; 1.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]            ; simplecom_ro1:DC_inst|reg:inst5|ac[9]               ; clk        ; clk      ; None                       ; None                       ; 1.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]      ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]        ; clk        ; clk      ; None                       ; None                       ; 0.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2]      ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2]        ; clk        ; clk      ; None                       ; None                       ; 0.841 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0]      ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0]        ; clk        ; clk      ; None                       ; None                       ; 0.847 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[14]           ; simplecom_ro1:DC_inst|reg:inst5|ac[14]              ; clk        ; clk      ; None                       ; None                       ; 1.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[9]            ; simplecom_ro1:DC_inst|reg:inst5|ac[10]              ; clk        ; clk      ; None                       ; None                       ; 1.605 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|reg:inst5|ac2[4]            ; simplecom_ro1:DC_inst|reg:inst5|ac[4]               ; clk        ; clk      ; None                       ; None                       ; 1.606 ns                 ;
+------------------------------------------+---------------------------------------------------+-----------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clockStepMode'                                                                                                                                                                                                                                     ;
+------------------------------------------+---------------------------------------------------+---------------------------------------------+---------------+---------------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                              ; To                                          ; From Clock    ; To Clock      ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+---------------------------------------------------+---------------------------------------------+---------------+---------------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[4] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 1.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[0] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 1.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[3] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 1.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[1] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2]       ; simplecom_ro1:DC_inst|scounter:inst3|cnt[2] ; clockStepMode ; clockStepMode ; None                       ; None                       ; 1.308 ns                 ;
+------------------------------------------+---------------------------------------------------+---------------------------------------------+---------------+---------------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------+---------------------------------------------------+---------------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From                ; To                                                ; To Clock      ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------+---------------------------------------------------+---------------+
; N/A                                     ; None                                                ; 8.521 ns   ; outr_ld             ; simplecom_ro1:DC_inst|inpoutp:inst7|output[6]     ; clk           ;
; N/A                                     ; None                                                ; 8.521 ns   ; outr_ld             ; simplecom_ro1:DC_inst|inpoutp:inst7|output[5]     ; clk           ;
; N/A                                     ; None                                                ; 8.521 ns   ; outr_ld             ; simplecom_ro1:DC_inst|inpoutp:inst7|output[4]     ; clk           ;
; N/A                                     ; None                                                ; 8.521 ns   ; outr_ld             ; simplecom_ro1:DC_inst|inpoutp:inst7|output[7]     ; clk           ;
; N/A                                     ; None                                                ; 8.521 ns   ; outr_ld             ; simplecom_ro1:DC_inst|inpoutp:inst7|output[2]     ; clk           ;
; N/A                                     ; None                                                ; 8.521 ns   ; outr_ld             ; simplecom_ro1:DC_inst|inpoutp:inst7|output[3]     ; clk           ;
; N/A                                     ; None                                                ; 8.521 ns   ; outr_ld             ; simplecom_ro1:DC_inst|inpoutp:inst7|output[1]     ; clk           ;
; N/A                                     ; None                                                ; 8.055 ns   ; outr_ld             ; simplecom_ro1:DC_inst|inpoutp:inst7|output[0]     ; clk           ;
; N/A                                     ; None                                                ; 6.414 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clk           ;
; N/A                                     ; None                                                ; 6.092 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clk           ;
; N/A                                     ; None                                                ; 6.076 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.962 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clk           ;
; N/A                                     ; None                                                ; 5.955 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[5]             ; clk           ;
; N/A                                     ; None                                                ; 5.892 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|ar[5]             ; clk           ;
; N/A                                     ; None                                                ; 5.871 ns   ; outr_ld             ; simplecom_ro1:DC_inst|inpoutp:inst7|fgo           ; clk           ;
; N/A                                     ; None                                                ; 5.819 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clk           ;
; N/A                                     ; None                                                ; 5.754 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.687 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; clk           ;
; N/A                                     ; None                                                ; 5.624 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.623 ns   ; keyIn[11]           ; simplecom_ro1:DC_inst|inpoutp:inst7|fgi           ; clk           ;
; N/A                                     ; None                                                ; 5.617 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.615 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clk           ;
; N/A                                     ; None                                                ; 5.588 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clk           ;
; N/A                                     ; None                                                ; 5.588 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clk           ;
; N/A                                     ; None                                                ; 5.554 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|ar[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.546 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; clk           ;
; N/A                                     ; None                                                ; 5.544 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[11]            ; clk           ;
; N/A                                     ; None                                                ; 5.530 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[8]             ; clk           ;
; N/A                                     ; None                                                ; 5.481 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.462 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clk           ;
; N/A                                     ; None                                                ; 5.436 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clk           ;
; N/A                                     ; None                                                ; 5.407 ns   ; x[3]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clk           ;
; N/A                                     ; None                                                ; 5.400 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[13]            ; clk           ;
; N/A                                     ; None                                                ; 5.396 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clk           ;
; N/A                                     ; None                                                ; 5.390 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; clk           ;
; N/A                                     ; None                                                ; 5.386 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clk           ;
; N/A                                     ; None                                                ; 5.368 ns   ; x[1]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clk           ;
; N/A                                     ; None                                                ; 5.368 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clk           ;
; N/A                                     ; None                                                ; 5.358 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[15]            ; clk           ;
; N/A                                     ; None                                                ; 5.349 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.293 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clk           ;
; N/A                                     ; None                                                ; 5.277 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.250 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.250 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clockStepMode ;
; N/A                                     ; None                                                ; 5.208 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; clockStepMode ;
; N/A                                     ; None                                                ; 5.206 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[11]            ; clockStepMode ;
; N/A                                     ; None                                                ; 5.192 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[8]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.156 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|dr[5]             ; clk           ;
; N/A                                     ; None                                                ; 5.124 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.098 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.093 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clk           ;
; N/A                                     ; None                                                ; 5.093 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|ar[5]             ; clk           ;
; N/A                                     ; None                                                ; 5.093 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; clk           ;
; N/A                                     ; None                                                ; 5.069 ns   ; x[3]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.062 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[13]            ; clockStepMode ;
; N/A                                     ; None                                                ; 5.058 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clockStepMode ;
; N/A                                     ; None                                                ; 5.052 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.048 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.038 ns   ; cb[2]               ; simplecom_ro1:DC_inst|inpoutp:inst7|output[2]     ; clk           ;
; N/A                                     ; None                                                ; 5.030 ns   ; x[1]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.030 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clockStepMode ;
; N/A                                     ; None                                                ; 5.020 ns   ; c_com               ; simplecom_ro1:DC_inst|reg:inst5|ac[15]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.994 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clk           ;
; N/A                                     ; None                                                ; 4.994 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clk           ;
; N/A                                     ; None                                                ; 4.983 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clk           ;
; N/A                                     ; None                                                ; 4.955 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.952 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; clk           ;
; N/A                                     ; None                                                ; 4.950 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[11]            ; clk           ;
; N/A                                     ; None                                                ; 4.936 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[8]             ; clk           ;
; N/A                                     ; None                                                ; 4.915 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; clk           ;
; N/A                                     ; None                                                ; 4.878 ns   ; x[7]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.867 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.841 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.819 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|pc[1]             ; clk           ;
; N/A                                     ; None                                                ; 4.818 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.818 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|dr[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.807 ns   ; keyIn[6]            ; simplecom_ro1:DC_inst|inpoutp:inst7|fgi           ; clk           ;
; N/A                                     ; None                                                ; 4.806 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[13]            ; clk           ;
; N/A                                     ; None                                                ; 4.802 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clk           ;
; N/A                                     ; None                                                ; 4.796 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; clk           ;
; N/A                                     ; None                                                ; 4.792 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clk           ;
; N/A                                     ; None                                                ; 4.764 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[15]            ; clk           ;
; N/A                                     ; None                                                ; 4.755 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.755 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|ar[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.755 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.754 ns   ; cb[3]               ; simplecom_ro1:DC_inst|inpoutp:inst7|output[3]     ; clk           ;
; N/A                                     ; None                                                ; 4.719 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clk           ;
; N/A                                     ; None                                                ; 4.719 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clk           ;
; N/A                                     ; None                                                ; 4.708 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.697 ns   ; keyIn[5]            ; simplecom_ro1:DC_inst|inpoutp:inst7|fgi           ; clk           ;
; N/A                                     ; None                                                ; 4.679 ns   ; keyIn[11]           ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]      ; clk           ;
; N/A                                     ; None                                                ; 4.677 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; clk           ;
; N/A                                     ; None                                                ; 4.675 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[11]            ; clk           ;
; N/A                                     ; None                                                ; 4.663 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.661 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[8]             ; clk           ;
; N/A                                     ; None                                                ; 4.656 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.656 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.645 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.637 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.634 ns   ; x[4]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.614 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.612 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[11]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.609 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clk           ;
; N/A                                     ; None                                                ; 4.609 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clk           ;
; N/A                                     ; None                                                ; 4.598 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[8]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.577 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.567 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; clk           ;
; N/A                                     ; None                                                ; 4.565 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[11]            ; clk           ;
; N/A                                     ; None                                                ; 4.556 ns   ; x[7]                ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clk           ;
; N/A                                     ; None                                                ; 4.553 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[2]             ; clk           ;
; N/A                                     ; None                                                ; 4.551 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[8]             ; clk           ;
; N/A                                     ; None                                                ; 4.540 ns   ; x[7]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.531 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[13]            ; clk           ;
; N/A                                     ; None                                                ; 4.529 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.527 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clk           ;
; N/A                                     ; None                                                ; 4.527 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[7]             ; clk           ;
; N/A                                     ; None                                                ; 4.521 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; clk           ;
; N/A                                     ; None                                                ; 4.517 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clk           ;
; N/A                                     ; None                                                ; 4.503 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.503 ns   ; c_and               ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clk           ;
; N/A                                     ; None                                                ; 4.489 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[15]            ; clk           ;
; N/A                                     ; None                                                ; 4.484 ns   ; keyIn[3]            ; simplecom_ro1:DC_inst|inpoutp:inst7|fgi           ; clk           ;
; N/A                                     ; None                                                ; 4.481 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|pc[1]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.480 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.468 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; clk           ;
; N/A                                     ; None                                                ; 4.468 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[13]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.464 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.458 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.455 ns   ; x[3]                ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.454 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.452 ns   ; cb[1]               ; simplecom_ro1:DC_inst|inpoutp:inst7|output[1]     ; clk           ;
; N/A                                     ; None                                                ; 4.451 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|dr[0]             ; clk           ;
; N/A                                     ; None                                                ; 4.429 ns   ; x[3]                ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.426 ns   ; c_add               ; simplecom_ro1:DC_inst|reg:inst5|ac[15]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.421 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[13]            ; clk           ;
; N/A                                     ; None                                                ; 4.419 ns   ; x[7]                ; simplecom_ro1:DC_inst|reg:inst5|dr[5]             ; clk           ;
; N/A                                     ; None                                                ; 4.417 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clk           ;
; N/A                                     ; None                                                ; 4.416 ns   ; x[1]                ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.411 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; clk           ;
; N/A                                     ; None                                                ; 4.407 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clk           ;
; N/A                                     ; None                                                ; 4.400 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clk           ;
; N/A                                     ; None                                                ; 4.390 ns   ; x[1]                ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.388 ns   ; cb[6]               ; simplecom_ro1:DC_inst|inpoutp:inst7|output[6]     ; clk           ;
; N/A                                     ; None                                                ; 4.381 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.381 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.379 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[15]            ; clk           ;
; N/A                                     ; None                                                ; 4.370 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.356 ns   ; x[7]                ; simplecom_ro1:DC_inst|reg:inst5|ar[5]             ; clk           ;
; N/A                                     ; None                                                ; 4.354 ns   ; cb[0]               ; simplecom_ro1:DC_inst|inpoutp:inst7|output[0]     ; clk           ;
; N/A                                     ; None                                                ; 4.339 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.337 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[11]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.325 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.323 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[8]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.320 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; clk           ;
; N/A                                     ; None                                                ; 4.299 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.296 ns   ; x[4]                ; simplecom_ro1:DC_inst|reg:inst5|dr[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.279 ns   ; keyIn[14]           ; simplecom_ro1:DC_inst|inpoutp:inst7|fgi           ; clk           ;
; N/A                                     ; None                                                ; 4.277 ns   ; x[7]                ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; clk           ;
; N/A                                     ; None                                                ; 4.271 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.271 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.263 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|dr[5]             ; clk           ;
; N/A                                     ; None                                                ; 4.260 ns   ; x[7]                ; simplecom_ro1:DC_inst|reg:inst5|dr[0]             ; clk           ;
; N/A                                     ; None                                                ; 4.250 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|pc[2]             ; clk           ;
; N/A                                     ; None                                                ; 4.239 ns   ; sc_clr              ; simplecom_ro1:DC_inst|scounter:inst3|delay_sc_clr ; clk           ;
; N/A                                     ; None                                                ; 4.237 ns   ; instructionStepMode ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clk           ;
; N/A                                     ; None                                                ; 4.229 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.228 ns   ; keyIn[13]           ; simplecom_ro1:DC_inst|inpoutp:inst7|fgi           ; clk           ;
; N/A                                     ; None                                                ; 4.228 ns   ; c_and               ; simplecom_ro1:DC_inst|reg:inst5|ac[4]             ; clk           ;
; N/A                                     ; None                                                ; 4.227 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[11]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.224 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|pc[1]             ; clk           ;
; N/A                                     ; None                                                ; 4.218 ns   ; x[7]                ; simplecom_ro1:DC_inst|reg:inst5|pc[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.215 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[2]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.213 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[8]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.200 ns   ; x[2]                ; simplecom_ro1:DC_inst|reg:inst5|ar[5]             ; clk           ;
; N/A                                     ; None                                                ; 4.193 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[13]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.189 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.189 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[7]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.183 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.179 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.165 ns   ; c_and               ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.161 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; clk           ;
; N/A                                     ; None                                                ; 4.151 ns   ; c_shr               ; simplecom_ro1:DC_inst|reg:inst5|ac[15]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.130 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.129 ns   ; c_and               ; simplecom_ro1:DC_inst|reg:inst5|ac[9]             ; clk           ;
; N/A                                     ; None                                                ; 4.129 ns   ; c_and               ; simplecom_ro1:DC_inst|reg:inst5|ac[10]            ; clk           ;
; N/A                                     ; None                                                ; 4.117 ns   ; x[3]                ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.116 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; clk           ;
; N/A                                     ; None                                                ; 4.113 ns   ; x[5]                ; simplecom_ro1:DC_inst|reg:inst5|dr[0]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.106 ns   ; cb[7]               ; simplecom_ro1:DC_inst|inpoutp:inst7|output[7]     ; clk           ;
; N/A                                     ; None                                                ; 4.103 ns   ; x[6]                ; simplecom_ro1:DC_inst|reg:inst5|dr[6]             ; clk           ;
; N/A                                     ; None                                                ; 4.091 ns   ; x[3]                ; simplecom_ro1:DC_inst|reg:inst5|pc[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.087 ns   ; c_and               ; simplecom_ro1:DC_inst|reg:inst5|ac[12]            ; clk           ;
; N/A                                     ; None                                                ; 4.085 ns   ; c_and               ; simplecom_ro1:DC_inst|reg:inst5|ac[11]            ; clk           ;
; N/A                                     ; None                                                ; 4.083 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[13]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.081 ns   ; x[7]                ; simplecom_ro1:DC_inst|reg:inst5|dr[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.079 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[14]            ; clockStepMode ;
; N/A                                     ; None                                                ; 4.078 ns   ; x[1]                ; simplecom_ro1:DC_inst|reg:inst5|ar[4]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.073 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[5]             ; clockStepMode ;
; N/A                                     ; None                                                ; 4.071 ns   ; c_and               ; simplecom_ro1:DC_inst|reg:inst5|ac[8]             ; clk           ;
; N/A                                     ; None                                                ; 4.069 ns   ; c_dr                ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; clockStepMode ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                     ;                                                   ;               ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------+---------------------------------------------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------------+------------------+---------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                              ; To               ; From Clock    ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------------+------------------+---------------+
; N/A                                     ; None                                                ; 31.211 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 30.881 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 30.685 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 30.651 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 30.501 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 30.483 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 30.461 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 30.440 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 30.362 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 30.355 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 30.131 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 30.125 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 30.125 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 30.110 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 30.017 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 29.975 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 29.957 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 29.901 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 29.880 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 29.836 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 29.795 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 29.759 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 29.751 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 29.733 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 29.730 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 29.712 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 29.612 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 29.591 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 29.565 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 29.491 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 29.429 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 29.415 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 29.397 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 29.276 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 29.267 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 29.246 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 29.199 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 29.049 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 29.031 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 29.014 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0]      ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 28.983 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[9]  ; clockStepMode ;
; N/A                                     ; None                                                ; 28.962 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[9]  ; clockStepMode ;
; N/A                                     ; None                                                ; 28.931 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 28.910 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 28.699 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0]      ; selected_reg[3]  ; clk           ;
; N/A                                     ; None                                                ; 28.677 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0]      ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 28.653 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[11] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.647 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[9]  ; clockStepMode ;
; N/A                                     ; None                                                ; 28.632 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[11] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.571 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0]      ; selected_reg[4]  ; clk           ;
; N/A                                     ; None                                                ; 28.565 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 28.423 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[14] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.402 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[14] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.374 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 28.317 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[11] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.310 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1]      ; selected_reg[6]  ; clk           ;
; N/A                                     ; None                                                ; 28.304 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[31] ; clk           ;
; N/A                                     ; None                                                ; 28.286 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[28] ; clk           ;
; N/A                                     ; None                                                ; 28.285 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1]      ; selected_reg[7]  ; clk           ;
; N/A                                     ; None                                                ; 28.273 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.273 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1]      ; selected_reg[5]  ; clk           ;
; N/A                                     ; None                                                ; 28.255 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.252 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.234 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.134 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[10] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.113 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[10] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.087 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[14] ; clockStepMode ;
; N/A                                     ; None                                                ; 28.044 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 28.036 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1]      ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 27.972 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 27.937 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 27.919 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 27.881 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 27.870 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[29] ; clk           ;
; N/A                                     ; None                                                ; 27.864 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[27] ; clk           ;
; N/A                                     ; None                                                ; 27.863 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[30] ; clk           ;
; N/A                                     ; None                                                ; 27.855 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[25] ; clk           ;
; N/A                                     ; None                                                ; 27.846 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[26] ; clk           ;
; N/A                                     ; None                                                ; 27.814 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 27.798 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[10] ; clockStepMode ;
; N/A                                     ; None                                                ; 27.789 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[7]             ; selected_reg[12] ; clockStepMode ;
; N/A                                     ; None                                                ; 27.768 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[7]             ; selected_reg[12] ; clockStepMode ;
; N/A                                     ; None                                                ; 27.763 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0]      ; selected_reg[6]  ; clk           ;
; N/A                                     ; None                                                ; 27.744 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 27.737 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1]      ; selected_reg[3]  ; clk           ;
; N/A                                     ; None                                                ; 27.728 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0]      ; selected_reg[7]  ; clk           ;
; N/A                                     ; None                                                ; 27.718 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[31] ; clk           ;
; N/A                                     ; None                                                ; 27.717 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0]      ; selected_reg[5]  ; clk           ;
; N/A                                     ; None                                                ; 27.714 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1]      ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 27.700 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[28] ; clk           ;
; N/A                                     ; None                                                ; 27.664 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 27.657 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[3]  ; clk           ;
; N/A                                     ; None                                                ; 27.646 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 27.635 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 27.586 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1]      ; selected_reg[4]  ; clk           ;
; N/A                                     ; None                                                ; 27.566 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[3]  ; clk           ;
; N/A                                     ; None                                                ; 27.544 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 27.529 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[4]  ; clk           ;
; N/A                                     ; None                                                ; 27.525 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 27.453 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[7]             ; selected_reg[12] ; clockStepMode ;
; N/A                                     ; None                                                ; 27.438 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[4]  ; clk           ;
; N/A                                     ; None                                                ; 27.432 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]      ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 27.423 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 27.418 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[31] ; clk           ;
; N/A                                     ; None                                                ; 27.400 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[28] ; clk           ;
; N/A                                     ; None                                                ; 27.284 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[29] ; clk           ;
; N/A                                     ; None                                                ; 27.278 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[27] ; clk           ;
; N/A                                     ; None                                                ; 27.277 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[30] ; clk           ;
; N/A                                     ; None                                                ; 27.269 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[25] ; clk           ;
; N/A                                     ; None                                                ; 27.266 ns  ; simplecom_ro1:DC_inst|reg:inst5|tr[13]            ; selected_reg[31] ; clk           ;
; N/A                                     ; None                                                ; 27.260 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[26] ; clk           ;
; N/A                                     ; None                                                ; 27.248 ns  ; simplecom_ro1:DC_inst|reg:inst5|tr[13]            ; selected_reg[28] ; clk           ;
; N/A                                     ; None                                                ; 27.192 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2]      ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 27.188 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 27.180 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 27.148 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2]      ; selected_reg[6]  ; clk           ;
; N/A                                     ; None                                                ; 27.143 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]      ; selected_reg[6]  ; clk           ;
; N/A                                     ; None                                                ; 27.139 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[0]             ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 27.132 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]      ; selected_reg[3]  ; clk           ;
; N/A                                     ; None                                                ; 27.117 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2]      ; selected_reg[7]  ; clk           ;
; N/A                                     ; None                                                ; 27.111 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]      ; selected_reg[7]  ; clk           ;
; N/A                                     ; None                                                ; 27.109 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]      ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 27.105 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2]      ; selected_reg[5]  ; clk           ;
; N/A                                     ; None                                                ; 27.100 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]      ; selected_reg[5]  ; clk           ;
; N/A                                     ; None                                                ; 27.064 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; selected_reg[6]  ; clk           ;
; N/A                                     ; None                                                ; 27.043 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[13] ; clk           ;
; N/A                                     ; None                                                ; 27.039 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; selected_reg[7]  ; clk           ;
; N/A                                     ; None                                                ; 27.027 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; selected_reg[5]  ; clk           ;
; N/A                                     ; None                                                ; 27.024 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[15] ; clk           ;
; N/A                                     ; None                                                ; 26.985 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3]      ; selected_reg[4]  ; clk           ;
; N/A                                     ; None                                                ; 26.984 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[29] ; clk           ;
; N/A                                     ; None                                                ; 26.978 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[27] ; clk           ;
; N/A                                     ; None                                                ; 26.977 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[30] ; clk           ;
; N/A                                     ; None                                                ; 26.969 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[25] ; clk           ;
; N/A                                     ; None                                                ; 26.960 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[26] ; clk           ;
; N/A                                     ; None                                                ; 26.928 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[23] ; clk           ;
; N/A                                     ; None                                                ; 26.926 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[18] ; clk           ;
; N/A                                     ; None                                                ; 26.925 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[22] ; clk           ;
; N/A                                     ; None                                                ; 26.896 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[9]  ; clockStepMode ;
; N/A                                     ; None                                                ; 26.890 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[10] ; clk           ;
; N/A                                     ; None                                                ; 26.885 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2]      ; selected_reg[3]  ; clk           ;
; N/A                                     ; None                                                ; 26.862 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2]      ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 26.832 ns  ; simplecom_ro1:DC_inst|reg:inst5|tr[13]            ; selected_reg[29] ; clk           ;
; N/A                                     ; None                                                ; 26.826 ns  ; simplecom_ro1:DC_inst|reg:inst5|tr[13]            ; selected_reg[27] ; clk           ;
; N/A                                     ; None                                                ; 26.825 ns  ; simplecom_ro1:DC_inst|reg:inst5|tr[13]            ; selected_reg[30] ; clk           ;
; N/A                                     ; None                                                ; 26.824 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[0]             ; selected_reg[3]  ; clk           ;
; N/A                                     ; None                                                ; 26.817 ns  ; simplecom_ro1:DC_inst|reg:inst5|tr[13]            ; selected_reg[25] ; clk           ;
; N/A                                     ; None                                                ; 26.808 ns  ; simplecom_ro1:DC_inst|reg:inst5|tr[13]            ; selected_reg[26] ; clk           ;
; N/A                                     ; None                                                ; 26.802 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[0]             ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 26.790 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 26.767 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 26.747 ns  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2]      ; selected_reg[4]  ; clk           ;
; N/A                                     ; None                                                ; 26.721 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[6]  ; clk           ;
; N/A                                     ; None                                                ; 26.696 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[0]             ; selected_reg[4]  ; clk           ;
; N/A                                     ; None                                                ; 26.686 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[7]  ; clk           ;
; N/A                                     ; None                                                ; 26.678 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[7]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 26.675 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[5]  ; clk           ;
; N/A                                     ; None                                                ; 26.630 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[6]  ; clk           ;
; N/A                                     ; None                                                ; 26.627 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 26.620 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[23] ; clk           ;
; N/A                                     ; None                                                ; 26.618 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[18] ; clk           ;
; N/A                                     ; None                                                ; 26.617 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[22] ; clk           ;
; N/A                                     ; None                                                ; 26.613 ns  ; simplecom_ro1:DC_inst|reg:inst5|tr[7]             ; selected_reg[9]  ; clk           ;
; N/A                                     ; None                                                ; 26.595 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[7]  ; clk           ;
; N/A                                     ; None                                                ; 26.584 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[5]  ; clk           ;
; N/A                                     ; None                                                ; 26.566 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[11] ; clockStepMode ;
; N/A                                     ; None                                                ; 26.549 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[12] ; clk           ;
; N/A                                     ; None                                                ; 26.531 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[19] ; clk           ;
; N/A                                     ; None                                                ; 26.527 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[20] ; clk           ;
; N/A                                     ; None                                                ; 26.491 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; selected_reg[3]  ; clk           ;
; N/A                                     ; None                                                ; 26.488 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[0]             ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 26.475 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[23] ; clk           ;
; N/A                                     ; None                                                ; 26.473 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[18] ; clk           ;
; N/A                                     ; None                                                ; 26.472 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[22] ; clk           ;
; N/A                                     ; None                                                ; 26.468 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 26.453 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[21] ; clk           ;
; N/A                                     ; None                                                ; 26.446 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 26.356 ns  ; simplecom_ro1:DC_inst|reg:inst5|tr[0]             ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 26.348 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[7]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 26.340 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[1]             ; selected_reg[4]  ; clk           ;
; N/A                                     ; None                                                ; 26.336 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[14] ; clockStepMode ;
; N/A                                     ; None                                                ; 26.306 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 26.283 ns  ; simplecom_ro1:DC_inst|reg:inst5|tr[7]             ; selected_reg[11] ; clk           ;
; N/A                                     ; None                                                ; 26.266 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[6]             ; selected_reg[9]  ; clockStepMode ;
; N/A                                     ; None                                                ; 26.223 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[19] ; clk           ;
; N/A                                     ; None                                                ; 26.219 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[20] ; clk           ;
; N/A                                     ; None                                                ; 26.211 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 26.186 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[13] ; clockStepMode ;
; N/A                                     ; None                                                ; 26.173 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[0]             ; selected_reg[3]  ; clk           ;
; N/A                                     ; None                                                ; 26.168 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[1] ; selected_reg[17] ; clk           ;
; N/A                                     ; None                                                ; 26.168 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[7]             ; selected_reg[15] ; clockStepMode ;
; N/A                                     ; None                                                ; 26.151 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[0]             ; selected_reg[2]  ; clk           ;
; N/A                                     ; None                                                ; 26.145 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[2] ; selected_reg[21] ; clk           ;
; N/A                                     ; None                                                ; 26.133 ns  ; simplecom_ro1:DC_inst|reg:inst5|ar[0]             ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 26.118 ns  ; simplecom_ro1:DC_inst|reg:inst5|dr[7]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 26.100 ns  ; simplecom_ro1:DC_inst|reg:inst5|pc[0]             ; selected_reg[1]  ; clk           ;
; N/A                                     ; None                                                ; 26.078 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[19] ; clk           ;
; N/A                                     ; None                                                ; 26.074 ns  ; simplecom_ro1:DC_inst|regOut:inst10|reg_select[0] ; selected_reg[20] ; clk           ;
; N/A                                     ; None                                                ; 26.071 ns  ; simplecom_ro1:DC_inst|reg:inst5|ac[6]             ; selected_reg[14] ; clk           ;
; N/A                                     ; None                                                ; 26.066 ns  ; simplecom_ro1:DC_inst|reg:inst5|ir[6]             ; selected_reg[13] ; clk           ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                                   ;                  ;               ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------------+------------------+---------------+


+---------------------------------------------------------------------------------------+
; tpd                                                                                   ;
+-------+-------------------+-----------------+---------------------+-------------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From                ; To                ;
+-------+-------------------+-----------------+---------------------+-------------------+
; N/A   ; None              ; 19.769 ns       ; x[6]                ; cb[5]             ;
; N/A   ; None              ; 18.993 ns       ; x[6]                ; cb[4]             ;
; N/A   ; None              ; 18.970 ns       ; x[5]                ; cb[5]             ;
; N/A   ; None              ; 18.907 ns       ; x[6]                ; cb[1]             ;
; N/A   ; None              ; 18.725 ns       ; x[4]                ; cb[14]            ;
; N/A   ; None              ; 18.725 ns       ; x[4]                ; cb[13]            ;
; N/A   ; None              ; 18.614 ns       ; x[2]                ; cb[14]            ;
; N/A   ; None              ; 18.614 ns       ; x[2]                ; cb[13]            ;
; N/A   ; None              ; 18.610 ns       ; x[5]                ; cb[0]             ;
; N/A   ; None              ; 18.481 ns       ; x[1]                ; cb[14]            ;
; N/A   ; None              ; 18.481 ns       ; x[1]                ; cb[13]            ;
; N/A   ; None              ; 18.419 ns       ; x[7]                ; cb[0]             ;
; N/A   ; None              ; 18.398 ns       ; x[2]                ; cb[4]             ;
; N/A   ; None              ; 18.312 ns       ; x[2]                ; cb[1]             ;
; N/A   ; None              ; 18.303 ns       ; x[6]                ; cb[9]             ;
; N/A   ; None              ; 18.292 ns       ; x[6]                ; cb[8]             ;
; N/A   ; None              ; 18.272 ns       ; x[6]                ; cb[2]             ;
; N/A   ; None              ; 18.254 ns       ; x[6]                ; cb[11]            ;
; N/A   ; None              ; 18.233 ns       ; x[7]                ; cb[5]             ;
; N/A   ; None              ; 18.218 ns       ; x[6]                ; cb[14]            ;
; N/A   ; None              ; 18.218 ns       ; x[6]                ; cb[13]            ;
; N/A   ; None              ; 18.203 ns       ; x[3]                ; cb[14]            ;
; N/A   ; None              ; 18.203 ns       ; x[3]                ; cb[13]            ;
; N/A   ; None              ; 18.194 ns       ; x[5]                ; cb[4]             ;
; N/A   ; None              ; 18.108 ns       ; x[5]                ; cb[1]             ;
; N/A   ; None              ; 18.095 ns       ; x[4]                ; cb[15]            ;
; N/A   ; None              ; 18.077 ns       ; x[2]                ; cb[5]             ;
; N/A   ; None              ; 18.064 ns       ; x[6]                ; cb[3]             ;
; N/A   ; None              ; 18.031 ns       ; x[4]                ; cb[0]             ;
; N/A   ; None              ; 18.013 ns       ; x[4]                ; cb[12]            ;
; N/A   ; None              ; 17.986 ns       ; x[3]                ; cb[4]             ;
; N/A   ; None              ; 17.984 ns       ; x[2]                ; cb[15]            ;
; N/A   ; None              ; 17.947 ns       ; x[1]                ; cb[4]             ;
; N/A   ; None              ; 17.926 ns       ; x[6]                ; cb[7]             ;
; N/A   ; None              ; 17.922 ns       ; x[6]                ; cb[0]             ;
; N/A   ; None              ; 17.902 ns       ; x[2]                ; cb[12]            ;
; N/A   ; None              ; 17.900 ns       ; x[3]                ; cb[1]             ;
; N/A   ; None              ; 17.861 ns       ; x[1]                ; cb[1]             ;
; N/A   ; None              ; 17.851 ns       ; x[1]                ; cb[15]            ;
; N/A   ; None              ; 17.769 ns       ; x[1]                ; cb[12]            ;
; N/A   ; None              ; 17.763 ns       ; x[6]                ; cb[6]             ;
; N/A   ; None              ; 17.708 ns       ; x[2]                ; cb[9]             ;
; N/A   ; None              ; 17.679 ns       ; x[5]                ; cb[14]            ;
; N/A   ; None              ; 17.679 ns       ; x[5]                ; cb[13]            ;
; N/A   ; None              ; 17.677 ns       ; x[2]                ; cb[2]             ;
; N/A   ; None              ; 17.665 ns       ; x[3]                ; cb[5]             ;
; N/A   ; None              ; 17.660 ns       ; x[4]                ; cb[11]            ;
; N/A   ; None              ; 17.660 ns       ; x[4]                ; cb[8]             ;
; N/A   ; None              ; 17.659 ns       ; x[2]                ; cb[11]            ;
; N/A   ; None              ; 17.626 ns       ; x[1]                ; cb[5]             ;
; N/A   ; None              ; 17.588 ns       ; x[6]                ; cb[15]            ;
; N/A   ; None              ; 17.573 ns       ; x[3]                ; cb[15]            ;
; N/A   ; None              ; 17.549 ns       ; x[2]                ; cb[8]             ;
; N/A   ; None              ; 17.506 ns       ; x[6]                ; cb[12]            ;
; N/A   ; None              ; 17.504 ns       ; x[5]                ; cb[9]             ;
; N/A   ; None              ; 17.491 ns       ; x[3]                ; cb[12]            ;
; N/A   ; None              ; 17.486 ns       ; x[5]                ; cb[8]             ;
; N/A   ; None              ; 17.473 ns       ; x[5]                ; cb[2]             ;
; N/A   ; None              ; 17.469 ns       ; x[2]                ; cb[3]             ;
; N/A   ; None              ; 17.457 ns       ; x[7]                ; cb[4]             ;
; N/A   ; None              ; 17.455 ns       ; x[5]                ; cb[11]            ;
; N/A   ; None              ; 17.416 ns       ; x[1]                ; cb[11]            ;
; N/A   ; None              ; 17.416 ns       ; x[1]                ; cb[8]             ;
; N/A   ; None              ; 17.371 ns       ; x[7]                ; cb[1]             ;
; N/A   ; None              ; 17.337 ns       ; x[6]                ; cb[10]            ;
; N/A   ; None              ; 17.327 ns       ; x[2]                ; cb[0]             ;
; N/A   ; None              ; 17.296 ns       ; x[3]                ; cb[9]             ;
; N/A   ; None              ; 17.271 ns       ; x[4]                ; cb[3]             ;
; N/A   ; None              ; 17.265 ns       ; x[5]                ; cb[3]             ;
; N/A   ; None              ; 17.265 ns       ; x[3]                ; cb[2]             ;
; N/A   ; None              ; 17.257 ns       ; x[1]                ; cb[9]             ;
; N/A   ; None              ; 17.247 ns       ; x[3]                ; cb[11]            ;
; N/A   ; None              ; 17.226 ns       ; x[1]                ; cb[2]             ;
; N/A   ; None              ; 17.213 ns       ; x[4]                ; cb[4]             ;
; N/A   ; None              ; 17.154 ns       ; x[4]                ; cb[1]             ;
; N/A   ; None              ; 17.138 ns       ; x[3]                ; cb[8]             ;
; N/A   ; None              ; 17.127 ns       ; x[5]                ; cb[7]             ;
; N/A   ; None              ; 17.125 ns       ; x[2]                ; cb[7]             ;
; N/A   ; None              ; 17.057 ns       ; x[3]                ; cb[3]             ;
; N/A   ; None              ; 17.049 ns       ; x[5]                ; cb[15]            ;
; N/A   ; None              ; 17.018 ns       ; x[1]                ; cb[3]             ;
; N/A   ; None              ; 17.002 ns       ; x[4]                ; cb[5]             ;
; N/A   ; None              ; 16.967 ns       ; x[5]                ; cb[12]            ;
; N/A   ; None              ; 16.964 ns       ; x[5]                ; cb[6]             ;
; N/A   ; None              ; 16.935 ns       ; x[4]                ; cb[9]             ;
; N/A   ; None              ; 16.935 ns       ; x[4]                ; cb[6]             ;
; N/A   ; None              ; 16.915 ns       ; x[3]                ; cb[0]             ;
; N/A   ; None              ; 16.876 ns       ; x[1]                ; cb[0]             ;
; N/A   ; None              ; 16.844 ns       ; x[4]                ; cb[10]            ;
; N/A   ; None              ; 16.824 ns       ; x[2]                ; cb[6]             ;
; N/A   ; None              ; 16.810 ns       ; x[7]                ; cb[8]             ;
; N/A   ; None              ; 16.767 ns       ; x[7]                ; cb[9]             ;
; N/A   ; None              ; 16.742 ns       ; x[2]                ; cb[10]            ;
; N/A   ; None              ; 16.736 ns       ; x[7]                ; cb[2]             ;
; N/A   ; None              ; 16.718 ns       ; x[7]                ; cb[11]            ;
; N/A   ; None              ; 16.713 ns       ; x[3]                ; cb[7]             ;
; N/A   ; None              ; 16.691 ns       ; x[1]                ; cb[6]             ;
; N/A   ; None              ; 16.674 ns       ; x[1]                ; cb[7]             ;
; N/A   ; None              ; 16.607 ns       ; x[4]                ; cb[2]             ;
; N/A   ; None              ; 16.538 ns       ; x[5]                ; cb[10]            ;
; N/A   ; None              ; 16.528 ns       ; x[7]                ; cb[3]             ;
; N/A   ; None              ; 16.480 ns       ; x[7]                ; cb[6]             ;
; N/A   ; None              ; 16.413 ns       ; x[3]                ; cb[6]             ;
; N/A   ; None              ; 16.390 ns       ; x[7]                ; cb[7]             ;
; N/A   ; None              ; 16.363 ns       ; x[1]                ; cb[10]            ;
; N/A   ; None              ; 16.344 ns       ; x[7]                ; cb[13]            ;
; N/A   ; None              ; 16.330 ns       ; x[3]                ; cb[10]            ;
; N/A   ; None              ; 16.314 ns       ; x[7]                ; cb[14]            ;
; N/A   ; None              ; 16.264 ns       ; x[4]                ; cb[7]             ;
; N/A   ; None              ; 15.824 ns       ; x[7]                ; cb[12]            ;
; N/A   ; None              ; 15.801 ns       ; x[7]                ; cb[10]            ;
; N/A   ; None              ; 15.799 ns       ; x[7]                ; cb[15]            ;
; N/A   ; None              ; 15.671 ns       ; reset_in            ; selected_reg[9]   ;
; N/A   ; None              ; 15.464 ns       ; reset_in            ; selected_reg[1]   ;
; N/A   ; None              ; 15.336 ns       ; reset_in            ; selected_reg[11]  ;
; N/A   ; None              ; 15.149 ns       ; reset_in            ; selected_reg[3]   ;
; N/A   ; None              ; 15.127 ns       ; reset_in            ; selected_reg[2]   ;
; N/A   ; None              ; 15.111 ns       ; reset_in            ; selected_reg[14]  ;
; N/A   ; None              ; 15.021 ns       ; reset_in            ; selected_reg[4]   ;
; N/A   ; None              ; 14.992 ns       ; reset_in            ; selected_reg[23]  ;
; N/A   ; None              ; 14.990 ns       ; reset_in            ; selected_reg[18]  ;
; N/A   ; None              ; 14.989 ns       ; reset_in            ; selected_reg[22]  ;
; N/A   ; None              ; 14.957 ns       ; reset_in            ; selected_reg[13]  ;
; N/A   ; None              ; 14.943 ns       ; reset_in            ; selected_reg[15]  ;
; N/A   ; None              ; 14.833 ns       ; cb[3]               ; cb[3]             ;
; N/A   ; None              ; 14.820 ns       ; reset_in            ; selected_reg[10]  ;
; N/A   ; None              ; 14.647 ns       ; cb[13]              ; cb[13]            ;
; N/A   ; None              ; 14.595 ns       ; reset_in            ; selected_reg[19]  ;
; N/A   ; None              ; 14.591 ns       ; reset_in            ; selected_reg[20]  ;
; N/A   ; None              ; 14.517 ns       ; reset_in            ; selected_reg[21]  ;
; N/A   ; None              ; 14.476 ns       ; reset_in            ; selected_reg[12]  ;
; N/A   ; None              ; 14.257 ns       ; cb[5]               ; cb[5]             ;
; N/A   ; None              ; 14.235 ns       ; cb[9]               ; cb[9]             ;
; N/A   ; None              ; 14.232 ns       ; reset_in            ; selected_reg[17]  ;
; N/A   ; None              ; 14.213 ns       ; reset_in            ; selected_reg[6]   ;
; N/A   ; None              ; 14.178 ns       ; reset_in            ; selected_reg[7]   ;
; N/A   ; None              ; 14.167 ns       ; reset_in            ; selected_reg[5]   ;
; N/A   ; None              ; 14.161 ns       ; reset_in            ; selected_reg[31]  ;
; N/A   ; None              ; 14.144 ns       ; reset_in            ; selected_reg[28]  ;
; N/A   ; None              ; 14.084 ns       ; cb[11]              ; cb[11]            ;
; N/A   ; None              ; 14.077 ns       ; cb[6]               ; cb[6]             ;
; N/A   ; None              ; 14.045 ns       ; cb[8]               ; cb[8]             ;
; N/A   ; None              ; 13.991 ns       ; cb[15]              ; cb[15]            ;
; N/A   ; None              ; 13.952 ns       ; cb[1]               ; cb[1]             ;
; N/A   ; None              ; 13.779 ns       ; cb[0]               ; cb[0]             ;
; N/A   ; None              ; 13.727 ns       ; reset_in            ; selected_reg[29]  ;
; N/A   ; None              ; 13.720 ns       ; reset_in            ; selected_reg[27]  ;
; N/A   ; None              ; 13.719 ns       ; reset_in            ; selected_reg[30]  ;
; N/A   ; None              ; 13.714 ns       ; reset_in            ; selected_reg[25]  ;
; N/A   ; None              ; 13.711 ns       ; reset_in            ; selected_reg[26]  ;
; N/A   ; None              ; 13.650 ns       ; cb[2]               ; cb[2]             ;
; N/A   ; None              ; 13.147 ns       ; cb[14]              ; cb[14]            ;
; N/A   ; None              ; 13.124 ns       ; cb[4]               ; cb[4]             ;
; N/A   ; None              ; 12.936 ns       ; cb[12]              ; cb[12]            ;
; N/A   ; None              ; 12.722 ns       ; cb[7]               ; cb[7]             ;
; N/A   ; None              ; 12.439 ns       ; cb[10]              ; cb[10]            ;
; N/A   ; None              ; 9.368 ns        ; instructionStepMode ; state_mode_led[1] ;
; N/A   ; None              ; 9.352 ns        ; runMode             ; state_mode_led[2] ;
; N/A   ; None              ; 8.793 ns        ; clockStepMode       ; state_mode_led[0] ;
; N/A   ; None              ; 8.612 ns        ; reset_in            ; nRESET            ;
; N/A   ; None              ; 5.390 ns        ; clk                 ; M_clk             ;
+-------+-------------------+-----------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+-----------+-----------+----------------------------------------------+---------------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From      ; To                                           ; To Clock      ;
+-----------------------------------------+-----------------------------------------------------+-----------+-----------+----------------------------------------------+---------------+
; N/A                                     ; None                                                ; 9.432 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[13]       ; clk           ;
; N/A                                     ; None                                                ; 9.432 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[10]       ; clk           ;
; N/A                                     ; None                                                ; 9.432 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[11]       ; clk           ;
; N/A                                     ; None                                                ; 9.294 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[0]        ; clk           ;
; N/A                                     ; None                                                ; 9.294 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[1]        ; clk           ;
; N/A                                     ; None                                                ; 9.294 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[3]        ; clk           ;
; N/A                                     ; None                                                ; 9.266 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[9]        ; clk           ;
; N/A                                     ; None                                                ; 9.245 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[15]       ; clk           ;
; N/A                                     ; None                                                ; 9.240 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[6]        ; clk           ;
; N/A                                     ; None                                                ; 9.240 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[7]        ; clk           ;
; N/A                                     ; None                                                ; 8.809 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[4]        ; clk           ;
; N/A                                     ; None                                                ; 8.809 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[5]        ; clk           ;
; N/A                                     ; None                                                ; 8.394 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[14]       ; clk           ;
; N/A                                     ; None                                                ; 8.383 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[2]        ; clk           ;
; N/A                                     ; None                                                ; 8.363 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[8]        ; clk           ;
; N/A                                     ; None                                                ; 8.042 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[12]       ; clk           ;
; N/A                                     ; None                                                ; 7.954 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[13]       ; clockStepMode ;
; N/A                                     ; None                                                ; 7.954 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[10]       ; clockStepMode ;
; N/A                                     ; None                                                ; 7.954 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[11]       ; clockStepMode ;
; N/A                                     ; None                                                ; 7.927 ns  ; inp_rd    ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 7.816 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[0]        ; clockStepMode ;
; N/A                                     ; None                                                ; 7.816 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[1]        ; clockStepMode ;
; N/A                                     ; None                                                ; 7.816 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[3]        ; clockStepMode ;
; N/A                                     ; None                                                ; 7.788 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[9]        ; clockStepMode ;
; N/A                                     ; None                                                ; 7.767 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[15]       ; clockStepMode ;
; N/A                                     ; None                                                ; 7.762 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[6]        ; clockStepMode ;
; N/A                                     ; None                                                ; 7.762 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[7]        ; clockStepMode ;
; N/A                                     ; None                                                ; 7.665 ns  ; keyIn[10] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 7.441 ns  ; keyIn[3]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 7.331 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[4]        ; clockStepMode ;
; N/A                                     ; None                                                ; 7.331 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[5]        ; clockStepMode ;
; N/A                                     ; None                                                ; 7.251 ns  ; keyIn[2]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 7.224 ns  ; keyIn[5]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 7.210 ns  ; keyIn[4]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 7.166 ns  ; keyIn[3]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 7.166 ns  ; inp_rd    ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 7.166 ns  ; inp_rd    ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 7.166 ns  ; inp_rd    ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 7.109 ns  ; keyIn[6]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 7.039 ns  ; keyIn[15] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 7.013 ns  ; keyIn[7]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 6.970 ns  ; reset_in  ; simplecom_ro1:DC_inst|reg:inst5|i            ; clk           ;
; N/A                                     ; None                                                ; 6.952 ns  ; keyIn[15] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 6.949 ns  ; keyIn[5]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.934 ns  ; keyIn[8]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 6.926 ns  ; keyIn[2]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 6.916 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[14]       ; clockStepMode ;
; N/A                                     ; None                                                ; 6.905 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[2]        ; clockStepMode ;
; N/A                                     ; None                                                ; 6.890 ns  ; keyIn[4]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 6.885 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[8]        ; clockStepMode ;
; N/A                                     ; None                                                ; 6.880 ns  ; keyIn[13] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 6.836 ns  ; keyIn[0]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 6.834 ns  ; keyIn[6]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.834 ns  ; keyIn[0]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.824 ns  ; keyIn[14] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 6.786 ns  ; keyIn[3]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 6.770 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|tr[0]        ; clk           ;
; N/A                                     ; None                                                ; 6.764 ns  ; keyIn[15] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.761 ns  ; cb[12]    ; simplecom_ro1:DC_inst|reg:inst5|ir[12]       ; clk           ;
; N/A                                     ; None                                                ; 6.760 ns  ; cb[12]    ; simplecom_ro1:DC_inst|reg:inst5|tr[12]       ; clk           ;
; N/A                                     ; None                                                ; 6.741 ns  ; keyIn[0]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 6.739 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|ir[7]        ; clk           ;
; N/A                                     ; None                                                ; 6.735 ns  ; keyIn[1]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 6.717 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|ir[6]        ; clk           ;
; N/A                                     ; None                                                ; 6.715 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|tr[10]       ; clk           ;
; N/A                                     ; None                                                ; 6.715 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|tr[6]        ; clk           ;
; N/A                                     ; None                                                ; 6.693 ns  ; keyIn[7]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 6.680 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|tr[7]        ; clk           ;
; N/A                                     ; None                                                ; 6.662 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|ir[10]       ; clk           ;
; N/A                                     ; None                                                ; 6.627 ns  ; cb[8]     ; simplecom_ro1:DC_inst|reg:inst5|tr[8]        ; clk           ;
; N/A                                     ; None                                                ; 6.615 ns  ; keyIn[4]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.613 ns  ; cb[15]    ; simplecom_ro1:DC_inst|reg:inst5|ir[15]       ; clk           ;
; N/A                                     ; None                                                ; 6.611 ns  ; keyIn[9]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 6.611 ns  ; cb[15]    ; simplecom_ro1:DC_inst|reg:inst5|tr[15]       ; clk           ;
; N/A                                     ; None                                                ; 6.605 ns  ; keyIn[13] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.601 ns  ; keyIn[2]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.570 ns  ; keyIn[5]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 6.569 ns  ; keyIn[10] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 6.564 ns  ; ir_ld     ; simplecom_ro1:DC_inst|reg:inst5|ir[12]       ; clockStepMode ;
; N/A                                     ; None                                                ; 6.549 ns  ; keyIn[14] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.512 ns  ; keyIn[13] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 6.456 ns  ; keyIn[14] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 6.454 ns  ; keyIn[6]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 6.425 ns  ; keyIn[10] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.418 ns  ; keyIn[7]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.416 ns  ; keyIn[15] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 6.361 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|ir[9]        ; clk           ;
; N/A                                     ; None                                                ; 6.359 ns  ; cb[9]     ; simplecom_ro1:DC_inst|reg:inst5|tr[9]        ; clk           ;
; N/A                                     ; None                                                ; 6.335 ns  ; keyIn[12] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 6.329 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|tr[2]        ; clk           ;
; N/A                                     ; None                                                ; 6.323 ns  ; keyIn[2]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 6.321 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|ir[3]        ; clk           ;
; N/A                                     ; None                                                ; 6.320 ns  ; cb[3]     ; simplecom_ro1:DC_inst|reg:inst5|tr[3]        ; clk           ;
; N/A                                     ; None                                                ; 6.317 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|ir[1]        ; clk           ;
; N/A                                     ; None                                                ; 6.316 ns  ; cb[1]     ; simplecom_ro1:DC_inst|reg:inst5|tr[1]        ; clk           ;
; N/A                                     ; None                                                ; 6.296 ns  ; cb[13]    ; simplecom_ro1:DC_inst|reg:inst5|ir[13]       ; clk           ;
; N/A                                     ; None                                                ; 6.296 ns  ; cb[13]    ; simplecom_ro1:DC_inst|reg:inst5|tr[13]       ; clk           ;
; N/A                                     ; None                                                ; 6.272 ns  ; cb[5]     ; simplecom_ro1:DC_inst|reg:inst5|tr[5]        ; clk           ;
; N/A                                     ; None                                                ; 6.269 ns  ; cb[5]     ; simplecom_ro1:DC_inst|reg:inst5|ir[5]        ; clk           ;
; N/A                                     ; None                                                ; 6.252 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[0]        ; clk           ;
; N/A                                     ; None                                                ; 6.250 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[2]        ; clk           ;
; N/A                                     ; None                                                ; 6.250 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[7]        ; clk           ;
; N/A                                     ; None                                                ; 6.248 ns  ; keyIn[12] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 6.221 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[9]        ; clk           ;
; N/A                                     ; None                                                ; 6.219 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[10]       ; clk           ;
; N/A                                     ; None                                                ; 6.195 ns  ; cb[8]     ; simplecom_ro1:DC_inst|reg:inst5|ir[8]        ; clk           ;
; N/A                                     ; None                                                ; 6.160 ns  ; keyIn[13] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 6.121 ns  ; keyIn[14] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 6.102 ns  ; c_inpr    ; simplecom_ro1:DC_inst|addlogic:inst13|e      ; clk           ;
; N/A                                     ; None                                                ; 6.086 ns  ; cb[11]    ; simplecom_ro1:DC_inst|reg:inst5|ir[11]       ; clk           ;
; N/A                                     ; None                                                ; 6.085 ns  ; cb[11]    ; simplecom_ro1:DC_inst|reg:inst5|tr[11]       ; clk           ;
; N/A                                     ; None                                                ; 6.060 ns  ; keyIn[12] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 6.016 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[5]        ; clk           ;
; N/A                                     ; None                                                ; 6.015 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[3]        ; clk           ;
; N/A                                     ; None                                                ; 5.975 ns  ; cb[14]    ; simplecom_ro1:DC_inst|reg:inst5|ir[14]       ; clk           ;
; N/A                                     ; None                                                ; 5.974 ns  ; cb[14]    ; simplecom_ro1:DC_inst|reg:inst5|tr[14]       ; clk           ;
; N/A                                     ; None                                                ; 5.954 ns  ; keyIn[0]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 5.915 ns  ; keyIn[9]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 5.892 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|ir[0]        ; clk           ;
; N/A                                     ; None                                                ; 5.877 ns  ; cb[4]     ; simplecom_ro1:DC_inst|reg:inst5|tr[4]        ; clk           ;
; N/A                                     ; None                                                ; 5.876 ns  ; cb[4]     ; simplecom_ro1:DC_inst|reg:inst5|ir[4]        ; clk           ;
; N/A                                     ; None                                                ; 5.792 ns  ; keyIn[3]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 5.789 ns  ; keyIn[10] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 5.786 ns  ; keyIn[8]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 5.779 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[11]       ; clk           ;
; N/A                                     ; None                                                ; 5.778 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[6]        ; clk           ;
; N/A                                     ; None                                                ; 5.775 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[1]        ; clk           ;
; N/A                                     ; None                                                ; 5.774 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[4]        ; clk           ;
; N/A                                     ; None                                                ; 5.748 ns  ; keyIn[1]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 5.712 ns  ; keyIn[12] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 5.697 ns  ; dr_inr    ; simplecom_ro1:DC_inst|reg:inst5|dr[0]        ; clk           ;
; N/A                                     ; None                                                ; 5.666 ns  ; ac_ld     ; simplecom_ro1:DC_inst|reg:inst5|ac[13]       ; clk           ;
; N/A                                     ; None                                                ; 5.666 ns  ; ac_ld     ; simplecom_ro1:DC_inst|reg:inst5|ac[14]       ; clk           ;
; N/A                                     ; None                                                ; 5.661 ns  ; ar_ld     ; simplecom_ro1:DC_inst|reg:inst5|ar[9]        ; clk           ;
; N/A                                     ; None                                                ; 5.639 ns  ; keyIn[1]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 5.634 ns  ; keyIn[8]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 5.594 ns  ; ac_ld     ; simplecom_ro1:DC_inst|reg:inst5|ac[15]       ; clk           ;
; N/A                                     ; None                                                ; 5.575 ns  ; keyIn[5]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 5.554 ns  ; cb[2]     ; simplecom_ro1:DC_inst|reg:inst5|ir[2]        ; clk           ;
; N/A                                     ; None                                                ; 5.553 ns  ; ar_ld     ; simplecom_ro1:DC_inst|reg:inst5|ar[6]        ; clk           ;
; N/A                                     ; None                                                ; 5.492 ns  ; reset_in  ; simplecom_ro1:DC_inst|reg:inst5|i            ; clockStepMode ;
; N/A                                     ; None                                                ; 5.486 ns  ; keyIn[11] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 5.477 ns  ; dr_ld     ; simplecom_ro1:DC_inst|reg:inst5|dr[8]        ; clk           ;
; N/A                                     ; None                                                ; 5.477 ns  ; dr_ld     ; simplecom_ro1:DC_inst|reg:inst5|dr[10]       ; clk           ;
; N/A                                     ; None                                                ; 5.477 ns  ; dr_ld     ; simplecom_ro1:DC_inst|reg:inst5|dr[12]       ; clk           ;
; N/A                                     ; None                                                ; 5.477 ns  ; dr_ld     ; simplecom_ro1:DC_inst|reg:inst5|dr[14]       ; clk           ;
; N/A                                     ; None                                                ; 5.477 ns  ; dr_ld     ; simplecom_ro1:DC_inst|reg:inst5|dr[9]        ; clk           ;
; N/A                                     ; None                                                ; 5.477 ns  ; dr_ld     ; simplecom_ro1:DC_inst|reg:inst5|dr[11]       ; clk           ;
; N/A                                     ; None                                                ; 5.477 ns  ; dr_ld     ; simplecom_ro1:DC_inst|reg:inst5|dr[13]       ; clk           ;
; N/A                                     ; None                                                ; 5.477 ns  ; dr_ld     ; simplecom_ro1:DC_inst|reg:inst5|dr[15]       ; clk           ;
; N/A                                     ; None                                                ; 5.469 ns  ; ar_inr    ; simplecom_ro1:DC_inst|reg:inst5|ar[3]        ; clk           ;
; N/A                                     ; None                                                ; 5.467 ns  ; ar_ld     ; simplecom_ro1:DC_inst|reg:inst5|ar[10]       ; clk           ;
; N/A                                     ; None                                                ; 5.466 ns  ; ar_ld     ; simplecom_ro1:DC_inst|reg:inst5|ar[7]        ; clk           ;
; N/A                                     ; None                                                ; 5.460 ns  ; keyIn[6]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 5.440 ns  ; pc_ld     ; simplecom_ro1:DC_inst|reg:inst5|pc[11]       ; clk           ;
; N/A                                     ; None                                                ; 5.440 ns  ; pc_ld     ; simplecom_ro1:DC_inst|reg:inst5|pc[6]        ; clk           ;
; N/A                                     ; None                                                ; 5.437 ns  ; pc_ld     ; simplecom_ro1:DC_inst|reg:inst5|pc[10]       ; clk           ;
; N/A                                     ; None                                                ; 5.433 ns  ; ar_ld     ; simplecom_ro1:DC_inst|reg:inst5|ar[4]        ; clk           ;
; N/A                                     ; None                                                ; 5.427 ns  ; pc_ld     ; simplecom_ro1:DC_inst|reg:inst5|pc[4]        ; clk           ;
; N/A                                     ; None                                                ; 5.426 ns  ; pc_ld     ; simplecom_ro1:DC_inst|reg:inst5|pc[1]        ; clk           ;
; N/A                                     ; None                                                ; 5.412 ns  ; ar_inr    ; simplecom_ro1:DC_inst|reg:inst5|ar[4]        ; clk           ;
; N/A                                     ; None                                                ; 5.408 ns  ; keyIn[8]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[2] ; clk           ;
; N/A                                     ; None                                                ; 5.390 ns  ; ar_ld     ; simplecom_ro1:DC_inst|reg:inst5|ar[8]        ; clk           ;
; N/A                                     ; None                                                ; 5.388 ns  ; pc_ld     ; simplecom_ro1:DC_inst|reg:inst5|pc[8]        ; clk           ;
; N/A                                     ; None                                                ; 5.363 ns  ; ien_set   ; simplecom_ro1:DC_inst|inpoutp:inst7|ien      ; clk           ;
; N/A                                     ; None                                                ; 5.344 ns  ; ac_ld     ; simplecom_ro1:DC_inst|reg:inst5|ac[1]        ; clk           ;
; N/A                                     ; None                                                ; 5.344 ns  ; ac_ld     ; simplecom_ro1:DC_inst|reg:inst5|ac[2]        ; clk           ;
; N/A                                     ; None                                                ; 5.340 ns  ; pc_ld     ; simplecom_ro1:DC_inst|reg:inst5|pc[3]        ; clk           ;
; N/A                                     ; None                                                ; 5.340 ns  ; pc_ld     ; simplecom_ro1:DC_inst|reg:inst5|pc[5]        ; clk           ;
; N/A                                     ; None                                                ; 5.292 ns  ; cb[0]     ; simplecom_ro1:DC_inst|reg:inst5|tr[0]        ; clockStepMode ;
; N/A                                     ; None                                                ; 5.283 ns  ; cb[12]    ; simplecom_ro1:DC_inst|reg:inst5|ir[12]       ; clockStepMode ;
; N/A                                     ; None                                                ; 5.282 ns  ; cb[12]    ; simplecom_ro1:DC_inst|reg:inst5|tr[12]       ; clockStepMode ;
; N/A                                     ; None                                                ; 5.261 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|ir[7]        ; clockStepMode ;
; N/A                                     ; None                                                ; 5.254 ns  ; ien_clr   ; simplecom_ro1:DC_inst|inpoutp:inst7|ien      ; clk           ;
; N/A                                     ; None                                                ; 5.241 ns  ; keyIn[4]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 5.241 ns  ; ar_inr    ; simplecom_ro1:DC_inst|reg:inst5|ar[1]        ; clk           ;
; N/A                                     ; None                                                ; 5.241 ns  ; ac_ld     ; simplecom_ro1:DC_inst|reg:inst5|ac[7]        ; clk           ;
; N/A                                     ; None                                                ; 5.239 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|ir[6]        ; clockStepMode ;
; N/A                                     ; None                                                ; 5.237 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|tr[10]       ; clockStepMode ;
; N/A                                     ; None                                                ; 5.237 ns  ; cb[6]     ; simplecom_ro1:DC_inst|reg:inst5|tr[6]        ; clockStepMode ;
; N/A                                     ; None                                                ; 5.211 ns  ; keyIn[11] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[0] ; clk           ;
; N/A                                     ; None                                                ; 5.202 ns  ; cb[7]     ; simplecom_ro1:DC_inst|reg:inst5|tr[7]        ; clockStepMode ;
; N/A                                     ; None                                                ; 5.200 ns  ; pc_inr    ; simplecom_ro1:DC_inst|reg:inst5|pc[8]        ; clk           ;
; N/A                                     ; None                                                ; 5.194 ns  ; pc_ld     ; simplecom_ro1:DC_inst|reg:inst5|pc[9]        ; clk           ;
; N/A                                     ; None                                                ; 5.192 ns  ; ar_ld     ; simplecom_ro1:DC_inst|reg:inst5|ar[5]        ; clk           ;
; N/A                                     ; None                                                ; 5.190 ns  ; ar_ld     ; simplecom_ro1:DC_inst|reg:inst5|ar[2]        ; clk           ;
; N/A                                     ; None                                                ; 5.187 ns  ; ar_ld     ; simplecom_ro1:DC_inst|reg:inst5|ar[0]        ; clk           ;
; N/A                                     ; None                                                ; 5.184 ns  ; cb[10]    ; simplecom_ro1:DC_inst|reg:inst5|ir[10]       ; clockStepMode ;
; N/A                                     ; None                                                ; 5.149 ns  ; cb[8]     ; simplecom_ro1:DC_inst|reg:inst5|tr[8]        ; clockStepMode ;
; N/A                                     ; None                                                ; 5.135 ns  ; cb[15]    ; simplecom_ro1:DC_inst|reg:inst5|ir[15]       ; clockStepMode ;
; N/A                                     ; None                                                ; 5.133 ns  ; cb[15]    ; simplecom_ro1:DC_inst|reg:inst5|tr[15]       ; clockStepMode ;
; N/A                                     ; None                                                ; 5.118 ns  ; keyIn[11] ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; N/A                                     ; None                                                ; 5.113 ns  ; ac_ld     ; simplecom_ro1:DC_inst|reg:inst5|ac[8]        ; clk           ;
; N/A                                     ; None                                                ; 5.104 ns  ; tr_ld     ; simplecom_ro1:DC_inst|reg:inst5|tr[4]        ; clk           ;
; N/A                                     ; None                                                ; 5.104 ns  ; tr_ld     ; simplecom_ro1:DC_inst|reg:inst5|tr[5]        ; clk           ;
; N/A                                     ; None                                                ; 5.101 ns  ; keyIn[9]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[1] ; clk           ;
; N/A                                     ; None                                                ; 5.098 ns  ; dr_inr    ; simplecom_ro1:DC_inst|reg:inst5|dr[1]        ; clk           ;
; N/A                                     ; None                                                ; 5.091 ns  ; ar_ld     ; simplecom_ro1:DC_inst|reg:inst5|ar[1]        ; clk           ;
; N/A                                     ; None                                                ; 5.059 ns  ; c_and     ; simplecom_ro1:DC_inst|addlogic:inst13|e      ; clk           ;
; N/A                                     ; None                                                ; 5.044 ns  ; keyIn[7]  ; simplecom_ro1:DC_inst|inpoutp:inst7|input[3] ; clk           ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;           ;                                              ;               ;
+-----------------------------------------+-----------------------------------------------------+-----------+-----------+----------------------------------------------+---------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Oct 25 11:50:58 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off DigiComV32_NewInst_BSF -c DigiComV32_NewInst_BSF --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst10|register_led[0]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst10|register_led[1]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst10|register_led[2]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst10|register_led[3]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst10|register_led[4]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst10|register_led[5]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst10|register_led[6]" is a latch
    Warning: Node "simplecom_ro1:DC_inst|regOut:inst10|register_led[7]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
    Info: Assuming node "instructionStepMode" is an undefined clock
    Info: Assuming node "clockStepMode" is an undefined clock
    Info: Assuming node "reset_in" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
Warning: Found 31 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[8]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[9]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[10]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[11]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[13]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[12]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[15]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[14]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[5]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[6]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[4]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[7]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[0]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[1]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[3]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|inpoutp:inst7|keyIn_node[2]" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|stepClkGen:inst8|clkOnOff" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|inpoutp:inst7|key_clk~120" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|inpoutp:inst7|key_clk~121" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|inpoutp:inst7|key_clk~122" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|inpoutp:inst7|key_clk~123" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|scounter:inst3|clk20000" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|regOut:inst10|select_node" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|reset:inst|reset_node" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|stepClkGen:inst8|stepClkOut" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|reset:inst|reset_out" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|scounter:inst3|inst_stop" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|scounter:inst3|clk2" as buffer
    Info: Detected ripple clock "simplecom_ro1:DC_inst|scounter:inst3|hlt_stop" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|scounter:inst3|clk" as buffer
    Info: Detected gated clock "simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out" as buffer
Info: Clock "clk" has Internal fmax of 42.01 MHz between source register "simplecom_ro1:DC_inst|reg:inst5|ar[0]" and destination register "simplecom_ro1:DC_inst|reg:inst5|address[0]" (period= 23.806 ns)
    Info: + Longest register to register delay is 0.960 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X18_Y6_N0; Fanout = 5; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ar[0]'
        Info: 2: + IC(0.845 ns) + CELL(0.115 ns) = 0.960 ns; Loc. = LC_X19_Y6_N9; Fanout = 1; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|address[0]'
        Info: Total cell delay = 0.115 ns ( 11.98 % )
        Info: Total interconnect delay = 0.845 ns ( 88.02 % )
    Info: - Smallest clock skew is -10.682 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.133 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 87; CLK Node = 'clk'
            Info: 2: + IC(0.953 ns) + CELL(0.711 ns) = 3.133 ns; Loc. = LC_X19_Y6_N9; Fanout = 1; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|address[0]'
            Info: Total cell delay = 2.180 ns ( 69.58 % )
            Info: Total interconnect delay = 0.953 ns ( 30.42 % )
        Info: - Longest clock path from clock "clk" to source register is 13.815 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 87; CLK Node = 'clk'
            Info: 2: + IC(0.948 ns) + CELL(0.935 ns) = 3.352 ns; Loc. = LC_X7_Y5_N2; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|stepClkGen:inst8|clkOnOff'
            Info: 3: + IC(0.563 ns) + CELL(0.292 ns) = 4.207 ns; Loc. = LC_X7_Y5_N1; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|stepClkGen:inst8|stepClkOut'
            Info: 4: + IC(0.417 ns) + CELL(0.114 ns) = 4.738 ns; Loc. = LC_X7_Y5_N6; Fanout = 9; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk'
            Info: 5: + IC(3.957 ns) + CELL(0.935 ns) = 9.630 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk2'
            Info: 6: + IC(3.474 ns) + CELL(0.711 ns) = 13.815 ns; Loc. = LC_X18_Y6_N0; Fanout = 5; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ar[0]'
            Info: Total cell delay = 4.456 ns ( 32.25 % )
            Info: Total interconnect delay = 9.359 ns ( 67.75 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "instructionStepMode" Internal fmax is restricted to 275.03 MHz between source register "simplecom_ro1:DC_inst|scounter:inst3|cnt[1]" and destination register "simplecom_ro1:DC_inst|scounter:inst3|cnt[4]"
    Info: fmax restricted to Clock High delay (1.818 ns) plus Clock Low delay (1.818 ns) : restricted to 3.636 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.082 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X18_Y12_N1; Fanout = 17; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|cnt[1]'
            Info: 2: + IC(0.560 ns) + CELL(0.575 ns) = 1.135 ns; Loc. = LC_X18_Y12_N1; Fanout = 2; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|cnt[1]~82COUT1'
            Info: 3: + IC(0.000 ns) + CELL(0.080 ns) = 1.215 ns; Loc. = LC_X18_Y12_N2; Fanout = 2; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|cnt[2]~84COUT1'
            Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 1.295 ns; Loc. = LC_X18_Y12_N3; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|cnt[3]~86COUT1'
            Info: 5: + IC(0.000 ns) + CELL(0.787 ns) = 2.082 ns; Loc. = LC_X18_Y12_N4; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|cnt[4]'
            Info: Total cell delay = 1.522 ns ( 73.10 % )
            Info: Total interconnect delay = 0.560 ns ( 26.90 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "instructionStepMode" to destination register is 7.805 ns
                Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_R12; Fanout = 6; CLK Node = 'instructionStepMode'
                Info: 2: + IC(1.321 ns) + CELL(0.292 ns) = 3.088 ns; Loc. = LC_X21_Y4_N0; Fanout = 5; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out'
                Info: 3: + IC(4.006 ns) + CELL(0.711 ns) = 7.805 ns; Loc. = LC_X18_Y12_N4; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|cnt[4]'
                Info: Total cell delay = 2.478 ns ( 31.75 % )
                Info: Total interconnect delay = 5.327 ns ( 68.25 % )
            Info: - Longest clock path from clock "instructionStepMode" to source register is 7.805 ns
                Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_R12; Fanout = 6; CLK Node = 'instructionStepMode'
                Info: 2: + IC(1.321 ns) + CELL(0.292 ns) = 3.088 ns; Loc. = LC_X21_Y4_N0; Fanout = 5; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out'
                Info: 3: + IC(4.006 ns) + CELL(0.711 ns) = 7.805 ns; Loc. = LC_X18_Y12_N1; Fanout = 17; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|cnt[1]'
                Info: Total cell delay = 2.478 ns ( 31.75 % )
                Info: Total interconnect delay = 5.327 ns ( 68.25 % )
        Info: + Micro clock to output delay of source is 0.224 ns
        Info: + Micro setup delay of destination is 0.037 ns
Info: Clock "clockStepMode" has Internal fmax of 69.72 MHz between source register "simplecom_ro1:DC_inst|reg:inst5|ac2[7]" and destination register "simplecom_ro1:DC_inst|reg:inst5|ac[13]" (period= 14.344 ns)
    Info: + Longest register to register delay is 6.888 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X21_Y11_N4; Fanout = 7; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ac2[7]'
        Info: 2: + IC(1.626 ns) + CELL(0.838 ns) = 2.464 ns; Loc. = LC_X20_Y10_N9; Fanout = 6; COMB Node = 'simplecom_ro1:DC_inst|addlogic:inst13|Add0~277'
        Info: 3: + IC(0.000 ns) + CELL(0.136 ns) = 2.600 ns; Loc. = LC_X20_Y9_N4; Fanout = 4; COMB Node = 'simplecom_ro1:DC_inst|addlogic:inst13|Add0~255'
        Info: 4: + IC(0.000 ns) + CELL(0.621 ns) = 3.221 ns; Loc. = LC_X20_Y9_N5; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|addlogic:inst13|Add0~256'
        Info: 5: + IC(1.235 ns) + CELL(0.292 ns) = 4.748 ns; Loc. = LC_X21_Y8_N0; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|reg:inst5|ac~3272'
        Info: 6: + IC(0.416 ns) + CELL(0.114 ns) = 5.278 ns; Loc. = LC_X21_Y8_N8; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|reg:inst5|ac~3273'
        Info: 7: + IC(0.709 ns) + CELL(0.114 ns) = 6.101 ns; Loc. = LC_X21_Y8_N2; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|reg:inst5|ac~3274'
        Info: 8: + IC(0.182 ns) + CELL(0.114 ns) = 6.397 ns; Loc. = LC_X21_Y8_N3; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|reg:inst5|ac~3275'
        Info: 9: + IC(0.182 ns) + CELL(0.309 ns) = 6.888 ns; Loc. = LC_X21_Y8_N4; Fanout = 6; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ac[13]'
        Info: Total cell delay = 2.538 ns ( 36.85 % )
        Info: Total interconnect delay = 4.350 ns ( 63.15 % )
    Info: - Smallest clock skew is -0.023 ns
        Info: + Shortest clock path from clock "clockStepMode" to destination register is 12.364 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_M1; Fanout = 2; CLK Node = 'clockStepMode'
            Info: 2: + IC(1.499 ns) + CELL(0.292 ns) = 3.260 ns; Loc. = LC_X7_Y5_N6; Fanout = 9; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk'
            Info: 3: + IC(3.957 ns) + CELL(0.935 ns) = 8.152 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk2'
            Info: 4: + IC(3.501 ns) + CELL(0.711 ns) = 12.364 ns; Loc. = LC_X21_Y8_N4; Fanout = 6; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ac[13]'
            Info: Total cell delay = 3.407 ns ( 27.56 % )
            Info: Total interconnect delay = 8.957 ns ( 72.44 % )
        Info: - Longest clock path from clock "clockStepMode" to source register is 12.387 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_M1; Fanout = 2; CLK Node = 'clockStepMode'
            Info: 2: + IC(1.499 ns) + CELL(0.292 ns) = 3.260 ns; Loc. = LC_X7_Y5_N6; Fanout = 9; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk'
            Info: 3: + IC(3.957 ns) + CELL(0.935 ns) = 8.152 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk2'
            Info: 4: + IC(3.524 ns) + CELL(0.711 ns) = 12.387 ns; Loc. = LC_X21_Y11_N4; Fanout = 7; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ac2[7]'
            Info: Total cell delay = 3.407 ns ( 27.50 % )
            Info: Total interconnect delay = 8.980 ns ( 72.50 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 148 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "simplecom_ro1:DC_inst|addlogic:inst13|e2" and destination pin or register "simplecom_ro1:DC_inst|reg:inst5|ac[15]" for clock "clk" (Hold time is 8.092 ns)
    Info: + Largest clock skew is 10.682 ns
        Info: + Longest clock path from clock "clk" to destination register is 13.815 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 87; CLK Node = 'clk'
            Info: 2: + IC(0.948 ns) + CELL(0.935 ns) = 3.352 ns; Loc. = LC_X7_Y5_N2; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|stepClkGen:inst8|clkOnOff'
            Info: 3: + IC(0.563 ns) + CELL(0.292 ns) = 4.207 ns; Loc. = LC_X7_Y5_N1; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|stepClkGen:inst8|stepClkOut'
            Info: 4: + IC(0.417 ns) + CELL(0.114 ns) = 4.738 ns; Loc. = LC_X7_Y5_N6; Fanout = 9; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk'
            Info: 5: + IC(3.957 ns) + CELL(0.935 ns) = 9.630 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk2'
            Info: 6: + IC(3.474 ns) + CELL(0.711 ns) = 13.815 ns; Loc. = LC_X21_Y7_N9; Fanout = 4; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ac[15]'
            Info: Total cell delay = 4.456 ns ( 32.25 % )
            Info: Total interconnect delay = 9.359 ns ( 67.75 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.133 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 87; CLK Node = 'clk'
            Info: 2: + IC(0.953 ns) + CELL(0.711 ns) = 3.133 ns; Loc. = LC_X21_Y6_N8; Fanout = 3; REG Node = 'simplecom_ro1:DC_inst|addlogic:inst13|e2'
            Info: Total cell delay = 2.180 ns ( 69.58 % )
            Info: Total interconnect delay = 0.953 ns ( 30.42 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 2.381 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X21_Y6_N8; Fanout = 3; REG Node = 'simplecom_ro1:DC_inst|addlogic:inst13|e2'
        Info: 2: + IC(1.300 ns) + CELL(0.590 ns) = 1.890 ns; Loc. = LC_X21_Y7_N8; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|reg:inst5|ac~3285'
        Info: 3: + IC(0.182 ns) + CELL(0.309 ns) = 2.381 ns; Loc. = LC_X21_Y7_N9; Fanout = 4; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ac[15]'
        Info: Total cell delay = 0.899 ns ( 37.76 % )
        Info: Total interconnect delay = 1.482 ns ( 62.24 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 10 non-operational path(s) clocked by clock "clockStepMode" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay" and destination pin or register "simplecom_ro1:DC_inst|scounter:inst3|cnt[1]" for clock "clockStepMode" (Hold time is 4.609 ns)
    Info: + Largest clock skew is 7.817 ns
        Info: + Longest clock path from clock "clockStepMode" to destination register is 15.745 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_M1; Fanout = 2; CLK Node = 'clockStepMode'
            Info: 2: + IC(1.499 ns) + CELL(0.292 ns) = 3.260 ns; Loc. = LC_X7_Y5_N6; Fanout = 9; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk'
            Info: 3: + IC(3.957 ns) + CELL(0.935 ns) = 8.152 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk2'
            Info: 4: + IC(2.434 ns) + CELL(0.442 ns) = 11.028 ns; Loc. = LC_X21_Y4_N0; Fanout = 5; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|sc_clk_out'
            Info: 5: + IC(4.006 ns) + CELL(0.711 ns) = 15.745 ns; Loc. = LC_X18_Y12_N1; Fanout = 17; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|cnt[1]'
            Info: Total cell delay = 3.849 ns ( 24.45 % )
            Info: Total interconnect delay = 11.896 ns ( 75.55 % )
        Info: - Shortest clock path from clock "clockStepMode" to source register is 7.928 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_M1; Fanout = 2; CLK Node = 'clockStepMode'
            Info: 2: + IC(1.499 ns) + CELL(0.292 ns) = 3.260 ns; Loc. = LC_X7_Y5_N6; Fanout = 9; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk'
            Info: 3: + IC(3.957 ns) + CELL(0.711 ns) = 7.928 ns; Loc. = LC_X14_Y9_N4; Fanout = 5; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay'
            Info: Total cell delay = 2.472 ns ( 31.18 % )
            Info: Total interconnect delay = 5.456 ns ( 68.82 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 2.999 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X14_Y9_N4; Fanout = 5; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|sc_clr_delay'
        Info: 2: + IC(1.774 ns) + CELL(1.225 ns) = 2.999 ns; Loc. = LC_X18_Y12_N1; Fanout = 17; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|cnt[1]'
        Info: Total cell delay = 1.225 ns ( 40.85 % )
        Info: Total interconnect delay = 1.774 ns ( 59.15 % )
    Info: + Micro hold delay of destination is 0.015 ns
Info: tsu for register "simplecom_ro1:DC_inst|inpoutp:inst7|output[6]" (data pin = "outr_ld", clock pin = "clk") is 8.521 ns
    Info: + Longest pin to register delay is 11.612 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_R6; Fanout = 2; PIN Node = 'outr_ld'
        Info: 2: + IC(6.926 ns) + CELL(0.292 ns) = 8.693 ns; Loc. = LC_X20_Y7_N9; Fanout = 8; COMB Node = 'simplecom_ro1:DC_inst|inpoutp:inst7|process4~0'
        Info: 3: + IC(2.052 ns) + CELL(0.867 ns) = 11.612 ns; Loc. = LC_X14_Y4_N2; Fanout = 8; REG Node = 'simplecom_ro1:DC_inst|inpoutp:inst7|output[6]'
        Info: Total cell delay = 2.634 ns ( 22.68 % )
        Info: Total interconnect delay = 8.978 ns ( 77.32 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.128 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 87; CLK Node = 'clk'
        Info: 2: + IC(0.948 ns) + CELL(0.711 ns) = 3.128 ns; Loc. = LC_X14_Y4_N2; Fanout = 8; REG Node = 'simplecom_ro1:DC_inst|inpoutp:inst7|output[6]'
        Info: Total cell delay = 2.180 ns ( 69.69 % )
        Info: Total interconnect delay = 0.948 ns ( 30.31 % )
Info: tco from clock "clk" to destination pin "selected_reg[9]" through register "simplecom_ro1:DC_inst|regOut:inst10|reg_select[1]" is 31.211 ns
    Info: + Longest clock path from clock "clk" to source register is 13.332 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 87; CLK Node = 'clk'
        Info: 2: + IC(0.955 ns) + CELL(0.935 ns) = 3.359 ns; Loc. = LC_X23_Y7_N3; Fanout = 20; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk20000'
        Info: 3: + IC(4.320 ns) + CELL(0.935 ns) = 8.614 ns; Loc. = LC_X22_Y7_N2; Fanout = 3; REG Node = 'simplecom_ro1:DC_inst|regOut:inst10|select_node'
        Info: 4: + IC(4.007 ns) + CELL(0.711 ns) = 13.332 ns; Loc. = LC_X22_Y3_N7; Fanout = 42; REG Node = 'simplecom_ro1:DC_inst|regOut:inst10|reg_select[1]'
        Info: Total cell delay = 4.050 ns ( 30.38 % )
        Info: Total interconnect delay = 9.282 ns ( 69.62 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 17.655 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X22_Y3_N7; Fanout = 42; REG Node = 'simplecom_ro1:DC_inst|regOut:inst10|reg_select[1]'
        Info: 2: + IC(2.153 ns) + CELL(0.590 ns) = 2.743 ns; Loc. = LC_X17_Y4_N0; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst10|reg_node[7]~1653'
        Info: 3: + IC(0.403 ns) + CELL(0.442 ns) = 3.588 ns; Loc. = LC_X17_Y4_N1; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst10|reg_node[7]~1654'
        Info: 4: + IC(1.644 ns) + CELL(0.442 ns) = 5.674 ns; Loc. = LC_X14_Y6_N4; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst10|reg_node[7]~1655'
        Info: 5: + IC(1.698 ns) + CELL(0.590 ns) = 7.962 ns; Loc. = LC_X17_Y5_N0; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst10|reg_node[7]~1656'
        Info: 6: + IC(2.024 ns) + CELL(0.292 ns) = 10.278 ns; Loc. = LC_X11_Y8_N9; Fanout = 7; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst10|reg_node[7]~1681'
        Info: 7: + IC(1.736 ns) + CELL(0.590 ns) = 12.604 ns; Loc. = LC_X9_Y6_N9; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|regOut:inst10|Mux44~31'
        Info: 8: + IC(2.943 ns) + CELL(2.108 ns) = 17.655 ns; Loc. = PIN_B5; Fanout = 0; PIN Node = 'selected_reg[9]'
        Info: Total cell delay = 5.054 ns ( 28.63 % )
        Info: Total interconnect delay = 12.601 ns ( 71.37 % )
Info: Longest tpd from source pin "x[6]" to destination pin "cb[5]" is 19.769 ns
    Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_N9; Fanout = 20; PIN Node = 'x[6]'
    Info: 2: + IC(7.253 ns) + CELL(0.442 ns) = 9.170 ns; Loc. = LC_X17_Y10_N1; Fanout = 26; COMB Node = 'simplecom_ro1:DC_inst|reg:inst5|Mux3~405'
    Info: 3: + IC(2.877 ns) + CELL(0.442 ns) = 12.489 ns; Loc. = LC_X14_Y5_N5; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|reg:inst5|Mux10~229'
    Info: 4: + IC(1.277 ns) + CELL(0.114 ns) = 13.880 ns; Loc. = LC_X17_Y5_N8; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|reg:inst5|Mux10~230'
    Info: 5: + IC(1.654 ns) + CELL(0.114 ns) = 15.648 ns; Loc. = LC_X14_Y8_N2; Fanout = 4; COMB Node = 'simplecom_ro1:DC_inst|reg:inst5|Mux10'
    Info: 6: + IC(2.013 ns) + CELL(2.108 ns) = 19.769 ns; Loc. = PIN_T10; Fanout = 0; PIN Node = 'cb[5]'
    Info: Total cell delay = 4.695 ns ( 23.75 % )
    Info: Total interconnect delay = 15.074 ns ( 76.25 % )
Info: th for register "simplecom_ro1:DC_inst|reg:inst5|ir[13]" (data pin = "ir_ld", clock pin = "clk") is 9.432 ns
    Info: + Longest clock path from clock "clk" to destination register is 13.842 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J4; Fanout = 87; CLK Node = 'clk'
        Info: 2: + IC(0.948 ns) + CELL(0.935 ns) = 3.352 ns; Loc. = LC_X7_Y5_N2; Fanout = 2; REG Node = 'simplecom_ro1:DC_inst|stepClkGen:inst8|clkOnOff'
        Info: 3: + IC(0.563 ns) + CELL(0.292 ns) = 4.207 ns; Loc. = LC_X7_Y5_N1; Fanout = 1; COMB Node = 'simplecom_ro1:DC_inst|stepClkGen:inst8|stepClkOut'
        Info: 4: + IC(0.417 ns) + CELL(0.114 ns) = 4.738 ns; Loc. = LC_X7_Y5_N6; Fanout = 9; COMB Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk'
        Info: 5: + IC(3.957 ns) + CELL(0.935 ns) = 9.630 ns; Loc. = LC_X8_Y8_N2; Fanout = 128; REG Node = 'simplecom_ro1:DC_inst|scounter:inst3|clk2'
        Info: 6: + IC(3.501 ns) + CELL(0.711 ns) = 13.842 ns; Loc. = LC_X20_Y8_N1; Fanout = 10; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ir[13]'
        Info: Total cell delay = 4.456 ns ( 32.19 % )
        Info: Total interconnect delay = 9.386 ns ( 67.81 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 4.425 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_J3; Fanout = 16; PIN Node = 'ir_ld'
        Info: 2: + IC(2.089 ns) + CELL(0.867 ns) = 4.425 ns; Loc. = LC_X20_Y8_N1; Fanout = 10; REG Node = 'simplecom_ro1:DC_inst|reg:inst5|ir[13]'
        Info: Total cell delay = 2.336 ns ( 52.79 % )
        Info: Total interconnect delay = 2.089 ns ( 47.21 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 129 megabytes
    Info: Processing ended: Sat Oct 25 11:51:02 2008
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


