P-N 接面電感之探討研究 
“Investigation of P-N Junction Inductors” 
計畫編號：NSC97-2218-E-110-001 
執行期間：97 年 1月 1 日 至 97 年 10 月 31 日 
主持人：李杰穎 國立中山大學電機系 
一、中文摘要 
本計劃之目的為經由晶圓廠製作出p-n接
面電感﹙p-n junction inductor﹚與建立此
電感之高頻等效電路模型，未來以研發應用於
射頻積體電路設計中。此電感所佔晶片的面積
遠比螺線型電感（spiral inductor）要小許
多，突顯其未來發展射頻積體電路高整合與小
面積之潛力。根據相關的過渡時間元件理論，
此 p-n 接面電感的特性如電感值不隨頻率而
變。透過理論可將電感值推導得表示式，更可
由此發展出一極有用與具有物理意義之等效
電路模型（equivalent circuit model）。發
展一嶄新方法於高頻下萃取倍增因子，並藉由
崩潰雜訊理論，建立於高頻條件與各偏壓之等
效電路模型以應用並整合於射頻積體電路設
計中。 
英文摘要 
The purpose of this project is carrying out 
p-n junction inductors through fabrication in 
foundry, establishing the high frequency 
equivalent circuit of inductors, and apply them 
into radio frequency integrated circuit in the 
future. The area of the inductor is much less than 
spiral one, so the potential of developing high 
integration and small area of RFIC will be 
demonstrated. According to the related transit 
time device theory, the intrinsic inductance 
values are independent of frequency. We can 
derive the equation of inductors through the 
theory; in addition, develop a very useful and 
physical equivalent circuit model. Using a novel 
method to extract multiplication factors in the 
high frequency range based on the noise theory, 
we can carry out the high frequency equivalent 
circuit model at each bias point for RFIC design. 
 
二、計畫的緣由與目的 
矽鍺異質接面電晶體(SiGe HBT) 呈現高
輸出功率、雜訊特性良好和高線性度等[1]，
並與 CMOS 製程的高整合性，提高射頻電路整
合性以減少製作成本。基於以上因素，p-n 接
面電感將可整合於射頻積體電路設計中，例
如：功率放大器、震盪器等等。 
螺旋式電感在面積與製作上面的限制有
許多的問題需要其他的辦法克服，主要需要減
少基板電磁損耗以得到高的 Q 值，為達到目
的，非標準的製程是必要的。 
本計劃目的為實現新穎主動 pn 接面電
感，此主動電感具有面積小、電感值不隨頻率
改變等特性，未來實現於射頻電路可大幅減少
電路面積與增加電感可使用頻段。 
根據相關的過渡時間元件理論，發展一嶄
新方法，經由建立 pn 接面崩潰機制之模型萃
取高頻累增崩潰倍增因子。 
 
三、研究方法及成果 
本計畫透過國家晶片中心申請製作測試
元件使用矽鍺 BiCMOS 製程製作出嶄新及實用
之 p-n 接面電感，如圖一。 
此電感根據[2]可得到接面電感之公式 
( )
( )
( )
11 12
22 21
12
Im
Im (4)
Im
b
c
e
L Z Z
L Z Z
L Z
ω
ω
ω
−⎡ ⎤⎡ ⎤ ⎢ ⎥⎢ ⎥ = −⎢ ⎥⎢ ⎥ ⎢ ⎥⎢ ⎥⎣ ⎦ ⎣ ⎦
"  
使用兩步去嵌入步驟的 pn 接面電感扣除
外質電阻與電感 bxR 、 eR 、 bL 、 eL 取得 pn 接
面電感之等效電路，因此圖八可簡化成圖九而
得到適用於高頻之等效電路。 
使用軟體最佳化擬合(fit)可得到本質參
數與偏壓的關係，取得不同頻率點下之 jL 、
jC 、 jR 、 0aM 值，如圖十~十三。 
    經由以上方法可萃取高頻的累增崩潰倍
增係數，由圖十三可看出崩潰電壓約為 4 伏  
後，急速增加，其餘部份皆為 0aM =1，此一具
有物理意義之模型將可應用於 pn 接面電感之
高頻模型中。 
整體萃取流程呈現於圖十四。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖二、量測系統 
 
 
 
 
 
 
 
圖三、開路與短路 
      
 
 
 
 
 
 
 
 
 
 
 
圖四、共射極組態電晶體與 p-n 接面電感 
 
LeRc
Le
Re
RbxLbB C
E
 
圖五、飽和區等效電路 
 
 
 
圖六、 bxR 、 eR、 cR 對 1/IB作圖，頻率為 2.4GHz 
 
共射極組態電晶體 p-n 接面電感 
開路 短路 
