
ControladorBagualProgramV1.2.1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000045e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000003ea  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000008  00800100  00800100  0000045e  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000045e  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000490  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000060  00000000  00000000  000004d0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000813  00000000  00000000  00000530  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000006d4  00000000  00000000  00000d43  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000041a  00000000  00000000  00001417  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000140  00000000  00000000  00001834  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000044a  00000000  00000000  00001974  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001ef  00000000  00000000  00001dbe  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000068  00000000  00000000  00001fad  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 d5 00 	jmp	0x1aa	; 0x1aa <__vector_4>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 82 00 	jmp	0x104	; 0x104 <__vector_11>
  30:	0c 94 73 00 	jmp	0xe6	; 0xe6 <__vector_12>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 48 00 	jmp	0x90	; 0x90 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a8 30       	cpi	r26, 0x08	; 8
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 92 01 	call	0x324	; 0x324 <main>
  88:	0c 94 f3 01 	jmp	0x3e6	; 0x3e6 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <__vector_21>:
}

char ReadPortDState()
{
	return PINC;	//le sensores de efeito hall
}
  90:	1f 92       	push	r1
  92:	0f 92       	push	r0
  94:	0f b6       	in	r0, 0x3f	; 63
  96:	0f 92       	push	r0
  98:	11 24       	eor	r1, r1
  9a:	8f 93       	push	r24
  9c:	9f 93       	push	r25
  9e:	af 93       	push	r26
  a0:	bf 93       	push	r27
  a2:	81 e0       	ldi	r24, 0x01	; 1
  a4:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <s_ReadFlag>
  a8:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
  ac:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <_edata+0x1>
  b0:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <_edata+0x2>
  b4:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <_edata+0x3>
  b8:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7e0078>
  bc:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7e0079>
  c0:	a0 e0       	ldi	r26, 0x00	; 0
  c2:	b0 e0       	ldi	r27, 0x00	; 0
  c4:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
  c8:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <_edata+0x1>
  cc:	a0 93 02 01 	sts	0x0102, r26	; 0x800102 <_edata+0x2>
  d0:	b0 93 03 01 	sts	0x0103, r27	; 0x800103 <_edata+0x3>
  d4:	bf 91       	pop	r27
  d6:	af 91       	pop	r26
  d8:	9f 91       	pop	r25
  da:	8f 91       	pop	r24
  dc:	0f 90       	pop	r0
  de:	0f be       	out	0x3f, r0	; 63
  e0:	0f 90       	pop	r0
  e2:	1f 90       	pop	r1
  e4:	18 95       	reti

000000e6 <__vector_12>:
  e6:	1f 92       	push	r1
  e8:	0f 92       	push	r0
  ea:	0f b6       	in	r0, 0x3f	; 63
  ec:	0f 92       	push	r0
  ee:	11 24       	eor	r1, r1
  f0:	8f 93       	push	r24
  f2:	8b b1       	in	r24, 0x0b	; 11
  f4:	8b 7a       	andi	r24, 0xAB	; 171
  f6:	8b b9       	out	0x0b, r24	; 11
  f8:	8f 91       	pop	r24
  fa:	0f 90       	pop	r0
  fc:	0f be       	out	0x3f, r0	; 63
  fe:	0f 90       	pop	r0
 100:	1f 90       	pop	r1
 102:	18 95       	reti

00000104 <__vector_11>:
 104:	1f 92       	push	r1
 106:	0f 92       	push	r0
 108:	0f b6       	in	r0, 0x3f	; 63
 10a:	0f 92       	push	r0
 10c:	11 24       	eor	r1, r1
 10e:	8f 93       	push	r24
 110:	9f 93       	push	r25
 112:	af 93       	push	r26
 114:	bf 93       	push	r27
 116:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 11a:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <_edata+0x1>
 11e:	a0 91 02 01 	lds	r26, 0x0102	; 0x800102 <_edata+0x2>
 122:	b0 91 03 01 	lds	r27, 0x0103	; 0x800103 <_edata+0x3>
 126:	89 2b       	or	r24, r25
 128:	8a 2b       	or	r24, r26
 12a:	8b 2b       	or	r24, r27
 12c:	a9 f1       	breq	.+106    	; 0x198 <__vector_11+0x94>
 12e:	9b b1       	in	r25, 0x0b	; 11
 130:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <s_phaseTurnedOff>
 134:	89 2b       	or	r24, r25
 136:	8b b9       	out	0x0b, r24	; 11
 138:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <s_phaseTurnedOff>
 13c:	82 30       	cpi	r24, 0x02	; 2
 13e:	49 f0       	breq	.+18     	; 0x152 <__vector_11+0x4e>
 140:	84 30       	cpi	r24, 0x04	; 4
 142:	61 f0       	breq	.+24     	; 0x15c <__vector_11+0x58>
 144:	81 30       	cpi	r24, 0x01	; 1
 146:	71 f4       	brne	.+28     	; 0x164 <__vector_11+0x60>
 148:	8b b1       	in	r24, 0x0b	; 11
 14a:	8f 75       	andi	r24, 0x5F	; 95
 14c:	8b b9       	out	0x0b, r24	; 11
 14e:	5b 9a       	sbi	0x0b, 3	; 11
 150:	09 c0       	rjmp	.+18     	; 0x164 <__vector_11+0x60>
 152:	8b b1       	in	r24, 0x0b	; 11
 154:	87 77       	andi	r24, 0x77	; 119
 156:	8b b9       	out	0x0b, r24	; 11
 158:	5d 9a       	sbi	0x0b, 5	; 11
 15a:	04 c0       	rjmp	.+8      	; 0x164 <__vector_11+0x60>
 15c:	8b b1       	in	r24, 0x0b	; 11
 15e:	87 7d       	andi	r24, 0xD7	; 215
 160:	8b b9       	out	0x0b, r24	; 11
 162:	5f 9a       	sbi	0x0b, 7	; 11
 164:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <s_phaseTurnedOn>
 168:	82 30       	cpi	r24, 0x02	; 2
 16a:	49 f0       	breq	.+18     	; 0x17e <__vector_11+0x7a>
 16c:	84 30       	cpi	r24, 0x04	; 4
 16e:	61 f0       	breq	.+24     	; 0x188 <__vector_11+0x84>
 170:	81 30       	cpi	r24, 0x01	; 1
 172:	79 f4       	brne	.+30     	; 0x192 <__vector_11+0x8e>
 174:	8b b1       	in	r24, 0x0b	; 11
 176:	8f 7a       	andi	r24, 0xAF	; 175
 178:	8b b9       	out	0x0b, r24	; 11
 17a:	5a 9a       	sbi	0x0b, 2	; 11
 17c:	0d c0       	rjmp	.+26     	; 0x198 <__vector_11+0x94>
 17e:	8b b1       	in	r24, 0x0b	; 11
 180:	8b 7b       	andi	r24, 0xBB	; 187
 182:	8b b9       	out	0x0b, r24	; 11
 184:	5c 9a       	sbi	0x0b, 4	; 11
 186:	08 c0       	rjmp	.+16     	; 0x198 <__vector_11+0x94>
 188:	8b b1       	in	r24, 0x0b	; 11
 18a:	8b 7e       	andi	r24, 0xEB	; 235
 18c:	8b b9       	out	0x0b, r24	; 11
 18e:	5e 9a       	sbi	0x0b, 6	; 11
 190:	03 c0       	rjmp	.+6      	; 0x198 <__vector_11+0x94>
 192:	8b b1       	in	r24, 0x0b	; 11
 194:	8b 7a       	andi	r24, 0xAB	; 171
 196:	8b b9       	out	0x0b, r24	; 11
 198:	bf 91       	pop	r27
 19a:	af 91       	pop	r26
 19c:	9f 91       	pop	r25
 19e:	8f 91       	pop	r24
 1a0:	0f 90       	pop	r0
 1a2:	0f be       	out	0x3f, r0	; 63
 1a4:	0f 90       	pop	r0
 1a6:	1f 90       	pop	r1
 1a8:	18 95       	reti

000001aa <__vector_4>:

ISR (PCINT1_vect)
{//interrupcao de porta C
 1aa:	1f 92       	push	r1
 1ac:	0f 92       	push	r0
 1ae:	0f b6       	in	r0, 0x3f	; 63
 1b0:	0f 92       	push	r0
 1b2:	11 24       	eor	r1, r1
 1b4:	2f 93       	push	r18
 1b6:	3f 93       	push	r19
 1b8:	4f 93       	push	r20
 1ba:	5f 93       	push	r21
 1bc:	6f 93       	push	r22
 1be:	7f 93       	push	r23
 1c0:	8f 93       	push	r24
 1c2:	9f 93       	push	r25
 1c4:	af 93       	push	r26
 1c6:	bf 93       	push	r27
 1c8:	cf 93       	push	r28
 1ca:	ef 93       	push	r30
 1cc:	ff 93       	push	r31
	char i;
	//se o sensor de freio estiver ligado, desliga todas as fases do sistema
	if(PINC & (1<<3) || PINC & (1<<4))
 1ce:	33 99       	sbic	0x06, 3	; 6
 1d0:	02 c0       	rjmp	.+4      	; 0x1d6 <__vector_4+0x2c>
 1d2:	34 9b       	sbis	0x06, 4	; 6
 1d4:	05 c0       	rjmp	.+10     	; 0x1e0 <__vector_4+0x36>
	{
		s_phaseTurnedOff = 0;
 1d6:	10 92 05 01 	sts	0x0105, r1	; 0x800105 <s_phaseTurnedOff>
		s_phaseTurnedOn = 0;
 1da:	10 92 06 01 	sts	0x0106, r1	; 0x800106 <s_phaseTurnedOn>
 1de:	4a c0       	rjmp	.+148    	; 0x274 <__vector_4+0xca>
	}
	else
	{
		for(i = 0; i < 3; i++)
		{
			if((PINC & (1 << i)) != (s_lastPortDstate & (1 << i)))	//compara estado atual PINCn com estado passado
 1e0:	a0 91 07 01 	lds	r26, 0x0107	; 0x800107 <s_lastPortDstate>
 1e4:	2f ef       	ldi	r18, 0xFF	; 255
 1e6:	3f ef       	ldi	r19, 0xFF	; 255
			{
				if((PINC & (1 << i)) > 0)
 1e8:	61 e0       	ldi	r22, 0x01	; 1
 1ea:	70 e0       	ldi	r23, 0x00	; 0
				else
				{
					int PhaseToSetFloat = i - 1;
					if(PhaseToSetFloat<0)
					{
						PhaseToSetFloat = 2;
 1ec:	c2 e0       	ldi	r28, 0x02	; 2
 1ee:	b0 e0       	ldi	r27, 0x00	; 0
	}
	else
	{
		for(i = 0; i < 3; i++)
		{
			if((PINC & (1 << i)) != (s_lastPortDstate & (1 << i)))	//compara estado atual PINCn com estado passado
 1f0:	86 b1       	in	r24, 0x06	; 6
 1f2:	a9 01       	movw	r20, r18
 1f4:	4f 5f       	subi	r20, 0xFF	; 255
 1f6:	5f 4f       	sbci	r21, 0xFF	; 255
 1f8:	8a 27       	eor	r24, r26
 1fa:	90 e0       	ldi	r25, 0x00	; 0
 1fc:	04 2e       	mov	r0, r20
 1fe:	02 c0       	rjmp	.+4      	; 0x204 <__vector_4+0x5a>
 200:	95 95       	asr	r25
 202:	87 95       	ror	r24
 204:	0a 94       	dec	r0
 206:	e2 f7       	brpl	.-8      	; 0x200 <__vector_4+0x56>
 208:	80 ff       	sbrs	r24, 0
 20a:	2f c0       	rjmp	.+94     	; 0x26a <__vector_4+0xc0>
			{
				if((PINC & (1 << i)) > 0)
 20c:	86 b1       	in	r24, 0x06	; 6
 20e:	fb 01       	movw	r30, r22
 210:	04 2e       	mov	r0, r20
 212:	02 c0       	rjmp	.+4      	; 0x218 <__vector_4+0x6e>
 214:	ee 0f       	add	r30, r30
 216:	ff 1f       	adc	r31, r31
 218:	0a 94       	dec	r0
 21a:	e2 f7       	brpl	.-8      	; 0x214 <__vector_4+0x6a>
 21c:	90 e0       	ldi	r25, 0x00	; 0
 21e:	8e 23       	and	r24, r30
 220:	9f 23       	and	r25, r31
 222:	18 16       	cp	r1, r24
 224:	19 06       	cpc	r1, r25
 226:	8c f4       	brge	.+34     	; 0x24a <__vector_4+0xa0>
				{
					int PhaseToSetFloat = i - 1;
					if(PhaseToSetFloat<0)
 228:	33 23       	and	r19, r19
 22a:	0c f4       	brge	.+2      	; 0x22e <__vector_4+0x84>
					{
						PhaseToSetFloat = 2;
 22c:	2c 2f       	mov	r18, r28
					}
					s_phaseTurnedOn &= ~(1 << (PhaseToSetFloat));		//indica que a fase referente ao sensor hall deve ir para Float
					s_phaseTurnedOn |= (1 << (i));						//indica que a fase referente ao sensor hall deve ir para High
 22e:	cb 01       	movw	r24, r22
 230:	02 c0       	rjmp	.+4      	; 0x236 <__vector_4+0x8c>
 232:	88 0f       	add	r24, r24
 234:	99 1f       	adc	r25, r25
 236:	2a 95       	dec	r18
 238:	e2 f7       	brpl	.-8      	; 0x232 <__vector_4+0x88>
 23a:	80 95       	com	r24
 23c:	90 91 06 01 	lds	r25, 0x0106	; 0x800106 <s_phaseTurnedOn>
 240:	89 23       	and	r24, r25
 242:	8e 2b       	or	r24, r30
 244:	80 93 06 01 	sts	0x0106, r24	; 0x800106 <s_phaseTurnedOn>
 248:	10 c0       	rjmp	.+32     	; 0x26a <__vector_4+0xc0>
				}
				else
				{
					int PhaseToSetFloat = i - 1;
					if(PhaseToSetFloat<0)
 24a:	33 23       	and	r19, r19
 24c:	0c f4       	brge	.+2      	; 0x250 <__vector_4+0xa6>
					{
						PhaseToSetFloat = 2;
 24e:	2c 2f       	mov	r18, r28
					}
					s_phaseTurnedOff  &= ~(1 << (PhaseToSetFloat));		//indica que a fase referente ao sensor hall deve ir para Float
					s_phaseTurnedOff  |= (1 << (i));						//indica que a fase referente ao sensor hall deve ir para High
 250:	cb 01       	movw	r24, r22
 252:	02 c0       	rjmp	.+4      	; 0x258 <__vector_4+0xae>
 254:	88 0f       	add	r24, r24
 256:	99 1f       	adc	r25, r25
 258:	2a 95       	dec	r18
 25a:	e2 f7       	brpl	.-8      	; 0x254 <__vector_4+0xaa>
 25c:	80 95       	com	r24
 25e:	90 91 05 01 	lds	r25, 0x0105	; 0x800105 <s_phaseTurnedOff>
 262:	89 23       	and	r24, r25
 264:	8e 2b       	or	r24, r30
 266:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <s_phaseTurnedOff>
 26a:	9a 01       	movw	r18, r20
		s_phaseTurnedOff = 0;
		s_phaseTurnedOn = 0;
	}
	else
	{
		for(i = 0; i < 3; i++)
 26c:	42 30       	cpi	r20, 0x02	; 2
 26e:	51 05       	cpc	r21, r1
 270:	09 f0       	breq	.+2      	; 0x274 <__vector_4+0xca>
 272:	be cf       	rjmp	.-132    	; 0x1f0 <__vector_4+0x46>
				}
			}
	}
	
	}
	s_lastPortDstate = PINC;
 274:	86 b1       	in	r24, 0x06	; 6
 276:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <s_lastPortDstate>
}
 27a:	ff 91       	pop	r31
 27c:	ef 91       	pop	r30
 27e:	cf 91       	pop	r28
 280:	bf 91       	pop	r27
 282:	af 91       	pop	r26
 284:	9f 91       	pop	r25
 286:	8f 91       	pop	r24
 288:	7f 91       	pop	r23
 28a:	6f 91       	pop	r22
 28c:	5f 91       	pop	r21
 28e:	4f 91       	pop	r20
 290:	3f 91       	pop	r19
 292:	2f 91       	pop	r18
 294:	0f 90       	pop	r0
 296:	0f be       	out	0x3f, r0	; 63
 298:	0f 90       	pop	r0
 29a:	1f 90       	pop	r1
 29c:	18 95       	reti

0000029e <initADC>:

void initADC()
{
	
	ADMUX |= (1<<REFS0);                                               //5 volts de referência, AVcc com capacitor externo no pino AREF
 29e:	ec e7       	ldi	r30, 0x7C	; 124
 2a0:	f0 e0       	ldi	r31, 0x00	; 0
 2a2:	80 81       	ld	r24, Z
 2a4:	80 64       	ori	r24, 0x40	; 64
 2a6:	80 83       	st	Z, r24
	
	ADMUX |= (1 << MUX0) | (1 << MUX2);                                // Seta ADC6 como conversor ADC utilizado
 2a8:	80 81       	ld	r24, Z
 2aa:	85 60       	ori	r24, 0x05	; 5
 2ac:	80 83       	st	Z, r24
	
	ADCSRA |= (1<<ADPS2)|(1<<ADPS1)|(1<<ADATE)|(1<<ADPS0)|(1<<ADEN)|(1<<ADIE);    //preescaler de 128,liga o ADC conversion complete interruption
 2ae:	ea e7       	ldi	r30, 0x7A	; 122
 2b0:	f0 e0       	ldi	r31, 0x00	; 0
 2b2:	80 81       	ld	r24, Z
 2b4:	8f 6a       	ori	r24, 0xAF	; 175
 2b6:	80 83       	st	Z, r24
	
	ADCSRB = 0x00;			//modo de conversão contínua
 2b8:	10 92 7b 00 	sts	0x007B, r1	; 0x80007b <__TEXT_REGION_LENGTH__+0x7e007b>
	
	DIDR0 |= (1 << ADC5D);            //desabilita porta digital ADC5, ou PINC5, para possibilitar o ADC a trabalhar
 2bc:	ae e7       	ldi	r26, 0x7E	; 126
 2be:	b0 e0       	ldi	r27, 0x00	; 0
 2c0:	8c 91       	ld	r24, X
 2c2:	80 62       	ori	r24, 0x20	; 32
 2c4:	8c 93       	st	X, r24
	
	ADCSRA |= (1<<ADSC);                                               // Inicia Conversão
 2c6:	80 81       	ld	r24, Z
 2c8:	80 64       	ori	r24, 0x40	; 64
 2ca:	80 83       	st	Z, r24
 2cc:	08 95       	ret

000002ce <initPWMTimer>:
	//valor colocado no registrador de interrupção mínimo: 65535*3,8/5 = 49807 = 0xC28F
	//valor de tensão máximo desejado: 4,6 V
	//valor máximo colocado: 65535*4,6/5 = 60292 = 0xEB84
	//uma interrupção ocorre em 65535, com o intuito de colocar o valor positivo na saída, para depois este ser zerado pela outra
	
	TCCR1B = (1<<CS10)|(1<<WGM12);		//Sem prescaler , modo CTC
 2ce:	89 e0       	ldi	r24, 0x09	; 9
 2d0:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7e0081>
	TIMSK1 = (1<<OCIE1B)|(1<<OCIE1A);	//habilita interrupcao nos comparadores A e B, dando clear no A
 2d4:	86 e0       	ldi	r24, 0x06	; 6
 2d6:	80 93 6f 00 	sts	0x006F, r24	; 0x80006f <__TEXT_REGION_LENGTH__+0x7e006f>
	TCNT1 = 0x00;
 2da:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7e0085>
 2de:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7e0084>
	OCR1A = TIMER_PERIOD;
 2e2:	88 ee       	ldi	r24, 0xE8	; 232
 2e4:	93 e0       	ldi	r25, 0x03	; 3
 2e6:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7e0089>
 2ea:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7e0088>
	OCR1B = 0; 
 2ee:	10 92 8b 00 	sts	0x008B, r1	; 0x80008b <__TEXT_REGION_LENGTH__+0x7e008b>
 2f2:	10 92 8a 00 	sts	0x008A, r1	; 0x80008a <__TEXT_REGION_LENGTH__+0x7e008a>
 2f6:	08 95       	ret

000002f8 <InitAtmega>:
	
}

void InitAtmega()
{
	DDRC = 0;					// seta a porta PCx para input (HALLS)
 2f8:	17 b8       	out	0x07, r1	; 7
	PORTC = 0xFF;				// liga todos resistores de pull-up da porta PC
 2fa:	8f ef       	ldi	r24, 0xFF	; 255
 2fc:	88 b9       	out	0x08, r24	; 8

	DDRD |= 0xFF;				// seta porta D como output (PWMs)
 2fe:	9a b1       	in	r25, 0x0a	; 10
 300:	8a b9       	out	0x0a, r24	; 10
 	PORTD = 0;					// inicia a Porta D toda zerada
 302:	1b b8       	out	0x0b, r1	; 11

	PCICR |= 1 << PCIE1;		// Habilita interrupção da porta C
 304:	e8 e6       	ldi	r30, 0x68	; 104
 306:	f0 e0       	ldi	r31, 0x00	; 0
 308:	80 81       	ld	r24, Z
 30a:	82 60       	ori	r24, 0x02	; 2
 30c:	80 83       	st	Z, r24
	PCMSK1 |=( (1 << PCINT8) | (1 << PCINT9) |(1 << PCINT10) |(1 << PCINT11) |(1 << PCINT12));              // Mask indicando que apenas PC0, PC1, PC2, PC3 e PC4  causarão interrupção
 30e:	ec e6       	ldi	r30, 0x6C	; 108
 310:	f0 e0       	ldi	r31, 0x00	; 0
 312:	80 81       	ld	r24, Z
 314:	8f 61       	ori	r24, 0x1F	; 31
 316:	80 83       	st	Z, r24

	initPWMTimer();				//inicia PWM			
 318:	0e 94 67 01 	call	0x2ce	; 0x2ce <initPWMTimer>
	initADC();					//inicia conversor analogico digital
 31c:	0e 94 4f 01 	call	0x29e	; 0x29e <initADC>
	sei();						//habilita interrupcoes
 320:	78 94       	sei
 322:	08 95       	ret

00000324 <main>:
}

int main(void)
{
    InitAtmega();				//Setup do ATmega
 324:	0e 94 7c 01 	call	0x2f8	; 0x2f8 <InitAtmega>
    while (1) 
    {
		if(s_ReadFlag > 0)
		{
			s_ReadFlag = 0;
			OCR1B = TIMER_PERIOD*s_AnalogValue/(0x03FF);
 328:	0f 2e       	mov	r0, r31
 32a:	cc 24       	eor	r12, r12
 32c:	ca 94       	dec	r12
 32e:	f3 e0       	ldi	r31, 0x03	; 3
 330:	df 2e       	mov	r13, r31
 332:	e1 2c       	mov	r14, r1
 334:	f1 2c       	mov	r15, r1
 336:	f0 2d       	mov	r31, r0
 338:	ca e8       	ldi	r28, 0x8A	; 138
 33a:	d0 e0       	ldi	r29, 0x00	; 0
int main(void)
{
    InitAtmega();				//Setup do ATmega
    while (1) 
    {
		if(s_ReadFlag > 0)
 33c:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <s_ReadFlag>
 340:	88 23       	and	r24, r24
 342:	e1 f3       	breq	.-8      	; 0x33c <main+0x18>
		{
			s_ReadFlag = 0;
 344:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <s_ReadFlag>
			OCR1B = TIMER_PERIOD*s_AnalogValue/(0x03FF);
 348:	20 91 00 01 	lds	r18, 0x0100	; 0x800100 <_edata>
 34c:	30 91 01 01 	lds	r19, 0x0101	; 0x800101 <_edata+0x1>
 350:	40 91 02 01 	lds	r20, 0x0102	; 0x800102 <_edata+0x2>
 354:	50 91 03 01 	lds	r21, 0x0103	; 0x800103 <_edata+0x3>
 358:	a8 ee       	ldi	r26, 0xE8	; 232
 35a:	b3 e0       	ldi	r27, 0x03	; 3
 35c:	0e 94 d9 01 	call	0x3b2	; 0x3b2 <__muluhisi3>
 360:	a7 01       	movw	r20, r14
 362:	96 01       	movw	r18, r12
 364:	0e 94 b7 01 	call	0x36e	; 0x36e <__udivmodsi4>
 368:	39 83       	std	Y+1, r19	; 0x01
 36a:	28 83       	st	Y, r18
 36c:	e7 cf       	rjmp	.-50     	; 0x33c <main+0x18>

0000036e <__udivmodsi4>:
 36e:	a1 e2       	ldi	r26, 0x21	; 33
 370:	1a 2e       	mov	r1, r26
 372:	aa 1b       	sub	r26, r26
 374:	bb 1b       	sub	r27, r27
 376:	fd 01       	movw	r30, r26
 378:	0d c0       	rjmp	.+26     	; 0x394 <__udivmodsi4_ep>

0000037a <__udivmodsi4_loop>:
 37a:	aa 1f       	adc	r26, r26
 37c:	bb 1f       	adc	r27, r27
 37e:	ee 1f       	adc	r30, r30
 380:	ff 1f       	adc	r31, r31
 382:	a2 17       	cp	r26, r18
 384:	b3 07       	cpc	r27, r19
 386:	e4 07       	cpc	r30, r20
 388:	f5 07       	cpc	r31, r21
 38a:	20 f0       	brcs	.+8      	; 0x394 <__udivmodsi4_ep>
 38c:	a2 1b       	sub	r26, r18
 38e:	b3 0b       	sbc	r27, r19
 390:	e4 0b       	sbc	r30, r20
 392:	f5 0b       	sbc	r31, r21

00000394 <__udivmodsi4_ep>:
 394:	66 1f       	adc	r22, r22
 396:	77 1f       	adc	r23, r23
 398:	88 1f       	adc	r24, r24
 39a:	99 1f       	adc	r25, r25
 39c:	1a 94       	dec	r1
 39e:	69 f7       	brne	.-38     	; 0x37a <__udivmodsi4_loop>
 3a0:	60 95       	com	r22
 3a2:	70 95       	com	r23
 3a4:	80 95       	com	r24
 3a6:	90 95       	com	r25
 3a8:	9b 01       	movw	r18, r22
 3aa:	ac 01       	movw	r20, r24
 3ac:	bd 01       	movw	r22, r26
 3ae:	cf 01       	movw	r24, r30
 3b0:	08 95       	ret

000003b2 <__muluhisi3>:
 3b2:	0e 94 e4 01 	call	0x3c8	; 0x3c8 <__umulhisi3>
 3b6:	a5 9f       	mul	r26, r21
 3b8:	90 0d       	add	r25, r0
 3ba:	b4 9f       	mul	r27, r20
 3bc:	90 0d       	add	r25, r0
 3be:	a4 9f       	mul	r26, r20
 3c0:	80 0d       	add	r24, r0
 3c2:	91 1d       	adc	r25, r1
 3c4:	11 24       	eor	r1, r1
 3c6:	08 95       	ret

000003c8 <__umulhisi3>:
 3c8:	a2 9f       	mul	r26, r18
 3ca:	b0 01       	movw	r22, r0
 3cc:	b3 9f       	mul	r27, r19
 3ce:	c0 01       	movw	r24, r0
 3d0:	a3 9f       	mul	r26, r19
 3d2:	70 0d       	add	r23, r0
 3d4:	81 1d       	adc	r24, r1
 3d6:	11 24       	eor	r1, r1
 3d8:	91 1d       	adc	r25, r1
 3da:	b2 9f       	mul	r27, r18
 3dc:	70 0d       	add	r23, r0
 3de:	81 1d       	adc	r24, r1
 3e0:	11 24       	eor	r1, r1
 3e2:	91 1d       	adc	r25, r1
 3e4:	08 95       	ret

000003e6 <_exit>:
 3e6:	f8 94       	cli

000003e8 <__stop_program>:
 3e8:	ff cf       	rjmp	.-2      	; 0x3e8 <__stop_program>
