-- Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
-- --------------------------------------------------------------------------------
-- Tool Version: Vivado v.2019.2 (win64) Build 2708876 Wed Nov  6 21:40:23 MST 2019
-- Date        : Wed Feb  5 13:04:53 2020
-- Host        : DESKTOP-FPAAR5U running 64-bit major release  (build 9200)
-- Command     : write_vhdl -force -mode funcsim -rename_top decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix -prefix
--               decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_ blk_mem_gen_512_sim_netlist.vhdl
-- Design      : blk_mem_gen_512
-- Purpose     : This VHDL netlist is a functional simulation representation of the design and should not be modified or
--               synthesized. This netlist cannot be used for SDF annotated simulation.
-- Device      : xc7a100tcsg324-1
-- --------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_bindec is
  port (
    ena_array : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 1 downto 0 )
  );
end decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_bindec;

architecture STRUCTURE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_bindec is
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"02"
    )
        port map (
      I0 => ena,
      I1 => addra(0),
      I2 => addra(1),
      O => ena_array(0)
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__0\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"40"
    )
        port map (
      I0 => addra(1),
      I1 => addra(0),
      I2 => ena,
      O => ena_array(1)
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"40"
    )
        port map (
      I0 => addra(0),
      I1 => ena,
      I2 => addra(1),
      O => ena_array(2)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_mux is
  port (
    douta : out STD_LOGIC_VECTOR ( 8 downto 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 1 downto 0 );
    clka : in STD_LOGIC;
    DOPADOP : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[11]\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[11]_0\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    DOADO : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[10]\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[10]_0\ : in STD_LOGIC_VECTOR ( 7 downto 0 )
  );
end decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_mux;

architecture STRUCTURE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_mux is
  signal sel_pipe : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal sel_pipe_d1 : STD_LOGIC_VECTOR ( 1 downto 0 );
begin
\douta[10]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(7),
      I1 => \douta[10]\(7),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(7),
      O => douta(7)
    );
\douta[11]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOPADOP(0),
      I1 => \douta[11]\(0),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[11]_0\(0),
      O => douta(8)
    );
\douta[3]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(0),
      I1 => \douta[10]\(0),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(0),
      O => douta(0)
    );
\douta[4]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(1),
      I1 => \douta[10]\(1),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(1),
      O => douta(1)
    );
\douta[5]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(2),
      I1 => \douta[10]\(2),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(2),
      O => douta(2)
    );
\douta[6]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(3),
      I1 => \douta[10]\(3),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(3),
      O => douta(3)
    );
\douta[7]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(4),
      I1 => \douta[10]\(4),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(4),
      O => douta(4)
    );
\douta[8]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(5),
      I1 => \douta[10]\(5),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(5),
      O => douta(5)
    );
\douta[9]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(6),
      I1 => \douta[10]\(6),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(6),
      O => douta(6)
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(0),
      Q => sel_pipe_d1(0),
      R => '0'
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(1),
      Q => sel_pipe_d1(1),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(0),
      Q => sel_pipe(0),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(1),
      Q => sel_pipe(1),
      R => '0'
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init is
  port (
    douta : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
end decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init;

architecture STRUCTURE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 15 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 15 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\: unisim.vcomponents.RAMB18E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"0F0000000F2FFFFFFFFFFFFFFFFFFFFFFFFFE3FFFFFFFFFFFFFFFFFFFFFFFFFD",
      INIT_01 => X"FFFFFFFFFF503FFFFFFF7FFFFFF83FFFFFFFFF9FFFFFFFD50000007E00000000",
      INIT_02 => X"FFF7FFFFFCF3FFFFFFFFCA5FFFFFFF7FFFFFCC3FFFFFFFF445FFFFFFF7FFFFFC",
      INIT_03 => X"FFF415FFFFFFF7FFFFFADBFFFFFFFF415FFFFFFF7FFFFFAFBFFFFFFFF435FFFF",
      INIT_04 => X"FFADBFFFFFBD74B5F7BFFFF7FF3CFADBFFF7FF5F415FFBFFFF7FFFFFADBFFFFF",
      INIT_05 => X"E1FFFF7FFFDFADBFF7FF0CF491E37FFFF7FFA0FADBFF03E7B7495FD7FFFF7FF7",
      INIT_06 => X"93791F9DD7AA7FFF7FFCA7ADBFF935507961767FFFF7FFC27ADBFF937C5FD11E",
      INIT_07 => X"FFCA7ADBFF936CC4F4DB13FFFF7FFCA7ADBFF937F3F91F6107FFF7FFCA7ADBFF",
      INIT_08 => X"08CDB77FF7FFCA7ADBFF936E6EF8BB58BFFF7FFCA7ADBFF936B54F89B57BFFF7",
      INIT_09 => X"BFF937B57419D8E2FFF7FFCA7ADBFF937BB5552CC0FFFF7FFCA7ADBFF9373FE5",
      INIT_0A => X"FF7FFCA7ADBFF937993EBC3D997FF7FFCA7ADBFF937B53F1ED61CFFF7FFCA7AD",
      INIT_0B => X"278FABFD3FFF7FFCA7ADBFF937FE156DFFF7FFF7FFCA7ADBFF937992D64FF897",
      INIT_0C => X"7ADBFF937FFDD2451FFFFF7FFCA7ADBFF937FFDA48AFFFFFF7FFCA7ADBFF937E",
      INIT_0D => X"7FFFF7FFCA7ADBFF937FFD840ABFFFFF7FFCA7ADBFF937FFE712EBFFFFF7FFCA",
      INIT_0E => X"37FEF44AC7BFFFF7FFCA7ADBFF937FD6E70CF3FFFF7FFCA7ADBFF937FC07149C",
      INIT_0F => X"FC97BBBFF537AC36E638A3FFF7FFC9009901937EFA3E4525FFFF7FFCA7ADBFF9",
      INIT_10 => X"FFB00FFF7FFC9B8DEFFE3583423FA023FFF7FFCBFFEFFFD3781C47F0ECFFFF7F",
      INIT_11 => X"FFEA720F9FFF913BFF7FFCABFFFFFFE9F85EFFECB3FFF7FFCBF800F1F280766F",
      INIT_12 => X"F7FFD77FFFFFFFE5E7FFFFF93FFF7FFC87FFFFFFF694FFFFFCC37FF7FFC97FFF",
      INIT_13 => X"FFFFFFFFFFF7FFBFFFFFFFFFFCE7FFFF1FFFFF7FFDEFFFFFFFFD1FFFFFF8CCFF",
      INIT_14 => X"FFFFFFFFFFFFFFFFFFFFF7FFFFFFFFFFFFFFFFFFFFFFFFFF7FFFFFFFFFFFFFFF",
      INIT_15 => X"FFFF7FFFFFFFFFFFFFFFFFFFFFFFFFF7FFFFFFFFFFFFFFFFFFFFFFFFFF7FFFFF",
      INIT_16 => X"FFFFFFFFFFFFFF7FFFFFFFFFFFFFFFFFFFFFFFFFF7FFFFFFFFFFFFFFFFFFFFFF",
      INIT_17 => X"FFFFFFFFFFFFFFFFFFFFFFFF7FFFFFFFFFFFFFFFFFFFFFFFFFF7FFFFFFFFFFFF",
      INIT_18 => X"FFFFFFF7FFFF7FFFFE1FFFFC3FFFFFFFFF7FFFDE3E0F99FFFFC7FFFFFFFFF7FF",
      INIT_19 => X"57FF8092F1C007FFF7FFFF0FA4F8DFFFF8DFFFFFFFFF7FFFFF3DBF37FFFFE1FF",
      INIT_1A => X"7FFE9E3C6F4FFF404C00C002FFF7FFF78381FEBFE7F8FFFFFFCFFF7FFDEEF82E",
      INIT_1B => X"7FE7BF8FFF7FFF8A78DAF5DE001C007004FFF7FFEADAA5A4FFFBFC1FF59FFFFF",
      INIT_1C => X"CCF09FFA80DC33955FFF7FFF977AB598BF441C58FA14FFF7FFFB4FCC79DBE3FF",
      INIT_1D => X"FFF7FE4040403991FC8A3E5BBE5FFF7FF94402DCC87EE0ABC1FB95FFF7FFEA7F",
      INIT_1E => X"7E3EEFEAE9FFF7FE3FFFFF3FCACE60C19CAE9FFF7FE03807EFFE7CD7C1A16BE5",
      INIT_1F => X"FFFE2FF03EF77FB3CAE9FFF7FE3FFFEBAFDEE7E7037EAE9FFF7FE20005B801AE",
      INIT_20 => X"AE9FFF7FFCA0001AD17FDCC0E6BAE9FFF7FFF7FFEAFFDBDCC40208AE9FFF7FFF",
      INIT_21 => X"FFDFFF88C7AE9FFF7FFE1E00186FFDFE007C7AE9FFF7FFF9FFFDDD2FFC5BF36B",
      INIT_22 => X"FFF54FFCB7FFDF2FFC47BE1FFF7FFD7C001A2FFDF8000C7AE9FFF7FFF3FFFE8E",
      INIT_23 => X"E47915FFF7FFDC5621F7BFDF08FE47A45FFF7FFFF4814F17FDF35D147BE5FFF7",
      INIT_24 => X"4FD23FF0AFE46FD5FFF7FFFD62C6C5FDFF0ABE47815FFF7FFD75B7C08BFDF021",
      INIT_25 => X"FF7FFFF8C32F04BBF0ABE44F91FFF7FFFE585F0693FF0AFE47215FFF7FFFFB1E",
      INIT_26 => X"2C8245FE5FFF7FFFEC7A2B1C77F0E8E57F69FFF7FFFE8873B0A79F82AE54059F",
      INIT_27 => X"ABE7ACB93A8C33BE2E47FF7FE0DF125F84978288025FA57FF7FFFFD3A3D864FE",
      INIT_28 => X"FFFFF7FF34A1CE39D1F10C664DFBF3FF7FFEA3D2D67ECF53BD9AF87E7FF7FFED",
      INIT_29 => X"F80743F4DFFFFFF7ED7F32CDFDFFC63FF9ED3FFFFF7FD43EA10C4C7AB33C085B",
      INIT_2A => X"FDDBFF39FFFF5FFFFD4BFFFF56EA0FBE7D22FFE66E6E1DBFFFFF7ED904FB0824",
      INIT_2B => X"100CC7FE7FFFFFFFFFFFFD9FFFFFFDFFFFC7FF8FFFFC73FFE6FFFE1FFFFFFD6F",
      INIT_2C => X"FFFFFFFFFFFFFFFFF827FFFFFFFFFFFFFFFFFFFFFFFF65E00C00038300C00000",
      INIT_2D => X"00000000000000000000000000006000000000000000000000000009FFFFFFFF",
      INIT_2E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_30 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_31 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_32 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_33 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_34 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_35 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_36 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_37 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_38 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_39 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"00000",
      INIT_B => X"00000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"00000",
      SRVAL_B => X"00000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(13 downto 0) => addra(13 downto 0),
      ADDRBWRADDR(13 downto 0) => B"00000000000000",
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DIADI(15 downto 0) => B"0000000000000000",
      DIBDI(15 downto 0) => B"0000000000000000",
      DIPADIP(1 downto 0) => B"00",
      DIPBDIP(1 downto 0) => B"00",
      DOADO(15 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOADO_UNCONNECTED\(15 downto 1),
      DOADO(0) => douta(0),
      DOBDO(15 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOBDO_UNCONNECTED\(15 downto 0),
      DOPADOP(1 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPADOP_UNCONNECTED\(1 downto 0),
      DOPBDOP(1 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPBDOP_UNCONNECTED\(1 downto 0),
      ENARDEN => ena,
      ENBWREN => '0',
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      WEA(1 downto 0) => B"00",
      WEBWE(3 downto 0) => B"0000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized0\ is
  port (
    douta : out STD_LOGIC_VECTOR ( 1 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized0\ : entity is "blk_mem_gen_prim_wrapper_init";
end \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized0\;

architecture STRUCTURE of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized0\ is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 2 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"AAAAAAAABC0FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF3",
      INIT_01 => X"AAAAAAAAAAAAAAAAAAAF0FAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_02 => X"AAAAAAAAAAAABEAAAAAAAAAAAAAAAF3EAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_03 => X"855EAAAAAAAAAAAAAAAAAA154AAAAAAAAAAAAAAB3AAAAAAAAAAAAABFFAAAAAAA",
      INIT_04 => X"AAAAAAAAAA9FF2AAAAAAAAAAAAAAAAAB6FDEAAAAAAAAAAAAAB3AAAAAAAAAAAAA",
      INIT_05 => X"AAAAAB3AAAAAAAAAAAAA9FF2AAAAAAAAAAAAAAAAAB7FDEAAAAAAAAAAAAAB3AAA",
      INIT_06 => X"DEAAAAAAAAAAAAAB3AAAAAAAAAAAAA9FF2AAAAAAAAAAAAAAAAAB7FDEAAAAAAAA",
      INIT_07 => X"AAAAAAAB7FDEAAAAAAAAAAAAAB3AAAAAAAAAAAAA9FF2AAAAAAAAAAAAAAAAAB7F",
      INIT_08 => X"AAAAAAAAAAAAAAAAAB7FDEAAAAAAAAAAAAAB3AAAAAAAAAAAAA9FF2AAAAAAAAAA",
      INIT_09 => X"AAAAAA9FF2AAAAAAAAAAAAAAAAAB3FDEAAAAAAAAAAAAAB3AAAAAAAAAAAAA9FF2",
      INIT_0A => X"AB3AAAAABC03AAAA9FF2AAAAC03AAAAB0AAAAB3FDEAAB0EAAAAAAAAB3AAAAAAA",
      INIT_0B => X"BF7AAAAAAAAB3AAAAAB6ABAAAA9FF2AAAA6A8AAAC69EAAAB3FEEA86A2AAAAAAA",
      INIT_0C => X"AAAA2FEEA8FFBAAAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAA2FE2AAAA3FEEA9",
      INIT_0D => X"7FDAAAEFFBAAAAEFEEABBF8AAAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAA2FF7",
      INIT_0E => X"AA9FF2AAAA7FDAAA8BF8AAAAEFEEABBFDEAAAAAAAB3AAAAABBF8AAAA9FF2AAAA",
      INIT_0F => X"AAAABBF8AAAA9FF2AAAA7FDAAABBFEEAAADFE2AA7FEEAAAAAAAB3AAAAABBF8AA",
      INIT_10 => X"AAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAAB2FE2AAA9FF2AA2FE2AAAAAAAB3A",
      INIT_11 => X"EFF7AA8FF8EAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAAAEFF7AAA9FF2AADFFB",
      INIT_12 => X"AAAB7FDEAA2FF7AABBFEEAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAAA8BF8AAA",
      INIT_13 => X"F2AAAA7FDAAAAA2FE2AB7FFBAAB7FF7AAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDA",
      INIT_14 => X"BBF8AAAA9FF2AAAA7FDAAAAADFF7ABBFF8AAAEFF8EAAAAAB3AAAAABBF8AAAA9F",
      INIT_15 => X"AAAB3AAAAABBF8AAAA9FF2AAAA7FDAAAAA8BF8A8BFFDEAACBF9EAAAAAB3AAAAA",
      INIT_16 => X"2AAAD4EAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAAAAB6F4ADFFFEEAAB7F4EAA",
      INIT_17 => X"ABEAB7FFFF7AAABEAAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAAAAAD4EA2FFFE",
      INIT_18 => X"AA7FDAAAAAAAAA8BFFFF8AAAAAAAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAAAA",
      INIT_19 => X"AAAA9FF2AAAA7FDAAAAAAAAADFFAFFDEAAAAAAAAAAAB3AAAAABBF8AAAA9FF2AA",
      INIT_1A => X"3AAAAABBF8AAAA9FF2AAAA7FDAAAAAAAAB6FF4BFE3AAAAAAAAAAAB3AAAAABBF8",
      INIT_1B => X"AAAAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAAAAAAACBFE37FF8AAAAAAAAAAAB",
      INIT_1C => X"FFBADFFF7AAAAAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAAAAAAB2FFDE2FFDEA",
      INIT_1D => X"DAAAAAAB2FFE2AB7FFDEAAAAAAAAAB3AAAAABBF8AAAA9FF2AAAA7FDAAAAAAACB",
      INIT_1E => X"EFF7FFFF7FDAAAAAADBFF8AAA2FFF4EAAAAAAAAB3AAAAABBF8AAAA9FF2AAAA7F",
      INIT_1F => X"AABBFEAAAABFFAAAAAFFDAAAABCBFFE3AAA8BFFE3AAAAAAAAB3AAAAABBFCFFFF",
      INIT_20 => X"AAAAAB3AAAAABBFFFFFFFFFFFFFFFFDAAAB1BFFF8EAAAA2FFF93AAAAAAAB3AAA",
      INIT_21 => X"AAADBFFF93AAAAAB3AAAAABBFFFFFFFFFFFFFFFFDAAF1BFFFE3AAAAA87FFF93A",
      INIT_22 => X"FFFF8EAAAAAAAB2FFFF8AAAAAB3AAAAABBFFFFFFFFFFFFFFFFDAB6FFFFE4EAAA",
      INIT_23 => X"FFFFFFFAADFFF9EAAAAAAAAA86FFF7AAAAAB3AAAAABBFFBAAAAAAAAAAAAA8AB6",
      INIT_24 => X"FCAAAAAAAAAAAAAAAAA8BE83AAAAAAAAAAAC6FEEAAAAAB3AAAAABBFCFFFFFFFF",
      INIT_25 => X"AB3AAAAABAEBAAAAAAAAAAAAAAAAAB54EAAAAAAAAAAAAAC68AAAAAAB3AAAAABB",
      INIT_26 => X"AAAAAAAAAAAB3AAAAAA003AAAAAAAAAAAAAAAAAAFEAAAAAAAAAAAAAAACEAAAAA",
      INIT_27 => X"AAAAAAAAAAAAAAAAAAAAAB3AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_28 => X"AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAB3AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_29 => X"AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAB3AAAAAAAAAAAAAAAAAAAAA",
      INIT_2A => X"AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAB3AAAAAAAAAAA",
      INIT_2B => X"AAAAAAAB3AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAB3A",
      INIT_2C => X"AAAAAAAAAAAAAAAAAB3AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_2D => X"AAAAAAAAAAAAAAAAAAAAAAAAAAAB3AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_2E => X"AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAB3AAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_2F => X"AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAB3AAAAAAAAAAAAAAA",
      INIT_30 => X"AAAB3AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAB3AAAAA",
      INIT_31 => X"AAAAAAAAAAAAAB3AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_32 => X"AAB157AAAAAAAAAAAAAAAAAB3AAAAAAAAAAAAAAFCEAAAAAAAAAAAAAAABFEAAAA",
      INIT_33 => X"052AAAAAAAAAB6F8AAAAAAAAAAAAAAAAAB3AAAAAAAAAC3AA86A7AABFAAAAAAAA",
      INIT_34 => X"BF8A9FFBA8AB7AAAAAAAAAB7F8AAAAAAAAAAAAAAAAAB3AAAAAAAAB29EA9FF7AB",
      INIT_35 => X"3AAAAAAAB2FF8A8FF8A8FFBAAAAAF0000BFD0000EFFFFFFAAAAAAB3AAAAAAAA8",
      INIT_36 => X"FFE2AAAAAB3AAAAAAA8BFE3A8BFCA8BF8AAAAA2AAAAFFEAAAA7169555EAAAAAB",
      INIT_37 => X"FFFFFFB2FFFFF2AAAAAB3AAAAAAAEFF9EA8BFCAB7FDEAAAB7FFFFFFFFFFFB2FF",
      INIT_38 => X"AAAA6FFFFFFFFFFF72FFFFE2AAAAAB3AAAAAAB7FE7AABBFDEA3FE2AAAB7FFFFF",
      INIT_39 => X"A7FEEADFFBAAAAC1BF9BFD6FE032FEAFE2AAAAAB3AAAAAA8BFDEAAB7FDEAEFF7",
      INIT_3A => X"AAC06F800007FE401FFDEAAAA8BF47F82FDEA2F8DFE2AAAAAB3AAAAAA87FBAAA",
      INIT_3B => X"AAAAAB3AAAAB6FFFEFFFEFFFFABFFE7AAAACBF47F82FDEB2FB8BE2AAAAAB3AAA",
      INIT_3C => X"FEAFF88BF2AAAAAB3AAAAB7FFFFFFFFFFFFFFFFFBAAC05FF9BFD7FE447FB8BE2",
      INIT_3D => X"FFFFFFFFFFFFFFF88BF2AAAAAB3AAAAB7FFFFFFFFFFFFFFFFF7AA2ABFFFFFFFF",
      INIT_3E => X"F5556EEAA3FFFFFFFFFFFFFFF88BF2AAAAAB3AAAAB7FFFFFFFFFFFFFFFFE3AA3",
      INIT_3F => X"AAAAAAAB7FEEAAC5EAA2AAFFEAAABFFAAFF88BF2AAAAAB3AAAAB1555555556BF",
      INIT_40 => X"AB3AAAAAAAAAAAAAAB3FE2AAAFAAAFF1BF80007FE0C7F88BF2AAAAAB3AAAAAAA",
      INIT_41 => X"F88BF2AAAAAB3AAAAAAABC0000007FF7AAAAAAAAACBF7FFF2FDFB2F88BF2AAAA",
      INIT_42 => X"FFFFFFFDE2F88BF2AAAAAB3AAAAAAADAAAAAAABFFBAAAAAAAAB6FFA555BFE4B2",
      INIT_43 => X"AAAAAA8BFFFFFFFFFDE2F88BF2AAAAAB3AAAAAAB7FFFFFFFFFFDEAAAAAAA8BFF",
      INIT_44 => X"FFFFFFFF7AAAAAAA8BFFFFFFFFFDE2F88BF2AAAAAB3AAAAAAA7FFFFFFFFFFEEA",
      INIT_45 => X"AAAAAADFFE55556FFFBAAAAAAA8BFA55555BFDE2FB8BF2AAAAAB3AAAAAAA2FFF",
      INIT_46 => X"E2AAAAAB3AAAAAAA8BFDFFFF2FFFDEAAAAAA8BF7F003F2FDE2FB8BE2AAAAAB3A",
      INIT_47 => X"AEFDE2FD6FE2AAAAAB3AAAAAAABBFDEAAB7FFFE2AAAAAA8BF7B6A7AEFDE2F8CF",
      INIT_48 => X"AA8BF7B7FBAEFDE2FFFFE2AAAAAB3AAAAAAAA2FE3AA8BFFFF8AAAAAA8BF7B7FB",
      INIT_49 => X"FE0BFE7AAAAA8BF7B7FBAEFDE3FFFFE2AAAAAB3AAAAAAAADFF8AA2FFAFFDEAAA",
      INIT_4A => X"AAAB6FF81FF8F7FF9EAAAA8BF7B7FBAEFDE2FFFFE2AAAAAB3AAAAAAAA8BFE2B7",
      INIT_4B => X"AAAB3AAAAAAAAAEFFEBFF7ADFFE7AAAA8BF7B7FBAEFDE2AABFF2AAAAAB3AAAAA",
      INIT_4C => X"EAAACBF2AAAAAB3AAAAAAAAA8BFFFFEEABBFF9EAAA8BF7B7F8AEFDEC001FF2AA",
      INIT_4D => X"F41BFE3EFDEAAA8BE2AAAAAB3AAAAAAAAAA2FFFF8AAA2FFF7AAA8BF7B7FDAEFD",
      INIT_4E => X"B2FFF8EA8BFABFFF82F9EAAA8BE2AAAAAB3AAAAAAAAAADFFFF7AAA8BFFD3AA8B",
      INIT_4F => X"2BFFFFE4FAAC7FFE7AB2BFFFFFE553AAAAB14EAAAAAB3AAAAAAAAAB2FFFF8EAA",
      INIT_50 => X"3AAAAAABC6FFFEFFFE8FEADBFF7AF6FFF96FFE4FAAAAAAAAAAAAAB3AAAAAAAAF",
      INIT_51 => X"AAAAAAAAAB3AAAAAC1AFFFF82FFFF90EB6FDEB6FFF93CBFFE93EAAAAAAAAAAAB",
      INIT_52 => X"AB2FFFFE7AAAAAAAAAAB3AAAA1AFFFFF9FC6FFFFE9ECA7B2BFF93AA2FFFFE93A",
      INIT_53 => X"AAB7FE7AAAAAB1AFFDEAAAAAAAAAAB3AAAA2FFFFF93AAC6FFFFDEACEBBFFE3AA",
      INIT_54 => X"AAAF6BF7AAAAAEE4EAAAAAAB1AABAAAAAAAAAAAB3AAAACBFFF93AAAAC6BFF8EA",
      INIT_55 => X"AAD93EAAAAAAAAB05EAAAAA88EAAAAAAAAAF03AAAAAAAAAAAF3AAAAB7FA4FAAA",
      INIT_56 => X"AAAAAC3AAAAABFAAAAAAAAAAAAFAAAAAABEAAAAAAAAAAAAAAAAAAAAAAAAF3AAA",
      INIT_57 => X"AAAAAAAAAAAAAAAC3AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_58 => X"AAAAAAAAAAAAAAAAAAAAAAAAFC3EAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_59 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC00FEAAAAAAAAAAAAAAAAAAAAAAAAA",
      INIT_5A => X"0000000000000000000000000000000000000000000000C3FFFFFFFFFFFFFFFF",
      INIT_5B => X"000000000000000000000000000000000000000000000000000000003C000000",
      INIT_5C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_60 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_61 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_62 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_63 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_64 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_65 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_66 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_67 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_68 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_69 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 2,
      READ_WIDTH_B => 2,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 2,
      WRITE_WIDTH_B => 2
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 1) => addra(13 downto 0),
      ADDRARDADDR(0) => '1',
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 0) => B"00000000000000000000000000000000",
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 2) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 2),
      DOADO(1 downto 0) => douta(1 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ena,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3 downto 0) => B"0000",
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized1\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized1\ : entity is "blk_mem_gen_prim_wrapper_init";
end \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized1\;

architecture STRUCTURE of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized1\ is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"FAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFADBDA",
      INIT_01 => X"FAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFA",
      INIT_02 => X"FAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFA",
      INIT_03 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFADBD9DBDAFAFAFAFAFAFAFAFAFA",
      INIT_04 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_05 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_06 => X"D8D8D8D8D8D8FAFADBFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_07 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_08 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_09 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FADBFAF8D8",
      INIT_0B => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0C => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0E => X"D8D8D8D8D8D8D8D8D8D8D8D8FBFDFDFDFDFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0F => X"D8FDFDFDFDFDFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_10 => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_11 => X"FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_12 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_13 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8",
      INIT_14 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_15 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8",
      INIT_16 => X"D8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_17 => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_18 => X"D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_19 => X"FFFFFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1A => X"FBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFF",
      INIT_1B => X"FFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_1C => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFF",
      INIT_1D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8",
      INIT_1E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_1F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8",
      INIT_20 => X"D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_21 => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_22 => X"D8D8D8D8DDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_23 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_24 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8",
      INIT_25 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_26 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFFFFFFFFFDD8D8",
      INIT_27 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_28 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_29 => X"FBFBD8D8D8D8D8D8D8D8D8D8FBFFFFFFFFFDD8D8D8D8D8D8D8D8DBFBD8D8D8D8",
      INIT_2A => X"D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8DADBDBDBDBD8D8D8D8D8D8D8D8D8D8D8",
      INIT_2B => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8DADBDBDBDBD8D8D8D8D8D8D8D8D8",
      INIT_2C => X"DBFFFFFFFFFDD8D8D8D8D8DBFDFDFFFFFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2D => X"D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8DBFDFDFFFDD8D8D8D8D8D8D8D8D8D8",
      INIT_2E => X"D8D8D8D8D8D8FDFFFFFFFFDAD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8",
      INIT_2F => X"FFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_30 => X"D8D8D8D8FDFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8DBFFFFFFFFFDD8D8D8D8D8FD",
      INIT_31 => X"D8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8",
      INIT_32 => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFDB",
      INIT_33 => X"D8D8D8D8D8D8D8D8DBFFFFFFFFFDD8D8D8D8D8FBFFFFFFFFFDD8D8D8D8D8D8D8",
      INIT_34 => X"FFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8FBFFFFFFFFFFFDD8",
      INIT_35 => X"FBFAD8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFF",
      INIT_36 => X"FFFFD8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_37 => X"FDFFFFFFFFFDD8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8DAFFFFFF",
      INIT_38 => X"D8DAFDFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8",
      INIT_39 => X"FFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_3A => X"D8DBFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFD8D8D8D8D8D8FDFFFFFF",
      INIT_3B => X"D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8",
      INIT_3C => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFFFFDBD8D8D8D8",
      INIT_3D => X"D8D8D8D8D8FDFFFFFFFFDBD8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8",
      INIT_3E => X"D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8",
      INIT_3F => X"D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8",
      INIT_40 => X"D8D8D8D8DBFFFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_41 => X"FFFDD8D8D8D8D8D8D8D8DBFFFFFFFFFFDBD8D8D8D8D8D8D8D8FBFFFFFFFFFBD8",
      INIT_42 => X"FFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFF",
      INIT_43 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFF",
      INIT_44 => X"FFFFFFFFFDD8D8D8D8D8D8D8D8DBFFFFFFFFFBD8D8D8D8D8D8FDFFFFFFFFFDD8",
      INIT_45 => X"D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8FD",
      INIT_46 => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8",
      INIT_47 => X"D8FDFFFFFFFFFDD8D8D8D8D8D8DBFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_48 => X"D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8FBFFFFFFFFFFDBD8D8D8D8D8D8",
      INIT_49 => X"D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8",
      INIT_4A => X"D8DAFDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_4B => X"D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8DBFFFFFFFFFFFDD8D8D8D8D8",
      INIT_4C => X"D8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8",
      INIT_4D => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDB",
      INIT_4E => X"FFFFFBD8D8D8D8D8FDFFFFFFFFFFFFDAD8D8D8D8D8D8FDFFFFFFFFFFFDD8D8D8",
      INIT_4F => X"FFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8DBFFFFFF",
      INIT_50 => X"FBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFF",
      INIT_51 => X"FFFFFFDBD8D8D8D8D8D8D8FDFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_52 => X"FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8FDFFFFFF",
      INIT_53 => X"D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8",
      INIT_54 => X"FFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_55 => X"D8D8D8D8D8DBFFFFFFFFFFFBD8D8D8DBFFFFFFFFFFFFFFFDD8D8D8D8D8D8D8FB",
      INIT_56 => X"D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8",
      INIT_57 => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8",
      INIT_58 => X"D8D8D8FDFFFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8FDFFFFFFFDDBD8D8D8D8D8D8",
      INIT_59 => X"D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFDFB",
      INIT_5A => X"D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8",
      INIT_5B => X"DBD8D8D8D8D8D8D8DAFDFDDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_5C => X"FFFDD8D8D8D8D8D8D8D8D8D8D8D8D8FDFDDBD8D8D8D8DBFFFFFFFFFFFFFFFFFF",
      INIT_5D => X"FFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFF",
      INIT_5E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFF",
      INIT_5F => X"D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8",
      INIT_60 => X"D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8",
      INIT_61 => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8",
      INIT_62 => X"FFFFFFFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_63 => X"D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFF",
      INIT_64 => X"D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8",
      INIT_65 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_66 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFDFFFFFFFFFFFDD8D8",
      INIT_67 => X"D8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8",
      INIT_68 => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDB",
      INIT_69 => X"D8D8D8D8FDFFFFFFFFFFFDDBFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_6A => X"FFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_6B => X"FBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFF",
      INIT_6C => X"FDFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_6D => X"FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFFFDDBD8",
      INIT_6E => X"D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8",
      INIT_6F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_70 => X"D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFFFFFBD8D8DBFFFFFFFFFFFFFDD8D8D8D8",
      INIT_71 => X"D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8",
      INIT_72 => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8",
      INIT_73 => X"FFFFFFFFFDD8D8D8D8FBFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_74 => X"D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFDFF",
      INIT_75 => X"D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8",
      INIT_76 => X"FFFFFFFFFFFDDAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_77 => X"FFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFFFFFFFFFFFFFFDBD8D8D8D8D8FDFF",
      INIT_78 => X"FFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFF",
      INIT_79 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFF",
      INIT_7A => X"D8D8DAFDFFFFFFFFFFFFFFDBD8D8D8D8D8D8D9FDFFFFFFFFFFFFFDDBD8D8D8D8",
      INIT_7B => X"D8FDFFFFFFFFFBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8",
      INIT_7C => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFDBD8D8D8D8D8D8D8D8",
      INIT_7D => X"D8D8D8D8D8D8D8DBFFFFFFFFFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_7E => X"FDFDFDFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8FBFFFFFFFFFFFFFFFFFBD8",
      INIT_7F => X"D8D8D8D8D8DAFFFFFFFFFFFFFFFFFFFFFFFFFFFDFDFFFFFFFFFFFFFFFFFDFDFD",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 0) => B"00000000000000000000000000000000",
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ena_array(0),
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3 downto 0) => B"0000",
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized2\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized2\ : entity is "blk_mem_gen_prim_wrapper_init";
end \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized2\;

architecture STRUCTURE of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized2\ is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"FFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_01 => X"D8D8D8D8D8D8DBFBFDFFFFFFFFFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8DBFFFFFF",
      INIT_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8",
      INIT_03 => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFFFFFFFFFFFF",
      INIT_04 => X"FFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8D8DBFDFFFFFFFFFFFFFFFFFDDBD8D8D8",
      INIT_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8D8D8D8D8DBFDFFFFFFFFFFFF",
      INIT_06 => X"FBFAD8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_07 => X"D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_08 => X"FFFFFFFFFFFDD8D8D8DAFDFFFFFFFFFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8",
      INIT_09 => X"D8DAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_0A => X"FFFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_0B => X"FFFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFDFFFF",
      INIT_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8D8D8FDFF",
      INIT_0D => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFFFFFFFFFFFFFF",
      INIT_0E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFDFFFFFFFFFFFFFFFDD8D8D8D8D8",
      INIT_0F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFFFFFFFFFDFDD8D8D8D8",
      INIT_10 => X"D8D8D8D8D8D8D8D8D8DAFDFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_11 => X"D8D8D8D8D8D8D8DBFDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_12 => X"D8D8D8D8D8D8D8DBFFFFFFFFFDFBD9D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_13 => X"FFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_14 => X"FFDBD8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8DAFDFF",
      INIT_15 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFDFF",
      INIT_16 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFDFDDB",
      INIT_17 => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFDAD8D8D8D8D8D8D8D8",
      INIT_18 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFAD8D8D8D8D8D8D8D8D8D8D8",
      INIT_19 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1A => X"D8D8D8D8D8D8FBFBFBFBFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1B => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_1C => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1E => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_20 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_21 => X"FBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_22 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_23 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_24 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_25 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_26 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_27 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_28 => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_29 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2B => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2C => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_2D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_30 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_31 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_32 => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_33 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_34 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_35 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_36 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_37 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_38 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_39 => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3B => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3C => X"FBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_3E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_40 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_41 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_42 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_43 => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_44 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_45 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_46 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_47 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_48 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_49 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DADBDAD8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4B => X"D8D8D8D8D8D8FBFDFDFDFDDAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4C => X"D8FBFDFDFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4D => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FBDBD8D8D8D8D8",
      INIT_4E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4F => X"DBDBFDFDFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFDB",
      INIT_50 => X"D8D8D8D8D8D8D8D8D8D8D8D8FBFFFFFDDAD8D8D8D8FDFFFFFFFFFDD8D8D8D8DA",
      INIT_51 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_52 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_53 => X"FFFFFFFFFDFBD8D8D8FDFFFFFFFFFFD8D8F8D8FDFFFFFFFFFDD8D8D8D8D8D8D8",
      INIT_54 => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FB",
      INIT_55 => X"DBDBFDFFFFFFFFDBDBDBDBDBDBDBDBDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_56 => X"FFFFFFDBD8F8D8FBFFFFFFFFFFDAD8D8D8D8D8D8D8D8D8D8D8DADBDBDBDBDBDB",
      INIT_57 => X"FBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFFFFFBD8D8D8FBFFFF",
      INIT_58 => X"FFFFFFFFFDD8DBFDFDFDFDFDFDFDFDFDFDFDDAD8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_59 => X"FFDBD8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5A => X"D8D8D8D8D8DBFFFFFFFFFFFFFBD8D8D8D8DBFFFFFFFFFFFBD8D8D8D9FFFFFFFF",
      INIT_5B => X"FFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_5C => X"FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8FBFFFFFFFFFF",
      INIT_5D => X"D8D8D8D8D8D9FFFFFFFFFFFBD8D8D8D8FDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8",
      INIT_5E => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFFFFFFFB",
      INIT_5F => X"FFFFFFFFFFFFFFFFFFFFFFFFFDD8FBFFFFFFFFFFFFFFFFFFFFFFDBD8D8D8D8D8",
      INIT_60 => X"D8D8D8D8FBFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFF",
      INIT_61 => X"D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFDD8D8D8D8D8D8D8FDFFFFFFFFFD",
      INIT_62 => X"FDD8FBFFFFFFFFFFFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_63 => X"D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_64 => X"FFFFFFFFFFFDD8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8DAFFFFFFFFFFFDD8",
      INIT_65 => X"FFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8FD",
      INIT_66 => X"FFFFFFFFFDDBFDFFFFFFFFDDDDFDFFFFFFFDDBDBFBD8FBFFFFFFFFFFFFFFFFFF",
      INIT_67 => X"D8D8FBFFFFFFFFFFD8D8D8D8D8FDFFFFFFFFFFD8D8D8D8D8D8D8D8D8DADBDBDB",
      INIT_68 => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8DBFDFFFFFFFDD8D8D8D8D8D8D8",
      INIT_69 => X"DBFFFFFFFFFDD8D8D8D8FBFFFFFFFFDBD8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8",
      INIT_6A => X"DBDDFFFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFDD9FDFFFFFFFFDB",
      INIT_6B => X"D8D8D8D8DADBDBDBDBFDFFFFDDDBDBDBDBDBDBDBDBDBFDFFFFFFFFFFDBDBDBDB",
      INIT_6C => X"FFFFFFDAD8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_6D => X"D8D8D8D8D8D8D8DBFFFFFFFFFDD9FDFFFFFFFFDBDBFFFFFFFFFDD8D8D8D8DBFF",
      INIT_6E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8D8",
      INIT_6F => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFF",
      INIT_70 => X"FDDBFDFFFFFFFFFDDDFFFFFFFFFDDBDBFBDBFDFFFFFFFFDAD8DBFFFFFFFFDBD8",
      INIT_71 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDAD8D8D8D8DAFBDBDBFBDDFFFFFFFF",
      INIT_72 => X"FBFAD8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_73 => X"FFFFFFFFFFFFFFFFFFFFFFDBD8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_74 => X"FFFFFFFFFDD8D8D8D8D8FBFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_75 => X"FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_76 => X"D8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_77 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDB",
      INIT_78 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDBD8D8D8D8D8DBFF",
      INIT_79 => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDBD8DBFFFFFFFFDBD8D8D8D8D8",
      INIT_7B => X"FFFFFDFDFDFDFDFDFDFFFFFFD8D8D8D8D8D8FBFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7C => X"D8D8D8D8D8D8D8D8FBFDFDFDFDFDFDFDFDFDFDFDFDFDFDFDFDFDFDFDFFFFFFFF",
      INIT_7D => X"FFFFFFFFFFFFFFDBD8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_7E => X"D8D8D8D8D8D8FBFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFD8D8D8D8D8D8D8DBFDFD",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 0) => B"00000000000000000000000000000000",
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ena_array(0),
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3 downto 0) => B"0000",
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized3\ is
  port (
    DOADO : out STD_LOGIC_VECTOR ( 7 downto 0 );
    DOPADOP : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized3\ : entity is "blk_mem_gen_prim_wrapper_init";
end \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized3\;

architecture STRUCTURE of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized3\ is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"0000000000000000000000000000FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"FFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_01 => X"FFFFFFFFFDDBDBDBDBDBDBDBDBFFFFFFFFFDDBDBDADBFDFFFFFFFFDBD8DBFFFF",
      INIT_02 => X"D8D8D8D8DBFFFFFFFFFFDBD8D8D8D8D8D8D8D8DAD8D8D8D8D8D8D8DADADADBDB",
      INIT_03 => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_04 => X"DBFFFFFFFFFDD8D8D8D8DBFFFFFFFFDBD8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8",
      INIT_05 => X"D8D8D8D8D8D8F8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFDD8D8D8D8D8D8D8",
      INIT_06 => X"D8D8D8D8D8D8D8D8D8D8DADBDBDBDBDBDBDBDBDBDBDBDBDBDBFFFFFFFFFFFDD8",
      INIT_07 => X"FFFFFFDBD8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_08 => X"D8D8D8D8D8DAFDFDFFFFFFFFFFFDFDFDFDFDFDFDFDFFFFFFFFFFFDFBD8D8DBFF",
      INIT_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDAD8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0A => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8DAFDFFFF",
      INIT_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8DBFFFFFFFFDBD8DBFFFFFFFFDBD8",
      INIT_0C => X"FFFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFFFF",
      INIT_0D => X"FBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_0E => X"FFFFFFFDD8D8DBFFFFFFFFDBD8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_0F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_10 => X"D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDAD8D8D8",
      INIT_11 => X"D8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_12 => X"D8DBFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8DBFFFFFFFFDB",
      INIT_13 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_14 => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFFFFFFFFFFFFFF",
      INIT_15 => X"FDFDFDFDFDFDFDFFFFFFFFFDD8D8DBFFFFFFFFDAD8DBFFFFFFFFDBD8D8D8D8D8",
      INIT_16 => X"FFFFFFFFFFDAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFFFDFDFDFDFD",
      INIT_17 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFDFDFDFDFDFDFDFDFDFDFFFFFF",
      INIT_18 => X"D8D8DBFFFFFFFFDAD8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_19 => X"D8D8D8D8D8D8D8D8D8DBFFFFFFFFDBD8D8D8B9B9B9D9D9B8D8D8D9FFFFFFFFFD",
      INIT_1A => X"D8FBFFFFFFFFFFDBD8D8D8D8D8D8D8D8DBFDFFFFFFFFFFFFFFFDD8D8D8D8D8D8",
      INIT_1B => X"FFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1C => X"FFFFFDD8D8D8FDFFFFFFFFDAD8D8D8FFFFFFFFFDD8D8DBFFFFFFFFDBD8DBFFFF",
      INIT_1D => X"D8D8D8D8FDFFFFFFFFFFFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFF",
      INIT_1E => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFDD8D8D8D8",
      INIT_1F => X"D8D8D8FFFFFFFFFDD8D8DBFFFFFFFFFDFDFDFFFFFFFFDBD8D8D8D8D8D8D8D8D8",
      INIT_20 => X"FFFFFDDBD8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFDD8D8D8FDFFFFFFFFD8",
      INIT_21 => X"D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFFFBD8D8D8D8D8D8DBFFFFFFFFFFFFFFFF",
      INIT_22 => X"FFFFFFFFFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_23 => X"D8D8D8D8D8DBFFFFFFFFFDD8D8D8FDFFFFFFFFD8D8D8D8FFFFFFFFFDD8D8DBFF",
      INIT_24 => X"FFFFFFFFFFDBD8D8D8D8DBFDFFFFFFFFFDFDFFFFFFFFFFFDD8D8D8F8D8D8D8D8",
      INIT_25 => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FD",
      INIT_26 => X"D8D8FDFFFFFFFFD8D8D8D8FFFFFFFFFDD8D8DBFFFFFFFFFFFFFFFFFFFFFFDBD8",
      INIT_27 => X"FFFFFFFFDBDBFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFDD8",
      INIT_28 => X"FBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFFFDDBD8D8D8FDFF",
      INIT_29 => X"FFFFFFFDD8D8FBFFFFFFFFFFFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_2A => X"FFFBD8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFFFDD8D8D8FDFFFFFFFFDAD8D8D8FF",
      INIT_2B => X"D8D8D8D8D8D8D8D8FDFFFFFFFFFFFDDBD9FDFFFFFFFFFFFBD8D8FDFFFFFFFFFF",
      INIT_2C => X"FFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_2D => X"D8DBFFFFFFFFFDD8D8D8FDFFFFFFFFDAD8D8D8FFFFFFFFFDD8D8FBFFFFFFFFFF",
      INIT_2E => X"FFFFFFFDFDFFFFFFFFFFFDD8D8D8DAFDFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8",
      INIT_2F => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFF",
      INIT_30 => X"FFFFFFDBD8D8D8FFFFFFFFFDD8D8D8DBDBDBDBDBDBDBFFFFFFFFDBD8D8D8D8D8",
      INIT_31 => X"D8D8D8D8FDFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8DBFFFFFFFFFDD8D8D8FDFF",
      INIT_32 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFDFFFFFFFFFFFFFFFFFFFFFDDAD8",
      INIT_33 => X"D8D8D8D8D8D8D8D8D8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_34 => X"FDD8D8D8D8D8D8D8D8DBFFFFFFFFFDD8D8D8FDFFFFFFFFDDD8D8D8FFFFFFFFFD",
      INIT_35 => X"D8D8D8D8D8D8FBFFFFFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8DBFFFFFFFFFFFFFF",
      INIT_36 => X"FFFFDBD8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_37 => X"FFFFDDDBDBFDFDFFFFFFFFFFDBD8D8FFFFFFFFFDD8D8D8D8D8D8D8D8D8DBFFFF",
      INIT_38 => X"FFFFFFFFDBD8D8D8D8D8D8D8D8FBFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8DBFFFF",
      INIT_39 => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFFFFFFFF",
      INIT_3A => X"FDDBD9FFFFFFFFFDD8D8D8D8D8D8D8D8D8DBFFFFFFFFDBD8D8D8D8D8D8D8D8D8",
      INIT_3B => X"D8D8DBFDFFFFFFFFFFFFFFDBD8D8D8D8D8FBFFFFFFFFFDFDFFFFFFFFFFFFFFFF",
      INIT_3C => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFFFFFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8",
      INIT_3D => X"D8D8D8D8D8DAFDFBFBFBD8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_3E => X"FDD8D8D8D8D8DBDDFDFFFFFFFFFFFFFFFFFFFFFFFFFFDDFDDBDBFBFAD8D8D8D8",
      INIT_3F => X"FBFDFFFFFFFFFFFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8D8DBFDFFFFFFFFFFFFFF",
      INIT_40 => X"D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DA",
      INIT_41 => X"FFFFFFFDFDFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_42 => X"FFFFFFFFFDFBDAD8D8D8D8D8DAFDFFFFFFFFFFFFFDDAD8D8D8DAFDFFFFFFFFFF",
      INIT_43 => X"FBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFDFDFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_44 => X"FFFFFDFDDBDAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_45 => X"D8D8FDFFFFFFFFFDDAD8D8D8FDFFFFFFFFFFFFFFFFFDDBD8D8FBFFFFFFFFFFFF",
      INIT_46 => X"D8DBDBFDFFFFFFFFFFFFFFFFFFFFFDDBDBFDFFFFFFFFFFFFFFFFFFFDDBDBD8D8",
      INIT_47 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8",
      INIT_48 => X"FFFFFFFFFFFFFFFDDBD8D8D8D8D8DBFDFFFFFFFFFFFFFFFFFFFFFDFDFBD8D8D8",
      INIT_49 => X"FFFDD8D8D8D9FDFFFFFFFFFFFFFFFFFFFFFFFDFDDAD8D8DBFDFFFDD8D8D8FBFD",
      INIT_4A => X"D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8FBFDFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4B => X"F8D8D8D8FDFDFFFFFFFFFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4C => X"FFFFFFFFFFFFFFFDDAD8D8D8D8FDDAD8D8DAFFFFFFFFFFFFFFFDFBD8D8D8D8D8",
      INIT_4D => X"D8D8D8D8D8D8FBFFFFFFFFFFFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8DBFDFFFFFF",
      INIT_4E => X"FFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8",
      INIT_4F => X"D8D8D8D8D8D8FDFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8FBFDFFFFFFFF",
      INIT_50 => X"FFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8DBFDFFFFFFFFFFFFFFFFDBD8D8D8D8",
      INIT_51 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8DBFFFFFFFF",
      INIT_52 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFBFDFFFFFFFDDAD8D8D8D8D8D8D8D8",
      INIT_53 => X"D8D8D8D8D8D8D8DAFBFDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFDDB",
      INIT_54 => X"D8D8D8FAFBFAD8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFDDBDAD8D8D8D8D8D8D8",
      INIT_55 => X"D8D8D8D8D8D8D8D8DBFDDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_56 => X"FDFDDAD8D8D8D8D8D8D8D8D8D8D8D8FBFDFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_57 => X"D8D8D8D8DAFDFDFDDBDAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFB",
      INIT_58 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFAD8D8D8D8D8D8",
      INIT_59 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_5A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_5B => X"D8D8D8D8D8D8D8D8D8D8F8FBFBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_5C => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_5D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_5E => X"FBFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_5F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFB",
      INIT_60 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_61 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_62 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFADBDBFADAD8D8D8D8D8D8D8D8D8",
      INIT_63 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_64 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_65 => X"FAFAFAFAFAFBDBD9D9FBFAFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_66 => X"FAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFA",
      INIT_67 => X"FAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFA",
      INIT_68 => X"FAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFA",
      INIT_69 => X"DBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBD9B9D8DBFBFA",
      INIT_6A => X"DBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDB",
      INIT_6B => X"DBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDB",
      INIT_6C => X"00000000000000000000000000000000D9D8D8DBDBDBDBDBDBDBDBDBDBDBDBDB",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 0) => B"00000000000000000000000000000000",
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => DOADO(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => DOPADOP(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ena_array(0),
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3 downto 0) => B"0000",
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width is
  port (
    douta : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
end decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width;

architecture STRUCTURE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width is
begin
\prim_init.ram\: entity work.decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(0) => douta(0),
      ena => ena
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized0\ is
  port (
    douta : out STD_LOGIC_VECTOR ( 1 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized0\ : entity is "blk_mem_gen_prim_width";
end \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized0\;

architecture STRUCTURE of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized0\ is
begin
\prim_init.ram\: entity work.\decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized0\
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(1 downto 0) => douta(1 downto 0),
      ena => ena
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized1\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized1\ : entity is "blk_mem_gen_prim_width";
end \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized1\;

architecture STRUCTURE of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized1\ is
begin
\prim_init.ram\: entity work.\decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized1\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized2\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized2\ : entity is "blk_mem_gen_prim_width";
end \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized2\;

architecture STRUCTURE of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized2\ is
begin
\prim_init.ram\: entity work.\decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized2\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized3\ is
  port (
    DOADO : out STD_LOGIC_VECTOR ( 7 downto 0 );
    DOPADOP : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized3\ : entity is "blk_mem_gen_prim_width";
end \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized3\;

architecture STRUCTURE of \decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized3\ is
begin
\prim_init.ram\: entity work.\decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_wrapper_init__parameterized3\
     port map (
      DOADO(7 downto 0) => DOADO(7 downto 0),
      DOPADOP(0) => DOPADOP(0),
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_generic_cstr is
  port (
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
end decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_generic_cstr;

architecture STRUCTURE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_generic_cstr is
  signal ena_array : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \ramloop[2].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_8\ : STD_LOGIC;
begin
\bindec_a.bindec_inst_a\: entity work.decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_bindec
     port map (
      addra(1 downto 0) => addra(13 downto 12),
      ena => ena,
      ena_array(2 downto 0) => ena_array(2 downto 0)
    );
\has_mux_a.A\: entity work.decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_mux
     port map (
      DOADO(7) => \ramloop[4].ram.r_n_0\,
      DOADO(6) => \ramloop[4].ram.r_n_1\,
      DOADO(5) => \ramloop[4].ram.r_n_2\,
      DOADO(4) => \ramloop[4].ram.r_n_3\,
      DOADO(3) => \ramloop[4].ram.r_n_4\,
      DOADO(2) => \ramloop[4].ram.r_n_5\,
      DOADO(1) => \ramloop[4].ram.r_n_6\,
      DOADO(0) => \ramloop[4].ram.r_n_7\,
      DOPADOP(0) => \ramloop[4].ram.r_n_8\,
      addra(1 downto 0) => addra(13 downto 12),
      clka => clka,
      douta(8 downto 0) => douta(11 downto 3),
      \douta[10]\(7) => \ramloop[2].ram.r_n_0\,
      \douta[10]\(6) => \ramloop[2].ram.r_n_1\,
      \douta[10]\(5) => \ramloop[2].ram.r_n_2\,
      \douta[10]\(4) => \ramloop[2].ram.r_n_3\,
      \douta[10]\(3) => \ramloop[2].ram.r_n_4\,
      \douta[10]\(2) => \ramloop[2].ram.r_n_5\,
      \douta[10]\(1) => \ramloop[2].ram.r_n_6\,
      \douta[10]\(0) => \ramloop[2].ram.r_n_7\,
      \douta[10]_0\(7) => \ramloop[3].ram.r_n_0\,
      \douta[10]_0\(6) => \ramloop[3].ram.r_n_1\,
      \douta[10]_0\(5) => \ramloop[3].ram.r_n_2\,
      \douta[10]_0\(4) => \ramloop[3].ram.r_n_3\,
      \douta[10]_0\(3) => \ramloop[3].ram.r_n_4\,
      \douta[10]_0\(2) => \ramloop[3].ram.r_n_5\,
      \douta[10]_0\(1) => \ramloop[3].ram.r_n_6\,
      \douta[10]_0\(0) => \ramloop[3].ram.r_n_7\,
      \douta[11]\(0) => \ramloop[2].ram.r_n_8\,
      \douta[11]_0\(0) => \ramloop[3].ram.r_n_8\,
      ena => ena
    );
\ramloop[0].ram.r\: entity work.decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(0) => douta(0),
      ena => ena
    );
\ramloop[1].ram.r\: entity work.\decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized0\
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(1 downto 0) => douta(2 downto 1),
      ena => ena
    );
\ramloop[2].ram.r\: entity work.\decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized1\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[2].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[2].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[2].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[2].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[2].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[2].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[2].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[2].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[2].ram.r_n_8\,
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(0)
    );
\ramloop[3].ram.r\: entity work.\decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized2\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[3].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[3].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[3].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[3].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[3].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[3].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[3].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[3].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[3].ram.r_n_8\,
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(1)
    );
\ramloop[4].ram.r\: entity work.\decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_prim_width__parameterized3\
     port map (
      DOADO(7) => \ramloop[4].ram.r_n_0\,
      DOADO(6) => \ramloop[4].ram.r_n_1\,
      DOADO(5) => \ramloop[4].ram.r_n_2\,
      DOADO(4) => \ramloop[4].ram.r_n_3\,
      DOADO(3) => \ramloop[4].ram.r_n_4\,
      DOADO(2) => \ramloop[4].ram.r_n_5\,
      DOADO(1) => \ramloop[4].ram.r_n_6\,
      DOADO(0) => \ramloop[4].ram.r_n_7\,
      DOPADOP(0) => \ramloop[4].ram.r_n_8\,
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(2)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_top is
  port (
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
end decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_top;

architecture STRUCTURE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_top is
begin
\valid.cstr\: entity work.decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_generic_cstr
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(11 downto 0) => douta(11 downto 0),
      ena => ena
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4_synth is
  port (
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
end decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4_synth;

architecture STRUCTURE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4_synth is
begin
\gnbram.gnativebmg.native_blk_mem_gen\: entity work.decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_top
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(11 downto 0) => douta(11 downto 0),
      ena => ena
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 is
  port (
    clka : in STD_LOGIC;
    rsta : in STD_LOGIC;
    ena : in STD_LOGIC;
    regcea : in STD_LOGIC;
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 11 downto 0 );
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clkb : in STD_LOGIC;
    rstb : in STD_LOGIC;
    enb : in STD_LOGIC;
    regceb : in STD_LOGIC;
    web : in STD_LOGIC_VECTOR ( 0 to 0 );
    addrb : in STD_LOGIC_VECTOR ( 13 downto 0 );
    dinb : in STD_LOGIC_VECTOR ( 11 downto 0 );
    doutb : out STD_LOGIC_VECTOR ( 11 downto 0 );
    injectsbiterr : in STD_LOGIC;
    injectdbiterr : in STD_LOGIC;
    eccpipece : in STD_LOGIC;
    sbiterr : out STD_LOGIC;
    dbiterr : out STD_LOGIC;
    rdaddrecc : out STD_LOGIC_VECTOR ( 13 downto 0 );
    sleep : in STD_LOGIC;
    deepsleep : in STD_LOGIC;
    shutdown : in STD_LOGIC;
    rsta_busy : out STD_LOGIC;
    rstb_busy : out STD_LOGIC;
    s_aclk : in STD_LOGIC;
    s_aresetn : in STD_LOGIC;
    s_axi_awid : in STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_awaddr : in STD_LOGIC_VECTOR ( 31 downto 0 );
    s_axi_awlen : in STD_LOGIC_VECTOR ( 7 downto 0 );
    s_axi_awsize : in STD_LOGIC_VECTOR ( 2 downto 0 );
    s_axi_awburst : in STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_awvalid : in STD_LOGIC;
    s_axi_awready : out STD_LOGIC;
    s_axi_wdata : in STD_LOGIC_VECTOR ( 11 downto 0 );
    s_axi_wstrb : in STD_LOGIC_VECTOR ( 0 to 0 );
    s_axi_wlast : in STD_LOGIC;
    s_axi_wvalid : in STD_LOGIC;
    s_axi_wready : out STD_LOGIC;
    s_axi_bid : out STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_bresp : out STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_bvalid : out STD_LOGIC;
    s_axi_bready : in STD_LOGIC;
    s_axi_arid : in STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_araddr : in STD_LOGIC_VECTOR ( 31 downto 0 );
    s_axi_arlen : in STD_LOGIC_VECTOR ( 7 downto 0 );
    s_axi_arsize : in STD_LOGIC_VECTOR ( 2 downto 0 );
    s_axi_arburst : in STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_arvalid : in STD_LOGIC;
    s_axi_arready : out STD_LOGIC;
    s_axi_rid : out STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_rdata : out STD_LOGIC_VECTOR ( 11 downto 0 );
    s_axi_rresp : out STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_rlast : out STD_LOGIC;
    s_axi_rvalid : out STD_LOGIC;
    s_axi_rready : in STD_LOGIC;
    s_axi_injectsbiterr : in STD_LOGIC;
    s_axi_injectdbiterr : in STD_LOGIC;
    s_axi_sbiterr : out STD_LOGIC;
    s_axi_dbiterr : out STD_LOGIC;
    s_axi_rdaddrecc : out STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute C_ADDRA_WIDTH : integer;
  attribute C_ADDRA_WIDTH of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 14;
  attribute C_ADDRB_WIDTH : integer;
  attribute C_ADDRB_WIDTH of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 14;
  attribute C_ALGORITHM : integer;
  attribute C_ALGORITHM of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_AXI_ID_WIDTH : integer;
  attribute C_AXI_ID_WIDTH of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 4;
  attribute C_AXI_SLAVE_TYPE : integer;
  attribute C_AXI_SLAVE_TYPE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_AXI_TYPE : integer;
  attribute C_AXI_TYPE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_BYTE_SIZE : integer;
  attribute C_BYTE_SIZE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 9;
  attribute C_COMMON_CLK : integer;
  attribute C_COMMON_CLK of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_COUNT_18K_BRAM : string;
  attribute C_COUNT_18K_BRAM of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "1";
  attribute C_COUNT_36K_BRAM : string;
  attribute C_COUNT_36K_BRAM of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "4";
  attribute C_CTRL_ECC_ALGO : string;
  attribute C_CTRL_ECC_ALGO of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "NONE";
  attribute C_DEFAULT_DATA : string;
  attribute C_DEFAULT_DATA of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "0";
  attribute C_DISABLE_WARN_BHV_COLL : integer;
  attribute C_DISABLE_WARN_BHV_COLL of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_DISABLE_WARN_BHV_RANGE : integer;
  attribute C_DISABLE_WARN_BHV_RANGE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_ELABORATION_DIR : string;
  attribute C_ELABORATION_DIR of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "./";
  attribute C_ENABLE_32BIT_ADDRESS : integer;
  attribute C_ENABLE_32BIT_ADDRESS of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_DEEPSLEEP_PIN : integer;
  attribute C_EN_DEEPSLEEP_PIN of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_ECC_PIPE : integer;
  attribute C_EN_ECC_PIPE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_RDADDRA_CHG : integer;
  attribute C_EN_RDADDRA_CHG of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_RDADDRB_CHG : integer;
  attribute C_EN_RDADDRB_CHG of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_SAFETY_CKT : integer;
  attribute C_EN_SAFETY_CKT of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_SHUTDOWN_PIN : integer;
  attribute C_EN_SHUTDOWN_PIN of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_SLEEP_PIN : integer;
  attribute C_EN_SLEEP_PIN of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EST_POWER_SUMMARY : string;
  attribute C_EST_POWER_SUMMARY of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "Estimated Power for IP     :     5.7617 mW";
  attribute C_FAMILY : string;
  attribute C_FAMILY of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "artix7";
  attribute C_HAS_AXI_ID : integer;
  attribute C_HAS_AXI_ID of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_ENA : integer;
  attribute C_HAS_ENA of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_HAS_ENB : integer;
  attribute C_HAS_ENB of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_INJECTERR : integer;
  attribute C_HAS_INJECTERR of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_MEM_OUTPUT_REGS_A : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_HAS_MEM_OUTPUT_REGS_B : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_A : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_B : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_REGCEA : integer;
  attribute C_HAS_REGCEA of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_REGCEB : integer;
  attribute C_HAS_REGCEB of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_RSTA : integer;
  attribute C_HAS_RSTA of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_RSTB : integer;
  attribute C_HAS_RSTB of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_SOFTECC_INPUT_REGS_A : integer;
  attribute C_HAS_SOFTECC_INPUT_REGS_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B : integer;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_INITA_VAL : string;
  attribute C_INITA_VAL of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "0";
  attribute C_INITB_VAL : string;
  attribute C_INITB_VAL of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "0";
  attribute C_INIT_FILE : string;
  attribute C_INIT_FILE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "blk_mem_gen_512.mem";
  attribute C_INIT_FILE_NAME : string;
  attribute C_INIT_FILE_NAME of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "blk_mem_gen_512.mif";
  attribute C_INTERFACE_TYPE : integer;
  attribute C_INTERFACE_TYPE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_LOAD_INIT_FILE : integer;
  attribute C_LOAD_INIT_FILE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_MEM_TYPE : integer;
  attribute C_MEM_TYPE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 3;
  attribute C_MUX_PIPELINE_STAGES : integer;
  attribute C_MUX_PIPELINE_STAGES of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_PRIM_TYPE : integer;
  attribute C_PRIM_TYPE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_READ_DEPTH_A : integer;
  attribute C_READ_DEPTH_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 11664;
  attribute C_READ_DEPTH_B : integer;
  attribute C_READ_DEPTH_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 11664;
  attribute C_READ_LATENCY_A : integer;
  attribute C_READ_LATENCY_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_READ_LATENCY_B : integer;
  attribute C_READ_LATENCY_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_READ_WIDTH_A : integer;
  attribute C_READ_WIDTH_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_READ_WIDTH_B : integer;
  attribute C_READ_WIDTH_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_RSTRAM_A : integer;
  attribute C_RSTRAM_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_RSTRAM_B : integer;
  attribute C_RSTRAM_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_RST_PRIORITY_A : string;
  attribute C_RST_PRIORITY_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "CE";
  attribute C_RST_PRIORITY_B : string;
  attribute C_RST_PRIORITY_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "CE";
  attribute C_SIM_COLLISION_CHECK : string;
  attribute C_SIM_COLLISION_CHECK of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "ALL";
  attribute C_USE_BRAM_BLOCK : integer;
  attribute C_USE_BRAM_BLOCK of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_BYTE_WEA : integer;
  attribute C_USE_BYTE_WEA of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_BYTE_WEB : integer;
  attribute C_USE_BYTE_WEB of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_DEFAULT_DATA : integer;
  attribute C_USE_DEFAULT_DATA of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_ECC : integer;
  attribute C_USE_ECC of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_SOFTECC : integer;
  attribute C_USE_SOFTECC of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_URAM : integer;
  attribute C_USE_URAM of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_WEA_WIDTH : integer;
  attribute C_WEA_WIDTH of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_WEB_WIDTH : integer;
  attribute C_WEB_WIDTH of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_WRITE_DEPTH_A : integer;
  attribute C_WRITE_DEPTH_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 11664;
  attribute C_WRITE_DEPTH_B : integer;
  attribute C_WRITE_DEPTH_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 11664;
  attribute C_WRITE_MODE_A : string;
  attribute C_WRITE_MODE_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "WRITE_FIRST";
  attribute C_WRITE_MODE_B : string;
  attribute C_WRITE_MODE_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "WRITE_FIRST";
  attribute C_WRITE_WIDTH_A : integer;
  attribute C_WRITE_WIDTH_A of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_WRITE_WIDTH_B : integer;
  attribute C_WRITE_WIDTH_B of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_XDEVICEFAMILY : string;
  attribute C_XDEVICEFAMILY of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "artix7";
  attribute downgradeipidentifiedwarnings : string;
  attribute downgradeipidentifiedwarnings of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 : entity is "yes";
end decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4;

architecture STRUCTURE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4 is
  signal \<const0>\ : STD_LOGIC;
begin
  dbiterr <= \<const0>\;
  doutb(11) <= \<const0>\;
  doutb(10) <= \<const0>\;
  doutb(9) <= \<const0>\;
  doutb(8) <= \<const0>\;
  doutb(7) <= \<const0>\;
  doutb(6) <= \<const0>\;
  doutb(5) <= \<const0>\;
  doutb(4) <= \<const0>\;
  doutb(3) <= \<const0>\;
  doutb(2) <= \<const0>\;
  doutb(1) <= \<const0>\;
  doutb(0) <= \<const0>\;
  rdaddrecc(13) <= \<const0>\;
  rdaddrecc(12) <= \<const0>\;
  rdaddrecc(11) <= \<const0>\;
  rdaddrecc(10) <= \<const0>\;
  rdaddrecc(9) <= \<const0>\;
  rdaddrecc(8) <= \<const0>\;
  rdaddrecc(7) <= \<const0>\;
  rdaddrecc(6) <= \<const0>\;
  rdaddrecc(5) <= \<const0>\;
  rdaddrecc(4) <= \<const0>\;
  rdaddrecc(3) <= \<const0>\;
  rdaddrecc(2) <= \<const0>\;
  rdaddrecc(1) <= \<const0>\;
  rdaddrecc(0) <= \<const0>\;
  rsta_busy <= \<const0>\;
  rstb_busy <= \<const0>\;
  s_axi_arready <= \<const0>\;
  s_axi_awready <= \<const0>\;
  s_axi_bid(3) <= \<const0>\;
  s_axi_bid(2) <= \<const0>\;
  s_axi_bid(1) <= \<const0>\;
  s_axi_bid(0) <= \<const0>\;
  s_axi_bresp(1) <= \<const0>\;
  s_axi_bresp(0) <= \<const0>\;
  s_axi_bvalid <= \<const0>\;
  s_axi_dbiterr <= \<const0>\;
  s_axi_rdaddrecc(13) <= \<const0>\;
  s_axi_rdaddrecc(12) <= \<const0>\;
  s_axi_rdaddrecc(11) <= \<const0>\;
  s_axi_rdaddrecc(10) <= \<const0>\;
  s_axi_rdaddrecc(9) <= \<const0>\;
  s_axi_rdaddrecc(8) <= \<const0>\;
  s_axi_rdaddrecc(7) <= \<const0>\;
  s_axi_rdaddrecc(6) <= \<const0>\;
  s_axi_rdaddrecc(5) <= \<const0>\;
  s_axi_rdaddrecc(4) <= \<const0>\;
  s_axi_rdaddrecc(3) <= \<const0>\;
  s_axi_rdaddrecc(2) <= \<const0>\;
  s_axi_rdaddrecc(1) <= \<const0>\;
  s_axi_rdaddrecc(0) <= \<const0>\;
  s_axi_rdata(11) <= \<const0>\;
  s_axi_rdata(10) <= \<const0>\;
  s_axi_rdata(9) <= \<const0>\;
  s_axi_rdata(8) <= \<const0>\;
  s_axi_rdata(7) <= \<const0>\;
  s_axi_rdata(6) <= \<const0>\;
  s_axi_rdata(5) <= \<const0>\;
  s_axi_rdata(4) <= \<const0>\;
  s_axi_rdata(3) <= \<const0>\;
  s_axi_rdata(2) <= \<const0>\;
  s_axi_rdata(1) <= \<const0>\;
  s_axi_rdata(0) <= \<const0>\;
  s_axi_rid(3) <= \<const0>\;
  s_axi_rid(2) <= \<const0>\;
  s_axi_rid(1) <= \<const0>\;
  s_axi_rid(0) <= \<const0>\;
  s_axi_rlast <= \<const0>\;
  s_axi_rresp(1) <= \<const0>\;
  s_axi_rresp(0) <= \<const0>\;
  s_axi_rvalid <= \<const0>\;
  s_axi_sbiterr <= \<const0>\;
  s_axi_wready <= \<const0>\;
  sbiterr <= \<const0>\;
GND: unisim.vcomponents.GND
     port map (
      G => \<const0>\
    );
inst_blk_mem_gen: entity work.decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4_synth
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(11 downto 0) => douta(11 downto 0),
      ena => ena
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix is
  port (
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 );
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute NotValidForBitStream : boolean;
  attribute NotValidForBitStream of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix : entity is true;
  attribute CHECK_LICENSE_TYPE : string;
  attribute CHECK_LICENSE_TYPE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix : entity is "blk_mem_gen_512,blk_mem_gen_v8_4_4,{}";
  attribute downgradeipidentifiedwarnings : string;
  attribute downgradeipidentifiedwarnings of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix : entity is "yes";
  attribute x_core_info : string;
  attribute x_core_info of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix : entity is "blk_mem_gen_v8_4_4,Vivado 2019.2";
end decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix;

architecture STRUCTURE of decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix is
  signal NLW_U0_dbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_rsta_busy_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_rstb_busy_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_arready_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_awready_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_bvalid_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_dbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_rlast_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_rvalid_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_sbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_wready_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_sbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_doutb_UNCONNECTED : STD_LOGIC_VECTOR ( 11 downto 0 );
  signal NLW_U0_rdaddrecc_UNCONNECTED : STD_LOGIC_VECTOR ( 13 downto 0 );
  signal NLW_U0_s_axi_bid_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_U0_s_axi_bresp_UNCONNECTED : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal NLW_U0_s_axi_rdaddrecc_UNCONNECTED : STD_LOGIC_VECTOR ( 13 downto 0 );
  signal NLW_U0_s_axi_rdata_UNCONNECTED : STD_LOGIC_VECTOR ( 11 downto 0 );
  signal NLW_U0_s_axi_rid_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_U0_s_axi_rresp_UNCONNECTED : STD_LOGIC_VECTOR ( 1 downto 0 );
  attribute C_ADDRA_WIDTH : integer;
  attribute C_ADDRA_WIDTH of U0 : label is 14;
  attribute C_ADDRB_WIDTH : integer;
  attribute C_ADDRB_WIDTH of U0 : label is 14;
  attribute C_ALGORITHM : integer;
  attribute C_ALGORITHM of U0 : label is 1;
  attribute C_AXI_ID_WIDTH : integer;
  attribute C_AXI_ID_WIDTH of U0 : label is 4;
  attribute C_AXI_SLAVE_TYPE : integer;
  attribute C_AXI_SLAVE_TYPE of U0 : label is 0;
  attribute C_AXI_TYPE : integer;
  attribute C_AXI_TYPE of U0 : label is 1;
  attribute C_BYTE_SIZE : integer;
  attribute C_BYTE_SIZE of U0 : label is 9;
  attribute C_COMMON_CLK : integer;
  attribute C_COMMON_CLK of U0 : label is 0;
  attribute C_COUNT_18K_BRAM : string;
  attribute C_COUNT_18K_BRAM of U0 : label is "1";
  attribute C_COUNT_36K_BRAM : string;
  attribute C_COUNT_36K_BRAM of U0 : label is "4";
  attribute C_CTRL_ECC_ALGO : string;
  attribute C_CTRL_ECC_ALGO of U0 : label is "NONE";
  attribute C_DEFAULT_DATA : string;
  attribute C_DEFAULT_DATA of U0 : label is "0";
  attribute C_DISABLE_WARN_BHV_COLL : integer;
  attribute C_DISABLE_WARN_BHV_COLL of U0 : label is 0;
  attribute C_DISABLE_WARN_BHV_RANGE : integer;
  attribute C_DISABLE_WARN_BHV_RANGE of U0 : label is 0;
  attribute C_ELABORATION_DIR : string;
  attribute C_ELABORATION_DIR of U0 : label is "./";
  attribute C_ENABLE_32BIT_ADDRESS : integer;
  attribute C_ENABLE_32BIT_ADDRESS of U0 : label is 0;
  attribute C_EN_DEEPSLEEP_PIN : integer;
  attribute C_EN_DEEPSLEEP_PIN of U0 : label is 0;
  attribute C_EN_ECC_PIPE : integer;
  attribute C_EN_ECC_PIPE of U0 : label is 0;
  attribute C_EN_RDADDRA_CHG : integer;
  attribute C_EN_RDADDRA_CHG of U0 : label is 0;
  attribute C_EN_RDADDRB_CHG : integer;
  attribute C_EN_RDADDRB_CHG of U0 : label is 0;
  attribute C_EN_SAFETY_CKT : integer;
  attribute C_EN_SAFETY_CKT of U0 : label is 0;
  attribute C_EN_SHUTDOWN_PIN : integer;
  attribute C_EN_SHUTDOWN_PIN of U0 : label is 0;
  attribute C_EN_SLEEP_PIN : integer;
  attribute C_EN_SLEEP_PIN of U0 : label is 0;
  attribute C_EST_POWER_SUMMARY : string;
  attribute C_EST_POWER_SUMMARY of U0 : label is "Estimated Power for IP     :     5.7617 mW";
  attribute C_FAMILY : string;
  attribute C_FAMILY of U0 : label is "artix7";
  attribute C_HAS_AXI_ID : integer;
  attribute C_HAS_AXI_ID of U0 : label is 0;
  attribute C_HAS_ENA : integer;
  attribute C_HAS_ENA of U0 : label is 1;
  attribute C_HAS_ENB : integer;
  attribute C_HAS_ENB of U0 : label is 0;
  attribute C_HAS_INJECTERR : integer;
  attribute C_HAS_INJECTERR of U0 : label is 0;
  attribute C_HAS_MEM_OUTPUT_REGS_A : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_A of U0 : label is 1;
  attribute C_HAS_MEM_OUTPUT_REGS_B : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_B of U0 : label is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_A : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_A of U0 : label is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_B : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_B of U0 : label is 0;
  attribute C_HAS_REGCEA : integer;
  attribute C_HAS_REGCEA of U0 : label is 0;
  attribute C_HAS_REGCEB : integer;
  attribute C_HAS_REGCEB of U0 : label is 0;
  attribute C_HAS_RSTA : integer;
  attribute C_HAS_RSTA of U0 : label is 0;
  attribute C_HAS_RSTB : integer;
  attribute C_HAS_RSTB of U0 : label is 0;
  attribute C_HAS_SOFTECC_INPUT_REGS_A : integer;
  attribute C_HAS_SOFTECC_INPUT_REGS_A of U0 : label is 0;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B : integer;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B of U0 : label is 0;
  attribute C_INITA_VAL : string;
  attribute C_INITA_VAL of U0 : label is "0";
  attribute C_INITB_VAL : string;
  attribute C_INITB_VAL of U0 : label is "0";
  attribute C_INIT_FILE : string;
  attribute C_INIT_FILE of U0 : label is "blk_mem_gen_512.mem";
  attribute C_INIT_FILE_NAME : string;
  attribute C_INIT_FILE_NAME of U0 : label is "blk_mem_gen_512.mif";
  attribute C_INTERFACE_TYPE : integer;
  attribute C_INTERFACE_TYPE of U0 : label is 0;
  attribute C_LOAD_INIT_FILE : integer;
  attribute C_LOAD_INIT_FILE of U0 : label is 1;
  attribute C_MEM_TYPE : integer;
  attribute C_MEM_TYPE of U0 : label is 3;
  attribute C_MUX_PIPELINE_STAGES : integer;
  attribute C_MUX_PIPELINE_STAGES of U0 : label is 0;
  attribute C_PRIM_TYPE : integer;
  attribute C_PRIM_TYPE of U0 : label is 1;
  attribute C_READ_DEPTH_A : integer;
  attribute C_READ_DEPTH_A of U0 : label is 11664;
  attribute C_READ_DEPTH_B : integer;
  attribute C_READ_DEPTH_B of U0 : label is 11664;
  attribute C_READ_LATENCY_A : integer;
  attribute C_READ_LATENCY_A of U0 : label is 1;
  attribute C_READ_LATENCY_B : integer;
  attribute C_READ_LATENCY_B of U0 : label is 1;
  attribute C_READ_WIDTH_A : integer;
  attribute C_READ_WIDTH_A of U0 : label is 12;
  attribute C_READ_WIDTH_B : integer;
  attribute C_READ_WIDTH_B of U0 : label is 12;
  attribute C_RSTRAM_A : integer;
  attribute C_RSTRAM_A of U0 : label is 0;
  attribute C_RSTRAM_B : integer;
  attribute C_RSTRAM_B of U0 : label is 0;
  attribute C_RST_PRIORITY_A : string;
  attribute C_RST_PRIORITY_A of U0 : label is "CE";
  attribute C_RST_PRIORITY_B : string;
  attribute C_RST_PRIORITY_B of U0 : label is "CE";
  attribute C_SIM_COLLISION_CHECK : string;
  attribute C_SIM_COLLISION_CHECK of U0 : label is "ALL";
  attribute C_USE_BRAM_BLOCK : integer;
  attribute C_USE_BRAM_BLOCK of U0 : label is 0;
  attribute C_USE_BYTE_WEA : integer;
  attribute C_USE_BYTE_WEA of U0 : label is 0;
  attribute C_USE_BYTE_WEB : integer;
  attribute C_USE_BYTE_WEB of U0 : label is 0;
  attribute C_USE_DEFAULT_DATA : integer;
  attribute C_USE_DEFAULT_DATA of U0 : label is 0;
  attribute C_USE_ECC : integer;
  attribute C_USE_ECC of U0 : label is 0;
  attribute C_USE_SOFTECC : integer;
  attribute C_USE_SOFTECC of U0 : label is 0;
  attribute C_USE_URAM : integer;
  attribute C_USE_URAM of U0 : label is 0;
  attribute C_WEA_WIDTH : integer;
  attribute C_WEA_WIDTH of U0 : label is 1;
  attribute C_WEB_WIDTH : integer;
  attribute C_WEB_WIDTH of U0 : label is 1;
  attribute C_WRITE_DEPTH_A : integer;
  attribute C_WRITE_DEPTH_A of U0 : label is 11664;
  attribute C_WRITE_DEPTH_B : integer;
  attribute C_WRITE_DEPTH_B of U0 : label is 11664;
  attribute C_WRITE_MODE_A : string;
  attribute C_WRITE_MODE_A of U0 : label is "WRITE_FIRST";
  attribute C_WRITE_MODE_B : string;
  attribute C_WRITE_MODE_B of U0 : label is "WRITE_FIRST";
  attribute C_WRITE_WIDTH_A : integer;
  attribute C_WRITE_WIDTH_A of U0 : label is 12;
  attribute C_WRITE_WIDTH_B : integer;
  attribute C_WRITE_WIDTH_B of U0 : label is 12;
  attribute C_XDEVICEFAMILY : string;
  attribute C_XDEVICEFAMILY of U0 : label is "artix7";
  attribute downgradeipidentifiedwarnings of U0 : label is "yes";
  attribute x_interface_info : string;
  attribute x_interface_info of clka : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA CLK";
  attribute x_interface_parameter : string;
  attribute x_interface_parameter of clka : signal is "XIL_INTERFACENAME BRAM_PORTA, MEM_SIZE 8192, MEM_WIDTH 32, MEM_ECC NONE, MASTER_TYPE OTHER, READ_LATENCY 1";
  attribute x_interface_info of ena : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA EN";
  attribute x_interface_info of addra : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA ADDR";
  attribute x_interface_info of douta : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA DOUT";
begin
U0: entity work.decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_blk_mem_gen_v8_4_4
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      addrb(13 downto 0) => B"00000000000000",
      clka => clka,
      clkb => '0',
      dbiterr => NLW_U0_dbiterr_UNCONNECTED,
      deepsleep => '0',
      dina(11 downto 0) => B"000000000000",
      dinb(11 downto 0) => B"000000000000",
      douta(11 downto 0) => douta(11 downto 0),
      doutb(11 downto 0) => NLW_U0_doutb_UNCONNECTED(11 downto 0),
      eccpipece => '0',
      ena => ena,
      enb => '0',
      injectdbiterr => '0',
      injectsbiterr => '0',
      rdaddrecc(13 downto 0) => NLW_U0_rdaddrecc_UNCONNECTED(13 downto 0),
      regcea => '0',
      regceb => '0',
      rsta => '0',
      rsta_busy => NLW_U0_rsta_busy_UNCONNECTED,
      rstb => '0',
      rstb_busy => NLW_U0_rstb_busy_UNCONNECTED,
      s_aclk => '0',
      s_aresetn => '0',
      s_axi_araddr(31 downto 0) => B"00000000000000000000000000000000",
      s_axi_arburst(1 downto 0) => B"00",
      s_axi_arid(3 downto 0) => B"0000",
      s_axi_arlen(7 downto 0) => B"00000000",
      s_axi_arready => NLW_U0_s_axi_arready_UNCONNECTED,
      s_axi_arsize(2 downto 0) => B"000",
      s_axi_arvalid => '0',
      s_axi_awaddr(31 downto 0) => B"00000000000000000000000000000000",
      s_axi_awburst(1 downto 0) => B"00",
      s_axi_awid(3 downto 0) => B"0000",
      s_axi_awlen(7 downto 0) => B"00000000",
      s_axi_awready => NLW_U0_s_axi_awready_UNCONNECTED,
      s_axi_awsize(2 downto 0) => B"000",
      s_axi_awvalid => '0',
      s_axi_bid(3 downto 0) => NLW_U0_s_axi_bid_UNCONNECTED(3 downto 0),
      s_axi_bready => '0',
      s_axi_bresp(1 downto 0) => NLW_U0_s_axi_bresp_UNCONNECTED(1 downto 0),
      s_axi_bvalid => NLW_U0_s_axi_bvalid_UNCONNECTED,
      s_axi_dbiterr => NLW_U0_s_axi_dbiterr_UNCONNECTED,
      s_axi_injectdbiterr => '0',
      s_axi_injectsbiterr => '0',
      s_axi_rdaddrecc(13 downto 0) => NLW_U0_s_axi_rdaddrecc_UNCONNECTED(13 downto 0),
      s_axi_rdata(11 downto 0) => NLW_U0_s_axi_rdata_UNCONNECTED(11 downto 0),
      s_axi_rid(3 downto 0) => NLW_U0_s_axi_rid_UNCONNECTED(3 downto 0),
      s_axi_rlast => NLW_U0_s_axi_rlast_UNCONNECTED,
      s_axi_rready => '0',
      s_axi_rresp(1 downto 0) => NLW_U0_s_axi_rresp_UNCONNECTED(1 downto 0),
      s_axi_rvalid => NLW_U0_s_axi_rvalid_UNCONNECTED,
      s_axi_sbiterr => NLW_U0_s_axi_sbiterr_UNCONNECTED,
      s_axi_wdata(11 downto 0) => B"000000000000",
      s_axi_wlast => '0',
      s_axi_wready => NLW_U0_s_axi_wready_UNCONNECTED,
      s_axi_wstrb(0) => '0',
      s_axi_wvalid => '0',
      sbiterr => NLW_U0_sbiterr_UNCONNECTED,
      shutdown => '0',
      sleep => '0',
      wea(0) => '0',
      web(0) => '0'
    );
end STRUCTURE;
