
#Circuit Summary:
#---------------
#number of inputs = 36
#number of outputs = 7
#number of gates = 245
#number of wires = 281
#atpg: cputime for reading in circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for creating dummy nodes ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for generating fault list ../sample_circuits/c432.ckt: 0.0s 0.0s

#FAULT COVERAGE RESULTS :
#number of test vectors = 172
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

T'111011111111111111111111111111111111 0'
T'111011111111111111111111111111111110 0'
T'101110111111101110111010111010011101 1'
T'111011111111111010101110111010011110 1'
T'101111111111111111111111011111111110 1'
T'101011111111111011111101101110111101 1'
T'111110101110111010101001111111101101 1'
T'111110111010111010011011111111111010 1'
T'111011111011111010011010111010101001 1'
T'101111111110110110101010111110101111 1'
T'101110111111110111101010101010111111 1'
T'101011111010011011101110111010101010 1'
T'101011101111011110101110111011111010 1'
T'101111111101111111111111111111111111 1'
T'111111011010101110111110101011101011 1'
T'100110111111111011101011111010101100 1'
T'110111101110101011101010111111101011 1'
T'111111011111111111111111111111111110 1'
T'111111111111111101111111111111111110 1'
T'101111111111111111110111111111111110 1'
T'111111111111111111111111110111111111 1'
T'011110111011101111101011111111111100 1'
T'101101111111111111111111111111111110 1'
T'101010110111111111101010101011111001 1'
T'111110100110101010111010111011111001 1'
T'111111111111011111111111111111111110 1'
T'101011111111111111111111111101111110 1'
T'101111111111111111111111111101111110 1'
T'110110111010111010101011101011101010 1'
T'101010011010111010101010101010111100 1'
T'101011111101111111111111111111111110 1'
T'101111111101111111111111111111111110 1'
T'111010101111110111111111101110111001 1'
T'101011111111111111011011101010111011 1'
T'111111101011111010111001101111111010 1'
T'111111101011111011111111100110101100 1'
T'111010111110101011101010111010011000 1'
T'111011111111111111111111111111110110 1'
T'101111111111111111111111111111110111 1'
T'111011101110101110101111111110100100 1'
T'111111111111111111111111111111011110 1'
T'111110111111101111101111101011011001 1'
T'101010111010101111111110101101111010 1'
T'111110111111111110101010111101101110 1'
T'101111101111101111101010110110101110 1'
T'111110101110111010101010110110111010 1'
T'101010101111111011111010011010111011 1'
T'101011111111111111111111011111111110 1'
T'101111111111111111111111011111111111 1'
T'101111111111101111101001111011111010 1'
T'111111111111111111111101111111111110 1'
T'111011111011111011110110101010101000 1'
T'101011111111111111110111111111111111 1'
T'101111111111111111110111111111111111 1'
T'101011101110111111011110111110101100 1'
T'111111111111111111011111111111111110 1'
T'111111111011111101101111101011111100 1'
T'101111111110111101111011111010111100 1'
T'101111111111110110101011111111101000 1'
T'111011111011110111111010111011101001 1'
T'101011101110011110111110111010111101 1'
T'101111101010011111111010101111101100 1'
T'111111111101111111111111111111111111 1'
T'111010101001101111101010101110101010 1'
T'101111110111101111101010101110101011 1'
T'101111110111101110111110101011111111 1'
T'101011011010101011101010111010111011 1'
T'111010011110101010101111111111101011 1'
T'101001111111111111111111111111111111 1'
T'101101111111111111111111111111111111 1'
T'101101111010111011111011101111101001 1'
T'100110101110101011111110111110111001 1'
T'100110111111111110101010101011101110 1'
T'011011111111111111111111111111111110 1'
T'011011111111111111111111111111111111 1'
T'011011101010101011101010111111101101 1'
T'101010101010101010101010101010101001 1'
T'111010111011101010111011101111111101 0'
T'101010101111111010111110111111111111 1'
T'111111101111101111101010111111111010 0'
T'111111111111111101111111111111111111 1'
T'111011111111111101111111111111111110 1'
T'111111111111111111111111111111110111 1'
T'111111111111111111111111111111111110 0'
T'111111111111111111111111111111110110 1'
T'111111111111111111111111111111111111 0'
T'111110111111111111111111111111111111 1'
T'111111111111111111111111110111111110 1'
T'011011101011101110101011111011111010 1'
T'011010111010101011101110111010101110 1'
T'111001101010101010111110111110111001 1'
T'111101111010101110111110111111101000 1'
T'111111110110101111111111111111111001 1'
T'111111110111111111111111111111111110 1'
T'111111111111011111111111111111111111 1'
T'101111101110111001101011111010111011 1'
T'111111111111111111110111111111111111 1'
T'101111101011101111110111101110101011 1'
T'111111111111111111111111011111111110 1'
T'111010101010111110101010011011101001 1'
T'111111111111111111111111111101111111 1'
T'111111111111111111111111111101111110 1'
T'101010111010101111111010101010100111 1'
T'111011111011111010101111101010101101 1'
T'111011111011111011101010101010101010 0'
T'110111111111111111111111111111111111 1'
T'101111011010101011101110101010101100 1'
T'101111101101111110111011111011111010 1'
T'101010101011101111111010101010111110 1'
T'111111111111110111111111111111111111 1'
T'111010101010111111011010101011101010 1'
T'111110101111101110111101111010101110 1'
T'101110111010111111111011110110111100 1'
T'111111111011111111101111111010011111 1'
T'101111111110111110111011111110100101 1'
T'111011111111111010111111111011100110 1'
T'101111101010111010111111111111011110 1'
T'101011111111101010101110111110011100 1'
T'101110101010101010101011101001111100 1'
T'111011101110101111101010111001111001 1'
T'111011111111101110101010100111101111 1'
T'111110111111101110111110110111111000 1'
T'111111111010101010111010011111101110 1'
T'111111111111111111111111011111111111 1'
T'111010101111111010101001111111101111 1'
T'111110101111101011101101111110101001 1'
T'111111111111111111110111111111111110 1'
T'101110111110101110110110111110111010 1'
T'111110101010101010011111111110101000 1'
T'111111111111111111011111111111111111 1'
T'111110111010111001101010101010111101 1'
T'101110101110101001101010111010111110 1'
T'101010111110110110111010101010101111 1'
T'111011101010101011101010101010101110 1'
T'111010111111100110101010101010101100 1'
T'111011111010011011101110101011111111 1'
T'111110111010011010101111101010111011 1'
T'111111111101101011101011101010101001 1'
T'111011101111101110101010111011101011 1'
T'111111111101111111111111111111111110 1'
T'111111100111111010111110101011111100 1'
T'101011111111111110101111111110101010 1'
T'111111110111111111111111111111111111 1'
T'111011101011101010101010111010101000 1'
T'111011011011111011111111111110101000 1'
T'101011111011101011101111101011101000 1'
T'111111011111111111111111111111111111 1'
T'101111111110101011111111101111101111 1'
T'111101111111111111111111111111111111 1'
T'111110111110111110101110111110111111 1'
T'111101111111111111111111111111111110 1'
T'101110111110101111111110101010111100 1'
T'110110101110101011111111111010111000 1'
T'101111111010101110101110101110101111 1'
T'110111111111111111111111111111111110 1'
T'101010101111101110101010101010111100 1'
T'011111111111111111111111111111111111 1'
T'101111101011111111111111111011101001 1'
T'011111111111111111111111111111111110 1'
T'101111101010101111101010101110111001 1'
T'111111111011101010101111111110111001 0'
T'101110101110111010111010111010111000 1'

#FAULT COVERAGE RESULTS :
#number of test vectors = 162
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

#atpg: cputime for test pattern generation ../sample_circuits/c432.ckt: 1.0s 1.0s
