# RISC-V 单周期CPU设计文档

## 工程概述

这是一个基于RISC-V指令集的单周期CPU实现，采用Verilog HDL编写，包含完整的指令执行流水线和存储系统。

## 模块功能说明

### 1. 顶层模块

- **sccomp.v**: CPU顶层封装模块，集成CPU核心与存储系统
- **sccomp_tb.v**: 测试平台模块，用于仿真验证

### 2. CPU核心模块

- **SCCPU.v**: 单周期CPU核心实现，包含完整的指令执行流水线
- **ctrl.v**: 控制单元，生成各种控制信号
- **ctrl_encode_def.v**: 控制信号编码定义文件

### 3. 执行单元

- **alu.v**: 算术逻辑单元(ALU)，执行各种算术和逻辑运算
- **EXT.v**: 立即数扩展模块，处理不同格式的立即数
- **RF.v**: 寄存器文件，包含32个32位寄存器

### 4. 存储系统

- **im.v**: 指令存储器(ROM)
- **dm.v**: 数据存储器(RAM)
- **PC.v**: 程序计数器
- **NPC.v**: 下一条指令地址计算模块

## 模块关系图

```
sccomp_tb (测试平台)
    |
sccomp (顶层模块)
├── SCCPU (CPU核心)
│   ├── ctrl (控制单元)
│   ├── alu (算术逻辑单元)
│   ├── EXT (立即数扩展)
│   ├── RF (寄存器文件)
│   ├── PC (程序计数器)
│   └── NPC (下条指令计算)
├── im (指令存储器)
└── dm (数据存储器)
```

## 关键数据通路

1. **取指阶段**:
   
   - PC → im → inst_in → SCCPU

2. **执行阶段**:
   
   - 寄存器读(RF) → ALU运算 → 存储器访问(dm)

3. **写回阶段**:
   
   - 存储器/ALU结果 → 寄存器写(RF)

## 调试接口

通过`reg_sel`和`reg_data`信号可以监控任意寄存器的值，便于调试。

## 仿真测试

测试程序通过`rv32_sc_sim.dat`文件加载到指令存储器，测试平台自动生成时钟和复位信号。

# 
