Fitter report for processor
Sun Jul 27 18:20:07 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Jul 27 18:20:07 2025      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; processor                                  ;
; Top-level Entity Name              ; processor                                  ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX15BF14C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 2,946 / 14,400 ( 20 % )                    ;
;     Total combinational functions  ; 2,088 / 14,400 ( 14 % )                    ;
;     Dedicated logic registers      ; 2,026 / 14,400 ( 14 % )                    ;
; Total registers                    ; 2026                                       ;
; Total pins                         ; 18 / 81 ( 22 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 552,960 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total GXB Receiver Channel PCS     ; 0 / 2 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 2 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 2 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 2 ( 0 % )                              ;
; Total PLLs                         ; 0 / 3 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 2.06        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  23.5%      ;
;     Processors 5-10        ;   5.9%      ;
;     Processors 11-16       ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; pc[0]    ; Incomplete set of assignments ;
; pc[1]    ; Incomplete set of assignments ;
; pc[2]    ; Incomplete set of assignments ;
; pc[3]    ; Incomplete set of assignments ;
; pc[4]    ; Incomplete set of assignments ;
; pc[5]    ; Incomplete set of assignments ;
; pc[6]    ; Incomplete set of assignments ;
; pc[7]    ; Incomplete set of assignments ;
; pc[8]    ; Incomplete set of assignments ;
; pc[9]    ; Incomplete set of assignments ;
; pc[10]   ; Incomplete set of assignments ;
; pc[11]   ; Incomplete set of assignments ;
; pc[12]   ; Incomplete set of assignments ;
; pc[13]   ; Incomplete set of assignments ;
; pc[14]   ; Incomplete set of assignments ;
; pc[15]   ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; rst      ; Incomplete set of assignments ;
+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4164 ) ; 0.00 % ( 0 / 4164 )        ; 0.00 % ( 0 / 4164 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4164 ) ; 0.00 % ( 0 / 4164 )        ; 0.00 % ( 0 / 4164 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4154 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Asus/Desktop/DSD/syn/output_files/processor.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,946 / 14,400 ( 20 % ) ;
;     -- Combinational with no register       ; 920                     ;
;     -- Register only                        ; 858                     ;
;     -- Combinational with a register        ; 1168                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1444                    ;
;     -- 3 input functions                    ; 372                     ;
;     -- <=2 input functions                  ; 272                     ;
;     -- Register only                        ; 858                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1834                    ;
;     -- arithmetic mode                      ; 254                     ;
;                                             ;                         ;
; Total registers*                            ; 2,026 / 14,733 ( 14 % ) ;
;     -- Dedicated logic registers            ; 2,026 / 14,400 ( 14 % ) ;
;     -- I/O registers                        ; 0 / 333 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 226 / 900 ( 25 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 18 / 81 ( 22 % )        ;
;     -- Clock pins                           ; 1 / 6 ( 17 % )          ;
;     -- Dedicated input pins                 ; 0 / 12 ( 0 % )          ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M9Ks                                        ; 0 / 60 ( 0 % )          ;
; Total block memory bits                     ; 0 / 552,960 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 552,960 ( 0 % )     ;
; PLLs                                        ; 0 / 3 ( 0 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; GXB Receiver channel PCSs                   ; 0 / 2 ( 0 % )           ;
; GXB Receiver channel PMAs                   ; 0 / 2 ( 0 % )           ;
; GXB Transmitter channel PCSs                ; 0 / 2 ( 0 % )           ;
; GXB Transmitter channel PMAs                ; 0 / 2 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 13% / 12% / 14%         ;
; Peak interconnect usage (total/H/V)         ; 60% / 57% / 65%         ;
; Maximum fan-out                             ; 2019                    ;
; Highest non-global fan-out                  ; 322                     ;
; Total fan-out                               ; 14083                   ;
; Average fan-out                             ; 3.05                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2946 / 14400 ( 20 % ) ; 0 / 14400 ( 0 % )              ;
;     -- Combinational with no register       ; 920                   ; 0                              ;
;     -- Register only                        ; 858                   ; 0                              ;
;     -- Combinational with a register        ; 1168                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1444                  ; 0                              ;
;     -- 3 input functions                    ; 372                   ; 0                              ;
;     -- <=2 input functions                  ; 272                   ; 0                              ;
;     -- Register only                        ; 858                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1834                  ; 0                              ;
;     -- arithmetic mode                      ; 254                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2026                  ; 0                              ;
;     -- Dedicated logic registers            ; 2026 / 14400 ( 14 % ) ; 0 / 14400 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 226 / 900 ( 25 % )    ; 0 / 900 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 18                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0                     ; 0                              ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 23 ( 17 % )       ; 0 / 23 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 14078                 ; 5                              ;
;     -- Registered Connections               ; 4094                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 2                     ; 0                              ;
;     -- Output Ports                         ; 16                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk  ; J7    ; 3A       ; 16           ; 0            ; 14           ; 2026                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst  ; N9    ; 4        ; 20           ; 0            ; 0            ; 87                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; pc[0]  ; L7    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[10] ; F11   ; 6        ; 33           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[11] ; F9    ; 6        ; 33           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[12] ; C8    ; 7        ; 22           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[13] ; B8    ; 7        ; 22           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[14] ; C11   ; 7        ; 31           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[15] ; B10   ; 7        ; 24           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[1]  ; G10   ; 6        ; 33           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[2]  ; C6    ; 8        ; 14           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[3]  ; A12   ; 7        ; 20           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[4]  ; A7    ; 8        ; 12           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[5]  ; B6    ; 8        ; 14           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[6]  ; A11   ; 7        ; 20           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[7]  ; B11   ; 7        ; 24           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[8]  ; F10   ; 6        ; 33           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pc[9]  ; B13   ; 7        ; 26           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                         ;
+----------+--------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name           ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+--------------------+--------------------------+------------------+---------------------------+
; L3       ; MSEL2              ; -                        ; -                ; Dedicated Programming Pin ;
; N3       ; MSEL1              ; -                        ; -                ; Dedicated Programming Pin ;
; K5       ; MSEL0              ; -                        ; -                ; Dedicated Programming Pin ;
; J5       ; CONF_DONE          ; -                        ; -                ; Dedicated Programming Pin ;
; K6       ; nSTATUS            ; -                        ; -                ; Dedicated Programming Pin ;
; N5       ; DIFFIO_B1n, NCEO   ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G10      ; DIFFIO_R4n, DEV_OE ; Use as regular IO        ; pc[1]            ; Dual Purpose Pin          ;
; A5       ; DATA0              ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B5       ; ASDO               ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO               ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; A4       ; DCLK               ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; D5       ; nCONFIG            ; -                        ; -                ; Dedicated Programming Pin ;
; C4       ; nCE                ; -                        ; -                ; Dedicated Programming Pin ;
+----------+--------------------+--------------------------+------------------+---------------------------+


+------------------------------------------------------------------------------+
; I/O Bank Usage                                                               ;
+----------+-----------------+---------------+--------------+------------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+-----------------+---------------+--------------+------------------+
; QL0      ; 0 / 8 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 2 / 8 ( 25 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 4 / 12 ( 33 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 8 / 14 ( 57 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )   ; --            ; --           ; 2.5V             ;
; 8        ; 3 / 5 ( 60 % )  ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % ) ; 2.5V          ; --           ; --               ;
+----------+-----------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 99         ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 98         ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 96         ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 93         ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 90         ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A6       ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 87         ; 8        ; pc[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 88         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 81         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 82         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 79         ; 7        ; pc[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 80         ; 7        ; pc[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 73         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 97         ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 91         ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B6       ; 86         ; 8        ; pc[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B8       ; 77         ; 7        ; pc[13]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 76         ; 7        ; pc[15]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 75         ; 7        ; pc[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ; 74         ; 7        ; pc[9]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C4       ; 95         ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 92         ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 85         ; 8        ; pc[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 78         ; 7        ; pc[12]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 69         ; 7        ; pc[14]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 70         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 71         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 94         ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 65         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 68         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D12      ; 67         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D13      ; 72         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 83         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E7       ; 84         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 66         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ; 63         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 64         ; 6        ; pc[11]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F10      ; 62         ; 6        ; pc[8]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F11      ; 61         ; 6        ; pc[10]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F12      ; 58         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F13      ; 57         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 60         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 59         ; 6        ; pc[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ; 55         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 52         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 51         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H13      ; 56         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J7       ; 30         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 53         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 35         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K9       ; 36         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 48         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 47         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ; 54         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L6       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ; 28         ; 3        ; pc[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ; 37         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L11      ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 50         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 49         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 31         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 38         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ; 41         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ; 46         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N5       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N8       ; 33         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 34         ; 4        ; rst                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 39         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N11      ; 40         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 42         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 45         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                   ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                   ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------+--------------+
; |processor                           ; 2946 (67)   ; 2026 (48)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 18   ; 0            ; 920 (28)     ; 858 (9)           ; 1168 (28)        ; |processor                                            ; work         ;
;    |ALU:alu|                         ; 603 (249)   ; 229 (5)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 348 (221)    ; 14 (5)            ; 241 (30)         ; |processor|ALU:alu                                    ; work         ;
;       |CSA:ADDER|                    ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 4 (4)            ; |processor|ALU:alu|CSA:ADDER                          ; work         ;
;       |CSA:SIGNED_SUBTRACTOR|        ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 5 (5)            ; |processor|ALU:alu|CSA:SIGNED_SUBTRACTOR              ; work         ;
;       |DIV:dividerModule|            ; 161 (161)   ; 100 (100)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 102 (102)        ; |processor|ALU:alu|DIV:dividerModule                  ; work         ;
;       |MUL:aasd|                     ; 143 (24)    ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (8)       ; 9 (0)             ; 115 (16)         ; |processor|ALU:alu|MUL:aasd                           ; work         ;
;          |shiftaddmul:abaaadad|      ; 45 (45)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 4 (4)             ; 32 (32)          ; |processor|ALU:alu|MUL:aasd|shiftaddmul:abaaadad      ; work         ;
;          |shiftaddmul:sdfsfrg|       ; 57 (57)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 56 (56)          ; |processor|ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg       ; work         ;
;          |shiftaddmul:sdsds333ntyuk| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 27 (27)          ; |processor|ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk ; work         ;
;    |CU:cu|                           ; 65 (65)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (43)      ; 3 (3)             ; 19 (19)          ; |processor|CU:cu                                      ; work         ;
;    |memory:mem|                      ; 2089 (2089) ; 1632 (1632)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 457 (457)    ; 831 (831)         ; 801 (801)        ; |processor|memory:mem                                 ; work         ;
;    |registerFile:regFile|            ; 140 (140)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (44)      ; 1 (1)             ; 95 (95)          ; |processor|registerFile:regFile                       ; work         ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; pc[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pc[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; clk                                        ;                   ;         ;
; rst                                        ;                   ;         ;
;      - PC[0]                               ; 0                 ; 6       ;
;      - PC[1]                               ; 0                 ; 6       ;
;      - PC[2]                               ; 0                 ; 6       ;
;      - PC[3]                               ; 0                 ; 6       ;
;      - PC[4]                               ; 0                 ; 6       ;
;      - PC[5]                               ; 0                 ; 6       ;
;      - PC[6]                               ; 0                 ; 6       ;
;      - PC[7]                               ; 0                 ; 6       ;
;      - PC[8]                               ; 0                 ; 6       ;
;      - PC[9]                               ; 0                 ; 6       ;
;      - PC[10]                              ; 0                 ; 6       ;
;      - PC[11]                              ; 0                 ; 6       ;
;      - PC[12]                              ; 0                 ; 6       ;
;      - PC[13]                              ; 0                 ; 6       ;
;      - PC[14]                              ; 0                 ; 6       ;
;      - PC[15]                              ; 0                 ; 6       ;
;      - PC[9]~18                            ; 0                 ; 6       ;
;      - CU:cu|state~24                      ; 0                 ; 6       ;
;      - CU:cu|state~25                      ; 0                 ; 6       ;
;      - CU:cu|state~26                      ; 0                 ; 6       ;
;      - CU:cu|state~27                      ; 0                 ; 6       ;
;      - CU:cu|state~28                      ; 0                 ; 6       ;
;      - CU:cu|state~29                      ; 0                 ; 6       ;
;      - CU:cu|state~30                      ; 0                 ; 6       ;
;      - CU:cu|state~31                      ; 0                 ; 6       ;
;      - CU:cu|state~32                      ; 0                 ; 6       ;
;      - CU:cu|state~33                      ; 0                 ; 6       ;
;      - CU:cu|state~34                      ; 0                 ; 6       ;
;      - CU:cu|state~35                      ; 0                 ; 6       ;
;      - CU:cu|state~36                      ; 0                 ; 6       ;
;      - CU:cu|state~37                      ; 0                 ; 6       ;
;      - memory:mem|MEM[64][15]~50           ; 0                 ; 6       ;
;      - CU:cu|state~38                      ; 0                 ; 6       ;
;      - memory:mem|MEM[14][15]~78           ; 0                 ; 6       ;
;      - memory:mem|MEM[14][15]~82           ; 0                 ; 6       ;
;      - memory:mem|MEM~106                  ; 0                 ; 6       ;
;      - memory:mem|MEM[3][7]~108            ; 0                 ; 6       ;
;      - memory:mem|MEM[51][15]~110          ; 0                 ; 6       ;
;      - memory:mem|MEM[5][15]~114           ; 0                 ; 6       ;
;      - memory:mem|MEM[48][15]~115          ; 0                 ; 6       ;
;      - memory:mem|MEM[1][9]~118            ; 0                 ; 6       ;
;      - memory:mem|MEM~121                  ; 0                 ; 6       ;
;      - memory:mem|MEM[7][6]~122            ; 0                 ; 6       ;
;      - memory:mem|MEM[10][6]~127           ; 0                 ; 6       ;
;      - memory:mem|MEM[12][7]~131           ; 0                 ; 6       ;
;      - memory:mem|MEM[8][1]~135            ; 0                 ; 6       ;
;      - memory:mem|MEM[2][6]~141            ; 0                 ; 6       ;
;      - memory:mem|MEM[50][15]~142          ; 0                 ; 6       ;
;      - memory:mem|MEM[4][1]~144            ; 0                 ; 6       ;
;      - memory:mem|MEM[52][15]~145          ; 0                 ; 6       ;
;      - memory:mem|MEM[0][14]~146           ; 0                 ; 6       ;
;      - memory:mem|MEM[6][15]~149           ; 0                 ; 6       ;
;      - memory:mem|MEM[11][12]~152          ; 0                 ; 6       ;
;      - memory:mem|MEM[13][3]~155           ; 0                 ; 6       ;
;      - memory:mem|MEM[9][5]~158            ; 0                 ; 6       ;
;      - memory:mem|MEM~163                  ; 0                 ; 6       ;
;      - memory:mem|MEM~164                  ; 0                 ; 6       ;
;      - registerFile:regFile|regs[2][7]~2   ; 0                 ; 6       ;
;      - registerFile:regFile|regs[1][7]~5   ; 0                 ; 6       ;
;      - registerFile:regFile|regs[0][15]~8  ; 0                 ; 6       ;
;      - registerFile:regFile|regs[3][15]~11 ; 0                 ; 6       ;
;      - memory:mem|MEM~165                  ; 0                 ; 6       ;
;      - memory:mem|MEM~166                  ; 0                 ; 6       ;
;      - memory:mem|MEM~167                  ; 0                 ; 6       ;
;      - memory:mem|MEM~168                  ; 0                 ; 6       ;
;      - memory:mem|MEM~169                  ; 0                 ; 6       ;
;      - memory:mem|MEM~170                  ; 0                 ; 6       ;
;      - memory:mem|MEM~171                  ; 0                 ; 6       ;
;      - memory:mem|MEM~172                  ; 0                 ; 6       ;
;      - memory:mem|MEM~173                  ; 0                 ; 6       ;
;      - memory:mem|MEM~174                  ; 0                 ; 6       ;
;      - memory:mem|MEM~175                  ; 0                 ; 6       ;
;      - memory:mem|MEM~176                  ; 0                 ; 6       ;
;      - memory:mem|MEM~177                  ; 0                 ; 6       ;
;      - memory:mem|MEM~178                  ; 0                 ; 6       ;
;      - memory:mem|MEM~179                  ; 0                 ; 6       ;
;      - memory:mem|MEM~180                  ; 0                 ; 6       ;
;      - memory:mem|MEM~181                  ; 0                 ; 6       ;
;      - memory:mem|MEM~182                  ; 0                 ; 6       ;
;      - memory:mem|MEM~183                  ; 0                 ; 6       ;
;      - memory:mem|MEM~184                  ; 0                 ; 6       ;
;      - memory:mem|MEM~185                  ; 0                 ; 6       ;
;      - memory:mem|MEM~186                  ; 0                 ; 6       ;
;      - memory:mem|MEM~187                  ; 0                 ; 6       ;
;      - memory:mem|MEM~188                  ; 0                 ; 6       ;
;      - memory:mem|MEM~189                  ; 0                 ; 6       ;
;      - memory:mem|MEM~190                  ; 0                 ; 6       ;
+--------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                ;
+----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                     ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ALU:alu|DIV:dividerModule|Add2~62                        ; LCCOMB_X21_Y22_N30 ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ALU:alu|DIV:dividerModule|S[6]~50                        ; LCCOMB_X22_Y23_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALU:alu|Decoder0~0                                       ; LCCOMB_X17_Y18_N12 ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; ALU:alu|Decoder0~1                                       ; LCCOMB_X32_Y16_N26 ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]~0           ; LCCOMB_X16_Y25_N26 ; 91      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|product[3]~10      ; LCCOMB_X17_Y25_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[13]~20      ; LCCOMB_X20_Y24_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[4]~10 ; LCCOMB_X20_Y25_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ALU:alu|divB[15]                                         ; LCCOMB_X15_Y23_N2  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ALU:alu|start                                            ; LCCOMB_X10_Y22_N12 ; 181     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; CU:cu|IRpdate                                            ; LCCOMB_X14_Y19_N24 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CU:cu|Selector19~0                                       ; LCCOMB_X12_Y21_N2  ; 11      ; Latch enable                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; CU:cu|WideOr1                                            ; LCCOMB_X14_Y21_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CU:cu|WideOr5~0                                          ; LCCOMB_X15_Y18_N8  ; 34      ; Latch enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; PC[9]~18                                                 ; LCCOMB_X12_Y22_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk                                                      ; PIN_J7             ; 2019    ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; clk                                                      ; PIN_J7             ; 8       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[0][14]~146                                ; LCCOMB_X13_Y18_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[100][15]~102                              ; LCCOMB_X15_Y14_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[10][6]~127                                ; LCCOMB_X15_Y17_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[11][12]~152                               ; LCCOMB_X15_Y17_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[12][7]~131                                ; LCCOMB_X17_Y15_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[13][3]~155                                ; LCCOMB_X16_Y18_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[14][15]~138                               ; LCCOMB_X14_Y14_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[15][15]~161                               ; LCCOMB_X14_Y14_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[16][15]~205                               ; LCCOMB_X11_Y13_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[17][15]~196                               ; LCCOMB_X11_Y18_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[18][15]~203                               ; LCCOMB_X15_Y13_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[19][15]~193                               ; LCCOMB_X11_Y18_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[1][9]~118                                 ; LCCOMB_X13_Y18_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[20][15]~204                               ; LCCOMB_X15_Y15_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[21][15]~194                               ; LCCOMB_X11_Y18_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[22][15]~207                               ; LCCOMB_X12_Y15_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[23][15]~198                               ; LCCOMB_X11_Y18_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[24][15]~201                               ; LCCOMB_X14_Y13_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[25][15]~210                               ; LCCOMB_X11_Y18_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[26][15]~199                               ; LCCOMB_X15_Y15_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[27][15]~208                               ; LCCOMB_X11_Y18_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[28][15]~200                               ; LCCOMB_X20_Y15_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[29][15]~209                               ; LCCOMB_X11_Y18_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[2][6]~141                                 ; LCCOMB_X11_Y19_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[30][15]~202                               ; LCCOMB_X15_Y15_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[31][15]~211                               ; LCCOMB_X11_Y18_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[32][15]~206                               ; LCCOMB_X17_Y17_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[33][15]~197                               ; LCCOMB_X9_Y18_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[34][15]~140                               ; LCCOMB_X12_Y17_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[35][15]~103                               ; LCCOMB_X10_Y14_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[36][15]~143                               ; LCCOMB_X15_Y14_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[37][15]~195                               ; LCCOMB_X18_Y18_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[38][15]~148                               ; LCCOMB_X17_Y16_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[39][15]~120                               ; LCCOMB_X14_Y15_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[3][7]~108                                 ; LCCOMB_X9_Y16_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[40][15]~133                               ; LCCOMB_X13_Y20_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[41][15]~157                               ; LCCOMB_X12_Y20_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[42][15]~124                               ; LCCOMB_X16_Y17_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[43][15]~151                               ; LCCOMB_X16_Y17_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[44][15]~129                               ; LCCOMB_X13_Y19_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[45][15]~154                               ; LCCOMB_X19_Y20_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[46][15]~137                               ; LCCOMB_X20_Y18_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[47][15]~160                               ; LCCOMB_X19_Y17_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[48][15]~147                               ; LCCOMB_X12_Y16_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[49][15]~119                               ; LCCOMB_X13_Y18_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[4][1]~144                                 ; LCCOMB_X17_Y19_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[50][15]~142                               ; LCCOMB_X19_Y18_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[51][15]~110                               ; LCCOMB_X9_Y17_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[52][15]~145                               ; LCCOMB_X17_Y11_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[53][15]~116                               ; LCCOMB_X13_Y18_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[54][15]~150                               ; LCCOMB_X17_Y16_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[55][15]~123                               ; LCCOMB_X17_Y16_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[56][15]~136                               ; LCCOMB_X13_Y16_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[57][15]~159                               ; LCCOMB_X12_Y18_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[58][15]~128                               ; LCCOMB_X19_Y18_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[59][15]~153                               ; LCCOMB_X19_Y14_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[5][15]~114                                ; LCCOMB_X17_Y19_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[60][15]~132                               ; LCCOMB_X17_Y16_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[61][15]~156                               ; LCCOMB_X18_Y20_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[62][15]~139                               ; LCCOMB_X13_Y14_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[63][15]~162                               ; LCCOMB_X13_Y14_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[64][15]~96                                ; LCCOMB_X15_Y12_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[65][15]~192                               ; LCCOMB_X17_Y14_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[66][15]~91                                ; LCCOMB_X17_Y16_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[67][15]~100                               ; LCCOMB_X20_Y18_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[68][15]~94                                ; LCCOMB_X16_Y14_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[69][15]~191                               ; LCCOMB_X17_Y14_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[6][15]~149                                ; LCCOMB_X16_Y16_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[70][15]~90                                ; LCCOMB_X17_Y16_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[71][15]~98                                ; LCCOMB_X17_Y16_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[72][15]~93                                ; LCCOMB_X21_Y18_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[73][15]~87                                ; LCCOMB_X19_Y18_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[74][15]~89                                ; LCCOMB_X19_Y18_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[75][15]~99                                ; LCCOMB_X19_Y18_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[76][15]~97                                ; LCCOMB_X17_Y16_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[77][15]~88                                ; LCCOMB_X15_Y17_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[78][15]~92                                ; LCCOMB_X17_Y10_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[79][15]~101                               ; LCCOMB_X17_Y10_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[7][6]~122                                 ; LCCOMB_X13_Y15_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[80][15]~71                                ; LCCOMB_X17_Y14_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[81][15]~64                                ; LCCOMB_X19_Y10_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[82][15]~69                                ; LCCOMB_X19_Y18_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[83][15]~61                                ; LCCOMB_X20_Y10_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[84][15]~55                                ; LCCOMB_X16_Y15_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[85][15]~76                                ; LCCOMB_X13_Y18_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[86][15]~51                                ; LCCOMB_X21_Y12_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[87][15]~73                                ; LCCOMB_X22_Y12_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[88][15]~67                                ; LCCOMB_X21_Y18_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[89][15]~59                                ; LCCOMB_X17_Y12_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[8][1]~135                                 ; LCCOMB_X16_Y16_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[90][15]~72                                ; LCCOMB_X22_Y18_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[91][15]~66                                ; LCCOMB_X19_Y18_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[92][15]~53                                ; LCCOMB_X17_Y16_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[93][15]~74                                ; LCCOMB_X23_Y18_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[94][15]~57                                ; LCCOMB_X16_Y13_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[95][15]~77                                ; LCCOMB_X16_Y10_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[96][15]~84                                ; LCCOMB_X15_Y14_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[97][15]~83                                ; LCCOMB_X15_Y14_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[98][15]~81                                ; LCCOMB_X15_Y14_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[99][15]~85                                ; LCCOMB_X15_Y14_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; memory:mem|MEM[9][5]~158                                 ; LCCOMB_X16_Y16_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; registerFile:regFile|regs[0][15]~8                       ; LCCOMB_X19_Y23_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; registerFile:regFile|regs[1][7]~5                        ; LCCOMB_X19_Y23_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; registerFile:regFile|regs[2][7]~2                        ; LCCOMB_X14_Y23_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; registerFile:regFile|regs[3][15]~11                      ; LCCOMB_X19_Y23_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rst                                                      ; PIN_N9             ; 87      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                    ;
+--------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALU:alu|Decoder0~0 ; LCCOMB_X17_Y18_N12 ; 32      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; ALU:alu|Decoder0~1 ; LCCOMB_X32_Y16_N26 ; 32      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; CU:cu|Selector19~0 ; LCCOMB_X12_Y21_N2  ; 11      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; clk                ; PIN_J7             ; 2019    ; 1486                                 ; Global Clock         ; GCLK17           ; --                        ;
+--------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                      ;
+------------------------------------------------------------+---------+
; Name                                                       ; Fan-Out ;
+------------------------------------------------------------+---------+
; address[0]~17                                              ; 322     ;
; address[4]~18                                              ; 301     ;
; address[3]~12                                              ; 297     ;
; address[2]~16                                              ; 293     ;
; address[1]~15                                              ; 290     ;
; address[5]~14                                              ; 271     ;
; ALU:alu|start                                              ; 181     ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]~0             ; 91      ;
; registerFile:regFile|rdata2[13]                            ; 90      ;
; registerFile:regFile|rdata2[9]                             ; 90      ;
; registerFile:regFile|rdata2[10]                            ; 90      ;
; registerFile:regFile|rdata2[11]                            ; 90      ;
; registerFile:regFile|rdata2[12]                            ; 90      ;
; registerFile:regFile|rdata2[8]                             ; 90      ;
; registerFile:regFile|rdata2[7]                             ; 90      ;
; registerFile:regFile|rdata2[14]                            ; 90      ;
; registerFile:regFile|rdata2[5]                             ; 90      ;
; registerFile:regFile|rdata2[2]                             ; 90      ;
; registerFile:regFile|rdata2[3]                             ; 90      ;
; registerFile:regFile|rdata2[0]                             ; 90      ;
; registerFile:regFile|rdata2[1]                             ; 90      ;
; registerFile:regFile|rdata2[15]                            ; 90      ;
; registerFile:regFile|rdata2[6]                             ; 89      ;
; registerFile:regFile|rdata2[4]                             ; 89      ;
; rst~input                                                  ; 87      ;
; CU:cu|WideOr3~1                                            ; 85      ;
; CU:cu|WideOr6~0                                            ; 53      ;
; CU:cu|WideOr5~0                                            ; 34      ;
; ALU:alu|DIV:dividerModule|Add2~62                          ; 33      ;
; memory:mem|dataOut[10]~0                                   ; 32      ;
; memory:mem|MEM[64][15]~50                                  ; 31      ;
; ALU:alu|Mux12~1                                            ; 29      ;
; CU:cu|state.0000000                                        ; 25      ;
; address[6]~20                                              ; 24      ;
; readAdd2[0]~1                                              ; 24      ;
; readAdd2[1]~0                                              ; 24      ;
; instruction[9]                                             ; 24      ;
; instruction[10]                                            ; 24      ;
; CU:cu|IRpdate                                              ; 24      ;
; registerFile:regFile|rdata1[15]                            ; 21      ;
; ALU:alu|divB[15]                                           ; 19      ;
; alusrcB[15]~0                                              ; 19      ;
; ALU:alu|divA[15]                                           ; 18      ;
; CU:cu|state.DEC                                            ; 18      ;
; registerFile:regFile|regs[3][15]~9                         ; 17      ;
; registerFile:regFile|regs[0][15]~6                         ; 17      ;
; registerFile:regFile|regs[1][7]~3                          ; 17      ;
; registerFile:regFile|regs[2][7]~0                          ; 17      ;
; ALU:alu|DIV:dividerModule|sign                             ; 17      ;
; memory:mem|MEM[31][15]~211                                 ; 16      ;
; memory:mem|MEM[25][15]~210                                 ; 16      ;
; memory:mem|MEM[29][15]~209                                 ; 16      ;
; memory:mem|MEM[27][15]~208                                 ; 16      ;
; memory:mem|MEM[22][15]~207                                 ; 16      ;
; memory:mem|MEM[32][15]~206                                 ; 16      ;
; memory:mem|MEM[16][15]~205                                 ; 16      ;
; memory:mem|MEM[20][15]~204                                 ; 16      ;
; memory:mem|MEM[18][15]~203                                 ; 16      ;
; memory:mem|MEM[30][15]~202                                 ; 16      ;
; memory:mem|MEM[24][15]~201                                 ; 16      ;
; memory:mem|MEM[28][15]~200                                 ; 16      ;
; memory:mem|MEM[26][15]~199                                 ; 16      ;
; memory:mem|MEM[23][15]~198                                 ; 16      ;
; memory:mem|MEM[33][15]~197                                 ; 16      ;
; memory:mem|MEM[17][15]~196                                 ; 16      ;
; memory:mem|MEM[37][15]~195                                 ; 16      ;
; memory:mem|MEM[21][15]~194                                 ; 16      ;
; memory:mem|MEM[19][15]~193                                 ; 16      ;
; memory:mem|MEM[65][15]~192                                 ; 16      ;
; memory:mem|MEM[69][15]~191                                 ; 16      ;
; registerFile:regFile|regs[3][15]~11                        ; 16      ;
; registerFile:regFile|regs[0][15]~8                         ; 16      ;
; registerFile:regFile|regs[1][7]~5                          ; 16      ;
; registerFile:regFile|regs[2][7]~2                          ; 16      ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[13]~20        ; 16      ;
; memory:mem|MEM[63][15]~162                                 ; 16      ;
; memory:mem|MEM[15][15]~161                                 ; 16      ;
; memory:mem|MEM[47][15]~160                                 ; 16      ;
; memory:mem|MEM[57][15]~159                                 ; 16      ;
; memory:mem|MEM[9][5]~158                                   ; 16      ;
; memory:mem|MEM[41][15]~157                                 ; 16      ;
; memory:mem|MEM[61][15]~156                                 ; 16      ;
; memory:mem|MEM[13][3]~155                                  ; 16      ;
; memory:mem|MEM[45][15]~154                                 ; 16      ;
; memory:mem|MEM[59][15]~153                                 ; 16      ;
; memory:mem|MEM[11][12]~152                                 ; 16      ;
; memory:mem|MEM[43][15]~151                                 ; 16      ;
; memory:mem|MEM[54][15]~150                                 ; 16      ;
; memory:mem|MEM[6][15]~149                                  ; 16      ;
; memory:mem|MEM[38][15]~148                                 ; 16      ;
; memory:mem|MEM[48][15]~147                                 ; 16      ;
; memory:mem|MEM[0][14]~146                                  ; 16      ;
; memory:mem|MEM[52][15]~145                                 ; 16      ;
; memory:mem|MEM[4][1]~144                                   ; 16      ;
; memory:mem|MEM[36][15]~143                                 ; 16      ;
; memory:mem|MEM[50][15]~142                                 ; 16      ;
; memory:mem|MEM[2][6]~141                                   ; 16      ;
; memory:mem|MEM[34][15]~140                                 ; 16      ;
; memory:mem|MEM[62][15]~139                                 ; 16      ;
; memory:mem|MEM[14][15]~138                                 ; 16      ;
; memory:mem|MEM[46][15]~137                                 ; 16      ;
; memory:mem|MEM[56][15]~136                                 ; 16      ;
; memory:mem|MEM[8][1]~135                                   ; 16      ;
; memory:mem|MEM[40][15]~133                                 ; 16      ;
; memory:mem|MEM[60][15]~132                                 ; 16      ;
; memory:mem|MEM[12][7]~131                                  ; 16      ;
; memory:mem|MEM[44][15]~129                                 ; 16      ;
; memory:mem|MEM[58][15]~128                                 ; 16      ;
; memory:mem|MEM[10][6]~127                                  ; 16      ;
; memory:mem|MEM[42][15]~124                                 ; 16      ;
; memory:mem|MEM[55][15]~123                                 ; 16      ;
; memory:mem|MEM[7][6]~122                                   ; 16      ;
; memory:mem|MEM[39][15]~120                                 ; 16      ;
; memory:mem|MEM[49][15]~119                                 ; 16      ;
; memory:mem|MEM[1][9]~118                                   ; 16      ;
; memory:mem|MEM[53][15]~116                                 ; 16      ;
; memory:mem|MEM[5][15]~114                                  ; 16      ;
; memory:mem|MEM[51][15]~110                                 ; 16      ;
; memory:mem|MEM[3][7]~108                                   ; 16      ;
; memory:mem|MEM[35][15]~103                                 ; 16      ;
; memory:mem|MEM[100][15]~102                                ; 16      ;
; memory:mem|MEM[79][15]~101                                 ; 16      ;
; memory:mem|MEM[67][15]~100                                 ; 16      ;
; memory:mem|MEM[75][15]~99                                  ; 16      ;
; memory:mem|MEM[71][15]~98                                  ; 16      ;
; memory:mem|MEM[76][15]~97                                  ; 16      ;
; memory:mem|MEM[64][15]~96                                  ; 16      ;
; memory:mem|MEM[68][15]~94                                  ; 16      ;
; memory:mem|MEM[72][15]~93                                  ; 16      ;
; memory:mem|MEM[78][15]~92                                  ; 16      ;
; memory:mem|MEM[66][15]~91                                  ; 16      ;
; memory:mem|MEM[70][15]~90                                  ; 16      ;
; memory:mem|MEM[74][15]~89                                  ; 16      ;
; memory:mem|MEM[77][15]~88                                  ; 16      ;
; memory:mem|MEM[73][15]~87                                  ; 16      ;
; memory:mem|MEM[99][15]~85                                  ; 16      ;
; memory:mem|MEM[96][15]~84                                  ; 16      ;
; memory:mem|MEM[97][15]~83                                  ; 16      ;
; memory:mem|MEM[98][15]~81                                  ; 16      ;
; memory:mem|MEM[14][15]~78                                  ; 16      ;
; memory:mem|MEM[95][15]~77                                  ; 16      ;
; memory:mem|MEM[85][15]~76                                  ; 16      ;
; memory:mem|MEM[93][15]~74                                  ; 16      ;
; memory:mem|MEM[87][15]~73                                  ; 16      ;
; memory:mem|MEM[90][15]~72                                  ; 16      ;
; memory:mem|MEM[80][15]~71                                  ; 16      ;
; memory:mem|MEM[82][15]~69                                  ; 16      ;
; memory:mem|MEM[88][15]~67                                  ; 16      ;
; memory:mem|MEM[91][15]~66                                  ; 16      ;
; memory:mem|MEM[81][15]~64                                  ; 16      ;
; memory:mem|MEM[83][15]~61                                  ; 16      ;
; memory:mem|MEM[89][15]~59                                  ; 16      ;
; memory:mem|MEM[94][15]~57                                  ; 16      ;
; memory:mem|MEM[84][15]~55                                  ; 16      ;
; memory:mem|MEM[92][15]~53                                  ; 16      ;
; ALU:alu|DIV:dividerModule|S[6]~50                          ; 16      ;
; memory:mem|MEM[86][15]~51                                  ; 16      ;
; CU:cu|WideOr1                                              ; 16      ;
; PC[9]~18                                                   ; 16      ;
; memory:mem|MEM[48][15]~109                                 ; 15      ;
; memory:mem|MEM~180                                         ; 14      ;
; memory:mem|MEM~177                                         ; 14      ;
; memory:mem|MEM[32][15]~111                                 ; 13      ;
; memory:mem|MEM~178                                         ; 12      ;
; memory:mem|MEM~171                                         ; 12      ;
; memory:mem|MEM~106                                         ; 12      ;
; memory:mem|MEM~190                                         ; 11      ;
; memory:mem|MEM~187                                         ; 11      ;
; memory:mem|MEM~183                                         ; 11      ;
; memory:mem|MEM~181                                         ; 11      ;
; memory:mem|MEM~176                                         ; 11      ;
; memory:mem|MEM~169                                         ; 11      ;
; memory:mem|MEM~167                                         ; 11      ;
; memory:mem|MEM~165                                         ; 11      ;
; memory:mem|MEM~164                                         ; 11      ;
; memory:mem|MEM[79][15]~56                                  ; 10      ;
; memory:mem|MEM[0][14]~49                                   ; 10      ;
; registerFile:regFile|rdata1[11]                            ; 10      ;
; registerFile:regFile|rdata1[10]                            ; 10      ;
; registerFile:regFile|rdata1[12]                            ; 10      ;
; registerFile:regFile|rdata1[7]                             ; 10      ;
; registerFile:regFile|rdata1[8]                             ; 10      ;
; memory:mem|MEM[71][15]~42                                  ; 10      ;
; registerFile:regFile|rdata1[6]                             ; 10      ;
; registerFile:regFile|rdata1[4]                             ; 10      ;
; instruction[13]                                            ; 10      ;
; instruction[15]                                            ; 10      ;
; instruction[14]                                            ; 10      ;
; memory:mem|MEM~185                                         ; 9       ;
; memory:mem|MEM~173                                         ; 9       ;
; registerFile:regFile|rdata1[2]                             ; 9       ;
; instruction[8]                                             ; 9       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|product[3]~10        ; 8       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[4]~10   ; 8       ;
; memory:mem|MEM[16][15]~125                                 ; 8       ;
; memory:mem|MEM[17][15]~105                                 ; 8       ;
; memory:mem|MEM[75][15]~65                                  ; 8       ;
; memory:mem|MEM[97][15]~63                                  ; 8       ;
; memory:mem|MEM[72][15]~58                                  ; 8       ;
; memory:mem|MEM[76][15]~52                                  ; 8       ;
; registerFile:regFile|rdata1[13]                            ; 8       ;
; registerFile:regFile|rdata1[14]                            ; 8       ;
; registerFile:regFile|rdata1[9]                             ; 8       ;
; registerFile:regFile|rdata1[5]                             ; 8       ;
; clk~input                                                  ; 7       ;
; memory:mem|MEM[0][14]~107                                  ; 7       ;
; memory:mem|MEM[14][15]~82                                  ; 7       ;
; memory:mem|MEM[67][15]~62                                  ; 7       ;
; alusrcB[10]~12                                             ; 7       ;
; alusrcB[12]~10                                             ; 7       ;
; alusrcB[8]~9                                               ; 7       ;
; wdata[6]~1                                                 ; 7       ;
; alusrcB[6]~7                                               ; 7       ;
; alusrcB[4]~5                                               ; 7       ;
; registerFile:regFile|rdata1[3]                             ; 7       ;
; ALU:alu|Mux14~3                                            ; 7       ;
; registerFile:regFile|rdata1[0]                             ; 7       ;
; alusrcB[0]~2                                               ; 7       ;
; CU:cu|state.LOADWB                                         ; 7       ;
; memory:mem|MEM[96][15]~70                                  ; 6       ;
; ALU:alu|DIV:dividerModule|count[0]                         ; 6       ;
; alusrcB[13]~15                                             ; 6       ;
; alusrcB[14]~14                                             ; 6       ;
; alusrcB[9]~13                                              ; 6       ;
; alusrcB[11]~11                                             ; 6       ;
; alusrcB[7]~8                                               ; 6       ;
; alusrcB[5]~6                                               ; 6       ;
; alusrcB[2]~4                                               ; 6       ;
; registerFile:regFile|rdata1[1]                             ; 6       ;
; CU:cu|state.STOREMEM                                       ; 6       ;
; CU:cu|WideOr2~0                                            ; 6       ;
; ALU:alu|Mux11~4                                            ; 5       ;
; memory:mem|MEM~186                                         ; 5       ;
; memory:mem|MEM~174                                         ; 5       ;
; memory:mem|MEM[66][15]~68                                  ; 5       ;
; memory:mem|MEM[67][15]~60                                  ; 5       ;
; memory:mem|MEM[100][15]~54                                 ; 5       ;
; instruction[11]                                            ; 5       ;
; instruction[12]                                            ; 5       ;
; ALU:alu|Mux3~6                                             ; 5       ;
; ALU:alu|Mux7~4                                             ; 5       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|coutFirst[3]~3               ; 5       ;
; wdata[0]~0                                                 ; 5       ;
; ALU:alu|Mux13~4                                            ; 5       ;
; alusrcB[3]~3                                               ; 5       ;
; alusrcB[1]~1                                               ; 5       ;
; CU:cu|state.DIVALU                                         ; 5       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]             ; 5       ;
; ALU:alu|Add0~24                                            ; 5       ;
; ALU:alu|Add0~22                                            ; 5       ;
; ALU:alu|Add0~20                                            ; 5       ;
; ALU:alu|Add0~16                                            ; 5       ;
; ALU:alu|Add0~14                                            ; 5       ;
; ALU:alu|Add0~12                                            ; 5       ;
; ALU:alu|Add0~8                                             ; 5       ;
; PC[6]                                                      ; 5       ;
; PC[1]                                                      ; 5       ;
; MDB[13]                                                    ; 4       ;
; wdata[13]~10                                               ; 4       ;
; MDB[9]                                                     ; 4       ;
; wdata[9]~9                                                 ; 4       ;
; MDB[10]                                                    ; 4       ;
; wdata[10]~8                                                ; 4       ;
; MDB[11]                                                    ; 4       ;
; wdata[11]~7                                                ; 4       ;
; MDB[12]                                                    ; 4       ;
; MDB[7]                                                     ; 4       ;
; wdata[7]~6                                                 ; 4       ;
; MDB[8]                                                     ; 4       ;
; MDB[14]                                                    ; 4       ;
; wdata[14]~5                                                ; 4       ;
; MDB[6]                                                     ; 4       ;
; MDB[5]                                                     ; 4       ;
; wdata[5]~4                                                 ; 4       ;
; MDB[4]                                                     ; 4       ;
; MDB[2]                                                     ; 4       ;
; wdata[3]~3                                                 ; 4       ;
; MDB[0]                                                     ; 4       ;
; MDB[1]                                                     ; 4       ;
; MDB[15]                                                    ; 4       ;
; wdata[15]~2                                                ; 4       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]             ; 4       ;
; memory:mem|MEM[0][14]~112                                  ; 4       ;
; memory:mem|MEM[100][15]~79                                 ; 4       ;
; ALU:alu|DIV:dividerModule|count[1]                         ; 4       ;
; ALU:alu|Mux4~2                                             ; 4       ;
; ALU:alu|Mux0~4                                             ; 4       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout0[2][2]~4                ; 4       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout0[1][2]~1                ; 4       ;
; ALU:alu|Mux8~0                                             ; 4       ;
; CU:cu|state.STOREALU                                       ; 4       ;
; CU:cu|state.DIVWB                                          ; 4       ;
; ALU:alu|Add0~28                                            ; 4       ;
; ALU:alu|Add0~26                                            ; 4       ;
; ALU:alu|Add0~18                                            ; 4       ;
; ALU:alu|Add0~10                                            ; 4       ;
; ALU:alu|Add0~4                                             ; 4       ;
; CU:cu|counter[5]                                           ; 4       ;
; ~GND                                                       ; 3       ;
; ALU:alu|multiplicand[15]                                   ; 3       ;
; ALU:alu|multiplicand[7]                                    ; 3       ;
; ALU:alu|multiplicand[14]                                   ; 3       ;
; ALU:alu|multiplicand[6]                                    ; 3       ;
; ALU:alu|multiplicand[13]                                   ; 3       ;
; ALU:alu|multiplicand[5]                                    ; 3       ;
; ALU:alu|multiplicand[12]                                   ; 3       ;
; ALU:alu|multiplicand[4]                                    ; 3       ;
; ALU:alu|multiplicand[11]                                   ; 3       ;
; ALU:alu|multiplicand[3]                                    ; 3       ;
; ALU:alu|multiplicand[10]                                   ; 3       ;
; ALU:alu|multiplicand[2]                                    ; 3       ;
; ALU:alu|multiplicand[9]                                    ; 3       ;
; ALU:alu|multiplicand[1]                                    ; 3       ;
; ALU:alu|multiplier[15]                                     ; 3       ;
; ALU:alu|multiplier[14]                                     ; 3       ;
; ALU:alu|multiplier[13]                                     ; 3       ;
; ALU:alu|multiplier[9]                                      ; 3       ;
; ALU:alu|multiplier[10]                                     ; 3       ;
; ALU:alu|multiplier[11]                                     ; 3       ;
; ALU:alu|multiplier[12]                                     ; 3       ;
; ALU:alu|multiplier[7]                                      ; 3       ;
; ALU:alu|multiplicand[8]                                    ; 3       ;
; ALU:alu|multiplier[8]                                      ; 3       ;
; ALU:alu|multiplier[6]                                      ; 3       ;
; ALU:alu|multiplier[5]                                      ; 3       ;
; ALU:alu|multiplier[4]                                      ; 3       ;
; ALU:alu|multiplier[2]                                      ; 3       ;
; ALU:alu|multiplier[3]                                      ; 3       ;
; ALU:alu|multiplicand[0]                                    ; 3       ;
; ALU:alu|multiplier[0]                                      ; 3       ;
; ALU:alu|multiplier[1]                                      ; 3       ;
; ALU:alu|divA[0]                                            ; 3       ;
; ALU:alu|divA[1]                                            ; 3       ;
; ALU:alu|divA[2]                                            ; 3       ;
; ALU:alu|divA[3]                                            ; 3       ;
; ALU:alu|divA[4]                                            ; 3       ;
; ALU:alu|divA[5]                                            ; 3       ;
; ALU:alu|divA[6]                                            ; 3       ;
; ALU:alu|divA[7]                                            ; 3       ;
; ALU:alu|divA[8]                                            ; 3       ;
; ALU:alu|divA[9]                                            ; 3       ;
; ALU:alu|divA[10]                                           ; 3       ;
; ALU:alu|divA[11]                                           ; 3       ;
; ALU:alu|divA[12]                                           ; 3       ;
; ALU:alu|divA[13]                                           ; 3       ;
; ALU:alu|divA[14]                                           ; 3       ;
; ALU:alu|divB[0]                                            ; 3       ;
; ALU:alu|divB[1]                                            ; 3       ;
; ALU:alu|divB[2]                                            ; 3       ;
; ALU:alu|divB[3]                                            ; 3       ;
; ALU:alu|divB[4]                                            ; 3       ;
; ALU:alu|divB[5]                                            ; 3       ;
; ALU:alu|divB[6]                                            ; 3       ;
; ALU:alu|divB[7]                                            ; 3       ;
; ALU:alu|divB[8]                                            ; 3       ;
; ALU:alu|divB[9]                                            ; 3       ;
; ALU:alu|divB[10]                                           ; 3       ;
; ALU:alu|divB[11]                                           ; 3       ;
; ALU:alu|divB[12]                                           ; 3       ;
; ALU:alu|divB[13]                                           ; 3       ;
; ALU:alu|divB[14]                                           ; 3       ;
; memory:mem|MEM~189                                         ; 3       ;
; memory:mem|MEM~188                                         ; 3       ;
; memory:mem|MEM~184                                         ; 3       ;
; memory:mem|MEM~182                                         ; 3       ;
; memory:mem|MEM~175                                         ; 3       ;
; memory:mem|MEM~170                                         ; 3       ;
; memory:mem|MEM~168                                         ; 3       ;
; memory:mem|MEM~166                                         ; 3       ;
; memory:mem|MEM~163                                         ; 3       ;
; ALU:alu|DIV:dividerModule|count[2]                         ; 3       ;
; ALU:alu|DIV:dividerModule|count[3]                         ; 3       ;
; ALU:alu|always0~0                                          ; 3       ;
; ALU:alu|CSA:ADDER|cout0[2][2]~3                            ; 3       ;
; ALU:alu|CSA:ADDER|RealCarry[1]~1                           ; 3       ;
; ALU:alu|CSA:ADDER|cout0[1][2]~1                            ; 3       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout0[1][3]~3                ; 3       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout1[1][3]~2                ; 3       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[7]                ; 3       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[6]                ; 3       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[5]                ; 3       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[4]                ; 3       ;
; ALU:alu|CSA:ADDER|coutFirst[3]~3                           ; 3       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[2]                ; 3       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[3]                ; 3       ;
; CU:cu|state.LOADALU                                        ; 3       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[0]                ; 3       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[1]                ; 3       ;
; CU:cu|state.LOADMEM                                        ; 3       ;
; CU:cu|state.SUBALU                                         ; 3       ;
; CU:cu|state.MULALU                                         ; 3       ;
; CU:cu|state.SUBWB                                          ; 3       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]             ; 3       ;
; ALU:alu|Add0~30                                            ; 3       ;
; ALU:alu|Add0~6                                             ; 3       ;
; ALU:alu|Add0~2                                             ; 3       ;
; ALU:alu|DIV:dividerModule|S[15]                            ; 3       ;
; CU:cu|counter[2]                                           ; 3       ;
; CU:cu|counter[1]                                           ; 3       ;
; CU:cu|counter[4]                                           ; 3       ;
; CU:cu|counter[3]                                           ; 3       ;
; PC[15]                                                     ; 3       ;
; PC[14]                                                     ; 3       ;
; PC[13]                                                     ; 3       ;
; PC[12]                                                     ; 3       ;
; PC[11]                                                     ; 3       ;
; PC[10]                                                     ; 3       ;
; PC[9]                                                      ; 3       ;
; PC[8]                                                      ; 3       ;
; PC[7]                                                      ; 3       ;
; PC[5]                                                      ; 3       ;
; PC[4]                                                      ; 3       ;
; PC[3]                                                      ; 3       ;
; PC[2]                                                      ; 3       ;
; PC[0]                                                      ; 3       ;
; CU:cu|nstate.LOADALU_551                                   ; 2       ;
; CU:cu|nstate.IF_659                                        ; 2       ;
; CU:cu|nstate.LOADMEM_535                                   ; 2       ;
; CU:cu|nstate.STOREALU_497                                  ; 2       ;
; CU:cu|nstate.SUBALU_586                                    ; 2       ;
; CU:cu|nstate.ADDALU_621                                    ; 2       ;
; CU:cu|nstate.DIVALU_424                                    ; 2       ;
; CU:cu|nstate.DEC_640                                       ; 2       ;
; CU:cu|nstate.MULALU_462                                    ; 2       ;
; CU:cu|nstate.LOADWB_516                                    ; 2       ;
; CU:cu|nstate.STOREMEM_481                                  ; 2       ;
; CU:cu|nstate.SUBWB_570                                     ; 2       ;
; CU:cu|nstate.ADDWB_605                                     ; 2       ;
; CU:cu|nstate.DIVWB_405                                     ; 2       ;
; CU:cu|nstate.MULWB_443                                     ; 2       ;
; memory:mem|MEM~179                                         ; 2       ;
; memory:mem|MEM~172                                         ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[14]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[6]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[13]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[5]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[9]       ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[10]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[11]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[12]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[1]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[2]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[3]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[4]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[7]       ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[8]       ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[0]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[6]       ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[5]       ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[4]       ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[2]       ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[3]       ; 2       ;
; memory:mem|dataOut[11]                                     ; 2       ;
; memory:mem|dataOut[12]                                     ; 2       ;
; memory:mem|dataOut[9]                                      ; 2       ;
; memory:mem|dataOut[10]                                     ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[0]       ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[1]       ; 2       ;
; registerFile:regFile|regs[3][13]                           ; 2       ;
; registerFile:regFile|regs[0][13]                           ; 2       ;
; registerFile:regFile|regs[1][13]                           ; 2       ;
; registerFile:regFile|regs[2][13]                           ; 2       ;
; registerFile:regFile|regs[3][9]                            ; 2       ;
; registerFile:regFile|regs[0][9]                            ; 2       ;
; registerFile:regFile|regs[1][9]                            ; 2       ;
; registerFile:regFile|regs[2][9]                            ; 2       ;
; registerFile:regFile|regs[3][10]                           ; 2       ;
; registerFile:regFile|regs[0][10]                           ; 2       ;
; registerFile:regFile|regs[2][10]                           ; 2       ;
; registerFile:regFile|regs[1][10]                           ; 2       ;
; registerFile:regFile|regs[3][11]                           ; 2       ;
; registerFile:regFile|regs[0][11]                           ; 2       ;
; registerFile:regFile|regs[1][11]                           ; 2       ;
; registerFile:regFile|regs[2][11]                           ; 2       ;
; registerFile:regFile|regs[3][12]                           ; 2       ;
; registerFile:regFile|regs[0][12]                           ; 2       ;
; registerFile:regFile|regs[2][12]                           ; 2       ;
; registerFile:regFile|regs[1][12]                           ; 2       ;
; memory:mem|dataOut[7]                                      ; 2       ;
; registerFile:regFile|regs[3][7]                            ; 2       ;
; registerFile:regFile|regs[0][7]                            ; 2       ;
; registerFile:regFile|regs[2][7]                            ; 2       ;
; registerFile:regFile|regs[1][7]                            ; 2       ;
; registerFile:regFile|regs[3][8]                            ; 2       ;
; registerFile:regFile|regs[0][8]                            ; 2       ;
; registerFile:regFile|regs[1][8]                            ; 2       ;
; registerFile:regFile|regs[2][8]                            ; 2       ;
; registerFile:regFile|regs[3][14]                           ; 2       ;
; registerFile:regFile|regs[0][14]                           ; 2       ;
; registerFile:regFile|regs[2][14]                           ; 2       ;
; registerFile:regFile|regs[1][14]                           ; 2       ;
; memory:mem|dataOut[6]                                      ; 2       ;
; registerFile:regFile|regs[3][6]                            ; 2       ;
; registerFile:regFile|regs[0][6]                            ; 2       ;
; registerFile:regFile|regs[2][6]                            ; 2       ;
; registerFile:regFile|regs[1][6]                            ; 2       ;
; memory:mem|MEM[8][1]~134                                   ; 2       ;
; memory:mem|MEM[12][7]~130                                  ; 2       ;
; memory:mem|MEM[10][6]~126                                  ; 2       ;
; memory:mem|MEM~121                                         ; 2       ;
; memory:mem|MEM[0][14]~117                                  ; 2       ;
; memory:mem|MEM[48][15]~115                                 ; 2       ;
; memory:mem|MEM[4][1]~113                                   ; 2       ;
; memory:mem|MEM[16][15]~104                                 ; 2       ;
; memory:mem|MEM[64][15]~95                                  ; 2       ;
; memory:mem|MEM[65][15]~86                                  ; 2       ;
; memory:mem|MEM[96][15]~80                                  ; 2       ;
; memory:mem|dataOut[5]                                      ; 2       ;
; registerFile:regFile|regs[3][5]                            ; 2       ;
; registerFile:regFile|regs[0][5]                            ; 2       ;
; registerFile:regFile|regs[1][5]                            ; 2       ;
; registerFile:regFile|regs[2][5]                            ; 2       ;
; memory:mem|dataOut[4]                                      ; 2       ;
; registerFile:regFile|regs[3][4]                            ; 2       ;
; registerFile:regFile|regs[0][4]                            ; 2       ;
; registerFile:regFile|regs[2][4]                            ; 2       ;
; registerFile:regFile|regs[1][4]                            ; 2       ;
; memory:mem|MEM[69][15]~75                                  ; 2       ;
; memory:mem|dataOut[2]                                      ; 2       ;
; registerFile:regFile|regs[3][2]                            ; 2       ;
; registerFile:regFile|regs[0][2]                            ; 2       ;
; registerFile:regFile|regs[2][2]                            ; 2       ;
; registerFile:regFile|regs[1][2]                            ; 2       ;
; memory:mem|dataOut[3]                                      ; 2       ;
; registerFile:regFile|regs[3][3]                            ; 2       ;
; registerFile:regFile|regs[0][3]                            ; 2       ;
; registerFile:regFile|regs[1][3]                            ; 2       ;
; registerFile:regFile|regs[2][3]                            ; 2       ;
; memory:mem|dataOut[0]                                      ; 2       ;
; registerFile:regFile|regs[3][0]                            ; 2       ;
; registerFile:regFile|regs[0][0]                            ; 2       ;
; registerFile:regFile|regs[2][0]                            ; 2       ;
; registerFile:regFile|regs[1][0]                            ; 2       ;
; memory:mem|dataOut[1]                                      ; 2       ;
; registerFile:regFile|regs[3][1]                            ; 2       ;
; registerFile:regFile|regs[0][1]                            ; 2       ;
; registerFile:regFile|regs[1][1]                            ; 2       ;
; registerFile:regFile|regs[2][1]                            ; 2       ;
; ALU:alu|DIV:dividerModule|S[6]~48                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add4~0                           ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[0]                      ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[1]                      ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[2]                      ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[3]                      ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[4]                      ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[5]                      ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[6]                      ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[7]                      ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[8]                      ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[9]                      ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[10]                     ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[11]                     ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[12]                     ; 2       ;
; ALU:alu|DIV:dividerModule|quotient[13]                     ; 2       ;
; memory:mem|dataOut[8]                                      ; 2       ;
; registerFile:regFile|regs[3][15]                           ; 2       ;
; registerFile:regFile|regs[0][15]                           ; 2       ;
; registerFile:regFile|regs[1][15]                           ; 2       ;
; registerFile:regFile|regs[2][15]                           ; 2       ;
; ALU:alu|Mux8~4                                             ; 2       ;
; ALU:alu|Mux4~4                                             ; 2       ;
; ALU:alu|Mux5~5                                             ; 2       ;
; ALU:alu|Mux6~4                                             ; 2       ;
; ALU:alu|Mux0~6                                             ; 2       ;
; ALU:alu|Mux2~4                                             ; 2       ;
; ALU:alu|Mux1~5                                             ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout1[3][1]~6                ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout0[3][1]~8                ; 2       ;
; ALU:alu|CSA:ADDER|cout0[3][1]~6                            ; 2       ;
; ALU:alu|CSA:ADDER|cout1[3][1]~4                            ; 2       ;
; ALU:alu|Mux0~1                                             ; 2       ;
; ALU:alu|Mux1~1                                             ; 2       ;
; ALU:alu|Mux2~1                                             ; 2       ;
; ALU:alu|Mux4~1                                             ; 2       ;
; ALU:alu|Mux5~1                                             ; 2       ;
; ALU:alu|Mux6~1                                             ; 2       ;
; ALU:alu|Mux8~2                                             ; 2       ;
; ALU:alu|CSA:ADDER|RealCarry[2]~3                           ; 2       ;
; ALU:alu|CSA:ADDER|cout0[2][2]~5                            ; 2       ;
; ALU:alu|CSA:ADDER|cout0[2][1]~4                            ; 2       ;
; ALU:alu|CSA:ADDER|cout1[2][2]~3                            ; 2       ;
; ALU:alu|CSA:ADDER|cout1[2][1]~2                            ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout0[2][3]~7                ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout0[2][2]~6                ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout0[2][1]~5                ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout1[2][3]~5                ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout1[2][2]~4                ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout1[2][1]~3                ; 2       ;
; ALU:alu|CSA:ADDER|cout0[1][2]~2                            ; 2       ;
; ALU:alu|CSA:ADDER|cout1[1][2]~1                            ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|RealCarry[1]~0               ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout0[1][2]~2                ; 2       ;
; instruction[7]                                             ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout1[1][2]~1                ; 2       ;
; memory:mem|dataOut[13]                                     ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout1[1][1]~0                ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|cout0[1][1]~0                ; 2       ;
; ALU:alu|CSA:ADDER|cout0[1][1]~0                            ; 2       ;
; ALU:alu|CSA:ADDER|cout1[1][1]~0                            ; 2       ;
; ALU:alu|Mux10~4                                            ; 2       ;
; ALU:alu|Mux10~1                                            ; 2       ;
; ALU:alu|Mux12~5                                            ; 2       ;
; ALU:alu|CSA:ADDER|coutFirst[2]~2                           ; 2       ;
; ALU:alu|CSA:ADDER|coutFirst[1]~1                           ; 2       ;
; ALU:alu|CSA:ADDER|coutFirst[2]~0                           ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|coutFirst[2]~2               ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|coutFirst[1]~1               ; 2       ;
; ALU:alu|CSA:SIGNED_SUBTRACTOR|coutFirst[2]~0               ; 2       ;
; ALU:alu|Mux12~4                                            ; 2       ;
; CU:cu|LessThan0~2                                          ; 2       ;
; CU:cu|Selector3~0                                          ; 2       ;
; memory:mem|dataOut[15]                                     ; 2       ;
; memory:mem|dataOut[14]                                     ; 2       ;
; CU:cu|LessThan0~0                                          ; 2       ;
; CU:cu|state.MULWB                                          ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplicand[6] ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplicand[5] ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplicand[1] ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplicand[2] ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplicand[3] ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplicand[4] ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplicand[0] ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]             ; 2       ;
; ALU:alu|counter[1]                                         ; 2       ;
; ALU:alu|counter[0]                                         ; 2       ;
; ALU:alu|counter[3]                                         ; 2       ;
; ALU:alu|counter[2]                                         ; 2       ;
; ALU:alu|counter[4]                                         ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[15]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|product[7]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[7]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[14]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|product[6]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[6]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[13]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|product[5]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[5]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[9]            ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[10]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[11]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[12]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|product[1]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[1]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|product[2]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[2]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|product[3]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[3]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|product[4]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[4]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[7]            ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[8]            ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|product[0]           ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[0]      ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[6]            ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[5]            ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[4]            ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[2]            ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[3]            ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~60                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~58                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~56                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~54                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~52                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~50                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~48                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~46                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~44                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~42                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~40                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~38                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~36                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~34                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~32                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~30                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~28                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~26                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~24                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~22                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~20                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~18                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~16                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~14                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~12                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~10                          ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~8                           ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~6                           ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~4                           ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~2                           ; 2       ;
; ALU:alu|DIV:dividerModule|Add2~0                           ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[0]                         ; 2       ;
; ALU:alu|DIV:dividerModule|abs_A[15]                        ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[1]                         ; 2       ;
; ALU:alu|DIV:dividerModule|remainder[0]                     ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[2]                         ; 2       ;
; ALU:alu|DIV:dividerModule|remainder[1]                     ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[3]                         ; 2       ;
; ALU:alu|DIV:dividerModule|remainder[2]                     ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[4]                         ; 2       ;
; ALU:alu|DIV:dividerModule|remainder[3]                     ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[5]                         ; 2       ;
; ALU:alu|DIV:dividerModule|remainder[4]                     ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[6]                         ; 2       ;
; ALU:alu|DIV:dividerModule|remainder[5]                     ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[7]                         ; 2       ;
; ALU:alu|DIV:dividerModule|remainder[6]                     ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[8]                         ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[9]                         ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[10]                        ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[11]                        ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[12]                        ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[13]                        ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[14]                        ; 2       ;
; ALU:alu|DIV:dividerModule|abs_B[15]                        ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[0]            ; 2       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[1]            ; 2       ;
; ALU:alu|MUL:aasd|Add5~14                                   ; 2       ;
; ALU:alu|DIV:dividerModule|S[14]                            ; 2       ;
; ALU:alu|MUL:aasd|Add5~12                                   ; 2       ;
; ALU:alu|DIV:dividerModule|S[13]                            ; 2       ;
; ALU:alu|MUL:aasd|Add5~10                                   ; 2       ;
; ALU:alu|DIV:dividerModule|S[9]                             ; 2       ;
; ALU:alu|DIV:dividerModule|S[10]                            ; 2       ;
; ALU:alu|DIV:dividerModule|S[11]                            ; 2       ;
; ALU:alu|DIV:dividerModule|S[12]                            ; 2       ;
; ALU:alu|MUL:aasd|Add5~8                                    ; 2       ;
; ALU:alu|MUL:aasd|Add5~6                                    ; 2       ;
; ALU:alu|MUL:aasd|Add5~4                                    ; 2       ;
; ALU:alu|MUL:aasd|Add5~2                                    ; 2       ;
; ALU:alu|DIV:dividerModule|S[7]                             ; 2       ;
; ALU:alu|DIV:dividerModule|S[8]                             ; 2       ;
; ALU:alu|MUL:aasd|Add5~0                                    ; 2       ;
; ALU:alu|DIV:dividerModule|S[6]                             ; 2       ;
; ALU:alu|DIV:dividerModule|S[5]                             ; 2       ;
; ALU:alu|DIV:dividerModule|S[4]                             ; 2       ;
; ALU:alu|DIV:dividerModule|S[2]                             ; 2       ;
; ALU:alu|DIV:dividerModule|S[3]                             ; 2       ;
; ALU:alu|DIV:dividerModule|S[0]                             ; 2       ;
; ALU:alu|DIV:dividerModule|S[1]                             ; 2       ;
; ALU:alu|Mux11~3                                            ; 1       ;
; CU:cu|comb~12                                              ; 1       ;
; CU:cu|comb~11                                              ; 1       ;
; address[5]~19                                              ; 1       ;
; ALU:alu|DIV:dividerModule|abs_A~0                          ; 1       ;
; ALU:alu|DIV:dividerModule|abs_A[0]                         ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~46                          ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~45                          ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~44                          ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~43                          ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~42                          ; 1       ;
; ALU:alu|multiplicand~14                                    ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~41                          ; 1       ;
; ALU:alu|multiplicand~13                                    ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier~7         ; 1       ;
; ALU:alu|multiplicand~12                                    ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~40                          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier~7          ; 1       ;
; ALU:alu|multiplicand~11                                    ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier~6         ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[7]        ; 1       ;
; ALU:alu|multiplicand~10                                    ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~39                          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier~6          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[7]         ; 1       ;
; ALU:alu|multiplicand~9                                     ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier~5         ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[6]        ; 1       ;
; ALU:alu|multiplicand~8                                     ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~38                          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier~5          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[6]         ; 1       ;
; ALU:alu|multiplicand~7                                     ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier~4         ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[5]        ; 1       ;
; ALU:alu|multiplicand~6                                     ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~37                          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier~4          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[5]         ; 1       ;
; ALU:alu|multiplicand~5                                     ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier~3         ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[4]        ; 1       ;
; ALU:alu|multiplicand~4                                     ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~36                          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier~3          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[4]         ; 1       ;
; ALU:alu|multiplicand~3                                     ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier~2         ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[3]        ; 1       ;
; ALU:alu|multiplicand~2                                     ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~35                          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier~2          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[3]         ; 1       ;
; ALU:alu|multiplicand~1                                     ; 1       ;
; ALU:alu|Add1~46                                            ; 1       ;
; ALU:alu|Add1~43                                            ; 1       ;
; ALU:alu|Add1~40                                            ; 1       ;
; ALU:alu|Add1~37                                            ; 1       ;
; ALU:alu|Add1~36                                            ; 1       ;
; ALU:alu|Add1~35                                            ; 1       ;
; ALU:alu|Add1~34                                            ; 1       ;
; ALU:alu|Add1~25                                            ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier~1         ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[2]        ; 1       ;
; ALU:alu|multiplicand~0                                     ; 1       ;
; ALU:alu|Add1~24                                            ; 1       ;
; ALU:alu|Add1~19                                            ; 1       ;
; ALU:alu|Add1~16                                            ; 1       ;
; ALU:alu|Add1~13                                            ; 1       ;
; ALU:alu|Add1~10                                            ; 1       ;
; ALU:alu|Add1~9                                             ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~34                          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier~1          ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[2]         ; 1       ;
; ALU:alu|Add1~4                                             ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~15       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand~7       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~14       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand~6       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~13       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand~5       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~12       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~11       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~10       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~9        ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand~4       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand~3       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand~2       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand~1       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~8        ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~7        ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier~0         ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[1]        ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand~0       ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~6        ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~5        ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~4        ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~3        ; 1       ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand~2        ; 1       ;
; ALU:alu|DIV:dividerModule|Add0~33                          ; 1       ;
; memory:mem|Mux4~66                                         ; 1       ;
; memory:mem|Mux4~65                                         ; 1       ;
; memory:mem|Mux4~64                                         ; 1       ;
; memory:mem|Mux4~63                                         ; 1       ;
; memory:mem|MEM[63][11]                                     ; 1       ;
; memory:mem|Mux4~62                                         ; 1       ;
; memory:mem|MEM[27][11]                                     ; 1       ;
; memory:mem|MEM[31][11]                                     ; 1       ;
; memory:mem|MEM[59][11]                                     ; 1       ;
; memory:mem|Mux4~61                                         ; 1       ;
; memory:mem|Mux4~60                                         ; 1       ;
; memory:mem|MEM[45][11]                                     ; 1       ;
; memory:mem|Mux4~59                                         ; 1       ;
; memory:mem|MEM[9][11]                                      ; 1       ;
; memory:mem|MEM[41][11]                                     ; 1       ;
; memory:mem|MEM[13][11]                                     ; 1       ;
; memory:mem|Mux4~58                                         ; 1       ;
; memory:mem|MEM[47][11]                                     ; 1       ;
; memory:mem|Mux4~57                                         ; 1       ;
; memory:mem|MEM[11][11]                                     ; 1       ;
; memory:mem|MEM[15][11]                                     ; 1       ;
; memory:mem|MEM[43][11]                                     ; 1       ;
; memory:mem|Mux4~56                                         ; 1       ;
; memory:mem|MEM[61][11]                                     ; 1       ;
; memory:mem|Mux4~55                                         ; 1       ;
; memory:mem|MEM[25][11]                                     ; 1       ;
; memory:mem|MEM[57][11]                                     ; 1       ;
; memory:mem|MEM[29][11]                                     ; 1       ;
; memory:mem|Mux4~54                                         ; 1       ;
; memory:mem|Mux4~53                                         ; 1       ;
; memory:mem|Mux4~52                                         ; 1       ;
; memory:mem|MEM[54][11]                                     ; 1       ;
; memory:mem|Mux4~51                                         ; 1       ;
; memory:mem|MEM[48][11]                                     ; 1       ;
; memory:mem|MEM[52][11]                                     ; 1       ;
; memory:mem|MEM[50][11]                                     ; 1       ;
; memory:mem|Mux4~50                                         ; 1       ;
; memory:mem|Mux4~49                                         ; 1       ;
; memory:mem|MEM[6][11]                                      ; 1       ;
; memory:mem|Mux4~48                                         ; 1       ;
; memory:mem|MEM[0][11]                                      ; 1       ;
; memory:mem|MEM[2][11]                                      ; 1       ;
; memory:mem|MEM[4][11]                                      ; 1       ;
; memory:mem|Mux4~47                                         ; 1       ;
; memory:mem|MEM[22][11]                                     ; 1       ;
; memory:mem|Mux4~46                                         ; 1       ;
; memory:mem|MEM[16][11]                                     ; 1       ;
; memory:mem|MEM[20][11]                                     ; 1       ;
; memory:mem|MEM[18][11]                                     ; 1       ;
; memory:mem|Mux4~45                                         ; 1       ;
; memory:mem|MEM[38][11]                                     ; 1       ;
; memory:mem|Mux4~44                                         ; 1       ;
; memory:mem|MEM[32][11]                                     ; 1       ;
; memory:mem|MEM[34][11]                                     ; 1       ;
; memory:mem|MEM[36][11]                                     ; 1       ;
; memory:mem|Mux4~43                                         ; 1       ;
; memory:mem|Mux4~42                                         ; 1       ;
; memory:mem|MEM[62][11]                                     ; 1       ;
; memory:mem|Mux4~41                                         ; 1       ;
; memory:mem|MEM[56][11]                                     ; 1       ;
; memory:mem|MEM[60][11]                                     ; 1       ;
; memory:mem|MEM[58][11]                                     ; 1       ;
; memory:mem|Mux4~40                                         ; 1       ;
; memory:mem|Mux4~39                                         ; 1       ;
; memory:mem|MEM[14][11]                                     ; 1       ;
; memory:mem|Mux4~38                                         ; 1       ;
; memory:mem|MEM[8][11]                                      ; 1       ;
; memory:mem|MEM[10][11]                                     ; 1       ;
; memory:mem|MEM[12][11]                                     ; 1       ;
; memory:mem|Mux4~37                                         ; 1       ;
; memory:mem|MEM[46][11]                                     ; 1       ;
; memory:mem|Mux4~36                                         ; 1       ;
; memory:mem|MEM[40][11]                                     ; 1       ;
; memory:mem|MEM[42][11]                                     ; 1       ;
; memory:mem|MEM[44][11]                                     ; 1       ;
; memory:mem|Mux4~35                                         ; 1       ;
; memory:mem|MEM[30][11]                                     ; 1       ;
; memory:mem|Mux4~34                                         ; 1       ;
; memory:mem|MEM[24][11]                                     ; 1       ;
; memory:mem|MEM[28][11]                                     ; 1       ;
; memory:mem|MEM[26][11]                                     ; 1       ;
; memory:mem|Mux4~33                                         ; 1       ;
; memory:mem|Mux4~32                                         ; 1       ;
; memory:mem|MEM[55][11]                                     ; 1       ;
; memory:mem|Mux4~31                                         ; 1       ;
; memory:mem|MEM[37][11]                                     ; 1       ;
; memory:mem|MEM[53][11]                                     ; 1       ;
; memory:mem|MEM[39][11]                                     ; 1       ;
; memory:mem|Mux4~30                                         ; 1       ;
; memory:mem|Mux4~29                                         ; 1       ;
; memory:mem|MEM[19][11]                                     ; 1       ;
; memory:mem|Mux4~28                                         ; 1       ;
; memory:mem|MEM[1][11]                                      ; 1       ;
; memory:mem|MEM[17][11]                                     ; 1       ;
; memory:mem|MEM[3][11]                                      ; 1       ;
; memory:mem|Mux4~27                                         ; 1       ;
; memory:mem|MEM[51][11]                                     ; 1       ;
; memory:mem|Mux4~26                                         ; 1       ;
; memory:mem|MEM[33][11]                                     ; 1       ;
; memory:mem|MEM[35][11]                                     ; 1       ;
; memory:mem|MEM[49][11]                                     ; 1       ;
; memory:mem|Mux4~25                                         ; 1       ;
; memory:mem|MEM[23][11]                                     ; 1       ;
; memory:mem|Mux4~24                                         ; 1       ;
; memory:mem|MEM[5][11]                                      ; 1       ;
; memory:mem|MEM[21][11]                                     ; 1       ;
; memory:mem|MEM[7][11]                                      ; 1       ;
; memory:mem|Mux4~23                                         ; 1       ;
; memory:mem|MEM[100][11]                                    ; 1       ;
; memory:mem|Mux4~22                                         ; 1       ;
; memory:mem|Mux4~21                                         ; 1       ;
; memory:mem|Mux4~20                                         ; 1       ;
; memory:mem|MEM[79][11]                                     ; 1       ;
; memory:mem|Mux4~19                                         ; 1       ;
; memory:mem|MEM[74][11]                                     ; 1       ;
; memory:mem|MEM[78][11]                                     ; 1       ;
; memory:mem|MEM[75][11]                                     ; 1       ;
; memory:mem|Mux4~18                                         ; 1       ;
; memory:mem|Mux4~17                                         ; 1       ;
; memory:mem|MEM[69][11]                                     ; 1       ;
; memory:mem|Mux4~16                                         ; 1       ;
; memory:mem|MEM[64][11]                                     ; 1       ;
; memory:mem|MEM[65][11]                                     ; 1       ;
; memory:mem|MEM[68][11]                                     ; 1       ;
; memory:mem|Mux4~15                                         ; 1       ;
; memory:mem|MEM[77][11]                                     ; 1       ;
; memory:mem|Mux4~14                                         ; 1       ;
; memory:mem|MEM[72][11]                                     ; 1       ;
; memory:mem|MEM[76][11]                                     ; 1       ;
; memory:mem|MEM[73][11]                                     ; 1       ;
; memory:mem|Mux4~13                                         ; 1       ;
; memory:mem|MEM[71][11]                                     ; 1       ;
; memory:mem|Mux4~12                                         ; 1       ;
; memory:mem|MEM[66][11]                                     ; 1       ;
; memory:mem|MEM[67][11]                                     ; 1       ;
; memory:mem|MEM[70][11]                                     ; 1       ;
; memory:mem|Mux4~11                                         ; 1       ;
; memory:mem|MEM[99][11]                                     ; 1       ;
; memory:mem|Mux4~10                                         ; 1       ;
; memory:mem|MEM[96][11]                                     ; 1       ;
; memory:mem|MEM[97][11]                                     ; 1       ;
; memory:mem|MEM[98][11]                                     ; 1       ;
; memory:mem|Mux4~9                                          ; 1       ;
; memory:mem|Mux4~8                                          ; 1       ;
; memory:mem|MEM[95][11]                                     ; 1       ;
; memory:mem|Mux4~7                                          ; 1       ;
; memory:mem|MEM[85][11]                                     ; 1       ;
; memory:mem|MEM[93][11]                                     ; 1       ;
; memory:mem|MEM[87][11]                                     ; 1       ;
; memory:mem|Mux4~6                                          ; 1       ;
; memory:mem|Mux4~5                                          ; 1       ;
; memory:mem|MEM[90][11]                                     ; 1       ;
; memory:mem|Mux4~4                                          ; 1       ;
; memory:mem|MEM[80][11]                                     ; 1       ;
; memory:mem|MEM[82][11]                                     ; 1       ;
; memory:mem|MEM[88][11]                                     ; 1       ;
; memory:mem|Mux4~3                                          ; 1       ;
; memory:mem|MEM[91][11]                                     ; 1       ;
; memory:mem|Mux4~2                                          ; 1       ;
; memory:mem|MEM[81][11]                                     ; 1       ;
; memory:mem|MEM[83][11]                                     ; 1       ;
; memory:mem|MEM[89][11]                                     ; 1       ;
+------------------------------------------------------------+---------+


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+-----------------------------------+-------------------------+
; Routing Resource Type             ; Usage                   ;
+-----------------------------------+-------------------------+
; Block interconnects               ; 5,707 / 42,960 ( 13 % ) ;
; C16 interconnects                 ; 116 / 1,518 ( 8 % )     ;
; C4 interconnects                  ; 3,785 / 26,928 ( 14 % ) ;
; Direct links                      ; 430 / 42,960 ( 1 % )    ;
; GXB block output buffers          ; 0 / 1,200 ( 0 % )       ;
; Global clocks                     ; 4 / 20 ( 20 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )           ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )           ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )           ;
; Local interconnects               ; 909 / 14,400 ( 6 % )    ;
; R24 interconnects                 ; 118 / 1,710 ( 7 % )     ;
; R4 interconnects                  ; 4,591 / 37,740 ( 12 % ) ;
+-----------------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.04) ; Number of LABs  (Total = 226) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 5                             ;
; 3                                           ; 6                             ;
; 4                                           ; 8                             ;
; 5                                           ; 3                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 4                             ;
; 11                                          ; 6                             ;
; 12                                          ; 9                             ;
; 13                                          ; 3                             ;
; 14                                          ; 18                            ;
; 15                                          ; 26                            ;
; 16                                          ; 119                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.88) ; Number of LABs  (Total = 226) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 215                           ;
; 1 Clock enable                     ; 83                            ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 111                           ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.13) ; Number of LABs  (Total = 226) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 7                             ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 5                             ;
; 6                                            ; 3                             ;
; 7                                            ; 6                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 4                             ;
; 13                                           ; 2                             ;
; 14                                           ; 3                             ;
; 15                                           ; 3                             ;
; 16                                           ; 8                             ;
; 17                                           ; 9                             ;
; 18                                           ; 11                            ;
; 19                                           ; 16                            ;
; 20                                           ; 14                            ;
; 21                                           ; 6                             ;
; 22                                           ; 8                             ;
; 23                                           ; 7                             ;
; 24                                           ; 17                            ;
; 25                                           ; 9                             ;
; 26                                           ; 10                            ;
; 27                                           ; 16                            ;
; 28                                           ; 15                            ;
; 29                                           ; 8                             ;
; 30                                           ; 9                             ;
; 31                                           ; 4                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.48) ; Number of LABs  (Total = 226) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 14                            ;
; 2                                                ; 11                            ;
; 3                                                ; 9                             ;
; 4                                                ; 10                            ;
; 5                                                ; 8                             ;
; 6                                                ; 5                             ;
; 7                                                ; 8                             ;
; 8                                                ; 14                            ;
; 9                                                ; 13                            ;
; 10                                               ; 11                            ;
; 11                                               ; 16                            ;
; 12                                               ; 8                             ;
; 13                                               ; 9                             ;
; 14                                               ; 24                            ;
; 15                                               ; 25                            ;
; 16                                               ; 23                            ;
; 17                                               ; 8                             ;
; 18                                               ; 4                             ;
; 19                                               ; 2                             ;
; 20                                               ; 2                             ;
; 21                                               ; 0                             ;
; 22                                               ; 1                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.58) ; Number of LABs  (Total = 226) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 10                            ;
; 4                                            ; 5                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 2                             ;
; 16                                           ; 4                             ;
; 17                                           ; 1                             ;
; 18                                           ; 13                            ;
; 19                                           ; 3                             ;
; 20                                           ; 7                             ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 6                             ;
; 24                                           ; 3                             ;
; 25                                           ; 7                             ;
; 26                                           ; 7                             ;
; 27                                           ; 5                             ;
; 28                                           ; 10                            ;
; 29                                           ; 13                            ;
; 30                                           ; 9                             ;
; 31                                           ; 19                            ;
; 32                                           ; 29                            ;
; 33                                           ; 31                            ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 16           ; 0            ; 0            ; 2            ; 0            ; 16           ; 2            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 2            ; 18           ; 18           ; 16           ; 18           ; 2            ; 16           ; 18           ; 18           ; 18           ; 2            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; pc[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pc[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                ;
+-----------------+------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)   ; Delay Added in ns ;
+-----------------+------------------------+-------------------+
; clk             ; clk                    ; 228.6             ;
; clk             ; CU:cu|state.DIVALU     ; 93.5              ;
; clk             ; CU:cu|state.DEC        ; 16.2              ;
; clk             ; clk,CU:cu|state.DIVALU ; 7.8               ;
+-----------------+------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                            ;
+---------------------------------------------------+----------------------------------+-------------------+
; Source Register                                   ; Destination Register             ; Delay Added in ns ;
+---------------------------------------------------+----------------------------------+-------------------+
; CU:cu|state.LOADMEM                               ; ALU:alu|divB[5]                  ; 2.571             ;
; CU:cu|state.LOADALU                               ; ALU:alu|divB[5]                  ; 2.571             ;
; CU:cu|state.STOREALU                              ; ALU:alu|divB[5]                  ; 2.571             ;
; CU:cu|state.STOREMEM                              ; ALU:alu|divB[5]                  ; 2.571             ;
; CU:cu|state.DEC                                   ; ALU:alu|divB[5]                  ; 2.571             ;
; CU:cu|state.LOADWB                                ; ALU:alu|divB[5]                  ; 2.571             ;
; CU:cu|state.DIVALU                                ; CU:cu|nstate.DIVALU_424          ; 2.444             ;
; registerFile:regFile|rdata2[5]                    ; ALU:alu|divB[5]                  ; 2.432             ;
; instruction[5]                                    ; ALU:alu|divB[5]                  ; 2.432             ;
; CU:cu|state.0000000                               ; ALU:alu|divB[5]                  ; 2.432             ;
; registerFile:regFile|rdata2[0]                    ; ALU:alu|multiplicand[0]          ; 2.241             ;
; instruction[0]                                    ; ALU:alu|multiplicand[0]          ; 2.241             ;
; CU:cu|state.MULALU                                ; ALU:alu|DIV:dividerModule|S[2]   ; 2.099             ;
; CU:cu|state.MULWB                                 ; ALU:alu|DIV:dividerModule|S[2]   ; 2.099             ;
; CU:cu|state.DIVWB                                 ; ALU:alu|DIV:dividerModule|S[2]   ; 2.099             ;
; registerFile:regFile|rdata2[3]                    ; ALU:alu|multiplicand[3]          ; 2.094             ;
; instruction[3]                                    ; ALU:alu|multiplicand[3]          ; 2.094             ;
; instruction[1]                                    ; ALU:alu|multiplicand[1]          ; 2.062             ;
; registerFile:regFile|rdata2[1]                    ; ALU:alu|multiplicand[1]          ; 2.062             ;
; instruction[2]                                    ; ALU:alu|multiplicand[2]          ; 2.062             ;
; registerFile:regFile|rdata2[2]                    ; ALU:alu|multiplicand[2]          ; 2.062             ;
; registerFile:regFile|rdata2[4]                    ; ALU:alu|divB[4]                  ; 2.020             ;
; instruction[4]                                    ; ALU:alu|divB[4]                  ; 2.020             ;
; registerFile:regFile|rdata2[8]                    ; ALU:alu|divB[8]                  ; 1.846             ;
; instruction[8]                                    ; ALU:alu|divB[8]                  ; 1.846             ;
; registerFile:regFile|rdata2[7]                    ; ALU:alu|divB[7]                  ; 1.842             ;
; instruction[7]                                    ; ALU:alu|divB[7]                  ; 1.842             ;
; registerFile:regFile|rdata2[14]                   ; ALU:alu|divB[14]                 ; 1.804             ;
; registerFile:regFile|rdata2[10]                   ; ALU:alu|divB[10]                 ; 1.795             ;
; registerFile:regFile|rdata2[9]                    ; ALU:alu|divB[9]                  ; 1.769             ;
; registerFile:regFile|rdata2[15]                   ; ALU:alu|multiplicand[5]          ; 1.691             ;
; registerFile:regFile|rdata2[13]                   ; ALU:alu|divB[13]                 ; 1.668             ;
; registerFile:regFile|rdata2[6]                    ; ALU:alu|divB[6]                  ; 1.639             ;
; instruction[6]                                    ; ALU:alu|divB[6]                  ; 1.639             ;
; registerFile:regFile|rdata2[11]                   ; ALU:alu|divB[11]                 ; 1.593             ;
; registerFile:regFile|rdata2[12]                   ; ALU:alu|divB[12]                 ; 1.515             ;
; CU:cu|state.SUBWB                                 ; registerFile:regFile|regs[3][2]  ; 1.515             ;
; CU:cu|state.SUBALU                                ; registerFile:regFile|regs[3][2]  ; 1.515             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[0]       ; memory:mem|dataOut[6]            ; 1.382             ;
; ALU:alu|DIV:dividerModule|S[0]                    ; memory:mem|dataOut[6]            ; 1.382             ;
; ALU:alu|DIV:dividerModule|S[15]                   ; registerFile:regFile|regs[3][2]  ; 1.347             ;
; registerFile:regFile|rdata1[15]                   ; registerFile:regFile|regs[3][2]  ; 1.347             ;
; registerFile:regFile|rdata1[0]                    ; memory:mem|dataOut[6]            ; 1.342             ;
; registerFile:regFile|rdata1[1]                    ; registerFile:regFile|regs[3][2]  ; 1.288             ;
; registerFile:regFile|rdata1[2]                    ; registerFile:regFile|regs[3][2]  ; 1.288             ;
; ALU:alu|DIV:dividerModule|S[2]                    ; registerFile:regFile|regs[3][2]  ; 1.268             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[2]       ; registerFile:regFile|regs[3][2]  ; 1.268             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[1]       ; registerFile:regFile|regs[3][2]  ; 1.268             ;
; ALU:alu|DIV:dividerModule|S[1]                    ; registerFile:regFile|regs[3][2]  ; 1.268             ;
; PC[0]                                             ; memory:mem|dataOut[6]            ; 1.210             ;
; PC[5]                                             ; memory:mem|dataOut[3]            ; 1.151             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[5]       ; memory:mem|dataOut[3]            ; 1.081             ;
; ALU:alu|DIV:dividerModule|S[5]                    ; memory:mem|dataOut[3]            ; 1.081             ;
; registerFile:regFile|rdata1[4]                    ; registerFile:regFile|regs[1][4]  ; 1.080             ;
; registerFile:regFile|rdata1[3]                    ; registerFile:regFile|regs[1][4]  ; 1.080             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[4]       ; memory:mem|dataOut[3]            ; 1.048             ;
; ALU:alu|DIV:dividerModule|S[4]                    ; memory:mem|dataOut[3]            ; 1.048             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[3]       ; memory:mem|dataOut[3]            ; 1.048             ;
; ALU:alu|DIV:dividerModule|S[3]                    ; memory:mem|dataOut[3]            ; 1.048             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[7]       ; registerFile:regFile|regs[2][7]  ; 0.972             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[6]       ; registerFile:regFile|regs[2][7]  ; 0.972             ;
; ALU:alu|DIV:dividerModule|S[7]                    ; registerFile:regFile|regs[2][7]  ; 0.972             ;
; ALU:alu|DIV:dividerModule|S[6]                    ; registerFile:regFile|regs[2][7]  ; 0.972             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[11]      ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[10]      ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[9]       ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[3] ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[3]      ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[2] ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[2]      ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[1]      ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[0] ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[8]       ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|DIV:dividerModule|S[11]                   ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|DIV:dividerModule|S[10]                   ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|DIV:dividerModule|S[9]                    ; registerFile:regFile|regs[2][11] ; 0.938             ;
; ALU:alu|DIV:dividerModule|S[8]                    ; registerFile:regFile|regs[2][11] ; 0.938             ;
; registerFile:regFile|rdata1[6]                    ; memory:mem|dataOut[4]            ; 0.938             ;
; PC[1]                                             ; memory:mem|dataOut[12]           ; 0.934             ;
; registerFile:regFile|rdata1[5]                    ; memory:mem|dataOut[3]            ; 0.896             ;
; PC[2]                                             ; memory:mem|dataOut[10]           ; 0.832             ;
; PC[4]                                             ; memory:mem|dataOut[12]           ; 0.766             ;
; CU:cu|counter[5]                                  ; CU:cu|nstate.DIVWB_405           ; 0.738             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|out[12]      ; registerFile:regFile|regs[2][12] ; 0.712             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[4] ; registerFile:regFile|regs[2][12] ; 0.712             ;
; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[4]      ; registerFile:regFile|regs[2][12] ; 0.712             ;
; ALU:alu|DIV:dividerModule|S[12]                   ; registerFile:regFile|regs[2][12] ; 0.712             ;
; registerFile:regFile|rdata1[7]                    ; registerFile:regFile|regs[2][7]  ; 0.709             ;
; registerFile:regFile|rdata1[12]                   ; registerFile:regFile|regs[2][12] ; 0.676             ;
; registerFile:regFile|rdata1[10]                   ; registerFile:regFile|regs[2][12] ; 0.676             ;
; registerFile:regFile|rdata1[11]                   ; registerFile:regFile|regs[2][12] ; 0.676             ;
; registerFile:regFile|rdata1[9]                    ; registerFile:regFile|regs[2][12] ; 0.676             ;
; registerFile:regFile|rdata1[8]                    ; registerFile:regFile|regs[2][12] ; 0.676             ;
; registerFile:regFile|rdata1[13]                   ; ALU:alu|multiplier[13]           ; 0.645             ;
; PC[3]                                             ; memory:mem|dataOut[10]           ; 0.643             ;
; CU:cu|state.ADDWB                                 ; CU:cu|nstate.IF_659              ; 0.613             ;
; PC[6]                                             ; memory:mem|dataOut[4]            ; 0.602             ;
; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[6] ; registerFile:regFile|regs[0][14] ; 0.546             ;
+---------------------------------------------------+----------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 10 of the 10 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX15BF14C6 for design processor
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30BF14C6 is compatible
    Info (176445): Device EP4CGX22BF14C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location N5
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A5
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B5
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location A4
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 18 total pins
    Info (169086): Pin pc[0] not assigned to an exact location on the device
    Info (169086): Pin pc[1] not assigned to an exact location on the device
    Info (169086): Pin pc[2] not assigned to an exact location on the device
    Info (169086): Pin pc[3] not assigned to an exact location on the device
    Info (169086): Pin pc[4] not assigned to an exact location on the device
    Info (169086): Pin pc[5] not assigned to an exact location on the device
    Info (169086): Pin pc[6] not assigned to an exact location on the device
    Info (169086): Pin pc[7] not assigned to an exact location on the device
    Info (169086): Pin pc[8] not assigned to an exact location on the device
    Info (169086): Pin pc[9] not assigned to an exact location on the device
    Info (169086): Pin pc[10] not assigned to an exact location on the device
    Info (169086): Pin pc[11] not assigned to an exact location on the device
    Info (169086): Pin pc[12] not assigned to an exact location on the device
    Info (169086): Pin pc[13] not assigned to an exact location on the device
    Info (169086): Pin pc[14] not assigned to an exact location on the device
    Info (169086): Pin pc[15] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 80 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN J7 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CU:cu|state.MULWB
        Info (176357): Destination node CU:cu|state.DIVWB
        Info (176357): Destination node CU:cu|state.SUBWB
        Info (176357): Destination node CU:cu|state.MULALU
        Info (176357): Destination node instruction[14]
        Info (176357): Destination node instruction[15]
        Info (176357): Destination node CU:cu|state.SUBALU
Info (176353): Automatically promoted node ALU:alu|Decoder0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ALU:alu|Decoder0~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CU:cu|Selector19~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 17 (unused VREF, 2.5V VCCIO, 1 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170089): 3e+02 ns of routing delay (approximately 1.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 48% of the available device resources in the region that extends from location X11_Y10 to location X21_Y20
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.66 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at J7
Info (144001): Generated suppressed messages file C:/Users/Asus/Desktop/DSD/syn/output_files/processor.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5910 megabytes
    Info: Processing ended: Sun Jul 27 18:20:07 2025
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Asus/Desktop/DSD/syn/output_files/processor.fit.smsg.


