41 2 0
38 1
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 323 189 0
in_3
20 336 208 395 189 0
in_2
20 408 208 467 189 0
in_1
8 424 184 473 135 1 0
20 480 208 539 189 0
in_0
19 80 312 139 293 0
a_3
19 64 336 123 317 0
a_2
19 48 360 107 341 0
a_1
19 32 384 91 365 0
a_0
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 272 592 331 573 0
c_2
19 272 632 331 613 0
c_1
19 272 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 416 392 475 373 0
b_2
19 488 392 547 373 0
b_1
19 560 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 616 116 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 64 44 0 \NUL
Duo, Yu
22 8 96 52 76 0 \NUL
dyu33
22 26 464 276 444 0 \NUL
connecting input to a_0, a_1, a_2, a_3
22 50 501 780 481 0 \NUL
find out the organzied part of the true table and connect input 0 and 1 to b_1 and b_2. Connect b_0 to the ground.
22 134 736 571 716 0 \NUL
use SOP to do it. Use nand and nor to do the SOP in the same way.
1 470 159 481 198
1 409 198 398 159
1 337 198 326 159
1 265 198 262 159
1 169 390 136 302
1 169 396 120 326
1 169 402 104 350
1 169 408 88 374
1 328 622 361 639
1 328 662 361 679
1 472 382 473 335
1 544 382 545 335
1 616 382 617 335
1 328 582 361 599
38 2
19 62 249 121 230 0
in_3
19 62 273 121 254 0
in_2
19 62 297 121 278 0
in_1
19 62 321 121 302 0
in_0
20 188 249 247 230 0
a_3
20 188 273 247 254 0
a_2
20 188 297 247 278 0
a_1
20 188 321 247 302 0
a_0
22 24 600 390 580 0 \NUL
these are only present so circuit simulates without error
22 24 624 291 604 0 \NUL
remove these once logic is implemented
22 32 184 262 164 0 \NUL
placeholder senders and receivers
22 278 32 714 12 0 \NUL
We suggest building each part on a new page using the -/+ buttons
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 64 44 0 \NUL
Duo, Yu
22 8 96 52 76 0 \NUL
dyu33
1 118 239 189 239
1 118 263 189 263
1 118 287 189 287
1 118 311 189 311
38 3
20 235 168 294 149 0
b_1
20 235 211 294 192 0
b_0
20 233 190 292 171 0
b_2
14 132 229 181 180
35 146 205 195 156 0 0
19 50 184 109 165 0
in_1
19 47 157 106 138 0
in_0
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 64 44 0 \NUL
Duo, Yu
22 8 96 52 76 0 \NUL
dyu33
19 52 527 111 508 0
in_2
19 43 410 102 391 0
in_1
19 32 326 91 307 0
in_0
20 635 462 694 443 0
c_0
3 251 355 300 306 0 0
3 256 407 305 358 0 0
4 314 382 363 333 0 0
5 182 341 231 292 0
5 211 425 260 376 0
3 459 396 508 347 0 0
3 422 527 471 478 0 0
4 508 477 557 428 0 0
5 399 382 448 333 0
5 362 542 411 493 0
5 564 477 613 428 0
1 236 201 178 204
1 234 180 192 180
1 236 158 103 147
1 147 166 103 147
1 147 194 106 174
1 88 316 183 316
1 99 400 212 400
1 228 316 252 316
1 99 400 252 344
1 88 316 257 368
1 257 400 257 396
1 297 330 315 343
1 302 382 315 371
1 360 357 400 357
1 445 357 460 357
1 360 357 423 488
1 505 371 509 438
1 554 452 565 452
1 610 452 636 452
1 108 517 460 385
1 108 517 363 517
1 408 517 423 516
1 468 502 509 466
38 4
19 19 487 78 468 0
in_2
19 19 392 78 373 0
in_1
19 18 284 77 265 0
in_0
3 234 313 283 264 0 1
3 235 394 284 345 0 1
5 171 299 220 250 0
5 183 407 232 358 0
3 495 360 544 311 0 1
3 401 488 450 439 0 1
5 383 346 432 297 0
5 335 502 384 453 0
5 614 419 663 370 0
20 696 404 755 385 0
c_1
3 299 346 348 297 0 1
3 536 419 585 370 0 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 64 44 0 \NUL
Duo, Yu
22 8 96 52 76 0 \NUL
dyu33
1 74 274 172 274
1 75 382 184 382
1 75 477 336 477
1 217 274 235 274
1 75 382 235 302
1 74 274 236 355
1 229 382 236 383
1 429 321 496 321
1 75 477 496 349
1 381 477 402 477
1 660 394 697 394
1 280 288 300 307
1 281 369 300 335
1 345 321 384 321
1 345 321 402 449
1 447 463 537 408
1 541 335 537 380
1 582 394 615 394
38 5
19 46 458 105 439 0
in_2
19 35 340 94 321 0
in_1
19 52 220 111 201 0
in_0
5 197 235 246 186 0
5 223 355 272 306 0
5 437 296 486 247 0
5 364 473 413 424 0
5 679 358 728 309 0
4 277 341 326 292 0 1
4 276 249 325 200 0 1
4 540 310 589 261 0 1
4 435 439 484 390 0 1
4 358 296 407 247 0 1
4 616 358 665 309 0 1
20 733 343 792 324 0
c_2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 64 44 0 \NUL
Duo, Yu
22 8 96 52 76 0 \NUL
dyu33
1 108 210 198 210
1 91 330 224 330
1 102 448 365 448
1 243 210 277 210
1 108 210 278 302
1 269 330 278 330
1 91 330 277 238
1 322 224 359 257
1 323 316 359 285
1 404 271 438 271
1 483 271 541 271
1 102 448 541 299
1 404 271 436 400
1 410 448 436 428
1 586 285 617 319
1 481 414 617 347
1 662 333 680 333
1 725 333 734 333
38 6
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 98 44 0 \NUL
Slug, Sammy
22 8 96 48 76 0 \NUL
sslug
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
