{"Nomor": 13216, "Judul": "PERANCANGAN BACK END PADA CHIP BASEBAND DVB-T", "Abstrak": "DVB-T , singkatan dari Digital Video Broadcasting-Terrestrial merupakan teknologi yang akan digunakan dalam sistem pertelivisian Indonesia ke depan. Teknologi ini dibuat berdasarkan standar ETSI (European Telecommunications Standards Institute). Salah satu bentuk implementasi hardware dari teknologi DVB-T adalah chip receiver baseband. Implementasi dalam bentuk chip akan melalui tahap pembuatan yaitu pemodelan dengan matlab, perancangan rangkaian dengan HDL, dan back end design. Backend design meliputi proses code rule check, sintesis, formality, ATPG, floorplanning, placement&routing, dan design rule check. Dalam penelitian tugas akhir dibuat oleh penulis, penulis melakukan sebagian dari     \n \n \n \n \n\ntahap-tahap backend design. Tahapan yang dilakukan adalah code rule check, sintesis, floorplanning, placement&routing, dan design rule check. Pada proses sintesis disusun suatu script yang mendeskripsikan synthesis environment dan synthesis constraint sesuai dengan spesifikasi yang dibutuhkan. Pada proses floorplanning dibuat serangkaian script yang disusun berdasarkan suatu design flow flooplanning yang diusulkan dan rancangan floorplanning yang akan diproses lebih lanjut oleh proses placement&routing. Sama seperti     \n \n \n \n \n\nhalnya tahap floorplanning, pada tahap placemen&routing pun dibuat sejumlah script yang disusun berdasarkan suatu design flow placement&routing yang diusulkan. Hasil akhir dari serangkaian tahapan dari backend design ini adalah suatu layout dari chip yang terverifikasi oleh design rule chek dari foundry yang akan memprosesnya. Chip yang dilayout memiliki slack setup time sebesar 5.00 ns dan slack hold time sebesar 0.02 ns. Core utilization dari     \n \n \n \n \n\nchip sebesar 83.45 %, ukuran core area 2029.98 um x 2029.50 um, dan ukuran dari chip adalah sebesar 2670 um x 2670 um. Laporan tugas akhir ini memuat dokumentasi pengerjaan penelitian tugas akhir serta kesimpulan dari penelitian yang dibuat.", "Daftar File": {}, "Penulis": "AHMAD FAJAR FIRDAUS (NIM : 13205033)", "Kontributor / Dosen Pembimbing": ["Pembimbing : Trio Adiono, ST., MT., Ph.D"], "Jenis Koleksi": "Tugas Akhir", "Penerbit": "", "Fakultas": "", "Subjek": "", "Kata Kunci": "logic synthesis, floorplanning, placement and routing, layout, design compiler, Jupiter XT, Astro", "Sumber": "", "Staf Input/Edit": "Ena Sukmana", "File": "7 file", "Tanggal Input": "27 Sep 2017"}